WO2007086280A1 - 積層構造及びそれを用いた電気回路用電極 - Google Patents

積層構造及びそれを用いた電気回路用電極 Download PDF

Info

Publication number
WO2007086280A1
WO2007086280A1 PCT/JP2007/050497 JP2007050497W WO2007086280A1 WO 2007086280 A1 WO2007086280 A1 WO 2007086280A1 JP 2007050497 W JP2007050497 W JP 2007050497W WO 2007086280 A1 WO2007086280 A1 WO 2007086280A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
film
ito
laminated structure
molybdenum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2007/050497
Other languages
English (en)
French (fr)
Inventor
Satoshi Umeno
Katsunori Honda
Kazuyoshi Inoue
Masato Matsubara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to EP07706824A priority Critical patent/EP1978400B1/en
Priority to JP2007555892A priority patent/JP5165388B2/ja
Priority to KR1020087018199A priority patent/KR101345022B1/ko
Priority to US12/162,028 priority patent/US8957313B2/en
Publication of WO2007086280A1 publication Critical patent/WO2007086280A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • C23C28/025—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only with at least one zinc-based layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/02—Single bars, rods, wires, or strips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers

Definitions

  • the present invention relates to a laminated structure in which a transparent conductive thin film and a molybdenum metal thin film are laminated, and an electrode for an electric circuit using the laminated structure, in particular, various transparent thin films containing indium oxide, and indium tin oxide (ITO) thin film And an electrode for an electric circuit using the same.
  • a transparent conductive thin film and a molybdenum metal thin film are laminated, and an electrode for an electric circuit using the laminated structure, in particular, various transparent thin films containing indium oxide, and indium tin oxide (ITO) thin film And an electrode for an electric circuit using the same.
  • ITO indium tin oxide
  • a thin film obtained by laminating an ITO thin film and a molybdenum thin film is used as a part of an electric circuit such as a liquid crystal display.
  • internal stress is generated in each of the formed thin films, causing the film to peel off or break.
  • the tensile stress is a stress generated in the thin film when the film forming surface is concave
  • the compressive stress is a stress generated in the thin film when the film forming surface is convex.
  • ITO usually undergoes compressive stress, and metal thin films, especially molybdenum metal thin films, are subject to tensile stress.
  • the stress types compression and tension
  • the difference between them increases, resulting in even greater strain at the interface, eventually causing the thin film to peel or break.
  • Patent Document 2 In order to prevent this problem, a method of forming a multilayer film by combining complicated processes in order to prevent cracks and disconnections has been disclosed, but the problem is that the yield decreases due to an increase in the number of processes.
  • a rhodium film is formed using a vacuum sputtering apparatus, the film is then etched, and a molybdenum film is formed thereon using a vacuum sputtering apparatus. After film formation, this molybdenum film is etched to produce a laminate.
  • This method is complicated and low in productivity because the film forming process and the etching process are repeated twice.
  • Patent Document 1 Japanese Patent Laid-Open No. 10-253992
  • Patent Document 2 Japanese Patent Laid-Open No. 2005-62889
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a crack between wiring materials.
  • Another object of the present invention is to provide an electrode for an electric circuit having the laminated structure.
  • Still another object of the present invention is to provide an electronic device including the laminated structure or the electric circuit electrode.
  • the present inventors have improved the adhesion between the transparent conductive thin film and the molybdenum metal thin film by reducing the film thickness of the transparent conductive film to 35 nm or less. I found out. Therefore, it is possible to achieve both yield prevention by preventing cracks and disconnection and simplifying the process, thereby completing the present invention.
  • a laminated structure comprising a transparent conductive thin film and a molybdenum metal thin film, wherein the transparent conductive thin film has a thickness of 35 nm or less.
  • the transparent conductive thin film is a thin film containing indium oxide and tin oxide.
  • the transparent conductive thin film is a thin film containing indium oxide, tin oxide and zinc oxide. 4. The laminated structure according to 1, wherein the transparent conductive thin film is a thin film containing an oxide of indium oxide and a rare earth element.
  • An electrode for an electric circuit comprising the laminated structure according to any one of 1 to 5.
  • An electronic device comprising at least a part of an electric circuit including the laminated structure according to any one of 1 to 5 or the electric circuit electrode according to 6.
  • the electrode for electrical circuits provided with the said laminated structure can be provided. According to the present invention, it is possible to provide an electronic device including the laminated structure or the electric circuit electrode.
  • FIG. L (a) shows the film formation state when the taper angle of ITO film is 0 force S90 ° or more, and (b) shows the film formation state when the taper angle of ITO film is less than ⁇ force S90 °. It is a schematic diagram which shows a state.
  • FIG. 2 (a) is an electron diffraction image showing that the thick part of the ITO film is crystal-like, and (b) is that the thin part of the ITO film is amorphous. It is an electron beam diffraction image showing.
  • the laminated structure of the present invention is a thin film obtained by laminating a transparent conductive thin film and a molybdenum metal thin film, and can also be referred to as a thin film laminate.
  • This laminated structure is usually formed by laminating a transparent conductive thin film and a molybdenum metal thin film in this order on a substrate.
  • a molybdenum metal thin film and a transparent conductive thin film can be laminated on the substrate in this order.
  • each layer may be patterned in a desired shape. That is, if the transparent conductive thin film and the molybdenum metal thin film are each patterned in a necessary shape and at least a part of the formed patterns overlap, the laminated structure of the present invention is formed.
  • the film thickness of the transparent conductive thin film is 35 nm or less, preferably 30 nm or less, more preferably Is 25nn! ⁇ Lnm.
  • the film thickness of the molybdenum metal thin film is usually 10 to 500 nm, preferably 20 to 200 nm. Force is not particularly limited and can be appropriately selected depending on the application.
  • the substrate is not particularly limited, but usually glass, quartz, plastic or the like can be used.
  • the transparent conductive thin film is at least selected from the group consisting of indium oxide, tin oxide, zinc oxide, and rare earth element oxides, which are not particularly limited as long as they are transparent and conductive. It is a thin film containing one or more kinds, and preferably a thin film containing at least one kind selected from indium oxide and at least one kind selected from the group consisting of tin oxide, acid oxide, and rare earth elements.
  • the transparent electrode thin film of the present invention include indium oxide-tin oxide thin film (ITO), indium oxide tin monoxide-zinc oxide thin film (ITZO), indium oxide monooxide-cerium thin film (ICO), Examples thereof include indium oxide monooxide samarium thin film (ISmO).
  • the transparent electrode thin film contains a plurality of oxides, it is usually used for forming a composite oxide. However, it may be a compound or a mixture as long as it retains transparency and conductivity that can be used as a transparent electrode.
  • the transparent electrode thin film is a thin film containing indium oxide and tin oxide
  • the weight ratio is not particularly limited, but is usually 80:20 to 99: 1, preferably 85:15 to 95: 5. Outside this range, transparency or conductivity may be reduced. In addition, etching failure and connection failure may occur.
  • the transparent electrode thin film is a thin film containing indium oxide, tin oxide and zinc oxide
  • the weight ratio of indium oxide: (tin oxide and zinc oxide) is usually 50:50 to 99: 1, preferably 60:40 to 95: 5. Outside this range, transparency or conductivity may decrease. In addition, etching failure and connection failure may occur.
  • the transparent electrode thin film is a thin film containing an oxide of indium oxide and a rare earth element
  • the weight ratio of each oxide is not particularly limited, but it is usually 80:20 to 99: 1, preferably 90: 10-98: 2. If it is out of this range, it may be transparent or the conductivity may be lowered. In addition, etching failure and connection failure may occur.
  • the taper angle of the transparent conductive thin film is preferably less than 90 °, more preferably 45 to 89 °, and still more preferably 60 to 85 °.
  • the taper angle is an angle formed when the transparent conductive thin film is patterned by etching or the like.
  • the taper angle of the transparent conductive thin film is 90 ° or more
  • the taper angle of the ITO film 1 is greater than the ⁇ force. If it exists, the coverage at the time of forming the Si Nx thin film 3 is deteriorated. That is, there is a part where the SiNx thin film 3 is not attached to a part of the ITO film 1 (the part shaded by the ridge formed due to the taper angle ⁇ force S90 ° or more). Causes ITO corrosion.
  • FIG. 1 (a) when the SiNx thin film 3 is deposited on the patterned ITO film 1 and Mo film 2 by the CVD method, the taper angle of the ITO film 1 is greater than the ⁇ force. If it exists, the coverage at the time of forming the Si Nx thin film 3 is deteriorated. That is, there is a part where the SiNx thin film 3 is not attached to a part of the ITO film 1 (the part shaded by the ridge formed due to the taper angle ⁇ force S90
  • Fig. 2 (a) is an electron diffraction pattern showing that the part (film thickness is thick) is far from the substrate and is like a crystal
  • Fig. 2 (b) is the part close to the substrate (film thickness). 2 is an electron diffraction image showing that the thin part is amorphous.
  • Fig. 2 (a) it is amorphous before the measurement, and diffraction based on the crystal. Strong force with no pattern recognized During the measurement, ITO was crystallized by an electron beam and a diffraction pattern based on the crystal was observed. Therefore, it was obvious that the thick part has a crystal-like structure.
  • Fig. 2 (b) the electron diffraction pattern did not change before and after the measurement of the electron beam, and there was no change in the diffraction pattern based on the crystal. Therefore, it was found that the thin part was made of only amorphous. For the same reason, the taper angle of an ITZO thin film with a film thickness of 35 nm or less that does not crystallize due to annealing is also less than 90 °.
  • ITO In the case of ITO, a substrate on which ITO is patterned is heated in a post-beta process or a Si Nx process, and even if it is amorphous (a-ITO), it changes to polycrystalline (p-ITO). .
  • a-ITO amorphous
  • p-ITO polycrystalline
  • ITZO does not crystallize by heating in the post-beta process or SiNx process. That is, the laminated structure of the present invention may be crystalline or amorphous.
  • the molybdenum metal thin film may be a single layer of molybdenum metal, or may be a multilayer of molybdenum Z aluminum Z molybdenum, or the like.
  • the laminated structure of the present invention can be manufactured, for example, by forming a transparent conductive thin film and a molybdenum metal thin film by sputtering.
  • the discharge gas pressure is usually 0.1 to 1 Pa
  • the substrate temperature is usually room temperature to 400 ° C.
  • the film formation gas is usually argon, argon, and oxygen. Desirable.
  • amorphous ITO (a-ITO) method As a specific example of the manufacturing method of the laminated structure of the present invention, for example, there is the following method (amorphous ITO (a-ITO) method).
  • An electrode for an electric circuit and further an electric circuit can be manufactured by using the laminated structure of the present invention, and can be used for an electronic device.
  • it can be used as an electric circuit for electronic equipment such as liquid crystal, organic-electric-luminescence elements, and plasma display panels.
  • the film thickness was measured by an optical thin film measurement system (SCI Film Tek 4000) and a film thickness meter (ULVAC Dektak 8).
  • the conditions for forming the ITO thin film are as follows.
  • Substrate temperature Room temperature
  • Deposition gas type argon: 89%, hydrogen 9%, oxygen 2%
  • the film formation conditions for the Mo thin film are as follows.
  • Substrate temperature Room temperature
  • the sample after the scratch test under the above conditions was observed with an optical microscope, and the point at which the underlying transparent conductive thin film (ITO) film was exposed was defined as the Mo thin film peeling point (the transparent conductive film was peeled off!
  • the peel load was calculated by measuring the distance from the scratch start point.
  • a laminate was prepared and evaluated under the same conditions as in Example 1 except that the thickness of the ITO film was changed as shown in Table 1.
  • ITZO film thickness was changed as shown in Table 1, and the same conditions as in Example 1 were used. A stack of ITZO and Mo films was fabricated and evaluated.
  • a laminate was prepared and evaluated under the same conditions as in Example 1 except that the thickness of the ITO film was changed as shown in Table 1.
  • Example 1 ITO 10 No peeling 8.72
  • Example 2 ITO 20 No peeling 8.59
  • Example 3 ITO 30 No peeling 7.37
  • Example 4 ITZO 25 No peeling 9.83 Comparative Example 1 ITO 40 Partial peeling 5.09 Comparative Example 2 ITO 100 With peeling 1.11 From Table 1, it was found that when the thickness of the ITO film was 35 nm or less, no peeling was observed and the film was firmly adhered. In addition, when the thickness of the ITO film exceeded 35 nm, the adhesion between the ITO film and the molybdenum film suddenly deteriorated.
  • a laminate was prepared under the same conditions as in Example 1 except that the thickness of the ITO film was changed to 30 nm and lOOnm. A pattern was formed on the obtained laminate by the following method, and the taper corner of the ITO film was measured.
  • UV cleaning Organic substances on the surface were removed by ultraviolet (UV) irradiation.
  • Resist coat Resist HPR-204 (Novolak monoquinone diazide-based photoresist, 8 cps product manufactured by Philip A. Hunt Chemical Co.) was applied by spin coating.
  • Prebeta put the resist in an electric oven at 80 ° C for 15 minutes to cure the resist.
  • Exposure A halftone mask capable of intermediate exposure was placed and irradiated with ultraviolet rays (UV).
  • Post beta Place in an electric oven at 150 ° C for 15 minutes to further cure the remaining resist.
  • the taper angle of the ITO thin film patterned by the above method was measured by SEM (scanning electron microscope). For the 30 nm thick ITO film, the taper angle was 80 °, and for the 100 ⁇ m thick ITO film, the taper angle was 150 °.
  • the laminated structure of the present invention can be used as an electric circuit electrode of an electronic device, and can be used for manufacturing an electric circuit of an electronic device using the electrode.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Non-Insulated Conductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

明 細 書
積層構造及びそれを用いた電気回路用電極
技術分野
[0001] 本発明は、透明導電薄膜とモリブデン金属薄膜を積層した積層構造及びそれを用 いた電気回路用電極、特に酸化インジウムを含む各種透明薄膜、さらには酸化イン ジゥム一酸化スズ (ITO)薄膜とモリブデン金属薄膜の積層構造及びそれを用いた電 気回路用電極に関する。
背景技術
[0002] ITO薄膜とモリブデン薄膜を積層した薄膜は、液晶ディスプレイ等の電気回路の一 部として用いられている。し力しながら、 ITO薄膜上にモリブデン薄膜を成膜する場 合、成膜された薄膜のそれぞれに内部応力が発生し、薄膜の剥れや断線を引き起こ すことが知られている。この内部応力には、 2種類あり、引張応力と圧縮応力に分けら れる。ここで、引張応力とは、成膜面が凹になる場合に薄膜に発生する応力であり、 圧縮応力とは、成膜面が凸になる場合に薄膜に発生する応力である。 ITOは通常、 圧縮応力を受け、金属薄膜、特にモリブデン金属薄膜は引張応力を受ける。この状 態で積層した場合、それぞれの応力の種類 (圧縮と引張)が異なりその差が大きくな るため、界面ではさらに大きな歪みが生じ、最終的に薄膜の剥れや断線を引き起こ す。
[0003] このように、 ITO薄膜とモリブデン薄膜間の密着性が弱ぐ亀裂、断線が発生した。
また、 ITO膜が厚いため、エッチング後に逆テーパが発生した。さらに、アモルファス I TO (a— ITO)を成膜した場合、エッチング後、ポストベータ工程あるいは CVD法に よる SiNx製膜工程での加熱により、 a— ITOが多結晶化 (ポリクリスタル化）して、多 結晶 ITO (p— ITO)となると、モリブデン膜との密着性が悪いため、亀裂、断線が発 生した。このような亀裂、断線により、製品の不良が増加し、生産の歩留まりが低下す ると!/、う問題点があった (特許文献 1)。
[0004] この課題に対して、亀裂、断線を防ぐため、複雑な工程を組み合わせて多層膜を 形成する方法が開示されているが、工程数増加により歩留まりが低下するという難点 があった (特許文献 2)。
例えば、多結晶 ITO (p— ITO)法では、真空スパッタ装置を用いて ρ— ΙΤΟを成膜 した後、この ΙΤΟ膜をエッチングし、さらにこの上に、真空スパッタ装置を用いてモリブ デンを成膜した後、このモリブデン膜をエッチングして積層体を製造する。この方法 は、成膜工程とエッチング工程を二回繰り返すので、複雑になり生産性が低い。
[0005] このため、 ΙΤΟ薄膜とモリブデン薄膜間での応力による亀裂、断線を防ぎながら、 成膜工程及びエッチング工程を簡素化できる積層膜の形成技術が要求されている。
[0006] 特許文献 1 :特開平 10— 253992号公報
特許文献 2：特開 2005— 62889号公報
[0007] 本発明は前記課題に鑑みてなされたもので、本発明の目的は、配線材料間の亀裂
、断線による製品不良の減少、生産の歩留まり向上に寄与する積層構造を提供する ことである。
本発明の他の目的は、前記積層構造を備えた電気回路用電極を提供することであ る。
本発明のさらに他の目的は、前記積層構造又は前記電気回路用電極を備えた電 子機器を提供することである。
発明の開示
[0008] 本発明者らは、カゝかる課題を解決するために鋭意研究した結果、透明導電膜の膜 厚を 35nm以下にすることで、透明導電薄膜及びモリブデン金属薄膜の密着性が高 まることを見出した。従って、亀裂、断線防止と工程簡略ィ匕による歩留まり向上の両 立が可能となり、本発明を完成させた。
[0009] 本発明によれば、以下の積層構造等が提供される。
1.透明導電薄膜及びモリブデン金属薄膜からなる積層構造であって、前記透明導 電薄膜の膜厚が 35nm以下である積層構造。
2.前記透明導電薄膜が、酸化インジウムと酸化スズを含む薄膜である 1記載の積層 構造。
3.前記透明導電薄膜が、酸化インジウム、酸化スズと酸ィ匕亜鉛を含む薄膜である 1 記載の積層構造。 4.前記透明導電薄膜が、酸化インジウムと希土類元素の酸ィ匕物を含む薄膜である 1 記載の積層構造。
5.前記透明導電薄膜のテーパー角が 90° 未満である 1〜4のいずれかに記載の積 層構造。
6. 1〜5のいずれか〖こ記載の積層構造を含む電気回路用電極。
7. 1〜5のいずれか〖こ記載の積層構造又は 6に記載の電気回路用電極を含む電気 回路を少なくとも一部として備えてなる電子機器。
[0010] 本発明によれば、配線材料間の亀裂、断線による製品不良の減少、生産の歩留ま り向上に寄与する積層構造を提供できる。
本発明によれば、前記積層構造を備えた電気回路用電極を提供できる。 本発明によれば、前記積層構造又は前記電気回路用電極を備えた電子機器を提 供できる。
図面の簡単な説明
[0011] [図 l] (a)は ITO膜のテーパー角 0力 S90° 以上の場合の成膜状態を示し、（b)は IT O膜のテーパー角 Θ力 S90° 未満の場合の成膜状態を示す模式図である。
[図 2] (a)は、 ITO膜の膜厚が厚い部分が結晶ライクであることを示す電子線回折像 であり、（b)は、 ITO膜の膜厚が薄い部分がアモルファスであることを示す電子線回 折像である。
発明を実施するための最良の形態
[0012] 本発明の積層構造は、透明導電薄膜とモリブデン金属薄膜を積層させた薄膜であ り、薄膜積層体と言うこともできる。この積層構造は通常、基板の上に透明導電薄膜、 モリブデン金属薄膜の順に積層させて形成される。また、基板の上にモリブデン金属 薄膜、透明導電薄膜の順に積層させて形成することもできる。尚、本発明の積層構 造はそれぞれの層が所望の形状にパターンユングされていてもよい。すなわち、透 明導電薄膜及びモリブデン金属薄膜のそれぞれが必要な形状にパターンユングさ れ、それぞれ形成されたパターンの少なくとも一部が重なれば、本発明の積層構造 が形成される。
[0013] 透明導電薄膜の膜厚は、 35nm以下であり、好ましくは 30nm以下、さらに好ましく は 25nn！〜 lnmである。透明導電薄膜を 35nm以下に薄くすることにより、モリブデン 金属薄膜との密着性が向上する。これは、透明導電薄膜を薄くすることにより、透明 導電薄膜の圧縮応力に基づくモリブデン金属薄膜との界面の歪みが小さくなつたこ とと、圧縮応力自身が小さくなつたためと考えられる。
モリブデン金属薄膜の膜厚は、通常 10〜500nm、好ましくは 20〜200nmである 力 特に限定されず用途により適宜選択できる。
基板としては、特に限定されないが、通常ガラス、石英、プラスチック等を使用でき る。
[0014] 透明導電薄膜は、透明で導電性があれば特に制限されることはなぐ酸化インジゥ ム、酸化スズ、酸化亜鉛、希土類元素の酸ィ匕物カゝらなる群カゝら選ばれる少なくとも一 種又は 2種以上を含む薄膜であり、好ましくは、酸化インジウムと、酸化スズ、酸ィ匕亜 鉛、希土類元素の酸ィ匕物力 なる群力 選ばれる少なくとも一種又は 2種以上を含む 薄膜であり、酸化インジウムと酸化スズを含む薄膜、酸化インジウム、酸化スズと酸ィ匕 亜鉛を含む薄膜又は酸化インジウムと希土類元素の酸ィ匕物を含む薄膜である。 本発明の透明電極薄膜の具体例としては、酸化インジウム—酸化スズ薄膜 (ITO) 、酸化インジウム一酸化スズ一酸ィ匕亜鉛薄膜 (ITZO)、酸化インジウム一酸ィ匕セリウ ム薄膜 (ICO)、酸化インジウム一酸ィ匕サマリウム薄膜 (ISmO)等を挙げることができ る。
透明電極薄膜が複数の酸化物を含む場合、通常複合酸化物の形成で用いるが、 透明電極として使用できる程度の透明性と導電性を保持する限りは、化合物、混合 物であってもよい。
[0015] 透明電極薄膜が、酸化インジウムと酸化スズを含む薄膜の場合は、通常酸化インジ ゥムと酸化スズからなる複合酸ィ匕物を形成していることが望ましぐまたそれぞれの酸 化物の重量比は、特に限定されないが、通常 80 : 20〜99 : 1、好ましくは 85 : 15〜9 5 : 5とするのが望ましい。この範囲を外れると透明性あるいは導電性が低下すること がある。また、エッチング不良や接続不良が生じることがある。
[0016] 透明電極薄膜が、酸化インジウム、酸化スズと酸化亜鉛を含む薄膜の場合、酸化ィ ンジゥム、酸化スズ及び酸化亜鉛からなる複合酸化物を形成して ヽることが望ましく、 また酸化インジウム：（酸化スズ及び酸化亜鉛）の重量比は、通常、 50 : 50〜99 : 1、 好ましくは、 60 :40〜95 : 5とするのが望ましい。この範囲を外れると透明性あるいは 導電性が低下することがある。また、エッチング不良や接続不良が生じることがある。
[0017] 透明電極薄膜が、酸化インジウムと希土類元素の酸ィ匕物を含む薄膜の場合は、通 常酸化インジウムと酸化スズからなる複合酸ィ匕物を形成していることが望ましぐまた それぞれの酸化物の重量比は、特に限定されないが、通常 80 : 20〜99 : 1、好ましく は 90： 10-98： 2とするのが望まし 、。この範囲を外れると透明性ある 、は導電性が 低下することがある。また、エッチング不良や接続不良が生じることがある。
[0018] 透明導電薄膜のテーパー角は好ましくは 90° 未満であり、より好ましくは 45〜89 ° 、さらに好ましくは 60〜85° である。テーパー角は、透明導電薄膜をエッチング等 でパター-ングする際に形成される角度である。
透明導電薄膜のテーパー角が 90° 以上であると以下のような不都合がある。例え ば、図 1 (a)に示すように、パターユングされた ITO膜 1及び Mo膜 2の上に CVD法に より SiNx薄膜 3を成膜する場合、 ITO膜 1のテーパー角 Θ力 以上であると、 Si Nx薄膜 3の成膜時のカバレッジ性が悪くなる。即ち、 ITO膜 1の一部 (テーパー角 Θ 力 S90° 以上のために形成された庇部分により陰になった部分）に SiNx薄膜 3が付 着しない部分ができ、絶縁不良や空気、水分等による ITO腐食の原因となる。しかし ながら、図 1 (b)に示すように、 ITO膜 1のテーパー角 Θ力 90° 未満であると、 SiNx 薄膜 3の成膜時のカバレッジ性が損なわれない。ただし、テーパー角 Θが小さくなり すぎると、 ITO力 なる配線の線幅が実質上大きくなるので、 LZS (ライン Zスペース )で評価されるパターニングの精細度が落ち、実用に供せなくなる恐れがある。
[0019] アモルファス ITO薄膜をガラス基板上に成膜すると、成膜に従!ヽ、結晶性を帯びて くる。膜厚が 35nmを超えると、結晶ライクの構造が発生し始め、アモルファス ITOで はあるが、部分的に結晶ライクの構造が見られるようになる。従って、 35nm以下の薄 膜であれば、アモルファスのみ力もなり、テーパー角が 90° 未満になる。図 2 (a)は、 基板に遠 、部分 (膜厚が厚 ヽ部分)が結晶ライクであることを示す電子線回折像であ り、図 2 (b)は、基板に近い部分 (膜厚が薄い部分)がアモルファスであることを示す 電子線回折像である。図 2 (a)では、測定前はアモルファスであり、結晶に基づく回折 パターンが認められな力つた力 測定中に電子線により ITOがー部結晶化し、結晶 に基づく回折パターンが認められた。従って、膜厚の厚い部分では結晶ライクの構造 を取っていることがわ力つた。一方、図 2 (b)は電子線の測定前後で電子線回折像が 変化せず結晶に基づく回析パターンの変化が認められな力つた。従って、膜厚の薄 い部分ではアモルファスのみからなることがわかった。同様の理由により、ァニールに より結晶化しない膜厚 35nm以下の ITZO薄膜のテーパー角も 90° 未満になる。
[0020] また、 ITOの場合、 ITOがパターユングされた基板は、ポストベータ工程あるいは Si Nx工程で加熱され、アモルファス（a— ITO)であっても多結晶（p— ITO)に変化す る。一方、 ITZOの場合、ポストベータ工程あるいは SiNx工程の加熱によっては結晶 化しない。即ち、本発明の積層構造は結晶質であっても非結晶質であってもよい。
[0021] モリブデン金属薄膜はモリブデン金属単層でもよぐモリブデン Zアルミニウム Zモ リブデン等の多層でもよ 、。
[0022] 本発明の積層構造は、例えば、透明導電薄膜と、モリブデン金属薄膜をスパッタリ ング法により成膜して製造できる。成膜条件として、放電ガス圧力は、通常、 0. 1〜1 Paであり、基板温度は、通常、室温〜 400°Cであり、成膜ガスは、通常、アルゴン、ァ ルゴン及び酸素を用いるのが望まし 、。
[0023] 本発明の積層構造の製造方法の具体例として、例えば以下の方法 (アモルファス I TO (a— ITO)法）がある。
1.真空スパッタ装置を使って a— ITO及びモリブデンの成膜
2. レジスト塗布、露光、現像
3.モリブデンを PAN (リン酸 Z酢酸 Z硝酸）系エツチャントによりエッチング
4. a— ITOをシユウ酸系エツチャントによりエッチング
5. レジスト塗布、露光、現像、加熱
6.モリブデンを PAN (リン酸 Z酢酸 Z硝酸）系エツチャントによりエッチング
7. CVD法による SiNx膜の積層（300°C)
従来は、前述したように、 ITO膜とモリブデン膜を積層する場合、両膜の密着性が 弱いため、亀裂、断線が発生した。また、 ITO膜が厚いため、エッチング後に逆テー パが発生した。さら〖こ、 a— ITOを成膜した場合、エッチング後、ポストベータ工程ある いは CVD法による SiNx製膜工程での加熱により、 a— ITOが多結晶化 (ポリクリスタ ル化）して、 Ρ— ΙΤΟとなると、モリブデン膜との密着性が悪いため、亀裂、断線が発 生した。従って、従来は、 1の成膜工程を多段で行う必要があった。し力しながら、本 発明の製造方法によれば、 ΙΤΟ膜とモリブデン膜の密着性が高いため、界面ではス トレスが発生せず、亀裂、断線は発生しないため、この成膜工程が 1回に簡素化され 、歩留まりが向上する。
[0024] 本発明の積層構造を用いて電気回路用電極、さらには電気回路を製造でき、電子 機器に使用できる。
例えば、液晶、有機エレクト口ルミネッセンス素子、プラズマディスプレイパネル等の 電子機器の電気回路として使用できる。
[実施例]
[0025] 以下に本発明の具体例を示す力 本発明は、これらの例に限定されるものではなく 、用途により適宜変更して用いることができる。
実施例 1
マグネトロンスパッタ装置に 4インチ φ ΙΤΟ (酸化インジウム：酸化スズ = 90： 10wt %)ターゲット、及び 4インチ φ Mo (純度 99. 99%)ターゲットを装着し、 10cm角の ガラス基板上に、厚み lOnmの ITO薄膜、及びその上に、厚み 150nmの Mo薄膜を 成膜した。
尚、膜厚は、光学式薄膜測定システム（SCI社 Film Tek 4000)及び膜厚測定 計 (アルバック社 Dektak8)により測定した。
[0026] ITO薄膜の成膜条件は以下の通りである。
基板温度 ：室温
成膜ガス種:アルゴン： 89%、水素 9%、酸素 2%
成膜圧力： 0. lPa
また、 Mo薄膜の成膜条件は以下の通りである。
基板温度 ：室温
成膜ガス種：アルゴン： 100%
成膜圧力： 0. 2Pa [0027] 得られた積層体に、碁盤目状に切り込みを入れ、テープ剥離試験を実施し、剥離 状況を確認した。
さらに以下のスクラッチ試験を実施した。
スクラッチ試験機として、 CSME社製、 Micro— Scratch— Testerを用いた。ここ で、剥離強度の測定条件は、以下の通りである。
スクラッチ距離： 20mm
スクラッチ荷重： 0— 10N (ニュートン）
荷重レート： 10N/min
スクラッチ速度： 20mmZmin
ダイヤモンドコーン形状:先端 200 m φ
上記条件でのスクラッチ試験後の試料を、光学顕微鏡により観測し、下地の透明導 電薄 (ITO)膜が露出した点を Mo薄膜の剥離点とし (透明導電膜が剥離して 、な!/、 ことは確認済み)、スクラッチ開始点からの距離を測定することにより、剥離荷重を算 出した。
結果を表 1に示す。
[0028] 実施例 2, 3
ITO膜の厚みを表 1に示すように変更した他は、実施例 1と同じ条件で積層体を作 製し、評価した。
[0029] 実施例 4
4インチ φ ITZO (酸化インジウム：酸化スズ：酸化亜鉛 =65 : 20 : 15wt%)ターゲッ トを用いて、 ITZO膜の厚みを表 1に示すように変更した他は、実施例 1と同じ条件で ITZO膜と Mo膜の積層体を作製し、評価した。
[0030] 比較例 1, 2
ITO膜の厚みを表 1に示すように変更した他は、実施例 1と同じ条件で積層体を作 製し、評価した。
[0031] [表 1] 膜厚 スクラッチ剥離試験 透明電極 テープ剥離試験
(N) 実施例 1 ITO 10 剥離なし 8.72 実施例 2 ITO 20 剥離なし 8.59 実施例 3 ITO 30 剥離なし 7.37 実施例 4 ITZO 25 剥離なし 9.83 比較例 1 ITO 40 一部剥離あり 5.09 比較例 2 ITO 100 剥離あり 1.11 表 1より、 ITO膜の膜厚が 35nm以下の時は、剥離は全く見られず、強固に密着し ていることが判明した。また、 ITO膜の膜厚が 35nmを超えると、 ITO膜とモリブデン 膜の密着性が急激に悪くなることがわ力つた。
評価例
ITO膜の膜厚を 30nm、 lOOnmに変更した他は、実施例 1と同じ条件で積層体を 作製した。得られた積層体に、下記方法にてパターン形成を行い、 ITO膜のテーパ 一角を測定した。
1.純水洗浄:純水シャワーにより 5分間洗浄後、エアーブローにて乾燥した。
2. UV洗浄:紫外線 (UV)照射により、表面の有機物等を除去した。
3.レジストコート：スピンコート法により、レジスト HPR— 204 (Philip A. Hunt C hemical Co.製ノボラック一キノンジアジド系フォトレジスト、 8cps品）を塗布した。
4.プリベータ：電気オーブンに 80°C、 15分入れ、レジストを硬化した。
5.露光：中間露光可能なハーフトーンマスクをのせ紫外線 (UV)を照射した。
6.現像:現像液 FHD— 5 (富士写真フィルム製）にて不要部分のレジストを除去し、 純水シャワーにて洗浄し、エアーブローにて乾燥した。
7.ポストベータ：電気オーブンに 150°C、 15分入れ、残存レジストを更に硬化した。
8. PANエッチング:混酸系エツチャント（関東化学製混酸 A1エツチャント（リン酸:硝 酸：酢酸：水 = 73/3/7/ 17 (PAN) ) )にてウエットエッチングを行！、、不要部分の モリブデンを除去し、純水シャワーにて洗浄し、エアーブローにて乾燥した。
9. ITOエッチング：シユウ酸系エツチャント（関東化学製 ITO - 06N (シユウ酸：水 = 5%以下： 95%以上）にてウエットエッチングを行い、上記モリブデンをマスクとするこ とにより、不要部分の ITOを除去し、純水シャワーにて洗浄し、エアーブローにて乾 燥した。
10.剥離:レジスト剥離液 (東京応化製レジスト剥離液 106)にて中間露光したレジス ト部分のみ剥離し、純水シャワーにて洗浄し、エアーブローにて乾燥した。
11. PANエッチング：混酸系エツチャント（関東ィ匕学製混酸 A1エツチャント（リン酸:硝 酸：酢酸：水 = 73/3/7/17 (PAN) ) )にてウエットエッチングを行 、、不要部分の モリブデンを除去し、純水シャワーにて洗浄し、エアーブローにて乾燥した。
12.剥離:レジスト剥離液 (東京応化製レジスト剥離液 106)にて全てのレジスト部分 を剥離し、純水シャワーにて洗浄し、エアーブローにて乾燥した。
上記方法にてパターユングした ITO薄膜のテーパー角を SEM (走査型電子顕微 鏡）にて測定した。膜厚 30nmの ITO膜では、テーパー角は 80° であり、膜厚 100η mの ITO膜では、テーパー角は 150° であった。
産業上の利用可能性
本発明の積層構造は、電子機器の電気回路用電極として使用でき、またその電極 を用いた電子機器の電気回路の製造に使用できる。

Claims

請求の範囲
[1] 透明導電薄膜及びモリブデン金属薄膜からなる積層構造であって、前記透明導電 薄膜の膜厚が 35nm以下である積層構造。
[2] 前記透明導電薄膜が、酸化インジウムと酸化スズを含む薄膜である請求項 1記載の 積層構造。
[3] 前記透明導電薄膜が、酸化インジウム、酸化スズと酸ィ匕亜鉛を含む薄膜である請 求項 1記載の積層構造。
[4] 前記透明導電薄膜が、酸化インジウムと希土類元素の酸ィ匕物を含む薄膜である請 求項 1記載の積層構造。
[5] 前記透明導電薄膜のテーパー角が 90° 未満である請求項 1〜4のいずれかに記 載の積層構造。
[6] 請求項 1〜5のいずれかに記載の積層構造を含む電気回路用電極。
[7] 請求項 1〜5のいずれかに記載の積層構造又は請求項 6に記載の電気回路用電 極を含む電気回路を少なくとも一部として備えてなる電子機器。
PCT/JP2007/050497 2006-01-25 2007-01-16 積層構造及びそれを用いた電気回路用電極 Ceased WO2007086280A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP07706824A EP1978400B1 (en) 2006-01-25 2007-01-16 Laminated structure, and electrode for electric circuit using the same
JP2007555892A JP5165388B2 (ja) 2006-01-25 2007-01-16 積層構造及びそれを用いた電気回路用電極
KR1020087018199A KR101345022B1 (ko) 2006-01-25 2007-01-16 적층 구조 및 그것을 이용한 전기 회로용 전극
US12/162,028 US8957313B2 (en) 2006-01-25 2007-01-16 Multilayer structure, and electrode for electrical circuit using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-016974 2006-01-25
JP2006016974 2006-01-25

Publications (1)

Publication Number Publication Date
WO2007086280A1 true WO2007086280A1 (ja) 2007-08-02

Family

ID=38309075

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/050497 Ceased WO2007086280A1 (ja) 2006-01-25 2007-01-16 積層構造及びそれを用いた電気回路用電極

Country Status (7)

Country Link
US (1) US8957313B2 (ja)
EP (1) EP1978400B1 (ja)
JP (1) JP5165388B2 (ja)
KR (1) KR101345022B1 (ja)
CN (1) CN101375204A (ja)
TW (1) TWI427378B (ja)
WO (1) WO2007086280A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957313B2 (en) 2006-01-25 2015-02-17 Idemitsu Kosan Co., Ltd. Multilayer structure, and electrode for electrical circuit using the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013122903A (ja) * 2011-11-10 2013-06-20 Nitto Denko Corp 有機ｅｌデバイス、および、有機ｅｌデバイスの製造方法
KR20140055097A (ko) 2012-10-30 2014-05-09 삼성디스플레이 주식회사 터치 스크린 패널의 제조방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660744A (ja) * 1992-03-13 1994-03-04 Philips Gloeilampenfab:Nv 基板上にスズ−添加酸化インジウム（ｉｔｏ）の導電性パターンを製法する方法
JPH0764112A (ja) * 1993-08-30 1995-03-10 Sanyo Electric Co Ltd 液晶表示装置とその製造方法
JPH10253992A (ja) 1997-03-03 1998-09-25 Lg Electron Inc 液晶表示装置及びその製造方法
JP2000180840A (ja) * 1998-12-17 2000-06-30 Nippon Sheet Glass Co Ltd Ｉｔｏ透明導電膜付き基板とその製造方法
JP2001125134A (ja) * 1999-10-26 2001-05-11 Nec Corp アクティブマトリクス基板及びその製造方法
JP2002043577A (ja) * 2000-07-25 2002-02-08 Fujitsu Ltd 薄膜半導体装置及びその製造方法
JP2004068054A (ja) * 2002-08-02 2004-03-04 Idemitsu Kosan Co Ltd スパッタリングターゲット及び焼結体それらを利用して製造した導電膜。
JP2005062889A (ja) 2003-08-19 2005-03-10 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06130405A (ja) * 1992-10-21 1994-05-13 Fujitsu Ltd 液晶表示装置の製造方法
JPH06177082A (ja) * 1992-12-02 1994-06-24 Hitachi Ltd Ｉｔｏ膜のエッチング方法
DE69716906T2 (de) * 1996-05-29 2003-03-20 Idemitsu Kosan Co. Ltd., Tokio/Tokyo Organische elektrolumineszente vorrichtung
JPH1117188A (ja) * 1997-06-23 1999-01-22 Sharp Corp アクティブマトリクス基板
KR100320661B1 (ko) * 1998-04-17 2002-01-17 니시무로 타이죠 액정표시장치, 매트릭스 어레이기판 및 그 제조방법
JP2000238178A (ja) * 1999-02-24 2000-09-05 Teijin Ltd 透明導電積層体
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP4212025B2 (ja) * 2002-07-04 2009-01-21 Ｈｏｙａ株式会社 反射型マスクブランクス及び反射型マスク並びに反射型マスクの製造方法
CN1869277B (zh) * 2002-08-02 2010-09-29 出光兴产株式会社 溅射靶、烧结体及利用它们制造的导电膜、有机el元件及其所用的衬底
SG114747A1 (en) * 2004-02-25 2005-09-28 Mitsubishi Gas Chemical Co Etching composition for laminated film including reflective electrode and method for forming laminated wiring structure
JP2005277402A (ja) * 2004-02-25 2005-10-06 Mitsubishi Gas Chem Co Inc 反射電極膜を含む積層膜のエッチング組成物および積層配線構造の形成方法
JP2007191761A (ja) * 2006-01-19 2007-08-02 Idemitsu Kosan Co Ltd 積層構造、それを用いた電気回路用電極及びその製造方法
WO2007086280A1 (ja) 2006-01-25 2007-08-02 Idemitsu Kosan Co., Ltd. 積層構造及びそれを用いた電気回路用電極

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660744A (ja) * 1992-03-13 1994-03-04 Philips Gloeilampenfab:Nv 基板上にスズ−添加酸化インジウム（ｉｔｏ）の導電性パターンを製法する方法
JPH0764112A (ja) * 1993-08-30 1995-03-10 Sanyo Electric Co Ltd 液晶表示装置とその製造方法
JPH10253992A (ja) 1997-03-03 1998-09-25 Lg Electron Inc 液晶表示装置及びその製造方法
JP2000180840A (ja) * 1998-12-17 2000-06-30 Nippon Sheet Glass Co Ltd Ｉｔｏ透明導電膜付き基板とその製造方法
JP2001125134A (ja) * 1999-10-26 2001-05-11 Nec Corp アクティブマトリクス基板及びその製造方法
JP2002043577A (ja) * 2000-07-25 2002-02-08 Fujitsu Ltd 薄膜半導体装置及びその製造方法
JP2004068054A (ja) * 2002-08-02 2004-03-04 Idemitsu Kosan Co Ltd スパッタリングターゲット及び焼結体それらを利用して製造した導電膜。
JP2005062889A (ja) 2003-08-19 2005-03-10 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1978400A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957313B2 (en) 2006-01-25 2015-02-17 Idemitsu Kosan Co., Ltd. Multilayer structure, and electrode for electrical circuit using the same

Also Published As

Publication number Publication date
JPWO2007086280A1 (ja) 2009-06-18
US8957313B2 (en) 2015-02-17
TW200732799A (en) 2007-09-01
KR101345022B1 (ko) 2013-12-26
EP1978400A4 (en) 2010-03-03
US20090008124A1 (en) 2009-01-08
TWI427378B (zh) 2014-02-21
EP1978400A1 (en) 2008-10-08
EP1978400B1 (en) 2012-08-08
KR20080087134A (ko) 2008-09-30
JP5165388B2 (ja) 2013-03-21
CN101375204A (zh) 2009-02-25

Similar Documents

Publication Publication Date Title
JP3238020B2 (ja) アクティブマトリクス表示装置の製造方法
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN111128877B (zh) 刻蚀阻挡型阵列基板的制备方法
US20070295967A1 (en) Active matrix tft array substrate and method of manufacturing the same
US20160254296A1 (en) Array Substrate, Method for Manufacturing the Same, and Display Device
KR100320661B1 (ko) 액정표시장치, 매트릭스 어레이기판 및 그 제조방법
CN103236419B (zh) 阵列基板的制备方法、阵列基板以及显示装置
US20160315201A1 (en) Display device
CN103231570B (zh) 一种薄膜层及其制作方法、显示用基板、液晶显示器
KR101926199B1 (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
CN106206620A (zh) 薄膜晶体管阵列基板及其制备方法和显示器件
TWI586838B (zh) 金屬圖案的形成方法和陣列基板的製法
JP5165388B2 (ja) 積層構造及びそれを用いた電気回路用電極
US8017868B2 (en) Multilayer structure, electrode for electrical circuit using the same, and method for producing the same
WO2020147575A1 (zh) 薄膜晶体管的制备方法及显示装置
CN106504987A (zh) 用于银层的蚀刻溶液组合物、使用其制作金属图案的方法和制作显示基板的方法
JP3724787B2 (ja) 電極基板およびその作製方法、ならびに、電極基板を備える液晶表示装置
CN104950539B (zh) 一种显示面板的制作方法
TW201604632A (zh) 銅導線結構及其製造方法
TW200538800A (en) A wiring substrate and method using the same
WO2011108050A1 (ja) 薄膜トランジスタ基板及びその製造方法
JP2007220965A (ja) 積層構造体を有する基板及びその製造方法
TW202244546A (zh) 附無機膜之基板及其製造方法
JP2001307567A (ja) 透明導電膜付き基板及びその製造方法
CN116261381A (zh) 一种显示基板的制备方法以及显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007555892

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2007706824

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12162028

Country of ref document: US

Ref document number: 1020087018199

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200780003521.0

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE