JPH10253992A - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法

Info

Publication number
JPH10253992A
JPH10253992A JP10041480A JP4148098A JPH10253992A JP H10253992 A JPH10253992 A JP H10253992A JP 10041480 A JP10041480 A JP 10041480A JP 4148098 A JP4148098 A JP 4148098A JP H10253992 A JPH10253992 A JP H10253992A
Authority
JP
Japan
Prior art keywords
gate
source
pad
forming
bus line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10041480A
Other languages
English (en)
Inventor
Intoku So
寅徳 宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JPH10253992A publication Critical patent/JPH10253992A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 本発明は、２重ゲートバス配線を備える液晶
表示装置及びその製造方法に関する。ソースバス配線と
ソースパッドの下に半導体物質を積層し、ダミーソース
バス配線及びダミーソースパッドを形成することによ
り、ソースバス配線及びソースパッドを形成する金属が
ストレスによる亀裂で断線される問題点を解決する。製
品の不良を大幅に減少させ、生産の歩留まりが向上す
る。 【解決手段】 基板１０１のゲート絶縁膜１１７上に、
半導体層と不純物半導体層を積層することによりダミー
ソースバス配線１３９及びダミーソースパッド１４９を
形成する。この工程はトランジスタ形成工程と共用でき
る。これらを覆うように、クロームのような表面安定度
が高い金属でソースバス配線１２３、ソースパッド１２
５を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ
（TFT）と前記薄膜トランジスタに連結された画素電極
が行列方式で配列されたアクティブパネルを含む能動マ
トリクス液晶表示装置（AMLCD）及びその製造方法に関
する。特に、本発明は能動マトリクス液晶表示装置の２
重ゲートバス配線の形成において、ソースバス配線及び
ソースパッドから発生し得る不良を減らす製造方法に関
する。
【０００２】
【従来の技術】画像情報を画面に表示する画面表示装置
のうち、薄膜型平板表示装置が軽く、いずれの場所でも
容易に用いられる長所のため近来集中的な開発の対象と
なっている。特に、液晶表示装置は解像度が高く、動画
像の実現が可能な程十分に反応速度も早いため、最も活
発的な研究がなされている製品である。
【０００３】液晶表示装置の原理は液晶の光学的異方性
と分極性質を利用したことである。棒状の液晶分子の配
向方向を分極性を利用して人為的に調節することで、配
列方向による光学的異方性を生じさせ、この性質を用い
て光の透過、又は遮断が可能である。これを応用して画
面の表示装置として用いる。現在では薄膜トランジスタ
とそれに連結された画素電極が行列方式で配列された能
動マトリクス液晶表示装置が優れた画質と自然色を提供
することが出来るので最も多く用いられている。一般的
な液晶表示装置の構造を次の如く詳しく説明する。
【０００４】従来の液晶表示装置はいろいろな素子が設
けられた二つのパネルが対向し、その間に液晶層が介さ
れている形態となっている。液晶表示装置の一方のパネ
ル（又はカラーフィルターパネル）は透明基板上に行列
配列方式で設けられたピクセル（Pixel：画素）の位置
に赤、青、緑のカラーフィルターが順番に配置された構
造となっている。このカラーフィルターの間にはブラッ
クマトリクスが網模様で形成されている。そして、この
カラーフィルター上に共通電極が形成されている。
【０００５】液晶表示装置の他方のパネル（又はアクテ
ィブパネル）は透明基板上に行列方式で設けられた画素
の位置に画素電極が配列された構造となっている。前記
画素電極の水平方向に沿って複数の信号配線が形成され
ており、垂直方向に沿って複数のデータ配線が形成され
ている。前記画素電極の隅には前記画素電極に電気信号
を印加する薄膜トランジスタが形成されている。前記薄
膜トランジスタのゲート電極は信号バス配線（又はゲー
トバス配線）に連結されており、前記薄膜トランジスタ
のソース電極はデータバス配線（又はソースバス配線）
に連結されている。前記ゲートバス配線とソースバス配
線の端部には、外部から印加される信号を受け取る終端
端子（Terminal）であるパッド部が形成される。
【０００６】このような構造を有する二つのパネルが一
定な間隔（セルギャップ）をおいて互いに対向して張り
合わせられ、そのセルギャップに液晶物質が注入され封
止されることで液晶パネルが完成される。
【０００７】液晶表示装置を構成する液晶パネルの製造
工程は非常に複雑であり、特に、薄膜トランジスタと画
素電極が形成されるアクティブパネルを製造するには、
多くの工程が要求される。アクティブパネルには液晶表
示装置の重要な素子が多く設けられており、複雑な工程
が多くあるので、不良を減らし、歩留まりの向上のため
に製造工程を単純化する方法の開発が必要である。
【０００８】従来には一般的にアクティブパネルの形成
の際、ゲートバス配線及びゲート電極を製造するために
抵抗の低いアルミニウム又はアルミニウム合金を用い
て、前記アルミニウムの表面にヒロック（Hillock）の
成長を防止するため陽極酸化工程を通じてアルミニウム
表面に陽極酸化膜を形成する。そうすることで、従来に
はアクティブパネルの構成に最小８回のマスク工程を用
いた。
【０００９】前記アクティブパネルの製造工程の単純化
のための方法として、ゲートバス配線とゲート電極をア
ルミニウムで形成して、前記アルミニウム表面に形成さ
れるヒロックの防止のためクロームやモリブデン等でア
ルミニウムを覆う方法がある。前記の方法は、陽極酸化
工程が必要なく、陽極酸化の際電気的に連結されたショ
ッティングバー部分の断線過程が必要なくなりマスク数
を１ないし２回短縮することが出来る。
【００１０】前記アクティブパネルの製造方法について
図１〜図５（ｄ）を参照して詳しく説明する。先ず、図
１は、一般的なアクティブパネルの平面図を示す。図２
〜図３は、図１の薄膜トランジスタ部分をII−II線に沿
って切断した断面を示す。図４（ａ）〜図４（ｄ）は、
ゲートパッドとゲートバス配線が形成された部分を図１
のIII−III線に沿って切断した断面を示す。図５（ａ）
〜図５（ｄ）は、ソースパッドが形成された部分を図１
のIV−IV線に沿って切断した断面を示す。
【００１１】透明ガラス基板１上にアルミニウム又はア
ルミニウム合金を蒸着して、フォトリソグラフィ（Phot
o Lithography：写真蝕刻）法でパターニングして低抵
抗ゲートバス配線１３aを形成する（図４（ａ））。そ
して、クローム又はクローム合金を前記低抵抗ゲートバ
ス配線１３aが形成された基板全面に蒸着しパターニン
グして、ゲート電極１１及びゲートパッド１５を形成す
る（図２（ａ））。この際、前記低抵抗ゲートバス配線
１３aを完全に覆うように前記クローム層をパターンし
てゲートバス配線１３を形成する（図４（ｂ））。
【００１２】次に、酸化シリコン（SixOy）や窒化シリ
コン（SixNy）のような絶縁物質をゲートバス配線１３
が形成された基板全面に蒸着して、ゲート絶縁膜１７を
形成する（図５（ａ））。そして、真性アモルファスシ
リコンのような半導体物質と不純物が添加されたアモル
ファスシリコンのような不純物半導体物質を絶縁膜１７
上に連続蒸着する。図２（ｂ）の如く前記半導体物質と
不純物半導体物質をゲート電極上のアクティブ領域を除
く全領域でエッチングして、半導体層３５と不純物半導
体層３７を形成する。前記半導体物質及び不純物半導体
の除去過程において、前記半導体物質及び不純物半導体
物質の一部分を除去した位置にソースパッド及びソース
バス配線を形成する。
【００１３】次に、クローム又はクローム合金を前記不
純物半導体層３７を含む表面上に全面蒸着しパターンし
て、ソース電極２１、ドレイン電極３１、ソースバス配
線２３、そしてソースパッド２５を形成する。前記ゲー
ト電極１１上に形成された前記ソース電極２１と前記ド
レイン電極３１はお互いに所定の間隔をおいて対向して
形成されている。前記ソース電極２１と前記ドレイン電
極３１をマスクにして前記ソース電極２１と前記ドレイ
ン電極３１の間に存在する前記不純物半導体層３７の露
出された部分を完全に除去する（図２（ｃ））。前記ソ
ースバス配線２３は列方向に配列された前記ソース電極
３１をお互いに連結している（図１）。そして、前記ソ
ースパッド２５は前記ソースバス配線２３の端に形成さ
れている（図５（ｂ））。
【００１４】窒化シリコンや酸化シリコンのような絶縁
物質を前記ソース電極２１、ソースバス配線２３、そし
てドレイン電極３１が形成された基板全面に蒸着して保
護膜４１を形成する（図３（ａ））。そして、前記保護
膜４１の一部をパターンして除去しドレインコンタクト
ホール７１を形成する（図３（ａ））。且つ、前記ソー
スパッド２３を覆う前記保護膜４１の一部を除去してソ
ースパッドコンタクトホール６１を形成して（図５
（ｃ））、前記ゲートパッド１７を覆う前記保護膜４１
と前記ゲート絶縁膜１７の一部を除去してゲートパッド
コンタクトホール５１を形成する（図４（ｃ））。
【００１５】次に、ITO（Indium Tin Oxide）を前記保
護膜４１上に全面蒸着しパターンして、画素電極３３、
ソースパッド連結端子６７、そしてゲートパッド連結端
子５７を形成する。前記画素電極３３は前記ドレインコ
ンタクトホール７１を通じてドレイン電極３１と連結さ
れる（図３（ｂ））。前記ソースパッド連結端子６７は
前記ソースパッドコンタクトホール６１を通じてソース
パッド２５と連結される（図５（ｄ））。前記ゲートパ
ッド連結端子５７は前記ゲートパッドコンタクトホール
５１を通じてゲートパッド１５と連結される（図４
（ｄ））。
【００１６】以上で述べたように従来の技術で製造され
た液晶表示装置は、ゲートパッド部分はアルミニウムか
らなるゲートパッドとその上にITOからなるゲート連結
端子がゲートパッドコンタクトホールを通じてお互いに
連結された構造となっている。そして、ソースパッド部
分はクロームで形成されたソースパッドとITOからなる
ソースパッド連結端子がソースパッドコンタクトホール
を通じて連結された構造となっている。
【００１７】しかし、ソースパッドがクローム金属だけ
で形成されるため製造工程で各種ストレスによる亀裂が
生じる。このような亀裂はパッド部分から断線を引き起
こし、接触不良が発生し得る。
【００１８】
【発明が解決しようとする課題】本発明は液晶表示装置
の製造において、ソースパッドからの断線不良を防止し
てアクティブパネルの欠陥を減らし、製造過程の歩留ま
りを向上させる。ソースパッドとソースバス配線から発
生し得る断線不良を最小化するためダミーソースパッド
及びダミーソースバス配線を形成する。
【００１９】即ち、前記ダミーソースパッド及びダミー
ソースバス配線が製造工程でソースパッド及びソースバ
ス配線にかかるストレスを吸収するようにする。
【００２０】
【課題を解決するための手段】本発明は液晶表示装置の
製造方法において、第１導電物質を用いて基板上にゲー
トバス配線を形成する段階と、前記ゲートバス配線が形
成された基板上に絶縁物質を蒸着して絶縁膜を形成する
段階と、前記ゲート絶縁膜が形成された基板上に半導体
物質と不純物が添加された半導体物質を連続蒸着しパタ
ーンして、半導体層と不純物半導体層、そしてダミーソ
ースパッドを形成する段階と、第２導電物質を前記半導
体層と前記不純物半導体層、そして前記ダミーソースパ
ッドが形成された基板上に連続蒸着し、パターンしてソ
ースバス配線及びダミーソースパッドを覆うソースパッ
ドを形成する段階を含む。
【００２１】
【発明の実施の形態】本発明の実施形態において、第１
金属を用いて基板上に低抵抗のゲートバス配線を形成す
る。第２金属を前記ゲートバス配線が形成された基板全
面に蒸着しパターンして、ゲート電極とゲートパッドを
形成し、同時に前記低抵抗ゲートバス配線を覆うゲート
バス配線を形成する。絶縁物質を前記ゲート電極、ゲー
トバス配線、そしてゲートパッドが形成された基板全面
に蒸着してゲート絶縁膜を形成する。真性半導体物質と
不純物が添加された半導体物質を前記ゲート絶縁膜上に
連続蒸着しパターンして半導体層と不純物半導体層を形
成する。前記半導体物質と不純物半導体物質をエッチン
グする段階において、ソースパッド及びソースバス配線
が形成される位置に前記真性半導体物質と不純物半導体
物質の一部が除去されなく残るようにパターンされ、前
記ソースパッド及びソースバス配線の位置にパターンさ
れる真性半導体物質及び不純物半導体物質は、ダミーソ
ースバス配線とダミーソースパッドになる。又、前記ゲ
ート電極上にも半導体層と不純物半導体層が覆っている
ようにパターンされる。第３金属を前記不純物半導体層
が形成された基板全面に蒸着しパターンして、ソース電
極、ドレイン電極、ソースバス配線、そしてソースパッ
ドを形成する。前記ソース電極等が形成された基板全面
に絶縁物質を蒸着して保護膜を形成する。前記ソース電
極とソースパッドを覆っている前記保護膜の一部を除去
して、ドレインコンタクトホール及びソースパッドコン
タクトホールを各々形成する。前記ゲートパッドを覆っ
ている前記保護膜と前記絶縁膜の一部を除去して、ゲー
トパッドコンタクトホールを形成する。前記保護膜上に
導電性物質を全面蒸着しパターンして、前記ドレインコ
ンタクトホールを通じてドレイン電極と連結された画素
電極と、ゲートパッドコンタクトホールを通じてゲート
パッドと連結されたゲートパッド連結端子及びソースパ
ッドコンタクトホールを通じてソースパッドと連結され
たソースパッド連結端子を形成する。
【００２２】本発明のアクティブパネルの具体的な製造
方法を次の実施の形態で詳しく説明する。
【００２３】実施の形態１ 図６〜図１１を参照して実施の形態１について詳しく説
明する。実施の形態１は低抵抗ゲート配線を設けた構造
である。
【００２４】図６は、本発明の実施の形態１によるアク
ティブパネルの平面図を示す。図７（ａ）〜図８（ａ）
は、図６のVI−VI線に沿って切断したアクティブパネル
の薄膜トランジスタの製造工程を示す断面図である。図
９（ａ）〜図９（ｄ）は、図６のVII−VII線に沿って切
断したアクティブパネルのゲートパッド及びゲートバス
配線の製造工程を示す断面図である。図１０（ａ）〜図
１０（ｄ）は、図６のVIII−VIII線に沿って切断したア
クティブパネルのソースパッド及びソースバス配線の製
造工程を示す。図１１（ａ）〜図１１（ｄ）は図６のIX
−IX線に沿って切断したアクティブパネルのソースパッ
ド及びソースバス配線の製造工程を示す断面図である。
【００２５】透明ガラス基板１０１上にアルミニウム又
はアルミニウム合金を蒸着しパターニングして、後に形
成されるゲートバス配線１１３と同じ位置に低抵抗ゲー
トバス配線１１３aを形成する（図９（ａ））。そし
て、クローム（Cr）、タンタル（Ta）、モリブデン（M
o）又は、アンチモン（Sb）等を含む金属を前記低抵抗
ゲートバス配線１１３aが形成された基板全面に蒸着し
パターンして、ゲート電極１１１及びゲートパッド１１
５を形成する（図７（ａ）、図９（ｂ））。同時に前記
アルミニウムから形成された低抵抗のゲートバス配線１
１３ａの表面のヒロックの防止のために前記クローム、
タンタル、モリブデン、又はアンチモンからなるゲート
バス配線１１３が前記低抵抗のゲートバス配線１１３ａ
を覆うように形成する。前記ゲートパッド１１５はゲー
トバス配線１１３の端に形成する（図９（ｂ））。
【００２６】酸化シリコン又は窒化シリコンのような絶
縁物質をゲートバス配線１１３とゲートパッド１１５を
含む基板全面に蒸着して、ゲート絶縁膜１１７を形成す
る。そして、真性アモルファスシリコンのような半導体
物質と不純物が添加されたアモルファスシリコンのよう
な不純物半導体物質をゲート絶縁層１１７上に連続蒸着
しパターンして、半導体層１３５と不純物半導体層１３
７を形成する。この際、前記半導体層１３５と不純物半
導体層１３７は後に形成されるソースバス配線１２３と
ソースパッド１２５の位置にも残るようにパターンさ
れ、このパターンはダミーソースバス配線１３９とダミ
ーソースパッド１４９を形成する（図７（ｂ）、図１０
（ａ）、図１１（ａ））。
【００２７】次に、クローム又はクローム合金を不純物
半導体層１３７を含む基板全面に蒸着しパターンして、
ソース電極１２１、ドレイン電極１３１、ソースバス配
線１２３、そしてソースパッド１２５を形成する。前記
ソース電極１２１と前記ドレイン電極１３１はゲート電
極１１１上に互いに対向分離して形成されている。前記
ソース電極１２１とドレイン電極１３１をマスクにして
エッチングし、ソース電極１２１とドレイン電極１３１
の間に存在する不純物半導体層１３７の露出された部分
を完全に除去する（図７（ｃ））。前記ソースバス配線
１２３は列方向に配列されたソース電極１２１をお互い
に連結している。前記ソースバス配線１２３の下には半
導体物質１３５と１３７からなるダミーソースバス配線
１３９が形成されている。前記ソースパッド１２５はソ
ースバス配線１２３の端に形成されており、前記ソース
パッド１２５の下にはダミーソースパッド１４９が形成
されている。そして、前記ソースバス配線１２３と前記
ソースパッド１２５はその下に各々形成されたダミーソ
ースバス配線１３９とダミーソースパッド１４９を完全
に覆うように形成されている（図１０（ｂ）、図１１
（ｂ））。
【００２８】次に、窒化シリコン又は酸化シリコンのよ
うな絶縁物質を前記ソース電極１２１、ソースバス配線
１２３、ソースパッド１２５、そしてドレイン電極１３
１が形成された基板全面に蒸着して保護膜１４１を形成
する。前記保護膜１４１をパターンしてドレイン電極１
３１上にはドレインコンタクトホール１７１を形成し
（図８（ａ））、ソースパッド１２５上にはソースパッ
ドコンタクトホール１６１を形成する（図１０（ｃ）、
図１１（ｃ））。且つ、前記保護膜１４１と前記ゲート
絶縁膜１１７の一部を同時に除去してゲートパッド１１
５上にゲートパッドコンタクトホール１５１を形成する
（図９（ｃ））。
【００２９】透明導電物質であるITO(Indium Tin Oxid
e）を前記保護膜１４１が形成された基板上に全面蒸着
しパターンして、画素電極１３３、ソースパッド連結端
子１６７、そしてゲートパッド連結端子１５７を形成す
る。前記画素電極１３３はドレインコンタクトホール１
７１を通じてドレイン電極１３１と連結される（図８
（ｂ））。前記ソースパッド連結端子１６７はソースパ
ッドコンタクトホール１６１を通じてソースパッド１２
５と連結され（図１０（ｄ）、図１１（ｄ））、前記ゲ
ートパッド連結端子１５７はゲートパッドコンタクトホ
ール１５１を通じてゲートパッド１１５と連結される
（図９（ｄ））。
【００３０】本実施の形態では、ゲートパッド部分はア
ルミニウムからなるゲートパッド１１５と、その上にIT
Oからなるゲートパッド連結端子１５７を含み、前記連
結端子１５７はゲートパッドコンタクトホール１５１を
通じてゲートパッド１１５に連結された構造となってい
る。前記ソースパッド部分は、ソースバス配線１２３を
形成する金属と同じ金属からなるソースパッド１２５
と、前記ソースパッド１２５の下に半導体物質１３５と
１３７で形成されたダミーソースパッド１４９、そして
前記ソースパッドコンタクトホール１６１を通じてソー
スパッド１２５と連結されるソースパッド連結端子１６
７と成り立っている。そして、前記ソースバス配線１２
３の下にも半導体物質１３５と１３７からなるダミーソ
ースバス配線１３９が形成されている。
【００３１】従来において、ソースパッドがクローム金
属だけで形成されるため製造工程で各種ストレスによる
亀裂が生じる。このような亀裂はパッド部分から断線を
引き起こし、接触不良が発生し得る。これは、クローム
と窒化シリコン（SiNx）とは、接着力が非常に優れるた
め、互いに特性の影響を受けやすいからである。例え
ば、クロームがストレスを受けると窒化シリコンもスト
レスを受けるために断線が生じる。
【００３２】これに対し、この実施の形態のように、ダ
ミーソースパッド及びダミーソースバス配線からなるダ
ミー層（ｎ+層）を設け、この上にソースパッド及びソ
ースバス配線を形成すると、ダミー配線及びダミーパッ
ドのｎ+層のため、断線が発生することを防止できる。
【００３３】この実施の形態における、アルミニウムの
第１金属と、クローム、モリブデン、タンタル及びアン
チモンの第２金属と、クロームの第３金属（ITOの導電
層）との組み合わせは、特に優れた特性を示す。その理
由は、アルミニウムからなる第１金属上に直接ITOが蒸
着されると、界面に酸化アルミニウム（Ａｌ2Ｏ3）が形
成されて高抵抗が発生するという問題が生じるが、この
組み合わせであれば、このような抵抗の問題が解決され
る。
【００３４】実施の形態２ 図６、図１０〜図１４を参照して実施の形態２について
詳しく説明する。実施の形態２は低抵抗パッド及び低抵
抗電極を追加に設けたものである。
【００３５】図６は、本発明の実施の形態２によるアク
ティブパネルの平面図を示す。図１２（ａ）〜図１３
（ｃ）は、図６のVI−VI線に沿って切断したアクティブ
パネルの薄膜トランジスタの製造工程を示す断面図であ
る。図１４（ａ）〜図１４（ｄ）は、図６のVII−VII線
に沿って切断したアクティブパネルのゲートパッド及び
ゲートバス配線の製造工程を示す断面図である。図１０
（ａ）〜図１０（ｄ）は、図６のVIII−VIII線に沿って
切断したアクティブパネルのソースパッド及びソースバ
ス配線の製造工程を示す断面図である。図１１（ａ）〜
図１１（ｄ）は、IX−IX線に沿って切断したアクティブ
パネルのソースパッド及びソースバス配線を示す断面図
である。図１０（ａ）〜図１０（ｄ）と図１１（ａ）〜
図１１（ｄ）は実施の形態１と同様である。
【００３６】透明ガラス基板１０１上にアルミニウム又
はアルミニウム合金を蒸着しパターンして、低抵抗ゲー
トバス配線１１３a、低抵抗ゲート電極１１１a、そして
低抵抗ゲートパッド１１５aを形成する。低抵抗ゲート
電極１１１aは低抵抗ゲートバス配線１１３aから分岐さ
れて、行列方式で設けられた画素の隅に形成される。前
記低抵抗ゲートパッド１１５aは低抵抗ゲートバス配線
１１３aの端に形成されて、外部から液晶表示装置に印
加される電圧信号を受ける部分である（図１２（ａ）、
図１４（ａ））。
【００３７】クローム（Cr）、タンタル（Ta）、モリブ
デン（Mo）、アンチモン（Sb）等を含む金属を前記低抵
抗ゲートバス配線１１１a、低抵抗ゲート電極１１３a、
そして低抵抗ゲートパッド１１５aが形成された基板全
面に蒸着しパターンして、ゲートバス配線１１３、ゲー
ト電極１１１、そしてゲートパッド１１５を形成する。
ここで、クローム（Cr）、タンタル（Ta）、モリブデン
（Mo）又は、アンチモン（Sb）等の金属から形成された
前記ゲートバス配線１１３、前記ゲート電極１１１、そ
して前記ゲートパッド１１５は、アルミニウムから形成
された前記低抵抗ゲートバス配線１１３a、低抵抗ゲー
ト電極１１１a、そして低抵抗ゲートパッド１１５aを覆
ってアルミニウムの表面から発生し得るヒロックを防止
する（図１２（ｂ）、図１４（ｂ））。
【００３８】酸化シリコン又は窒化シリコンのような絶
縁物質をゲートバス配線１１３、ゲート電極１１１、そ
してゲートパッド１１５が形成された基板全面に蒸着し
て、ゲート絶縁膜１１７を形成する。そして、真性アモ
ルファスシリコンのような半導体物質と不純物が添加さ
れたアモルファスシリコンのような不純物半導体物質を
ゲート絶縁膜１１７上に連続蒸着しパターンして、半導
体層１３５と不純物半導体層１３７を形成する。この
際、前記半導体層１３５と不純物半導体層１３７はその
後形成されるソースバス配線１２３とソースパッド１２
５の位置にも残るようにパターンされて、このパターン
はダミーソースバス配線１３９とダミーソースパッド１
４９になる（図７（ｂ）、図１０（ａ）、図１１
（ａ））。
【００３９】次に、クローム又はクローム合金を前記不
純物半導体層１３７が形成された基板全面に蒸着しパタ
ーンして、ソース電極１２１、ドレイン電極１３１、ソ
ースバス配線１２３、そしてソースパッド１２５を形成
する。この際、前記ソース電極１２１と前記ドレイン電
極１３１はゲート電極１１１上に互いに対向分離して形
成されている。前記ソース電極１２１とドレイン電極１
３１をマスクにしてエッチングし、前記ソース電極１２
１とドレイン電極１３１の間に存在する前記不純物半導
体層１３７の露出された部分を完全に除去する（図１３
（ａ））。前記ソースバス配線１２３は列方向に配列さ
れたソース電極１２１と連結している。前記ソースバス
配線１２３の下には半導体物質１３５と１３７からなる
ダミーソースバス配線１３９が形成されている。前記ソ
ースパッド１２５はソースバス配線１２３の端に形成さ
れており、前記ソースパッド１２５の下にはダミーソー
スパッド１４９が形成されている。前記ソースバス配線
１２３とソースパッド１２５はその下に各々形成された
ダミーソースバス配線１３９とダミーソースパッド１４
９を完全に覆うように形成されている（図１０（ｂ）、
図１１（ｂ））。
【００４０】次に、窒化シリコン又は酸化シリコンのよ
うな絶縁物質を前記ソース電極１２１、ソースバス配線
１２３、ソースパッド１２５、そしてドレイン電極１３
１が形成された基板全面に蒸着して保護膜１４１を形成
する。前記保護膜１４１をパターニングして、ドレイン
電極１３１上にドレインコンタクトホール１７１を形成
して（図１３（ｂ））、ソースパッド１２５上にはソー
スパッドコンタクトホール１６１を形成する（図１０
（ｃ）、図１１（ｃ））。且つ、前記保護膜１４１と前
記ゲート絶縁膜１１７の一部を同時に除去して前記ゲー
トパッド１１５上にゲートパッドコンタクトホール１５
１を形成する（図１４（ｃ））。
【００４１】透明導電物質であるITO（Indium Tin Oxid
e）を前記保護膜１４１が形成された基板上に全面蒸着
しパターニングして、画素電極１３３、ソースパッド連
結端子１６７、そしてゲートパッド連結端子１５７を形
成する。前記画素電極１３３はドレインコンタクトホー
ル１７１を通じてドレイン電極１３１と連結される（図
１３（ｃ））。前記ソースパッド連結端子１６７はソー
スパッドコンタクトホール１６１を通じてソースパッド
１２５と連結される（図１０（ｄ）、図１１（ｄ））。
前記ゲートパッド連結端子１５７はゲートパッドコンタ
クトホール１５１を通じてゲートパッド１１５と連結さ
れる（図１４（ｄ））。
【００４２】本実施の形態では、ゲートパッド部分はア
ルミニウムからなる低抵抗ゲートパッド１１５とITOか
らなるゲートパッド連結端子１５７を含んで、前記連結
端子１５７はゲートパッドコンタクトホール１５１を通
じてゲートパッド１１５と連結された構造をなしてい
る。一方、ソースパッド部分はソースバス配線１２３と
同じ金属からなるソースパッド１２５と、ソースパッド
１２５の下に半導体物質１３５と１３７で形成されたダ
ミーソースパッド１４９、そしてソースパッドコンタク
トホール１６１を通じてソースパッド１２５と連結され
るソースパッド連結端子１６７で成り立っている。そし
て、前記ソースバス配線１２３の下にも半導体物質１３
５と１３７でダミーソースバス配線１３９が形成されて
いる。
【図面の簡単な説明】
【図１】 従来アクティブパネルの一部分を示す平面拡
大図。
【図２】 従来アクティブパネルで薄膜トランジスタが
形成される部分の製造工程を示す断面拡大図。
【図３】 従来アクティブパネルで薄膜トランジスタが
形成される部分の製造工程を示す断面拡大図（続き）。
【図４】 従来アクティブパネルでゲートパッドとゲー
トバス配線が形成される部分の製造工程を示す断面拡大
図。
【図５】 従来アクティブパネルでソースパッドとソー
スバス配線が形成される部分の製造工程を示す断面拡大
図。
【図６】 本発明によるアクティブパネルの一部分を示
す平面拡大図。
【図７】 本発明によるアクティブパネルで薄膜トラン
ジスタが形成される部分の製造工程を示す断面図。
【図８】 本発明によるアクティブパネルで薄膜トラン
ジスタが形成される部分の製造工程を示す断面図（続
き）。
【図９】 本発明の実施の形態によるアクティブパネル
でゲートパッドとゲートバス配線が形成される部分の製
造工程を示す断面図。
【図１０】 本発明の実施の形態によるアクティブパネ
ルでソースパッドとソースバス配線が形成される部分の
製造工程を示す断面図。
【図１１】 本発明の実施の形態によるアクティブパネ
ルでソースパッドとソースバス配線が形成される部分の
製造工程を示す断面図。
【図１２】 本発明の他の実施の形態によるアクティブ
パネルで薄膜トランジスタが形成される部分の製造工程
を示す断面図。
【図１３】 本発明の他の実施の形態によるアクティブ
パネルで薄膜トランジスタが形成される部分の製造工程
を示す断面図（続き）。
【図１４】 本発明の他の実施の形態によるアクティブ
パネルでゲートパッドとゲートバス配線が形成される部
分の製造工程を示す断面図。
【符号の説明】
１、１０１ 基板 １１、１１１ ゲート電極 １１１a 低抵抗ゲート電極 １１５a 低抵抗ゲートパッド １３、１１３ ゲートバス配線 １３a、１１３a 低抵抗ゲートバス配線 １５、１１５ ゲートパッド １７、１１７ ゲート絶縁膜 ２１、１２１ ソース電極 ２３、１２３ ソースバス配線 ２５、１２５ ソースパッド ３１、１３１ ドレイン電極 ３３、１３３ 画素電極 ３５、１３５ 半導体層 ３７、１３７ 不純物半導体層 １３９ ダミーソースバス配線 １４９ ダミーソースパッド ４１、１４１ 保護膜 ５１、１５１ ゲートパッドコンタクトホール ５７、１５７ ゲートパッド連結端子 ６１、１６１ ソースパッドコンタクトホール ６７、１６７ ソースパッド連結端子 ７１、１７１ ドレインコンタクトホール

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 液晶表示装置の製造工程において、基板
    上にゲートバス配線を形成する段階と、前記ゲートバス
    配線上に絶縁膜を形成する段階と、前記絶縁膜上にダミ
    ー層を形成する段階と、前記ダミー層を覆うようにソー
    スバス配線とソースパッドを形成する段階とを備えるこ
    とを特徴とする液晶表示装置の製造方法。
  2. 【請求項２】 前記ダミー層の形成段階において、真性
    半導体層及び不純物半導体層のうちの少なくとも一つを
    形成する段階を含むことを特徴とする請求項１記載の液
    晶表示装置の製造方法。
  3. 【請求項３】 前記ダミー層の形成段階において、前記
    ダミー層と同じ物質でダミーソースバス配線を形成し
    て、前記ソースパッドを前記ダミーソースバス配線上に
    形成する段階を含むことを特徴とする請求項１記載の液
    晶表示装置の製造方法。
  4. 【請求項４】 前記ゲートバス配線の端にゲートパッド
    を形成する段階と、ソース電極を形成する段階と、前記
    ソース電極と所定の間隔をおいてドレイン電極を形成す
    る段階と、前記ソース電極上に保護膜を形成する段階
    と、前記ドレイン電極上にドレインコンタクトホールを
    形成する段階と、前記ソースパッド上にソースパッドコ
    ンタクトホールを形成する段階と、前記ゲートパッド上
    にゲートパッドコンタクトホールを形成する段階と、前
    記保護膜上に画素電極、ソースパッド連結端子、そして
    ゲートパッド連結端子を形成する段階とを含むことを特
    徴とする請求項１記載の液晶表示装置の製造方法。
  5. 【請求項５】 液晶表示装置の製造工程において、基板
    上に第１金属を用いて第１ゲートバス配線を形成する段
    階と、第２金属を用いて前記第１ゲートバス配線を覆う
    第２ゲートバス配線、前記第２ゲートバス配線から分岐
    するゲート電極、及び、前記第２ゲートバス配線の端に
    ゲートパッドを形成する段階と、前記ゲート電極上にゲ
    ート絶縁膜を形成する段階と、前記ゲート絶縁膜上に半
    導体層、不純物半導体層、及び、ダミー層を形成する段
    階と、第３金属を用いて前記半導体層上にソース電極及
    びドレイン電極を形成するとともに、前記ダミー層を覆
    うようにソースバス配線とソースパッドを形成する段階
    とを備えることを特徴とする液晶表示装置の製造方法。
  6. 【請求項６】 前記ダミー層の形成段階において、真性
    半導体層及び不純物半導体層のうちの少なくとも一つを
    形成する段階を含むことを特徴とする請求項５記載の液
    晶表示装置の製造方法。
  7. 【請求項７】 前記ダミー層の形成段階において、前記
    ダミー層と同じ物質でダミーソースバス配線を形成し
    て、前記ソースパッドを前記ダミーソースバス配線上に
    形成する段階を含むことを特徴とする請求項５記載の液
    晶表示装置の製造方法。
  8. 【請求項８】 前記第１ゲートバス配線から分岐された
    第１ゲート電極と前記第１ゲートバス配線の端に第１ゲ
    ートパッドを形成し、前記第１ゲート電極を覆うように
    前記第２金属からなる第２ゲート電極を形成し、前記第
    １ゲートパッドを覆うように前記第２金属からなる第２
    ゲートパッドを形成することを特徴とする請求項５記載
    の液晶表示装置の製造方法。
  9. 【請求項９】 前記ソース電極上に保護膜を形成する段
    階と、前記ドレイン電極上にドレインコンタクトホール
    を形成する段階と、前記ソースパッド上にソースパッド
    コンタクトホールを形成する段階と、前記ゲートパッド
    上にゲートパッドコンタクトホールを形成する段階と、
    そして前記保護膜上に画素電極と、ソースパッド連結端
    子と、そしてゲートパッド連結端子を形成する段階を更
    に含むことを特徴とする請求項５記載の液晶表示装置の
    製造方法。
  10. 【請求項１０】 前記第１金属は、アルミニウムを含む
    ことを特徴とする請求項５記載の液晶表示装置の製造方
    法。
  11. 【請求項１１】 前記第２金属は、クローム、モリブデ
    ン、タンタル、及びアンチモンのうちの少なくとも一つ
    を含むことを特徴とする請求項５記載の液晶表示装置の
    製造方法。
  12. 【請求項１２】 前記第３金属は、クロームを含むこと
    を特徴とする請求項５記載の液晶表示装置の製造方法。
  13. 【請求項１３】 基板と、前記基板上に第１導電物質か
    ら形成されたゲートバス配線と、前記ゲートバス配線上
    に形成された絶縁膜と、前記絶縁膜上に形成されたダミ
    ーソースパッドと、前記ダミーソースパッド上に第１導
    電物質と異なる第２導電物質から形成されたソースパッ
    ドと、前記ソースパッドに連結されたソースバス配線と
    を備える液晶表示装置。
  14. 【請求項１４】 前記ダミーソースパッドと連結されて
    おり、前記ソースバス配線の下に形成されているダミー
    ソースバス配線を更に含むことを特徴とする請求項１３
    記載の液晶表示装置。
  15. 【請求項１５】 基板と、前記基板上に第１金属から形
    成された第１ゲートバス配線と、前記第１ゲートバス配
    線を覆う第２金属から形成された第２ゲートバス配線
    と、前記第２ゲートバス配線から分岐されたゲート電極
    と、前記ゲートバス配線の端に形成されるゲートパッド
    と、前記ゲート電極及び第２ゲートバス配線を覆うゲー
    ト絶縁膜と、前記ゲート絶縁膜上に形成された真性半導
    体からなる半導体層と、前記半導体層上に形成された不
    純物半導体層と、前記ゲート絶縁膜上に形成された前記
    真性半導体物質及び不純物半導体物質のうちの少なくと
    も一つからなるダミーソースバス配線と、前記絶縁膜上
    に形成された真性半導体物質及び不純物半導体物質のう
    ちの少なくとも一つからなるダミーソースパッドと、前
    記半導体層上に第３金属から形成されたソース電極と、
    前記ダミーソースバス配線上に形成されており前記ソー
    ス電極に連結されている前記第３金属から形成されるソ
    ースバス配線と、前記ソースバス配線の端に形成されて
    前記ダミーソースパッド上に前記第３金属から形成され
    るソースパッドと、ソース電極と対向しているドレイン
    電極とを備える液晶表示装置。
  16. 【請求項１６】 前記ソース電極上に形成される保護膜
    と、前記ソースパッドの部分に設けられたソースパッド
    コンタクトホールと、前記ゲートパッドの部分に設けら
    れたゲートパッドコンタクトホールと、前記ソースパッ
    ドコンタクトホールを通じてソースパッドと連結された
    ソースパッド連結端子と、前記ゲートパッドコンタクト
    ホールを通じてゲートパッドと連結されたゲートパッド
    連結端子と、前記ドレイン電極の部分に設けられたドレ
    インコンタクトホールを通じて前記ドレイン電極と連結
    された画素電極とを更に含むことを特徴とする請求項１
    ５記載の液晶表示装置。
  17. 【請求項１７】 前記第１ゲートバス配線から分岐した
    第１ゲート電極と、前記第１ゲートバス配線の端に形成
    された第１ゲートパッドと、前記第１ゲート電極を覆う
    第２ゲート電極と、前記第１ゲートパッドを覆う第２ゲ
    ートパッドとを更に含むことを特徴とする請求項１５記
    載の液晶表示装置。
  18. 【請求項１８】 前記第１金属は、アルミニウムを含む
    ことを特徴とする請求項１５記載の液晶表示装置。
  19. 【請求項１９】 前記第２金属は、クローム、モリブデ
    ン、タンタル、及びアンチモンのうちの少なくとも一つ
    を含むことを特徴とする請求項１５記載の液晶表示装
    置。
  20. 【請求項２０】 前記第３金属は、クロームを含むこと
    を特徴とする請求項１５記載の液晶表示装置。
  21. 【請求項２１】 前記画素電極、前記ゲートパッド連結
    端子又は前記ソースパッド連結端子は、ITO（Indium Ti
    n Oxide）であることを特徴とする請求項１６記載の液
    晶表示装置。
JP10041480A 1997-03-03 1998-02-24 液晶表示装置及びその製造方法 Pending JPH10253992A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970006956A KR100238795B1 (ko) 1997-03-03 1997-03-03 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
KR1997-06956 1997-03-03

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008002210A Division JP2008107849A (ja) 1997-03-03 2008-01-09 液晶表示装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10253992A true JPH10253992A (ja) 1998-09-25

Family

ID=19498590

Family Applications (2)

Application Number Title Priority Date Filing Date
JP10041480A Pending JPH10253992A (ja) 1997-03-03 1998-02-24 液晶表示装置及びその製造方法
JP2008002210A Withdrawn JP2008107849A (ja) 1997-03-03 2008-01-09 液晶表示装置及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008002210A Withdrawn JP2008107849A (ja) 1997-03-03 2008-01-09 液晶表示装置及びその製造方法

Country Status (6)

Country Link
US (2) US6373546B1 (ja)
JP (2) JPH10253992A (ja)
KR (1) KR100238795B1 (ja)
DE (1) DE19809084C2 (ja)
FR (1) FR2760288B1 (ja)
GB (1) GB2322967B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000155339A (ja) * 1998-11-24 2000-06-06 Casio Comput Co Ltd 表示パネル及びその製造方法
US6366331B1 (en) 1999-01-29 2002-04-02 Nec Corporation Active matrix liquid-crystal display device having improved terminal connections
JP2002116451A (ja) * 2000-07-27 2002-04-19 Samsung Electronics Co Ltd 液晶表示装置
KR100577777B1 (ko) * 1998-10-29 2006-08-18 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
WO2007083590A1 (ja) 2006-01-19 2007-07-26 Idemitsu Kosan Co., Ltd. 積層構造、それを用いた電気回路用電極及びその製造方法
WO2007086280A1 (ja) 2006-01-25 2007-08-02 Idemitsu Kosan Co., Ltd. 積層構造及びそれを用いた電気回路用電極
JP2010072256A (ja) * 2008-09-17 2010-04-02 Nec Lcd Technologies Ltd 引出線配線装置、画像表示装置及び引出線配線装置の製造方法
US7760317B2 (en) 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
US7889306B1 (en) 1999-05-21 2011-02-15 Lg Display Co., Ltd. Liquid crystal display and fabrication method thereof
US8908117B2 (en) 2010-11-04 2014-12-09 Mitsubishi Electric Corporation Thin film transistor array substrate and liquid crystal display apparatus comprising a transparent conductive film pattern having a first type pattern and a second type pattern

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100514764B1 (ko) * 1998-03-20 2006-01-12 엘지.필립스 엘시디 주식회사 액정 표시 장치의 구조 및 그 액정 표시 장치 제조 방법
KR100482167B1 (ko) * 1998-07-30 2005-07-18 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6646692B2 (en) 2000-01-26 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device and method of fabricating the same
TW526380B (en) * 2000-02-04 2003-04-01 Matsushita Electric Industrial Co Ltd Liquid crystal display device and producing method
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
US6580475B2 (en) * 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7804552B2 (en) * 2000-05-12 2010-09-28 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with light shielding portion comprising laminated colored layers, electrical equipment having the same, portable telephone having the same
KR100450982B1 (ko) * 2000-05-31 2004-10-02 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR100652037B1 (ko) * 2000-08-26 2006-11-30 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 제조방법
KR100628260B1 (ko) * 2000-12-29 2006-09-27 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP2002296609A (ja) * 2001-03-29 2002-10-09 Nec Corp 液晶表示装置及びその製造方法
JP4195387B2 (ja) * 2001-11-23 2008-12-10 サムスン エレクトロニクス カンパニー リミテッド 液晶表示装置
KR100800318B1 (ko) * 2001-12-20 2008-02-01 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시패널 및 그 제조방법
KR100475112B1 (ko) * 2001-12-29 2005-03-10 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100859521B1 (ko) * 2002-07-30 2008-09-22 삼성전자주식회사 박막 트랜지스터 어레이 기판
JP4054633B2 (ja) * 2002-08-20 2008-02-27 シャープ株式会社 アクティブマトリクス基板及びその製造方法、並びに、それを備えた液晶表示装置
JP3783707B2 (ja) * 2003-03-19 2006-06-07 セイコーエプソン株式会社 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器
JP2004354798A (ja) * 2003-05-30 2004-12-16 Nec Lcd Technologies Ltd 薄膜トランジスタ基板及びその製造方法
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101034181B1 (ko) * 2003-08-21 2011-05-12 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US7220611B2 (en) * 2003-10-14 2007-05-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel and fabricating method thereof
KR101131608B1 (ko) * 2005-06-30 2012-03-30 엘지디스플레이 주식회사 반투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR101240656B1 (ko) * 2005-08-01 2013-03-08 삼성디스플레이 주식회사 평판표시장치와 평판표시장치의 제조방법
JP2009049058A (ja) * 2007-08-14 2009-03-05 Hitachi Displays Ltd 半導体装置および表示装置
US7711236B2 (en) * 2007-10-22 2010-05-04 Adc Telecommunications, Inc. Fiber optic cable clamp
CN103472641B (zh) 2013-08-30 2016-03-16 京东方科技集团股份有限公司 一种阵列基板、其制备方法、液晶显示面板及显示装置
CN105762154B (zh) * 2016-02-24 2018-12-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
KR102601650B1 (ko) 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
KR940004322B1 (ko) 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
US5317433A (en) * 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JPH06267986A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 薄膜トランジスタの製造方法
JPH0720490A (ja) 1993-06-22 1995-01-24 Sanyo Electric Co Ltd 液晶表示装置とその製造方法
DE4339721C1 (de) 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
JPH07230100A (ja) 1994-02-18 1995-08-29 Citizen Watch Co Ltd 液晶表示装置およびその製造方法
TW321731B (ja) * 1994-07-27 1997-12-01 Hitachi Ltd
JPH08122822A (ja) 1994-10-28 1996-05-17 Fujitsu Ltd 薄膜トランジスタ基板及びその製造方法及び陽極酸化装置
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR0156202B1 (ko) * 1995-08-22 1998-11-16 구자홍 액정표시장치 및 그 제조방법
JP3224974B2 (ja) 1995-09-29 2001-11-05 セーラー万年筆株式会社 万年筆用ペン芯
JPH09113931A (ja) * 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577777B1 (ko) * 1998-10-29 2006-08-18 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
JP2000155339A (ja) * 1998-11-24 2000-06-06 Casio Comput Co Ltd 表示パネル及びその製造方法
US6366331B1 (en) 1999-01-29 2002-04-02 Nec Corporation Active matrix liquid-crystal display device having improved terminal connections
US6608663B2 (en) 1999-01-29 2003-08-19 Nec Lcd Technologies, Ltd. Active matrix liquid-crystal display device having improved terminal connections
US8184254B2 (en) 1999-05-21 2012-05-22 Lg Display Co., Ltd. Liquid crystal display and fabrication method thereof
US7889306B1 (en) 1999-05-21 2011-02-15 Lg Display Co., Ltd. Liquid crystal display and fabrication method thereof
JP2002116451A (ja) * 2000-07-27 2002-04-19 Samsung Electronics Co Ltd 液晶表示装置
US9001300B2 (en) 2000-07-27 2015-04-07 Samsung Display Co., Ltd. Liquid crystal display
US7760317B2 (en) 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
WO2007083590A1 (ja) 2006-01-19 2007-07-26 Idemitsu Kosan Co., Ltd. 積層構造、それを用いた電気回路用電極及びその製造方法
JP2007191761A (ja) * 2006-01-19 2007-08-02 Idemitsu Kosan Co Ltd 積層構造、それを用いた電気回路用電極及びその製造方法
US8017868B2 (en) 2006-01-19 2011-09-13 Idemitsu Kosan, Co., Ltd. Multilayer structure, electrode for electrical circuit using the same, and method for producing the same
WO2007086280A1 (ja) 2006-01-25 2007-08-02 Idemitsu Kosan Co., Ltd. 積層構造及びそれを用いた電気回路用電極
US8957313B2 (en) 2006-01-25 2015-02-17 Idemitsu Kosan Co., Ltd. Multilayer structure, and electrode for electrical circuit using the same
JP2010072256A (ja) * 2008-09-17 2010-04-02 Nec Lcd Technologies Ltd 引出線配線装置、画像表示装置及び引出線配線装置の製造方法
US8416223B2 (en) 2008-09-17 2013-04-09 Nlt Technologies, Ltd. Interconnection line device, image display apparatus, and method for manufacturing interconnection line device
US8908117B2 (en) 2010-11-04 2014-12-09 Mitsubishi Electric Corporation Thin film transistor array substrate and liquid crystal display apparatus comprising a transparent conductive film pattern having a first type pattern and a second type pattern

Also Published As

Publication number Publication date
FR2760288B1 (fr) 2000-12-08
US20020101548A1 (en) 2002-08-01
GB9804129D0 (en) 1998-04-22
DE19809084C2 (de) 2003-04-10
KR100238795B1 (ko) 2000-01-15
US6373546B1 (en) 2002-04-16
GB2322967A (en) 1998-09-09
US6614500B2 (en) 2003-09-02
JP2008107849A (ja) 2008-05-08
KR19980072268A (ko) 1998-11-05
GB2322967B (en) 2000-01-19
FR2760288A1 (fr) 1998-09-04
DE19809084A1 (de) 1998-10-01

Similar Documents

Publication Publication Date Title
JPH10253992A (ja) 液晶表示装置及びその製造方法
KR100229613B1 (ko) 액정 표시 장치 및 제조 방법
US6642580B1 (en) Thin film transistor array substrate and manufacturing method thereof
US6172733B1 (en) Liquid crystal display including conductive layer passing through multiple layers and method of manufacturing same
JP4364952B2 (ja) 液晶表示装置の製造方法
JP4354542B2 (ja) 液晶表示装置及びその製造方法
KR100271038B1 (ko) 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar)
JPH0814669B2 (ja) マトリクス型表示装置
JPH06250210A (ja) 液晶表示装置およびその製造方法
KR100482167B1 (ko) 액정표시장치및그제조방법
KR100660809B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JP4787147B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
JPH06294972A (ja) アクティブ・マトリクス液晶ディスプレイ
JPH0814668B2 (ja) マトリックス型液晶表示パネル
KR100235593B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100235594B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
KR100248256B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
KR100333272B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정 표시장치
KR100243813B1 (ko) 액정 표시 장치 및 그 제조 방법
JP3265862B2 (ja) 液晶表示装置とその製造方法
KR100252307B1 (ko) 액정 표시 장치 제조 방법 및 그 방법에 의한 액정 표시 장치의 구조
JP2527175B2 (ja) 表示装置
JP2000180890A (ja) Ｔｆｔアレイ基板及びこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法
JPH04278928A (ja) アクティブマトリクス基板
JPH05341319A (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080109

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080228

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080321