WO2007135809A1 - 光半導体装置およびその製造方法 - Google Patents

光半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2007135809A1
WO2007135809A1 PCT/JP2007/057422 JP2007057422W WO2007135809A1 WO 2007135809 A1 WO2007135809 A1 WO 2007135809A1 JP 2007057422 W JP2007057422 W JP 2007057422W WO 2007135809 A1 WO2007135809 A1 WO 2007135809A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor device
conductivity type
epitaxial layer
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2007/057422
Other languages
English (en)
French (fr)
Inventor
Takaki Iwai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to EP07740858A priority Critical patent/EP2023404A4/en
Priority to US12/302,143 priority patent/US7863701B2/en
Publication of WO2007135809A1 publication Critical patent/WO2007135809A1/ja
Anticipated expiration legal-status Critical
Priority to US12/950,378 priority patent/US7982276B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/103—Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/617—Combinations of vertical BJTs and only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12

Definitions

  • the present invention relates to an optical semiconductor device in which a light receiving element and a transistor are mixedly mounted on the same substrate, and a method for manufacturing the same.
  • a light receiving element is an element that converts an optical signal into an electric signal, and is used in various fields.
  • optical discs such as CD (Compact Disc) and DVD (Digital Versatile Disc)
  • a photodiode which is a light receiving element
  • various electronic elements such as bipolar transistors, resistors, and capacitors are mixedly mounted on the same substrate. : Opto-Electronic IC) has been developed.
  • a light receiving element having high light receiving sensitivity “high speed” and low noise characteristics and a high speed “high performance” bipolar transistor are required to be mixed.
  • Blu-ray (BD) and HD-DVD products that use blue semiconductor lasers (wavelength: 400 nm) as the light source have begun, and blue semiconductor lasers are now supported.
  • OEICs that have high speed and high photosensitivity characteristics in the short wavelength region.
  • FIG. 11 is a schematic cross-sectional view of an optical semiconductor device (OEIC) having a conventional structure.
  • OEIC optical semiconductor device
  • a silicon substrate is used as a semiconductor substrate
  • a double polysilicon emitter type high-speed NPN transistor is used as a bipolar transistor
  • an OEIC in which a pin photodiode is configured as a light receiving element is illustrated.
  • 1 is a low-concentration p-type silicon substrate
  • 2 is a photodiode formed on the silicon substrate 1
  • 3 is an NPN transistor formed on the silicon substrate 1.
  • 4 is a high-concentration P-type buried layer formed on the silicon substrate 1
  • 5 is a low-concentration p-type epitaxial layer formed on the p-type buried layer 4
  • 6 is on the p-type epitaxial layer 5.
  • 7 is a LOCOS separation layer formed on the n-type epitaxial layer 6.
  • the photodiode 2 8 is a force sword layer composed of an n-type epitaxial layer 6, 9 is a force sword contact layer formed on the force sword layer 8, and 10 is selected on the force sword contact layer 9 Force sword electrode 11, p-type anode buried layer formed at the interface between p-type epitaxial layer 5 and n-type epitaxial layer 6, 12 P-type formed on anode buried layer 11
  • the anode contact layer 13 is an anode electrode formed on the anode contact layer 12.
  • 14 is a high-concentration n-type collector buried layer formed at the interface between the p-type epitaxial layer 5 and the n-type epitaxial layer 6, and 15 is selectively formed on the collector buried layer 14
  • the high-concentration n-type collector contact layer, 16 is a collector electrode formed on the collector contact layer
  • 17 is a p-type selectively formed in the n-type epitaxial layer 6 on the collector buried layer 14
  • Base layer, 18 is a base electrode connected to the base layer 17
  • 19 is a high-concentration n-type emitter layer selectively formed on the base layer 17
  • 20 is an emitter electrode formed on the emitter layer 19. It is.
  • Reference numeral 21 denotes a first insulating film formed on the n-type epitaxial layer 6, and reference numeral 22 denotes a second insulating film formed on the first insulating film 21.
  • Reference numeral 23 denotes a light-receiving surface that selectively removes the second insulating film 22 of the photodiode 2 to expose the first insulating film 21, and optimizes the film thickness and refractive index of the first insulating film 21.
  • an antireflection film is provided to reduce reflection at the interface of incident light.
  • the photocurrent in the photodiode 2 is roughly divided into a diffusion current component and a drift current component. Since the diffusion current is dominated by the diffusion of minority carriers to the edge of the depletion layer, there are also carriers that recombine before reaching the depletion layer, which has a slower response speed than the drift current component due to the electric field in the depletion layer. . In other words, the diffusion current is a factor that reduces the frequency characteristics and light receiving sensitivity of photodiode 2. In particular, as the wavelength of light becomes shorter, the proportion of carriers absorbed near the surface increases.
  • a red light with a wavelength of 650 nm used as a DVD light source requires a depth of about 11 m to obtain 95% carrier absorption, and a blue light with a wavelength of 405 nm has a depth of 0. Since the same absorptance can be obtained at 8 ⁇ m, short-wavelength light has a remarkable effect near the silicon surface.
  • Figure 12 is a schematic cross-sectional view of a separately proposed OEIC.
  • 24 is a low-concentration first p-type epitaxial layer formed on the high-concentration p-type buried layer 4
  • 25 is a low-concentration layer formed on the first p-type epitaxial layer 24. It is the second p-type epitaxial layer of concentration. It differs from Fig. 11 in that both 24 and 25 are p-type epitaxial layers.
  • Other configurations are the same as those of the conventional example of FIG.
  • the light receiving element includes a force sword formed by the force sword contact layer 9 and an anode composed of the first p-type epitaxial layer 24 and the second p-type epitaxial layer 25.
  • the force sword layer is sufficiently thin.
  • the photocurrent has a lower diffusion current component and drift current. Since the flow component becomes dominant, the photodiode 2 can respond at high speed.
  • Patent Document 1 Japanese Patent Laid-Open No. 2005-183722 (Pages 5-6, Fig. 1)
  • Patent Document 2 JP 2001-284629 A (Pages 7-8, Fig. 1-2)
  • the present invention solves the above-described problems of the prior art, and provides an optical semiconductor device in which a high light receiving sensitivity for blue light and a high speed light receiving element and a high speed transistor are mounted on the same substrate. For the purpose.
  • a first optical semiconductor device is an optical semiconductor device in which a light receiving element and a transistor are mixedly mounted on the same substrate,
  • the light receiving element is composed of the first diffusion layer and the second diffusion layer, and the transistor is formed in the second epitaxial layer;
  • the first diffusion layer is impure at the interface between the semiconductor substrate and the second epitaxial layer. It has a feature concentration peak.
  • second in the second epitaxy layer refers to the second epitaxy layer having the configuration (2) having a first epitaxy layer and a second epitaxy layer which will be described later. It is used to make it correspond.
  • the method for manufacturing an optical semiconductor device of the present invention corresponding to the first semiconductor device is a method for manufacturing an optical semiconductor device in which a light receiving element and a transistor are mixedly mounted on the same substrate.
  • a first impurity having a low impurity concentration of the first conductivity type is implanted into the second epitaxial layer by ion implantation so as to have an impurity concentration peak at the interface between the semiconductor substrate and the second epitaxial layer.
  • the first diffusion layer and the second diffusion layer constitute the light receiving element.
  • the first conductivity type and the second conductivity type refer to either the p-type or n-type semiconductor.
  • the first conductivity type is p-type
  • the second conductivity type is n-type.
  • the first conductivity type is n-type
  • the second conductivity type is p-type (the same applies hereinafter).
  • the diffusion layer in the light receiving element is divided into the first conductivity type first diffusion layer having a low impurity concentration and the second conductivity type formed above the first diffusion layer. It is combined with a second diffusion layer with a high impurity concentration. Therefore, by reducing the depth of the second diffusion layer, the light receiving element portion can be almost completely depleted, and the photocurrent is dominated by the drift current, so that the carrier recombination rate decreases. High speed and high light sensitivity are possible
  • the first diffusion layer has an impurity concentration peak near the interface between the semiconductor substrate and the second epitaxial layer, and the impurity concentration is such that the depletion layer extends sufficiently toward the first diffusion layer. Is set. Since there is a peak of impurity concentration at this interface, the influence of autodoping on the anode 'collector layer around the light receiving element, which occurs during the growth of the second epitaxial layer, can be reduced, and the desired concentration profile can be obtained. It can be realized stably.
  • Another method for manufacturing an optical semiconductor device of the present invention corresponding to the first semiconductor device is a method for manufacturing an optical semiconductor device in which a light receiving element and a transistor are mixedly mounted on the same substrate.
  • the second buried layer and the second diffusion layer constitute the light receiving element.
  • a second optical semiconductor device is an optical semiconductor device in which a light receiving element and a transistor are mixedly mounted on the same substrate,
  • the light receiving element is composed of the first diffusion layer and the second diffusion layer, and the transistor is formed in the second epitaxial layer;
  • the first diffusion layer has an impurity concentration peak at an interface between the first epitaxial layer and the second epitaxial layer.
  • the potential barrier is formed between the semiconductor substrate and the buried layer having the first conductivity type and the high impurity concentration, the light absorbed in the semiconductor substrate exceeds the potential barrier. Recombination without being able to occur, and the diffusion current component can be reduced.
  • the first conductivity type first epitaxial layer with a low impurity concentration and the first conductivity type first impurity layer with a low impurity concentration can be completely formed by selecting a low concentration and an appropriate film thickness. Depletion can be realized and higher speed can be achieved.
  • the presence of the buried layer of the first conductivity type with a high impurity concentration reduces the series resistance when carriers move to the anode side, leading to higher speed.
  • the transistor further includes a second conductivity type well layer selectively formed in the second epitaxy layer. Preferably, it is formed in the well layer.
  • the collector resistance of the transistor is reduced by making the concentration of the second conductivity type well layer higher than that of the second conductivity type second epitaxial layer having a low impurity concentration. High speed characteristics can be realized.
  • the first conductive type well layer is selectively formed in the second epitaxial layer, and the transistor is formed in the well layer. ⁇ . This is effective for a vertical transistor. In this configuration, if the first conductivity type well layer is formed separately from the first conductivity type low impurity concentration first diffusion layer, the first conductivity type well layer can be made highly concentrated. The resistance is reduced, and the vertical transistor can be sped up.
  • a third diffusion layer of the first conductivity type having an impurity concentration peak on the surface of the second epitaxial layer is provided on the first diffusion layer. Preferably it is.
  • This configuration reduces autodoping during the growth of the second epitaxial layer.
  • a concentration gradient is formed in the effective concentration profile of the anode, a potential gradient is formed, and the moving speed of carriers is improved with respect to the direction of the epitaxial layer, thereby further increasing the speed of the light receiving element. realizable.
  • the photodiode portion is almost completely depleted by reducing the depth of the second diffusion layer of the second conductivity type. It becomes possible. Since the photocurrent is dominated by the drift current, the carrier recombination ratio is reduced, enabling high speed and high light receiving sensitivity.
  • the impurity concentration peak of the first diffusion layer is provided at the interface between the semiconductor substrate and the first conductivity type epitaxial layer.
  • FIG. 1 is a cross-sectional view showing the structure of an optical semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 2 is a concentration profile of a photodiode of an optical semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 3 is a cross-sectional view showing the structure of the optical semiconductor device in the second embodiment of the present invention.
  • FIG. 4 is a concentration profile of a photodiode of an optical semiconductor device according to Embodiment 2 of the present invention.
  • FIG. 5 is a cross-sectional view showing the structure of the optical semiconductor device in the third embodiment of the present invention.
  • FIG. 6 is a concentration profile of a photodiode of an optical semiconductor device in Embodiment 3 of the present invention.
  • FIG. 7A is a process cross-sectional view showing the method for manufacturing an optical semiconductor device in the first embodiment of the present invention.
  • FIG. 7B is a process cross-sectional view showing the method for manufacturing the optical semiconductor device in the first embodiment of the present invention.
  • FIG. 7D is a process cross-sectional view showing a method for manufacturing an optical semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 7E is a process cross-sectional view illustrating a method for manufacturing an optical semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 8A is a process cross-sectional view showing a method for manufacturing an optical semiconductor device in the second embodiment of the present invention.
  • FIG. 8B is a process cross-sectional view showing a method for manufacturing an optical semiconductor device in Embodiment 2 of the present invention.
  • FIG. 8C is a process cross-sectional view showing a method for manufacturing an optical semiconductor device in Embodiment 2 of the present invention.
  • FIG. 8E is a process cross-sectional view showing a method for manufacturing an optical semiconductor device in Embodiment 2 of the present invention.
  • FIG. 9A is a process cross-sectional view illustrating a method for manufacturing an optical semiconductor device in Embodiment 2 of the present invention.
  • FIG. 9B is a process cross-sectional view showing a method for manufacturing an optical semiconductor device according to Embodiment 3 of the present invention.
  • FIG. 9C is a process cross-sectional view illustrating a method for manufacturing an optical semiconductor device according to Embodiment 3.
  • FIG. 9D is a process cross-sectional view illustrating a method for manufacturing an optical semiconductor device according to Embodiment 3 of the present invention.
  • FIG. 9E is a process cross-sectional view illustrating a method for manufacturing an optical semiconductor device according to Embodiment 3 of the present invention.
  • Process sectional drawing which shows a manufacturing method [FIG. 10A] Embodiment of this invention Sectional drawing which shows the manufacturing method of the optical semiconductor device in 4
  • FIG. 10B is a process sectional view showing the method for manufacturing the optical semiconductor device in the fourth embodiment of the present invention.
  • FIG. 10C is a process sectional view showing the method for manufacturing the optical semiconductor device in the fourth embodiment of the present invention.
  • FIG. 10D is a process sectional view showing the method for manufacturing the optical semiconductor device in the fourth embodiment of the present invention.
  • FIG. 10E is a process cross-sectional view illustrating the method for manufacturing the optical semiconductor device in the fourth embodiment of the present invention.
  • FIG. 10F is a process cross-sectional view illustrating the method for manufacturing the optical semiconductor device in the fourth embodiment of the present invention.
  • FIG. 11 is a cross-sectional view showing the structure of an optical semiconductor device in the prior art
  • FIG. 12 is a cross-sectional view showing the structure of a separately proposed optical semiconductor device
  • n-type epitaxial layer (second epitaxial layer)
  • Anode layer (first diffusion layer)
  • Anode layer (first diffusion layer)
  • FIG. 1 is a cross-sectional view showing the structure of the optical semiconductor device in the first embodiment of the present invention.
  • 1 is a low-concentration p-type silicon substrate
  • 2 is a photodiode
  • 3 is an NPN transistor
  • 7 is a LOCOS isolation layer
  • 9 is a force sword contact layer (second diffusion layer)
  • 10 is a force sword battery.
  • Electrode, 11 anode buried layer, 12 anode contact layer, 13 anode electrode, 14 high concentration n-type collector buried layer, 15 collector contact layer, 16 collector electrode, 17 base layer, 18 base electrode , 19 is an emitter layer
  • 20 is an emitter electrode
  • 21 is a first insulating film
  • 22 is a second insulating film
  • 23 is a light-receiving surface, which are the same as the conventional structure.
  • 26 is a low-concentration n-type epitaxial layer (second epitaxial layer) formed on the silicon substrate 1, and 27 is diffused in the region of the photodiode 2 in the n-type epitaxial layer 26.
  • a low-concentration P-type anode layer (first diffusion layer) 28 formed by, and n is an n-type epitaxial layer formed by diffusion in the region of the NPN transistor 3 in the n-type epitaxial layer 26 This is an n-type wall layer having a higher concentration than the layer 26.
  • the depth of the force sword contact layer 9 is 0.3 ⁇ m or less and the concentration of the p-type silicon substrate 1 and the anode layer 27 is about 1 ⁇ 10 14 cm 3 , the elongation of the depletion layer of the anode is In particular, light with a wavelength shorter than the wavelength of 650 nm used in DVDs absorbs almost all incident light in the depletion layer. In other words, the diffusion current component of the photocurrent is reduced and the drift current component is dominant, so that the photodiode 2 can respond at high speed. In addition, since the rate of carrier recombination is reduced, the light receiving sensitivity is improved.
  • the anode layer (first diffusion layer) 27 has an impurity concentration peak near the interface between the silicon substrate 1 and the n-type epitaxial layer (second epitaxial layer) 26.
  • a vertical dotted line indicates the interface.
  • the impurity concentration is set so that the depletion layer extends sufficiently to the anode layer 27 side.
  • the influence of autodoping from the anode buried layer 11 and the collector buried layer 14 around the photodiode 2 that occurs during the growth of the n-type epitaxial layer 26 is suppressed.
  • the desired concentration profile can be stably realized.
  • the collector of the NPN transistor 3 is composed of the collector buried layer 14 and the well layer 28.
  • the collector resistance is reduced and high-speed characteristics can be realized.
  • This embodiment has a particularly large absorption coefficient and is effective for short wavelength light.
  • Blue light for BD For light with a wavelength of 405 nm, 95% of carriers are absorbed at a depth of 0.8 m, so if the thickness of the n-type epitaxial layer 26 is 1 ⁇ m, nearly 100% of carriers are absorbed. Is absorbed.
  • the NPN transistor 3 is advantageous in that the n-type epitaxial layer 26 is thinner for high-speed operation due to the reduction of parasitic resistance and parasitic capacitance, and the n-type epitaxial layer 26 is more advantageous. The speed of NPN transistor 3 can be increased by 1 ⁇ m.
  • Embodiment 2 of the optical semiconductor device of the present invention will be described below with reference to the drawings.
  • FIG. 3 is a cross-sectional view showing the structure of the optical semiconductor device in the second embodiment of the present invention.
  • 4 is a high-concentration p-type buried layer formed on the silicon substrate 1
  • 5 is a low-concentration p-type epitaxial layer (first epitaxial layer) formed on the p-type buried layer 4.
  • 29 is a low-concentration p-type anode layer (first diffusion layer), and other configurations are the same as those of the first embodiment.
  • the optical semiconductor device of this embodiment uses a silicon substrate 1, a P-type buried layer 4, and a p-type epitaxial layer (first epitaxial layer) 5 instead of the silicon substrate 1 of the first embodiment. It was.
  • the anode layer (first diffusion layer) 29 has an impurity concentration peak near the interface between the p-type epitaxial layer (first epitaxy layer) 5 and the n-type epitaxial layer (second epitaxy layer) 26. Therefore, the influence of photodoping during the growth of the n-type epitaxial layer 26 can be reduced, and a desired concentration profile can be realized stably.
  • a potential barrier is formed between the silicon substrate 1 and the p-type buried layer 4, so that the light absorbed in the silicon substrate 1 exceeds the potential barrier. Recombination without being able to occur, and the diffusion current component can be reduced. Further, by selecting the p-type epitaxial layer 5 and the anode layer 29 with low concentrations and appropriate film thicknesses, complete depletion can be realized, and higher speed can be achieved. In addition, the series resistance when carriers move to the anode buried layer 11 due to the presence of the p-type buried layer 4 is low. Reduced, leading to even faster speeds.
  • FIG. 5 is a cross-sectional view showing the structure of the optical semiconductor device in the third embodiment of the present invention.
  • 30 is a p-type low-concentration anode buried layer
  • 31 is a p-type low-concentration anode diffusion layer (third diffusion layer).
  • Other configurations are the same as those of the first embodiment.
  • FIG. 6 shows a concentration profile of the photodiode 2 in the depth direction.
  • Reference numeral 32 is the anode effective concentration profile, and the numbers in the other figures are the same as those in FIG.
  • the low-concentration anode buried layer 30 has a peak of impurity concentration near the interface between the p-type epitaxial layer (first epitaxy layer) 5 and the n- type epitaxial layer (second epitaxy layer) 26. There is.
  • the low concentration anode diffusion layer (third diffusion layer) 31 has an impurity concentration peak near the surface of the n-type epitaxial layer (second epitaxial layer) 26.
  • FIG. 7A to 7E are cross-sectional views showing the steps of the first embodiment of the method of manufacturing an optical semiconductor device according to the present invention.
  • 40 is a photodiode
  • 41 is an NPN transistor
  • 42 is a low-concentration p-type silicon substrate
  • 43 is a p-type buried layer
  • 44 is an n-type buried layer of the collector of the NPN transistor 41
  • 45 is a low-concentration n-type epitaxial layer (Second epitaxy layer)
  • 46 is a low-concentration P-type anode diffusion layer (first diffusion layer)
  • 47 is an n-type epitaxial layer higher than the n-type epitaxial layer 45
  • 48 is a LOCOS isolation layer 49 is a high-concentration n-type force sword layer (second diffusion layer).
  • the p-type buried layer 43 and the n-type buried layer 44 are selectively formed in the silicon substrate 42 by ion implantation or the like (see FIG. 7A).
  • an n-type epitaxial layer (second epitaxial layer) 45 (for example, a film thickness of 1 ⁇ m and a concentration of 5 ⁇ 10 14 cm “ 3 ) is grown on the silicon substrate 42 (see FIG. 7B). ).
  • a P-type anode diffusion layer (first diffusion layer) 46 is formed in the region of the photodiode 40 in the n-type epitaxial layer (second epitaxial layer) 45, and the impurity concentration peak is measured on the silicon substrate.
  • first diffusion layer 46 is formed in the region of the photodiode 40 in the n-type epitaxial layer (second epitaxial layer) 45, and the impurity concentration peak is measured on the silicon substrate.
  • high energy conditions eg acceleration energy 200 keV, dose 1 X 10 n cm " 2
  • an n-type well layer 47 is selectively formed in the region of the NPN transistor 41 by ion implantation or the like, and then a LOCOS isolation layer 48 is formed (see FIG. 7C).
  • a force sword layer (second diffusion layer) 49 and a base emitter diffusion layer of the NPN transistor 41 are formed on the anode diffusion layer (first diffusion layer) 46 (see FIG. 7D).
  • a field film 'electrode is formed to form a photodiode 40 and an NPN transistor 41 (see FIG. 7E).
  • the first conductivity type (p-type) low in the second epitaxial 45 layer by ion implantation.
  • the first diffusion layer 46 and the second diffusion layer 49 constitute the light receiving element 40.
  • FIG. 8A to FIG. 8E show each of the second embodiment of the method for manufacturing an optical semiconductor device according to the present invention. It is sectional drawing which shows a process. 50 is a low-concentration p-type anode buried layer (second buried layer), and the other configurations are the same as those in FIG.
  • the p-type buried layer 43, the n-type buried layer 44, and the anode buried layer (second buried layer) 50 are selectively formed in the silicon substrate 42 by ion implantation or the like (see FIG. 8A). At this time, conditions are set so that the peak of the impurity concentration of the anode buried layer (second buried layer) 50 is near the surface of the silicon substrate 42 (for example, acceleration energy 3 OkeV, dose 1 X 10 u cm- 2 ).
  • an n-type epitaxial (second epitaxial layer) layer 45 (for example, a film thickness of 1 ⁇ m and a concentration of 5 ⁇ 10 14 cm “ 3 ) is grown on the silicon substrate 42 (see FIG. 8B). ).
  • a LOCOS isolation layer 48 is formed (see FIG. 8C).
  • a heat treatment process is performed so that the anode buried layer (second buried layer) 50 diffuses to the surface of the n-type epitaxial layer (second epitaxial layer) 45.
  • a force sword layer (second diffusion layer) 49 and a base emitter diffusion layer of the NPN transistor 41 are formed on the anode buried layer (second buried layer) 50 (see FIG. 8D).
  • a field film electrode is formed to form a photodiode 40 and an NPN transistor 41 (see FIG. 8E).
  • the second buried layer 50 and the second diffusion layer 49 constitute the light receiving element.
  • FIG. 9A to FIG. 9E are cross-sectional views showing respective steps of Embodiment 3 of the method for manufacturing an optical semiconductor device according to the present invention.
  • Reference numeral 51 denotes a low-concentration p-type anode diffusion layer (third diffusion layer), and other configurations are the same as those in FIG.
  • the p-type buried layer 43, the n-type buried layer 44, and the anode buried layer (second buried layer) 50 are selectively formed in the silicon substrate 42 by ion implantation or the like (see FIG. 9A). At this time, conditions are set so that the peak of the impurity concentration of the anode buried layer (second buried layer) 50 is in the vicinity of the surface of the silicon substrate 42 (for example, acceleration energy 200 keV, dose amount 1 X 10 u cm- 2 ).
  • an n-type epitaxial layer (second epitaxial layer) 45 (for example, a thickness of 1 ⁇ m and a concentration of 5 ⁇ 10 14 cm “ 3 ) is grown on the silicon substrate 42 (see FIG. 9B). ).
  • the n-type epitaxial layer (second epitaxy layer) 45 has an anode diffusion layer (third diffusion layer) 51 in the region of the photodiode 40, and the impurity concentration peak is n-type. It is selectively formed by ion implantation so as to be near the surface of the epitaxial layer (second epitaxial layer) 45 and to be connected to the anode buried layer (second buried layer) 50. (e.g. mosquito ⁇ energy 30 keV, a dose of 1 X 10 u cm- 2). Further, after selectively forming an n-type well layer 47 by ion implantation or the like in the region of the NPN transistor 41, a LOCOS isolation layer 48 is formed (see FIG. 9C).
  • a force sword layer (second diffusion layer) 49 and a base emitter diffusion layer of the NPN transistor 41 are formed on the anode diffusion layer (third diffusion layer) 51 (see FIG. 9D).
  • a field film 'electrode is formed to form a photodiode 40 and an NPN transistor 41 (see FIG. 9E).
  • the first diffusion layer 45 or the second diffusion layer is further provided between the step (b) and the step (c).
  • An impurity concentration peak is formed on the surface of the second epitaxial layer 45 above the buried layer 50.
  • FIG. 10A to FIG. 10F are cross-sectional views showing respective steps of the fourth embodiment of the method for manufacturing an optical semiconductor device in the present invention.
  • 52 is a high-concentration p-type buried layer (first buried layer)
  • 53 is a low-concentration P-type epitaxial layer (first epitaxial layer)
  • the other configurations are the same as those in FIG.
  • a p-type epitaxial layer (first epitaxial layer) 53 is grown (see FIG. 10A, see Figure 10B).
  • a p-type buried layer 43 and an n-type buried layer 44 are selectively formed in the p-type epitaxial layer 53 by ion implantation or the like (see FIG. 10B).
  • an n-type epitaxial layer is formed on the p-type epitaxial layer (first epitaxy layer) 53.
  • (Second epitaxial layer) 45 (for example, a film thickness of 1 ⁇ m and a concentration of 5 ⁇ 10 14 cm “ 3 ) is grown (see FIG. 10C).
  • a thin film For example, after the growth of about 0.2 ⁇ ), the supply of the silane-based material gas is stopped, and the holding force is kept as it is for a while.
  • the remaining film thickness for example, about 0.8 m is grown (so-called capping epitaxial growth method), which can further reduce the autodoping due to the embedded layer strength.
  • n-type epitaxial layer (second epitaxial layer) 45 the P-type anode diffusion layer (first diffusion layer) 46 and the NPN transistor 41 region in the photodiode 40 region
  • a LOCOS isolation layer 48 is formed (see FIG. 10D).
  • a force sword layer (second diffusion layer) 49 and a base emitter diffusion layer of the NPN transistor 41 are formed on the anode diffusion layer (first diffusion layer) 46 (see FIG. 10E).
  • a field film electrode is formed to form a photodiode 40 and an NPN transistor 41 (see OF in FIG. 1).
  • the first conductivity type (on the upper portion of the semiconductor substrate 42) is further provided before the step (a).
  • the step (f 2) of forming the epitaxial layer 53 is provided.
  • the silicon substrate is used.
  • the silicon substrate is not necessarily limited to the silicon substrate.
  • a germanium substrate or an organic semiconductor widely used in a long wavelength region may be used. .
  • the present invention can also be applied to a force avalanche photodiode or phototransistor using a pin photodiode as a light receiving element.
  • NPN transistors are used as transistors, it goes without saying that they can also be applied to PNP transistors and MOS transistors.
  • the p-type is used for the semiconductor substrate and the first epitaxial layer.
  • the n-type may be used.
  • the present invention is useful for a so-called OEIC or the like in which a high-speed and high-performance transistor and a high-speed and high light-receiving sensitivity light-receiving element are integrated on the same substrate.

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　低濃度のｐ型のシリコン基板１と、低不純物濃度のｎ型エピタキシャル層（第２のエピタキシャル層）２６と、ｐ型の低不純物濃度のアノード層２７と、高濃度ｎ型のカソードコンタクト層９と、アノード層２７とカソードコンタクト層９で構成されたフォトダイオード２と、ｎ型エピタキシャル層２６上に形成されたＮＰＮトランジスタ３を備え、アノード層２７の不純物濃度のピークをシリコン基板１とｎ型エピタキシャル層２６の界面付近にすることにより、アノードをほぼ完全空乏化することが可能となるため、高速・高受光感度特性が実現できることに加え、周辺部の埋め込み層からのオートドーピングの影響を抑制して、アノードに空乏層が安定して形成できる。これにより、同一の半導体基板上において、短波長光に対して高速・高受光感度のフォトダイオードと高速のトランジスタの混載を実現する。

Description

明 細 書
光半導体装置およびその製造方法
技術分野
[0001] 本発明は、受光素子とトランジスタが同一基板上に混載された光半導体装置およ びその製造方法に関する。
背景技術
[0002] 受光素子は、光信号を電気信号に変換する素子であり、様々な分野で用いられて いる。中でも CD (Compact Disc)や DVD (Digital Versatile Disc)等の光ディスクの分 野において、光ディスク上に記録されている信号を読み書きする光ヘッド装置 (光ピ ックアップ)のキーデバイスとして重要である。近年、高性能化 ·高集積ィ匕の要請によ り、受光素子であるフォトダイオードと、バイポーラトランジスタ、抵抗、容量等の各種 電子素子を同一基板上に混載した 、わゆる光電子集積回路 (OEIC： Opto-Electron ic IC)が開発されている。また、この OEICにおいては、高受光感度 '高速'低ノイズ 特性を有する受光素子と、高速 '高性能のバイポーラトランジスタとの混載が要求さ れている。特に最近は、光ディスクの大容量ィ匕に伴って、青色半導体レーザ (波長 4 05nm)を光源として採用した Blu— ray (BD)や HD— DVDの製品化が開始され、 青色半導体レーザに対応した短波長領域で高速，高受光感度特性を有する OEIC が要請されている。
[0003] 以下、従来の光半導体装置について説明する。
[0004] 図 11は、従来構造による光半導体装置 (OEIC)の概略断面図である。図示の例で は、半導体基板としてシリコン基板、バイポーラトランジスタとしてダブルポリシリコンェ ミッタ型の高速 NPNトランジスタ、受光素子として pinフォトダイオードが同一基板上 に構成された OEICを例示するものである。
[0005] 1は低濃度 p型のシリコン基板、 2はシリコン基板 1上に形成されたフォトダイオード、 3はシリコン基板 1上に形成された NPNトランジスタである。 4はシリコン基板 1上に形 成された高濃度の P型埋め込み層、 5は p型埋め込み層 4上に形成された低濃度の p 型ェピタキシャル層、 6は p型ェピタキシャル層 5上に形成された n型ェピタキシャル 層である。 7は n型ェピタキシャル層 6上に形成された LOCOS分離層である。
[0006] フォトダイオード 2において、 8は n型ェピタキシャル層 6により構成された力ソード層 、 9は力ソード層 8上に形成された力ソードコンタクト層、 10は力ソードコンタクト層 9上 に選択的に形成された力ソード電極、 11は p型ェピタキシャル層 5と n型ェピタキシャ ル層 6の界面に形成された p型のアノード埋め込み層、 12はアノード埋め込み層 11 上に形成された P型のアノードコンタクト層、 13はアノードコンタクト層 12上に形成さ れたアノード電極である。
[0007] NPNトランジスタ 3において、 14は p型ェピタキシャル層 5と n型ェピタキシャル層 6 の界面に形成された高濃度 n型のコレクタ埋め込み層、 15はコレクタ埋め込み層 14 上に選択的に形成された高濃度 n型のコレクタコンタクト層、 16はコレクタコンタクト層 15上に形成されたコレクタ電極、 17はコレクタ埋め込み層 14上の n型ェピタキシャル 層 6中に選択的に形成された p型のベース層、 18はベース層 17と接続されたベース 電極、 19はベース層 17上に選択的に形成された高濃度 n型のェミッタ層、 20はエミ ッタ層 19上に形成されたェミッタ電極である。
[0008] 21は n型ェピタキシャル層 6上に形成された第 1の絶縁膜、 22は第 1の絶縁膜 21 上に形成された第 2の絶縁膜である。 23はフォトダイオード 2の第 2の絶縁膜 22を選 択的に除去して第 1の絶縁膜 21を露出させた受光面であり、第 1の絶縁膜 21の膜厚 •屈折率を最適化することにより、入射光の界面での反射を低減するために反射防止 膜が設けられる。
[0009] 以上のように構成された OEICについて、以下にその動作を説明する。
[0010] 受光面 23から光が入射し、力ソード層 8とアノードである n型ェピタキシャル層 6で吸 収され、電子'正孔対が発生する。このとき、フォトダイオード 2に逆バイアスを印加す ると、低不純物濃度である p型ェピタキシャル層 5側に空乏層が広がる。空乏層近傍 で発生した電子 '正孔対のうち、電子は力ソードコンタクト層 9に、正孔はアノード埋め 込み層 11に、それぞれ拡散とドリフトにより分離されて到達し、キャリアがそれぞれ力 ソード電極 10と、アノード電極 13より光電流として取り出される。この光電流を受けて 、NPNトランジスタ 3やシリコン基板 1上に混載された抵抗素子や容量素子により形 成された電子回路により、増幅や信号処理されて出力され、光ディスクの記録や再生 信号となる。
[0011] この構造では、フォトダイオード 2における光電流は、拡散電流成分とドリフト電流成 分に大きく分けられる。拡散電流は少数キャリアの空乏層端までの拡散に支配される ため、空乏層内の電界によるドリフト電流成分に比べて応答速度が遅ぐさらに空乏 層に到達するまでに再結合するキャリアも存在する。つまり、拡散電流はフォトダイォ ード 2の周波数特性および受光感度を低下させる要因となる。特に光の波長が短くな るに従って、表面付近で吸収されるキャリアの割合が高くなる。例えばシリコンの場合 、 DVDの光源として用いられる波長 650nmの赤色光では、 95%のキャリアの吸収 率を得るには約 11 mの深さが必要である力 波長 405nmの青色光では深さ 0. 8 μ mで同等の吸収率を得ることができるため、短波長光はシリコン表面付近の影響が 顕著である。
[0012] この課題を解決するために別途提案されて!、る光半導体装置にっ 、て説明する。
図 12は、別途提案の OEICの概略断面図である。
[0013] 図 12において、 24は高濃度 p型埋め込み層 4上に形成された低濃度の第 1の p型 ェピタキシャル層、 25は第 1の p型ェピタキシャル層 24上に形成された低濃度の第 2 の p型ェピタキシャル層である。 24, 25ともに p型ェピタキシャル層となっているところ が図 11と異なる。その他の構成は、図 11の従来例の構成と同一である。
[0014] この構成では、受光素子は、力ソードコンタクト層 9による力ソードと、第 1の p型ェピ タキシャル層 24および第 2の p型ェピタキシャル層 25からなるアノードにより構成され る。図 11の構成と比べて、力ソード層が充分に薄いものになっている。
[0015] 受光面 23より光が入射すると、力ソードコンタクト層 9と第 1の p型ェピタキシャル層 2 4および第 2の p型ェピタキシャル層 25で吸収され、電子'正孔対が発生する。電子 は力ソードコンタクト層 9に、正孔はアノード埋め込み層 11に、それぞれ拡散とドリフト により分離されて到達し、光電流が発生する。例えば、力ソードコンタクト層 9の深さを 0. 3 m以下とし、第 1の p型ェピタキシャル層 24および第 2の p型ェピタキシャル層 25の濃度を 1 X 1014cm 3程度にすると、アノードの空乏層の伸びは約 10 m程度と なり、特に DVDで用いられる波長 650nmより短波長の光では、空乏層中で入射光 がほとんど吸収されることになる。つまり、光電流は拡散電流成分が低下しドリフト電 流成分が支配的となるため、フォトダイオード 2の高速応答が可能となる。
特許文献 1 :特開 2005— 183722号公報 (第 5— 6頁、第 1図）
特許文献 2：特開 2001— 284629号公報 (第 7— 8頁、第 1— 2図）
発明の開示
発明が解決しょうとする課題
[0016] し力しながら、図 12の構造ではアノード内には、第 1の p型ェピタキシャル層 24と第 2の p型ェピタキシャル層 25との間に低不純物濃度の界面が存在する。そのため、第 2の p型ェピタキシャル層 25の成長時に、フォトダイオード 2の周辺にあるアノード埋 め込み層 11やコレクタ埋め込み層 14からのオートドーピングの影響があり、界面の 不純物濃度にばらつきが生じ、最悪の場合には、 n型に反転する可能性もある。反転 した場合は、アノード内に pn接合が生じてしまい、光吸収によって生成したキャリアが 再結合し、光電流に寄与しなくなるので、フォトダイオード 2の周波数特性および受光 感度を低下させる要因となる。
[0017] 本発明は、上記従来技術の問題点を解決するもので、青色光に対して高受光感度 •高速の受光素子と高速のトランジスタとを同一基板上に搭載した光半導体装置を提 供することを目的とする。
課題を解決するための手段
[0018] (1)本発明による第 1の光半導体装置は、受光素子とトランジスタとが同一基板上 に混載された光半導体装置であって、
第 1の導電型の半導体基板上に形成された第 2の導電型の低不純物濃度の第 2の ェピタキシャル層と、
前記第 2のェピタキシャル層に選択的に形成された第 1の導電型の低不純物濃度 の第 1の拡散層と、
前記第 1の拡散層の上部に形成された第 2の導電型の高不純物濃度の第 2の拡散 層とを備え、
前記受光素子は前記第 1の拡散層と前記第 2の拡散層で構成され、前記トランジス タは前記第 2のェピタキシャル層内に形成されており、
前記第 1の拡散層は前記半導体基板と前記第 2のェピタキシャル層の界面に不純 物濃度のピークを持つことを特徴とするものである。
[0019] ここで、第 2のェピタキシャル層における「第 2の」は、後述の第 1のェピタキシャル 層、第 2のェピタキシャル層をもつ（2)の構成の第 2のェピタキシャル層に対応させる ために用いている。
[0020] また、この第 1の半導体装置に対応する本発明の光半導体装置の製造方法は、受 光素子とトランジスタとが同一基板上に混載された光半導体装置の製造方法であつ て、
第 1の導電型の半導体基板上に第 2の導電型の低不純物濃度の第 2のェピタキシ ャル層を形成する工程 (a)と、
前記半導体基板と前記第 2のェピタキシャル層の界面に不純物濃度のピークを持 つように、イオン注入により前記第 2のェピタキシャル層内に第 1の導電型の低不純 物濃度の第 1の拡散層を選択的に形成する工程 (b)と、
前記第 1の拡散層の上部に第 2の導電型の高不純物濃度の第 2の拡散層を形成 する工程 (c)と、
前記第 2のェピタキシャル層内に前記トランジスタを選択的に形成する工程 (d)とを 備え、
前記第 1の拡散層と前記第 2の拡散層とで前記受光素子を構成するものである。
[0021] ここで、第 1の導電型、第 2の導電型は、半導体の p型、 n型のいずれか一方を指す 。第 1の導電型が p型のとき、第 2の導電型は n型であり、逆に、第 1の導電型が n型の とき、第 2の導電型は p型である（以下同様)。
[0022] この構成によれば、受光素子における拡散層を、第 1の導電型の低不純物濃度の 第 1の拡散層と、第 1の拡散層の上部に形成された第 2の導電型の高不純物濃度の 第 2の拡散層との組み合わせとしている。よって、第 2の拡散層の深さを浅くすること により、受光素子部をほぼ完全に空乏化することが可能となり、光電流はドリフト電流 に支配されるので、キャリアの再結合割合が減少し、高速 ·高受光感度が可能となる
[0023] さらに、第 1の拡散層は半導体基板と第 2のェピタキシャル層の界面付近に不純物 濃度のピークがあり、不純物濃度は第 1の拡散層の側に十分空乏層が伸びるように 設定されている。この界面に不純物濃度のピークがあるため、第 2のェピタキシャル 層の成長時に発生する、受光素子の周辺部のアノード 'コレクタの埋め込み層力もの オートドーピングの影響を低減でき、所望の濃度プロファイルを安定して実現すること ができる。
[0024] また、上記の第 1の半導体装置に対応する本発明の別の光半導体装置の製造方 法として、受光素子とトランジスタとが同一基板上に混載された光半導体装置の製造 方法であって、
第 1の導電型の半導体基板の上部に、この半導体基板の表面に不純物濃度のピ ークを持つ第 1の導電型の低不純物濃度の第 2の埋め込み層を選択的に形成する 工程 (a)と、
前記半導体基板上に第 2の導電型の低不純物濃度の第 2のェピタキシャル層を形 成する工程 (b)と、
前記第 2のェピタキシャル層の上部に前記第 2の埋め込み層に接合する第 2の導 電型の高不純物濃度の第 2の拡散層を形成する工程 (c)と、
前記第 2のェピタキシャル層内に前記トランジスタを選択的に形成する工程 (d)とを 備え、
前記第 2の埋め込み層と前記第 2の拡散層とで前記受光素子を構成するものもある
[0025] (2)また、本発明による第 2の光半導体装置は、受光素子とトランジスタとが同一基 板上に混載された光半導体装置であって、
第 1の導電型の半導体基板上部に形成された第 1の導電型の高不純物濃度の埋 め込み層と、
前記埋め込み層上に形成された第 1の導電型の低不純物濃度の第 1のェピタキシ ャノレ層と、
前記第 1のェピタキシャル層上に形成された第 2の導電型の低不純物濃度の第 2 のェピタキシャル層と、
前記第 2のェピタキシャル層に選択的に形成された第 1の導電型の低不純物濃度 の第 1の拡散層と、 前記第 1の拡散層の上部に形成された第 2の導電型の高不純物濃度の第 2の拡散 層とを備え、
前記受光素子は前記第 1の拡散層と前記第 2の拡散層で構成され、前記トランジス タは前記第 2のェピタキシャル層内に形成されており、
前記第 1の拡散層は前記第 1のェピタキシャル層と前記第 2のェピタキシャル層の 界面に不純物濃度のピークを持つことを特徴とするものである。
[0026] この構成によれば、半導体基板と第 1の導電型の高不純物濃度の埋め込み層との 間にポテンシャルバリアが形成されるため、半導体基板中で吸収された光はポテンシ ャルバリアを越えることができずに再結合し、拡散電流成分を低減できる。また、第 1 の導電型の低不純物濃度の第 1のェピタキシャル層と第 1の導電型の低不純物濃度 の第 1の拡散層を、低濃度でかつ適当な膜厚を選択することによって完全空乏化が 実現でき、より高速ィ匕を図ることができる。また、第 1の導電型の高不純物濃度の埋め 込み層の存在によって、キャリアがアノード側へ移動する場合のシリーズ抵抗が低減 され、さらなる高速ィ匕に繋がる。
[0027] (3)また、上記（1) , (2)の構成において、さらに、前記第 2のェピタキシャノレ層内に 選択的に形成された第 2の導電型のゥエル層を備え、前記トランジスタは前記ゥエル 層内に形成されることが好ましい。この構成において、第 2の導電型のゥエル層の濃 度を、第 2の導電型の低不純物濃度の第 2のェピタキシャル層より高濃度にすること により、トランジスタのコレクタ抵抗が低減し、さらに高速特性を実現できる。
[0028] (4)さらに、前記第 2のェピタキシャル層内に選択的に形成された第 1の導電型の ゥエル層を備え、前記トランジスタは前記ゥエル層内に形成されて ヽることが好ま ヽ 。これは、バーティカルトランジスタに有効である。この構成において、第 1の導電型 の低不純物濃度の第 1の拡散層とは別に第 1の導電型のゥエル層を形成すると、第 1 の導電型のゥエル層を高濃度化できるため、コレクタ抵抗が低減し、バーティカルトラ ンジスタの高速化が可能である。
[0029] (5)さらに、前記第 1の拡散層の上部に、前記第 2のェピタキシャル層の表面に不 純物濃度のピークを持つ第 1の導電型の第 3の拡散層を備えていることが好ましい。 このように構成すれば、第 2のェピタキシャル層の成長時のオートドーピングの低減 に加えて、アノードの実効濃度プロファイルに濃度勾配が形成されるため、ポテンシ ャル傾斜が形成され、ェピタキシャル層の方向に対してキャリアの移動速度が向上し 、受光素子のさらなる高速ィ匕を実現できる。
発明の効果
[0030] 本発明の光半導体装置または光半導体装置の製造方法によれば、第 2の導電型 の第 2の拡散層の深さを浅くすることにより、フォトダイオード部をほぼ完全に空乏化 することが可能となる。光電流がドリフト電流に支配されるので、キャリアの再結合割 合が減少し、高速 ·高受光感度が可能となる。
[0031] また、第 1の拡散層の不純物濃度のピークを、半導体基板と第 1の導電型のェピタ キシャル層界面に設ける。これにより、周辺部の埋め込み層からのオートドーピング の影響を抑制して、安定した界面濃度が確保できるため、アノードに空乏層が安定し て形成され、高速のフォトダイオードが再現性良く実現できる。
図面の簡単な説明
[0032] [図 1]本発明の実施の形態 1における光半導体装置の構造を示す断面図
[図 2]本発明の実施の形態 1における光半導体装置のフォトダイオードの濃度プロフ アイル
[図 3]本発明の実施の形態 2における光半導体装置の構造を示す断面図
[図 4]本発明の実施の形態 2における光半導体装置のフォトダイオードの濃度プロフ アイル
[図 5]本発明の実施の形態 3における光半導体装置の構造を示す断面図
[図 6]本発明の実施の形態 3における光半導体装置のフォトダイオードの濃度プロフ アイル
[図 7A]本発明の実施の形態 1における光半導体装置の製造方法を示す工程断面図 [図 7B]本発明の実施の形態 1における光半導体装置の製造方法を示す工程断面図 [図 7C]本発明の実施の形態 1における光半導体装置の製造方法を示す工程断面図 [図 7D]本発明の実施の形態 1における光半導体装置の製造方法を示す工程断面図 [図 7E]本発明の実施の形態 1における光半導体装置の製造方法を示す工程断面図 [図 8A]本発明の実施の形態 2における光半導体装置の製造方法を示す工程断面図 [図 8B]本発明の実施の形態 2における光半導体装置の製造方法を示す工程断面図 [図 8C]本発明の実施の形態 2における光半導体装置の製造方法を示す工程断面図 [図 8D]本発明の実施の形態 2における光半導体装置の製造方法を示す工程断面図 [図 8E]本発明の実施の形態 2における光半導体装置の製造方法を示す工程断面図 [図 9A]本発明の実施の形態 3における光半導体装置の製造方法を示す工程断面図 [図 9B]本発明の実施の形態 3における光半導体装置の製造方法を示す工程断面図 [図 9C]本発明の実施の形態 3における光半導体装置の製造方法を示す工程断面図 [図 9D]本発明の実施の形態 3における光半導体装置の製造方法を示す工程断面図 [図 9E]本発明の実施の形態 3における光半導体装置の製造方法を示す工程断面図 [図 10A]本発明の実施の形態 4における光半導体装置の製造方法を示す工程断面 図
[図 10B]本発明の実施の形態 4における光半導体装置の製造方法を示す工程断面 図
[図 10C]本発明の実施の形態 4における光半導体装置の製造方法を示す工程断面 図
[図 10D]本発明の実施の形態 4における光半導体装置の製造方法を示す工程断面 図
[図 10E]本発明の実施の形態 4における光半導体装置の製造方法を示す工程断面 図
[図 10F]本発明の実施の形態 4における光半導体装置の製造方法を示す工程断面 図
[図 11]従来技術における光半導体装置の構造を示す断面図
[図 12]別途提案の光半導体装置の構造を示す断面図
符号の説明
1 シリコン基板
2 フォトダイオード
3 NPNトランジスタ
4 p型埋め込み層 p型ェピタキシャル層（第 1のェピタキシャル層） n型ェピタキシャル層
LOCOS分離層
力ソード層
力ソードコンタクト層（第 2の拡散層）
力ソード電極
アノード埋め込み層
アノードコンタクト層
アノード電極
コレクタ埋め込み層
コレクタコンタクト層
コレクタ電極
ベース層
ベース電極
ェミッタ層
ェミッタ電極
第 1の絶縁膜
第 2の絶縁膜
受光面
第 1の p型ェピタキシャル層
第 2の p型ェピタキシャル層
n型ェピタキシャル層（第 2のェピタキシャル層) アノード層 (第 1の拡散層）
n型ゥエル層
アノード層 (第 1の拡散層）
低濃度アノード埋め込み層
低濃度アノード拡散層 (第 3の拡散層） フォトダイオード 41 NPNトランジスタ
42 シリコン基板
43 p型埋め込み層
44 n型埋め込み層
45 n型ェピタキシャル層（第 2のェピタキシャル層）
46 アノード拡散層 (第 1の拡散層）
47 n型ゥエル層
48 LOCOS分離層
49 力ソード層（第 2の拡散層）
50 アノード埋め込み層（第 2の埋め込み層）
51 アノード拡散層 (第 3の拡散層）
52 p型埋め込み層（第 1の埋め込み層）
53 p型ェピタキシャル層（第 1のェピタキシャル層）
発明を実施するための最良の形態
[0034] (光半導体装置の実施の形態 1)
以下、本発明の光半導体装置の実施の形態 1について、図面を参照しながら説明 する。
[0035] 図 1は本発明の実施の形態 1における光半導体装置の構造を示す断面図である。
図 1において、 1は低濃度 p型のシリコン基板、 2はフォトダイオード、 3は NPNトランジ スタ、 7は LOCOS分離層、 9は力ソードコンタクト層（第 2の拡散層）、 10は力ソード電 極、 11はアノード埋め込み層、 12はアノードコンタクト層、 13はアノード電極、 14は 高濃度 n型のコレクタ埋め込み層、 15はコレクタコンタクト層、 16はコレクタ電極、 17 はベース層、 18はベース電極、 19はェミッタ層、 20はェミッタ電極、 21は第 1の絶縁 膜、 22は第 2の絶縁膜、 23は受光面であり、これらは従来の構成と同一である。
[0036] さらに、 26はシリコン基板 1上に形成された低濃度の n型ェピタキシャル層（第 2の ェピタキシャル層）、 27は n型のェピタキシャル層 26中のフォトダイオード 2の領域に 拡散により形成された低濃度の P型のアノード層（第 1の拡散層）、 28は n型ェピタキ シャル層 26中の NPNトランジスタ 3の領域に拡散により形成された n型ェピタキシャ ル層 26よりも高濃度である n型ゥヱル層である。
[0037] 以上のように構成された本実施形態の光半導体装置について、以下にその動作を 説明する。
[0038] 基本的な動作は、図 11および図 12の説明と同様である。受光面 23より光が入射 すると、力ソードコンタクト層 9とアノード層 27とシリコン基板 1で吸収され、電子'正孔 対が発生する。電子は力ソードコンタクト層 9に、正孔はアノード埋め込み層 11に、そ れぞれ拡散とドリフトにより分離されて到達し光電流が発生する。例えば、力ソードコ ンタクト層 9の深さを 0. 3 μ m以下で、 p型のシリコン基板 1およびアノード層 27の濃 度を 1 X 1014cm 3程度とすると、アノードの空乏層の伸びは約 10 m程度となり、特 に DVDで用いられる波長 650nmより短波長の光では、空乏層中で入射光がほとん ど吸収されることになる。つまり、光電流は拡散電流成分が低下しドリフト電流成分が 支配的となるため、フォトダイオード 2の高速応答が可能となる。また、キャリアの再結 合の割合も減少するため受光感度も向上する。
[0039] 次に、フォトダイオード 2の深さ方向の濃度プロファイルを図 2に示す。図中の番号 は図 1と同一である。アノード層（第 1の拡散層） 27は、シリコン基板 1と n型ェピタキシ ャル層（第 2のェピタキシャル層） 26の界面付近に不純物濃度のピークがある。縦方 向の点線はその界面を示す。不純物濃度はアノード層 27側に十分空乏層が伸びる ように設定されている。この構成では、界面に不純物濃度のピークがあるため、 n型ェ ピタキシャル層 26の成長時に発生する、フォトダイオード 2の周辺部のアノード埋め 込み層 11やコレクタ埋め込み層 14からのオートドーピングの影響を低減でき、所望 の濃度プロファイルを安定して実現することができる。
[0040] 一方、本実施形態では、 NPNトランジスタ 3のコレクタは、コレクタ埋め込み層 14と ゥエル層 28で構成されて 、る。ゥヱル層 28の濃度を n型ェピタキシャル層 26より高濃 度にすることにより、コレクタ抵抗が低減し、高速特性が実現できる。
[0041] つまり、高速 '高感度のフォトダイオード 2と、高速の NPNトランジスタ 3を同一基板 上に安定して形成することが可能となり、各素子の特性向上を最大限に発揮するよう な構造が可能となり、 OEICとしての特性向上を図ることができる。
[0042] 本実施形態は、特に吸収係数が大き!、短波長光で有効である。 BD用の青色光（ 波長 405nm)の光に対しては、 0. 8 mの深さで 95%のキャリアが吸収されるので、 n型ェピタキシャル層 26の膜厚を 1 μ mとすると、ほぼ 100%近くのキャリアが吸収さ れる。また、 NPNトランジスタ 3は、寄生抵抗や寄生容量の低減による高速ィ匕のため には n型ェピタキシャル層 26の膜厚が薄!、ほうが有利であり、 n型ェピタキシャル層 2 6の膜厚 1 μ mで、 NPNトランジスタ 3の高速化が可能である。
[0043] (光半導体装置の実施の形態 2)
以下、本発明の光半導体装置の実施の形態 2について、図面を参照しながら説明 する。
[0044] 図 3は本発明の実施の形態 2における光半導体装置の構造を示す断面図である。
図 3において、 4はシリコン基板 1上に形成された高濃度の p型埋め込み層、 5は p型 埋め込み層 4上に形成された低濃度の p型ェピタキシャル層（第 1のェピタキシャル 層）、 29は低濃度 p型のアノード層（第 1の拡散層）であり、その他の構成は、実施の 形態 1の構成と同一である。
[0045] 本実施形態の光半導体装置は、実施の形態 1のシリコン基板 1の代わりに、シリコン 基板 1と P型埋め込み層 4および p型ェピタキシャル層（第 1のェピタキシャル層） 5を 用いたものである。
[0046] ここで、フォトダイオード 2の深さ方向の濃度プロファイルを図 4に示す。図中の番号 は図 3の番号と同一である。アノード層（第 1の拡散層） 29は、 p型ェピタキシャル層 ( 第 1のェピタキシャル層） 5と n型ェピタキシャル層（第 2のェピタキシャル層） 26の界 面付近に不純物濃度のピークがあるため、 n型ェピタキシャル層 26の成長時のォー トドーピングの影響を低減でき、所望の濃度プロファイルを安定して実現することがで きる。
[0047] この構成では、実施の形態 1の効果に加え、シリコン基板 1と p型埋め込み層 4間に ポテンシャルバリアが形成されるため、シリコン基板 1中で吸収された光はポテンシャ ルバリアを越えることができずに再結合し、拡散電流成分を低減できる。そして、 p型 ェピタキシャル層 5とアノード層 29を低濃度でかつ適当な膜厚を選択することによつ て完全空乏化が実現でき、より高速ィ匕を図ることができる。また、 p型埋め込み層 4の 存在によってキャリアがアノード埋め込み層 11へ移動する場合のシリーズ抵抗が低 減され、さらなる高速ィ匕に繋がる。
[0048] (光半導体装置の実施の形態 3)
以下、本発明の光半導体装置の実施の形態 3について、図面を参照しながら説明 する。
[0049] 図 5は本発明の実施の形態 3における光半導体装置の構造を示す断面図である。
図 5において、 30は p型の低濃度アノード埋め込み層、 31は p型の低濃度アノード拡 散層（第 3の拡散層）である。その他の構成は、実施の形態 1の構成と同一である。
[0050] ここで、フォトダイオード 2の深さ方向の濃度プロファイルを図 6に示す。 32はァノー ド実効濃度プロファイルであり、その他の図中の番号は図 5の番号と同一である。
[0051] 低濃度アノード埋め込み層 30は、 p型ェピタキシャル層（第 1のェピタキシャル層） 5 と n型ェピタキシャル層（第 2のェピタキシャル層） 26の界面付近に不純物濃度のピ ークがある。
[0052] また、低濃度アノード拡散層（第 3の拡散層） 31は、 n型ェピタキシャル層（第 2のェ ピタキシャル層） 26の表面付近に不純物濃度のピークがある。
[0053] この構成では、 n型ェピタキシャル層 26の成長時のオートドーピングの低減に加え て、アノード実効濃度プロファイル 32に濃度勾配が形成されるため、ポテンシャル傾 斜が形成され、 p型ェピタキシャル層 5の深さ方向に対してキャリアの移動速度が向 上し、フォトダイオード 2のさらなる高速ィ匕を実現できる。
[0054] (光半導体装置の製造方法の実施の形態 1)
図 7A〜図 7Eは本発明における光半導体装置の製造方法の実施の形態 1の各ェ 程を示す断面図である。 40はフォトダイオード、 41は NPNトランジスタ、 42は低濃度 p型のシリコン基板、 43は p型埋め込み層、 44は NPNトランジスタ 41のコレクタの n型 埋め込み層、 45は低濃度の n型ェピタキシャル層（第 2のェピタキシャル層）、 46は 低濃度 P型のアノード拡散層（第 1の拡散層）、 47は n型ェピタキシャル層 45より高濃 度の n型ゥエル層、 48は LOCOS分離層、 49は高濃度 n型の力ソード層（第 2の拡散 層）である。
[0055] まず、シリコン基板 42中に p型埋め込み層 43と n型埋め込み層 44をイオン注入等 により選択的に形成する（図 7A参照)。 [0056] 次に、シリコン基板 42上に n型ェピタキシャル層（第 2のェピタキシャル層） 45 (例え ば膜厚 1 μ m、濃度 5 X 1014cm"3)を成長する（図 7B参照)。
[0057] 次いで、 n型ェピタキシャル層（第 2のェピタキシャル層） 45中のフォトダイオード 40 の領域に P型アノード拡散層（第 1の拡散層） 46を、不純物濃度のピークをシリコン基 板 42と n型ェピタキシャル層（第 2のェピタキシャル層） 45の界面付近になるように、 高エネルギー条件によるイオン注入（例えば加速エネルギー 200keV、ドーズ量 1 X 10ncm"2)により選択的に形成する。その後、 NPNトランジスタ 41の領域に n型ゥェ ル層 47をイオン注入等により選択的に形成後、 LOCOS分離層 48を形成する（図 7 C参照)。
[0058] さらに、アノード拡散層（第 1の拡散層） 46上に力ソード層（第 2の拡散層） 49および NPNトランジスタ 41のベース 'ェミッタ拡散層を形成する（図 7D参照）。最後にフィー ルド膜'電極形成を行って、フォトダイオード 40と NPNトランジスタ 41を形成する（図 7E参照)。
[0059] 以上をまとめると、次のように！、うことができる。
[0060] 受光素子 40とトランジスタ 41とが同一基板 42上に混載された光半導体装置の製 造方法であって、
第 1の導電型 (p型)の半導体基板 42上に第 2の導電型 (n型)の低不純物濃度の 第 2のェピタキシャル層 45を形成する工程 (a)と、
前記半導体基板 42と前記第 2のェピタキシャル層 45の界面に不純物濃度のピー クを持つように、イオン注入により前記第 2のェピタキシャル 45層内に第 1の導電型（ p型)の低不純物濃度の第 1の拡散層 46を選択的に形成する工程 (b)と、
前記第 1の拡散層 46の上部に第 2の導電型 (n型)の高不純物濃度の第 2の拡散 層 49を形成する工程 (c)と、
前記第 2のェピタキシャル層 45内に前記トランジスタ 41を選択的に形成する工程 ( d)とを備え、
前記第 1の拡散層 46と前記第 2の拡散層 49とで前記受光素子 40を構成する。
[0061] (光半導体装置の製造方法の実施の形態 2)
図 8A〜図 8Eは本発明における光半導体装置の製造方法の実施の形態 2の各ェ 程を示す断面図である。 50は低濃度 p型のアノード埋め込み層（第 2の埋め込み層） であり、その他の構成は図 7と同一である。
[0062] まず、シリコン基板 42中に p型埋め込み層 43と n型埋め込み層 44、およびアノード 埋め込み層（第 2の埋め込み層） 50をイオン注入等により選択的に形成する（図 8A 参照)。このとき、アノード埋め込み層（第 2の埋め込み層） 50の不純物濃度のピーク がシリコン基板 42の表面付近になるように条件を設定する（例えば加速エネルギー 3 OkeV、ドーズ量 1 X 10ucm— 2)。
[0063] 次に、シリコン基板 42上に n型ェピタキシャル (第 2のェピタキシャル層）層 45 (例え ば膜厚 1 μ m、濃度 5 X 1014cm"3)を成長する（図 8B参照)。
[0064] 次いで、 n型ェピタキシャル層 45中の NPNトランジスタ 41の領域に n型ゥエル層 47 をイオン注入等により選択的に形成後、 LOCOS分離層 48を形成する（図 8C参照） 。このとき、アノード埋め込み層（第 2の埋め込み層） 50が n型ェピタキシャル層（第 2 のェピタキシャル層） 45の表面まで拡散するように、熱処理工程を行う。
[0065] さらに、アノード埋め込み層（第 2の埋め込み層） 50上に力ソード層（第 2の拡散層） 49および NPNトランジスタ 41のベース'ェミッタ拡散層を形成する（図 8D参照）。最 後にフィールド膜'電極形成を行って、フォトダイオード 40と NPNトランジスタ 41を形 成する（図 8E参照)。
[0066] 以上をまとめると、次のように！、うことができる。
[0067] 受光素子 40とトランジスタ 41とが同一基板 42上に混載された光半導体装置の製 造方法であって、
第 1の導電型 (P型)の半導体基板 42の上部に、この半導体基板 42の表面に不純 物濃度のピークを持つ第 1の導電型 (P型）の低不純物濃度の第 2の埋め込み層 50 を選択的に形成する工程 (a)と、
前記半導体基板 42上に第 2の導電型 (n型)の低不純物濃度の第 2のェピタキシャ ル層 45を形成する工程 (b)と、
前記第 2のェピタキシャル層 45の上部に前記第 2の埋め込み層 50に接合する第 2 の導電型 (n型)の高不純物濃度の第 2の拡散層 49を形成する工程 (c)と、
前記第 2のェピタキシャル層 45内に前記トランジスタ 41を選択的に形成する工程 ( d)とを備え、
前記第 2の埋め込み層 50と前記第 2の拡散層 49とで前記受光素子を構成する。
[0068] (光半導体装置の製造方法の実施の形態 3)
図 9A〜図 9Eは本発明における光半導体装置の製造方法の実施の形態 3の各ェ 程を示す断面図である。 51は低濃度 p型のアノード拡散層（第 3の拡散層）であり、そ の他の構成は図 8と同一である。
[0069] まず、シリコン基板 42中に p型埋め込み層 43と n型埋め込み層 44、およびアノード 埋め込み層（第 2の埋め込み層） 50をイオン注入等により選択的に形成する（図 9A 参照)。このとき、アノード埋め込み層（第 2の埋め込み層） 50の不純物濃度のピーク は、シリコン基板 42の表面付近になるように条件を設定する（例えば加速エネルギー 200keV、ドーズ量 1 X 10ucm— 2)。
[0070] 次に、シリコン基板 42上に n型ェピタキシャル層（第 2のェピタキシャル層） 45 (例え ば膜厚 1 μ m、濃度 5 X 1014cm"3)を成長する（図 9B参照)。
[0071] 次!、で、 n型ェピタキシャル層（第 2のェピタキシャル層） 45中にフォトダイオード 40 の領域にアノード拡散層（第 3の拡散層） 51を、不純物濃度のピークを n型ェピタキシ ャル層（第 2のェピタキシャル層） 45の表面付近になるように、かつ、アノード埋め込 み層（第 2の埋め込み層） 50に接続するように、イオン注入により選択的に形成する（ 例えばカ卩速エネルギー 30keV、ドーズ量 1 X 10ucm— 2)。また、 NPNトランジスタ 41 の領域に n型ゥエル層 47をイオン注入等により選択的に形成後、 LOCOS分離層 48 を形成する（図 9C参照)。
[0072] さらに、アノード拡散層（第 3の拡散層） 51上に力ソード層（第 2の拡散層） 49および NPNトランジスタ 41のベース 'ェミッタ拡散層を形成する（図 9D参照）。最後にフィー ルド膜'電極形成を行って、フォトダイオード 40と NPNトランジスタ 41を形成する（図 9E参照)。
[0073] まとめると、次のようにいうことができる。
[0074] 光半導体装置の製造方法の実施の形態 1または実施の形態 2において、さらに、 前記工程 (b)と前記工程 (c)の間に、前記第 1の拡散層 45あるいは前記第 2の埋め 込み層 50の上部に、前記第 2のェピタキシャル層 45の表面に不純物濃度のピーク を持つ第 1の導電型 (p型)の第 3の拡散層 51を選択的に形成する工程 (e)を備える
[0075] (光半導体装置の製造方法の実施の形態 4)
図 10A〜図 10Fは本発明における光半導体装置の製造方法の実施の形態 4の各 工程を示す断面図である。 52は高濃度の p型埋め込み層（第 1の埋め込み層）、 53 は低濃度の P型ェピタキシャル層（第 1のェピタキシャル層）であり、その他の構成は 図 7と同一である。
[0076] まず、シリコン基板 42中に p型埋め込み層（第 1の埋め込み層） 52をイオン注入等 により形成した後、 p型ェピタキシャル層（第 1のェピタキシャル層） 53を成長する（図 10A,図 10B参照）。
[0077] 次に、 p型ェピタキシャル層 53中に p型埋め込み層 43と n型埋め込み層 44をイオン 注入等により選択的に形成する（図 10B参照)。
[0078] 次に、 p型ェピタキシャル層（第 1のェピタキシャル層） 53上に n型ェピタキシャル層
(第 2のェピタキシャル層） 45 (例えば膜厚 1 μ m、濃度 5 X 1014cm"3)を成長する（図 10C参照)。ここで、 n型ェピタキシャル層 45の成長時に、薄膜 (例えば約 0. 2 μ ΐη) を成長した後、シラン系の材料ガスの供給をストップしてそのままの状態でしばらくホ 一ルドする力 あるいは一度ェピ炉から取り出した後に、再度ェピタキシャル層 45の 残膜厚分 (例えば約 0. 8 m)を成長させる（ 、わゆるキヤッピングェピタキシャル成 長法)。この場合、埋め込み層力ものオートドーピングをより低減することができる。
[0079] 次!、で、 n型ェピタキシャル層（第 2のェピタキシャル層） 45中にフォトダイオード 40 の領域に P型アノード拡散層（第 1の拡散層） 46と、 NPNトランジスタ 41の領域に n型 ゥエル層 47をイオン注入等により選択的に形成した後、 LOCOS分離層 48を形成す る（図 10D参照)。
[0080] さらに、アノード拡散層（第 1の拡散層） 46上に力ソード層（第 2の拡散層） 49および NPNトランジスタ 41のベース'ェミッタ拡散層を形成する（図 10E参照）。最後にフィ 一ルド膜'電極形成を行って、フォトダイオード 40と NPNトランジスタ 41を形成する（ 図 1 OF参照）。
[0081] まとめると、次のようにいうことができる。 [0082] 光半導体装置の製造方法の実施の形態 1または実施の形態 2または実施の形態 3 において、さらに、前記工程 (a)の前に、前記半導体基板 42の上部に第 1の導電型（ P型)の高不純物濃度の第 1の埋め込み層 52を形成する工程 (fl)と、前記第 1の埋 め込み層 52上に第 1の導電型 (p型）の低不純物濃度の第 1のェピタキシャル層 53 を形成する工程 (f 2)を備える。
[0083] なお、本実施形態において、シリコン基板を用いたが、必ずしもシリコン基板に限定 されるものではなぐ例えば長波長域で広く用いられているゲルマニウム基板やィ匕合 物半導体であってもよい。
[0084] また本発明では、受光素子として pinフォトダイオードを用いた力 アバランシェフォ トダイオード、フォトトランジスタについても適用が可能であることはいうまでもない。ま た、トランジスタとして NPNトランジスタを用いたが、 PNPトランジスタや MOSトランジ スタにつ ヽても適用可能であることは 、うまでもな 、。
[0085] また、本発明では半導体基板および第 1のェピタキシャル層として p型を用いたが、 n型を用いてもょ 、ことは 、うまでもな 、。
産業上の利用可能性
[0086] 本発明は、同一基板上に高速 '高性能のトランジスタと高速 ·高受光感度の受光素 子を集積したいわゆる OEIC等に有用である。

Claims

請求の範囲
[1] 受光素子とトランジスタとが同一基板上に混載された光半導体装置であって、 第 1の導電型の半導体基板上に形成された第 2の導電型の低不純物濃度の第 2の ェピタキシャル層と、
前記第 2のェピタキシャル層に選択的に形成された第 1の導電型の低不純物濃度 の第 1の拡散層と、
前記第 1の拡散層の上部に形成された第 2の導電型の高不純物濃度の第 2の拡散 層とを備え、
前記受光素子は前記第 1の拡散層と前記第 2の拡散層で構成され、前記トランジス タは前記第 2のェピタキシャル層内に形成されており、
前記第 1の拡散層は前記半導体基板と前記第 2のェピタキシャル層の界面に不純 物濃度のピークを持つことを特徴とする光半導体装置。
[2] 受光素子とトランジスタとが同一基板上に混載された光半導体装置であって、 第 1の導電型の半導体基板上部に形成された第 1の導電型の高不純物濃度の埋 め込み層と、
前記埋め込み層上に形成された第 1の導電型の低不純物濃度の第 1のェピタキシ ャノレ層と、
前記第 1のェピタキシャル層上に形成された第 2の導電型の低不純物濃度の第 2 のェピタキシャル層と、
前記第 2のェピタキシャル層に選択的に形成された第 1の導電型の低不純物濃度 の第 1の拡散層と、
前記第 1の拡散層の上部に形成された第 2の導電型の高不純物濃度の第 2の拡散 層とを備え、
前記受光素子は前記第 1の拡散層と前記第 2の拡散層で構成され、前記トランジス タは前記第 2のェピタキシャル層内に形成されており、
前記第 1の拡散層は前記第 1のェピタキシャル層と前記第 2のェピタキシャル層の 界面に不純物濃度のピークを持つことを特徴とする光半導体装置。
[3] さらに、前記第 2のェピタキシャル層内に選択的に形成された第 2の導電型のゥェ ル層を備え、前記トランジスタは前記ゥエル層内に形成されて ヽる請求項 1に記載の 光半導体装置。
[4] さらに、前記第 2のェピタキシャル層内に選択的に形成された第 2の導電型のゥェ ル層を備え、前記トランジスタは前記ゥエル層内に形成されている請求項 2に記載の 光半導体装置。
[5] さらに、前記第 2のェピタキシャル層内に選択的に形成された第 1の導電型のゥェ ル層を備え、前記トランジスタは前記ゥエル層内に形成されて ヽる請求項 1に記載の 光半導体装置。
[6] さらに、前記第 2のェピタキシャル層内に選択的に形成された第 1の導電型のゥェ ル層を備え、前記トランジスタは前記ゥエル層内に形成されている請求項 2に記載の 光半導体装置。
[7] さらに、前記第 1の拡散層の上部に、前記第 2のェピタキシャル層の表面に不純物 濃度のピークを持つ第 1の導電型の第 3の拡散層を備えている請求項 1に記載の光 半導体装置。
[8] さらに、前記第 1の拡散層の上部に、前記第 2のェピタキシャル層の表面に不純物 濃度のピークを持つ第 1の導電型の第 3の拡散層を備えている請求項 2に記載の光 半導体装置。
[9] 受光素子とトランジスタとが同一基板上に混載された光半導体装置の製造方法で あって、
第 1の導電型の半導体基板上に第 2の導電型の低不純物濃度の第 2のェピタキシ ャル層を形成する工程 (a)と、
前記半導体基板と前記第 2のェピタキシャル層の界面に不純物濃度のピークを持 つように、イオン注入により前記第 2のェピタキシャル層内に第 1の導電型の低不純 物濃度の第 1の拡散層を選択的に形成する工程 (b)と、
前記第 1の拡散層の上部に第 2の導電型の高不純物濃度の第 2の拡散層を形成 する工程 (c)と、
前記第 2のェピタキシャル層内に前記トランジスタを選択的に形成する工程 (d)とを 備え、 前記第 1の拡散層と前記第 2の拡散層とで前記受光素子を構成する光半導体装置 の製造方法。
[10] 受光素子とトランジスタとが同一基板上に混載された光半導体装置の製造方法で あって、
第 1の導電型の半導体基板の上部に、この半導体基板の表面に不純物濃度のピ ークを持つ第 1の導電型の低不純物濃度の第 2の埋め込み層を選択的に形成する 工程 (a)と、
前記半導体基板上に第 2の導電型の低不純物濃度の第 2のェピタキシャル層を形 成する工程 (b)と、
前記第 2のェピタキシャル層の上部に前記第 2の埋め込み層に接合する第 2の導 電型の高不純物濃度の第 2の拡散層を形成する工程 (c)と、
前記第 2のェピタキシャル層内に前記トランジスタを選択的に形成する工程 (d)とを 備え、
前記第 2の埋め込み層と前記第 2の拡散層とで前記受光素子を構成する光半導体 装置の製造方法。
[11] さらに、前記工程 (b)と前記工程 (c)の間に、前記第 1の拡散層または前記第 2の 埋め込み層の上部に、前記第 2のェピタキシャル層の表面に不純物濃度のピークを 持つ第 1の導電型の第 3の拡散層を選択的に形成する工程 (e)を備える請求項 9に 記載の光半導体装置の製造方法。
[12] さらに、前記工程 (b)と前記工程 (c)の間に、前記第 1の拡散層または前記第 2の 埋め込み層の上部に、前記第 2のェピタキシャル層の表面に不純物濃度のピークを 持つ第 1の導電型の第 3の拡散層を選択的に形成する工程 (e)を備える請求項 10 に記載の光半導体装置の製造方法。
[13] さらに、前記工程 (a)の前に、前記半導体基板の上部に第 1の導電型の高不純物 濃度の第 1の埋め込み層を形成する工程 (fl)と、前記第 1の埋め込み層上に第 1の 導電型の低不純物濃度の第 1のェピタキシャル層を形成する工程 (f 2)とを備える請 求項 9に記載の光半導体装置の製造方法。
[14] さらに、前記工程 (a)の前に、前記半導体基板の上部に第 1の導電型の高不純物 濃度の第 1の埋め込み層を形成する工程 (fl)と、前記第 1の埋め込み層上に第 1の 導電型の低不純物濃度の第 1のェピタキシャル層を形成する工程 (f 2)とを備える請 求項 10に記載の光半導体装置の製造方法。
[15] 前記第 2のェピタキシャル層は 2段階に分けて成長する請求項 9に記載の光半導 体装置の製造方法。
[16] 前記第 2のェピタキシャル層は 2段階に分けて成長する請求項 10に記載の光半導 体装置の製造方法。
PCT/JP2007/057422 2006-05-24 2007-04-03 光半導体装置およびその製造方法 Ceased WO2007135809A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP07740858A EP2023404A4 (en) 2006-05-24 2007-04-03 OPTICAL SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
US12/302,143 US7863701B2 (en) 2006-05-24 2007-04-03 Optical semiconductor device and method for manufacturing the same
US12/950,378 US7982276B2 (en) 2006-05-24 2010-11-19 Optical semiconductor device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-143986 2006-05-24
JP2006143986A JP2007317768A (ja) 2006-05-24 2006-05-24 光半導体装置およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/302,143 A-371-Of-International US7863701B2 (en) 2006-05-24 2007-04-03 Optical semiconductor device and method for manufacturing the same
US12/950,378 Division US7982276B2 (en) 2006-05-24 2010-11-19 Optical semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2007135809A1 true WO2007135809A1 (ja) 2007-11-29

Family

ID=38723121

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/057422 Ceased WO2007135809A1 (ja) 2006-05-24 2007-04-03 光半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US7863701B2 (ja)
EP (1) EP2023404A4 (ja)
JP (1) JP2007317768A (ja)
CN (1) CN101454906A (ja)
WO (1) WO2007135809A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022071828A (ja) * 2020-10-28 2022-05-16 キヤノン株式会社 光電変換装置、光電変換システム

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227775A (ja) * 2006-02-24 2007-09-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5304797B2 (ja) 2008-12-01 2013-10-02 日本電気株式会社 半導体装置及びその製造方法
JP5131181B2 (ja) * 2008-12-24 2013-01-30 ソニー株式会社 半導体装置の製造方法
JP5493430B2 (ja) * 2009-03-31 2014-05-14 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US9018721B1 (en) * 2010-11-18 2015-04-28 The United States Of America As Represented By The Secretary Of The Navy Beta voltaic semiconductor photodiode fabricated from a radioisotope
US8368159B2 (en) * 2011-07-08 2013-02-05 Excelitas Canada, Inc. Photon counting UV-APD
US9305907B2 (en) * 2013-03-22 2016-04-05 Stmicroelectronics S.R.L. Optoelectronic integrated device including a photodetector and a MOSFET transistor, and manufacturing process thereof
JP6302216B2 (ja) * 2013-11-08 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102528615B1 (ko) * 2014-03-13 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US9671351B2 (en) * 2014-04-24 2017-06-06 Stmicroelectronics S.R.L. Multi-sensor optical device for detecting chemical species and manufacturing method thereof
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base
JP2017037907A (ja) * 2015-08-07 2017-02-16 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
US10658419B2 (en) * 2016-09-23 2020-05-19 Apple Inc. Stacked backside illuminated SPAD array
JP6678549B2 (ja) * 2016-09-27 2020-04-08 株式会社 日立パワーデバイス 半導体装置およびその製造方法、並びに電力変換システム
JP2020009790A (ja) * 2016-11-09 2020-01-16 シャープ株式会社 アバランシェフォトダイオード
IT201700035910A1 (it) * 2017-03-31 2018-10-01 St Microelectronics Srl Dispositivo optoelettronico per la rilevazione selettiva di composti organici volatili e relativo procedimento di fabbricazione
CN111295094A (zh) * 2017-10-09 2020-06-16 泰尔茂比司特生物技术有限公司 冻干容器及使用冻干容器的方法
JP7126361B2 (ja) * 2018-03-08 2022-08-26 三菱電機株式会社 半導体装置、電力変換装置、及び、半導体装置の製造方法
CN110880521A (zh) * 2018-09-06 2020-03-13 夏普株式会社 摄像面板及其制造方法
EP3705907B1 (en) * 2019-03-04 2024-11-27 Infineon Technologies AG Time of flight sensor device and time of flight sensor arrangement
CN115224055A (zh) * 2021-04-21 2022-10-21 谢远达 具有增强感光效果的聚光结构
CN115084298B (zh) * 2022-06-10 2024-02-02 电子科技大学 一种cmos图像传感器及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391959A (ja) * 1989-09-04 1991-04-17 Olympus Optical Co Ltd バイポーラ・ｃｍｏｓデバイスと一体化したフォトダイオード
JPH0482268A (ja) * 1990-07-25 1992-03-16 Sony Corp 半導体装置
JPH09219534A (ja) * 1995-12-06 1997-08-19 Sony Corp 受光素子、光ピツクアツプ及び半導体装置製造方法
JPH09307086A (ja) * 1996-05-16 1997-11-28 Sharp Corp 回路内蔵受光素子
JPH10107243A (ja) * 1996-09-30 1998-04-24 Sharp Corp 回路内蔵受光素子
JP2001135808A (ja) * 1999-11-08 2001-05-18 Sharp Corp 半導体装置およびその製造方法
JP2001284629A (ja) 2000-03-29 2001-10-12 Sharp Corp 回路内蔵受光素子
JP2004119632A (ja) * 2002-09-25 2004-04-15 Sharp Corp 回路内蔵受光素子およびその検査方法
JP2005183722A (ja) 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd 受光素子を有する半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122267A (ja) * 1986-11-12 1988-05-26 Canon Inc 光センサ
DE69637636D1 (de) * 1995-12-06 2008-09-25 Sony Corp Aus einer Fotodiode und einem bipolaren Element bestehende Halbleitervorrichtung und Verfahren zur Herstellung
JPH1041488A (ja) 1996-07-19 1998-02-13 Nec Corp 回路内蔵受光素子
TW423103B (en) * 1997-01-27 2001-02-21 Sharp Kk Divided photodiode
JP4131059B2 (ja) * 1999-08-23 2008-08-13 ソニー株式会社 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
JP3976185B2 (ja) * 2001-10-31 2007-09-12 シャープ株式会社 受光素子、回路内蔵受光素子および光ピックアップ
US6743652B2 (en) * 2002-02-01 2004-06-01 Stmicroelectronics, Inc. Method for making an integrated circuit device including photodiodes
JP2003264309A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 光半導体装置および光半導体装置の製造方法
JP2004172212A (ja) * 2002-11-18 2004-06-17 Sharp Corp 半導体受光装置、これを備えた光学装置および半導体受光装置の製造方法
KR20050001077A (ko) * 2003-06-27 2005-01-06 삼성전기주식회사 수광소자 및 증폭소자가 일체 형성된 반도체 장치 및 그제조방법
JP2007299890A (ja) * 2006-04-28 2007-11-15 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391959A (ja) * 1989-09-04 1991-04-17 Olympus Optical Co Ltd バイポーラ・ｃｍｏｓデバイスと一体化したフォトダイオード
JPH0482268A (ja) * 1990-07-25 1992-03-16 Sony Corp 半導体装置
JPH09219534A (ja) * 1995-12-06 1997-08-19 Sony Corp 受光素子、光ピツクアツプ及び半導体装置製造方法
JPH09307086A (ja) * 1996-05-16 1997-11-28 Sharp Corp 回路内蔵受光素子
JPH10107243A (ja) * 1996-09-30 1998-04-24 Sharp Corp 回路内蔵受光素子
JP2001135808A (ja) * 1999-11-08 2001-05-18 Sharp Corp 半導体装置およびその製造方法
JP2001284629A (ja) 2000-03-29 2001-10-12 Sharp Corp 回路内蔵受光素子
JP2004119632A (ja) * 2002-09-25 2004-04-15 Sharp Corp 回路内蔵受光素子およびその検査方法
JP2005183722A (ja) 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd 受光素子を有する半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022071828A (ja) * 2020-10-28 2022-05-16 キヤノン株式会社 光電変換装置、光電変換システム
JP7551589B2 (ja) 2020-10-28 2024-09-17 キヤノン株式会社 光電変換装置、光電変換システム
US12324265B2 (en) 2020-10-28 2025-06-03 Canon Kabushiki Kaisha Photoelectric conversion apparatus and photoelectric conversion system

Also Published As

Publication number Publication date
US20110062544A1 (en) 2011-03-17
US20090140367A1 (en) 2009-06-04
US7863701B2 (en) 2011-01-04
EP2023404A4 (en) 2009-12-23
CN101454906A (zh) 2009-06-10
EP2023404A1 (en) 2009-02-11
US7982276B2 (en) 2011-07-19
JP2007317768A (ja) 2007-12-06

Similar Documents

Publication Publication Date Title
US7863701B2 (en) Optical semiconductor device and method for manufacturing the same
US8030728B2 (en) Optical semiconductor device
JP3717104B2 (ja) 回路内蔵受光素子
WO2007135810A1 (ja) 光半導体装置およびその製造方法
JP2008235510A (ja) 光半導体装置
US20090032896A1 (en) Optical semiconductor device
US20100282948A1 (en) Optical semiconductor device
US20090261441A1 (en) Optical semiconductor device
TW535286B (en) Circuit-incorporating light receiving device
US7211829B2 (en) Semiconductor photodetector device
CN100449795C (zh) 光电二极管及其制造方法
CN101447524B (zh) 一种穿通效应增强型硅光电晶体管
JP2004087979A (ja) 受光素子およびその製造方法並びに回路内蔵型受光素子
US20040126922A1 (en) Photo diode, opto-electronic integrated circuit device comprising the same, and method for manufacturing the same
JP2005019947A (ja) 受光素子および増幅素子が一体形成された半導体装置およびその製造方法
JP4100474B2 (ja) 光半導体装置及びその製造方法
JP2006210494A (ja) 光半導体装置
JP2001352093A (ja) 半導体受光装置
JP2003037259A (ja) 半導体装置及びその製造方法
JP2005251805A (ja) 半導体受光装置
JP2008187081A (ja) 受光素子
JP2002118280A (ja) 半導体受光装置
JP2002026371A (ja) フォトダイオードおよび受光素子内蔵型集積回路
JP2005183722A (ja) 受光素子を有する半導体装置
JP2005203741A (ja) 光半導体装置及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780018999.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07740858

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2007740858

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12302143

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE