WO2007148490A1 - シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ - Google Patents

シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ Download PDF

Info

Publication number
WO2007148490A1
WO2007148490A1 PCT/JP2007/060103 JP2007060103W WO2007148490A1 WO 2007148490 A1 WO2007148490 A1 WO 2007148490A1 JP 2007060103 W JP2007060103 W JP 2007060103W WO 2007148490 A1 WO2007148490 A1 WO 2007148490A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon wafer
wafer
heat treatment
silicon
bmd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2007/060103
Other languages
English (en)
French (fr)
Inventor
Koji Ebara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to EP07743538.6A priority Critical patent/EP2031647B1/en
Priority to KR1020087030285A priority patent/KR101340003B1/ko
Priority to US12/227,907 priority patent/US8377202B2/en
Publication of WO2007148490A1 publication Critical patent/WO2007148490A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/20—Intrinsic gettering, i.e. thermally inducing defects by using oxygen present in the silicon body
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0143—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising concurrently refilling multiple trenches having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Definitions

  • a wafer surface force is uniformly formed in a defect-free region free from crystal defects up to a certain depth, and an oxygen precipitate having a steep profile is secured and controlled with high accuracy inside the wafer.
  • the present invention relates to a method for producing a silicon wafer and a silicon wafer produced thereby. Background art
  • Si wafers which are materials for semiconductor devices, are generally obtained by growing silicon single crystals by the Czochralski method (hereinafter also referred to as CZ method!).
  • the silicon single crystal can be produced by processing such as cutting and polishing.
  • the silicon single crystal grown by the CZ method in this way may cause an acid-oxide-induced stacking fault called OSF that occurs in a ring shape when subjected to thermal oxidation treatment (for example, 1100 ° CX for 2 hours). is there.
  • OSF acid-oxide-induced stacking fault
  • Japanese Patent Application Laid-Open No. 11-79889 discloses a method for producing a single crystal for obtaining a wafer in which these defects are reduced as much as possible.
  • Figure 5 shows the internal temperature in the direction of the pulling axis in the temperature range from the melting point of silicon to 1350 ° C, where the pulling rate during single crystal growth is V (mmZmin) by the method disclosed in JP-A-11-79889.
  • V the pulling rate during single crystal growth
  • G the average value of the gradient
  • G the defect generation distribution when a single crystal is grown by changing VZG.
  • the temperature distribution G in a single crystal depends on the structure in the CZ furnace (hereinafter referred to as hot zone), and it is known that the distribution hardly changes even if the pulling rate is changed. For this reason, in the case of a CZ furnace with the same structure, VZG will only respond to changes in pulling speed. That is, V and VZG are approximately directly proportional. Therefore, the vertical Pulling speed V is used for the shaft.
  • V In the region where V is relatively fast, it is called COP (Crystal Originated Particle) or FPD (Flow Pattern Defect), which is a collection of hole-type point defects called Vacancy (hereinafter referred to as Va!). Void Grown—in defects exist throughout the crystal diameter, Va—
  • the N region is divided into an Nv region where Va is dominant and a Ni region where I is dominant.
  • L / D Large Dislocation: abbreviations for interstitial dislocation loops, LSEPD, LEPD, etc.), which are considered to be dislocation loops in which I aggregates, exist at low density I—This is called the Rich area.
  • Si wafers usually contain oxygen in a supersaturated state of about 7 to: LO X 10 17 atoms Zcm 3 (jEITA: using a conversion factor by the Japan Electronics Industry Promotion Association). Therefore, a large amount of Grown-in oxygen precipitation nuclei are present in the Si wafer, and when heat treatment is performed by a device process or the like, supersaturated oxygen in the Si wafer is precipitated as oxygen precipitates. Grown—in oxygen precipitation nuclei grow and become apparent. Such oxygen precipitates are called BMD (Bulk Micro Defect).
  • BMD is formed in wafer wafers, and there is no BMD or Grown-in defects near the wafer surface, which is the active area of the device! Denuted Zone (DZ) Both layers must be maintained.
  • DZ Denuted Zone
  • the wafer is put into a heat treatment furnace at 700 ° C, for example, and the temperature rise rate is 5 ° CZmin up to 1000 ° C, and the temperature rise rate is 3 ° CZmin from 1000 ° C to 1200 ° C. After holding at C for 1 hour, lower the temperature to 700 ° C, and then remove the wafer from the furnace.
  • the reason for the temperature rise rate of 700-1000 ° C being 5 ° CZmin is that when the temperature rise is greater than 5 ° CZmin, the Grown-in oxygen precipitation nuclei formed during the ingot pulling process This is because a part of the solution dissolves, and sufficient BMD cannot be formed.
  • this method is effective for eliminating defects on the surface layer because annealing is performed for a long time at a high temperature.
  • the processing cost increases and contamination is likely to occur during the heat treatment.
  • the BMD grows greatly, resulting in a decrease in the mechanical strength of the wafer, and slip is likely to occur during the device process. Or problems such as plastic deformation shielding.
  • STI Shallow Trench Isolation
  • the surface force of the silicon wafer 30 is also formed by embedding SiO 32 by CVD (Chemical Vapor Deposition) after the shallow groove 31 is formed using anisotropic etching.
  • CVD Chemical Vapor Deposition
  • STI33 is formed. An element is formed between STI33.
  • an N-channel MOS transistor 34 and a P-channel MOS transistor 35 are formed, and both are separated by STI 33.
  • This STI33 has a large SU volume and is embedded with SiO.
  • Japanese Patent Laid-Open No. 9-162278 proposes a method in which oxygen atoms are introduced into the lower part of the STI region by ion implantation and then heat-treated to precipitate the implanted oxygen atoms to form a BMD directly under the STI. RU
  • the oxygen concentration needs to be lower than the solid solubility limit. By reducing the oxygen concentration of the surface layer, it is kept below the solid solubility limit.
  • the BMD density and the BMD size distribution in the depth direction which are oxygen precipitates, become a distribution using the oxygen concentration profile from the surface layer as a template, that is, an error function distribution.
  • the BMD depth distribution is an error function distribution
  • a BMD profile that is steep enough to relieve the stress at the bottom of the STI cannot be obtained.
  • the region where the oxygen concentration is high in the radial direction results in the width of the DZ layer becoming narrower, so it is necessary to make the DZ width of this portion deeper than the STI depth. is there.
  • the width of the DZ layer is wider at the low oxygen concentration portion in the plane, the force BMD cannot be formed at a position farther from the bottom of the STI, so the stress at the bottom of the STI cannot be further relaxed. There was a point.
  • the oxygen concentration decreases due to the out-diffusion of oxygen, so that the mechanical strength of the DZ layer formed on the surface layer also decreases.
  • a steep BMD profile cannot be obtained by increasing the BMD size by the above-mentioned high-temperature & long-time heat treatment or by using oxygen out-diffusion. Rapid Thermal Process) can be considered.
  • This RTP treatment means that Si wafer is nitrided atmosphere such as N or NH, or
  • wafers are kept at a high temperature of 1200 ° C in a soot atmosphere.
  • Va injection occurs from the surface, and redistribution due to diffusion of Va and disappearance of I occur while cooling the temperature range from 1200 ° C to 700 ° C at a temperature drop rate of 5 ° CZsec, for example. As a result, Va is unevenly distributed in the bulk.
  • Si wafers with the desired DZ width and depth BMD profile are manufactured by performing oxygen precipitation heat treatment on the wafer.
  • JP-T-2001-517871 discloses another method for forming a DZ layer on the surface layer.
  • the surface of the wafer is heated to about 1000 ° C by irradiating a light pulse from the wafer surface for about 15 seconds, and the surface of the wafer is fixed to a heat sink and maintained at a temperature of less than 900 ° C.
  • This is a method of reducing the temperature distribution by applying force to the back surface and forming a DZ layer near the front surface.
  • the BMD profile at the interface between the DZ layer and ZBMD layer could not be made steep.
  • the present invention has been made in view of the above problems, and an object of the present invention is to make a wafer table that does not eliminate Grown-in defects and oxygen precipitation nuclei in the bulk region of the wafer. Only for the layer, the surface forces that are not affected by variations in oxygen concentration in the wafer plane and between wafers can be obtained by eliminating Grown-in defects and oxygen precipitation nuclei formed in the single crystal growth stage.
  • a silicon wafer manufacturing method capable of uniformly forming a DZ layer with no crystal defects up to a certain depth and ensuring and controlling oxygen precipitates having a steep profile inside the wafer with high accuracy. There is.
  • another object of the present invention is that the oxygen concentration in the DZ layer does not decrease.
  • a DZ layer having a uniform oxygen concentration distribution is uniformly formed over the entire DZ layer, and the inside of the wafer is steep. It is an object of the present invention to provide a silicon wafer in which oxygen precipitates having a profile can be secured and controlled with high accuracy at an earlier stage of the device process.
  • the present invention provides a method for manufacturing a silicon wafer having a defect-free region on a surface layer, and includes at least a surface region of a silicon wafer to be processed having a predetermined depth.
  • a method for producing a silicon wafer is provided, wherein the surface layer is made defect-free by performing a heat treatment at a temperature of 1100 ° C. or more for 0.01 msec or more and lsec or less.
  • a DZ layer can be formed on the surface layer, and in the Balta region, for example, silicon oxide using Grown-in defects and oxygen precipitation nuclei formed during single crystal growth as a template can be used. Therefore, by controlling the pulling conditions and oxygen concentration so that a desired BMD and the like can be obtained during the growth of the silicon single crystal, and implementing the present invention on the silicon wafer from which this single crystal is cut, a desired BMD profile is obtained. It is possible to obtain a silicon wafer having the same.
  • the heating temperature can be set to 1100 ° C or higher, which is lower than the melting point of silicon (1412 ° C). However, the higher the temperature, the shorter the defects and oxygen precipitates. Since it can be dissolved, the temperature is particularly preferably 1200 ° C or higher.
  • the heating temperature is less than 1100 ° C
  • a heat treatment of at least several minutes or more is required to completely eliminate the Grown-in defects.
  • the temperature of the entire wafer is made uniform by heat conduction, the temperature of not only the surface layer but also the temperature of the butter zone rises, and some of the oxygen precipitates of the butter dissolve, resulting in a steep BMD profile. You will not be able to get.
  • an extremely short heat treatment of 0.1 msec or more and 1 sec or less at a high temperature of 1100 ° C or higher is performed only on the surface layer region, so that the entire wafer is heated by heat conduction without heating the butter region.
  • the temperature rise can be prevented, and the BMD profile at the interface between the DZ layer and the ZBM D layer can be made steep.
  • the surface area of the silicon wafer to be processed has a surface layer having a predetermined depth, and the depth is not particularly limited.
  • the surface area is appropriately set according to conditions such as elements formed on the surface and STI. Can be determined to form the DZ layer at the desired depth.
  • the depth can be 20 m or less.
  • the entire silicon wafer to be treated is heated in advance to 500 ° C. or higher and lower than 1100 ° C.! / ⁇ .
  • the entire silicon wafer to be treated is heated to 500 ° C. or more and lower than 1100 ° C. in advance when performing the heat treatment, the pre-heating of the entire wafer is not performed.
  • the heat treatment of the surface layer region can be efficiently performed and heated at a higher temperature, and the heating efficiency of the surface layer can be greatly improved.
  • 700- L In the temperature range of 100 ° C, some of the Grown-in oxygen precipitation nuclei will dissolve, but because of the higher temperature than 500-700 ° C, oxygen diffusion is large. Therefore, it is possible to grow in a shorter time, and it is possible to form a BMD with a small size and a large size.
  • the preheating temperature and time it is possible to control the BMD density and size of the Balta region.
  • oxygen donors formed in the Balta region can be eliminated by performing preheating.
  • the donor killer heat treatment and the DZ layer formation heat treatment can be performed simultaneously, thereby simplifying the process and reducing the cost.
  • the heat treatment can be performed by irradiating the silicon wafer to be processed with a laser beam having a wavelength of 0.3 to 15 m.
  • the laser irradiation area is generally several cm in a laser annealing apparatus. Since the temperature difference between the front and back surfaces of the wafer during irradiation is local, not over the entire surface of the wafer, thermal stress during heating can be reduced, and slippage due to heating can be reduced. The wafer can be effectively prevented from cracking.
  • the temperature can be raised to a high temperature such as 1200 to 1400 ° C in a time of 0.1 msec or less, a large size defect can be sufficiently eliminated in a short time. For this reason, for example, the margin of the pulling speed when pulling up the silicon single crystal that is the source of the silicon wafer to be processed by the Chiyoklalsky method can be expanded, so that the manufacturing cost of the single crystal and thus the silicon wafer can be reduced. it can.
  • the heat treatment can be performed by irradiating the silicon wafer to be processed with a Brewster angle with a laser beam having a wavelength of 0.7 to 15 m.
  • the absorption coefficient of silicon is small, so that the light penetration depth becomes large, and it is heated to a relatively deep position. Therefore, when it is desired to heat only the extreme surface layer, the surface is totally reflected by irradiating light at the Brewster angle, so that only the superficial layer can be heated more effectively.
  • the heat treatment can be performed in a non-acidic atmosphere of argon, hydrogen, or a mixed gas thereof.
  • the equilibrium concentration of oxygen on the surface is lower than that in the acidic atmosphere, so that the outward diffusion of oxygen becomes efficient.
  • the oxygen concentration in the vicinity of the surface can be lowered, and the oxygen precipitation nuclei and Gr own-in defects are more likely to disappear because the oxygen concentration becomes lower than the solid solubility limit earlier, improving the quality especially at the extreme surface layer.
  • the heat treatment atmosphere is hydrogen, the reduction effect further facilitates the dissolution of defects caused by oxygen precipitates, so that the surface quality can be further improved.
  • the heat treatment can be performed in an atmosphere for forming a nitride film of nitrogen or ammonia.
  • the width of the DZ layer can be made narrower than in the case of heating in an atmosphere that does not involve vacancy injection in such a nitride film formation atmosphere.
  • the heat treatment can be performed in an oxygen atmosphere.
  • the DZ layer can be formed by heat treatment at a lower temperature Z for a shorter time.
  • the silicon wafer to be treated is preferably cut out from a silicon single crystal ingot having an oxygen concentration of 7 ppma or more and 20 ppma or less grown by the Tyoklalsky method.
  • the grown-in oxygen precipitate nuclei are present in the single crystal and the silicon wafer from which this force has been cut, so that oxygen precipitate nuclei grow by heat treatment in the device process.
  • a BMD is formed, and a gettering function can be provided.
  • the oxygen concentration is 20 ppma or less, the size of grown-in defects and oxygen precipitate nuclei formed during crystal growth is not unnecessarily large, and the time required for the heat treatment is increased and the cost is increased. Can be prevented. Also, since the degree of supersaturation of the original oxygen is not too high, if the oxygen precipitation nuclei on the surface layer are eliminated according to the present invention, even if heat treatment is performed in the device process, oxygen re-deposits and BMD is formed on the surface. It can be effectively prevented from appearing. [0046] As described above, the oxygen concentration is preferably within the above range so that new oxygen precipitation nuclei are not formed by normal device heat treatment. More preferably, it is 15 ppma or less, and further 13 ppma or less.
  • the silicon wafer to be treated is cut out from a silicon single crystal ingot having a nitrogen concentration of 1 ⁇ 10 to l ⁇ 10 15 atoms / cm 3 grown by the Chiyoklarsky method. preferable.
  • the size of the Grown-in defect can be reduced, so that the temperature is lower than that in the case of nitrogen non-doping. This is effective because surface layer defects can be eliminated by heat treatment.
  • the silicon wafer to be treated is cut out from a silicon single crystal ingot having a carbon concentration of 1 ⁇ 10 16 to 1 ⁇ 10 17 atoms / cm 3 grown by the Chiyoklarsky method. Is preferred.
  • the silicon wafer to be treated be cut from a silicon single crystal ingot of the N region whose entire radial direction is grown by the Chiyoklarsky method.
  • the cut silicon wafer does not have Grown-in defects such as COP and OSF nuclei, and disappears at a lower temperature Z than the Grown in defects.
  • Grown-in defects such as COP and OSF nuclei
  • the silicon wafer to be treated is grown by the Chiyoklalski method. It can be cut from a single crystal ingot and heat-treated at 400-900 ° C for 30 minutes to 4 hours.
  • oxygen precipitate nuclei formed during crystal growth can be grown and new oxygen precipitate nuclei can be formed, thus further increasing the BMD density. Can do.
  • Such heat treatment is advantageous in terms of cost if it is overlapped with donor killer heat treatment.
  • the silicon wafer to be treated is cut out from a silicon single crystal ingot grown by the Chiyoklarsky method and at least 5 ° CZsec in a non-oxidizing atmosphere using a rapid heating and rapid cooling apparatus. Rapid heating to 1100-1300 ° C at the above heating rate,
  • the silicon wafer to be treated has its surface polished.
  • the silicon wafer manufactured by the above-described silicon wafer manufacturing method of the present invention eliminates Grown-in defects and oxygen precipitation nuclei only in a surface layer having a surface force of a predetermined depth.
  • the BMD profile is steep at the interface between the DZ layer and the BMD layer in the Balta region.
  • the present invention only the surface layer that does not eliminate Grown-in oxygen precipitation nuclei and crystal defects of Balta, for example, Grown-in defects and oxygen precipitation nuclei formed in the single crystal growth stage disappear. By doing so, it is possible to uniformly form a DZ layer free from crystal defects up to a certain surface depth without being affected by fluctuations in the oxygen concentration within and between wafers.
  • the oxygen concentration in the DZ layer does not decrease, it has a uniform oxygen concentration distribution throughout the entire DZ layer, so that a DZ layer that does not decrease mechanical strength can be formed uniformly, and a steep profile is formed inside the wafer. It is possible to manufacture a silicon wafer that can ensure and control the oxygen precipitates having high accuracy.
  • FIG. 1 is a flowchart showing an example of a procedure of a method for manufacturing a silicon wafer according to the present invention.
  • FIG. 2 is a schematic view showing an example of a single crystal pulling apparatus that can be used in the method for producing a silicon wafer of the present invention.
  • FIG. 3 is a schematic diagram showing an example of an RTA apparatus that can be used in the silicon wafer manufacturing method of the present invention.
  • FIG. 4 is a schematic view showing an example of a laser annealing apparatus that can be used in the method for producing a silicon wafer of the present invention.
  • FIG. 5 is an explanatory diagram for explaining the change of crystal defects with respect to the pulling rate.
  • FIG. 6 is a schematic view showing a silicon wafer on which STI is formed.
  • FIG. 7 is an explanatory diagram for explaining a temperature profile of a silicon wafer in a conventional silicon manufacturing method using a heat sink.
  • FIG. 8 shows the TDDB measurement results in Example 1 and Comparative Example 1.
  • A Comparative example 1
  • B Implementation Example 1.
  • FIG. 9 is a measurement result showing the relationship between the silicon wafer depth and the oxygen concentration distribution in Example 2 and Comparative Example 3.
  • FIG. 10 is a measurement result showing the relationship between the silicon wafer depth and the BMD density distribution in Example 2 and Comparative Example 3.
  • Tension stress is remarkable. As an effective method to relieve this stress, it is known to form a steep and high-density BMD layer near the bottom of the STI.
  • the decrease in the breakdown voltage of the oxidic film is a portion close to the OSF region in the ⁇ region, that is, no Va aggregation occurs.
  • ⁇ ⁇ region has a relatively high Va concentration region It has been found that this phenomenon occurs remarkably.
  • the oxide film breakdown voltage decreases after rapid thermal processing despite the use of silicon wafers that are entirely in the N region was originally formed by the RTP treatment.
  • FIG. 1 is a flowchart showing an example of an implementation procedure of the silicon wafer manufacturing method of the present invention.
  • the silicon wafer prepared here is not particularly limited, but the quality of the silicon wafer to be processed is determined in advance so that a silicon wafer of a desired quality can be easily obtained by the manufacturing method of the present invention. I can keep it.
  • a silicon wafer to be processed having a desired quality can be obtained.
  • the obtained silicon wafer to be processed is subjected to a heat treatment of not less than 0.01 msec and not more than lsec at a temperature of 1100 ° C or more only in a surface layer region of a predetermined depth from the surface. It is possible to manufacture a silicon wafer with a DZ layer on the surface layer, a BMD layer that works well as a gettering function in the Balta region, and a BMD profile at the interface between the DZ layer and ZBMD layer.
  • a single crystal pulling device as shown in Fig. 2 can be used.
  • the single crystal pulling apparatus 1 includes a pulling chamber 2, a crucible 3 provided in the pulling chamber 2, a heater 4 disposed around the crucible 3, and a crucible for rotating the crucible 3.
  • the holding shaft 5 and its rotation mechanism (not shown), the seed chuck 7 holding the silicon seed crystal 6, the wire 8 pulling up the seed chuck 7, and the winding mechanism for rotating or winding the wire 8 ( (Not shown).
  • a heat insulating material 9 is arranged around the outside of the heater 4.
  • the silicon single crystal 10 is pulled up by the wire 8 from the raw silicon melt 11
  • the rapid heating / rapid cooling apparatus 12 shown in FIG. 3 has a chamber 13 having a quartz force, and heats the silicon wafer 21 in the chamber 13. Heating is performed by a heating lamp 14 arranged so as to surround the chamber 13 from above, below, left and right.
  • the heating lamps 14 can control the power supplied independently.
  • an auto shutter 15 is provided to block outside air.
  • the auto-shutter 15 is provided with a wafer inlet (not shown) that can be opened and closed by a gate valve.
  • the auto shutter 15 has a gas exhaust port 20 so that the furnace atmosphere can be adjusted! / Speak.
  • the silicon wafer 21 is disposed on a three-point support portion 17 formed on the quartz tray 16.
  • a quartz noffer 18 is provided on the gas inlet side of the tray 16 for introduction. Gas can be prevented from directly hitting silicon wafer 21.
  • the chamber 13 is provided with a special temperature measurement window (not shown), and the temperature of the silicon wafer 21 is measured through the special window 19 by a pie meter 19 installed outside the chamber 13. be able to.
  • FIG 4 shows an example of the configuration of the laser annealing device.
  • This laser annealing device 22 is equipped with a laser oscillation source 24 for generating a laser 23 for irradiating the silicon wafer W to be processed, a lens 25, a mirror 26, etc. 23 is irradiated into the chamber 27 through the window 28 and is irradiated onto the surface of the silicon wafer W to be processed placed on the placing table 29.
  • the mounting table 29 can support only a small part of the wafer, for example, only the periphery, not the entire back surface of the silicon wafer. It is only necessary that the silicon wafer W to be processed is supported in a reliable manner so that the laser 23 can be reliably irradiated at a desired position.
  • the chamber 27 is provided with an inlet and an outlet for introducing and discharging atmospheric gas.
  • any of the single crystal pulling apparatus, the RTA apparatus, and the laser annealing apparatus can be the same as the conventional one, and the configuration is not particularly limited.
  • it is a single crystal pulling device, it can be a MCZ pulling device that applies a magnetic field.
  • the silicon wafer to be processed is prepared.
  • the manufacturing method of the present invention as described later, only the surface layer portion of the silicon wafer to be processed is heated to form the DZ layer on the surface layer. Therefore, the BMD profile in the Balta region is the state before the heat treatment, that is, Therefore, it is possible to make the wafer to be of the quality of the wafer when the silicon wafer to be processed is prepared.
  • the silicon wafer to which the silicon single crystal pulled up by the Chiyoklarsky method is cut out is used as the silicon wafer to be treated, the quality of the silicon single crystal In addition, if the cut wafer is heat-treated, the quality of the wafer after the treatment will be reflected.
  • VZG is adjusted by changing pulling speed V (VZG is adjusted by changing G by changing the hot zone).
  • VZG is adjusted by changing G by changing the hot zone.
  • the single crystal to be pulled up can be a single crystal in the entire radial force region.
  • the silicon wafer cut out from this can be assumed that the entire radial direction becomes the N region and no Grown-in defect exists.
  • this N region silicon wafer only oxygen precipitation nuclei exist, which can be eliminated by relatively low temperature heat treatment in a short time, so the cost and processing time required for forming the DZ layer are reduced. Can be further reduced. This is also effective in reducing contamination and reducing slip.
  • the oxygen concentration in the silicon single crystal is set to 7 ppma or more and 20 ppma or less, the heat treatment of only the surface layer region described later without excessive amount or excessive size of the oxygen precipitation nuclei is performed. Later, the annealing time required for the disappearance of the oxygen precipitation nuclei does not increase, which is advantageous in terms of cost.
  • the DZ layer is formed by the heat treatment, it is possible to effectively prevent oxygen from being easily reprecipitated by the heat treatment in the device process and newly generating BMD in the previously formed DZ layer. it can.
  • the Balta region it is possible to sufficiently grow oxygen precipitation nuclei and form a BMD having a gettering function.
  • the inclusion of nitrogen can increase the wafer strength and can suitably prevent the occurrence of slip during heat treatment. Furthermore, since BMD formation is promoted, The control range can be increased.
  • BMD can be formed more in the Balta region by heat treatment in the device process after heat treatment of only the surface layer. It is possible to form devices with higher gettering capabilities. Furthermore, the occurrence of slip can be effectively suppressed.
  • these density adjustments can be performed using a method similar to the conventional method.
  • the nitrogen concentration it is possible to adjust the concentration by introducing nitrogen-doped silicon wafer or the like into the raw material in the crucible using the Tyoklalsky method.
  • the silicon single crystal with the bow I raised by adjusting the Grown-in defects and oxygen concentration can be cut out and used as a silicon wafer to be processed.
  • a silicon wafer to be processed can be obtained by subjecting the cut silicon wafer to the following heat treatment.
  • the cut silicon wafer can be subjected to a heat treatment for 30 minutes to 4 hours in a temperature range of 400 to 900 ° C. using a conventional heat treatment furnace or the like.
  • a heat treatment furnace or the like By performing such heat treatment, it is possible to grow oxygen precipitation nuclei formed during the growth of the single crystal and to form new oxygen precipitation nuclei.
  • Oxygen precipitation is promoted by using the vacancies injected into the wafer as a template by the above RTP treatment.
  • BMD can be controlled.
  • Such control makes it possible to adjust to the desired BMD profile in silicon wafers.
  • the upper limit of the temperature increase rate and temperature decrease rate is not particularly limited, and can be set to obtain a desired BMD profile.
  • the nitrogen diffused in the wafer by RTP treatment is very easy to diffuse, if the entire wafer is heated to 1000 ° C for example as before, not only the surface layer but also the nitrogen of Balta escapes completely by outward diffusion. .
  • the norole is not heated, so the nitrogen of Balta remains without being diffused, and the nitrogen of only the heated surface layer escapes by outward diffusion. . For this reason, it is possible to remove nitrogen in the active region of the device by reducing the wafer intensity of Balta.
  • this silicon wafer by subjecting this silicon wafer to be treated to a heat treatment for not less than 0.01 msec and not more than lsec at a temperature of 1 100 ° C. or higher only on the surface area of a predetermined depth of surface force, It is possible to obtain a silicon wafer in which BMD with gettering capability is sufficiently formed in the bulk region inside the wafer as well as forming a uniform DZ layer without defects. Furthermore, since the density of the BMD changes sharply at the boundary between the DZ layer and the BMD layer, the predetermined depth of the DZ layer is adjusted so that the boundary is located close to the bottom of the STI. If this is done, the stress that significantly acts on the bottom of the STI can be relieved, and it is possible to effectively prevent silicon wafer deformation and slippage.
  • the heat treatment only in the surface layer region can be performed using a flash lamp annealing apparatus or the like, particularly using a laser annealing apparatus as shown in FIG. It is preferable.
  • a laser 23 having a wavelength of 0.3 to 15 / ⁇ ⁇ is oscillated from the laser oscillation source 24, and the surface of the silicon wafer W to be processed placed in the chamber 27 is irradiated with the laser 23. Since the irradiation time at this time is not less than 0. Olmsec and not more than lsec and is extremely short, the temperature rise of the silicon wafer to be treated and the entire W due to heat conduction can be ignored. In the case of heating using such a laser annealing apparatus, the above-mentioned effect that is more preferable can be sufficiently obtained particularly when the heating is performed in a time of 1 msec or more and lsec or less.
  • the laser beam has a wavelength of 0.3 111 or more and less than 0.7 m, more preferably 0.3 to 0.5 m, it is absorbed only by the surface layer having a large absorption coefficient. Can be heated. If the DZ layer is required deeper, the wavelength can be increased.
  • the temperature distribution in the depth direction is determined by the light absorption characteristics, the temperature distribution decreases exponentially from the surface, and a steep temperature profile can be achieved. Can be obtained.
  • the wavelength when the wavelength is 0.7 m or longer, it is in the infrared range and can be heated. Furthermore, if the laser light has a wavelength of 15 m or less, it is possible to suppress a reduction in heating efficiency that does not cause the absorption coefficient to be too small. At the same time, it is possible to prevent the penetration depth from becoming too deep, and it is possible to prevent the BZ from being formed in the vicinity of the device active region by heating to a deeper position and making the DZ layer wider than necessary. When the wavelength is 0 or more in this way, the absorption coefficient becomes relatively small, and the laser beam can be reflected at a shallow position on the surface layer by being incident at a force such as a Brewster angle that is heated to a deeper position.
  • the wavelength, incident angle, and the like of the laser beam can be appropriately determined according to the heating depth of the surface layer.
  • a laser device that is a leaf type apparatus using a laser as a heating source.
  • the stability of the laser and the in-plane uniformity unique to each leaf device can be achieved, so that a stable DZ width is formed compared to the case of using a conventional batch-type heat treatment furnace. There is an advantage that you can.
  • the width of the DZ layer can be adjusted to be narrow.
  • a nitride film formation atmosphere for example, nitrogen or ammonia
  • the width of the DZ layer can be increased. Is possible.
  • the entire silicon wafer to be processed is heated in advance, for example, to 500 ° C or higher and lower than 1100 ° C.
  • the heating efficiency of the surface layer can be greatly improved.
  • the BMD density and its size in the nodal region by controlling the temperature and time of such preheating. For example, if the preheating temperature is 500 to 700 ° C, the BMD density can be increased. On the other hand, if 700 to L: 100 ° C, the BMD density is decreased to form a large BMD. It can be done.
  • the donor killer heat treatment of oxygen in the noble region is performed simultaneously. Simplification of the process and the like can be achieved.
  • a temperature difference between the front surface and the back surface of the wafer is obtained by a method disclosed in JP-A-2001-517871.
  • One example is a method of forming a DZ layer on the surface layer and a BMD layer on the Balta region.
  • Figure 7 shows the temperature distribution in the depth direction of the surface force of the wafer by this conventional method.
  • this conventional method can achieve a non-uniform temperature distribution, but the light pulse is irradiated for several seconds. Therefore, the temperature distribution must decrease linearly and gently (from surface temperature TO to back surface temperature Tl). That is, the BMD increases gradually in the depth direction, and the DZ layer ZBMD interface as in the present invention cannot be obtained, and the stress relaxation at the bottom of the STI cannot be performed.
  • the temperature of the wafer surface is 1000 ° C at the maximum, and the oxygen precipitation nuclei during single crystal growth can be dissolved to some extent, but CO P and OSF Grown-in defects like nuclei can hardly be eliminated.
  • the production method of the present invention can form a steep temperature profile at 1100 ° C or higher without contact with the heat sink, so that Grown-in defects and oxygen precipitates are further reduced. Almost dissolves and can form a sharp and steep BMD profile. Therefore, even if the silicon wafer to be treated was polished on both the front and back surfaces, this heat treatment responded to the recent demand that does not particularly affect the polishing state of the back surface. It is possible to provide silicon wafers.
  • the oxygen out-diffusion is used to lower the oxygen concentration of the surface layer so that the oxygen concentration is lower than the solid solubility limit, the oxygen precipitation nuclei and the grown-in defects disappear.
  • the width and BMD profile are affected by the variation in oxygen concentration in the wafer and the temperature variation in the heat treatment furnace due to the use of the batch heat treatment furnace. It was difficult.
  • the present invention since only the surface layer region is heated to a high temperature so that defects are dissolved below the solid solution limit, dissolution is determined only by the temperature profile, and variation in oxygen concentration is caused.
  • a uniform DZ layer can be formed in-plane or between wafers without being affected by the above.
  • this method since this method is used, it is possible to obtain a DZ layer having a uniform oxygen concentration distribution over the whole without a decrease in oxygen concentration in the DZ layer. Therefore, unlike the conventional method, the mechanical strength in the DZ layer can be prevented from decreasing.
  • the silicon wafer manufacturing method of the present invention has a powerful silicon wafer that cannot be obtained by the conventional method, that is, the surface layer has a DZ layer and a gettering capability in a noble region.
  • a silicon wafer having a BMD layer and a steep BMD profile at the interface of the parenthesized DZ layer and ZBMD layer can be obtained. For this reason, even with the method using STI for element isolation as in recent years, the stress at the bottom of the STI can be sufficiently relaxed due to the steep BMD profile described above. Can be effectively prevented.
  • the defect distribution of this wafer is a wafer that has an Nv region at the center of the wafer and a Ni region at the outer periphery (hereinafter referred to as NvNi mixed wafer).
  • the oxygen concentration is approximately 12ppma (jEITA).
  • the temperature was rapidly raised from room temperature to 1200 ° C at a temperature increase rate of 50 ° CZsec, held for 10 seconds, and then rapidly cooled at a temperature decrease rate of 50 ° CZsec.
  • a gate oxide film having a thickness of 25 nm was formed on each of the silicon wafers of Comparative Example 1 and Example 1, and the oxide film breakdown voltage was measured.
  • FIG. 8 (a) shows the TDDB measurement result of the silicon wafer of Comparative Example 1, that is, the wafer obtained by simply subjecting the NvNi mixed wafer to the RTP treatment.
  • the Nv region of the wafer is within the concentric circle with a radius of 70mm from the center of the wafer, and the Ni region exists outside it.
  • the decrease in TDDB occurs within 30-40mm concentric circles from the center of wafer, and it can be seen that the center of Nv region is decreasing in TDDB.
  • BMD and void type defects are formed by the RTP process in which Va is injected, resulting in a decrease in TDDB. It is thought that has occurred.
  • FIG. 8 (b) shows the TDDB measurement result of the silicon wafer of Example 1, that is, the wafer subjected to laser annealing after the RTP treatment.
  • the TDDB in the Nv region has recovered, and the surface layer became defect-free due to the dissolution of the surface BMD or the void type defects after heat treatment by laser annealing as in the manufacturing method of the present invention. I understand that.
  • Wafers prepared in the same manner as in Comparative Example 2 were put into a heat treatment furnace at 700 ° C in an Ar atmosphere, and the heating rate was 5 ° C Zmin up to 1000 ° C. The temperature was increased to 3 ° CZmin, held at 1200 ° C for 1 hour, then cooled to 700 ° C, and the wafer was taken out of the furnace (Comparative Example 3).
  • Example 2 a wafer prepared in the same manner as in Comparative Example 2 was irradiated with laser light having a wavelength of 0. for 10 msec as in the present invention, and only the surface layer region was heated at 1350 ° C. (Example 2) Comparative Example 3 And for the wafer of Example 2, the oxygen depth profile was measured by SIMS (Fig. 9).
  • the oxygen profile file of the wafer of Comparative Example 3 that was heat-treated at high temperature in an Ar atmosphere is a typical out-diffusion profile, and the oxygen concentration decreased to about 30 m from the surface. Is seen.
  • the oxygen profile differs somewhat depending on whether the wafer loading position during Ar annealing is on the top side Bottom side of the vertical furnace. This is thought to be due to the uneven temperature at the top and bottom sides of the vertical furnace.
  • the oxygen concentration in the DZ layer decreases and the strength decreases, and the oxygen concentration profile varies between wafers. It is difficult to manufacture eha.
  • Example 2 where laser annealing was performed as in the present invention, FIG. As can be seen, the surface force has an almost constant oxygen concentration distribution, which is ideal in terms of strength. There is no difference between wafers as in Comparative Example 3.
  • These wafers are made from silicon single crystal ingots that are nitrogen-doped and have a strong region power, and they do not have Grown-in defects such as COP and OSF. Actually, COP was not detected even when evaluated with a laser scattering type foreign substance inspection device, and the OSF was not detected as a result of selective etching after oxidation.
  • FIG. 10 shows the BMD distribution in the depth direction of the wafers of Comparative Example 3 and Example 2. This is because the wafers of Comparative Example 3 and Example 2 were heat-treated at 800 ° C for 4 hours in N atmosphere.
  • the temperature was raised to 1000 ° C at a rate of 10 ° CZmin. After heat treatment at 1000 ° C for 16 hours, the temperature was lowered to 700 ° C, and the wafer was taken out. Affix to a jig at an angle of 22 ° and perform oblique polishing. Then, selective etching was performed, and the BMD depth distribution was measured using a microscope.
  • this method dissolves only the surface layer at a high temperature by laser irradiation.
  • the method has the advantage that steep and small BMD can be formed at high density.
  • the conventional method is different in the oxygen concentration of wafers, the difference in the thermal history of crystals due to the ingot part, the difference in the size of Grown-in defects and oxygen precipitation nuclei, While the BMD profile and the width of the DZ layer change due to the influence of temperature variations in the heat treatment furnace, the present invention has sufficient defects and defects even if there is a slight difference in oxygen concentration and thermal history of crystals. If margins are provided so that oxygen precipitates can be dissolved and a higher heating temperature or heating time is set within the above-mentioned range, these effects will not be affected, and BMD profiles and DZ with high accuracy Z reproducibility will not be affected. It can be seen that the layer width can be controlled.
  • a wafer prepared in the same manner as in Comparative Example 2 was irradiated with laser light having a wavelength of 0.488 / zm for 10 msec as in the present invention, and only the surface layer region was heat-treated at 1350 ° C. After this, the TD DB was measured, and the oxygen concentration distribution and BMD distribution in the wafer depth direction were measured.
  • the non-defective product ratio in the ⁇ mode was 100%, and a uniform D layer was obtained on the surface layer.
  • the oxygen concentration and ⁇ MD profiles as shown in Example 2 of FIGS. 9 and 10 could be obtained. That is, a wafer having a uniform oxygen concentration distribution over the entire DZ layer and sufficient strength, and a steep BMD profile inside the wafer could be obtained.
  • a wafer prepared in the same manner as in Comparative Example 2 was irradiated with a laser beam having a wavelength of 10. for 10 msec as in the present invention, and only the surface layer region was heat-treated at 1350 ° C. After this, TDD B was measured, and the oxygen concentration distribution and BMD distribution in the wafer depth direction were measured. As a result, in the TDDB measurement, the non-defective product rate in the ⁇ mode was 100%, and the uniform D on the surface layer. Z layer could be obtained. Moreover, the oxygen concentration and BMD profiles as shown in Example 2 of FIGS. 9 and 10 were obtained.
  • a wafer having a uniform oxygen concentration distribution over the entire DZ layer and sufficient strength, and a steep BMD profile inside the wafer could be obtained.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an example, and has any configuration that is substantially the same as the technical idea described in the claims of the present invention and that exhibits the same operational effects. Are also included in the technical scope of the present invention.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　表層に無欠陥領域を有するシリコンウエーハの製造方法であって、少なくとも、被処理シリコンウエーハの表面から所定深さの表層領域のみを１１００°C以上の温度で０．０１ｍｓｅｃ以上１ｓｅｃ以下の熱処理を行って表層を無欠陥化するシリコンウエーハの製造方法。これにより、表面から一定の深さまで結晶欠陥の発生がないＤＺ層を均一に形成し、かつウエーハ内部には急峻なプロファイルを有する酸素析出物を高精度に確保・制御することのできるシリコンウエーハの製造方法が提供される。 　

Description

明 細 書
シリコンゥエーハの製造方法およびこれにより製造されたシリコンゥエーハ 技術分野
[0001] 本発明は、ゥエーハ表面力 一定の深さまで結晶欠陥がない無欠陥領域が均一に 形成され、かつゥエーハ内部には急峻なプロファイルを有する酸素析出物を高精度 に確保 '制御することのできるシリコンゥエーハの製造方法およびこれにより製造され たシリコンゥエーハに関するものである。 背景技術
[0002] 半導体デバイスの材料となるシリコンゥエーハ（以下 Siゥエーハとも言う）は、一般的 にチヨクラルスキー法（Czochralski Method：以下 CZ法とも!、う）によりシリコン単 結晶を成長させ、得られたシリコン単結晶を切断、研磨等の加工工程を施すことによ り作製することがでさる。
[0003] このように CZ法で育成されたシリコン単結晶は、熱酸化処理 (例えば 1100°C X 2 時間）を受けた時にリング状に発生する OSFと呼ばれる酸ィ匕誘起積層欠陥を生じる ことがある。 OSF以外にも結晶育成時に形成され、デバイス性能に悪影響を及ぼす 微細欠陥（以下 Grown— in欠陥という）が存在することが明らかになつてきた。
[0004] そこで、近年これらの欠陥をできるだけ少なくしたゥエーハを得るための単結晶の 製造方法が例えば特開平 11― 79889号公報で開示されて 、る。
図 5は特開平 11— 79889号公報に開示されている方法により単結晶育成時の引 上げ速度を V (mmZmin)とし、シリコン融点から 1350°Cまでの温度範囲における 引上げ軸方向の結晶内温度勾配の平均値を G (°CZmm)とするとき、 VZGを変化 させて単結晶を育成した場合の引上げ速度と欠陥発生分布の関係を示している。
[0005] 一般に、単結晶内の温度分布 Gは CZ炉内の構造 (以下ホットゾーンという）に依存 しており、引上げ速度を変えてもその分布は殆ど変わらないことが知られている。この ため、同一構造の CZ炉の場合は VZGは引上げ速度の変化にのみに対応すること になる。すなわち Vと VZGは近似的には正比例の関係がある。したがって図 5の縦 軸には引上げ速度 Vを用いている。
[0006] Vが比較的高速な領域ではべ一カンシー（Vacancy：以下 Vaと!、う）と呼ばれる空 孔型点欠陥が集合した COP (Crystal Originated Particle)や FPD (Flow Pat tern Defect)と呼ばれる空孔型の Grown— in欠陥が結晶径全域に存在し、 Va—
Rich領域と呼ばれて!/、る。
[0007] そして、少し Vが遅くなると、結晶の周辺力 OSFがリング状に発生し、 Vが低下す るにしたがって OSFは中心に向かってシュリンクしていき、ついには結晶中心で OS
Fは消滅する。
さらに Vを遅くすると、 Vaやインタースティシャルシリコン（Interstitial Silicon:以 下 Iと 、う）と呼ばれる格子間型の点欠陥の過不足が少な 、ニュートラル (Neutral： 以下 Nと 、う）領域が存在する。この N領域は Vaや Iの偏りはあるが飽和濃度以下で あるため、欠陥としては存在しない、あるいは現在の欠陥検出方法では欠陥の存在 が認められな 、ことが判明してきた。
[0008] この N領域は Vaが優勢な Nv領域と Iが優勢な Ni領域に分別される。
更に Vを遅くすると Iが過飽和となり、その結果 Iが集合した転位ループと考えられる L/D (Large Dislocation:格子間転位ループの略語、 LSEPD、 LEPD等）の欠 陥が低密度に存在し、 I— Rich領域と呼ばれている。
[0009] ゥエーハに Va— Rich領域、 OSF領域、 I Rich領域に存在する Grown— in欠陥 が表面に出現するとデバイスの MOS (Metal Oxide Semiconductor)構造を形 成した場合に酸ィ匕膜の耐圧を低下させるなど、デバイス特性に悪影響を及ぼすため ゥエーハ表層にはこのような欠陥が存在しな 、ことが望まれて 、る。
[0010] ところで、 Siゥエーハには通常 7〜： LO X 1017atomsZcm3 (jEITA:日本電子工業 振興協会による換算係数を使用)程度の酸素が過飽和状態で含まれている。そのた め、 Siゥエーハ中には Grown— inの酸素析出核が多量に存在しており、デバイスプ ロセス等で熱処理が施されると、 Siゥエーハ内の過飽和な酸素が酸素析出物として 析出したり、 Grown— inの酸素析出核が成長して顕在化する。この様な酸素析出物 は BMD (Bulk Micro Defect)と呼ばれる。
[0011] この BMDはゥエーハ内のデバイス活性領域に発生すると接合リーク等のデバイス 特性に悪影響を及ぼすため問題となるが、一方でデバイス活性領域以外のバルタ中 に存在すると、デバイスプロセス中に混入した金属不純物を捕獲するゲッタリンダサ イトとして機能するため有効である。
そのため、 Siゥエーハの製造においては、ゥエーハのバルタ中に BMDを形成する とともに、デバイス活性領域であるゥエーハ表面近傍は BMDや Grown— in欠陥が 存在しな!ヽ無欠陥領域 (Denuted Zone；以下 DZ層とも 、う）を維持しなければなら ない。
[0012] 近年、これらの要求に対して、 CZ法によってシリコン単結晶を育成する際に、窒素 をドープすることにより COPの成長を抑制させ、同時に酸素析出が促進されるインゴ ットを製造し、該インゴットからスライス、研磨された鏡面ゥエーハに対してアルゴンガ ス雰囲気中で、高温'長時間（例えば 1200°Cで 1時間）ァニールすることにより表層 付近の COPを消滅させ、バルタには BMDを形成させたゥエーハの製造方法が例え ば特開 2002— 353225号公報に開示されている。
[0013] 該方法はゥエーハを例えば 700°Cで熱処理炉に投入し、 1000°Cまでは昇温速度 を 5°CZminとし、 1000〜1200°Cは 3°CZminの昇温速度として、 1200°Cで 1時間 保持後に 700°Cまで降温させた後、炉よりゥエーハを取り出す。
[0014] 700〜1000°Cの昇温速度が 5°CZminである理由は、昇温が 5°CZminより大き い場合、インゴット引き上げ過程で形成された Grown— inの酸素析出核が昇温過程 で一部溶解してしまうため、十分な BMDを形成できなくなってしまうためである。
[0015] し力しながら、この方法は、高温 ·長時間のァニールを行うため表層の欠陥を消滅さ せるには有効である力 処理コストの増大や、熱処理中に汚染が生じやすい。また、 高温のためスリップが発生しやすい等の問題がある。さらに、高温'長時間熱処理で あるため、 BMDが大きく成長する結果、ゥエーハの機械的強度の低下を招き、デバ イス工程中でスリップが発生しやすくなる。あるいは、塑性変形しゃすい等の問題が めつに。
[0016] また、近年の大多数のデバイスにおいては素子分離のためにシャロ一'トレンチ'ァ イソレーシヨン（Shallow Trench Isolation:以下 STIという）と呼ばれる浅い溝を 形成して素子間を分離する方法が採用されている。図 6はその断面を模式的に示し たものである。
[0017] シリコンゥエーハ 30の表面力も異方性エッチングを用いて浅溝 31が形成された後 、 CVD (Chemical Vapour Deposition)により SiO 32が埋め込まれることにより
2
STI33が形成される。 STI33間に素子が形成される。
[0018] 通常のデバイスにおいては、 N—チャンネル MOSトランジスタ 34と P—チャンネル MOSトランジスタ 35が形成され、両者は STI33によって分離される。
この STI33内部は SUり体積が大きな SiOが埋め込まれているため、一般的には
2
STI33とシリコン界面では引っ張り応力が発生し、この応力により Siゥエーハ 30の変 形やスリップが発生するという問題があった。この応力は STI33の底部で最も顕著に 発生する。
[0019] この STI底部で発生する応力を緩和させるためには、 STI下部のできるだけ近接し た位置に急峻で高密度の BMDや歪層を形成させることが極めて効果的であることが 知られており、例えば特開平 9— 162278号公報には STI領域の下部に酸素原子を イオン注入により導入した後に熱処理して、注入した酸素原子を析出させて STI直下 に BMDを形成させる方法が提案されて 、る。
[0020] 一般的に COPや OSF核、酸素析出物等の酸素関連の欠陥を消滅させるためには 、酸素濃度を固溶限以下にする必要があるため、酸素の外方拡散を利用して表層の 酸素濃度を低下させることにより固溶限以下にしている。
このため、酸素析出物である BMD密度と BMDサイズの深さ方向の分布は表層か らの酸素濃度プロファイルをテンプレートにした分布、すなわち誤差関数分布となる。
BMDの深さ方向の分布が誤差関数分布の場合は、 STI底部の応力を緩和するの に十分に急峻な BMDプロファイルを得ることができない。また、ゥエーハ面内の酸素 濃度分布を考慮すると半径方向でみて酸素濃度が高い領域は DZ層の幅が狭くなつ てしまうため、この部分の DZ幅が STIの深さより深くなるようにする必要がある。一方 、面内の酸素濃度の低い部分は DZ層の幅がより拡がるため、 STI底部からより離れ た位置にし力 BMDを形成できな 、ため、 STI底部の応力をさらに緩和できなくなると いった問題点があった。
この問題点は酸素濃度の面内バラツキゃゥエーハ間のバラツキが大きい程顕著に なる。
また、酸素の外方拡散により酸素濃度が低下してしまうため、表層に形成された DZ 層の機械的強度も低下してしまうといった問題点もあった。
[0021] 上記の高温'長時間熱処理による BMDサイズの増大や酸素の外方拡散を用いる ことにより急峻な BMDプロファイルが得られな 、と 、つた不具合を解決する方法とし て、 Siゥエーハを RTP (Rapid Thermal Process)処理する方法が考えられる。 この RTP処理とは、 Siゥエーハに Nまたは NH等の窒化物形成雰囲気、あるいは
2 3
これらのガスと Ar、 H等の窒化物非形成雰囲気との混合ガス雰囲気中で、例えば 5
2
0°CZsecと ゝつた昇温速度で室温より急速昇温し、 1200°C前後の温度で数十秒程 度加熱保持した後、例えば 50°CZsecと ヽつた降温速度で急速に冷却することを特 徴とする熱処理方法である。
[0022] RTP処理後に酸素析出熱処理を行うことによって、 BMDが形成されるメカニズム 【こつ！ヽて ίま、特開 2001— 203210号公報ゃ特表 2001— 503009号公報【こ詳糸田【こ 記述されている。
ここで、 BMD形成メカニズムについて簡単に説明する。
まず、 RTP処理では、例えば Ν雰囲気中で 1200°Cという高温保持中にゥエーハ
2
表面より Vaの注入が起こり、 1200°Cから 700°Cの温度範囲を例えば 5°CZsecという 降温速度で冷却する間に Vaの拡散による再分布と Iとの消滅が起きる。その結果、バ ルク中には Vaが不均一に分布した状態になる。
[0023] このような状態のゥエーハを例えば 800°Cで熱処理すると高 、Va濃度の領域では 酸素が急速にクラスター化するが、低 、Va濃度の領域では酸素のクラスター化が発 生しない。
この状態で、次いで例えば 1000°Cで一定時間熱処理すると、クラスター化した酸 素が成長して BMDが形成される。このように RTP処理後の Siゥエーハに酸素析出 熱処理が施されると、 RTP処理で形成された Vaの濃度プロファイルに従って、ゥェ ーハ深さ方向に分布を有する BMDを形成することになる。
[0024] したがって、 RTP処理の雰囲気や最高温度、保持時間等の条件を制御して行うこ とにより、 Siゥエーハに所望の Va濃度プロファイルを形成し、その後得られた Siゥェ ーハに酸素析出熱処理を行うことで、所望の DZ幅及び深さ方向の BMDプロフアイ ルを有する Siゥエーハを製造する。
[0025] このように RTP処理の場合は酸素の外方拡散を利用して DZ層を形成するのでは ないが、 RTP処理で新たに Vaを注入し、この Vaの外方拡散を利用して DZ層を形成 するために、根本的に急峻な BMDを形成できな 、。
また酸素濃度のバラツキにより DZ層幅がばらつくという点も、酸素の外方拡散を利 用した方法と差がない。
[0026] 他方で、 RTP処理は短時間熱処理であるので、 BMDサイズが増大しな!、と!/、う利 点がある。し力しながら、熱処理が極めて短時間であるが故に、材料となる Siゥエー ハに COPや LZDのような Grown— in欠陥が存在している場合には、これらの欠陥 を十分に消滅させることができな 、と 、う問題がある。
[0027] すなわち、 Grown— in欠陥を有する Siゥエーハを RTP処理した場合、表層におい て、 BMDに関してはある深さまでは発生していない領域を確保することができるが、 Grown— in欠陥につ!、て言えば、表層の極浅 、領域にぉ 、ては RTP処理で消滅さ せることができるものの、それより深い領域では Grown— in欠陥を消滅させることが できず、存在したままの状態となり、デバイス活性領域全体を無欠陥にすることができ な ヽ。このためデバイス特性が低下してしまうと ヽぅ不具合もあった。
[0028] また、特表 2001— 517871号公報には、表層に DZ層を形成する他の方法が開示 されている。
これは、光パルスをゥエーハ表面から 1 5秒程度照射して表面を 1000°C程度に 加熱し、ゥエーハ裏面はヒートシンクに固定して 900°C未満の温度に維持することに より、ゥエーハ表面力 裏面に向力つて温度分布を減少させ、表面付近に DZ層を形 成する方法である。し力し、このような方法であっても DZ層 ZBMD層界面の BMD プロファイルを急峻なものとすることができなかった。
発明の開示
[0029] 本発明は上記問題点に鑑みなされたものであり、本発明の目的はゥエーハのバル ク領域においては Grown— in欠陥や酸素析出核を消滅させることなぐゥエーハ表 層にお ヽてのみ、単結晶育成段階で形成された Grown— in欠陥や酸素析出核を消 滅させることによって、ゥエーハ面内およびゥエーハ間の酸素濃度のバラツキの影響 を受けること無ぐ表面力も一定の深さまで結晶欠陥がない DZ層を均一に形成し、 かつゥエーハ内部には急峻なプロファイルを有する酸素析出物を高精度に確保 ·制 御することのできるシリコンゥエーハの製造方法を提供することにある。
[0030] また、本発明の別の目的は DZ層内の酸素濃度の低下がなぐ DZ層全体に渡って 均一な酸素濃度分布を有する DZ層が均一に形成され、かつゥエーハ内部には急峻 なプロファイルを有する酸素析出物を、デバイス工程のより早い段階で高精度に確保 '制御することのできるシリコンゥエーハを提供することにある。
[0031] 上記目的を達成するために、本発明は、表層に無欠陥領域を有するシリコンゥエー ハの製造方法であって、少なくとも、被処理シリコンゥエーハの表面力 所定深さの 表層領域のみを 1100°C以上の温度で 0. 01msec以上 lsec以下の熱処理を行って 表層を無欠陥化することを特徴とするシリコンゥエーハの製造方法を提供する。
[0032] このような製造方法であれば、ゥエーハのバルタ領域を高温に加熱することなく表 層のみ高温に加熱することができるため、バルタ領域における Grown— in欠陥およ び酸素析出核や BMDを縮小、消滅、成長等させることなぐ表層においてのみ、そ れらを十分に消滅させることができる。
したがって、表層に DZ層を形成し、バルタ領域においては、例えば単結晶育成時 に形成された Grown— in欠陥や酸素析出核等をテンプレートにしたシリコンゥエー ノ、とすることができる。そのため、シリコン単結晶育成時において所望の BMD等が得 られるように引上げ条件や酸素濃度等を制御し、この単結晶を切り出したシリコンゥェ 一ハに本発明を実施することによって、所望の BMDプロファイルを有するシリコンゥ エーハを得ることが可能である。
[0033] なお、加熱温度については、 1100°C以上であれば良ぐシリコンの融点（1412°C) 以下に設定することができるが、温度が高い程、短時間で欠陥や酸素析出物を溶解 することができるため、特には 1200°C以上とするのが好ましい。
[0034] 一方、加熱温度が 1100°C未満であると、 Grown— in欠陥を完全に消滅させるた めには少なくとも数分以上の熱処理が必要となる。しかしながら、このように数分間の 加熱を行うと、熱伝導によってゥエーハ全体の温度の均一化がすすみ、表層のみな らずバルタ領域の温度も高くなり、バルタの酸素析出物も一部溶解してしまうため、急 峻な BMDプロファイルを得ることができなくなってしまう。
本発明のように、 1100°C以上の高い温度で、 0. 1msec以上 lsec以下の極めて短 時間の熱処理を表層領域にのみ施すことで、バルタ領域を加熱することなぐまた熱 伝導によりゥエーハ全体が高温に上昇することを防止することができて、 DZ層 ZBM D層界面の BMDプロファイルを急峻なものとすることができる。
[0035] なお、この被処理シリコンゥエーハの表面力 所定深さの表層領域とは、特にその 深さは限定されるものではなぐ表面に形成する素子や STI等の条件に応じて適宜 設定することができ、所望の深さに DZ層を形成できるよう決定できる。例えば 20 m 以下の深さとすることができる。
[0036] ここで、前記熱処理を行うときに、前記被処理シリコンゥエーハの全体を予め 500°C 以上 1100°C未満に加熱しておくのが好まし!/ヽ。
このように、前記熱処理を行うときに、被処理シリコンゥエーハの全体を予め 500°C 以上 1100°C未満に加熱しておけば、このようなゥエーハ全体の予備加熱を施してお かない場合よりも、表層領域の熱処理を効率良ぐしかもより高温で加熱することを可 能とし、表層の加熱効率を大幅に改善することができる。
[0037] また、この予備加熱の温度領域のうち、 500〜700°Cの温度領域では、 Grown— i nの酸素析出核の溶解が発生せず、逆に酸素析出核の成長 Z安定ィヒが達成できる とともに、新たな析出核を形成することができるため、この温度領域の温度を制御す ることにより BMDの増加量を制御することが可能である。
[0038] また、 700〜： L 100°Cの温度領域では、 Grown— in酸素析出核を一部溶解してし まうが、 500〜700°Cより高温であるために、酸素の拡散が大きくなるため、より短時 間で成長することができ、 BMD密度を小さぐサイズが大きい BMDを形成することが 可能である。
このように、予備加熱の温度と時間を制御することによって、バルタ領域の BMD密 度とサイズを制御することが可能となる。また、予備加熱を行うことにより、バルタ領域 に形成された酸素ドナーを消滅させることもできる。 これにより、ドナーキラー熱処理と DZ層形成熱処理を同時に処理することができ、 工程の簡素化とコストの低減が図れる。
[0039] また、前記熱処理を、波長が 0. 3〜15 mのレーザー光を前記被処理シリコンゥ エーハに照射して行うことができる。
このように、前記熱処理を、波長が 0. 3〜 15 mのレーザー光を前記被処理シリコ ンゥエーハに照射して行うのであれば、一般的にはレーザーァニール装置において 、レーザー照射面積は数 cm 2以下であり、照射の際のゥエーハ表面と裏面の温度差 の発生は、ゥエーハ全面においてではなく局所的であるため、加熱時の熱応力を小 さくすることができ、加熱によるスリップの発生ゃゥエーハの割れを効果的に防止する ことができる。
[0040] さらには、特には 1200〜1400°Cのような高温に 0. 1msec以下の時間で昇温する ことができるため、サイズが大きな欠陥も短時間で十分に消滅させることができる。 このため、例えば被処理シリコンゥエーハのもととなるシリコン単結晶をチヨクラルス キー法で引上げるときの引上げ速度のマージンを拡げられるため、単結晶ひいては シリコンゥエーハの製造コストの低減を図ることができる。
[0041] また前記熱処理を、波長が 0. 7〜15 mのレーザー光を前記被処理シリコンゥェ ーハにブリュースター角で照射して行うことができる。
波長が 0. 7 m以上の場合はシリコンの吸収係数が小さいため、光の侵入深さが 大きくなり、比較的深い位置まで加熱されることになる。そこで、極表層だけを加熱し たい場合には、光をブリュースター角で照射することにより、極表層で全反射するた め、表層だけをより効果的に加熱することができる。
[0042] このとき、前記熱処理を、アルゴンまたは水素あるいはこれらの混合ガスの非酸ィ匕 性雰囲気中で行うことができる。
このように、前記熱処理を非酸化性雰囲気中で行う場合、表面の酸素の平衡濃度 が酸ィ匕性雰囲気より低いため、酸素の外方拡散が効率的になる。この結果、表面近 傍の酸素濃度を低くすることができ、より早く固溶限以下となるため酸素析出核や Gr own— in欠陥がさらに消滅しやすくなるので、特に極表層での品質の向上を図ること ができる。 また、熱処理雰囲気が水素の場合は、その還元作用により、さらに酸素析出物に起 因する欠陥を溶解しやすくなるため、より表面の品質向上を図ることができる。
[0043] また、前記熱処理を、窒素またはアンモニアの窒化膜形成雰囲気中で行うことがで きる。
このように、前記熱処理を窒化膜形成雰囲気中で行う場合、特表 2001— 503009 号公報に記載されているように、ゥエーハ内部に空孔が効率よく注入され、注入され た空孔が酸素析出を促進することが知られて 、る。
このように空孔注入により酸素析出が促進されると同時に、さらには加熱中の Grow n— in酸素析出核の消滅が抑制される。すなわち、このような窒化膜形成雰囲気では なぐ空孔注入を伴わない雰囲気で加熱した場合と比較して、 DZ層の幅を狭くする ことができる。
[0044] 一方、前記熱処理を、酸素雰囲気中で行うことができる。
このように、前記熱処理を酸素雰囲気中で行う場合、インタースティシャル Si (I)が 注入され、酸素析出核はより溶解しやすくなるので、 DZ層の幅を拡げることが可能と なる。あるいは、より低温 Z短時間の熱処理で DZ層を形成することが可能となる。
[0045] そして、前記被処理シリコンゥエーハを、チヨクラルスキー法により育成された酸素 濃度が 7ppma以上 20ppma以下のシリコン単結晶インゴットから切り出したものとす るのが好ましい。
このように、酸素濃度が 7ppma以上であれば、単結晶およびこれ力も切り出したシ リコンゥエーハ中に Grown— inの酸素析出核が適度に存在しているため、デバイス 工程における熱処理で酸素析出核が成長して BMDが形成され、ゲッタリング機能を 備えることができる。
そして、酸素濃度が 20ppma以下であるので、結晶育成時に形成された Grown— i n欠陥や酸素析出核のサイズが必要以上に大きくなることもなぐ熱処理に要する時 間が長くなつてコストが増大してしまうのを防ぐことができる。また、もともとの酸素の過 飽和度が大きすぎることもないため、本発明によって表層の酸素析出核を消滅させ れば、デバイス工程で熱処理を施しても、酸素が再析出して表面に BMDが出現して しまうのを効果的に防ぐことができる。 [0046] このように、酸素濃度は通常のデバイス熱処理では新たな酸素析出核が形成しな いような上記範囲が好ましい。より好ましくは 15ppma以下であり、さらには 13ppma 以下であると良い。
[0047] また、前記被処理シリコンゥエーハを、チヨクラルスキー法により育成された窒素濃 度が 1 X 10 ~l X 1015atoms/cm3のシリコン単結晶インゴットから切り出したもの とするのが好ましい。
このように、窒素を 1 X 10η〜1 X 1015atoms/cm3の濃度で含有させることにより 、 Grown— in欠陥のサイズを小さくできるため、窒素ノンドープの場合よりもより低温 Z短時間の熱処理で表層の欠陥を消滅させることができるため有効である。
また、窒素を含有させることにより、 BMD形成が促進される点ゃゥエーハの機械的 強度が強くなることも知られており、熱処理時のスリップ発生を抑制できるとともに BM Dの制御範囲を増やすことができるという利点もある。
[0048] また、前記被処理シリコンゥエーハを、チヨクラルスキー法により育成された炭素濃 度が 1 X 1016〜1 X 1017atoms/cm3のシリコン単結晶インゴットから切り出したもの とするのが好ましい。
このように、炭素を 1 X 1016〜1 X 1017atoms/cm3の濃度で含有させれば、デバ イス工程の熱処理でより BMDが形成されやすくなることが知られており有利である。 また酸素がスリップなどの転位を固着する際に炭素が触媒として働き、スリップを抑 ff¾することができる。
[0049] また、前記被処理シリコンゥエーハを、チヨクラルスキー法により育成された半径方 向全面が N領域のシリコン単結晶インゴットから切り出したものとするのが好ま 、。 このように、 N領域単結晶インゴットから切り出したものとすれば、切り出したシリコン ゥエーハには、 COPや OSF核といった Grown— in欠陥は存在せず、その Grown in欠陥より低温 Z短時間で消滅させることができる酸素析出核のみが存在する。こ のため、表層を無欠陥化させる本発明において、熱処理のコストを低減するのに効 果的である。
また、より低温で処理できるため汚染の低減やスリップの面でも有利である。
[0050] また、前記被処理シリコンゥエーハを、チヨクラルスキー法により育成されたシリコン 単結晶インゴットから切り出し、少なくとも、 400— 900°Cで 30分以上 4時間以内の熱 処理を行ったものとすることができる。
このような熱処理を行ったシリコンゥエーハであれば、結晶育成時に形成された酸 素析出核を成長させるとともに、新たな酸素析出核を形成させることができるため、 B MD密度をさらに増加させることができる。
したがって、熱処理温度と時間を適切に制御することにより、より広い範囲の BMD の制御が可能となる。
[0051] このように熱処理の温度を 400°C以上とすることにより、酸素の拡散を適度に起こす ことができ、 BMDを効率良く成長させることができる。
また、熱処理温度を 900°C以下とすることにより、新たに酸素析出核を形成すること ができるとともに、結晶育成段階で形成された酸素析出核の一部を溶解させることな ぐ BMDが減少するのを防ぐことができる。
また、熱処理時間を 4時間以内とすることにより、酸素析出物のサイズが大きくなり すぎず、これの溶解に要する熱処理時間が増大するのを防ぐことができる。
このような熱処理はドナーキラー熱処理と重複させるとコスト面で有利である。
[0052] また、前記被処理シリコンゥエーハを、チヨクラルスキー法により育成されたシリコン 単結晶インゴットから切り出し、少なくとも、急速加熱，急速冷却装置を用いて、非酸 化性雰囲気中で 5°CZsec以上の昇温速度で 1100— 1300°Cまで急速加熱し、 1—
60sec保持後、 5°CZsec以上の降温速度で急速冷却したものとすることができる。
[0053] このような熱処理を行ったシリコンゥエーハであれば、非酸化性雰囲気中で急速加 熱後に急冷することにより、ゥエーハ内部に空孔が注入され、注入された空孔をテン プレートとして酸素析出が促進されてより広い範囲の BMDを形成することができる。
[0054] そして、前記被処理シリコンゥエーハを、表面を研磨カ卩ェしたものとするのが好まし い。
本発明では、例えば前述した従来法のように、加熱時に裏面をヒートシンクに接触 させる必要はなく、そのため表面 (裏面を含む）を研磨加工したゥエーハの特に裏面 の鏡面状態を損なわせずに DZ層を形成して次の工程にかけることができる。したが つて、裏面の鏡面状態が保たれ、デバイス特性がより高いものを提供することが可能 になる。
[0055] 上記の本発明のシリコンゥエーハの製造方法で製造されたシリコンゥエーハは、表 面力も所定深さの表層領域においてのみ、 Grown— in欠陥や酸素析出核を消滅さ せて DZ層が形成されたものであり、かつ、この DZ層とバルタ領域の BMD層の界面 にお 、て BMDプロファイルが急峻なものとなる。
[0056] 以上のように、本発明によって、バルタの Grown— inの酸素析出核や結晶欠陥を 消滅させることなぐ表層のみ例えば単結晶育成段階で形成された Grown— in欠陥 や酸素析出核を消滅させることにより、ゥエーハ面内およびゥエーハ間の酸素濃度 のノ ツキの影響を受けること無ぐ表面力 一定の深さまで結晶欠陥の発生がない DZ層を均一に形成することができる。かつ、 DZ層内の酸素濃度の低下がなぐ DZ 層全体に渡って均一な酸素濃度分布を有するため、機械的強度が低下しない DZ層 が均一に形成でき、さらにゥエーハ内部には急峻なプロファイルを有する酸素析出 物を高精度に確保'制御することのできるシリコンゥエーハを製造することができる。
図面の簡単な説明
[0057] [図 1]本発明のシリコンゥエーハの製造方法の手順の一例を示すフローチャートであ る。
[図 2]本発明のシリコンゥエーハの製造方法に使用できる単結晶引上げ装置の一例 を示す概略図である。
[図 3]本発明のシリコンゥエーハの製造方法に使用できる RTA装置の一例を示す概 略図である。
[図 4]本発明のシリコンゥエーハの製造方法に使用できるレーザーァニール装置の一 例を示す概略図である。
[図 5]引上げ速度に対する結晶欠陥の変化の様子を説明する説明図である。
[図 6]STIを形成したシリコンゥエーハを示す概略図である。
[図 7]ヒートシンクを用いた従来のシリコン製造方法におけるシリコンゥエーハの温度 プロファイルを説明する説明図である。
[図 8]実施例 1と比較例 1における TDDBの測定結果である。（a)比較例 1、（b)実施 例 1。
[図 9]実施例 2と比較例 3におけるシリコンゥエーハの深さと酸素濃度分布との関係を 示す測定結果である。
[図 10]実施例 2と比較例 3におけるシリコンゥエーハの深さと BMD密度分布との関係 を示す測定結果である。
発明を実施するための最良の形態
[0058] 以下では、本発明の実施の形態について説明する力 本発明はこれに限定される ものではない。
シリコンゥエーハの製造においては、ゥエーハのバルタ領域にゲッタリングサイトと なる BMDを形成するとともに、デバイス活性領域となるゥエーハの表層領域では上 記 BMDや結晶欠陥が存在しない DZ層を形成する必要がある。
また、近年では大多数のデバイスにおいて、素子分離のために STIという浅い溝を 形成して素子間を分離する方法が採用されているが、この STI底部では、シリコンゥ エーハの変形やスリップ発生の要因となる STI内部の SiOとシリコンの界面での引つ
2
張り応力が顕著である。この応力を緩和する有効な方法として、 STI底部付近に急峻 で高密度の BMD層を形成することが知られて 、る。
[0059] このように、表層に DZ層、バルタ領域に BMD層が形成され、かつ、 DZ層 ZBMD 層界面において、 BMDプロファイルが急峻であるシリコンゥエーハが求められている 一方、表層に DZ層、バルタ領域に BMD層を有するシリコンゥエーハを得るため、 従来の方法として、例えば酸素外方拡散を利用した方法や RTP処理による方法が 挙げられる。
し力しながら、これらのような方法では、 BMDサイズが大きくなりすぎたり、表層の酸 素濃度の低下により機械的強度が低くなつてしまうことに加え、急峻な BMDプロファ ィルを得られない。
[0060] また、 BMDサイズが増大しにく 、と 、う RTP処理の有効性を利用し、例えば特開 2 001— 203210号公報に開示されて 、る方法により、 Vaや Iの凝集体の存在しな ヽ 単結晶の N領域力 切り出してゥエーハ全面が N領域からなるゥエーハを RTP処理 する方法が考えられる。
この方法の場合は、材料となるシリコン中に Grown— in欠陥が存在しないため、 R TP処理しても問題ないように考えられるが、本発明者が鋭意検討した結果、全面が N領域のシリコンゥエーハを準備しても RTP処理を行った後に酸ィ匕膜耐圧を測定す ると、ゥエーハの Nv領域の酸ィ匕膜耐圧が低下する場合があることを見出した。
[0061] さらに鋭意検討の結果、酸ィヒ膜耐圧の低下は Νν領域の中で、 OSF領域に近い部 分、すなわち Vaの凝集は発生しない Νν領域内ではある力 比較的 Va濃度の高い 領域で顕著に発生することを見出した。
全面が N領域であるシリコンゥエーハを用いているにも拘わらず急速熱処理後に酸 化膜耐圧が低下する原因は明確ではないが、もともと酸素析出物の形成しやすい N V領域が RTP処理により Vaが注入され、より酸素析出しやすくなつたために酸素析出 物、すなわち BMDが表面に出現した力、あるいは RTP処理により注入された Vaと、 もともと Nv領域に存在した Vaの総和が飽和濃度以上になったため、 Vaが凝集し空 孔型欠陥を形成したことが原因であると考えられる。
[0062] したがって全面 N領域のゥエーハを RTP処理したゥエーハの場合においても、 RT P処理することにより表面に出現した酸素析出物あるいは空孔型欠陥といった欠陥を 消滅させる何らかの処理が必要であることが判明した。
[0063] 本発明者は、以上のような問題にっ 、て検討を重ねた結果、前述した問題点の根 本原因はゥエーハ全体を加熱することであると考えた。
すなわち、ゥエーハ全体を例えば 700°C〜1200°Cまで 5°CZmin以上の比較的 早い昇温速度で昇温し、 1200°Cで例えば 1時間保持する場合、表層の欠陥を消滅 させることができるが、同時にノ レクに存在する酸素析出核も消滅させてしまうことに なりゲッタリングに必要な BMD密度が十分に確保できない。
[0064] 逆にバルタの Grown— inの酸素析出核を消滅させな!/、ように昇温速度を 5°CZmi n以下にすると、昇温に要する時間が長くなり、トータルの熱処理時間が長くなるため 酸素析出核が所望のサイズ以上に成長してしまうため、必要以上に大きなサイズの B MDが形成されてしまう。
[0065] この大きなサイズの BMDによるゥエーハの機械的強度の低下や、 BMD自身が応 力発生源になり、ゥエーハの変形やスリップの発生源になるといった問題点や、コスト の増大を招く等の欠点がある。
すなわち、ゥエーハ全体を均一に加熱する熱処理条件で表層の欠陥や酸素析出 核を消滅させることと、バルタの酸素析出核を成長させるという二律背反の現象を制 御しょうとするために大きな制約が生じるのである。
[0066] また、いずれの場合も欠陥消滅には酸素の外方拡散を用いており、深さ方向の酸 素濃度プロファイルをテンプレートした BMD分布となるため、 STI部の応力緩和に必 要な STI底部に近接した位置に急峻な BMDプロファイルを十分に得ることができな い。
そこで、本発明者は表層とバルタを異なる温度で加熱することにより、これらの問題 を解決できると考え、本発明を完成させた。
[0067] 以下、本発明のシリコンゥエーハの製造方法について、図面を参照しながら詳細に 説明する。
図 1に、本発明のシリコンゥエーハの製造方法の実施手順の一例をフローチャート にして示す。
まず、実施手順の全体の流れについて述べる。最初に、被処理シリコンゥエーハの 準備を行う。ここで準備するシリコンゥエーハは特に限定されるものではないが、本発 明の製造方法によって所望の品質のシリコンゥエーハが得られやすいように、予め処 理するシリコンゥエーハの品質を決定しておくことができる。
[0068] 上記のように、被処理シリコンゥエーハを所望の品質（BMDや Grown— in欠陥等） となるようにするには、例えば、被処理シリコンゥエーハの基となるシリコン単結晶イン ゴットをチヨクラルスキー法によって引上げるときの各条件を調節することがあげられ る。
また、さらにはこのシリコン単結晶インゴットから切り出したシリコンゥエーハに、加熱 等の処理を行うことによって、所望の品質を有する被処理シリコンゥエーハとすること ができる。
そして、この得られた被処理シリコンゥエーハに対し、表面から所定深さの表層領 域のみ 1100°C以上の温度で 0. 01msec以上 lsec以下の熱処理を行うことによって 、表層に DZ層、バルタ領域にゲッタリング機能として十分に働く BMD層、さらに DZ 層 ZBMD層界面の BMDプロファイルが急峻なシリコンゥエーハを製造することがで きる。
[0069] ここで、上記各工程に用いることのできる装置について、それぞれ例を挙げて説明 する。
チヨクラルスキー法によりシリコン単結晶を引上げるにあたっては、例えば図 2のよう な単結晶引上げ装置を使用することができる。
図 2に示すように、この単結晶引上げ装置 1は、引上げ室 2と、引上げ室 2中に設け られたルツボ 3と、ルツボ 3の周囲に配置されたヒータ 4と、ルツボ 3を回転させるルツ ボ保持軸 5及びその回転機構（図示せず)と、シリコンの種結晶 6を保持するシードチ ャック 7と、シードチャック 7を引上げるワイヤ 8と、ワイヤ 8を回転又は巻き取る卷取機 構（図示せず)を備えて構成されている。また、ヒータ 4の外側周囲には断熱材 9が配 置されている。
シリコン単結晶 10は、原料のシリコン融液 11からワイヤ 8によって引上げられている
[0070] 次に、上記のような単結晶引上げ装置 1によって引上げられたシリコン単結晶 10を 切り出したシリコンゥエーハに例えば急速加熱 ·急速冷却を施すための装置につい て述べる。
図 3の急速加熱'急速冷却装置 12は、石英力もなるチャンバ一 13を有し、このチヤ ンバー 13内でシリコンゥエーハ 21を熱処理するようになっている。加熱は、チャンバ 一 13を上下左右から囲繞するように配置される加熱ランプ 14によって行う。この加熱 ランプ 14はそれぞれ独立に供給される電力を制御できるようになつている。
[0071] ガスの排気側は、オートシャッター 15が装備され、外気を封鎖している。オートシャ ッター 15は、ゲートバルブによって開閉可能に構成される不図示のゥエーハ揷入口 が設けられている。また、オートシャッター 15にはガス排気口 20が設けられており、 炉内雰囲気を調整できるようになって！/ヽる。
そして、シリコンゥエーハ 21は石英トレィ 16に形成された 3点支持部 17の上に配置 される。トレイ 16のガス導入口側には、石英製のノッファ 18が設けられており、導入 ガスがシリコンゥエーハ 21に直接当たるのを防ぐことができる。
また、チャンバ一 13には不図示の温度測定用特殊窓が設けられており、チャンバ 一 13の外部に設置されたパイ口メータ 19により、その特殊窓を通してシリコンゥエー ハ 21の温度を測定することができる。
[0072] また、被処理シリコンゥエーハに例えばレーザーによって表層領域のみに熱処理を 施す装置を以下に説明する。
図 4にレーザーァニール装置の構成の一例を示す。このレーザーァニール装置 22 には、被処理シリコンゥエーハ Wに照射するレーザー 23を発生させるレーザー発振 源 24、レンズ 25、ミラー 26等を備えており、これらによってチャンバ一 27方向へ導か れたレーザー 23は、窓 28を介してチャンバ一 27内に照射され、載置台 29上に載置 された被処理シリコンゥエーハ Wの表面に照射されるようになっている。なお、載置台 29は、シリコンゥエーハの裏面全体を支えるものではなぐゥエーハのごく一部、例え ば周辺部のみを支持するものとすることができる。被処理シリコンゥエーハ Wを確実 に支持し、所望の位置にレーザー 23を確実に照射することができるよう支持されて 、 れば良い。また、チャンバ一 27には雰囲気ガスを導入および排出するための導入口 や排出口が設けられている。
[0073] このように、上記の単結晶引上げ装置、 RTA装置、レーザーァニール装置はいず れも従来と同様のものとすることができ、特にその構成は限定されるものではない。例 えば、単結晶引上げ装置であるならば、磁場を印加する MCZ法による引上げ装置と することちでさる。
[0074] 以下、図 1のフローチャートの各工程についてさらに詳述する。
前述したように、まず、被処理シリコンゥエーハの準備をする。本発明の製造方法で は、後述のように、この被処理シリコンゥエーハの表層部のみ加熱して表層に DZ層 を形成するため、バルタ領域における BMDプロファイル等は、加熱処理前の状態、 すなわち、被処理シリコンゥエーハを準備した段階のゥエーハの品質のものとするこ とがでさる。
したがって、チヨクラルスキー法によって引上げたシリコン単結晶を切り出したシリコ ンゥエーハを被処理シリコンゥエーハとするのであれば、そのシリコン単結晶の品質 が反映され、また、切り出したゥエーノ、に加熱処理等を施したものであれば、その処 理後のゥエーハの品質が反映されることになる。
[0075] このように、この被処理シリコンゥエーハの準備段階にぉ 、て、所望の BMDプロフ アイル等の品質が得られるように、被処理シリコンゥエーハの品質を決定しておくと良 い。
例えば、図 2に示す単結晶引上げ装置 1を用いてシリコン単結晶を引上げるとき、 引上げ速度 Vを変化させることにより VZGを調整して (ホットゾーンの変更によって G を変更することにより VZGを調整しても良い）、引上げる単結晶を径方向全面力 領 域の単結晶とすることが可能である。当然、これから切り出したシリコンゥエーハは、 径方向全面が N領域となり、 Grown— in欠陥が存在しないものとすることができる。 この N領域のシリコンゥエーハには酸素析出核のみが存在することになり、これは比 較的低温 '短時間の熱処理で消滅させることができるため、 DZ層の形成に要するコ ストや処理時間を一層低減することができる。これは、汚染の低減やスリップ発生の 抑制にも効果的である。
[0076] ここで、このシリコン単結晶中の酸素濃度を 7ppma以上 20ppma以下とすれば、酸 素析出核の量が多すぎたり、サイズが大きすぎたりすることなぐ後述の表層領域の みの熱処理後において、酸素析出核の消滅に要するァニール時間が長くなつてしま うこともなくコスト面で有利である。また、該熱処理によって DZ層が形成された後、デ バイス工程の熱処理で酸素が容易に再析出し、先に形成した DZ層に新たに BMD が発生してしまうのを効果的に防ぐことができる。一方で、バルタ領域において、十分 に酸素析出核を成長させてゲッタリング機能を有する BMDを形成することが可能で ある。
[0077] また、窒素濃度が 1 X 10 ~l X 1015atomsZcm3のシリコン単結晶とすれば、 Gr own— in欠陥のサイズを小さくすることができ、そのため窒素ドープしない場合よりも より低温 ·短時間のァニールで表層領域の欠陥を消滅させて DZ層を得ることが可能 である。
また、窒素の含有により、ゥエーハ強度を増すことができ、熱処理時のスリップ発生 を好適に防止することができる。さらには、 BMD形成が促進されることから、 BMDの 制御範囲を増やすことができる。
[0078] そして、炭素濃度が 1 X 1016〜1 X 1017atomsZcm3のシリコン単結晶とすれば、 表層のみの熱処理後、デバイス工程での熱処理で、よりバルタ領域で BMDが形成さ れやすぐゲッタリング能力がより高いデバイスを形成することが可能である。さらには スリップの発生を効果的に抑止することができる。
なお、これらの濃度の調整は従来と同様の方法を用いて行うことができる。例えば 窒素濃度であれば、チヨクラルスキー法にぉ 、て窒素ドープされたシリコンゥエーハ 等をルツボ内の原料に投入してその濃度を調整することができる。
[0079] このようにして Grown— in欠陥や酸素濃度等を調整して弓 I上げられたシリコン単結 晶を切り出し、これを被処理シリコンゥエーハとして用いることができる。
また、さらには、切り出したシリコンゥエーハに対して以下のような熱処理を施したも のを被処理シリコンゥエーハとすることができる。
すなわち、例えば、切り出したシリコンゥエーハに、従来の熱処理炉等を用いて、 4 00— 900°Cの温度範囲で 30分以上 4時間以内の熱処理を施すことができる。このよ うな熱処理を行うことによって、単結晶の育成時に形成された酸素析出核を成長させ るとともに、新たな酸素析出核を形成することができるため、この後に表層領域のみ の熱処理を施せば、バルタ領域においてゲッタリング能力を有する BMDをより高密 度に有し、表層領域には DZ層が形成されたシリコンゥエーハを製造することができる 。上記のような温度 ·時間範囲であれば、酸素析出核の成長や形成は適度なもので あり、表層領域のみの熱処理に要するコストや処理時間を増大させずに済むので効 果的であるし、また、逆にノ レク領域の酸素析出核を必要以上に溶解させてしまうこ ともない。
[0080] あるいは、例えば図 3に示すような急速加熱 ·急速冷却装置 12を用い、非酸化性雰 囲気のもと、 5°CZsec以上の昇温速度で 1100— 1300°Cまで急速加熱し、 1 60s ec保持後、 5°CZsec以上の降温速度で急速冷却する RTP処理を施すことが可能で ある。
上記 RTP処理によりゥエーハ内部に注入される空孔をテンプレートとして酸素の析 出が促進されるため、この RTP処理の急速加熱等の処理条件を調整することにより、 BMDの制御を行うことができる。このような制御により、シリコンゥエーハにおいて、所 望の BMDプロファイルに調整することが可能になる。昇温速度、降温速度の上限は 特に限定されず、所望の BMDプロファイルが得られるよう設定できる。
なお、一般に、 RTP処理でゥエーハ中に拡散した窒素は、ゥエーハ強度を高める 一方で、表面に存在するとデバイス特性に悪影響を及ぼすことが懸念されるため、表 層には存在しな 、がバルタ中には存在することが好まし!/、。
そして、 RTP処理でゥエーハ中に拡散した窒素は極めて拡散しやすいため、従来 のようにゥエーハ全体を例えば 1000°Cに加熱すると、表層だけでなくバルタの窒素 も外方拡散で完全に抜けてしまう。他方、本発明によって、後述するように表層だけ を加熱する場合は、ノ レクは加熱されな 、ためバルタの窒素は拡散されずに残存し 、加熱された表層のみの窒素が外方拡散で抜ける。このため、バルタのゥエーハ強 度を低下させることなぐし力もデバイス活性領域の窒素を除去することができる。
[0081] 以上のようにして、ゥエーハの品質（Grown— in欠陥の密度や、バルタ領域の BM D密度等）が所望の品質になるように、チヨクラルスキー法によって各種条件を調整し て引上げたシリコン単結晶力 切り出したシリコンゥエーノ、、あるいは、そのシリコンゥ エーハにさらに熱処理を施したものを被処理シリコンゥエーハとすれば、被処理シリ コンゥエーハを、例えば径方向全面が N領域であり、少なくともバルタ領域に BMDが 十分に形成されたものとすることができる。
[0082] したがって、この被処理シリコンゥエーハに、表面力 所定深さの表層領域のみを 1 100°C以上の温度で 0. 01msec以上 lsec以下の熱処理を行うことにより、所定深さ の表層領域が無欠陥化されて均一な DZ層が形成されるとともに、ゥエーハ内部のバ ルク領域ではゲッタリング能力を備えた BMDが十分に形成されたシリコンゥエーハを 得ることが可能である。さらには、この DZ層と BMD層の境界においては BMDの密 度が急峻に変化しているので、この境界が STI底部の近接した位置になるように上記 DZ層の所定深さを調整しておけば、 STI底部に顕著に働く応力を緩和することがで き、シリコンゥエーハの変形やスリップの発生を効果的に防止することが可能である。
[0083] このような表層領域のみにおける熱処理は、フラッシュランプアニール装置等を用 いて行うこともできる力 特には例えば図 4のようなレーザーァニール装置を用いて行 うのが好ましい。
レーザー発振源 24より、例えば 0. 3〜15 /ζ πιの波長のレーザー 23を発振させ、チ ヤンバー 27内に載置された被処理シリコンゥエーハ Wの表面にレーザー 23を照射 する。このときの照射時間は 0. Olmsec以上 lsec以下であり極めて短時間であるの で、熱伝導による被処理シリコンゥエーノ、 W全体の温度上昇は無視できる。このよう なレーザーァニール装置を用いて加熱する場合、特には、 1msec以上 lsec以下の 時間で行えばより好ましぐ前述の効果を十分に得ることができる。
波長が 0. 3 111以上0. 7 m未満、より好ましくは 0. 3〜0. 5 mのレーザー光で あれば、吸収係数が大きぐ表層でのみ吸収されるため、表層のみを効率的に加熱 することができる。より深い位置まで DZ層が必要な場合は、波長を長くすることができ る。
この場合、深さ方向の温度分布は光の吸収特性で決定されるため、温度分布は表 面より指数関数的に減少し、急峻な温度プロファイルを達成することができるため、急 峻な BMDプロファイルを得ることができる。
逆に、波長が 0. 7 m以上の場合は、赤外の範囲であり加熱が可能である。さらに は、波長が 15 m以内のレーザー光であれば、吸収係数が小さすぎることもなぐ加 熱効率が低減するのを抑制できる。同時に侵入深さが深くなりすぎるのを抑えること ができ、より深い位置まで加熱され、 DZ層が必要以上に広くなり、デバイス活性領域 の近傍に BMDが形成できなくなるのを防ぐことができる。なお、このように波長が 0. 以上のとき、比較的吸収係数が小さくなり、より深い位置まで加熱される力 例 えばブリュースター角で入射させることにより、レーザー光は表層の浅い位置で全反 射するため、表層だけを効率的に加熱することができる。また、全反射した位置より深 V、位置では光が侵入しな 、ため、より急峻な温度分布が得られると!、うメリットがある。 さらには波長が 10 m程度であるが高出力である市販の COレーザーが利用でき
2
るというメリットがある。
表層の加熱する深さ等に応じてレーザー光の波長や入射角等を適宜決定すること ができる。
このように、例えば加熱源としてレーザーを用いた毎葉式装置であるレーザーァ- ール装置を用いた場合は、レーザーの安定性と毎葉装置特有の面内均一性を達成 できるため、従来のバッチ式熱処理炉を用いた場合と比較して、安定した DZ幅を形 成できるという利点がある。
この結果、面内均一な DZ層を有し、高いゲッタリング能力と STI底部の応力緩和能 力を兼ね備えたゥエーハを得ることができる。
[0085] 上記のような表層領域の熱処理のとき、アルゴンまたは水素、あるいはこれらの混 合ガスといった非酸ィ匕性雰囲気中で行えば、シリコンゥエーハ表層の酸素析出核や Grown— in欠陥をより消滅しやすくすることができる。
また、例えば窒化膜形成雰囲気中（例えば窒素やアンモニア）で行うことにより、 DZ 層の幅が狭くなるよう調整することができるし、一方、酸素雰囲気中で行えば、 DZ層 の幅を拡げることが可能である。
これらの雰囲気は、製造するシリコンゥエーハの所望の品質によって自由に適宜決 定することができる。
[0086] なお、この表層領域のみの熱処理を行うにあたり、被処理シリコンゥエーハの全体 を予め例えば 500°C以上 1100°C未満に加熱しておくのが好ましい。ゥエーハを予 め炉内で 500°Cから 1100°Cに予備加熱してフラッシュランプやレーザーのパルス光 を表面に照射することによって、表層の加熱効率を大幅に改善することができ、予備 加熱がない場合よりも、効率良ぐし力もより高温まで加熱し易くすることができる。 特には、表層領域のみの熱処理をフラッシュランプアニール装置を用いて行う場合 に有効である。これは、一瞬の閃光照射だけでは 1100°C以上の高温に昇温し難い フラッシュランプアニール装置の場合であっても、このような予備加熱により 1100°C 以上の高温に容易に加熱することができるようになるからである。
[0087] また、上述したように、このような予備加熱の温度、さらには時間を制御することによ つて、ノ レク領域における BMD密度やそのサイズを制御することが可能になる。例 えば、予備加熱の温度が 500〜700°Cであれば BMD密度を大きくすることができ、 一方 700〜： L 100°Cであれば、 BMD密度を小さくし、サイズの大きな BMDを形成す ることがでさる。
また、予備加熱を行うことによって、ノ レク領域の酸素のドナーキラー熱処理を同時 に行うことができ工程の簡素化等を図ることができる。
[0088] このような本発明のシリコンゥエーハの製造方法に対し、従来の方法としては、例え ば特表 2001— 517871号公報に開示された方法によって、ゥエーハの表面と裏面 とで温度差を形成して表層に DZ層、バルタ領域に BMD層を形成する方法が挙げら れる。このような従来法によるゥエーハの表面力 の深さ方向への温度分布を図 7に 示す。この図から明白なように、この従来法は不均一な温度分布を達成することはで きるが、数秒間、光パルスを照射するために、熱伝導の影響によって、表面から裏面 に向カゝつて温度分布が直線的に緩やかに減少せざるを得な 、（表面温度 TOから裏 面温度 Tl)。すなわち、 BMDは深さ方向に緩やかに増加することになり、本発明の ように DZ層 ZBMD界面が急峻なものが得られず、 STI底部の応力緩和をすること ができない。
[0089] また、ゥエーハの裏面をヒートシンクと接触させる必要があるため、接触部分で傷や 汚れが発生しやすぐヒートシンクの部材力 の汚染を受ける可能性がある。
近年では、デバイスの作製にあたり、ゥエーハ表面のみならず裏面も鏡面に研磨し た両面研磨ゥエーハが採用されつつあるため、上記のように、裏面をヒートシンクに 接触させることは、鏡面状態を大きく損なうので大きな問題となる。
[0090] また、特表 2001— 517871号公報の従来法では、ゥエーハ表面の温度は最高で 1000°Cであり、単結晶育成時の酸素析出核はある程度溶解することはできるが CO Pや OSF核のような Grown— in欠陥はほとんど消滅させることができない。
このため、表層領域を DZ層にするには、 Grown— in欠陥のない単結晶を使う必要 があり、結晶コストの増大を招くといった問題点や、 Grown— in酸素析出核のサイズ を小さくする必要力 低酸素ゥエーハを用いる等の制約があった。
[0091] 一方、本発明の製造方法では、従来法とは異なり、ヒートシンクとの接触なしに 110 0°C以上でかつ急峻な温度プロファイルを形成できるため、 Grown— in欠陥や酸素 析出物をより溶解しやすぐかつ急峻な BMDプロファイルを形成することができる。し たがって、被処理シリコンゥエーハが表面および裏面の両面を研磨カ卩ェしたものであ つても、この熱処理において特にその裏面の研磨状態に影響を与えることがなぐ近 年の需要に応えたシリコンゥエーハを提供することが可能である。 [0092] また、酸素外方拡散を利用して表層の酸素濃度を低下させて固溶限以下の酸素 濃度にして酸素析出核や Grown— in欠陥を消滅させる前述した従来法では、 DZ層 の幅や BMDプロファイルは、ゥエーハ内の酸素濃度のバラツキの影響や、バッチ式 熱処理炉を用いるために熱処理炉内の温度バラツキの影響を受けてしまうため、そ れらを均一なものとするのが困難であった。
[0093] し力しながら、本発明では、表層領域のみを高温にすることにより、酸素を固溶限以 下にして欠陥を溶解させるため、溶解は温度プロファイルでのみ決定され、酸素濃度 のバラツキの影響を受けずに面内あるいはゥエーハ間で均一な DZ層を形成できる。 また、このような方法であることから、 DZ層内の酸素濃度の低下がなぐ全体に渡つ て均一な酸素濃度分布を有する DZ層を得ることができる。したがって、従来法とは異 なり、 DZ層内の機械的強度が低下するのを抑制することができる。
[0094] 以上のように、本発明のシリコンゥエーハの製造方法によって、従来法では得ること ができな力つたシリコンゥエーノ、、すなわち表層に DZ層、ノ レク領域にゲッタリング 能力を有する BMD層を有し、かっこの DZ層 ZBMD層の界面の BMDプロファイル が急峻なシリコンゥエーハを得ることができる。このため、近年のように素子分離のた めに STIを用いる方法であっても、上記の急峻な BMDプロファイルのため STI底部 の応力を十分に緩和することができ、シリコンゥエーハの変形やスリップを効果的に 防止することができる。
[0095] 以下、本発明を実施例によりさらに詳細に説明するが、本発明はこれに限定されな い。
(実施例 1 ·比較例 1)
特開平 11— 79889号公報に開示されている方法により、直径が 210mm程度にな るように制御しながら、引上げ速度を 0. 7mmZminから 0. 5mmZminまで連続さ せて変化させたシリコン単結晶インゴットの育成を行った。
この場合の引上げ軸に平行な断面の欠陥分布は図 5のようになった。
同一のホットゾーン（炉内構造）の CZ炉を用いて、引き上げ速度が 0. 570mm/m in (図 5の B— Bの位置）になるように制御しながら Si単結晶インゴットを引上げ、径方 向に切り出しゥエーハを準備した。すなわち、このゥエーハの欠陥分布はゥエーハ中 心部に Nv領域があり、その外周部に Ni領域カゝらなるゥエーハ（以下 NvNi混在ゥェ ーハという）である。
酸素濃度はおよそ 12ppma (jEITA)である。
[0096] このように得られた NvNi混在ゥエーハを準備し、市販の急速加熱 ·急速冷却装置（ RTA装置）（Steag社製八3丁ー2800)を用ぃて?《1流量 0. 5lZminと Ar流量 41Z
3
minの混合雰囲気中で 50°CZsecの昇温速度で室温より 1200°Cまで急速昇温し、 10秒間保持後、 50°CZsecの降温速度で急速に冷却した。
その後、一方はそのままとし (比較例 1)、他方は、本発明のシリコンゥエーハの製造 方法のように、 0. 8 mの波長のレーザー光を 10msec照射し、表層領域のみを 13 50°Cに加熱した (実施例 1)。
この比較例 1と実施例 1のシリコンゥエーハそれぞれに、厚さ 25nmのゲート酸ィ匕膜 を形成後、酸化膜耐圧を測定した。
[0097] 図 8 (a)は、比較例 1のシリコンゥエーノ、、すなわち NvNi混合ゥエーハを RTP処理 しただけのゥエーハの TDDB測定結果である。該ゥエーハの Nv領域はゥエーハ中 心から半径 70mmの同心円内の範囲であり、その外側には Ni領域が存在している。 TDDB低下はゥエーハ中心から 30— 40mmの同心円内で発生しており、 TDDBは Nv領域の中心部が低下していることがわかる。このように、被処理シリコンゥエーハと して径方向全面が N領域のものを準備したとしても、 Vaが注入される RTP処理により 、 BMDや空孔型欠陥が形成されてしまい、 TDDBの低下が発生してしまったと考え られる。
[0098] 一方、図 8 (b)は、実施例 1のシリコンゥエーノ、、すなわち RTP処理後にレーザーァ ニールを施したゥエーハの TDDB測定結果である。 Nv領域の TDDBが回復してお り、本発明の製造方法のように、レーザーァニールによる熱処理を行い、表面の BM Dあるいは空孔型欠陥が溶解したことにより、表層が無欠陥になったことが分かる。
[0099] (実施例 2·比較例 2、 3)
特開平 11— 79889号公報に開示されている方法によりシリコン単結晶を育成する 際に窒素濃度が 5 X 1013Zcm3でかつ全面が N領域になる VZGを選定し、同一の ホットゾーンの CZ炉を用いて、選定した VZGになるように引き上げ速度を制御しな 力 Sら Si単結晶インゴットを弓 I上げ、径方向に切り出しゥエーハを準備した (比較例 2)。 このゥエーハの欠陥分布はゥエーハ全面が N領域であり、酸素濃度がほぼ 12ppm a (jEITA)である。
[0100] 比較例 2と同様にして準備したゥエーハを、 Ar雰囲気中、 700°Cで熱処理炉に投 入し、 1000°Cまでは昇温速度を 5°CZminとし、 1000〜1200°Cは 3°CZminの昇 温速度として、 1200°Cで 1時間保持後に 700°Cまで降温させた後、炉よりゥエーハ を取り出した (比較例 3)。
また、比較例 2と同様にして準備したゥエーハを、本発明のように、 0. の波長 のレーザー光を 10msec照射し、表層領域のみ 1350°Cで加熱処理した（実施例 2) 比較例 3と実施例 2のゥエーハについて、酸素の深さ方向分布を SIMSで測定（図 9)を行った。
[0101] 図 9から明白なように、 Ar雰囲気中で高温熱処理した比較例 3のゥエーハの酸素プ 口ファイルは典型的な外方拡散のプロファイルであり、表面から 30 m程度まで酸素 濃度の低下が見られる。
また Arァニール処理を行う際のゥエーハの仕込み位置が縦型炉の Top側力 Botto m側かの違いによって、酸素プロファイルは多少異なっていることが分かる。これは、 縦型炉の Top側と Bottom側での温度の不均一が生じていたことが原因であると考 えられる。
ゥエーハの強度は酸素濃度が高くなるほど増すことが知られており、表層の酸素濃 度の低下は、すなわち強度の低下を意味しており、熱処理炉の温度の不均一性の 影響を受けて表層のゥエーハ強度が多少変化してしまうことを意味している。
[0102] このように、従来法では、 DZ層における酸素濃度が低下して強度が低くなつてしま うし、ゥエーハ間においても酸素濃度のプロファイルに差が生じてしまい、均一の品 質のシリコンゥエーハを製造することは困難である。
他方で、本発明のようにしてレーザーァニールを行った実施例 2の場合は、図 9か ら明らかなように表面力もほぼ一定な酸素濃度分布をしており、強度の面からも理想 的である。比較例 3のようなゥエーハ間の差も生じない。
[0103] 次に、比較例 2、 3及び実施例 2のゥエーハの TDDBを測定した結果、 γモードの 良品率はそれぞれ 84%、 99%、 100%であった。
これらのゥエーハは窒素ドープし、 Ν領域力もなるシリコン単結晶インゴットから作成 したものであり、 COPや OSFといった Grown— in欠陥は存在しない答である。 実際にレーザー散乱方式の異物検査装置で評価しても COPは検出されず、また 酸ィ匕後に選択エッチングした結果力も OSFは検出されな力つた。
[0104] これらのことから比較例 2のゥエーハすなわち窒素ドープしただけのゥエーハにお いては窒素ドープすることにより酸素析出が促進された結果、表面に Grown— inの 酸素析出核が出現し、 TDDBを低下させたと考えられる。
そして、この酸素析出物が Arァニール (比較例 3)やレーザーァニール (実施例 2) により溶解または消滅したことにより TDDBが回復したと考えられる。
[0105] 図 10に、比較例 3と実施例 2のゥエーハの深さ方向の BMD分布を示す。これは、 比較例 3と実施例 2のゥエーハを N雰囲気中で、 800°Cで 4時間熱処理を行った後
2
、同一熱処理炉内で 1000°Cまで 10°CZminの昇温速度で昇温させた後、 1000°C 16時間の熱処理を施した後、 700°Cまで降温した後ゥエーハを取り出し、その後、約 22° の角度の冶具に貼り付けて斜め研磨を行い。その後選択エッチングを行い、顕 微鏡を用いて BMDの深さ方向分布を測定した結果である。
[0106] 比較例 3の場合は、酸素の外方拡散プロファイルと同様に、表面から 12 m程度ま での間は徐々に増加し、バルタで 1 X 109個 Zcm3程度の BMDが形成されている。 これに対して、実施例 2の場合は深さ 8 μ mあたりで BMDは急峻に立ち上がつてお り、バルタの BMD密度も 1 X 101G個/ cm3以上と比較例 3よりも 1桁多く発生している 使用したゥエーハの酸素濃度は同一であること、 BMDが酸素析出物であることか ら BMDが 1桁多 、と!/、うことは BMDサイズが小さくなつて!/、ることを意味して 、る。 このことから、酸素の外方拡散により酸素を固溶限以下に下げて欠陥を溶解させる 従来の方法に比べて、レーザー照射によって表層のみを高温にして溶解させる本方 法は急峻で小さなサイズの BMDを高密度で形成することができるといった利点があ る。
[0107] 原理的に考えても、従来の方法がゥエーハの酸素濃度のバラツキやインゴットの部 位による結晶の熱履歴の違いを原因とする Grown— in欠陥や酸素析出核のサイズ の違いや、熱処理炉における温度バラツキの影響を受けて、 BMDプロファイルや D Z層の幅が変化してしまうのに対して、本発明は酸素濃度や結晶の熱履歴の差が多 少生じても十分に欠陥や酸素析出物を溶解できるようにマージンを設けて前述した 範囲内で高めの加熱温度あるいは加熱時間を長くするようにしておけば、これらの影 響を受けず、精度 Z再現性良く BMDプロファイルや DZ層の幅を制御することが可 能であることが分かる。
[0108] (実施例 3)
比較例 2と同様にして準備したゥエーハを、本発明のように、 0. 488 /z mの波長の レーザー光を 10msec照射し、表層領域のみ 1350°Cで加熱処理した。この後、 TD DBを測定し、また、ゥエーハの深さ方向の酸素濃度分布および BMD分布を測定し た。
その結果、 TDDBの測定では γモードの良品率は 100%であり、表層に均一な D Ζ層を得ることができた。また、図 9、図 10の実施例 2に示すような酸素濃度および Β MDのプロファイルを得ることができた。すなわち、 DZ層全体にわたって均一な酸素 濃度分布を有して十分な強度を有し、また、ゥエーハ内部には急峻な BMDプロファ ィルを有するゥエーハを得ることができた。
[0109] (実施例 4)
比較例 2と同様にして準備したゥエーハを、本発明のように、 10. の波長のレ 一ザ一光を 10msec照射し、表層領域のみ 1350°Cで加熱処理した。この後、 TDD Bを測定し、また、ゥエーハの深さ方向の酸素濃度分布および BMD分布を測定した その結果、 TDDBの測定では γモードの良品率は 100%であり、表層に均一な D Z層を得ることができた。また、図 9、図 10の実施例 2に示すような酸素濃度および B MDのプロファイルを得ることができた。すなわち、 DZ層全体にわたって均一な酸素 濃度分布を有して十分な強度を有し、また、ゥエーハ内部には急峻な BMDプロファ ィルを有するゥエーハを得ることができた。 なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例 示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構 成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的 範囲に包含される。

Claims

請求の範囲
[1] 表層に無欠陥領域を有するシリコンゥエーハの製造方法であって、少なくとも、被 処理シリコンゥエーハの表面から所定深さの表層領域のみを iioo°c以上の温度で
0. 01msec以上 lsec以下の熱処理を行って表層を無欠陥化することを特徴とする シリコンゥエーハの製造方法。
[2] 前記熱処理を行うときに、前記被処理シリコンゥエーハの全体を予め 500°C以上 1 100°C未満に加熱しておくことを特徴とする請求項 1に記載のシリコンゥエーハの製 造方法。
[3] 前記熱処理を、波長が 0. 3〜15 mのレーザー光を前記被処理シリコンゥエーハ に照射して行うことを特徴とする請求項 1または請求項 2に記載のシリコンゥエーハの 製造方法。
[4] 前記熱処理を、波長が 0. 7〜15 mのレーザー光を前記被処理シリコンゥエーハ にブリュースター角で照射して行うことを特徴とする請求項 1から請求項 3のいずれか 一項に記載のシリコンゥエーハの製造方法。
[5] 前記熱処理を、アルゴンまたは水素あるいはこれらの混合ガスの非酸化性雰囲気 中で行うことを特徴とする請求項 1から請求項 4のいずれか一項に記載のシリコンゥェ ーハの製造方法。
[6] 前記熱処理を、窒素またはアンモニアの窒化膜形成雰囲気中で行うことを特徴とす る請求項 1から請求項 4のいずれか一項に記載のシリコンゥエーハの製造方法。
[7] 前記熱処理を、酸素雰囲気中で行うことを特徴とする請求項 1から請求項 4のいず れか一項に記載のシリコンゥエーハの製造方法。
[8] 前記被処理シリコンゥエーハを、チヨクラルスキー法により育成された酸素濃度が 7 ppma以上 20ppma以下のシリコン単結晶インゴットから切り出したものとすることを特 徴とする請求項 1から請求項 7のいずれか一項に記載のシリコンゥエーハの製造方 法。
[9] 前記被処理シリコンゥエーハを、チヨクラルスキー法により育成された窒素濃度が 1
X 10 ~l X 1015atoms/cm3のシリコン単結晶インゴットから切り出したものとする ことを特徴とする請求項 1から請求項 8のいずれか一項に記載のシリコンゥエーハの 製造方法。
[10] 前記被処理シリコンゥエーハを、チヨクラルスキー法により育成された炭素濃度が 1
X 1016〜1 X 1017atoms/cm3のシリコン単結晶インゴットから切り出したものとする ことを特徴とする請求項 1から請求項 9のいずれか一項に記載のシリコンゥエーハの 製造方法。
[11] 前記被処理シリコンゥエーハを、チヨクラルスキー法により育成された半径方向全面 力 領域のシリコン単結晶インゴットから切り出したものとすることを特徴とする請求項 1力も請求項 10のいずれか一項に記載のシリコンゥエーハの製造方法。
[12] 前記被処理シリコンゥエーハを、チヨクラルスキー法により育成されたシリコン単結 晶インゴットから切り出し、少なくとも、 400— 900°Cで 30分以上 4時間以内の熱処理 を行ったものとすることを特徴とする請求項 1から請求項 11のいずれか一項に記載の シリコンゥエーハの製造方法。
[13] 前記被処理シリコンゥエーハを、チヨクラルスキー法により育成されたシリコン単結 晶インゴットから切り出し、少なくとも、急速加熱'急速冷却装置を用いて、非酸化性 雰囲気中で 5°CZsec以上の昇温速度で 1100— 1300°Cまで急速加熱し、 1 60s ec保持後、 5°CZsec以上の降温速度で急速冷却したものとすることを特徴とする請 求項 1から請求項 11のいずれか一項に記載のシリコンゥエーハの製造方法,
[14] 前記被処理シリコンゥエーハを、表面を研磨加工したものとすることを特徴とする請 求項 1から請求項 13のいずれか一項に記載のシリコンゥエーハの製造方法。
[15] 請求項 1から請求項 14のいずれか一項に記載のシリコンゥエーハの製造方法で製 造されたシリコンゥエーハ。
PCT/JP2007/060103 2006-06-20 2007-05-17 シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ Ceased WO2007148490A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP07743538.6A EP2031647B1 (en) 2006-06-20 2007-05-17 Silicon wafer manufacturing method
KR1020087030285A KR101340003B1 (ko) 2006-06-20 2007-05-17 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼
US12/227,907 US8377202B2 (en) 2006-06-20 2007-05-17 Method for manufacturing silicon wafer and silicon wafer manufactured by this method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006169568 2006-06-20
JP2006-169568 2006-06-20
JP2006341876A JP5239155B2 (ja) 2006-06-20 2006-12-19 シリコンウエーハの製造方法
JP2006-341876 2006-12-19

Publications (1)

Publication Number Publication Date
WO2007148490A1 true WO2007148490A1 (ja) 2007-12-27

Family

ID=38833233

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/060103 Ceased WO2007148490A1 (ja) 2006-06-20 2007-05-17 シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ

Country Status (5)

Country Link
US (1) US8377202B2 (ja)
EP (1) EP2031647B1 (ja)
JP (1) JP5239155B2 (ja)
KR (1) KR101340003B1 (ja)
WO (1) WO2007148490A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010083995A3 (en) * 2009-01-21 2010-09-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V Method of enhancing the strength of semiconductor wafers or chips
WO2010119614A1 (ja) * 2009-04-13 2010-10-21 信越半導体株式会社 アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
JP2016100542A (ja) * 2014-11-26 2016-05-30 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006034786B4 (de) * 2006-07-27 2011-01-20 Siltronic Ag Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
JP5217245B2 (ja) * 2007-05-23 2013-06-19 株式会社Ｓｕｍｃｏ シリコン単結晶ウェーハ及びその製造方法
US8426297B2 (en) 2008-08-08 2013-04-23 Sumco Techxiv Corporation Method for manufacturing semiconductor wafer
JP5504667B2 (ja) * 2009-03-25 2014-05-28 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP5504664B2 (ja) * 2009-03-25 2014-05-28 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハおよびその製造方法
JP5407473B2 (ja) * 2009-03-25 2014-02-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
US8890291B2 (en) 2009-03-25 2014-11-18 Sumco Corporation Silicon wafer and manufacturing method thereof
US20110061812A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US20110061810A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
JP5550180B2 (ja) * 2010-06-30 2014-07-16 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
DE102010034002B4 (de) 2010-08-11 2013-02-21 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
JP5530856B2 (ja) * 2010-08-18 2014-06-25 信越半導体株式会社 ウエーハの熱処理方法及びシリコンウエーハの製造方法並びに熱処理装置
JP5880819B2 (ja) * 2011-10-14 2016-03-09 株式会社デンソー 半導体装置の製造方法
KR101238840B1 (ko) * 2011-11-11 2013-03-04 주식회사 엘지실트론 웨이퍼의 결함 검출 방법
JP2013129564A (ja) * 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法
CN103194802B (zh) * 2012-01-05 2016-12-14 昆山中辰矽晶有限公司 晶棒表面之调质方法及其晶棒
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
DE102012214085B4 (de) * 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
JP6020311B2 (ja) * 2013-04-02 2016-11-02 信越半導体株式会社 半導体ウェーハの製造方法及び半導体インゴットの切断位置決定システム
WO2015003022A1 (en) * 2013-07-01 2015-01-08 Solexel, Inc. High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells
US20150187597A1 (en) * 2013-12-31 2015-07-02 Texas Instruments Incorporated Method to improve slip resistance of silicon wafers
JP6115651B2 (ja) * 2014-01-14 2017-04-19 株式会社Sumco シリコンウェーハの製造方法
JP5660237B2 (ja) * 2014-03-18 2015-01-28 株式会社Sumco シリコンウェーハの製造方法
JP5811218B2 (ja) * 2014-03-18 2015-11-11 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
DE102014107161B4 (de) * 2014-05-21 2019-10-31 Infineon Technologies Ag Verfahren zur Herstellung eines IGBTs und IGBT
JP6044660B2 (ja) * 2015-02-19 2016-12-14 信越半導体株式会社 シリコンウェーハの製造方法
CN107154353B (zh) * 2016-03-03 2020-01-24 上海新昇半导体科技有限公司 晶圆热处理的方法
JP6810591B2 (ja) * 2016-12-12 2021-01-06 株式会社Ｓｃｒｅｅｎホールディングス シリコン基板の熱処理方法
JP7011980B2 (ja) * 2018-06-20 2022-01-27 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
JP7207204B2 (ja) * 2019-07-02 2023-01-18 信越半導体株式会社 炭素ドープシリコン単結晶ウェーハの製造方法
US12261240B2 (en) * 2020-12-16 2025-03-25 United States Of America As Represented By The Secretary Of The Navy Laser removal of defects in a dielectric for modulating an adjoining atomically two-dimensional material
EP4151782B1 (de) * 2021-09-16 2024-02-21 Siltronic AG Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und halbleiterscheibe aus einkristallinem silizium
CN117568919A (zh) * 2023-11-21 2024-02-20 宁夏中欣晶圆半导体科技有限公司 提高掺硼单晶硅bmd的方法及单晶晶棒

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136334A (en) * 1981-02-18 1982-08-23 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS59124136A (ja) * 1982-12-28 1984-07-18 Toshiba Corp 半導体ウエハの処理方法
JPH05275431A (ja) * 1992-03-25 1993-10-22 Mitsubishi Materials Corp シリコンウェーハのｉｇ熱処理方法
JPH09162278A (ja) 1995-12-04 1997-06-20 Toshiba Corp 半導体装置およびその製造方法
JPH1179889A (ja) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JP2001503009A (ja) 1997-04-09 2001-03-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 低欠陥密度の理想的酸素析出シリコン
JP2001203210A (ja) 1999-11-13 2001-07-27 Samsung Electronics Co Ltd 制御された欠陥分布をもつシリコンウェーハ、その製造方法及び単結晶シリコンインゴットを製造するためのチョクラルスキープーラ
JP2001517871A (ja) 1997-09-22 2001-10-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 酸素析出物核形成中心の制御された分布を有するシリコンウエハの製造方法
JP2002043318A (ja) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2002134515A (ja) * 2000-10-25 2002-05-10 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法およびシリコンウェーハ
JP2002353225A (ja) 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd 窒素ドープアニールウエーハの製造方法及び窒素ドープアニールウエーハ
JP2007080914A (ja) * 2005-09-12 2007-03-29 Toshiba Ceramics Co Ltd シリコンウエハの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181538A (en) * 1978-09-26 1980-01-01 The United States Of America As Represented By The United States Department Of Energy Method for making defect-free zone by laser-annealing of doped silicon
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP3692812B2 (ja) * 1998-06-04 2005-09-07 信越半導体株式会社 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JP3536203B2 (ja) * 1999-06-09 2004-06-07 東芝セラミックス株式会社 ウェーハの結晶欠陥測定方法及び装置
TW541581B (en) * 2001-04-20 2003-07-11 Memc Electronic Materials Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
KR100885904B1 (ko) * 2001-08-10 2009-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 어닐링장치 및 반도체장치의 제작방법
KR20030043387A (ko) * 2001-11-28 2003-06-02 주식회사 실트론 단결정 실리콘 웨이퍼 제조 방법
US6747245B2 (en) * 2002-11-06 2004-06-08 Ultratech Stepper, Inc. Laser scanning apparatus and methods for thermal processing
US20060024442A1 (en) * 2003-05-19 2006-02-02 Ovshinsky Stanford R Deposition methods for the formation of polycrystalline materials on mobile substrates
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136334A (en) * 1981-02-18 1982-08-23 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS59124136A (ja) * 1982-12-28 1984-07-18 Toshiba Corp 半導体ウエハの処理方法
JPH05275431A (ja) * 1992-03-25 1993-10-22 Mitsubishi Materials Corp シリコンウェーハのｉｇ熱処理方法
JPH09162278A (ja) 1995-12-04 1997-06-20 Toshiba Corp 半導体装置およびその製造方法
JP2001503009A (ja) 1997-04-09 2001-03-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 低欠陥密度の理想的酸素析出シリコン
JPH1179889A (ja) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JP2001517871A (ja) 1997-09-22 2001-10-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 酸素析出物核形成中心の制御された分布を有するシリコンウエハの製造方法
JP2001203210A (ja) 1999-11-13 2001-07-27 Samsung Electronics Co Ltd 制御された欠陥分布をもつシリコンウェーハ、その製造方法及び単結晶シリコンインゴットを製造するためのチョクラルスキープーラ
JP2002043318A (ja) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2002134515A (ja) * 2000-10-25 2002-05-10 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法およびシリコンウェーハ
JP2002353225A (ja) 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd 窒素ドープアニールウエーハの製造方法及び窒素ドープアニールウエーハ
JP2007080914A (ja) * 2005-09-12 2007-03-29 Toshiba Ceramics Co Ltd シリコンウエハの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2031647A4

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010083995A3 (en) * 2009-01-21 2010-09-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V Method of enhancing the strength of semiconductor wafers or chips
WO2010119614A1 (ja) * 2009-04-13 2010-10-21 信越半導体株式会社 アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
CN102396055A (zh) * 2009-04-13 2012-03-28 信越半导体股份有限公司 退火晶片、退火晶片的制造方法以及器件的制造方法
JP5578172B2 (ja) * 2009-04-13 2014-08-27 信越半導体株式会社 アニールウエーハの製造方法およびデバイスの製造方法
CN102396055B (zh) * 2009-04-13 2014-09-03 信越半导体股份有限公司 退火晶片、退火晶片的制造方法以及器件的制造方法
JP2016100542A (ja) * 2014-11-26 2016-05-30 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
WO2016084287A1 (ja) * 2014-11-26 2016-06-02 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
CN107078057A (zh) * 2014-11-26 2017-08-18 信越半导体株式会社 单晶硅晶圆的热处理法
CN107078057B (zh) * 2014-11-26 2020-08-21 信越半导体株式会社 单晶硅晶圆的热处理法

Also Published As

Publication number Publication date
EP2031647A4 (en) 2009-07-29
EP2031647B1 (en) 2016-12-28
US20090242843A1 (en) 2009-10-01
KR20090029205A (ko) 2009-03-20
KR101340003B1 (ko) 2013-12-11
US8377202B2 (en) 2013-02-19
JP5239155B2 (ja) 2013-07-17
EP2031647A1 (en) 2009-03-04
JP2008028355A (ja) 2008-02-07

Similar Documents

Publication Publication Date Title
JP5239155B2 (ja) シリコンウエーハの製造方法
KR102317547B1 (ko) 실리콘 웨이퍼의 제조방법
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
KR100581305B1 (ko) 저결함 밀도 단결정 실리콘으로부터의 ｓｏｉ 구조체
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
JP2006344823A (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
KR20090116748A (ko) 실리콘 단결정 웨이퍼의 제조방법
JP3255114B2 (ja) 窒素ドープした低欠陥シリコン単結晶の製造方法
TWI553172B (zh) 由矽構成的半導體晶圓和其製造方法
KR20200073264A (ko) 실리콘 블럭의 품질 판정 방법, 실리콘 블럭의 품질 판정 프로그램 및 실리콘 단결정의 제조 방법
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2026010065A (ja) 単結晶シリコン半導体ウェハおよびそれを製造するための方法
JP2011171377A (ja) シリコンウェーハの製造方法
JP4432317B2 (ja) シリコンウエーハの熱処理方法
US20130078588A1 (en) Method for heat-treating silicon wafer
KR102211567B1 (ko) 실리콘 단결정 웨이퍼의 열처리방법
JP3903655B2 (ja) シリコンウェーハのｉｇ処理法
JP2009218620A (ja) シリコンウェーハの製造方法
JP2003077925A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP2004356456A (ja) 酸素注入シリコンウェーハ
CN119082865A (zh) 硅片及硅片的形成方法
JP2019192831A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07743538

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12227907

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2007743538

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007743538

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020087030285

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE