WO2008018235A1 - Tft substrate, liquid crystal display panel and liquid crystal display device having the substrate, and method of manufacturing tft substrate - Google Patents

Tft substrate, liquid crystal display panel and liquid crystal display device having the substrate, and method of manufacturing tft substrate Download PDF

Info

Publication number
WO2008018235A1
WO2008018235A1 PCT/JP2007/061997 JP2007061997W WO2008018235A1 WO 2008018235 A1 WO2008018235 A1 WO 2008018235A1 JP 2007061997 W JP2007061997 W JP 2007061997W WO 2008018235 A1 WO2008018235 A1 WO 2008018235A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
liquid crystal
voltage application
voltage
application electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2007/061997
Other languages
English (en)
French (fr)
Inventor
Shinichi Hirato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to EP07745254A priority Critical patent/EP2051135A4/en
Priority to CN2007800165178A priority patent/CN101438204B/zh
Priority to US12/299,653 priority patent/US20090066872A1/en
Priority to JP2008528748A priority patent/JP4812839B2/ja
Publication of WO2008018235A1 publication Critical patent/WO2008018235A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Definitions

  • TFT substrate liquid crystal display panel including the same, liquid crystal display device, and method for manufacturing TFT substrate
  • the present invention relates to a liquid crystal display device having a configuration in which electric field concentration patterns of electrodes for applying a voltage to a liquid crystal are arranged differently above and below in the thickness direction of a liquid crystal layer.
  • FIG. 5 is a plan view of pixels in the MVA driving type liquid crystal display device 130 described in Patent Document 1.
  • (a) to (c) of FIG. 6 show II cross-sectional views of this pixel.
  • the plan view of the pixel in FIG. 5 shows both the TFT substrate and the color filter substrate.
  • the TFT substrate includes a gate bus line 10, a drain bus line 12, a TFT 14, and a pixel electrode 16.
  • the color filter substrate is provided with a protrusion 20.
  • the TFT 14 includes a source electrode 12S and a drain electrode 12D.
  • the source electrode 12S is connected to the pixel electrode 16, and the drain electrode 12D is connected to the drain bus line 12.
  • the gate electrode of the TFT 14 is connected to the gate bus line 10.
  • the pixel electrode 16 is provided with a slit 18 so as to be inclined with respect to the pixel region.
  • the slit 18 is a structure that controls the alignment of the liquid crystal on the TFT substrate side. Further, the pixel electrode 16 is provided with a connecting portion 16a so as not to be electrically separated by the slit 18, whereby the pixel electrode 16 in one pixel is electrically connected.
  • the protrusion 20 is a structure that controls the alignment of the liquid crystal on the color filter substrate side, and controls the alignment of the liquid crystal together with the slit 18 of the TFT substrate.
  • the protrusion 20 is made of an insulating material (dielectric material) such as a resist.
  • a pixel electrode 16 is formed on the glass substrate 24 and formed on the pixel electrode 16 and the pixel electrode 16 on the TFT substrate side.
  • An alignment film (vertical alignment film) 32 is formed so as to cover the slit 18.
  • the color filter substrate side A storage capacitor electrode 26 is formed on the entire surface of the glass substrate 22 so as to face the pixel electrode 16, and a protrusion 20 is formed on the storage capacitor electrode 26, and further covers the storage capacitor electrode 26 and the protrusion 20.
  • An alignment film (vertical alignment film) 28 is formed.
  • a liquid crystal layer LC is provided between the TFT substrate and the color filter substrate.
  • symbol 40 of FIG. 5 represents the orientation defect area
  • FIG. 6 (a) shows a state of the liquid crystal when no voltage is applied between the electrodes of the pair of substrates.
  • the liquid crystal molecules are aligned perpendicular to the alignment films 32 and 28. Therefore, the liquid crystal molecules are aligned vertically with respect to the alignment film 28 formed on the surface of the protrusion 20, and the liquid crystal molecules near the surface of the protrusion 20 are inclined with respect to the glass substrate 22.
  • a pair of polarizing plates are arranged outside the glass substrates 22 and 24 in a cross-cored state, so that a black display is obtained when no voltage is applied.
  • FIG. 6B shows equipotential lines when a voltage is applied between the electrodes of a pair of substrates.
  • FIG. 6C shows a state of the liquid crystal when a voltage is applied between the electrodes of the pair of substrates.
  • the liquid crystal molecules fall in the direction of the arrow in the figure, that is, in the direction perpendicular to the direction of the electric field, depending on the magnitude of the voltage, and a white display is obtained when the voltage is applied.
  • the liquid crystal molecules in the vicinity of the protrusion 20 are substantially perpendicular to the direction in which the protrusion 20 is provided with the protrusion 20 as a boundary when the protrusion 20 is provided in a linear shape as shown in FIG. Falls in the direction.
  • the liquid crystal molecules near the slit 18 also fall in two directions substantially perpendicular to the direction in which the slit 18 is provided with the slit 18 as a boundary.
  • Patent Document 2 discloses a liquid crystal display device having comb-shaped electrodes arranged alternately above and below the liquid crystal layer, and Patent Document 3 includes comb-shaped electrodes disposed alternately above and below the liquid crystal layer.
  • An IPS driving type liquid crystal display device is disclosed.
  • Patent Document 1 Japanese Published Patent Publication “Japanese Patent Laid-Open No. 2001-83517 (Publication Date: March 30, 2001)”
  • Patent Document 2 Japanese Patent Publication “Japanese Patent Laid-Open No. 9-244046 (Publication Date: September 19, 1997)”
  • Patent Document 3 Japanese Patent Publication “JP 2000-56325 (Publication Date: February 25, 2000)”
  • a gate electrode layer or an auxiliary capacitance wiring layer, an amorphous silicon layer, a source electrode layer, an insulating layer is generally used in a TFT substrate. 5 layers of transparent layers and transparent electrode layers are required. Except for the black matrix on the color filter substrate, 3 layers of RGB color layers, transparent electrodes, and protruding layers are required. Therefore, there is a problem that the manufacturing process with many layers becomes complicated.
  • the present invention has been made in view of the above-described problems, and the object thereof is arranged in a staggered manner in the thickness direction of the liquid crystal layer in the electric field concentration pattern force for applying an electric voltage to the liquid crystal. It is a TFT substrate used in a liquid crystal display device having a configuration, and a TFT substrate with a simplified manufacturing process, a liquid crystal display panel including the TFT substrate, a liquid crystal display device, and a TFT substrate manufacturing method .
  • the TFT substrate of the present invention is used in a liquid crystal display panel driven by a scanning signal line driving circuit and a data signal line driving circuit, and includes a TFT, a scanning signal line, and a data signal.
  • a second voltage application electrode disposed between the first and second voltage application electrodes at a position higher than the first voltage application electrode is disposed along the substrate surface;
  • a third electrode connected to the first voltage application electrode is disposed on the substrate surface side of the second voltage application electrode, and the TFT is turned on by the voltage of the scanning signal line.
  • the data signal line is connected to the second voltage.
  • a voltage applied to the liquid crystal is applied between the first voltage application electrode and the second voltage application electrode, and the first voltage application electrode The voltage applied to the liquid crystal is not applied between the voltage applying electrode 1 and the third electrode.
  • the electrode force for applying a voltage to the liquid crystal is arranged on the TFT substrate as the first voltage application electrode and the second voltage application electrode.
  • a plurality of the first voltage application electrodes are arranged at intervals along the substrate surface, and the second voltage application electrode is a substrate between the adjacent first voltage application electrodes.
  • the height of the surface force is higher than that of the first voltage application electrode, and is disposed along the substrate surface.
  • the third electrode connected to the first voltage application electrode is disposed on the substrate surface side of the second voltage application electrode.
  • the data signal line is connected to the second voltage application electrode, whereby the first voltage application electrode and the second voltage application electrode are connected.
  • the voltage applied to the liquid crystal is applied between the electrode and the voltage applied to the liquid crystal is not applied between the first voltage application electrode and the third electrode.
  • the first voltage application electrode and the second voltage application electrode are connected to the second voltage application electrode because the TFT is rendered conductive by the voltage of the scanning signal line.
  • the TFT is rendered conductive by the voltage of the scanning signal line.
  • the electric field concentration electrode is an electrode that generates a potential difference having a height difference in the cell thickness direction between the first voltage application electrode and the second voltage application electrode.
  • first voltage application electrode and the third electrode are connected to each other, and function as an electrode to which no voltage is applied to the liquid crystal.
  • the TFT substrate forms a first voltage application electrode, an insulating layer from the substrate surface to the second voltage application electrode, and a second voltage application electrode, and is further vertically aligned.
  • a configuration in which a voltage is applied to the liquid crystal between the upper and lower sides in the thickness direction of the liquid crystal layer can be realized simply by forming a film and filling the liquid crystal having negative dielectric anisotropy.
  • the third electrode is disposed on the substrate surface side of the second voltage application electrode via an insulating layer. It is characterized by this.
  • the third electrode connected to the first voltage application electrode forms a capacitance between the third voltage application electrode and the second voltage application electrode via the insulating layer.
  • an electrode that functions as an auxiliary capacitance electrode can be provided.
  • the TFT substrate of the present invention is used in a liquid crystal display panel driven by a scanning signal line driving circuit and a data signal line driving circuit, and includes a TFT, a scanning signal line, and a data signal.
  • a second voltage application electrode disposed between the first and second voltage application electrodes at a position higher than the first voltage application electrode is disposed along the substrate surface;
  • the data signal line is connected to the second voltage application electrode, whereby the first voltage application electrode and the second voltage application
  • the voltage applied to the liquid crystal is
  • the first voltage application electrode is made of a transparent electrode, and is provided so as to cover the protruding insulator and the substrate surface around the insulator. It is a feature.
  • the electrode force for applying a voltage to the liquid crystal is arranged on the TFT substrate as the first voltage application electrode and the second voltage application electrode.
  • a plurality of the first voltage application electrodes are arranged at intervals along the substrate surface, and the second voltage application electrode is a substrate between the adjacent first voltage application electrodes.
  • the height of the surface force is higher than that of the first voltage application electrode, and is disposed along the substrate surface.
  • the first voltage application electrode and the second voltage application electrode are connected to the second voltage application electrode because the TFT is rendered conductive by the voltage of the scanning signal line.
  • the TFT is rendered conductive by the voltage of the scanning signal line.
  • the electric field concentration electrode is an electrode that generates a potential difference having a height difference in the cell thickness direction between the first voltage application electrode and the second voltage application electrode.
  • the TFT substrate forms the first voltage application electrode, the insulating layer from the substrate surface to the second voltage application electrode, and the second voltage application electrode, and further vertically aligned.
  • a configuration in which a voltage is applied to the liquid crystal between the upper and lower sides in the thickness direction of the liquid crystal layer can be realized simply by forming a film and filling the liquid crystal having negative dielectric anisotropy.
  • the patterning force for electric field concentration of the electrode for applying a voltage to the liquid crystal, the thickness of the liquid crystal layer, and the TFT substrate used for the liquid crystal display device having a configuration in which they are arranged vertically differently If a TFT substrate with a simplified process can be realized, there will be an effect.
  • the TFT substrate of the present invention is used for a liquid crystal display panel driven by a scanning signal line driving circuit and a data signal line driving circuit, and includes a TFT, a scanning signal line, and a data signal.
  • the first voltage application electrode is made of a transparent electrode and is provided in a planar shape on the substrate surface between the adjacent second voltage application electrodes.
  • the electrode force for applying a voltage to the liquid crystal is both disposed on the TFT substrate as the first voltage application electrode and the second voltage application electrode.
  • a plurality of the first voltage application electrodes are arranged at intervals along the substrate surface, and the second voltage application electrode is a substrate between the adjacent first voltage application electrodes.
  • the height of the surface force is higher than that of the first voltage application electrode, and is disposed along the substrate surface.
  • the data signal line is connected to the second voltage application electrode, whereby the first voltage application electrode and the second voltage application electrode are connected.
  • a voltage applied to the liquid crystal is applied between the electrodes.
  • the first voltage application electrode and the second voltage application electrode are connected to the second voltage application electrode because the TFT is turned on by the voltage of the scanning signal line.
  • the TFT is turned on by the voltage of the scanning signal line.
  • the electric field concentration electrode is an electrode that generates a potential difference having a height difference in the cell thickness direction between the first voltage application electrode and the second voltage application electrode.
  • the TFT substrate forms the first voltage application electrode, the insulating layer from the substrate surface to the second voltage application electrode, and the second voltage application electrode, and further vertically aligned.
  • a configuration in which a voltage is applied to the liquid crystal between the upper and lower sides in the thickness direction of the liquid crystal layer can be realized simply by forming a film and filling the liquid crystal having negative dielectric anisotropy.
  • the patterning force for concentrating the electric field of the electrode for applying a voltage to the liquid crystal A TFT substrate used in a liquid crystal display device having a configuration in which the directions are arranged vertically different from each other can be realized, and a TFT substrate with a simplified manufacturing process can be realized.
  • the range through which the lines of electric force pass extends in the director direction when the liquid crystal molecules fall.
  • the liquid crystal molecules that contribute to the display increase. Since the transparent electrode is used, it is not necessary to block light from the back side of the substrate. Therefore, the display brightness is greatly improved.
  • the TFT substrate of the present invention is characterized in that the liquid crystal is a liquid crystal driven in a vertical alignment mode.
  • the orientation of the liquid crystal molecules can be satisfactorily controlled by the electric field formed between the first voltage application electrode and the second voltage application electrode. Play.
  • the TFT substrate of the present invention is characterized in that the layer thickness of the liquid crystal is 2.8 m or more and 10 ⁇ m or less.
  • the thickness of the liquid crystal becomes a thickness capable of performing good display in a state where the first voltage application electrode and the second voltage application electrode are arranged. Play.
  • a manufacturing method of a TFT substrate of the present invention is a manufacturing method of the TFT substrate including the third electrode, wherein the first voltage application electrode, the third voltage application electrode, The electrode, the scanning signal line, and the TFT gate electrode are simultaneously formed of the same material, the first voltage application electrode is formed, and then the second voltage application electrode is scanned as described above. It is characterized by being made of the same material as the signal line.
  • the first voltage application electrode, the third electrode, the scanning signal line, and the gate electrode of the TFT are simultaneously formed of the same material, and the first voltage application electrode is formed.
  • the second voltage application electrode is formed of the same material as the scanning signal line, so that the total number of layers on the TFT substrate can be easily reduced and the process can be easily simplified. Play.
  • the method of manufacturing a TFT substrate of the present invention is a part of an insulating layer between the second voltage application electrode and the third electrode, and The insulating film formed subsequent to the electrode and the gate insulating film of the TFT are formed of the same material at the same time.
  • the insulating film formed next to the third electrode and the gate insulating film of the TFT are formed of the same material at the same time, when the third electrode is formed, This also has the effect of reducing the total number of layers on the TFT substrate and simplifying the process.
  • the liquid crystal display panel of the present invention is characterized by including the TFT substrate.
  • the patterning force for concentrating the electric field of the electrode for applying a voltage to the liquid crystal is used for the liquid crystal display device having a configuration in which the liquid crystal layer is differently arranged vertically in the thickness direction.
  • the liquid crystal display device of the present invention is characterized by including the display panel.
  • the liquid crystal display device has a configuration in which the patterning force for concentrating the electric field of the electrode for applying a voltage to the liquid crystal is alternately arranged above and below in the thickness direction of the liquid crystal layer, and the manufacturing process is simplified
  • the liquid crystal display device can be realized.
  • the liquid crystal display panel is configured by combining the TFT substrate with a counter substrate having no counter electrode with respect to the TFT substrate.
  • the liquid crystal is driven in the MVA mode.
  • the oblique direction connecting the upper and lower sides in the thickness direction of the liquid crystal layer formed between the first voltage application electrode and the second voltage application electrode on the TFT substrate side By using a multi-domain liquid crystal layer while using an electric field, the liquid crystal can be driven in the MVA mode. Therefore, by driving the liquid crystal in the MVA mode without providing the counter electrode on the counter substrate, An MVA-driven liquid crystal display device with a simplified configuration on the counter substrate side is realized. If you can!
  • the liquid crystal display device of the present invention is configured so that the first voltage application electrode and the second voltage application electrode are arranged on the substrate surface over the TFT substrate.
  • the counter substrate is provided with a structure for controlling the alignment of the liquid crystal, and is extended in parallel to each other.
  • the first voltage application electrode and the second voltage application electrode are provided so as to extend in parallel with each other along the substrate surface.
  • an electric field in which the direction and strength are distributed in a manner along the extending direction is obtained. Therefore, the direction in which the liquid crystal molecules tilt is aligned in a region between the first voltage application electrode and the second voltage application electrode adjacent to each other, and one domain can be formed in this region.
  • the oblique electric fields are distributed symmetrically with each other at least in the regions adjacent to each other, the directions in which the liquid crystal molecules fall are opposite to each other, so that different domains can be formed. Therefore, the liquid crystal layer can be easily multi-domained, and an MVA-driven liquid crystal display device with a very simplified configuration is realized by omitting the structure that controls the orientation of the liquid crystal on the counter substrate. There is an effect that can be done.
  • the liquid crystal display device of the present invention is provided between the first voltage application electrode and the second voltage application electrode and for the second voltage application.
  • a lateral electric field parallel to the substrate surface, in which liquid crystal molecules respond, is not generated in a region closer to the substrate surface than the electrode! /
  • the region between the first voltage application electrode and the second voltage application electrode and on the substrate surface side of the second voltage application electrode that is, contributes to display.
  • the first voltage application electrode and the second voltage application electrode It is possible to prevent the occurrence of a portion that responds so that the liquid crystal molecules are vertically aligned although a voltage is applied between the electrodes. Therefore, the display in the MVA mode can be improved.
  • FIG. 1 is a plan view showing a configuration of a pixel according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of the pixel in FIG. 1.
  • (a) shows a cross section taken along line A-B
  • (b) shows a cross section taken along line C-D
  • (c) shows a cross section taken along line E-F. Yes.
  • FIG. 3 is a process step diagram showing a method for manufacturing a TFT substrate, and (a) and (e) show that the process proceeds in this order.
  • FIG. 4 is a block diagram showing a configuration of a liquid crystal display device including the pixel of FIG.
  • FIG. 5 is a plan view showing a configuration of a pixel, showing a conventional technique.
  • FIG. 6 is a cross-sectional view showing the configuration and operation of the pixel in FIG. 5, where (a) shows the state of the liquid crystal when no voltage is applied, and (b) is the equipotential line when a voltage is applied to the liquid crystal. (C) shows the state of the liquid crystal when voltage is applied!
  • FIG. 7 is a diagram showing the driving principle of a conventional pixel structure, where (a) shows an equivalent circuit and (b) shows a drive potential waveform.
  • FIG. 8 is a diagram showing the driving principle of the pixel structure of the present embodiment, where (a) shows an equivalent circuit and (b) shows a drive potential waveform.
  • FIG. 9 is a diagram showing the response of the liquid crystal of the pixel having the first electrode arrangement in the configuration of the present embodiment, where (a) shows a voltage non-application state and (b) shows a voltage application state.
  • FIG. 10 is a diagram showing the response of the liquid crystal of the pixel having the second electrode arrangement in the configuration of the present embodiment, where (a) shows a voltage non-application state and (b) shows a voltage application state.
  • FIG. 11 is a diagram showing the response of the liquid crystal of the pixel having the third electrode arrangement in the configuration of the present embodiment, where (a) shows a voltage non-applied state and (b) shows a voltage applied state.
  • FIG. 4 is a block diagram showing a configuration of the liquid crystal display device together with an equivalent circuit of the display unit.
  • This liquid crystal display device controls a source driver 300 as a data signal line driving circuit, a gate driver 400 as a scanning signal line driving circuit, an active matrix type display unit 100, a source driver 300 and a gate driver 400.
  • a display control circuit 200 and a gradation voltage source 600 are provided.
  • Display unit 100 in the liquid crystal display device a plurality of (n intersecting the gate one trine GLl ⁇ GLm as a scanning signal line of the plurality of (m number of), and their respective gate lines GLl ⁇ GLm Source line SLl to SLn as data signal lines and a plurality (m X n) of pixel forming portions provided corresponding to the intersections of the gate lines GLl to GLm and the source lines SLl to SLn, respectively.
  • These pixel formation portions are arranged in a matrix to form a pixel array, and each pixel formation portion has a gate terminal connected to a gate line GLj passing through a corresponding intersection and a source line SLi passing through the intersection.
  • the TFT 10 that is a switching element to which the source terminal is connected, the pixel electrode (second voltage application electrode) connected to the drain terminal of the TFT 10, and the plurality of pixel formation portions are shared.
  • Capacitance electrodes that are commonly provided electrodes (as described later, there are two types of electrodes, ie, a first voltage application electrode and a third electrode), and pixel electrodes that are commonly provided in the plurality of pixel formation portions And a liquid crystal layer disposed between the capacitor electrode as the first voltage application electrode. Then, a liquid crystal capacitance formed by the pixel electrode and the capacitor electrode as the first voltage application electrode, and an auxiliary capacitor formed by the pixel electrode and the capacitor electrode as the third electrode.
  • the pixel capacitance Cp is configured.
  • the capacitor electrode as the first voltage application electrode and the capacitor electrode as the third electrode are connected to each other, and the voltage Vcs is applied.
  • the auxiliary capacitor is provided in parallel with a liquid crystal capacitor that should hold the voltage in the pixel capacitor.
  • a third electrode is provided below the pixel electrode. Try to increase the capacitance of the pixel electrode itself by bundling it together.
  • a potential corresponding to an image to be displayed is given to the pixel electrode in each pixel formation portion by the source driver 300 and the gate dry OO.
  • a voltage corresponding to the potential difference between the pixel electrode and the capacitor electrode as the first voltage application electrode is applied to the liquid crystal, and the amount of light transmitted to the liquid crystal layer is controlled by applying this voltage.
  • the image is displayed with.
  • a polarizing plate is used to control the amount of light transmitted by applying a voltage to the liquid crystal layer, and in this liquid crystal display device, a retardation plate and a polarizing plate are arranged so as to be normally black.
  • the display control circuit 200 controls the display operation from an external signal source, a digital video signal Dv representing an image to be displayed, a horizontal synchronizing signal HSY and a vertical synchronizing signal VSY corresponding to the digital video signal Dv. And a source start pulse signal SSP as a signal for causing the display unit 100 to display an image represented by the digital video signal Dv based on the signals Dv, HSY, VSY, and Dc. , Source clock signal SCK, digital image signal DA representing the image to be displayed (signal corresponding to digital video signal Dv), gate start pulse signal GSP, gate clock signal GCK, and gate driver output control signal GOE And output.
  • Source clock signal SCK is a signal that determines the operation timing of the shift register in the source driver 300. Is generated as The source start pulse signal SSP is generated as a signal which becomes high level (H level) for a predetermined period every horizontal scanning period and is transferred in the shift register based on the horizontal synchronizing signal HSY.
  • the gate start pulse signal GSP is generated as a signal which becomes H level for a predetermined period every frame period (one vertical scanning period) based on the vertical synchronization signal VS Y.
  • the gate clock signal GCK is generated based on the horizontal synchronization signal HSY.
  • the gate driver output control signal GOE (GOEl to GOEq) is generated based on the horizontal synchronization signal HSY and the control signal Dc.
  • the digital image signal DA, the source start pulse signal SSP, and the source clock signal SCK are input to the source driver 300 and the gate start pulse signal GSP.
  • the gate clock signal GCK and the gate driver output control signal GOE are input to the gate driver 400.
  • the source driver 300 uses an analog voltage corresponding to the pixel value in each horizontal scanning line of the image represented by the digital image signal DA.
  • Data signals S (l) to S (n) are sequentially generated every horizontal scanning period, and these data signals S (l) to S (n) are applied to the source lines SL1 to SLn, respectively.
  • the voltages VO to Vp generated by the gradation voltage source 600 are used as gradation reference voltages for selection as the analog voltage signals S (1) to S (n).
  • the gradation voltage source 600 also generates and outputs a voltage Vcs applied to the capacitor electrode.
  • FIG. 1 is a plan view of the pixel 1 of each pixel formation portion
  • FIG. 2A is a cross-sectional view taken along the line A-B in FIG. 1
  • FIG. 2B is a cross-sectional view taken along the CD line in FIG. Fig. 2
  • (c) shows a cross-sectional view taken along line EF in Fig. 1.
  • pixel 1 is adjacent to two gate lines GL adjacent to each other. It is provided as a rectangular area surrounded by two source lines SL.
  • the pattern formation shown below is performed on the TFT substrate.
  • the capacitor wiring Cs for applying the voltage Vcs to the capacitor electrode 2a as the first voltage application electrode and the capacitor electrode 2b as the third electrode is connected to the center portion of the pixel 1 in parallel with the gate line GL. It is provided to pass through.
  • the capacitor wiring Cs is routed in each pixel so as to surround the rectangular area of the pixel 1 by the rectangular area surrounding portion 2.
  • the capacitive wiring Cs is linearly drawn from the rectangular area surrounding portion 2 in a diagonal direction with respect to the gate line GL and the source line SL. It has been turned.
  • the oblique portions are arranged so as to have a mirror image relationship with each other in the regions on both sides of the capacitor wiring Cs passing through the central portion of the pixel 1 in parallel with the gate line GL.
  • the oblique portion of the capacitor wiring Cs is composed of a plurality of capacitor electrodes (first voltage application electrodes) 2a and a plurality of capacitor electrodes (third electrodes) 2b.
  • the plurality of capacitive electrodes 2a are arranged at intervals along the surface of the glass substrate 31.
  • the capacitance electrode 2a has a line width of 8 ⁇ m, a pitch of 63 ⁇ m, and the above interval is 55 ⁇ m.
  • the capacitive electrode 2b is disposed between the adjacent capacitive electrodes 2a.
  • the thickness of the capacitive electrode 2 a ′ 2b is, for example, 0.4 ⁇ m.
  • Capacitance electrodes 2a ′ 2b are made of TiNZAlZT, which is the same material as the gate electrode 2 (gate line GL) of TFT 10 shown in FIG.
  • the capacitor electrode 2 a ′ 2 b, the gate electrode 2 of the TFT 10, and the gate line GL are formed at the same time.
  • An insulating film 3 is formed on the capacitor electrode 2b so as to cover the capacitor electrode 2b.
  • a transparent insulating film CFAS capable of increasing the thickness is provided on the insulating film 3.
  • a pixel electrode (second voltage application electrode) 7 is formed on the insulating film 6.
  • the thickness of the insulating film 3 is, for example, 0.3 m, and the thickness of the insulating film 6 is, for example, 1.
  • the pixel electrode 7 is arranged at a position where the height from the surface of the glass substrate 31 is higher than that of the capacitor electrode 2a by the insulating films 3 and 6. In this manner, the plurality of pixel electrodes 7 are arranged along the glass substrate 31 surface.
  • the line width of the pixel electrode 7 is 11 m, for example, and the thickness is 0.18 m, for example.
  • the capacitor electrode 2b is bundled together under the pixel electrode 7, the pixel electrode 7 is formed of an insulating layer such as the insulating film 6 on the surface of the glass substrate 31. If it is formed through
  • the insulating film 3 is formed of the same material as the gate insulating film (gate insulator) 3 of the TFT 10 shown in FIG.
  • the insulating film 3 and the gate insulating film 3 are formed simultaneously.
  • a channel forming region 4 made of an amorphous silicon i layer (intrinsic semiconductor layer) is formed on the gate insulating film 3.
  • a source region 5a and a drain region 5b that also have an n + layer force of microcrystalline silicon are formed on the end of the channel forming region 4.
  • the thickness of the channel forming region 4 is, for example, 0.23 m
  • the thickness of the source region 5a and the drain region 5b is, for example, 0.06 m.
  • a source electrode 7a is formed on the source region 5a, and a drain electrode 7b is formed on the drain region 5b.
  • the outer layer portion of the source region 5a and the outer layer portion of the drain region 5b function as an ohmic contact layer of the electrode.
  • the pixel electrode 7 is made of TiZAlZT or TiNZAlZTi made of the same material as the gate line GL.
  • the pixel electrode 7, the source electrode 7a, and the drain electrode 7b are formed at the same time.
  • an insulating film 3 is formed on the gate line GL where the TFT 10 is not provided.
  • a region 35 in FIG. 1 is a region where the capacitor wiring Cs and the source line SL intersect, and a region where the capacitor wiring Cs and the pixel electrode 7 intersect, which is larger than each of the intersection wires. It is formed as a rectangular region on one side. This area 35 and the area where the rectangular area surrounding portion 2 of the capacitive wiring Cs overlaps the pixel electrode 7 are located above the capacitive wiring Cs (or rectangular surrounding area 2) as shown in FIG. , Insulating film 3, laminated body 45 consisting of i layer used for channel formation region 4 of TFT10 and n + layer used for source region 5a and drain region 5b of TFT10, and source line SL (or pixel electrode 7) They are stacked in order.
  • the color filter substrate (counter substrate) using the glass substrate 33 includes a color filter layer 32a and a black matrix layer 32b made of a power resist corresponding to each pixel (for example, red, green, blue, etc.).
  • the glass substrate 31 is disposed to face the TFT substrate.
  • Black bear tritus layer 32b is provided in a region facing TFT 10 as shown in FIG. 2 (b), and color filter layer 32a is provided at other locations as shown in FIGS. 2 (a) and (c). It is provided in the area opposite to.
  • VA mode or Liquid crystal having negative dielectric anisotropy and driven in vertical alignment mode such as MVA mode is injected to form liquid crystal layer LC.
  • the cell thickness which is the thickness of the liquid crystal layer LC, is, for example, 3.
  • the cell thickness is preferably 2.8 m or more and 10 m or less.
  • a vertical alignment film 51 is provided on the TFT substrate and the color filter substrate.
  • the vertical alignment film 51 on the TFT substrate side is formed so as to cover the entire pattern surface where the pixel electrodes 7 are formed, and the vertical alignment film 51 on the color filter substrate side is Formed to cover filter 32a and black matrix 32b!
  • step 1) as shown in FIG. 3A, the gate electrode 2 (gate line GL) of the TFT 10 and the capacitor electrode 2a ′ 2b are formed on the glass substrate 31 at the same time. At this time, the capacitor wiring C s is also formed at the same time.
  • step 2) as shown in FIG. 3B, the gate insulating film 3 is formed on the gate electrode 2 and the insulating film 3 is formed on the capacitor electrode 2b at the same time.
  • step 3 as shown in FIG. 3 (c), a layered structure of a layer (4) serving as the channel formation region 4 of the TFT 10 and a layer (5) serving as the source region 5a and the drain region 5b is obtained. To deposit.
  • step 4 as shown in FIG.
  • an insulating film 6 is formed on the insulating film 3 on the capacitor electrode 2b. At this time, the insulating film 6 is also formed on the insulating film 3 of the gate line GL other than the portion where the TFT 10 is not shown by the coating method at the same time.
  • a spin coater or slit coater is used for coating the insulating film 6. After application of the raw material solution, the photosensitive film is exposed and unnecessary pattern portions are removed by development, and then the remaining pattern is cured by baking to form the insulating film 6.
  • step 5 as shown in FIG. 3E, first, source and drain electrode materials are deposited on the layer (5) to be the source region 5a and the drain region 5b of the TFT.
  • a photoresist is applied to the deposited source electrode and drain electrode materials, exposure and development are performed in a predetermined pattern, and then dry etching or wet etching is performed using the photoresist as a mask, whereby the source electrode 7a and the drain electrode are formed. 7b is formed simultaneously. At this time, dry etching with a small etching shift is preferably performed. At this time, the source line SL is also formed at the same time. Then, dry etching is performed on the layer (5) that becomes the source region 5a and the drain region 5b whose surfaces are exposed by the formation of the source electrode 7a and the drain electrode 7b, whereby the source region 5a and the drain region 5b Form. Further, the pixel electrode 7 is formed of the same material as the gate line GL. This completes the stacked structure for TFT10 and liquid crystal layer LC drive.
  • a vertical alignment film is formed and bonded to a color filter substrate on which the vertical alignment film is also formed, and a negative (VA) liquid crystal, that is, a negative dielectric anisotropy is interposed therebetween.
  • a liquid crystal display panel is assembled by injecting liquid crystal.
  • a liquid crystal display panel may be one in which amorphous silicon is used for pixel 1 and each driver created as an IC as shown in Fig. 4 is mounted on the panel, or polycrystalline silicon or CG silicon is used. Each driver as shown in FIG. 4 may be integrally formed with the pixel 1.
  • the electrode force capacity electrode 2a and the pixel electrode 7 for applying a voltage to the liquid crystal are both arranged on the TFT substrate.
  • a plurality of capacitor electrodes 2a are arranged at intervals along the substrate surface, and the pixel electrode 7 has a height between adjacent capacitor electrodes 2a from the substrate surface higher than that of the capacitor electrode 2a.
  • the capacitor electrode 2a and the pixel electrode 7 are applied with a voltage applied to the liquid crystal between the TFT 10 and the source line SL connected to the pixel electrode 7 due to the voltage of the gate line GL.
  • the pixel 1 is in a state where an applied voltage to the liquid crystal is applied between the capacitor electrode 2a and the pixel electrode 7, and between the capacitor electrode 2a and the capacitor electrode 2b. The voltage applied to is not applied.
  • the capacitor electrode 2a, the insulating layer from the substrate surface to the pixel electrode 7, the pixel electrode 7, and the vertical alignment film are formed on the TFT substrate, and the TFT substrate and the color filter substrate are formed.
  • a configuration in which a voltage is applied to the liquid crystal between the upper and lower sides in the thickness direction of the liquid crystal layer LC can be realized simply by filling the liquid crystal having negative dielectric anisotropy.
  • a patterning force for electric field concentration of an electrode for applying a voltage to a liquid crystal, a thickness of a liquid crystal layer, and a TFT substrate used for a liquid crystal display device having a configuration in which the liquid crystal layers are arranged vertically A TFT substrate with a simplified process can be realized.
  • the capacitor electrode 2b connected to the capacitor electrode 2a via the insulating layer is disposed on the substrate surface side of the pixel electrode 7.
  • the capacitor electrode 2b Since an electrostatic capacitance is formed between the pixel electrode 7 and the electrode, an electrode functioning as an auxiliary capacitance electrode can be provided.
  • the capacitor electrode 2a, the capacitor electrode 2b, the gate line GL, and the gate electrode 2 of the TFT 10 are formed simultaneously with the same material, and the pixel electrode 7 is formed with the same material as the gate line GL. Therefore, it is possible to easily reduce the total number of layers on the TFT substrate and simplify the process.
  • the insulating film 3 that is part of the insulating layer between the pixel electrode 7 and the capacitive electrode 2b and is formed following the capacitive electrode 2b, and the gate insulating film 3 of the TFT 10 are formed of the same material at the same time, even when the capacitor electrode 2b is formed, the total number of layers on the TFT substrate can be reduced and the process can be easily simplified.
  • a display panel driving method using the pixel structure of the present embodiment is compared with a display panel driving method using a conventional pixel structure.
  • FIG. 7A shows an equivalent circuit of a conventional pixel structure.
  • a liquid crystal layer Clc is formed with a liquid crystal layer sandwiched between the counter electrode of the pixel electrode force potential Vcom connected to the drain electrode of the TFT, and between the Cs bus line of the auxiliary capacitance potential Vcs.
  • the drive voltage waveforms in this case are as shown in (b) of FIG. Fig. 7 (b) is a waveform diagram when the display panel is driven by dot inversion (effective driving to omit the gate substrate).
  • the source potential Vs is a square wave of 0 to 8 Vrms, and the auxiliary capacitance potential Vcs.
  • Vcom is a DC wave of 0 to 2.5V
  • gate potential Vg is a square wave of 1-10 (Vgl) V to 35 (Vgh) V.
  • the pixel electrode potential holding period is one frame period (60 Hz).
  • the liquid crystal capacitance Clc is defined as Q1 when the charge held in the liquid crystal capacitance Clc is Q1.
  • the auxiliary capacitor Ccs is Q2 when the charge held in the auxiliary capacitor Ccs is Q2.
  • FIG. 8A shows an equivalent circuit of the pixel structure of the present embodiment.
  • a liquid crystal capacitor is connected between the pixel electrode 7 connected to the drain electrode of the TFT and the capacitor electrode 2a connected to the Cs bus line of the auxiliary capacitance potential Vcs (that is, the aforementioned capacitor wiring Cs).
  • auxiliary capacitor Ccs is formed between the capacitor electrode 2b connected to the Cs bus line.
  • Pixel capacitance Cp Clc + Ccs.
  • the drive voltage waveforms in this case are as shown in Fig. 8 (b).
  • Fig. 8 (b) is a waveform diagram when the display panel is driven by dot inversion (effective drive for omitting the gate substrate).
  • the source potential Vs is a rectangular wave of 0 to 8 Vrms
  • the auxiliary capacitance potential is a DC wave of 0 to 2.5 V
  • the gate potential Vg is a square wave of ⁇ 10 (Vgl) V to 35 (Vgh) V.
  • the holding period of the pixel electrode potential is one frame period (60 Hz).
  • the liquid crystal capacitance Clc is defined as Q1 when the held charge of the liquid crystal capacitance Clc is Q1.
  • the auxiliary capacitor Ccs is Q2 when the charge held in the auxiliary capacitor Ccs is Q2.
  • the auxiliary capacitor Ccs is an auxiliary capacitor for the liquid crystal capacitor Clc in a state where the Kerr effect is generated in the liquid crystal layer.
  • FIGS. 9 to 11 show the difference in the response of the liquid crystal molecules due to the difference in the arrangement of the first voltage application electrodes in the pixel structure according to the present embodiment.
  • Members with the same reference numerals as those in FIG. 2 have the same functions as those in FIG. 2 unless otherwise specified.
  • FIG. 9 shows a configuration in which the liquid crystal layer LC is driven in the vertical alignment mode, a convex portion 46 including a pixel electrode (second voltage application electrode) 7 on the glass substrate 31, and a capacitor electrode.
  • (First voltage application electrode) 2a shows a pixel structure arranged alternately.
  • 9A shows a state in which no voltage is applied to the liquid crystal layer LC
  • FIG. 9B shows a state in which a voltage is applied to the liquid crystal layer LC.
  • the capacitor electrode 2b is provided on the upper surface of the glass substrate 31, and the insulating film 47 is provided between the pixel electrode 7 and the capacitor electrode 2b. It has been.
  • FIG. 9 shows a configuration in which the liquid crystal layer LC is driven in the vertical alignment mode, a convex portion 46 including a pixel electrode (second voltage application electrode) 7 on the glass substrate 31, and a capacitor electrode.
  • First voltage application electrode 2a shows a pixel structure arranged alternately.
  • 9A shows a state in which no voltage is applied
  • the liquid crystal molecules 48 of the liquid crystal layer LC are vertically aligned according to the vertical alignment films 51 ⁇ 51.
  • the liquid crystal molecules 48 ... are applied to the electric field formed between the pixel electrode 7 and the capacitor electrode 2a. Will fall down accordingly.
  • the electric lines of force are concentrated in a narrow region, and the liquid crystal molecules 48 ... do not fall around the electrode.
  • the electric field formed in the upper region of the pixel electrode 7 and other regions at the same height as the upper region is small or no electric field is formed.
  • the formed oblique direction electric field is symmetrical to each other.
  • the liquid crystal molecules 48 are tilted in opposite directions. As the electric field becomes larger, the liquid crystal molecules 48 are almost horizontal and fall to an angle!
  • FIG. 10 shows a convex portion 56 including a pixel electrode (second voltage application electrode) 7 on the upper side and a capacitive electrode made of a transparent electrode (first voltage application electrode) in view of the configuration of FIG.
  • a pixel structure is shown in which convex portions 54 covered with 52 are arranged alternately.
  • Fig. 10 (a) shows a state in which no voltage is applied to the liquid crystal layer LC
  • Fig. 10 (b) shows a state in which a voltage is applied to the liquid crystal layer LC.
  • the convex portion 56 includes a projecting insulator 57 provided on the glass substrate 31, a pixel electrode 7 provided on the insulator 57, and the insulator 57 and the pixel electrode 7 on the upper surface and side force. Covering the passivation film 50 and force.
  • the passivation film 50 also has, for example, SiN film force.
  • the protrusion 54 covers the protrusion-shaped insulator 53 reaching a predetermined height from the upper surface of the glass substrate 31 (that is, the upper surface of the TFT substrate), and the upper surface of the glass substrate 31 around the insulator 53 and the insulator 53.
  • the capacitor electrode 52 is provided in such a manner.
  • the pixel electrode 7 is located higher than the capacitor electrode 52 when viewed from the upper surface of the glass substrate 31.
  • the capacitive electrode 52 covers almost the entire upper surface of the glass substrate 31 between the two adjacent convex portions 56 and 56 except for the portion where the insulator 53 is provided.
  • the notch film 50 has a function of preventing the pixel electrode 7 from being corroded by the patterning of the capacitor electrode 52 when the capacitor electrode 52 is patterned after the pixel electrode 7 is formed.
  • the vertical alignment film 51 of the TFT substrate is formed on the entire surface so as to cover the convex portions 56 and 54.
  • the capacitor electrode 52 is connected to the capacitor wiring Cs by contact technology. This As shown in FIG. 10B, when an electric field is formed by applying an applied voltage to the liquid crystal layer LC between the pixel electrode 7 and the capacitor electrode 52, the pixel electrode 7 and the capacitor The electrode 52 functions as an electrode for concentrating the electric field, but the range through which the lines of electric force pass is wider in the director direction when the liquid crystal molecule 48 is tilted than in the case of FIG. 9, and the number of liquid crystal molecules 48 contributing to display increases. The In addition, since a transparent electrode is used as the first voltage application electrode, it is not necessary to block light from the back side of the TFT substrate. Therefore, the brightness of display is remarkably improved.
  • FIG. 11 shows a capacitive electrode (first voltage application electrode) 61 made of a transparent electrode, instead of the convex portion 54 in FIG. It is provided in a flat shape on the upper surface of the glass substrate 31 between 56 and 56 (that is, the upper surface of the TFT substrate).
  • FIG. 11 (a) shows a state in which no voltage is applied to the liquid crystal layer LC
  • FIG. 11 (b) shows a state in which a voltage is applied to the liquid crystal layer LC.
  • the capacitive electrode 61 covers almost the entire upper surface of the glass substrate 31 between the two convex portions 56 56 adjacent to each other.
  • the pixel electrode 7 is located higher than the capacitor electrode 61 when viewed from the upper surface of the glass substrate 31.
  • the pixel electrode 7 and the capacitor electrode 61 function as an electric field concentration electrode.
  • the range through which the lines of electric force pass is wider in the director direction when the liquid crystal molecules 48 are tilted than in the case of FIG. 9, and the number of liquid crystal molecules 48 contributing to display increases.
  • a transparent electrode is used as the first voltage application electrode, it is not necessary to block light from the back side of the TFT substrate. Therefore, the brightness of display is remarkably improved.
  • the above-described liquid crystal display devices shown in FIGS. 2 and 9 to 11 include a liquid crystal display panel combined with a counter substrate that does not have a counter electrode with respect to the TFT substrate power TFT substrate. It is driven in MVA mode. According to this, while using the oblique direction electric field that is formed between the first voltage application electrode and the second voltage application electrode on the TFT substrate side and connects the upper and lower sides in the thickness direction of the liquid crystal layer LC. Since the liquid crystal layer LC is multi-domained, the liquid crystal can be driven in the MVA mode. Therefore, by driving the liquid crystal in the MVA mode without providing the counter electrode on the counter substrate, the configuration on the counter substrate side can be improved. A simplified MVA-driven liquid crystal display device can be realized.
  • the first voltage mark is applied to the TFT substrate.
  • the additional electrode and the second voltage applying electrode are provided so as to extend in parallel with each other along the substrate surface as shown in FIG.
  • the first voltage application electrode and the second voltage application electrode are provided so as to extend in parallel with each other along the substrate surface, so that the first voltage application electrode adjacent to each other and As an oblique electric field between the second voltage application electrode, an electric field is obtained in which the direction and strength are distributed along the extending direction. Therefore, as described with reference to FIGS. 9 to 11, in the region between the first voltage application electrode and the second voltage application electrode adjacent to each other, the directions in which the liquid crystal molecules 48 are tilted are aligned. One domain can be configured in this area. Further, since the oblique electric fields are distributed symmetrically between adjacent regions, the directions in which the liquid crystal molecules 48 fall are opposite to each other, so that different domains can be formed.
  • the liquid crystal layer LC can be easily multi-domained.
  • the half area since the pixel area is mirror-image-arranged with respect to the capacitor wiring Cs, the half area has two different domains and a total of four types of domains are formed.
  • each of such domains in particular, a region between the first voltage application electrode and the second voltage application electrode and closer to the TFT substrate surface than the second voltage application electrode.
  • the TFT substrate of the present invention is used in a liquid crystal display panel driven by a scanning signal line driving circuit and a data signal line driving circuit, and includes TFTs, scanning signal lines, and A TFT substrate on which data signal lines are formed, and in each pixel, a plurality of first voltage application electrodes are arranged at intervals along the substrate surface, and the adjacent first voltage A second voltage application electrode disposed between the application electrodes at a position where the height of the substrate surface force is higher than that of the first voltage application electrode is disposed along the substrate surface.
  • a third electrode connected to the first voltage application electrode is disposed on the substrate surface side of the second voltage application electrode, and the TFT is formed by the voltage of the scanning signal line.
  • the data signal line is connected to the second voltage application electrode, whereby an application to the liquid crystal is performed between the first voltage application electrode and the second voltage application electrode. A voltage is applied, and the first voltage application electrode and Between the serial third electrode in a state where the voltage applied to the liquid crystal is not applied.
  • the patterning force for concentrating the electric field of the electrode for applying a voltage to the liquid crystal is a TFT substrate used for a liquid crystal display device having a configuration in which the liquid crystal layer is arranged in the vertical direction. If a TFT substrate with a simplified process can be realized, there will be an effect.
  • the present invention can be suitably used for a liquid crystal display device having a wide viewing angle characteristic.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)

Description

明 細 書
TFT基板およびそれを備える液晶表示パネルならびに液晶表示装置、 T FT基板の製造方法
技術分野
[0001] 本発明は、液晶に電圧を印加する電極の電界集中用パターンが、液晶層の厚み 方向の上下で互!ヽ違 ヽに並んだ構成を有する液晶表示装置に関するものである。 背景技術
[0002] 従来から、広視野角特性を有する MVA(Multi-domain Vertical Alignment)駆動方 式の液晶表示装置が提案されている。図 5に、特許文献 1に記載された MVA駆動 方式の液晶表示装置 130における画素の平面図を示す。また、図 6の（a)〜（c)に、 この画素の I I断面図を示す。
[0003] 図 5の画素の平面図は、 TFT基板とカラーフィルタ基板との両者を併せて示すもの である。 TFT基板には、ゲートバスライン 10、ドレインバスライン 12、 TFT14、および 、画素電極 16を備えている。カラーフィルタ基板は、突起 20を備えている。
[0004] TFT14はソース電極 12Sおよびドレイン電極 12Dを備えており、ソース電極 12Sは 画素電極 16に接続されており、ドレイン電極 12Dはドレインバスライン 12に接続され ている。また、 TFT14のゲート電極はゲートバスライン 10に接続されている。
[0005] 画素電極 16には、画素領域に対して斜めとなるようにスリット 18が設けられている。
スリット 18は TFT基板側の液晶の配向を制御する構造物となっている。また、画素電 極 16には、スリット 18によって電気的に分離されないように接続部 16aが設けられ、 これによつて一画素内の画素電極 16は電気的に接続されている。
[0006] 突起 20は、カラーフィルタ基板側の液晶の配向を制御する構造物となっており、 T FT基板のスリット 18とともに液晶の配向を制御する。突起 20は、レジストなどの絶縁 体 (誘電体)からなる。
[0007] また、図 6の（a)〜（c)から分力るように、 TFT基板側は、ガラス基板 24上に画素電 極 16が形成され、画素電極 16および画素電極 16に形成されたスリット 18を覆って 配向膜 (垂直配向膜) 32が形成された構成である。また、カラーフィルタ基板側は、 ガラス基板 22上に画素電極 16に対向して全面に補助容量電極 26が形成されるとと もに、補助容量電極 26上に突起 20が形成され、さらに補助容量電極 26および突起 20を覆って配向膜 (垂直配向膜) 28が形成された構成である。また、 TFT基板とカラ 一フィルタ基板との間には液晶層 LCが設けられている。なお、図 5の符号 40は、配 向不良領域を表している。
[0008] 図 6の（a)は、一対の基板の電極間に電圧が印加されていない場合の液晶の状態 を示している。液晶分子は配向膜 32および 28に対して垂直に配向している。従って 、突起 20表面に形成されている配向膜 28に対しても液晶分子は垂直に配向し、突 起 20表面近傍の液晶分子はガラス基板 22に対して傾斜した状態となる。また、図示 していないが、ガラス基板 22· 24の外側には一対の偏光板がクロス-コルの状態で 配置され、よって電圧無印加の状態では黒表示となる。
[0009] 図 6の（b)は、一対の基板の電極間に電圧を印加した場合の等電位線を示して!/ヽ る。電極 16と 26との間に電圧を印加すると、スリット 18や突起 20が形成された部分 での電界の分布が他の部分とは異なるようになる。
[0010] 図 6の（c)は、一対の基板の電極間に電圧を印加した場合の液晶の状態を示して いる。液晶分子は図中矢印の方向に、すなわち電界の方向と垂直となる方向に電圧 の大きさに応じて倒れていき、電圧印加の状態では白表示が得られることとなる。こ のとき、突起 20近傍の液晶分子は、突起 20が図 5に示すように線状に設けられたも のである場合、突起 20を境界として突起 20が設けられる方向に対してほぼ垂直な 2 方向に倒れる。同様に、スリット 18近傍の液晶分子も、スリット 18を境界としてスリット 18が設けられる方向に対してほぼ垂直な 2方向に倒れる。
[0011] このようにして、図 6の（a)の 2つの一点鎖線の間の領域（図 5中に〔A〕で示されて いる領域)では、液晶分子が同じ方向に倒れる、すなわち同じ方向に配向する領域 が形成される。そして、図 5に〔A〕〜〔D〕で代表的に示すように、 MVA液晶表示装 置 130では、 1つの画素中に 4つの異なる配向方向の領域が形成されるため、広視 野角という特性が得られる。
[0012] 特許文献 2には液晶層の上下に互い違いに配置された櫛形電極を有する液晶表 示装置が、また、特許文献 3には液晶層の上下に互い違いに配置された櫛歯電極を 有する IPS駆動方式の液晶表示装置が開示されている。
特許文献 1 :日本国公開特許公報「特開 2001— 83517号公報 (公開日： 2001年 3 月 30日）」
特許文献 2 :日本国公開特許公報「特開平 9— 244046号公報 (公開日： 1997年 9月 19日）」
特許文献 3 :日本国公開特許公報「特開 2000— 56325号公報 (公開日： 2000年 2 月 25日）」
発明の開示
[0013] し力しながら、特許文献 1を初めとする MVA駆動方式の液晶表示装置では、一般 に、 TFT基板において、ゲート電極層あるいは補助容量配線層、アモルファスシリコ ン層、ソース電極層、絶縁層、および、透明電極層の 5層を要し、カラーフィルタ基板 においてブラックマトリクスを除き、 RGBの色層、透明電極、および、突起層の 3層を 要する。従って、層数が多ぐ製造プロセスが複雑になるという問題があった。
[0014] また、特許文献 2や 3の液晶表示装置でも、同様の問題が発生する。
[0015] 本発明は、上記の問題点に鑑みてなされたものであり、その目的は、液晶に電圧を 印加する電極の電界集中用パターン力 液晶層の厚み方向の上下で互い違いに並 んだ構成を有する液晶表示装置に用いられる TFT基板であって、製造プロセスが簡 略ィ匕された TFT基板、およびそれを備える液晶表示パネルならびに液晶表示装置、 TFT基板の製造方法を実現することにある。
[0016] 本発明の TFT基板は、上記課題を解決するために、走査信号線駆動回路および データ信号線駆動回路によって駆動される液晶表示パネルに用いられ、 TFT、走査 信号線、および、データ信号線が形成される TFT基板であって、各画素において、 第 1の電圧印加用電極が、互いに基板面に沿って間隔を置いて複数配置されており 、隣接する前記第 1の電圧印加用電極どうしの間の、前記基板面からの高さが前記 第 1の電圧印加用電極よりも高い位置に配置された第 2の電圧印加用電極が、前記 基板面に沿って配置されており、前記第 2の電圧印加用電極の前記基板面側に、前 記第 1の電圧印加用電極と接続された第 3の電極が配置されており、前記走査信号 線の電圧により前記 TFTが導通状態となると、前記データ信号線が前記第 2の電圧 印加用電極に接続されることにより、前記第 1の電圧印加用電極と前記第 2の電圧印 加用電極との間に液晶への印加電圧が印加される状態であって、かつ、前記第 1の 電圧印加用電極と前記第 3の電極との間には液晶への印加電圧が印加されない状 態となることを特徴として 、る。
[0017] 上記の発明によれば、各画素において、液晶に電圧を印加するための電極力 第 1の電圧印加用電極および第 2の電圧印加用電極として、ともに TFT基板上に配置 される。第 1の電圧印加用電極は基板面に沿って間隔を置いて複数配置されており 、また、第 2の電圧印加用電極は、隣接する前記第 1の電圧印加用電極どうしの間の 、基板面力もの高さが前記第 1の電圧印加用電極よりも高い位置に、そして、基板面 に沿って配置されている。また、第 1の電圧印加用電極に接続された第 3の電極が、 第 2の電圧印加用電極の基板面側に配置されている。
[0018] そして、走査信号線の電圧により TFTが導通状態となると、データ信号線が第 2の 電圧印加用電極に接続されることにより、第 1の電圧印加用電極と第 2の電圧印加用 電極との間に液晶への印加電圧が印加される状態であって、かつ、第 1の電圧印加 用電極と第 3の電極との間には液晶への印加電圧が印加されない状態となる。
[0019] 従って、第 1の電圧印加用電極と第 2の電圧印加用電極とは、走査信号線の電圧 により TFTが導通状態となってデータ信号線が第 2の電圧印加用電極に接続される ことによって、互いの間に液晶へ印加する電圧を印加したときに、電界集中用電極と して機能する。
[0020] ここで、電界集中用電極とは、第 1の電圧印加用電極と第 2の電圧印加用電極との 間にセル厚方向に高低差がある電位差を生じる電極のことである。
[0021] また、第 1の電圧印加用電極と第 3の電極とは互いに接続されており、互いの間で 液晶への電圧印加がなされない電極として機能する。
[0022] 従って、 TFT基板は、第 1の電圧印加用電極と、基板面から第 2の電圧印加用電 極までの絶縁層と、第 2の電圧印加用電極とを形成し、さらに垂直配向膜を形成して 負の誘電率異方性を有する液晶を充填するだけで、液晶層の厚み方向の上下間で 液晶に電圧を印加する構成が実現可能となる。また、 TFT基板と対向して配置され る基板に、電極を形成する必要がない。 [0023] 以上により、液晶に電圧を印加する電極の電界集中用パターン力 液晶層の厚み 方向の上下で互!、違いに並んだ構成を有する液晶表示装置に用いられる TFT基板 であって、製造プロセスが簡略ィ匕された TFT基板を実現することができると 、う効果 を奏する。
[0024] 本発明の TFT基板は、上記課題を解決するために、前記第 3の電極は、前記第 2 の電圧印加用電極の前記基板面側に、絶縁層を介して配置されて ヽることを特徴と している。
[0025] 上記の発明によれば、第 1の電圧印加用電極と接続された第 3の電極は、絶縁層 を介して第 2の電圧印加用電極との間に静電容量を形成するので、補助容量電極と して機能する電極を設けることができるという効果を奏する。
[0026] 本発明の TFT基板は、上記課題を解決するために、走査信号線駆動回路および データ信号線駆動回路によって駆動される液晶表示パネルに用いられ、 TFT、走査 信号線、および、データ信号線が形成される TFT基板であって、各画素において、 第 1の電圧印加用電極が、互いに基板面に沿って間隔を置いて複数配置されており 、隣接する前記第 1の電圧印加用電極どうしの間の、前記基板面からの高さが前記 第 1の電圧印加用電極よりも高い位置に配置された第 2の電圧印加用電極が、前記 基板面に沿って配置されており、前記走査信号線の電圧により前記 TFTが導通状 態となると、前記データ信号線が前記第 2の電圧印加用電極に接続されることにより 、前記第 1の電圧印加用電極と前記第 2の電圧印加用電極との間に液晶への印加 電圧が印加される状態となり、前記第 1の電圧印加用電極は、透明電極からなり、突 起状の絶縁物と、前記絶縁物の周囲にある前記基板面とを覆うように設けられている ことを特徴としている。
[0027] 上記の発明によれば、各画素において、液晶に電圧を印加するための電極力 第 1の電圧印加用電極および第 2の電圧印加用電極として、ともに TFT基板上に配置 される。第 1の電圧印加用電極は基板面に沿って間隔を置いて複数配置されており 、また、第 2の電圧印加用電極は、隣接する前記第 1の電圧印加用電極どうしの間の 、基板面力もの高さが前記第 1の電圧印加用電極よりも高い位置に、そして、基板面 に沿って配置されている。 [0028] そして、走査信号線の電圧により TFTが導通状態となると、データ信号線が第 2の 電圧印加用電極に接続されることにより、第 1の電圧印加用電極と第 2の電圧印加用 電極との間に液晶への印加電圧が印加される状態となる。
[0029] 従って、第 1の電圧印加用電極と第 2の電圧印加用電極とは、走査信号線の電圧 により TFTが導通状態となってデータ信号線が第 2の電圧印加用電極に接続される ことによって、互いの間に液晶へ印加する電圧を印加したときに、電界集中用電極と して機能する。
[0030] ここで、電界集中用電極とは、第 1の電圧印加用電極と第 2の電圧印加用電極との 間にセル厚方向に高低差がある電位差を生じる電極のことである。
[0031] 従って、 TFT基板は、第 1の電圧印加用電極と、基板面から第 2の電圧印加用電 極までの絶縁層と、第 2の電圧印加用電極とを形成し、さらに垂直配向膜を形成して 負の誘電率異方性を有する液晶を充填するだけで、液晶層の厚み方向の上下間で 液晶に電圧を印加する構成が実現可能となる。また、 TFT基板と対向して配置され る基板に、電極を形成する必要がない。
[0032] 以上により、液晶に電圧を印加する電極の電界集中用パターン力 液晶層の厚み 方向の上下で互!、違いに並んだ構成を有する液晶表示装置に用いられる TFT基板 であって、製造プロセスが簡略ィ匕された TFT基板を実現することができると 、う効果 を奏する。
[0033] また、第 1の電圧印加用電極と第 2の電圧印加用電極との間に電界が形成されたと きに、電気力線の通る範囲が、液晶分子が倒れるときのダイレクタ方向に広がり、表 示に寄与する液晶分子が増加する。そして、透明電極を用いているために、基板の 背面側からの光を遮らずに済む。従って、表示の明るさが格段に向上するという効果 を奏する。
[0034] 本発明の TFT基板は、上記課題を解決するために、走査信号線駆動回路および データ信号線駆動回路によって駆動される液晶表示パネルに用いられ、 TFT、走査 信号線、および、データ信号線が形成される TFT基板であって、各画素において、 第 1の電圧印加用電極が、互いに基板面に沿って間隔を置いて複数配置されており 、隣接する前記第 1の電圧印加用電極どうしの間の、前記基板面からの高さが前記 第 1の電圧印加用電極よりも高い位置に配置された第 2の電圧印加用電極が、前記 基板面に沿って配置されており、前記走査信号線の電圧により前記 TFTが導通状 態となると、前記データ信号線が前記第 2の電圧印加用電極に接続されることにより 、前記第 1の電圧印加用電極と前記第 2の電圧印加用電極との間に液晶への印加 電圧が印加される状態となり、前記第 1の電圧印加用電極は、透明電極からなり、隣 接する前記第 2の電圧印加用電極間にある前記基板面上に平面状に設けられてい ることを特徴としている。
[0035] 上記の発明によれば、各画素において、液晶に電圧を印加するための電極力 第 1の電圧印加用電極および第 2の電圧印加用電極として、ともに TFT基板上に配置 される。第 1の電圧印加用電極は基板面に沿って間隔を置いて複数配置されており 、また、第 2の電圧印加用電極は、隣接する前記第 1の電圧印加用電極どうしの間の 、基板面力もの高さが前記第 1の電圧印加用電極よりも高い位置に、そして、基板面 に沿って配置されている。
[0036] そして、走査信号線の電圧により TFTが導通状態となると、データ信号線が第 2の 電圧印加用電極に接続されることにより、第 1の電圧印加用電極と第 2の電圧印加用 電極との間に液晶への印加電圧が印加される状態となる。
[0037] 従って、第 1の電圧印加用電極と第 2の電圧印加用電極とは、走査信号線の電圧 により TFTが導通状態となってデータ信号線が第 2の電圧印加用電極に接続される ことによって、互いの間に液晶へ印加する電圧を印加したときに、電界集中用電極と して機能する。
[0038] ここで、電界集中用電極とは、第 1の電圧印加用電極と第 2の電圧印加用電極との 間にセル厚方向に高低差がある電位差を生じる電極のことである。
[0039] 従って、 TFT基板は、第 1の電圧印加用電極と、基板面から第 2の電圧印加用電 極までの絶縁層と、第 2の電圧印加用電極とを形成し、さらに垂直配向膜を形成して 負の誘電率異方性を有する液晶を充填するだけで、液晶層の厚み方向の上下間で 液晶に電圧を印加する構成が実現可能となる。また、 TFT基板と対向して配置され る基板に、電極を形成する必要がない。
[0040] 以上により、液晶に電圧を印加する電極の電界集中用パターン力 液晶層の厚み 方向の上下で互!、違いに並んだ構成を有する液晶表示装置に用いられる TFT基板 であって、製造プロセスが簡略ィ匕された TFT基板を実現することができると 、う効果 を奏する。
[0041] また、第 1の電圧印加用電極と第 2の電圧印加用電極との間に電界が形成されたと きに、電気力線の通る範囲が、液晶分子が倒れるときのダイレクタ方向に広がり、表 示に寄与する液晶分子が増加する。そして、透明電極を用いているために、基板の 背面側からの光を遮らずに済む。従って、表示の明るさが格段に向上するという効果 を奏する。
[0042] 本発明の TFT基板は、上記課題を解決するために、前記液晶は、垂直配向モード で駆動される液晶であることを特徴として 、る。
[0043] 上記の発明によれば、第 1の電圧印加用電極と第 2の電圧印加用電極との間に形 成される電界により、液晶分子の配向を良好に制御することができるという効果を奏 する。
[0044] 本発明の TFT基板は、上記課題を解決するために、前記液晶の層厚は 2. 8 m 以上 10 μ m以下であることを特徴としている。
[0045] 上記の発明によれば、液晶の厚みが、第 1の電圧印加用電極および第 2の電圧印 加用電極を配置した状態で良好な表示を行うことができる厚みになるという効果を奏 する。
[0046] 本発明の TFT基板の製造方法は、上記課題を解決するために、前記第 3の電極を 備える前記 TFT基板の製造方法であって、前記第 1の電圧印加用電極、前記第 3の 電極、前記走査信号線、および、前記 TFTのゲート電極を、同じ材料で同時に形成 し、前記第 1の電圧印加用電極を形成した後に、前記第 2の電圧印加用電極を、前 記走査信号線と同じ材料で形成することを特徴として ヽる。
[0047] 上記の発明によれば、第 1の電圧印加用電極、第 3の電極、走査信号線、および、 TFTのゲート電極を、同じ材料で同時に形成し、第 1の電圧印加用電極を形成した 後に、第 2の電圧印加用電極を、走査信号線と同じ材料で形成するので、 TFT基板 上の全体の層数の削減およびプロセスの簡略ィ匕を容易に行うことができるという効果 を奏する。 [0048] 本発明の TFT基板の製造方法は、上記課題を解決するために、前記第 2の電圧 印加用電極と前記第 3の電極との間の絶縁層の一部であって前記第 3の電極に続い て形成する絶縁膜と、前記 TFTのゲート絶縁膜とを、同じ材料で同時に形成すること を特徴としている。
[0049] 上記の発明によれば、第 3の電極に続 、て形成する絶縁膜と、前記 TFTのゲート 絶縁膜とを、同じ材料で同時に形成するので、第 3の電極を形成する場合にも、 TFT 基板上の全体の層数の削減およびプロセスの簡略ィ匕を容易に行うことができるという 効果を奏する。
[0050] 本発明の液晶表示パネルは、上記課題を解決するために、前記 TFT基板を備え ていることを特徴としている。
[0051] 上記の発明によれば、液晶に電圧を印加する電極の電界集中用パターン力 液晶 層の厚み方向の上下で互 、違 ヽに並んだ構成を有する液晶表示装置に用いられる
TFT基板を備える液晶表示パネルであって、製造プロセスが簡略ィ匕された液晶表示 パネルを実現することができると 、う効果を奏する。
[0052] 本発明の液晶表示装置は、上記課題を解決するために、前記表示パネルを備えて 、ることを特徴として 、る。
[0053] 上記の発明によれば、液晶に電圧を印加する電極の電界集中用パターン力 液晶 層の厚み方向の上下で互い違いに並んだ構成を有する液晶表示装置であって、製 造プロセスが簡略化された液晶表示装置を実現することができるという効果を奏する
[0054] 本発明の液晶表示装置は、上記課題を解決するために、前記 TFT基板が前記 TF T基板に対する対向電極を有しない対向基板と組み合わされて前記液晶表示パネ ルが構成されており、液晶が MVAモードで駆動されることを特徴として 、る。
[0055] 上記の発明によれば、 TFT基板側で第 1の電圧印加用電極と第 2の電圧印加用電 極との間に形成される、液晶層の厚み方向の上下間を結ぶ斜め方向電界を用いな がら、液晶層をマルチドメインィ匕することにより、液晶を MVAモードで駆動することが できるので、対向基板に対向電極を設けずに液晶を MVAモードで駆動することによ り、対向基板側の構成が簡略化された MVA駆動方式の液晶表示装置を実現するこ とができると!、う効果を奏する。
[0056] 本発明の液晶表示装置は、上記課題を解決するために、前記 TFT基板にぉ ヽて、 前記第 1の電圧印加用電極と前記第 2の電圧印加用電極とは、前記基板面に沿って 互いに平行に延びた状態に設けられており、前記対向基板には、液晶を配向制御 する構造物が設けられて 、な 、ことを特徴として 、る。
[0057] 上記の発明によれば、第 1の電圧印加用電極と第 2の電圧印加用電極とが基板面 に沿って互いに平行に延びた状態に設けられているので、互いに隣接する第 1の電 圧印加用電極と第 2の電圧印加用電極との間の斜め方向電界として、上記の延びる 方向に沿って、方向と強さとがー様に分布する電界が得られる。従って、互いに隣接 する第 1の電圧印加用電極と第 2の電圧印加用電極との間の領域で、液晶分子の倒 れる向きが揃い、この領域で 1つのドメインを構成することができる。さらに、少なくとも 互いに隣接する領域どうしでは斜め方向電界が互いに対称に分布することにより液 晶分子の倒れる方向が互いに反対になるので、異なるドメインを構成することができ る。従って、液晶層を容易にマルチドメイン化することができ、対向基板において液 晶を配向制御する構造物を省略することにより、非常に簡略化された構成の MVA駆 動方式の液晶表示装置を実現することができるという効果を奏する。
[0058] 本発明の液晶表示装置は、上記課題を解決するために、前記第 1の電圧印加用電 極と前記第 2の電圧印加用電極との間であって前記第 2の電圧印加用電極よりも前 記基板面側の領域に、液晶分子が応答するような、前記基板面に平行な横電界を 生じな 、ことを特徴として！/、る。
[0059] 上記の発明によれば、第 1の電圧印加用電極と第 2の電圧印加用電極との間であ つて第 2の電圧印加用電極よりも基板面側の領域、すなわち表示に寄与する液晶分 子が存在している領域に、液晶分子が応答するような、基板面に平行な横電界を生 じないようにするので、第 1の電圧印加用電極と第 2の電圧印加用電極との間に電圧 を印加しているにも関わらず液晶分子が垂直配向するように応答してしまう部分が生 じないようにすることができる。従って、 MVAモードによる表示を高品位にすることが できるという効果を奏する。
[0060] 本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分か るであろう。また、本発明の利点は、添付図面を参照した次の説明によって明白にな るであろう。
図面の簡単な説明
[0061] [図 1]本発明の実施形態を示すものであり、画素の構成を示す平面図である。
[図 2]図 1の画素の断面図であり、（a)は A— B線断面を示し、（b)は C— D線断面を 示し、（c)は E— F線断面を示している。
[図 3]TFT基板の製造方法を示すプロセスステップ図であり、（a)な 、し (e)はこの順 でプロセスが進められることを示して 、る。
[図 4]図 1の画素を備える液晶表示装置の構成を示すブロック図である。
[図 5]従来技術を示すものであり、画素の構成を示す平面図である。
[図 6]図 5の画素の構成および動作を示す断面図であり、 (a)は電圧無印加時の液晶 の状態を示し、（b)は液晶に電圧を印加した状態での等電位線を示し、（c)は電圧印 加時の液晶の状態を示して!/、る。
[図 7]従来の画素構造の駆動原理を示す図であり、（a)は等価回路を示し、（b)は駆 動電位波形を示している。
[図 8]本実施形態の画素構造の駆動原理を示す図であり、（a)は等価回路を示し、 (b )は駆動電位波形を示している。
[図 9]本実施形態の構成において第 1の電極配置を有する画素の液晶の応答を示す 図であり、（a)は電圧無印加状態、（b)は電圧印加状態を示している。
[図 10]本実施形態の構成において第 2の電極配置を有する画素の液晶の応答を示 す図であり、（a)は電圧無印加状態、（b)は電圧印加状態を示している。
[図 11]本実施形態の構成において第 3の電極配置を有する画素の液晶の応答を示 す図であり、（a)は電圧無印加状態、（b)は電圧印加状態を示している。
符号の説明
[0062] 1 画素
2 ゲート電極
2a 容量電極 (第 1の電圧印加用電極）
2b 容量電極（第 3の電極） 3 絶縁膜、ゲート絶縁膜
6 透明絶縁膜
7 画素電極 (第 2の電圧印加用電極）
7a ソース電極
7b ドレイン電極
52 容量電極 (第 1の電圧印加用電極）
61 容量電極 (第 1の電圧印加用電極）
400 ゲートドライバ（走査信号線駆動回路）
300 ソースドライバ (データ信号線駆動回路)
GL ゲートライン (走査信号線）
SL ソースライン (データ信号線）
発明を実施するための最良の形態
[0063] 本発明の一実施形態について図 1ないし図 4、および、図 7ないし図 9に基づいて 説明すると以下の通りである。
[0064] 図 4は、液晶表示装置の構成を、その表示部の等価回路と共に示すブロック図であ る。この液晶表示装置は、データ信号線駆動回路としてのソースドライバ 300と、走査 信号線駆動回路としてのゲートドライバ 400と、アクティブマトリクス形の表示部 100と 、ソースドライバ 300およびゲートドライノく 400を制御するための表示制御回路 200と 、階調電圧源 600とを備えている。
[0065] 上記液晶表示装置における表示部 100は、複数本 (m本)の走査信号線としてのゲ 一トライン GLl〜GLmと、それらのゲートライン GLl〜GLmのそれぞれと交差する 複数本 (n本）のデータ信号線としてのソースライン SLl〜SLnと、それらのゲートライ ン GLl〜GLmとソースライン SLl〜SLnとの交差点にそれぞれ対応して設けられた 複数個（m X n個）の画素形成部とを含む。これらの画素形成部はマトリクス状に配置 されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するゲートライ ン GLjにゲート端子が接続されると共に当該交差点を通過するソースライン SLiにソ ース端子が接続されたスイッチング素子である TFT10と、その TFT10のドレイン端 子に接続された画素電極 (第 2の電圧印加用電極)と、上記複数の画素形成部に共 通的に設けられた電極である容量電極 (後述のように、第 1の電圧印加用電極および 第 3の電極の 2種類ある）と、上記複数の画素形成部に共通的に設けられ画素電極と 第 1の電圧印加用電極としての容量電極との間に配置された液晶層とからなる。そし て、画素電極と、第 1の電圧印加用電極としての容量電極とにより形成される液晶容 量、および、画素電極と、第 3の電極としての容量電極とにより形成される補助容量と により、画素容量 Cpが構成される。第 1の電圧印加用電極としての容量電極と、第 3 の電極としての容量電極とは、互いに接続されており、電圧 Vcsが印加される。なお、 上記補助容量は、画素容量に確実に電圧を保持すベぐ液晶容量に並列に設けら れているが、この補助容量を形成する代わりに、画素電極の下側に第 3の電極を一 体に束ねることにより画素電極自身の容量を大きくするようにしてもょ 、。
[0066] 各画素形成部における画素電極には、ソースドライバ 300およびゲートドライノ OO により、表示すべき画像に応じた電位が与えられる。これにより、画素電極と第 1の電 圧印加用電極としての容量電極との間の電位差に応じた電圧が液晶に印加され、こ の電圧印加によって液晶層に対する光の透過量が制御されることで画像表示が行わ れる。ただし、液晶層への電圧印加によって光の透過量を制御するためには偏光板 が使用され、本液晶表示装置では、ノーマリブラックとなるように位相差板および偏光 板が配置されているものとする。
[0067] 表示制御回路 200は、外部の信号源から、表示すべき画像を表すデジタルビデオ 信号 Dvと、当該デジタルビデオ信号 Dvに対応する水平同期信号 HSYおよび垂直 同期信号 VSYと、表示動作を制御するための制御信号 Dcとを受け取り、それらの信 号 Dv, HSY, VSY, Dcに基づき、そのデジタルビデオ信号 Dvの表す画像を表示 部 100に表示させるための信号として、ソーススタートパルス信号 SSPと、ソースクロ ック信号 SCKと、表示すべき画像を表すデジタル画像信号 DA (デジタルビデオ信 号 Dvに相当する信号）と、ゲートスタートパルス信号 GSPと、ゲートクロック信号 GCK と、ゲートドライバ出力制御信号 GOEとを生成し出力する。
[0068] デジタルビデオ信号 Dvは、内部メモリで必要に応じてタイミング調整等が行われた 後に、デジタル画像信号 DAとして表示制御回路 200から出力される。ソースクロック 信号 SCKは、ソースドライバ 300内のシフトレジスタの動作タイミングを決定する信号 として生成される。ソーススタートパルス信号 SSPは、水平同期信号 HSYに基づいて 1水平走査期間毎に所定期間だけハイレベル (Hレベル）となりシフトレジスタ内を転 送される信号として生成される。ゲートスタートパルス信号 GSPは、垂直同期信号 VS Yに基づき 1フレーム期間（1垂直走査期間）毎に所定期間だけ Hレベルとなる信号と して生成される。ゲートクロック信号 GCKは、水平同期信号 HSYに基づいて生成さ れる。ゲートドライバ出力制御信号 GOE (GOEl〜GOEq)は、水平同期信号 HSY および制御信号 Dcに基づ 、て生成される。
[0069] 上記のようにして表示制御回路 200において生成された信号のうち、デジタル画像 信号 DAとソーススタートパルス信号 SSPおよびソースクロック信号 SCKとは、ソース ドライバ 300に入力され、ゲートスタートパルス信号 GSPおよびゲートクロック信号 G CKとゲートドライバ出力制御信号 GOEとは、ゲートドライバ 400に入力される。
[0070] ソースドライバ 300は、デジタル画像信号 DAとソーススタートパルス信号 SSPおよ びソースクロック信号 SCKとに基づき、デジタル画像信号 D Aの表す画像の各水平 走査線における画素値に相当するアナログ電圧としてデータ信号 S(l)〜S(n)を 1水 平走査期間毎に順次生成し、これらのデータ信号 S(l)〜S(n)をソースライン SL1〜S Lnにそれぞれ印加する。アナログ電圧信号 S (1)〜S (n)として選択するための階調 基準電圧には、階調電圧源 600によって生成された電圧 VO〜Vpが用いられる。ま た、階調電圧源 600は、容量電極に印加する電圧 Vcsをも生成して出力する。
[0071] ゲートドライバ 400は、ゲートスタートパルス信号 GSPおよびゲートクロック信号 GC Kと、ゲートドライバ出力制御信号 GOEr (r= l, 2, · ··, q)とに基づき、各データ信号 S (1)〜S (n)を各画素形成部（の画素容量）に書き込むために、デジタル画像信号 DAの各フレーム期間（各垂直走査期間）においてゲートライン GLl〜GLmをほぼ 1 水平走査期間ずつ順次選択する。
[0072] 次に、上記液晶表示装置の画素構成について詳細に説明する。
[0073] 図 1に各画素形成部の画素 1の平面図を、図 2の（a)に図 1の A—B線断面図を、図 2の（b)に図 1の C D線断面図を、図 2の（c)に図 1の E— F線断面図を、それぞれ 示す。
[0074] 図 1に示すように、画素 1は、互いに隣接する 2本のゲートライン GLと、互いに隣接 する 2本のソースライン SLとに囲まれた矩形状の領域として設けられている。なお、以 下に示すパターン形成は、 TFT基板上で行われている。また、第 1の電圧印加用電 極としての容量電極 2aと第 3の電極としての容量電極 2bとに、電圧 Vcsを印加する 容量配線 Csが、ゲートライン GLと平行に、画素 1の中央部を通るように設けられてい る。そして、容量配線 Csは、画素 1の矩形領域の周囲を、矩形領域取り囲み部分 2に よって取り囲むように各画素内で引き回されている。
[0075] また、容量配線 Csの矩形領域取り囲み部分 2より内側では、当該矩形領域取り囲 み部分 2から、容量配線 Csはゲートライン GLおよびソースライン SLに対して斜め方 向に線状に引き回されている。そして、この斜め部分は、ゲートライン GLと平行に画 素 1の中央部を通る容量配線 Csに対する両側の領域で、互 ヽに鏡像の関係となるよ うに配置されている。容量配線 Csの斜め部分は、図 2の（a)に示すように、複数の容 量電極 (第 1の電圧印加用電極） 2aと複数の容量電極 (第 3の電極） 2bとからなる。複 数の容量電極 2aは、互いにガラス基板 31面に沿って間隔を置いて配置されている。 例えば、容量電極 2aの線幅は 8 μ m、ピッチは 63 μ mであり、上記間隔は 55 μ mで ある。容量電極 2bは、隣接する容量電極 2aどうしの間に配置されている。容量電極 2 a' 2bの厚みは例えば 0. 4 μ mである。
[0076] 容量電極 2a' 2bは、図 2の（b)に示す TFT10のゲート電極 2 (ゲートライン GL)と互 Vヽに同じ材料である TiZAlZTほたは TiNZAlZTiで形成されて!、る。容量電極 2 a' 2b、 TFT10のゲート電極 2、および、ゲートライン GLは、同時に形成される。
[0077] 容量電極 2b上には絶縁膜 3が、容量電極 2bを覆うように形成されており、絶縁膜 3 上には、厚みを大きくすることのできる透明絶縁膜 CFAS)力 なる絶縁膜 6が形成さ れており、さらに、絶縁膜 6上には、画素電極 (第 2の電圧印加用電極） 7が形成され ている。絶縁膜 3の厚みは例えば 0. 3 mであり、絶縁膜 6の厚みは例えば 1.
である。この画素電極 7は、絶縁膜 3 · 6によって、ガラス基板 31面からの高さが容量 電極 2aよりも高い位置に配置されている。このようにして、複数の画素電極 7は互い にガラス基板 31面に沿って配置されている。画素電極 7の線幅は例えば 11 mであ り、厚みは例えば 0. 18 mである。なお、容量電極 2bを画素電極 7の下に一体に束 ねた場合には、画素電極 7は、ガラス基板 31面カゝら例えば絶縁膜 6などの絶縁層の みを介して形成すればょ ヽ。
[0078] 絶縁膜 3は、図 2の（b)に示す TFT10のゲート絶縁膜 (ゲートインシユレータ） 3と同 じ材料で形成されている。絶縁膜 3とゲート絶縁膜 3とは同時に形成される。また、 TF T10においては、ゲート絶縁膜 3上にアモルファスシリコンの i層（真性半導体層）から なるチャネル形成領域 4が形成されている。チャネル形成領域 4の端部上には、微結 晶シリコンの n+層力もなるソース領域 5aとドレイン領域 5bとが形成されている。チヤネ ル形成領域 4の厚みは例えば 0. 23 mであり、ソース領域 5aおよびドレイン領域 5b の厚みは例えば 0. 06 mである。ソース領域 5a上にはソース電極 7aが、ドレイン領 域 5b上にはドレイン電極 7bが、それぞれ形成されている。ソース領域 5aの外層部分 およびドレイン領域 5bの外層部分は、電極のォーミックコンタクト層として機能する。 前記画素電極 7は、ゲートライン GLと同じ材料の TiZAlZTほたは TiNZAlZTiで 形成されている。画素電極 7と、ソース電極 7aと、ドレイン電極 7bとは、同時に形成さ れる。また、 TFT10の設けられていないゲートライン GL上には、図 2の（b)に示すよ うに、絶縁膜 3が形成されている。
[0079] また、図 1の領域 35は、容量配線 Csとソースライン SLとが交差する領域、および、 容量配線 Csと画素電極 7とが交差する領域であって、交差配線のそれぞれよりも大 きい一辺の矩形状領域として形成されている。この領域 35、および、容量配線 Csの 矩形領域取り囲み部分 2と画素電極 7とが重なる領域とは、図 2の (c)に示すように、 容量配線 Cs (あるいは矩形取り囲み部分 2)の上に、絶縁膜 3、 TFT10のチャネル形 成領域 4に用いた i層と TFT10のソース領域 5aおよびドレイン領域 5bに用いた n+層 とからなる積層体 45、ソースライン SL (あるいは画素電極 7)がこの順で積層された構 成となっている。
[0080] ガラス基板 33を用いたカラーフィルタ基板 (対向基板）には、各画素に対応する力 ラーレジスト（例えば、赤、緑、青等)からなるカラーフィルタ層 32aおよびブラックマト リクス層 32bが、ガラス基板 31を用いた TFT基板に対向して配置されている。ブラッ クマトリタス層 32bは、図 2の（b)に示すように TFT10に対向する領域に設けられてお り、カラーフィルタ層 32aは図 2の（a) · (c)に示すようにその他の箇所に対向する領域 に設けられている。 TFT基板とカラーフィルタ基板との間には、例えば VAモードや MVAモードなどの垂直配向モードで駆動される負の誘電率異方性を有する液晶が 注入され、液晶層 LCが形成されている。液晶層 LCの厚みであるセル厚は、例えば 3 . である。セル厚は、 2. 8 m以上 10 m以下とするのが好ましい。
[0081] TFT基板およびカラーフィルタ基板には、この他に垂直配向膜 51が設けられる。
図 2においては、 TFT基板側の垂直配向膜 51は、画素電極 7までが形成された状 態のパターン面全体を覆うように形成されており、カラーフィルタ基板側の垂直配向 膜 51は、カラーフィルタ 32aおよびブラックマトリクス 32bを覆うように形成されて!、る。
[0082] 次に、図 3を用いて、本実施形態の TFT基板の製造プロセスについて説明する。
[0083] ステップ 1)では、図 3の（a)に示すように、ガラス基板 31上に、 TFT10のゲート電 極 2 (ゲートライン GL)と、容量電極 2a ' 2bとを同時に形成する。このとき、容量配線 C sも同時に形成される。ステップ 2)では、図 3の（b)に示すように、ゲート電極 2上にゲ ート絶縁膜 3を、また、容量電極 2b上に絶縁膜 3を、同時に形成する。ステップ 3)で は、図 3の（c)に示すように、 TFT10のチャネル形成領域 4となる層（4)と、ソース領 域 5aおよびドレイン領域 5bとなる層（5)との積層体 45を堆積させる。ステップ 4)では 、図 3の（d)に示すように、容量電極 2b上の絶縁膜 3上に絶縁膜 6を形成する。このと き、図示しない、 TFT10が存在する箇所以外のゲートライン GLの絶縁膜 3上にも同 時に塗布法によって絶縁膜 6が形成される。絶縁膜 6の塗布にはスピンコーターゃス リツトコ一ターが用いられる。原料液の塗布後、感光させて不要パターン部分を現像 により除去した後、残ったパターンをべ一キングにより硬化させることにより絶縁膜 6が 形成される。ステップ 5)では、図 3の（e)に示すよう〖こ、まず、 TFT10のソース領域 5a およびドレイン領域 5bとなる層（5)上にソース電極およびドレイン電極材料を堆積さ せる。次いで、堆積したソース電極およびドレイン電極材料にフォトレジストを塗布し、 所定のパターンに露光および現像を行った後、フォトレジストをマスクとしてドライエツ チングまたはウエットエッチングを行うことにより、ソース電極 7aおよびドレイン電極 7b を同時に形成する。このとき、好ましくは、エッチングシフトの少ないドライエッチング を行う。このとき、ソースライン SLも同時に形成される。そして、ソース電極 7aおよびド レイン電極 7bの形成により表面が露出したソース領域 5aおよびドレイン領域 5bとなる 層（5)に対してドライエッチングを行うことにより、ソース領域 5aおよびドレイン領域 5b を形成する。また、画素電極 7を、ゲートライン GLと同じ材料で形成する。これ〖こより、 TFT10および液晶層 LC駆動用の積層構造が完成する。
[0084] また、 TFT基板が完成した後、垂直配向膜を形成し、同じく垂直配向膜を形成した カラーフィルタ基板と貼り合わせ、間にネガ (VA用）液晶すなわち負の誘電率異方性 を有する液晶を注入して、液晶表示パネルを組み立てる。液晶表示パネルとしては、 画素 1にアモルファスシリコンを用い、図 4に示したような各ドライバを ICとして作成し たものをパネル上に実装したものでもよいし、多結晶シリコンや CGシリコンなどを用 いて、図 4に示したような各ドライバを画素 1とともに一体的に作成したものでもよい。
[0085] 以上のように、本実施形態によれば、液晶に電圧を印加するための電極力 容量 電極 2aおよび画素電極 7として、ともに TFT基板上に配置される。容量電極 2aは基 板面に沿って間隔を置いて複数配置されており、また、画素電極 7は、隣接する容量 電極 2aどうしの間の、基板面からの高さが容量電極 2aよりも高い位置に、そして、基 板面に沿って配置されている。従って、容量電極 2aと画素電極 7とは、ゲートライン G Lの電圧により TFT10が導通状態となってソースライン SLが画素電極 7に接続され ることによって、互いの間に液晶へ印加する電圧を印加したときに、電界集中用電極 として機能する。このとき、画素 1は、容量電極 2aと画素電極 7との間には液晶への印 加電圧が印加された状態であって、かつ、容量電極 2aと容量電極 2bとの間には液 晶への印加電圧が印加されない状態となる。
[0086] 従って、 TFT基板に容量電極 2aと、基板面カゝら画素電極 7までの絶縁層と、画素 電極 7と、垂直配向膜とを形成し、 TFT基板とカラーフィルタ基板との間に負の誘電 率異方性を有する液晶を充填するだけで、液晶層 LCの厚み方向の上下間で液晶 に電圧を印加する構成が実現可能となる。また、 TFT基板と対向して配置される基 板 (ここではカラーフィルタ基板）に、電極を形成する必要がない。
[0087] 以上により、液晶に電圧を印加する電極の電界集中用パターン力 液晶層の厚み 方向の上下で互!、違いに並んだ構成を有する液晶表示装置に用いられる TFT基板 であって、製造プロセスが簡略ィ匕された TFT基板を実現することができる。
[0088] また、本実施形態によれば、画素電極 7の基板面側に、絶縁層を介して、容量電極 2aと接続された容量電極 2bが配置されている。これにより、容量電極 2bは、絶縁層 を介して画素電極 7との間に静電容量を形成するので、補助容量電極として機能す る電極を設けることができる。
[0089] また、本実施形態によれば、容量電極 2a、容量電極 2b、ゲートライン GL、および、 TFT10のゲート電極 2を、同じ材料で同時に形成し、画素電極 7をゲートライン GLと 同じ材料で形成するので、 TFT基板上の全体の層数の削減およびプロセスの簡略 化を容易に行うことができる。
[0090] また、本実施形態によれば、画素電極 7と容量電極 2bとの間の絶縁層の一部であ つて容量電極 2bに続いて形成する絶縁膜 3と、 TFT10のゲート絶縁膜 3とを、同じ 材料で同時に形成するので、容量電極 2bを形成する場合にも、 TFT基板上の全体 の層数の削減およびプロセスの簡略ィ匕を容易に行うことができる。
[0091] 次に、本実施形態の画素構造による表示パネルの駆動方法と、従来の画素構造に よる表示パネルの駆動方法との比較を行う。
[0092] 図 7の（a)に、従来の画素構造の等価回路を示す。従来の画素構造では、 TFTの ドレイン電極に接続された画素電極力 電位 Vcomの対向電極との間に液晶層を挟 んで液晶容量 Clcを形成するとともに、補助容量電位 Vcsの Csバスラインとの間で補 助容量 Ccsを形成する。そして、この場合の各駆動電圧波形は図 7の (b)のようにな る。図 7の（b)は、表示パネルをドット反転駆動（ゲート基板を省略することに有効な 駆動）した場合の波形図であり、ソース電位 Vsは 0〜8Vrmsの矩形波、補助容量電 位 Vcsは 0〜2. 5Vの DC波、電位 Vcomは 0〜2. 5Vの DC波、ゲート電位 Vgは— 1 0 (Vgl)V〜35 (Vgh)Vの矩形波である。画素電極電位の保持周期は 1フレーム期 間（60Hz)である。
[0093] 液晶容量 Clcは、液晶容量 Clcの保持電荷を Q1としたとき、
Clc = Ql/ I Vs— Vcom |
であり、補助容量 Ccsは、補助容量 Ccsの保持電荷を Q2としたとき、
Ccs = Q2/ I Vs-Vcs I
である。ただし、液晶容量 Clcには、電圧印加により液晶層にカー効果が発生したと きに付随容量が生じる。また、補助容量 Ccsは液晶層にカー効果が発生している状 態における液晶容量 Clcにとつて補助となる容量である。 [0094] 図 8の (a)に、本実施形態の画素構造の等価回路を示す。本実施形態の画素構造 では、 TFTのドレイン電極に接続された画素電極 7が、補助容量電位 Vcsの Csバス ライン (すなわち前述の容量配線 Cs)に接続された容量電極 2aとの間に液晶容量 C1 cを形成するとともに、同じく Csバスラインに接続された容量電極 2bとの間で補助容 量 Ccsを形成する。画素容量 Cp = Clc + Ccsである。そして、この場合の各駆動電圧 波形は図 8の (b)のようになる。図 8の（b)は、表示パネルをドット反転駆動（ゲート基 板を省略することに有効な駆動）した場合の波形図であり、ソース電位 Vsは 0〜8Vr msの矩形波、補助容量電位 Vcsは 0〜 2. 5Vの DC波、ゲート電位 Vgは— 10 (Vgl) V〜35 (Vgh) Vの矩形波である。画素電極電位の保持周期は 1フレーム期間（60H z)である。
[0095] 液晶容量 Clcは、液晶容量 Clcの保持電荷を Q1としたとき、
Clc = Ql/ I Vs—容量電極 2a (第 1の電圧印加用電極）の電位 |
であり、補助容量 Ccsは、補助容量 Ccsの保持電荷を Q2としたとき、
Ccs = Q2/ I Vs—容量電極 2b (第 3の電極）の電位 I
である。ただし、液晶容量 Clcには、電圧印加により液晶層にカー効果が発生したと きに付随容量が生じる。また、補助容量 Ccsは液晶層にカー効果が発生している状 態における液晶容量 Clcにとつて補助となる容量である。
[0096] 次に、図 9ないし図 11に、本実施形態に係る画素構造において、第 1の電圧印加 用電極の配置の違いによる液晶分子の応答の違いを示す。なお、図 2と同じ符号の 部材は、特に断らない限り図 2と同じ機能を有するものとする。
[0097] 図 9は、液晶層 LCが垂直配向モードで駆動される構成において、ガラス基板 31上 に、上部に画素電極 (第 2の電圧印加用電極） 7を含む凸部 46と、容量電極 (第 1の 電圧印加用電極） 2aとが交互に並ぶように配置された画素構造を示している。図 9の (a)は液晶層 LCに電圧が印加されていない状態を示し、図 9の (b)は液晶層 LCに 電圧が印加された状態を示す。これは図 2と同様の構成であり、凸部 46においては、 ガラス基板 31の上面に容量電極 2bが設けられているとともに、画素電極 7と容量電 極 2bとの間に絶縁膜 47が設けられている。図 9の（a)では、液晶層 LCの液晶分子 4 8…は、垂直配向膜 51 · 51に従って垂直に配向して 、る。 [0098] 液晶層 LCに電圧が印加された状態では、図 9の（b)に示すように、液晶分子 48· ·· は、画素電極 7と容量電極 2aとの間に形成される電界に応じて倒れる。このとき、画 素電極 7と容量電極 2aとの間隔が大きい場合には、電気力線が狭い領域に集中し、 液晶分子 48· ··が電極周りでし力倒れない。なお、液晶層 LCにおいて画素電極 7の 上方領域と、当該上方領域と同じ高さにあるその他の領域とにおいては、形成される 電界が小さいか、電界が形成されないために、液晶分子 48…は応答せず、表示に 寄与しない。また、容量電極 2aと、その一方側に隣接する画素電極 7との間の領域と 、他方側に隣接する画素電極 7との間の領域とでは、形成される斜め方向電界が互 いに対称に分布しているので、液晶分子 48· ··の倒れる向きが互いに反対である。電 界が大きくなるにつれ、液晶分子 48 · · ·は水平に近 、角度に倒れて!/、く。
[0099] 図 10は、図 9の構成に鑑み、上部に画素電極 (第 2の電圧印加用電極） 7を含む凸 部 56と、透明電極からなる容量電極 (第 1の電圧印加用電極） 52で覆われてなる凸 部 54とが交互に並ぶように配置された画素構造を示している。図 10の（a)は液晶層 LCに電圧が印加されていない状態を示し、図 10の (b)は液晶層 LCに電圧が印加さ れた状態を示す。
[0100] 凸部 56は、ガラス基板 31上に設けられた突起状の絶縁物 57と、絶縁物 57上に設 けられた画素電極 7と、絶縁物 57および画素電極 7を上面および側面力も覆うパッシ ベーシヨン膜 50と力もなる。パッシベーシヨン膜 50は例えば SiN膜力もなる。凸部 54 は、ガラス基板 31の上面 (すなわち TFT基板の上面)から所定の高さに達する突起 状の絶縁物 53と、絶縁物 53および絶縁物 53の周囲にあるガラス基板 31の上面を覆 うように設けられた容量電極 52とからなる。画素電極 7は、ガラス基板 31の上面から 見て容量電極 52よりも高い位置にある。容量電極 52は、ここでは、互いに隣接する 2 つの凸部 56 · 56間のガラス基板 31の上面については、絶縁物 53が設けられている 箇所を除いてほぼ全て覆っている。ノッシベーシヨン膜 50には、画素電極 7を形成し た後に容量電極 52をパターユングする場合に、画素電極 7が容量電極 52のパター ユングにより腐食するのを防止する機能がある。また、 TFT基板の垂直配向膜 51は 凸部 56 · 54を覆うように全面に形成されて 、る。
[0101] また、容量電極 52は、コンタクト技術により容量配線 Csに接続されて 、る。これによ り、図 10の（b)に示すように、画素電極 7と容量電極 52との間に液晶層 LCへの印加 電圧が印加されることにより電界が形成されたときに、画素電極 7と容量電極 52とは 電界集中用電極として機能するが、図 9の場合よりも電気力線の通る範囲が、液晶分 子 48が倒れるときのダイレクタ方向に広がり、表示に寄与する液晶分子 48が増加す る。また、第 1の電圧印加用電極に透明電極を用いているために、 TFT基板の背面 側からの光を遮らずに済む。従って、表示の明るさが格段に向上する。
[0102] 図 11は、図 9の構成に鑑み、図 10の凸部 54の代わりに、透明電極からなる容量電 極 (第 1の電圧印加用電極) 61を、互いに隣接する 2つの凸部 56 · 56間にあるガラス 基板 31の上面 (すなわち TFT基板の上面）上に平面状に設けたものである。図 11の (a)は液晶層 LCに電圧が印加されていない状態を示し、図 11の (b)は液晶層 LCに 電圧が印加された状態を示す。
[0103] 容量電極 61は、ここでは、互いに隣接する 2つの凸部 56 · 56間のガラス基板 31の 上面をほぼ全て覆っている。画素電極 7は、ガラス基板 31の上面から見て容量電極 61よりも高い位置にある。この構成によっても、図 11の（b)に示すように、画素電極 7 と容量電極 61との間に電界が形成されたときに、画素電極 7と容量電極 61とは電界 集中用電極として機能するが、図 9の場合よりも電気力線の通る範囲が、液晶分子 4 8が倒れるときのダイレクタ方向に広がり、表示に寄与する液晶分子 48が増加する。 また、第 1の電圧印加用電極に透明電極を用いているために、 TFT基板の背面側か らの光を遮らずに済む。従って、表示の明るさが格段に向上する。
[0104] 上述した図 2、図 9〜図 11に示した液晶表示装置は、 TFT基板力 TFT基板に対 する対向電極を有しない対向基板と組み合わされた液晶表示パネルを備えており、 液晶が MVAモードで駆動されるものである。これによれば、 TFT基板側で第 1の電 圧印加用電極と第 2の電圧印加用電極との間に形成される、液晶層 LCの厚み方向 の上下間を結ぶ斜め方向電界を用いながら、液晶層 LCをマルチドメインィ匕すること により、液晶を MVAモードで駆動することができるので、対向基板に対向電極を設 けずに液晶を MVAモードで駆動することにより、対向基板側の構成が簡略化された MVA駆動方式の液晶表示装置を実現することができる。
[0105] また、上記のマルチドメインィ匕を行うために、 TFT基板においては、第 1の電圧印 加用電極と第 2の電圧印加用電極とが、図 1に示すように基板面に沿って互いに平 行に延びた状態に設けられて!/、る。
[0106] 第 1の電圧印加用電極と第 2の電圧印加用電極とが基板面に沿って互いに平行に 延びた状態に設けられていることにより、互いに隣接する第 1の電圧印加用電極と第 2の電圧印加用電極との間の斜め方向電界として、上記の延びる方向に沿って、方 向と強さとがー様に分布する電界が得られる。従って、図 9〜図 11を用いて説明した ように、互いに隣接する第 1の電圧印加用電極と第 2の電圧印加用電極との間の領 域で、液晶分子 48…の倒れる向きが揃い、この領域で 1つのドメインを構成すること ができる。さらに、互いに隣接する領域どうしでは斜め方向電界が互いに対称に分布 することにより液晶分子 48…の倒れる方向が互いに反対になるので、異なるドメイン を構成することができる。従って、液晶層 LCを容易にマルチドメインィ匕することができ る。例えば図 1では、画素領域が容量配線 Csに対して鏡像配置されているので、半 分の領域どうしが異なる 2種類のドメインを有することとなって合計 4種類のドメインが 形成されている。
[0107] そして、このように斜め方向電界によりドメインが形成できることから、図 2、図 9〜図 11に示すように、対向基板にお！ヽて液晶を配向制御する構造物を省略することによ り、非常に簡略化された構成の MVA駆動方式の液晶表示装置を実現することがで きる。
[0108] また、このような各ドメインでは、特に、第 1の電圧印加用電極と第 2の電圧印加用 電極との間であって第 2の電圧印加用電極よりも TFT基板面側の領域に、液晶分子 48· ··が応答するような、基板面に平行な横電界を生じな 、ようにすることが好ま ヽ 。当該領域、すなわち表示に寄与する液晶分子 48…が存在している領域に、液晶 分子 48…が応答するような、基板面に平行な横電界を生じないようにすると、第 1の 電圧印加用電極と第 2の電圧印加用電極との間に電圧を印加して ヽるにも関わらず 液晶分子 48…が垂直配向するように応答してしまう部分が生じな 、ようにすることが できる。従って、 MVAモードによる表示を高品位にすることができる。
[0109] 本発明の TFT基板は、以上のように、走査信号線駆動回路およびデータ信号線駆 動回路によって駆動される液晶表示パネルに用いられ、 TFT、走査信号線、および 、データ信号線が形成される TFT基板であって、各画素において、第 1の電圧印加 用電極が、互いに基板面に沿って間隔を置いて複数配置されており、隣接する前記 第 1の電圧印加用電極どうしの間の、前記基板面力もの高さが前記第 1の電圧印加 用電極よりも高い位置に配置された第 2の電圧印加用電極が、前記基板面に沿って 配置されており、前記第 2の電圧印加用電極の前記基板面側に、前記第 1の電圧印 加用電極と接続された第 3の電極が配置されており、前記走査信号線の電圧により 前記 TFTが導通状態となると、前記データ信号線が前記第 2の電圧印加用電極に 接続されることにより、前記第 1の電圧印加用電極と前記第 2の電圧印加用電極との 間に液晶への印加電圧が印加される状態であって、かつ、前記第 1の電圧印加用電 極と前記第 3の電極との間には液晶への印加電圧が印加されない状態となる。
[0110] 以上により、液晶に電圧を印加する電極の電界集中用パターン力 液晶層の厚み 方向の上下で互!、違いに並んだ構成を有する液晶表示装置に用いられる TFT基板 であって、製造プロセスが簡略ィ匕された TFT基板を実現することができると 、う効果 を奏する。
[0111] 発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あく までも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限 定して狭義に解釈されるべきものではなぐ本発明の精神と次に記載する請求の範 囲内にお!、て、 、ろ 、ろと変更して実施することができるものである。
産業上の利用可能性
[0112] 本発明は、広視野角特性を有する液晶表示装置に好適に使用することができる。

Claims

請求の範囲
[1] 走査信号線駆動回路およびデータ信号線駆動回路によって駆動される液晶表示 パネルに用いられ、 TFT、走査信号線、および、データ信号線が形成される TFT基 板であって、
各画素において、
第 1の電圧印加用電極が、互いに基板面に沿って間隔を置いて複数配置されてお り、
隣接する前記第 1の電圧印加用電極どうしの間の、前記基板面からの高さが前記 第 1の電圧印加用電極よりも高い位置に配置された第 2の電圧印加用電極が、前記 基板面に沿って配置されており、
前記第 2の電圧印加用電極の前記基板面側に、前記第 1の電圧印加用電極と接 続された第 3の電極が配置されており、
前記走査信号線の電圧により前記 TFTが導通状態となると、前記データ信号線が 前記第 2の電圧印加用電極に接続されることにより、前記第 1の電圧印加用電極と前 記第 2の電圧印加用電極との間に液晶への印加電圧が印加される状態であって、か つ、前記第 1の電圧印加用電極と前記第 3の電極との間には液晶への印加電圧が 印加されな 、状態となることを特徴とする TFT基板。
[2] 前記第 3の電極は、前記第 2の電圧印加用電極の前記基板面側に、絶縁層を介し て配置されていることを特徴とする請求の範囲第 1項に記載の TFT基板。
[3] 走査信号線駆動回路およびデータ信号線駆動回路によって駆動される液晶表示 パネルに用いられ、 TFT、走査信号線、および、データ信号線が形成される TFT基 板であって、
各画素において、
第 1の電圧印加用電極が、互いに基板面に沿って間隔を置いて複数配置されてお り、
隣接する前記第 1の電圧印加用電極どうしの間の、前記基板面からの高さが前記 第 1の電圧印加用電極よりも高い位置に配置された第 2の電圧印加用電極が、前記 基板面に沿って配置されており、 前記走査信号線の電圧により前記 TFTが導通状態となると、前記データ信号線が 前記第 2の電圧印加用電極に接続されることにより、前記第 1の電圧印加用電極と前 記第 2の電圧印加用電極との間に液晶への印加電圧が印加される状態となり、 前記第 1の電圧印加用電極は、透明電極からなり、突起状の絶縁物と、前記絶縁 物の周囲にある前記基板面とを覆うように設けられていることを特徴とする TFT基板
[4] 走査信号線駆動回路およびデータ信号線駆動回路によって駆動される液晶表示 パネルに用いられ、 TFT、走査信号線、および、データ信号線が形成される TFT基 板であって、
各画素において、
第 1の電圧印加用電極が、互いに基板面に沿って間隔を置いて複数配置されてお り、
隣接する前記第 1の電圧印加用電極どうしの間の、前記基板面からの高さが前記 第 1の電圧印加用電極よりも高い位置に配置された第 2の電圧印加用電極が、前記 基板面に沿って配置されており、
前記走査信号線の電圧により前記 TFTが導通状態となると、前記データ信号線が 前記第 2の電圧印加用電極に接続されることにより、前記第 1の電圧印加用電極と前 記第 2の電圧印加用電極との間に液晶への印加電圧が印加される状態となり、 前記第 1の電圧印加用電極は、透明電極からなり、隣接する前記第 2の電圧印加 用電極間にある前記基板面上に平面状に設けられていることを特徴とする TFT基板
[5] 前記液晶は、垂直配向モードで駆動される液晶であることを特徴とする請求の範囲 第 1項な!/、し第 4項の 、ずれか 1項に記載の TFT基板。
[6] 前記液晶の層厚は 2. 8 μ m以上 10 μ m以下であることを特徴とする請求の範囲第
5項に記載の TFT基板。
[7] 請求の範囲第 1項に記載の TFT基板の製造方法であって、
前記第 1の電圧印加用電極、前記第 3の電極、前記走査信号線、および、前記 TF
Tのゲート電極を、同じ材料で同時に形成し、 前記第 1の電圧印加用電極を形成した後に、前記第 2の電圧印加用電極を、前記 走査信号線と同じ材料で形成することを特徴とする TFT基板の製造方法。
[8] 前記第 2の電圧印加用電極と前記第 3の電極との間の絶縁層の一部であって前記 第 3の電極に続いて形成する絶縁膜と、前記 TFTのゲート絶縁膜とを、同じ材料で 同時に形成することを特徴とする請求の範囲第 7項に記載の TFT基板の製造方法。
[9] 請求の範囲第 1項な 、し第 6項の 、ずれか 1項に記載の TFT基板を備えて 、ること を特徴とする液晶表示パネル。
[10] 請求の範囲第 9項に記載の液晶表示パネルを備えて 、ることを特徴とする液晶表 示装置。
[11] 前記 TFT基板が前記 TFT基板に対する対向電極を有しな ヽ対向基板と組み合わ されて前記液晶表示パネルが構成されており、液晶が MVAモードで駆動されること を特徴とする請求の範囲第 10項に記載の液晶表示装置。
[12] 前記 TFT基板において、前記第 1の電圧印加用電極と前記第 2の電圧印加用電 極とは、前記基板面に沿って互いに平行に延びた状態に設けられており、
前記対向基板には、液晶分子を配向制御する構造物が設けられていないことを特 徴とする請求の範囲第 11項に記載の液晶表示装置。
[13] 前記第 1の電圧印加用電極と前記第 2の電圧印加用電極との間であって前記第 2 の電圧印加用電極よりも前記基板面側の領域に、液晶分子が応答するような、前記 基板面に平行な横電界を生じないことを特徴とする請求の範囲第 11項または第 12 項に記載の液晶表示装置。
PCT/JP2007/061997 2006-08-08 2007-06-14 Tft substrate, liquid crystal display panel and liquid crystal display device having the substrate, and method of manufacturing tft substrate Ceased WO2008018235A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP07745254A EP2051135A4 (en) 2006-08-08 2007-06-14 TFT SUBSTRATE, LIQUID CRYSTAL DISPLAY SHIELD AND LIQUID CRYSTAL DISPLAY ARRANGEMENT WITH THE SUBSTRATE AND METHOD FOR PRODUCING A TFT SUBSTRATE
CN2007800165178A CN101438204B (zh) 2006-08-08 2007-06-14 Tft基板、具备该基板的液晶显示面板和液晶显示装置、以及tft基板的制造方法
US12/299,653 US20090066872A1 (en) 2006-08-08 2007-06-14 Tft substrate, liquid crystal display panel and liquid crystal display device having the substrate, and method of manufacturing tft substrate
JP2008528748A JP4812839B2 (ja) 2006-08-08 2007-06-14 Ｔｆｔ基板およびそれを備える液晶表示パネルならびに液晶表示装置、ｔｆｔ基板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-216189 2006-08-08
JP2006216189 2006-08-08

Publications (1)

Publication Number Publication Date
WO2008018235A1 true WO2008018235A1 (en) 2008-02-14

Family

ID=39032773

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/061997 Ceased WO2008018235A1 (en) 2006-08-08 2007-06-14 Tft substrate, liquid crystal display panel and liquid crystal display device having the substrate, and method of manufacturing tft substrate

Country Status (5)

Country Link
US (1) US20090066872A1 (ja)
EP (1) EP2051135A4 (ja)
JP (1) JP4812839B2 (ja)
CN (2) CN101438204B (ja)
WO (1) WO2008018235A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5542427B2 (ja) * 2009-12-25 2014-07-09 株式会社ジャパンディスプレイ 液晶表示装置
JP5216160B2 (ja) * 2010-02-16 2013-06-19 シャープ株式会社 液晶表示装置
KR101056233B1 (ko) * 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치
JP5632339B2 (ja) * 2011-08-05 2014-11-26 株式会社ジャパンディスプレイ 液晶表示装置
CN102866548B (zh) * 2012-09-06 2015-02-04 福州华映视讯有限公司 显示面板的画素结构及其制造方法
US9263477B1 (en) * 2014-10-20 2016-02-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Tri-gate display panel
KR102601650B1 (ko) * 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244046A (ja) 1996-03-13 1997-09-19 Matsushita Electric Ind Co Ltd 液晶パネルとその駆動方法
JPH11316383A (ja) * 1997-11-03 1999-11-16 Samsung Electronics Co Ltd 液晶表示装置
JP2000056325A (ja) 1998-08-13 2000-02-25 Nec Corp 液晶表示装置
JP2001083517A (ja) 1999-07-09 2001-03-30 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2002296608A (ja) * 2001-03-29 2002-10-09 Hitachi Ltd 液晶表示装置
JP2007086205A (ja) * 2005-09-20 2007-04-05 Sharp Corp 表示パネルおよび表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3238230B2 (ja) * 1993-02-26 2001-12-10 株式会社東芝 液晶表示装置
JP3031317B2 (ja) * 1997-11-20 2000-04-10 日本電気株式会社 アクティブマトリクス液晶表示装置
US6642984B1 (en) * 1998-12-08 2003-11-04 Fujitsu Display Technologies Corporation Liquid crystal display apparatus having wide transparent electrode and stripe electrodes
TWI251697B (en) * 1999-05-26 2006-03-21 Matsushita Electric Industrial Co Ltd Liquid crystal display element and producing method thereof
JP2001194675A (ja) * 2000-01-12 2001-07-19 Hitachi Ltd 液晶表示装置
US6636289B2 (en) * 2000-04-19 2003-10-21 Lg.Philips Lcd Co., Ltd. In-plane switching LCD panel with multiple domains and rubbing directions symetric about a line
KR100760937B1 (ko) * 2002-11-30 2007-09-21 엘지.필립스 엘시디 주식회사 횡전계방식의 액정표시장치 및 그 제조방법
TW594234B (en) * 2002-12-02 2004-06-21 Ind Tech Res Inst Wide viewing angle LCD device with laterally driven electric field and its manufacturing method
KR100603835B1 (ko) * 2004-05-24 2006-07-24 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판
JP4858820B2 (ja) * 2006-03-20 2012-01-18 日本電気株式会社 アクティブマトリクス基板及び液晶表示装置並びにその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244046A (ja) 1996-03-13 1997-09-19 Matsushita Electric Ind Co Ltd 液晶パネルとその駆動方法
JPH11316383A (ja) * 1997-11-03 1999-11-16 Samsung Electronics Co Ltd 液晶表示装置
JP2000056325A (ja) 1998-08-13 2000-02-25 Nec Corp 液晶表示装置
JP2001083517A (ja) 1999-07-09 2001-03-30 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2002296608A (ja) * 2001-03-29 2002-10-09 Hitachi Ltd 液晶表示装置
JP2007086205A (ja) * 2005-09-20 2007-04-05 Sharp Corp 表示パネルおよび表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2051135A4 *

Also Published As

Publication number Publication date
EP2051135A4 (en) 2010-06-16
EP2051135A1 (en) 2009-04-22
CN101438204A (zh) 2009-05-20
CN101438204B (zh) 2011-04-27
JP4812839B2 (ja) 2011-11-09
US20090066872A1 (en) 2009-03-12
JPWO2008018235A1 (ja) 2009-12-24
CN102096261A (zh) 2011-06-15

Similar Documents

Publication Publication Date Title
CN101893796B (zh) 液晶显示器
US7714966B2 (en) Liquid crystal display with common electrode having cross shaped alignment members
US8736779B2 (en) Active matrix substrate, liquid crystal display panel, liquid crystal display device, method for manufacturing active matrix substrate, method for manufacturing liquid crystal display panel, and method for driving liquid crystal display panel
CN101140943B (zh) 阵列基底及具有该阵列基底的显示装置
US20110285689A1 (en) Display apparatus
US6762815B2 (en) In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance
CN101563646A (zh) 液晶面板、液晶显示装置和电视装置
KR20100055154A (ko) 액정 표시 장치 및 그의 구동 방법
US20090279010A1 (en) Liquid crystal display
US9646553B2 (en) Display device
US20030227580A1 (en) Liquid crystal display device
JP4812839B2 (ja) Ｔｆｔ基板およびそれを備える液晶表示パネルならびに液晶表示装置、ｔｆｔ基板の製造方法
CN100449389C (zh) 液晶显示器件
KR101582947B1 (ko) 액정 표시 장치
CN102073176A (zh) 显示面板和显示装置
KR101541794B1 (ko) 액정 표시 장치
US7830487B2 (en) Liquid crystal display with pixel electrodes having interdigitated portions
US8094250B2 (en) Wide viewing angle liquid crystal display with high response speed
US7599036B2 (en) In-plane switching active matrix liquid crystal display apparatus
KR100430376B1 (ko) 액정디스플레이
KR20110080627A (ko) 액정 표시 장치
CN212515728U (zh) 阵列基板、显示面板及显示装置
JPH11212107A (ja) アクティブマトリクス型液晶表示装置およびその駆動方法ならびにその製造方法
JP3164987B2 (ja) アクティブマトリックス型液晶表示素子
KR20060078712A (ko) 횡전계방식 액정표시소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07745254

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2008528748

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 12299653

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200780016517.8

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2007745254

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU