WO2008075559A1 - Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ - Google Patents

Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ Download PDF

Info

Publication number
WO2008075559A1
WO2008075559A1 PCT/JP2007/073472 JP2007073472W WO2008075559A1 WO 2008075559 A1 WO2008075559 A1 WO 2008075559A1 JP 2007073472 W JP2007073472 W JP 2007073472W WO 2008075559 A1 WO2008075559 A1 WO 2008075559A1
Authority
WO
WIPO (PCT)
Prior art keywords
group iii
layer
iii nitride
nitride semiconductor
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2007/073472
Other languages
English (en)
French (fr)
Inventor
Yasunori Yokoyama
Hisayuki Miki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to US12/513,595 priority Critical patent/US8273592B2/en
Priority to EP07850114.5A priority patent/EP2099078B1/en
Publication of WO2008075559A1 publication Critical patent/WO2008075559A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Definitions

  • Group III nitride semiconductor light emitting device manufacturing method and group III nitride semiconductor light emitting device
  • the present invention relates to a method for manufacturing a group III nitride semiconductor light-emitting device suitably used for a light-emitting diode (LED), a laser diode (LD), an electronic device, etc., and a group III nitride semiconductor light-emitting device And a lamp.
  • a group III nitride semiconductor light-emitting device suitably used for a light-emitting diode (LED), a laser diode (LD), an electronic device, etc.
  • a group III nitride semiconductor light-emitting device And a lamp a lamp.
  • Group III nitride semiconductor light-emitting devices have the same direct transition type band gap that corresponds to the range of visible light to ultraviolet light, and have excellent luminous efficiency. Used as a light-emitting element!
  • the group III nitride semiconductor can provide an electronic device having superior characteristics compared to the case of using a conventional group III-V compound semiconductor.
  • a technique for forming the buffer layer by a method other than MOCVD has been proposed.
  • a buffer layer is formed on a substrate by sputtering, and sapphire, silicon, silicon carbide, zinc oxide, gallium phosphide, gallium arsenide, magnesium oxide, manganese oxide, and group III are used as substrate materials.
  • a method using a nitride-based compound semiconductor single crystal has been proposed, and among them, a sapphire a-plane substrate is suitable (for example, Patent Documents 3 and 4).
  • Patent Document 5 has a problem that a good crystal cannot be stably laminated on a substrate.
  • Patent Document 1 Japanese Patent No. 3026087
  • Patent Document 2 Japanese Patent Laid-Open No. 4 297023
  • Patent Document 3 Japanese Patent No. 3440873
  • Patent Document 4 Japanese Patent No. 3700492
  • Patent Document 5 Japanese Patent Publication No. 5-86646
  • Patent Document 6 Japanese Patent Laid-Open No. 2001-308010
  • Patent Document 3 is a method in which annealing is performed in a mixed gas composed of ammonia and hydrogen after the growth of the buffer layer. It is considered important to form a film by DC sputtering at a temperature of ° C or higher.
  • annealing is performed in a mixed gas composed of ammonia and hydrogen after the growth of the buffer layer. It is considered important to form a film by DC sputtering at a temperature of ° C or higher.
  • Patent Documents 3 and 4 it was clear that, under the conditions described in Patent Documents 3 and 4, it is impossible to obtain a group III nitride semiconductor with good crystallinity. It became.
  • the MOCVD method described in Patent Documents 1 and 2 is a method in which a source gas is decomposed at a temperature equal to or higher than a decomposition temperature of the source gas, and a decomposition product thereby is grown on a template. Yes, it is known as a method for obtaining a film with high crystallinity, although the growth rate is low.
  • the sputtering method knocks out atoms from the target and forcibly deposits the hit atoms on the substrate. Although the growth rate is high, the resulting film is considered not to have high crystallinity compared to the MOCV D method.
  • a buffer layer is mainly formed on a substrate by MOCVD, and then an undoped GaN layer is grown on this by several meters, thereby improving the crystallinity of the light-emitting layer grown thereon.
  • the method was used.
  • the present invention has been made in view of the above problems, and allows a group III nitride semiconductor having excellent uniformity to be grown on a substrate in a short time, which is excellent in productivity and excellent in generation. It is an object of the present invention to provide a method for manufacturing a group III nitride semiconductor light emitting device, a group III nitride semiconductor light emitting device, and a lamp from which an element having optical characteristics is obtained.
  • the inventors of the present invention have a very high deposition rate as compared with the MOCVD method, and a sputtering method forcibly forming a film on a substrate, etc.
  • An intermediate layer (buffer layer) is formed by using a method of activating the raw material with plasma, and a specific anisotropy is achieved by setting the partial pressure of the nitrogen raw material, which is a group V element, within an appropriate range.
  • the present inventors have found that the film can be formed on the substrate as the alignment film, and the film formation rate is improved to prevent impurities such as deposits in the furnace from entering the film. That is, the present invention relates to the following.
  • An intermediate layer made of a group III nitride compound is formed on a substrate by reacting a gas containing a group V element with a metal material by activating the plasma with a plasma.
  • a method of manufacturing a group III nitride semiconductor light emitting device in which an n-type semiconductor layer made of a group III nitride semiconductor, a light emitting layer, and a p type semiconductor layer are sequentially stacked, wherein the group V element is nitrogen, and the intermediate layer
  • the group III nitride semiconductor light emitting device is characterized in that the gas fraction of nitrogen in the gas is in the range of more than 20% and 99% or less and the intermediate layer is formed as a single crystal structure.
  • Device manufacturing method is characterized in that the gas fraction of nitrogen in the gas is in the range of more than 20% and 99% or less and the intermediate layer is formed as a single crystal structure.
  • the intermediate layer is formed by setting the temperature of the substrate in a range of room temperature to 1000 ° C.
  • a group III nitride semiconductor light-emitting device obtained by the production method according to any one of [1] to [; 18].
  • An intermediate layer made of a group III nitride compound is formed on a substrate by reacting a gas containing a group V element and a metal material by being activated by plasma, and the intermediate layer is formed on the intermediate layer.
  • a group III nitride semiconductor light-emitting device in which an n-type semiconductor layer made of a group III nitride semiconductor, a light emitting layer, and a p-type semiconductor layer are sequentially stacked, wherein the intermediate layer has the group V element as nitrogen and
  • the group III nitride semiconductor is characterized in that the nitrogen gas fraction in the gas is in the range of more than 20% and less than 99% and is formed into a single crystal structure. Body light emitting element.
  • the intermediate layer is formed so that the group V element is nitrogen and the gas fraction of nitrogen in the gas is in the range of more than 40% and 99% or less.
  • the intermediate layer is formed so that the group V element is nitrogen and the gas fraction of nitrogen in the gas is in the range of more than 75% and not more than 99%.
  • the intermediate layer is formed so as to cover at least 90% or more of the substrate surface.
  • the group III nitride semiconductor light-emitting device according to any one of [20] to [24], characterized in that V.
  • an intermediate layer having a single crystal structure is formed on a substrate by a method of activating a raw material with plasma according to the above-described configuration.
  • a partial pressure of nitrogen which is a group V element
  • MOCVD MOCVD
  • an intermediate layer made of a group III nitride compound with good crystallinity and a semiconductor layer made of a group III nitride semiconductor can be efficiently grown on the substrate, and the productivity is excellent and the price is excellent.
  • a Group III Nitride Semiconductor Light-Emitting Device with Excellent Luminescent Characteristics can be Obtained
  • FIG. 1 is a diagram schematically illustrating an example of a group III nitride semiconductor light-emitting device according to the present invention, and a schematic diagram illustrating a cross-sectional structure of a laminated semiconductor.
  • FIG. 2 is a diagram schematically illustrating an example of a group III nitride semiconductor light-emitting device according to the present invention, and a schematic diagram illustrating a planar structure.
  • FIG. 3 is a diagram schematically illustrating an example of a group III nitride semiconductor light-emitting device according to the present invention, and a schematic diagram illustrating a cross-sectional structure.
  • FIG. 4 is a schematic diagram schematically illustrating a lamp configured using a group III nitride semiconductor light emitting device according to the present invention.
  • FIG. 5 is a diagram schematically illustrating an example of a method for manufacturing a group III nitride semiconductor light emitting device according to the present invention, and is a schematic diagram illustrating a structure of a sputtering apparatus.
  • FIG. 6 is a diagram for explaining an example of a group III nitride semiconductor light emitting device according to the present invention, and is a graph showing XRC spectrum half-value widths in the (0002) plane and the (10-10) plane of the base layer. Explanation of symbols
  • a method for manufacturing a group III nitride semiconductor light-emitting device (hereinafter sometimes abbreviated as a light-emitting device) according to the present embodiment activates a gas containing a group V element and a metal material on a substrate 11 with plasma. Then, an intermediate layer 12 made of a group III nitride compound is formed, and an n-type semiconductor layer 14 made of a group III nitride semiconductor, a light-emitting layer 15, and a p-type half layer are formed on the intermediate layer 12.
  • an intermediate layer 12 made of a group III nitride compound is formed on a substrate 11 by reacting a gas containing a group V element and a metal material activated by plasma.
  • the n-type semiconductor layer 14 made of a group III nitride semiconductor, the light-emitting layer 15, and the p-type semiconductor layer 16 are sequentially stacked on the intermediate layer 12, and the intermediate layer 12
  • the group V element is nitrogen
  • the gas fraction of nitrogen in the gas is The film is formed in the range of more than 20% and less than 99%, and has a single crystal structure and is roughly structured.
  • FIG. 1 is a diagram for explaining an example of a group III nitride semiconductor light emitting device according to the present invention, and is a schematic cross-sectional view showing an example of a laminated semiconductor in which a group III nitride semiconductor is formed on a substrate. It is.
  • a laminated semiconductor 10 illustrated in FIG. 1 has a configuration in which a base layer 14a made of a group III nitride semiconductor is laminated on an intermediate layer 12 formed on a substrate 11, and the middle layer 12 is formed on the substrate 11.
  • the p-type semiconductor layer 16 including the p-type contact layer 16b is sequentially stacked.
  • a translucent positive electrode 17 is laminated on a p-type semiconductor layer 16 and a positive electrode bonding pad 18 is formed thereon, as in the example shown in FIGS.
  • the light emitting device 1 in which the negative electrode 19 is laminated on the exposed region 14d formed in the n-type contact layer 14b of the n-type semiconductor layer 14 can be configured.
  • the substrate 11 on which the group III nitride semiconductor crystal is epitaxially grown on the surface is not particularly limited, and various materials can be selected and used.
  • Examples include aluminum tantalum, titanium oxide, titanium oxide, titanium oxide, hafnium, tungsten, and molybdenum.
  • an intermediate layer is formed without using ammonia
  • an underlayer described later is formed by a method using ammonia, and the substrate material is in contact with ammonia at a high temperature.
  • the intermediate layer of this embodiment functions as a coating layer, which prevents chemical modification of the substrate. It is effective.
  • the laminated semiconductor 10 of the present embodiment has an intermediate structure having a single crystal structure made of a group III nitride compound by reacting a metal raw material and a gas containing a group V element by being activated by plasma on the substrate 11.
  • Layer 12 is deposited.
  • a film formed by a method using a metal material that has been converted to plasma as in this embodiment has an effect of being easy to obtain orientation.
  • Group III nitride semiconductor devices such as LEDs and LDs require current to flow in a certain fixed direction. For this reason, orientation is required for group III nitride semiconductor devices with good crystallinity. Since the group III nitride semiconductor device is epitaxially grown on the intermediate layer 12, the intermediate layer 12 also needs good crystallinity and orientation.
  • MOCVD is a method in which organic metal molecules are decomposed and metal elements are stacked, so a substrate serving as a template is required to orient the film. It becomes. For this reason, when the intermediate layer 12 is a low-temperature buffer layer grown on the substrate 11, the substrate is the base, so that the substrates that can be used are limited.
  • the charged particles struck out in the plasma are not necessarily present in an atomic state as charged particles having bonds such as dimers. Is also present. Such charged particles serve as a raw material for forming the film.
  • Such charged particles have a moment, they are affected by the electric field due to sputtering, and are deposited on the substrate 11 with specific anisotropy. Due to this anisotropy, the film exhibits an alignment structure, so that the alignment film can be formed by sputtering regardless of the substrate used.
  • the intermediate layer 12 needs to cover at least 60% or more, preferably 80% or more, of the surface 11a of the substrate 11, and is formed so as to cover 90% or more. It is preferable from the functional aspect as a layer. In addition, the intermediate layer 12 is formed so as to cover 100% of the surface 11a, that is, on the surface 1 la of the substrate 11 without any gaps.
  • the substrate 11 When the region where the intermediate layer 12 covers the surface 11a of the substrate 11 becomes small, the substrate 11 is exposed to a large extent, so that it does not function as a coat layer and reacts between the semiconductor raw material for growing the group III nitride semiconductor crystal and the substrate. And the flatness of the n-type semiconductor layer formed on the intermediate layer 12 is impaired. There is a risk.
  • the intermediate layer When the intermediate layer is formed on the substrate 11, it may be formed so as to cover only the surface 11a of the substrate 11, or may be formed so as to cover the surface 11a and the side surface of the substrate 11. In addition, it is most preferable to form the substrate 11 so as to cover the front surface lla, the side surface, and the back surface of the substrate 11 in terms of the function as a coat layer.
  • the source gas may reach the side surface or back surface of the substrate. Therefore, when depositing any of the layers consisting of group III nitride semiconductor crystals described later by the MOCVD method, the source gas and the substrate are used. In order to avoid the reaction with the intermediate layer, it is preferable to form an intermediate layer so that the side surface or back surface of the substrate can be protected.
  • the intermediate layer 12 preferably has a single crystal structure from the viewpoint of a buffer function.
  • the group III nitride compound crystal has a hexagonal crystal and forms a structure based on a hexagonal column.
  • the crystal of the group III nitride compound can be grown in the in-plane direction by controlling the conditions such as film formation.
  • the buffer function of the intermediate layer 12 works effectively, so the group III nitride semiconductor layer formed thereon is thus, a crystal film having good orientation and cohesion is obtained.
  • the thickness of the intermediate layer 12 is preferably in the range of 20 to 80 nm. By setting the film thickness of the intermediate layer 12 within this range, the intermediate layer 12 having good crystallinity can be formed on the substrate 11 in a short time as an alignment film having specific anisotropy. .
  • the thickness of the intermediate layer 12 is less than 20 nm, a film having good crystallinity may not be obtained as an alignment film having specific anisotropy, and the function as a coating layer as described above may be obtained. Not enough.
  • the intermediate layer 12 is formed with a film thickness exceeding 80 nm, a film having good crystallinity may not be obtained as an oriented film having specific anisotropy, and the function as a coating layer may be obtained. Although there is no change, the film formation process time becomes longer, and the productivity may be reduced.
  • the intermediate layer 12 is particularly preferably composed of A1N, which preferably has a composition containing A1.
  • A1N preferably has a composition containing A1.
  • any material can be used as long as it is a group III nitride semiconductor represented by the general formula AlGalnN.
  • the group V may be configured to include As and P.
  • the intermediate layer 12 has a composition containing A1
  • the composition of A1 is 50% or more! /.
  • the intermediate layer 12 has a composition composed of A1N, a well-oriented layer can be obtained.
  • the laminated semiconductor 10 of this embodiment includes an n-type semiconductor layer 14, a light emitting layer 15 and a light emitting layer 15 formed on a substrate 11 via an intermediate layer 12 as described above.
  • a semiconductor layer 20 made of the p-type semiconductor layer 16 is laminated.
  • the n-type semiconductor layer 14 has a base layer 14 a made of at least a group III nitride semiconductor, and the base layer 14 a is stacked on the intermediate layer 12.
  • a crystal multilayer structure having functionality similar to that of the multilayer semiconductor 10 shown in FIG. 1 can be formed on the base layer 14a made of a group III nitride semiconductor.
  • a laminated semiconductor can be formed by laminating a conductive layer or the like.
  • InGaN can be used for the light emitting layer and the like
  • AlGaN can be used for the cladding layer and the like.
  • a group III nitride having further functions on the underlayer 14a By forming the semiconductor crystal layer, a wafer having a semiconductor stacked structure used for manufacturing a light emitting diode, a laser diode, or an electronic device can be manufactured.
  • nitride compound semiconductor for example, the general formula Al Ga In N M (0 ⁇ X ⁇ 1, 0
  • M represents a group V element other than nitrogen (N), where 0 ⁇ A ⁇ 1.
  • M represents a group V element other than nitrogen (N), where 0 ⁇ A ⁇ 1. ) Can be used without any limitation.
  • the gallium nitride compound semiconductor can contain other group III elements in addition to Al, Ga, and In, and can contain Ge, Si, Mg, Ca, Zn, Be, P, and As as required. It is also possible to contain elements such as Furthermore, it is not limited to intentionally added elements, but may contain impurities that are inevitably contained depending on the film forming conditions and the like, as well as trace impurities contained in raw materials and reaction tube materials.
  • the n-type semiconductor layer 14 is usually laminated on the intermediate layer 12, and is composed of a base layer 14a, an n- type contact layer 14b, and an n-type cladding layer 14c.
  • the n-type contact layer can also serve as an underlayer and / or n-type cladding layer.
  • the underlayer can also serve as an n-type contact layer and / or n-type cladding layer. It is.
  • the underlayer 14a is made of a group III nitride semiconductor and is deposited on the intermediate layer 12.
  • a material different from that of the intermediate layer 12 formed on the substrate 11 may be used, but an AlGaN layer (0 ⁇ 1, preferably 0 ⁇ x ⁇ 0.5). More preferably
  • It is preferably composed of 0 ⁇ x ⁇ 0.
  • a group III nitride compound containing Ga that is, a GaN-based compound semiconductor is used, and in particular, AlGaN or GaN can be preferably used.
  • the underlayer 14a has a force S that requires dislocations to be looped by middle so that the crystallinity of the intermediate layer 12 is not inherited as it is, and a GaN-based compound semiconductor containing Ga is also mentioned as such a material.
  • AlGaN or GaN is preferable.
  • the thickness of the underlayer is preferably 0.1 m or more, more preferably 0.5 m or more, and most preferably ⁇ m or more. An AlGaN layer with better crystallinity is obtained when the thickness is greater than this.
  • the underlayer 14a may be configured to be doped with a dopant as necessary, or may be configured not to be doped.
  • a conductive substrate is used as the substrate 11, as described above, the underlying layer 14 a is doped so that a current flows in the vertical direction through the layer structure of the underlying layer 14 a, thereby A structure in which electrodes are provided on both sides of the chip can be employed.
  • an insulating substrate is used as the substrate 11
  • a chip structure in which electrodes are formed on the same surface of the chip of the light emitting element is adopted, so that an intermediate layer 12 is provided on the substrate 11 via the intermediate layer 12.
  • the underlying layer 14a to be laminated can be an undoped crystal, which has better crystallinity.
  • the AlGaN layer (0 ⁇ 1, preferably the same as the underlayer 14a)
  • n-type impurities are doped. Contains n-type impurities at a concentration of 1 ⁇ 10 17 to 1 ⁇ 10 19 / cm 3 , preferably 1 ⁇ 10 18 to 1 ⁇ 10 19 / cm 3. Then, it is preferable in terms of maintaining good ohmic contact with the negative electrode, suppressing crack generation, and maintaining good crystallinity.
  • the n-type impurity is not particularly limited, and examples thereof include Si, Ge, and Sn, and Si and Ge are preferable.
  • the growth temperature is the same as that of the underlayer.
  • the n-type contact layer 14b can also be configured to serve as a base layer.
  • the gallium nitride-based compound semiconductor constituting the base layer 14a and the n-type contact layer 14b have the same composition.
  • the total film thickness of these is 0.;! To 20 m, preferably 0. 5 to; 15 111, more preferably 1 to 12 m. When the film thickness is within this range, the crystallinity of the semiconductor is maintained well.
  • n-type cladding layer 14c between the n-type contact layer 14b and a light emitting layer 15 described later.
  • the n-type cladding layer 14c can be formed of AlGaN, GaN, Gain N, or the like. Alternatively, a heterojunction of these structures or a superlattice structure in which a plurality of layers are stacked may be used. In the case of using GalnN, it is desirable to make it larger than the band gap of GalnN in the light emitting layer 15, and it goes without saying.
  • the thickness of the n-type cladding layer 14c is not particularly limited, but is preferably in the range of 5 to 500 nm. Yes, more preferably from 5;! OOnm range.
  • the n-type doping concentration of the n-type cladding layer 14c is preferably in the range of 1 ⁇ 10 17 to 1 ⁇ 10 2 ° / cm 3 , more preferably in the range of 1 ⁇ 10 18 to 1 ⁇ 10 19 / cm 3 . is there.
  • a doping concentration within this range is preferable in terms of maintaining good crystallinity and reducing the operating voltage of the light emitting element.
  • the p-type semiconductor layer 16 is usually composed of a p-type cladding layer 16a and a p-type contact layer 16b.
  • the p-type contact layer may also serve as the p-type cladding layer.
  • the p-type cladding layer 16a is made of such AlGaN, it is preferable in terms of confining carriers in the light emitting layer 15.
  • the film thickness of the p-type cladding layer 16a is not particularly limited, but is preferably! -400 nm, more preferably 5-100 nm.
  • the p-type dopant concentration of the p-type cladding layer 16a is preferably 1 ⁇ 10 18 to 1 ⁇ 10 21 / cm 3, more preferably 1 ⁇ 10 19 to 1 ⁇ 10 2 ° / cm 3 . When the p-type doping concentration is in the above range, a good P-type crystal can be obtained without deteriorating the crystallinity.
  • the p-type contact layer 16b at least Al Ga N (0 ⁇ e ⁇ 0.5, preferably 0 ⁇ e
  • the A1 composition is in the above range, it is preferable in terms of maintaining good crystallinity and good ohmic contact with a p-ohmic electrode (see the translucent electrode 17 described later).
  • the p-type dopant when contained at a concentration in the range of 1 ⁇ 10 18 to 1 ⁇ 10 21 / cm 3 , in terms of maintaining good ohmic contact, preventing cracking, and maintaining good crystallinity. Preferably 5 10 19 to 5 10 2 ° /. 111 Aru 3 range.
  • the film thickness of the p-type contact layer 16b is not particularly limited, but is preferably 10 to 500 nm. Preferably it is 50-200 nm. When the film thickness is within this range, it is preferable in terms of light emission output.
  • the light emitting layer 15 is a layer that is stacked on the n-type semiconductor layer 14 and the p-type semiconductor layer 16 is stacked thereon, and as shown in FIG. 1, a barrier layer 15a made of a gallium nitride-based compound semiconductor and And well layers 15b made of gallium nitride-based compound semiconductor containing indium are alternately and repeatedly stacked, and the barrier layers 15a are stacked in this order on the n-type semiconductor layer 14 side and the p-type semiconductor layer 16 side. Formed.
  • the light emitting layer 15 includes six barrier layers 15a and five well layers 15b that are alternately stacked, and the barrier layers 15a are formed on the uppermost layer and the lowermost layer of the light emitting layer 15.
  • the well layer 15b is arranged between the barrier layers 15a! /.
  • barrier layer 15a for example, a gallium nitride such as Al Ga—N (0 ⁇ c ⁇ 0.3) having a larger band gap energy than the well layer 15b made of a gallium nitride compound semiconductor containing indium.
  • a compound compound semiconductor can be preferably used.
  • gallium indium nitride such as Ga In N (0 ⁇ s ⁇ 0.4) can be used as a gallium nitride compound semiconductor containing indium.
  • the film thickness of the entire light emitting layer 15 is not particularly limited, but it is preferably a film thickness enough to obtain a quantum effect, that is, a critical film thickness region.
  • the thickness of the light emitting layer 15 is preferably in the range of 1 to 500 nm, more preferably about lOO nm. When the film thickness is in the above range, it contributes to the improvement of the light emission output.
  • the translucent positive electrode 17 is a translucent electrode formed on the p-type semiconductor layer 16 of the laminated semiconductor 10 produced as described above.
  • the material of the translucent positive electrode 17 is not particularly limited, but ITO (In O-SnO), AZO (Zn
  • the translucent positive electrode 17 may be formed so as to cover almost the entire surface of the Mg-doped p-type semiconductor layer 16, or may be formed in a lattice shape or a tree shape with a gap. Shape translucent positive electrode 17 After the formation, thermal annealing may be applied for the purpose of alloying or transparency, but it may not be applied.
  • the positive electrode bonding pad 18 is an electrode formed on the translucent positive electrode 17 described above.
  • Various structures using Au, Al, Ni, Cu, etc. are well known as materials for the positive electrode bonding pad 18, and those known materials and structures can be used without any limitation.
  • Thickness of the positive electrode bonding pad 18 Is preferably in the range of 100 to 1000 nm.
  • the thickness of the positive electrode bonding pad 18 is more preferably set to 300 nm or more because the bondability of the large thickness increases. Further, it is preferably 500 nm or less from the viewpoint of production cost.
  • the negative electrode 19 is in contact with the n-type contact layer 14b of the n-type semiconductor layer 14 in the semiconductor layer in which the n-type semiconductor layer 14, the light emitting layer 15 and the p-type semiconductor layer 16 are sequentially stacked on the substrate 11. It is formed as follows.
  • the negative electrode 19 when forming the negative electrode 19, a part of the p-type semiconductor layer 16, the light emitting layer 15 and the n-type semiconductor layer 14 is removed to form an exposed region 14d of the n-type contact layer 14b, and the negative electrode is formed thereon. 19 is formed.
  • negative electrodes having various compositions and structures are well known, and these known negative electrodes can be used without any limitation! /, And can be installed by conventional means well known in this technical field. That's the power S.
  • the manufacturing method of the group III nitride semiconductor light emitting device of this embodiment is performed by activating and reacting a gas containing a group V element and a metal material on the substrate 11 with plasma.
  • a gas containing a group V element and a metal material on the substrate 11 with plasma is generated, and an intermediate layer 12 made of a group nitride compound is formed, and an n-type semiconductor layer 14, a light-emitting layer 15, and a p-type semiconductor layer 16 are sequentially stacked on the intermediate layer 12,
  • the intermediate layer 12 is formed in a single crystal structure while the nitrogen gas fraction in the gas is in the range of more than 20% and 99% or less when forming the intermediate layer 12 with nitrogen.
  • the intermediate layer 12 is formed by forming the intermediate layer 12 with the nitrogen gas fraction in the gas within the above range.
  • an alignment film having a directivity it can be formed on the substrate 11 in a short time.
  • a group III nitride semiconductor having good crystallinity can be efficiently grown on the intermediate layer 12.
  • the base layer 14a of the n-type semiconductor layer 14 is formed thereon by the MOCVD method, and the n- type contact layer 14b and Each layer of the n-type cladding layer 14c is formed by sputtering, the light emitting layer 15 thereon is formed by MOCVD, and the p-type cladding layer 16a and the p-type contact layer 16b constituting the p-type semiconductor layer 16 are formed. These layers are formed by sputtering.
  • the substrate 11 be subjected to wet pretreatment.
  • a well-known RCA cleaning method or the like is performed and the surface is hydrogen-terminated, so that the film forming process is stabilized.
  • pretreatment can be performed using a method such as reverse sputtering.
  • the surface can be prepared by exposing the substrate 11 to Ar or N plasma.
  • the substrate 1 by applying plasma such as Ar gas or N gas to the surface of the substrate 11, the substrate 1
  • the pretreatment of the substrate 11 is preferably performed by plasma treatment performed in an atmosphere in which an ionic component and a radical component having no charge are mixed as described above.
  • an ionic component and a radical component having no charge are mixed as described above.
  • the pretreatment of the substrate 11 is a method using a plasma treatment performed in an atmosphere in which an ionic component and a radical component are mixed as described above, and a reactive species having an appropriate energy is applied to the substrate 11.
  • a plasma treatment performed in an atmosphere in which an ionic component and a radical component are mixed as described above, and a reactive species having an appropriate energy is applied to the substrate 11.
  • a laser having a high energy density is irradiated.
  • a sputtering method in which a high voltage is applied at a specific degree of vacuum and discharging, for example, a MOCVD method
  • a laser having a high energy density is irradiated.
  • Examples include a pulsed laser deposition (PLD) method that generates plasma, and a pulsed electron beam deposition (PED) method that generates plasma by irradiating an electron beam.
  • PLD pulsed laser deposition
  • PED pulsed electron beam deposition
  • the sputtering method a technique for improving efficiency by confining plasma in a magnetic field is generally used.
  • the position of the cathode magnet is used as a target.
  • a specific magnet motion method can be selected as appropriate by a sputtering apparatus, for example, the magnet can be swung or rotated.
  • a magnet 42 is disposed below the metal target 47 (downward in FIG. 5), and the magnet 42 is shaken below the metal target 47 by a drive device (not shown). Move.
  • Nitrogen gas and argon gas are supplied to the chamber 41, and an intermediate layer is formed on the substrate 11 attached to the heater 44.
  • the magnet 42 oscillates below the metal target 47, so that the plasma confined in the chamber 41 moves, and not only on the surface 11a of the substrate 11 but also on the side surface, An intermediate layer can be formed without unevenness.
  • the intermediate layer 12 is formed by sputtering
  • a method of forming film by a reactive sputtering method in which a gas containing nitrogen is circulated in the reactor is used to control the crystal by controlling the reaction. It is more preferable in that it can maintain good properties and can stably reproduce its good crystallinity.
  • an important parameter other than the temperature of the substrate 11 includes the pressure in the nitrogen partial pressure furnace and the like. .
  • the ratio of nitrogen flow rate is preferably more than 20% nitrogen. If the nitrogen content is 20% or less, the amount of nitrogen present is small and metal is deposited on the substrate 11, so that the intermediate layer 12 does not have the crystal structure required for a group III nitride compound. Further, if the flow rate ratio of nitrogen exceeds 99%, the amount of Ar is too small, and the sputtering rate is greatly reduced, which is not preferable.
  • the nitrogen gas fraction in the gas containing nitrogen is more preferably in the range of more than 40% to 99% or less, and most preferably in the range of more than 75% to 99% or less.
  • the intermediate layer 12 can be appropriately made into a single crystal structure.
  • the GaN force laminated thereon and the crystallinity of the resulting semiconductor layer can be well controlled.
  • the pressure in the furnace when the intermediate layer 12 is formed by sputtering is preferably 0.2 Pa or more. If the pressure in the furnace is less than 0.2 Pa, the The kinetic energy becomes too large, and the film quality of the formed intermediate layer becomes insufficient.
  • the upper limit of the pressure in the furnace is not particularly limited, but when the pressure is 0.8 Pa or more, the dimer charged particles contributing to the film orientation are affected by the charged particles in the plasma.
  • the internal pressure is preferably in the range of 0.2 to 0.8 Pa.
  • the film formation rate when forming the intermediate layer 12 is preferably in the range of 0.01 nm / s to 10 nm / s.
  • the film formation rate is less than 0. Olnm / s, the film does not become a layer but grows in an island shape, and the surface of the substrate 11 may not be covered.
  • the film formation rate exceeds 10 nm / s, the film does not become crystalline but becomes amorphous.
  • the temperature of the substrate 11 when forming the intermediate layer 12 is preferably in the range of room temperature to 1000 ° C, more preferably in the range of 200 to 800 ° C. If the temperature of the substrate 11 is less than the lower limit, the intermediate layer 12 cannot cover the entire surface of the substrate 11 and the surface of the substrate 11 may be exposed. When the temperature of the substrate 11 exceeds the above upper limit, the migration of the metal raw material becomes too active, and there is a possibility that the layer becomes unsuitable from the viewpoint of the function as a buffer layer.
  • the room temperature described in the present invention is a range of 0 to 30 ° C. as a specific temperature, which is a temperature affected by the process environment and the like.
  • a mixed crystal is formed as an intermediate layer using a film forming method in which a metal raw material is turned into plasma, for example, a mixture of metal materials including A1 or the like (although an alloy is not necessarily formed).
  • a target for example, a mixture of metal materials including A1 or the like (although an alloy is not necessarily formed).
  • a film having a certain composition is formed, a mixed material target is used, and when several kinds of films having different compositions are formed, a plurality of targets may be installed in the chamber.
  • nitrogen (group V element) used in the present embodiment generally known nitrogen compounds can be used without any limitation.
  • Ammonia and nitrogen (N) are:
  • Ammonia has good decomposition efficiency and can be deposited at a high growth rate. However, because it is highly reactive and toxic, it requires a detoxification facility and a gas detector. It is necessary to make these materials chemically stable.
  • nitrogen When nitrogen is used as a raw material, use a simple device. Power S, high reaction rate can not be obtained. However, if nitrogen is decomposed by an electric field, heat, etc., and then introduced into the apparatus, it is possible to obtain a film formation rate that is lower than ammonia but usable for industrial production. Considering the cost balance, it is the most suitable nitrogen source.
  • the intermediate layer 12 is preferably formed so as to cover the side surface of the substrate 11. Furthermore, the intermediate layer 12 is most preferably formed so as to cover the side surface and the back surface of the substrate 11.
  • the intermediate layer is formed by the conventional film forming method, it is necessary to perform the film forming process about 6 to 8 times at the maximum, which is a long process.
  • a method of forming a film on the entire surface of the substrate by placing it in the chamber without holding the substrate is conceivable. However, if the substrate needs to be heated, the apparatus is complicated. There is a risk of becoming.
  • a method of forming a film while changing the position of the substrate with respect to the sputtering direction of the film forming material by swinging or rotating the substrate is conceivable.
  • a method may be employed in which the film formation material source is formed from a generation source having a large area and the film formation position is moved over the entire surface of the substrate without moving the material generation position.
  • the RF sputtering method is used in which film formation is performed while moving the position of the magnet of the force sword within the target by swinging or rotating the magnet. It is done.
  • film formation is performed by such an RF sputtering method, it is possible to move both the substrate side and the force sword side.
  • a force sword which is a material generation source
  • the semiconductor layer 20 made of a group III nitride semiconductor is formed on the intermediate layer 12 formed on the substrate 11.
  • n-type semiconductor After the base layer 14a of the body layer 14 is formed by the MOCVD method, each of the n-type contact layer 14b and the n-type cladding layer 14c is formed by the sputtering method, and the light emitting layer 15 thereon is formed by the MOCVD method.
  • the p-type cladding layer 16a and the p-type contact layer 16b constituting the p-type semiconductor layer 16 are formed by reactive sputtering.
  • the method for growing the gallium nitride compound semiconductor when forming the semiconductor layer 20 is not particularly limited, and the reactive sputtering method using the manufacturing method and manufacturing apparatus of the present embodiment described above.
  • all methods known to grow nitride semiconductors such as MOCVD (metal organic chemical vapor deposition), HVPE (hydride vapor deposition), MBE (molecular beam epitaxy), etc. Applicable.
  • a preferred growth method is the MOCVD method from the viewpoint of film thickness controllability and mass productivity.
  • hydrogen (H) or nitrogen (N) is used as a carrier gas
  • TMG trimethylgallium
  • Ga source that is a Group III material
  • TAG triethylgallium
  • TMA trimethylaluminum
  • TEA triethylaluminum
  • TMI trimethylindium
  • TEI triethylindium
  • N NH
  • NH hydrazine
  • n-type has monosilane (SiH) or disilane as Si raw material.
  • Si H germane gas
  • TeH tetramethyl germanium
  • Organic germanium compounds such as (CH) Ge) tetraethylgermanium ((C H) Ge)
  • elemental germanium can also be used as a doping source.
  • Mg raw materials such as biscyclopentaenyl magnesium (Cp Mg)
  • the gallium nitride-based compound semiconductor as described above can be configured to contain other group III elements in addition to Al, Ga, and In, and can be configured as required by Ge, Si, Mg, Ca. , Zn, Be and other dopant elements can be contained. Furthermore, it is not limited to the element added intentionally, but may contain impurities that are inevitably included depending on the film forming conditions and the like, as well as trace impurities contained in the raw materials and reaction tube materials.
  • the base layer 14a of the n-type semiconductor layer 14 is stacked on the intermediate layer 12 using a conventionally known MOCVD method. Then underlayer An n-type contact layer 14b and an n-type cladding layer 14c are formed on 14a by sputtering. At this time, each of the n-type contact layer 14b and the n-type cladding layer 14c is formed by using the same sputtering apparatus.
  • the intermediate layer 12 made of A1N is formed on the substrate 11 by sputtering as in this embodiment.
  • a method of forming a monocrystalline GaN layer by MOCVD at a temperature higher than the temperature at which the intermediate layer 12 is formed is a method of forming a monocrystalline GaN layer by MOCVD at a temperature higher than the temperature at which the intermediate layer 12 is formed.
  • a general gas can be used without any limitation, and hydrogen or nitrogen widely used in a vapor phase chemical film forming method such as MOCVD may be used.
  • hydrogen or nitrogen widely used in a vapor phase chemical film forming method such as MOCVD may be used.
  • chemically relatively active hydrogen is used as the carrier gas, the crystallinity and the flatness of the crystal surface may be impaired, so it is preferable to shorten the treatment time.
  • the method of laminating the underlayer 14a is not particularly limited, and as long as it is a crystal growth method capable of causing dislocation looping as in the above-described methods, it is possible to use without any limitation.
  • S can.
  • the MOCVD method, the MBE method, and the VPE method are preferable because the above-described migration can be generated, and a film having a good crystallinity can be formed.
  • the MOCVD method can be more suitably used because a film having the best crystallinity can be obtained.
  • the underlayer 14a made of a group III nitride semiconductor by sputtering.
  • the sputtering method it is possible to make the apparatus simpler than the MOCVD method or MBE method.
  • the V group material nitrogen
  • the reactive sputtering method that circulates in the reactor. In point, more preferred.
  • the temperature of the substrate 11 when the underlayer 14a is formed is preferably 800 ° C or higher. This is because, by increasing the temperature of the substrate 11 when forming the base layer 14a, atom migration is likely to occur, and dislocation looping easily proceeds, and more preferably 900 ° C or higher. It is most preferable that the temperature is 1000 ° C or higher.
  • the temperature of the substrate 11 when forming the base layer 14a needs to be lower than the temperature at which the crystal decomposes, and is preferably less than 1200 ° C.
  • the growth temperature of the underlayer 14a is preferably in the temperature range of 800 ° C or higher and lower than 1200 ° C, more preferably 900 ° C or higher and lower than 1200 ° C, and most preferably 1000 ° C or higher and lower than 1200 ° C. be able to. If the temperature of the substrate 11 when forming the underlayer 14a is within these temperature ranges, the underlayer 14a with good crystallinity can be obtained.
  • the underlayer 14a is formed in a chamber of a sputtering apparatus by an AND without supplying a donor impurity force such as Si or a dopant element such as Si.
  • the n-type contact layer 14b and the n-type cladding layer 14c are formed by supplying a dopant element made of a donor impurity into the chamber, thereby adding the donor impurity and controlling the conductivity to the n-type.
  • a GaN layer is obtained.
  • the light emitting layer 15 is formed by a conventionally known MOCVD method.
  • the light emitting layer 15 formed in the present embodiment as illustrated in FIG. 1 has a laminated structure starting with a GaN barrier layer and ending with the GaN barrier layer, and includes six barrier layers 15a made of Si-doped GaN, and Formed by alternately stacking five well layers 15b made of non-doped InGaN
  • the p-type semiconductor layer 16 including the p-type cladding layer 16a and the p-type contact layer 16b is formed on the light-emitting layer 15, that is, on the barrier layer 15a that is the uppermost layer of the light-emitting layer 15.
  • a film is formed by a reactive sputtering method using the above manufacturing method.
  • a p-type cladding layer 16a made of Mg-doped AlGaN is formed.
  • Al Ga is formed on the light-emitting layer 15 (the uppermost barrier layer 15a) and Mg is doped thereon.
  • a p-type contact layer 16b made of N is formed. At this time, the p-type cladding layer 16a and the p-type
  • the same sputtering apparatus can be used for stacking the tact layer 16b.
  • the manufacturing method of the present embodiment described above is used, and an acceptor impurity (Mg) is introduced into the sputter chamber 41.
  • an acceptor impurity Mg
  • a GaN layer p-type semiconductor layer 16 whose conductivity is controlled to be p-type by adding an acceptor impurity is obtained.
  • the translucent positive electrode 17 made of ITO is formed on the p-type contact layer 16b of the laminated semiconductor 10 in which the intermediate layer 12 and the semiconductor layer are laminated on the substrate 11.
  • the method for forming the translucent positive electrode 17 is not particularly limited, and can be provided by conventional means well known in this technical field. Further, any structure including a conventionally known structure can be used without any limitation.
  • the material of the translucent positive electrode 17 is not limited to ITO, and can be formed using materials such as AZO, IZO, and GZO.
  • a thermal annealing for alloying or transparency may be applied, but it may not be applied.
  • a positive electrode bonding pad 18 is further formed on the translucent positive electrode 17 formed on the laminated semiconductor 10.
  • the positive electrode bonding pad 18 can be formed, for example, by laminating Ti, Al, and Au materials in order from the surface side of the translucent positive electrode 17 by a conventionally known method.
  • the negative electrode 19 When forming the negative electrode 19, first, a part of the light emitting layer 15, the p-type semiconductor layer 16, and the n-type semiconductor layer 14 formed on the substrate 11 is dried by a method such as dry etching. By removing, an exposed region 14d of the n-type contact layer 14b is formed (see FIGS. 2 and 3). Then, on the exposed region 14d, for example, each material of Ni, Al, Ti, and Au is laminated in order from the surface side of the exposed region 14d by a conventionally known method, thereby forming a negative electrode 19 having a four-layer structure. I can do it.
  • a wafer in which the transparent positive electrode 17, the positive electrode bonding node 18 and the negative electrode 19 are provided on the laminated semiconductor 10 is ground and polished on the back surface of the substrate 11 to form a mirror shape. Then, for example, by cutting into a 350 in square, a light emitting element chip (light emitting element 1) can be obtained.
  • a single crystal structure is formed on the substrate 11 by a method of activating the raw material by plasma, such as sputtering.
  • an intermediate layer 12 having a nitrogen content is formed, and the partial pressure of nitrogen, which is a group V element, is regulated within the above range.
  • the intermediate layer 12 having a uniform crystal film strength in a short time, and the intermediate layer 12 can be used as an alignment film having specific anisotropy for any substrate.
  • a film can be formed on the substrate 11.
  • the intermediate layer 12 since the deposition rate of the intermediate layer 12 is improved, impurities such as furnace deposits can be prevented from entering the film.
  • the intermediate layer 12 since the intermediate layer 12 is formed as a single crystal structure, the intermediate layer 12 effectively acts as a buffer layer. Therefore, the semiconductor layer 20 made of a group III nitride semiconductor formed thereon is excellent. It becomes a crystalline film with crystallinity.
  • the intermediate layer 12 made of a group III nitride compound having good crystallinity and the semiconductor layer 20 made of a group II nitride semiconductor can be efficiently grown on the substrate 11, and the productivity is excellent and the cost is low.
  • a group III nitride semiconductor light-emitting device 1 having excellent light emission characteristics is obtained.
  • a lamp By combining the group III nitride semiconductor light emitting device according to the present invention and the phosphor as described above, a lamp can be configured by means well known to those skilled in the art. 2. Description of the Related Art Conventionally, a technique for changing a luminescent color by combining a light emitting element and a phosphor is known, and such a technique can be employed without any limitation.
  • the phosphor by appropriately selecting the phosphor, it becomes possible to obtain light emission having a longer wavelength than the light emitting element, and the emission wavelength of the light emitting element itself and the wavelength converted by the phosphor can be obtained. By mixing, a lamp that emits white light can be obtained.
  • the lamp can be used for any purpose such as a general bullet type, a side view type for a portable backlight, and a top view type used for a display.
  • Fig. 4 when mounting the coplanar electrode group III nitride semiconductor light-emitting element 1 in a shell type, one of the two frames (in Fig. 4, the frame 31) is bonded to light emitting element 1, and the negative electrode of light emitting element 1 (see reference numeral 19 shown in FIG. 3) is bonded to frame 32 with wire 34, and positive electrode bonding pad of light emitting element 1 (reference numeral shown in FIG. 3). (See 18) and wire 33 to frame 31. Then, the periphery of the light emitting element 1 is molded with a mold 35 made of a transparent resin, so that a bullet-shaped lamp 3 as shown in FIG.
  • the group III nitride compound laminated semiconductor according to the present invention is used for a photoelectric conversion element such as a laser element or a light receiving element, or an electronic device such as HBT or HEMT. be able to.
  • These semiconductor elements have various structures, and the semiconductor element structure stacked on the base layer 14a of the light emitting element 1 of the present embodiment is not limited at all including these known element structures.
  • FIG. 1 is a schematic cross-sectional view of a laminated semiconductor of a group III nitride semiconductor light emitting device fabricated in this experimental example.
  • a single crystal structure layer made of A1N is formed as the intermediate layer 12 using RF sputtering, and on that, the MOC VD method is applied as the underlayer 14a.
  • a layer made of GaN was used.
  • a substrate 11 made of sapphire having a mirror-polished surface so that only one surface can be used for epitaxial growth was introduced into a sputtering apparatus without any pretreatment such as wet processing.
  • a sputtering apparatus an apparatus having a high frequency power source and a mechanism capable of moving the position of the magnet in the target was used.
  • substrate 11 is heated to 500 ° C in the sputtering equipment, and nitrogen gas is flowed at a flow rate of 15 sccm. After the introduction, the pressure in the chamber was maintained at 1. OPa, a 50 W high frequency bias was applied to the substrate 11 side, and the substrate 11 surface was cleaned by exposure to nitrogen plasma.
  • argon and nitrogen gas were introduced into the sputtering apparatus while keeping the temperature of the substrate 11 as it was.
  • a 2000 W high-frequency bias was applied to the metal A1 target, the pressure in the furnace was maintained at 0.5 Pa, Ar gas was flowed at 5 sccm, and nitrogen gas was flowed at 15 sccm (the ratio of nitrogen in the entire gas was 75 %),
  • a single crystal intermediate layer 12 made of A1N was formed on a substrate 11 made of sapphire.
  • the magnet in the target was swung both during cleaning of the substrate 11 and during film formation.
  • the plasma operation is stopped and the temperature of the substrate 11 is decreased. Lowered.
  • processing for a specified time was performed according to the film formation rate measured in advance, and after the 40 nm A1N (intermediate layer) was formed, the plasma operation was stopped and the temperature of the substrate was lowered.
  • the substrate 11 on which the intermediate layer 12 was formed was taken out of the sputtering apparatus and introduced into the MOCVD furnace.
  • a sample on which a GaN layer (Group III nitride semiconductor) was formed was fabricated using the MOCVD method according to the following procedure.
  • the substrate 11 was introduced into the reaction furnace.
  • the substrate 11 is a glove box that is purged with nitrogen gas. It was placed on a carbon susceptor for heating in the tuss. Then, after nitrogen gas was circulated in the furnace, the temperature of the substrate 11 was raised to 1150 ° C. by a heater. After confirming that the substrate was stable at a temperature of S1150 ° C, the ammonia piping valve was opened and distribution of ammonia into the furnace was started. Next, hydrogen containing trimethylgallium (TMG) vapor is supplied into the furnace, and the GaN-based semiconductor constituting the underlayer 14a is deposited on the intermediate layer 12 formed on the substrate 11. went.
  • TMG trimethylgallium
  • the amount of ammonia was adjusted so that the V / III ratio was 600.000.
  • the valve of the TMG piping was switched to stop the supply of raw materials into the reactor to stop the growth.
  • the energization to the heater was stopped, and the temperature of the substrate 11 was lowered to room temperature.
  • a single crystal intermediate layer 12 made of A1N is formed on the substrate 11 made of sapphire, and further, an underlying layer made of a GaN-based semiconductor having a thickness of 2 ⁇ m and undoped thereon.
  • a sample in which 14a was formed was prepared.
  • the X-spring rocking force curve (XRC) of the undoped GaN layer (underlayer) grown by the above method was measured.
  • a Cu / 3-ray X-ray generation source was used as a light source, and the (0002) plane as the orientation plane and the (10-10) plane as the vertical plane were used.
  • the half-width of the XRC spectrum of the (0002) plane is an index of crystal flatness (mosaicity), and the half-width of the XRC spectrum of the (10-10) plane is the dislocation of the crystal. It is an index of density (twist).
  • the graph in Fig. 6 and Table 1 show the half-value width of the X-ray rocking curve (XRC) of the undoped GaN layer (underlayer) grown on the intermediate layer at each nitrogen concentration described above. .
  • the undoped GaN layer deposited on the (0002) plane has a half-width of XRC spectrum of 7 ⁇ 8 arcsec and a (10–10) plane of half-width of XRC spectrum.
  • the width became 218. 8ar CSec , and it became clear that the nitrogen concentration was optimal.
  • the group III nitride semiconductor light-emitting device according to the present invention has a surface layer made of a group III nitride semiconductor crystal having good crystallinity. Therefore, I added more functions to this.
  • a semiconductor light emitting device such as a light emitting diode (LED), a laser diode (LD), or an electronic device having excellent light emission characteristics. It becomes possible.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　本発明は、生産性に優れるとともに、優れた発光特性を備えた素子が得られる、ＩＩＩ族窒化物半導体発光素子の製造方法、及びＩＩＩ族窒化物半導体発光素子、並びにランプを提供することを目的とする。本発明による方法は、基板１１上に、金属材料とＶ族元素を含んだガスとをプラズマで活性化して反応させることによってＩＩＩ族窒化物化合物からなる中間層１２を成膜し、該中間層１２上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層１４、発光層１５、及びｐ型半導体層１６を順次積層する製造方法であって、前記Ｖ族元素を窒素とし、中間層１２を成膜する際の、前記ガス中における窒素のガス分率を２０％超９９％以下の範囲とするとともに、中間層１２を単結晶組織として形成するものである。

Description

III族窒化物半導体発光素子の製造方法、及び III族窒化物半導体発光
Figure imgf000003_0001
[0001] 本発明は、発光ダイオード（LED)、レーザダイオード（LD)、電子デバイス等に、 好適に用いられる III族窒化物半導体発光素子の製造方法、及び III族窒化物半導 体発光素子、並びにランプに関する。
明
本願 ίま、 2006年 12月 20曰〖こ曰本 ίこ出願された特願 2006— 343019号、及び 20 07年 8月 21日に日本に出願された特願 2007— 214539に基づき優先権を主張し、
書
その内容をここに援用する。
背景技術
[0002] III族窒化物半導体発光素子は、可視光から紫外光領域の範囲に相当するェネル ギ一の直接遷移型のバンドギャップを有し、発光効率に優れていることから、 LEDや LD等の発光素子として用いられて!/、る。
また、電子デバイスに用いた場合でも、 III族窒化物半導体は、従来の III— V族化 合物半導体を用いた場合に比べ、優れた特性を有する電子デバイスが得られる。
[0003] 従来、 III族窒化物半導体の単結晶ゥエーハとしては、異なる材料の単結晶ゥエー ハ上に結晶を成長させて得る方法が一般的である。このような、異種基板と、その上 にェピタキシャル成長させる III族窒化物半導体結晶との間には、大きな格子不整合 が存在する。例えば、サファイア (Al O )基板上に窒化ガリウム（GaN)を成長させた
2 3
場合、両者の間には 16%の格子不整合が存在し、 SiC基板上に窒化ガリウムを成長 させた場合には、両者の間に 6%の格子不整合が存在する。
一般に、上述のような大きな格子不整合が存在する場合、基板上に結晶を直接ェ ピタキシャル成長させることが困難となり、また、成長させた場合であっても結晶性の 良好な結晶が得られなレ、とレ、う問題がある。
[0004] そこで、有機金属化学気相成長（MOCVD)法により、サファイア単結晶基板もしく は SiC単結晶基板の上に、 III族窒化物半導体結晶をェピタキシャル成長させる際、 基板上に、まず、窒化アルミニウム（A1N)ゃ窒化アルミニウムガリウム（AlGaN)から なる低温バッファ層と呼ばれる層を積層し、その上に高温で III族窒化物半導体結晶 をェピタキシャル成長させる方法が提案されており、一般に行われている（例えば、 特許文献 1、 2)。
[0005] また、上記バッファ層を MOCVD以外の方法で成膜する技術も提案されている。例 えば、基板上に、スパッタ法によってバッファ層を成膜するとともに、基板材料として、 サファイア、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグ ネシゥム、酸化マンガン、及び III族窒化物系化合物半導体単結晶等を用いる方法 が提案されており、中でもサファイアの a面基板が好適とされている（例えば、特許文 献 3、 4)。
[0006] しかしながら、特許文献;!〜 4に記載の方法では、充分な結晶性の III族窒化物半 導体を得ることができなレ、とレ、う問題がある。
[0007] 一方、高周波によるスパッタ法で成膜したバッファ層上に、 MOCVDによって同じ 組成の結晶を成長させる方法が提案されている（例えば、特許文献 5)。しかしながら
、特許文献 5に記載の方法では、基板上に、安定して良好な結晶を積層することがで きないという問題がある。
[0008] また、基板上にスパッタ法によってバッファ層を形成する際、スパッタ装置の初期電 圧をスパッタ電圧の 110%以下とする方法が提案されている（例えば、特許文献 6)。 特許文献 6に記載の方法では、 MOCVD法で用いられるような高価な材料を使用せ ず、スパッタ法によってバッファ層を形成するものである。
特許文献 1：特許第 3026087号公報
特許文献 2：特開平 4 297023号公報
特許文献 3：特許第 3440873号公報
特許文献 4：特許第 3700492号公報
特許文献 5：特公平 5— 86646号公報
特許文献 6 :特開 2001— 308010号公報
発明の開示
発明が解決しょうとする課題 [0009] 上記特許文献 3に記載の方法は、バッファ層の成長後、アンモニアと水素からなる 混合ガス中でァニールするものであり、また、特許文献 4に記載の方法は、バッファ層 を、 400°C以上の温度で DCスパッタにより成膜することが重要であるとされている。し 力、しながら、本発明者等が鋭意実験を行ったところ、特許文献 3、 4に記載の条件で は、良好な結晶性の III族窒化物半導体を得ることができないことが明ら力、となった。
[0010] ここで、特許文献 1、 2に記載の MOCVD法は、原料ガスを該原料ガスの分解温度 以上の温度とすることで分解し、これによる分解物をテンプレート上に成長させる方 法であり、成長速度は低いものの、結晶性の高い膜が得られる方法として知られてい 一方、スパッタ法は、ターゲットから原子を叩き出し、この叩き出された原子を基板 上に強制的に成膜する方法であり、成長速度は高いものの、得られる膜は、 MOCV D法に比べると結晶性は高くないと考えられている。このため、従来は、主として、基 板上にバッファ層を MOCVD法によって成膜した後、この上にアンドープの GaN層 を数 m成長させることにより、この上に成長させる発光層の結晶性を高める方法が 用いられていた。
[0011] しかしながら、上述したような MOCVD法でバッファ層を形成する方法では、充分 な結晶性を得ることができず、結晶性が良好な膜を得られる方法が望まれていた。
[0012] 本発明は上記課題に鑑みてなされたものであり、基板上に、均一性に優れた III族 窒化物半導体を短時間で成長させることができ、生産性に優れるとともに、優れた発 光特性を備えた素子が得られる、 III族窒化物半導体発光素子の製造方法、及び III 族窒化物半導体発光素子、並びにランプを提供することを目的とする。
課題を解決するための手段
[0013] 本発明者等は、上記問題を解決するために鋭意検討した結果、 MOCVD法に比 ベて成膜速度が非常に高ぐまた、基板上に強制的に成膜するスパッタ法等、プラズ マによって原料を活性化する方法を用いて中間層（バッファ層）を成膜し、また、 V族 元素である窒素原料の分圧を適正範囲とすることにより、特定の異方性を持った配 向膜として基板上に成膜することができるとともに、成膜速度が向上して炉内付着物 等の不純物が膜に混入するのを防止できることを見出し、本発明を完成した。 即ち、本発明は以下に関する。
[0014] [1] 基板上に、 V族元素を含むガスと金属材料とをプラズマで活性化して反応させ ることによって III族窒化物化合物からなる中間層を成膜し、該中間層上に、 III族窒 化物半導体からなる n型半導体層、発光層、及び p型半導体層を順次積層する III族 窒化物半導体発光素子の製造方法であって、前記 V族元素を窒素とし、前記中間 層を成膜する際の、前記ガス中における窒素のガス分率を 20%超 99%以下の範囲 とするとともに、前記中間層を単結晶組織として形成することを特徴とする III族窒化 物半導体発光素子の製造方法。
[2] 前記中間層を成膜する際の、前記ガス中における窒素のガス分率を 40%超 9 9%以下の範囲とすることを特徴とする [1]に記載の III族窒化物半導体発光素子の 製造方法。
[3] 前記中間層を成膜する際の、前記ガス中における窒素のガス分率を 75%超 9 9%以下の範囲とすることを特徴とする [1]に記載の III族窒化物半導体発光素子の 製造方法。
[0015] [4] 前記中間層を、スパッタ法によって成膜することを特徴とする [1]〜 [3]の何れ かに記載の III族窒化物半導体発光素子の製造方法。
[5] 前記中間層を、 RFスパッタ法によって成膜することを特徴とする [4]に記載の II I族窒化物半導体発光素子の製造方法。
[6] 前記中間層を、 RFスパッタ法を用いて、力ソードのマグネットを移動させつつ成 膜することを特徴とする [5]に記載の III族窒化物半導体発光素子の製造方法。
[7] 前記中間層を、 V族元素を含むガスをリアクタ内に流通させるリアクティブスパッ タ法によって成膜することを特徴とする [4]〜 [6]の何れかに記載の III族窒化物半 導体発光素子の製造方法。
[8] 前記金属材料が A1を含有する材料であることを特徴とする [1]〜 [7]の何れか に記載の III族窒化物半導体発光素子の製造方法。
[9] 前記中間層を、 A1Nで成膜することを特徴とする [1]〜[8]の何れかに記載の I II族窒化物半導体発光素子の製造方法。
[10] 前記基板の温度を室温〜 1000°Cの範囲として、前記中間層を形成すること を特徴とする [1]〜 [9]の何れかに記載の III族窒化物半導体発光素子の製造方法
〇
[11] 前記基板の温度を 200〜800°Cの範囲として、前記中間層を形成することを 特徴とする [1]〜 [9]の何れかに記載の III族窒化物半導体発光素子の製造方法。
[0016] [12] 前記中間層上に、前記 n型半導体層に備えられる下地層を積層することを特 徴とする [1]〜[； 11]の何れかに記載の III族窒化物半導体発光素子の製造方法。
[13] 前記下地層を、 GaN系化合物半導体で形成することを特徴とする [12]に記 載の III族窒化物半導体発光素子の製造方法。
[14] 前記下地層を、 GaNで形成することを特徴とする [13]に記載の III族窒化物 半導体発光素子の製造方法。
[15] 前記下地層を、 AlGaNで形成することを特徴とする [13]に記載の III族窒化 物半導体発光素子の製造方法。
[16] 前記中間層と前記下地層を、それぞれ異なる III族窒化物化合物で形成する ことを特徴とする [12]〜[； 15]の何れかに記載の III族窒化物半導体発光素子の製 造方法。
[17] 前記下地層を、 MOCVD法によって前記中間層上に成膜することを特徴とす る [12]〜[； 16]の何れかに記載の III族窒化物半導体発光素子の製造方法。
[18] 前記下地層を成膜する際の前記基板の温度を 800°C以上とすることを特徴と する [12]〜[； 17]の何れかに記載の III族窒化物半導体発光素子の製造方法。
[19] 上記 [ 1 ]〜[； 18]の何れかに記載の製造方法で得られる III族窒化物半導体 発光素子。
[0017] [20] 基板上に、 V族元素を含むガスと金属材料とがプラズマで活性化されて反応 することによって III族窒化物化合物からなる中間層が成膜され、該中間層上に、 III 族窒化物半導体からなる n型半導体層、発光層、及び p型半導体層が順次積層され てなる III族窒化物半導体発光素子であって、前記中間層は、前記 V族元素が窒素 とされ、前記ガス中における窒素のガス分率が 20%超 99%以下の範囲とされて成膜 されたものであるとともに、単結晶組織とされていることを特徴とする III族窒化物半導 体発光素子。 [21] 前記中間層は、前記 V族元素が窒素とされるとともに、前記ガス中における窒 素のガス分率が 40%超 99%以下の範囲とされて成膜されたものであることを特徴と する [20]に記載の III族窒化物半導体発光素子。
[22] 前記中間層は、前記 V族元素が窒素とされるとともに、前記ガス中における窒 素のガス分率が 75%超 99%以下の範囲とされて成膜されたものであることを特徴と する [20]に記載の III族窒化物半導体発光素子。
[0018] [23] 前記中間層が、 A1を含有する組成とされていることを特徴とする [20]〜[22] の何れかに記載の III族窒化物半導体発光素子。
[24] 前記中間層が、 A1Nからなることを特徴とする [23]に記載の III族窒化物半導 体発光素子。
[25] 前記中間層が、前記基板表面の少なくとも 90%以上を覆うように形成されて
V、ることを特徴とする [20]〜 [24]の何れかに記載の III族窒化物半導体発光素子。
[26] 前記中間層が、少なくとも前記基板の側面を覆うように形成されていることを 特徴とする [20]〜 [25]の何れかに記載の III族窒化物半導体発光素子。
[27] 前記中間層が、前記基板の側面及び裏面を覆うように形成されていることを 特徴とする [20]〜 [26]の何れかに記載の III族窒化物半導体発光素子。
[28] 前記中間層が、単結晶からなることを特徴とする [20]〜 [27]の何れかに記 載の III族窒化物半導体発光素子。
[29] 前記中間層の膜厚が、 20〜80nmの範囲とされていることを特徴とする [20] 〜 [28]の何れかに記載の III族窒化物半導体発光素子。
[0019] [30] 前記中間層上に、前記 n型半導体層に備えられる下地層が積層されてなるこ とを特徴とする [20]〜 [29]の何れかに記載の III族窒化物半導体発光素子。
[31] 前記下地層が、 GaN系化合物半導体からなることを特徴とする [30]に記載 の III族窒化物半導体発光素子。
[32] 前記下地層が、 GaNからなることを特徴とする [31]に記載の III族窒化物半 導体発光素子。
[33] 前記下地層が、 AlGaNからなることを特徴とする [31]に記載の III族窒化物 半導体発光素子。 [34] 上記 [19] [33]の何れかに記載の III族窒化物半導体発光素子が用いられ
発明の効果
[0020] 本発明の III族窒化物半導体発光素子の製造方法によれば、上記構成により、ブラ ズマによって原料を活性化する方法で基板上に単結晶構造を有する中間層を成膜 し、また、 V族元素である窒素の分圧を適正範囲に規定することにより、均一性が良く 、その上に MOCVDによって良好な結晶性の III族窒化物半導体を成膜することが 可能な中間層を成膜することができる。
従って、基板上に結晶性の良好な III族窒化物化合物からなる中間層、及び III族 窒化物半導体からなる半導体層を効率良く成長させることができ、生産性に優れ安 価であるとともに、優れた発光特性を備えた III族窒化物半導体発光素子が得られる 図面の簡単な説明
[0021] [図 1]本発明に係る III族窒化物半導体発光素子の一例を模式的に説明する図であ り、積層半導体の断面構造を示す概略図である。
[図 2]本発明に係る III族窒化物半導体発光素子の一例を模式的に説明する図であ り、平面構造を示す概略図である。
[図 3]本発明に係る III族窒化物半導体発光素子の一例を模式的に説明する図であ り、断面構造を示す概略図である。
[図 4]本発明に係る III族窒化物半導体発光素子を用いて構成したランプを模式的に 説明する概略図である。
[図 5]本発明に係る III族窒化物半導体発光素子の製造方法の一例を模式的に説明 する図であり、スパッタ装置の構造を示す概略図である。
[図 6]本発明に係る III族窒化物半導体発光素子の実施例を説明する図であり、下地 層の（0002)面及び（10— 10)面における XRCスペクトル半価幅を示すグラフである 符号の説明
[0022] 1 III族窒化物半導体発光素子 10 積層半導体
11 基板
11a 表面
12 中間層
13 下地層
14 n型半導体層
14a 下地層
15 発光層
16 p型半導体層
17 透光性正極
3 ンプ
発明を実施するための最良の形態
[0023] 以下に、本発明に係る III族窒化物半導体発光素子の製造方法、及び III族窒化物 半導体発光素子、並びにランプの一実施形態について、図;!〜 6を適宜参照しなが ら説明する。
[0024] 本実施形態の III族窒化物半導体発光素子（以下、発光素子と略称することがある) の製造方法は、基板 11上に、 V族元素を含むガスと金属材料とをプラズマで活性化 して反応させることによって III族窒化物化合物からなる中間層 12を成膜し、該中間 層 12上に、 III族窒化物半導体からなる n型半導体層 14、発光層 15、及び p型半導 体層 16を順次積層する方法であり、前記 V族元素を窒素とし、中間層 12を成膜する 際の、前記ガス中における窒素のガス分率を 20%超 99%以下の範囲とするとともに 、中間層 12を単結晶組織として形成する方法である。
[0025] [発光素子の積層構造]
本実施形態の III族窒化物半導体発光素子は、基板 11上に、 V族元素を含むガス と金属材料とがプラズマで活性化されて反応することによって III族窒化物化合物か らなる中間層 12が成膜され、該中間層 12上に、 III族窒化物半導体からなる n型半 導体層 14、発光層 15、及び p型半導体層 16が順次積層されてなる発光素子であり 、中間層 12は、前記 V族元素が窒素とされ、前記ガス中における窒素のガス分率が 20%超 99%以下の範囲とされて成膜されたものであるとともに、単結晶組織とされ、 概略構成されている。
[0026] 図 1は、本発明に係る III族窒化物半導体発光素子の一例を説明するための図で あり、基板上に III族窒化物半導体が形成された積層半導体の一例を示す概略断面 図である。
図 1に例示する積層半導体 10は、基板 11上に形成された中間層 12の上に、 III族 窒化物半導体からなる下地層 14aが積層された構成とされており、基板 11上に、中 間層 12、下地層 14a、 n型コンタクト層 14b及び n型クラッド層 14cからなる n型半導体 層 14、障壁層 15a及び井戸層 15bが交互に積層されてなる発光層 15、 p型クラッド 層 16a及び p型コンタクト層 16bからなる p型半導体層 16が、順次積層されてなる。 そして、本実施形態の積層半導体 10は、図 2及び図 3に示す例のように、 p型半導 体層 16上に透光性正極 17が積層され、その上に正極ボンディングパッド 18が形成 されるとともに、 n型半導体層 14の n型コンタクト層 14bに形成された露出領域 14dに 負極 19が積層されてなる発光素子 1を構成することができる。
以下、本実施形態の III族窒化物半導体発光素子の積層構造につ!、て詳述する。
[0027] 『基板』
本実施形態において、 III族窒化物半導体結晶が表面上にェピタキシャル成長さ れる基板 11としては、特に限定されず、各種材料を選択して用いることができ、例え ば、サファイア、 SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジ ルコニゥム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコユウ ム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、 酸化ネオジゥムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化スト口 ンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。
[0028] なお、アンモニアを使用せずに中間層を成膜するとともに、アンモニアを使用する 方法で後述の下地層を成膜し、さらに、上記基板材料の内、高温でアンモニアに接 触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板 等を用いた場合には、本実施形態の中間層がコート層として作用するので、基板の 化学的な変質を防ぐ点で効果的である。 [0029] 『中間層』
本実施形態の積層半導体 10は、基板 11上に、金属原料と V族元素を含んだガス とがプラズマで活性化されて反応することにより、 III族窒化物化合物からなり単結晶 構造を有する中間層 12が成膜されている。本実施形態のような、プラズマ化した金 属原料を用いた方法で成膜された膜は、配向が得られ易いとレ、う作用がある。
[0030] LEDや LD等の III族窒化物半導体素子は、ある一定の決められた方向に電流が 流れる必要がある。このため、 III族窒化物半導体素子には、良好な結晶性とともに配 向が求められる。 III族窒化物半導体素子は中間層 12上にェピタキシャル成長させ るので、中間層 12も同様に、良好な結晶性及び配向が必要となる。
III族窒化物半導体を MOCVD法によって成長させる場合、 MOCVD法は有機金 属分子を分解して金属元素を積層してゆく方法のため、膜を配向させるためにはテ ンプレートとなる下地が必要となる。このため、中間層 12が、基板 11上に成長する低 温バッファ層の場合には基板が下地となるので、使用できる基板が限定されることに なる。
一方、 III族窒化物半導体をリアタティブスパッタ法によって成長させる場合には、プ ラズマ中に叩き出された荷電粒子が必ずしも原子状態で存在するのではなぐ二量 体等の結合を持つ荷電粒子としても存在する。このような荷電粒子が、膜を形成する 際の原料となる。また、このような荷電粒子はモーメントを有するので、スパッタによる 電場の影響を受け、特定の異方性を持って基板 11上に堆積する。この異方性により 、膜が配向構造を呈するので、どのような基板を用いた場合でも、スパッタ法によって 配向膜を成膜することができる。
[0031] 中間層 12は、基板 11の表面 11aの少なくとも 60%以上、好ましくは 80%以上を覆 つている必要があり、 90%以上を覆うように形成されていることが、基板 11のコート層 としての機能面から好ましい。また、中間層 12は、表面 11aの 100%、即ち、基板 11 の表面 1 la上を隙間無く覆うように形成されて!/、ること力 S最も好ましレ、。
中間層 12が基板 11の表面 11aを覆う領域が小さくなると、基板 11が大きく露出す るためにコート層として機能せず、 III族窒化物半導体結晶を成長させる半導体原料 と基板との間で反応が生じ、中間層 12上に形成される n型半導体層の平坦性を損な う虞がある。
[0032] なお、基板 11上に中間層を形成する際、基板 11の表面 11aのみを覆うように形成 しても良いが、基板 11の表面 11a及び側面を覆うように形成しても良い。また、基板 1 1の表面 l la、側面及び裏面を覆うようにして形成することが、コート層としての機能 面から最も好ましい。
MOCVD法では、原料ガスが基板の側面、もしくは裏面にまで回りこむことがあるこ とから、後述の III族窒化物半導体結晶からなる各層の何れかを MOCVD法で成膜 する場合、原料ガスと基板との反応を回避するためには、基板側面、もしくは裏面を も保護できるように中間層を形成することが好ましい。
[0033] また、中間層 12は、単結晶構造であることが、バッファ機能の面から好ましい。上述 したように、 III族窒化物化合物の結晶は六方晶系の結晶を有し、六角柱を基本とし た組織を形成する。 III族窒化物化合物の結晶は、成膜等の条件を制御することによ り、面内方向にも成長した結晶を成膜することが可能となる。このような単結晶構造を 有する中間層 12を基板 11上に成膜した場合、中間層 12のバッファ機能が有効に作 用するため、その上に成膜される III族窒化物半導体の層は、良好な配向性及び結 曰曰性を持つ結晶膜となる。
[0034] 中間層 12の膜厚は、 20〜80nmの範囲とされていることが好ましい。中間層 12の 膜厚をこの範囲とすることにより、良好な結晶性を有する中間層 12を、特定の異方性 を持った配向膜として、短時間で基板 11上に成膜することができる。
中間層 12の膜厚が 20nm未満だと、良好な結晶性を有する膜を、特定の異方性を 持った配向膜として得られない虞があるとともに、上述したようなコート層としての機能 が充分でなくなる。
また、 80nmを超える膜厚で中間層 12を形成した場合も、良好な結晶性を有する 膜を特定の異方性を持った配向膜として得られない虞があるとともに、コート層として の機能には変化が無いのにも関わらず成膜処理時間が長くなり、生産性が低下する 虞がある。
[0035] 中間層 12は、 A1を含有する組成とされていることが好ましぐ A1Nからなる構成とす ることが特に好ましい。 中間層 12を構成する材料としては、一般式 AlGalnNで表される III族窒化物半導 体であれば、どのような材料でも用いること力 Sできる。さらに、 V族として、 Asや Pが含 有される構成としても良い。
中間層 12を、 A1を含んだ組成とした場合、中でも、 GaAINとすることが好ましぐこ の際、 A1の組成が 50%以上とされて!/、ることが好まし!/、。
また、中間層 12を A1Nからなる組成とすることにより、良好に配向した層とすること ができる。
[0036] 『積層半導体』
図 1に示すように、本実施形態の積層半導体 10は、基板 11上に、上述のような中 間層 12を介して、窒化物系化合物半導体からなる n型半導体層 14、発光層 15及び p型半導体層 16からなる半導体層 20が積層されている。
そして、 n型半導体層 14は、少なくとも III族窒化物半導体からなる下地層 14aを有 しており、中間層 12上に下地層 14aが積層されている。
[0037] III族窒化物半導体からなる下地層 14aの上には、上述したように、図 1に示す積層 半導体 10のような機能性を持つ結晶積層構造を構成することができる。例えば、発 光素子のための半導体積層構造を形成する場合、 Si、 Ge、 Sn等の n型ドーパントを ドープした n型導電性の層や、マグネシウムなどの p型ドーパントをドープした p型導 電性の層等を積層して積層半導体を形成することができる。また、材料としては、発 光層等には InGaNを用いることができ、クラッド層等には AlGaNを用いることができ このように、下地層 14a上に、さらに機能を持たせた III族窒化物半導体結晶層を形 成することにより、発光ダイオードやレーザダイオード、あるいは電子デバイス等の作 製に用いられる、半導体積層構造を有するゥエーハを作製することが出来る。
以下に、積層半導体 10について詳述する。
[0038] 窒化物系化合物半導体としては、例えば一般式 Al Ga In N M (0≤X≤1 , 0
X Y Z 1 A A
≤Y≤1 , 0≤Z≤1で且つ、 X+Y + Z= l。記号 Mは窒素（N)とは別の第 V族元素 を表し、 0≤A< 1である。）で表わされる窒化ガリウム系化合物半導体が多数知られ ており、本発明においても、それら周知の窒化ガリウム系化合物半導体を含めて一般 式 Al Ga In N M (0≤X≤ 1、 0≤Y≤ 1、 0≤Z≤ 1で且つ、 X + Y + Z= 1。記
X Υ Z 1 A A
号 Mは窒素（N)とは別の第 V族元素を表し、 0≤A< 1である。）で表わされる窒化ガ リウム系化合物半導体を何ら制限なく用いることができる。
[0039] 窒化ガリウム系化合物半導体は、 Al、 Gaおよび In以外に他の III族元素を含有す ること力 Sでき、必要に応じて Ge、 Si、 Mg、 Ca、 Zn、 Be、 P及び As等の元素を含有す ることもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必 然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場 合もある。
[0040] 「n型半導体層」
n型半導体層 14は、通常、前記中間層 12上に積層され、下地層 14a、 n型コンタク ト層 14b及び n型クラッド層 14cから構成される。なお、 n型コンタクト層は、下地層、及 び/又は、 n型クラッド層を兼ねることが可能である力 下地層が、 n型コンタクト層、 及び/又は、 n型クラッド層を兼ねることも可能である。
[0041] (下地層）
下地層 14aは、 III族窒化物半導体からなり、中間層 12上に積層して成膜される。 下地層 14aの材料としては、基板 11上に成膜された中間層 12と異なる材料を用い ても構わないが、 Al Ga N層（0≤χ≤1、好ましくは 0≤x≤0. 5、さらに好ましくは
X 1— X
0≤x≤0. υから構成されることが好ましい。
[0042] 下地層 14aに用いる材料としては、 Gaを含む III族窒化物化合物、即ち GaN系化 合物半導体が用いられ、特に、 AlGaN、又は GaNを好適に用いることができる。 また、下地層 14aは、中間層 12の結晶性をそのまま引き継がないように、マイダレ ーシヨンによって転位をループ化させる必要がある力 S、このような材料としても上記 Ga を含む GaN系化合物半導体が挙げられ、特に、 AlGaN、又は GaNが好適である。
[0043] 下地層の膜厚は 0· 1 m以上が好ましぐより好ましくは 0. 5 m以上であり、 Ι ,ι m以上が最も好ましい。この膜厚以上にした方が結晶性の良好な Al Ga N層が得
X 1— X られやすい。
[0044] 下地層 14aには、必要に応じてドーパントをドープした構成とすることもできるし、ド ープしな!/ヽ構成とすることもできる。 基板 11に導電性の基板を用いる場合には、上述したように、下地層 14aをドーピン グして、下地層 14aの層構造を縦方向に電流が流れるようにすることにより、発光素 子のチップ両面に電極を設ける構造とすることができる。
また、基板 11に絶縁性の基板を用いる場合には、発光素子のチップの同じ面に電 極が形成されるチップ構造を採用することになるので、基板 1 1上に中間層 12を介し て積層される下地層 14aはドープしない結晶とすることができ、その方が、結晶性が 良好となる。
[0045] (n型コンタクト層）
n型コンタクト層 14bとしては、下地層 14aと同様に Al Ga N層（0≤χ≤1、好まし
X 1 X
くは 0≤x≤0. 5、さらに好ましくは 0≤x≤0. 1)から構成されることが好ましい。また、 n型不純物がドープされていることが好ましぐ n型不純物を 1 X 1017〜1 X 1019/c m3、好ましくは 1 X 1018〜1 X 1019/cm3の濃度で含有すると、負極との良好なォー ミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。 n型不 純物としては、特に限定されないが、例えば、 Si、 Geおよび Sn等が挙げられ、好まし くは Siおよび Geである。成長温度は下地層と同様である。また、上述したように、 n型 コンタクト層 14bは、下地層を兼ねた構成とすることもできる。
[0046] 下地層 14a及び n型コンタクト層 14bを構成する窒化ガリウム系化合物半導体は同 一組成であることが好ましぐこれらの合計の膜厚を 0. ；!〜 20 m、好ましくは 0. 5 〜； 15 111、さらに好ましくは 1〜； 12 mの範囲に設定することが好ましい。膜厚がこ の範囲であると、半導体の結晶性が良好に維持される。
[0047] (n型クラッド層）
n型コンタクト層 14bと後述の発光層 15との間には、 n型クラッド層 14cを設けること が好ましい。 n型クラッド層 14cを設けることにより、 n型コンタクト層 14bの最表面に生 じた平坦性の悪化を改善することできる。 n型クラッド層 14cは AlGaN、 GaN、 Gain N等によって形成することが可能である。また、これらの構造のへテロ接合や複数回 積層した超格子構造としてもよい。 GalnNとする場合には、発光層 15の GalnNのバ ンドギャップよりも大きくすることが望ましレ、ことは言うまでもなレ、。
[0048] n型クラッド層 14cの膜厚は、特に限定されないが、好ましくは 5〜500nmの範囲で あり、より好ましくは 5〜； !OOnmの範囲である。
また、 n型クラッド層 14cの n型ドープ濃度は 1 X 1017〜1 X 102°/cm3の範囲が好 ましぐより好ましくは 1 X 1018〜1 X 1019/cm3の範囲である。
ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧 低減の点で好ましい。
[0049] 「p型半導体層」
p型半導体層 16は、通常、 p型クラッド層 16a及び p型コンタクト層 16bから構成され る。しかし、 p型コンタクト層が p型クラッド層を兼ねてもよい。
[0050] (p型クラッド層）
p型クラッド層 16aとしては、発光層 15のバンドギャップエネルギーより大きくなる組 成であり、発光層 15へのキャリアの閉じ込めができるものであれば特に限定されない 力 s、好ましくは、 Al Ga N (0 < d≤0. 4、好ましくは 0. l≤d≤0. 3)のものが挙げ d 1 d
られる。 p型クラッド層 16aが、このような AlGaNからなると、発光層 15へのキャリアの 閉じ込めの点で好ましい。 p型クラッド層 16aの膜厚は、特に限定されないが、好まし くは；!〜 400nmであり、より好ましくは 5〜100nmである。 p型クラッド層 16aの p型ド ープ濃度は、 1 X 1018〜1 X 1021/cm3が好ましぐより好ましくは 1 X 1019〜1 X 102 °/cm3である。 p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良 好な P型結晶が得られる。
[0051] (p型コンタクト層）
p型コンタクト層 16bとしては、少なくとも Al Ga N (0≤e < 0. 5、好ましくは 0≤e
1
≤0. 2、より好ましくは 0≤e≤0. 1)を含んでなる窒化ガリウム系化合物半導体層で ある。 A1組成が上記範囲であると、良好な結晶性の維持および pォーミック電極（後 述の透光性電極 17を参照）との良好なォーミック接触の点で好ましい。
また、 p型ドーパントを 1 X 1018〜1 X 1021/cm3の範囲の濃度で含有していると、 良好なォーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ま しぐょり好ましくは5 1019〜5 102°/。1113の範囲でぁる。
p型不純物としては、特に限定されないが、例えば、好ましくは Mgが挙げられる。 p型コンタクト層 16bの膜厚は、特に限定されないが、 10〜500nmが好ましぐより 好ましくは 50〜200nmである。膜厚がこの範囲であると、発光出力の点で好ましい。
[0052] 「発光層」
発光層 15は、 n型半導体層 14上に積層されるとともに p型半導体層 16がその上に 積層される層であり、図 1に示すように、窒化ガリウム系化合物半導体からなる障壁層 15aと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層 15bとが 交互に繰り返して積層され、且つ、 n型半導体層 14側及び p型半導体層 16側に障壁 層 15aが配される順で積層して形成される。
また、図 1に示す例では、発光層 15は、 6層の障壁層 15aと 5層の井戸層 15bとが 交互に繰り返して積層され、発光層 15の最上層及び最下層に障壁層 15aが配され、 各障壁層 15a間に井戸層 15bが配される構成とされて!/、る。
[0053] 障壁層 15aとしては、例えば、インジウムを含有した窒化ガリウム系化合物半導体か らなる井戸層 15bよりもバンドギャップエネルギーが大きい Al Ga― N (0≤c < 0. 3) 等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層 15bには、インジウムを含有する窒化ガリウム系化合物半導体として、 例えば、 Ga In N (0< s< 0. 4)等の窒化ガリウムインジウムを用いることができる。
1
[0054] また、発光層 15全体の膜厚としては、特に限定されないが、量子効果の得られる程 度の膜厚、即ち臨界膜厚領域であることが好ましい。例えば、発光層 15の膜厚は、 1 〜500nmの範囲であることが好ましぐ lOOnm前後の膜厚であればより好ましい。 膜厚が上記範囲であると、発光出力の向上に寄与する。
[0055] 『透光性正極』
透光性正極 17は、上述のようにして作製される積層半導体 10の p型半導体層 16 上に形成される透光性の電極である。
透光性正極 17の材質としては、特に限定されず、 ITO (In O - SnO )、 AZO (Zn
2 3 2
O-Al O )、 IZO (In O—ZnO)、 GZO (ZnO— Ga O )等の材料を、この技術分
2 3 2 3 2 3
野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構 造を含めて如何なる構造のものも何ら制限なく用いることができる。
[0056] 透光性正極 17は、 Mgドープ p型半導体層 16上のほぼ全面を覆うように形成しても 構わないし、隙間を開けて格子状ゃ樹形状に形成しても良い。透光性正極 17を形 成した後に、合金化や透明化を目的とした熱ァニールを施す場合もあるが、施さなく ても構わない。
Figure imgf000019_0001
正極ボンディングパッド 18は、上述の透光性正極 17上に形成される電極である。 正極ボンディングパッド 18の材料としては、 Au、 Al、 Niおよび Cu等を用いた各種 構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる 正極ボンディングパッド 18の厚さは、 100〜1000nmの範囲内であることが好まし い。また、ボンディングパッドの特性上、厚さが大きい方力 ボンダビリティーが高くな るため、正極ボンディングパッド 18の厚さは 300nm以上とすることがより好ましい。さ らに、製造コストの観点から 500nm以下とすることが好ましい。
[0058] 負極 19は、基板 11上に、 n型半導体層 14、発光層 15及び p型半導体層 16が順 次積層された半導体層において、 n型半導体層 14の n型コンタクト層 14bに接するよ うに形成される。
このため、負極 19を形成する際は、 p型半導体層 16、発光層 15及び n型半導体層 14の一部を除去して n型コンタクト層 14bの露出領域 14dを形成し、この上に負極 19 を形成する。
負極 19の材料としては、各種組成および構造の負極が周知であり、これら周知の 負極を何ら制限無く用!/、ること力 Sでき、この技術分野でよく知られた慣用の手段で設 けること力 Sでさる。
[0059] [III族窒化物半導体発光素子の製造方法]
本実施形態の III族窒化物半導体発光素子の製造方法は、上述したように、基板 1 1上に、 V族元素を含むガスと金属材料とをプラズマで活性化して反応させることによ つて III族窒化物化合物からなる中間層 12を成膜し、該中間層 12上に、 n型半導体 層 14、発光層 15、及び p型半導体層 16を順次積層する方法であり、前記 V族元素 を窒素とし、中間層 12を成膜する際の、前記ガス中における窒素のガス分率を 20% 超 99%以下の範囲とするとともに、中間層 12を単結晶組織として形成する方法であ [0060] 本実施形態の製造方法は、基板 11上に III族窒化物半導体結晶をェピタキシャル 成長させる際、例えば、スパッタ法等を用いて、プラズマで活性化して反応した原料 を基板 11上に成膜して中間層 12を形成する方法であり、ガス中における窒素のガス 分率を上記範囲として中間層 12を成膜することにより、良好な結晶性を有する中間 層 12を、特定の異方性を持った配向膜として、短時間で基板 11上に成膜することが できる。これにより、中間層 12上に、結晶性の良好な III族窒化物半導体を効率良く 成長させることが可能となる。
[0061] また、本実施形態で示す例では、中間層 12をスパッタ法によって形成した後、その 上に、 n型半導体層 14の下地層 14aを MOCVD法によって形成し、 n型コンタクト層 14b及び n型クラッド層 14cの各層をスパッタ法で形成し、その上の発光層 15を MO CVD法で形成し、そして、 p型半導体層 16を構成する p型クラッド層 16a及び p型コ ンタクト層 16bの各層をスパッタ法で形成する方法としている。
[0062] 「中間層の形成」
中間層 12を基板 11上に成膜する際、基板 11には湿式の前処理を行うことが望ま しい。例えば、シリコンからなる基板 11に対しては、よく知られた RCA洗浄方法など を行い、表面を水素終端させておくことにより、成膜プロセスが安定する。
[0063] また、基板 11を反応器 (スパッタ装置）の中に導入した後、中間層 12を形成する前 に、逆スパッタ法等の方法を用いて前処理を行うことができる。具体的には、基板 11 を Arや Nのプラズマ中に曝す事によって表面を整えることができる。
2
例えば、 Arガスや Nガスなどのプラズマを基板 11表面に作用させることで、基板 1
2
1表面に付着した有機物や酸化物を除去することができる。この場合、基板 11とチヤ ンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板 11に作用する。 このような前処理を基板 11に施すことにより、基板 11の表面 11 a全面に中間層 12 を成膜することができ、その上に成膜される膜の結晶性を高めることが可能となる。
[0064] また、基板 11への前処理は、上述のような、イオン成分と、電荷を持たないラジカル 成分とが混合された雰囲気で行なわれるプラズマ処理で行なうことが好ましい。 ここで、基板の表面から有機物や酸化物等のコンタミを除去する際、例えば、イオン 成分等を単独で基板表面に供給した場合には、エネルギーが強すぎて基板表面に ダメージを与えてしまい、基板上に成長させる結晶の品質を低下させてしまうという問 題がある。
本発明においては、基板 11への前処理を、上述のようなイオン成分とラジカル成分 とが混合された雰囲気で行なわれるプラズマ処理を用いた方法とし、基板 11に適度 なエネルギーを持つ反応種を作用させることにより、基板 11表面にダメージを与えず にコンタミ等の除去を行なうことが可能となる。このような効果が得られるメカニズムと しては、イオン成分の割合が少ないプラズマを用いることで基板表面に与えるダメー ジが抑制されることと、基板表面にプラズマを作用させることによって効果的にコンタ ミを除去できること等が考えられる。
[0065] 中間層 12を基板 11上に成膜する方法としては、特定の真空度で高電圧をかけて 放電するスパッタ法の他、例えば、 MOCVD法、高いエネルギー密度のレーザを照 射してプラズマを発生させるノ ルスレーザーデポジション (PLD)法、電子線を照射さ せることでプラズマを発生させるノ ルス電子線堆積（PED)法等が挙げられ、適宜選 択して用いることができる力 S、スパッタ法が最も簡便で量産にも適しているため、好適 な方法である。
なお、スパッタ法により、 V族元素として窒素ガスを用いて成膜を行なう際、窒素が ターゲット（金属材料）表面に吸着することが知られている（Mat. Res. Soc. Symp. Proc. Vol. 68、 357、 1986を参照）。一般 ίこ、金属材料のターゲットを用レヽてスノ ッタする場合、 DCスパッタ法を用いると成膜効率の点で好ましいが、窒素がターゲッ トに付着することによってターゲット表面のチャージアップを招き、成膜速度が安定し ない可能性があるので、パルス DCスパッタ法とする力、、 RFスパッタ法とすることが望 ましい。
[0066] スパッタ法では、磁場内にプラズマを閉じ込めることによって効率を向上させる技術 が一般的に用いられており、ターゲットを偏り無く使用するための方法としては、カソ ードのマグネットの位置をターゲット内で移動させつつ成膜する、 RFスパッタ法を用 いること力 S好ましい。具体的なマグネットの運動方法は、スパッタ装置によって適宜選 択すること力 Sでき、例えば、マグネットを揺動させたり、又は回転運動させたりすること ができる。 [0067] 図 5に示す例の RFスパッタ装置 40では、金属ターゲット 47の下方（図 5の下方）に マグネット 42が配され、該マグネット 42が図示略の駆動装置によって金属ターゲット 47の下方で揺動する。チャンバ 41には窒素ガス、及びアルゴンガスが供給され、ヒ ータ 44に取り付けられた基板 11上に、中間層が成膜される。この際、上述のようにマ グネット 42が金属ターゲット 47の下方で揺動しているため、チャンバ 41内に閉じ込め られたプラズマが移動し、基板 11の表面 11aの他、側面に対しても、ムラ無く中間層 を成膜することが可能となる。
[0068] なお、中間層 12をスパッタ法によって成膜する場合、窒素を含んだガスをリアクタ 内に流通させるリアタティブスパッタ法によって成膜する方法とすることが、反応を制 御することで結晶性を良好に保つことができ、その良好な結晶性を安定に再現するこ と力 Sできる点、でより好ましい。
[0069] また、スパッタ法、特にリアタティブスパッタ法を用いて中間層 12を成膜する場合、 基板 11の温度以外の重要なパラメータとしては、窒素分圧ゃ炉内の圧力等が挙げら れる。
[0070] 窒素を含むガス中における窒素のガス分率、つまり、窒素 ）と Arの流量に対す
2
る窒素流量の比は、窒素が 20%超であることが好ましい。窒素が 20%以下だと、窒 素の存在量が少なく基板 11上に金属が析出してしまい、中間層 12として III族窒化 物化合物に求められる結晶構造とならない。また、窒素が 99%を上回る流量比だと、 Arの量が少な過ぎ、スパッタレートが大幅に低下してしまうので好ましくない。また、 窒素を含むガス中における窒素のガス分率は、 40%超 99%以下の範囲であること がより好ましぐ 75%超 99%以下の範囲であることが最も好ましい。
[0071] 本実施形態では、活性な窒素反応種を高濃度で基板 11上に供給することにより、 基板 11上におけるマイグレーションを抑制することができ、これにより、 自己組織化を 抑え、中間層 12を適正に単結晶組織とすることが可能となる。中間層 12において、 単結晶からなる組織を適正にコントロールすることにより、その上に積層される GaN 力、らなる半導体層の結晶性を良好に制御することができる。
[0072] また、スパッタ法を用いて中間層 12を成膜する際の炉内の圧力は、 0. 2Pa以上で あることが好ましい。この炉内の圧力が 0. 2Pa未満だと、発生する反応種の持つ運 動エネルギーが大きくなりすぎ、形成される中間層の膜質が不十分となる。また、この 炉内の圧力の上限は特に限定されないが、 0. 8Pa以上になると、膜の配向に寄与 する二量体荷電粒子がプラズマ中の荷電粒子の相互作用を受けるようになるため、 炉内の圧力は、 0. 2〜0. 8Paの範囲とすることが好ましい。
[0073] また、中間層 12を成膜する際の成膜レートは、 0. 01nm/s〜10nm/sの範囲と することが好ましい。成膜レートが 0. Olnm/s未満だと、膜が層とならずに島状に成 長してしまい、基板 11の表面を覆うことができなくなる虞がある。成膜レートが 10nm /sを超えると、膜が結晶体とならずに非晶質となってしまう。
[0074] 中間層 12を成膜する際の基板 11の温度は、室温〜 1000°Cの範囲とすることが好 ましぐ 200〜800°Cの範囲とすることがより好ましい。基板 11の温度が上記下限未 満だと、中間層 12が基板 11全面を覆うことができず、基板 11表面が露出する虞があ る。基板 11の温度が上記上限を超えると、金属原料のマイグレーションが活発となり 過ぎ、バッファ層としての機能の点から不適な層となる虞がある。
なお、本発明で説明する室温とは、工程の環境等にも影響される温度である力 具 体的な温度としては、 0〜30°Cの範囲である。
[0075] 金属原料をプラズマ化する成膜法を用いて、中間層として混晶を成膜する際には、 例えば、 A1等を含む金属材料の混合物（必ずしも、合金を形成していなくても構わな い）をターゲットとして用いる方法もあるし、異なる材料からなる 2つのターゲットを用意 して同時にスパッタする方法としても良い。例えば、一定の組成の膜を成膜する場合 には混合材料のターゲットを用い、組成の異なる何種類かの膜を成膜する場合には 複数のターゲットをチャンバ内に設置すれば良い。
[0076] 本実施形態で用いる窒素 (V族元素）を含むガスとしては、一般に知られている窒 素化合物を何ら制限されることなく用いることができる力 アンモニアや窒素（N )は
2 取り扱いが簡単であるとともに、比較的安価で入手可能であることから好ましい。 アンモニアは分解効率が良好であり、高い成長速度で成膜することが可能であるが 、反応性や毒性が高いため、除害設備やガス検知器が必要となり、また、反応装置 に使用する部材の材料を化学的に安定性の高いものにする必要がある。
また、窒素 ）を原料として用いた場合には、装置としては簡便なものを用いること ができる力 S、高い反応速度は得られない。し力もながら、窒素を電界や熱等により分 解してから装置に導入する方法とすれば、アンモニアよりは低いものの工業生産的に 利用可能な程度の成膜速度を得ることができるため、装置コストとの兼ね合いを考え ると、最も好適な窒素源である。
[0077] また、上述したように、中間層 12は、基板 11の側面を覆うようにして形成することが 好ましい。さらに、中間層 12は、基板 11の側面及び裏面を覆うようにして形成するこ とが最も好ましい。しかしながら、従来の成膜方法で中間層を成膜した場合、最大で 6回から 8回程度の成膜処理を行う必要があり、長時間の工程となってしまう。これ以 外の成膜方法としては、基板を保持せずにチャンバ内に設置することにより、基板全 面に成膜する方法も考えられるが、基板を加熱する必要がある場合には装置が複雑 になる虞がある。
[0078] そこで、例えば、基板を揺動させたり又は回転運動させたりすることにより、基板の 位置を、成膜材料のスパッタ方向に対して変更させつつ、成膜する方法が考えられ る。このような方法とすることにより、基板の表面及び側面を一度の工程で成膜するこ とが可能となり、次いで基板裏面への成膜工程を行うことにより、計 2回の工程で基板 全面を覆うことが可能となる。
[0079] また、成膜材料源が、大きな面積の発生源から生じる構成とし、且つ、材料の発生 位置を移動させることにより、基板を移動させずに基板全面に成膜する方法としても 良い。このような方法としては、上述したように、マグネットを揺動させたり又は回転運 動させたりすることにより、力ソードのマグネットの位置をターゲット内で移動させつつ 成膜する、 RFスパッタ法が挙げられる。また、このような RFスパッタ法で成膜を行なう 場合、基板側と力ソード側の両方を移動させる方法としても良い。さらに、材料の発生 源である力ソードを基板近傍に配することにより、発生するプラズマを基板に対してビ ーム状に供給するのではなぐ基板を包み込むように供給するような構成とすれば、 基板表面及び側面の同時成膜が可能となる。
[0080] 「半導体層の形成」
本実施形態の製造方法では、基板 11上に成膜された中間層 12の上に、 III族窒化 物半導体からなる半導体層 20を形成する。本例では、半導体層 20の内、 n型半導 体層 14の下地層 14aを MOCVD法によって形成した後、 n型コンタクト層 14b及び n 型クラッド層 14cの各層をスパッタ法で形成し、その上の発光層 15を MOCVD法で 形成し、そして、 p型半導体層 16を構成する p型クラッド層 16a及び p型コンタクト層 1 6bの各層を反応性スパッタ法で形成する。
[0081] 本実施形態においては、半導体層 20を形成する際の窒化ガリウム系化合物半導 体の成長方法は、特に限定されず、上述した本実施形態の製造方法及び製造装置 による反応性スパッタ法の他、 MOCVD (有機金属化学気相成長法）、 HVPE (ハイ ドライド気相成長法）、 MBE (分子線エピタキシー法)等、窒化物半導体を成長させ ることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制 御性、量産性の観点から MOCVD法である。 MOCVD法では、キャリアガスとして水 素（H )または窒素（N )、 III族原料である Ga源としてトリメチルガリウム (TMG)また
2 2
はトリェチルガリウム（TEG)、 A1源としてトリメチルアルミニウム（TMA)またはトリェチ ルアルミニウム（TEA)、 In源としてトリメチルインジウム（TMI)またはトリェチルインジ ゥム（TEI)、 V族原料である N源としてアンモユア（NH )、ヒドラジン (N H )などが用
3 2 4 いられる。また、ドーパントとしては、 n型には Si原料としてモノシラン（SiH )またはジ
4 シラン（Si H )を、 Ge原料としてゲルマンガス（GeH )や、テトラメチルゲルマニウム（
2 6 4
(CH ) Ge)ゃテトラェチルゲルマニウム（（C H ) Ge)等の有機ゲルマニウム化合
3 4 2 5 4
物を利用できる。 MBE法では、元素状のゲルマニウムもドーピング源として利用でき る。 p型には Mg原料としては例えばビスシクロペンタジェニルマグネシウム（Cp Mg)
2 またはビスェチルシクロペンタジェニルマグネシウム（EtCp Mg)を用いる。
2
[0082] 上述したような窒化ガリウム系化合物半導体は、 Al、 Gaおよび In以外にも、他の III 族元素が含有された構成とすることができ、必要に応じて Ge、 Si、 Mg、 Ca、 Zn、 Be 等のドーパント元素を含有することができる。さらに、意図的に添加した元素に限らず 、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含ま れる微量不純物を含む場合もある。
[0083] (n型半導体層の形成）
本実施形態の半導体層 20を形成する際、まず、 n型半導体層 14の下地層 14aを、 従来公知の MOCVD法を用いて中間層 12上に積層して成膜する。次いで、下地層 14a上に、 n型コンタクト層 14b及び n型クラッド層 14cをスパッタ法で成膜する。この 際、 n型コンタクト層 14b及び n型クラッド層 14cの各層は、同じスパッタ装置を用いて 成膜すること力でさる。
[0084] 基板 11上に単結晶の III族窒化物半導体からなる下地層 14aを形成する方法とし ては、本実施形態のように、 A1Nからなる中間層 12をスパッタ法によって基板 11上に 形成し、その上に、中間層 12を形成する温度よりも高温で、 MOCVD法によって単 結晶の GaN層を形成する方法がある。
[0085] 本実施形態では、上述した方法で基板 11に中間層 12を成膜した後、下地層 14a を成膜する前にァニール処理を行うことは特段に必要ではない。し力もながら、一般 に、 III族窒化物半導体の成膜を MOCVD、 MBE、 VPE等の気相化学成膜方法で 行なう場合、成膜を伴わな!/、昇温過程及び温度の安定化過程を経て処理されるが、 これらの過程において V族の原料ガスをチャンバ内に流通させることが多いので、結 果としてァニール効果が生じることがある。
[0086] また、その際に流通させるキャリアガスとしては、一般的なものを何ら制限無く使用 することができ、 MOCVD等の気相化学成膜方法で広く用いられる水素や窒素を用 いても良い。し力もながら、キャリアガスとして化学的に比較的活性な水素を用いた場 合、結晶性や結晶表面の平坦性を損なう虞があるため、処理時間を短くすることが好 ましい。
[0087] 下地層 14aを積層する方法としては、特に限定されず、上述した各方法のように、 転位のループ化を生じさせることができる結晶成長方法であれば、何ら制限なく用い ること力 Sできる。特に、 MOCVD法や MBE法、 VPE法は、上述したようなマイグレー シヨンを生じることができるため、良好な結晶性の膜を成膜することが可能となることか ら好適である。中でも、 MOCVD法は、最も結晶性の良い膜を得ることができる点で より好適に用いることができる。
[0088] また、スパッタ法を用いて III族窒化物半導体からなる下地層 14aを成膜することも 可能である。スパッタ法を用いる場合には、 MOCVD法や MBE法等と比較して、装 置を簡便な構成とすることが可能となる。
なお、下地層 14aをスパッタ法によって成膜する場合には、 V族原料 (窒素）をリアク タ内に流通させるリアタティブスパッタ法によって成膜する方法とすることが、反応を 制御することで結晶性を良好に保つことができ、その良好な結晶性を安定に再現す ること力 Sできる点、でより好ましレ、。
[0089] 下地層 14aを成膜する際の基板 11の温度、つまり、下地層 14aの成長温度は、 80 0°C以上とすることが好ましい。これは、下地層 14aを成膜する際の基板 11の温度を 高くすることによって原子のマイグレーションが生じやすくなり、転位のループ化が容 易に進行するからであり、さらに好ましくは 900°C以上であり、 1000°C以上が最も好 ましい。
また、下地層 14aを成膜する際の基板 11の温度は、結晶の分解する温度よりも低 温である必要があるため、 1200°C未満とすることが好ましい。
したがって、上記下地層 14aの成長温度は、好ましくは 800°C以上 1200°C未満、 さらに好ましくは 900°C以上 1200°C未満、最も好ましくは 1000°C以上 1200°C未満 の温度範囲とすることができる。下地層 14aを成膜する際の基板 11の温度がこれら 温度範囲内であれば、結晶性の良い下地層 14aが得られる。
[0090] なお、下地層 14aについては、スパッタ装置のチャンバ内に、 Si等のドナー不純物 力、らなるドーパント元素を供給せずにアンド一プで成膜する。一方、 n型コンタクト層 1 4b及び n型クラッド層 14cについては、チャンバ内にドナー不純物からなるドーパント 元素を供給して成膜することにより、ドナー不純物が添加されて導電性が n型に制御 された GaN層が得られる。
[0091] (発光層の形成）
n型クラッド層 14c上には、発光層 15を、従来公知の MOCVD法によって形成する 。図 1に例示するような、本実施形態で形成する発光層 15は、 GaN障壁層に始まり GaN障壁層に終わる積層構造を有しており、 Siドープの GaNからなる 6層の障壁層 15aと、ノンドープの In Ga Nからなる 5層の井戸層 15bとを交互に積層して形成
0. 2 0. 8
する。
[0092] (p型半導体層の形成）
発光層 15上、つまり、発光層 15の最上層となる障壁層 15a上には、 p型クラッド層 1 6a及び p型コンタクト層 16bからなる p型半導体層 16を、上述したような本実施形態 の製造方法を用いて反応性スパッタ法で成膜する。
[0093] 本実施形態では、まず、 Mgをドープした Al Ga Nからなる p型クラッド層 16aを
0. 1 0. 9
発光層 15 (最上層の障壁層 15a)上に形成し、その上に、 Mgをドープした Al Ga
0. 02 0
Nからなる p型コンタクト層 16bを形成する。この際、 p型クラッド層 16a及び p型コン
. 98
タクト層 16bの積層には、同じスパッタ装置を用いることができる。
これら p型クラッド層 16a及び p型コンタクト層 16bからなる p型半導体層 16の成膜処 理においては、上述した本実施形態の製造方法を用い、スパッタチャンバ 41内にァ クセプター不純物（Mg)からなるドーパント元素を供給して成膜することにより、ァクセ プター不純物が添加されて導電性が p型に制御された GaN層（p型半導体層 16)が 得られる。
[0094] 「透光性正極の形成」
上述のような方法により、基板 11上に、中間層 12及び半導体層が積層された積層 半導体 10の p型コンタクト層 16b上に、 ITOからなる透光性正極 17を形成する。 透光性正極 17の形成方法としては、特に限定されず、この技術分野でよく知られた 慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何 なる構造のものも何ら制限なく用いることができる。
[0095] また、上述したように、透光性正極 17の材料は、 ITOには限定されず、 AZO、 IZO 、 GZO等の材料を用いて形成することが可能である。
また、透光性正極 17を形成した後、合金化や透明化を目的とした熱ァニールを施 す場合もあるが、施さなくても構わない。
[0096] 「正極ボンディングパッド及び負極の形成』
積層半導体 10上に形成された透光性正極 17上に、さらに、正極ボンディングパッ ド 18を形成する。
この正極ボンディングパッド 18は、例えば、透光性正極 17の表面側から順に、 Ti、 Al、 Auの各材料を、従来公知の方法で積層することによって形成することができる。
[0097] また、負極 19を形成する際は、まず、基板 11上に形成された発光層 15、 p型半導 体層 16、及び n型半導体層 14の一部をドライエッチング等の方法によって除去する ことにより、 n型コンタクト層 14bの露出領域 14dを形成する（図 2及び図 3参照）。 そして、この露出領域 14d上に、例えば、露出領域 14d表面側から順に、 Ni、 Al、 Ti、及び Auの各材料を、従来公知の方法で積層することにより、 4層構造の負極 19 を形成すること力できる。
[0098] そして、上述のようにして、積層半導体 10上に、透光性正極 17、正極ボンディング ノ ッド 18及び負極 19を設けたゥエーハを、基板 11の裏面を研削及び研磨してミラー 状の面とした後、例えば、 350 in角の正方形に切断することにより、発光素子チッ プ (発光素子 1)とすることができる。
[0099] 以上説明したような、本実施形態の III族窒化物半導体発光素子の製造方法によ れば、スパッタ法等、プラズマによって原料を活性化する方法で、基板 11上に単結 晶組織を有する中間層 12を成膜し、また、 V族元素である窒素の分圧を上記範囲に 規定している。これにより、均一性の良い結晶膜力もなる中間層 12を短時間で成膜 すること力 Sできるとともに、如何なる基板に対しても、中間層 12を、特定の異方性を持 つた配向膜として基板 11上に成膜することができる。また、中間層 12の成膜速度が 向上するので、炉内付着物等の不純物が膜に混入するのを防止できる。また、中間 層 12を単結晶組織として成膜するので、中間層 12がバッファ層として有効に作用す るため、その上に成膜される III族窒化物半導体からなる半導体層 20は、良好な結晶 性を持つ結晶膜となる。
従って、基板 11上に結晶性の良好な III族窒化物化合物からなる中間層 12、及び I II族窒化物半導体からなる半導体層 20を効率良く成長させることができ、生産性に 優れ安価であるとともに、優れた発光特性を備えた III族窒化物半導体発光素子 1が 得られる。
[0100] [ランプ]
以上説明したような、本発明に係る III族窒化物半導体発光素子と蛍光体とを組み 合わせることにより、当業者周知の手段によってランプを構成することができる。従来 より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られて おり、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ること も可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを 混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型 、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
[0101] 例えば、図 4に示す例のように、同一面電極型の III族窒化物半導体発光素子 1を 砲弾型に実装する場合には、 2本のフレームの内の一方（図 4ではフレーム 31)に発 光素子 1を接着し、また、発光素子 1の負極（図 3に示す符号 19参照）をワイヤー 34 でフレーム 32に接合し、発光素子 1の正極ボンディングパッド（図 3に示す符号 18参 照）をワイヤー 33でフレーム 31に接合する。そして、透明な樹脂からなるモールド 35 で発光素子 1の周辺をモールドすることにより、図 4に示すような砲弾型のランプ 3を 作成すること力 Sでさる。
[0102] また、本発明に係る III族窒化物化合物積層半導体は、上述の発光素子の他、レー ザ素子ゃ受光素子等の光電気変換素子、又は、 HBTや HEMT等の電子デバイス などに用いることができる。これらの半導体素子は各種構造のものが知られており、 本実施形態の発光素子 1の下地層 14a上に積層される半導体素子構造は、これら周 知の素子構造を含めて何ら制限されない。 実施例
[0103] 次に、本発明の III族窒化物半導体発光素子を、実施例によりさらに詳細に説明す る力 本発明はこれらの実施例にのみ限定されるものではない。
[0104] 図 1に、本実験例で作製した III族窒化物半導体発光素子の積層半導体の断面模 式図を示す。
本例では、サファイアからなる基板 11の c面上に、中間層 12として RFスパッタ法を 用いて A1Nからなる単結晶組織の層を形成し、その上に、下地層 14aとして、 MOC VD法を用いて GaNからなる層を形成した。
[0105] まず、片面のみをェピタキシャル成長に使用できる程度に鏡面研磨したサファイア 力、らなる基板 11を、特に湿式等の前処理を行わずにスパッタ装置の中へ導入した。 ここで、スパッタ装置としては、高周波式の電源を有し、また、ターゲット内でマグネッ トの位置を動かすことができる機構を有する装置を使用した。
そして、スパッタ装置内で基板 11を 500°Cまで加熱し、窒素ガスを 15sccmの流量 で導入した後、チャンバ内の圧力を 1. OPaに保持し、基板 11側に 50Wの高周波バ ィァスを印加し、窒素プラズマに晒すことによって基板 11表面を洗浄した。
[0106] 次いで、基板 11の温度はそのままに、スパッタ装置内にアルゴン及び窒素ガスを 導入した。そして、 2000Wの高周波バイアスを金属 A1ターゲット側に印加し、炉内の 圧力を 0· 5Paに保ち、 Arガスを 5sccm、窒素ガスを 15sccm流通させた条件下（ガ ス全体における窒素の比は 75%)で、サファイアからなる基板 11上に、 A1Nからなる 単結晶の中間層 12を成膜した。
ターゲット内のマグネットは、基板 1 1の洗浄時、及び成膜時の何れにおいても揺動 させた。
そして、予め測定した成膜速度（0. 067nm/s)に従い、規定した時間の処理によ り、 40nmの A1N (中間層 12)を成膜後、プラズマ動作を停止し、基板 11の温度を低 下させた。
[0107] また、上記同様の操作を、スパッタ時間は固定して、アルゴンガスを 20sccm流通さ せた条件（ガス全体に対する窒素の比は 0%)、アルゴンガスを 16sccm、窒素ガスを 4sccm流通させた条件（ガス全体に対する窒素の比は 20%)、アルゴンガスを 12sc cm、窒素ガスを 8sccm流通させた条件（ガス全体に対する窒素の比は 40%)、アル ゴンガスを 8sccm、窒素ガスを 12sccm流通させた条件（ガス全体に対する窒素の比 は 60%)、アルゴンガスを 4sccm、窒素ガスを 16sccm流通させた条件（ガス全体に 対する窒素ガスの比は 80%)、窒素ガスのみ 20sccm流通させた条件（ガス全体に 対する窒素の比は 100%)の、 6水準の条件で、サファイアからなる基板上に A1Nか らなる中間層を成膜した試料を作製した。ターゲット内のマグネットは、基板 11の洗 浄時、及び成膜時の何れにお!、ても揺動させた。
そして、予め測定した成膜速度に従い、規定した時間の処理を行い、 40nmの A1N (中間層）を成膜後、プラズマ動作を停止し、基板の温度を低下させた。
[0108] そして、中間層 12が成膜された基板 11をスパッタ装置から取り出し、 MOCVD炉 に導入した。そして、 GaN層（III族窒化物半導体）が成膜された試料を、 MOCVD 法を用いて以下の手順で作製した。
まず、基板 11を反応炉中に導入した。基板 11は、窒素ガス置換されたグローブボ ッタスの中で、加熱用のカーボン製のサセプタ上に載置した。そして、窒素ガスを炉 内に流通させた後、ヒータによって基板 11の温度を 1150°Cに昇温させた。基板 11 力 S1150°Cの温度で安定したことを確認した後、アンモニア配管のバルブを開き、ァ ンモユアの炉内への流通を開始した。次いで、トリメチルガリウム (TMG)の蒸気を含 む水素を炉内へ供給し、基板 11上に成膜された中間層 12の上に、下地層 14aを構 成する GaN系半導体を付着させる処理を行った。アンモニアの量は、 V/III比が 60 00となるように調節した。約 1時間に渡って上記 GaN系半導体の成長を行った後、 T MGの配管のバルブを切り替え、原料の反応炉内への供給を停止して成長を停止さ せた。そして、 GaN系半導体の成長を終了させた後、ヒータへの通電を停止して、基 板 11の温度を室温まで降温した。
[0109] 以上の工程により、サファイアからなる基板 11上に A1Nからなる単結晶の中間層 1 2を形成し、さらにその上に、アンドープで 2〃 mの膜厚の GaN系半導体からなる下 地層 14aを形成した試料を作製した。
[0110] そして、上記方法で成長させた、アンドープの GaN層（下地層）の X泉ロッキング力 ーブ（XRC)測定を行った。この測定には、 Cu /3線 X線発生源を光源として用い、配 向面である（0002)面と垂直面である（10— 10)面で行なった。
一般的に、 III族窒化物半導体の場合、（0002)面の XRCスペクトル半価幅は結晶 の平坦性（モザイシティ）の指標となり、（10— 10)面の XRCスペクトル半価幅は結晶 の転位密度（ツイスト）の指標となる。
[0111] 図 6のグラフ及び表 1に、上記各窒素濃度で中間層を成長させ、その上に成膜した アンドープ GaN層（下地層）の X線ロッキングカーブ（XRC)の半価幅を示す。
[0112] [表 1]
Figure imgf000033_0001
[0113] 図 6及び表 1に示すように、窒素濃度を 40%として、スパッタ法を用いて基板上に A IN力もなる中間層を成膜した場合には、その上に成膜したアンド一プ GaN層の（00 02)面の XRCスペクトル半価幅が 132· 8arcsec、（10— 10)面の XRCスペクトル半 価幅が 331. 4arcsecで、何れも結晶性が良好であり、表面がミラ一状を呈しているこ とが確認できた。本例では、窒素濃度を 60〜80%の範囲として中間層を成膜した場 合に、その上に成膜したアンドープ GaN層の結晶性が良好となっており、特に、窒素 濃度を 80%として中間層を成膜した場合には、その上に成膜したアンドープ GaN層 の（0002)面の XRCスペクトル半価幅が 77· 8arcsec、（10— 10)面の XRCスぺタト ル半価幅が 218. 8arCSecとなり、最適な窒素濃度であることが明ら力、となった。
[0114] これに対し、窒素濃度を 20%以下として中間層を成膜した場合、 A1Nをスパッタす る際、基板上に A1が金属のまま成膜されてしまい、中間層の表面が白濁した状態と なり、 Xf泉ロッキングカーブ（XRC)の測定が不可となった。
[0115] 以上の結果により、本発明に係る III族窒化物半導体発光素子が、生産性に優れ、 また、優れた発光特性を備えてレ、ることが明らかである。
産業上の利用可能性
[0116] 本発明に係る III族窒化物半導体発光素子は、良好な結晶性を有する III族窒化物 半導体結晶からなる表面層を有している。従って、この上に、さらに機能を持たせた II
I族窒化物半導体結晶層を形成することにより、優れた発光特性を有する発光ダイォ ード（LED)、レーザダイオード（LD)、ある!/、は電子デバイス等の半導体発光素子を 作製することが可能となる。

Claims

請求の範囲
[I] 基板上に、 V族元素を含むガスと金属材料とをプラズマで活性化して反応させるこ とによって III族窒化物化合物からなる中間層を成膜し、該中間層上に、 III族窒化物 半導体からなる n型半導体層、発光層、及び p型半導体層を順次積層する III族窒化 物半導体発光素子の製造方法であって、
前記 V族元素を窒素とし、前記中間層を成膜する際の、前記ガス中における窒素 のガス分率を 20%超 99%以下の範囲とするとともに、前記中間層を単結晶組織とし て形成することを特徴とする III族窒化物半導体発光素子の製造方法。
[2] 前記中間層を、スパッタ法によって成膜することを特徴とする請求項 1に記載の III 族窒化物半導体発光素子の製造方法。
[3] 前記中間層を、 RFスパッタ法によって成膜することを特徴とする請求項 2に記載の I
II族窒化物半導体発光素子の製造方法。
[4] 前記中間層を、 RFスパッタ法を用いて、力ソードのマグネットを移動させつつ成膜 することを特徴とする請求項 3に記載の III族窒化物半導体発光素子の製造方法。
[5] 前記中間層を、 V族元素を含むガスをリアクタ内に流通させるリアタティブスパッタ 法によって成膜することを特徴とする請求項 2に記載の III族窒化物半導体発光素子 の製造方法。
[6] 前記金属材料が A1を含有する材料であることを特徴とする請求項 1に記載の III族 窒化物半導体発光素子の製造方法。
[7] 前記基板の温度を室温〜 1000°Cの範囲として、前記中間層を形成することを特徴 とする請求項 1に記載の III族窒化物半導体発光素子の製造方法。
[8] 前記中間層上に、前記 n型半導体層に備えられる下地層を積層することを特徴とす る請求項 1に記載の III族窒化物半導体発光素子の製造方法。
[9] 前記下地層を、 GaN系化合物半導体で形成することを特徴とする請求項 8に記載 の III族窒化物半導体発光素子の製造方法。
[10] 前記中間層と前記下地層を、それぞれ異なる III族窒化物化合物で形成することを 特徴とする請求項 8に記載の III族窒化物半導体発光素子の製造方法。
[I I] 前記下地層を、 MOCVD法によって前記中間層上に成膜することを特徴とする請 求項 8に記載の III族窒化物半導体発光素子の製造方法。
[12] 前記下地層を成膜する際の前記基板の温度を 800°C以上とすることを特徴とする 請求項 8に記載の III族窒化物半導体発光素子の製造方法。
[13] 基板上に、 V族元素を含むガスと金属材料とがプラズマで活性化されて反応するこ とによって III族窒化物化合物からなる中間層が成膜され、該中間層上に、 III族窒化 物半導体からなる n型半導体層、発光層、及び p型半導体層が順次積層されてなる II
I族窒化物半導体発光素子であって、
前記中間層は、前記 V族元素が窒素とされ、前記ガス中における窒素のガス分率 力 ¾0%超 99%以下の範囲とされて成膜されたものであるとともに、単結晶組織とされ て!/、ることを特徴とする III族窒化物半導体発光素子。
[14] 前記中間層が、 A1を含有する組成とされていることを特徴とする請求項 13に記載 の III族窒化物半導体発光素子。
[15] 前記中間層が、前記基板表面の少なくとも 90%以上を覆うように形成されているこ とを特徴とする請求項 13に記載の III族窒化物半導体発光素子。
[16] 前記中間層が、少なくとも前記基板の側面を覆うように形成されていることを特徴と する請求項 13に記載の III族窒化物半導体発光素子。
[17] 前記中間層が、前記基板の側面及び裏面を覆うように形成されていることを特徴と する請求項 13に記載の III族窒化物半導体発光素子。
[18] 前記中間層が、単結晶からなることを特徴とする請求項 13に記載の III族窒化物半 導体発光素子。
[19] 前記中間層の膜厚が、 20〜80nmの範囲とされていることを特徴とする請求項 13 に記載の III族窒化物半導体発光素子。
[20] 前記中間層上に、前記 n型半導体層に備えられる下地層が積層されてなることを特 徴とする請求項 13に記載の III族窒化物半導体発光素子。
[21] 前記下地層が、 GaN系化合物半導体からなることを特徴とする請求項 20に記載の
III族窒化物半導体発光素子。
[22] 請求項 13に記載の III族窒化物半導体発光素子が用いられてなるランプ。
PCT/JP2007/073472 2006-12-20 2007-12-05 Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ Ceased WO2008075559A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/513,595 US8273592B2 (en) 2006-12-20 2007-12-05 Method of manufacturing group-III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device and lamp
EP07850114.5A EP2099078B1 (en) 2006-12-20 2007-12-05 Method of manufacturing group iii nitride semiconductor light-emitting device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006343019 2006-12-20
JP2006-343019 2006-12-20
JP2007-214539 2007-08-21
JP2007214539A JP2008177525A (ja) 2006-12-20 2007-08-21 Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Publications (1)

Publication Number Publication Date
WO2008075559A1 true WO2008075559A1 (ja) 2008-06-26

Family

ID=39536192

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/073472 Ceased WO2008075559A1 (ja) 2006-12-20 2007-12-05 Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Country Status (6)

Country Link
US (1) US8273592B2 (ja)
EP (1) EP2099078B1 (ja)
JP (1) JP2008177525A (ja)
KR (1) KR20090074092A (ja)
TW (1) TWI377701B (ja)
WO (1) WO2008075559A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112678874A (zh) * 2020-12-20 2021-04-20 桂林理工大学 N掺杂FeMnO3电极材料的制备方法及其应用

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5049659B2 (ja) * 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8154038B2 (en) 2008-07-01 2012-04-10 Taiwan Semiconductor Manufacturing Co., Ltd Group-III nitride for reducing stress caused by metal nitride reflector
JP2010073760A (ja) * 2008-09-16 2010-04-02 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
WO2010038740A1 (ja) 2008-10-03 2010-04-08 昭和電工株式会社 半導体発光素子の製造方法
JP2010157604A (ja) 2008-12-26 2010-07-15 Showa Denko Kk 半導体発光素子の製造方法
JP2011023703A (ja) * 2009-06-17 2011-02-03 Sumitomo Electric Ind Ltd エピタキシャル基板、発光素子、発光装置およびエピタキシャル基板の製造方法
US8581229B2 (en) * 2009-11-23 2013-11-12 Koninklijke Philips N.V. III-V light emitting device with thin n-type region
JP2011151153A (ja) * 2010-01-20 2011-08-04 Showa Denko Kk 半導体ウェーハの製造方法
JP2012009695A (ja) 2010-06-25 2012-01-12 Showa Denko Kk 半導体発光素子の製造方法、半導体発光素子、電子機器及び機械装置
US10937649B2 (en) * 2012-06-18 2021-03-02 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Epitaxial growth of cubic and hexagonal InN films and their alloys with AlN and GaN
EP2862199A4 (en) * 2012-06-18 2016-02-24 Government Of The U S A As Represented By The Secretary Of The Navy PLASMA-SUPPORTED ATOMIC LAYER EPITAXIS OF CUBIC AND HEXAGONAL INN FILMS AND ALLOYS THEREOF WITH AIN AT LOW TEMPERATURES
TWI565094B (zh) * 2012-11-15 2017-01-01 財團法人工業技術研究院 氮化物半導體結構
US9076651B1 (en) * 2013-12-20 2015-07-07 Intermolecular, Inc. Gate stacks and ohmic contacts for SiC devices
JP2023539399A (ja) * 2020-03-20 2023-09-14 ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン 半導体デバイスの製造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173829A (ja) * 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JPH04297023A (ja) 1991-01-31 1992-10-21 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH09293897A (ja) * 1996-04-26 1997-11-11 Sanyo Electric Co Ltd 半導体素子とその製造方法
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
EP1041609A1 (en) * 1999-03-31 2000-10-04 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
JP2001308010A (ja) 2000-04-21 2001-11-02 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2003096561A (ja) * 2001-09-25 2003-04-03 Sharp Corp スパッタ装置
WO2003043097A1 (en) * 2001-11-15 2003-05-22 Mitsubishi Cable Industries, Ltd. Ultraviolet emitting device
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2004179457A (ja) * 2002-11-28 2004-06-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP2006120841A (ja) * 2004-10-21 2006-05-11 Toyoda Gosei Co Ltd 半導体の製造方法
JP2006343019A (ja) 2005-06-08 2006-12-21 Sanden Corp 冷凍空調システム
JP2007214539A (ja) 2006-02-09 2007-08-23 Au Optronics Corp 基板搬送装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JP3172890B2 (ja) 1992-05-01 2001-06-04 東京エレクトロン株式会社 マグネトロンスパッタ方法
JP3702721B2 (ja) 1999-03-09 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP4429418B2 (ja) 1999-07-19 2010-03-10 株式会社カネカ マグネトロンスパッタ装置による金属酸化物薄膜の成膜方法
JP2001185493A (ja) * 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
GB0116688D0 (en) 2001-07-07 2001-08-29 Trikon Holdings Ltd Method of depositing aluminium nitride
JP2003323753A (ja) 2002-02-26 2003-11-14 Alpine Electronics Inc ディスク装置
US6872450B2 (en) 2002-10-23 2005-03-29 Evident Technologies Water-stable photoluminescent semiconductor nanocrystal complexes and method of making same
KR100576984B1 (ko) 2003-09-26 2006-05-10 김일수 질화물 박막 중간층을 이용한 실리콘 기판상의 단결정산화아연 박막 제조방법
TWI309894B (en) * 2003-10-14 2009-05-11 Showa Denko Kk Group-iii nitride semiconductor luminescent doide
JP2005136115A (ja) * 2003-10-30 2005-05-26 Tdk Corp 電子デバイス及びその製造方法
JP4428105B2 (ja) 2004-03-23 2010-03-10 日立金属株式会社 化合物膜の製造方法および化合物半導体素子の製造方法
CN100590898C (zh) 2004-07-29 2010-02-17 昭和电工株式会社 用于半导体发光器件的正电极
US8115212B2 (en) * 2004-07-29 2012-02-14 Showa Denko K.K. Positive electrode for semiconductor light-emitting device
JP2006083459A (ja) 2004-09-17 2006-03-30 Alps Electric Co Ltd スパッタリング装置及びスパッタリング方法
JP4189386B2 (ja) 2005-01-27 2008-12-03 ローム株式会社 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
EP2071053B1 (en) * 2006-09-29 2019-02-27 Toyoda Gosei Co., Ltd. Filming method for iii-group nitride semiconductor laminated structure

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0586646B2 (ja) 1984-02-14 1993-12-13 Nippon Telegraph & Telephone
JPS60173829A (ja) * 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH04297023A (ja) 1991-01-31 1992-10-21 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH09293897A (ja) * 1996-04-26 1997-11-11 Sanyo Electric Co Ltd 半導体素子とその製造方法
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
EP1041609A1 (en) * 1999-03-31 2000-10-04 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
EP1296363A1 (en) * 2000-04-21 2003-03-26 Toyoda Gosei Co., Ltd. Method of manufacturing group-iii nitride compound semiconductor device
JP2001308010A (ja) 2000-04-21 2001-11-02 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2003096561A (ja) * 2001-09-25 2003-04-03 Sharp Corp スパッタ装置
WO2003043097A1 (en) * 2001-11-15 2003-05-22 Mitsubishi Cable Industries, Ltd. Ultraviolet emitting device
JP2004179457A (ja) * 2002-11-28 2004-06-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2006120841A (ja) * 2004-10-21 2006-05-11 Toyoda Gosei Co Ltd 半導体の製造方法
JP2006343019A (ja) 2005-06-08 2006-12-21 Sanden Corp 冷凍空調システム
JP2007214539A (ja) 2006-02-09 2007-08-23 Au Optronics Corp 基板搬送装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MAT. RES. SOC. SYMP. PROC., vol. 68, 1986, pages 357
See also references of EP2099078A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112678874A (zh) * 2020-12-20 2021-04-20 桂林理工大学 N掺杂FeMnO3电极材料的制备方法及其应用
CN112678874B (zh) * 2020-12-20 2022-11-11 桂林理工大学 N掺杂FeMnO3电极材料的制备方法及其应用

Also Published As

Publication number Publication date
KR20090074092A (ko) 2009-07-03
EP2099078A4 (en) 2014-05-07
EP2099078A1 (en) 2009-09-09
EP2099078B1 (en) 2019-10-16
US8273592B2 (en) 2012-09-25
TW200840094A (en) 2008-10-01
TWI377701B (en) 2012-11-21
JP2008177525A (ja) 2008-07-31
US20100065855A1 (en) 2010-03-18

Similar Documents

Publication Publication Date Title
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
US8273592B2 (en) Method of manufacturing group-III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device and lamp
JP4644754B2 (ja) Ｉｉｉ族窒化物半導体素子及びｉｉｉ族窒化物半導体発光素子
JP5471440B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
CN101438429B (zh) Ⅲ族氮化物化合物半导体叠层结构体
US8012784B2 (en) Method for producing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device, and lamp
TWI491064B (zh) Iii族氮化物半導體發光元件及該製造方法、以及燈
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
EP2200099A1 (en) Group iii nitride semiconductor light-emitting device, method for manufacturing the same, and lamp
US8106419B2 (en) Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp
JP2009295753A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2011082570A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
CN101517759B (zh) Ⅲ族氮化物化合物半导体发光元件的制造方法
JP2008115463A (ja) Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
CN101542756A (zh) Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯
JP2008034510A (ja) Ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780044018.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07850114

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2007850114

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12513595

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020097010793

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE