WO2009021176A3 - Urgence et manipulation de fenêtre temporelle pour traiter des opérations de mémoire imprévisibles - Google Patents

Urgence et manipulation de fenêtre temporelle pour traiter des opérations de mémoire imprévisibles Download PDF

Info

Publication number
WO2009021176A3
WO2009021176A3 PCT/US2008/072609 US2008072609W WO2009021176A3 WO 2009021176 A3 WO2009021176 A3 WO 2009021176A3 US 2008072609 W US2008072609 W US 2008072609W WO 2009021176 A3 WO2009021176 A3 WO 2009021176A3
Authority
WO
WIPO (PCT)
Prior art keywords
urgency
time window
memory operations
window manipulation
unpredictable memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/US2008/072609
Other languages
English (en)
Other versions
WO2009021176A2 (fr
WO2009021176A9 (fr
Inventor
James J Tringali
Sergey A Gorobets
Shai Traister
Yosief Ataklti
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Corp
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/864,793 external-priority patent/US8046524B2/en
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of WO2009021176A2 publication Critical patent/WO2009021176A2/fr
Publication of WO2009021176A3 publication Critical patent/WO2009021176A3/fr
Publication of WO2009021176A9 publication Critical patent/WO2009021176A9/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

La présente invention concerne une latence variable associée à une mémoire Flash du fait que les opérations d'intégrité des données de fond sont gérées afin de permettre d'utiliser la mémoire Flash dans des systèmes isosynchrones. Un processeur système est régulièrement averti de la nature et de l'urgence des requêtes de temps, pour assurer l'intégrité des données. Des interruptions minimum du traitement du système sont obtenues et l'opération est assurée en cas d'interruption de l'alimentation.
PCT/US2008/072609 2007-08-08 2008-08-08 Urgence et manipulation de fenêtre temporelle pour traiter des opérations de mémoire imprévisibles Ceased WO2009021176A2 (fr)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US95469407P 2007-08-08 2007-08-08
US60/954,694 2007-08-08
US11/864,740 2007-09-28
US11/864,793 US8046524B2 (en) 2007-08-08 2007-09-28 Managing processing delays in an isochronous system
US11/864,793 2007-09-28
US11/864,740 US8099632B2 (en) 2007-08-08 2007-09-28 Urgency and time window manipulation to accommodate unpredictable memory operations

Publications (3)

Publication Number Publication Date
WO2009021176A2 WO2009021176A2 (fr) 2009-02-12
WO2009021176A3 true WO2009021176A3 (fr) 2009-04-16
WO2009021176A9 WO2009021176A9 (fr) 2009-05-28

Family

ID=40053180

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/US2008/072609 Ceased WO2009021176A2 (fr) 2007-08-08 2008-08-08 Urgence et manipulation de fenêtre temporelle pour traiter des opérations de mémoire imprévisibles

Country Status (1)

Country Link
WO (1) WO2009021176A2 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8046524B2 (en) 2007-08-08 2011-10-25 Sandisk Technologies Inc. Managing processing delays in an isochronous system
JP2012252558A (ja) * 2011-06-03 2012-12-20 Sony Corp 不揮発性メモリ、メモリコントローラ、不揮発性メモリのアクセス方法、およびプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6148357A (en) * 1998-06-17 2000-11-14 Advanced Micro Devices, Inc. Integrated CPU and memory controller utilizing a communication link having isochronous and asynchronous priority modes
US20050073884A1 (en) * 2003-10-03 2005-04-07 Gonzalez Carlos J. Flash memory data correction and scrub techniques
US20060101210A1 (en) * 2004-10-15 2006-05-11 Lance Dover Register-based memory command architecture
US20060161728A1 (en) * 2005-01-20 2006-07-20 Bennett Alan D Scheduling of housekeeping operations in flash memory systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6148357A (en) * 1998-06-17 2000-11-14 Advanced Micro Devices, Inc. Integrated CPU and memory controller utilizing a communication link having isochronous and asynchronous priority modes
US20050073884A1 (en) * 2003-10-03 2005-04-07 Gonzalez Carlos J. Flash memory data correction and scrub techniques
US20060101210A1 (en) * 2004-10-15 2006-05-11 Lance Dover Register-based memory command architecture
US20060161728A1 (en) * 2005-01-20 2006-07-20 Bennett Alan D Scheduling of housekeeping operations in flash memory systems

Also Published As

Publication number Publication date
WO2009021176A2 (fr) 2009-02-12
WO2009021176A9 (fr) 2009-05-28

Similar Documents

Publication Publication Date Title
WO2012068486A3 (fr) Circuit de chargement/enregistrement pour grappe de traitement
WO2009140631A3 (fr) Système informatique distribué avec système et procédé d’adresses universels
MX350915B (es) Terminacion de comando de averiguacion en memorias flash.
WO2012109564A3 (fr) Techniques de gestion d'état de consommation d'énergie de processeur
WO2010056511A3 (fr) Technique permettant de promouvoir une fusion d’instructions efficace
EP2643784A4 (fr) Organisation, visualisation et utilisation de données génomiques sur des dispositifs électroniques
WO2008085341A3 (fr) Procédés et systèmes pour la gestion de courant dans un système de traitement de données
EP2487639A4 (fr) Dispositif de gestion d'informations, procédé de traitement de données associé et programme informatique
WO2011068614A3 (fr) Architecture de coprocesseurs de dispositifs contrôleurs
EP2078255A4 (fr) Système permettant d'enregistrer automatiquement en double des données et des structures de répertoire de fichiers pour une pluralité d'ordinateurs connectés à un réseau au moyen d'une mémoire attaché à ce réseau
WO2013177310A3 (fr) Délestage de calcul de serveurs en rack et procédés et des systèmes correspondants
GB201122094D0 (en) Providing state storage in a processor for system management mode
WO2008087779A1 (fr) Processeur de type réseau et système de traitement de données
GB2492205A (en) Querying performance data on a parallel computer system having compute nodes
WO2010019407A3 (fr) Moteur de développement intégré pour un environnement informatique en nuage
WO2005081105A3 (fr) Methodes et appareils pour la gestion des taches dans un systeme multiprocesseurs
WO2011031811A3 (fr) Gestion de ligne de données dans un dispositif de mémoire
GB2441216B (en) Data processing system for monitoring accesses to memory
EP2608146A4 (fr) Dispositif de gestion, procédé de gestion, programme d'ordinateur, système de gestion et procédé de gestion
WO2010051621A8 (fr) Dispositif de pont avec une mémoire tampon de page virtuelle
WO2013166418A3 (fr) Procédés et systèmes de gestion des droits numériques pour véhicules
JP2013250962A5 (fr)
WO2009002752A3 (fr) Traitement de demandes d'écriture à l'aide d'un serveur présentant une connaissance globale
MX373058B (es) Limpieza en el sistema de archivos.
BR112015019392A2 (pt) gerenciamento de latência de memória

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08797475

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08797475

Country of ref document: EP

Kind code of ref document: A2