WO2009123401A1 - 발광소자 및 그 제조방법 - Google Patents

발광소자 및 그 제조방법 Download PDF

Info

Publication number
WO2009123401A1
WO2009123401A1 PCT/KR2009/001303 KR2009001303W WO2009123401A1 WO 2009123401 A1 WO2009123401 A1 WO 2009123401A1 KR 2009001303 W KR2009001303 W KR 2009001303W WO 2009123401 A1 WO2009123401 A1 WO 2009123401A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
semiconductor layer
emitting device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2009/001303
Other languages
English (en)
French (fr)
Inventor
문용태
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Priority to JP2011502849A priority Critical patent/JP5674639B2/ja
Priority to CN200980111640.7A priority patent/CN102027604B/zh
Priority to EP09726590.4A priority patent/EP2262009B1/en
Publication of WO2009123401A1 publication Critical patent/WO2009123401A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies

Definitions

  • the embodiment relates to a light emitting device and a method of manufacturing the same.
  • LED Light Emitting Device
  • LED is a semiconductor device that converts current into light, and has been used as a light source for electronic devices including information and communication devices, along with green LEDs, starting with the commercialization of red LEDs.
  • Two methods for improving the luminous efficiency of the light emitting device have been proposed.
  • One is to improve the internal quantum efficiency by increasing the emission coupling probability of electrons and holes injected from the light emitting layer.
  • the other is to increase the light extraction efficiency so that the light formed in the light emitting layer can effectively escape to the outside.
  • the method of forming irregularities at the interface of the hole injection layer in order to increase the light extraction efficiency has a problem that does not increase the internal quantum efficiency. Accordingly, it is required to propose a method of improving the light extraction efficiency while improving the internal quantum efficiency.
  • Embodiments provide a light emitting device capable of improving internal quantum efficiency and light extraction efficiency and a method of manufacturing the same.
  • the light emitting device includes a first conductivity type semiconductor layer; An emission layer on the first conductivity type semiconductor layer; A protective layer on the light emitting layer; A nano layer on the protective layer; And a second conductivity type semiconductor layer on the nanolayer.
  • the manufacturing method of the light emitting device comprises the steps of forming a first conductivity type semiconductor layer; Forming a light emitting layer on the first conductive semiconductor layer; Forming a protective layer on the light emitting layer; Forming a nanolayer on the protective layer; And forming a second conductivity type semiconductor layer on the nanolayer.
  • the light emitting device and the method of manufacturing the same according to the embodiment can provide a high brightness gallium nitride light emitting device by maximizing the external quantum efficiency of the optical device by increasing the light extraction efficiency and increasing the internal quantum efficiency.
  • FIG. 1 is a cross-sectional view of a light emitting device according to the first embodiment.
  • FIG. 2 is a sectional view of a light emitting device according to a second embodiment
  • FIG. 3 is a sectional view of a light emitting device according to a third embodiment
  • each layer (film), region, pattern or structure may be “on / over” of the substrate, each layer (film), region, pad or patterns or “.
  • “on” and “under” are “directly” or “indirectly through another layer.” “Includes all that are formed.
  • the criteria for the top or bottom of each layer will be described with reference to the drawings.
  • each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description.
  • the size of each component does not necessarily reflect the actual size.
  • FIG. 1 is a cross-sectional view of a light emitting device according to the first embodiment.
  • the light emitting device includes a first conductive semiconductor layer 11, a light emitting layer 13 formed on the first conductive semiconductor layer 11, and a light emitting layer 13 formed on the light emitting layer 13.
  • a protective layer 15, a nanolayer 17 formed on the protective layer 15, and a second conductive semiconductor layer 19 formed on the nanolayer 17 may be included.
  • the first conductivity type semiconductor layer 11 may be formed of an electron injection layer, and the second conductivity type semiconductor layer 19 may be formed of a hole injection layer.
  • the first conductivity type semiconductor layer 11 may be formed as a hole injection layer, and the second conductivity type semiconductor layer 19 may be formed as an electron injection layer.
  • the first conductive semiconductor layer 11 is formed as an electron injection layer, and the second conductive semiconductor layer 19 is described based on an example in which the hole injection layer is not limited thereto.
  • the first conductive semiconductor layer 11, the light emitting layer 13, and the second conductive semiconductor layer 19 may be formed of a nitride semiconductor layer, but are not limited thereto.
  • the nitride semiconductor layer may be formed of a III-V nitride semiconductor layer.
  • the light emitting layer 13 may be formed in a single quantum well structure or a multi-quantum well structure.
  • An upper surface of the second conductive semiconductor layer 19 may be formed in an uneven shape. Accordingly, the light extraction efficiency of the light emitted from the light emitting layer 13 to be extracted to the outside can be improved.
  • the protective layer 15 may be formed to include at least one III-V nitride semiconductor layer including aluminum.
  • the nanolayer 17 may be formed by patterning it into a predetermined shape. In the region where the nanolayer 17 is not formed, the protective layer 15 positioned below is exposed. Accordingly, the second conductive semiconductor layer 19 may be formed in contact with the protective layer 15.
  • the nanolayer 17 may be formed to include any one or more of a metal having an easy dielectric emission and a negative dielectric constant by an external stimulus.
  • the nanolayer 17 may be formed of a single metal containing conductive electrons, or may be formed of a metal alloy including the single metal or a metal nitride including the single metal.
  • the nanolayer 17 may include platinum (Pt), palladium (Pd), chromium (Cr), nickel (Ni), titanium (Ti), tantalum (Ta), tungsten (W), and aluminum (Al).
  • the surface shape of the second conductive semiconductor layer is controlled by using the nanomask, which is a nanolayer. Accordingly, the embodiment can provide a low electrical resistance characteristics to the light emitting device by using a nano mask having an electrically conductive.
  • the embodiment shows that the interaction between the surface plasmons of the nanomask and the excitons in the light emitting layer provides a dramatic improvement in the internal quantum efficiency.
  • the light emitting device and the method of manufacturing the same according to the embodiment effectively maximize the external quantum efficiency of the optical device by effectively overcoming the fundamental problems of the conventional gallium nitride thin film surface shape control techniques, increasing the light extraction efficiency and increasing the internal quantum efficiency.
  • a high brightness gallium nitride light emitting device can be provided.
  • FIG. 2 is a cross-sectional view of a light emitting device according to a second embodiment.
  • the second embodiment is a sectional view of a horizontal light emitting device, but the present invention is not limited thereto.
  • a light emitting device structure and a manufacturing method according to the second embodiment will be described with reference to FIG. 2.
  • the first conductive semiconductor layer 21 is formed on the substrate 20.
  • the first conductivity type semiconductor layer 21 may be formed as an electron injection layer.
  • the electron injection layer may be formed of an electron conductive high quality gallium nitride-based thin film layer (Al x In y Ga 1-xy N, 0 ⁇ x, y ⁇ 1).
  • the substrate 20 may be Si, sapphire, SiC, ZnO or other metal oxide in the case of a heterogeneous substrate, GaN substrate may be used in the case of the same substrate.
  • the first conductivity type semiconductor layer 21 may be formed as a single layer or multiple layers having different compositions.
  • the emission layer 23 is formed on the first conductive semiconductor layer 21.
  • the emission layer 23 may be formed of a nitride semiconductor layer.
  • the emission layer 23 is a layer in which electrons and holes injected through the first conductive semiconductor layer 21 and the second conductive semiconductor layer 29 are combined to generate light.
  • the emission layer 23 may be formed of a single thin film layer or multiple thin film layers of gallium nitride series.
  • the semiconductor energy bandgap of a quantum well, in which electrons and holes combine to generate light, is smaller than the energy bandgap of a quantum wall.
  • the size of the energy band gap can be controlled by adjusting the composition of the gallium nitride based thin film layer applied to the quantum well and the quantum wall.
  • a protective layer 25 is formed on the light emitting layer 23.
  • the protective layer 25 functions to protect the light emitting layer 23 from chemical or thermal etching and oxidation or contamination in the step of forming the nano-layer 27 to be subsequently performed.
  • the protective layer 25 may be formed of a nitride semiconductor layer, but is not limited thereto.
  • the protective layer 25 may be formed of a single thin film layer of gallium nitride series or multiple layers having different compositions.
  • the protective layer 25 may be formed of a thin film of gallium nitride series including aluminum (Al).
  • Al aluminum
  • at least one layer may be formed of a gallium nitride series thin film containing aluminum (Al).
  • the protective layer 25 may have a thickness of 100 nm or less. The thinner the protective layer 25 is, the greater the light emission interaction between the surface plasmon of the nanolayer 27 and the excitons in the light emitting layer 23. Accordingly, the internal luminous efficiency of the light emitting layer 23 may be further increased.
  • Surface plasmons are collective wavelike motions of electrons that occur at the surface of the metal film, the nanolayer 27.
  • the excitons in the light emitting layer 23 When the energy of electron-hole pairs, ie excitons, in the light emitting layer 23 is similar to the surface plasmon energy of the metal, the excitons in the light emitting layer 23 have a strong interaction with the surface plasmon of the metal adjacent to gallium nitride. It works. At this time, the electron-hole pairs in the light emitting layer 23 effectively excite the surface plasmons of the metal and the excited plasmons again emit light effectively.
  • the thickness of the protective layer 25 may be 100 nm or less so that the surface plasmon of the nanometer patterned nanolayer 27 effectively increases the internal light emission quantum efficiency of the light emitting layer 23. Can be. If the protective layer 25 is excellent in crystallinity and can effectively protect the light emitting layer 23, the thickness thereof may be 10 nm or less.
  • the second conductive semiconductor layer 29 having surface irregularities may be grown on the protective layer 25 at a high temperature by using the nanolayer 27.
  • the protective layer 25 may not effectively protect the light emitting layer 23 by thermochemical etching.
  • the nano layer 27 may be formed of a metal nano mask having electrical conductivity, but is not limited thereto.
  • the nanolayer 27 may be formed of a metal nanolayer.
  • the nanolayer 27 may be formed of a metal alloy or a metal nitride including at least one of a single metal or a single metal element having conductive electrons.
  • Aluminum (Al), silver (Ag), gold (Au), copper (Cu), gallium (Ga), indium (In), iron (Fe), zinc (Zn), tin (Sn), cobalt (Co) , Ruthenium (Ru), zirconium (Zr), vanadium (V), hafnium (Hf), molybdenum (Mo) and the like can be applied.
  • the material forming the nanolayer 27 may be selected according to the wavelength of light emitted from the emission layer 23.
  • the nanolayers 27 include platinum, palladium, chromium, nickel, cobalt, zinc, gallium, aluminum, silver, gold, and copper for wavelengths of light in the ultraviolet and visible light region. It may be formed of a material selected from. Alternatively, the nanolayer 27 may be formed of a metal alloy or metal nitride containing at least one material from the group.
  • the plasmon energy of silver is about 3.76 electron volts (eV). However, when silver is adjacent to gallium nitride, its surface plasmon energy is about 3 electron volts. At this time, the three electron volts is the energy corresponding to about 410nm as the wavelength of light. Surface plasmon energy is determined by the dielectric constants of adjacent metals and dielectrics.
  • the surface plasmon energy is about 2.2 electron volts (about 560 nm wavelength) or less. In the case of aluminum, the surface plasmon energy is about 5 electron volts (approximately 250 nm wavelength).
  • the nanolayer 27 in the case of a light emitting device having a wavelength of light of about 400 nm or less, aluminum (Al) is used, or a metal alloy containing aluminum (Al) or a metal containing aluminum Nitride can be used.
  • the nanolayers 27 may be formed of silver (Ag) or a metal alloy containing silver (Ag). In the case of a light emitting device having a wavelength of light of 500 nm or more, the nanolayers 27 may be formed using gold (Au) or a metal alloy including the same.
  • the nano layer 27 may be formed in the thin film growth equipment or through an additional process outside the thin film growth equipment.
  • the method of forming in the thin film growth equipment is a method of forming nanometer-thick metal particles by growing the protective layer 25 and then injecting the raw material of the metal material into the equipment.
  • the nano metal particles may have a size of about 1 nm to about 300 nm.
  • the size of the metal particles is larger than 300 nm, the area of the high quality hole injection layer, which is grown later, may be reduced, thereby lowering the reliability of the device. If the size of the metal particles is smaller than 1 nm, irregularities on the surface of the hole injection layer may not be effectively formed.
  • the metal particles When the temperature of the growth equipment is high, the metal particles have a hemispherical particle shape. When the growth temperature is low, metal elements are formed in a thin film form on the protective layer 25.
  • the nanometer-thick thin metal layer can be converted into nanometer-sized metal particles by heating the growth equipment to heat treatment.
  • the method of forming the nanolayers 27 outside the growth equipment may be performed by a general pattern fabrication process. That is, it may be formed using a dielectric material pattern formation and a metal deposition process.
  • the nanolayer 27 may be formed to have a predetermined pattern.
  • the thin film layer may be converted into a metal particle form through a heat treatment process.
  • the material forming the nanolayer 27 may include metal nitride.
  • the metal nitride may be formed through a nitriding process in which a single metal or a metal alloy is exposed to a nitrogen source gas atmosphere in a growth apparatus.
  • the nitriding process may convert some or all of the nanolayers 27 into metal nitrides.
  • a second conductive semiconductor layer 29 is formed on the nanolayer 27.
  • the second conductivity type semiconductor layer 29 may be formed as a hole injection layer.
  • the second conductivity type semiconductor layer 29 may be formed on the passivation layer 25 exposed between the nanolayers 27.
  • irregularities may be formed on an upper surface of the second conductivity-type semiconductor layer 29.
  • the surface irregularities of the second conductive semiconductor layer 29 act to effectively extract the light generated from the light emitting layer 23 out of the thin film, thereby greatly improving the light extraction efficiency of the device.
  • a hole injection layer of gallium nitride may not be deposited on the nanolayers 27.
  • the hole injection layer is preferentially formed on the protective layer 25 exposed between the nanolayers 27.
  • the hole injection layer increases in thickness and also grows in side surfaces. This lateral growth of the hole injection layer may cover some or all of the metal nanoparticles. At this time, irregularities may be formed on the upper surface of the hole injection layer.
  • an insulator nanomask such as silicon nitride (SiN) or magnesium nitride (MgN) may be used as a method for forming irregularities on the upper surface of the hole injection layer.
  • SiN silicon nitride
  • MgN magnesium nitride
  • the embodiment forms concavities and convexities on the surface of the hole injection layer using a metal nanomask instead of an insulator nanomask. Accordingly, according to the embodiment, the operating voltage of the light emitting device can be further lowered.
  • the hole injection layer may be formed of a metal oxide having an energy band gap greater than the surface plasmon energy of the metal and having P-type conductivity.
  • p-type zinc oxide may be applied as the metal oxide having P-type conductivity.
  • the embodiment may form a transparent metal oxide layer on the hole injection layer having surface irregularities in order to inject holes uniformly and effectively.
  • Zinc oxide (ZnO), nickel oxide (NiO) or indium tin oxide (InSnO) may be used as the transparent metal oxide.
  • a nitride semiconductor ohmic layer (not shown) of thickness can be formed.
  • the nitride semiconductor ohmic layer may be formed of a single layer or multiple layers of gallium nitride series.
  • the nitride semiconductor ohmic layer may be formed of a gallium nitride-based material including indium (In).
  • the nitride semiconductor ohmic layer may include silicon (Si) that is an n-type dopant or magnesium (Mg) that is a p-type dopant.
  • a first electrode 22 may be formed on the first conductive semiconductor layer 21, and a second electrode 24 may be formed on the second conductive semiconductor layer 29.
  • the light emitting device can provide a low electrical resistance property to the light emitting device by using a patterned nano-layer having an electrical conductivity.
  • the interaction between the surface plasmons of the patterned nanolayers and the excitons in the luminescent layer provides a dramatic improvement in the internal quantum efficiency.
  • the light emitting device effectively overcomes the fundamental problems of the conventional p-type gallium nitride thin film surface shape control techniques, increases the light extraction efficiency and increases the internal quantum efficiency, thereby maximizing the external quantum efficiency of the optical device and thus high brightness.
  • a gallium nitride light emitting device can be provided.
  • 3 is a cross-sectional view of a light emitting device according to a third embodiment. 3 is a cross-sectional view of a vertical light emitting device, but the present invention is not limited thereto.
  • the first conductive semiconductor layer 31 is an N-type semiconductor layer, but the present invention is not limited thereto.
  • an organometallic chemical vapor deposition system may be used for growing the nitride semiconductor thin film, but the present invention is not limited thereto.
  • Sapphire may be used as the substrate, but is not limited thereto.
  • Ammonia can be used as the nitrogen source, and hydrogen and nitrogen can be used as the carrier gas.
  • Gallium, indium and aluminum can be used as organometallic sources.
  • the n-type dopant may use silicon (Si) and the p-type dopant may use magnesium (Mg), but is not limited thereto.
  • the first conductivity type semiconductor layer 31 may be formed of an n-type nitride semiconductor electron injection layer, but is not limited thereto.
  • the emission layer 33 is formed on the first conductivity type semiconductor layer 31.
  • the emission layer 33 may be formed of an indium gallium nitride / gallium nitride (InGaN / GaN) multi-quantum well structure.
  • the protective layer 35 is formed on the light emitting layer 33.
  • the protective layer 35 may be formed of a nitride semiconductor layer, but is not limited thereto.
  • the protective layer 35 may be formed of multiple layers of gallium nitride / aluminum gallium nitride / gallium nitride.
  • the nanolayer 37 may be formed of silver (Ag), but is not limited thereto. Thereafter, the heat treatment may be performed at a temperature of 800 ⁇ 900 °C.
  • a second conductivity type semiconductor layer 39 is formed on the nanolayer 37.
  • the P-type gallium nitride layer having surface irregularities may be grown as the second conductive semiconductor layer 39, but is not limited thereto.
  • an indium gallium nitride layer may be formed on the top thereof to improve ohmic characteristics.
  • a second transparent layer 43 may be formed on the second conductivity-type semiconductor layer 39 to uniformly and easily inject holes.
  • the substrate is removed using a laser process or the like.
  • the surface defect may be removed by partially etching the exposed surface of the first conductivity-type semiconductor layer 31.
  • a first electrode layer is formed on the exposed first conductive semiconductor layer 31.
  • the first electrode layer may include a first transparent layer 41, a reflective layer 45, a bonding layer 47, a second substrate 49, and the like.
  • the first transparent layer 41 may include ITO, IZO (In-ZnO), GZO (Ga-ZnO), AZO (Al-ZnO), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), At least one of IrOx, RuOx, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO may be formed, but is not limited to these materials.
  • the reflective layer 45 may be made of a metal layer including Al, Ag, or an alloy containing Al or Ag.
  • the resultant may be bonded using the bonding layer 47 on the second substrate 49, which is a conductive support such as silicon (Si) or metal.
  • the bonding layer 47 may include an eutectic metal.
  • the first electrode 32 and the second electrode 34 may be formed in the resultant product.
  • the light emitting device may provide low electrical resistance to the light emitting device by using nanoparticles having electrical conductivity.
  • the interaction between the surface plasmons of the nanomask and excitons in the light emitting layer provides a dramatic improvement in the internal quantum efficiency.
  • the light emitting device according to the embodiment can maximize the light extraction efficiency and increase the internal quantum efficiency, thereby maximizing the external quantum efficiency of the optical device.
  • the light emitting device according to the embodiment may be applied to a horizontal light emitting device and a vertical light emitting device.

Landscapes

  • Led Devices (AREA)

Abstract

실시예는 발광소자 및 그 제조방법에 관한 것이다. 실시예에 따른 발광소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 위에 발광층; 상기 발광층 위에 보호층; 상기 보호층 위에 나노층; 및 상기 나노층 위에 제2 도전형 반도체층;을 포함한다.

Description

발광소자 및 그 제조방법
실시예는 발광소자 및 그 제조방법에 관한 것이다.
발광소자(Light Emitting Device:LED)는 전류를 빛으로 변환시키는 반도체소자로서, 적색 LED가 상품화된 것을 시작으로 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 광원으로 이용되어 왔다.
발광소자의 발광효율을 향상시키기 위한 방안으로서 다음 두 가지 방안이 제시되고 있다. 하나는 발광층에서 주입된 전자와 정공의 발광결합 확률을 증대시키므로써 내부양자 효율을 개선하는 방안이다. 다른 하나는 발광층에서 형성된 빛이 효과적으로 외부로 빠져나올 수 있도록 광추출 효율을 증대시키는 방안이다.
그런데 광추출 효율을 증대시키기 위하여 정공주입층의 계면에 요철을 형성하는 방안은 내부양자 효율을 증대시키지 못하는 문제점이 있다. 이에 따라, 내부양자효율을 향상시키면서, 동시에 광추출 효율을 향상시킬 수 있는 방안의 제시가 요청되고 있다.
실시예는 내부양자 효율과 광추출 효율을 향상시킬 수 있는 발광소자 및 그 제조방법을 제공하고자 한다.
실시예에 따른 발광소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 위에 발광층; 상기 발광층 위에 보호층; 상기 보호층 위에 나노층; 및 상기 나노층 위에 제2 도전형 반도체층;을 포함한다.
또한, 실시예에 따른 발광소자의 제조방법은 제1 도전형 반도체층을 형성하는 단계; 상기 제1 도전형 반도체층 위에 발광층을 형성하는 단계; 상기 발광층 위에 보호층을 형성하는 단계; 상기 보호층 위에 나노층을 형성하는 단계; 및 상기 나노층 위에 제2 도전형 반도체층을 형성하는 단계;를 포함한다.
실시예에 따른 발광소자 및 그 제조방법은 광추출 효율 증대와 함께 내부 양자효율을 증대시키므로써 광소자의 외부 양자효율을 극대화하여 고광도의 질화갈륨 발광소자를 제공할 수 있다.
도 1은 제1 실시예에 따른 발광소자의 단면도.
도 2는 제2 실시예에 따른 발광소자의 단면도.
도 3은 제3 실시예에 따른 발광소자의 단면도.
이하에서 첨부된 도면을 참조하여 실시예를 상세히 설명한다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상(on)/위(over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)/위(over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
<제1 실시예>
도 1은 제1 실시예에 따른 발광소자의 단면도이다.
제1 실시예에 따른 발광소자는 도 1과 같이, 제1 도전형 반도체층(11)과, 상기 제1 도전형 반도체층(11) 위에 형성된 발광층(13)과, 상기 발광층(13) 위에 형성된 보호층(15)과, 상기 보호층(15) 위에 형성된 나노층(17)과, 상기 나노층(17) 위에 형성된 제2 도전형 반도체층(19)을 포함할 수 있다.
상기 제1 도전형 반도체층(11)은 전자주입층으로 형성되고, 상기 제2 도전형 반도체층(19)은 정공주입층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11)은 정공주입층으로 형성되고, 상기 제2 도전형 반도체층(19)은 전자주입층으로 형성될 수 있다. 이하의 설명에서는 상기 제1 도전형 반도체층(11)이 전자주입층으로 형성되고, 상기 제2 도전형 반도체층(19)이 정공주입층으로 형성된 예를 기준으로 설명하나 이에 한정되는 것은 아니다.
상기 제1 도전형 반도체층(11), 상기 발광층(13), 상기 제2 도전형 반도체층(19)은 질화물 반도체층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 질화물 반도체층은 III-V족 질화물 반도체층으로 형성될 수 있다. 상기 발광층(13)은 단일양자우물구조 또는 다중양자우물구조로 형성될 수 있다.
상기 제2 도전형 반도체층(19)의 상부 표면은 요철 형상으로 형성될 수 있다. 이에 따라 상기 발광층(13)에서 발광된 빛이 외부로 추출되는 광추출 효율을 향상시킬 수 있게 된다.
상기 보호층(15)은 알루미늄을 포함하는 III-V족 질화물 반도체층을 적어도 하나 포함하도록 형성될 수 있다. 상기 나노층(17)은 소정 형상으로 패터닝되어 형성될 수 있다. 상기 나노층(17)이 형성되지 않은 영역에서는 하부에 위치된 상기 보호층(15)이 노출된다. 이에 따라 이후 형성되는 제2 도전형 반도체층(19)는 상기 보호층(15)과 접하여 형성될 수 있다.
상기 나노층(17)은 외부 자극에 의해 전자의 방출이 쉽고 음의 유전상수를 갖는 금속 중 어느 하나 이상을 포함하여 형성될 수 있다.
예를 들어, 상기 나노층(17)은 전도성 전자(conductive electron)를 포함하는 단일금속으로 형성되거나, 상기 단일금속을 포함하는 금속합금 또는 상기 단일금속을 포함하는 금속질화물로 형성될 수 있다. 예를 들어, 상기 나노층(17)은 백금(Pt), 팔라듐(Pd), 크롬(Cr), 니켈(Ni), 타이타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 알루미늄(Al), 은(Ag), 금(Au), 구리(Cu), 갈륨(Ga), 인듐(In), 철(Fe), 아연(Zn), 주석(Sn), 코발트(Co), 루테늄(Ru), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 몰리브덴(Mo)을 포함하는 그룹 중에서 선택된 어느 하나의 단일금속으로 형성되거나, 상기 단일금속을 포함하는 금속합금 또는 상기 단일금속을 포함하는 금속질화물로 형성될 수 있다.
실시예에 의하면 나노층인 나노 마스크를 이용하여 제2 도전형 반도체층의 표면 형상 제어를 수행한다. 이에 따라 실시예는 전기적으로 전도성을 갖는 나노 마스크를 사용하므로써, 발광소자에 낮은 전기저항 특성을 제공할 수 있다.
또한, 실시예는 나노 마스크가 갖고 있는 표면 플라즈몬과 발광층 속의 엑시톤 간의 상호 작용은 내부양자효율의 획기적인 개선을 제공한다.
따라서, 실시예에 따른 발광소자 및 그 제조방법은 종래의 질화갈륨 박막 표면 형상제어 기술들의 근본적 문제점들을 효과적으로 극복하고 광추출 효율 증대와 동시에 내부 양자효율을 증대시키므로써 광소자의 외부 양자효율을 극대화하여 고광도의 질화갈륨 발광소자를 제공할 수 있다.
<제2 실시예>
도 2는 제2 실시예에 따른 발광소자의 단면도이다. 제2 실시예는 수평형 발광소자에 대한 단면도이나 본 발명이 이에 한정되는 것은 아니다. 이하 도 2를 참조하여 제2 실시예에 따른 발광소자 구조와 제조방법을 설명한다.
기판(20) 위에 제1 도전형 반도체층(21)을 형성한다. 상기 제1 도전형 반도체층(21)은 전자주입층으로 형성될 수 있다. 상기 전자주입층은 전자전도성 고품위 질화갈륨계열의 박막층(AlxInyGa1-x-yN, 0≤x, y≤1)으로 형성될 수 있다. 상기 기판(20)은 이종기판의 경우 Si, 사파이어, SiC, ZnO 혹은 다른 금속산화물이 사용될 수 있고, 동종기판의 경우는 GaN 기판 등이 사용될 수 있다. 상기 제1 도전형 반도체층(21)은 단일층 또는 조성이 서로 다른 다중층으로 형성될 수 있다.
다음으로, 상기 제1 도전형 반도체층(21) 위에 발광층(23)을 형성한다. 상기 발광층(23)은 질화물 반도체층으로 형성될 수 있다. 상기 발광층(23)은 상기 제1 도전형 반도체층(21)과 제2 도전형 반도체층(29)을 통하여 주입된 전자와 정공이 결합되어 빛을 생성하는 층이다. 상기 발광층(23)은 질화갈륨계열의 단일 박막층 혹은 다중 박막층으로 형성될 수 있다. 전자와 정공이 결합하여 빛을 생성하는 양자우물의 반도체 에너지 밴드갭은 양자벽의 에너지 밴드갭 보다 작게 이루어진다. 에너지 밴드갭의 크기는 양자우물과 양자벽에 적용되는 질화갈륨계열 박막층의 조성을 조절하므로써 제어될 수 있다.
다음으로, 상기 발광층(23) 위에 보호층(25)을 형성한다. 상기 보호층(25)은 이후 진행되는 나노층(27)을 형성하는 단계에서 화학적 혹은 열적 에칭과 산화 혹은 오염으로부터 상기 발광층(23)을 보호하는 기능을 한다.
상기 보호층(25)은 질화물 반도체층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 보호층(25)은 질화갈륨계열의 단일 박막층 또는 조성이 서로 다른 다중층으로 형성될 수 있다. 예를 들어, 상기 보호층(25)은 알루미늄(Al)을 포함하는 질화갈륨계열의 박막으로 형성되도록 할 수 있다. 또한 상기 보호층(25)이 다중층으로 형성되는 경우에, 적어도 한층은 알루미늄(Al)을 포함하는 질화갈륨계열의 박막으로 형성되도록 할 수 있다.
상기 보호층(25)의 두께는 100nm 이하로 형성될 수 있다. 상기 보호층(25)의 두께가 얇을 수록 상기 나노층(27)의 표면 플라즈몬(surface plasmon)과 상기 발광층(23) 내의 엑시톤 간에 발광 상호작용은 더욱 커질 수 있게 된다. 이에 따라 상기 발광층(23)에서의 내부 발광효율은 더욱 증대될 수 있다. 표면 플라즈몬은 나노층(27)인 금속박막 표면에서 일어나는 전자들의 집단적 진동(collective wavelike motions)이다.
상기 발광층(23) 내에서 전자-정공 쌍(pairs), 즉 엑시톤의 에너지가 금속의 표면 플라즈몬 에너지와 비슷할 때, 상기 발광층(23) 내의 엑시톤들은 질화갈륨과 인접하고 있는 금속의 표면 플라즈몬과 강한 상호작용을 하게 된다. 이때, 상기 발광층(23) 내 전자-정공 쌍들은 효과적으로 금속의 표면 플라즈몬들을 여기시키고 여기된 플라즈몬은 다시 효과적으로 빛을 방출하게 된다.
이와 같은 상기 발광층(23) 내 엑시톤과 금속 표면 플라즈몬간의 강한 상호작용은 결국, 상기 발광층(23) 내에서 엑시톤의 자발 발광결합 속도를 높이므로써 발광소자의 내부 발광 양자 효율을 크게 증대시키게 된다.
실시예는 나노미터 크기의 패터닝된 상기 나노층(27)의 표면 플라즈몬이 효과적으로 상기 발광층(23)의 내부 발광 양자 효율을 증대시키기 위해서 상기 보호층(25)의 두께는 100nm 혹은 그 이하로 형성될 수 있다. 상기 보호층(25)의 결정성이 우수하여 효과적으로 상기 발광층(23)을 보호할 수 있다면 그 두께는 10nm 혹은 그 이하로 형성될 수 있다.
또한, 제2 실시예는 상기 나노층(27)을 이용하여 상기 보호층(25) 위에 선택적으로 표면 요철을 갖는 제2 도전형 반도체층(29)을 고온에서 성장시킬 수 있다. 이때, 상기 보호층(25)의 두께가 5nm 이하가 될 경우에는 열화학적 에칭에 의해서 상기 보호층(25)이 상기 발광층(23)을 효과적으로 보호하지 못하게 된다.
다음으로, 상기 보호층(25) 위에 나노층(27)을 형성한다. 상기 나노층(27)은 전기적으로 전도성을 갖는 금속나노 마스크로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 나노층(27)은 금속 나노층으로 형성될 수 있다.
예를 들어, 상기 나노층(27)은 전도성 전자(conductive electron)를 갖고 있는 단일금속 혹은 그 단일 금속 원소중 적어도 하나 이상이 포함되는 금속합금 혹은 금속 질화물 등으로 형성될 수 있다.
제2 실시예에서, 상기의 전도성 전자를 갖는 단일 금속물질로 백금(Pt), 팔라듐(Pd), 크롬(Cr), 니켈(Ni), 타이타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 알루미늄(Al), 은(Ag), 금(Au), 구리(Cu), 갈륨(Ga), 인듐(In), 철(Fe), 아연(Zn), 주석(Sn), 코발트(Co), 루테늄(Ru), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 몰리브덴(Mo) 등이 적용될 수 있다.
상기 나노층(27)을 형성하는 물질은 상기 발광층(23)에서 방출되는 빛의 파장에 따라서 선택될 수 있다. 제2 실시예에 따르면, 자외선 및 가시광선 영역의 빛의 파장에 대해서 상기 나노층(27)은 백금, 팔라듐, 크롬, 니켈, 코발트, 아연, 갈륨, 알루미늄, 은, 금, 구리를 포함하는 그룹 중에서 선택된 물질로 형성될 수 있다. 또는 상기 나노층(27)은 상기 그룹 중에서 적어도 하나의 물질이 포함되는 금속합금 또는 금속질화물로 형성될 수 있다.
은의 플라즈몬 에너지는 약 3.76 전자볼트(eV)이다. 그러나, 은이 질화갈륨과 인접하고 있을 때 그 표면 플라즈몬 에너지는 대략 3 전자볼트 정도가 된다. 이때, 3 전자볼트는 빛의 파장으로 약 410nm 에 대응되는 에너지다. 표면 플라즈몬 에너지는 인접하고 있는 금속과 유전체의 그 유전상수들에 의해서 결정된다.
금의 경우는 질화갈륨과 인접하고 있을 때 그 표면 플라즈몬에너지는 약 2.2 전자볼트(대략 560nm 파장) 이하이다. 알루미늄의 경우는 그 표면 플라즈몬 에너지가 대략 5 전자볼트 (대략 250nm 파장) 정도가 된다.
따라서 상기 나노층(27)을 형성함에 있어, 빛의 파장이 400nm 정도 혹은 그 이하인 발광소자의 경우에는, 알루미늄(Al)을 사용하거나, 알루미늄(Al)을 포함하는 금속합금 또는 알루미늄을 포함하는 금속 질화물을 사용할 수 있다.
빛의 파장이 400 내지 500nm 영역인 발광소자의 경우는 은(Ag) 또는 은(Ag)을 포함하는 금속합금으로 상기 나노층(27)을 형성할 수 있다. 빛의 파장이 500nm 이상되는 발광소자의 경우는 금(Au) 혹은 이를 포함하는 금속 합금을 사용하여 상기 나노층(27)을 형성할 수 있다.
상기 나노층(27)은 박막성장 장비 내에서 형성되거나 혹은 박막성장 장비 밖에서 추가적인 공정을 통하여서 형성될 수 있다.
첫째, 박막성장 장비 내에서 형성하는 방법은 상기 보호층(25)을 성장한 후에 해당 금속 물질의 원료를 장비 내부로 주입하여 나노미터 두께의 금속 입자를 형성하는 방법이다.
나노 금속 입자의 크기는 1nm 내지 300nm 정도로 형성될 수 있다. 금속 입자의 크기가 300nm 보다 클 경우에는, 추후 성장되는 고품위 정공주입층의 면적이 감소될 수 있으며, 이에 따라 소자의 신뢰성이 저하될 수 있다. 금속 입자의 크기가 1nm 보다 작은 경우에는, 정공주입층 표면의 요철이 효과적으로 형성되지 않을 수 있다.
성장장비의 온도가 높을 경우, 금속 입자들은 반구 모양의 입자 형상을 나타낸다. 성장온도가 낮을 경우는 금속 원소들은 상기 보호층(25) 위에 박막형태로 형성된다. 나노미터 두께의 이러한 박막 형태의 금속층은 성장장비의 온도를 올려서 열처리를 해줌으로써 나노미터 크기의 금속 입자들로 변환시킬 수 있다.
둘째, 성장장비 밖에서 상기 나노층(27)을 형성하는 방법은 일반적인 패턴 제작 공정으로 수행될 수 있다. 즉 유전물질 패턴 형성 및 금속 증착공정 등을 이용하여 형성될 수 있다.
이 경우 상기 나노층(27)은 일정 패턴을 갖도록 형성될 수 있다. 외부 금속 증착공정을 통하여 상기 보호층(25) 위에 나노미터 두께의 금속 박막층을 증착한 경우는 열처리 공정을 통하여 박막층을 금속 입자형태로 전환 시킬 수 있다.
제2 실시예에 따르면, 상기 나노층(27)을 형성하는 물질은 금속 질화물을 포함할 수 있다. 금속 질화물은 단일금속 혹은 금속 합금을 성장장비 내에서 질소 원료 가스 분위기 하에 노출시키는 질화처리 공정을 통하여 형성될 수 있다. 제2 실시예에 따르면, 상기의 질화처리 공정은 상기 나노층(27)의 일부 또는 전부를 금속 질화물로 전환시킬 수 있다.
다음으로, 상기 나노층(27) 위에 제2 도전형 반도체층(29)을 형성한다. 상기 제2 도전형 반도체층(29)은 정공주입층으로 형성될 수 있다. 상기 제2 도전형 반도체층(29)은 상기 나노층(27) 사이로 노출된 상기 보호층(25) 위에 형성될 수 있다.
이때, 상기 제2 도전형 반도체층(29)의 상부 표면에 요철이 형성되도록 할 수 있다. 상기 제2 도전형 반도체층(29)의 표면 요철은 상기 발광층(23)에서 생성된 빛을 효과적으로 박막 밖으로 추출해 내도록 작용하여 소자의 광추출 효율을 크게 개선한다.
질화갈륨계열의 정공주입층은 상기 나노층(27) 위에 증착되지 않을 수 있다. 상기 정공주입층은 상기 나노층(27) 사이로 노출된 상기 보호층(25) 위에 우선적으로 형성된다. 그리고, 상기 정공주입층은 그 두께가 상기 나노층(27)을 이루는 금속입자의 높이보다 커질 때, 두께 증가와 동시에 측면성장도 하게 된다. 정공주입층의 이러한 측면 성장은 금속나노 입자의 일부 혹은 전체를 덮을 수 있다. 이때, 정공주입층의 상부 표면에 요철이 형성될 수 있다.
한편, 정공주입층의 상부 표면에 요철이 형성되도록 하기 위한 방안으로서, 실리콘 질화물(SiN) 혹은 마그네슘질화물(MgN) 등의 절연체 나노 마스크를 적용할 수도 있다. 그러나 이러한 절연체 나노 마스크를 적용하는 경우에 요철을 형성할 수는 있지만 소자의 작동전압을 증가시키는 문제점을 갖는다.
따라서 실시예는, 절연체 나노 마스크가 아닌 금속 나노 마스크를 이용하여 정공주입층 표면에 요철을 형성한다. 이에 따라 실시예에 의하면 발광소자의 작동전압을 더욱 낮출 수 있는 장점을 갖는다.
실시 예에 의하면, 정공주입층은 금속의 표면 플라즈몬 에너지보다 더 큰 에너지 밴드갭을 갖고 P-형 전도성을 갖는 금속산화물로 형성될 수 있다. 예로서 P-형 전도성을 갖는 금속산화물로는 p-형 아연산화물이 적용될 수 있다.
또한, 실시예는 정공을 균일하게 그리고 효과적으로 주입하기 위하여, 표면 요철을 갖는 정공주입층 위에 투명한 금속산화물층을 형성할 수 있다. 투명한 금속산화물로는 아연산화물(ZnO), 니켈산화물(NiO) 혹은 인듐주석산화물(InSnO) 등을 사용할 수 있다.
상기 발광층(23)에서 나오는 빛을 흡수하지 않으면서 정공을 효과적으로 균일하게 소자내에 주입하기 위하여 상기의 투명한 전도성 금속 산화물층을 적용하는 경우는, 표면 요철을 갖는 정공주입층의 최상위층에 0.25nm 내지 10nm 두께의 질화물 반도체 오믹층(미도시)을 형성할 수 있다. 상기의 질화물 반도체 오믹층은 질화갈륨계열의 단일층 혹은 다중층으로 형성될 수 있다. 상기의 질화물 반도체 오믹층은 인듐(In)을 포함하는 질화갈륨계열의 물질로 형성될 수 있다. 상기의 질화물 반도체 오믹층은 n-형 도펀트인 실리콘(Si) 혹은 p-형 도펀트인 마그네슘(Mg)을 포함할 수 있다.
그리고, 상기 제1 도전형 반도체층(21) 위에는 제1 전극(22)이 형성되고, 상기 제2 도전형 반도체층(29) 위에는 제2 전극(24)이 형성될 수 있다.
실시예에 따른 발광소자는 전기적으로 전도성을 갖는 패터닝된 나노층을 사용하므로써, 발광소자에 낮은 전기저항 특성을 제공할 수 있다. 또한, 패터닝된 나노층이 갖고 있는 표면 플라즈몬과 발광층 속의 엑시톤 간의 상호 작용은 내부양자효율의 획기적인 개선을 제공한다.
따라서, 실시 예에 따른 발광소자는 종래의 p-형 질화갈륨 박막 표면 형상제어 기술들의 근본적 문제점들을 효과적으로 극복하고 광추출 효율 증대와 동시에 내부 양자효율을 증대시키므로써 광소자의 외부 양자 효율을 극대화하여 고광도의 질화갈륨 발광소자를 제공할 수 있다.
<제3 실시예>
도 3은 제3 실시예에 따른 발광소자의 단면도이다. 도 3은 수직형 발광소자에 대한 단면도이나 본 발명이 이에 한정되는 것은 아니다.
이하, 도 3을 참조하여 제3 실시예에 따른 발광소자의 제조방법을 설명한다. 제3 실시예에서 제1 도전형 반도체층(31)이 N형 반도체층인 예이나 본 발명이 이에 한정되는 것은 아니다.
제3 실시 예에서는 질화물 반도체 박막성장을 위해서 유기금속 화학기상증착 시스템을 사용할 수 있으나 이에 한정되는 것은 아니다. 기판으로는 사파이어를 사용할 수 있으나 이에 한정되는 것은 아니다. 암모니아를 질소원으로 사용하고 수소와 질소를 운반가스로 사용할 수 있다. 갈륨과 인듐, 알루미늄은 유기금속 소스를 사용할 수 있다. n-형 도펀트는 실리콘(Si)을 사용하고 p-형 도펀트는 마그네슘(Mg)을 사용할 수 있으나 이에 한정되는 것은 아니다.
먼저, 기판(미도시)을 준비하고 제1 도전형 반도체층(31)을 형성한다. 상기 제1 도전형 반도체층(31)은 n-형 질화물 반도체 전자주입층으로 형성될 수 있으나 이에 한정되는 것은 아니다.
다음으로, 상기 제1 도전형 반도체층(31) 위에 발광층(33)을 형성한다. 상기 발광층(33)은 질화인듐갈륨/질화갈륨(InGaN/GaN) 다중양자우물구조로 형성될 수 있다.
다음으로, 상기 발광층(33) 위에 보호층(35)을 형성한다. 상기 보호층(35)은 질화물 반도체층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 보호층(35)은 질화갈륨/질화알루미늄갈륨/질화갈륨의 다중층으로 형성될 수 있다.
다음으로, 상기 보호층(35) 위에 나노층(37)을 형성한다. 상기 나노층(37)은 은(Ag)으로 형성될 수 있으나 이에 한정되는 것은 아니다. 이후, 800~900℃ 온도에서 열처리를 실시할 수 있다.
다음으로, 상기 나노층(37) 위에 제2 도전형 반도체층(39)을 형성한다. 상기 제2 도전형 반도체층(39)으로 표면 요철을 갖는 P-형 질화갈륨층이 성장될 수 있으나 이에 한정되는 것은 아니다. 그리고 그 상단에 오믹 특성 향상을 위해 질화인듐갈륨층이 형성될 수 있다. 또한 홀을 균일하고 용이하게 주입하기 위해 상기 제2 도전형 반도체층(39) 위에 제2 투명층(43)을 형성할 수 있다.
다음으로, 레이저 공정 등을 이용하여 기판을 제거한다. 그리고, 노출된 상기 제1 도전형 반도체층(31) 표면을 일부 식각하여 표면 결함을 제거할 수 있다. 이어서, 노출된 상기 제1 도전형 반도체층(31)에 제1 전극층을 형성한다.
상기 제1 전극층은 제1 투명층(41), 반사층(45), 결합층(47), 제2 기판(49) 등을 포함할 수 있다.
예를 들어, 제1 투명층(41)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
상기 반사층(45)은 Al, Ag, 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 또한, 상기 결과물을 실리콘(Si) 혹은 금속 등의 전도성 지지대인 제2 기판(49) 위에 결합층(47)을 이용하여 결합할 수 있다. 상기 결합층(47)은 공융(eutectic) 금속을 포함할 수 있다. 그리고, 상기 결과물에 제1 전극(32)과 제2 전극(34)을 형성할 수 있다.
실시예에 따른 발광소자는 전기적으로 전도성을 갖는 나노 입자를 사용하므로써, 발광소자에 낮은 전기저항 특성을 제공할 수 있다. 또한, 나노 마스크가 갖고 있는 표면 플라즈몬과 발광층 속의 엑시톤간의 상호 작용은 내부양자효율의 획기적인 개선을 제공한다. 실시예에 따른 발광소자는 광추출 효율 증대와 동시에 내부 양자효율을 증대시키므로써 광소자의 외부 양자 효율을 극대화할 수 있게 된다.
실시예에 따른 발광소자는 수평형 발광소자, 수직형 발광소자에 적용이 가능하다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (15)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 위에 발광층;
    상기 발광층 위에 보호층;
    상기 보호층 위에 나노층; 및
    상기 나노층 위에 제2 도전형 반도체층;을 포함하는 발광소자.
  2. 제1 항에 있어서,
    상기 제2 도전형 반도체층의 상부 표면이 요철 형상으로 형성되는 발광소자.
  3. 제1 항에 있어서,
    상기 보호층은 질화물 반도체층을 포함하여 형성되는 발광소자.
  4. 제1 항에 있어서,
    상기 보호층은 5 nm 내지 100 nm 두께로 형성되는 발광소자.
  5. 제1 항에 있어서,
    상기 나노층은 전도성 전자(conductive electron)를 포함하는 단일금속으로 형성되거나, 상기 단일금속을 포함하는 금속합금 또는 상기 단일금속을 포함하는 금속질화물로 형성된 발광소자.
  6. 제5 항에 있어서,
    상기 나노층은 백금(Pt), 팔라듐(Pd), 크롬(Cr), 니켈(Ni), 타이타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 알루미늄(Al), 은(Ag), 금(Au), 구리(Cu), 갈륨(Ga), 인듐(In), 철(Fe), 아연(Zn), 주석(Sn), 코발트(Co), 루테늄(Ru), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 몰리브덴(Mo)을 포함하는 그룹 중에서 선택된 어느 하나의 단일금속으로 형성되거나, 상기 단일금속을 포함하는 금속합금 또는 상기 단일금속을 포함하는 금속질화물로 형성되는 발광소자.
  7. 제1 항에 있어서,
    상기 나노층은 1nm 내지 300nm 크기의 금속 입자를 포함하는 발광소자.
  8. 제1 항에 있어서,
    상기 제2 도전형 반도체층은 상기 보호층과 접하는 발광소자.
  9. 제1 항에 있어서,
    상기 제1 도전형 반도체층은 전자주입층이고, 상기 제2 도전형 반도체층은 정공주입층인 발광소자.
  10. 제1 항에 있어서,
    상기 제1 도전형 반도체층은 정공주입층이고, 상기 제2 도전형 반도체층은 전자주입층인 발광소자.
  11. 제1 항에 있어서,
    상기 제1 도전형 반도체층 아래에 제1 전극층을 포함하는 발광소자.
  12. 제1 도전형 반도체층을 형성하는 단계;
    상기 제1 도전형 반도체층 위에 발광층을 형성하는 단계;
    상기 발광층 위에 보호층을 형성하는 단계;
    상기 보호층 위에 나노층을 형성하는 단계; 및
    상기 나노층 위에 제2 도전형 반도체층을 형성하는 단계;를 포함하는 발광소자의 제조방법.
  13. 제12 항에 있어서,
    상기 제2 도전형 반도체층의 상부 표면이 요철 형상으로 형성되는 발광소자의 제조방법.
  14. 제12 항에 있어서,
    상기 보호층은 질화물 반도체층을 포함하여 형성되는 발광소자의 제조방법.
  15. 제12 항에 있어서,
    상기 나노층은 전도성 전자(conductive electron)를 포함하는 단일금속으로 형성되거나, 상기 단일금속을 포함하는 금속합금 또는 상기 단일금속을 포함하는 금속질화물로 형성된 발광소자의 제조방법.
PCT/KR2009/001303 2008-04-02 2009-03-16 발광소자 및 그 제조방법 Ceased WO2009123401A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011502849A JP5674639B2 (ja) 2008-04-02 2009-03-16 発光素子及びその製造方法
CN200980111640.7A CN102027604B (zh) 2008-04-02 2009-03-16 发光器件及其制造方法
EP09726590.4A EP2262009B1 (en) 2008-04-02 2009-03-16 Light-emitting device and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0030966 2008-04-02
KR1020080030966A KR100999739B1 (ko) 2008-04-02 2008-04-02 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
WO2009123401A1 true WO2009123401A1 (ko) 2009-10-08

Family

ID=41132422

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2009/001303 Ceased WO2009123401A1 (ko) 2008-04-02 2009-03-16 발광소자 및 그 제조방법

Country Status (6)

Country Link
US (1) US7947972B2 (ko)
EP (1) EP2262009B1 (ko)
JP (1) JP5674639B2 (ko)
KR (1) KR100999739B1 (ko)
CN (1) CN102027604B (ko)
WO (1) WO2009123401A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260350A (ja) * 2008-04-11 2009-11-05 Gwangju Inst Of Science & Technology 酸化亜鉛系発光ダイオード｛ＺｉｎｃＯｘｉｄｅＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ｝
JP2011216555A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 発光素子

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008285B1 (ko) * 2005-10-28 2011-01-13 주식회사 에피밸리 3족 질화물 반도체 발광소자
US8685767B2 (en) 2009-12-08 2014-04-01 Lehigh University Surface plasmon dispersion engineering via double-metallic AU/AG layers for nitride light-emitting diodes
US20110187264A1 (en) * 2010-01-29 2011-08-04 Fujifilm Corporation Light emitting device
KR101206405B1 (ko) * 2010-07-29 2012-11-29 인하대학교 산학협력단 다중 활성층과 금속 나노입자를 이용한 발광다이오드 구조
WO2012017496A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 発光素子、発光素子を備えた発光装置および発光素子の製造方法
WO2012017497A1 (ja) * 2010-08-06 2012-02-09 パナソニック株式会社 有機ｅｌ素子
WO2012017495A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 有機ｅｌ素子およびその製造方法
JP5677432B2 (ja) * 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ素子、表示装置および発光装置
JP5543600B2 (ja) 2010-08-06 2014-07-09 パナソニック株式会社 発光素子、発光素子を備えた発光装置および発光素子の製造方法
WO2012026695A2 (en) 2010-08-27 2012-03-01 Seoul Opto Device Co., Ltd. Light emitting diode with improved luminous efficiency
CN102104101A (zh) * 2010-11-21 2011-06-22 太原理工大学 一种表面等离子体发光二极管及其制作方法
KR101707254B1 (ko) * 2010-11-29 2017-02-15 가부시키가이샤 제이올레드 유기 발광 소자의 제조 방법, 유기 발광 소자, 발광 장치, 표시 패널, 및 표시 장치
TWI416765B (zh) * 2011-01-17 2013-11-21 Light emitting diodes
JP5676652B2 (ja) 2011-01-21 2015-02-25 パナソニック株式会社 有機ｅｌ素子
US8314439B2 (en) * 2011-02-11 2012-11-20 Sharp Kabushiki Kaisha Light emitting diode with nanostructures and method of making the same
TWM436224U (ko) * 2011-10-28 2012-08-21 Rgb Consulting Co Ltd
US9768347B2 (en) * 2013-04-26 2017-09-19 Agency For Science, Technology And Research High speed surface plasmon coupled light emitting diodes
KR102042444B1 (ko) * 2013-05-02 2019-12-02 엘지이노텍 주식회사 발광소자
KR102261948B1 (ko) * 2014-06-30 2021-06-08 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템
CN106206269B (zh) * 2016-07-26 2019-09-17 山东大学 一种利用半导体极性场提高热电子注入效率的方法
CN106199786B (zh) * 2016-08-29 2019-05-03 上海交通大学 金属微纳米结构及端面具有金属微纳米结构的光纤
KR101935892B1 (ko) 2016-10-05 2019-01-07 이화여자대학교 산학협력단 인광 발광 구조체 및 이의 제조방법
CN106972090A (zh) * 2017-04-14 2017-07-21 华南理工大学 一种弧线形n电极及垂直结构led芯片
CN110018534A (zh) * 2019-04-19 2019-07-16 国家纳米科学中心 一种产生双激子的等离激元纳米腔及其制备方法与应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060016665A (ko) * 2004-08-18 2006-02-22 삼성전자주식회사 냉장고
KR20060081190A (ko) * 2005-01-07 2006-07-12 삼성에스디아이 주식회사 전계 발광 소자 및 이의 제조 방법
KR20060089971A (ko) * 2005-02-03 2006-08-10 엘지전자 주식회사 광출력을 향상시키는 구조를 발광 소자에 형성하는 방법
KR20060125253A (ko) * 2005-06-02 2006-12-06 삼성전기주식회사 발광 다이오드

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007534146A (ja) * 2003-09-05 2007-11-22 ザ・ユニバーシティ・オブ・ノース・カロライナ・アット・シャーロット ナノスケールでエピタキシャル横方向成長させた量子ドット光電子デバイスおよびその製造方法
KR100718101B1 (ko) 2003-10-29 2007-05-14 삼성에스디아이 주식회사 나노 금속 입자를 이용한 전계 발광 소자
US20050285128A1 (en) * 2004-02-10 2005-12-29 California Institute Of Technology Surface plasmon light emitter structure and method of manufacture
JP4371956B2 (ja) * 2004-09-02 2009-11-25 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
KR100682873B1 (ko) * 2004-12-28 2007-02-15 삼성전기주식회사 반도체 발광 소자 및 그 제조 방법
KR100706507B1 (ko) * 2005-06-02 2007-04-11 엘지전자 주식회사 디지털 비디오 녹화 및 재생 장치에서의 복수의 타이틀복사 방법
JP4749803B2 (ja) * 2005-08-26 2011-08-17 住友化学株式会社 半導体積層基板およびその製造方法
KR101008285B1 (ko) * 2005-10-28 2011-01-13 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR100833489B1 (ko) 2006-02-21 2008-05-29 한국전자통신연구원 실리콘 나노 점을 이용한 반도체 발광 소자 및 그 제조방법
JP5232969B2 (ja) * 2006-03-23 2013-07-10 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060016665A (ko) * 2004-08-18 2006-02-22 삼성전자주식회사 냉장고
KR20060081190A (ko) * 2005-01-07 2006-07-12 삼성에스디아이 주식회사 전계 발광 소자 및 이의 제조 방법
KR20060089971A (ko) * 2005-02-03 2006-08-10 엘지전자 주식회사 광출력을 향상시키는 구조를 발광 소자에 형성하는 방법
KR20060125253A (ko) * 2005-06-02 2006-12-06 삼성전기주식회사 발광 다이오드

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260350A (ja) * 2008-04-11 2009-11-05 Gwangju Inst Of Science & Technology 酸化亜鉛系発光ダイオード｛ＺｉｎｃＯｘｉｄｅＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ｝
JP2011216555A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 発光素子

Also Published As

Publication number Publication date
EP2262009A4 (en) 2016-04-13
US7947972B2 (en) 2011-05-24
US20090250685A1 (en) 2009-10-08
CN102027604B (zh) 2016-01-20
JP2011518432A (ja) 2011-06-23
CN102027604A (zh) 2011-04-20
EP2262009A1 (en) 2010-12-15
KR20090105490A (ko) 2009-10-07
KR100999739B1 (ko) 2010-12-08
EP2262009B1 (en) 2018-05-02
JP5674639B2 (ja) 2015-02-25

Similar Documents

Publication Publication Date Title
WO2009123401A1 (ko) 발광소자 및 그 제조방법
CN100550446C (zh) 以传导纳米棒作为透明电极的发光装置
KR101047721B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
CN100561758C (zh) 氮化镓化合物半导体发光元件及其制造方法
WO2012070784A2 (en) Light emitting device and method of fabricating the same
KR101039988B1 (ko) 발광 소자 및 그 제조방법
EP2190039B1 (en) Semiconductor light emitting device
WO2010101332A1 (ko) 발광소자
WO2014081251A1 (ko) 전류 분산 효과가 우수한 발광소자 및 그 제조 방법
US10418412B2 (en) Light-emitting diode
KR100670928B1 (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
KR101634338B1 (ko) 발광 다이오드 및 이의 제조방법
WO2009131401A2 (ko) 발광 소자 및 그 제조방법
KR101782081B1 (ko) 발광 소자
EP2237333B1 (en) Light emitting device, light emitting device package and lighting system including the same
WO2012047069A2 (ko) 발광소자 및 그 제조방법
CN105122475B (zh) 单片发光器件
TWI493747B (zh) 發光二極體及其形成方法
TW200835000A (en) GaN semiconductor light emitting element
WO2011068301A1 (ko) 그라파이트 기반의 발광다이오드용 기판 및 이를 이용한 발광다이오드
TW201034252A (en) Light emitting device
WO2014035205A2 (ko) 발광 분포가 우수한 반도체 발광소자
WO2009125983A2 (ko) 발광 소자 및 그 제조방법
WO2015190735A1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR101039982B1 (ko) 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980111640.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09726590

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2009726590

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2011502849

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE