WO2009125983A2 - 발광 소자 및 그 제조방법 - Google Patents

발광 소자 및 그 제조방법 Download PDF

Info

Publication number
WO2009125983A2
WO2009125983A2 PCT/KR2009/001824 KR2009001824W WO2009125983A2 WO 2009125983 A2 WO2009125983 A2 WO 2009125983A2 KR 2009001824 W KR2009001824 W KR 2009001824W WO 2009125983 A2 WO2009125983 A2 WO 2009125983A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor layer
conductive semiconductor
current spreading
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2009/001824
Other languages
English (en)
French (fr)
Other versions
WO2009125983A3 (ko
Inventor
송준오
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080032407A external-priority patent/KR101534845B1/ko
Priority claimed from KR20080032406A external-priority patent/KR101510383B1/ko
Application filed by Individual filed Critical Individual
Priority to US12/936,800 priority Critical patent/US20110147786A1/en
Publication of WO2009125983A2 publication Critical patent/WO2009125983A2/ko
Publication of WO2009125983A3 publication Critical patent/WO2009125983A3/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers

Definitions

  • the present invention relates to a light emitting device and a method of manufacturing the same.
  • the light emitting diode is attracting attention in the next generation lighting field because it has a high efficiency of converting electrical energy into light energy and a lifespan of more than 5 years on average, which can greatly reduce energy consumption and maintenance cost.
  • the light emitting diode is formed of a light emitting semiconductor layer including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, and is applied through the first conductive semiconductor layer and the second conductive semiconductor layer. The light is generated in the active layer according to the current.
  • the second conductive semiconductor layer since the second conductive semiconductor layer has a relatively high sheet resistance due to low carrier concentration and mobility, the second conductive semiconductor layer has an ohmic shape on the second conductive semiconductor layer. There is a need for a transparent current spreading layer that forms a contact interface.
  • the current may be formed by a subsequent process such as deposition and heat treatment.
  • the spreading layer forms a schottky contact interface rather than an ohmic contact interface.
  • the embodiment provides a light emitting device having a new structure and a method of manufacturing the same.
  • the embodiment provides a light emitting device having improved electrical characteristics and a method of manufacturing the same.
  • the embodiment provides a light emitting device having improved light efficiency and a method of manufacturing the same.
  • the light emitting device may include a first conductive semiconductor layer; An active layer on the first conductive semiconductor layer; A second conductive semiconductor layer on the active layer; A current spreading layer on the second conductive semiconductor layer; A first electrode layer on the first conductive semiconductor layer; And a second electrode layer on the current spreading layer.
  • the method of manufacturing a light emitting device includes preparing a first structure in which a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer are formed on a growth substrate; Preparing a second structure in which a current spreading layer is formed on the temporary substrate; Forming a complex structure by combining the second conductive semiconductor layer of the first structure and the current spreading layer of the second structure by a wafer bonding process; Separating the temporary substrate from the composite structure; Forming a first electrode layer on the first conductive semiconductor layer; And forming a second electrode layer on the current spreading layer.
  • the method of manufacturing a light emitting device includes preparing a first structure in which a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer are formed on a growth substrate; Preparing a second structure in which a current spreading layer is formed on the temporary substrate; Preparing a third structure as a transparent bonding layer; Combining the second conductive semiconductor layer of the first structure and the current spreading layer of the second structure by a wafer bonding process with the transparent bonding layer interposed therebetween to form a composite structure; Separating the temporary substrate from the composite structure; Forming a first electrode layer on the first conductive semiconductor layer; And forming a second electrode layer on the current spreading layer.
  • the embodiment can provide a light emitting device having a new structure and a method of manufacturing the same.
  • the embodiment can provide a light emitting device having improved electrical characteristics and a method of manufacturing the same.
  • the embodiment can provide a light emitting device having improved light efficiency and a method of manufacturing the same.
  • 1 to 6 illustrate a light emitting device and a method of manufacturing the same according to the first embodiment.
  • each layer (film), region, pattern or structure is “on / on” or “bottom / on” of the substrate, each layer (film), region, pad or patterns.
  • “on” and “under” are “directly” or “indirectly” formed through another layer. It includes everything that is done.
  • the criteria for the top or bottom of each layer will be described with reference to the drawings.
  • each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description.
  • the size of each component does not necessarily reflect the actual size.
  • 1 to 6 are diagrams illustrating a light emitting device and a method of manufacturing the same according to the first embodiment.
  • a buffer layer 110 is formed on a growth substrate 10, and a first conductive semiconductor layer 20, an active layer 30, and a second conductive type are formed on the buffer layer 110.
  • the light emitting semiconductor layer containing the semiconductor layer 40 of is formed.
  • the light emitting semiconductor layer is partially removed by mesa etching, and a part of the first conductive semiconductor layer 20 is exposed upward.
  • the current spreading layer 90 is bonded to the second conductive semiconductor layer 40.
  • the first electrode layer 70 is formed on the first conductive semiconductor layer 20, and the second electrode layer 60 is formed on the current spreading layer 90.
  • the growth substrate 10 may include sapphire (Al 2 O 3 ), silicon carbide (SiC), silicon (Si), aluminum nitride (AlN), gallium nitride (GaN), aluminum gallium nitride. AlGaN, glass, or gallium arsenide (GaAs) may be used.
  • the buffer layer 110 is formed on the growth substrate 10 for lattice match prior to growing the first conductive semiconductor layer 20.
  • InGaN, AlN It may be formed of at least one of SiC, SiCN, or GaN.
  • the light emitting semiconductor layer including the first conductive semiconductor layer 20, the active layer 30, and the second conductive semiconductor layer 40 may be formed of a group III nitride-based semiconductor material.
  • the first conductive semiconductor layer 20 may be formed of a gallium nitride layer including an n-type impurity such as Si
  • the second conductive semiconductor layer 40 may be a p-type such as Mg or Zn. It may be formed of a gallium nitride layer containing an impurity.
  • the active layer 30 is a layer that generates light by recombining electrons and holes, for example, may be formed including any one of InGaN, AlGaN, GaN, or AlInGaN, using the active layer 30
  • the wavelength of the light emitted from the light emitting device is determined according to the type of the material.
  • the active layer 30 and the second conductive semiconductor layer 40 are formed on a portion of the first conductive semiconductor layer 20. That is, some regions of the first conductive semiconductor layer 20 overlap with the active layer 30 in the vertical direction.
  • an interface modification layer may be further formed on the second conductive semiconductor layer 40.
  • the interfacial modification layer may include a superlattice structure, any one of InGaN, GaN, AlInN, AlN, InN, or AlGaN implanted with impurities of a first conductivity type, and InGaN, GaN implanted with impurities of a second conductivity type. , AlInN, AlN, InN, or AlGaN, or any one of the group III nitride system having a nitrogen-polar surface (nitrogen-polar surface).
  • the interfacial modification layer formed of the superlattice structure may be formed of nitride or carbon nitride including group 2, 3, or 4 elements.
  • the current spreading layer 90 is bonded to and bonded to the second conductive semiconductor layer 40.
  • the current spreading layer 90 may be formed of any one of an electrically conductive oxide, an electrically conductive nitride, and an electrically conductive nitrogen oxide having high light transmittance.
  • the electrically conductive oxide may be any one of ITO, SnO 2 , In 2 O 3 , ZnO, or MgZnO
  • the electrically conductive nitride is TiN, CrN, InGaN, GaN, InN, AlGaN, or AlInGaN.
  • the electrically conductive nitrogen oxide may be any one of ITON, ZnON, or TiON.
  • the current spreading layer 90 may be doped with impurities in order to lower resistance and improve electrical conductivity.
  • the current spreading layer 90 may be formed of a single layer or a multi-layer structure formed of an electrically conductive thin film having an electrical resistance of 10 ⁇ 2 ⁇ cm or less, and comprises a single crystal nonpolar surface tetragonal system, It may be formed of a positive polar surface hexagonal system, a negative polar surface hexagonal system, or a mixed polar surface hexagonal system, or may be formed of an electrical conductor thin film that is polycrystalline or amorphous.
  • the current spreading layer 90 may have excellent electrical conductance or semi-conducting regardless of the electron or hole charge which is the majority carrier.
  • a light extraction structure having a concave-convex shape may be formed on the upper surface of the current spreading layer 90 so that light emitted from the active layer 30 can be effectively extracted.
  • a functional thin film layer such as an electrically conductive heterogeneous material, a fluorescent material, a non-reflective material, and a light filtering material may be formed on the current spreading layer 90.
  • the uneven structure may be formed on the spreading layer 90 or the uneven structure may be formed on the upper surface of the functional thin film layer.
  • the first electrode layer 70 forms an ohmic contact interface with the first conductive semiconductor layer 20, and the second electrode layer 60 forms a schottky contact interface with the current spreading layer 90.
  • a buffer layer 110 is formed on a growth substrate 10, and a first conductive semiconductor layer 20, an active layer 30, and a second conductive type are formed on the buffer layer 110.
  • the first structure is prepared by forming a light emitting semiconductor layer including the semiconductor layer 40.
  • an interface modification layer may be further formed on the second conductive semiconductor layer 40.
  • a second structure is prepared by forming a current spreading layer 90 on a temporary substrate 80.
  • the temporary substrate 80 may include optically transparent sapphire, glass, aluminum nitride, silicon carbide (SiC), zinc oxide (ZnO), gallium arsenide (GaAs), Silicon (Si), low manganese (Ge), or silicon low manganese (SiGe) may be used.
  • a sacrificial separation layer (not shown) may be formed between the temporary substrate 80 and the current spreading layer 90.
  • the sacrificial separation layer is formed of any one of a Group 2-6 compound including ZnO, a Group 3-5 compound including GaN, ITO, PZT, or SU-8, which causes a thermal-chemical decomposition reaction as the laser beam is irradiated. , Au, Ag, Cr, Ti, In, Sn, Zn, Pd, Pt, Ni, Mo, W, CrN, TiN, In 2 O 3 , SnO 2 , NiO, RuO 2 , IrO 2 , SiO 2 , or SiN x .
  • the first structure and the second structure are bonded using a direct wafer bonding process. That is, the composite structure is formed by bonding the current spreading layer 90 and the second conductive semiconductor layer 40.
  • the process of forming the composite structure may be a wafer bonding process by a temperature of 900 ° C or less and hydrostatic pressure.
  • the current spreading layer 90 and the second conductive type are formed.
  • the semiconductor layer 40 may be annealed at an appropriate temperature and gas atmosphere, or may be surface treated through a solution or plasma. It is also possible to anneal or surface-treat even after the composite structure is formed.
  • the temporary substrate 80 is separated from the composite structure.
  • the temporary substrate 80 may be separated by at least one of chemical wet etching (CLO), chemical mechanical polishing (CMP), and laser lift off (LLO). have.
  • CLO chemical wet etching
  • CMP chemical mechanical polishing
  • LLO laser lift off
  • the separation method of the temporary substrate 80 may be selected according to the type of the temporary substrate 80, and a sacrificial separation layer (not shown) is formed between the temporary substrate 80 and the current spreading layer 90.
  • the sacrificial separation layer serves to help the separation of the temporary substrate 80.
  • the current spreading layer 90, the second conductive semiconductor layer 40, the active layer 30, and the first conductive semiconductor layer 20 are selectively etched to form the first conductive type.
  • the semiconductor layer 20 is partially exposed.
  • the current spreading layer 90 when preparing the second structure, after forming the current spreading layer 90 to have a size as shown in FIG. 5, a composite structure is formed as shown in FIG. 3, and the temporary substrate 80 is formed. It is also possible to separate them.
  • a process of forming a concave-convex light extraction structure or the current spreading layer 90 to effectively extract the light emitted from the active layer 30 on the upper surface of the current spreading layer 90 May be further added to form a functional thin film layer (not shown).
  • a first electrode layer 70 is formed on the first conductive semiconductor layer 20, and a second electrode layer 60 is formed on the current spreading layer 90.
  • the light emitting device according to the first embodiment can be manufactured.
  • FIG. 7 to 13 are views illustrating a light emitting device and a method of manufacturing the same according to the second embodiment.
  • a buffer layer 110 is formed on a growth substrate 10, and a first conductive semiconductor layer 20, an active layer 30, and a second conductive type are formed on the buffer layer 110.
  • the light emitting semiconductor layer containing the semiconductor layer 40 of is formed.
  • the light emitting semiconductor layer is partially removed by mesa etching, and a part of the first conductive semiconductor layer 20 is exposed upward.
  • the transparent coupling layer 120 and the current spreading layer 90 are bonded to the second conductive semiconductor layer 40.
  • the first electrode layer 70 is formed on the first conductive semiconductor layer 20, and the second electrode layer 60 is formed on the current spreading layer 90.
  • the growth substrate 10 may include sapphire (Al 2 O 3 ), silicon carbide (SiC), silicon (Si), aluminum nitride (AlN), gallium nitride (GaN), aluminum gallium nitride. AlGaN, glass, or gallium arsenide (GaAs) may be used.
  • the buffer layer 110 is formed on the growth substrate 10 for lattice match prior to growing the first conductive semiconductor layer 20.
  • InGaN, AlN It may be formed of at least one of SiC, SiCN, or GaN.
  • the light emitting semiconductor layer including the first conductive semiconductor layer 20, the active layer 30, and the second conductive semiconductor layer 40 may be formed of a group III nitride-based semiconductor material.
  • the first conductive semiconductor layer 20 may be formed of a gallium nitride layer including an n-type impurity such as Si
  • the second conductive semiconductor layer 40 may be a p-type such as Mg or Zn. It may be formed of a gallium nitride layer containing an impurity.
  • the active layer 30 is a layer that generates light by recombining electrons and holes, for example, may be formed including any one of InGaN, AlGaN, GaN, or AlInGaN, using the active layer 30
  • the wavelength of the light emitted from the light emitting device is determined according to the type of the material.
  • the active layer 30 and the second conductive semiconductor layer 40 are formed on a portion of the first conductive semiconductor layer 20. That is, some regions of the first conductive semiconductor layer 20 overlap with the active layer 30 in the vertical direction.
  • an interface modification layer may be further formed on the second conductive semiconductor layer 40.
  • the interfacial modification layer may include a superlattice structure, any one of InGaN, GaN, AlInN, AlN, InN, or AlGaN implanted with impurities of a first conductivity type, and InGaN, GaN implanted with impurities of a second conductivity type. , AlInN, AlN, InN, or AlGaN, or any one of the group III nitride system having a nitrogen-polar surface (nitrogen-polar surface).
  • the interfacial modification layer formed of the superlattice structure may be formed of nitride or carbon nitride including group 2, 3, or 4 elements.
  • the transparent bonding layer 120 may be formed of an electrically conductive material having high light transmittance.
  • the transparent bonding layer 120 may be formed of ITO, ZnO, indium zinc oxide (IZO), or zinc indium tin oxide (ZITO). ), In 2 O 3 , SnO 2 , Sn, Zn, In, Ni, Au, Ru, Ir, NiO, Ag, Pt, Pd, PdO, IrO 2 , RuO 2 , Ti, TiN, Cr, or CrN Either may be formed in a single layer or multilayer structure.
  • the transparent bonding layer 120 strengthens the mechanical bonding force between the second conductive semiconductor layer 40 and the current spreading layer 90, and has an ohmic contact interface with the second conductive semiconductor layer 40. To form.
  • the current spreading layer 90 is coupled to the second conductive semiconductor layer 40 via the transparent coupling layer 120.
  • the current spreading layer 90 may be formed of any one of an electrically conductive oxide, an electrically conductive nitride, and an electrically conductive nitrogen oxide having high light transmittance.
  • the electrically conductive oxide may be any one of ITO, SnO 2 , In 2 O 3 , ZnO, or MgZnO
  • the electrically conductive nitride is TiN, CrN, InGaN, GaN, InN, AlGaN, or AlInGaN.
  • the electrically conductive nitrogen oxide may be any one of ITON, ZnON, or TiON.
  • the current spreading layer 90 may be doped with impurities in order to lower resistance and improve electrical conductivity.
  • the current spreading layer 90 may be formed of a single layer or a multi-layer structure formed of an electrically conductive thin film having an electrical resistance of 10 ⁇ 2 ⁇ cm or less, and comprises a single crystal nonpolar surface tetragonal system, It may be formed of a positive polar surface hexagonal system, a negative polar surface hexagonal system, or a mixed polar surface hexagonal system, or may be formed of an electrical conductor thin film that is polycrystalline or amorphous.
  • the current spreading layer 90 may have excellent electrical conductance or semi-conducting regardless of the electron or hole charge which is the majority carrier.
  • a light extraction structure having a concave-convex shape may be formed on the upper surface of the current spreading layer 90 so that light emitted from the active layer 30 can be effectively extracted.
  • a functional thin film layer such as an electrically conductive heterogeneous material, a fluorescent material, a non-reflective material, and a light filtering material may be formed on the current spreading layer 90, and the current may be formed before forming the functional thin film layer.
  • the uneven structure may be formed on the spreading layer 90 or the uneven structure may be formed on the upper surface of the functional thin film layer.
  • the first electrode layer 70 forms an ohmic contact interface with the first conductive semiconductor layer 20, and the second electrode layer 60 forms a schottky contact interface with the current spreading layer 90.
  • a buffer layer 110 is formed on a growth substrate 10, and a first conductive semiconductor layer 20, an active layer 30, and a second conductive type are formed on the buffer layer 110.
  • the first structure is prepared by forming a light emitting semiconductor layer including the semiconductor layer 40.
  • an interface modification layer may be further formed on the second conductive semiconductor layer 40.
  • a second structure is prepared by forming a current spreading layer 90 on a temporary substrate 80.
  • the temporary substrate 80 may include optically transparent sapphire, glass, aluminum nitride, silicon carbide (SiC), zinc oxide (ZnO), gallium arsenide (GaAs), Silicon (Si), low manganese (Ge), or silicon low manganese (SiGe) may be used.
  • a sacrificial separation layer (not shown) may be formed between the temporary substrate 80 and the current spreading layer 90.
  • the sacrificial separation layer is formed of any one of a Group 2-6 compound including ZnO, a Group 3-5 compound including GaN, ITO, PZT, or SU-8, which causes a thermal-chemical decomposition reaction as the laser beam is irradiated. , Au, Ag, Cr, Ti, In, Sn, Zn, Pd, Pt, Ni, Mo, W, CrN, TiN, In 2 O 3 , SnO 2 , NiO, RuO 2 , IrO 2 , SiO 2 , or SiN x .
  • a third structure is prepared as the transparent bonding layer 120.
  • the first structure and the second structure are bonded to each other by using an indirect wafer bonding process. That is, the composite structure is bonded by bonding the current spreading layer 90 and the transparent bonding layer 120 to each other and bonding the transparent bonding layer 120 and the second conductive semiconductor layer 40 to each other. Form.
  • the process of forming the composite structure may be a wafer bonding process by a temperature of 900 ° C or less and hydrostatic pressure.
  • the current spreading layer 90 and the second conductive type are formed.
  • the semiconductor layer 40 may be annealed at an appropriate temperature and gas atmosphere, or may be surface treated through a solution or plasma. It is also possible to anneal or surface-treat even after the composite structure is formed.
  • the temporary substrate 80 is separated from the composite structure.
  • the temporary substrate 80 may be separated by at least one of chemical wet etching (CLO), chemical mechanical polishing (CMP), and laser lift off (LLO). have.
  • CLO chemical wet etching
  • CMP chemical mechanical polishing
  • LLO laser lift off
  • the separation method of the temporary substrate 80 may be selected according to the type of the temporary substrate 80, and a sacrificial separation layer (not shown) is formed between the temporary substrate 80 and the current spreading layer 90.
  • the sacrificial separation layer serves to help the separation of the temporary substrate 80.
  • the current spreading layer 90, the transparent coupling layer 120, the second conductive semiconductor layer 40, the active layer 30, and the first conductive semiconductor layer 20 may be selectively selected. Etching is performed so that the first conductive semiconductor layer 20 is partially exposed.
  • a process of forming a concave-convex light extraction structure or the current spreading layer 90 to effectively extract the light emitted from the active layer 30 on the upper surface of the current spreading layer 90 May be further added to form a functional thin film layer (not shown).
  • a first electrode layer 70 is formed on the first conductive semiconductor layer 20, and a second electrode layer 60 is formed on the current spreading layer 90.
  • the light emitting device according to the second embodiment can be manufactured.
  • the current spreading layer 90 is bonded on the second conductive semiconductor layer 40 by direct wafer bonding or indirect wafer bonding. do. Accordingly, an ohmic contact interface may be formed between the second conductive semiconductor layer 40 and the current spreading layer 90.
  • the method of manufacturing the light emitting device transfers the current spreading layer 90 to the second conductive semiconductor layer 40 by using the temporary substrate 80. Even if the thin layer 90 is formed, the current spreading layer 90 is not damaged or damaged in the bonding process, and may have high electrical conductivity.
  • the growth substrate 10 and the temporary substrate 80 face each other with the current spreading layer 90 interposed therebetween in the process of bonding the current spreading layer 90. Since disposed, the breakage or damage of the current spreading layer 90 due to the difference in thermal expansion coefficient between the growth substrate 10 and the current spreading layer 90 can be alleviated.
  • the temporary substrate 80 may be a substrate having a coefficient of thermal expansion similar to that of the growth substrate 10.
  • the embodiment can be applied to a light emitting device used as a light source.

Landscapes

  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

실시예에 따른 발광 소자는 제1 도전형의 반도체층; 상기 제1 도전형의 반도체층 상에 활성층; 상기 활성층 상에 제2 도전형의 반도체층; 상기 제2 도전형의 반도체층 상에 전류 퍼짐층; 상기 제1 도전형의 반도체층 상에 제1 전극층; 및 상기 전류 퍼짐층 상에 제2 전극층을 포함한다.

Description

발광 소자 및 그 제조방법
본 발명은 발광 소자 및 그 제조방법에 관한 것이다.
최근, 발광 소자로서 발광 다이오드(Light Emitting Diode; LED)가 각광 받고 있다. 발광 다이오드는 전기에너지를 빛에너지로 변환하는 효율이 높고 수명이 평균 5년 이상으로 길기 때문에, 에너지 소모와 유지보수 비용을 크게 절감할 수 있는 장점이 있어 차세대 조명 분야에서 주목받고 있다.
상기 발광 다이오드는 제1 도전형의 반도체층, 활성층 및 제2 도전형의 반도체층을 포함하는 발광 반도체층으로 형성되며, 상기 제1 도전형의 반도체층 및 제2 도전형의 반도체층을 통해 인가되는 전류에 따라 상기 활성층에서 빛을 발생시킨다.
한편, 상기 발광 다이오드에서, 상기 제2 도전형의 반도체층은 낮은 캐리어 농도(carrier concentration) 및 이동도(mobility)로 인하여 상대적으로 높은 면저항을 갖기 때문에, 상기 제2 도전형의 반도체층 상에 오믹 접촉 계면을 형성하는 투명한 전류 퍼짐층이 요구된다.
상기 제2 도전형의 반도체층 상에 ITO(indium tin oxide) 또는 ZnO(zinc oxide)와 같이 오믹 접촉 계면을 형성하는 투명한 전류 퍼짐층을 형성하는 경우, 증착 및 열처리와 같은 후속 공정에 의해 상기 전류 퍼짐층이 오믹 접촉 계면이 아닌 쇼키 접촉 계면을 형성하는 문제가 있다.
따라서, 상기 제2 도전형의 반도체층 상에 전류 퍼짐층을 본딩 방식으로 형성하는 방안이 연구되고 있으나, 단순히 상기 제2 도전형의 반도체층 상에 본딩 방식으로 전류 퍼짐층을 결합하는 경우, 전류 퍼짐층의 두께를 얇게 제작할 수 없어 우수한 전기 전도성을 가질 수 없을 뿐만 아니라 열팽창계수의 차이로 인하여 본딩 과정에서 많은 문제가 발생된다.
실시예는 새로운 구조의 발광 소자 및 그 제조방법을 제공한다.
실시예는 전기적 특성이 향상된 발광 소자 및 그 제조방법을 제공한다.
실시예는 광 효율이 향상된 발광 소자 및 그 제조방법을 제공한다.
실시예에 따른 발광 소자는 제1 도전형의 반도체층; 상기 제1 도전형의 반도체층 상에 활성층; 상기 활성층 상에 제2 도전형의 반도체층; 상기 제2 도전형의 반도체층 상에 전류 퍼짐층; 상기 제1 도전형의 반도체층 상에 제1 전극층; 및 상기 전류 퍼짐층 상에 제2 전극층을 포함한다.
실시예에 따른 발광 소자 제조방법은 성장 기판 상에 제1 도전형의 반도체층, 활성층, 및 제2 도전형의 반도체층이 형성된 제1 구조체가 준비되는 단계; 임시 기판 상에 전류 퍼짐층이 형성된 제2 구조체가 준비되는 단계; 상기 제1 구조체의 제2 도전형의 반도체층과 상기 제2 구조체의 전류 퍼짐층을 웨이퍼 본딩 공정으로 결합하여 복합 구조체를 형성하는 단계; 상기 복합 구조체로부터 상기 임시 기판을 분리하는 단계; 상기 제1 도전형의 반도체층 상에 제1 전극층을 형성하는 단계; 및 상기 전류 퍼짐층 상에 제2 전극층을 형성하는 단계를 포함한다.
실시예에 따른 발광 소자 제조방법은 성장 기판 상에 제1 도전형의 반도체층, 활성층, 및 제2 도전형의 반도체층이 형성된 제1 구조체가 준비되는 단계; 임시 기판 상에 전류 퍼짐층이 형성된 제2 구조체가 준비되는 단계; 투명성 결합층으로 제3 구조체가 준비되는 단계; 상기 투명성 결합층을 사이에 두고, 상기 제1 구조체의 제2 도전형의 반도체층과 상기 제2 구조체의 전류 퍼짐층을 웨이퍼 본딩 공정으로 결합하여 복합 구조체를 형성하는 단계; 상기 복합 구조체로부터 상기 임시 기판을 분리하는 단계; 상기 제1 도전형의 반도체층 상에 제1 전극층을 형성하는 단계; 및 상기 전류 퍼짐층 상에 제2 전극층을 형성하는 단계를 포함한다.
실시예는 새로운 구조의 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예는 전기적 특성이 향상된 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예는 광 효율이 향상된 발광 소자 및 그 제조방법을 제공할 수 있다.
도 1 내지 도 6은 제1 실시예에 따른 발광 소자 및 그 제조방법을 설명하는 도면.
도 7 내지 도 13은 제2 실시예에 따른 발광 소자 및 그 제조방법을 설명하는 도면.
본 발명에 따른 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1 내지 도 6은 제1 실시예에 따른 발광 소자 및 그 제조방법을 설명하는 도면이다.
먼저, 도 6을 참조하면, 성장 기판(10) 상에 버퍼층(110)이 형성되고, 상기 버퍼층(110) 상에 제1 도전형의 반도체층(20), 활성층(30) 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층이 형성된다. 상기 발광 반도체층은 메사 식각(MESA etching)에 의해 부분적으로 제거되어, 상기 제1 도전형의 반도체층(20)의 일부는 상측방향으로 노출된다.
상기 제2 도전형의 반도체층(40) 상에는 전류 퍼짐층(90)이 본딩되어 형성된다. 그리고, 상기 제1 도전형의 반도체층(20) 상에는 제1 전극층(70)이 형성되고, 상기 전류 퍼짐층(90) 상에는 제2 전극층(60)이 형성된다.
보다 상세히 설명하면, 예를 들어, 상기 성장 기판(10)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 실리콘(Si), 질화알루미늄(AlN), 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 유리(Glass), 또는 갈륨아세나이드(GaAs) 중 어느 하나가 사용될 수 있다.
상기 버퍼층(110)은 상기 제1 도전형의 반도체층(20)을 성장시키기에 앞서, 상기 성장 기판(10) 상에 격자 정합(lattice match)을 위해 형성되며, 예를 들어, InGaN, AlN, SiC, SiCN, 또는 GaN 중 적어도 어느 하나로 형성될 수 있다.
상기 제1 도전형의 반도체층(20), 활성층(30) 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층은 그룹 3족 질화물계 반도체 물질로 형성될 수 있으며, 예를 들어, 상기 제1 도전형의 반도체층(20)은 Si와 같은 n형 불순물을 포함하는 질화갈륨층으로 형성될 수 있고, 상기 제2 도전형의 반도체층(40)은 Mg 또는 Zn과 같은 p형 불순물을 포함하는 질화갈륨층으로 형성될 수 있다. 또한, 상기 활성층(30)은 전자와 정공이 재결합하여 빛을 발생시키는 층으로 예를 들어, InGaN, AlGaN, GaN, 또는 AlInGaN 중 어느 하나를 포함하여 형성될 수 있으며, 상기 활성층(30)을 사용되는 물질의 종류에 따라 상기 발광소자에서 방출되는 빛의 파장이 결정된다.
상기 활성층(30) 및 제2 도전형의 반도체층(40)은 상기 제1 도전형의 반도체층(20)의 일부 영역 상에 형성된다. 즉, 상기 제1 도전형의 반도체층(20)의 일부 영역은 상기 활성층(30)과 수직 방향에서 오버랩된다.
비록 도시되지는 않았으나, 상기 제2 도전형의 반도체층(40) 상에는 계면 개질층(interface modification layer)이 더 형성될 수도 있다.
상기 계면 개질층은 슈퍼래티스 구조(supperlattice structure), 제1 도전형의 불순물이 주입된 InGaN, GaN, AlInN, AlN, InN, 또는 AlGaN 중 어느 하나, 제2 도전형의 불순물이 주입된 InGaN, GaN, AlInN, AlN, InN, 또는 AlGaN 중 어느 하나, 또는 질소 극성으로 형성된 표면(nitrogen-polar surface)을 갖는 그룹 3족 질화물계 중 어느 하나로 형성될 수 있다. 특히, 상기 슈퍼래티스 구조로 형성된 계면 개질층은 그룹 2족, 3족, 또는 4족 원소 성분을 포함하는 질화물(nitride) 또는 탄소 질화물(carbon nitride)로 형성될 수 있다.
상기 전류 퍼짐층(90)은 상기 제2 도전형의 반도체층(40)에 본딩되어 결합된다. 상기 전류 퍼짐층(90)은 광 투과율이 높은 전기 전도성 산화물, 전기 전도성 질화물, 또는 전기 전도성 질소산화물 중 어느 하나로 형성될 수 있다.
예를 들어, 상기 전기 전도성 산화물은 ITO, SnO2, In2O3, ZnO, 또는 MgZnO 중 어느 하나가 될 수 있고, 상기 전기 전도성 질화물은 TiN, CrN, InGaN, GaN, InN, AlGaN, 또는 AlInGaN 중 어느 하나가 될 수 있으며, 상기 전기 전도성 질소산화물은 ITON, ZnON, 또는 TiON 중 어느 하나가 될 수 있다. 또한, 상기 전류 퍼짐층(90)에는 저항을 낮추고 전기 전도도를 향상시키기 위하여 불순물이 도핑될 수 있다.
상기 전류 퍼짐층(90)은 10-2 Ω㎝ 이하의 전기저항을 갖는 전기 전도성 박막으로 형성된 단층(single layer) 또는 다층(multi-layer) 구조로 형성될 수 있고, 단결정의 무극성 표면 정방정계, 양성 극성 표면 육방정계, 음성 극성 표면 육방정계, 또는 혼합된 극성 표면 육방정계로 형성될 수 있으며, 다결정(poly-crystal) 또는 비정질(amorphous)인 전기 전도체 박막으로 형성될 수도 있다.
또한, 상기 전류 퍼짐층(90)은 다수 캐리어인 전자(electron) 또는 정공(hole) 전하에 무관하게 우수한 전기 전도성(conducting) 또는 반도성(semi-conducting)을 가질 수도 있다.
비록 도시되지는 않았으나, 상기 전류 퍼짐층(90)의 상면에는 상기 활성층(30)에서 방출된 광이 효과적으로 추출될 수 있도록 요철 형태의 광 추출 구조가 형성될 수도 있다.
또한, 상기 전류 퍼짐층(90) 상에는 전기 전도성 이종물질, 형광성 물질, 비반사성 물질, 광 필터링 물질과 같은 기능성 박막층(functional thin film layer)를 형성할 수 있으며, 상기 기능성 박막층을 형성하기 전 상기 전류 퍼짐층(90) 상에 요철 구조를 형성하거나 상기 기능성 박막층의 상면에 요철 구조를 형성할 수도 있다.
상기 제1 전극층(70)은 상기 제1 도전형의 반도체층(20)과 오믹 접촉 계면을 형성하고, 상기 제2 전극층(60)은 상기 전류 퍼짐층(90)과 쇼키 접촉 계면을 형성한다.
이하에서는 도 1 내지 도 6을 참조하여 제1 실시예에 따른 발광 소자 제조방법을 설명한다.
도 1을 참조하면, 성장 기판(10) 상에 버퍼층(110)을 형성하고, 상기 버퍼층(110) 상에 제1 도전형의 반도체층(20), 활성층(30), 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층을 형성하여 제1 구조체를 준비한다. 비록 도시되지는 않았으나, 상기 제2 도전형의 반도체층(40) 상에는 계면 개질층(interface modification layer)이 더 형성될 수도 있다.
도 2를 참조하면, 임시 기판(80)상이 전류 퍼짐층(90)을 형성하여 제2 구조체를 준비한다.
예를 들어, 상기 임시 기판(80)은 광학적으로 투명한 사파이어(sapphire), 유리(glass), 질화알루미늄(aluminum nitride), 실리콘카바이드(SiC), 아연산화물(ZnO), 갈륨아세나이드(GaAs), 실리콘(Si), 저매니움(Ge), 또는 실리콘저매니움(SiGe) 중 어느 하나가 사용될 수도 있다.
비록 도시되지는 않았으나, 상기 임시 기판(80)과 전류 퍼짐층(90) 사이에는 희생 분리층(미도시)이 형성될 수도 있다.
상기 희생 분리층은 레이저 빔이 조사됨에 따라 열-화학 분해 반응을 일으키는 ZnO를 포함하는 2-6족 화합물, GaN을 포함하는 3-5족 화합물, ITO, PZT, 또는 SU-8 중 어느 하나로 형성되거나, 습식 용액에서 빠르게 용해되는 Al, Au, Ag, Cr, Ti, In, Sn, Zn, Pd, Pt, Ni, Mo, W, CrN, TiN, In2O3, SnO2, NiO, RuO2, IrO2, SiO2, 또는 SiNx 중 어느 하나로 형성될 수 있다.
도 3을 참조하면, 상기 제1 구조체와 상기 제2 구조체를 직접적인 웨이퍼 결합(direct wafer bonding) 공정을 이용하여 결합한다. 즉, 상기 전류 퍼짐층(90)과 상기 제2 도전형의 반도체층(40)을 본딩하여 복합 구조체를 형성한다.
상기 복합 구조체를 형성하는 공정은 900℃ 이하의 온도 및 정역학 압력(hydrostatic pressure)에 의한 웨이퍼 결합(wafer bonding) 공정이 될 수 있다.
상기 제2 도전형의 반도체층(40)과 상기 전류 퍼짐층(90) 사이에 오믹 접촉 계면을 형성하기 위하여, 상기 복합 구조체를 형성하기 전에 상기 전류 퍼짐층(90)과 상기 제2 도전형의 반도체층(40)에 대해 적절한 온도 및 가스 분위기에서 어닐링을 하거나, 용액 또는 플라즈마를 통해 표면처리를 할 수 있다. 또한 상기 복합 구조체를 형성한 후에도 어닐링을 하거나 표면처리하는 것도 가능하다.
도 4를 참조하면, 상기 복합 구조체로부터 상기 임시 기판(80)을 분리한다.
상기 임시 기판(80)은 화학적 습식 에칭(CLO: Chemical Lift Off), 화학 기계적 연마(CMP: Chemical Mechanical Polishing), 레이저 리프트 오프(LLO: Laser Lift Off) 중 적어도 어느 하나의 공정에 의해 분리될 수 있다.
상기 임시 기판(80)의 분리 방법은 상기 임시 기판(80)의 종류에 따라 선택될 수 있으며, 상기 임시 기판(80)과 전류 퍼짐층(90) 사이에 희생 분리층(미도시)이 형성된 경우, 상기 희생 분리층은 상기 임시 기판(80)의 분리를 돕는 역할을 한다.
도 5를 참조하면, 상기 전류 퍼짐층(90), 제2 도전형의 반도체층(40), 활성층(30), 제1 도전형의 반도체층(20)을 선택적으로 식각하여 상기 제1 도전형의 반도체층(20)이 부분적으로 노출되도록 한다.
다른 예로서, 상기 제2 구조체를 준비할 때, 도 5에 도시된 바와 같은 크기를 갖도록 상기 전류 퍼짐층(90)을 형성한 후, 도 3과 같이 복합 구조체를 형성하고 상기 임시 기판(80)을 분리하는 것도 가능하다.
한편, 비록 도시되지는 않았으나, 상기 전류 퍼짐층(90)의 상면에는 상기 활성층(30)에서 방출된 광이 효과적으로 추출될 수 있도록 요철 형태의 광 추출 구조를 형성하는 공정 또는 상기 전류 퍼짐층(90) 상에는 상기 기능성 박막층(미도시)을 형성하는 공정이 더 추가될 수도 있다.
도 6을 참조하면, 상기 제1 도전형의 반도체층(20) 상에 제1 전극층(70)을 형성하고, 상기 전류 퍼짐층(90) 상에 제2 전극층(60)을 형성한다.
따라서, 제1 실시예에 따른 발광 소자가 제조될 수 있다.
도 7 내지 도 13은 제2 실시예에 따른 발광 소자 및 그 제조방법을 설명하는 도면이다.
먼저, 도 13을 참조하면, 성장 기판(10) 상에 버퍼층(110)이 형성되고, 상기 버퍼층(110) 상에 제1 도전형의 반도체층(20), 활성층(30) 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층이 형성된다. 상기 발광 반도체층은 메사 식각(MESA etching)에 의해 부분적으로 제거되어, 상기 제1 도전형의 반도체층(20)의 일부는 상측방향으로 노출된다.
상기 제2 도전형의 반도체층(40) 상에는 투명성 결합층(120)과 전류 퍼짐층(90)이 본딩되어 형성된다. 그리고, 상기 제1 도전형의 반도체층(20) 상에는 제1 전극층(70)이 형성되고, 상기 전류 퍼짐층(90) 상에는 제2 전극층(60)이 형성된다.
보다 상세히 설명하면, 예를 들어, 상기 성장 기판(10)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 실리콘(Si), 질화알루미늄(AlN), 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 유리(Glass), 또는 갈륨아세나이드(GaAs) 중 어느 하나가 사용될 수 있다.
상기 버퍼층(110)은 상기 제1 도전형의 반도체층(20)을 성장시키기에 앞서, 상기 성장 기판(10) 상에 격자 정합(lattice match)을 위해 형성되며, 예를 들어, InGaN, AlN, SiC, SiCN, 또는 GaN 중 적어도 어느 하나로 형성될 수 있다.
상기 제1 도전형의 반도체층(20), 활성층(30) 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층은 그룹 3족 질화물계 반도체 물질로 형성될 수 있으며, 예를 들어, 상기 제1 도전형의 반도체층(20)은 Si와 같은 n형 불순물을 포함하는 질화갈륨층으로 형성될 수 있고, 상기 제2 도전형의 반도체층(40)은 Mg 또는 Zn과 같은 p형 불순물을 포함하는 질화갈륨층으로 형성될 수 있다. 또한, 상기 활성층(30)은 전자와 정공이 재결합하여 빛을 발생시키는 층으로 예를 들어, InGaN, AlGaN, GaN, 또는 AlInGaN 중 어느 하나를 포함하여 형성될 수 있으며, 상기 활성층(30)을 사용되는 물질의 종류에 따라 상기 발광소자에서 방출되는 빛의 파장이 결정된다.
상기 활성층(30) 및 제2 도전형의 반도체층(40)은 상기 제1 도전형의 반도체층(20)의 일부 영역 상에 형성된다. 즉, 상기 제1 도전형의 반도체층(20)의 일부 영역은 상기 활성층(30)과 수직 방향에서 오버랩된다.
비록 도시되지는 않았으나, 상기 제2 도전형의 반도체층(40) 상에는 계면 개질층(interface modification layer)이 더 형성될 수도 있다.
상기 계면 개질층은 슈퍼래티스 구조(supperlattice structure), 제1 도전형의 불순물이 주입된 InGaN, GaN, AlInN, AlN, InN, 또는 AlGaN 중 어느 하나, 제2 도전형의 불순물이 주입된 InGaN, GaN, AlInN, AlN, InN, 또는 AlGaN 중 어느 하나, 또는 질소 극성으로 형성된 표면(nitrogen-polar surface)을 갖는 그룹 3족 질화물계 중 어느 하나로 형성될 수 있다. 특히, 상기 슈퍼래티스 구조로 형성된 계면 개질층은 그룹 2족, 3족, 또는 4족 원소 성분을 포함하는 질화물(nitride) 또는 탄소 질화물(carbon nitride)로 형성될 수 있다.
상기 투명성 결합층(120)은 광 투과율이 높은 전기 전도성 물질로 형성될 수 있으며, 예를 들어, 상기 투명성 결합층(120)은 ITO, ZnO, IZO(indium zinc oxide), ZITO(zinc indium tin oxide), In2O3, SnO2, Sn, Zn, In, Ni, Au, Ru, Ir, NiO, Ag, Pt, Pd, PdO, IrO2, RuO2, Ti, TiN, Cr, 또는 CrN 중 적어도 어느 하나가 단층 또는 다층 구조로 형성될 수 있다.
상기 투명성 결합층(120)은 상기 제2 도전형의 반도체층(40)과 전류 퍼짐층(90) 사이에 기계적 결합력을 강화시켜주며, 상기 제2 도전형의 반도체층(40)과 오믹 접촉 계면을 형성한다.
상기 전류 퍼짐층(90)은 상기 투명성 결합층(120)을 매개로 상기 제2 도전형의 반도체층(40)에 결합된다. 상기 전류 퍼짐층(90)은 광 투과율이 높은 전기 전도성 산화물, 전기 전도성 질화물, 또는 전기 전도성 질소산화물 중 어느 하나로 형성될 수 있다.
예를 들어, 상기 전기 전도성 산화물은 ITO, SnO2, In2O3, ZnO, 또는 MgZnO 중 어느 하나가 될 수 있고, 상기 전기 전도성 질화물은 TiN, CrN, InGaN, GaN, InN, AlGaN, 또는 AlInGaN 중 어느 하나가 될 수 있으며, 상기 전기 전도성 질소산화물은 ITON, ZnON, 또는 TiON 중 어느 하나가 될 수 있다. 또한, 상기 전류 퍼짐층(90)에는 저항을 낮추고 전기 전도도를 향상시키기 위하여 불순물이 도핑될 수 있다.
상기 전류 퍼짐층(90)은 10-2 Ω㎝ 이하의 전기저항을 갖는 전기 전도성 박막으로 형성된 단층(single layer) 또는 다층(multi-layer) 구조로 형성될 수 있고, 단결정의 무극성 표면 정방정계, 양성 극성 표면 육방정계, 음성 극성 표면 육방정계, 또는 혼합된 극성 표면 육방정계로 형성될 수 있으며, 다결정(poly-crystal) 또는 비정질(amorphous)인 전기 전도체 박막으로 형성될 수도 있다.
또한, 상기 전류 퍼짐층(90)은 다수 캐리어인 전자(electron) 또는 정공(hole) 전하에 무관하게 우수한 전기 전도성(conducting) 또는 반도성(semi-conducting)을 가질 수도 있다.
비록 도시되지는 않았으나, 상기 전류 퍼짐층(90)의 상면에는 상기 활성층(30)에서 방출된 광이 효과적으로 추출될 수 있도록 요철 형태의 광 추출 구조가 형성될 수도 있다.
또한, 상기 전류 퍼짐층(90) 상에는 전기 전도성 이종물질, 형광성 물질, 비반사성 물질, 광 필터링 물질과 같은 기능성 박막층(functional thin film layer)를 형성할 수 있으며, 상기 기능성 박막층을 형성하기 전 상기 전류 퍼짐층(90) 상에 요철 구조를 형성하거나 상기 기능성 박막층의 상면에 요철 구조를 형성할 수도 있다.
상기 제1 전극층(70)은 상기 제1 도전형의 반도체층(20)과 오믹 접촉 계면을 형성하고, 상기 제2 전극층(60)은 상기 전류 퍼짐층(90)과 쇼키 접촉 계면을 형성한다.
이하에서는 도 7 내지 도 13을 참조하여 제2 실시예에 따른 발광 소자 제조방법을 설명한다.
도 7을 참조하면, 성장 기판(10) 상에 버퍼층(110)을 형성하고, 상기 버퍼층(110) 상에 제1 도전형의 반도체층(20), 활성층(30), 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층을 형성하여 제1 구조체를 준비한다. 비록 도시되지는 않았으나, 상기 제2 도전형의 반도체층(40) 상에는 계면 개질층(interface modification layer)이 더 형성될 수도 있다.
도 8을 참조하면, 임시 기판(80)상이 전류 퍼짐층(90)을 형성하여 제2 구조체를 준비한다.
예를 들어, 상기 임시 기판(80)은 광학적으로 투명한 사파이어(sapphire), 유리(glass), 질화알루미늄(aluminum nitride), 실리콘카바이드(SiC), 아연산화물(ZnO), 갈륨아세나이드(GaAs), 실리콘(Si), 저매니움(Ge), 또는 실리콘저매니움(SiGe) 중 어느 하나가 사용될 수도 있다.
비록 도시되지는 않았으나, 상기 임시 기판(80)과 전류 퍼짐층(90) 사이에는 희생 분리층(미도시)이 형성될 수도 있다.
상기 희생 분리층은 레이저 빔이 조사됨에 따라 열-화학 분해 반응을 일으키는 ZnO를 포함하는 2-6족 화합물, GaN을 포함하는 3-5족 화합물, ITO, PZT, 또는 SU-8 중 어느 하나로 형성되거나, 습식 용액에서 빠르게 용해되는 Al, Au, Ag, Cr, Ti, In, Sn, Zn, Pd, Pt, Ni, Mo, W, CrN, TiN, In2O3, SnO2, NiO, RuO2, IrO2, SiO2, 또는 SiNx 중 어느 하나로 형성될 수 있다.
도 9를 참조하면, 투명성 결합층(120)으로 제3 구조체를 준비한다.
도 10을 참조하면, 상기 제3 구조체를 매개로 상기 제1 구조체와 상기 제2 구조체를 간접적인 웨이퍼 결합(indirect wafer bonding) 공정을 이용하여 결합한다. 즉, 상기 전류 퍼짐층(90)과 상기 투명성 결합층(120)을 본딩하여 결합하고, 상기 투명성 결합층(120)과 상기 제2 도전형의 반도체층(40)을 본딩하여 결합함으로써 복합 구조체를 형성한다.
상기 복합 구조체를 형성하는 공정은 900℃ 이하의 온도 및 정역학 압력(hydrostatic pressure)에 의한 웨이퍼 결합(wafer bonding) 공정이 될 수 있다.
상기 제2 도전형의 반도체층(40)과 상기 전류 퍼짐층(90) 사이에 오믹 접촉 계면을 형성하기 위하여, 상기 복합 구조체를 형성하기 전에 상기 전류 퍼짐층(90)과 상기 제2 도전형의 반도체층(40)에 대해 적절한 온도 및 가스 분위기에서 어닐링을 하거나, 용액 또는 플라즈마를 통해 표면처리를 할 수 있다. 또한 상기 복합 구조체를 형성한 후에도 어닐링을 하거나 표면처리하는 것도 가능하다.
도 11을 참조하면, 상기 복합 구조체로부터 상기 임시 기판(80)을 분리한다.
상기 임시 기판(80)은 화학적 습식 에칭(CLO: Chemical Lift Off), 화학 기계적 연마(CMP: Chemical Mechanical Polishing), 레이저 리프트 오프(LLO: Laser Lift Off) 중 적어도 어느 하나의 공정에 의해 분리될 수 있다.
상기 임시 기판(80)의 분리 방법은 상기 임시 기판(80)의 종류에 따라 선택될 수 있으며, 상기 임시 기판(80)과 전류 퍼짐층(90) 사이에 희생 분리층(미도시)이 형성된 경우, 상기 희생 분리층은 상기 임시 기판(80)의 분리를 돕는 역할을 한다.
도 12를 참조하면, 상기 전류 퍼짐층(90), 투명성 결합층(120), 제2 도전형의 반도체층(40), 활성층(30), 제1 도전형의 반도체층(20)을 선택적으로 식각하여 상기 제1 도전형의 반도체층(20)이 부분적으로 노출되도록 한다.
다른 예로서, 상기 제2 구조체 및 제3 구조체를 준비할 때, 도 12에 도시된 바와 같은 크기를 갖도록 상기 전류 퍼짐층(90) 및 투명성 결합층(120)을 형성한 후, 도 10과 같이 복합 구조체를 형성하고 상기 임시 기판(80)을 분리하는 것도 가능하다.
한편, 비록 도시되지는 않았으나, 상기 전류 퍼짐층(90)의 상면에는 상기 활성층(30)에서 방출된 광이 효과적으로 추출될 수 있도록 요철 형태의 광 추출 구조를 형성하는 공정 또는 상기 전류 퍼짐층(90) 상에는 상기 기능성 박막층(미도시)을 형성하는 공정이 더 추가될 수도 있다.
도 13을 참조하면, 상기 제1 도전형의 반도체층(20) 상에 제1 전극층(70)을 형성하고, 상기 전류 퍼짐층(90) 상에 제2 전극층(60)을 형성한다.
따라서, 제2 실시예에 따른 발광 소자가 제조될 수 있다.
실시예들에 따른 발광 소자 제조방법은 제2 도전형의 반도체층(40) 상에 전류 퍼짐층(90)을 직접적인 웨이퍼 본딩(direct wafer bonding) 또는 간접적인 웨이퍼 본딩(indirect wafer bonding) 방법으로 결합한다. 따라서, 상기 제2 도전형의 반도체층(40)과 전류 퍼짐층(90) 사이에 오믹 접촉 계면을 형성할 수 있다.
또한, 실시예들에 따른 발광 소자 제조방법은 상기 임시 기판(80)을 사용하여 상기 전류 퍼짐층(90)을 상기 제2 도전형의 반도체층(40)에 전이시키기 때문에, 상기 전류 퍼짐층(90)을 얇게 형성하여도 본딩 과정에서 상기 전류 퍼짐층(90)이 파손되거나 손상되지 않으며, 높은 전기 전도도를 가질 수 있다.
또한, 실시예들에 따른 발광 소자 제조방법은 상기 전류 퍼짐층(90)을 본딩하는 과정에서 상기 전류 퍼짐층(90)을 사이에 두고 상기 성장 기판(10)과 임시 기판(80)이 대향하여 배치되므로, 상기 성장 기판(10)과 전류 퍼짐층(90) 사이의 열팽창계수 차이에 의한 상기 전류 퍼짐층(90)의 파손 또는 손상을 완화할 수 있다. 이때, 상기 임시 기판(80)은 상기 성장 기판(10)과 유사한 열팽창계수를 가진 기판이 선택될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
실시예는 광원으로 사용되는 발광 소자에 적용될 수 있다.

Claims (15)

  1. 제1 도전형의 반도체층;
    상기 제1 도전형의 반도체층 상에 활성층;
    상기 활성층 상에 제2 도전형의 반도체층;
    상기 제2 도전형의 반도체층 상에 전류 퍼짐층;
    상기 제1 도전형의 반도체층 상에 제1 전극층; 및
    상기 전류 퍼짐층 상에 제2 전극층을 포함하는 발광 소자.
  2. 제 1항에 있어서,
    상기 제2 도전형의 반도체층과 상기 전류 퍼짐층 사이에 투명성 결합층을 포함하는 발광 소자.
  3. 제 1항에 있어서,
    상기 제1 도전형의 반도체층 아래에 성장 기판을 포함하는 발광 소자.
  4. 제 1항에 있어서,
    상기 전류 퍼짐층은 광 투과성을 갖는 전기 전도성 산화물, 전기 전도성 질화물, 또는 전기 전도성 질소산화물 중 어느 하나로 형성되는 발광 소자.
  5. 제 4항에 있어서,
    상기 전기 전도성 산화물은 ITO, SnO2, In2O3, ZnO, 또는 MgZnO 중 어느 하나이고, 상기 전기 전도성 질화물은 TiN, CrN, InGaN, GaN, InN, AlGaN, 또는 AlInGaN 중 어느 하나이고, 상기 전기 전도성 질소산화물은 ITON, ZnON, 또는 TiON 중 어느 하나인 발광 소자.
  6. 제 2항에 있어서,
    상기 투명성 결합층은 ITO, ZnO, IZO(indium zinc oxide), ZITO(zinc indium tin oxide), In2O3, SnO2, Sn, Zn, In, Ni, Au, Ru, Ir, NiO, Ag, Pt, Pd, PdO, IrO2, RuO2, Ti, TiN, Cr, 또는 CrN 중 적어도 어느 하나가 단층 또는 다층 구조로 형성되는 발광 소자.
  7. 성장 기판 상에 제1 도전형의 반도체층, 활성층, 및 제2 도전형의 반도체층이 형성된 제1 구조체가 준비되는 단계;
    임시 기판 상에 전류 퍼짐층이 형성된 제2 구조체가 준비되는 단계;
    상기 제1 구조체의 제2 도전형의 반도체층과 상기 제2 구조체의 전류 퍼짐층을 웨이퍼 본딩 공정으로 결합하여 복합 구조체를 형성하는 단계;
    상기 복합 구조체로부터 상기 임시 기판을 분리하는 단계;
    상기 제1 도전형의 반도체층 상에 제1 전극층을 형성하는 단계; 및
    상기 전류 퍼짐층 상에 제2 전극층을 형성하는 단계를 포함하는 발광 소자 제조방법.
  8. 제 7항에 있어서,
    상기 제2 도전형의 반도체층, 활성층 및 제1 도전형의 반도체층을 선택적으로 제거하여 상기 제1 도전형의 반도체층이 노출되도록 하는 단계를 포함하는 발광 소자 제조방법.
  9. 제 7항에 있어서,
    상기 전류 퍼짐층을 형성하기 전 상기 임시 기판 상에 희생 분리층을 형성하는 단계를 포함하는 발광 소자 제조방법.
  10. 제 7항에 있어서,
    상기 전류 퍼짐층은 광 투과성을 갖는 전기 전도성 산화물, 전기 전도성 질화물, 또는 전기 전도성 질소산화물 중 어느 하나로 형성되는 발광 소자 제조방법.
  11. 성장 기판 상에 제1 도전형의 반도체층, 활성층, 및 제2 도전형의 반도체층이 형성된 제1 구조체가 준비되는 단계;
    임시 기판 상에 전류 퍼짐층이 형성된 제2 구조체가 준비되는 단계;
    투명성 결합층으로 제3 구조체가 준비되는 단계;
    상기 투명성 결합층을 사이에 두고, 상기 제1 구조체의 제2 도전형의 반도체층과 상기 제2 구조체의 전류 퍼짐층을 웨이퍼 본딩 공정으로 결합하여 복합 구조체를 형성하는 단계;
    상기 복합 구조체로부터 상기 임시 기판을 분리하는 단계;
    상기 제1 도전형의 반도체층 상에 제1 전극층을 형성하는 단계; 및
    상기 전류 퍼짐층 상에 제2 전극층을 형성하는 단계를 포함하는 발광 소자 제조방법.
  12. 제 11항에 있어서,
    상기 제2 도전형의 반도체층, 활성층 및 제1 도전형의 반도체층을 선택적으로 제거하여 상기 제1 도전형의 반도체층이 노출되도록 하는 단계를 포함하는 발광 소자 제조방법.
  13. 제 11항에 있어서,
    상기 전류 퍼짐층을 형성하기 전 상기 임시 기판 상에 희생 분리층을 형성하는 단계를 포함하는 발광 소자 제조방법.
  14. 제 11항에 있어서,
    상기 전류 퍼짐층은 광 투과성을 갖는 전기 전도성 산화물, 전기 전도성 질화물, 또는 전기 전도성 질소산화물 중 어느 하나로 형성되는 발광 소자 제조방법.
  15. 제 11항에 있어서,
    상기 투명성 결합층은 ITO, ZnO, IZO(indium zinc oxide), ZITO(zinc indium tin oxide), In2O3, SnO2, Sn, Zn, In, Ni, Au, Ru, Ir, NiO, Ag, Pt, Pd, PdO, IrO2, RuO2, Ti, TiN, Cr, 또는 CrN 중 적어도 어느 하나가 단층 또는 다층 구조로 형성되는 발광 소자 제조방법.
PCT/KR2009/001824 2008-04-08 2009-04-08 발광 소자 및 그 제조방법 Ceased WO2009125983A2 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/936,800 US20110147786A1 (en) 2008-04-08 2009-04-08 Light-emitting device and manufacturing method thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020080032407A KR101534845B1 (ko) 2008-04-08 2008-04-08 고성능의 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR10-2008-0032406 2008-04-08
KR10-2008-0032407 2008-04-08
KR20080032406A KR101510383B1 (ko) 2008-04-08 2008-04-08 고성능의 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법

Publications (2)

Publication Number Publication Date
WO2009125983A2 true WO2009125983A2 (ko) 2009-10-15
WO2009125983A3 WO2009125983A3 (ko) 2010-01-21

Family

ID=41162396

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2009/001824 Ceased WO2009125983A2 (ko) 2008-04-08 2009-04-08 발광 소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US20110147786A1 (ko)
WO (1) WO2009125983A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479698B (zh) * 2009-06-12 2015-04-01 晶元光電股份有限公司 光電元件
US9396933B2 (en) * 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
US20140203287A1 (en) * 2012-07-21 2014-07-24 Invenlux Limited Nitride light-emitting device with current-blocking mechanism and method for fabricating the same
US10439106B2 (en) * 2015-06-30 2019-10-08 International Business Machines Corporation Light emitting diode with ZnO emitter
FR3064109B1 (fr) * 2017-03-20 2025-03-14 Commissariat Energie Atomique Structure a nanofils et procede de realisation d'une telle structure
CN108493235A (zh) * 2018-03-23 2018-09-04 电子科技大学 一种基于Mo/ZnON/Mo的MSM结构及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017774A (en) * 1995-12-24 2000-01-25 Sharp Kabushiki Kaisha Method for producing group III-V compound semiconductor and fabricating light emitting device using such semiconductor
JP3700872B2 (ja) * 1995-12-28 2005-09-28 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置およびその製造方法
JP2768343B2 (ja) * 1996-02-14 1998-06-25 日本電気株式会社 窒化ｉｉｉ族化合物半導体の結晶成長方法
JPH11135834A (ja) * 1997-10-27 1999-05-21 Matsushita Electric Ind Co Ltd 発光ダイオード装置及びその製造方法
JP4304759B2 (ja) * 1999-04-27 2009-07-29 沖電気工業株式会社 発光ダイオードアレイ装置
JP3720341B2 (ja) * 2003-02-12 2005-11-24 ローム株式会社 半導体発光素子
KR20050063493A (ko) * 2003-12-22 2005-06-28 주식회사 옵토웨이퍼테크 웨이퍼 본딩을 이용한 반도체 발광소자 및 그 제조 방법
KR100513349B1 (ko) * 2004-05-31 2005-09-07 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20060057855A (ko) * 2004-11-24 2006-05-29 삼성전기주식회사 ＧａＮ 계 화합물 반도체 발광소자 및 그 제조방법
TWI331816B (en) * 2007-04-03 2010-10-11 Advanced Optoelectronic Tech Semiconductor light-emitting device

Also Published As

Publication number Publication date
WO2009125983A3 (ko) 2010-01-21
US20110147786A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
WO2009120011A2 (ko) 발광소자 및 그 제조방법
WO2009120044A2 (ko) 발광소자 및 그 제조방법
WO2009145465A2 (ko) 발광 소자 및 그 제조방법
WO2009145502A2 (ko) 발광 소자
WO2009145483A2 (ko) 발광 소자 및 그 제조방법
WO2009125953A2 (ko) 발광 소자
WO2009134095A2 (ko) 발광 소자 및 그 제조방법
WO2010044645A2 (en) Semiconductor light emitting device and method for manufacturing the same
WO2009128669A2 (ko) 발광 소자 및 그 제조방법
WO2009123401A1 (ko) 발광소자 및 그 제조방법
WO2010101332A1 (ko) 발광소자
WO2010044642A2 (en) Semiconductor light emitting device and method for manufacturing the same
WO2009131319A2 (ko) 반도체 발광소자
WO2009131401A2 (ko) 발광 소자 및 그 제조방법
WO2009131335A2 (ko) 반도체 발광소자
WO2012023662A1 (ko) 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
WO2017155284A1 (ko) 반도체 소자, 표시패널 및 표시패널 제조방법
WO2009136719A2 (ko) 발광 소자 및 그 제조방법
WO2010095785A1 (ko) 발광소자 및 발광소자 패키지
WO2009116830A2 (ko) 반도체 소자 및 그 제조방법
WO2009126010A2 (ko) 발광 소자
WO2009125983A2 (ko) 발광 소자 및 그 제조방법
WO2017014512A1 (ko) 발광 소자
WO2013015472A1 (ko) 반도체 발광소자 및 그 제조방법
WO2010055987A1 (ko) 산화갈륨 기반 기판 제조방법, 발광소자 및 발광소자 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09730657

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12936800

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 09730657

Country of ref document: EP

Kind code of ref document: A2