WO2010087288A1 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
WO2010087288A1
WO2010087288A1 PCT/JP2010/050818 JP2010050818W WO2010087288A1 WO 2010087288 A1 WO2010087288 A1 WO 2010087288A1 JP 2010050818 W JP2010050818 W JP 2010050818W WO 2010087288 A1 WO2010087288 A1 WO 2010087288A1
Authority
WO
WIPO (PCT)
Prior art keywords
register unit
multiplication
unit
charge
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/050818
Other languages
English (en)
French (fr)
Inventor
久則 鈴木
康人 米田
慎一郎 ▲高▼木
堅太郎 前田
村松　雅治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to KR1020117007770A priority Critical patent/KR101675605B1/ko
Priority to US13/144,741 priority patent/US9609247B2/en
Priority to CN201080006335.4A priority patent/CN102301696B/zh
Priority to EP10735757.6A priority patent/EP2385696B1/en
Publication of WO2010087288A1 publication Critical patent/WO2010087288A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/151—Geometry or disposition of pixel elements, address lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements

Definitions

  • the present invention relates to a charge multiplying solid-state imaging device such as an EM-CCD.
  • a CCD Charge-Coupled Device
  • EM-CCD Electro CCD
  • Multiplying (-CCD)
  • This type of solid-state imaging device includes a plurality of photodiodes and the like, and in addition to an imaging region that generates charges according to the amount of incident light and an output register unit that reads the charges in the imaging region, the read charges are multiplied.
  • a multiplication register section is provided, and a weak light image can be captured by using the charge multiplication action of the multiplication register section.
  • Patent Documents 1 and 2 disclose this type of solid-state imaging device.
  • the solid-state imaging devices described in Patent Documents 1 and 2 control the multiplication factor (gain) of the multiplication register unit based on the output of the multiplication register unit, that is, feedback control of the multiplication factor of the multiplication register unit I do.
  • the current timing is determined based on the output of the multiplication register unit obtained at the previous timing.
  • the multiplication factor of the multiplication register unit is controlled. That is, the multiplication factor of the multiplication register unit is controlled with respect to the incident light amount at the current read position based on the incident light amount at the previous read position in the imaging region. Therefore, the multiplication factor of the multiplication register unit cannot be appropriately controlled with respect to the incident light amount at the current reading position, and the dynamic range of the solid-state imaging device cannot be appropriately adapted to the intensity distribution of the incident light. .
  • an object of the present invention is to provide a solid-state imaging device capable of appropriately controlling the multiplication factor of the multiplication register unit.
  • the solid-state imaging device of the present invention is a charge multiplication type solid-state imaging device, wherein an imaging region that generates charges according to the amount of incident light, an output register unit that receives charges from the imaging region, and a charge from the output register unit.
  • a multiplication register unit for multiplication is provided, and feedforward control of the multiplication factor of the multiplication register unit is performed in accordance with the amount of charge from the imaging region.
  • the feedforward control of the multiplication factor of the multiplication register unit is performed according to the amount of charge from the imaging region, that is, the multiplication factor of the multiplication register unit is controlled in real time.
  • the multiplication factor of the multiplication register unit can be appropriately controlled with respect to the amount of incident light at the current reading position. Therefore, the dynamic range of the solid-state imaging device can be appropriately adapted to the intensity distribution of incident light.
  • the solid-state imaging device described above includes a detection unit that detects the amount of charge input to the multiplication register unit, and a control that performs feedforward control of the multiplication factor of the multiplication register unit according to the amount of charge detected by the detection unit May be further included.
  • the solid-state imaging device includes a detection register unit that receives charges from the imaging region, a control unit that performs feedforward control of the multiplication factor of the multiplication register unit according to the amount of charge output from the detection register unit, May be further provided.
  • a detection register unit that receives charges from the imaging region
  • a control unit that performs feedforward control of the multiplication factor of the multiplication register unit according to the amount of charge output from the detection register unit, May be further provided.
  • the above-described solid-state imaging device further includes a delay register unit that is disposed between the output register unit and the multiplication register unit and delays the transfer of charges from the output register unit to the multiplication register unit.
  • the above-described solid-state imaging device further includes a delay register unit that is disposed between the detection unit and the multiplication register unit and delays transfer of charge from the detection unit to the multiplication register unit.
  • the delay register unit delays the transfer of the charge to the multiplication register unit, even if the control speed of the control unit is low, the charge is not received before the current read charge is input.
  • the multiplication factor of the multiplication register unit can be appropriately controlled according to the amount.
  • control unit may control the multiplication factor of the multiplication register unit according to any one of the maximum value, the minimum value, and the average value of the charge amount detected by the detection unit.
  • control unit described above may control the multiplication factor of the multiplication register unit according to any of the maximum value, the minimum value, and the average value of the charge amount output from the detection register unit.
  • the detection unit described above may include a floating gate amplifier.
  • Another solid-state imaging device is a charge-multiplier type solid-state imaging device, wherein an imaging region that generates charges according to the amount of incident light, a plurality of output register units that receive charges from the imaging region, and a plurality of outputs A plurality of multiplication register units for multiplying the charges from the register units, respectively, and according to the amount of charge respectively input to the plurality of multiplication register units, feed forward of the multiplication factors of the plurality of multiplication register units Control each.
  • the feedforward control of the multiplication factor of the multiplication register unit described above is individually performed at each port in the multi-port type solid-state imaging device, that is, real-time control of the multiplication factor of the multiplication register unit Is individually performed at each port, the multiplication factor of the multiplication register unit can be appropriately controlled with respect to the incident light amount at the current readout position in the imaging region. Therefore, the dynamic range of the solid-state imaging device can be appropriately adapted to the intensity distribution of incident light.
  • the multiplication factor of the multiplication register unit can be appropriately controlled with respect to the incident light amount at the current reading position.
  • the dynamic range of the solid-state imaging device can be appropriately adapted to the intensity distribution of incident light.
  • FIG. 1 is a diagram showing a configuration of a solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 2 is a diagram showing a cross-sectional structure of the multiplication register section shown in FIG. 1 and an energy potential at the time of multiplication operation.
  • FIG. 3 is a diagram showing a cross-sectional structure of the floating gate amplifier shown in FIG.
  • FIG. 4 is a timing chart showing waveforms of respective parts of the solid-state imaging device shown in FIG.
  • FIG. 5 is a diagram showing a configuration of a solid-state imaging device according to the second embodiment of the present invention.
  • FIG. 6 is a diagram illustrating a partial configuration of Example 1 of the line-type solid-state imaging device.
  • FIG. 1 is a diagram showing a configuration of a solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 2 is a diagram showing a cross-sectional structure of the multiplication register section shown in FIG. 1 and an energy potential at the time of multiplication operation.
  • FIG. 7 is a timing chart showing waveforms of respective parts of the line-type solid-state imaging device shown in FIG.
  • FIG. 8 is a diagram illustrating a partial configuration of Example 2 of the line-type solid-state imaging device.
  • FIG. 9 is a timing chart showing waveforms of respective parts of the line type solid-state imaging device shown in FIG.
  • FIG. 10 is a diagram illustrating a partial configuration of an interline solid-state imaging device.
  • FIG. 11 is a timing chart showing waveforms of respective parts of the interline solid-state imaging device shown in FIG.
  • FIG. 12 is a diagram illustrating a partial configuration of a full-frame transfer type solid-state imaging device.
  • FIG. 13 is a timing chart showing waveforms of respective parts of the full-frame transfer type solid-state imaging device shown in FIG.
  • FIG. 14 is a diagram illustrating a configuration of a solid-state imaging apparatus according to the third embodiment of the present invention.
  • FIG. 1 is a diagram showing a configuration of a solid-state imaging apparatus according to the first embodiment of the present invention.
  • a solid-state imaging device 1 shown in FIG. 1 is a charge multiplication type solid-state imaging device, and includes an imaging area (IA) 10, a first horizontal register unit (HR1) 20, and a first corner register unit (CR1). 22, a second horizontal register unit (HR2) 24, a second corner register unit (CR2) 26, a multiplication register unit (EMR) 28, an amplifier 30, an output port 35, and a detection unit 40 And a control unit 50.
  • the first horizontal register unit 20 corresponds to the output register described in the claims
  • the second horizontal register unit 24 corresponds to the delay register described in the claims.
  • the imaging region 10 is for capturing an image of incident light and has a plurality of pixel portions.
  • Each pixel unit includes a photodiode that generates an amount of charge corresponding to the amount of incident light, and a charge storage unit that stores the charge.
  • Each pixel unit performs transfer of charges from the photodiode to the charge storage unit, transfer of charges from the charge storage unit to the first horizontal register unit 20, and the like according to a clock having a periodic pulse voltage. Do.
  • the first horizontal register unit 20 includes a plurality of horizontal registers arranged in the horizontal direction corresponding to each vertical line of the imaging region 10, and each horizontal register according to a clock having a periodic pulse voltage. Are sequentially transferred to the first corner register unit 22 through the detection unit 40.
  • the first corner register unit 22 includes a plurality of registers connected in series, and according to a clock having a periodic pulse voltage, the first horizontal register unit 20. Are sequentially transferred to the second horizontal register unit 24.
  • the second horizontal register unit 24 includes a plurality of horizontal registers connected in series, and charges sequentially transferred from the first corner register unit 22 in accordance with a clock having a periodic pulse voltage. Are sequentially transferred to the second corner register unit 26.
  • the second corner register unit 26 includes a plurality of registers connected in series, and charges sequentially transferred from the second horizontal register unit 24 according to a clock having a periodic pulse voltage. The data are sequentially transferred to the multiplication register unit 28.
  • the first and second corner register units 22 and 26 are provided for turning back the charge transfer direction for the purpose of reducing the mounting space. This can be omitted if the charge transfer direction of the horizontal register section 24 is not folded.
  • the multiplication register unit 28 includes a plurality of multiplication registers, and multiplies the charges sequentially transferred from the second corner register unit 26 and outputs them to the amplifier 30.
  • FIG. 2 shows the cross-sectional structure of the multiplication register section and the energy potential during the multiplication operation.
  • each multiplication register includes four P-type epitaxial layers 102, an N-type channel layer 103, and an oxide film 104 sequentially stacked on a P-type substrate 101.
  • the electrodes P1HB, DCB, P2HB, and P3HB are sequentially arranged, and a plurality of these multiplication registers are arranged to constitute a multiplication register unit 28.
  • a clock having a periodic pulse voltage is sequentially applied to the electrodes P1HB, P2HB, and P3HB.
  • a DC voltage is applied to the electrode DCB.
  • the arrow in Fig.2 (a) represents a charge transfer direction.
  • the energy potential of the channel layer portion under the electrode P1HB becomes higher than the energy potential of the channel layer portion under the electrode DCB. (Downward in FIG. 2B), a potential well is generated in the channel layer portion under the electrode P1HB, and charges are transferred and held from the channel layer portion under the electrode P3HB opposite to the charge transfer direction of the electrode P1HB.
  • the energy potential of the channel layer portion under the electrode P2HB is lower than the energy potential of the channel layer portion under the electrode P3HB. (Upward), and the charge is transferred to the channel layer portion under the electrode P3HB.
  • each multiplication register charge multiplication is performed in the charge transfer process. Since the charge multiplication effect due to the impact ionization effect per stage of the multiplication register is small, for example, the multiplication register unit 28 has about several hundreds of multiplication registers.
  • the multiplication factor due to the impact ionization effect can be changed by changing the DC voltage value applied to the electrode DCB and the pulse voltage value applied to the electrode P2HB.
  • the amplifier 30 converts the electric charge transferred from the multiplication register unit 28 into a voltage signal, amplifies it, and outputs it to the output port 35.
  • the detecting unit 40 detects the amount of charge input to the multiplication register unit 28 by detecting the amount of charge output from the first horizontal register unit 20.
  • a floating gate amplifier hereinafter referred to as “FGA” is used as the detection unit 40.
  • FIG. 3 is a diagram showing a cross-sectional structure of the FGA.
  • FIG. 3 shows a part of the first horizontal register section (HR1) 20 at the front stage and a part of the first corner register section (CR1) 22 at the rear stage together with the FGA.
  • the arrow in FIG. 3 represents the charge transfer direction.
  • the FGA 40 is a stack in which a P-type epitaxial layer 102, an N-type channel layer 103, and an oxide film 104 are sequentially stacked on a P-type substrate 101.
  • a floating gate electrode FG is disposed on the body.
  • one of the electrodes P1H in the first corner register portion 22 is used as the floating gate electrode FG.
  • the FGA 40 has a control electrode OG disposed on the floating gate electrode FG.
  • the FGA 40 includes an amplifier AMP that receives a voltage generated at the floating gate electrode FG and supplies the voltage to the control unit 50.
  • the FGA 40 when a clock having a periodic pulse voltage is applied to the control electrode OG, the energy potential of the channel layer portion under the control electrode OG increases, and charges are transferred. Then, a voltage corresponding to this charge is generated in the floating gate electrode FG, and this voltage is output via the amplifier AMP.
  • a floating diffusion amplifier (Floating Amplifier: hereinafter referred to as FDA) that performs charge detection in the same manner as FGA is known.
  • FDA floating diffusion amplifier
  • the transfer charge converted into the detection voltage is discarded to the reset drain and disappears. That is, the FDA detects the transfer charge destructively.
  • the FGA performs detection while holding the transfer charge, that is, detects the transfer charge in a non-destructive manner, and thus is called a non-destructive method.
  • control unit 50 includes a signal processing unit 51 and a drive unit 52.
  • the signal processing unit 51 includes an imaging area 10, a first horizontal register unit 20, a detection unit 40, a first corner register unit 22, a second horizontal register unit 24, a second corner register unit 26, and a multiplication register unit.
  • the transfer timing of the clock to be supplied to 28 is determined.
  • the drive unit 52 generates these clocks according to this transfer timing and supplies them to each unit.
  • the signal processing unit 51 determines the voltage value of the clock and the DC voltage supplied to the multiplication register unit 28 based on the voltage value sequentially supplied from the detection unit 40. For example, the signal processing unit 51 obtains one of the maximum value, the minimum value, and the average value of the detection voltage corresponding to the charge amount for one horizontal line. The signal processing unit 51 reduces the multiplication factor of the multiplication register unit 28 when the detection voltage value is large, and increases the multiplication factor of the multiplication register unit 28 when the detection voltage value is small. Thus, the pulse voltage value of the clock applied to the electrode P2HB of the multiplication register unit 28 and the DC voltage value applied to the electrode DCB are determined.
  • the drive unit 52 generates and multiplies the electrode P2HB clock having a pulse voltage corresponding to the determined value of the signal processing unit 51 and the DC voltage for the electrode DCB having a voltage corresponding to the determined value of the signal processing unit 51. This is supplied to the register unit 28.
  • control unit 50 can adapt the dynamic range of the solid-state imaging device 1 to the intensity distribution of the incident light according to the amount of charge output from the first horizontal register unit 20, that is, In accordance with the amount of charge input to the multiplication register unit 28, the feed-forward control of the multiplication factor of the multiplication register unit 28 is performed.
  • FIG. 4 is a timing chart showing waveforms of respective parts of the solid-state imaging device of the present embodiment.
  • a voltage corresponding to the transfer charge is detected by the detection unit 40 from time t2 to t3 and supplied to the control unit 50 (d). Then, the signal processing unit 51 determines the voltage value of the clock and the DC voltage supplied to the multiplication register unit 28 based on the voltage value sequentially supplied from the detection unit 40, and a control signal representing this voltage value is obtained. It is output at time t5 (e). Specifically, the signal processing unit 51 reduces the multiplication factor of the multiplication register unit 28 when the detection voltage value is large, and increases the multiplication register unit 28 when the detection voltage value is small.
  • the pulse voltage value of the clock applied to the electrode P2HB of the multiplication register unit 28 and the DC voltage value applied to the electrode DCB are determined. Thereafter, the driving unit 52 generates an electrode P2HB clock having a pulse voltage corresponding to the determined value, and an electrode DCB DC voltage having a voltage corresponding to the determined value of the signal processing unit 51.
  • a clock and a DC voltage are supplied from the drive unit 52 to the multiplication register unit 28 from time t6 to t9 (f), and a clock is input to the second horizontal register unit 24 from time t6 to t7. .
  • the charges of the horizontal registers in the second horizontal register unit 24 are sequentially transferred to the multiplication registers in the multiplication register unit 28.
  • the charge of each multiplication register in the multiplication register unit 28 is sequentially outputted to the amplifier 30 and outputted from the output port (g). Note that the period from time t8 to t9 in the clock of the multiplication register unit 28 shown in FIG. 4F is an overclocking period.
  • the control unit 50 increases the multiplication register unit 28 according to the amount of electric charge.
  • the magnification is determined (FIG. 4 (e), time t5). That is, the control unit 50 determines the multiplication factor of the multiplication register unit 28 according to the amount of charge before the charge is input to the multiplication register unit 28 (FIG. 4 (f), time t6). (FIG. 4 (e), time t5).
  • the feedforward control of the multiplication factor of the multiplication register unit 28 is performed according to the charge amount input to the multiplication register unit 28. Since the multiplication factor of the multiplication register unit 28 is controlled in real time, the multiplication factor of the multiplication register unit 28 can be appropriately controlled with respect to the incident light amount at the current reading position in the imaging region 10. Therefore, the dynamic range of the solid-state imaging device 1 can be appropriately adapted to the intensity distribution of incident light.
  • the second horizontal register unit 24 delays the transfer of charges to the multiplication register unit 28, and thus the control speed of the control unit 50 is slow.
  • the multiplication factor of the multiplication register unit 28 can be appropriately controlled according to the amount of charge.
  • FIG. 5 is a diagram showing a configuration of a solid-state imaging apparatus according to the second embodiment of the present invention.
  • a solid-state imaging device 1A illustrated in FIG. 5 includes a third horizontal register unit (HR3) 41 and an amplifier 42 instead of the detection unit 40 in the solid-state imaging device 1.
  • the third horizontal register unit 41 corresponds to the detection register described in the claims.
  • each pixel unit in the imaging region 10 is transferred to the third horizontal register unit 41 in addition to the charge transfer to the first horizontal register unit 20 (B direction) according to the clock. Can also be transferred (direction A). That is, the imaging region 10 can perform bidirectional charge transfer.
  • the third horizontal register unit 41 is the same as the first horizontal register unit 20, and includes a plurality of horizontal registers arranged in the horizontal direction corresponding to each vertical line of the imaging region 10. In accordance with a clock having a pulse voltage, the charges of each horizontal register are sequentially transferred to the amplifier 42.
  • the amplifier 42 converts the electric charge transferred from the third horizontal register unit 41 into a voltage signal, amplifies it, and outputs it to the control unit 50.
  • the signal processing unit 51 in the control unit 50 supplies the multiplication register unit 28 based on voltage values sequentially supplied from the third horizontal register unit 41 and the amplifier 42 instead of the detection voltage from the detection unit 40.
  • the voltage value of the clock and DC voltage to be determined is determined.
  • the third horizontal register unit 41 receives the same charge as the first horizontal register unit 20 and outputs the amount of charge, and the control unit 50 Since the multiplication factor of the multiplication register unit 28 is controlled according to this charge amount, the same advantages as those of the solid-state imaging device 1 of the first embodiment can be obtained.
  • FIG. 6 is a diagram showing a partial configuration of Example 1 of the line-type solid-state imaging device
  • FIG. 7 is a timing chart showing waveforms of respective parts of the line-type solid-state imaging device.
  • the imaging region 10 has a plurality of pixel units P arranged in the horizontal direction, and each pixel unit P is a B to the first horizontal register unit 20. Bidirectional charge transfer in the direction and the A direction to the third horizontal register unit 41 is possible.
  • the pulse voltage of the clock applied to the electrode P2HB of the multiplication register unit 28 based on the voltage value sequentially supplied from the third horizontal register unit 41 and the amplifier 42 by the signal processing unit 51.
  • the value and the DC voltage value applied to the electrode DCB are determined, and a control signal representing this voltage value is output at time t7 (g).
  • the driving unit 52 generates an electrode P2HB clock having a pulse voltage corresponding to the determined value, and an electrode DCB DC voltage having a voltage corresponding to the determined value of the signal processing unit 51.
  • a clock and a DC voltage are supplied from the drive unit 52 to the multiplication register unit 28 from time t8 to t11 (h), and a clock is input to the second horizontal register unit 24 from time t8 to t9. .
  • the charges in the horizontal registers in the second horizontal register unit 24 are sequentially transferred to the multiplication registers in the multiplication register unit 28.
  • the charge of each multiplication register in the multiplication register unit 28 is sequentially outputted to the amplifier 30 and outputted from the output port (i). Note that the period from the time t10 to t11 in the clock of the multiplication register unit 28 shown in FIG. 7H is an overclocking period.
  • the control unit 50 increases the multiplication register unit 28 according to the amount of the charge.
  • the magnification is determined (FIG. 7 (g), time t7). That is, the control unit 50 determines the multiplication factor of the multiplication register unit 28 according to the amount of charge before charge is input to the multiplication register unit 28 (FIG. 7 (h), time t8). (FIG. 7 (g), time t7).
  • FIG. 8 is a diagram showing a partial configuration of Example 2 of the line-type solid-state imaging device
  • FIG. 9 is a timing chart showing waveforms of each part of the line-type solid-state imaging device.
  • the imaging region 10 has a plurality of pixel portions P arranged in the horizontal direction, and each pixel portion P is an output pixel Po divided in the horizontal direction. And a detection pixel Pd.
  • the output pixel Po performs charge transfer in the B direction of the first horizontal register unit 20, and the detection pixel Pd performs charge transfer in the A direction of the third horizontal register unit 41.
  • each pixel unit P can perform bi-directional charge transfer in the B direction to the first horizontal register unit 20 and in the A direction to the third horizontal register unit 41.
  • a clock and a DC voltage are supplied from the driving unit 52 to the multiplication register unit 28 from time t6 to t9 (g), and a clock is input to the second horizontal register unit 24 from time t6 to t7. .
  • the charges of the horizontal registers in the second horizontal register unit 24 are sequentially transferred to the multiplication registers in the multiplication register unit 28.
  • the charges of the multiplication registers in the multiplication register unit 28 are sequentially output to the amplifier 30 and output from the output port (h). Note that the period from time t8 to t9 in the clock of the multiplication register unit 28 shown in FIG. 9G is an overclocking period.
  • the control unit 50 increases the multiplication register unit 28 according to the amount of the charge.
  • the magnification is determined (FIG. 9 (f), time t5). That is, the control unit 50 determines the multiplication factor of the multiplication register unit 28 according to the amount of charge before the charge is input to the multiplication register unit 28 (FIG. 9 (g), time t6). (FIG. 9 (f), time t5).
  • FIG. 10 is a diagram showing a partial configuration of the interline solid-state imaging device
  • FIG. 11 is a timing chart showing waveforms of respective parts of the interline solid-state imaging device.
  • the imaging region 10 includes a plurality of pixel portions P and a vertical charge transfer path L that is arranged for each vertical line of the plurality of pixel portions P and performs charge transfer.
  • the vertical charge transfer path L is capable of bi-directional charge transfer in the B direction to the first horizontal register unit 20 and in the A direction to the third horizontal register unit 41, and each charge transfer is performed alternately.
  • the pulse voltage of the clock applied to the electrode P2HB of the multiplication register unit 28 based on the voltage value sequentially supplied from the third horizontal register unit 41 and the amplifier 42 by the signal processing unit 51.
  • the value and the DC voltage value applied to the electrode DCB are determined, and a control signal representing this voltage value is output at time t9 (h).
  • the driving unit 52 generates an electrode P2HB clock having a pulse voltage corresponding to the determined value, and an electrode DCB DC voltage having a voltage corresponding to the determined value of the signal processing unit 51.
  • a clock and a DC voltage are supplied from the drive unit 52 to the multiplication register unit 28 from time t10 to t14 (i), and a clock is input to the second horizontal register unit 24 from time t10 to t12. .
  • the charges of the horizontal registers in the second horizontal register unit 24 are sequentially transferred to the multiplication registers in the multiplication register unit 28.
  • the charge of each multiplication register in the multiplication register unit 28 is sequentially output to the amplifier 30 and output from the output port (j). Note that the period from time t13 to t14 in the clock of the multiplication register unit 28 shown in FIG. 11 (i) is an overclocking period.
  • the control unit 50 increases the multiplication register unit 28 according to the amount of the charge.
  • the magnification is determined (FIG. 11 (h), time t9). That is, the control unit 50 determines the multiplication factor of the multiplication register unit 28 according to the amount of charge before charge is input to the multiplication register unit 28 (FIG. 11 (i), time t10). (FIG. 11 (h), time t9).
  • FIG. 12 is a diagram showing a partial configuration of a full-frame transfer type solid-state imaging device
  • FIG. 13 is a timing chart showing waveforms of respective parts of the full-frame transfer type solid-state imaging device.
  • Each pixel portion P is capable of bi-directional charge transfer in the B direction of the first horizontal register unit 20 and the A direction of the third horizontal register unit 41, and these charge transfers are performed alternately.
  • the pulse voltage of the clock applied to the electrode P2HB of the multiplication register unit 28 based on the voltage value sequentially supplied from the third horizontal register unit 41 and the amplifier 42 by the signal processing unit 51.
  • the value and the DC voltage value applied to the electrode DCB are determined, and a control signal representing this voltage value is output at time t7 (g).
  • the driving unit 52 generates an electrode P2HB clock having a pulse voltage corresponding to the determined value, and an electrode DCB DC voltage having a voltage corresponding to the determined value of the signal processing unit 51.
  • a clock and a DC voltage are supplied from the drive unit 52 to the multiplication register unit 28 from time t8 to t11 (h), and a clock is input to the second horizontal register unit 24 from time t8 to t9. .
  • the charges in the horizontal registers in the second horizontal register unit 24 are sequentially transferred to the multiplication registers in the multiplication register unit 28.
  • the charge of each multiplication register in the multiplication register unit 28 is sequentially outputted to the amplifier 30 and outputted from the output port (i). Note that the period from time t10 to t11 in the clock of the multiplication register unit 28 shown in FIG. 13H is an overclocking period.
  • the control unit 50 increases the multiplication register unit 28 according to the amount of the charge.
  • the magnification is determined (FIG. 13 (g), time t7). That is, the control unit 50 determines the multiplication factor of the multiplication register unit 28 according to the amount of charge before charge is input to the multiplication register unit 28 (FIG. 13 (h), time t8). (FIG. 13 (g), time t7).
  • FIG. 14 is a diagram showing a configuration of a solid-state imaging device according to the third embodiment of the present invention.
  • a solid-state imaging device 1B shown in FIG. 14 is a multi-port solid-state imaging device.
  • a first horizontal register unit (HR1) 20, a first corner register unit (CR1) 22, Second horizontal register unit (HR2) 24, second corner register unit (CR2) 26, multiplication register unit (EMR) 28, amplifier 30, output port 35, detection unit 40, and control unit 50 is different from that of the first embodiment.
  • the solid-state imaging device 1B includes a first horizontal register unit 20a, 20b, 20c, and 20d that receives charges from the partial imaging regions 10a, 10b, 10c, and 10d in the imaging region 10, and a first horizontal register unit 20a. , 20b, 20c, and 20d, the first corner register units 22a, 22b, 22c, and 22d that turn back the charge transfer directions, respectively, and the second corner register units 22a, 22b, 22c, and 22d that receive charges from the respective second register units.
  • Horizontal register units 24a, 24b, 24c, and 24d second corner register units 26a, 26b, 26c, and 26d that turn back the charge transfer directions from the second horizontal register units 24a, 24b, 24c, and 24d, respectively.
  • the charge from the two corner register units 26a, 26b, 26c, and 26d is multiplied.
  • Multiplication registers 28a, 28b, 28c, and 28d, and amplifiers 30a that output voltages corresponding to the amounts of charges received from the multiplication registers 28a, 28b, 28c, and 28d to the output ports 35a, 35b, 35c, and 35d, respectively.
  • Control units 50a, 50b, 50c, and 50d are provided for controlling the multiplication factors of the multiplication register units 28a, 28b, 28c, and 28d based on the charged amounts.
  • the feedforward control of the multiplication factor of the multiplication register unit described above that is, the real-time control of the multiplication factor of the multiplication register unit is performed for each port. Advantages similar to those of the solid-state imaging device 1 of the embodiment can be obtained.
  • the multiplication factor is controlled by adjusting the control voltage of the electrodes of the multiplication register unit.
  • the multiplication factor may be controlled by controlling the number of multiplication stages of the multiplication register unit. Specifically, the number of multiplication registers having a charge multiplication effect among a plurality of multiplication registers of the multiplication register unit is controlled. Note that, as described above, a control voltage for performing normal transfer may be supplied to a multiplication register that does not have a charge multiplication function among the multiplication registers (dotted line in FIG. 2B). .
  • a multi-port solid-state imaging device having four output ports is exemplified.
  • the idea of the present invention is to a multi-port solid-state imaging device having two or more output ports. Applicable.
  • the second embodiment can also be applied to a multi-port solid-state imaging device having two or more output ports.
  • the idea of the present invention can be applied to various types of solid-state imaging devices such as a line type, an interline type, a frame transfer type, and a full frame transfer type. It is.
  • Solid-state imaging device 10 Imaging region 10a, 10b, 10c, 10d Partial imaging region 20, 20a, 20b, 20c, 20d First horizontal register unit (output register unit) 22, 22a, 22b, 22c, 22d First corner register unit 24, 24a, 24b, 24c, 24d Second horizontal register unit (delay register unit) 26, 26a, 26b, 26c, 26d Second corner register section 28, 28a, 28b, 28c, 28d Multiplication register section 30, 30a, 30b, 30c, 30d Amplifier 35, 35a, 35b, 35c, 35d Output port 40 , 40a, 40b, 40c, 40d Detection unit 41 Third horizontal register unit 42 Amplifier 50, 50a, 50b, 50c, 50d Control unit 51 Signal processing unit 52 Drive unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　本発明の一実施形態に係る固体撮像装置１は、電荷増倍型の固体撮像装置において、入射光量に応じた電荷を生成する撮像領域１０と、撮像領域１０からの電荷を受ける出力レジスタ部２０と、出力レジスタ部２０からの電荷を増倍する増倍レジスタ部２８とを備え、撮像領域１０からの電荷量に応じて、増倍レジスタ部２８の増倍率のフィードフォワード制御を行う。

Description

固体撮像装置
　本発明は、ＥＭ－ＣＣＤ等の電荷増倍型の固体撮像装置に関するものである。
　入射する光の像を撮像するための固体撮像装置としてＣＣＤ（Charge Coupled Device）が広く知られているが、ＣＣＤの中でも、微弱な光の像を撮像することを可能とするＥＭ－ＣＣＤ（Electron Multiplying － ＣＣＤ）が知られている。この種の固体撮像装置は、複数のフォトダイオード等を備えて入射光量に応じた電荷を生成する撮像領域と、撮像領域の電荷を読み出す出力レジスタ部とに加えて、読み出した電荷を増倍する増倍レジスタ部を備え、増倍レジスタ部の電荷増倍作用を用いることによって微弱な光の像の撮像を可能とする。この種の固体撮像装置が特許文献１及び２に開示されている。
　特許文献１及び２に記載の固体撮像装置は、増倍レジスタ部の出力に基づいて当該増倍レジスタ部の増倍率（利得）の制御を行う、すなわち、増倍レジスタ部の増倍率のフィードバック制御を行う。
特許第３８６２８５０号公報 特開２００７－１２４６７５号公報
　ところで、この種の固体撮像装置を分光スペクトル測定等に用いる分光器等に適用する場合、撮像領域に入射する光に強度分布が存在し、入射光の強度分布が固体撮像装置のダイナミックレンジを超えることがある。そこで、固体撮像装置のダイナミックレンジを入射光の強度分布に適応させるために、特許文献１及び２に記載の固体撮像装置のように増倍レジスタ部の増倍率を制御することが考えられる。
　しかしながら、特許文献１及び２に記載の固体撮像装置では、増倍レジスタ部の増倍率のフィードバック制御を行うので、前のタイミングで得られた増倍レジスタ部の出力に基づいて、現在のタイミングの増倍レジスタ部の増倍率の制御を行うこととなる。すなわち、撮像領域における前のタイミングの読み出し位置の入射光量に基づいて、現在の読み出し位置の入射光量に対する増倍レジスタ部の増倍率の制御を行うこととなる。したがって、現在の読み出し位置の入射光量に対して増倍レジスタ部の増倍率の制御を適切に行うことができず、固体撮像装置のダイナミックレンジを入射光の強度分布に適切に適応させることができない。
　そこで、本発明は、増倍レジスタ部の増倍率の制御を適切に行うことが可能な固体撮像装置を提供することを目的としている。
　本発明の固体撮像装置は、電荷増倍型の固体撮像装置において、入射光量に応じた電荷を生成する撮像領域と、撮像領域からの電荷を受ける出力レジスタ部と、出力レジスタ部からの電荷を増倍する増倍レジスタ部とを備え、撮像領域からの電荷量に応じて、増倍レジスタ部の増倍率のフィードフォワード制御を行う。
　この固体撮像装置によれば、撮像領域からの電荷量に応じて増倍レジスタ部の増倍率のフィードフォワード制御を行うので、すなわち、増倍レジスタ部の増倍率をリアルタイムに制御するので、撮像領域における現在の読み出し位置の入射光量に対して増倍レジスタ部の増倍率の制御を適切に行うことができる。したがって、固体撮像装置のダイナミックレンジを入射光の強度分布に適切に適応させることができる。
　上記した固体撮像装置は、増倍レジスタ部に入力される電荷量を検出する検出部と、検出部によって検出された電荷量に応じて、増倍レジスタ部の増倍率のフィードフォワード制御を行う制御部とを更に備えてもよい。
　また、上記した固体撮像装置は、撮像領域からの電荷を受ける検出レジスタ部と、検出レジスタ部から出力される電荷量に応じて、増倍レジスタ部の増倍率のフィードフォワード制御を行う制御部とを更に備えてもよい。この構成によれば、検出レジスタ部は、出力レジスタ部と同様に撮像領域からの電荷を受けるので、検出レジスタ部から出力される電荷量は、出力レジスタ部から出力される電荷量と同一であり、増倍レジスタ部に入力される電荷量と同一である。
　また、上記した固体撮像装置は、出力レジスタ部と増倍レジスタ部との間に配置され、出力レジスタ部から増倍レジスタ部への電荷の転送を遅延させる遅延レジスタ部を更に備えることが好ましい。或いは、上記した固体撮像装置は、検出部と増倍レジスタ部との間に配置され、検出部から増倍レジスタ部への電荷の転送を遅延させる遅延レジスタ部を更に備えることが好ましい。
　この構成によれば、遅延レジスタ部が増倍レジスタ部への電荷の転送を遅延させるので、制御部の制御速度が遅い場合であっても、現在の読み出し電荷が入力される前に、この電荷量に応じて増倍レジスタ部の増倍率の制御を適切に行うことができる。
　また、上記した制御部は、検出部によって検出された電荷量の最大値、最小値及び平均値のうちの何れかに応じて、増倍レジスタ部の増倍率の制御を行ってもよい。或いは、上記した制御部は、検出レジスタ部から出力される電荷量の最大値、最小値及び平均値のうちの何れかに応じて、増倍レジスタ部の増倍率の制御を行ってもよい。
　また、上記した検出部はフローティング・ゲート・アンプを含んでもよい。
　本発明の別の固体撮像装置は、電荷増倍型の固体撮像装置において、入射光量に応じた電荷を生成する撮像領域と、撮像領域からの電荷を受ける複数の出力レジスタ部と、複数の出力レジスタ部からの電荷をそれぞれ増倍する複数の増倍レジスタ部とを備え、複数の増倍レジスタ部にそれぞれ入力される電荷量に応じて、前記複数の増倍レジスタ部の増倍率のフィードフォワード制御をそれぞれ行う。
　この固体撮像装置によれば、マルチポート型の固体撮像装置において上記した増倍レジスタ部の増倍率のフィードフォワード制御を各ポートで個々に行うので、すなわち、増倍レジスタ部の増倍率のリアルタイム制御を各ポートで個々に行うので、撮像領域における現在の読み出し位置の入射光量に対して増倍レジスタ部の増倍率の制御を適切に行うことができる。したがって、固体撮像装置のダイナミックレンジを入射光の強度分布に適切に適応させることができる。
　本発明によれば、現在の読み出し位置の入射光量に対して増倍レジスタ部の増倍率の制御を適切に行うことができる。その結果、固体撮像装置のダイナミックレンジを入射光の強度分布に適切に適応させることができる。
図１は本発明の第１の実施形態に係る固体撮像装置の構成を示す図である。 図２は図１に示す増倍レジスタ部の断面構造、及び、増倍作用時のエネルギーポテンシャルを示す図である。 図３は図１に示すフローティング・ゲート・アンプの断面構造を示す図である。 図４は図１に示す固体撮像装置の各部波形を示すタイミングチャートである。 図５は本発明の第２の実施形態に係る固体撮像装置の構成を示す図である。 図６はライン型の固体撮像装置の例１の一部構成を示す図である。 図７は図６に示すライン型の固体撮像装置の各部波形を示すタイミングチャートである。 図８はライン型の固体撮像装置の例２の一部構成を示す図である。 図９は図８に示すライン型の固体撮像装置の各部波形を示すタイミングチャートである。 図１０はインターライン型の固体撮像装置の一部構成を示す図である。 図１１は図１０に示すインターライン型の固体撮像装置の各部波形を示すタイミングチャートである。 図１２はフルフレームトランスファ型の固体撮像装置の一部構成を示す図である。 図１３は図１２に示すフルフレームトランスファ型の固体撮像装置の各部波形を示すタイミングチャートである。 図１４は本発明の第３の実施形態に係る固体撮像装置の構成を示す図である。
　以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
［第１の実施形態］
　図１は、本発明の第１の実施形態に係る固体撮像装置の構成を示す図である。図１に示す固体撮像装置１は、電荷増倍型の固体撮像装置であり、撮像領域（ＩＡ）１０と、第１の水平レジスタ部（ＨＲ１）２０と、第１のコーナレジスタ部（ＣＲ１）２２と、第２の水平レジスタ部（ＨＲ２）２４と、第２のコーナレジスタ部（ＣＲ２）２６と、増倍レジスタ部（ＥＭＲ）２８と、アンプ３０と、出力ポート３５と、検出部４０と、制御部５０とを備える。ここで、第１の水平レジスタ部２０が特許請求の範囲に記載の出力レジスタに相当し、第２の水平レジスタ部２４が特許請求の範囲に記載の遅延レジスタに相当する。
　撮像領域１０は、入射する光の像を撮像するためのものであり、複数の画素部を有している。各画素部は、入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を蓄積する電荷蓄積部とを有している。各画素部は、周期的なパルス電圧を有するクロックに応じて、フォトダイオードから電荷蓄積部への電荷の画素内転送や、電荷蓄積部から第１の水平レジスタ部２０への電荷の転送などを行う。
　第１の水平レジスタ部２０は、撮像領域１０の垂直ラインごとに対応して水平方向に配列された複数の水平レジスタを備えており、周期的なパルス電圧を有するクロックに応じて、各水平レジスタの電荷を順次に、検出部４０を介して第１のコーナレジスタ部２２へ転送する。
　第１のコーナレジスタ部２２は、第１の水平レジスタ部２０と同様に、直列に接続された複数のレジスタを備え、周期的なパルス電圧を有するクロックに応じて、第１の水平レジスタ部２０から順次に転送される電荷を第２の水平レジスタ部２４へ順次に転送する。
　同様に、第２の水平レジスタ部２４は、直列に接続された複数の水平レジスタを備え、周期的なパルス電圧を有するクロックに応じて、第１のコーナレジスタ部２２から順次に転送される電荷を第２のコーナレジスタ部２６へ順次に転送する。
　同様に、第２のコーナレジスタ部２６は、直列に接続された複数のレジスタを備え、周期的なパルス電圧を有するクロックに応じて、第２の水平レジスタ部２４から順次に転送される電荷を増倍レジスタ部２８へ順次に転送する。本実施形態では、第１及び第２のコーナレジスタ部２２，２６は、小実装スペース化を目的として電荷転送方向を折り返すために設けられているが、第１の水平レジスタ部２０に対する第２の水平レジスタ部２４の電荷転送方向を折り返さない場合には省略可能である。
　増倍レジスタ部２８は、複数の増倍レジスタを備えており、第２のコーナレジスタ部２６から順次に転送される電荷を増倍して、アンプ３０へ出力する。図２に、増倍レジスタ部の断面構造、及び、増倍作用時のエネルギーポテンシャルを示す。図２（ａ）に示すように、各増倍レジスタは、Ｐ型基板１０１上にＰ型エピタキシャル層１０２、Ｎ型チャネル層１０３及び酸化膜１０４が順次に積層された積層体上に、４つの電極Ｐ１ＨＢ、ＤＣＢ、Ｐ２ＨＢ、Ｐ３ＨＢが順次に配列されてなり、これらの増倍レジスタが複数配列されて増倍レジスタ部２８が構成される。電極Ｐ１ＨＢ、Ｐ２ＨＢ、Ｐ３ＨＢには、周期的なパルス電圧を有するクロックが順次に印加される。また、電極ＤＣＢには、直流電圧が印加される。なお、図２（ａ）における矢印は電荷転送方向を表す。
　まず、電極Ｐ１ＨＢに電極ＤＣＢの直流電圧値より大きい値のパルス電圧（クロック）が印加されると、電極Ｐ１ＨＢ下のチャネル層部分のエネルギーポテンシャルが電極ＤＣＢ下のチャネル層部分のエネルギーポテンシャルより高くなり（図２（ｂ）における下向き）、電極Ｐ１ＨＢ下のチャネル層部分にポテンシャルウエルが生じて電極Ｐ１ＨＢの電荷転送方向と反対側の電極Ｐ３ＨＢ下のチャネル層部分から電荷が転送され、保持される。
　次に、電極Ｐ１ＨＢのパルス電圧が低下すると共に、電極Ｐ２ＨＢに高電圧値のパルス電圧（クロック）が印加されると、図２（ｂ）に示すように、電極Ｐ１ＨＢ下のチャネル層部分のエネルギーポテンシャルが電極ＤＣＢ下のチャネル層部分のエネルギーポテンシャルより低くなり（上向き）、電極Ｐ２ＨＢ下のチャネル層部分のエネルギーポテンシャルが電極ＤＣＢ下のチャネル層部分のエネルギーポテンシャルより大きく高くなる（下向き）、すなわち、通常の転送のためのエネルギーポテンシャル（図２（ｂ）における点線）に比べて高くなる。すると、電極ＤＣＢ下のチャネル層部分に電荷が転送され、その後、電極Ｐ２ＨＢ下のチャネル層部分に電荷が転送される。この際、インパクトイオナイゼーション効果により電荷増倍が行われる。
　次に、電極Ｐ２ＨＢのパルス電圧が低下すると共に、電極Ｐ３ＨＢにパルス電圧（クロック）が印加されると、電極Ｐ２ＨＢ下のチャネル層部分のエネルギーポテンシャルが電極Ｐ３ＨＢ下のチャネル層部分のエネルギーポテンシャルより低くなり（上向き）、電極Ｐ３ＨＢ下のチャネル層部分に電荷が転送される。
　このようにして、各増倍レジスタでは、電荷の転送過程において電荷増倍が行われることとなる。増倍レジスタ１段あたりのインパクトイオナイゼーション効果による電荷増倍効果は小さいので、例えば、増倍レジスタ部２８は数百段程度の増倍レジスタを有する。
　また、各増倍レジスタでは、電極ＤＣＢに印加する直流電圧値、及び、電極Ｐ２ＨＢに印加するパルス電圧値を変更することによって、インパクトイオナイゼーション効果による増倍率を変更することができる。
　図１に戻り、アンプ３０は、増倍レジスタ部２８から転送される電荷を電圧信号に変換すると共に増幅して、出力ポート３５へ出力する。
　検出部４０は、第１の水平レジスタ部２０から出力される電荷量を検出することによって、増倍レジスタ部２８に入力される電荷量を検出する。本実施形態では、検出部４０としてフローティング・ゲート・アンプ（Ｆloating Ｇate Ａmplifier：以下、ＦＧＡという。）が用いられる。図３は、ＦＧＡの断面構造を示す図である。なお、図３には、ＦＧＡと共に前段の第１の水平レジスタ部（ＨＲ１）２０の一部と後段の第１のコーナレジスタ部（ＣＲ１）２２の一部とが示されている。また、図３における矢印は電荷転送方向を表す。
　ＦＧＡ４０は、第１の水平レジスタ部２０及び第１のコーナレジスタ部２２と同様に、Ｐ型基板１０１上にＰ型エピタキシャル層１０２、Ｎ型チャネル層１０３及び酸化膜１０４が順次に積層された積層体上に、フローティングゲート電極ＦＧが配置されてなる。本実施形態では、第１のコーナレジスタ部２２における電極Ｐ１Ｈの１つをフローティングゲート電極ＦＧとして用いる。また、ＦＧＡ４０は、フローティングゲート電極ＦＧ上に配置された制御電極ＯＧを有している。更に、ＦＧＡ４０は、フローティングゲート電極ＦＧに発生する電圧を受けて制御部５０へ供給するアンプＡＭＰを有している。
　このＦＧＡ４０では、制御電極ＯＧに周期的なパルス電圧を有するクロックが印加されると、制御電極ＯＧ下のチャネル層部分のエネルギーポテンシャルが高くなり、電荷が転送される。すると、この電荷に応じた電圧がフローティングゲート電極ＦＧに発生し、この電圧がアンプＡＭＰを介して出力される。
　ここで、ＦＧＡと同様に電荷検出を行うフローティング・ディフュージョン・アンプ（Ｆloating Ｄiffusion Ａmplifier：以下、ＦＤＡという。）が知られている。ＦＤＡでは、検出電圧に変換された転送電荷はリセットドレインに捨てられて消滅してしまう。すなわち、ＦＤＡは、転送電荷に対して破壊的に検出を行うこととなる。これに対して、ＦＧＡは、転送電荷を保持したまま検出を行う、すなわち、転送電荷に対して非破壊的に検出を行うことから、非破壊方式と称される。
　図１に戻り、この制御部５０は、信号処理部５１と駆動部５２とを備える。信号処理部５１は、撮像領域１０、第１の水平レジスタ部２０、検出部４０、第１のコーナレジスタ部２２、第２の水平レジスタ部２４、第２のコーナレジスタ部２６及び増倍レジスタ部２８に供給するための上記したクロックの転送タイミングを決定する。駆動部５２は、この転送タイミングに応じてこれらのクロックを生成し、各部へ供給する。
　また、信号処理部５１は、検出部４０から順次に供給される電圧値に基づいて、増倍レジスタ部２８に供給するクロック及び直流電圧の電圧値を決定する。例えば、信号処理部５１は、水平１ライン分の電荷量に応じた検出電圧の最大値、最小値及び平均値のうちの何れかを求める。そして、信号処理部５１は、検出電圧の値が大きい場合には増倍レジスタ部２８の増倍率を小さくするように、検出電圧の値が小さい場合には増倍レジスタ部２８の増倍率を大きくするように、増倍レジスタ部２８の電極Ｐ２ＨＢに印加するクロックのパルス電圧値及び電極ＤＣＢに印加する直流電圧値を決定する。
　駆動部５２は、信号処理部５１の決定値に応じたパルス電圧を有する電極Ｐ２ＨＢ用クロック、及び、信号処理部５１の決定値に応じた電圧を有する電極ＤＣＢ用直流電圧を生成し、増倍レジスタ部２８へ供給する。
　このようにして、制御部５０は、固体撮像装置１のダイナミックレンジを入射光の強度分布に適応させることができるように、第１の水平レジスタ部２０から出力される電荷量に応じて、すなわち、増倍レジスタ部２８に入力される電荷量に応じて、増倍レジスタ部２８の増倍率のフィードフォワード制御を行う。
　次に、本実施形態の固体撮像装置１の動作を説明する。図４は、本実施形態の固体撮像装置の各部波形を示すタイミングチャートである。
　まず、時刻ｔ１～ｔ２において、撮像領域１０に垂直転送クロックが入力されると（ａ）、撮像領域１０における水平１ラインの電荷が第１の水平レジスタ部２０へ転送される。次に、時刻ｔ２～ｔ４において、第１の水平レジスタ部２０、検出部４０及び第１のコーナレジスタ部２２にクロックが入力されると共に（ｂ）、第２の水平レジスタ部２４及び第２のコーナレジスタ部２６にクロックが入力されると（ｃ）、第１の水平レジスタ部２０における各水平レジスタの電荷が第２の水平レジスタ部２４における各水平レジスタに順次に転送される。
　その際、時刻ｔ２～ｔ３において、検出部４０によって転送電荷に応じた電圧が検出され、制御部５０に供給される（ｄ）。すると、信号処理部５１によって、検出部４０から順次に供給される電圧値に基づいて、増倍レジスタ部２８に供給するクロック及び直流電圧の電圧値が決定され、この電圧値を表す制御信号が時刻ｔ５に出力される（ｅ）。具体的には、信号処理部５１は、検出電圧の値が大きい場合には増倍レジスタ部２８の増倍率を小さくするように、検出電圧の値が小さい場合には増倍レジスタ部２８の増倍率を大きくするように、増倍レジスタ部２８の電極Ｐ２ＨＢに印加するクロックのパルス電圧値及び電極ＤＣＢに印加する直流電圧値を決定する。その後、駆動部５２によって、決定値に応じたパルス電圧を有する電極Ｐ２ＨＢ用クロック、及び、信号処理部５１の決定値に応じた電圧を有する電極ＤＣＢ用直流電圧が生成される。
　すると、時刻ｔ６～ｔ９において、駆動部５２から増倍レジスタ部２８にクロック及び直流電圧が供給されると共に（ｆ）、時刻ｔ６～ｔ７において、第２の水平レジスタ部２４にクロックが入力される。すると、時刻ｔ６～ｔ７において、第２の水平レジスタ部２４における各水平レジスタの電荷が増倍レジスタ部２８における各増倍レジスタに順次に転送される。その後、時刻ｔ７～ｔ８において、増倍レジスタ部２８における各増倍レジスタの電荷がアンプ３０に順次に出力され、出力ポートから出力される（ｇ）。なお、図４（ｆ）に示す増倍レジスタ部２８のクロックにおける時刻ｔ８～ｔ９の期間はオーバークロック期間である。
　ここで、制御部５０は、電荷が第２の水平レジスタ部２４に保持されている間に（図４（ｃ）、時刻ｔ２～ｔ４）、その電荷量に応じて増倍レジスタ部２８の増倍率を決定する（図４（ｅ）、時刻ｔ５）。すなわち、制御部５０は、電荷が増倍レジスタ部２８に入力される前に（図４（ｆ）、時刻ｔ６）、その電荷量に応じて増倍レジスタ部２８の増倍率を決定することとなる（図４（ｅ）、時刻ｔ５）。
　なお、時刻ｔ７では、撮像領域１０における次の水平１ラインの電荷の第１の水平レジスタ部２０への転送が開始され、上記した動作が繰り返される。
　このように、第１の実施形態の固体撮像装置１によれば、増倍レジスタ部２８に入力される電荷量に応じて増倍レジスタ部２８の増倍率のフィードフォワード制御を行うので、すなわち、増倍レジスタ部２８の増倍率をリアルタイムに制御するので、撮像領域１０における現在の読み出し位置の入射光量に対して増倍レジスタ部２８の増倍率の制御を適切に行うことができる。したがって、固体撮像装置１のダイナミックレンジを入射光の強度分布に適切に適応させることができる。
　また、第１の実施形態の固体撮像装置１によれば、第２の水平レジスタ部２４が増倍レジスタ部２８への電荷の転送を遅延させるので、制御部５０の制御速度が遅い場合であっても、現在の読み出し電荷が入力される前に、この電荷量に応じて増倍レジスタ部２８の増倍率の制御を適切に行うことができる。
［第２の実施形態］
　図５は、本発明の第２の実施形態に係る固体撮像装置の構成を示す図である。図５に示す固体撮像装置１Ａは、固体撮像装置１において検出部４０に代えて第３の水平レジスタ部（ＨＲ３）４１とアンプ４２とを備える。ここで、第３の水平レジスタ部４１が特許請求の範囲に記載の検出レジスタに相当する。
　この第２の実施形態では、撮像領域１０における各画素部は、クロックに応じて、第１の水平レジスタ部２０への電荷の転送に加えて（Ｂ方向）、第３の水平レジスタ部４１への電荷の転送も行うことができる（Ａ方向）。すなわち、撮像領域１０は、双方向の電荷転送が可能である。
　第３の水平レジスタ部４１は、第１の水平レジスタ部２０と同一であり、撮像領域１０の垂直ラインごとに対応して水平方向に配列された複数の水平レジスタを備えており、周期的なパルス電圧を有するクロックに応じて、各水平レジスタの電荷を順次に、アンプ４２へ転送する。
　アンプ４２は、第３の水平レジスタ部４１から転送される電荷を電圧信号に変換すると共に増幅して、制御部５０へ出力する。
　制御部５０における信号処理部５１は、検出部４０からの検出電圧に代えて、第３の水平レジスタ部４１及びアンプ４２から順次に供給される電圧値に基づいて、増倍レジスタ部２８に供給するクロック及び直流電圧の電圧値を決定する。
　この第２の実施形態の固体撮像装置１Ａによれば、第３の水平レジスタ部４１が、第１の水平レジスタ部２０と同一の電荷を受けてその電荷量を出力し、制御部５０が、この電荷量に応じて増倍レジスタ部２８の増倍率を制御するので、第１の実施形態の固体撮像装置１と同一の利点を得ることができる。
　以下では、様々な画像領域形態に対する第２の実施形態の固体撮像装置１Ａの動作の一例を示す。
（ライン型の固体撮像装置の例１）
　図６は、ライン型の固体撮像装置の例１の一部構成を示す図であり、図７は、このライン型の固体撮像装置の各部波形を示すタイミングチャートである。
　図６に示すライン型の固体撮像装置では、撮像領域１０は、水平方向に配列された複数の画素部Ｐを有しており、各画素部Ｐは、第１の水平レジスタ部２０へのＢ方向及び第３の水平レジスタ部４１へのＡ方向の双方向の電荷転送が可能である。
　図７を参照して、このライン型の固体撮像装置の動作を説明する。
　まず、時刻ｔ１～ｔ２において、撮像領域１０にＢ方向転送のための垂直転送クロックが入力されると（ａ）、撮像領域１０における水平１ラインの電荷が第１の水平レジスタ部２０へ転送される。次に、時刻ｔ２～ｔ６において、第１の水平レジスタ部２０及び第１のコーナレジスタ部２２にクロックが入力されると共に（ｂ）、第２の水平レジスタ部２４及び第２のコーナレジスタ部２６にクロックが入力されると（ｃ）、第１の水平レジスタ部２０における各水平レジスタの電荷が第２の水平レジスタ部２４における各水平レジスタに順次に転送される。
　その際、時刻ｔ３～ｔ４において、撮像領域１０にＡ方向転送のための垂直転送クロックが入力されると（ｄ）、撮像領域１０における同じ水平１ラインの電荷が第３の水平レジスタ部４１へ転送される。次に、時刻ｔ４～ｔ５において、第３の水平レジスタ部４１にクロックが入力されると（ｅ）、第３の水平レジスタ部４１における各水平レジスタの電荷がアンプ４２を介して制御部５０へ順次に出力される（ｆ）。なお、第３の水平レジスタ部４１の電荷転送は、第１の水平レジスタ部２０の電荷転送より高速に行われる。
　すると、上記したように、信号処理部５１によって、第３の水平レジスタ部４１及びアンプ４２から順次に供給される電圧値に基づいて、増倍レジスタ部２８の電極Ｐ２ＨＢに印加するクロックのパルス電圧値及び電極ＤＣＢに印加する直流電圧値が決定され、この電圧値を表す制御信号が時刻ｔ７に出力される（ｇ）。その後、駆動部５２によって、決定値に応じたパルス電圧を有する電極Ｐ２ＨＢ用クロック、及び、信号処理部５１の決定値に応じた電圧を有する電極ＤＣＢ用直流電圧が生成される。
　すると、時刻ｔ８～ｔ１１において、駆動部５２から増倍レジスタ部２８にクロック及び直流電圧が供給されると共に（ｈ）、時刻ｔ８～ｔ９において、第２の水平レジスタ部２４にクロックが入力される。すると、時刻ｔ８～ｔ９において、第２の水平レジスタ部２４における各水平レジスタの電荷が増倍レジスタ部２８における各増倍レジスタに順次に転送される。その後、時刻ｔ９～ｔ１０において、増倍レジスタ部２８における各増倍レジスタの電荷がアンプ３０に順次に出力され、出力ポートから出力される（ｉ）。なお、図７（ｈ）に示す増倍レジスタ部２８のクロックにおける時刻ｔ１０～ｔ１１の期間はオーバークロック期間である。
　ここで、制御部５０は、電荷が第２の水平レジスタ部２４に保持されている間に（図７（ｃ）、時刻ｔ２～ｔ６）、その電荷量に応じて増倍レジスタ部２８の増倍率を決定する（図７（ｇ）、時刻ｔ７）。すなわち、制御部５０は、電荷が増倍レジスタ部２８に入力される前に（図７（ｈ）、時刻ｔ８）、その電荷量に応じて増倍レジスタ部２８の増倍率を決定することとなる（図７（ｇ）、時刻ｔ７）。
　なお、時刻ｔ９では、撮像領域１０における次の水平１ラインの電荷の第１の水平レジスタ部２０への転送が開始され、上記した動作が繰り返される。
（ライン型の固体撮像装置の例２）
　図８は、ライン型の固体撮像装置の例２の一部構成を示す図であり、図９は、このライン型の固体撮像装置の各部波形を示すタイミングチャートである。
　図８に示すライン型の固体撮像装置では、撮像領域１０は、水平方向に配列された複数の画素部Ｐを有しており、各画素部Ｐは、水平方向に分割された出力用画素Ｐｏと検出用画素Ｐｄとを有する。出力用画素Ｐｏは第１の水平レジスタ部２０のＢ方向への電荷転送を行い、検出用画素Ｐｄは第３の水平レジスタ部４１のＡ方向への電荷転送を行う。このようにして、各画素部Ｐは、第１の水平レジスタ部２０へのＢ方向及び第３の水平レジスタ部４１へのＡ方向の双方向の電荷転送が可能である。
　図９を参照して、このライン型の固体撮像装置の動作を説明する。
　まず、時刻ｔ１～ｔ２において、撮像領域１０に垂直転送クロックが入力されると（ａ）、撮像領域１０における水平１ラインの出力用画素Ｐｏの電荷がＢ方向、すなわち、第１の水平レジスタ部２０へ転送されると同時に、撮像領域１０における水平１ラインの検出用画素Ｐｄの電荷がＡ方向、すなわち、第３の水平レジスタ部４１へ転送される。次に、時刻ｔ２～ｔ４において、第１の水平レジスタ部２０及び第１のコーナレジスタ部２２にクロックが入力されると共に（ｂ）、第２の水平レジスタ部２４及び第２のコーナレジスタ部２６にクロックが入力されると（ｃ）、第１の水平レジスタ部２０における各水平レジスタの電荷が第２の水平レジスタ部２４における各水平レジスタに順次に転送される。
　その際、時刻ｔ２～ｔ３において、第３の水平レジスタ部４１にクロックが入力されると（ｄ）、第３の水平レジスタ部４１における各水平レジスタの電荷がアンプ４２を介して制御部５０へ順次に出力される（ｅ）。すると、上記したように、信号処理部５１によって、第３の水平レジスタ部４１及びアンプ４２から順次に供給される電圧値に基づいて、増倍レジスタ部２８の電極Ｐ２ＨＢに印加するクロックのパルス電圧値及び電極ＤＣＢに印加する直流電圧値が決定され、この電圧値を表す制御信号が時刻ｔ５に出力される（ｇ）。その後、駆動部５２によって、決定値に応じたパルス電圧を有する電極Ｐ２ＨＢ用クロック、及び、信号処理部５１の決定値に応じた電圧を有する電極ＤＣＢ用直流電圧が生成される。
　すると、時刻ｔ６～ｔ９において、駆動部５２から増倍レジスタ部２８にクロック及び直流電圧が供給されると共に（ｇ）、時刻ｔ６～ｔ７において、第２の水平レジスタ部２４にクロックが入力される。すると、時刻ｔ６～ｔ７において、第２の水平レジスタ部２４における各水平レジスタの電荷が増倍レジスタ部２８における各増倍レジスタに順次に転送される。その後、時刻ｔ７～ｔ８において、増倍レジスタ部２８における各増倍レジスタの電荷がアンプ３０に順次に出力され、出力ポートから出力される（ｈ）。なお、図９（ｇ）に示す増倍レジスタ部２８のクロックにおける時刻ｔ８～ｔ９の期間はオーバークロック期間である。
　ここで、制御部５０は、電荷が第２の水平レジスタ部２４に保持されている間に（図９（ｃ）、時刻ｔ２～ｔ４）、その電荷量に応じて増倍レジスタ部２８の増倍率を決定する（図９（ｆ）、時刻ｔ５）。すなわち、制御部５０は、電荷が増倍レジスタ部２８に入力される前に（図９（ｇ）、時刻ｔ６）、その電荷量に応じて増倍レジスタ部２８の増倍率を決定することとなる（図９（ｆ）、時刻ｔ５）。
　なお、時刻ｔ７では、撮像領域１０における次の水平１ラインの電荷の第１の水平レジスタ部２０への転送が開始され、上記した動作が繰り返される。
（インターライン型の固体撮像装置）
　図１０は、インターライン型の固体撮像装置の一部構成を示す図であり、図１１は、このインターライン型の固体撮像装置の各部波形を示すタイミングチャートである。
　図１０に示すインターライン型の固体撮像装置では、撮像領域１０は、複数の画素部Ｐと、複数の画素部Ｐの垂直１ラインごとに配置され、電荷転送を行う垂直電荷転送路Ｌとを有する。垂直電荷転送路Ｌは、第１の水平レジスタ部２０へのＢ方向及び第３の水平レジスタ部４１へのＡ方向の双方向の電荷転送が可能であり、それぞれの電荷転送を交互に行う。
　図１１を参照して、このインターライン型の固体撮像装置の動作を説明する。
　まず、時刻ｔ１～ｔ２において、撮像領域１０に読出転送クロックが入力されると（ａ）、撮像領域１０における水平１ラインの電荷がそれぞれ隣接する垂直電荷転送路Ｌに転送される。次に、時刻ｔ２～ｔ３において、撮像領域１０にＢ方向転送のための垂直転送クロックが入力されると（ｂ）、撮像領域１０における垂直電荷転送路Ｌの電荷が第１の水平レジスタ部２０へ転送される。次に、時刻ｔ３～ｔ８において、第１の水平レジスタ部２０及び第１のコーナレジスタ部２２にクロックが入力されると共に（ｃ）、第２の水平レジスタ部２４及び第２のコーナレジスタ部２６にクロックが入力されると（ｄ）、第１の水平レジスタ部２０における各水平レジスタの電荷が第２の水平レジスタ部２４における各水平レジスタに順次に転送される。
　その際、時刻ｔ４～ｔ５において、撮像領域１０に読出転送クロックが入力されると（ａ）、撮像領域１０における同じ水平１ラインの電荷がそれぞれ隣接する垂直電荷転送路Ｌに転送される。次に、時刻ｔ５～ｔ６において、撮像領域１０にＡ方向転送のための垂直転送クロックが入力されると（ｅ）、撮像領域１０における垂直電荷転送路Ｌの電荷が第３の水平レジスタ部４１へ転送される。次に、時刻ｔ６～ｔ７において、第３の水平レジスタ部４１にクロックが入力されると（ｆ）、第３の水平レジスタ部４１における各水平レジスタの電荷がアンプ４２に順次に出力され、制御部５０へ順次に出力される（ｇ）。なお、第３の水平レジスタ部４１の電荷転送は、第１の水平レジスタ部２０の電荷転送より高速に行われる。
　すると、上記したように、信号処理部５１によって、第３の水平レジスタ部４１及びアンプ４２から順次に供給される電圧値に基づいて、増倍レジスタ部２８の電極Ｐ２ＨＢに印加するクロックのパルス電圧値及び電極ＤＣＢに印加する直流電圧値が決定され、この電圧値を表す制御信号が時刻ｔ９に出力される（ｈ）。その後、駆動部５２によって、決定値に応じたパルス電圧を有する電極Ｐ２ＨＢ用クロック、及び、信号処理部５１の決定値に応じた電圧を有する電極ＤＣＢ用直流電圧が生成される。
　すると、時刻ｔ１０～ｔ１４において、駆動部５２から増倍レジスタ部２８にクロック及び直流電圧が供給されると共に（ｉ）、時刻ｔ１０～ｔ１２において、第２の水平レジスタ部２４にクロックが入力される。すると、時刻ｔ１０～ｔ１２において、第２の水平レジスタ部２４における各水平レジスタの電荷が増倍レジスタ部２８における各増倍レジスタに順次に転送される。その後、時刻ｔ１２～ｔ１３において、増倍レジスタ部２８における各増倍レジスタの電荷がアンプ３０に順次に出力され、出力ポートから出力される（ｊ）。なお、図１１（ｉ）に示す増倍レジスタ部２８のクロックにおける時刻ｔ１３～ｔ１４の期間はオーバークロック期間である。
　ここで、制御部５０は、電荷が第２の水平レジスタ部２４に保持されている間に（図１１（ｄ）、時刻ｔ３～ｔ８）、その電荷量に応じて増倍レジスタ部２８の増倍率を決定する（図１１（ｈ）、時刻ｔ９）。すなわち、制御部５０は、電荷が増倍レジスタ部２８に入力される前に（図１１（ｉ）、時刻ｔ１０）、その電荷量に応じて増倍レジスタ部２８の増倍率を決定することとなる（図１１（ｈ）、時刻ｔ９）。
　なお、時刻ｔ１１では、撮像領域１０における次の水平１ラインの電荷の第１の水平レジスタ部２０への転送が開始され、上記した動作が繰り返される。
（フルフレームトランスファ型の固体撮像装置）
　図１２は、フルフレームトランスファ型の固体撮像装置の一部構成を示す図であり、図１３は、このフルフレームトランスファ型の固体撮像装置の各部波形を示すタイミングチャートである。
　図１２に示すフルフレームトランスファ型の固体撮像装置では、撮像領域１０は、垂直方向及び水平方向に２次元的に配列された複数の画素部Ｐを有する。各画素部Ｐは、第１の水平レジスタ部２０のＢ方向及び第３の水平レジスタ部４１のＡ方向への双方向の電荷転送が可能であり、これらの電荷転送を交互に行う。
　図１３を参照して、このフルフレームトランスファ型の固体撮像装置をビニングでラインセンサとして使用するときの動作を説明する。
　まず、時刻ｔ１～ｔ２において、撮像領域１０にＢ方向転送のための垂直転送クロックが入力されると（ａ）、撮像領域１０における各垂直列ごとの電荷が第１の水平レジスタ部２０へ転送される。次に、時刻ｔ２～ｔ６において、第１の水平レジスタ部２０及び第１のコーナレジスタ部２２にクロックが入力されると共に（ｂ）、第２の水平レジスタ部２４及び第２のコーナレジスタ部２６にクロックが入力されると（ｃ）、第１の水平レジスタ部２０における各水平レジスタの電荷が第２の水平レジスタ部２４における各水平レジスタに順次に転送される。
　その際、時刻ｔ３～ｔ４において、撮像領域１０にＡ方向転送のための垂直転送クロックが入力されると（ｄ）、撮像領域１０における各垂直列ごとの電荷が第３の水平レジスタ部４１へ転送される。次に、時刻ｔ４～ｔ５において、第３の水平レジスタ部４１にクロックが入力されると（ｅ）、第３の水平レジスタ部４１における各水平レジスタの電荷がアンプ４２に順次に出力され、制御部５０へ順次に出力される（ｆ）。なお、第３の水平レジスタ部４１の電荷転送は、第１の水平レジスタ部２０の電荷転送より高速に行われる。
　すると、上記したように、信号処理部５１によって、第３の水平レジスタ部４１及びアンプ４２から順次に供給される電圧値に基づいて、増倍レジスタ部２８の電極Ｐ２ＨＢに印加するクロックのパルス電圧値及び電極ＤＣＢに印加する直流電圧値が決定され、この電圧値を表す制御信号が時刻ｔ７に出力される（ｇ）。その後、駆動部５２によって、決定値に応じたパルス電圧を有する電極Ｐ２ＨＢ用クロック、及び、信号処理部５１の決定値に応じた電圧を有する電極ＤＣＢ用直流電圧が生成される。
　すると、時刻ｔ８～ｔ１１において、駆動部５２から増倍レジスタ部２８にクロック及び直流電圧が供給されると共に（ｈ）、時刻ｔ８～ｔ９において、第２の水平レジスタ部２４にクロックが入力される。すると、時刻ｔ８～ｔ９において、第２の水平レジスタ部２４における各水平レジスタの電荷が増倍レジスタ部２８における各増倍レジスタに順次に転送される。その後、時刻ｔ９～ｔ１０において、増倍レジスタ部２８における各増倍レジスタの電荷がアンプ３０に順次に出力され、出力ポートから出力される（ｉ）。なお、図１３（ｈ）に示す増倍レジスタ部２８のクロックにおける時刻ｔ１０～ｔ１１の期間はオーバークロック期間である。
　ここで、制御部５０は、電荷が第２の水平レジスタ部２４に保持されている間に（図１３（ｃ）、時刻ｔ２～ｔ６）、その電荷量に応じて増倍レジスタ部２８の増倍率を決定する（図１３（ｇ）、時刻ｔ７）。すなわち、制御部５０は、電荷が増倍レジスタ部２８に入力される前に（図１３（ｈ）、時刻ｔ８）、その電荷量に応じて増倍レジスタ部２８の増倍率を決定することとなる（図１３（ｇ）、時刻ｔ７）。
　なお、時刻ｔ９では、撮像領域１０における各垂直列ごとの電荷の第１の水平レジスタ部２０への転送が開始され、上記した動作が繰り返される。
［第３の実施形態］
　図１４は、本発明の第３の実施形態に係る固体撮像装置の構成を示す図である。図１４に示す固体撮像装置１Ｂは、マルチポート型の固体撮像装置であり、固体撮像装置１において、第１の水平レジスタ部（ＨＲ１）２０と、第１のコーナレジスタ部（ＣＲ１）２２と、第２の水平レジスタ部（ＨＲ２）２４と、第２のコーナレジスタ部（ＣＲ２）２６と、増倍レジスタ部（ＥＭＲ）２８と、アンプ３０と、出力ポート３５と、検出部４０と、制御部５０とをそれぞれ４個ずつ備える構成で、第１の実施形態と異なっている。
　すなわち、固体撮像装置１Ｂは、撮像領域１０における部分撮像領域１０ａ，１０ｂ，１０ｃ，１０ｄからの電荷をそれぞれ受ける第１の水平レジスタ部２０ａ，２０ｂ，２０ｃ，２０ｄと、第１の水平レジスタ部２０ａ，２０ｂ，２０ｃ，２０ｄからの電荷転送方向をそれぞれ折り返す第１のコーナレジスタ部２２ａ，２２ｂ，２２ｃ，２２ｄと、第１のコーナレジスタ部２２ａ，２２ｂ，２２ｃ，２２ｄからの電荷をそれぞれ受ける第２の水平レジスタ部２４ａ，２４ｂ，２４ｃ，２４ｄと、第２の水平レジスタ部２４ａ，２４ｂ，２４ｃ，２４ｄからの電荷転送方向をそれぞれ折り返す第２のコーナレジスタ部２６ａ，２６ｂ，２６ｃ，２６ｄと、第２のコーナレジスタ部２６ａ，２６ｂ，２６ｃ，２６ｄからの電荷をそれぞれ増倍する増倍レジスタ部２８ａ，２８ｂ，２８ｃ，２８ｄと、増倍レジスタ部２８ａ，２８ｂ，２８ｃ，２８ｄから受ける電荷量に応じた電圧を出力ポート３５ａ，３５ｂ，３５ｃ，３５ｄへそれぞれ出力するアンプ３０ａ，３０ｂ，３０ｃ，３０ｄと、第１の水平レジスタ部２０ａ，２０ｂ，２０ｃ，２０ｄからの電荷量をそれぞれ検出する検出部４０ａ，４０ｂ，４０ｃ，４０ｄと、検出部４０ａ，４０ｂ，４０ｃ，４０ｄによって検出された電荷量に基づいて増倍レジスタ部２８ａ，２８ｂ，２８ｃ，２８ｄの増倍率をそれぞれ制御する制御部５０ａ，５０ｂ，５０ｃ，５０ｄとを備える。
　この第３の実施形態の固体撮像装置１Ｂでは、ポートごとに、上記した増倍レジスタ部の増倍率のフィードフォワード制御、すなわち、増倍レジスタ部の増倍率のリアルタイム制御を行うので、第１の実施形態の固体撮像装置１と同様の利点を得ることができる。
　更に、第３の実施形態の固体撮像装置１Ｂによれば、ポートごとに並列処理が行われるので、高速化を実現することができる。
　なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。
　本実施形態では、増倍レジスタ部の電極の制御電圧調整による増倍率の制御を行ったが、増倍レジスタ部の増倍段数を制御することにより増倍率の制御を行ってもよい。具体的には、増倍レジスタ部の複数の増倍レジスタのうちの電荷増倍作用を有する増倍レジスタの段数を制御する。なお、増倍レジスタのうちの電荷増倍作用を有さない増倍レジスタには、上記したように、通常の転送を行う程度の制御電圧を供給すればよい（図２（ｂ）における点線）。
　また、第３の実施形態では、４個の出力ポートを備えるマルチポート型の固体撮像装置を例示したが、本発明の思想は、２個以上の出力ポートを備えるマルチポート型の固体撮像装置に適用可能である。また、第２の実施形態も２個以上の出力ポートを備えるマルチポート型の固体撮像装置に適用可能である。
　また、本発明の思想は、第２の実施形態でも一部記載したように、様々な形態、例えば、ライン型、インターライン型、フレームトランスファ型、フルフレームトランスファ型等の固体撮像装置に適用可能である。
　増倍レジスタ部の増倍率の制御を適切に行う用途に適用することができる。
　１，１Ａ，１Ｂ　固体撮像装置
　１０　撮像領域
　１０ａ，１０ｂ，１０ｃ，１０ｄ　部分撮像領域
　２０，２０ａ，２０ｂ，２０ｃ，２０ｄ　第１の水平レジスタ部（出力レジスタ部）
　２２，２２ａ，２２ｂ，２２ｃ，２２ｄ　第１のコーナレジスタ部
　２４，２４ａ，２４ｂ，２４ｃ，２４ｄ　第２の水平レジスタ部（遅延レジスタ部）
　２６，２６ａ，２６ｂ，２６ｃ，２６ｄ　第２のコーナレジスタ部
　２８，２８ａ，２８ｂ，２８ｃ，２８ｄ　増倍レジスタ部
　３０，３０ａ，３０ｂ，３０ｃ，３０ｄ　アンプ
　３５，３５ａ，３５ｂ，３５ｃ，３５ｄ　出力ポート
　４０，４０ａ，４０ｂ，４０ｃ，４０ｄ　検出部
　４１　第３の水平レジスタ部
　４２　アンプ
　５０，５０ａ，５０ｂ，５０ｃ，５０ｄ　制御部
　５１　信号処理部
　５２　駆動部

Claims (9)

  1. 　電荷増倍型の固体撮像装置において、
    　入射光量に応じた電荷を生成する撮像領域と、
    　前記撮像領域からの電荷を受ける出力レジスタ部と、
    　前記出力レジスタ部からの電荷を増倍する増倍レジスタ部と、
    を備え、
    　前記撮像領域からの電荷量に応じて、前記増倍レジスタ部の増倍率のフィードフォワード制御を行う、
    固体撮像装置。
  2. 　前記増倍レジスタ部に入力される電荷量を検出する検出部と、
    　前記検出部によって検出された電荷量に応じて、前記増倍レジスタ部の増倍率のフィードフォワード制御を行う制御部と、
    を更に備える、請求項１に記載の固体撮像装置。
  3. 　前記撮像領域からの電荷を受ける検出レジスタ部と、
    　前記検出レジスタ部から出力される電荷量に応じて、前記増倍レジスタ部の増倍率のフィードフォワード制御を行う制御部と、
    を更に備える、請求項１に記載の固体撮像装置。
  4. 　前記出力レジスタ部と前記増倍レジスタ部との間に配置され、前記出力レジスタ部から前記増倍レジスタ部への電荷の転送を遅延させる遅延レジスタ部を更に備える、請求項１又は３に記載の固体撮像装置。
  5. 　前記検出部と前記増倍レジスタ部との間に配置され、前記検出部から前記増倍レジスタ部への電荷の転送を遅延させる遅延レジスタ部を更に備える、請求項２に記載の固体撮像装置。
  6. 　前記制御部は、前記検出部によって検出された電荷量の最大値、最小値及び平均値のうちの何れかに応じて、前記増倍レジスタ部の増倍率の制御を行う、請求項２に記載の固体撮像装置。
  7. 　前記制御部は、前記検出レジスタ部から出力される電荷量の最大値、最小値及び平均値のうちの何れかに応じて、前記増倍レジスタ部の増倍率の制御を行う、請求項３に記載の固体撮像装置。
  8. 　前記検出部はフローティング・ゲート・アンプを含む、請求項２に記載の固体撮像装置。
  9. 　電荷増倍型の固体撮像装置において、
    　入射光量に応じた電荷を生成する撮像領域と、
    　前記撮像領域からの電荷を受ける複数の出力レジスタ部と、
    　前記複数の出力レジスタ部からの電荷をそれぞれ増倍する複数の増倍レジスタ部と、
    を備え、
    　前記複数の増倍レジスタ部にそれぞれ入力される電荷量に応じて、前記複数の増倍レジスタ部の増倍率のフィードフォワード制御をそれぞれ行う、
    固体撮像装置。
PCT/JP2010/050818 2009-01-30 2010-01-22 固体撮像装置 Ceased WO2010087288A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020117007770A KR101675605B1 (ko) 2009-01-30 2010-01-22 고체 촬상 장치
US13/144,741 US9609247B2 (en) 2009-01-30 2010-01-22 Solid-state imaging device performing feed-forward control of multiplication factor of multiplication register to match dynamic range of the device with the intensity distribution of incident light
CN201080006335.4A CN102301696B (zh) 2009-01-30 2010-01-22 固体摄像装置
EP10735757.6A EP2385696B1 (en) 2009-01-30 2010-01-22 Solid-state imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-020475 2009-01-30
JP2009020475A JP5237844B2 (ja) 2009-01-30 2009-01-30 固体撮像装置

Publications (1)

Publication Number Publication Date
WO2010087288A1 true WO2010087288A1 (ja) 2010-08-05

Family

ID=42395550

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/050818 Ceased WO2010087288A1 (ja) 2009-01-30 2010-01-22 固体撮像装置

Country Status (7)

Country Link
US (1) US9609247B2 (ja)
EP (1) EP2385696B1 (ja)
JP (1) JP5237844B2 (ja)
KR (1) KR101675605B1 (ja)
CN (1) CN102301696B (ja)
TW (1) TWI558209B (ja)
WO (1) WO2010087288A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012082676A1 (en) * 2010-12-14 2012-06-21 Truesense Imaging, Inc. Image sensor with charge multiplication
CN102547153A (zh) * 2010-12-20 2012-07-04 全视科技有限公司 具有电荷倍增输出通道及电荷感测输出通道的图像传感器
US8479374B2 (en) 2010-12-14 2013-07-09 Truesense Imaging, Inc. Method of producing an image sensor having multiple output channels
US8773564B2 (en) 2010-12-14 2014-07-08 Truesense Imaging, Inc. Image sensor with charge multiplication

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5438331B2 (ja) * 2009-01-30 2014-03-12 浜松ホトニクス株式会社 固体撮像装置
US20110154656A1 (en) * 2009-11-06 2011-06-30 Harrison Joe A Systems and methods for manufacturing modified impedance coaxial cables
US8553126B2 (en) * 2010-12-14 2013-10-08 Truesense Imaging, Inc. Image sensor with charge multiplication
US8643758B2 (en) * 2010-12-20 2014-02-04 Omnivision Technologies, Inc. Method for processing an image captured by an image sensor having a charge multiplication output channel and a charge sensing output channel
US8800130B2 (en) 2011-05-25 2014-08-12 Truesense Imaging, Inc. Methods for producing image sensors having multi-purpose architecture
US8773563B2 (en) 2011-05-25 2014-07-08 Truesense Imaging, Inc. Multi-purpose architecture for CCD image sensors
GB201516701D0 (en) * 2015-09-21 2015-11-04 Innovation & Business Dev Solutions Ltd Time of flight distance sensor
US9930276B2 (en) * 2016-01-14 2018-03-27 Semiconductor Components Industries, Llc Methods for clocking an image sensor
GB201704452D0 (en) 2017-03-21 2017-05-03 Photonic Vision Ltd Time of flight sensor
US10805567B2 (en) * 2018-09-13 2020-10-13 Semiconductor Components Industries, Llc Imaging pixels with non-destructive readout capabilities
CN110335881B (zh) * 2019-04-30 2021-11-16 中国电子科技集团公司第四十四研究所 电子倍增电荷耦合器件倍增寄存器防杂散信号干扰结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003009000A (ja) * 2001-06-21 2003-01-10 Fuji Photo Film Co Ltd 撮像装置
JP2003158679A (ja) * 2001-08-20 2003-05-30 Fuji Photo Film Co Ltd 電荷増倍型固体電子撮像装置およびその制御方法
JP3862850B2 (ja) 1997-03-22 2006-12-27 イー２ヴイ テクノロジーズ （ユーケイ） リミテッド Ｃｃｄイメージャ
JP2007124675A (ja) 2005-10-24 2007-05-17 E2V Technologies (Uk) Ltd 利得計測構造体
JP2008177709A (ja) * 2007-01-17 2008-07-31 Hitachi Kokusai Electric Inc 撮像装置およびその雑音低減方法
JP2008236176A (ja) * 2007-03-19 2008-10-02 Nec Corp 電子増倍型撮像装置、電子増倍型撮像装置の校正プログラムおよび校正方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278142B1 (en) 1999-08-30 2001-08-21 Isetex, Inc Semiconductor image intensifier
US7420605B2 (en) * 2001-01-18 2008-09-02 E2V Technologies (Uk) Limited Solid state imager arrangements
US7190400B2 (en) * 2001-06-04 2007-03-13 Texas Instruments Incorporated Charge multiplier with logarithmic dynamic range compression implemented in charge domain
JP3689866B2 (ja) 2002-05-30 2005-08-31 日本テキサス・インスツルメンツ株式会社 Ｃｍｄ及びｃｍｄ搭載ｃｃｄ装置
US7078670B2 (en) * 2003-09-15 2006-07-18 Imagerlabs, Inc. Low noise charge gain circuit and CCD using same
JP2005159784A (ja) 2003-11-27 2005-06-16 Sony Corp 固体撮像素子及びその駆動方法並びにカメラシステム
US20050248676A1 (en) * 2004-05-08 2005-11-10 Mark Christenson High-speed frame transfer of sub-frame area
JP4442608B2 (ja) * 2004-07-20 2010-03-31 株式会社島津製作所 固体撮像装置、撮像装置並びに撮像素子
US7485840B2 (en) * 2007-02-08 2009-02-03 Dalsa Corporation Semiconductor charge multiplication amplifier device and semiconductor image sensor provided with such an amplifier device
JP2008271049A (ja) * 2007-04-18 2008-11-06 Hamamatsu Photonics Kk 撮像装置及びそのゲイン調整方法
JP4851388B2 (ja) * 2007-05-16 2012-01-11 浜松ホトニクス株式会社 撮像装置
JP5438331B2 (ja) 2009-01-30 2014-03-12 浜松ホトニクス株式会社 固体撮像装置
US8395689B2 (en) * 2010-12-20 2013-03-12 Omnivision Technologies, Inc. Image sensor with charge multiplication output channel and charge sensing output channel

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3862850B2 (ja) 1997-03-22 2006-12-27 イー２ヴイ テクノロジーズ （ユーケイ） リミテッド Ｃｃｄイメージャ
JP2003009000A (ja) * 2001-06-21 2003-01-10 Fuji Photo Film Co Ltd 撮像装置
JP2003158679A (ja) * 2001-08-20 2003-05-30 Fuji Photo Film Co Ltd 電荷増倍型固体電子撮像装置およびその制御方法
JP2007124675A (ja) 2005-10-24 2007-05-17 E2V Technologies (Uk) Ltd 利得計測構造体
JP2008177709A (ja) * 2007-01-17 2008-07-31 Hitachi Kokusai Electric Inc 撮像装置およびその雑音低減方法
JP2008236176A (ja) * 2007-03-19 2008-10-02 Nec Corp 電子増倍型撮像装置、電子増倍型撮像装置の校正プログラムおよび校正方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2385696A4

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012082676A1 (en) * 2010-12-14 2012-06-21 Truesense Imaging, Inc. Image sensor with charge multiplication
US8479374B2 (en) 2010-12-14 2013-07-09 Truesense Imaging, Inc. Method of producing an image sensor having multiple output channels
EP2672701A1 (en) * 2010-12-14 2013-12-11 Truesense Imaging, Inc. Image sensor with charge multiplication
US8773564B2 (en) 2010-12-14 2014-07-08 Truesense Imaging, Inc. Image sensor with charge multiplication
US9136305B2 (en) 2010-12-14 2015-09-15 Semiconductor Components Industries, Llc Method of producing an image sensor having multiple output channels
CN102547153A (zh) * 2010-12-20 2012-07-04 全视科技有限公司 具有电荷倍增输出通道及电荷感测输出通道的图像传感器

Also Published As

Publication number Publication date
TW201038068A (en) 2010-10-16
JP2010178196A (ja) 2010-08-12
EP2385696A4 (en) 2015-07-01
JP5237844B2 (ja) 2013-07-17
CN102301696A (zh) 2011-12-28
US20110273603A1 (en) 2011-11-10
US9609247B2 (en) 2017-03-28
CN102301696B (zh) 2015-12-02
KR20110107319A (ko) 2011-09-30
EP2385696A1 (en) 2011-11-09
EP2385696B1 (en) 2018-11-28
TWI558209B (zh) 2016-11-11
KR101675605B1 (ko) 2016-11-11

Similar Documents

Publication Publication Date Title
JP5237844B2 (ja) 固体撮像装置
CN102244741B (zh) 固态图像传感器和照相机
US8400546B2 (en) Image capturing device, image capturing system, and method of driving image capturing device
CN104272718B (zh) 固体摄像装置
US20130021509A1 (en) Solid-state imaging device driving method
CN102164252B (zh) 固态图像拾取设备及其驱动方法
JP2009296465A (ja) 固体撮像装置、その駆動方法及び撮像システム
JP7165873B2 (ja) 撮像処理回路、撮像システム、撮像処理方法及びプログラム
CN106449668A (zh) 光电转换元件、装置、距离检测传感器和信息处理系统
EP2247099B1 (en) Solid-state imaging device
WO2006009164A1 (ja) 固体撮像装置、撮像装置並びに撮像素子
US8754355B2 (en) Charge multiplying solid state imaging device having multiplication register units with different number of multiplication stages
CN104159050B (zh) 固态图像传感器、驱动固态图像传感器的方法及电子设备
CN102246508B (zh) 固体摄像装置
JP2008160344A (ja) 固体撮像装置、カメラシステム、および固体撮像装置の駆動方法
JP4566013B2 (ja) 撮像装置
JP2010081335A (ja) 撮像装置
JP4642552B2 (ja) 撮像装置
Atlas et al. Subelectron readout noise focal plane arrays for space imaging
JP2008289072A (ja) 固体撮像素子の駆動方法及び撮像装置
JP2013026989A (ja) 固体撮像素子およびその駆動方法ならびにカメラシステム

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080006335.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10735757

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20117007770

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2010735757

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13144741

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE