WO2010103805A1 - 多層配線基板の製造方法及びそれにより得られる多層配線基板 - Google Patents

多層配線基板の製造方法及びそれにより得られる多層配線基板 Download PDF

Info

Publication number
WO2010103805A1
WO2010103805A1 PCT/JP2010/001656 JP2010001656W WO2010103805A1 WO 2010103805 A1 WO2010103805 A1 WO 2010103805A1 JP 2010001656 W JP2010001656 W JP 2010001656W WO 2010103805 A1 WO2010103805 A1 WO 2010103805A1
Authority
WO
WIPO (PCT)
Prior art keywords
elastic modulus
storage elastic
prepreg
multilayer wiring
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/001656
Other languages
English (en)
French (fr)
Inventor
山口範博
梅田裕明
湯川健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tatsuta Electric Wire and Cable Co Ltd
Original Assignee
Tatsuta Electric Wire and Cable Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tatsuta Electric Wire and Cable Co Ltd filed Critical Tatsuta Electric Wire and Cable Co Ltd
Priority to HK12108404.9A priority Critical patent/HK1167776B/xx
Priority to KR1020117021603A priority patent/KR101114058B1/ko
Priority to CN2010800115999A priority patent/CN102369791B/zh
Priority to EP10750562.0A priority patent/EP2408285B1/en
Priority to JP2010525547A priority patent/JP4778114B2/ja
Priority to US13/256,114 priority patent/US8756805B2/en
Publication of WO2010103805A1 publication Critical patent/WO2010103805A1/ja
Anticipated expiration legal-status Critical
Priority to US14/164,900 priority patent/US9420706B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/111—Preheating, e.g. before soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1194—Thermal treatment leading to a different chemical state of a material, e.g. annealing for stress-relief, aging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Definitions

  • Multilayering is indispensable for making the printed wiring board lighter, thinner, and smaller, but in the case of multilayering, thinning becomes a technical issue.
  • a via hole is provided in a core substrate 10 provided with a copper foil layer 11 on both surfaces of an insulating material, and through-hole plating is applied to the wall surface of the via hole. 12 is applied, and after the via fill paste 13 is printed, filled and cured, (b) the protrusion of the filled paste 13 is polished, and then (c) the lid plating 14 is applied to both surfaces. is there.
  • a copper foil (CCL) 16 having a resin-coated layer 15 is arranged on both surfaces of the substrate 10 with the resin layer 15 facing the substrate 10, and (b) pressing is performed.
  • the former has a possibility that the base material may be stretched after paste polishing, and there is a limit to thinning the film. Also, when lid plating is performed, the copper foil on the surface becomes thick and fine patterning becomes difficult. It was. On the other hand, the latter has a problem that a via hole (stacked via) cannot be provided on the via hole, a problem of insufficient smoothness of the substrate surface, crack generation during a long-term reliability test, and the like.
  • a method of obtaining inner layer conduction only with a conductive paste without using through-hole plating or lid plating as described above has been used.
  • conductive powder and conductive A press method using a paste that expresses conductivity when contacted with powder (hereinafter referred to as a powder contact paste) is used.
  • a powder contact paste a paste that expresses conductivity when contacted with powder
  • the paste is used under normal pressing conditions.
  • the substrate immediately above swells and unevenness occurs, and there is also a problem that the rate of change in conductivity over time is large and the long-term reliability is poor.
  • alloy-type paste a paste containing metal powder that is alloyed by heating
  • the method for producing a multilayer substrate according to the present invention includes a step of drilling a via hole in a prepreg by laser processing, a step of filling the via hole with a conductive paste containing a resin component and metal powder, and the filled conductive material. And a step of arranging and pressing copper foil or a patterned copper foil portion of the base material on and under the conductive paste, and at least a part of the metal powder is melted as the conductive paste Using an alloy type paste in which adjacent metal powders are alloyed, as a prepreg, the storage elastic modulus at the inflection point at which the storage elastic modulus changes from increase to decrease in the temperature profile rising from 60 ° C.
  • This prepreg has a ratio A / B of 10 or more before preheating when the storage elastic modulus at the inflection point changing from decrease to increase is B. It shall be less than 10 the ratio A / B by preheating before the perforation step.
  • the prepreg one containing at least one of phenoxy resin, epoxy resin and bismaleide triazine resin (BT resin) can be used.
  • alloying between metal powders means that two or more kinds of metals are melted and integrated. For example, when a mixture of low melting point metal particles and high melting point metal particles is heated, the surface layer of each particle is melted and integrated to form an alloy layer.
  • the multilayer substrate obtained by the manufacturing method of the present invention does not use lid plating, and therefore fine line patterning is possible, satisfying the demand for thin plate.
  • the metal powder contained in the conductive paste is alloyed, and the metal powder and the end face of the conductive layer in the through hole are alloyed, so that the conductivity and its long-term stability are excellent.
  • a general-purpose prepreg can be used, which is advantageous in terms of cost.
  • a stacked via structure can also be formed.
  • the time required for the ratio A / B to be less than 10 is confirmed in advance, and before the step of providing the via hole by the laser processing, sandwiched between smooth surface plates, an air oven or the like under predetermined conditions confirmed in advance. You can heat with.
  • the conductive paste used in the present invention contains at least a resin component and a metal powder. When heated at a predetermined temperature, the resin component hardens and at least a part of the metal powder melts to form a metal powder. What is necessary is just to be alloyed with each other or the metal powder and the conductive end face such as a copper foil or a patterned copper portion in contact therewith.
  • the (A) resin component may be a blend of one or more resin components of alkyd resin, melamine resin, or xylene resin with acrylate resin monomer and epoxy resin prepolymer.
  • the alkyd resin, melamine resin, and xylene resin are used as resin modifiers, respectively, and are not particularly limited as long as the purpose can be achieved.
  • the blending ratio when blending these modifiers is less than 40% by weight, preferably less than 10% by weight, based on the total amount of component (A).
  • Any metal powder may be used as long as it is alloyed by heating, but two or more metals including one or more low melting point metals having a melting point of 180 ° C. or less and one or more high melting point metals having a melting point of 800 ° C. or more are used. It is preferably included. Examples of the presence form of two or more metals include a mixture of a certain type of metal powder with a metal powder composed of another type of metal, or a type of metal powder coated with another type of metal, Or what mixed these is mentioned.
  • the shape of the metal powder is not limited, but conventionally used ones such as dendrites, spheres, and flakes can be used.
  • the particle size is not limited, but is usually about 1 to 50 ⁇ m in average particle size.
  • the curing agent can be used in combination with a phenolic curing agent as an essential component, in addition to an imidazole curing agent, a cationic curing agent, a radical curing agent (polymerization initiator), and the like.
  • the amount of phenolic curing agent used is preferably 0.3 to 35 parts with respect to 100 parts of the resin component.
  • the amount of the curing agent other than the phenol-based curing agent is preferably 0.2 to 35 parts with respect to 100 parts of the resin, and preferably 0.5 to 40 parts for the entire curing agent.
  • Examples of cationic curing agents include amine salts of boron trifluoride, P-methoxybenzenediazonium hexafluorophosphate, diphenyliodonium hexafluorophosphate, triphenylsulfonium, tetra-n-butylphosphonium tetraphenylborate, tetra- Examples thereof include onium compounds represented by n-butylphosphonium-o, o-diethyl phosphorodithioate and the like.
  • Examples of radical curing agents (polymerization initiators) include di-cumyl peroxide, t-butyl cumyl peroxide, t-butyl hydroperoxide, cumene hydroperoxide, and the like.
  • the flux as the component (D) promotes alloying of the metal powder examples include zinc chloride, lactic acid, citric acid, oleic acid, stearic acid, glutamic acid, benzoic acid, oxalic acid, Examples include glutamic acid hydrochloride, aniline hydrochloride, cetylpyridine bromide, urea, triethanolamine, glycerin, hydrazine, and rosin.
  • the amount of flux used is preferably 0.3 to 80 parts with respect to 100 parts of the resin component.
  • the multilayer substrate of the present invention After filling the via hole of the preheated prepreg with the conductive paste, the multilayer substrate of the present invention can be obtained by heating while pressing under the conditions corresponding to the alloy type paste used.
  • the obtained multilayer substrates can be jointed using the preheated prepreg defined in the present invention, and further multilayered. Since the multilayer substrate obtained by the present invention is excellent in long-term reliability and also in the reliability of the joint portion between multilayer substrates, it is also possible to manufacture a super-multilayer substrate of several tens layers, which has been difficult in the past, with a high yield. This is possible according to the invention.
  • the prepreg was sandwiched between stainless steel plates having a thickness of 1.2 mm, and the heat treatment for the time shown in the table was performed in a thermostat set to the temperature shown in Table 1.
  • the storage elastic modulus of the prepreg is measured at an inflection point a where the storage elastic modulus changes from increase to decrease in a temperature profile rising from 60 ° C. to 200 ° C. using Modular® Compact® Rheometer (MCR) 300 manufactured by Anton® Paar.
  • MCR Modular® Compact® Rheometer
  • the elastic modulus A and the storage elastic modulus B at the inflection point b that changes from decrease to increase are measured before preheating and after preheating (except for Comparative Examples 1 and 2), and the ratio A / B is determined from these measured values. Asked.
  • the following alloy type paste or powder contact type paste was used as shown in Table 1. Alloy type: TATSUTA System Electronics Co., Ltd. metallized paste (MP series) Powder contact type: TATSUTA System Electronics Co., Ltd., AE1840

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Conductive Materials (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

プリプレグにレーザー加工にてビアホールを設ける穿孔工程と、そのビアホールに樹脂構成成分と金属粉とを含有する導電性ペーストを充填する工程と、その充填された導電性ペーストの上下に銅箔又はパターニングされた基材の銅箔部分を配してプレスする工程とを含む多層基板の製造方法において、導電性ペーストとして金属粉の少なくとも一部が溶融して隣接する金属粉同士が合金化する合金型ペーストを用い、プリプレグとして、６０℃から２００℃へ昇温する温度プロファイルにおいて貯蔵弾性率が増加から減少に変化する変曲点における貯蔵弾性率をＡ、減少から増加に変わる変曲点における貯蔵弾性率をＢとした場合の比率Ａ／Ｂが予備加熱前に１０以上であるものを用い、プリプレグを穿孔工程前に予備加熱して比率Ａ／Ｂを１０未満にすることにより、導電性及びその長期安定性に優れた多層配線基板を得る。

Description

多層配線基板の製造方法及びそれにより得られる多層配線基板
　本発明は多層配線基板の製造方法及びそれにより得られる多層配線基板に関するものであり、より詳細には金属粉を含有する導電性ペーストでビアホールを充填する多層配線基板の製造方法に関する。
　近年、エレクトロニクスの分野では、製品の軽薄短小化の動向に伴い、プリント配線基板にも同様のニーズが高まっている。プリント配線基板の軽薄短小化には多層化が不可欠であるが、多層化する場合、薄板化が技術的課題となる。
　多層配線基板の製造方法の従来技術としては、例えば図４に示すように（ａ）絶縁素材の両面に銅箔層１１を設けたコア基板１０にビアホールを設け、そのビアホールの壁面にスルーホールメッキ１２を施した後、ビアフィルペースト１３を印刷、充填し、硬化させた後、（ｂ）充填されたペースト１３の突出部を研磨し、その後、（ｃ）両面に蓋メッキ１４を施す手法がある。また、図５（ａ）に示すように樹脂が塗布された層１５を有する銅箔（ＣＣＬ）１６をその樹脂層１５を基板１０に向けて基板１０の両面に配し、（ｂ）プレスすることによりコア基板１０の樹脂層１５の樹脂によってビアホールを充填する方法がある。
　しかし、前者はペースト研磨後に基材が延伸するおそれがあり、薄膜化には限界があり、また、蓋メッキを行うと表面の銅箔は厚くなり、ファインパターニングが困難になるという問題を有していた。一方、後者はビアホール上にビアホール（スタックビア）を設けることができないという問題や、基板表面の平滑性不足、長期信頼性試験時のクラック発生等の問題を有していた。
　これらの問題に対して、上記のようなスルーホールメッキや蓋メッキを行わず、導電性ペーストのみで内層導通を得る方法が用いられるようになり、具体的には、導電性粉体と導電性粉体との接触で導電性を発現するペースト（以下、これを粉体接触型ペーストと称する）を用いたプレス工法が用いられているが、このようなペーストを用いると通常のプレス条件ではペースト直上の基板が膨らみ、凹凸が生じるという問題があり、また経時的な導電性変化率が大きく、長期信頼性に劣るという問題もあった。
　これに対し、加熱により合金化する金属粉を含有するペースト（以下、これを「合金型ペースト」と称する）を用いて、導電性粉体同士及び粉体と銅箔間で合金を形成させることにより、導電性とその長期安定性を向上させ得ることが開示されている（特許文献１）。
　一方、プリント基板の素材としてプリプレグが一般に使用されるようになってきている（特許文献２）。プリプレグとは、熱硬化性樹脂をＢステージ状態にした接着シートであり、通常、補強材であるガラス布等に熱硬化性樹脂を含浸させたものである。このプリプレグを用いて基板を製造する場合は、プリプレグに従来通りレーザー加工にてビアホールを設け、導電性ペーストを充填して、上下面に銅箔又はパターニングされた基材を配してプレスする。
　しかし、上記合金型ペーストでスルーホールを形成する場合、低融点金属が溶融する前にペースト樹脂成分が完全硬化すると合金化を妨げるため、ペースト樹脂成分の硬化速度を遅くする必要がある。ところが汎用プリプレグではペースト樹脂成分の硬化速度を遅くするとプレス時に導電性ペーストの滲みが生じたり、プリプレグの樹脂成分とペーストとが混ざり合い、所望の特性が得られないという問題があった。
特許第４１９１６７８号公報 特開平７－１７６８４６号公報
　本発明は上記に鑑みてなされたものであり、コスト的に有利な汎用プリプレグを用いた場合であっても、導電性とその長期安定性に優れた多層配線基板（以下、「多層基板」と称する）が得られる製造方法、及びそれにより得られる多層基板を提供することを目的とする。
　本発明の多層基板の製造方法は、プリプレグにレーザー加工にてビアホールを設ける穿孔工程と、そのビアホールに樹脂構成成分と金属粉とを含有する導電性ペーストを充填する工程と、その充填された導電性ペーストの上下に銅箔又はパターニングされた基材の銅箔部分を配してプレスする工程とを含む多層基板の製造方法であって、導電性ペーストとして金属粉の少なくとも一部が溶融して隣接する金属粉同士が合金化する合金型ペーストを用い、プリプレグとして、６０℃から２００℃へ昇温する温度プロファイルにおいて貯蔵弾性率が増加から減少に変化する変曲点における貯蔵弾性率をＡ、減少から増加に変わる変曲点における貯蔵弾性率をＢとした場合の比率Ａ／Ｂが予備加熱前に１０以上であるものを用い、このプリプレグを上記穿孔工程前に予備加熱することにより比率Ａ／Ｂを１０未満にするものとする。
　上記において、プリプレグとしては、フェノキシ樹脂、エポキシ樹脂及びビスマレイドトリアジン樹脂（ＢＴレジン）のうちの少なくとも１種を含有してなるものを用いることができる。
　また、予備加熱は、通常は、８０～１４０℃で３０～１２０分間程度行う。
　さらに、導電性ペーストとしては、（Ａ）アクリレート樹脂モノマー及びエポキシ樹脂プレポリマーを含む樹脂構成成分１００重量部に対し、（Ｂ）インジウム単独、又は錫、鉛、ビスマス及びインジウムからなる群から選択された２種以上の合金である融点１８０℃以下の低融点金属少なくとも１種と、金、銀、銅、及びニッケルからなる群から選択された少なくとも１種の金属及び／又はこの群から選択された２種以上の金属の合金である融点８００℃以上の高融点金属とを含む金属粉２００～２２００重量部、（Ｃ）フェノール系硬化剤０．３～３５重量部を含む硬化剤０．５～４０重量部、及び（Ｄ）フラックス０．３～８０重量部を含有するものを使用することが好ましい。
　また、本発明の多層配線基板は、プリプレグにビアホールを設け、このビアホールに導電性ペーストを充填して、その充填された導電性ペーストの上下に銅箔又はパターニングされた基材の銅箔部分を配してなる多層基板であって、上記プリプレグとして、６０℃から２００℃へ昇温する温度プロファイルにおいて貯蔵弾性率が増加から減少に変化する変曲点における貯蔵弾性率をＡ、減少から増加に変わる変曲点における貯蔵弾性率をＢとした場合の比率Ａ／Ｂが１０未満であるものを用い、かつ上記導電性ペーストとして、加熱により相互に合金化する２種以上の金属からなる金属粉を含むものを用いてなるものである。この多層配線基板は、上記した本発明の製造方法により製造することができる。
　なお、本明細書等において金属粉同士等の「合金化」とは、２種類以上の金属が溶融して一体化することをいうものとする。例えば、低融点金属粒子と高融点金属粒子とが混在するものを加熱すると、それぞれの粒子の表層が融解して一体化し、合金層が形成されることをいう。
　本発明の製造方法により得られる多層基板は、蓋メッキを使用しないためファインラインパターニングが可能で、薄板化の要請を満たす。また、導電性ペーストに含まれる金属粉同士が合金化するとともに、金属粉とスルーホール内の導電層端面とが合金化するため導電性とその長期安定性に優れる。また、滲み等の問題が生じないので、汎用プリプレグを用いることもでき、コスト的にも有利である。またスタックビア構造の形成も可能である。さらに、多層基板と多層基板をジョイントして超多層基板を歩留まりよく製造することも容易にできる。以上の通り、従来技術の種々の問題点を解決した高品質の多層基板を、汎用装置を用いて低コストで提供することが可能となる。
本発明の多層基板の製造方法の一実施形態を示す模式断面図である。 本発明の多層基板の製造方法の他の実施形態を示す模式断面図である。 モジュラー・コンパクト・レオメーター（ＭＣＲ)による貯蔵弾性率測定チャートである。 従来の多層基板の製造方法の一例を示す模式断面図である。 従来の多層基板の製造方法の他の例を示す模式断面図である。 基板の膨れ量の評価方法を示す模式断面図である。
　本発明の多層基板の製造方法は、（１）プリプレグにビアホールを設ける前に予備加熱する工程、（２）予備加熱したプリプレグにレーザー加工にてビアホールを設ける工程、（３）そのビアホールに導電性ペーストを充填する工程、（４）その充填された導電性ペーストの上下の面に銅箔又はパターニングされた基材の銅箔部分を配してプレスして一体化する工程を少なくとも含むものである。なお、上記（３）において、導電性ペーストとしてはペースト硬化時の加熱により溶融する金属粉を含有し、溶融した金属粉同士が合金化する合金型ペーストを用いる。また、（４）においてパターニングされていない銅箔を積層した場合は、プレス後にパターニングを行う。
　以下、図を用いて本発明をさらに具体的に説明する。図１は、本発明の多層基板の製造方法の一実施形態を示す模式断面図であり、（ａ）プリプレグ１のビアホールに導電性ペースト２を充填し、（ｂ）そのプリプレグ１の上下両面に銅箔３を配してプレスして一体化し、（ｃ）その後、パターニングを行う場合を示している。符号２’は導電性ペーストの硬化物、符号３’はパターニングされた銅箔を示す。
　一方、図２は本発明の他の実施形態を示す模式断面図であり、（ａ）プリプレグ１のビアホールに導電性ペースト２を充填し、（ｂ）そのプリプレグ１の上下両面にパターニングされた基材４の銅箔部分５が導電性ペーストに接触するように配し、プレスして一体化する場合を示している。
　本発明で使用するプリプレグは、図３に示すように６０℃から２００℃まで昇温する温度プロファイルにおいて貯蔵弾性率が増加から減少に変化する変曲点ａにおける貯蔵弾性率をＡ、減少から増加に変わる変曲点ｂにおける貯蔵弾性率をＢとした場合の比率Ａ／Ｂが予備加熱前に１０以上であるプリプレグである。プリプレグの貯蔵弾性率の測定には、通常のレオメータ（例えば、Anton Paar製、Modular Compact Rheometer（ＭＣＲ)３００）を用いることができる。
　プリプレグの素材は特に限定されず、従来から使用されているフェノキシ樹脂、エポキシ樹脂、ビスマレイドトリアジン樹脂（ＢＴレジン）のうち少なくとも１種を成分とするものを適宜使用することができる。また、補強材料としてのガラス繊維等も従来から使用されているものを使用することができる。
　予備加熱は比率Ａ／Ｂが１０未満となる条件を選択すればよく、樹脂の種類等によって異なるが、通常は８０～１４０℃で、３０～１２０分間程度である。予備加熱のタイミングは、予備加熱後プレス工程までの時間が短い方が好ましい。また予備加熱を行う方法も特に限定されないが、プリプレグをステンレス等の表面平滑な板に挟んで行うことが好ましい。
　従って、比率Ａ／Ｂが１０未満となるための所要時間を予め確認し、上記レーザー加工でビアホールを設ける工程の前に、表面平滑な板に挟んで、予め確認した所定の条件でエアーオーブン等で加熱すればよい。
　なお、予備加熱後はビアホールを設けるが、その際レーザー加工を用いることにより、ホールの壁面がある程度硬化され、このことによってもプリプレグとペースト樹脂の混ざり合いを防止することができる。
　本発明で使用する導電性ペーストは、樹脂構成成分と金属粉とを少なくとも含有し、所定温度で加熱することにより、樹脂構成成分が硬化するとともに、金属粉の少なくとも一部が溶融して金属粉同士又は金属粉とこれに接する銅箔又はパターニング銅部分等の導電性端面とが合金化するものであればよい。
　例えば、（Ａ）アクリレート樹脂モノマー及びエポキシ樹脂プレポリマーを含む樹脂構成成分１００重量部（以下、単に部という）に対し、（Ｂ）低融点金属と高融点金属を含む２種以上の金属からなる金属粉２００～２２００部、（Ｃ）フェノール系硬化剤０．３～３５部を含む硬化剤０．５～４０部、及び（Ｄ）フラックス０．３～８０部を必須成分として含有してなるものが好ましい。
　アクリレート樹脂モノマーの具体例としては、イソアミルアクリレート、ネオペンチルグリコールジアクリレート、トリメチロールプロパントリアクリレート、ジトリメチロールプロパンテトラアクリレート、フェニルグリシジルエーテルアクリレートヘキサメチレンジイソシアネートウレタンプレポリマー、ビスフェノールＡジグリシジルエーテルアクリル酸付加物、エチレングリコールジメタクリレート、及びジエチレングリコールジメタクリレート等が挙げられる。
　また、エポキシ樹脂の具体例としては、ビスフェノールＡ型エポキシ樹脂、臭素化エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラック型エポキシ樹脂、脂環式エポキシ樹脂、グリシジルアミン型エポキシ樹脂、グリシジルエーテル型エポキシ樹脂、グリシジルエステル型エポキシ樹脂、複素環式エポキシ樹脂等が挙げられる。
　アクリレート樹脂とエポキシ樹脂との配合比率（重量％）は５：９５～９５：５が好ましく、より好ましくは２０：８０～８０：２０とする。
　上記（Ａ）樹脂構成成分は、アクリレート樹脂モノマー及びエポキシ樹脂プレポリマーに、アルキド樹脂、メラミン樹脂又はキシレン樹脂のうちの１種以上の樹脂構成物をブレンドしたものであってもよい。アルキド樹脂、メラミン樹脂、キシレン樹脂は、それぞれ樹脂改質剤として用いられるものであり、その目的を達成できるものであれば特に限定されない。これらの改質剤をブレンドする場合の配合比は、（Ａ）成分総量中４０重量％未満、好ましくは１０重量％未満とする。
　金属粉は加熱により合金化が起こるものであればよいが、融点が１８０℃以下の低融点金属１種以上と融点が８００℃以上の高融点金属１種以上とを含む２種以上の金属が含まれているのが好ましい。２種以上の金属の存在形態の例としては、ある種の金属粉を他の種類の金属からなる金属粉と混合したもの、又はある種の金属粉を他の種類の金属でコートしたもの、あるいはこれらを混合したものが挙げられる。
　低融点金属及び高融点金属としては、単一の金属からなるものほか、２種以上の金属の合金を使用することもできる。
　低融点金属の好ましい例としては、インジウム（融点：１５６℃）単独、又は錫（融点：２３１℃）、鉛（融点：３２７℃）、ビスマス（融点：２７１℃）、又はインジウムのうちの２種以上を合金にして融点１８０℃以下にしたものが挙げられ、２種以上の合金を使用することもできる。
　また、高融点金属の好ましい例としては、金（融点：１０６４℃）、銀（融点：９６１℃）、銅（融点：１０８３℃）、又はニッケル（融点：１４５５℃）や、ここに挙げた金属の２種以上の合金が挙げられ、これら金属単体及び合金の中から２種以上使用することもでき、金属単体と合金とを組み合わせて使用することもできる。
　金属粉の形状は制限がないが、樹枝状、球状、リン片状等の従来から用いられているものが使用できる。また、粒径も制限されないが、通常は平均粒径で１～５０μｍ程度である。
　上記金属粉の配合量は、（Ａ）樹脂構成成分１００部に対して２００～２２００部が好ましい。また、上記した低融点金属粉と高融点金属粉の配合比（重量比、以下同様）は、８：２～２：８の範囲内であるのが好ましい。
　次に（Ｃ）硬化剤は、フェノール系硬化剤を必須成分として、これ以外にイミダゾール系硬化剤、カチオン系硬化剤、ラジカル系硬化剤（重合開始剤）等を併用することもできる。
　フェノール系硬化剤の使用量は、樹脂構成成分１００部に対して０．３～３５部が好ましい。フェノール系硬化剤以外の硬化剤の使用量は、樹脂１００部に対して０．２～３５部が好ましく、硬化剤全体で０．５～４０部が好ましい。
　フェノール系硬化剤の例としては、ノボラックフェノール、ナフトール系化合物等が挙げられる。イミダゾール系硬化剤の例としては、イミダゾール、２－ウンデシルイミダゾール、２－ヘプタデシルイミダゾール、２－エチルイミダゾール、２－フェニルイミダゾール、２－エチル－４－メチル－イミダゾール、１－シアノエチル－２－ウンデシルイミダゾール、２－フェニルイミダゾールが挙げられる。カチオン系硬化剤の例としては、三フッ化ホウ素のアミン塩、Ｐ－メトキシベンゼンジアゾニウムヘキサフルオロホスフェート、ジフェニルイオドニウムヘキサフルオロホスフェート、トリフェニルスルホニウム、テトラ－ｎ－ブチルホスホニウムテトラフェニルボレート、テトラ－ｎ－ブチルホスホニウム－ｏ，ｏ－ジエチルホスホロジチオエート等に代表されるオニウム系化合物が挙げられる。ラジカル系硬化剤（重合開始剤）の例としては、ジ－クミルパーオキサイド、ｔ－ブチルクミルパーオキサイド、ｔ－ブチルハイドロパーオキサイド、クメンハイドロパーオキサイド等が挙げられる。
　さらに、（Ｄ）成分であるフラックスは、上記金属粉の合金化を促進するものであり、例としては、塩化亜鉛、乳酸、クエン酸、オレイン酸、ステアリン酸、グルタミン酸、安息香酸、シュウ酸、グルタミン酸塩酸塩、アニリン塩酸塩、臭化セチルピリジン、尿素、トリエタノールアミン、グリセリン、ヒドラジン、ロジン等が挙げられる。フラックスの使用量は、樹脂構成成分１００部に対して０．３～８０部が好ましい。
　本発明で使用する導電性ペーストは上記各成分を混合することにより得られるが、市販されているものでは、例えば、タツタ　システム・エレクトロニクス（株）製、メタライズペースト（ＭＰシリーズ）を好適に用いることができる。
　予備加熱したプリプレグのビアホールに導電性ペーストを充填した後は、使用した合金型ペーストに応じた条件でプレスしつつ加熱することにより本発明の多層基板が得られる。得られた多層基板同士を、本発明で規定する予備加熱したプリプレグを用いてジョイントし、さらに多層化することも容易に行うことができる。本発明により得られる多層基板は長期信頼性に優れ、かつ多層基板同士のジョイント部の信頼性にも優れるので、従来は困難であった数十層という超多層基板を歩留まりよく製造することも本発明によれば可能になる。
　以下、実施例により本発明をさらに具体的に説明するが、本発明は以下の実施例に限定されるものではない。
１．基板の作成
　表１に示した厚さ約１００μｍのプリプレグ（パナソニック電工（株）製Ｒ－１５５１又は三菱ガス化学（株）製ＧＨＰＬ－８３０）をそれぞれ用い、実施例１～３，比較例３では下記の通り予備加熱し、比較例１，２では予備加熱を行わなかった。これらのプリプレグにＣＯ２レーザーを用いて、φ１００μｍ、φ１５０μｍの孔を設け、印刷法により表１に示した導電性ペーストを充填した後、真空プレス機を用いて次の条件でプレスを行った。
　圧力：０ｋｇ／ｃｍ２→面圧１０．２ｋｇ／ｃｍ２（昇圧１７分、保持１０分）→面圧３０．６ｋｇ／ｃｍ２（昇圧２４分、保持４６分）→０ｋｇ／ｃｍ２（減圧２３分）
　温度：３０℃→１３０℃（昇温１７分、保持１０分）→１８０℃（昇温２４分、保持４６分）→３０℃（冷却２３分）
　プリプレグの予備加熱としては、厚さ１．２ｍｍのステンレス板にプリプレグを挟み、それらを表１に示した温度に設定した恒温槽中で、表に示した時間の加熱処理を行った。
　プリプレグの貯蔵弾性率は、Anton Paar製、Modular Compact Rheometer（ＭＣＲ)３００を用いて、６０℃から２００℃まで昇温する温度プロファイルにおいて貯蔵弾性率が増加から減少に変化する変曲点ａにおける貯蔵弾性率Ａ、及び減少から増加に変わる変曲点ｂにおける貯蔵弾性率Ｂを予備加熱前と予備加熱後（比較例１，２を除く）においてそれぞれ測定し、これらの測定値から比率Ａ／Ｂを求めた。
　導電性ペーストとしては、以下の合金型ペースト又は粉体接触型ペーストを表１に示す通り使用した。  
　合金型：タツタ　システム・エレクトロニクス（株）製、メタライズペースト（ＭＰシリーズ）
　粉体接触型：タツタ　システム・エレクトロニクス（株）製、ＡＥ１８４０
２．基板の評価
　上記により得られた多層基板につき、以下の評価を行った。
（１）プレス後の膨れ
　完成基板の断面を光学顕微鏡で観察し、図６に示す膨れ量（ｓ）を測定し、５μｍ未満を○、５μｍ以上を×とした。
（２）初期導電性
　φ０．１５ｍｍの初期導電性については、２００孔、４００孔、６００孔、８００孔連結パターンを作製し、抵抗値を測定した。それらを各孔数で除算し、１孔当たりの抵抗値を求め、その平均値を算出した。２００孔、４００孔、６００孔連結パターン作製はＮ＝６で行い、８００孔連結パターン作製はＮ＝２で行った。
　φ０．１０ｍｍの初期導電性については、２００孔、４００孔、６００孔連結パターンを作製し、抵抗値を測定した。それらを各孔数で除算し、１孔当たりの抵抗値を求め、その平均値を算出した。２００孔、４００孔、６００孔連結パターン作製はＮ＝４で行った。
（３）導電性変化率（長期信頼性）
　作製した任意の連結パターンにおいて試験前に測定した抵抗値をａ、試験後に測定した抵抗値をｂとして、導電性変化率を次式により求め、導電性変化率が±２０％以内であった場合を○、－２０％未満又は２０％を越えた場合を×とした。  
　　（ｂ－ａ）×１００／ａ
　長期信頼性試験条件は以下の通りである。  
　半田ディップ試験：２６０℃の半田に１０秒間浸漬した後常温大気で冷却するサイクルを３サイクル繰り返した。  
　プレッシャークッカーテスト（ＰＣＴ）：１２１℃、湿度１００％、２気圧の雰囲気に２４時間暴露した。  
　ヒートサイクル試験：－６５℃で３０分間保持した後、１２５℃で３０分間保持するサイクルを１０００サイクル繰り返す雰囲気に暴露した。  
　耐熱性試験：１００℃の雰囲気で１０００時間暴露した。  
　耐湿性試験：温度８５℃、湿度８５％の雰囲気で１０００時間暴露した。
（４）絶縁信頼性
　φ１５０μｍの孔に導電性ペーストを充填し、孔ピッチが０．６ｍｍ、０．８ｍｍ、１．０ｍｍの３種のピッチとなるように櫛形パターンを作製した。そのパターンに直流電流５０Ｖを印加し、温度８５℃、湿度８５％で１０００時間暴露後、試験雰囲気のまま抵抗値を測定し、その抵抗値が１０６Ω以上の場合を○、１０６Ω未満の場合を×とした。
Figure JPOXMLDOC01-appb-T000001
　１……プリプレグ、２……導電性ペースト、３，５……銅箔、４……パターン済基板
　１０……コア基板、１１……銅箔層、１２……スルーホールメッキ
　１３……導電性ペースト、１４……蓋メッキ、１５……樹脂層、１６……銅箔

Claims (6)

  1. 　プリプレグにレーザー加工にてビアホールを設ける穿孔工程と、そのビアホールに樹脂構成成分と金属粉とを含有する導電性ペーストを充填する工程と、その充填された導電性ペーストの上下に銅箔又はパターニングされた基材の銅箔部分を配してプレスする工程とを含む多層基板の製造方法であって、
    　前記導電性ペーストとして前記金属粉の少なくとも一部が溶融して隣接する金属粉同士が合金化する合金型ペーストを用い、
    　前記プリプレグとして、６０℃から２００℃へ昇温する温度プロファイルにおいて貯蔵弾性率が増加から減少に変化する変曲点における貯蔵弾性率をＡ、減少から増加に変わる変曲点における貯蔵弾性率をＢとした場合の比率Ａ／Ｂが予備加熱前に１０以上であるものを用い、
    　該プリプレグを前記穿孔工程前に予備加熱することにより前記比率Ａ／Ｂを１０未満にする
    　ことを特徴とする多層配線基板の製造方法。
  2. 　前記プリプレグとして、フェノキシ樹脂、エポキシ樹脂及びビスマレイドトリアジン樹脂のうちの少なくとも１種を含有してなるものを用いることを特徴とする、請求項１に記載の多層配線基板の製造方法。
  3. 　前記予備加熱を８０～１４０℃で３０～１２０分間行うことを特徴とする、請求項１又は２に記載の多層配線基板の製造方法。
  4. 　前記導電性ペーストとして以下の組成を有するものを使用することを特徴とする、請求項１～３のいずれか１項に記載の多層配線基板の製造方法；
    （Ａ）アクリレート樹脂モノマー及びエポキシ樹脂プレポリマーを含む樹脂構成成分１００重量部に対し、
    （Ｂ）インジウム単独、又は錫、鉛、ビスマス及びインジウムからなる群から選択された２種以上の合金である融点１８０℃以下の低融点金属少なくとも１種と、金、銀、銅、及びニッケルからなる群から選択された少なくとも１種の金属及び／又はこの群から選択された２種以上の金属の合金である融点８００℃以上の高融点金属とを含む金属粉２００～２２００重量部、
    （Ｃ）フェノール系硬化剤０．３～３５重量部を含む硬化剤０．５～４０重量部、及び
    （Ｄ）フラックス０．３～８０重量部。
  5. 　請求項１～４のいずれか１項に記載の製造方法により製造された多層配線基板。
  6. 　プリプレグにビアホールを設け、このビアホールに導電性ペーストを充填して、その充填された導電性ペーストの上下に銅箔又はパターニングされた基材の銅箔部分を配してなる多層配線基板であって、
    　前記プリプレグとして、６０℃から２００℃へ昇温する温度プロファイルにおいて貯蔵弾性率が増加から減少に変化する変曲点における貯蔵弾性率をＡ、減少から増加に変わる変曲点における貯蔵弾性率をＢとした場合の比率Ａ／Ｂが１０未満であるものを用い、
    　前記導電性ペーストとして、加熱により相互に合金化する２種以上の金属からなる金属粉を含むものを用いた
    　ことを特徴とする多層配線基板。
PCT/JP2010/001656 2009-03-12 2010-03-09 多層配線基板の製造方法及びそれにより得られる多層配線基板 Ceased WO2010103805A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
HK12108404.9A HK1167776B (en) 2009-03-12 2010-03-09 Multilayer wiring substrate producing method and multilayer wiring substrate obtained by the same
KR1020117021603A KR101114058B1 (ko) 2009-03-12 2010-03-09 다층 배선 기판의 제조 방법과 이에 의해 수득되는 다층 배선 기판
CN2010800115999A CN102369791B (zh) 2009-03-12 2010-03-09 多层配线基板的制造方法及通过该方法获得的多层配线基板
EP10750562.0A EP2408285B1 (en) 2009-03-12 2010-03-09 Method of manufacturing multilayer printed wiring board and multilayer wiring board obtained thereby
JP2010525547A JP4778114B2 (ja) 2009-03-12 2010-03-09 多層配線基板の製造方法及びそれにより得られる多層配線基板
US13/256,114 US8756805B2 (en) 2009-03-12 2010-03-09 Method of manufacturing multilayer printed wiring board
US14/164,900 US9420706B2 (en) 2009-03-12 2014-01-27 Multilayer wiring board

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009-059375 2009-03-12
JP2009059375 2009-03-12
JP2009171229 2009-07-22
JP2009-171229 2009-07-22

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/256,114 A-371-Of-International US8756805B2 (en) 2009-03-12 2010-03-09 Method of manufacturing multilayer printed wiring board
US14/164,900 Division US9420706B2 (en) 2009-03-12 2014-01-27 Multilayer wiring board

Publications (1)

Publication Number Publication Date
WO2010103805A1 true WO2010103805A1 (ja) 2010-09-16

Family

ID=42728101

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/001656 Ceased WO2010103805A1 (ja) 2009-03-12 2010-03-09 多層配線基板の製造方法及びそれにより得られる多層配線基板

Country Status (7)

Country Link
US (2) US8756805B2 (ja)
EP (1) EP2408285B1 (ja)
JP (1) JP4778114B2 (ja)
KR (1) KR101114058B1 (ja)
CN (1) CN102369791B (ja)
TW (1) TWI419633B (ja)
WO (1) WO2010103805A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2563103A4 (en) * 2011-01-18 2013-05-15 Panasonic Corp CIRCUIT SUBSTRATE, METHOD FOR PRODUCING THE CIRCUIT SUBSTRATE AND CONTINUOUS PASTE THEREFOR
JP2016089191A (ja) * 2014-10-30 2016-05-23 国立研究開発法人産業技術総合研究所 レーザ照射による金属粉末を用いた金属造形物作成法、そのための形成材料、及び作成された構造体
WO2025254165A1 (ja) * 2024-06-04 2025-12-11 株式会社フジクラ プリント配線板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5693940B2 (ja) 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
KR20130066929A (ko) * 2011-12-13 2013-06-21 한국전자통신연구원 패턴 형성 조성물 및 이를 이용한 패턴 형성 방법
WO2013096846A1 (en) * 2011-12-21 2013-06-27 Lawrence Livermore National Security, Llc Method of fabricating electrical feedthroughs using extruded metal vias
US10263320B2 (en) * 2015-07-17 2019-04-16 Ohio State Innovation Foundation Methods of making stretchable and flexible electronics
CN110088895B (zh) * 2016-12-28 2023-05-23 拓自达电线株式会社 散热基材、散热电路结构体及其制造方法
CN111491458A (zh) * 2019-01-25 2020-08-04 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176846A (ja) 1993-10-29 1995-07-14 Matsushita Electric Ind Co Ltd ビアホール充填用導体ペースト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
JP2002232147A (ja) * 2001-01-31 2002-08-16 Purintekku:Kk 多層配線板およびその製造方法
JP2007019198A (ja) * 2005-07-07 2007-01-25 Fujitsu Ltd 積層基板および該積層基板を有する電子機器
JP2008243391A (ja) * 2007-03-26 2008-10-09 Mitsubishi Plastics Ind Ltd ビアホール充填用導電性ペースト組成物とそれを用いた多層配線基板
JP4191678B2 (ja) 2002-05-31 2008-12-03 タツタ電線株式会社 導電性ペースト、これを用いた多層基板及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4544801A (en) * 1982-06-28 1985-10-01 International Business Machines Corporation Circuit board including multiple wire photosensitive adhesive
JPH04191678A (ja) 1990-11-27 1992-07-09 Toshiba Corp 集積回路検査装置
US5403869A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Company, Ltd. Adhesive of epoxy resins, epoxy-modified polybutadiene and photoinitiator
CA2196024A1 (en) * 1996-02-28 1997-08-28 Craig N. Ernsberger Multilayer electronic assembly utilizing a sinterable composition and related method of forming
JPH1072752A (ja) * 1996-05-15 1998-03-17 Matsushita Electric Ind Co Ltd プリント配線板用不織布基材とこれを用いたプリプレグ
JP2002329974A (ja) * 2001-05-01 2002-11-15 Nitto Denko Corp 配線基板及びその製造方法
JP2004002789A (ja) * 2002-04-03 2004-01-08 Sekisui Chem Co Ltd 離型フィルム、積層離型フィルム及び基板の製造方法
JP2004158651A (ja) * 2002-11-06 2004-06-03 Murata Mfg Co Ltd 樹脂基板の製造方法、樹脂多層基板の製造方法、および樹脂基板
JP4747707B2 (ja) * 2004-11-09 2011-08-17 ソニー株式会社 多層配線基板及び基板製造方法
WO2006080073A1 (ja) * 2005-01-27 2006-08-03 Matsushita Electric Industrial Co., Ltd. 多層回路基板の製造方法、多層回路基板
WO2006118059A1 (ja) * 2005-04-27 2006-11-09 Hitachi Chemical Company, Ltd. 複合体、プリプレグ、金属箔張積層板、回路基板接続材、並びに、多層プリント配線板及びその製造方法
TW200740334A (en) * 2005-10-20 2007-10-16 Matsushita Electric Industrial Co Ltd Multilayer printed wiring board and its manufacturing method
JP2007161797A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd プリプレグの特性試験方法
WO2007069510A1 (ja) * 2005-12-12 2007-06-21 Matsushita Electric Industrial Co., Ltd. 回路基板を製造するための中間材とそれを用いた回路基板の製造方法
JP5109283B2 (ja) * 2006-04-20 2012-12-26 パナソニック株式会社 回路基板の製造方法
JP5214154B2 (ja) * 2007-01-19 2013-06-19 住友電気工業株式会社 プリント配線板およびその製造方法
JP2008205111A (ja) * 2007-02-19 2008-09-04 Fujitsu Ltd 配線基板および半導体装置、配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176846A (ja) 1993-10-29 1995-07-14 Matsushita Electric Ind Co Ltd ビアホール充填用導体ペースト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
JP2002232147A (ja) * 2001-01-31 2002-08-16 Purintekku:Kk 多層配線板およびその製造方法
JP4191678B2 (ja) 2002-05-31 2008-12-03 タツタ電線株式会社 導電性ペースト、これを用いた多層基板及びその製造方法
JP2007019198A (ja) * 2005-07-07 2007-01-25 Fujitsu Ltd 積層基板および該積層基板を有する電子機器
JP2008243391A (ja) * 2007-03-26 2008-10-09 Mitsubishi Plastics Ind Ltd ビアホール充填用導電性ペースト組成物とそれを用いた多層配線基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2408285A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2563103A4 (en) * 2011-01-18 2013-05-15 Panasonic Corp CIRCUIT SUBSTRATE, METHOD FOR PRODUCING THE CIRCUIT SUBSTRATE AND CONTINUOUS PASTE THEREFOR
JP2016089191A (ja) * 2014-10-30 2016-05-23 国立研究開発法人産業技術総合研究所 レーザ照射による金属粉末を用いた金属造形物作成法、そのための形成材料、及び作成された構造体
WO2025254165A1 (ja) * 2024-06-04 2025-12-11 株式会社フジクラ プリント配線板

Also Published As

Publication number Publication date
CN102369791B (zh) 2013-11-13
HK1167776A1 (en) 2012-12-07
JP4778114B2 (ja) 2011-09-21
TW201043109A (en) 2010-12-01
TWI419633B (zh) 2013-12-11
US20140138126A1 (en) 2014-05-22
JPWO2010103805A1 (ja) 2012-09-13
US8756805B2 (en) 2014-06-24
CN102369791A (zh) 2012-03-07
EP2408285B1 (en) 2018-11-14
US9420706B2 (en) 2016-08-16
KR20110112877A (ko) 2011-10-13
US20120037409A1 (en) 2012-02-16
EP2408285A1 (en) 2012-01-18
EP2408285A4 (en) 2017-11-22
KR101114058B1 (ko) 2012-03-13

Similar Documents

Publication Publication Date Title
JP4778114B2 (ja) 多層配線基板の製造方法及びそれにより得られる多層配線基板
JP4191678B2 (ja) 導電性ペースト、これを用いた多層基板及びその製造方法
JP5333701B1 (ja) 配線基板とその製造方法
JP5333702B1 (ja) フレキシブル配線基板とその製造方法と、これを用いた実装製品と、フレキシブル多層配線基板
JP5344022B2 (ja) エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板及び半導体装置
JP5381869B2 (ja) エポキシ樹脂前駆体組成物、プリプレグ、積層板、樹脂シート、プリント配線板および半導体装置
JP5064842B2 (ja) 金属箔、それを用いた金属ベース回路基板、金属ベース多層回路基板の製造方法
JP2009194105A (ja) スルーホール用充填剤及び多層配線基板
JP5293654B2 (ja) 回路基板用樹脂組成物、プリプレグ、積層板、プリント配線板、及び半導体装置
WO2023282351A1 (ja) 導電性ペースト、及びこれを用いた多層基板
JP4481734B2 (ja) 多層配線基板用導電性ペースト組成物
JP4965102B2 (ja) ビアホール充填用導電性ペースト組成物
HK1167776B (en) Multilayer wiring substrate producing method and multilayer wiring substrate obtained by the same
JPH01244849A (ja) 電気積層板の製造方法
JP2005101163A (ja) プリプレグならびにこれを用いたプリント配線板用積層板およびプリント配線板
JP5417071B2 (ja) 回路基板
JP2011144229A (ja) シアネート樹脂組成物、プリプレグ、積層板、プリント配線板、及び半導体装置
WO2013099204A1 (ja) 配線基板とその製造方法
JP2001320165A (ja) 両面及び多層プリント配線板の製造方法
JPH0466181B2 (ja)
JP2011241345A (ja) エポキシ樹脂組成物、プリプレグ、金属張積層板、プリント配線板及び半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080011599.9

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2010525547

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10750562

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20117021603

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2010750562

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13256114

Country of ref document: US