WO2011105434A1

WO2011105434A1 - 半導体装置

Info

Publication number: WO2011105434A1
Application number: PCT/JP2011/054000
Authority: WO
Inventors: 良孝菅原
Original assignee: Fuji Electric Holdings Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2010-02-23
Filing date: 2011-02-23
Publication date: 2011-09-01
Anticipated expiration: 2012-08-23
Also published as: CN102754213B; EP2541609A1; EP2541609A4; EP2541609B1; CN102754213A; JPWO2011105434A1; US20120313212A1; JP5607720B2; US8896084B2

Abstract

　ワイドギャップ半導体複合ダイオードにおいて、ｎ^-ドリフト層（２）上にｐ⁺アノード層（３ａ，３ｂ）をエピタキシャル成長し、メサ状に加工してｐｎ接合を１つ以上設ける。メサ底部に、ショットキー接合（７ａ，７ｂ）をｐｎ主接合（５ａ，５ｂ）から離して設ける。これにより、形成時に両接合に発生する欠陥やワイヤボンディングのストレスによりショットキー接合（７ａ，７ｂ）に発生する欠陥やその影響を低減する。両接合間にはｐ⁺アノード層（３ａ，３ｂ）よりも濃度の低いｐ融合電界緩和層（１３）を両接合に接触するように設ける。これにより、欠陥の発生を抑制して高耐圧を実現する。また、両接合の最外周部にショットキー接合（７ａ，７ｂ）を配置し、これに連結してｐ融合電界緩和層（１３）を設けることにより、高耐圧を損ねることなくｐｎ接合（５ａ、５ｂ）下の残存する蓄積キャリアの排出を効率的にして逆回復時間や逆回復電流を低減する。

Description

半導体装置

　本発明は、半導体装置に関する。

　従来、高耐圧用途では、シリコン（Ｓｉ）を半導体材料としたｐｎ接合ダイオード等のバイポーラ半導体素子が用いられている。これは、ｐｎ接合ダイオードがショットキー接合ダイオードなどのユニポーラ半導体素子に比べて、接合のビルトイン電位が高いにもかかわらず、少数キャリアの注入によりドリフト層に伝導度変調が生じ内部抵抗を大幅に低くすることができるからである。高耐圧用途では、半導体素子のドリフト層が厚くなり高抵抗になってしまう。このため、定常損失を小さくすることができるｐｎ接合ダイオードを用いることが好適である。しかしながら、ｐｎ接合ダイオードは、スイッチング動作のオフ時にドリフト層内に残存する蓄積キャリアが多いため、蓄積キャリアの消滅に時間を要するとともに逆回復電流も大きくなる。このため、スイッチング速度が遅くスイッチング損失も大きくなってしまうという問題が生じる。

　このような問題を解消するため、ｐｎ接合ダイオードと、このｐｎ接合ダイオードよりもビルトイン電位が低いダイオードとを組み合わせた複合ダイオードが提案されている。上記ｐｎ接合ダイオードよりもビルトイン電圧が低いダイオードとは、ショットキー接合ダイオードや、上記ｐｎ接合ダイオードを構成するｐ層よりも浅くかつ低い不純物濃度を有するｐ層（以下、浅ｐｎ層とする）からなる浅ｐｎ接合ダイオードである。

　具体的には、図１８に示すようなｐｎ接合とショットキー接合とを組み合わせたＭＰＳ（Ｍｅｒｇｅｄ　Ｐｉｎ／Ｓｃｈｏｔｔｋｙ）構造のＳｉ複合ダイオード（ＭＰＳダイオード）や、図１９に示すようなｐｎ接合と浅ｐｎ接合とを組み合わせたＳＦＤ（Ｓｏｆｔ　ａｎｄ　Ｆａｓｔ　ｒｅｃｏｖｅｒｙ　Ｄｉｏｄｅ）構造のＳｉ複合ダイオード（ＳＦＤダイオード）が提案され活用されている。

　図１８は、従来の複合ダイオードを示す断面図である。図１８に示す低耐圧のＭＰＳダイオードは、ｎ⁺型のＳｉ基板１８１のおもて面側の表面に、ｎ^-ドリフト層１８２となるｎ^-型のエピタキシャル層が設けられている。ｎ^-ドリフト層１８２の表面には、ｐｎ接合面とショットキー接合面とが混在する。具体的には、ｎ^-ドリフト層１８２の表面層に、複数のｐ⁺型領域１８３が選択的に設けられ、ｎ^-ドリフト層１８２とｐ⁺型領域１８３とが交互に繰り返してなるｐｎ接合が形成されている。

　ショットキーコンタクト１８４は、Ｓｉ基板１８１のおもて面側に形成され、ｐ⁺型領域１８３およびドリフト層１８２に接する。オーミックコンタクト１８５は、Ｓｉ基板１８１の裏面に設けられ、Ｓｉ基板１８１に接する。最も外側に形成されたｐ⁺型領域１８３は、接合終端構造（ＪＴＥ：Ｊｕｎｃｔｉｏｎ　Ｔｅｒｍｉｎａｔｉｏｎ　Ｅｘｔｅｎｓｉｏｎ）領域１９０まで伸びている。パッシベーション膜１９１は、Ｓｉ基板１８１のおもて面側に設けられ、終端部のｐ⁺型領域１８３の一部および接合終端構造領域１９０において露出するｎ^-ドリフト層１８２を覆う。

　このようなＭＰＳダイオードは、小電流域ではショットキー接合ダイオードの動作が支配的になり低い順電圧となる一方、大電流域ではｐｎ接合ダイオードの動作が支配的になり、伝導度変調によりショットキー接合ダイオードよりも低い順電圧となる。このため、全電流域で比べると定常損失が低減する。また、ＭＰＳダイオードは、スイッチング動作のオフ時にドリフト層内に残存する蓄積キャリアの大部分がショットキー接合を介して排出されるため、蓄積キャリアの消滅時間を短くすることができる。この結果、ＭＰＳダイオードは、スイッチング速度が速く、かつスイッチング損失も小さいという特徴を有する（例えば、下記非特許文献１参照。）。

　図１９は、従来の複合ダイオードの別の一例を示す断面図である。図１９に示すＳＦＤダイオードは、ｎ⁺型のＳｉ基板２０１のおもて面側の表面に、ｎドリフト層２０２となるｎ型のエピタキシャル層が設けられている。ｎドリフト層２０２の表面には、ｐｎ接合面と浅ｐｎ接合面とが混在する。具体的には、ｎドリフト層２０２の表面層に、ｐ⁺型領域２０３が選択的に設けられ、ｎドリフト層２０２とｐ⁺型領域２０３とからなるｐｎ接合が形成されている。

　また、ｎドリフト層２０２の表面層には、ｐ⁺型領域２０３よりも浅くかつ低い不純物濃度を有する浅ｐ型領域２０４が選択的に設けられている。浅ｐ型領域２０４は、ｐ⁺型領域２０３に接する。ショットキーコンタクト２０５は、Ｓｉ基板２０１のおもて面側に形成され、ｐ⁺型領域２０３および浅ｐ型領域２０４に接する。オーミックコンタクト２０６は、Ｓｉ基板２０１の裏面に設けられ、Ｓｉ基板２０１に接する。ＳＦＤダイオードは、例えば６００Ｖ級の耐圧を有する。

　このようなＳＦＤダイオードは、小電流域では浅ｐｎ接合ダイオードの動作が支配的となる一方、大電流域ではｐｎ接合ダイオードの動作が支配的になる。このため、使用時の大電流域ではｐｎ接合ダイオードの大きな伝導度変調を享受でき低い順電圧となるので、ｐｎ接合のみのダイオードと同様の低い定常損失を維持する。一方、ＳＦＤダイオードは、スイッチング動作のオフ時にドリフト層内に残存する蓄積キャリアの大部分が浅ｐｎ接合を介して排出されるため、蓄積キャリアの消滅時間を短くすることができる。この結果、ＳＦＤダイオードは、ｐｎ接合のみのダイオードに比べてスイッチング速度が速く、スイッチング損失も小さいという特徴を有する。さらに、ＳＦＤダイオードは、逆回復電流を低減することができ、リカバリー時間を遅く（ソフトリカバリー）できるため、インバータ等に適用しノイズ発生を抑制するという特徴を有する（例えば、下記非特許文献２参照。）。

　ところで、近年、高耐圧用途に適した半導体材料として、炭化珪素（ＳｉＣ）などのワイドギャップ半導体材料が注目されている。例えば、ＳｉＣは、Ｓｉに比べて絶縁破壊電界強度が約１０倍程度高いという優れた特性を有しており、高い逆電圧阻止特性を実現する。ＳｉＣを用いてバイポーラ半導体素子であるｐｎ接合ダイオードを構成する場合、Ｓｉを用いたｐｎ接合ダイオードに比べて格段に優れた性能を実現する。例えば、ＳｉＣを用いたｐｎ接合ダイオードは、１０ｋＶ以上の高耐圧を有する場合、Ｓｉを用いたｐｎ接合ダイオードに比べて、順電圧が約１／４以下となり、かつターンオフ時の速度に相当する逆回復時間が約１／１０以下となる。このため、ＳｉＣを用いたｐｎ接合ダイオードは、スイッチング動作が高速であり、かつＳｉを用いたｐｎ接合ダイオードの約１／６以下の電力損失とすることができる。したがって、ＳｉＣなどのワイドギャップ半導体材料は、省エネルギー化に大きく貢献するものと期待されている（例えば、下記非特許文献３参照。）。

　ワイドギャップ半導体材料を用いた半導体装置として、次のような装置が提案されている。バイポーラ半導体素子のドリフト層とアノード層との接合と、電界緩和層とを離隔して形成し、前記接合と電界緩和層との間の半導体領域に、アノード電極の端部を絶縁膜を介して対向させる。逆バイアス時には、絶縁膜を介して電極から前記接合と電界緩和層の間のドリフト層に与えられる電界効果により接合と電界緩和層は電気的に接続され、接合の端部の電界集中が緩和される。順バイアス時には、接合と電界緩和層を電気的にも離隔して順方向電流が接合のみを通って流れるようにする（例えば、下記特許文献１参照。）。

　また、ショットキー接合が形成された半導体装置として、第一および第二の面、第一の面に隣接した第一導電型カソード領域、およびカソード領域上の第一導電型ドリフト領域を有する半導体基板と、カソード領域に接したカソード電極と、第二の面にあり、かつドリフト領域内に第一の側壁部を有し、また第一の側壁部と第二の側壁部とのあいだにメサが設けられ、かつ当該メサが所定のメサ幅と所定のメサドーピング濃度とを有するものである第一のトレンチと、第二の面にあり、かつドリフト領域内に第二の側壁部を有する第二のトレンチと、第一の側壁部上の第一の絶縁領域および第二の側壁部上の第二の絶縁領域と、第二の面と第一および第二の絶縁領域との上にあり、また第二の面上でメサとともにショットキー整流接合を形成するアノード電極と、を有し、さらに、所定のメサドーピング濃度は１×１０¹⁶ドーパント／立方センチメートルよりも大きい装置が提案されている（例えば、下記特許文献２参照。）。

　近年、ワイドギャップ半導体材料としてＳｉＣを用いて、図１８に示すような６００Ｖ級の低耐圧ＭＰＳダイオードが提案されており、その特性が開示されている（例えば、下記非特許文献４参照。）。

特開２００５－２２３２２０号公報特表平０８－５１２４３０号公報

電気学会、パワーデバイス・パワーＩＣハンドブック、第１版、コロナ社、１９９６年７月３０日、ｐ．９７－９８エム・モリ（Ｍ．Ｍｏｒｉ）、他３名、ア　ノベル　ソフト　アンド　ファスト　リカバリ　ダイオード（エスエフディ）ウイズ　スィン　ピー－レイヤー　フォームド　バイ　アルミニウム－シリコン　エレクトロード（Ａ　ＮＯＶＥＬ　ＳＯＦＴ　ＡＮＤ　ＦＡＳＴ　ＲＥＣＯＶＥＲＹ　ＤＩＯＤＥ　（ＳＦＤ）　ＷＩＴＨ　ＴＨＩＮ　Ｐ－ＬＡＹＥＲ　ＦＯＲＭＥＤ　ＢＹ　ＡＬ－Ｓｉ　ＥＬＥＣＴＲＯＤＥ）、（アメリカ）、プロシーディングス　オブ　サード　インターナショナル　シンポジウム　オン　パワー　セミコンダクター　デバイス　アンド　ＩＣズ（Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　３ｒｄ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｓｙｍｐｏｓｉｕｍ　ｏｎ　Ｐｏｗｅｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｄｅｖｉｃｅｓ　ａｎｄ　ＩＣｓ）、１９９１年、ｐ．１１３－１１７菅原良孝、大電力変換用ＳｉＣパワーデバイス、応用物理、応用物理学会、２００１年、第７０巻、第５号、ｐ．５３０－５３５ピー・アレクサンドロフ（Ｐ．Ａｌｅｘａｎｄｒｏｖ）、他５名、４エイチ－エスアイシー　エムピーエス　ダイオード　ファブリケーション　アンド　キャラクタゼーション　イン　アン　インダクティベリー　ローデッド　ハーフ－ブリッジ　インバータ　アップ　ツウ　１００キロワット（４Ｈ－ＳｉＣ　ＭＰＳ　Ｄｉｏｄｅ　Ｆａｂｒｉｃａｔｉｏｎ　ａｎｄ　Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ　ｉｎ　ａｎ　Ｉｎｄｕｃｔｉｖｅｌｙ　Ｌｏａｄｅｄ　Ｈａｌｆ－Ｂｒｉｄｇｅ　Ｉｎｖｅｒｔｅｒ　ｕｐ　ｔｏ　１００　ｋＷ）、（スイス）、プロシーディングス　オブ　インターナショナル　カンファレンス　オブ　シリコン　カーバイド　アンド　リレイティドゥ　マテリアルズ　２００１（ＩＣＳＣＲＭ　’０１：Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏｎｆｅｒｅｎｃｅ　ｏｆ　Ｓｉｌｉｃｏｎ　Ｃａｒｂｉｄｅ　ａｎｄ　Ｒｅｌａｔｅｄ　Ｍａｔｅｒｉａｌｓ　２００１）、２００１年１０月２８日－１１月２日、ｐ．１１７７-１１８０

　しかしながら、上述した非特許文献２，４の技術には、高耐圧を有するワイドギャップ半導体材料を用いた高耐圧ダイオードに関して言及されておらず、高耐圧化に伴う障害や対策について開示されていない。さらに、ワイドギャップ半導体材料として用いるＳｉＣと、従来の半導体材料であるＳｉとの相違による製造プロセスの制約や、現在のＳｉＣ加工プロセスの加工精度に起因する制約により、本来の複合ダイオードが有する高性能性を実現する上で種々の問題があることについても言及されていない。これらの問題は、特に高性能の高耐圧複合ダイオードの性能を向上する上で深刻な問題となる。

　具体的には、ワイドギャップ半導体材料として用いられるＳｉＣは、Ｓｉに比べて不純物の拡散速度が非常に遅いため、ＳｉＣ基板にｐｎ接合を形成するのが難しい。このため、図１８，１９に示すような複合ダイオードでは、通電電流を流すｐｎ接合（以下、ｐｎ主接合とする）を構成するｐ⁺型領域１８３，２０３（以下、ｐｎ接合部とする）をイオン打ち込み（イオン注入）によって形成されている。しかしながら、イオン注入によってＳｉＣ基板に形成されるｐｎ接合部には欠陥が多く生じる。このため、順バイアス時には、ｐｎ接合部に生じた欠陥でキャリアが再結合して消滅するため、順電圧が高くなってしまう。また、逆バイアス時には、ｐｎ接合部に生じた欠陥によりリーク電流が多量に発生する。ＳｉＣが本来の優位性を発揮する高温・高電界領域ではさらにリーク電流が増大するため、高耐圧を実現するのが難しいという第１の問題がある。

　また、アノードとして機能するｐ⁺型領域１８３，２０３は、キャリアの注入効率を高くするために、不純物濃度を高くする必要がある。このため、ｐ⁺型領域１８３，２０３を形成するためのイオン注入ではドーズ量を高くする必要があり、ｐｎ接合部の欠陥が非常に多くなる。この欠陥により、ｐｎ主接合と、ショットキー接合や浅ｐｎ接合との接触部近傍では良好なショットキー接合や浅ｐｎ接合を形成することができず、順方向および逆方向の両方向における耐圧特性を損ねてしまう。特に、ショットキー接合や浅ｐｎ接合にかかる電界が高くなる高耐圧素子では、上述した耐圧特性の劣化が顕著に生じるという第２の問題が生じる。

　また、アノード電極（ショットキーコンタクト１８４，２０５）上にワイヤボンディングを施す際に、アノード電極とワイヤとの接合部に大きな機械的ストレス（外力）がかかる。このため、おもて面素子表面近傍に設けられたショットキー接合を構成するｎ^-ドリフト層１８２（ショットキー接合部）や、浅ｐｎ接合を構成するｐ⁺型領域２０３（浅ｐｎ接合部）が損傷し、欠陥が発生する虞がある。この欠陥により、順方向および逆方向の両方向における電気的特性を損ねてしまう。特に、ショットキー接合や浅ｐｎ接合にかかる電界が高くなる高耐圧素子では、上述した耐圧特性の低下が顕著に生じるという第３の問題がある。

　この発明は、上述した従来技術による問題点を解消するため、耐圧の高い半導体装置を提供することを目的とする。耐圧特性が劣化することを回避することができる半導体装置を提供することを目的とする。

　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、シリコンよりもバンドギャップが広い材料からなる第１導電型の第１の半導体領域と、前記第１の半導体領域の表面に選択的に設けられ、当該第１の半導体領域との間に第１の接合を形成する第１の層と、前記第１の半導体領域の表面に選択的に設けられ、当該第１の半導体領域との間に第２の接合を形成する第２の層と、前記第１の接合を含む領域からなる第１のダイオードと、前記第２の接合を含む領域からなる第２のダイオードと、を備え、前記第１の半導体領域の表面には、凹部と当該凹部の底面よりも突出した凸部とが設けられ、前記第１の接合および前記第２の接合は、それぞれ前記第１の半導体領域の表面から異なる深さに形成されており、前記第２のダイオードのビルトイン電位は、前記第１のダイオードのビルトイン電位よりも低いことを特徴とする。

　また、この発明にかかる半導体装置は、上述した発明において、前記第１の層は、前記凸部の表面に設けられており、前記第２の層は、前記凹部の底面に設けられており、上記凸部に形成された前記第１の接合の、当該凸部表面からの深さは、前記凹部よりも浅いことを特徴とする。

　また、この発明にかかる半導体装置は、上述した発明において、前記第１の接合の端部は前記凸部の側面に露出していることを特徴とする。

　また、この発明にかかる半導体装置は、上述した発明において、前記第１の層に比べて前記第２の層の厚さが薄いことを特徴とする。

　また、この発明にかかる半導体装置は、上述した発明において、前記第１の層は、第２導電型の第２の半導体領域であり、前記第２の層は、第２導電型の第３の半導体領域であり、前記第３の半導体領域は、前記第２の半導体領域よりも薄く、かつ当該第２の半導体領域よりも低い不純物濃度を有することを特徴とする。

　また、この発明にかかる半導体装置は、上述した発明において、前記第２の半導体領域は、前記第１の半導体領域の表面に選択的に設けられたエピタキシャル層であり、前記凸部は、前記第２の半導体領域からなることを特徴とする。

　また、この発明にかかる半導体装置は、上述した発明において、前記第１のダイオードおよび前記第２のダイオードは、ｐｎ接合ダイオードであることを特徴とする。

　また、この発明にかかる半導体装置は、上述した発明において、前記第１の層は、第２導電型の第２の半導体領域であり、前記第２の層は、前記第１の半導体領域との間にショットキー接合を形成する金属膜であることを特徴とする。

　また、この発明にかかる半導体装置は、上述した発明において、前記第１のダイオードは、ｐｎ接合ダイオードであり、前記第２のダイオードは、ショットキー接合ダイオードであることを特徴とする。

　また、この発明にかかる半導体装置は、上述した発明において、前記凸部は、テーパー状に設けられ、前記第１の接合と前記第２の接合との間の、前記凹部の側面の表面層に、前記第１の接合および前記第２の接合に接し、かつ前記第２の半導体領域よりも低い不純物濃度を有する第２導電型の第４の半導体領域が設けられていることを特徴とする。

　また、この発明にかかる半導体装置は、上述した発明において、前記凹部は、前記第１の半導体領域の、前記第２の半導体領域が設けられる側の表面に形成されたトレンチであり、前記第１の接合と前記第２の接合との間の、前記トレンチの側壁の表面層に、前記第１の接合および前記第２の接合に接し、かつ前記第２の半導体領域よりも低い不純物濃度を有する第２導電型の第４の半導体領域が設けられていることを特徴とする。

　また、この発明にかかる半導体装置は、上述した発明において、前記凹部の底面の表面層には、前記第２の半導体領域より低い不純物濃度を有する第２導電型の第５の半導体領域が設けられ、前記凹部の底面に設けられた前記第２の接合は、前記第５の半導体領域によって分離されていることを特徴とする。

　また、この発明にかかる半導体装置は、上述した発明において、前記第３の半導体領域はイオン注入によって形成された領域であることを特徴とする。

　また、この発明にかかる半導体装置は、上述した発明において、前記金属膜は、金属蒸着後に熱処理によって形成された合金層であることを特徴とする。

　また、この発明にかかる半導体装置は、上述した発明において、前記第１の半導体領域は、シリコンよりもバンドギャップが広い材料からなる第１導電型の半導体基板上に設けられており、前記第１の半導体領域の内部には、前記半導体基板の表面に平行に、当該半導体基板よりも薄く、かつ不純物濃度の高い第６の半導体領域が設けられ、前記第６の半導体領域は、前記第１の半導体領域の内部の中間の深さよりも前記半導体基板側に設けられていることを特徴とする。

　また、この発明にかかる半導体装置は、上述した発明において、前記第１の接合と前記第２の接合とが交互に繰り返し設けられたストライプ状の平面レイアウトを有し、前記第１の接合と前記第２の接合とがストライプ状に配置され、該ストライプの長手方向に直交する方向の最外周部には、前記第２の接合の端部が露出し、前記ストライプの長手方向に平行な方向の最外周部には、当該第１の接合の端部と当該第２の接合の端部とが交互に露出し、前記最外周部に設けられ、前記第１の接合と前記第２の接合とを囲む電界緩和層が、当該最外周部に露出する前記第１のｐｎ接合の端部および前記第２の接合の端部のそれぞれに接することを特徴とする。

　この発明によれば、イオン注入技術に比べて格段に欠陥を少なくできるエピタキシャル技術を用いてＭＰＳダイオードを製作する。すなわち、ｎ層（第１の半導体領域）上にｐ⁺層（第２の半導体領域）をエピタキシャル成長してｐｎ主接合（第１の接合）を形成し、部分的にこのｐ⁺エピタキシャル層を除去したｎ層上にショットキー接合（第２の接合）を形成する。または、エピタキシャル技術を用いてＭＰＳダイオードを製作するに当って、ｎ層を部分的に除去しｐ⁺層をエピタキシャル成長して埋め込んでｐｎ主接合を形成し、除去していないｎ層上にショットキー接合を形成することを特徴とする。これらにより、格段に欠陥が少なく高温でもリーク電流が小さいＭＰＳダイオードを実現することができる。ダイオードの外周部においては、ｐ⁺エピタキシャル層除去後にｎ層上に電界緩和領域（ＪＴＥやＦＬＲやＲＥＳＵＲＦ）を形成して、高耐圧の実現に寄与するものである。

　また、ｐｎ主接合とショットキー接合を隔離して設け、両接合間にはｐ⁺アノード層（第２の半導体領域）よりも濃度の低いｐ融合電界緩和層（第４の半導体領域）をイオン注入によって形成し、このｐ融合電界緩和層を介して両接合を接触する。融合電界緩和層とは、ｐｎ主接合の電界緩和層とショットキー接合の電界緩和層を融合させたものであり、両方の接合の電界緩和を同時に達成する機能をもつ。これにより、ｐｎ接合とショットキー接合の直接接触を回避することができ、ｐ⁺アノード層のみを高い不純物濃度で設けることができる一方、ショットキー接合に接触するｐ不純物をイオン注入することによって形成される電界緩和層（第５の半導体領域）として機能させるためドーズ量をｐ⁺アノード層よりも少なくすることができる。この結果、イオン注入の際に発生する欠陥を少なくできるので、リーク電流の少ない良好な順逆特性を実現できる。

　なお、ｐ融合電界緩和層によりショットキー接合端部の過度の電界集中を緩和し、ショットキー接合部の高耐圧化を実現する一方、このｐ融合電界緩和層によりｐｎ主接合端の電界集中も緩和し、このｐｎ主接合の高耐圧化も同時に実現することができる。ｐｎ主接合とショットキー接合の両者の耐圧をバランスよく高耐圧にするためには、ｐ融合電界緩和層の不純物濃度は５×１０¹⁵ｃｍ^-3以上１×１０¹⁸ｃｍ^-3以下の範囲にするのがよく、より好ましくは１×１０¹⁶ｃｍ^-3以上８×１０¹⁷ｃｍ^-3以下の範囲にするのがよい。

　また、上述した第３の問題を解決するために、第１の問題解決手段を活用するものである。すなわち、ショットキー接合はｐ⁺アノード層よりも低い位置に形成されるので、アノード電極にワイヤボンディングを施す際に、機械的ストレスがｐ⁺アノード層の上部には直接的におよぶが、ショットキー接合には直接的にはおよばない。このため、ショットキー接合の損傷を免れることができる。一方、ｎ層を部分的に除去しｐ⁺層をエピタキシャル成長して埋め込んでｐｎ主接合を形成する際、除去していないｎ層よりもｐ⁺層が高くなるようにする。この結果、ワイヤボンディングの際に機械的ストレスがショットキー接合には直接的にはおよばないのでショットキー接合の損傷を免れることができる。ｐｎ接合部はｐ⁺アノード層下部すなわちＳｉＣ基板（半導体基板）内部に形成されているので、ワイヤボンディングの際の機械的ストレスがかなり緩和される。これにより、ｐｎ接合部が損傷することを回避することができる。これらの結果、両接合部におけるワイヤボンディング時の欠陥の発生を抑制でき良好な順逆特性を実現することができる。

　このように、イオン注入によって生じる欠陥を低減することができるので、欠陥に起因してその後の稼働時に生じる、欠陥が拡大し順逆特性が劣化することを抑制することができ、高信頼性を向上することができる。また、ｐ融合電界緩和層は、ｎ層上にエピタキシャル成長して形成したｐ⁺層を部分的にエッチング除去する際、ｐ⁺層を形成するためにｎ層を部分的に除去する際に、凹部のコーナー部がオーバーエッチングされ突起状の溝を頻発する。その結果、完成したダイオードにおいて、逆バイアス時にこのオーバーエッチングされた突起状の溝部分に電界が過度に集中し耐圧を低下させてしまう。上記のｐ融合電界緩和層は突起状の溝の電界集中も緩和するので、この種の耐圧低下を防ぎ高耐圧を実現することができる。

　また、ｐｎ主接合を形成するために、ｐ⁺エピタキシャル層を部分的にエッチング除去した際や、ｐ⁺層を形成するためにｎ層を部分的に除去した際に、除去表面や凹部のコーナー部にはエッチングに起因する種々の結晶欠陥が形成されることが多い。この欠陥のうちの積層欠陥はキャリアを捕獲して消滅させる悪作用をもつ。さらに、ｐｎ主接合から注入された少数キャリアが積層欠陥部の結晶格子に衝突する際の衝撃で容易に拡大してしまう。その結果、キャリアを捕獲して消滅させる領域が拡大することになり、順電圧が増大する。このため、定常損失が増大するだけでなく、素子が破壊する虞がある。ｐ融合電界緩和層は注入されたキャリアがエッチング表面付近やコーナー部表面付近の積層欠陥に衝突するのを抑制するので、定常損失の増大や素子破壊を抑制することができる。

　また、ショットキー接合部に１個以上の上記濃度範囲のｐ層（第５の半導体領域）を設けることを特徴とする。これにより、逆バイアス時に所定の逆電圧以上の逆印加電圧では、ショットキー接合部の下のｐ層に挟まれたｎ層が両者で形成する接合から広がる空乏層でピンチオフされ、それ以上の逆印加電圧でショットキー接合部の電界強度が高くなるのを抑制することができる。ショットキー接合部の全体幅すなわち面積をほぼ等しくした場合には、従来の半導体装置に比べて超高耐圧を実現できる。また耐圧をほぼ等しくした場合には、従来の半導体装置に比べてショットキー接合部の面積を広げることができる。この結果、スイッチングオフ時にドリフト層内の残留キャリアの消滅時間をより短くできるので、スイッチング速度をより速くすることができ、その結果、低損失化を図ることができる。

　また、ｐ⁺アノード層が設けられる凸部の両側の傾斜面にオーミックコンタクトメタル膜と電極膜を直接接触させて形成することを特徴とする。この結果、オーミックコンタクトメタル膜のリフトオフ工程を省略することができるので、製作工程を簡略化することができ歩留まりや経済性の向上が図れるとともに、ｐ融合電界緩和層が順電圧印加時にキャリアの注入層としてもある程度機能するので、オン電圧を低減することができる。

　また、ｐｎ接合のオーミックコンタクト膜とショットキー接合メタルの材質を変えることを特徴とする。これにより、コンタクト抵抗を小さくすることと、ショットキー接合を良好にすることが独立にできるようになるので、それぞれに最適な材質を選択することができる。例えば、ｐ⁺層のオーミックコンタクト膜としてチタン（Ｔｉ）を、ショットキー接合メタルとしてニッケル（Ｎｉ）を用いることにより半導体装置の特性を向上することができる。この場合、ＴｉおよびＮｉからなる電極膜上には厚めの金（Ａｕ）やアルミニウム（Ａｌ）膜を設けて両者を接続するとともにアノード電極の抵抗を下げることで、損失を低減している。

　また、ｐｎ主接合とショットキー接合を交互に配列したアノード領域の両端がショットキー接合になるように構成し、そのショットキー接合端部が外周部のｎ層上に設けた電界緩和領域（ＪＴＥやＦＬＲやＲＥＳＵＲＦ）と重畳させて接触させる。これにより、スイッチングオフ時にアノード領域の全ｐｎ主接合下のｎ^-ドリフト層内の残留キャリアの排出時間の偏りがなくなり、逆回復時間を短くすることができスイッチング損失を少なくすることができる。アノード領域の両端がｐｎ主接合になるように配置した場合は、両端のｐｎ主接合下のｎ^-ドリフト層内の残留キャリアの排出時間が、内部の他のｐｎ主接合下のｎ^-ドリフト層内の残留キャリアの排出時間よりも長くなり、逆回復時間が長くなりスイッチング損失がより多くなっていた。

　本発明にかかる半導体装置によれば、耐圧の高い半導体装置を提供することができるという効果を奏する。また、耐圧特性が劣化することを回避することができる半導体装置を提供することができるという効果を奏する。以上のように、本発明により内蔵欠陥が少ないワイドギャップＭＰＳダイオードを提供でき、ダイオードの高耐圧化や低損失化、高速化といった高性能化が実現できるとともに信頼性も向上できる。

図１は、実施の形態１にかかるＭＰＳダイオードの要部を示す断面図である。図２は、実施の形態１にかかるＭＰＳダイオードの要部を示す平面図である。図３は、実施の形態２にかかるＭＰＳダイオードの要部を示す断面図である。図４は、実施の形態３にかかるＭＰＳダイオードの要部を示す断面図である。図５は、実施の形態４にかかるＭＰＳダイオードの要部を示す断面図である。図６は、実施の形態５にかかるＭＰＳダイオードの要部を示す断面図である。図７は、実施の形態６にかかるＭＰＳダイオードの要部を示す断面図である。図８は、実施の形態７にかかる複合ダイオードの要部を示す断面図である。図９は、実施の形態７にかかる複合ダイオードの要部を示す平面図である。図１０は、実施の形態８にかかる複合ダイオードの要部を示す断面図である。図１１は、実施の形態９にかかる複合ダイオードの要部を示す断面図である。図１２は、実施の形態１０にかかる複合ダイオードの要部を示す断面図である。図１３は、実施の形態１１にかかる複合ダイオードの要部を示す断面図である。図１４は、実施の形態１２にかかる複合ダイオードの要部を示す断面図である。図１５は、実施の形態１３にかかる複合ダイオードの要部を示す断面図である。図１６は、実施の形態１４にかかる複合ダイオードの要部を示す断面図である。図１７は、実施の形態１５にかかる複合ダイオードの要部を示す断面図である。図１８は、従来の複合ダイオードを示す断面図である。図１９は、従来の複合ダイオードの別の一例を示す断面図である。

　以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

（実施の形態１）
　図１は、実施の形態１にかかるＭＰＳダイオードの要部を示す断面図である。図１に示すＭＰＳダイオードは、例えば、１６ｋＶ級の耐圧を有する高耐圧ワイドギャップ半導体ダイオードである。図１に示すＭＰＳダイオードにおいて、ｎ⁺カソード基板１のおもて面側の表面に、ｎ^-ドリフト層（第１の半導体領域）２が設けられている。ｎ⁺カソード基板１は、例えば、炭化珪素の四層周期六方晶（４Ｈ－ＳｉＣ）など、シリコンよりもバンドギャップが広い材料（ワイドギャップ半導体）からなる。ｎ⁺カソード基板１の不純物濃度および厚さは、それぞれ２×１０¹⁹ｃｍ^-3および４００μｍであってもよい。ｎ^-ドリフト層２の不純物濃度および厚さは、それぞれ４．５×１０¹⁴ｃｍ^-3および１７０μｍであってもよい。ｎ^-ドリフト層２は、例えばエピタキシャル成長法で形成される。

　ｎ^-ドリフト層２の表面には、ｐ⁺アノード層（第１の層、第２の半導体領域）３ａ，３ｂが互いに離れて設けられている。ｐ⁺アノード層３ａは、複数設けられている。複数のｐ⁺アノード層３ａは、互いに離れて、かつ隣り合うように設けられている。具体的には、ｎ⁺カソード基板１を個々のチップに切断したときに、ｐ⁺アノード層３ｂはチップの外周部側に設けられ、複数のｐ⁺アノード層３ａはｐ⁺アノード層３ｂよりもチップの中央部側に設けられている（図２参照）。

　ｐ⁺アノード層３ａ，３ｂの不純物濃度および厚さは、それぞれ５×１０¹⁸ｃｍ^-3および１．７μｍであってもよい。ｐ⁺アノード層３ａ、３ｂの表面には、それぞれｐ⁺⁺コンタクト層４ａ，４ｂが設けられている。ｐ⁺⁺コンタクト層４ａ，４ｂの不純物濃度および厚さは、それぞれ２×１０¹⁹ｃｍ^-3および０．２μｍであってもよい。ｎ^-ドリフト層２の表面には、ｐ⁺アノード層３ａ，３ｂとｎ^-ドリフト層２とからなるｐｎ接合（ｐｎ主接合、第１の接合）５ａ、５ｂがそれぞれ形成される。つまり、ｐｎ主接合５ａ、５ｂを含む領域からなるｐｎ接合ダイオード（第１のダイオード）が設けられている。ｐｎ主接合５ａ、５ｂを含む領域とは、少なくともｎ⁺カソード基板１、ｎ^-ドリフト層２およびｐ⁺アノード層３ａ，３ｂを含む領域である。

　ｐ⁺アノード層３ａ，３ｂおよびｐ⁺⁺コンタクト層４ａ，４ｂは、順次エピタキシャル成長法によって形成される。また、ｐ⁺アノード層３ａ，３ｂおよびｐ⁺⁺コンタクト層４ａ，４ｂは、ＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）技術によってメサ状に加工されている。以降、ｐ⁺アノード層３ａ間、およびｐ⁺アノード層３ａとｐ⁺アノード層３ｂとの間に形成されたメサ状の部分をメサ部とする。つまり、隣り合うメサ部の間には、ｐ⁺アノード層３ａが設けられている。メサ部の底面（以下、メサ底部とする、凹部）に露出するｎ^-ドリフト層２の表面からｐ⁺⁺コンタクト層４ａ，４ｂの表面までの高さ（以下、メサの高さとする）は、約２．５μｍであってもよい。

　隣り合うｐ⁺アノード層３ａ間のメサ底部には、ショットキー接合用の金属膜（以下、ショットキー接合メタルとする）としてＴｉ（第２の層）膜６ａが設けられ、ショットキー接合（第２の接合）７ａが形成されている。ｐ⁺アノード層３ａとｐ⁺アノード層３ｂとの間のメサ底部には、ショットキー接合メタルとしてＴｉ（チタン）膜６ｂが設けられ、ショットキー接合７ｂが形成されている。つまり、ショットキー接合７ａ，７ｂを含む領域からなるショットキー接合ダイオード（第２のダイオード）が設けられている。ショットキー接合７ａ，７ｂを含む領域とは、少なくともｎ⁺カソード基板１、ｎ^-ドリフト層２およびＴｉ膜６ａ，６ｂを含む領域である。ショットキー接合ダイオードのビルトイン電位は、ｐｎ接合ダイオードのビルトイン電位よりも低い。

　ショットキー接合７ａ、７ｂが形成されるメサ底部の幅Ｃは、４０μｍ程度であってもよい。メサ底部のコーナー部から隣り合うメサ底部のコーナー部まで（以下、メサ底部間とする、凸部）の間隔Ｄは、６０μｍ程度であってもよい。ｐ⁺⁺コンタクト層４ａ，４ｂ上には、アノードのオーミック接続用の金属膜（以下、オーミックコンタクトメタルとする）としてＴｉ膜１６ａ，１６ｂとがそれぞれ設けられている。Ｔｉ膜６ａ，６ｂ，１６ａ，１６ｂは、同一の蒸着工程とフォトリソグラフィ工程とによって形成される。

　具体的には、ｐｎ主接合５ａ、５ｂおよびショットキー接合７ａ、７ｂは、次のように形成される。まず、ｎ⁺カソード基板１のおもて面に積層したｎ^-ドリフト層２の表面に、ｐ⁺エピタキシャル層およびｐ⁺⁺エピタキシャル層を順次積層する。ｐ⁺エピタキシャル層は、後の工程においてｐ⁺アノード層３ａ，３ｂとなる。ｐ⁺⁺エピタキシャル層は、後の工程においてｐ⁺⁺コンタクト層４ａ，４ｂとなる。

　ついで、ｎ^-ドリフト層２の表面に積層されたｐ⁺エピタキシャル層およびｐ⁺⁺エピタキシャル層を選択的にエッチングし、ｎ^-ドリフト層２に達するまで除去する。このとき、ｐ⁺エピタキシャル層およびｐ⁺⁺エピタキシャル層とともに、ｎ^-ドリフト層２の表面層の一部を除去してもよい。これにより、メサ部が形成される。また、ｐ⁺エピタキシャル層およびｐ⁺⁺エピタキシャル層は、複数のｐ⁺アノード層３ａおよびｐ⁺⁺コンタクト層４ａと、ｐ⁺アノード層３ｂおよびｐ⁺⁺コンタクト層４ｂとに分離され、ｐｎ主接合５ａ、５ｂが形成される。

　ついで、ｎ⁺カソード基板１のおもて面側の全面に、Ｔｉ膜を蒸着する。ついで、フォトリソグラフィによって、Ｔｉ膜を選択的に除去し、ｐ⁺⁺コンタクト層４ａ，４ｂの表面およびメサ底部に積層されたＴｉ膜を残す。これにより、ｐ⁺⁺コンタクト層４ａ，４ｂの表面に、オーミックコンタクトとなるＴｉ膜６ａ，６ｂがそれぞれ形成される。また、メサ底部には、ショットキーメタルとしてＴｉ膜１６ａ，１６ｂが形成され、ショットキー接合７ａ，７ｂが形成される。以上の工程により、ｎ⁺カソード基板１のおもて面側に、ｐｎ主接合５ａ、５ｂおよびショットキー接合７ａ、７ｂは、次のように形成される。

　上述したｐｎ主接合５ａ、５ｂおよびショットキー接合７ａ、７ｂの形成方法において、ｎ^-ドリフト層２の、ｎ⁺カソード基板１に接する面に対して反対側の面に凹部を形成し、その後、この凹部内にｐ⁺エピタキシャル層およびｐ⁺⁺エピタキシャル層を成長させ、凹部底面にｐｎ主接合５ａ、５ｂを形成してもよい。この場合、ｎ^-ドリフト層２の、ｎ⁺カソード基板１に接する面に対して反対側の、凹部が形成されていない表面に、ショットキーメタルとしてＴｉ膜１６ａ，１６ｂを形成して、ショットキー接合７ａ、７ｂを形成する。

　ｐｎ主接合５ａとショットキー接合７ａとの間，およびｐｎ主接合５ａ，５ｂとショットキー接合７ｂとの間に露出するｎ^-ドリフト層２の表面層には、それぞれｐ融合電界緩和層１３（第４の半導体領域）がイオン打ち込み（イオン注入）によって形成されている。ｐ融合電界緩和層１３は、例えばｐ⁺エピタキシャル層およびｐ⁺⁺エピタキシャル層を除去してｐ⁺アノード層３ａ，３ｂおよびｐ⁺⁺コンタクト層４ａ，４ｂを形成した後に形成してもよい。ｐ融合電界緩和層１３の不純物濃度および幅は、それぞれ約８×１０¹⁶ｃｍ^-3および約５μｍであってもよい。ここで、ｐ融合電界緩和層１３の幅とは、メサ底部側の端部からｎ⁺カソード基板１のおもて面に平行な方向における長さである。

　ｎ⁺カソード基板１のおもて面側には、メサ部側壁に設けられた絶縁保護膜８を介してアノード電極膜９が形成されている。アノード電極膜９は、Ｔｉ膜６ａ，６ｂ，１６ａ，１６ｂに接する。アノード電極膜９は、例えばＡｕ（金）からなる。また、アノード電極膜９の厚さは、約３．５μｍであってもよい。メサ部側壁に設けられた絶縁保護膜８は、メサ部に露出するｐ⁺アノード層３ａ，３ｂの端部、ｐ⁺⁺コンタクト層４ａ，４ｂの端部およびｐ融合電界緩和層１３の一部を覆う。

　メサ部の中央部から隣り合うメサ部の中央部までの領域が、複合ユニットＡである。つまり、複合ユニットＡは、ｐｎ主接合５ａが形成された領域と、この領域の両隣に形成されたメサ部の中央部までの領域とからなる。複合ユニットＡは、複数並列に配置されている（図２参照）。

　ｎ⁺カソード基板１を個々のチップに切断したときに、ショットキー接合７ｂが形成されたメサ部の中央部からチップの最も外周部側の領域が、最外周部Ｂである。つまり、最外周部Ｂは、チップの最も外周部側に形成されたｐｎ主接合５ｂを含む領域である。ｐｎ主接合５ｂを含む領域よりもチップの外周部側のｎ^-ドリフト層２の表面に、ｐ⁺アノード層３ｂおよびｐ⁺⁺コンタクト層４ｂを形成するために積層されたｐ⁺エピタキシャル層およびｐ⁺⁺エピタキシャル層はメサ部の形成とともに除去され、ｎ^-ドリフト層２が露出する。このｎ^-ドリフト層２が露出面の表面層には、電界緩和領域となるＪＴＥ（Ｊｕｎｃｔｉｏｎ　Ｔｅｒｍｉｎａｔｉｏｎ　Ｅｘｔｅｎｓｉｏｎ）１０およびチャネルストッパー１１がイオン注入によって形成されている。ＪＴＥ１０およびチャネルストッパー１１は、互いに離れて設けられる。

　ＪＴＥ１０およびチャネルストッパー１１は、チップ中央部側に設けられた複数の複合ユニットＡを囲む。ＪＴＥ１０は、最も外側に形成されたｐｎ主接合５ｂに接する。ＪＴＥ１０およびチャネルストッパー１１は、ＳｉＯ2膜を含む複数の絶縁膜が積層されてなるパッシベーション膜１２に覆われている。また、パッシベーション膜１２は、最も外側に露出するｐ⁺アノード層３ｂおよびｐ⁺⁺コンタクト層４ｂの端部を覆う。

　ＪＴＥ１０の不純物濃度、幅および深さは、それぞれ約２．５×１０¹⁷ｃｍ^-3、５００μｍおよび１．２μｍであってもよい。チャネルストッパー１１の不純物濃度は、約５×１０¹⁸ｃｍ^-3であってもよい。ｎ⁺カソード基板１の裏面には、Ｎｉオーミックコンタクト１４およびカソード電極膜１５が形成されている。カソード電極膜１５は、Ａｕを主成分とする。

　図２は、実施の形態１にかかるＭＰＳダイオードの要部を示す平面図である。図２では、チップ上に形成された複数の複合ユニットＡおよび最外周部Ｂの平面レイアウトを示す。実際のチップは正方形状であるが、ＭＰＳダイオードの平面レイアウトを明確に示すために、チップの縦横比を約１：５としてある。粗い点線の矩形で示すＴｉ膜１６ａ，１６ｂと実線の矩形で示すショットキー接合７ａ、７ｂとを１つのユニット２０とし、このユニット２０を、例えば３０個隣り合って配列している。図中のＡ×ｎとは、ユニット２０が複数個配列されていることを意味する。

　例えば、１つのユニット２０内のショットキー接合７ａの中央部から、当該ユニット２０内のＴｉ膜１６ａを含み、かつ当該ユニット２０内のＴｉ膜１６ａ側に隣り合うユニット２０内のショットキー接合７ｂの中央部までが、図１に示す複合ユニットＡである。また、１つのユニット２０内のショットキー接合７ａの中央部から、当該ユニット２０内のＴｉ膜１６ｂを含み、かつ当該ユニット２０内のＴｉ膜１６ａ側に隣り合うユニット２０内のショットキー接合７ｂの中央部までを、複合ユニットＡとしてもよい。例えば、隣り合うメサ部に、Ｔｉ膜１６ａおよびＴｉ膜１６ｂが交互に繰り返されるように、複合ユニットＡが配置されていてもよい。

　また、最も外側に設けられたユニット２０内のショットキー接合７ｂの中央部から、チップ最外周のチャネルストッパー１１までが、図１に示す最外周部Ｂである。３０個のユニット２０（以下、複合ユニット群とする）のうち、チップ中央部近傍のユニット２０を図示省略して太く細かい点線で示す。ユニット２０が配列される方向のユニット２０の長さは、例えば３ｍｍである。

　ＪＴＥ１０は、複合ユニット群を囲む。チャネルストッパー１１は、ＪＴＥ１０および複合ユニット群を囲む。チップは、例えば一辺が約４ｍｍの正方形状をしていてもよい。つまり、ユニット２０が配列された方向に直交する方向の、ユニット２０内のＴｉ膜１６ａ，１６ｂの端部（切断線Ｅ－Ｅ’の上下端）にはｐｎ接合５ａ，５ｂを構成するｎ^-ドリフト層２およびｐ⁺アノード層３ａ，３ｂが露出しており、ｐｎ接合５ａ，５ｂ（図１参照）がＪＴＥ１０に接続した構成である。また、ユニット２０が配列された方向に直交する方向の、ユニット２０内のショットキー接合７ａ，７ｂ（切断線Ｆ－Ｆ’の上下端）では、ショットキー接合７ａ，７ｂがＪＴＥ１０に接続した構成である。

　実施の形態１では、ショットキー接合７ａ，７ｂをｐｎ主接合５ａ，５ｂよりも深い位置に形成することができるので、スイッチング動作のオフ時にはｐｎ主接合５ａ，５ｂ直下のｎ^-ドリフト層２内に残存する蓄積キャリアまでの距離を短くすることが容易となる。この結果、ｐｎ主接合５ａ，５ｂよりもビルトイン電圧が低いショットキー接合７ａ，７ｂを介して蓄積キャリアをより速く且つ効率的に排出できるので、蓄積キャリア消滅時間を短くできスイッチング速度が速くスイッチング損失も小さくできるとともに、逆回復電流を低減することができる。

（実施例１）
　次に、実施の形態１にかかるＭＰＳダイオードの動作と代表的な特性を、実施例１として作製した実施の形態１にかかるＭＰＳダイオードの動作試験時の動作に沿って説明する。実施例１にかかるＭＰＳダイオードを作製し、次に示すように実装した。まず、ＴＯ型（ピン挿入型）のパッケージにダイボンディングした。そして、Ａｕからなるアノード電極膜９上に結線用の複数本のＡｕワイヤをワイヤボンディングした。Ａｕワイヤの直径を１００μｍとした。ついで、ダイオード保護用の高耐熱レジンであるナノテクレジンでチップ全体およびＡｕワイヤの大部分を被覆して半導体装置を作製した。そして、実施例１にかかるＭＰＳダイオードの動作試験を実施した。

　まず、実施例１にかかるＭＰＳダイオードにおいて、アノード電極膜９とカソード電極膜１５との間に、アノード電極膜９の電位がカソード電極膜１５の電位よりも高い状態、いわゆる順方向状態になるように電圧を印加した。この印加電圧を高くすると０．６～０．７Ｖ付近より順方向電流が流れ始めた。これは、ショットキー接合７ａ，７ｂが順バイアスされたからである。印加電圧をさらに高くすると２．７Ｖ付近から順方向電流が急増し始めた。これは、ｐｎ主接合５ａ，５ｂが順バイアスされ、少数キャリアの注入が始まったことにより、ｎ^-ドリフト層２が伝導度変調され内部抵抗が低減したからである。また、実施例１にかかるＭＰＳダイオードは、室温で順電圧５Ｖにおける平均的な順電流密度は約４０Ａ／ｃｍ²であり、高耐圧にも関わらず耐圧５ｋＶ級のＳｉダイオードと同様であった。これにより、実施例１にかかるＭＰＳダイオードは、従来のＳｉダイオードと同様に十分実用に耐えうるレベルの電気的特性を有し、かつ従来のＳｉダイオードよりも高耐圧とすることができることがわかった。

　つづいて、実施例１にかかるＭＰＳダイオードにおいて、アノード電極膜９とカソード電極膜１５との間に、アノード電極膜９の電位がカソード電極膜１５の電位よりも低い状態、いわゆる逆方向状態になるように電圧を印加した。リーク電流は、印加電圧が高くなるにつれて増加する傾向にある。実施例１にかかるＭＰＳダイオードは、リーク電流の耐圧電流密度は、印加電圧が１６ｋＶであった場合でも、室温で３×１０^-3Ａ／ｃｍ²以下、２５０℃の高温で４×１０^-2Ａ／ｃｍ²以下と低い値となり、良好な電気的特性を示した。また、なだれ降伏を示す耐圧は、室温で１８ｋＶ以上となり、良好な電気的特性を示した。

　比較として、ｐｎ主接合５ａ，５ｂとショットキー接合７ａ，７ｂとの間にｐ融合電界緩和層１３を設けない半導体装置を作製し（以下、第１比較例とする）、実施例１にかかるＭＰＳダイオードと同様の動作試験を実施した。第１比較例のその他の構成は、実施例１にかかるＭＰＳダイオードと同様である。第１比較例では、順方向耐圧は約５．２ｋＶとなった。また、ｐ融合電界緩和層１３に代えて、メサ底部のコーナー部からショットキー接合を離してガードリングのみを設けた半導体装置を作製し（以下、第２比較例とする）、実施例１にかかるＭＰＳダイオードと同様の動作試験を実施した。第２比較例のその他の構成は、実施例１にかかるＭＰＳダイオードと同様である。第２比較例では、順方向耐圧は約６．８ｋＶであった。これにより、ｐ融合電界緩和層１３を設けることで、高耐圧半導体装置のリーク電流を少なくすることができ、耐圧を高くすることができることがわかった。

　さらに、実施例１にかかるＭＰＳダイオードは、順電流密度約４０Ａ／ｃｍ²で順方向電流を流した状態からオフ状態にした際の逆回復時間は２６ｎｓであった。また、逆回復電流密度は約５４Ａ／ｃｍ²と低く、極めて良好な電気的特性を示すことがわかった。このときの試験条件は、室温で、逆印加電圧が６．５ｋＶであり、電流密度の減少率ｄｊ／ｄｔが７ｋＡ／ｃｍ²／μｓである。比較として、ショットキー接合７ａ，７ｂを形成せずにｐｎ主接合５ａ，５ｂのみのｐｎダイオード（以下、第３比較例とする）を作製し、実施例１にかかるＭＰＳダイオードと同様の条件で逆回復時間および逆回復電流密度を測定した。第３比較例のその他の構成は、実施例１にかかるＭＰＳダイオードと同様である。第３比較例の逆回復時間は５７ｎｓであった。第３比較例の逆回復電流密度は、約１６５Ａ／ｃｍ²と実施例１にかかるＭＰＳダイオードに比べて高かった。これにより、実施例１にかかるＭＰＳダイオードが第３比較例よりもリーク電流を低減することができることがわかった。

　また、実施例１にかかるＭＰＳダイオードは、ショットキー接合７ａ，７ｂが形成されるメサ底部の幅Ｃを４０μｍとし、メサ底部間の間隔Ｄを６０μｍとしたが、これらの幅Ｃや間隔Ｄを種々変更してもよい。つまり、メサ底部の幅Ｃと底部間の間隔Ｄとの総和した幅（Ｃ＋Ｄ）を変更せずに、メサ底部の幅Ｃやメサ底部間の間隔Ｄを種々変更してもよい。これにより、オン電圧と逆回復時間のトレードオフ関係を変化させることができる。

　具体的には、ショットキー接合７ａ，７ｂが形成されるメサ底部の幅Ｃを大きくし、かつｐｎ主接合５ａ，５ｂが形成されたメサ底部間の間隔Ｄを小さくすることにより、オン電圧はやや増大するが、逆回復時間を短くすることができる。一方、メサ底部の幅Ｃを小さくし、かつメサ底部間の間隔Ｄを大きくすることにより、逆回復時間は長くなるが、オン電圧を低減することができる。例えば、メサ底部の幅Ｃを６０μｍとし、メサ底部間の間隔Ｄを４０μｍとし、室温で順電流密度約４０Ａ／ｃｍ²で通電させた場合、オン電圧は５．６Ｖに増大したが、逆回復時間を１９ｎｓに低減することができた。

　また、アノード電極膜９にＡｕワイヤボンディングを施したときに、アノード電極膜９とＡｕワイヤとの接合部にかかる機械的ストレス（以下、アノード電極膜９にかかる外力とする）は、アノード電極膜９に接するｐ⁺アノード層３ａ，３ｂの上部にかかる。ｐｎ接合５ａ，５ｂは、ｐ⁺アノード層３ａ，３ｂの下部側で形成されるので、ｐ⁺アノード層３ａ，３ｂの厚みの分だけｐｎ接合５ａ，５ｂ近傍にかかる応力が緩和される。このため、ｐｎ主接合５ａ，５ｂを構成する部分のｐ⁺アノード層３ａ，３ｂ（ｐｎ接合部）が損傷することを低減することができる。また、ショットキー接合７ａ，７ｂはメサ底部に形成されているため、ワイヤボンディング時にアノード電極膜９にかかる外力が、ショットキー接合７ａ，７ｂ近傍に直接かかることはない。このため、ショットキー接合７ａ，７ｂを構成するｎ^-ドリフト層２（ショットキー接合部）が損傷することを回避することができる。

　このように、ｐｎ接合部およびショットキー接合部におけるワイヤボンディング時の欠陥の発生を抑制することができるため、良好な順方向および逆方向における各種特性を実現することができる。さらに、ｐｎ接合部およびショットキー接合部に生じる欠陥が少なくなるため、稼働時にこの欠陥から損傷が拡大することが少なくなり、順方向および逆方向の耐圧特性が劣化することを抑制することができる。これにより、高信頼性および高耐圧のＭＰＳダイオードを実現することができる。

　具体的には、実施例１にかかるＭＰＳダイオードに対して、２００℃の高温で印加電圧１６ｋＶの逆電圧印加試験や、順電流密度４０Ａ／ｃｍ²での通電試験を各々約１０００時間実施した。その結果、実施例１にかかるＭＰＳダイオードに、顕著な特性の劣化は発見されなかった。ここで、積層欠陥に起因する順電圧の増大は、ダイオードの温度を高くすると低減し、ダイオードの温度を元の温度に戻すと再現するという傾向にある。上記逆電圧印加試験や通電試験においては、このような順電圧の増大は、温度条件によらず観察されなかった。このため、少なくともｐ⁺アノード層３ａ，３ｂとなるｐ⁺エピタキシャル層のＲＩＥエッチング時の、ｐ⁺アノード層３ａ，３ｂの損傷によって生じる積層欠陥に起因する順電圧の増大は、ｐ融合電界緩和層１３により抑制されたと推測される。

　以上、説明したように、実施の形態１によれば、ｎ^-ドリフト層２の表面に、ｐ⁺アノード層３ａ，３ｂとなるｐ⁺エピタキシャル層を積層し、ｎ^-ドリフト層２とｐ⁺エピタキシャル層とからなるｐｎ主接合５ａ，５ｂを形成する。このため、イオン注入を用いずに、ＳｉＣ基板にｐｎ主接合５ａ，５ｂを形成することができる。これにより、イオン注入によってｐ⁺アノード層３ａ，３ｂ内に欠陥が生じることはない。したがって、イオン注入によってｐ⁺アノード層３ａ，３ｂ内に形成される欠陥に起因してリーク電流が発生することを回避することができる。このため、耐圧の高いＭＰＳダイオードを提供することができる。

　また、ｐ⁺アノード層３ａ，３ｂをメサ状に加工してｐｎ主接合５ａ，５ｂを形成し、メサ底部にショットキー接合７ａ，７ｂを形成する。これにより、ｐｎ主接合５ａ，５ｂとショットキー接合７ａ，７ｂとが接触することがない。したがって、キャリアの注入効率を高くするために、アノードとして機能するｐ⁺アノード層３ａ，３ｂの不純物濃度を高くしたとしても、リーク電流の少ない良好なショットキー接合７ａ，７ｂを形成することができる。これにより、リーク電流を低減することができ、順方向および逆方向の両方項における耐圧特性が劣化することを回避することができる。

　また、ｐｎ主接合５ａ，５ｂは、ｐ⁺アノード層３ａ，３ｂの下部側で形成される。このため、ｐ⁺アノード層３ａ，３ｂの厚みの分だけｐｎ接合部にかかる応力が緩和される。これにより、ｐｎ接合部が損傷することを低減することができる。また、ショットキー接合７ａ，７ｂをメサ底部に形成することで、ワイヤボンディング時にアノード電極膜９にかかる外力が、ショットキー接合部にかかることはない。これにより、ショットキー接合部が損傷することを回避することができる。したがって、ｐｎ接合部およびショットキー接合部に欠陥が生じることが少なくなるので、リーク電流を低減することができ、順方向および逆方向の両方向における耐圧特性が劣化することを回避することができる。

（実施の形態２）
　図３は、実施の形態２にかかるＭＰＳダイオードの要部を示す断面図である。図３に示すＭＰＳダイオードは、例えば、１３ｋＶ級の耐圧を有する高耐圧ＭＰＳダイオードである。実施の形態２にかかるＭＰＳダイオードは、次に示す２点が実施の形態１にかかるＭＰＳダイオードと異なる構成となっている。

（１）ｐｎ主接合３５ａ間のメサ底部に形成されたショットキー接合の幅、およびｐｎ主接合３５ａとｐｎ主接合３５ｂとの間のメサ底部に形成されたショットキー接合の幅を、実施の形態１のショットキー接合７ａ，７ｂの幅Ｃよりも広くする。ショットキー接合の中央部に、ピンチオフ用ｐ層３０（第５の半導体領域）を設ける。
（２）電界緩和領域であるＪＴＥ１０を、ｐ融合電界緩和層１３と同一のイオン注入工程で形成し、半導体装置の製造プロセスを簡略化している（図示省略）。

　つまり、上記（１）に示すように、メサ底部に設けるＴｉ膜２６ａ，２６ｂの幅が広くなっている。また、ピンチオフ用ｐ層３０の不純物濃度は、従来のＭＳＰダイオードのｐｎ接合を構成するｐ⁺型領域（図１８参照）の不純物濃度よりも低くするのが好ましい。その理由は、次の通りである。ピンチオフ用ｐ層３０は、主にピンチオフを実現する領域として機能し、キャリアを注入するアノードとしての機能は少なくなる。そして、ピンチオフ用ｐ層３０を形成するためのイオン注入のドーズ量を少なくすることができ、イオン注入による欠陥の発生を少なくすることができる。これにより、リーク電流の発生を抑制することができるからである。ピンチオフ用ｐ層３０の不純物濃度は、約２×１０¹⁷ｃｍ^-3であってもよい。

　また、ピンチオフ用ｐ層３０は、ｐ融合電界緩和層１３と同一のイオン注入工程で形成される。つまり、上記（２）に示すように、ＪＴＥ１０、ｐ融合電界緩和層１３およびピンチオフ用ｐ層３０は、同一のイオン注入工程で形成される。ピンチオフ用ｐ層３０によって、ｐｎ主接合３５ａとｐｎ主接合３５ｂとの間のメサ底部に形成されたショットキー接合は、ショットキー接合３７ｂとショットキー接合３７ｃとに分割される。ｐｎ主接合３５ａ間のメサ底部に形成されたショットキー接合も同様に、ピンチオフ用ｐ層３０によって、ショットキー接合３７ａと図示省略するショットキー接合とに分割される。

　ｐｎ主接合３５ａ、３５ｂを構成するｐ⁺アノード層３３ａ，３３ｂやｐ⁺⁺コンタクト層３４ａ，３４ｂ、およびアノードのオーミックコンタクトメタルとしてＴｉ膜３６ａ，３６ｂの幅は、実施の形態１のｐ⁺アノード層３ａ，３ｂ、ｐ⁺⁺コンタクト層４ａ，４ｂ、Ｔｉ膜１６ａ，１６ｂよりも狭くなる。それ以外の構成は、実施の形態１にかかるＭＰＳダイオード（図１参照）と同様である。

　このような構成とすることで、逆バイアス時に所定の逆電圧以上の電圧が印加されたときに、ショットキー接合３７ａ，３７ｂ，３７ｃの直下のｐ融合電界緩和層１３とピンチオフ用ｐ層３０とに挟まれたｎ^-ドリフト層２が、これらのｐｎ接合から広がる空乏層でピンチオフされ、それ以上の逆印加電圧でショットキー接合部の電界強度が高くなるのを抑制することができる。これにより、実施の形態１と同様の逆耐圧を実現することができる。一方、スイッチング動作のオフ時には、ｎ^-ドリフト層２内に残留する蓄積キャリアを、実施の形態１よりも幅の広いショットキー接合３７ａ，３７ｂ，３７ｃで排出することができる。このため、蓄積キャリアの消滅時間をより短くすることができる。この結果、スイッチング速度をより速くすることができ、かつスイッチング損失をより小さくすることができる。

（実施例２）
　実施例２として、実施の形態２にかかるＭＰＳダイオードを作製した。実施例２にかかるＭＰＳダイオードは、ピンチオフ用ｐ層３０によって分割された例えばショットキー接合３７ａ，３７ｂ，３７ｃを設けている。また、Ｔｉ膜３６ａ側のｐ融合電界緩和層１３の端部からピンチオフ用ｐ層３０の端部までの距離、およびＴｉ膜３６ｂ側のｐ融合電界緩和層１３の端部からピンチオフ用ｐ層３０間の端部まで距離を各々２０μｍとした。ピンチオフ用ｐ層３０の幅を５μｍとした。また、ピンチオフ用ｐ層３０の不純物濃度は、約２×１０¹⁷ｃｍ^-3とした。それ以外の構成は、実施例１にかかるＭＰＳダイオードと同様である。比較として、実施例１にかかるＭＰＳダイオードと同様の第１～３比較例を作製した。

　また、電界緩和領域となるＪＴＥ１０の不純物濃度、幅および深さを、それぞれ３×１０¹⁷ｃｍ^-3、３５０μｍおよび約０．６５μｍとした。この場合に、リーク電流密度２×１０^-3Ａ／ｃｍ²での逆印加電圧は室温で１３．６ｋＶとなり、第１，２比較例よりも高耐圧を実現することができた。

　また、実施例２にかかるＭＰＳダイオードは、順電流密度約４０Ａ／ｃｍ²で順方向電流を流した状態からオフ状態にした際の逆回復時間は１４ｎｓであり、第３比較例よりもスイッチング動作を速くすることができた。また、逆回復電流密度は約９７Ａ／ｃｍ²であり、スイッチング損失は実施例１にかかるＭＰＳダイオードとほぼ同様であった。このときの試験条件は実施例１にかかるＭＰＳダイオードと同様である。

　また、実施例２にかかるＭＰＳダイオードは、ＲＩＥエッチング条件のバラツキにより、１枚のウエハ内にｐ⁺エピタキシャル層を除去した部分（メサ部）の、メサ底部のコーナー部がオーバーエッチングされ、突起状の溝が多数形成されているウエハが発見された。実施例２にかかるＭＰＳダイオードは、各ウエハの約１／４は、比較実験のためにｐ融合電界緩和層１３を形成していない。オーバーエッチングされた突起状の溝の深さは最大０．４μｍ程度であり、この溝部分に電界が過度に集中し耐圧を低下させてしまうことが懸念された。ｐ融合電界緩和層１３を形成しないダイオード（第１比較例）では、ｐ融合電界緩和層１３がないために当然耐圧が低い。しかし、複数の第１比較例のうち、第１比較例の平均的な耐圧に比べて大幅に耐圧が低い第１比較例（以下、耐圧の低い第１比較例とする）は約３０％発生した。

　そこで、この耐圧の低い第１比較例のメサ部に埋め込まれたアノード電極膜の一部（例えば、複合ユニットを配列する方向に垂直な方向に半分ほど）をエッチング除去し、残っているアノード電極膜に逆電圧を印加した状態でフォトエミッション顕微鏡によりメサ底部のコーナー部を観察した。その結果、耐圧の低い第１比較例では、アノード電極膜除去部においてメサ底部のコーナー部の溝部に比較的低い逆電圧で特有の発光が観察された。つまり、メサ底部のコーナー部の溝が耐圧低下の原因であることが示唆される。一方、ｐ融合電界緩和層１３を形成したダイオード（例えば、実施例１，２かかるＭＰＳダイオード）では顕著な耐圧不良素子は発見されなかった。その理由は、ｐ融合電界緩和層１３が突起状の溝での電界集中を緩和し、耐圧低下を防ぐことで高耐圧を実現することができたからであると推測される。

　以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。

（実施の形態３）
　図４は、実施の形態３にかかるＭＰＳダイオードの要部を示す断面図である。図４に示すＭＰＳダイオードは、例えば、１３ｋＶ級の耐圧を有する高耐圧ＭＰＳダイオードである。実施の形態１において、絶縁保護膜を設けない構成としてもよい。また、複数のＴｉ膜に代えて、ｎ⁺カソード基板１のおもて面側のほぼ全面を覆うＴｉ膜を１つ設けてもよい。

　実施の形態３では、図４に示すように、ｐ⁺アノード層３ａ，３ｂとｐ⁺⁺コンタクト層４ａ，４ｂの両側のメサ部側壁に絶縁保護膜を有していない。また、ｎ⁺カソード基板１のおもて面側に１つのＴｉ膜４６が設けられている。Ｔｉ膜４６は、ｐ⁺⁺コンタクト層４ａ，４ｂおよびメサ底面に露出するｎ^-ドリフト層２に接する。また、Ｔｉ膜４６上には、Ｔｉ膜４６を覆うアノード電極膜４９が設けられている。それ以外の構成は、実施の形態１と同様である。

　実施の形態３によれば、実施の形態１においてＴｉ膜６ａ，６ｂ，１６ａ、１６ｂを形成する際のリフトオフ工程を省略することができる。この結果、半導体装置作製工程の簡略化を図ることができ、さらに、半導体装置の歩留まりを大幅に向上することができるので、コスト低減を図ることができる。

　実施の形態３では、Ａｕからなるアノード電極膜４９が、Ｔｉ膜４６を介してｐ融合電界緩和層４３に接する。このため、高い逆電圧が印加された場合にｐ融合電界緩和層４３がパンチスルーされてしまう。これを防ぐために、ｐ融合電界緩和層４３の厚さを、例えば１．２μｍとし、実施の形態１よりも厚くするのがよい。さらに、ｐ融合電界緩和層４３の不純物濃度を、例えば３．５×１０¹⁷ｃｍ^-3とし、実施の形態１よりも高くするのがよい。

（実施例３）
　実施例３として、実施の形態３にかかるＭＰＳダイオードを作製した。具体的には、実施例３にかかるＭＰＳダイオードは、ｐ⁺アノード層３ａ，３ｂとｐ⁺⁺コンタクト層４ａ，４ｂの両側のメサ部側壁に絶縁保護膜を有していない。また、ｐ⁺⁺コンタクト層４ｂから、メサ底部およびｐ⁺⁺コンタクト層４ａへと連続して伸びるＴｉ膜４６を設けた。ｐ融合電界緩和層４３の厚さおよび不純物濃度を、それぞれ１．２μｍおよび３．５×１０¹⁷ｃｍ^-3とした。それ以外の構成は、実施例１にかかるＭＰＳダイオードと同様である。

　実施例３にかかるＭＰＳダイオードは、室温で１６ｋＶの逆電圧を印加した際のリーク電流密度は６×１０^-3Ａ／ｃｍ²とやや増加したが、なだれ降伏を示す耐圧は室温で１８ｋＶ以上と実施例１にかかるＭＰＳダイオードと同様の結果となった。また、実施例３にかかるＭＰＳダイオードは、順電圧を印加した際のキャリアを注入するアノードとしての機能がやや増加し、オン電圧が低減することがわかった。具体的には、実施例３にかかるＭＰＳダイオードは、順電流密度約４０Ａ／ｃｍ²での順電圧は室温において、オン電圧は４．８５Ｖとなった。

　以上、説明したように、実施の形態３によれば、実施の形態１と同様の効果を得ることができる。

（実施の形態４）
　図５は、実施の形態４にかかるＭＰＳダイオードの要部を示す断面図である。図５に示すＭＰＳダイオードは、例えば、１６ｋＶ級の耐圧を有する高耐圧ＭＰＳダイオードである。実施の形態４にかかるＭＰＳダイオードは、実施の形態３にかかるＭＰＳダイオードのＴｉ膜に代えてＮｉ膜を設けている。また、ｐ⁺⁺コンタクト層４ａ，４ｂとＮｉ膜との間に、オーミックコンタクト用のＴｉ膜を設けてもよい。

　実施の形態４では、図４に示すように、ｐ⁺⁺コンタクト層４ａ，４ｂの表面に、Ｔｉ膜５６ａ，５６ｂをそれぞれ設けている。ｐ⁺⁺コンタクト層４ａ，４ｂ上に設けられたＴｉ膜５６ａ，５６ｂからメサ底部へと連続して伸びるＮｉ膜６６が設けられている。つまり、ｐｎ接合のオーミックコンタクトメタルとしてＴｉ膜５６ａ，５６ｂを設け、ショットキー接合メタルとしてＮｉ膜６６を設けている。この場合、Ｔｉ膜５６ａ，５６ｂを形成した後に、別途Ｎｉ膜６６を形成する。それ以外の構成は、実施の形態３と同様である。

（実施例４）
　実施例４として、実施の形態４にかかるＭＰＳダイオードを作製した。具体的には、実施例４にかかるＭＰＳダイオードは、オーミックコンタクトメタルとしてＴｉ膜５６ａ，５６ｂを形成し、ショットキー接合メタルとしてＮｉ膜６６を形成している。それ以外の構成は、実施例３にかかるＭＰＳダイオードと同様である。

　実施例４にかかるＭＰＳダイオードは、オーミックコンタクト用のＴｉ膜５６ａ，５６ｂを形成した後、ショットキー接合メタルであるＮｉ膜６６を形成する前に、Ｔｉ膜５６ａ，５６ｂに対する熱処理を行う。このため、ショットキー接合メタルであるＮｉ膜６６は、Ｔｉ膜５６ａ，５６ｂに対して行う熱処理の影響をうけない。したがって、Ｔｉ膜５６ａ，５６ｂに対して行う熱処理の温度を９５０℃と高く設定でき、コンタクト抵抗の低い良好なｐ⁺⁺コンタクト層４ａ，４ｂのオーミックコンタクトを形成することができる。これにより、実施例４にかかるＭＰＳダイオードの順電圧を約０．４Ｖ低くすることができ、定常損失を低減することができた。

　以上、説明したように、実施の形態４によれば、実施の形態１と同様の効果を得ることができる。

（実施の形態５）
　図６は、実施の形態５にかかるＭＰＳダイオードの要部を示す断面図である。図６に示すＭＰＳダイオードは、例えば、２０ｋＶ級の耐圧を有する高耐圧ＭＰＳダイオードである。実施の形態５にかかるＭＰＳダイオードは、実施の形態１にかかるＭＰＳダイオードの、ｐｎ接合５ａ、５ｂの上方に設けられるアノード電極膜と、ショットキー接合７ａ，７ｂの上方に設けられるアノード電極膜とをそれぞれ別々に設けている。

　実施の形態５では、図６に示すように、ショットキー接合７ａ，７ｂを形成するＴｉ膜６ａ，６ｂには、それぞれアノード電極膜６９ｃ，６９ｄが接する。ｐｎ接合５ａ、５ｂの上方に設けられたＴｉ膜１６ａ，１６ｂには、それぞれアノード電極膜６９ａ，６９ｂが接する。ｎ^-ドリフト層６２の不純物濃度は、例えば、３×１０¹⁴ｃｍ^-3と、実施の形態１よりも低い。ｎ^-ドリフト層６２の厚さは、例えば、２２０μｍと、実施の形態１よりも厚い。ｐ融合電界緩和層６３の不純物濃度は、例えば３×１０¹⁷ｃｍ^-3と、実施の形態１よりも高い。それ以外の構成は、実施の形態１と同様である。

　実施の形態５によれば、アノード電極膜がｐ⁺アノード層３ａ、３ｂの端部が露出するメサ部側壁上に存在しない。このため、逆電圧印加時のアノード電極膜の電界効果によるメサ部側壁でのキャリア誘起が生じない。このため、実施の形態１に比べて、安定しかつバラツキの少ない高耐圧ＭＰＳダイオードを実現することができる。

　実施の形態５にかかるＭＰＳダイオードは、次のような平面レイアウトを有する。図２に示すように、３０個のユニット２０からなる複合ユニット群と複合ユニット群に並列に設けられた１個のｐ⁺アノード層３ｂの、ユニット２０が配列される方向の外周部は、ｐ⁺アノード層３ｂに接触するＪＴＥ１０に囲まれている。一方、３０個のユニット２０からなる複合ユニット群と複合ユニット群に並列に設けられた１個のｐ⁺アノード層３ｂの、ユニット２０が配列される方向に直交する方向の外周部は、別途ユニット２０が配列される方向に延びるｐ⁺層（以下、横長ｐ⁺層とする、不図示）を３１本のｐ⁺アノード層３ａ，３ｂや３０本のショットキー接合７ａ，７ｂに接触して設けている。横長ｐ⁺層の外周部は、横長ｐ⁺層に接触するＪＴＥ１０に囲まれている。さらに、ＪＴＥ１０の外周部をチャネルストッパー１１が囲む。

　横長ｐ⁺層上には、オーミックコンタクトメタルであるＴｉ膜およびＡｕ電極が形成されており（不図示）、各ｐ⁺アノード層３ａ，３ｂの上方に設けられたアノード電極膜６９ａ，６９ｂ，６９ｃ，６９ｄにそれぞれ接続されている。したがって、横長ｐ⁺層は、ｐ⁺アノード層として機能する。また、横長ｐ⁺層とショットキーメタルであるＴｉ膜６ａ，６ｂおよびアノード電極膜６９ａ，６９ｂ，６９ｃ，６９ｄは、横長ｐ⁺層の端部に接する絶縁保護膜上を延在して横長ｐ⁺層上のオーミックコンタクトメタルであるＴｉ膜やＡｕ電極と各々接続されている。

（実施例５）
　実施例５として、実施の形態５にかかるＭＰＳダイオードを作製した。具体的には、実施例５にかかるＭＰＳダイオードは、Ｔｉ膜１６ａ，１６ｂ，６ａ，６ｂに、それぞれアノード電極膜６９ａ，６９ｂ，６９ｃ，６９ｄが接する。また、Ｔｉ膜１６ａ，１６ｂ，６ａ，６ｂおよびアノード電極膜６９ａ，６９ｂ，６９ｃ，６９ｄに接する横長ｐ⁺層が設けられているｎ^-ドリフト層６２の不純物濃度および厚さを、それぞれ３×１０¹⁴ｃｍ^-3および２２０μｍとした。ｐ融合電界緩和層６３の不純物濃度を、３×１０¹⁷ｃｍ^-3とした。それ以外の構成は、実施例１にかかるＭＰＳダイオードと同様である。

　実施例５にかかるＭＰＳダイオードは、なだれ降伏を示す耐圧は室温で２１ｋＶ以上と高く、リーク電流のバラツキも実施例１にかかるＭＰＳダイオードに比べて４０％ほど低減することができた。また、横長ｐ⁺層上のオーミックコンタクトメタルであるＴｉ膜やＡｕ電極部分の電界効果による影響は、面積比率が小さいこともあり実用上問題になるレベルではなかった。

　以上、説明したように、実施の形態５によれば、実施の形態１と同様の効果を得ることができる。

（実施の形態６）
　図７は、実施の形態６にかかるＭＰＳダイオードの要部を示す断面図である。図７に示すＭＰＳダイオードは、例えば、１６ｋＶ級の耐圧を有する高耐圧ＭＰＳダイオードである。実施の形態７にかかるＭＰＳダイオードは、実施の形態１にかかるＭＰＳダイオードの、最外周部Ｂのｐｎ主接合５ｂを設けていない。

　実施の形態６では、最外周部Ｂにおいて、ｐｎ主接合５ｂを構成するｐ⁺アノード層３ｂおよびｐ⁺⁺コンタクト層４ｂが設けられていない。ＪＴＥ１０は、ショットキー接合７ｂを構成するＴｉ膜６ｂの端部が重畳され接している。この重畳されている部分の幅は、例えば約３μｍであってもよい。ショットキー接合７ｂの幅は、実施の形態１と同様に４０μｍである。それ以外の構成は、実施の形態１にかかるＭＰＳダイオードと同様である。

　実施の形態１では最外周部Ｂのｐ⁺アノード層３ｂの幅が複合ユニットＡのｐ⁺アノード層３ａの幅とほぼ同じであったために、スイッチング動作のオフ時に最外周部Ｂのｎ^-ドリフト層２内の蓄積キャリアの排出時間が複合ユニットＡのｎ^-ドリフト層２内の蓄積キャリアの排出時間よりも長くなり、その結果、逆回復時間が長くなっていた。一方、実施の形態５では、最外周部Ｂのｐ⁺アノード層３ｂを設けないことで、逆回復時間を短くすることができる。その理由は、実施の形態１の複合ユニットＡでは、ｐ⁺アノード層３ａの両側のメサ底部に形成されたショットキー接合７ａ，７ｂにより両側からそれぞれ残存キャリアが排出されるのに対し、最外周部Ｂでは、一方のショットキー接合７ｂ側からしか排出されないからである。

（実施例６）
　実施例６として、実施の形態６にかかるＭＰＳダイオードを作製した。具体的には、実施例６にかかるＭＰＳダイオードは、最外周部Ｂにｐ⁺アノード層３ｂを設けていない。それ以外の構成は、実施例１にかかるＭＰＳダイオードと同様である。実施例６にかかるＭＰＳダイオードは、実施例１にかかるＭＰＳダイオードのような排出時間の不均等さがなくなり逆回復時間を短くすることができた。

　また、実施例６にかかるＭＰＳダイオードに対して、実施例１にかかるＭＰＳダイオードと同様に逆回復時間を測定した。測定条件は、実施例１にかかるＭＰＳダイオードと同様である。実施例６にかかるＭＰＳダイオードは、逆回復時間が２１ｎｓであり、実施例１にかかるＭＰＳダイオードよりも約２０％低減することができた。この結果、スイッチング損失も低減することができた。実施例６にかかるＭＰＳダイオードの耐圧は、１６．２ｋＶであり、実施例１にかかるＭＰＳダイオードよりもやや低めであった。この理由は、ＪＴＥ１０上のアノード電極膜９の端部での電界集中が高いからである。この場合、アノード電極膜９側のパッシベーション膜１２の厚さをさらに厚くすることで、アノード電極膜９の端部での電界集中を緩和することができる。

　以上、説明したように、実施の形態６によれば、実施の形態１と同様の効果を得ることができる。

（実施の形態７）
　図８は、実施の形態７にかかる複合ダイオードの要部を示す断面図である。図８に示す複合ダイオードは、例えば、１６ｋＶ級の耐圧を有する高耐圧複合ダイオードである。実施の形態７にかかる複合ダイオードは、実施の形態１にかかるＭＰＳダイオードのショットキー接合７ａ，７ｂに代えて、ｐｎ主接合５ａ，５ｂを構成するｐ⁺アノード層３ａ，３ｂよりも浅くかつ低い不純物濃度を有するｐ層（浅ｐｎ層）からなる浅ｐｎ接合としてもよい。

　実施の形態７では、ｎドリフト層８２の不純物濃度および厚さは、それぞれ４×１０¹⁴ｃｍ^-3および１７０μｍである。メサ底部には、Ａｌ・Ｓｉ合金電極膜８６ａ，８６ｂが形成されている。このＡｌ・Ｓｉ合金電極膜８６ａ，８６ｂは、リフトオフ手法で形成されている。リフトオフ手法とは、素子全面をレジストで覆い、フォトリソグラフィによってメサ底部のレジストのみをエッチングで除去した後にＡｌ・Ｓｉ合金膜を蒸着することにより、メサ底部のみにＡｌ・Ｓｉ合金電極膜８６ａ，８６ｂを残す手法である。その後に、７００℃以上１１００℃以下の熱処理を施すことによりＡｌ・Ｓｉ合金電極膜内のＡｌをＳｉＣ（ｎドリフト層８２）内に侵入させる。これにより、メサ底部の表面層に、浅ｐｎ接合（第２の層、第３の半導体領域）８７ａ、８７ｂが形成される。浅ｐｎ接合８７ａ、８７ｂを形成する浅ｐ層の不純物濃度および厚さは、例えば、それぞれ８×１０¹⁶ｃｍ^-3および約２０ｎｍであってもよい。また、浅ｐｎ接合８７ａ、８７ｂが形成されるメサ底部の幅Ｃは４０μｍであり、メサ底部間の間隔Ｄは６０μｍであってもよい。

　ｐ⁺⁺コンタクト層４ａ、４ｂ上には、オーミックコンタクトメタルとしてＴｉ膜９６ａ，９６ｂを、リフトオフ手法を用いて形成している。ｎ⁺カソード基板１のおもて面側には、メサ部側壁に設けられた絶縁保護膜８を介してＡｌからなるアノード電極膜８９が形成されている。アノード電極膜８９のその他の条件は、実施の形態１のアノード電極膜と同様である。

　ｐｎ主接合５ａと浅ｐｎ接合８７ａとの間，およびｐｎ主接合５ａ，５ｂと浅ｐｎ接合８７ｂとの間に露出するｎドリフト層８２の表面層には、それぞれｐ融合電界緩和層１３が形成されている。ｐ融合電界緩和層１３の不純物濃度および幅は、それぞれ約１×１０¹⁷ｃｍ^-3および４μｍである。ｐ融合電界緩和層１３の幅とは、ｐｎ主接合５ａ，５ｂのメサ部側壁における露出位置から、メサ底部における浅ｐｎ接合８７ａ，８７ｂとｐ融合電界緩和層１３との重畳部のメサ底部のコーナー部から最長端までの長さである。それ以外の構成は、実施の形態１と同様である。

　図９は、実施の形態７にかかる複合ダイオードの要部を示す平面図である。チップ上に形成された複数の複合ユニットＡおよび最外周部Ｂの平面レイアウトは、実施の形態１と同様である。つまり、ユニット２０内の浅ｐｎ接合８７ａ，８７ｂおよびＴｉ膜９６ａ，９６ｂは、図２に示す実施の形態１のショットキー接合７ａ，７ｂおよびＴｉ膜１６ａ，１６ｂと同様に配置されている。

　実施の形態７では、実施の形態１と同様に、浅ｐｎ接合８７ａ，８７ｂをｐｎ主接合５ａ，５ｂよりも深い位置に形成することができるので、スイッチング動作のオフ時にはｐｎ主接合５ａ，５ｂ直下のｎドリフト層８２内に残存する蓄積キャリアまでの距離を短くすることが容易となる。この結果、ｐｎ主接合５ａ，５ｂよりもビルトイン電圧が低い浅ｐｎ接合８７ａ，８７ｂを介して蓄積キャリアをより速く且つ効率的に排出できるので、蓄積キャリア消滅時間を短くできスイッチング速度が速くスイッチング損失も小さくできるとともに、逆回復電流を低減することができる。

（実施例７）
　実施例７として、実施の形態７にかかる複合ダイオードを作製した。具体的には、実施例７にかかる複合ダイオードは、実施例１にかかるＭＰＳダイオードのＡｕワイヤに代えて、Ａｌワイヤを用いている。また、実施例７にかかる複合ダイオードは、実施例１にかかるＭＰＳダイオードのＡｕからなるアノード電極膜９およびショットキー接合７ａ，７ｂに代えて、Ａｌからなるアノード電極膜８９および浅ｐｎ接合８７ａ，８７ｂを設けている。それ以外の構成は、実施例１にかかるＭＰＳダイオードと同様である。そして、実施例７にかかる複合ダイオードの動作試験を実施した。

　まず、実施例７にかかる複合ダイオードにおいて、アノード電極膜８９とカソード電極膜１５との間に順方向状態になるように電圧を印加した。この印加電圧を高くすると２．７Ｖ付近から電流が急増し始めた。これは、浅ｐｎ接合８７ａ，８７ｂとｐｎ主接合５ａ，５ｂが順バイアスされ、少数キャリアの注入が始まったことにより、ｎドリフト層８２が伝導度変調され内部抵抗が低減したからである。また、実施例７にかかる複合ダイオードは、室温で順電圧５Ｖにおける平均的な順電流密度は約４５Ａ／ｃｍ²であり、高耐圧にも関わらず耐圧５ｋＶ級のＳｉダイオードと同等であった。これにより、実施例７にかかる複合ダイオードは、実施例１にかかるＭＰＳダイオードと同様の効果を有することがわかった。

　つづいて、実施例７にかかる複合ダイオードにおいて、アノード電極膜８９とカソード電極膜１５との間に逆方向状態になるように電圧を印加した。実施例７にかかる複合ダイオードでは、リーク電流の耐圧電流密度は、印加電圧が１０ｋＶであった場合でも室温で１．５×１０^-3Ａ／ｃｍ²以下、印加電圧が１６ｋＶであった場合でも室温で３×１０^-3Ａ／ｃｍ²以下、２５０℃の高温で４×１０^-2Ａ／ｃｍ²以下と低い値となり、良好な電気的特性を示した。また、なだれ降伏を示す耐圧は、室温で１８ｋＶ以上となり、良好な電気的特性を示した。

　比較として、ｐｎ主接合５ａ，５ｂと浅ｐｎ接合７ａ，７ｂとの間にｐ融合電界緩和層１３を設けない半導体装置を作製し（以下、第４比較例とする）、実施例７にかかる複合ダイオードと同様の動作試験を実施した。第４比較例のその他の構成は、実施例７にかかる複合ダイオードと同様である。第４比較例では、順方向の耐圧は約５．２ｋＶとなった。また、ｐ融合電界緩和層１３に代えて、メサ底部のコーナー部から浅ｐｎ接合を離してガードリングのみを設けた半導体装置を作製し（以下、第５比較例とする）、実施例７にかかる複合ダイオードと同様の動作試験を実施した。第２比較例のその他の構成は、実施例７にかかる複合ダイオードと同様である。第５比較例では、順方向耐圧約６．８ｋＶであった。これにより、実施例７にかかる複合ダイオードは、実施例１にかかるＭＰＳダイオードと同様の効果を有することがわかった。

　さらに、実施例７にかかる複合ダイオードでは、順電流密度約５０Ａ／ｃｍ²で順方向電流を流した状態からオフ状態にした際の逆回復時間は２６ｎｓであり、逆回復電流密度は約３４Ａ／ｃｍ²と低く、極めて良好な電気的特性を示すことがわかった。このときの試験条件は、実施例１にかかるＭＰＳダイオードと同様である。比較として、浅ｐｎ接合８７ａ，８７ｂを形成せずにｐｎ接合５ａ，５ｂのみのダイオード（以下、第６比較例とする）を作製し、実施例７にかかる複合ダイオードと同様の条件で逆回復時間および逆回復電流密度を測定した。第６比較例のその他の構成は、実施例７にかかる複合ダイオードと同様である。第６比較例の逆回復時間は５７ｎｓであった。第６比較例の逆回復電流密度は、約９５Ａ／ｃｍ²と高く、実施例７にかかる複合ダイオードが第６比較例よりも低損失・高速・ソフトリカバリー効果を得ることができることがわかった。

　また、実施例７にかかる複合ダイオードでは、浅ｐｎ接合８７ａ，８７ｂが形成されるメサ底部の幅Ｃを４０μｍとし、メサ底部間の間隔Ｄを６０μｍとしたが、実施例１にかかるＭＰＳダイオードと同様に、これらの幅Ｃや間隔Ｄを種々変更してもよい。これにより、オン電圧と逆回復時間とのトレードオフ関係を変化させることができる。例えば、メサ底部の幅Ｃを６０μｍ、メサ底部間の間隔Ｄを４０μｍとし、室温で順電流密度約５０Ａ／ｃｍ²で通電させた場合、オン電圧は５．６Ｖに増大したが、逆回復時間を１９ｎｓに低減することができた。

　また、実施例７にかかる複合ダイオードでは、実施例１にかかるＭＰＳダイオードと同様に、アノード電極膜９にＡｌワイヤボンディングを施したときに、アノード電極膜９とＡｌワイヤとの接合部にかかる機械的ストレス（アノード電極膜９にかかる外力）により、ｐｎ接合５ａ，５ｂ近傍にかかる応力が緩和される。また、浅ｐｎ接合８７ａ，８７ｂはメサ底部に形成されているため、ワイヤボンディング時にアノード電極膜９にかかる外力が、浅ｐｎ接合８７ａ，８７ｂ近傍に直接かかることはない。このため、実施例１にかかるＭＰＳダイオードと同様に、浅ｐｎ接合８７ａ，８７ｂを構成するｎドリフト層８２（以下、浅ｐｎ接合部とする）が損傷することを回避することができることがわかった。その理由は、実施例１にかかるＭＰＳダイオードと同様である。具体的には、実施例７にかかる複合ダイオードに対して、２００℃の高温で印加電圧１６ｋＶの逆電圧印加試験や、順電流密度４０Ａ／ｃｍ²での通電試験を各々約１０００時間実施した。その結果、実施例７にかかる複合ダイオードに、顕著な特性の劣化は発見されなかった。

　以上、説明したように、実施の形態７によれば、実施の形態１と同様の効果を得ることができる。

（実施の形態８）
　図１０は、実施の形態８にかかる複合ダイオードの要部を示す断面図である。図１０に示す複合ダイオードは、例えば、１３ｋＶ級高耐圧複合ダイオード装置である。実施の形態８にかかる複合ダイオードは、実施の形態２にかかるＭＰＳダイオードのショットキー接合３７ａ、３７ｂ、３７ｃに代えて、浅ｐｎ接合１０７ａ，１０７ｂ，１０７ｃを設けている。

　実施の形態８では、メサ底部に設けるＴｉ膜９６ａ，９６ｂの幅が広くなっている。ピンチオフ用ｐ層３０によって、ｐｎ主接合３５ａとｐｎ主接合３５ｂとの間のメサ底部に形成された浅ｐｎ接合は、浅ｐｎ接合１０７ｂと浅ｐｎ接合１０７ｃとに分割される。ｐｎ主接合３５ａ間のメサ底部に形成された浅ｐｎ接合も同様に、ピンチオフ用ｐ層３０によって、浅ｐｎ接合１０７ａと図示省略する浅ｐｎ接合とに分割される。

　アノードのオーミックコンタクトメタルとしてＴｉ膜１０６ａ，１０６ｂの幅は、実施の形態２のＴｉ膜３６ａ，３６ｂと同様である。それ以外の構成は、実施の形態１（図１参照）と同様である。ｎドリフト層８２およびアノード電極膜８９の構成は、実施の形態７と同様である。ピンチオフ用ｐ層３０の不純物濃度は、ｐ融合電界緩和層１３の不純物濃度と同様であってもよい。

（実施例８）
　実施例８として、実施の形態８にかかる複合ダイオードを作製した。具体的には、実施例８にかかる複合ダイオードは、例えば、ピンチオフ用ｐ層３０によって分割された例えば浅ｐｎ接合１０７ａ、１０７ｂ、１０７ｃを設けた。ピンチオフ用ｐ層３０の不純物濃度をｐ融合電界と同じく２×１０¹⁷ｃｍ^-3とした。ｎドリフト層８２およびアノード電極膜８９を実施例７にかかる複合ダイオードと同様に設けた。電界緩和領域となるＪＴＥ１０の不純物濃度を２×１０¹⁷ｃｍ^-3とした。それ以外の構成は、実施例２にかかるＭＰＳダイオードと同様である。実施例８にかかる複合ダイオードは、リーク電流密度２×１０^-3Ａ／ｃｍ²での逆印加電圧は室温で１３．６ｋＶとなり、実施例２にかかるＭＰＳダイオードと同様に高耐圧を実現することができた。

　また、実施例８にかかる複合ダイオードは、順電流密度約５０Ａ／ｃｍ²の順電流密度で順方向電流を流した状態からオフ状態にした際の逆回復時間は１５ｎｓであり、実施例２にかかるＭＰＳダイオードと同程度にスイッチング動作を速くすることができた。また、逆回復電流密度は約３０Ａ／ｃｍ²であり、スイッチング損失は実施例７にかかる複合ダイオードに比べて改善することができた。

　また、実施例８にかかる複合ダイオードは、実施例２にかかるＭＰＳダイオードと同様に、ｐ融合電界緩和層１３によってメサ底部のコーナー部における電界集中を緩和することができ、耐圧低下を防ぐことができることがわかった。

　以上、説明したように、実施の形態８によれば、実施の形態１と同様の効果を得ることができる。

（実施の形態９）
　図１１は、実施の形態９にかかる複合ダイオードの要部を示す断面図である。図１１に示す複合ダイオードは、例えば、１０ｋＶ級の耐圧を有する高耐圧複合ダイオード装置である。実施の形態９にかかる複合ダイオードは、実施の形態７にかかる複合ダイオードのメサ部に代えて、ｐ⁺エピタキシャル層をトレンチ状に除去してもよい。そして、このトレンチ底部に浅ｐｎ接合８７ａ，８７ｂを設けてもよい。具体的には、実施の形態７とは以下の２点が異なる。それ以外の構成は、実施の形態７にかかる複合ダイオードと同様である。

（１）ｎドリフト層８２の表面に、ｐ⁺エピタキシャル層およびｐ⁺⁺エピタキシャル層を順次積層し、ｐ⁺アノード層１１３ａ，１１３ｂおよびｐ⁺⁺コンタクト層１１４ａ，１１４ｂとなる部分を除いて上記エピタキシャル層をＲＩＥ技術で除去し、トレンチ状に加工する。これにより、ｐ⁺アノード層１１３ａ，１１３ｂおよびｐ⁺⁺コンタクト層１１４ａ，１１４ｂが形成される。ｐ⁺アノード層１１３ａ，１１３ｂおよびｐ⁺⁺コンタクト層１１４ａ，１１４ｂの幅は、トレンチ側壁が基板おもて面に対してほぼ垂直であるため、実施の形態７のｐ⁺アノード層３ａ，３ｂおよびｐ⁺⁺コンタクト層４ａ，４ｂよりも広くなる。Ａｌ・Ｓｉ合金膜８６ａ，８６ｂは、トレンチ底面に設けられる。

（２）少なくともトレンチ底の浅ｐｎ接合８７ａ、８７ｂに対応するｎドリフト層８２の表面上（トレンチ底部を挟むｐ融合電界緩和層１２３間）をマスキングして、ＳｉＣウエハを回転させながらｐ融合電界緩和層１２３形成用のイオン注入をして熱処理を施す。これにより、ｐ融合電界緩和層１２３が形成される。その後、上記のマスキング膜を除去して、トレンチ底面にＡｌをイオン注入して熱処理を行う。これにより、浅ｐｎ接合８７ａ，８７ｂが形成される。

　実施の形態９において、Ｔｉ膜１１６ａ，１１６ｂ、ｐｎ主接合１１５ａ、１１５ｂ、絶縁保護膜１１８およびアノード電極膜１１９は、それぞれ、実施の形態７のＴｉ膜９６ａ，９６ｂ、ｐｎ主接合５ａ、５ｂ、絶縁保護膜８およびアノード電極膜８９に相当する。これらの領域の断面形状や寸法は、トレンチ側壁が基板おもて面に対してほぼ垂直であることより、実施の形態７の各領域と異なっている。

　実施の形態９では、逆バイアス時に所定の逆電圧以上の電圧が印加されると、トレンチ底面コーナー部に設けられたｐ融合電界緩和層１２３間に挟まれ、かつ浅ｐｎ接合部の下に設けられたｎドリフト層８２が、ｐ融合電界緩和層１２３とのｐｎ接合から広がる空乏層でピンチオフされ、それ以上の逆印加電圧で浅ｐｎ接合部８７ａ，８７ｂの電界強度が高くなるのを抑制することができ、実施の形態７と同様に高い逆耐圧を実現することができる。トレンチ状加工は実施の形態７のメサ状加工に比べて凹凸の微細化が容易である。

　また、従来例（図１９参照）に比べて、浅ｐｎ接合８７ａがｐｎ主接合１１５ａよりも深い位置に形成されており、実施の形態９にかかる複合ダイオードは、ｐ融合電界緩和層１２３の厚さを例えば、約０．３μｍとしてあるので、浅ｐｎ接合８７ａからｐｎ主接合１１５ａ下のドリフト層内に残存する蓄積キャリアまでの距離を従来例よりも容易に短くすることができる。この結果、スイッチング動作のオフ時には、ｐｎ主接合１１５ａよりもビルトイン電圧（ビルトイン電位）が低い浅ｐｎ接合８７ａを介して蓄積キャリアを従来例よりも速く且つ効率的に排出できるので蓄積キャリア消滅時間を短くできる。この結果、従来例よりもスイッチング速度をより速くすることができ、スイッチング損失をより小さくすることができる。

（実施例９）
　実施例９として、実施の形態９にかかる複合ダイオードを作製した。具体的には、実施例９にかかる複合ダイオードは、例えば、ｎドリフト層８２の表面にトレンチを設け、トレンチ底面に浅ｐｎ接合８７ａ，８７ｂを形成し、その後Ａｌ・Ｓｉ合金膜８６ａ，８６ｂを設けている。凹部となるトレンチの幅を約１０μｍとし、凸部の幅（凹部間距離）を約１５μｍとした。この結果、上記のピンチオフがより効果的にでき、浅ｐｎ接合８７ａ，８７ｂの電界強度が高くなるのをより抑制することができ、高電圧印加時のリーク電流を低減することができた。リーク電流の耐圧電流密度は、印加電圧が１０ｋＶであった場合でも室温で０．７×１０^-3Ａ／ｃｍ²以下であった。また、浅ｐｎ接合８７ａ，８７ｂ形成のために、Ａｌをイオン注入して熱処理し、Ａｌのイオン注入のドーズ量を約３×１０¹⁶ｃｍ^-3と少なく、かつイオン注入の打込み深さも１００ｎｍと浅くした。このために、イオン注入に発生する欠陥は極めて少なく実用上問題になるレベルではなかった。この場合、Ａｌのイオン注入のドーズ量が約８×１０¹⁶ｃｍ^-3以下であれば、イオン注入の打込み深さが６００ｎｍ程度でもリーク電流は少なく、また稼働時に順電圧が増大するような劣化現象も顕著ではないので、浅ｐｎ接合８７ａ，８７ｂに生じる欠陥は実用上問題にならず浅ｐｎ接合８７ａ，８７ｂは十分良好に機能させることができた。

　また、実施例９にかかる複合ダイオードは、ＪＴＥ１０の幅、不純物濃度および深さを、それぞれを３００μｍ、３×１０¹⁷ｃｍ^-3および約０．６５μｍとした。これにより、降伏電圧は室温で１２．６ｋＶであり、高耐圧を実現することができた。降伏電圧に比べてドリフト層の厚さを厚くしているので、降伏時には空乏層がｎ⁺カソード基板１に達しないノンパンチスルー状態となる。この結果、空乏層とｎ⁺カソード基板１間に蓄積した多数の少数キャリアが再結合で比較的ゆっくりと消滅する。このため、ソフトリカバリー特性の大幅な向上を図ることができた。また、実施例９にかかる複合ダイオードは、ｐ融合電界緩和層１２３は主に上記のピンチオフを実現する領域として機能し、キャリアを注入するアノードとしての機能は少ないが、ｐ融合電界緩和層１２３の不純物濃度が低いので少ないドーズ量でｐ融合電界緩和層１２３を形成することができ、イオン注入による欠陥を少なくし、リーク電流を少なくすることができる。

　また、実施例９にかかる複合ダイオードは、約５０Ａ／ｃｍ²の順電流密度で順電流を流した状態でオフした際の逆回復時間は１５ｎｓと速くすることができた。一方、逆回復電流密度は約２２Ａ／ｃｍ²であり、スイッチング損失をかなり改善することができた。

　以上、説明したように、実施の形態９によれば、実施の形態１と同様の効果を得ることができる。

（実施の形態１０）
　図１２は、実施の形態１０にかかる複合ダイオードの要部を示す断面図である。図１２に示す複合ダイオードは、例えば１１ｋＶ級の耐圧を有する高耐圧複合ダイオードである。実施の形態１０にかかる複合ダイオードは、実施の形態３にかかるＭＰＳダイオードのショットキー接合７ａ，７ｂに代えて、浅ｐｎ接合を設けている。

　実施の形態１０では、ｐ⁺アノード層３ａ，３ｂとｐ⁺⁺コンタクト層４ａ、４ｂの両側のメサ部側壁に絶縁保護膜を有していない。つまり、ｐ⁺⁺コンタクト層４ａ，４ｂからメサ底部へと連続して伸びるＡｌ・Ｓｉ合金膜１２６が設けられている。Ａｌ・Ｓｉ合金膜１２６上には、Ａｌ・Ｓｉ合金膜１２６を覆うアノード電極膜１２９が設けられている。それ以外の構成は、実施の形態３と同様である。

（実施例１０）
　実施例１０として、実施の形態１０にかかる複合ダイオードを作製した。具体的には、実施例１０にかかる複合ダイオードは、ｐ⁺⁺コンタクト層４ｂから、メサ底部およびｐ⁺⁺コンタクト層４ａへと連続して伸びるＡｌ・Ｓｉ合金膜１２６を設けた。それ以外の構成は、実施例３にかかるＭＰＳダイオードと同様である。

　この結果、実施例１０にかかる複合ダイオードは、室温での１６ｋＶの逆電圧を印加した際のリーク電流密度は６×１０^-3Ａ／ｃｍ²とやや増加しなだれ降伏を示す耐圧も室温で１２ｋＶ以上と高耐圧にすることができた。一方、Ａｌ・Ｓｉ合金膜１２６はオーミックコンタクト用メタルとしては従来のＴｉやＮｉに比べてややコンタクト抵抗が大きく、室温で順電流密度４５Ａ／ｃｍ²で順電圧は５．３８Ｖとやや大きくなった。改善策として、ｐ⁺⁺コンタクト層４ａ，４ｂ上にＴｉ膜を形成した後にＡｌ・Ｓｉ合金膜１２６を形成するのが効果的であった。これにより、実施例１にかかるＭＰＳダイオードとほぼ同等レベルの順電圧を実現することができた。また、スイッチングオフした際の逆回復時間や逆回復電流密度も実施例１にかかるＭＰＳダイオードとほぼ同等となり良好であった。

　さらに、Ａｌ・Ｓｉ合金膜１２６の代わりに、Ａｌ・Ｓｉ合金膜１２６を形成する領域にＡｌをイオン注入して熱処理を行い、その後に、ｐ⁺⁺コンタクト層４ａ，４ｂ上にＴｉ膜を形成し、さらにＴｉ膜をＡｌからなるカソード電極膜１２９で覆うプロセスも順電圧低減の改善策として極めて効果的であった。この場合、Ａｌイオン注入のドーズ量は約５×１０¹⁶ｃｍ^-3と少なく、かつイオン注入の打込み深さも８０ｎｍと浅くしたため、イオン注入時に発生する欠陥は極めて少なく、実用上問題になるレベルにはならなかった。この場合も、Ａｌイオン注入のドーズ量が約８×１０¹⁶ｃｍ^-3以下であれば、イオン注入の打込み深さが６００ｎｍ程度でもリーク電流は少なく、また稼働時に順電圧が増大するような劣化現象も顕著でないので、浅ｐｎ接合８７ａ，８７ｂに生じる欠陥は実用上問題にならず浅ｐｎ接合８７ａ，８７ｂが十分良好に機能できた。また、スイッチングオフした際の逆回復時間や逆回復電流密度も実施例１にかかるＭＰＳダイオードとほぼ同等であり良好であった。

　以上、説明したように、実施の形態１０によれば、実施の形態１と同様の効果を得ることができる。

（実施の形態１１）
　図１３は、実施の形態１１にかかる複合ダイオードの要部を示す断面図である。図１３に示す複合ダイオードは、２０ｋＶ級の耐圧を有する高耐圧複合ダイオードである。実施の形態１１にかかる複合ダイオードは、実施の形態５にかかるＭＰＳダイオードのショットキー接合７ａ，７ｂに代えて、浅ｐｎ接合を設けている。

　実施の形態１１では、ｐｎ接合５ａ、５ｂの上方に設けられるＡｌからなるアノード電極膜１３９ａ、１３９ｂと、浅ｐｎ接合部８７ａ、８７ｂの上方に設けられるＡｌからなるアノード電極膜１３９ｄ、１３９ｃを各々分離している。ｎドリフト層１３２の不純物濃度は、例えば２×１０¹⁴ｃｍ^-3と、実施の形態７にかかる複合ダイオードよりも低くした。ｎドリフト層１３２の厚さを２２０μｍと、実施の形態７にかかる複合ダイオードよりも厚くしている。それ以外の構成は、実施の形態５にかかる複合ダイオードと同様である。

　実施の形態１１にかかる複合ダイオードは、次のような平面レイアウトを有する。図９に示すように、３０個のユニット２０からなる複合ユニット群と複合ユニット群に並列に設けられた１個のｐ⁺アノード層３ｂの、ユニット２０が配列される方向の外周部は、ｐ⁺アノード層３ｂに接触するＪＴＥ１０に囲まれている。一方、３０個のユニット２０からなる複合ユニット群と複合ユニット群に並列に設けられた１個のｐ⁺アノード層３ｂの、ユニット２０が配列される方向に直交する方向の外周部は、別途ユニット２０が配列される方向に延びるｐ⁺層（横長ｐ⁺層、不図示）を３１本のｐ⁺アノード層３ａ，３ｂや３０本の浅ｐｎ接合部８７ａ、８７ｂに接触して設けている。横長ｐ⁺層の外周部は、横長ｐ⁺層に接触するＪＴＥ１０に囲まれている。さらに、ＪＴＥ１０の外周部をチャネルストッパー１１が囲む。

　横長ｐ⁺層上には、オーミックコンタクトメタルであるＴｉ膜およびＡｌ電極が形成されており（不図示）、各ｐ⁺アノード層３ａ，３ｂの上方に設けられたアノード電極膜１３９ａ、１３９ｂ，１３９ｃ、１３９ｄにそれぞれ接続されている。したがって、横長ｐ⁺層は、ｐ⁺アノード層として機能する。また、アノード電極膜１３９ａ、１３９ｂ，１３９ｃ、１３９ｄは、横長ｐ⁺層の端部に接する絶縁保護膜上を延在しているが、この部分における電圧降下による影響は面積比率が小さいことより実用上問題になるレベルではないと推測される。

　また、実施の形態１１にかかる複合ダイオードは、アノード電極膜がｐ⁺アノード層３ａ、３ｂの両側の傾斜面上に存在しないので、逆電圧印加時のアノード電極膜の電界効果によるＳｉＣ傾斜面でのキャリア誘起が生じない。このため、実施例１にかかるＭＰＳダイオードに比べて、安定し且つバラツキの少ない高耐圧を実現することができる。

（実施例１１）
　実施例１１として、実施の形態１１にかかる複合ダイオードを作製した。具体的には、実施例１１にかかる複合ダイオードは、実施例５にかかるＭＰＳダイオードのショットキー接合に代えて、浅ｐｎ接合８７ａ、８７ｂを設けている。また、Ａｕからなるアノード電極膜に代えて、Ａｌからなるアノード電極膜を設けている。実施例１１にかかる複合ダイオードは、なだれ降伏を示す耐圧は室温で２１ｋＶ以上と高く、リーク電流のバラツキも実施例１にかかるＭＰＳダイオードに比べて４０％ほどに著しく低減できた。一方、スイッチングオフした際の逆回復時間や逆回復電流密度は実施例１にかかるＭＰＳダイオードとほぼ同等であり良好であった。

　以上、説明したように、実施の形態１１によれば、実施の形態１、５と同様の効果を得ることができる。

（実施の形態１２）
　図１４は、実施の形態１２にかかる複合ダイオードの要部を示す断面図である。図１４に示す複合ダイオードは、１５ｋＶ級の耐圧を有する高耐圧複合ダイオードである。実施の形態１２にかかる複合ダイオードは、実施の形態７にかかる複合ダイオードの、最外周部Ｂのｐｎ主接合５ｂを設けなくてもよい。また、ｎドリフト層内にｎバッファー層を設けてもよい。

　実施の形態１２にかかる複合ダイオードでは、最外周部Ｂにおいて、ｐｎ主接合５ｂを構成するｐ⁺アノード層３ｂおよびｐ⁺⁺コンタクト層４ｂが設けられていない。ＪＴＥ１０は、浅ｐｎ接合８７ｂの端部が重畳され接している。この重畳されている部分の幅は、例えば約３μｍであってもよい。浅ｐｎ接合８７ａの幅は、実施の形態７と同様に４０μｍである。それ以外の構成は、実施の形態７と同様である。

　実施の形態７にかかる複合ダイオードでは最外周部Ｂのｐ⁺アノード層３ｂの幅が複合ユニットＡのｐ⁺アノード層３ａの幅と同じであったために、スイッチング動作のオフ時に最外周部Ｂのｎドリフト層８２内の蓄積キャリアの排出時間が複合ユニットＡのｎドリフト層８２内の蓄積キャリアの排出時間よりも長くなり、その結果、逆回復時間が長くなっていた。実施の形態７の複合ユニットＡでは、ｐ⁺アノード層３ａの両側のメサ底部に形成された浅ｐｎ接合８７ａ，８７ｂにより両側からｐｎ主接合５ａ，５ｂ下の残存キャリアが排出されるのに対し、最外周部Ｂでは一方の浅ｐｎ接合８７ｂ側からしか排出されないためである。実施の形態１２では、最外周部Ｂにｐ⁺アノード層が存在しないので、実施の形態７のような端部のｐ⁺アノード層での蓄積キャリアの排出時間の不均等さがなくなり逆回復時間を短縮することができる。

　また、ｎドリフト層の中央よりもｎ⁺カソード基板１寄りの位置にｎドリフト層よりも不純物濃度が６×１０¹⁴ｃｍ^-3と高く、厚さ約５μｍのｎバッファー層（第６の半導体領域）１４０を設けている。つまり、ｎドリフト層の内部には、ｎ⁺カソード基板１の表面に平行に、ｎ⁺カソード基板１よりも薄く、かつ不純物濃度の高いｎバッファー層１４０が設けられている。ｎバッファー層１４０は、ｎドリフト層の内部の中間の深さよりもｎ⁺カソード基板１側に設けられている。具体的には、ｎ⁺カソード基板１に、ｎドリフト層１４２ｂ、ｎバッファー層１４０、ｎドリフト層１４２ａが順次積層されている。

　ｎバッファー層１４０によりスイッチングオフ時にｐｎ主接合５ａや浅ｐｎ接合８７ａ，８７ｂから広がる空乏層の広がり速度がｎバッファー層１４０で一旦抑制される。このため、この間にｎバッファー層１４０よりもアノード側のｎドリフト層１４２ａ内の少数キャリアがより素早く排出される。その後、ｎバッファー層１４０よりもカソード側のｎドリフト層１４２ｂに空乏層が進入していくが、ｎバッファー層１４０の位置を適正化（例えばｎ⁺カソード基板１から５０～７０μｍの位置に）することにより空乏層の進入広がりを大幅に抑制することができる。この結果、ｎバッファー層１４０のカソード側での少数キャリアの大半が空乏層の広がりを介しての排出ではなく再結合のみでゆっくり減少していく。このため、少数キャリアの減少速度を大幅に抑制することができ、対応するｄｉ／ｄｔを小さくすることができる。したがって、著しいソフトリカバリー特性の向上が達成できる。

（実施例１２）
　実施例１２として、実施の形態１２にかかる複合ダイオードを作製した。つまり、実施例１２にかかる複合ダイオードは、最外周部Ｂにｐ⁺アノード層３ｂを設けていない。また、ｎドリフト層内にｎバッファー層１４０を設けた。それ以外の構成は、実施例７にかかる複合ダイオードと同様である。実施例１２にかかる複合ダイオードは、１５ｋＶでも室温でのリーク電流が４×１０^-3Ａ／ｃｍ²以下と良好であり、なだれ降伏を示す耐圧は室温で１６ｋＶと高耐圧にすることができた。さらに、順電流密度約５０Ａ／ｃｍ²で順電流を流した状態でオフした際の逆回復時間は１８ｎｓであり、逆回復電流密度は約２６Ａ／ｃｍ²と低く、かつｄｉ／ｄｔを半減することができ大幅にソフトリカバリー特性を向上することができた。

　以上、説明したように、実施の形態１２によれば、実施の形態１と同様の効果を得ることができる。

（実施の形態１３）
　図１５は、実施の形態１３にかかる複合ダイオードの要部を示す断面図である。図１５に示す複合ダイオードは、例えば、１０ｋＶ級の耐圧を有する高耐圧複合ダイオードである。実施の形態１３にかかる複合ダイオードは、実施の形態９にかかる複合ダイオードの浅ｐｎ接合に代えて、ショットキー接合を設けている。それ以外の構成は、実施の形態９と同様である。

　実施の形態１３にかかる複合ダイオードは、逆バイアス時に所定の逆電圧以上の電圧が印加されると、トレンチ底面コーナー部に設けられたｐ融合電界緩和層１２３間に挟まれたショットキー接合７ａ，７ｂの下に設けられたｎドリフト層８２が、ｐ融合電界緩和層１２３とのｐｎ接合から広がる空乏層でピンチオフされ、それ以上の逆印加電圧でショットキー接合７ａ，７ｂの電界強度が高くなるのを抑制することができ、実施の形態９と同様にトレンチ状加工が実施例１のメサ状加工に比べて凹凸の微細化が容易であることも合わさって、高い逆耐圧を実現することができる。

　また、ショットキー接合７ａ，７ｂがｐｎ主接合１１５ａ，１１５ｂよりも深い位置に形成されているので、ショットキー接合７ａ，７ｂからｐｎ主接合１１５ａ、１１５ｂ下のｎドリフト層８２内に残存する蓄積キャリアまでの距離を容易に短くすることができる。この結果、スイッチングオフ時には、ｐｎ主接合１１５ａよりもビルトイン電圧が低いショットキー接合７ａ、７ｂを介して蓄積キャリアをより速く効率的に排出できる。これにより、蓄積キャリア消滅時間を短くすることができ、この結果、スイッチング速度をより速くできスイッチング損失をより小さくすることができる。

　実施の形態１３では、ｐ融合電界緩和層１２３は、主に上記のピンチオフを実現する領域として機能しキャリアを注入するアノードとしての機能は少ない。しかし、ｐ融合電界緩和層１２３の不純物濃度が低いので少ないドーズ量でｐ融合電界緩和層１２３を形成することができ、イオン注入による欠陥を少なくしリーク電流を少なくすることができる。

（実施例１３）
　実施例１３として、実施の形態１３にかかる複合ダイオードを作製した。具体的には、実施例１３にかかる複合ダイオードは、ｎドリフト層８２の表面にトレンチを設け、トレンチ底面にＡｌ・Ｓｉ合金膜８６ａ，８６ｂを設けている。浅ｐｎ接合８７ａ，８７ｂは形成していない。それ以外の構成は、実施例９にかかる複合ダイオードと同様である。ＪＴＥ１０の幅、不純物濃度および深さを、それぞれ３００μｍ、３×１０¹⁷ｃｍ^-3および約０．６５μｍとした。この場合に、リーク電流密度１×１０^-3Ａ／ｃｍ²での逆印加電圧は室温で１１．２ｋＶであり、室温での降伏電圧は１２．３ｋＶであり、高耐圧を実現することができた。降伏電圧に比べてｎドリフト層８２の厚さを厚くしているので、降伏時には空乏層がｎ⁺カソード基板１に達しないノンパンチスルー状態となる。この結果、空乏層とｎ⁺カソード基板１間に蓄積した多数の少数キャリアが再結合で比較的ゆっくりと消滅するので、ソフトリカバリー特性の大幅な向上を図ることができた。

　また、実施例１３にかかる複合ダイオードは、約５０Ａ／ｃｍ²の順電流密度で順電流を流した状態でオフした際の逆回復時間は１４ｎｓと速くすることができた。一方、逆回復電流密度は約２４Ａ／ｃｍ²であり、スイッチング損失は実施の形態９とほぼ同様になった。

　以上、説明したように、実施の形態１３によれば、実施の形態１と同様の効果を得ることができる。

（実施の形態１４）
　図１６は、実施の形態１４にかかる複合ダイオードの要部を示す断面図である。図１６に示す複合ダイオードは、例えば、１５ｋＶ級の耐圧を有する高耐圧複合ダイオードである。実施の形態１４にかかる複合ダイオードは、実施の形態７にかかる複合ダイオードの複数のＡｌ・Ｓｉ合金膜に代えて、ｎ⁺カソード基板１のおもて面側のほぼ全面を覆うＡｌ・Ｓｉ合金膜を１つ設けている。

　実施の形態１４にかかる複合ダイオードは、図１６に示すように、ｎ⁺カソード基板１のおもて面側に１つのＡｌ・Ｓｉ合金膜１６６が設けられている。Ａｌ・Ｓｉ合金膜１６６は、浅ｐｎ接合８７ａ，８７ｂおよびｐ⁺⁺コンタクト層４ａ，４ｂに接する。つまり、Ａｌ・Ｓｉ合金膜１６６で、浅ｐｎ接合８７ａ，８７ｂおよびｐ⁺⁺コンタクト層４ａ，４ｂとのオーミックコンタクトを形成している。ｐ⁺アノード層３ａとｐ⁺⁺コンタクト層４ａの両側のメサ部側面に設けられた絶縁保護膜８上にもＡｌ・Ｓｉ合金膜１６６が延在している。また、Ａｌ・Ｓｉ合金膜１６６上には、Ａｌ・Ｓｉ合金膜１６６を覆うアノード電極膜１６９が設けられている。それ以外の構成は、実施の形態７にかかる複合ダイオードと同様である。

　実施の形態１４は、実施の形態７においてＡｌ・Ｓｉ合金膜やオーミックコンタクトを形成する際の難しいリフトオフ工程を省略することができ、パッシベーション膜１２上のＡｌ・Ｓｉ合金膜１６６をフォトエッチング除去するだけで済む。この結果、ダイオード装置製作工程の簡略化を図ることができ、歩留まりを大幅に向上することができるため、経済性の向上が図れる。一方、Ａｌ・Ｓｉ合金膜１６６はオーミックコンタクト用メタルとしては従来のＴｉやＮｉに比べてややコンタクト抵抗が大きく、室温で順電流密度４５Ａ／ｃｍ²で順電圧は５．４Ｖとやや大きくなった。したがって、ｐ⁺⁺コンタクト層４ａ，４ｂ上にＴｉ膜を形成した後、このＴｉ膜上にＡｌ・Ｓｉ合金膜１６６を形成するのがよい。これにより、実施の形態７にかかる複合ダイオードとほぼ同等レベルの順電圧を実現することができた。

　また、実施の形態１４では、Ａｌ・Ｓｉ合金膜１６６とアノード電極膜１６９で構成されるアノード電極膜が直接ｐ融合電界緩和層１３に接触しない。この結果、高い逆電圧が印加された場合でもｐ融合電界緩和層１３がパンチスルーされてしまうのを防ぐことができる。このため、なだれ降伏を示す耐圧は室温で１５ｋＶ以上と高くすることができ、リーク電流の耐圧電流密度は、印加電圧１０ｋＶであった場合に室温で２×１０^-3Ａ／ｃｍ²以下であり、実施の形態７に比べてほぼ同等レベルの良好な特性を維持することができた。また、スイッチングオフした際の逆回復時間や逆回復電流密度もほぼ同等であり良好であった。

　以上、説明したように、実施の形態１４によれば、実施の形態７と同様の効果を得ることができる。

（実施の形態１５）
　図１７は、実施の形態１５にかかる複合ダイオードの要部を示す断面図である。図１７に示す複合ダイオードは、例えば、１５ｋＶ級の耐圧を有する高耐圧複合ダイオードである。実施の形態１５にかかる複合ダイオードは、実施の形態１４にかかる複合ダイオードのＡｌ・Ｓｉ合金膜に代えて、Ｔｉ膜を設けている。

　実施の形態１５では、Ｔｉ膜１７６は、ｐｎ主接合５ａ，５ｂのオーミックコンタクトメタルと、ショットキー接合７ａ，７ｂのショットキーメタルとの両方を兼ねている。つまり、ｐ⁺アノード層３ａ，３ｂとｐ⁺⁺コンタクト層４ａ，４ｂの両側のメサ部側面に設けられた絶縁保護膜８上にもＴｉ膜１７６が延在している。Ｔｉ膜１７６を設けることにより、ｐ⁺⁺コンタクト層４ａ，４ｂとのｐｎ主接合５ａ，５ｂと、ｎドリフト層８２とのショットキー接合７ａ，７ｂとを連結している。それ以外の構成は、実施の形態１４と同様である。Ｔｉ膜１７６上には、電気抵抗を低減するための、Ａｌからなる厚いアノード電極膜１７９が形成されている。

　実施の形態１５にかかる複合ダイオードは、なだれ降伏を示す耐圧は室温で約１６ｋＶ以上と高くすることができた。その理由は、実施の形態１４にかかる複合ダイオードと同様である。

　以上、説明したように、実施の形態１５によれば、実施の形態１４と同様の効果を得ることができる。

　以上、実施の形態１～１５について詳細に説明したが、上述した実施の形態に限らず、さらに多くの適用範囲や派生構造に適用することが可能である。各領域の設計条件等を種々変更し、例えば２５ｋＶや５０ｋＶといった更に高い耐圧のダイオードに適用することができる。また、ｐｎ主接合とショットキー接合を形成する位置を代えてもよい。例えば、ｎドリフト層にトレンチを形成し、トレンチ内をｐ⁺エピタキシャル層で埋めることで、ショットキー接合よりも深い位置にｐｎ主接合を設けてもよい。

　また、電界緩和層がＪＴＥの場合について説明したが、ＦＬＲやＲＥＳＵＲＦ等の他の電界緩和層の場合や濃度の異なる複数の領域から構成されるＪＴＥでもよい。ｐ融合電界緩和領域の不純物濃度は、浅ｐｎ接合に接している部分の近傍ではｐｎ接合に接している部分よりも高くすることが、リーク電流をより低減しかつキャリア注入をより促進する上で効果的である。

　また、ワイドギャップ半導体としてＳｉＣを用いて説明しているが、ＧａＮやダイヤモンドといった他のワイドギャップ半導体ダイオードに応用展開することができる。また、浅ｐｎ接合を形成する際に、Ａｌ・Ｔｉ・Ｓｉ合金やＡｌ・Ｎｉ・Ｓｉ等の他の合金膜を適用してもよい。ｐ⁺アノード層の両端のメサ部側面の傾斜角度を変えた場合でも同様の効果を得ることができる。また、モリブデン等を用いてショットキーメタルを形成してもよい。また実施の形態２，８において、浅ｐｎ接合のｐ融合電界緩和層間に１個のピンチオフ用ｐ層を設けてもよいし、複数個のピンチオフ用ｐ層を設けてもよい。浅ｐｎ接合部全体の幅をほぼ等しくした場合は、ピンチオフ用ｐ層の数の増加に伴って高い耐圧を実現することができる。また、ピンチオフ用ｐ層間の浅ｐｎ接合の幅を広げたり、ピンチオフ用ｐ層間の浅ｐｎ接合の幅を固定して、ピンチオフ用ｐ層と浅ｐｎ接合の数を増やしたりすることにより浅ｐｎ接合の全体の幅を広げる場合、スイッチングオフ時にドリフト層内の蓄積キャリアの消滅時間をより短くすることができる。

　本発明は、高耐圧用途に好適な高耐圧高性能ワイドギャップ半導体ダイオードに有用である。具体的には、配電系統に直結する高耐圧インバータ等に適用することができ、この場合、トランスを除去することもできる。システムの大幅な小型軽量化や省エネルギー化が可能となる。現在の配電系統にとどまらず、次世代の系統網であるスマートグリッドへの適用も可能である。また、大型ファンやポンプ、圧延機といった産業用機器の制御装置にも適用することができる。

　１　ｎ⁺カソード基板
　２　ｎ^-ドリフト層
　３ａ，３ｂ　ｐ⁺アノード層
　４ａ，４ｂ　ｐ⁺⁺コンタクト層
　５ａ，５ｂ　ｐｎ主接合
　６ａ，６ｂ　Ｔｉ膜（ショットキー接合用）
　１６ａ，１６ｂ　Ｔｉ膜（オーミックコンタクト用）
　７ａ，７ｂ　ショットキー接合
　８　絶縁保護膜
　９　アノード電極膜
　１０　ＪＴＥ
　１１　チャネルストッパー
　１２　パッシベーション膜
　１３　ｐ融合電界緩和層
　１４　Ｎｉオーミックコンタクト
　１５　カソード電極膜
　３０　ピンチオフ用ｐ層

Claims

　シリコンよりもバンドギャップが広い材料からなる第１導電型の第１の半導体領域と、
　前記第１の半導体領域の表面に選択的に設けられ、当該第１の半導体領域との間に第１の接合を形成する第１の層と、
　前記第１の半導体領域の表面に選択的に設けられ、当該第１の半導体領域との間に第２の接合を形成する第２の層と、
　前記第１の接合を含む領域からなる第１のダイオードと、
　前記第２の接合を含む領域からなる第２のダイオードと、
　を備え、
　前記第１の半導体領域の表面には、凹部と当該凹部の底面よりも突出した凸部とが設けられ、
　前記第１の接合および前記第２の接合は、それぞれ前記第１の半導体領域の表面から異なる深さに形成されており、
　前記第２のダイオードのビルトイン電位は、前記第１のダイオードのビルトイン電位よりも低いことを特徴とする半導体装置。
　前記第１の層は、前記凸部の表面に設けられており、
　前記第２の層は、前記凹部の底面に設けられており、
　上記凸部に形成された前記第１の接合の、当該凸部表面からの深さは、前記凹部よりも浅いことを特徴とする請求項１に記載の半導体装置。
　前記第１の接合の端部は前記凸部の側面に露出していることを特徴とする請求項２に記載の半導体装置。
　前記第１の層に比べて前記第２の層の厚さが薄いことを特徴とする請求項１に記載の半導体装置。
　前記第１の層は、第２導電型の第２の半導体領域であり、
　前記第２の層は、第２導電型の第３の半導体領域であり、
　前記第３の半導体領域は、前記第２の半導体領域よりも薄く、かつ当該第２の半導体領域よりも低い不純物濃度を有することを特徴とする請求項１に記載の半導体装置。
　前記第２の半導体領域は、前記第１の半導体領域の表面に選択的に設けられたエピタキシャル層であり、
　前記凸部は、前記第２の半導体領域からなることを特徴とする請求項５に記載の半導体装置。
　前記第１のダイオードおよび前記第２のダイオードは、ｐｎ接合ダイオードであることを特徴とする請求項５に記載の半導体装置。
　前記第１の層は、第２導電型の第２の半導体領域であり、
　前記第２の層は、前記第１の半導体領域との間にショットキー接合を形成する金属膜であることを特徴とする請求項１に記載の半導体装置。
　前記第２の半導体領域は、前記第１の半導体領域の表面に選択的に設けられたエピタキシャル層であり、
　前記凸部は、前記第２の半導体領域からなることを特徴とする請求項８に記載の半導体装置。
　前記第１のダイオードは、ｐｎ接合ダイオードであり、
　前記第２のダイオードは、ショットキー接合ダイオードであることを特徴とする請求項８に記載の半導体装置。
　前記凸部は、テーパー状に設けられ、
　前記第１の接合と前記第２の接合との間の、前記凹部の側面の表面層に、前記第１の接合および前記第２の接合に接し、かつ前記第２の半導体領域よりも低い不純物濃度を有する第２導電型の第４の半導体領域が設けられていることを特徴とする請求項５または８に記載の半導体装置。
　前記凹部は、前記第１の半導体領域の、前記第２の半導体領域が設けられる側の表面に形成されたトレンチであり、
　前記第１の接合と前記第２の接合との間の、前記トレンチの側壁の表面層に、前記第１の接合および前記第２の接合に接し、かつ前記第２の半導体領域よりも低い不純物濃度を有する第２導電型の第４の半導体領域が設けられていることを特徴とする請求項５または８に記載の半導体装置。
　前記凹部の底面の表面層には、前記第２の半導体領域より低い不純物濃度を有する第２導電型の第５の半導体領域が設けられ、
　前記凹部の底面に設けられた前記第２の接合は、前記第５の半導体領域によって分離されていることを特徴とする請求項５または８に記載の半導体装置。
　前記第３の半導体領域はイオン注入によって形成された領域であることを特徴とする請求項５に記載の半導体装置。
　前記金属膜は、金属蒸着後に熱処理によって形成された合金層であることを特徴とする請求項８に記載の半導体装置。
　前記第１の半導体領域は、シリコンよりもバンドギャップが広い材料からなる第１導電型の半導体基板上に設けられており、
　前記第１の半導体領域の内部には、前記半導体基板の表面に平行に、当該半導体基板よりも薄く、かつ不純物濃度の高い第６の半導体領域が設けられ、
　前記第６の半導体領域は、前記第１の半導体領域の内部の中間の深さよりも前記半導体基板側に設けられていることを特徴とする請求項１，５，８のいずれか一つに記載の半導体装置。
　前記第１の接合と前記第２の接合とが交互に繰り返し設けられたストライプ状の平面レイアウトを有し、
　前記第１の接合と前記第２の接合とがストライプ状に配置され、該ストライプの長手方向に直交する方向の最外周部には、前記第２の接合の端部が露出し、
　前記ストライプの長手方向に平行な方向の最外周部には、当該第１の接合の端部と当該第２の接合の端部とが交互に露出し、
　前記最外周部に設けられ、前記第１の接合と前記第２の接合とを囲む電界緩和層が、当該最外周部に露出する前記第１の接合の端部および前記第２の接合の端部のそれぞれに接することを特徴とする請求項５または８に記載の半導体装置。