WO2011115038A1 - 半導体装置、検知方法及びプログラム - Google Patents

半導体装置、検知方法及びプログラム Download PDF

Info

Publication number
WO2011115038A1
WO2011115038A1 PCT/JP2011/055900 JP2011055900W WO2011115038A1 WO 2011115038 A1 WO2011115038 A1 WO 2011115038A1 JP 2011055900 W JP2011055900 W JP 2011055900W WO 2011115038 A1 WO2011115038 A1 WO 2011115038A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
temperature
voltage
frequency
operating frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/055900
Other languages
English (en)
French (fr)
Inventor
佐藤　康夫
誠司 梶原
美智子 井上
友和 米田
賢彬 李
幸也 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Institute of Technology NUC
Nara Institute of Science and Technology NUC
Tokyo Metropolitan Public University Corp
Original Assignee
Kyushu Institute of Technology NUC
Nara Institute of Science and Technology NUC
Tokyo Metropolitan Public University Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Institute of Technology NUC, Nara Institute of Science and Technology NUC, Tokyo Metropolitan Public University Corp filed Critical Kyushu Institute of Technology NUC
Priority to CN201180014113.1A priority Critical patent/CN102812373B/zh
Priority to KR1020127026491A priority patent/KR101746892B1/ko
Priority to JP2012505659A priority patent/JP5737524B2/ja
Priority to US13/635,057 priority patent/US9316684B2/en
Priority to EP11756223.1A priority patent/EP2549283A4/en
Publication of WO2011115038A1 publication Critical patent/WO2011115038A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2503—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques for measuring voltage only, e.g. digital volt meters (DVM's)
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/252—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with conversion of voltage or current into frequency and measuring of this frequency
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test

Definitions

  • the present invention relates to a semiconductor device, a detection method, and a program, and more particularly, to a semiconductor device that can detect deterioration occurring in the same semiconductor integrated circuit or variation occurring in a plurality of semiconductor integrated circuits of the same type.
  • Non-Patent Documents 1 and 2 Securing the reliability and safety of semiconductor integrated circuits accompanying extreme miniaturization is a very important social issue, and various test methods have been proposed (see Non-Patent Documents 1 and 2).
  • the conventional test emphasizes only the operation performance of the semiconductor integrated circuit at the time of the test. Therefore, the conventional test is basically a test under the same environment in which the temperature and the like are controlled. As described above, the conventional test basically attempts to ensure the accuracy of the test by matching the operation environment of the semiconductor integrated circuit with the content of the test.
  • Patent Document 2 controls a test environment such as a voltage when testing a semiconductor integrated circuit after shipment.
  • a test environment such as a voltage when testing a semiconductor integrated circuit after shipment.
  • it requires a special device for controlling the test environment, and must be a large-scale device. Such a device is not necessarily applicable to all semiconductor integrated circuits that require testing.
  • test environment such as temperature cannot be controlled in this way, the test environment has affected the test results of the semiconductor integrated circuit.
  • a delay variation of 17 ps / cycle may occur with a variation of 1 ° C. If the operating environment is 1 GHz, one cycle corresponds to 1 ns, and therefore, the delay variation resulting from these environmental variations is not a negligible difference. In this way, it is difficult to make an accurate determination only by a change in temperature. Therefore, in the conventional test, it is difficult to maintain the accuracy while maintaining the accuracy when the environment changes in both the production test and the use test.
  • an object of the present invention is to provide a semiconductor device or the like that can determine the operation performance of a semiconductor integrated circuit with higher accuracy even when the test environment fluctuates.
  • a first aspect of the present invention is a semiconductor device capable of detecting deterioration occurring in a semiconductor integrated circuit having a detection target circuit unit that executes a test content, and measuring the temperature and voltage of the detection target circuit unit.
  • Measuring means for determining whether or not the test content is executed within an allowable test timing for the detection target circuit unit at each test operating frequency, and determining the maximum test operating frequency to be executed as the maximum test operating frequency And determining the maximum test operating frequency determined by the determining means, using the temperature and voltage values measured by the measuring means, and converting to a maximum test operating frequency at a reference temperature and a reference voltage, Calculating means for calculating a deterioration amount representing a deterioration state based on the converted maximum test operating frequency, and the semiconductor integrated circuit comprises:
  • the measurement means has a monitor block circuit that monitors values for measuring the temperature and voltage values, and the measurement means is under the temperature and voltage of the detection target circuit section each time a test is performed.
  • the estimation means for estimating the temperature and voltage values of the detection target circuit unit from the values monitored by the operated monitor block circuit, and the calculation means calculates the temperature and voltage values estimated by the estimation means, Using the temperature and voltage values measured by the measuring means, the maximum test operating frequency determined by the determining means is converted into the maximum test operating frequency at the reference temperature and reference voltage.
  • a second aspect of the present invention is the semiconductor device according to the first aspect, wherein the semiconductor integrated circuit includes n (n is an integer of 2 or more) the monitor block circuits, and the measuring unit includes: A measurement frequency F i (i is a natural number equal to or less than n) obtained as the number of oscillations within a predetermined time in each monitor block circuit is measured, and the estimation means uses the coefficients ⁇ i , ⁇ , ⁇ of equation (eq1). By calculating ' i and ⁇ ', the values of temperature T and voltage V of the detection target circuit unit are estimated.
  • the semiconductor device wherein the estimating means divides a temperature range or a voltage range into a plurality of parts, and the coefficients ⁇ i of the equation (eq1) Calculate ⁇ , ⁇ ′ i, and ⁇ ′, or divide the temperature range into a plurality of parts and calculate the coefficients ⁇ i and ⁇ of equation (eq1) for each of the parts and divide the voltage range into a plurality of parts.
  • the values of the temperature T and the voltage V of the detection target circuit unit are estimated by calculating the coefficients ⁇ ′ i and ⁇ ′ of the equation (eq1) for each section.
  • a fourth aspect of the present invention is the semiconductor device according to the second or third aspect, wherein the estimating means replaces the measurement frequency F i in the equation (eq1) with the measurement frequency F i and the first measurement. Using the difference frequency ⁇ F i that is the difference from the frequency F i0 , the values of the temperature T and the voltage V of the detection target circuit unit are estimated.
  • a fifth aspect of the present invention is a semiconductor device according to any one of the first to fourth aspects, wherein a memory for storing a combination of a measured value measured by the measuring unit and a maximum test operating frequency determined by the determining unit And a calculation means using the measured value and the maximum test operating frequency stored in the storage means.
  • the semiconductor device according to the fifth aspect, wherein the maximum test operating frequency is an operation for removing random noise from a plurality of maximum test operating frequencies stored in the storage means during different tests. Is done and determined.
  • the semiconductor device according to any one of the first to sixth aspects, wherein the measuring unit measures an initial temperature and an initial voltage during a test at a predetermined test operating frequency, and the determining unit Determines the maximum test operation frequency candidate at the initial temperature and the initial voltage using the reference temperature and the reference voltage and the previous maximum test operation frequency, and decreases the frequency after increasing, or increases or decreases only.
  • the maximum test operation frequency to be executed is determined as the maximum test operation frequency.
  • An eighth aspect of the present invention is a semiconductor device according to any one of the first to seventh aspects, characterized in that different test contents are prepared for each length of a path to be tested.
  • a ninth aspect of the present invention is the semiconductor device according to any one of the first to eighth aspects, wherein the test contents and / or the test order can be changed according to the allowable test timing and / or the value of the deterioration amount. To do.
  • a semiconductor device capable of detecting variations occurring in a plurality of semiconductor integrated circuits of the same type executing test contents, and measuring the temperature and voltage of the detection target circuit unit. And determining whether or not the test content is executed within an allowable test timing for the detection target circuit unit at each test operation frequency, and determining the maximum test operation frequency to be executed as the maximum test operation frequency And converting the maximum test operating frequency determined by the determining unit into a maximum test operating frequency at a reference temperature and a reference voltage using the temperature and voltage values measured by the measuring unit, and the conversion Calculating means for calculating a difference amount indicating the degree of variation based on the maximum test operating frequency, wherein the semiconductor integrated circuit comprises: The measurement means has a monitor block circuit that monitors values for measuring the temperature and voltage values, and the measurement means is under the temperature and voltage of the detection target circuit section each time a test is performed.
  • the estimation means for estimating the temperature and voltage values of the detection target circuit unit from the values monitored by the operated monitor block circuit, and the calculation means calculates the temperature and voltage values estimated by the estimation means, Using the temperature and voltage values measured by the measuring means, the maximum test operating frequency determined by the determining means is converted into the maximum test operating frequency at the reference temperature and reference voltage.
  • An eleventh aspect of the present invention is a detection method capable of detecting deterioration occurring in the same semiconductor integrated circuit or variation occurring in a plurality of semiconductor integrated circuits of the same type, and a detection target circuit portion of the semiconductor integrated circuit
  • the characteristics of the relationship between the operating frequency and temperature and voltage are approximated by an approximate expression
  • the measuring means measures the temperature and voltage values
  • the determining means is a test in the detection target circuit portion of the semiconductor integrated circuit.
  • a maximum test operating frequency as a maximum test operating frequency whose contents are executed within an allowable test timing, and a calculating means using the temperature and voltage values and the maximum test operating frequency according to the approximation formula Calculate the maximum test operating frequency at the reference temperature and reference voltage and the calculated maximum test operating frequency Difference amount representative of the amount of degradation or the degree of variation based represent the state of degradation including the step of calculating.
  • a twelfth aspect of the present invention is the detection method according to the eleventh aspect, wherein the semiconductor integrated circuit is configured to monitor n values (n is a value for measuring the temperature and voltage values).
  • 2 is a monitor block circuit having an integer of 2 or more, and the measuring step includes measuring frequency F i (i is equal to or less than n) obtained by the measuring means as the number of oscillations in each monitor block circuit within a predetermined time.
  • the frequency measurement step for measuring the natural number) and the coefficients ⁇ i , ⁇ , ⁇ ′ i and ⁇ ′ of equation (eq2) are calculated to estimate the values of the temperature T and the voltage V of the circuit part to be detected.
  • An estimation step is the measurement method according to the eleventh aspect, wherein the semiconductor integrated circuit is configured to monitor n values (n is a value for measuring the temperature and voltage values).
  • the measuring step includes measuring frequency F i (i is equal to or less than n) obtained by the measuring means as the number of oscillations in each
  • a thirteenth aspect of the present invention is a program for causing a computer to execute the detection method according to the eleventh or twelfth aspect.
  • the present invention may be regarded as a computer-readable recording medium for recording a program.
  • the allowable test timing is the reciprocal of the test operating frequency. Therefore, an equivalent process can be performed using either the allowable test timing or the test operation frequency. Therefore, in the present invention, the determination means determining whether or not the test content is executed within the allowable test timing includes determination based on the test operation frequency.
  • the monitor block circuit included in the semiconductor integrated circuit monitors the values for measuring the temperature and voltage, so that it is possible to convert the reference temperature and the reference voltage without using a separate sensor.
  • the conventional test basically determines that a semiconductor integrated circuit that satisfies a predetermined condition is normal, and an abnormality is detected in the test only when the predetermined condition is not satisfied. For this reason, it is difficult for conventional tests to quantitatively determine the normality of the semiconductor integrated circuit and to perform processing such as predicting a failure of the semiconductor integrated circuit with high accuracy in the field after shipment. there were.
  • the semiconductor integrated circuit is contrary to extreme miniaturization, for example, by providing a plurality of circuit elements in parallel and comparing them to determine a failure or providing a circuit for a failure such as a backup circuit. This contributed to an increase in circuit size.
  • each aspect of the present invention since it becomes possible to detect the deterioration state occurring in the semiconductor integrated circuit in the field uniformly and quantitatively, it becomes possible to predict the deterioration failure in advance. By predicting deterioration failures in advance, it is possible to take measures against failures by using semiconductor integrated circuits or replacing semiconductor integrated circuits while operating normally, and a backup circuit at the time of failure is minimized. Therefore, the circuit size can be reduced.
  • the temperature and voltage are estimated based on the equation (eq1) using a plurality of measurement frequencies obtained from a plurality of monitor block circuits.
  • the accuracy of the estimation is improved as compared with the case where the estimation is performed using the measurement frequency obtained from one monitor block circuit.
  • estimation can be performed using a linear expression, it is possible to design a program or circuit that performs extremely simple processing. Therefore, it becomes easier to compare the performance of the same semiconductor integrated circuit placed in different temperature and voltage environments on the same basis.
  • the temperature range or voltage range is divided into a plurality of sections, and the coefficient of the equation (eq1) is calculated for each section. This makes it possible to estimate the temperature or voltage using a more accurate expression for each section.
  • the difference between each measurement frequency and the first measurement frequency is used as a parameter of the measurement frequency in equation (eq1). This cancels the variation in the measurement frequency obtained from the monitor block circuit due to manufacturing variations, prevents this variation from degrading the estimation accuracy in the equation (eq1), and further increases the temperature and voltage with high accuracy. It is possible to estimate.
  • the storage means stores a combination of the test environment and the maximum test operating frequency. Therefore, by using such a history, it is possible to automatically compare a plurality of test results performed in different environments.
  • the sixth aspect of the present invention it is possible to remove random noise from the maximum test operating frequency, for example, by taking an average of a plurality of test results. Therefore, it becomes easy to detect the operation performance of the semiconductor integrated circuit with higher accuracy.
  • the maximum test operating frequency of the current test is predicted based on the previous test at the beginning of the test. Further, the maximum test operation frequency in the current test is determined by performing the test by determining the test operation frequency by increasing / decreasing or decreasing the predicted maximum test operation frequency.
  • the initial value of the test operating frequency can be determined with high accuracy, the number of tests can be reduced, the test time can be reduced, and the semiconductor integrated circuit can be realized by executing the test. It becomes possible to reduce the influence which is received. “Test time” refers to the time required for the entire test. The same applies hereinafter.
  • the eighth aspect of the present invention it is possible to perform different test contents for each length of the path to be tested.
  • a delay test or the like basically, a short path test other than the maximum path length is difficult to detect.
  • there is a type of degradation that causes transistor operation breakdown when a certain amount of degradation is reached such as degradation that occurs in an oxide film such as TDDB (Time Dependent Dielectric Breakdown). This does not always occur on long paths.
  • TDDB Time Dependent Dielectric Breakdown
  • the ninth aspect of the present invention it is possible to frequently execute the test contents determined to be deteriorating. This makes it easier to efficiently predict deterioration particularly in a semiconductor integrated circuit after shipment, in which the allowable test timing is restricted by idle time.
  • FIG. 5 is a flowchart showing an outline of a design flow of a test target circuit 2.
  • FIG. It is a flowchart which shows the outline
  • FIG. 3 is a diagram showing an example of a circuit diagram of monitor block circuits 21 1 and 21 2 . It is a figure which shows an example of the frequency characteristic with respect to the temperature of RO59. It is the schematic which shows an example of the test order change system using the log
  • FIG. 1 is a block diagram showing an outline of a semiconductor device 1 according to an embodiment of the present invention. Hereinafter, an outline of the semiconductor device 1 of FIG. 1 will be described.
  • the semiconductor device 1 is a semiconductor device capable of detecting deterioration occurring in the test target circuit 2 (an example of “semiconductor integrated circuit” in the claims of the present application).
  • the semiconductor device 1 includes a control circuit 3 that controls a test to the test target circuit 2.
  • the semiconductor device 1 may include the test target circuit 2, but in the present embodiment, the test target circuit 2 and the control circuit 3 have different configurations.
  • the semiconductor logic circuit is mainly a sequential circuit.
  • the sequential circuit includes a combinational circuit unit 17 composed of logic elements such as an AND gate, a NAND gate, an OR gate, and a NOR gate, and a flip-flop (FF) that stores the internal state of the circuit. ).
  • the test target circuit 2 includes a test unit circuit 15 which is a circuit serving as a test unit.
  • the test unit circuit 15 includes a combinational circuit unit 17, a plurality of flip-flops 19 1 and 19 2, and a plurality of monitor block circuits 21 1 and 21 2 that measure frequencies (an example of “monitor block circuit” in the claims) With.
  • the test unit circuit 15 may be a logical unit (block or module) handled in a logical design called a block or module, for example, or may be a logical unit (core) having a collective function.
  • the core include an arithmetic operation unit, a data path unit, an IO control unit, and the like.
  • the control circuit 3 controls the measurement of the temperature and voltage while changing the test operating frequency each time the test is performed, and the overall control unit 5 that controls the entire semiconductor device 1, the test control unit 7 that controls the test.
  • a temperature voltage measuring unit 9 (an example of “measuring unit” in the claims of the present application), a storage unit 11 (an example of “storage unit” in the claims of the present application) for storing various information, and a clock generation circuit 13 for generating a clock; Is provided.
  • the control circuit 3 is realized as a control block structure such as an overall control unit 5, a test control unit 7, and a temperature voltage measurement unit 9, and each control block is realized in a hierarchical manner as will be described below.
  • the overall control unit 5 includes a main control unit 23 that controls the whole, a log reading unit 25 that reads a log, a log writing unit 27 that writes to a log, a log compression unit 29 that compresses a log, and a predetermined temperature and voltage.
  • a test operation frequency conversion unit 31 that converts the test operation frequency under conditions to test operation frequencies under different temperature and voltage conditions, a deterioration amount calculation unit 33 that calculates a deterioration amount, and a deterioration determination unit 35 that determines deterioration. .
  • test operation frequency conversion unit 31 is, for example, according to an approximate expression (1) described later.
  • the maximum test operation frequency at the reference temperature and the reference voltage is calculated using the measured values of temperature and voltage and the maximum test operation frequency determined by the test control unit 7.
  • the deterioration amount calculation unit 33 calculates a deterioration amount representing a deterioration state based on the value calculated by the test operation frequency conversion unit 31 as the maximum test operation frequency at the reference temperature and the reference voltage.
  • the test control unit 7 includes a test content determination unit 37 that determines the test content for the test unit circuit 15, a test unit 39 that performs a test, and the test content within the allowable test timing for the test unit circuit 15 at each test operating frequency.
  • a test discriminating unit 41 that discriminates whether or not the test content is to be executed, and a maximum test operating frequency determining unit 43 that determines the maximum test operating frequency at which the test content is executed within an allowable test timing .
  • a combination of the test discriminating unit 41 and the maximum test operating frequency determining unit 43 is an example of “determining means” in the claims of the present application.
  • the temperature voltage measurement unit 9 includes a monitor measurement control unit 45 that controls the measurement of the frequency of the test unit circuit 15, and a temperature voltage calculation unit 47 that estimates the temperature and voltage from the measured frequency by calculation (see “Estimation of Claims”). An example).
  • “measurement” of temperature and voltage means that the temperature voltage calculation unit 47 calculates the temperature and voltage based on the measured test operation frequency.
  • “measured values” of temperature and voltage refer to the values thus calculated.
  • the storage unit 11 stores a log storage unit 49 that stores a log, a logical path characteristic storage unit 51 that stores a logical path characteristic, a test information storage unit 53 that stores test information, and a correction value of the test operating frequency. And a test operating frequency correction value storage unit 55.
  • the overall control unit 5 transmits, for example, a test start instruction, a previous test content, an initial value of the test operation frequency F c or a current maximum test operation frequency correction value to the test control unit 7.
  • the test control unit 7 sends, for example, the test unit name, the test result in the machine cycle determined at the design stage, the current maximum test operating frequency F MAX , the current test content, the temperature or the voltage to the overall control unit 5.
  • the overall control unit 5 transmits log information to and from the storage unit 11.
  • test control unit 7 transmits, for example, a temperature or voltage measurement start or end instruction to the temperature voltage measurement unit 9.
  • the temperature voltage measuring unit 9 transmits a measured value of temperature or voltage to the test control unit 7.
  • test control unit 7 transmits, for example, a test order or a final F MAX correction value to the storage unit 11.
  • the storage unit 11 transmits, for example, test information to the test control unit 7.
  • test control unit 7 controls the clock generation circuit 13 to generate F c , and the clock generation circuit 13 performs writing to the FFs 19 1 and 19 2 with the test clock, and then the test operation frequency F c ( Alternatively, the test pattern transmitted to the combinational circuit unit 17 is taken into the FF 19 1 or 19 2 with a clock generated at a test timing (an example of “allowable test timing” in the claims of the present application) that is the reciprocal of F c .
  • the fetched test response is read from the FF 19 1 or 19 2 with a test clock and transmitted to the test control unit 7. Further, the test control unit 7 transmits a test pattern to the test target circuit 2. On the other hand, the test target circuit 2 transmits a test response to the test control unit 7.
  • the temperature voltage measuring unit 9 transmits an instruction to start or end frequency measurement to the monitor block circuits 21 1 and 21 2 .
  • the monitor block circuits 21 1 and 21 2 transmit the measured frequency to the temperature voltage measuring unit 9.
  • FIG. 2 is a flowchart showing an outline of the design flow of the test target circuit 2 using the semiconductor device 1.
  • the design flow in FIG. 2 is divided into processing up to shipment of chips (steps ST001 to ST009), processing up to shipment of the system (steps ST010 and ST011), and processing after shipment of the system (step ST012).
  • a manufacturing test step ST008
  • a board / system test step ST010
  • a field test step ST012
  • step ST001 The logic design of the test target circuit 2 is performed (step ST001), the design for testability (DFT) is performed, and the control circuit 3 and the monitor block circuits 21 1 and 21 2 are added (step ST002).
  • layout design is performed (step ST003), automatic test pattern generation (ATPG) is performed, and a BIST seed pattern (test seed) is generated (step ST004).
  • a logical path characteristic is acquired (step ST005). Specifically, simulation calculation of the temperature T and voltage V characteristics of the longest logical path to be tested for each test unit is performed.
  • the coefficient of the approximate expression that approximates the characteristic of the relationship between the test operating frequency and the temperature and voltage is obtained.
  • the inventor has found that the linearity of the frequency with respect to the temperature and voltage is good in the operating temperature range of the LSI. Therefore, the coefficients a, b, c, d, and e of the approximate expression represented by Expression (1) using the temperature T and the voltage V as variables are obtained.
  • the following formula derived from the formula (1) is used.
  • a mask is generated (step ST006), and a chip is manufactured (step ST007).
  • a manufacturing test is performed (step ST008).
  • the chip is shipped (step ST009).
  • the shipped chip is combined with other chips and tested as a board or system (step ST010).
  • the test unit 39 performs the first test to obtain the first (before deterioration) F MAX value, and the log writing unit 27 writes the F MAX value in the storage unit 11. Subsequently, the system is shipped (step ST011).
  • a field test is performed using a free time (for example, a time other than the system operating time) (step ST012). This field test is generally performed for each test unit circuit 15. This is because the frequency varies depending on the test unit circuit 15 and the diagnostic resolution is maintained.
  • step ST012 in FIG. 2 a specific example of the field test in step ST012 in FIG. 2 will be described with reference to FIG.
  • a power on / off test performed at the time of system start / end will be described.
  • log reading unit 25 reads the previous test contents from log storage unit 49.
  • the overall control unit 5 transmits the previous test content to the test control unit 7, and the test content determination unit 37 determines the test content determined at the previous power on / off test as the current test content (step ST101).
  • the test unit 39 performs a test in the machine cycle F org + ⁇ determined in the design stage, in which the operation is guaranteed.
  • the temperature voltage measuring unit 9 causes the monitor block circuits 21 1 and 21 2 to measure the initial temperature (T 0 ) and the initial voltage (V 0 ) during the test.
  • ⁇ is the minimum operation margin (step ST102).
  • the test determination unit 41 determines whether or not the test at F org + ⁇ is passed (step ST103). If it does not move in the test at this stage, the test unit 39 performs error processing (step ST104) and ends the flow. If the test is passed, subsequently, the log reading unit 25 reads the previous F MAX at the reference temperature (T TYP ) and the reference voltage (V TYP ) from the log. Further, the test operating frequency conversion unit 31 calculates a correction value for the previous F MAX at the current conditions T 0 and V 0 to obtain the test operating frequency (F c ) (step ST105). This F c is the first maximum test operating frequency candidate in this test.
  • the purpose is to reduce the number of tests by starting from the previous F MAX .
  • a correction value is calculated. If the temperature condition and voltage condition of this test are the same as those of the previous test, it is not necessary to calculate a correction value in step ST105.
  • the test unit 39 performs a test at the obtained test operating frequency F c , and the temperature / voltage measurement unit 9 supplies the monitor block circuits 21 1 and 21 2 with the temperature (T c ) and voltage (V c ) during the test. Measurement is performed (step ST106).
  • the test determination unit 41 performs determination of whether or not pass the test at F c (step ST 107). If the test here is passed, then the test unit 39 increases the test operating frequency F c to set F c + ⁇ F 1 as a new F c (step ST108), returns to step ST106, and tests again with F c . I do. This is repeated until the test fails.
  • step ST107 If it is unlikely that the performance will be improved over the previous test, measurement error is the main cause of passing at a higher test operating frequency than during the previous test. Even if the repetition is performed here, the error ⁇ F 1 is designed so that the repetition is only one time. If the test is not passed in step ST107, the process proceeds to step ST109.
  • step ST109 a decrease due to deterioration of the maximum test operating frequency is obtained.
  • the test unit 39 performs a test using F c ⁇ F 2 as a new F c . Further, the temperature voltage measuring unit 9 causes the monitor block circuits 21 1 and 21 2 to measure the temperature (T c ) and voltage (V c ) at the time of the test. Subsequently, the test determination unit 41 performs determination of whether or not pass the test at F c (step ST110). If passed the test herein, the F c -.DELTA.f 2 again returns to step ST109 and the new F c, repeated until the test passes. If the test is passed, the process proceeds to step ST111.
  • step ST111 the maximum test operation frequency determination unit 43 determines the current F MAX the F c, the test control unit 7 transmits the time F MAX and this test content to the overall controller 5. Further, the log writing unit 27 writes F MAX at T c and V c of this test in the log. Further, the test operation frequency conversion unit 31 converts F MAX into test operation frequencies F MAX @T TYP and V TYP at the reference temperature (T TYP ) and the reference voltage (V TYP ), and the log writing unit 27 writes the log to the log. .
  • the deterioration amount calculation unit 33 calculates the current deterioration amount in light of the past history of the log, and performs a calculation to subtract the allowable deterioration amount threshold value from the calculated deterioration amount (step ST112). Subsequently, the test determination unit 41 determines whether or not the obtained value is positive (step ST113). If the obtained value is not a positive value, the log compressing unit 29 compresses the log (step ST114) and ends the flow. On the other hand, if the obtained value is a positive value, the test unit 39 performs an error process (step ST115) and ends the flow.
  • the deterioration determination unit 35 determines deterioration due to a single error or whether deterioration is determined when an error continues continuously in several field tests.
  • the test unit 39 performs processing for the next test. Specifically, determination of the next test content, reading of the test pattern from the storage unit 11, and the like are performed.
  • FIG. 4 is a diagram illustrating an example of a configuration of log information stored in the log storage unit 49.
  • the log is used to efficiently measure the maximum frequency as a history of measured values and the like. Further, it is also used as a past history in order to perform an operation for statistically analyzing and removing random noise of measurement from the maximum test operating frequency in each of a plurality of tests for which deterioration determination is performed. Random noise here refers to, for example, a rounding error associated with measurement. Furthermore, the log is used to feed back and use the deterioration history in the field to design and manufacturing.
  • the log information includes, for example, measurement raw data and processing information for reducing the overhead of each process.
  • test time test unit (core name, etc.), test content, maximum test operating frequency (F MAX ), test temperature (T c ), test voltage ( V c ), a reference temperature and a maximum test operating frequency converted to a reference voltage (F MAX @T TYP , V TYP ) and the like.
  • F MAX maximum test operating frequency
  • T c test temperature
  • V c test voltage
  • F MAX @T TYP V TYP
  • the test time is included mainly for analysis purposes, and is not essential information for the deterioration detection flow according to the embodiment of the present invention.
  • the maximum test frequency is converted into the reference temperature and the reference voltage for the comparison process of each test.
  • the reference temperature may be 27 ° C., for example. If there is a margin in the test time, F MAX @T TYP and V TYP may be calculated from the previous F MAX in each test instead of putting F MAX @T TYP and V TYP in the log.
  • the log compression unit 29 compresses the logs in order to compress information.
  • the old information is unnecessary for the deterioration determination and can be deleted. Therefore, for example, if F MAX @T TYP and V TYP are the same as the previous test, the log may be accumulated only when a change occurs without being accumulated. When there is no change, it is possible to reduce the amount of data by writing only that there is no change.
  • the clock generation circuit 13 can compress the test timing by shifting a specific clock of the test clock by a specified width while keeping the clock of the reference external clock.
  • FIG. 5 is a diagram showing an example of a circuit diagram of the monitor block circuits 21 1 and 21 2 .
  • the monitor block circuit 21 1 includes a FF57 for holding the value, the ring oscillator (RO) 59 which oscillates in response to temperature and voltage, and a counter 61 for measuring the number of oscillations of RO59 .
  • the monitor block circuit 21 1 measures the number of oscillations within a designated time (an integer multiple of the clock of Forg ), and outputs the measurement frequency measured by the counter 61.
  • the monitor block circuit 21 1 In order to reduce variation in measurement frequency, not only the monitor block circuit 21 1 but also the monitor block circuit 21 2 having the same configuration is mounted on the test unit circuit 15, and RO59 provided in each of the monitor block circuits 21 1 and 21 2. The number of steps should be increased.
  • the RO59 circuit is not limited to a NAND circuit or a NOT circuit.
  • by adding a power cut circuit 63 cuts the power when not in use for each monitor block circuit 21 1 and 21 2, when the monitor block circuit 21 1 and 21 2 are unused RO59 Can be prevented.
  • ⁇ F i (F i + ⁇ F i ) ⁇ (F i0 + ⁇ F i0 )
  • ⁇ F i ⁇ F i0 is used to estimate the values of the temperature T and voltage V of the detection target circuit unit.
  • FIG. 6 is a diagram illustrating an example of frequency characteristics with respect to the temperature of the RO 59.
  • the three types of ring oscillators RO 1 , RO 2 and RO 3 have different rates of change with respect to changes in frequency and voltage.
  • the temperature T and the voltage V are estimated from the frequency measurement values of the plurality of ROs 59 using, for example, the following expression (2).
  • a 1 , b 1 , c 1 , d 1 , e 1, etc. are known parameters determined for each RO, and in step ST005 of FIG. 2, for example, simulation is performed using a technique such as multiple regression analysis. It has been demanded.
  • F 1 , F 2 , and F 3 are frequencies measured in each RO.
  • the temperature T c and the voltage V c at the time of the test can be obtained from the equation (2).
  • the equations (1) and (2) are approximated by, for example, using piecewise functions (ie, determining coefficients by dividing ranges of temperature and voltage). The accuracy may be increased.
  • the formula (2-1) is obtained from the formulas F 1 and F 2 of the formula (2).
  • the formula (2-2) is obtained from the formulas F 2 and F 3 in the formula (2). That is, it can be expressed as in Expression (2-3).
  • Expression (2-4) can be realized.
  • the temperature T and the voltage V are expressed by Expression (2-5). That is, the temperature T and the voltage V are approximated by a linear expression of the measurement frequency F i .
  • the expression (eq1) represents the expression (2-5) as a general expression.
  • Table 1 shows the simulation results of determining the coefficients using a plurality of RO59.
  • Table 1 (a) shows the simulation results when one RO is used.
  • Table 1 (b) shows the simulation results when two ROs are used.
  • Table 1 (c) shows the simulation results when three ROs are used.
  • the numbers in the table indicate the maximum value (Max), the minimum value (Min), and the standard deviation (StdDev) of the estimated temperature or voltage value deviation. It can be seen that the shift is much smaller when two ROs are used than when only one RO is used. For example, the standard deviation of the temperature deviation in the case of one RO is 24.43, whereas the standard deviation of the temperature deviation in the case of two ROs is 9.89 at the minimum. It is also shown that the shift is further reduced when three ROs are used.
  • Table 2 shows the simulation results in which the temperature range is divided for each of temperature and voltage and the coefficient of the estimation formula is determined. It can be seen that the estimation error is markedly smaller when the temperature range is divided into a plurality of ranges and the temperature and voltage are estimated, compared to when the temperature range is not divided. For example, the deviation of the average value of the estimated temperature values was 8.3 ° C. to 1.8 ° C., which was 1 ⁇ 4 or less. Moreover, the deviation of the average value of the estimated value of the voltage was about 1/3 when it was divided into 3 from 15.0 mV to 5.2 mV.
  • Table 1 also shows the simulation results when the temperature is divided into three in the range of minus 60 ° C. to 130 ° C.
  • the first term of equation (6) is the measured value F MAX @T C , V C , and F MAX @T TYP , V TYP is obtained by calculating the second term, the third term, and the fourth term. Can do. Usually, the second term of equation (6) is so small that it can be ignored. Eventually, as shown in equation (6-2), the maximum test frequency at the temperature and voltage during the test is expressed by a linear equation of the temperature and voltage increments. Therefore, highly accurate conversion is possible by designing a program or circuit that performs extremely simple processing.
  • the deterioration amount calculation in step ST112 of FIG. 3 will be described.
  • the deterioration amount is calculated based on the same test unit circuit 15 and the same test content. Since the amount of deterioration measured each time includes a random measurement error (1/2 of the measurement resolution ⁇ ), correction is required.
  • two methods will be described as examples of the correction method.
  • the delay deterioration amount is equal to or greater than a certain threshold value.
  • malfunction at system speed / (system speed ⁇ ) due to an unspecified cause may be determined by Expression (7).
  • a test for a long path including a large number of logic elements takes time, but a large number of logic elements can be tested in one test.
  • a transition fault that outputs a signal different from the expected signal can be detected by performing a short path test simultaneously with a long path test on a logic element that has not been used in a long path.
  • T pd1 ,..., T pdn be the delay of the path to be tested in one test.
  • max (T pd1 ,..., T pdn ) can be observed.
  • the degradation amount is ⁇ i
  • max (T pd1 + ⁇ 1 ,..., T pdn + ⁇ n ) can be observed. Since the path delay value ⁇ i differs for each path, the following expressions (8) to (11) hold.
  • the first term of equation (11) can be observed by the difference in measured values. Therefore, if the path delay value difference in the test content, which is the second term, is reduced, the max ⁇ value can be estimated with high accuracy.
  • a plurality of test contents are arranged at a plurality of levels for each length of the path to be tested.
  • the first test is performed on a group of paths having a large delay (a path having a length such that the path delay T pdi satisfies T sys ⁇ 1 ⁇ T pdi ⁇ T sys ).
  • T sys is the system speed.
  • the second test is performed on a group of paths having the next largest delay (a path having such a length that the path delay satisfies T sys ⁇ 2 ⁇ T pdi ⁇ T sys ⁇ 1 ).
  • a third test is performed on a group of paths having the next largest delay (a path having such a length that the path delay satisfies T sys ⁇ 3 ⁇ T pdi ⁇ T sys ⁇ 2 ).
  • the test time is limited.
  • the content of the test must be determined according to such a limited test time.
  • a systematic error or the like which is a problem other than the above-described TDDB is likely to occur in a long path. Therefore, for example, if the secured test time is small by using the path length, it is assumed that the test is limited to an important element by performing a test for a long path length. That's fine.
  • the secured test time is large, the device can be comprehensively tested by performing the test on a short path. As described above, it is easier to efficiently use the limited test time by performing the test on the group for each path having an appropriate length. Such efficiency improvement is particularly effective when it can be determined that TDDB is unlikely to occur due to the quality of the process.
  • test time of the field test is limited to the idle time that is not used by the user. Therefore, changing the test contents and / or test order according to the allowable test timing and / or the amount of deterioration, coupled with the fact that the above-mentioned short-time test is possible, effectively causes a failure due to deterioration. It is very effective in preventing it.
  • FIG. 7 is a schematic diagram illustrating an example of a test order changing method using a log history.
  • the entire test set is divided into a plurality of test sets TS 1 , TS 2 ,.
  • the execution order of the test list is determined as an initial test order list prepared in advance, and the test is executed while circulating in the list order according to the initial test order list.
  • the test execution frequency is managed by a timer according to the progress of deterioration.
  • TS 1 , TS 2 and TS 3 are executed in the first test according to the initial test order list
  • 2 TS 4 , TS 5 and TS 6 are executed in the third test
  • TS 7 , TS 8 and TS 1 are executed in the third test
  • TS 2 , TS 3 and TS 4 are executed in the fourth test. Is done. In this way, the processes are executed in the order of the list.
  • TS 1 and TS 4 are recorded and updated in the danger list based on the log history.
  • TS 1 and TS 4 recorded in the danger list are preferentially executed by interrupting the initial test order list at every allowable test timing managed by the timer.
  • the test execution frequency is further increased as compared to TS 4 .
  • TS 1 , TS 4 and TS 2 are executed in the first test
  • TS 1 , TS 3 and TS 5 are executed in the second test
  • TS 1 , TS 4 and TS 6 are executed
  • TS 1 , TS 7 and TS 8 are executed.
  • the processes are executed in the order of the list.
  • a plurality of values may be used as the test threshold value in step ST103 or step ST113 in FIG.
  • two determination values may be provided for the warning level determination and the error level determination.
  • an error may be output using a determination method other than the threshold determination.
  • FIG. 8 is a flowchart showing an outline of another example of the field test in which the flow of FIG. 3 is partially changed.
  • step ST107 the processing from step ST107 to step ST112 in the flowchart of FIG. 3 may be performed as the processing from step ST207 to step ST215 shown in FIG.
  • the test determination unit 41 performs determination of whether or not pass the test at F c.
  • step ST207 If the test passes in step ST207, then, the F c + ⁇ F 1 as a new F c the test unit 39 to increase the test operation frequency F c, to test. Further, the temperature voltage measuring unit 9 causes the monitor block circuits 21 1 and 21 2 to measure the temperature (T c ) and voltage (V c ) during this test (step ST208). Subsequently, the test determination unit 41 performs determination of whether or not pass the test at F c (step ST209). If the test is not passed, the maximum test operating frequency determination unit 43 determines F c ⁇ F 1 as F MAX this time.
  • step ST210 T c and V c the current F MAX also a T c and V c in F c - ⁇ F 1 (step ST210), the process proceeds to step ST 214. If the test in step ST209 is passed, the process returns to step ST208 and is repeated until the test in step ST209 is not passed.
  • step ST207 the test unit 39 subsequently reduces the test operating frequency F c and sets F c ⁇ F 2 as a new F c and performs a test. Further, the temperature voltage measuring unit 9 causes the monitor block circuits 21 1 and 21 2 to measure T c and V c at the time of this test (step ST211). Subsequently, the test determination unit 41 performs determination of whether or not pass the test at F c (step ST212). If the test is passed, the maximum test operating frequency determination unit 43 determines F c to be F MAX this time (step ST213), and proceeds to step ST214. If the test in step ST212 is not passed, the process returns to step ST211 and is repeated until the test in step ST212 is passed.
  • the current F MAX and the current test content are transmitted from the test control unit 7 to the overall control unit 5.
  • the log writing unit 27 writes F MAX at T c and V c of the current test transmitted to the log.
  • the test operation frequency conversion unit 31 converts F MAX into test operation frequencies F MAX @T TYP and V TYP at the reference temperature (T TYP ) and the reference voltage (V TYP ), and the log writing unit 27 writes the log to the log. (Step ST214).
  • step ST215 corresponding to step ST112
  • the deterioration amount calculation unit 33 calculates the current deterioration amount in light of the past history of the log, and subtracts the allowable deterioration amount threshold value from the calculated deterioration amount. Perform the calculation.
  • the processing from step ST216 to step ST218 is performed in the same manner as the processing from step ST113 to step ST115 in the flow of FIG.
  • the frequency may be increased after decreasing from the previous F MAX .
  • F MAX may be obtained by increasing F c in increments of ⁇ F 3 which is a smaller value of ⁇ F 2 between step ST212 and step ST213 in FIG.
  • the control of the RO 59 and the control of the counter 61 may be separated. In this way, it is possible to stop the counter 61 while continuing to move the RO 59. When the oscillation of the RO 59 is stopped, the heat generation is stopped and the monitored circuit is affected. By stopping the counter 61 without exerting such an influence, it is possible to prevent an increase in circuit due to an increase in the number of bits.
  • the first test is performed to obtain the first (before deterioration) F MAX value, which is stored in the storage unit included in the tester. It may be done.
  • test target circuit 2 and the control circuit 3 may be separate chips as shown in FIG. 1, or the semiconductor device 1 of FIG. 1 includes the test target circuit 2, and the test target circuit 2 and the control circuit 3 are integrated. It may be realized as a thing.
  • the control circuit 3 may be realized by a microcomputer or an FPGA (Field Programmable Gate Array).
  • F MAX of the manufacturing test of step ST008 instead of the board / system test in step ST010 in the flow of FIG. 2, initially by testing the initial (before deterioration) The value may be obtained and the F MAX value may be written in the storage unit 11.
  • RO59 instead of RO59, a circuit that functions as RO as a result of combining logic elements may be used.
  • a heat sensor or a voltage sensor may be used instead of performing heat measurement and voltage measurement using the RO59.
  • a general sensor requires a reference value for measurement.
  • calibration before measurement and digital conversion processing after measurement are required.
  • RO59 does not require a reference value for measurement.
  • calibration before measurement is not necessary.
  • the semiconductor device 1 can be used to detect variations occurring in a plurality of test target circuits 2 of the same type instead of detecting deterioration of the same test target circuit 2.
  • the overall control unit 5 may include a difference amount calculation unit that represents the degree of variation instead of the deterioration amount calculation unit 33.
  • the difference amount calculation unit calculates the difference amount based on each maximum test operation frequency obtained by the test operation frequency conversion unit 31 and obtained for a plurality of test target circuits 2 of the same type at the reference temperature and the reference voltage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

　テスト環境が変動する場合にも、より高精度に、半導体集積回路の動作性能を判断可能な半導体装置等を提供する。　半導体集積回路に生じる劣化を検知することが可能な半導体装置であって、温度及び電圧を測定する測定手段と、各テスト動作周波数において検知対象回路部に対してテスト内容が許容テストタイミング内に実行されるか否かを判別し、実行される最大のテスト動作周波数を決定する決定手段と、最大テスト動作周波数を基準温度及び基準電圧における最大テスト動作周波数に換算して劣化の状態を表す劣化量も算出する算出手段とを備え、半導体集積回路は、測定手段が温度及び電圧の値を測定するための値をモニタするモニタブロック回路を有し、測定手段は、モニタブロック回路がモニタした値から検知対象回路部の温度及び電圧の値を推定する推定手段を有し、算出手段は、推定手段が推定した温度及び電圧の値を用いる。

Description

半導体装置、検知方法及びプログラム
　本発明は、半導体装置、検知方法及びプログラムに関し、特に、同一の半導体集積回路に生じる劣化又は同種の複数の半導体集積回路に生じるバラツキを検知することが可能な半導体装置等に関する。
　極限的な微細化に伴う半導体集積回路の信頼性・安全性を確保することは、きわめて重要な社会的課題であり、様々なテスト手法が提案されている（非特許文献１及び２参照）。
　例えば、出荷後にもテストが可能な手法として、自己テスト（Built-In　Self-Test：ＢＩＳＴ）の手法が提案されている（特許文献１、２及び非特許文献３～５参照）。
特開２００３－６８８６５号公報 特表２０１０－５２４１０１号公報
佐藤、外１名著，"フィールド高信頼化のためのアプローチ"，ＲＥＡＪ誌，Vol.31，No.7，p.514-519． Y.Sato、外３名著，"A　Circuit　Failure　Prediction　Mechanism（DART）for　High　Field　Reliability"，The 8th IEEEInternational Conference on ASIC，p.581-584, 2009． T.Vo、外９名著,"Design　for　Board　and　System　Level　Structure　Test　and　Diagnosis"，Proc．Intl．Test　Conf．，Paper　14.1　1-10，2006. Y.Li、外２名著, "CASP：Concurrent　Autonomous　Chip　Self-Test　Using　Stored　Test　Patterns"，Proc．Design　Automation　and　Test　in　Europe，pp.885-890，2008. O.Khan、外１名著，"A　Self-Adaptive　System　Architecture　to　Address　transistor　Aging"，Proc．Design　Automation　and　Test　in　Europe，pp.81-86，2009.
　従来のテストは、テストの時点での半導体集積回路の動作性能のみを重視するものである。そのため、従来のテストは、基本的に、温度等が制御された同一の環境下でテストするものであった。このように、従来のテストは、基本的に、半導体集積回路の動作環境を、テストの内容に合わせることにより、テストの精度を確保しようとするものであった。
　しかしながら、半導体集積回路の生産・使用は、様々な環境下で行われるものであって、必ずしも温度等が制御できるとは限らない。特に、フィールドでのテストは、半導体集積回路が使用された状態であり、温度等のテスト環境の制御は困難である。特許文献２に記載の技術は、出荷後に半導体集積回路をテストする際、電圧等のテスト環境を制御するものである。しかし、テスト環境を制御するための特別な装置を必要とし、大がかりな装置とならざるを得ない。テストを必要とする全ての半導体集積回路についてこのような装置を適用できるとは限らない。
　このように温度等のテスト環境を制御できない場合、テスト環境が半導体集積回路のテスト結果に影響を及ぼしていた。例えば、発明者らのシミュレーションによれば、１℃の変動で１７ｐｓ／サイクルの遅延変動が生じる場合がある。１ＧＨｚの動作環境であれば、１サイクルは１ｎｓに対応するため、これらの環境変動に由来する遅延変動は無視できる微差ではない。このように、温度の変化だけでも、精確な判断を行うことが困難となる。そのため、従来のテストでは、そのままの状態では、生産時のテストでも、使用時のテストでも、環境が変化する場合に精度を維持しつつ対応することは困難であった。
　ゆえに、本発明は、テスト環境が変動する場合にも、より高精度に、半導体集積回路の動作性能を判断可能な半導体装置等を提供することを目的とする。
　本願発明の第１の観点は、テスト内容を実行する検知対象回路部を有する半導体集積回路に生じる劣化を検知することが可能な半導体装置であって、前記検知対象回路部の温度及び電圧を測定する測定手段と、各テスト動作周波数において前記検知対象回路部に対して前記テスト内容が許容テストタイミング内に実行されるか否かを判別し、実行される最大のテスト動作周波数を最大テスト動作周波数として決定する決定手段と、前記決定手段が決定した前記最大テスト動作周波数を、前記測定手段が測定した温度及び電圧の値を用いて、基準温度及び基準電圧における最大テスト動作周波数に換算するとともに、当該換算された最大テスト動作周波数に基づき劣化の状態を表す劣化量も算出する算出手段とを備え、前記半導体集積回路は、前記測定手段が前記温度及び電圧の値を測定するための値をモニタするモニタブロック回路を有し、前記測定手段は、テストが行われる毎に、前記検知対象回路部の温度及び電圧の下で動作した前記モニタブロック回路がモニタした値から前記検知対象回路部の温度及び電圧の値を推定する推定手段を有し、前記算出手段は、前記推定手段が推定した温度及び電圧の値を、前記測定手段が測定した温度及び電圧の値として用いて、前記決定手段が決定した前記最大テスト動作周波数を前記基準温度及び基準電圧における最大テスト動作周波数に換算する。
　本願発明の第２の観点は、第１の観点の半導体装置であって、前記半導体集積回路は、ｎ個（ｎは、２以上の整数）の前記モニタブロック回路を備え、前記測定手段は、各モニタブロック回路における所定の時間内での発振回数として得られる測定周波数Ｆi（ｉは、ｎ以下の自然数）を測定し、前記推定手段は、式(eq1)の係数αi、β、α’i及びβ’を計算することにより、前記検知対象回路部の温度Ｔ及び電圧Ｖの値を推定する。
Figure JPOXMLDOC01-appb-M000003
　本願発明の第３の観点は、第２の観点の半導体装置であって、前記推定手段は、温度範囲若しくは電圧範囲を複数に区分して当該区分ごとに式(eq1)の前記係数αi、β、α’i及びβ’を計算して、又は、温度範囲を複数に区分して当該区分ごとに式(eq1)の前記係数αi及びβを計算すると共に電圧範囲を複数に区分して当該区分ごとに式(eq1)の前記係数α’i及びβ’を計算することにより、前記検知対象回路部の温度Ｔ及び電圧Ｖの値を推定する。
　本願発明の第４の観点は、第２又は３の観点の半導体装置であって、前記推定手段は、式(eq1)の前記測定周波数Ｆiに代えて、前記測定周波数Ｆiと初回の測定周波数Ｆi０との差分である差分周波数ΔＦiを用いて、前記検知対象回路部の温度Ｔ及び電圧Ｖの値を推定する。
　本願発明の第５の観点は、第１から４のいずれかの観点の半導体装置であって、前記測定手段が測定した測定値及び前記決定手段が決定した最大テスト動作周波数の組み合わせを記憶する記憶手段をさらに備え、前記算出手段は、前記記憶手段が記憶した測定値及び最大テスト動作周波数を用いる。
　本願発明の第６の観点は、第５の観点の半導体装置であって、前記最大テスト動作周波数は、前記記憶手段が記憶した異なるテスト時の複数の最大テスト動作周波数からランダムノイズを除去する演算が行われて決定される。
　本願発明の第７の観点は、第１から６のいずれかの観点の半導体装置であって、前記測定手段は所定のテスト動作周波数におけるテスト時の初期温度及び初期電圧を測定し、前記決定手段は、前記基準温度及び前記基準電圧と前回の最大テスト動作周波数とを用いながら前記初期温度及び前記初期電圧における最大テスト動作周波数候補を定め、周波数を増加後に減少させて又は増加のみ若しくは減少のみさせて、実行される最大のテスト動作周波数を最大テスト動作周波数に決定する。
　本願発明の第８の観点は、第１から７のいずれかの観点の半導体装置であって、テストされるパスの長さ毎に異なるテスト内容を用意することを特徴とする。
　本願発明の第９の観点は、第１から８のいずれかの観点の半導体装置であって、許容テストタイミング及び/又は前記劣化量の値に応じてテスト内容及び/又はテスト順序を変更可能とする。
　本願発明の第１０の観点は、テスト内容を実行する同種の複数の半導体集積回路に生じるバラツキを検知することが可能な半導体装置であって、前記検知対象回路部の温度及び電圧を測定する測定手段と、各テスト動作周波数において前記検知対象回路部に対して前記テスト内容が許容テストタイミング内に実行されるか否かを判別し、実行される最大のテスト動作周波数を最大テスト動作周波数として決定する決定手段と、前記決定手段が決定した前記最大テスト動作周波数を、前記測定手段が測定した温度及び電圧の値を用いて、基準温度及び基準電圧における最大テスト動作周波数に換算するとともに、当該換算された最大テスト動作周波数に基づきバラツキの度合を表す相違量も算出する算出手段とを備え、前記半導体集積回路は、前記測定手段が前記温度及び電圧の値を測定するための値をモニタするモニタブロック回路を有し、前記測定手段は、テストが行われる毎に、前記検知対象回路部の温度及び電圧の下で動作した前記モニタブロック回路がモニタした値から前記検知対象回路部の温度及び電圧の値を推定する推定手段を有し、前記算出手段は、前記推定手段が推定した温度及び電圧の値を、前記測定手段が測定した温度及び電圧の値として用いて、前記決定手段が決定した前記最大テスト動作周波数を前記基準温度及び基準電圧における最大テスト動作周波数に換算する。
　本願発明の第１１の観点は、同一の半導体集積回路に生じる劣化又は同種の複数の半導体集積回路に生じるバラツキを検知することが可能な検知方法であって、前記半導体集積回路の検知対象回路部における動作周波数と温度及び電圧との関係の特性が近似式により近似されており、測定手段が温度及び電圧の値を測定するステップと、決定手段が、前記半導体集積回路の検知対象回路部においてテスト内容が許容テストタイミング内に実行される最大のテスト動作周波数として最大テスト動作周波数を決定するステップと、算出手段が、前記温度及び電圧の値並びに前記最大テスト動作周波数を用いて、前記近似式に従って基準温度及び基準電圧における最大テスト動作周波数を算出するとともに、当該算出された最大テスト動作周波数に基づき劣化の状態を表す劣化量又はバラツキの度合を表す相違量も算出するステップを含む。
　本願発明の第１２の観点は、第１１の観点の検知方法であって、前記半導体集積回路は、前記測定手段が前記温度及び電圧の値を測定するための値をモニタするｎ個（ｎは、２以上の整数）のモニタブロック回路を備え、前記測定するステップは、前記測定手段が、各モニタブロック回路における所定の時間内での発振回数として得られる測定周波数Ｆi（ｉは、ｎ以下の自然数）を測定する周波数測定ステップと、式(eq2)の係数αi、β、α’i及びβ’を計算することにより、前記検知対象回路部の温度Ｔ及び電圧Ｖの値を推定する推定ステップとを含む。
Figure JPOXMLDOC01-appb-M000004
　本願発明の第１３の観点は、コンピュータに第１１又は１２の観点の検知方法を実行させるためのプログラムである。
　なお、本願発明を、プログラムを記録するコンピュータ読み取り可能な記録媒体として捉えてもよい。
　また、許容テストタイミングは、テスト動作周波数の逆数である。そのため、許容テストタイミングとテスト動作周波数のどちらを用いても等価な処理を行うことが可能である。したがって、本願発明において、決定手段が、テスト内容が許容テストタイミング内に実行されるか否かを判別することには、テスト動作周波数に基づいて判別することも含まれる。
　本願発明の各観点によれば、半導体装置において、最大テスト動作周波数並びに測定された温度及び電圧の測定値から、基準温度及び基準電圧における最大テスト動作周波数を算出することが可能となる。これにより、様々な環境下での半導体集積回路の動作性能を統一的に評価することが可能となる。すなわち、テスト環境を制御することなく、より高精度かつ定量的に、半導体集積回路の動作性能を判断することが可能となる。特に、半導体集積回路が備えるモニタブロック回路が温度及び電圧を測定するための値をモニタすることにより、別途センサーを用いることなく基準温度及び基準電圧への換算が可能となる。
　特に、従来のテストは、基本的に、所定の条件をクリアする半導体集積回路を正常と判断するものであり、所定の条件を満たさなくなって、初めてテストで異常が検出されていた。そのため、従来のテストでは、半導体集積回路の正常の度合を定量的に判断して、例えば、出荷後のフィールドにおいて、高い精度で半導体集積回路の故障を予知する等の処理を行うことが困難であった。結果として、半導体集積回路は、例えば、回路素子を複数並列に設けて比較して故障を判断したり、バックアップ回路のような故障に備えた回路を備えたりするなど、極限的な微細化に反して回路サイズが増大する一因となっていた。
　本願発明の各観点により、特に、フィールドにおける半導体集積回路に生じる劣化の状態を統一的にかつ定量的に検知することが可能となることから、劣化障害を事前に予知することが可能となる。劣化障害を事前に予知することにより、正常に動作する状態のうちに半導体集積回路を利用し又は半導体集積回路を交換等して故障への対策が可能となり、故障時のバックアップ回路を必要最小限とすることができるため、回路サイズを小さくすることができる。
　また、本願発明の第２の観点によれば、複数のモニタブロック回路から得られる複数の測定周波数を用いて式（eq1）に基づき温度及び電圧を推定する。これにより、１つのモニタブロック回路から得られる測定周波数を用いて推定する場合と比べて、推定の精度が向上する。しかも、一次式による推定が可能であることにより、極めて簡易な処理を行うプログラムや回路の設計が可能となる。したがって、異なる温度及び電圧環境に置かれた同一の半導体集積回路の性能を、同一の基準で比較することがさらに容易となる。
　さらに、本願発明の第３の観点によれば、温度範囲又は電圧範囲を複数の区分に分けて、各区分ごとに式（eq1）の係数を算出する。これにより、区分ごとにより高精度な式を用いて温度又は電圧を推定することが可能となる。
　さらに、本願発明の第４の観点によれば、各回の測定周波数と初回の測定周波数との差分を式（eq1）における測定周波数のパラメータとして用いる。これにより、製造バラツキによるモニタブロック回路から得られる測定周波数の変動分をキャンセルし、この変動分が式（eq1）の中にして推定精度を悪化させることを防ぎ、さらに高精度に温度及び電圧を推定することが可能となる。
　さらに、本願発明の第５の観点によれば、記憶手段がテスト環境と最大テスト動作周波数との組合せを記憶する。したがって、このような履歴を用いることにより、異なる環境下で行われた複数回のテスト結果を自動的に比較することが可能となる。
　さらに、本願発明の第６の観点によれば、例えば複数回のテスト結果の平均をとることにより、最大テスト動作周波数からランダムノイズを除去することが可能となる。したがって、半導体集積回路の動作性能をさらに高精度に検知することが容易となる。
　さらに、本願発明の第７の観点によれば、テスト当初に前回テストに基づいて今回テストの最大テスト動作周波数を予測する。また、予測した最大テスト動作周波数を増減又は減少してテスト動作周波数を決定してテストを行うことにより、今回のテストにおける最大テスト動作周波数を決定する。これにより、高い精度で、テスト動作周波数の初期値を決定することが可能となり、テストの回数を減らすことができ、テスト時間を減少することができるだけでなく、テストを実行することにより半導体集積回路が受ける影響を軽減することが可能となる。なお、「テスト時間」は、テスト全体に要する時間を指す。以下、同様である。
　さらに、本願発明の第８の観点によれば、テストされるパスの長さ毎に異なるテスト内容を実施することが可能となる。遅延テスト等では、基本的に、最大のパスの長さ以外の短いパスのテストは検出が困難である。一方、劣化には、TDDB（Time　Dependent　Dielectric　Breakdown）のような酸化膜に発生する劣化のように、一定の劣化量に達するとトランジスタ動作破壊をおこすものもある。これは長いパスに発生するとは限らない。パスの長さ毎にテストを行うことにより、短いパスの劣化量測定が可能となる。しかも、テストの効率を向上させることが可能となる。これは、特に、許容テストタイミングが空き時間に制約されている出荷後の半導体集積回路において、短時間のテストで効果的な判断を行う場合に有効である。
　さらに、本願発明の第９の観点によれば、劣化が進んでいると判定されたテスト内容を高い頻度で実行することが可能となる。これにより、特に、許容テストタイミングが空き時間に制約されている出荷後の半導体集積回路において、効率よく劣化を予知することがさらに容易となる。
　また、本願発明の第１０又は１１の観点によれば、同種の複数の半導体集積回路の性能を、テスト環境を統一することなく同一の基準で比較することが可能となる。
本願発明の実施例に係る半導体装置１の概要を示すブロック図である。 テスト対象回路２の設計フローの概要を示すフロー図である。 図２におけるフィールドテストの概要を示すフロー図である。 ログ情報の構成の一例を示す図である。 モニタブロック回路２１1及び２１2の回路図の一例を示す図である。 ＲＯ５９の温度に対する周波数特性の一例を示す図である。 ログの履歴を用いるテスト順変更方式の一例を示す概略図である。 図３のフローを一部変更した、フィールドテストの他の一例の概要を示すフロー図である。
　以下、図面を参照して、本願発明の実施例について述べる。なお、本願発明は、以下の実施例に限定されるものではない。
　図１は、本願発明の実施例に係る半導体装置１の概要を示すブロック図である。以下、図１の半導体装置１の概要を説明する。
　半導体装置１は、テスト対象回路２（本願請求項の「半導体集積回路」の一例）に生じる劣化を検知することが可能な半導体装置である。半導体装置１は、テスト対象回路２へのテストを制御する制御回路３を備える。後述するように、半導体装置１は、テスト対象回路２を備えるものであってもよいが、本実施例ではテスト対象回路２と制御回路３とが別の構成であるとした。
　一般に、半導体論理回路は主に順序回路である。順序回路は、アンド（ＡＮＤ）ゲート、ナンド（ＮＡＮＤ）ゲート、オア（ＯＲ）ゲート、ノア（ＮＯＲ）ゲート等の論理素子からなる組合せ回路部１７と、回路の内部状態を記憶するフリップフロップ（ＦＦ）とよりなる。テスト対象回路２は、テストの単位となる回路であるテスト単位回路１５を備える。テスト単位回路１５は、組合せ回路部１７と、複数のフリップフロップ１９1及び１９2と、周波数を測定する複数のモニタブロック回路２１1及び２１2（本願請求項の「モニタブロック回路」の一例）とを備える。テスト単位回路１５は、例えばブロックやモジュールと呼ばれる論理設計で扱う論理の単位（ブロックやモジュール）でもよいし、まとまった機能を持つ論理的な単位（コア）でもよい。コアの例としては、算術演算部、データパス部、ＩＯ制御部、等が考えられる。
　制御回路３は、半導体装置１全体を制御する全体制御部５と、テストを制御するテスト制御部７と、テストが行われる毎に、テスト動作周波数を変化させながら温度及び電圧の測定を制御する温度電圧測定部９（本願請求項の「測定手段」の一例）と、各種情報を記憶する記憶部１１（本願請求項の「記憶手段」の一例）と、クロックを生成するクロック生成回路１３とを備える。制御回路３は、全体制御部５、テスト制御部７、温度電圧測定部９などの制御ブロック構造として実現され、下記に説明するように、各制御ブロックは、階層的なものとして実現する。
　全体制御部５は、全体を制御する主制御部２３と、ログを読み出すログ読出部２５と、ログに書き出すログ書出部２７と、ログを圧縮するログ圧縮部２９と、所定の温度及び電圧条件におけるテスト動作周波数を異なる温度及び電圧条件におけるテスト動作周波数に換算するテスト動作周波数換算部３１と、劣化量を計算する劣化量計算部３３と、劣化の判定を行う劣化判定部３５とを備える。（テスト動作周波数換算部３１と劣化量計算部３３を併せたものが、本願請求項の「算出手段」の一例である。）テスト動作周波数換算部３１は、例えば後述する近似式（１）に従って、温度及び電圧の測定値並びにテスト制御部７が決定した最大テスト動作周波数も用いながら基準温度及び基準電圧における最大テスト動作周波数を算出する。劣化量計算部３３は、基準温度及び基準電圧における最大テスト動作周波数としてテスト動作周波数換算部３１が算出した値に基づき劣化の状態を表す劣化量を算出する。
　テスト制御部７は、テスト単位回路１５に対するテスト内容を決定するテスト内容決定部３７と、テストを行うテスト部３９と、各テスト動作周波数においてテスト単位回路１５に対してテスト内容が許容テストタイミング内に実行されるか否かを判別するテスト判別部４１と、テスト内容が許容テストタイミング内に実行される最大のテスト動作周波数を最大テスト動作周波数に決定する最大テスト動作周波数決定部４３とを備える。（テスト判別部４１と最大テスト動作周波数決定部４３を併せたものが、本願請求項の「決定手段」の一例である。）
　温度電圧測定部９は、テスト単位回路１５の周波数の測定を制御するモニタ測定制御部４５と、測定された周波数から温度及び電圧を計算により推定する温度電圧計算部４７（本願請求項の「推定手段」の一例）とを備える。なお、特に断らない限り、温度及び電圧の「測定」とは、測定されたテスト動作周波数を元に、温度電圧計算部４７が温度及び電圧を算出することを指すものとする。同様に、温度及び電圧の「測定値」とは、そのように算出された値を指すものとする。
　記憶部１１は、ログを記憶するログ記憶部４９と、論理パス特性を記憶する論理パス特性記憶部５１と、テスト情報を記憶するテスト情報記憶部５３と、テスト動作周波数の補正値を記憶するテスト動作周波数補正値記憶部５５とを備える。
　続いて、半導体装置１における情報の伝達について説明する。全体制御部５は、テスト制御部７に対して、例えば、テスト開始指示、前回テスト内容、テスト動作周波数Ｆcの初期値又は今回最大テスト動作周波数補正値を伝達する。一方、テスト制御部７は、全体制御部５に対して、例えば、テスト単位名、設計段階で定められたマシンサイクルでのテスト結果、今回最大テスト動作周波数ＦMAX、今回テスト内容、温度又は電圧の測定値を伝達する。
　さらに、全体制御部５は、記憶部１１との間でログ情報をお互いに伝達する。
　また、テスト制御部７は、温度電圧測定部９に対して、例えば温度又は電圧測定の開始又は終了の指示を伝達する。一方、温度電圧測定部９は、テスト制御部７に対して、温度又は電圧の測定値を伝達する。
　さらに、テスト制御部７は、記憶部１１に対して、例えばテスト順又は最終ＦMAX補正値を伝達する。一方、記憶部１１は、テスト制御部７に対して、例えばテスト情報を伝達する。
　さらに、テスト制御部７は、クロック生成回路１３を制御してＦcを発生させ、クロック生成回路１３は、テストクロックでＦＦ１９1及び１９2への書き込みを行い、その後、テスト動作周波数Ｆｃ（またはＦｃの逆数であるテストタイミング（本願請求項の「許容テストタイミング」の一例））で発生されるクロックで、組合せ回路部１７を伝達したテストパターンをＦＦ１９1又は１９2に取り込む。取り込まれたテスト応答は、ＦＦ１９1又は１９2からテストクロックで読み出され、テスト制御部７へ伝達される。さらに、テスト制御部７は、テスト対象回路２に対して、テストパターンを伝達する。一方、テスト対象回路２は、テスト制御部７に対してテスト応答を伝達する。
　また、温度電圧測定部９は、モニタブロック回路２１1及び２１2に対して、周波数測定の開始又は終了の指示を伝達する。一方、モニタブロック回路２１1及び２１2は、温度電圧測定部９に対して、測定された周波数を伝達する。
　以下、図２及び図３を参照して、半導体装置１を用いたテスト対象回路２のテストフローについて説明する。
　図２は、半導体装置１を用いたテスト対象回路２の設計フローの概要を示すフロー図である。図２の設計フローは、チップの出荷までの処理（ステップＳＴ００１～ＳＴ００９）と、システムの出荷までの処理（ステップＳＴ０１０及びＳＴ０１１）と、システム出荷後の処理（ステップＳＴ０１２）に分かれる。各処理では、製造テスト（ステップＳＴ００８）、ボード／システムテスト（ステップＳＴ０１０）及びフィールドテスト（ステップＳＴ０１２）が行われる。
　図２を参照して、まず、チップの出荷までの処理について説明する。テスト対象回路２の論理設計を行い（ステップＳＴ００１）、テスト容易化設計（Design　For　Testability：ＤＦＴ）を行い、制御回路３並びにモニタブロック回路２１1及び２１2を付加する（ステップＳＴ００２）。続いて、レイアウト設計を行い（ステップＳＴ００３）、自動テスト生成処理（Automatic　Test　Pattern　Generation:ＡＴＰＧ）を行い、ＢＩＳＴの種パターン（テストシード）を生成する（ステップＳＴ００４）。続いて、論理パス特性を取得する（ステップＳＴ００５）。具体的には、テスト単位毎にテストされる最長論理パスの温度Ｔ、電圧Ｖ特性のシミュレーション計算を行う。ここで、テスト動作周波数と温度及び電圧との関係の特性を近似する近似式の係数を求める。例えば、発明者は、ＬＳＩの使用温度範囲において周波数の温度及び電圧に対する線形性が良いことを見出した。そこで、温度Ｔと電圧Ｖを変数とする式（１）で表される近似式の係数ａ、ｂ、ｃ、ｄ、ｅを求める。又は式（１）から導き出される後述の式を用いる。続いて、マスクを生成し（ステップＳＴ００６）、チップを製造する（ステップＳＴ００７）。続いて、製造テストを行う（ステップＳＴ００８）。続いて、チップを出荷する（ステップＳＴ００９）。
Figure JPOXMLDOC01-appb-M000005
　出荷されたチップは、他のチップと組み合わされて、ボードやシステムとしてテストが行われる（ステップＳＴ０１０）。ここで、テスト部３９が初回のテストを実施して最初（劣化前）のＦMAX値を求め、ログ書出部２７が記憶部１１にＦMAX値を書き込む。続いて、システムを出荷する（ステップＳＴ０１１）。
　システムの出荷後には、フィールドでのテストが、空き時間（例えば、システムが動作する時間以外の時間など）を利用して行われる（ステップＳＴ０１２）。このフィールドテストは、一般的に、テスト単位回路１５ごとに行われる。テスト単位回路１５によって周波数が異なることや、診断分解能を維持するためである。
　続いて、図３を用いて、図２におけるステップＳＴ０１２のフィールドテストの具体例について説明する。なお、システムの空き時間を利用する代表的な例として、システム起動／終了時に行うパワーオン／オフテストについて説明する。
　図３を参照して、パワーオン／オフテスト開始すると、ログ読出部２５が前回テスト内容をログ記憶部４９より読み出す。全体制御部５は、テスト制御部７に前回テスト内容を伝達し、テスト内容決定部３７が前回パワーオン／オフテスト時に決められたテスト内容を今回のテスト内容として決定する（ステップＳＴ１０１）。続いて、テスト部３９が、動作が保証されている、設計段階で定められたマシンサイクルＦorg＋δでテストを行う。また、温度電圧測定部９がモニタブロック回路２１1及び２１2にテスト時の初期温度（Ｔ0）及び初期電圧（Ｖ0）を測定させる。ここで、δは最低動作マージンである（ステップＳＴ１０２）。
　続いて、Ｆorg＋δでのテストをパスするか否かの判別をテスト判別部４１が行う（ステップＳＴ１０３）。もし、この段階のテストで動かなければ、テスト部３９はエラー処理を行い（ステップＳＴ１０４）、フローを終了する。テストをパスすれば、続いて、ログ読出部２５が基準温度（ＴTYP）及び基準電圧（ＶTYP）における前回ＦMAXをログから読み出す。また、テスト動作周波数換算部３１が今回の条件であるＴ0及びＶ0における前回ＦMAXに対する補正値を計算し、テスト動作周波数（Ｆc）を得る（ステップＳＴ１０５）。このＦcが今回テストにおける最初の最大テスト動作周波数候補である。ここで、前回ＦMAXから出発することで、テスト回数を減らすことを目的としている。また、今回テストの温度条件及び電圧条件は、前回テストとは異なる可能性があるため、補正値を計算している。今回テストの温度条件及び電圧条件が前回テストと同じであれば、ステップＳＴ１０５において補正値を計算する必要はない。
　続いて、得られたテスト動作周波数Ｆcでテスト部３９がテストを行い、温度電圧測定部９がモニタブロック回路２１1及び２１2にテスト時の温度（Ｔc）及び電圧（Ｖc）を測定させる（ステップＳＴ１０６）。続いて、テスト判別部４１が、Ｆcでのテストをパスするか否かの判別を行う（ステップＳＴ１０７）。ここでのテストにパスすれば、続いて、テスト部３９がテスト動作周波数Ｆｃを増加してＦc＋ΔＦ1を新たなＦcとし（ステップＳＴ１０８）、ステップＳＴ１０６に戻って再度Ｆcでテストを行う。これをテストにパスしなくなるまで繰り返す。前回テスト時よりも性能が向上することは考えにくいため、前回テスト時よりも高いテスト動作周波数でパスするのは、測定誤差が主な原因である。ここでの繰り返しが行われるとしても、繰り返しが１回程度で済むように誤差ΔＦ1を設計しておく。ステップＳＴ１０７においてテストにパスしなければ、ステップＳＴ１０９に進む。
　続いて、ステップＳＴ１０９において、最大テスト動作周波数の劣化による低下を求める。テスト部３９がＦc－ΔＦ2を新たなＦcとしてテストを行う。また、温度電圧測定部９がモニタブロック回路２１1及び２１2にテスト時の温度（Ｔc）及び電圧（Ｖc）を測定させる。続いて、テスト判別部４１が、Ｆcでのテストをパスするか否かの判別を行う（ステップＳＴ１１０）。ここでのテストにパスしなければ、ステップＳＴ１０９に戻って再度Ｆc－ΔＦ2を新たなＦcとし、テストにパスするまで繰り返す。テストにパスすれば、ステップＳＴ１１１に進む。
　続いて、ステップＳＴ１１１において、最大テスト動作周波数決定部４３がＦcを今回ＦMAXに決定し、テスト制御部７が今回ＦMAXや今回テスト内容とを全体制御部５に伝達する。また、ログ書出部２７が今回のテストのＴc及びＶcにおけるＦMAXをログに書き出す。また、テスト動作周波数換算部３１がＦMAXを基準温度（ＴTYP）及び基準電圧（ＶTYP）におけるテスト動作周波数ＦMAX＠ＴTYP、ＶTYPに換算し、ログ書出部２７がログに書き出す。続いて、劣化量計算部３３がログの過去の履歴に照らして今回の劣化量の計算を行い、算出された劣化量から許容される劣化量の閾値を差し引く計算を行う（ステップＳＴ１１２）。続いて、テスト判別部４１が、得られた値が正であるか否かを判別する（ステップＳＴ１１３）。得られた値が正の値でなければ、ログ圧縮部２９がログを圧縮し（ステップＳＴ１１４）、フローを終了する。一方、得られた値が正の値であれば、テスト部３９がエラー処理をし（ステップＳＴ１１５）、フローを終了する。
　１回のエラーで劣化判定部３５が劣化と判定するか、数回のフィールドテストで連続してエラーが続いた場合に劣化と判定するかは、システムに応じて決定すればよい。数回のフィールドテストを行う場合は、テスト部３９が次回テストに備えた処理を行う。具体的には、次回テスト内容の決定、テストパターンの記憶部１１からの読み出しなどを行う。
　以下では、図４を参照して、ログ情報の構成について述べる。図４は、ログ記憶部４９が記憶するログ情報の構成の一例を示す図である。
　ログは、測定値などの履歴として、効率的に最大周波数を測定するために用いられる。また、劣化判定を行う複数のテスト各回における最大テスト動作周波数から測定のランダムノイズを統計的に分析して除去する演算を行うためにも過去履歴として用いられる。ここでいうランダムノイズとは、例えば測定時に伴う丸め誤差などを指す。さらに、ログは、フィールドでの劣化履歴を設計や製造へフィードバックして利用するためにも用いられる。
　ログの情報としては、例えば、測定生データ、毎回の処理のオーバヘッド低減のための加工情報が含まれる。具体的には、例えば図４に示すように、テスト時刻、テスト単位（コア名等）、テスト内容、最高テスト動作周波数（ＦMAX）、テスト時の温度（Ｔc）、テスト時の電圧（Ｖc）、基準温度及び基準電圧に換算された最大テスト動作周波数（ＦMAX＠ＴTYP、ＶTYP）などが含まれる。今回テスト動作周波数（Ｆc＠Ｔc、Ｖc）が含まれてもよい。
　ここで、ログ情報にテスト内容を含めることで、毎回異なるテスト内容としても対応可能となる。テスト時刻は、主に解析目的のために含まれており、本願発明の実施例に係る劣化検知フローに必須の情報ではない。また、最大テスト周波数を基準温度及び基準電圧に換算するのは、各回テストの比較処理のためである。基準温度としては、例えば２７℃などとすればよい。なお、テスト時間に余裕がある場合は、ログにＦMAX＠ＴTYP、ＶTYPを入れる代わりに、毎回のテストにおいて前回ＦMAXからＦMAX＠ＴTYP、ＶTYPを算出してもよい。
　過去のログが多くなってきた場合、情報の圧縮を行うためにログ圧縮部２９がログを圧縮する。ここで、出荷時情報を除いて古い情報は、劣化判定には不要となるので削除することが可能である。そのため、例えば、ＦMAX＠ＴTYP、ＶTYPが前回テストと同じであれば蓄積せず、変化が生じた場合にのみログを蓄積するようにしてもよい。変化がない場合には、変化がないことのみ書き込むことでデータ量を減らすことが可能である。
　クロック生成回路１３は、参照外部クロックのクロックを保ったまま、テストクロックの特定のクロックを指定幅だけずらし、テストタイミングを圧縮することが可能である。
　続いて、図５を参照して、モニタブロック回路２１1及び２１2の周波数測定について述べる。図５は、モニタブロック回路２１1及び２１2の回路図の一例を示す図である。
　図５を参照して、モニタブロック回路２１1は、値を保持するＦＦ５７と、温度及び電圧に応じて発振するリング・オシレータ（ＲＯ）５９と、ＲＯ５９の発振回数を計測するカウンタ６１とを備える。モニタブロック回路２１1は、測定開始・終了指示を受けて、指定された時間（Ｆｏｒｇのクロックの整数倍）内での発振回数を計測し、カウンタ６１が測定した測定周波数をアウトプットする。
　測定周波数のバラツキを低減するために、テスト単位回路１５に、モニタブロック回路２１1だけでなく、同様の構成のモニタブロック回路２１2を搭載し、各モニタブロック回路２１1及び２１2が備えるＲＯ５９の段数を大きくするとよい。なお、ＲＯ５９の回路は、ＮＡＮＤ回路やＮＯＴ回路に限られない。さらに、図５に示すように、未使用時に電源をカットする電源カット回路６３をモニタブロック回路２１1及び２１2ごとに付加することで、モニタブロック回路２１1及び２１2が未使用の時にＲＯ５９の劣化を防ぐことが可能である。
　それでもなお、モニタブロック回路から得られる測定周波数は、製造バラツキによる変動分δＦｉを含んでいる。そこで、温度電圧測定部９は、測定周波数Ｆiに代えて、測定周波数と初回の測定周波数との差分である差分周波数ΔＦi＝（Ｆｉ＋δＦｉ）―（Ｆｉ０＋δＦｉ０）＝（Ｆｉ―Ｆｉ０）＋（δＦｉ―δＦｉ０）を用いて、前記検知対象回路部の温度Ｔ及び電圧Ｖの値を推定する。これにより、製造バラツキによる変動分δＦｉの影響を低減し、さらに高精度に温度及び電圧を推定することが可能となる。
　以下では、図６を用いてテスト時におけるＲＯ５９を用いた温度及び電圧の測定について述べる。図６は、ＲＯ５９の温度に対する周波数特性の一例を示す図である。
　図６を参照して、３種類のリング・オシレータＲＯ1、ＲＯ2及びＲＯ3は、それぞれ、周波数の温度や電圧の変化に対する変化率が異なる。このような複数のＲＯを用いて測定を行うことで、温度及び電圧の推定を行うことが可能である。そこで、近似式（１）と同様に、複数のＲＯ５９の周波数測定値より例えば次の式（２）を用いて温度Ｔ及び電圧Ｖを推定する。ここで、ａ１、ｂ１、ｃ１、ｄ１、ｅ１等は、各ＲＯに定まる既知のパラメータであり、図２のステップＳＴ００５において、例えば重回帰分析のような手法を用いてシミュレーションで求められている。Ｆ1、Ｆ2、Ｆ3は、各ＲＯにおいて測定された周波数である。したがって、テスト時における温度Ｔc及び電圧Ｖcを式（２）から求めることが可能である。なお、式（１）及び式（２）は、近似の精度を高めるために、例えば、区分的関数とする（すなわち、温度及び電圧の範囲を区分して係数を決定する）ことにより、近似の精度を高めるようにしてもよい。
Figure JPOXMLDOC01-appb-M000006
　ここで、式（２）のＦ１及びＦ２の式より、式（２－１）を得る。同じく、式（２）のＦ２及びＦ３の式より、式（２－２）を得る。すなわち、式（２－３）のように表現可能である。さらに、異なる特性のＲＯを用いているため、式（２－４）が実現できる。結局、温度Ｔ及び電圧Ｖは、式（２－５）で表される。すなわち、温度Ｔ及び電圧Ｖを測定周波数Ｆｉの１次式で近似している。式（２－５）を一般式で表したものが式（eq1）である。
Figure JPOXMLDOC01-appb-M000007
　本願発明の発明者は、複数のＲＯ５９を用いることにより、温度及び電圧の近似の精度が高まることをシミュレーションにより確認した。表１は、複数のＲＯ５９を用いて係数を決定したシミュレーション結果である。表１（ａ）は、ＲＯを１個用いた場合のシミュレーション結果である。表１（ｂ）は、ＲＯを２個用いた場合のシミュレーション結果である。表１（ｃ）は、ＲＯを３個用いた場合のシミュレーション結果である。表内の数字は、推定される温度又は電圧の値のずれの最大値（Ｍａx）、最小値（Ｍｉｎ）、及び標準偏差（ＳｔｄＤｅｖ）を示している。ＲＯを１個しか用いない場合と比べてＲＯを２個用いた場合、ずれが格段に小さいことが分かる。例えば、ＲＯ１個の場合の温度のずれの標準偏差が２４．４３であるのに対し、ＲＯ２個の場合の温度のずれの標準偏差は、最小で９．８９となっている。また、ＲＯを３個用いた場合は、さらにずれが小さくなることも示されている。
Figure JPOXMLDOC01-appb-T000008
　さらに、本願発明の発明者は、区分的関数を用いることにより温度及び電圧の近似の精度が高まることをシミュレーションにより確認した。シミュレーション結果を表２に示す。表２は、温度及び電圧のそれぞれについて温度範囲を区分して推定式の係数を決定したシミュレーション結果である。温度範囲を複数の範囲に分割して温度及び電圧をそれぞれ推定した場合の方が、区分しない場合と比べて推定誤差が格段に小さくなることが分かる。例えば、温度の推定値の平均値のずれは、８．３℃から１．８℃と１／４以下となった。また、電圧の推定値の平均値のずれは、１５．０ｍＶから３分割した場合には５．２ｍＶへと約１／３となった。このように、温度の推定式について温度範囲又は電圧範囲を区分することにより、推定誤差を縮小することが可能となる。電圧の推定式についても、温度範囲又は電圧範囲を区分することにより、推定誤差を縮小することが可能となる。なお、表１にも、温度をマイナス６０℃から１３０℃の範囲で３つに分割した場合のシミュレーション結果を示す。
Figure JPOXMLDOC01-appb-T000009
　続いて、テスト時の温度及び電圧における最大テスト周波数ＦMAX＠Ｔc，Ｖcを、比較のために基準温度及び基準電圧における最大テスト周波数ＦMAX＠ＴTYP，ＶTYPに換算する。まず、ＦMAX＠Ｔc，Ｖcは、次の式（３）で表される。続いて、ＦMAX＠ＴTYP，ＶTYPは、式（４）～（６）で次のように表される。ここで、式（１）を用いて式（４）から式（５）の式変形を行い、式（３）を用いて式（５）から式（６）の式変形を行った。式（６）の第１項は計測値ＦMAX＠ＴC，ＶCであり、第２項、第３項及び第４項を計算することにより、ＦMAX＠ＴTYP，ＶTYPを求めることができる。通常、（６）式の第２項は無視できるほど小さい。結局、（６－２）式に示すように、テスト時の温度及び電圧における最大テスト周波数は、温度と電圧の増分の一次式で表される。したがって、極めて簡易な処理を行うプログラムや回路の設計により、精度の高い換算が可能となる。
Figure JPOXMLDOC01-appb-M000010
　続いて、図３のステップＳＴ１１２における劣化量計算について述べる。劣化量は、同一のテスト単位回路１５かつ同一のテスト内容に基づいて算出する。毎回の測定された劣化量は、ランダムな測定誤差（測定分解能εの１／２）を含むので補正を要する。ここでは、補正方法の例として、２つの方法について述べる。
　１つ目の補正方法として、過去のＮ回について平均をとることで、平均誤差をε／√Ｎに低減することが可能である。劣化速度が大きい場合、現時点の重みが少ないため、劣化評価が過少となる可能性がある。しかし、テスト対象回路２の経年劣化は極めて緩やかであり、このような補正方法が十分に有効である。例えば、Ｎ＝５以上とすることで劣化量の増減が小さく抑えられ、確度の高い劣化判断が可能である。
　２つ目の補正方法として、過去のテストに遡り、その前後Ｎ回について平均をとることによっても、平均誤差をε／√Ｎに低減することが可能である。現在の劣化量を１つ目の補正方法で補正し、かつ、２つ目の補正方法を用いることで、さらに確度の高い劣化判断が可能となる。
　以下では、図３のフローにおける劣化判定方法について３つの方法を述べる。
　１つ目の劣化判定方法として、次の式（７）に示すように、遅延劣化により設計動作マージンが限界値まで低下したことをもって劣化と判定する。
Figure JPOXMLDOC01-appb-M000011
　２つ目の劣化判定方法として、遅延劣化量がある閾値以上となったことをもって劣化と判定してもよい。
　３つ目の劣化判定方法として、不特定原因によるシステム速度／（システム速度―α）での誤動作を式（７）で判定してもよい。
　以下では、遅延劣化量を網羅的に観測するためのテストパターンの用意について述べる。
　一般に、論理素子を多数含む長いパスを対象としたテストは、時間がかかるが、一度のテストで多数の論理素子についてテストが可能となる。また、期待とは異なる信号が出力される遷移故障については、長いパスで用いられなかった論理素子に対して、長いパスのテストと同時に短いパスのテストを行って検出することも可能である。
　しかし、遅延劣化については、１回のテスト内容では、律速となる最長のパスの遅延しか観測されず、同時にテストの対象とした短いパスの遅延を観測するのが困難である。ここで、パスの遅延について以下のことが成り立つ。
　１回のテストでテストされるパスの遅延を、Ｔpd1，…，Ｔpdnとする。劣化前は、ｍａｘ（Ｔpd1，…，Ｔpdn）が観測可能である。劣化後は、劣化量をΔiとすると、ｍａｘ（Ｔpd1＋Δ1，…，Ｔpdn＋Δn）が観測可能である。パスの遅延値Δiは、パスごとに異なるため、次の式（８）から式（１１）が成り立つ。
Figure JPOXMLDOC01-appb-M000012
　式（１１）の第１項は測定値の差で観測可能である。したがって、第２項であるテスト内容内のパス遅延値差を少なくすれば、高精度にｍａｘΔ値が推定可能である。
　そこで、複数のテスト内容を、テストされるパスの長さ毎に複数レベルに揃える。例えば、１回目のテストを、遅延が大きいパス（パス遅延ＴpdiがＴsys－δ1≦Ｔpdi≦Ｔsysとなるような長さのパス）のグループに対して行う。ここで、Ｔsysはシステム速度である。続いて、２回目のテストを、遅延が次に大きいパス（パス遅延がＴsys－δ2≦Ｔpdi≦Ｔsys―δ1となるような長さのパス）のグループに対して行う。同様に、３回目のテストを、遅延がさらに次に大きいパス（パス遅延がＴsys－δ3≦Ｔpdi≦Ｔsys―δ2となるような長さのパス）のグループに対して行う。
　このように、およそパスの長さが揃ったグループ毎にテストを行うことで、短いパスの遅延劣化も含めて遅延劣化量を網羅的に観測することが可能となる。ゲート酸化膜の劣化として代表的なＴＤＤＢ（Time　Dependent　Dielectric　Breakdown）として、遅延量がある程度増加した後に、ゲート酸化膜が破壊されてしまうことが知られている。このような場合、長いパス上の回路でなくとも、論理動作が壊れてしまう。したがって、短いパスの遅延増加も含めて事前に観測することが重要となる。
　また、フィールドテストでは、テスト時間が限られている。このような限られたテスト時間に応じて、テスト内容を決定しなければならない。ここで、前述のＴＤＤＢ以外の不具合であるシステム的なエラー等は、長いパスにおいて生じやすい。そこで、例えばパスの長さを利用して、確保したテスト時間が小さい場合には、パスの長さが長いものを対象としてテストを行うことにより、重要な素子に限定してテストを行うとすればよい。一方、確保したテスト時間が大きい場合には、パスの長さが短いものも対象としてテストを行うことにより、素子を網羅的にテストを行うことができる。このように、適切な長さのパスごとのグループを対象としてテストを実行することにより、限られたテスト時間を効率的に用いることがさらに容易となる。このような効率化は、プロセスの出来具合でＴＤＤＢが起こりにくいと判断可能である場合に、特に有効である。
　さらに、ログを用いることで、履歴を元に劣化が進行している個所のテスト実行頻度を上げることも可能である。フィールドテストのテスト時間は、ユーザが使用していない空き時間に限られている。したがって、許容テストタイミング及び／又は劣化量の値に応じてテスト内容及び／又はテスト順序が変更することは、前述の短時間のテストが可能となることと相まって、効率的に劣化による障害発生を未然に防止する上で非常に有効となる。
　以下では、ログの履歴を元に劣化進行個所のテスト頻度を上げる方式について、図７を参照して述べる。図７は、ログの履歴を用いるテスト順変更方式の一例を示す概略図である。
　図７を参照して、まず全体のテスト集合を複数のテストセットＴＳ１、ＴＳ２、…に分割する。フィールドテスト開始時には、テストリストの実行の順番が予め用意した初期テスト順リストとして決定されており、初期テスト順リストに従ってリスト順に巡回しながらテストを実行する。テスト実行頻度は、劣化の進み具合に応じてタイマーで管理されている。例えば、８種類のテストセットがあり、一回のテスト当たり３つのテストセットが実行される場合、初期テスト順リストに従って、１回目のテストでは、ＴＳ1、ＴＳ2及びＴＳ3が実行され、２回目のテストではＴＳ4、ＴＳ5及びＴＳ6が実行され、３回目のテストでは、ＴＳ7、ＴＳ8及びＴＳ1が実行され、４回目のテストでは、ＴＳ2、ＴＳ3及びＴＳ4が実行される。このように、リスト順に巡回して実行される。
　ここで例えば、ＴＳ1及びＴＳ4において、劣化傾向が発見され、特にＴＳ1の劣化が進行していたとする。そうすると、ログの履歴を元に危険リストにＴＳ1及びＴＳ4が記録され更新される。危険リストは複数存在し、各危険リストは、テスト実行頻度をタイマーで管理されている。タイマーは、危険度が高いテストセットが記録される危険リストほど短い時間間隔でのテスト実行頻度となるように調整されている。フィールドテスト実行時には、危険リストに記録されたＴＳ1及びＴＳ4は、タイマーで管理された許容テストタイミング毎に、初期テスト順リストに割り込みをかけて優先的に実行される。特に、ＴＳ１は、劣化が進行しているため、ＴＳ４に比べてテスト実行頻度がさらに高められる。その結果、例えば、変更後には、１回目のテストでは、ＴＳ1、ＴＳ4及びＴＳ2が実行され、２回目のテストではＴＳ1、ＴＳ3及びＴＳ5が実行され、３回目のテストでは、ＴＳ1、ＴＳ4及びＴＳ6が実行され、４回目のテストでは、ＴＳ1、ＴＳ7及びＴＳ8が実行される。このように、リスト順に巡回して実行される。このように、劣化の進行度合いに応じてテスト順を変更することにより、限られたフィールドテスト時間内に効率的にテストを実行して劣化による障害発生を未然に防ぐことが可能である。
　なお、図３のステップＳＴ１０３又はステップＳＴ１１３のテストの閾値としては、複数の値を用いてもよい。例えば、警告レベルの判定とエラーレベルの判定のために２つの判定値を設けるとしてもよい。複数の基準を設けることで、履歴情報が少ない場合も、ある程度実用的な運用が可能となる。
　また、図３のステップＳＴ１１３において、閾値判定以外の判定方法を用いてエラーを出力するとしてもよい。
　さらに、図３のフロー図における処理の一部を、図８に示す処理のようにしてもよい。図８は、図３のフローを一部変更した、フィールドテストの他の一例の概要を示すフロー図である。
　図８を参照して、図３のフロー図におけるステップＳＴ１０７からステップＳＴ１１２の処理を、図８に示すステップＳＴ２０７からステップＳＴ２１５の処理のようにしてもよい。まず、ステップＳＴ１０７に対応するステップＳＴ２０７において、テスト判別部４１が、Ｆcでのテストをパスするか否かの判別を行う。
　ステップＳＴ２０７でのテストにパスすれば、続いて、テスト部３９がテスト動作周波数Ｆｃを増加してＦc＋ΔＦ1を新たなＦcとし、テストを行う。また、温度電圧測定部９がモニタブロック回路２１1及び２１2にこのテスト時の温度（Ｔc）及び電圧（Ｖc）を測定させる（ステップＳＴ２０８）。続いて、テスト判別部４１が、Ｆcでのテストをパスするか否かの判別を行う（ステップＳＴ２０９）。ここでのテストにパスしなければ、最大テスト動作周波数決定部４３がＦc－ΔＦ1を今回ＦMAXに決定する。これに合わせて、今回ＦMAXのＴc及びＶcもＦc－ΔＦ1におけるＴc及びＶcとし（ステップＳＴ２１０）、ステップＳＴ２１４へと進む。ステップＳＴ２０９でのテストにパスすれば、ステップＳＴ２０８に戻って、ステップＳＴ２０９でのテストにパスしなくなるまでこれを繰り返す。
　ステップＳＴ２０７でのテストにパスしなければ、続いて、テスト部３９がテスト動作周波数Ｆｃを減少させてＦc－ΔＦ２を新たなＦcとし、テストを行う。また、温度電圧測定部９がモニタブロック回路２１1及び２１2にこのテスト時のＴc及びＶcを測定させる（ステップＳＴ２１１）。続いて、テスト判別部４１が、Ｆcでのテストをパスするか否かの判別を行う（ステップＳＴ２１２）。ここでのテストにパスすれば、最大テスト動作周波数決定部４３がＦcを今回ＦMAXに決定し（ステップＳＴ２１３）、ステップＳＴ２１４へと進む。ステップＳＴ２１２でのテストにパスしなければ、ステップＳＴ２１１に戻って、ステップＳＴ２１２でのテストにパスするまでこれを繰り返す。
　続いて、今回ＦMAXや今回テスト内容とがテスト制御部７から全体制御部５に伝達される。ログ書出部２７が伝達された今回のテストのＴc及びＶcにおけるＦMAXをログに書き出す。また、テスト動作周波数換算部３１がＦMAXを基準温度（ＴTYP）及び基準電圧（ＶTYP）におけるテスト動作周波数ＦMAX＠ＴTYP、ＶTYPに換算し、ログ書出部２７がログに書き出す（ステップＳＴ２１４）。続いて、ステップＳＴ１１２に対応するステップＳＴ２１５において、劣化量計算部３３がログの過去の履歴に照らして今回の劣化量の計算を行い、算出された劣化量から許容される劣化量の閾値を差し引く計算を行う。以下、ステップＳＴ２１６からステップＳＴ２１８の処理は、図３のフローにおけるステップＳＴ１１３からステップＳＴ１１５の処理と同様に行う。
　図８のフローを用いることにより、テスト周波数を増加し且つ減少させる代わりに、増加のみ又は減少のみさせることとなる。したがって、図３のフローに比べてテスト数を減らしてフィールドテストに要する時間を短縮することが可能となる。
　さらに、今回ＦMAXを求めるために、前回ＦMAXから周波数を減少後に増加させるとしてもよい。例えば、図８のステップＳＴ２１２とステップＳＴ２１３の間に、ΔＦ２をよりも小さな値であるΔＦ３ずつ小刻みにＦcを増加させることにより、今回ＦMAXを求めるとしてもよい。
　さらに、モニタブロック回路２１1において、ＲＯ５９の制御とカウンタ６１の制御を別にしてもよい。このようにすることで、ＲＯ５９を動かし続けつつカウンタ６１を止めることが可能となる。ＲＯ５９の発振を止めると、発熱が停止し、モニタ対象回路に影響を及ぼしてしまう。このような影響を及ぼさずに、カウンタ６１を止めることにより、ビット数増加による回路増を防ぐことができる。
　さらに、図２のフローにおけるステップＳＴ０１０のボード／システムテストではなく、ステップＳＴ００８の製造テストにおいて、初回のテストを実施して最初（劣化前）のＦMAX値を求め、テスタが有する記憶部に記憶されるとしてもよい。
　さらに、テスト対象回路２と制御回路３とは、図１に示すように別チップでもよいし、図１の半導体装置１がテスト対象回路２を備え、テスト対象回路２及び制御回路３が一体のものとして実現されるものであってもよい。また、制御回路３は、マイコンやＦＰＧＡ（Field　Programmable　Gate　Array）で実現されるものであってもよい。特に、テスト対象回路２が記憶部１１を備える場合、図２のフローにおけるステップＳＴ０１０のボード／システムテストではなくステップＳＴ００８の製造テストにおいて、初回のテストを実施して最初（劣化前）のＦMAX値を求め、記憶部１１にＦMAX値を書き込むとしてもよい。
　さらに、ＲＯ５９の代わりに、論理素子を組み合わせて結果としてＲＯとして機能する回路を用いてもよい。また、高精度の測定が求められる場合は、ＲＯ５９を用いた熱計測及び電圧計測を行う代わりに、熱センサーや電圧センサーを用いてもよい。ただし、一般のセンサーは、測定のためにレファレンス値を必要とする。また、測定前のキャリブレーション及び測定後のデジタル変換処理を要する。この点、ＲＯ５９は、測定のためにレファレンス値を要しない。また、測定前のキャリブレーションも不要である。さらに、標準的なデジタル設計の範囲内で処理できるため、特別にデジタル変換処理を組み込む必要もない。そのため、ＲＯ５９を用いることは有利といえる。
　さらに、本願発明に係る半導体装置１は、同一のテスト対象回路２の劣化を検知する代わりに、同種の複数のテスト対象回路２に生じるバラツキを検知するために用いることも可能である。この場合、全体制御部５は、劣化量計算部３３の代わりにバラツキの度合を表す相違量計算部を備えるとすればよい。相違量計算部は、テスト動作周波数換算部３１が算出した、基準温度及び基準電圧における同種の複数のテスト対象回路２について得られた各最大テスト動作周波数に基づいて相違量を計算する。
　１　半導体装置、２　テスト対象回路、３　制御回路、５　全体制御部、７　テスト制御部、９　温度電圧測定部、１１　記憶部、１３　クロック生成回路、１５テスト単位回路、２１1，２１2　モニタブロック回路、２５　ログ読出部、２７　ログ書出部、３１　テスト動作周波数換算部、３３　劣化量計算部、３５　劣化判定部、３７　テスト内容決定部、３９　テスト部、４１　テスト判別部、４３　最大テスト動作周波数決定部、４５　モニタ測定制御部、４７　温度電圧計算部、４９　ログ記憶部、５１　論理パス特性記憶部、５３　テスト情報記憶部、　５５　テスト動作周波数補正値記憶部、５９　リング・オシレータ（ＲＯ）

Claims (13)

  1. 　テスト内容を実行する検知対象回路部を有する半導体集積回路に生じる劣化を検知することが可能な半導体装置であって、
    　前記検知対象回路部の温度及び電圧を測定する測定手段と、
    　各テスト動作周波数において前記検知対象回路部に対して前記テスト内容が許容テストタイミング内に実行されるか否かを判別し、実行される最大のテスト動作周波数を最大テスト動作周波数として決定する決定手段と、
    　前記決定手段が決定した前記最大テスト動作周波数を、前記測定手段が測定した温度及び電圧の値を用いて、基準温度及び基準電圧における最大テスト動作周波数に換算するとともに、当該換算された最大テスト動作周波数に基づき劣化の状態を表す劣化量も算出する算出手段とを備え、
    　前記半導体集積回路は、前記測定手段が前記温度及び電圧の値を測定するための値をモニタするモニタブロック回路を有し、
    　前記測定手段は、テストが行われる毎に、前記検知対象回路部の温度及び電圧の下で動作した前記モニタブロック回路がモニタした値から前記検知対象回路部の温度及び電圧の値を推定する推定手段を有し、
    　前記算出手段は、前記推定手段が推定した温度及び電圧の値を、前記測定手段が測定した温度及び電圧の値として用いて、前記決定手段が決定した前記最大テスト動作周波数を前記基準温度及び基準電圧における最大テスト動作周波数に換算する、半導体装置。
  2. 　前記半導体集積回路は、ｎ個（ｎは、２以上の整数）の前記モニタブロック回路を備え、
    　前記測定手段は、各モニタブロック回路における所定の時間内での発振回数として得られる測定周波数Ｆi（ｉは、ｎ以下の自然数）を測定し、
    　前記推定手段は、式(eq1)の係数αi、β、α’i及びβ’を計算することにより、前記検知対象回路部の温度Ｔ及び電圧Ｖの値を推定する、請求項１記載の半導体装置。
    Figure JPOXMLDOC01-appb-M000001
  3. 　前記推定手段は、温度範囲若しくは電圧範囲を複数に区分して当該区分ごとに式(eq1)の前記係数αi、β、α’i及びβ’を計算して、又は、温度範囲を複数に区分して当該区分ごとに式(eq1)の前記係数αi及びβを計算すると共に電圧範囲を複数に区分して当該区分ごとに式(eq1)の前記係数α’i及びβ’を計算することにより、前記検知対象回路部の温度Ｔ及び電圧Ｖの値を推定する、請求項２記載の半導体装置。
  4. 　前記推定手段は、式(eq1)の前記測定周波数Ｆiに代えて、前記測定周波数Ｆiと初回の測定周波数Ｆi０との差分である差分周波数ΔＦiを用いて、前記検知対象回路部の温度Ｔ及び電圧Ｖの値を推定する、請求項２又は３記載の半導体装置。
  5. 　前記測定手段が測定した測定値及び前記決定手段が決定した最大テスト動作周波数の組み合わせを記憶する記憶手段をさらに備え、
    　前記算出手段は、前記記憶手段が記憶した測定値及び最大テスト動作周波数を用いる、請求項１から４のいずれかに記載の半導体装置。
  6. 　前記最大テスト動作周波数は、前記記憶手段が記憶した異なるテスト時の複数の最大テスト動作周波数からランダムノイズを除去する演算が行われて決定される、請求項５記載の半導体装置。
  7. 　前記測定手段は所定のテスト動作周波数におけるテスト時の初期温度及び初期電圧を測定し、
    　前記決定手段は、前記基準温度及び前記基準電圧と前回の最大テスト動作周波数とを用いながら前記初期温度及び前記初期電圧における最大テスト動作周波数候補を定め、周波数を増加後に減少させて又は増加のみ若しくは減少のみさせて、実行される最大のテスト動作周波数を最大テスト動作周波数に決定する、請求項１から６のいずれかに記載の半導体装置。
  8. 　テストされるパスの長さ毎に異なるテスト内容を用意することを特徴とする、請求項１から７のいずれかに記載の半導体装置。
  9. 　許容テストタイミング及び/又は前記劣化量の値に応じてテスト内容及び/又はテスト順序を変更可能とする、請求項１から８のいずれかに記載の半導体装置。
  10. 　テスト内容を実行する同種の複数の半導体集積回路に生じるバラツキを検知することが可能な半導体装置であって、
    　前記検知対象回路部の温度及び電圧を測定する測定手段と、
    　各テスト動作周波数において前記検知対象回路部に対して前記テスト内容が許容テストタイミング内に実行されるか否かを判別し、実行される最大のテスト動作周波数を最大テスト動作周波数として決定する決定手段と、
    　前記決定手段が決定した前記最大テスト動作周波数を、前記測定手段が測定した温度及び電圧の値を用いて、基準温度及び基準電圧における最大テスト動作周波数に換算するとともに、当該換算された最大テスト動作周波数に基づきバラツキの度合を表す相違量も算出する算出手段とを備え、
    　前記半導体集積回路は、前記測定手段が前記温度及び電圧の値を測定するための値をモニタするモニタブロック回路を有し、
    　前記測定手段は、テストが行われる毎に、前記検知対象回路部の温度及び電圧の下で動作した前記モニタブロック回路がモニタした値から前記検知対象回路部の温度及び電圧の値を推定する推定手段を有し、
    　前記算出手段は、前記推定手段が推定した温度及び電圧の値を、前記測定手段が測定した温度及び電圧の値として用いて、前記決定手段が決定した前記最大テスト動作周波数を前記基準温度及び基準電圧における最大テスト動作周波数に換算する、半導体装置。
  11. 　同一の半導体集積回路に生じる劣化又は同種の複数の半導体集積回路に生じるバラツキを検知することが可能な検知方法であって、
    　前記半導体集積回路の検知対象回路部における動作周波数と温度及び電圧との関係の特性が近似式により近似されており、
    　測定手段が温度及び電圧の値を測定するステップと、
    　決定手段が、前記半導体集積回路の検知対象回路部においてテスト内容が許容テストタイミング内に実行される最大のテスト動作周波数として最大テスト動作周波数を決定するステップと、
    　算出手段が、前記温度及び電圧の値並びに前記最大テスト動作周波数を用いて、前記近似式に従って基準温度及び基準電圧における最大テスト動作周波数を算出するとともに、当該算出された最大テスト動作周波数に基づき劣化の状態を表す劣化量又はバラツキの度合を表す相違量も算出するステップを含む、検知方法。
  12. 　前記半導体集積回路は、前記測定手段が前記温度及び電圧の値を測定するための値をモニタするｎ個（ｎは、２以上の整数）のモニタブロック回路を備え、
    　前記測定するステップは、前記測定手段が、
    　各モニタブロック回路における所定の時間内での発振回数として得られる測定周波数Ｆi（ｉは、ｎ以下の自然数）を測定する周波数測定ステップと、
    　式(eq2)の係数αi、β、α’i及びβ’を計算することにより、前記検知対象回路部の温度Ｔ及び電圧Ｖの値を推定する推定ステップとを含む、請求項１１記載の検知方法。
    Figure JPOXMLDOC01-appb-M000002
  13. 　コンピュータに請求項１１又は１２に記載の検知方法を実行させるためのプログラム。
     
     
PCT/JP2011/055900 2010-03-15 2011-03-14 半導体装置、検知方法及びプログラム Ceased WO2011115038A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201180014113.1A CN102812373B (zh) 2010-03-15 2011-03-14 半导体装置、检测方法
KR1020127026491A KR101746892B1 (ko) 2010-03-15 2011-03-14 반도체 장치, 검지 방법 및 프로그램
JP2012505659A JP5737524B2 (ja) 2010-03-15 2011-03-14 半導体装置、検知方法及びプログラム
US13/635,057 US9316684B2 (en) 2010-03-15 2011-03-14 Semiconductor device, detection method and program
EP11756223.1A EP2549283A4 (en) 2010-03-15 2011-03-14 Semiconductor device, detection method, and program

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010057310 2010-03-15
JP2010-057310 2010-03-15

Publications (1)

Publication Number Publication Date
WO2011115038A1 true WO2011115038A1 (ja) 2011-09-22

Family

ID=44649131

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/055900 Ceased WO2011115038A1 (ja) 2010-03-15 2011-03-14 半導体装置、検知方法及びプログラム

Country Status (7)

Country Link
US (1) US9316684B2 (ja)
EP (1) EP2549283A4 (ja)
JP (1) JP5737524B2 (ja)
KR (1) KR101746892B1 (ja)
CN (1) CN102812373B (ja)
TW (1) TW201140308A (ja)
WO (1) WO2011115038A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135131A (ja) * 2016-01-25 2017-08-03 日立オートモティブシステムズ株式会社 集積回路
JP2019502935A (ja) * 2016-01-08 2019-01-31 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 計測システムのための基準回路
JP2019505997A (ja) * 2016-01-21 2019-02-28 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 電圧低下のデジタル検出及び制御のための方法並びに装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9594406B2 (en) * 2011-11-17 2017-03-14 Gunze Limited Touch panel and method for producing same
US10466763B2 (en) * 2013-12-02 2019-11-05 Nvidia Corporation Dynamic voltage-frequency scaling to limit power transients
CN104157121B (zh) * 2014-08-22 2017-01-25 北京机电工程研究所 面向无线数据传输设备的直接健康因子构建方法
JP2016188825A (ja) 2015-03-30 2016-11-04 ルネサスエレクトロニクス株式会社 半導体装置及びシステム
US20170272073A1 (en) * 2016-03-18 2017-09-21 Altera Corporation Dynamic parameter operation of an fpga
US10615802B2 (en) * 2016-03-18 2020-04-07 The Governing Council Of The University Of Toronto Dynamic parameter operation of an FPGA
KR20180078897A (ko) * 2016-12-30 2018-07-10 삼성전자주식회사 반도체 장치의 테스트 방법 및 이를 수행하는 테스트 시스템
CN108535624B (zh) * 2017-03-06 2020-08-07 中芯国际集成电路制造(上海)有限公司 一种集成电路芯片及其保护方法、装置
EP3432014A1 (de) * 2017-07-19 2019-01-23 Siemens Aktiengesellschaft Verfahren und system zur prädiktiven wartung von integrierten schaltungen
CN107727061B (zh) * 2017-09-27 2021-03-09 武汉霸云创新科技有限公司 一种自主气象改正的光电测距系统及方法
JP6962795B2 (ja) * 2017-11-22 2021-11-05 ルネサスエレクトロニクス株式会社 半導体装置および半導体システム
CN112526319B (zh) * 2020-11-25 2022-11-22 海光信息技术股份有限公司 芯片测试方法、装置、处理器芯片及服务器
CN116953466B (zh) * 2023-09-21 2023-12-01 江苏摩派半导体有限公司 半导体器件环境可靠性测试方法和系统
CN120801974B (zh) * 2025-07-16 2026-04-24 深圳市美浦森半导体有限公司 基于数据驱动的功率半导体故障预警方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07191095A (ja) * 1993-10-18 1995-07-28 Tektronix Inc タイミング・アナライザ
JPH0961503A (ja) * 1995-08-21 1997-03-07 Advantest Corp 半導体試験装置における試験信号のタイミング校正装置
JPH09292436A (ja) * 1996-04-26 1997-11-11 Matsushita Electric Ind Co Ltd タイミング検証方法
JP2003068865A (ja) 2001-08-30 2003-03-07 Sony Corp 半導体デバイスの自己診断方法および装置
JP2010524101A (ja) 2007-04-10 2010-07-15 インターナショナル・ビジネス・マシーンズ・コーポレーション デジタル・システムの信頼性を監視する方法、及びそのシステム

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795068A (en) * 1996-08-30 1998-08-18 Xilinx, Inc. Method and apparatus for measuring localized temperatures and voltages on integrated circuits
JP3138701B2 (ja) * 1999-03-16 2001-02-26 日本電気アイシーマイコンシステム株式会社 半導体集積回路のテスト方法とその装置
JP2001021609A (ja) * 1999-07-07 2001-01-26 Mitsubishi Electric Corp 半導体集積回路の検査方法
JP2002009238A (ja) * 2000-06-19 2002-01-11 Matsushita Electric Ind Co Ltd スキャンパス設計方法
NZ530434A (en) * 2001-07-02 2005-01-28 Battelle Memorial Institute Intelligent microsensor module
JP3798713B2 (ja) * 2002-03-11 2006-07-19 株式会社東芝 半導体集積回路装置及びそのテスト方法
US6737671B2 (en) * 2002-06-26 2004-05-18 Infineon Technologies Richmond, Lp Current measurement circuit and method for voltage regulated semiconductor integrated circuit devices
JP3940718B2 (ja) * 2003-10-30 2007-07-04 株式会社東芝 試験装置、良否判定基準設定装置、試験方法及び試験プログラム
JP2005172549A (ja) * 2003-12-10 2005-06-30 Matsushita Electric Ind Co Ltd 半導体集積回路の検証方法及びテストパターンの作成方法
US6900650B1 (en) 2004-03-01 2005-05-31 Transmeta Corporation System and method for controlling temperature during burn-in
US7151389B2 (en) * 2004-03-05 2006-12-19 Qualitau, Inc. Dual channel source measurement unit for semiconductor device testing
JP4367225B2 (ja) * 2004-05-11 2009-11-18 ソニー株式会社 半導体集積回路
JP4198644B2 (ja) * 2004-06-21 2008-12-17 富士通マイクロエレクトロニクス株式会社 半導体集積回路
US7338817B2 (en) * 2005-03-31 2008-03-04 Intel Corporation Body bias compensation for aged transistors
CN101313226B (zh) * 2005-12-30 2013-02-13 英特尔公司 半导体器件的寿命的动态估算方法和设备
TW200801550A (en) * 2006-01-06 2008-01-01 Koninkl Philips Electronics Nv IC testing methods and apparatus
CN101078997A (zh) * 2006-04-18 2007-11-28 松下电器产业株式会社 半导体集成电路系统、半导体集成电路、操作系统和半导体集成电路的控制
US7480588B1 (en) * 2006-04-19 2009-01-20 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
WO2008000858A1 (es) * 2006-06-30 2008-01-03 Intel Corporation Estimación de la potencia de fugas
US20080035921A1 (en) * 2006-08-11 2008-02-14 Christopher Gonzalez Method and circuit for detecting and compensating for a degradation of a semiconductor device
JP2008066536A (ja) * 2006-09-07 2008-03-21 Toshiba Corp 半導体集積回路
WO2008038546A1 (en) * 2006-09-26 2008-04-03 Panasonic Corporation Semiconductor inspecting apparatus and semiconductor integrated circuit
JP4439533B2 (ja) * 2007-03-27 2010-03-24 株式会社東芝 負荷算定装置および負荷算定方法
JP4491002B2 (ja) * 2007-08-31 2010-06-30 株式会社東芝 半導体集積回路装置
US7668682B2 (en) * 2007-10-25 2010-02-23 International Business Machines Corporation Method and circuit for detecting and compensating for a degradation of a semiconductor device
US8183910B2 (en) * 2008-11-17 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit and method for a digital process monitor
US8081003B2 (en) * 2009-02-02 2011-12-20 Infineon Technologies Ag Circuit arrangement with a test circuit and a reference circuit and corresponding method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07191095A (ja) * 1993-10-18 1995-07-28 Tektronix Inc タイミング・アナライザ
JPH0961503A (ja) * 1995-08-21 1997-03-07 Advantest Corp 半導体試験装置における試験信号のタイミング校正装置
JPH09292436A (ja) * 1996-04-26 1997-11-11 Matsushita Electric Ind Co Ltd タイミング検証方法
JP2003068865A (ja) 2001-08-30 2003-03-07 Sony Corp 半導体デバイスの自己診断方法および装置
JP2010524101A (ja) 2007-04-10 2010-07-15 インターナショナル・ビジネス・マシーンズ・コーポレーション デジタル・システムの信頼性を監視する方法、及びそのシステム

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
O. KHAN ET AL.: "A Self-Adaptive System Architecture to Address transistor Aging", PROC. DESIGN AUTOMATION AND TEST IN EUROPE, 2009, pages 81 - 86, XP032317470, DOI: doi:10.1109/DATE.2009.5090637
SATO ET AL.: "A Survey of Approaches for High Field Reliability", REAJ, vol. 31, no. 7, pages 514 - 519
See also references of EP2549283A4
T. VO ET AL.: "Design for Board and System Level Structure Test and Diagnosis", PROC. INTL. TEST CONF., 2006, pages 1 - 10
Y. LI ET AL.: "CASP: Concurrent Autonomous Chip Self-Test Using Stored Test Patterns", PROC. DESIGN AUTOMATION AND TEST IN EUROPE, 2008, pages 885 - 890, XP031241898
Y. SATO ET AL.: "A Circuit Failure Prediction Mechanism (DART) for High Field Reliability", THE 8TH IEEE INTERNATIONAL CONFERENCE ON ASIC, 2009, pages 581 - 584, XP031578952

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019502935A (ja) * 2016-01-08 2019-01-31 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 計測システムのための基準回路
US10527503B2 (en) 2016-01-08 2020-01-07 Apple Inc. Reference circuit for metrology system
US11022503B2 (en) 2016-01-08 2021-06-01 Apple Inc. Reference circuit for metrology system
JP2019505997A (ja) * 2016-01-21 2019-02-28 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 電圧低下のデジタル検出及び制御のための方法並びに装置
JP2017135131A (ja) * 2016-01-25 2017-08-03 日立オートモティブシステムズ株式会社 集積回路

Also Published As

Publication number Publication date
EP2549283A1 (en) 2013-01-23
KR20130054248A (ko) 2013-05-24
JP5737524B2 (ja) 2015-06-17
TW201140308A (en) 2011-11-16
CN102812373B (zh) 2014-12-10
JPWO2011115038A1 (ja) 2013-06-27
US20130013247A1 (en) 2013-01-10
EP2549283A4 (en) 2017-06-21
US9316684B2 (en) 2016-04-19
KR101746892B1 (ko) 2017-06-14
CN102812373A (zh) 2012-12-05

Similar Documents

Publication Publication Date Title
JP5737524B2 (ja) 半導体装置、検知方法及びプログラム
CN111837045B (zh) 集成电路工作负载、温度和/或亚阈值泄漏传感器
CN101669037B (zh) 监视数字系统的可靠性
JP5382126B2 (ja) 経年劣化診断装置、経年劣化診断方法
TWI550288B (zh) 用於決定電路之預定物理性質之變化的設備及方法
JP5476995B2 (ja) 半導体装置の解析方法及び調整方法と半導体システム
US7668682B2 (en) Method and circuit for detecting and compensating for a degradation of a semiconductor device
US20160154055A1 (en) On-die system for monitoring and predicting performance
US8935143B2 (en) Semiconductor sensor reliability
US10288496B1 (en) Ring oscillator for temperature or voltage sensing
JP5843358B2 (ja) 半導体集積回路のテストパターン生成方法、プログラム、およびコンピュータ読み取り可能な記録媒体
Xue et al. A one-pass test-selection method for maximizing test coverage
Zandian et al. Wearmon: Reliability monitoring using adaptive critical path testing
KR20260030941A (ko) 예측 장치, 검사 시스템, 예측 방법 및 예측 프로그램
US20230168295A1 (en) Circuits and techniques for predicting end of life based on in situ monitors and limit values defined for the in situ monitors
JP6469598B2 (ja) 集積回路
Wunderlich et al. Test Aspects of System Health State Monitoring
JP4705493B2 (ja) 半導体集積回路
RU2397504C1 (ru) Способ диагностического неразрушающего контроля (днк) программируемых логических интегральных схем иностранного производства (плис ип)
Chung et al. Defect Diagnosis via Segment Delay Learning
JPWO2009066764A1 (ja) 半導体集積回路装置及びそのテスト方法
JP2006250863A (ja) 半導体試験方法及び半導体装置
JP2012154809A (ja) モニタリング装置及びモニタリングシステム

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180014113.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11756223

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13635057

Country of ref document: US

Ref document number: 2012505659

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20127026491

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2011756223

Country of ref document: EP