JPH0961503A - 半導体試験装置における試験信号のタイミング校正装置 - Google Patents
半導体試験装置における試験信号のタイミング校正装置Info
- Publication number
- JPH0961503A JPH0961503A JP7234686A JP23468695A JPH0961503A JP H0961503 A JPH0961503 A JP H0961503A JP 7234686 A JP7234686 A JP 7234686A JP 23468695 A JP23468695 A JP 23468695A JP H0961503 A JPH0961503 A JP H0961503A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- timing
- temperature
- temperature change
- calibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000005259 measurement Methods 0.000 claims abstract description 8
- 230000010355 oscillation Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 3
- 230000007613 environmental effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 2
- 238000009529 body temperature measurement Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体試験装置の試験信号のタイ
ミング校正において、試験信号が多ピンに出力される場
合でも、温度変化により発生するピン間の位相誤差を、
校正するピン毎に基準ピンに対して温度による位相の遅
れを補正することにより、試験信号のピン間の位相誤差
が発生しない校正がおこなえるようにすることを目的と
する。 【構成】 半導体試験装置の内部温度の変化を検出する
システムループと、システムのタイミング校正用のルー
プとで、システムループによる微小温度変化に対するタ
イミング校正用ループの位相の微小変化から温度補正係
数をもとめて、各ピンの基準位相値の校正を行うときに
温度変化分の位相遅れを位相の補正値として差し引く構
成手段とする。
ミング校正において、試験信号が多ピンに出力される場
合でも、温度変化により発生するピン間の位相誤差を、
校正するピン毎に基準ピンに対して温度による位相の遅
れを補正することにより、試験信号のピン間の位相誤差
が発生しない校正がおこなえるようにすることを目的と
する。 【構成】 半導体試験装置の内部温度の変化を検出する
システムループと、システムのタイミング校正用のルー
プとで、システムループによる微小温度変化に対するタ
イミング校正用ループの位相の微小変化から温度補正係
数をもとめて、各ピンの基準位相値の校正を行うときに
温度変化分の位相遅れを位相の補正値として差し引く構
成手段とする。
Description
【０００１】
【産業上の利用分野】本発明は、複数のピンに出力する
試験信号の位相値を順次校正する際に、温度変化により
試験信号のピン間に発生する位相のズレを補正する半導
体試験装置における試験信号のタイミング校正装置に関
する。
試験信号の位相値を順次校正する際に、温度変化により
試験信号のピン間に発生する位相のズレを補正する半導
体試験装置における試験信号のタイミング校正装置に関
する。
【０００２】
【従来の技術】タイミング校正装置の構成は、図８に示
すように、タイミングジェネレータ１（ＴＧ；Timing G
enerator）と波形整形器２（ＦＣ：Format Cotrol)と、
パターンジェネレータ５０（ＰＧ：Pattern Generator)
と、可変遅延器３と、ドライバ４（Driver）とマルチプ
レクサ５とで構成している。
すように、タイミングジェネレータ１（ＴＧ；Timing G
enerator）と波形整形器２（ＦＣ：Format Cotrol)と、
パターンジェネレータ５０（ＰＧ：Pattern Generator)
と、可変遅延器３と、ドライバ４（Driver）とマルチプ
レクサ５とで構成している。
【０００３】タイミングジェネレータ１は、試験周期や
試験信号の基準タイミング信号発生装置である。波形整
形器２はパターンジェネレータ５０からのパターンデー
タを受けて、タイミングジェネレータ１で発生した基準
タイミング信号で所望の試験パターン波形に整形する。
可変遅延器３は、波形整形器２からドライバ出力端子迄
で生じる伝搬遅延のズレを補正する微調整遅延素子であ
って、各ドライバ４の出力端での各ピン間のスキュー(
skew) をゼロに調整するものである。
試験信号の基準タイミング信号発生装置である。波形整
形器２はパターンジェネレータ５０からのパターンデー
タを受けて、タイミングジェネレータ１で発生した基準
タイミング信号で所望の試験パターン波形に整形する。
可変遅延器３は、波形整形器２からドライバ出力端子迄
で生じる伝搬遅延のズレを補正する微調整遅延素子であ
って、各ドライバ４の出力端での各ピン間のスキュー(
skew) をゼロに調整するものである。
【０００４】半導体試験装置において、被試験デバイス
の複数のピン端子に対応して試験信号のチャンネルは複
数あり、同一のタイミング設定によって複数のピンから
出力される試験信号の位相が一致するように校正（キャ
リブレーション）をおこなっている。この為、半導体試
験装置内の温度を測定検出して、温度が規定以上に変化
したときに自動的に校正を実施している。
の複数のピン端子に対応して試験信号のチャンネルは複
数あり、同一のタイミング設定によって複数のピンから
出力される試験信号の位相が一致するように校正（キャ
リブレーション）をおこなっている。この為、半導体試
験装置内の温度を測定検出して、温度が規定以上に変化
したときに自動的に校正を実施している。
【０００５】この内部の温度測定は、タイミングジェネ
レータ１内のゲートの伝搬遅延の変化を温度センサとし
て使用する。すなわち、タイミングジェネレータ１内に
あるスイッチ２２をＳ側に切り換えてシステムループを
形成させ、そのシステムループ発振によるループ周波数
ｆsysをカウンタ３２で計数し、前回校正時の値との変
化分を温度変化量として求める。
レータ１内のゲートの伝搬遅延の変化を温度センサとし
て使用する。すなわち、タイミングジェネレータ１内に
あるスイッチ２２をＳ側に切り換えてシステムループを
形成させ、そのシステムループ発振によるループ周波数
ｆsysをカウンタ３２で計数し、前回校正時の値との変
化分を温度変化量として求める。
【０００６】次にピン間スキューの調整は、タイミング
ジェネレータ１内のスイッチ２２をＴ側に切り換えて、
各ピンの出力信号をマルチプレクサ５で順次選択し、発
振ループを形成し、このループ周波数ｆdutをカウンタ
３２で計数し、基準との差分を演算回路３４で演算し、
この差分をＤ／Ａコンバータ３６でアナログ電圧に変換
し、対応する可変遅延器３を調整することで、各ピンの
スキューをなくする様に校正をしている。
ジェネレータ１内のスイッチ２２をＴ側に切り換えて、
各ピンの出力信号をマルチプレクサ５で順次選択し、発
振ループを形成し、このループ周波数ｆdutをカウンタ
３２で計数し、基準との差分を演算回路３４で演算し、
この差分をＤ／Ａコンバータ３６でアナログ電圧に変換
し、対応する可変遅延器３を調整することで、各ピンの
スキューをなくする様に校正をしている。
【０００７】しかし、被試験デバイスの多ピン化に対応
して、半導体試験装置のピン出力は数百から千以上にも
及ぶ。この為、図５に示す校正中の温度変化例のよう
に、各ピンを順次校正している間も半導体試験装置内の
温度が少しづつ変化する。この結果、各ピンの校正時は
それぞれ異なった温度状態で校正をおこなうことにな
る。この場合、図６に示す校正中の温度変化による基準
位相からのズレのように、先に校正したピンと後で校正
したピンに伝搬遅延(Tpd) の違いを生じてくることにな
る。図７は、これによるピン間のスキューエラーを示す
図である。
して、半導体試験装置のピン出力は数百から千以上にも
及ぶ。この為、図５に示す校正中の温度変化例のよう
に、各ピンを順次校正している間も半導体試験装置内の
温度が少しづつ変化する。この結果、各ピンの校正時は
それぞれ異なった温度状態で校正をおこなうことにな
る。この場合、図６に示す校正中の温度変化による基準
位相からのズレのように、先に校正したピンと後で校正
したピンに伝搬遅延(Tpd) の違いを生じてくることにな
る。図７は、これによるピン間のスキューエラーを示す
図である。
【０００８】半導体試験装置を構成する、タイミングジ
ェネレータ１、波形整形器２、可変遅延器３、ドライバ
４は、それぞれ順次ピン１〜ピンｎ迄の校正実施時の装
置温度が異なっているので、各ピン間スキューを正しく
校正出来ないことになる。従って、全ピンの位相の校正
が終了した直後においても校正期間中の温度差によるス
キュー誤差を生じてしまう。
ェネレータ１、波形整形器２、可変遅延器３、ドライバ
４は、それぞれ順次ピン１〜ピンｎ迄の校正実施時の装
置温度が異なっているので、各ピン間スキューを正しく
校正出来ないことになる。従って、全ピンの位相の校正
が終了した直後においても校正期間中の温度差によるス
キュー誤差を生じてしまう。
【０００９】
【発明が解決しようとする課題】上記説明のように、各
ピンの位相調整をしているときの温度が変化する場合に
おいては、各ピンごとに異なる温度で調整されることに
なるので、ピン間に位相誤差が発生してしまい実用上の
不便があった。そこで、本発明が解決しようとする課題
は、タイミング校正中の装置内温度変化を検出して、校
正ピン毎にピン間のスキュー誤差が発生しない校正装置
にすることを目的とする。
ピンの位相調整をしているときの温度が変化する場合に
おいては、各ピンごとに異なる温度で調整されることに
なるので、ピン間に位相誤差が発生してしまい実用上の
不便があった。そこで、本発明が解決しようとする課題
は、タイミング校正中の装置内温度変化を検出して、校
正ピン毎にピン間のスキュー誤差が発生しない校正装置
にすることを目的とする。
【００１０】
【課題を解決する為の手段】上記課題を解決するため
に、本発明の構成では、 予め、複数試験信号個々の式
１に示す温度補正係数Ｋを求め、このデータを格納保存
する記憶手段を設け、校正実施中の温度変化を検出す
る、例えばシステムループ周波数ｆsysによる温度変化
検出手段を設け、 各ピン校正実施の都度、前記温度変
化検出手段による装置内温度変化を検出し、前記記憶手
段（メモリ４０）から対応するピンの温度補正係数Ｋを
受けて、温度変化の補正量を算出して補正し、これをタ
イミング遅延調整手段（可変遅延器３）に与えて各ピン
のタイミングを校正する制御手段を設ける構成手段にす
る。これにより、デバイスへ供給する複数試験信号のタ
イミング校正において、タイミング校正中の装置内温度
変化によるピン間スキューの誤差が発生しない校正装置
を実現できる。
に、本発明の構成では、 予め、複数試験信号個々の式
１に示す温度補正係数Ｋを求め、このデータを格納保存
する記憶手段を設け、校正実施中の温度変化を検出す
る、例えばシステムループ周波数ｆsysによる温度変化
検出手段を設け、 各ピン校正実施の都度、前記温度変
化検出手段による装置内温度変化を検出し、前記記憶手
段（メモリ４０）から対応するピンの温度補正係数Ｋを
受けて、温度変化の補正量を算出して補正し、これをタ
イミング遅延調整手段（可変遅延器３）に与えて各ピン
のタイミングを校正する制御手段を設ける構成手段にす
る。これにより、デバイスへ供給する複数試験信号のタ
イミング校正において、タイミング校正中の装置内温度
変化によるピン間スキューの誤差が発生しない校正装置
を実現できる。
【００１１】このように、本発明では、半導体試験装置
の内部温度の変化を検出するシステムループと、システ
ムのタイミング校正用のループとで、システムループに
よる微小温度変化に対するタイミング校正用ループの位
相の微小変化から温度補正係数をもとめて、各ピンの位
相の基準値に調整する校正を行うときに、位相の補正と
して温度変化分の位相遅れを差し引く構成手段にする。
の内部温度の変化を検出するシステムループと、システ
ムのタイミング校正用のループとで、システムループに
よる微小温度変化に対するタイミング校正用ループの位
相の微小変化から温度補正係数をもとめて、各ピンの位
相の基準値に調整する校正を行うときに、位相の補正と
して温度変化分の位相遅れを差し引く構成手段にする。
【００１２】上記記憶手段即ちメモリ４０としては、各
ピンの温度補正係数Ｋを格納容量を有する不揮発性メモ
リあるいは外部記憶媒体がある。また上記温度変化検出
手段としては、タイミングジェネレータ１内のゲートの
伝搬遅延の温度依存性を利用したループ発振周波数ｆsy
sにより温度変化検出手段、あるいはサーミスタ、熱電
対、温度センサＩＣによる温度変化検出手段がある。ま
た制御手段としては、最初に、あるピンを基準ピンと
し、この基準タイミング測定時の温度変化検出手段で得
た値を基準温度点の値とし、次に、各ピンのタイミング
校正は、各タイミング測定毎に温度変化検出手段で温度
値を得て、基準温度点の値との差分を算出し、この差分
値と記憶手段即ちメモリ４０から対応ピンの温度補正係
数Ｋを乗じた補正値を、各ピンのタイミング測定値から
指し引いた値となるように対応するピンの可変遅延器３
を制御する手段がある。またタイミング遅延調整手段と
しては、波形整形器２から各ピン出力端迄の経路に有す
る可変遅延素子（例えば可変遅延器３）であり、Ｄ／Ａ
３６によるアナログ電圧で遅延調整可能なものや、デジ
タルデータの設定で遅延調整可能なものがある。
ピンの温度補正係数Ｋを格納容量を有する不揮発性メモ
リあるいは外部記憶媒体がある。また上記温度変化検出
手段としては、タイミングジェネレータ１内のゲートの
伝搬遅延の温度依存性を利用したループ発振周波数ｆsy
sにより温度変化検出手段、あるいはサーミスタ、熱電
対、温度センサＩＣによる温度変化検出手段がある。ま
た制御手段としては、最初に、あるピンを基準ピンと
し、この基準タイミング測定時の温度変化検出手段で得
た値を基準温度点の値とし、次に、各ピンのタイミング
校正は、各タイミング測定毎に温度変化検出手段で温度
値を得て、基準温度点の値との差分を算出し、この差分
値と記憶手段即ちメモリ４０から対応ピンの温度補正係
数Ｋを乗じた補正値を、各ピンのタイミング測定値から
指し引いた値となるように対応するピンの可変遅延器３
を制御する手段がある。またタイミング遅延調整手段と
しては、波形整形器２から各ピン出力端迄の経路に有す
る可変遅延素子（例えば可変遅延器３）であり、Ｄ／Ａ
３６によるアナログ電圧で遅延調整可能なものや、デジ
タルデータの設定で遅延調整可能なものがある。
【００１３】
【実施例】本発明では、図１のタイミング校正装置の構
成図に示すように、従来の構成に温度補正係数を記憶す
るメモリ４０を追加し、これに対応する演算回路３４と
した構成で成る。本発明の校正の為には、予めタイミン
グ校正用ループにより各ピン毎の温度補正係数Ｋをもと
めてメモリ４０に記億させておく。すなわち半導体試験
装置の内部温度を変化をさせ、このときのシステムルー
プ周波数ｆsysの微小変化Δｆsysと、各ピンのタイミン
グ校正用ループ周波数ｆdutの微小変化Δｆdutをそれぞ
れ測定する。これから各ピンの温度補正係数Ｋを下式に
より求め、この係数値をメモリ４０に格納しておく。 温度補正係数Ｋ＝Δｆdut ／Δｆsys .....式１ この温度補正係数Ｋは、図２のシステムループの伝播遅
延の変化特性例に示すように、通常の温度範囲において
は、ほぼ直線的な傾きであるから、この温度補正係数Ｋ
は一定値と見なして良い。
成図に示すように、従来の構成に温度補正係数を記憶す
るメモリ４０を追加し、これに対応する演算回路３４と
した構成で成る。本発明の校正の為には、予めタイミン
グ校正用ループにより各ピン毎の温度補正係数Ｋをもと
めてメモリ４０に記億させておく。すなわち半導体試験
装置の内部温度を変化をさせ、このときのシステムルー
プ周波数ｆsysの微小変化Δｆsysと、各ピンのタイミン
グ校正用ループ周波数ｆdutの微小変化Δｆdutをそれぞ
れ測定する。これから各ピンの温度補正係数Ｋを下式に
より求め、この係数値をメモリ４０に格納しておく。 温度補正係数Ｋ＝Δｆdut ／Δｆsys .....式１ この温度補正係数Ｋは、図２のシステムループの伝播遅
延の変化特性例に示すように、通常の温度範囲において
は、ほぼ直線的な傾きであるから、この温度補正係数Ｋ
は一定値と見なして良い。
【００１４】次に、校正実施の手順を説明する。図３に
示すように最初の校正ピン１を基準ピンとする。基準温
度点の値として、この基準ピンのシステムループ周波数
値ｆsysrefを測定し、これを基準温度点の値とし、又、
このときのピン１のタイミング校正用ループ周波数値ｆ
dutrefを測定して基準とする。ｆsysnを各ピン校正時点
でのループ周波数測定値とし、ｆdutnを各ピンのタイミ
ング校正用ループ周波数測定値とし、更に、ΔＴnを各
ピン２〜ｎと基準ピンとの温度差補正分ΔＴとし、Ｋn
を上記式１で求めたメモリ４０に格納されている各ピン
の温度補正係数Ｋとすると、各ピンの校正値ｆdutnは、 ｆdutn＝ｆdutref−ΔＴn×Ｋn .....式２ で与えられ、各ピン校正時の温度差補正分ΔＴnは、 ΔＴn＝ｆsysref−ｆsysn .....式３ で与えられる。この温度差補正分ΔＴnにより、基準ピ
ン測定時点と各ピン校正時点との環境温度変化量を補正
でき、校正中の温度変化による各ピン間のスキューエラ
ーの発生要因を相殺したタイミング調整が実現できるこ
ととなる。
示すように最初の校正ピン１を基準ピンとする。基準温
度点の値として、この基準ピンのシステムループ周波数
値ｆsysrefを測定し、これを基準温度点の値とし、又、
このときのピン１のタイミング校正用ループ周波数値ｆ
dutrefを測定して基準とする。ｆsysnを各ピン校正時点
でのループ周波数測定値とし、ｆdutnを各ピンのタイミ
ング校正用ループ周波数測定値とし、更に、ΔＴnを各
ピン２〜ｎと基準ピンとの温度差補正分ΔＴとし、Ｋn
を上記式１で求めたメモリ４０に格納されている各ピン
の温度補正係数Ｋとすると、各ピンの校正値ｆdutnは、 ｆdutn＝ｆdutref−ΔＴn×Ｋn .....式２ で与えられ、各ピン校正時の温度差補正分ΔＴnは、 ΔＴn＝ｆsysref−ｆsysn .....式３ で与えられる。この温度差補正分ΔＴnにより、基準ピ
ン測定時点と各ピン校正時点との環境温度変化量を補正
でき、校正中の温度変化による各ピン間のスキューエラ
ーの発生要因を相殺したタイミング調整が実現できるこ
ととなる。
【００１５】上記実施例の説明では、装置内の環境温度
測定手段として、タイミングジェネレータ１内のゲート
の伝搬遅延の変化を温度センサとし、スイッチ２２をＳ
側に切り換えてシステムループ発振周波数ｆsysを利用
する場合で説明していたが、所望により、他の温度セン
サ（サーミスタ、熱電対、温度センサＩＣ等）に置き換
え、これを受けて対応する温度補正係数Ｋを求めてメモ
リ４０に格納しておき、校正実施時に、この温度センサ
に対応した各ピン校正時の温度差補正分ΔＴnを算出す
る手段としても良く、同様にして実施可能である。
測定手段として、タイミングジェネレータ１内のゲート
の伝搬遅延の変化を温度センサとし、スイッチ２２をＳ
側に切り換えてシステムループ発振周波数ｆsysを利用
する場合で説明していたが、所望により、他の温度セン
サ（サーミスタ、熱電対、温度センサＩＣ等）に置き換
え、これを受けて対応する温度補正係数Ｋを求めてメモ
リ４０に格納しておき、校正実施時に、この温度センサ
に対応した各ピン校正時の温度差補正分ΔＴnを算出す
る手段としても良く、同様にして実施可能である。
【００１６】上記実施例の説明では、複数ドライバ４を
例とした説明であったが、図には示されていないが、タ
イミング調整が要求されるコンパレータ側においても同
様の校正手段を用いてタイミング調整を実施しても良
い。
例とした説明であったが、図には示されていないが、タ
イミング調整が要求されるコンパレータ側においても同
様の校正手段を用いてタイミング調整を実施しても良
い。
【００１７】
【発明の効果】本発明は、以上説明したように構成され
ているので、下記に記載されるような効果を奏する。半
導体試験装置において、被試験デバイスのピン数が多い
場合に、そのピン毎のループで試験信号の位相を校正す
る場合に時間がかかり、システムの温度がその間に変化
した場合でも、各ピン毎に温度の変化に対する位相の補
正を行っているので、図４に示すように出力信号の同一
タイミングでの温度の影響による位相誤差を無くすこと
ができる。
ているので、下記に記載されるような効果を奏する。半
導体試験装置において、被試験デバイスのピン数が多い
場合に、そのピン毎のループで試験信号の位相を校正す
る場合に時間がかかり、システムの温度がその間に変化
した場合でも、各ピン毎に温度の変化に対する位相の補
正を行っているので、図４に示すように出力信号の同一
タイミングでの温度の影響による位相誤差を無くすこと
ができる。
【００１８】
【図１】本発明のタイミング校正装置構成図である。
【図２】本発明の各ピンを校正するときのシステムルー
プの伝播遅延の変化特性例である。
プの伝播遅延の変化特性例である。
【図３】本発明の各ピンを校正するときの補正位相値で
ある。
ある。
【図４】本発明の温度変化による位相補正を行った場合
と行わなかった場合のスキューエラー特性図例である。
と行わなかった場合のスキューエラー特性図例である。
【図５】校正期間中における装置内温度上昇特性図の一
例である。
例である。
【図６】従来の各ピンを校正中の温度変化による基準位
相からのズレを説明する図である。
相からのズレを説明する図である。
【図７】従来の各ピンを校正後の各ピン間のスキュー誤
差特性の一例である。
差特性の一例である。
【図８】従来のタイミング校正装置構成図である。
１ タイミングジェネレータ（Timing G
enerator） ２ 波形整形器 ３ 可変遅延器 ４ ドライバ（Driver） ５ マルチプレクサ ２２ スイッチ ３２ カウンタ ３４ 演算回路 ３６ Ｄ／Ａコンバータ ４０ メモリ ５０ パターンジェネレータ
enerator） ２ 波形整形器 ３ 可変遅延器 ４ ドライバ（Driver） ５ マルチプレクサ ２２ スイッチ ３２ カウンタ ３４ 演算回路 ３６ Ｄ／Ａコンバータ ４０ メモリ ５０ パターンジェネレータ
Claims (5)
- 【請求項１】 デバイスへ供給する複数試験信号のタイ
ミング校正において、 予め、複数試験信号個々の温度補正係数Ｋを求め、この
データを格納保存する記憶手段を設け、 校正実施中の温度変化を検出する温度変化検出手段を設
け、 各ピン校正実施の都度、前記温度変化検出手段による装
置内温度変化を検出し、前記記憶手段から対応するピン
の温度補正係数Ｋを受けて、温度変化の補正量を算出し
て補正し、これをタイミング遅延調整手段に与えて各ピ
ンのタイミングを校正する制御手段を設け、 以上を具備していることを特徴とした半導体試験装置に
おける試験信号のタイミング校正装置。 - 【請求項２】 請求項１記載の記憶手段は、 各ピンの温度補正係数Ｋを格納容量を有する不揮発性メ
モリあるいは外部記憶媒体とした半導体試験装置におけ
る試験信号のタイミング校正装置。 - 【請求項３】 請求項１記載の温度変化検出手段は、 タイミングジェネレータ内のゲートの伝搬遅延の温度依
存性を利用したループ発振周波数により温度変化検出手
段、あるいはサーミスタ、熱電対、温度センサＩＣによ
る温度変化検出手段とした半導体試験装置における試験
信号のタイミング校正装置。 - 【請求項４】 請求項１記載の制御手段は、 最初に、あるピンを基準ピンとし、この基準タイミング
測定時の温度変化検出手段で得た値を基準温度点の値と
し、次に、各ピンのタイミング校正は、各タイミング測
定毎に温度変化検出手段で温度値を得て、基準温度点の
値との差分を算出し、この差分値と記憶手段から対応ピ
ンの温度補正係数Ｋを乗じた補正値を、各ピンのタイミ
ング測定値から指し引いた値となるように対応するピン
の可変遅延器３を制御する手段とした半導体試験装置に
おける試験信号のタイミング校正装置。 - 【請求項５】 請求項１記載のタイミング遅延調整手段
は、 波形整形器（２）から各ピン出力端迄の経路に有する可
変遅延素子とする半導体試験装置における試験信号のタ
イミング校正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7234686A JPH0961503A (ja) | 1995-08-21 | 1995-08-21 | 半導体試験装置における試験信号のタイミング校正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7234686A JPH0961503A (ja) | 1995-08-21 | 1995-08-21 | 半導体試験装置における試験信号のタイミング校正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0961503A true JPH0961503A (ja) | 1997-03-07 |
Family
ID=16974852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7234686A Pending JPH0961503A (ja) | 1995-08-21 | 1995-08-21 | 半導体試験装置における試験信号のタイミング校正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0961503A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053914A (ja) * | 2006-08-23 | 2008-03-06 | Advantest Corp | 遅延回路、試験装置、プログラム、半導体チップ、イニシャライズ方法、および、イニシャライズ回路 |
| WO2011115038A1 (ja) * | 2010-03-15 | 2011-09-22 | 国立大学法人 九州工業大学 | 半導体装置、検知方法及びプログラム |
-
1995
- 1995-08-21 JP JP7234686A patent/JPH0961503A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053914A (ja) * | 2006-08-23 | 2008-03-06 | Advantest Corp | 遅延回路、試験装置、プログラム、半導体チップ、イニシャライズ方法、および、イニシャライズ回路 |
| WO2011115038A1 (ja) * | 2010-03-15 | 2011-09-22 | 国立大学法人 九州工業大学 | 半導体装置、検知方法及びプログラム |
| CN102812373A (zh) * | 2010-03-15 | 2012-12-05 | 国立大学法人九州工业大学 | 半导体装置、检测方法及程序 |
| JP5737524B2 (ja) * | 2010-03-15 | 2015-06-17 | 国立大学法人九州工業大学 | 半導体装置、検知方法及びプログラム |
| US9316684B2 (en) | 2010-03-15 | 2016-04-19 | Kyushu Institute Of Technology | Semiconductor device, detection method and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960008338A (ko) | 반도체 시험 장치의 측정 신호의 타이밍 교정 방법 및 그 회로 | |
| US4210024A (en) | Temperature measurement apparatus | |
| US9423460B2 (en) | Systems and methods mitigating temperature dependence of circuitry in electronic devices | |
| US7782064B2 (en) | Test apparatus and test module | |
| JP2000009792A (ja) | テストバーンインシステム、及びテストバーンインシステム校正方法 | |
| JPH0961503A (ja) | 半導体試験装置における試験信号のタイミング校正装置 | |
| JPH09285105A (ja) | 半導体スイッチング素子の直列多重化時の電圧分担バランス確保方法 | |
| JP3456525B2 (ja) | 遅延時間調整方法及び遅延時間調整回路 | |
| JPH1172538A (ja) | Ｉｃ試験装置、ｉｃ試験装置における測定方法及び記憶媒体 | |
| JP2895930B2 (ja) | Ｉｃ試験装置のタイミング校正方法 | |
| JPH08226957A (ja) | 半導体試験装置のタイミング補正装置 | |
| JP4162810B2 (ja) | 半導体デバイス試験装置のタイミング位相校正方法・装置 | |
| JP2813188B2 (ja) | Ｉｃ試験装置 | |
| JP4249831B2 (ja) | タイミング校正方法、タイミング校正装置及びこのタイミング校正装置を備えたｉｃ試験装置 | |
| JPS625367B2 (ja) | ||
| JP3279622B2 (ja) | ディレイラインの特性校正方法およびタイムインターバル測定方法 | |
| JP2000206212A (ja) | 半導体試験方法および半導体試験装置 | |
| JPH077015B2 (ja) | 傾斜波形発生器用自動校正装置 | |
| JP2594428Y2 (ja) | 信号の時間ずれ較正装置 | |
| JPH03186010A (ja) | 遅延回路の校正方法および装置 | |
| JPH09325174A (ja) | 半導体検査装置 | |
| JPH06148280A (ja) | タイミングスキュー調整機構 | |
| JPS5829469B2 (ja) | ヘンカリツソクテイソウチ | |
| JPH0568128U (ja) | 可変遅延回路 | |
| JPH03177110A (ja) | テスト装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030729 |