WO2012014992A1 - 不揮発性半導体メモリ装置及びその製造方法、並びに電荷蓄積膜 - Google Patents

不揮発性半導体メモリ装置及びその製造方法、並びに電荷蓄積膜 Download PDF

Info

Publication number
WO2012014992A1
WO2012014992A1 PCT/JP2011/067309 JP2011067309W WO2012014992A1 WO 2012014992 A1 WO2012014992 A1 WO 2012014992A1 JP 2011067309 W JP2011067309 W JP 2011067309W WO 2012014992 A1 WO2012014992 A1 WO 2012014992A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
memory device
semiconductor memory
silicon nitride
chemical vapor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/067309
Other languages
English (en)
French (fr)
Inventor
秀昭 座間
牧子 高木
清輝 小林
絋章 渡辺
優 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Tokai University Educational System
Original Assignee
Ulvac Inc
Tokai University Educational System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc, Tokai University Educational System filed Critical Ulvac Inc
Priority to US13/698,903 priority Critical patent/US20130113034A1/en
Priority to JP2012526555A priority patent/JPWO2012014992A1/ja
Priority to KR1020137003171A priority patent/KR20130044316A/ko
Publication of WO2012014992A1 publication Critical patent/WO2012014992A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6316—Formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6338—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Definitions

  • the present invention relates to a nonvolatile semiconductor memory device, a manufacturing method thereof, and a charge storage film, and more particularly to a nonvolatile semiconductor memory device having a MONOS structure or a SONOS structure, a manufacturing method thereof, and a charge storage film of the memory device.
  • a nonvolatile semiconductor memory device such as a flash memory has been developed and widely used as a storage medium.
  • a MONOS (Metal-Oxide-Nitride-Oxide-Silicon) structure (MONOS-type memory cell structure) or a SONOS (Silicon-Silicon-silicon structure) using a silicon nitride film manufactured by LPCVD is used.
  • a memory technology having an Oxide-Nitride-Oxide-Silicon structure (SONOS type memory cell structure) is known (for example, see Patent Document 1).
  • the memory having such a structure does not lose its memory even after the power is turned off, and can perform high-speed writing and reading.
  • the current main force is a floating gate type, and this floating gate functions as a region for accumulating and holding charges.
  • a floating gate for example, a polycrystalline silicon film
  • a tunnel insulating film also referred to as a gate insulating film
  • a control gate electrode is formed on the semiconductor substrate on both sides of the control gate electrode, with a blocking insulating film (for example, a silicon oxide film or an aluminum oxide film) interposed therebetween. Source / drain regions are formed in the substrate.
  • the blocking insulating film has a function of blocking current between the floating gate which is a charge storage film and the control electrode.
  • a silicon nitride film is formed by LPCVD on a tunnel insulating film (for example, a silicon oxide film) provided on a semiconductor substrate.
  • a nonvolatile semiconductor memory device in which a control gate electrode is formed with a blocking insulating film (for example, a silicon oxide film) interposed therebetween, and a source / drain region is formed on a semiconductor substrate on both sides of the control gate electrode. It has been.
  • the source electrode when writing to the memory, the source electrode is usually grounded, a sufficiently high voltage is applied to the gate electrode and the drain electrode, and electrons are directed from the source electrode to the drain electrode.
  • the electrons flowing through the channel portion become thermal electrons having a large momentum, and some of them pass through the tunnel insulating film and accumulate in the floating gate.
  • the gate is closed after sufficient electrons are accumulated in the floating gate, the electrons accumulated in the floating gate can be blocked and held by the tunnel insulating film. That is, the information is stored.
  • erasing information if the gate electrode is grounded and the source electrode is kept at a high potential, electrons are gradually removed from the floating gate and information storage is erased.
  • a charge storage film in the nonvolatile semiconductor memory device having the above-described structure a charge storage film including at least a Si 3 N 4 film and an insulating film containing La and Si provided thereon has been proposed (for example, Patent Documents). 2).
  • This silicon nitride film is manufactured by a normal CVD method, and the charge trap amount is increased by using a charge storage film having such a laminated structure.
  • a silicon nitride film can be produced from SiH 4 gas and NH 3 gas by catalytic chemical vapor deposition (Cat-CVD method) (see, for example, Patent Document 3).
  • the limit of miniaturization is pointed out due to the limit of the charge storage capability of the Si 3 N 4 film. Therefore, improvement of charge accumulation / holding characteristics (charge holding characteristics) of the Si 3 N 4 film is required.
  • the limit of the principle miniaturization of each constituent film is pointed out, and the charge storage capability of the charge storage film is required to be improved.
  • An object of the present invention is to solve the above-mentioned problems of the prior art, and has a charge storage film made of a silicon nitride film having high charge storage / holding characteristics, and can be miniaturized, for example, a MONOS structure
  • Another object of the present invention is to provide a nonvolatile semiconductor memory device having a SONOS structure, a manufacturing method thereof, and the charge storage film.
  • the nonvolatile semiconductor memory device of the present invention includes a tunnel insulating film on a semiconductor substrate, a charge storage film on the tunnel insulating film, a blocking insulating film on the charge storage film, and a control gate electrode on the blocking insulating film And a source / drain region formed in the semiconductor substrate on both sides of the control gate electrode, and the charge storage film is a silicon nitride film produced by catalytic chemical vapor deposition, The ratio N / Si is 1.2 to 1.4.
  • the charge storage amount is increased and the charge retention characteristics are improved. Is achieved.
  • the charge storage / retention characteristics tend to deteriorate, and if it exceeds 1.4, the insulation characteristics tend to deteriorate.
  • the content of hydrogen atoms introduced into the silicon nitride film by catalytic chemical vapor deposition is 5 to 20 at%.
  • the charge storage / retention characteristics tend to deteriorate, and when it exceeds 20 at%, the insulation characteristics tend to deteriorate.
  • N—H bonds introduced into the silicon nitride film by catalytic chemical vapor deposition are 5 ⁇ 10 21 to 5 ⁇ 10 22 bonds / cm 3 .
  • the N—H bond is less than 5 ⁇ 10 21 , the charge storage / retention characteristics tend to deteriorate, and if it exceeds 5 ⁇ 10 22 bonds / cm 3 , the insulation characteristics tend to deteriorate. .
  • the nonvolatile semiconductor memory device of the present invention includes a tunnel insulating film on a semiconductor substrate, a charge storage film on the tunnel insulating film, a blocking insulating film on the charge storage film, and a control gate electrode on the blocking insulating film And a source / drain region formed in the semiconductor substrate on both sides of the control gate electrode, and the charge storage film is a silicon nitride film produced by catalytic chemical vapor deposition,
  • the ratio N / Si is 1.2 to 1.4
  • the content of hydrogen atoms introduced into the silicon nitride film by catalytic chemical vapor deposition is 5 to 20 at%
  • the N—H bond introduced into the film by catalytic chemical vapor deposition is 5 ⁇ 10 21 to 5 ⁇ 10 22 / cm 3 .
  • the silicon nitride film is decomposed by introducing SiH 4 and NH 3 gas into a vacuum chamber, contacting with a heated catalyst, and forming a film on a target heating surface disposed in the vacuum chamber. It is produced by a phase growth method.
  • the silicon nitride film introduces SiH 4 , NH 3 , and H 2 gas into a vacuum chamber, is brought into contact with a heated catalyst, is decomposed, and is formed on a target heating surface disposed in the vacuum chamber. It is produced by catalytic chemical vapor deposition.
  • the silicon nitride film is produced by catalytic chemical vapor deposition at a pressure of less than 100 Pa in a vacuum chamber.
  • the lower limit is the pressure that can usually be achieved.
  • the temperature of the target heating surface is 100 to 500 ° C.
  • the desired silicon nitride film tends to be difficult to obtain.
  • the catalyst is made of a material selected from at least one metal selected from W, Mo, and Ta, and an alloy including at least two of these metals.
  • the heating temperature of the catalyst is 1500 to 2000 ° C.
  • the heating temperature is out of the range, a desired silicon nitride film tends to be difficult to obtain.
  • a method for manufacturing a nonvolatile semiconductor memory device includes a silicon nitride film formed by catalytic chemical vapor deposition on a tunnel insulating film formed on a semiconductor substrate, and formed on the tunnel insulating film, A charge storage film having an element ratio N / Si of 1.2 to 1.4 is formed, a blocking insulating film is formed on the charge storage film, a control gate electrode is formed on the blocking insulating film, and the control Source / drain regions are formed in the semiconductor substrate on both sides of the gate electrode.
  • the content of hydrogen atoms introduced into the silicon nitride film by catalytic chemical vapor deposition is 5 to 20 at%.
  • the number of NH bonds introduced into the silicon nitride film by catalytic chemical vapor deposition is 5 ⁇ 10 21 to 5 ⁇ 10 22 / cm 3.
  • the silicon nitride film is decomposed by introducing SiH 4 and NH 3 gas into a vacuum chamber, contacting with a heated catalyst, and disposed in the vacuum chamber It is produced by a catalytic chemical vapor deposition method in which a film is formed on a heated surface.
  • the silicon nitride film is decomposed by introducing SiH 4 , NH 3 , and H 2 gas into a vacuum chamber and contacting with a heated catalyst, It is produced by a catalytic chemical vapor deposition method in which a film is formed on a target heating surface that is arranged.
  • the silicon nitride film is formed by catalytic chemical vapor deposition at a pressure of less than 100 Pa in a vacuum chamber.
  • the temperature of the target heating surface is 100 to 500 ° C.
  • the catalyst is made of a material selected from at least one metal selected from W, Mo, and Ta and an alloy including at least two of these metals. To do.
  • the heating temperature of the catalyst is 1500 to 2000 ° C.
  • the charge storage film of the present invention is a silicon nitride film produced by a catalytic chemical vapor deposition method and has a constituent element ratio N / Si of 1.2 to 1.4.
  • the silicon nitride film contains 5 to 20 at% of hydrogen atoms introduced by catalytic chemical vapor deposition.
  • the charge storage film is characterized in that the silicon nitride film has 5 ⁇ 10 21 to 5 ⁇ 10 22 bonds / cm 3 of NH bonds introduced by catalytic chemical vapor deposition.
  • the use of a charge storage film made of a silicon nitride film manufactured by catalytic chemical vapor deposition with high charge retention characteristics avoids the limit of miniaturization and advances the integration.
  • the nonvolatile semiconductor memory device for example, a memory device having a MONOS structure or a SONOS structure
  • a memory device having a MONOS structure or a SONOS structure can be provided.
  • 6 is a graph showing the relationship between the N / Si ratio and the midgap voltage (V) in order to study the influence of the N / Si ratio on the memory window (V) in the silicon nitride film obtained in Example 1.
  • 6 is a graph showing the relationship between retention time (seconds) and midgap voltage (V) in order to study the charge retention characteristics of a silicon nitride film produced by catalytic chemical vapor deposition in Example 2.
  • the graph which shows the relationship between retention time (second) and mid gap voltage (V), in order to examine the charge retention characteristic of the silicon nitride film produced by the conventional LPCVD method.
  • the graph which shows the Arrhenius plot which put together the result in Example 2.
  • FIG. Shown by comparing the results of the charge retention characteristics of Example 2 obtained in catalytic chemical vapor deposition of silicon nitride film, LPCVD method using the Si 3 N 4 film and Si 3 N 4 film obtained by PECVD table.
  • the nonvolatile semiconductor memory device includes a tunnel insulating film on a semiconductor substrate, a charge storage film on the tunnel insulating film, and the charge storage film.
  • the silicon nitride film produced by the method has a constituent element ratio N / Si of 1.2 to 1.4 as measured by the method described below, and is introduced into the silicon nitride film by catalytic chemical vapor deposition
  • the hydrogen atom content measured is 5 to 20 at% as measured by the method described below, and the NH bond introduced into the silicon nitride film by catalytic chemical vapor deposition is measured by the method described below.
  • Consists is 5 ⁇ 10 21 ⁇ 5 ⁇ 10 22 / cm 3 or Te.
  • the constituent element ratio N / Si is measured by Rutherford Backscattering Spectroscopy.
  • the sample was irradiated with He + ions with an energy of 480 keV at an angle of 45 degrees with respect to the normal of the sample surface, and the scattered He + ions were detected with a deflection magnetic field energy analyzer at a scattering angle of 90 degrees. .
  • the hydrogen atom content is measured by elastic recoil detection analysis.
  • a method is used in which N + ions with an energy of 480 keV are irradiated to the sample at an angle of 70 degrees with respect to the normal of the sample surface, and the recoiled H + ions are detected with a deflection magnetic field type energy analyzer at a scattering angle of 30 degrees. It was.
  • N—H bonds are measured by Fourier Transform Infrared Spectroscopy. The specific number of bonds is W.W. A. Lanford, M.C. J. et al. Calculation was performed using the conversion factor of Rand's paper (J. Appl. Phys. 49 (1978) 2473).
  • the nonvolatile semiconductor memory device of the present invention has, for example, the MONOS type structure shown in FIG. 1, the tunnel insulating film 12 made of silicon oxide (SiO 2 ) formed on the Si substrate 11, and the tunnel insulating film Formed on the charge storage film 13 made of silicon nitride, a blocking insulating film 14 made of silicon oxide (SiO 2 ) formed on the charge storage film 13, and formed on the blocking insulating film 14.
  • the control gate electrode 15 made of polysilicon or metal and the source region 16 / drain region 17 formed on the Si substrate 11 on both sides of the control gate electrode 15 are provided. A voltage is applied to the control gate electrode 15 It is configured to be able to.
  • the blocking insulating film 14 has a function of blocking current between the floating gate that is the charge storage film 13 and the control gate electrode 15.
  • Information is stored by capturing holes and / or electrons in the charge trapping center in the silicon nitride film as described above.
  • the charge storage film made of the silicon nitride film of the present invention it is possible to cope with high integration and high speed in the nonvolatile semiconductor memory device and also miniaturization.
  • this manufacturing method forms a tunnel insulating film on a semiconductor substrate, and SiH 4 and NH 3 gas are formed on the tunnel insulating film.
  • Gas amount ratio: NH 3 / SiH 4 1 to 500, heated to 1500 to 2000 ° C.
  • a silicon nitride film produced by catalytic chemical vapor deposition which is decomposed by contacting with an alloy, and formed on the target heating surface, with a constituent element ratio N / Si of 1.2 to 1 .4, forming a charge storage film having a content of introduced hydrogen atoms of 5 to 20 at% and introduced NH bonds of 5 ⁇ 10 21 to 5 ⁇ 10 22 / cm 3 , Block on the membrane Grayed insulating film is formed, the forming a control gate electrode on the blocking insulating film, it comprises forming a source / drain region in the semiconductor substrate on both sides of the control gate electrode.
  • catalytic chemical vapor deposition which comprises contacting with a heated catalyst, decomposing, and forming a film on the target heated surface.
  • N / Si ratio hydrogen atom content
  • charge storage film having N—H bond number.
  • the silicon nitride film is formed by catalytic chemical vapor deposition at a pressure of less than 100 Pa in a vacuum chamber and a temperature of a target heating surface of 100 to 500 ° C. .
  • this charge storage film is a silicon nitride film manufactured by catalytic chemical vapor deposition, and the constituent element ratio N / Si is determined by the above method. 1.2 to 1.4 as measured, the content of hydrogen atoms introduced into the silicon nitride film by catalytic chemical vapor deposition is 5 to 20 at% as measured by the above method, and the silicon nitride film
  • the NH bond introduced by the catalytic chemical vapor deposition method is 5 ⁇ 10 21 to 5 ⁇ 10 22 / cm 3 as measured by the above method.
  • a film manufactured by a known method can be used as the film other than the charge storage film constituting the nonvolatile semiconductor memory device.
  • a Si substrate or the like can be used as a semiconductor substrate, and a silicon oxide film, an aluminum oxide film, or the like is used as a tunnel insulating film that selectively passes charges provided on the semiconductor substrate.
  • a blocking insulating film provided thereon a silicon oxide film, an aluminum oxide film or the like can be used.
  • the control gate electrode provided on the blocking insulating film polysilicon, aluminum or the like can be used.
  • the source / drain regions can be formed by thermal diffusion, ion implantation or the like.
  • the silicon nitride film can be formed by a film forming apparatus having a schematic configuration shown in FIG.
  • the film forming apparatus shown in FIG. 2 has a vacuum chamber 21, and a substrate (film formation target) mounting table 22 is disposed in the vacuum chamber 21, and at a position facing the substrate mounting table 22.
  • a nozzle 23 is arranged for introducing the source gas into the tank and supplying it onto the substrate.
  • the nozzle 23 is connected to the source gas supply system 24.
  • the raw material gas may be, for example, SiH 4 and NH 3 gas, or SiH 4, NH 3, and H 2 gas.
  • a plurality of holes 25 are provided at positions facing the substrate mounting table 22 on the lower surface of the nozzle 23.
  • the source gas is introduced into the vacuum chamber 21 from the source gas supply system 24 through the holes 25 of the nozzle 23, The source gas is configured to be ejected toward the substrate 26 placed on the substrate mounting table 22 during film formation.
  • a linear catalyst 27 made of a material selected from at least one metal selected from W, Mo, and Ta and an alloy consisting of at least two of these metals. Is arranged.
  • the catalyst 27 is energized by a power supply 28 installed outside the vacuum chamber 21 to generate heat, for example, at a temperature of 1500 ° C. or higher and 2000 ° C. or lower (for example, 1700 ° C.) and used for forming a silicon nitride film. .
  • a vacuum pump 29 is connected to the vacuum chamber 21 via a variable valve 30.
  • the vacuum pump 29 evacuates the inside of the vacuum chamber 21 to a predetermined pressure, and maintains the vacuum atmosphere.
  • a silicon nitride film is formed by placing the substrate 26 on the substrate platform 22 and raising the temperature of the substrate 26 to 100 ° C. or more and 500 ° C. or less using a heating means 31 such as a heater provided inside the substrate platform 22. It is configured to do so.
  • a method for forming a silicon nitride film using the film forming apparatus shown in FIG. 2 will be described below.
  • the opening of the variable valve 30 is changed, the exhaust speed of the vacuum pump 29 is reduced, and the source gas (SiH 4 and NH 3 gas, Alternatively, SiH 4 , NH 3 , and H 2 gas) are introduced to make the inside of the vacuum chamber 21 have a source gas atmosphere of less than 100 Pa.
  • evaluation is performed using a capacitor in which a silicon oxide is stacked on a silicon substrate as an elemental experiment showing the effectiveness of a charge storage film made of a silicon nitride film.
  • the film forming apparatus shown in FIG. 2 is used, and silane (SiH 4 ) and ammonia (NH 3 ) are used as source gases in amounts of 4 to 7 sccm, respectively, and a film forming temperature of 400 is formed on the silicon substrate.
  • a silicon nitride film was formed by catalytic chemical vapor deposition at a temperature of 10 ° C., a pressure of 10 Pa, and a catalyst temperature of 1700 ° C. In this case, the relationship between the N / Si composition ratio and the midgap voltage (V) was examined by changing the N / Si composition ratio.
  • the midgap voltage refers to a gate voltage when the Fermi level of silicon coincides with the center of the forbidden band on the silicon surface.
  • the horizontal axis represents the N / Si ratio
  • the vertical axis represents the midgap voltage (V).
  • the difference between the program and erase midgap voltages is the memory window (V).
  • the memory window (V) uses silane dichloride (SiH 2 Cl 2 ) and NH 3 as source gases, and the film formation temperature. : 750 ° C., pressure: 30 Pa, wider than the film prepared by the LPCVD method, and slightly narrower when N / Si ratio ⁇ 1.33. Therefore, if the N / Si ratio ⁇ 1.33, it is possible to secure a memory window that is equal to or larger than the memory window when the LPCVD method is used.
  • the film formation temperature is 400 ° C.
  • the silicon nitride film is formed at a low temperature of 300 ° C. Forming.
  • a memory window larger than that in the case of a silicon nitride film manufactured at a high temperature of 750 ° C. by the LPCVD method can be secured.
  • the film forming temperature can be lowered as compared with the LPCVD method.
  • the film forming apparatus shown in FIG. 2 is used, SiH 4 and NH 3 are used as source gases in amounts of 5 sccm and 200 sccm, respectively, film forming temperature: 300 ° C., pressure: 10 Pa, catalyst temperature: 1700 At 4 ° C., a 49.9 nm thick silicon nitride film was formed by catalytic chemical vapor deposition.
  • the substrate having the silicon nitride film thus formed was programmed and erased at a program voltage of +22 V and an erase voltage of ⁇ 25 V, and then the ambient temperature was 27 ° C., 126 ° C., 202 ° C., 233
  • the charge retention characteristics were evaluated by measuring the midgap voltage every predetermined time under the condition of ° C. The result is shown in FIG.
  • silane chloride (SiH 2 Cl 2 ) and NH 3 were used as source gases, and a Si substrate having a film thickness of 750 ° C., a pressure of 30 Pa, and a 48.5 nm-thickness by LPCVD method on a silicon substrate.
  • a 3 N 4 film was formed, and charge retention characteristics were evaluated in the same manner as described above. The result is shown in FIG.
  • the horizontal axis represents the retention time (seconds)
  • the vertical axis represents the midgap voltage
  • the difference between the program and erase midgap voltages (memory window) remains high for a long time. It shows that the retention characteristics are good.
  • the silicon nitride film of the present invention has higher charge retention characteristics than the LPCVD method. It can be seen that the silicon nitride film of the present invention has a retention characteristic of 10 years or more from the state of the accelerated test at 233 ° C.
  • a Si 3 N 4 film having a film thickness of 56.2 nm was formed by plasma enhanced chemical vapor deposition (PECVD) at a film forming temperature of 350 ° C. using SiH 4 , NH 3 and N 2 as source gases.
  • PECVD plasma enhanced chemical vapor deposition
  • the memory window was the highest (memory window: 17.8 V), and then silicon nitridation by the LPCVD method. It can be seen that the product (memory window: 15.7 V) decreases in the order of the silicon nitride film (memory window: 10.9 V) by PECVD.
  • the present invention there is provided a miniaturized and highly integrated nonvolatile semiconductor memory device having a charge storage film made of a silicon nitride film having high charge retention characteristics, a method for manufacturing the same, and the charge storage film. Therefore, the present invention can be used in the field of semiconductor memory technology.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

　半導体基板上のトンネル絶縁膜１２と、前記トンネル絶縁膜上の電荷蓄積膜１３と、前記電荷蓄積膜上のブロッキング絶縁膜１４と、前記ブロッキング絶縁膜上の制御ゲート電極１５と、前記制御ゲート電極の両側の前記半導体基板に形成されるソース／ドレイン領域１６，１７とを備え、前記電荷蓄積膜が、触媒化学気相成長法で作製されたシリコン窒化物膜であって、構成元素比Ｎ／Ｓｉが１．２～１．４である。前記膜をこの順序で形成することからなる。

Description

不揮発性半導体メモリ装置及びその製造方法、並びに電荷蓄積膜
　本発明は、不揮発性半導体メモリ装置及びその製造方法、並びに電荷蓄積膜に関し、特にＭＯＮＯＳ構造又はＳＯＮＯＳ構造の不揮発性半導体メモリ装置及びその製造方法、並びにこのメモリ装置の電荷蓄積膜に関する。
　近年、記憶媒体としてフラッシュメモリ等の不揮発性半導体メモリ装置が開発され、汎用されている。ＣＰＵ混載用不揮発メモリ装置としては、従来から、ＬＰＣＶＤ法で作製されたシリコン窒化物膜を使用したＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Silicon）構造（ＭＯＮＯＳ型メモリセル構造）やＳＯＮＯＳ（Silicon-Oxide-Nitride-Oxide-Silicon）構造（ＳＯＮＯＳ型メモリセル構造）のメモリ技術が知られている（例えば、特許文献１参照）。このような構造のメモリは、電源を落とした後でも記憶が失われず、高速書き込みや読み出しが可能である。
　上記した不揮発性半導体メモリ装置の場合、現在の主力は、フローティングゲート型であり、このフローティングゲートが、電荷を蓄積し、保持する領域として機能する。従来の不揮発性半導体メモリ装置では、フローティングゲート（例えば、多結晶シリコン膜）が、半導体基板上に設けられた電荷を選択的に通過せしめるトンネル絶縁膜（ゲート絶縁膜とも称され、例えば、シリコン酸化物膜からなる。）上に形成され、その上にさらにブロッキング絶縁膜（例えば、シリコン酸化物膜やアルミニウム酸化物膜）を挟んで制御ゲート電極が形成されており、制御ゲート電極の両側の半導体基板にはソース／ドレイン領域が形成されている。ブロッキング絶縁膜は、電荷蓄積膜であるフローティングゲートと制御電極との間の電流を阻止する機能を有する。
　フローティングゲートにＳｉ３Ｎ４膜を使用するものとして、例えば、半導体基板上に設けられたトンネル絶縁膜（例えば、シリコン酸化物膜）上にＬＰＣＶＤ法によりシリコン窒化物膜が形成され、その上にさらにブロッキング絶縁膜（例えば、シリコン酸化物膜）を挟んで制御ゲート電極が形成されており、制御ゲート電極の両側の半導体基板にはソース／ドレイン領域が形成されている不揮発性半導体メモリ装置が知られている。
　上記のようなメモリ装置によれば、メモリに書き込みを行う際には、通常、ソース電極を接地し、ゲート電極及びドレイン電極に十分に高い電圧を印加し、ソース電極からドレイン電極に向けて電子を流すと、チャネル部を流れる電子が運動量の大きな熱電子となって、その一部がトンネル絶縁膜を通過してフローティングゲートに蓄積されていく。このフローティングゲートに十分に電子が蓄積された後でゲートを閉じても、フローティングゲートに蓄積された電子はトンネル絶縁膜に遮られて保持され得る。すなわち、情報が記憶された状態になる。逆に情報を消去する場合は、ゲート電極を接地し、ソース電極を高電位に保てば、フローティングゲートから電子が徐々に抜け、情報の記憶が消去される。
　かくして、フローティングゲート型の不揮発性半導体メモリ装置においては、フローティングゲートへの正確な電荷チャージ、チャージされた電荷の長期間（例えば、１０年以上といわれている）の保持性能が必要となる。
　近年の集積回路の微細化の流れと共に、不揮発性半導体メモリ装置の分野でも、微細化、大容量化の流れが顕在化し、それに対応する技術への対応に迫られている。そのため、電荷蓄積膜としてシリコン窒化物膜を使用するフローティングゲート型の不揮発性半導体メモリ装置においても、電荷保持特性を向上することにより微細化、大容量化を達成することが求められている。
　上記した構造の不揮発性半導体メモリ装置における電荷蓄積膜として、少なくともＳｉ３Ｎ４膜と、その上に設けたＬａ及びＳｉを含む絶縁膜とを備えたものが提案されている（例えば、特許文献２参照）。このシリコン窒化物膜は通常のＣＶＤ法により作製されており、このような積層構造の電荷蓄積膜とすることにより、電荷トラップ量が増大するとしている。
　さらに、シリコン窒化物膜について、触媒化学気相成長法（Ｃａｔ－ＣＶＤ法）によってＳｉＨ４ガスとＮＨ３ガスとから作製できるがことが知られている（例えば、特許文献３参照）。
特開２００２－１９０５３５号公報 特開２００９－１９４３１１号公報 特開昭６３－４０３１４号公報
　上記したＬＰＣＶＤ法により作製されたシリコン窒化物膜を使用したＭＯＮＯＳ構造やＳＯＮＯＳ構造の不揮発性半導体メモリ装置では、このＳｉ３Ｎ４膜の電荷蓄積能力の限界から、その微細化の限界が指摘されており、Ｓｉ３Ｎ４膜の電荷蓄積・保持特性（電荷保持特性）の向上が求められている。換言すれば、フローティングゲート型の不揮発性半導体メモリ装置では、各構成膜に対する原理的な微細化の限界が指摘され、電荷蓄積膜の電荷蓄積能力の向上が求められている。
　本発明の課題は、上述の従来技術の問題点を解決することにあり、電荷蓄積・保持特性の高いシリコン窒化物膜からなる電荷蓄積膜を有し、微細化が達成され得る、例えばＭＯＮＯＳ構造又はＳＯＮＯＳ構造の不揮発性半導体メモリ装置及びその製造方法、並びにこの電荷蓄積膜を提供することにある。
　本発明の不揮発性半導体メモリ装置は、半導体基板上のトンネル絶縁膜と、前記トンネル絶縁膜上の電荷蓄積膜と、前記電荷蓄積膜上のブロッキング絶縁膜と、前記ブロッキング絶縁膜上の制御ゲート電極と、前記制御ゲート電極の両側の前記半導体基板に形成されるソース／ドレイン領域とを備え、前記電荷蓄積膜が、触媒化学気相成長法で作製されたシリコン窒化物膜であって、構成元素比Ｎ／Ｓｉが１．２～１．４であることを特徴とする。
　上記した触媒化学気相成長法により作製されたシリコン窒化物膜を電荷蓄積膜として用いることにより、電荷蓄積量が増加し、また、電荷保持特性が改善されるので、不揮発性半導体メモリ装置の微細化が達成される。
　前記Ｎ／Ｓｉ比が、１．２未満であると、電荷蓄積・保持特性が劣化する傾向があり、また、１．４を超えると、絶縁特性が劣化する傾向がある。
　前記シリコン窒化物膜に触媒化学気相成長法で導入された水素原子の含有量が５～２０ａｔ％であることを特徴とする。
　前記水素原子の含有量が、５ａｔ％未満であると、電荷蓄積・保持特性が劣化する傾向があり、また、２０ａｔ％を超えると、絶縁特性が劣化する傾向がある。
　前記シリコン窒化物膜に触媒化学気相成長法で導入されたＮ－Ｈ結合が５×１０２１～５×１０２２個／ｃｍ３であることを特徴とする。
　前記Ｎ－Ｈ結合が、５×１０２１未満であると、電荷蓄積・保持特性が劣化する傾向があり、また、５×１０２２個／ｃｍ３を超えると、絶縁特性が劣化する傾向がある。
　本発明の不揮発性半導体メモリ装置は、半導体基板上のトンネル絶縁膜と、前記トンネル絶縁膜上の電荷蓄積膜と、前記電荷蓄積膜上のブロッキング絶縁膜と、前記ブロッキング絶縁膜上の制御ゲート電極と、前記制御ゲート電極の両側の前記半導体基板に形成されるソース／ドレイン領域とを備え、前記電荷蓄積膜が、触媒化学気相成長法で作製されたシリコン窒化物膜であって、構成元素比Ｎ／Ｓｉが１．２～１．４であり、このシリコン窒化物膜に触媒化学気相成長法で導入された水素原子の含有量が、５～２０ａｔ％であり、そしてこのシリコン窒化物膜に触媒化学気相成長法で導入されたＮ－Ｈ結合が、５×１０２１～５×１０２２個／ｃｍ３であることを特徴とする。
　前記シリコン窒化物膜が、真空槽内にＳｉＨ４及びＮＨ３ガスを導入し、加熱した触媒に接触させて分解せしめ、前記真空槽内に配置された対象加熱表面に成膜する、触媒化学気相成長法で作製されることを特徴とする。
　前記シリコン窒化物膜が、ＳｉＨ４ガスとＮＨ３ガスとの導入ガス量（ｓｃｃｍ）比をＮＨ３／ＳｉＨ４＝１～５００とし、触媒化学気相成長法で作製されたものであることを特徴とする。
　このガス量比の範囲を外れると、所望のシリコン窒化物膜が得られ難い傾向がある。
　前記シリコン窒化物膜が、真空槽内にＳｉＨ４、ＮＨ３、及びＨ２ガスを導入し、加熱した触媒に接触させて分解せしめ、前記真空槽内に配置された対象加熱表面に成膜する、触媒化学気相成長法で作製されたものであることを特徴とする。
　前記シリコン窒化物膜が、ＳｉＨ４ガスとＮＨ３ガスとＨ２との導入ガス量（ｓｃｃｍ）比を（ＮＨ３＋Ｈ２）／ＳｉＨ４＝１～５００、ＮＨ３／（ＮＨ３＋Ｈ２）＝０．０１～１とし、触媒化学気相成長法で作製されたものであることを特徴とする。
　このガス量比の範囲を外れると、所望のシリコン窒化物膜が得られ難い傾向がある。
　前記シリコン窒化物膜が、真空槽内の圧力１００Ｐａ未満で、触媒化学気相成長法で作製されたものであることを特徴とする。下限は通常達成できる圧力である。
　この圧力が１００Ｐａを超えると、所望のシリコン窒化物膜が得られ難い傾向がある。
　前記対象加熱表面の温度が１００～５００℃であることを特徴とする。
　この対象加熱表面の温度範囲を外れると、所望のシリコン窒化物膜が得られ難い傾向がある。
　前記触媒が、Ｗ、Ｍｏ、及びＴａから選ばれた少なくとも１種の金属並びにこれら金属の少なくとも２種からなる合金から選ばれた材料からなることを特徴とする。
　前記触媒の加熱温度が、１５００～２０００℃であることを特徴とする。
　この加熱温度の範囲を外れると、所望のシリコン窒化物膜が得られ難い傾向がある。
　本発明の不揮発性半導体メモリ装置の製造方法は、半導体基板上にトンネル絶縁膜を形成し、前記トンネル絶縁膜上に、触媒化学気相成長法で作製されたシリコン窒化物膜であって、構成元素比Ｎ／Ｓｉが１．２～１．４である電荷蓄積膜を形成し、前記電荷蓄積膜上にブロッキング絶縁膜を形成し、前記ブロッキング絶縁膜上に制御ゲート電極を形成し、前記制御ゲート電極の両側の前記半導体基板にソース／ドレイン領域を形成することを特徴とする。
　前記不揮発性半導体メモリ装置の製造方法において、シリコン窒化物膜に触媒化学気相成長法で導入された水素原子の含有量が、５～２０ａｔ％であることを特徴とする。
　前記不揮発性半導体メモリ装置の製造方法において、シリコン窒化物膜に触媒化学気相成長法で導入されたＮ－Ｈ結合が、５×１０２１～５×１０２２個／ｃｍ３であることを特徴とする。
　前記不揮発性半導体メモリ装置の製造方法において、シリコン窒化物膜を、真空槽内にＳｉＨ４及びＮＨ３ガスを導入し、加熱した触媒に接触させて分解せしめ、前記真空槽内に配置された対象加熱表面に成膜する触媒化学気相成長法で作製することを特徴とする。
　前記不揮発性半導体メモリ装置の製造方法において、シリコン窒化物膜を、ＳｉＨ４ガスとＮＨ３ガスとの導入ガス量比をＮＨ３／ＳｉＨ４＝１～５００とし、触媒化学気相成長法で作製することを特徴とする。
　前記不揮発性半導体メモリ装置の製造方法において、シリコン窒化物膜を、真空槽内にＳｉＨ４、ＮＨ３、及びＨ２ガスを導入し、加熱した触媒に接触させて分解せしめ、前記真空槽内に配置された対象加熱表面に成膜する触媒化学気相成長法で作製することを特徴とする。
　前記不揮発性半導体メモリ装置の製造方法において、シリコン窒化物膜を、ＳｉＨ４ガスとＮＨ３ガスとＨ２との導入ガス量比を（ＮＨ３＋Ｈ２）／ＳｉＨ４＝１～５００、ＮＨ３／（ＮＨ３＋Ｈ２）＝０．０１～１とし、触媒化学気相成長法で作製することを特徴とする。
　前記不揮発性半導体メモリ装置の製造方法において、シリコン窒化物膜を、真空槽内の圧力１００Ｐａ未満で、触媒化学気相成長法で作製することを特徴とする。
　前記不揮発性半導体メモリ装置の製造方法において、対象加熱表面の温度が１００～５００℃であることを特徴とする。
　前記不揮発性半導体メモリ装置の製造方法において、触媒が、Ｗ、Ｍｏ、及びＴａから選ばれた少なくとも１種の金属並びにこれら金属の少なくとも２種からなる合金から選ばれた材料からなることを特徴とする。
　前記不揮発性半導体メモリ装置の製造方法において、触媒の加熱温度が、１５００～２０００℃であることを特徴とする。
　本発明の電荷蓄積膜が、触媒化学気相成長法で作製されたシリコン窒化物膜であって、構成元素比Ｎ／Ｓｉが１．２～１．４であることを特徴とする。
　前記電荷蓄積膜において、シリコン窒化物膜が、触媒化学気相成長法で導入された水素原子を５～２０ａｔ％含有していることを特徴とする。
　前記電荷蓄積膜において、シリコン窒化物膜が、触媒化学気相成長法で導入されたＮ－Ｈ結合を５×１０２１～５×１０２２個／ｃｍ３有していることを特徴とする。
　本発明によれば、電荷保持特性の高い、触媒化学気相成長法により作製されたシリコン窒化物膜からなる電荷蓄積膜を用いることにより、微細化限界が回避され、かつ高集積化の進んだ不揮発性半導体メモリ装置（例えば、ＭＯＮＯＳ構造やＳＯＮＯＳ構造のメモリ装置）を提供することができるという効果を奏する。
本発明の一実施の形態であるＭＯＮＯＳ型構造を有する不揮発性半導体メモリ装置の構成例を示す模式的側面図。 本発明におけるシリコン窒化物膜を形成するための成膜装置の一構成例を示す模式的側面図。 実施例１で得られたシリコン窒化物膜におけるＮ／Ｓｉ比のメモリウインドウ（Ｖ）に及ぼす影響を検討するために、Ｎ／Ｓｉ比とミッドギャップ電圧（Ｖ）との関係を示すグラフ。 実施例２において触媒化学気相成長法により作製されたシリコン窒化物膜の電荷保持特性を検討するために、保持時間（秒）とミッドギャップ電圧（Ｖ）との関係を示すグラフ。 従来のＬＰＣＶＤ法により作製されたシリコン窒化物膜の電荷保持特性を検討するために、保持時間（秒）とミッドギャップ電圧（Ｖ）との関係を示すグラフ。 実施例２における結果を纏めたアレニウスプロットを示すグラフ。 実施例２で得られた触媒化学気相成長法によるシリコン窒化物膜、ＬＰＣＶＤ法によるＳｉ３Ｎ４膜及びＰＥＣＶＤ法により得られたＳｉ３Ｎ４膜の電荷保持特性の結果を比較して示す表。
　本発明に係る不揮発性半導体メモリ装置の実施の形態によれば、この不揮発性半導体メモリ装置は、半導体基板上のトンネル絶縁膜と、前記トンネル絶縁膜上の電荷蓄積膜と、前記電荷蓄積膜上のブロッキング絶縁膜と、前記ブロッキング絶縁膜上の制御ゲート電極と、前記制御ゲート電極の両側の前記半導体基板に形成されるソース／ドレイン領域とを備え、前記電荷蓄積膜が、触媒化学気相成長法で作製されたシリコン窒化物膜であって、構成元素比Ｎ／Ｓｉが、以下記載の方法により測定して１．２～１．４、シリコン窒化物膜に触媒化学気相成長法で導入された水素原子の含有量が、以下記載の方法により測定して５～２０ａｔ％、かつシリコン窒化物膜に触媒化学気相成長法で導入されたＮ－Ｈ結合が、以下記載の方法により測定して５×１０２１～５×１０２２個／ｃｍ３であることからなる。
　構成元素比Ｎ／Ｓｉは、ラザフォード後方散乱法（Rutherford　Backscattering　Spectroscopy）により測定される。エネルギー４８０ｋｅＶのＨｅ＋イオンを試料面の法線に対して４５度の角度で試料に照射し、散乱されたＨｅ＋イオンを散乱角９０度で偏向磁場型エネルギー分析器により検出する方法を用いた。
　水素原子の含有量は、弾性反跳粒子検出法（Elastic　Recoil　Detection　Analysis）により測定される。エネルギー４８０ｋｅＶのＮ＋イオンを試料面の法線に対して７０度の角度で試料に照射し、反跳されたＨ＋イオンを散乱角３０度で偏向磁場型エネルギー分析器により検出する方法を用いた。
　Ｎ－Ｈ結合は、フーリエ変換赤外分光法（Fourier　Transform　Infrared　Spectroscopy）により測定される。具体的な結合個数は、Ｗ．Ａ．Ｌａｎｆｏｒｄ、Ｍ．Ｊ．Ｒａｎｄの論文（J.　Appl.　Phys.　49(1978)2473）の換算係数を用いて計算した。
　本発明の不揮発性半導体メモリ装置は、例えば、図１に示すＭＯＮＯＳ型構造を有する場合、Ｓｉ基板１１上に形成されたシリコン酸化物（ＳｉＯ２）からなるトンネル絶縁膜１２と、このトンネル絶縁膜１２上に形成されたシリコン窒化物からなる電荷蓄積膜１３と、この電荷蓄積膜１３上に形成されたシリコン酸化物（ＳｉＯ２）からなるブロッキング絶縁膜１４と、このブロッキング絶縁膜１４上に形成された、ポリシリコン又は金属からなる制御ゲート電極１５と、そして制御ゲート電極１５の両側のＳｉ基板１１に形成されたソース領域１６／ドレイン領域１７とを備え、制御ゲート電極１５には電圧が印加できるように構成されている。ブロッキング絶縁膜１４は、電荷蓄積膜１３であるフローティングゲートと制御ゲート電極１５との間の電流を阻止する機能を有する。
　上記のようなシリコン窒化物膜中の電荷捕獲中心に正孔及び／又は電子を捕獲させることで情報を記憶する。本発明のシリコン窒化物膜からなる電荷蓄積膜を使用することにより、不揮発性半導体メモリ装置における高集積化や高速化に対応できると共に、微細化にも対応できる。
　前記シリコン窒化物膜は、例えば、真空槽内にＳｉＨ４及びＮＨ３ガスをＮＨ３／ＳｉＨ４＝１～５００のガス量（ｓｃｃｍ）比で導入し、又はＳｉＨ４、ＮＨ３、及びＨ２ガスを（ＮＨ３＋Ｈ２）／ＳｉＨ４＝１～５００、ＮＨ３／（ＮＨ３＋Ｈ２）＝０．０１～１のガス量（ｓｃｃｍ）比で導入し、この原料ガスを、真空槽内の圧力を１～１００Ｐａに設定してある状態で、１５００～２０００℃に加熱された、Ｗ、Ｍｏ、及びＴａから選ばれた少なくとも１種の金属並びにこれら金属の少なくとも２種からなる合金から選ばれた材料からなる触媒と接触させて分解せしめ、真空槽内に配置されている表面温度が１００～５００℃の対象加熱表面に、触媒化学気相成長法で作製される。
　本発明に係る不揮発性半導体メモリ装置の製造方法の実施の形態によれば、この製造方法は、半導体基板上にトンネル絶縁膜を形成し、このトンネル絶縁膜上に、ＳｉＨ４及びＮＨ３ガスをガス量比：ＮＨ３／ＳｉＨ４＝１～５００で用い、１５００～２０００℃に加熱した触媒（例えば、Ｗ、Ｍｏ、及びＴａから選ばれた少なくとも１種の金属並びにこれら金属の少なくとも２種からなる合金）に接触させて分解せしめ、対象加熱表面に成膜することからなる触媒化学気相成長法で作製されたシリコン窒化物膜であって、構成元素比Ｎ／Ｓｉが１．２～１．４、導入された水素原子の含有量が５～２０ａｔ％、導入されたＮ－Ｈ結合が５×１０２１～５×１０２２個／ｃｍ３である電荷蓄積膜を形成し、前記電荷蓄積膜上にブロッキング絶縁膜を形成し、前記ブロッキング絶縁膜上に制御ゲート電極を形成し、前記制御ゲート電極の両側の前記半導体基板にソース／ドレイン領域を形成することからなる。
　前記不揮発性半導体メモリ装置の製造方法において、シリコン窒化物膜を、ＳｉＨ４、ＮＨ３、及びＨ２ガスをガス量比：（ＮＨ３＋Ｈ２）／ＳｉＨ４＝１～５００、ＮＨ３／（ＮＨ３＋Ｈ２）＝０．０１～１で用い、加熱した触媒に接触させて分解せしめ、対象加熱表面に成膜することからなる触媒化学気相成長法で作製し、上記した構成元素比（Ｎ／Ｓｉ比）、水素原子含有量、Ｎ－Ｈ結合数を有する電荷蓄積膜とすることからなる。
　前記不揮発性半導体メモリ装置の製造方法において、シリコン窒化物膜を、真空槽内の圧力１００Ｐａ未満で、かつ対象加熱表面の温度を１００～５００℃で触媒化学気相成長法で作製することからなる。
　本発明に係る電荷蓄積膜の実施の形態によれば、この電荷蓄積膜は、触媒化学気相成長法で作製されたシリコン窒化物膜であって、構成元素比Ｎ／Ｓｉが、上記方法により測定して１．２～１．４、シリコン窒化物膜に触媒化学気相成長法で導入された水素原子の含有量が、上記方法により測定して５～２０ａｔ％、かつシリコン窒化物膜に触媒化学気相成長法で導入されたＮ－Ｈ結合が、上記方法により測定して５×１０２１～５×１０２２個／ｃｍ３であることからなる。
　上記不揮発性半導体メモリ装置を構成する電荷蓄積膜以外の膜は、公知の方法で作製した膜を使用できる。例えば、半導体基板としては、Ｓｉ基板等を用いることができ、この半導体基板上に設けられた電荷を選択的に通過せしめるトンネル絶縁膜としては、シリコン酸化物膜、アルミニウム酸化物膜等を用いることができ、その上に設けられるブロッキング絶縁膜としては、シリコン酸化物膜、アルミニウム酸化物膜等を用いることができ、このブロッキング絶縁膜上に設けられる制御ゲート電極としては、ポリシリコン、アルミニウム等を用いることができ、そしてソース／ドレイン領域は、熱拡散、イオン注入等によって形成される。
　上記シリコン窒化物膜は、図２に模式的構成を示す成膜装置により形成できる。図２に示す成膜装置は真空槽２１を有しており、この真空槽２１内には基板（成膜対象物）載置台２２が配置され、そしてこの基板載置台２２と対向する位置には、原料ガスを槽内に導入して基板上に供給するためのノズル２３が配置されている。ノズル２３は原料ガス供給系２４に接続されている。図２では１つの原料ガス供給系を示してあるが、通常、使用する原料ガスの数だけ設けられる。原料ガスとしては、例えばＳｉＨ４及びＮＨ３ガス、又はＳｉＨ４、ＮＨ３、及びＨ２ガスを用いることができる。
　ノズル２３の下面である基板載置台２２に対向する位置には複数の孔２５が設けられており、原料ガス供給系２４からノズル２３の孔２５を経て真空槽２１内へ原料ガスを導入すると、原料ガスは、成膜時に基板載置台２２に置かれる基板２６に向かって噴出され得るように構成されている。
　ノズル２３と基板載置台２２との間には、Ｗ、Ｍｏ、及びＴａから選ばれた少なくとも１種の金属並びにこれら金属の少なくとも２種からなる合金から選ばれた材料からなる線状の触媒２７が配置されている。この触媒２７に、真空槽２１の外部に設置された電源２８により通電し、発熱させて、例えば１５００℃以上、２０００℃以下の温度（例えば、１７００℃）にしてシリコン窒化物膜の形成に用いる。
　また、真空槽２１には真空ポンプ２９が可変バルブ３０を介して接続されており、この真空ポンプ２９により真空槽２１内を所定の圧力に真空排気し、真空雰囲気を維持しながら、基板２６を基板載置台２２上に載置し、基板載置台２２内部に設けられたヒータ等の加熱手段３１を用いて基板２６を１００℃以上、５００℃以下に昇温させてシリコン窒化物膜の形成を行えるように構成されている。
　図２に示す成膜装置を用いてシリコン窒化物膜を形成する方法について以下説明する。上記のようにして基板２６を昇温させた後、可変バルブ３０の開度を変え、真空ポンプ２９の排気速度を低下させ、ノズル２３から流量制御しながら原料ガス（ＳｉＨ４及びＮＨ３ガス、又はＳｉＨ４、ＮＨ３、及びＨ２ガス）を導入し、真空槽２１内を１００Ｐａ未満の原料ガス雰囲気にする。
　真空槽２１内へ導入された原料ガスは、加熱された触媒２７に接触すると、それぞれが分解され、各ガスからラジカルが生成される。これらのラジカルが、基板２６表面に到達すると、基板２６表面にシリコン窒化物膜が形成される。
　以下の実施例では、シリコン窒化物膜からなる電荷蓄積膜の有効性を示す要素実験として、シリコン基板上にシリコン酸化物を積層したキャパシタを用いて評価を行う。
　本実施例では、図２に示す成膜装置を用い、原料ガスとしてシラン（ＳｉＨ４）及びアンモニア（ＮＨ３）を、それぞれ、４～７ｓｃｃｍの量で用い、シリコン基板上に、成膜温度４００℃、圧力１０Ｐａ、触媒温度１７００℃で、触媒化学気相成長法によりシリコン窒化物膜を形成した。この場合、Ｎ／Ｓｉ組成比を変えて、Ｎ／Ｓｉ組成比とミッドギャップ電圧（Ｖ）との関係を検討した。
　Ｎ／Ｓｉ比＝１．２４、１．２８、１．３２、１．３４のシリコン窒化物膜を用いて、プログラム（Ｐｒｏｇｒａｍ）電圧を＋２２Ｖ、消去（Ｅｒａｓｅ）電圧を－２５Ｖとして、プログラム及び消去動作を行った場合のミッドギャップ電圧を測定した。その結果を表１及び図３に示す。なお、ここで、ミッドギャップ電圧とは、シリコン表面で、シリコンのフェルミ準位が、禁制帯の中央に一致する場合のゲート電圧をいう。図３において、横軸はＮ／Ｓｉ比であり、縦軸はミッドギャップ電圧（Ｖ）である。また、プログラムと消去のミッドギャップ電圧の差がメモリウインドウ（Ｖ）である。
Figure JPOXMLDOC01-appb-T000001
　表１及び図３から、本発明におけるＮ／Ｓｉ比≧１．３３の場合に、メモリウインドウ（Ｖ）は、原料ガスとして二塩化シラン（ＳｉＨ２Ｃｌ２）及びＮＨ３を用い、成膜温度：７５０℃、圧力：３０Ｐａで、ＬＰＣＶＤ法で作製した膜より広く、Ｎ／Ｓｉ比＜１．３３の場合に若干狭かった。このことからＮ／Ｓｉ比≧１．３３であれば、ＬＰＣＶＤ法で作製する場合のメモリウインドウ以上のメモリウインドウを確保できる。
　本実施例での触媒化学気相成長法では、成膜温度４００℃、また、以下に示す実施例２での触媒化学気相成長法では、成膜温度３００℃という低温でシリコン窒化物膜を形成している。このように触媒化学気相成長法により低温で作製されたシリコン窒化物膜の場合、ＬＰＣＶＤ法により７５０℃という高温で作製したシリコン窒化物膜の場合のメモリウインドウ以上のメモリウインドウを確保できる。本発明の触媒化学気相成長法によれば、ＬＰＣＶＤ法に比べて、成膜温度を低温化できる。
　本実施例では、図２に示す成膜装置を用い、原料ガスとしてＳｉＨ４及びＮＨ３を、それぞれ、５ｓｃｃｍと２００ｓｃｃｍの量で用い、成膜温度：３００℃、圧力：１０Ｐａ、触媒温度：１７００℃で、触媒化学気相成長法により４９．９ｎｍ膜厚のシリコン窒化物膜を形成した。かくして得られたシリコン窒化物膜の形成された基板に対して、プログラム電圧を＋２２Ｖ、消去電圧を－２５Ｖとして、プログラム及び消去動作を行った後、雰囲気温度２７℃、１２６℃、２０２℃、２３３℃の条件で、所定の時間毎にミッドギャップ電圧を測定することによって、電荷保持特性を評価した。その結果を図４に示す。
　また、対照試験として、原料ガスとして塩化シラン（ＳｉＨ２Ｃｌ２）及びＮＨ３を用い、シリコン基板上に、成膜温度：７５０℃、圧力：３０Ｐａで、ＬＰＣＶＤ法で４８．５ｎｍ膜厚のＳｉ３Ｎ４膜を形成し、上記と同様にして電荷保持特性を評価した。その結果を図５に示す。
　図４及び５において、横軸は保持時間（秒）であり、縦軸はミッドギャップ電圧であり、プログラムと消去のミッドギャップ電圧の差（メモリウインドウ）が長期間高い値を維持するほど、電荷保持特性が良好であることを示す。
　図４と図５とを比較すれば、本発明のシリコン窒化物膜の方が、ＬＰＣＶＤ法の場合と比べて高い電荷保持特性を有することが分かる。本発明のシリコン窒化物膜では、２３３℃の加速試験の状態から、１０年以上の保持特性があることが分かる。
　図４及び５における温度依存性を評価するために、横軸に温度、縦軸に活性化エネルギー（Ｌｎｔｆ）をとり、アレニウスプロットを作成し、その結果を図６に示す。図６から明らかなように、触媒化学気相成長法により作製されたシリコン窒化物膜（ＳｉＨ４－ＮＨ３系Ｃａｔ－ＣＶＤ：Ｅａ＝３．３ｅＶ）の方が、ＬＰＣＶＤ法により作製されたシリコン窒化物膜（ＳｉＨ２Ｃｌ２－ＮＨ３系ＬＰＣＶＤ：Ｅａ＝０．７ｅＶ）の４倍以上活性化エネルギーが高く、両者の間のトラップ準位は本質的に異なることが分かる。すなわち、前者の場合、いったんトラップに入った正孔をたたき出すのに沢山のエネルギーを必要とし、温度を負荷しても正孔は出てきづらく、そのために電荷を長期間保持することができるものと推測される。
　対照試験として、原料ガスとしてＳｉＨ４、ＮＨ３及びＮ２を用い、成膜温度：３５０℃で、プラズマ化学気相成長法（ＰＥＣＶＤ法）で５６．２ｎｍ膜厚のＳｉ３Ｎ４膜を形成し、上記と同様にして電荷保持特性を評価した。
　上記対照試験のＰＥＣＶＤ法により得られたＳｉ３Ｎ４膜の電荷保持特性の結果を、実施例２で得られた触媒化学気相成長法によるシリコン窒化物膜及びＬＰＣＶＤ法によるＳｉ３Ｎ４膜の場合と比較して図７に示す。
　図７から明らかなように、実施例２で得られた触媒化学気相成長法によるシリコン窒化物膜の場合、メモリウインドウが一番高く（メモリウインドウ：１７．８Ｖ）、次いでＬＰＣＶＤ法によるシリコン窒化物（メモリウインドウ：１５．７Ｖ）、ＰＥＣＶＤ法によるシリコン窒化物膜（メモリウインドウ：１０．９Ｖ）の順に低くなることが分かる。
　本発明によれば、電荷保持特性の高いシリコン窒化物膜からなる電荷蓄積膜を有し、微細化され、高集積化された不揮発性半導体メモリ装置及びその製造方法、並びにこの電荷蓄積膜を提供できるので、本発明は、半導体メモリ技術分野で利用可能である。
１１　Ｓｉ基板　　　　　　　　　　　　１２　トンネル絶縁膜
１３　電荷蓄積膜　　　　　　　　　　　１４　ブロッキング絶縁膜
１５　制御ゲート電極　　　　　　　　　１６　ソース領域
１７　ドレイン領域　　　　　　　　　　２１　真空槽
２２　基板載置台　　　　　　　　　　　２３　ノズル
２４　原料ガス供給系　　　　　　　　　２５　孔
２６　基板　　　　　　　　　　　　　　２７　触媒
２８　電源　　　　　　　　　　　　　　２９　真空ポンプ
３０　可変バルブ　　　　　　　　　　　３１　加熱手段

Claims (26)

  1. 半導体基板上のトンネル絶縁膜と、前記トンネル絶縁膜上の電荷蓄積膜と、前記電荷蓄積膜上のブロッキング絶縁膜と、前記ブロッキング絶縁膜上の制御ゲート電極と、前記制御ゲート電極の両側の前記半導体基板に形成されるソース／ドレイン領域とを備え、前記電荷蓄積膜が、触媒化学気相成長法で作製されたシリコン窒化物膜であって、構成元素比Ｎ／Ｓｉが１．２～１．４であることを特徴とする不揮発性半導体メモリ装置。
  2. 前記シリコン窒化物膜に触媒化学気相成長法で導入された水素原子の含有量が、５～２０ａｔ％であることを特徴とする請求項１記載の不揮発性半導体メモリ装置。
  3. 前記シリコン窒化物膜に触媒化学気相成長法で導入されたＮ－Ｈ結合が、５×１０２１～５×１０２２個／ｃｍ３であることを特徴とする請求項１又は２記載の不揮発性半導体メモリ装置。
  4. 半導体基板上のトンネル絶縁膜と、前記トンネル絶縁膜上の電荷蓄積膜と、前記電荷蓄積膜上のブロッキング絶縁膜と、前記ブロッキング絶縁膜上の制御ゲート電極と、前記制御ゲート電極の両側の前記半導体基板に形成されるソース／ドレイン領域とを備え、前記電荷蓄積膜が、触媒化学気相成長法で作製されたシリコン窒化物膜であって、構成元素比Ｎ／Ｓｉが１．２～１．４であり、このシリコン窒化物膜に触媒化学気相成長法で導入された水素原子の含有量が、５～２０ａｔ％であり、そしてこのシリコン窒化物膜に触媒化学気相成長法で導入されたＮ－Ｈ結合が、５×１０２１～５×１０２２個／ｃｍ３であることを特徴とする不揮発性半導体メモリ装置。
  5. 前記シリコン窒化物膜が、真空槽内にＳｉＨ４及びＮＨ３ガスを導入し、加熱した触媒に接触させて分解せしめ、前記真空槽内に配置された対象加熱表面に成膜する、触媒化学気相成長法で作製されることを特徴とする請求項１～４のいずれか１項記載の不揮発性半導体メモリ装置。
  6. 前記シリコン窒化物膜が、ＳｉＨ４ガスとＮＨ３ガスとの導入ガス量比をＮＨ３／ＳｉＨ４＝１～５００とし、触媒化学気相成長法で作製されたものであることを特徴とする請求項５記載の不揮発性半導体メモリ装置。
  7. 前記シリコン窒化物膜が、真空槽内にＳｉＨ４、ＮＨ３、及びＨ２ガスを導入し、加熱した触媒に接触させて分解せしめ、前記真空槽内に配置された対象加熱表面に成膜する、触媒化学気相成長法で作製されたものであることを特徴とする請求項１～４のいずれか１項記載の不揮発性半導体メモリ装置。
  8. 前記シリコン窒化物膜が、ＳｉＨ４ガスとＮＨ３ガスとＨ２との導入ガス量比を（ＮＨ３＋Ｈ２）／ＳｉＨ４＝１～５００、ＮＨ３／（ＮＨ３＋Ｈ２）＝０．０１～１とし、触媒化学気相成長法で作製されたものであることを特徴とする請求項７記載の不揮発性半導体メモリ装置。
  9. 前記シリコン窒化物膜が、真空槽内の圧力１００Ｐａ未満で、触媒化学気相成長法で作製されたものであることを特徴とする請求項１～８のいずれか１項記載の不揮発性半導体メモリ装置。
  10. 前記対象加熱表面の温度が１００～５００℃であることを特徴とする請求項５～９のいずれか１項記載の不揮発性半導体メモリ装置。
  11. 前記触媒が、Ｗ、Ｍｏ、及びＴａから選ばれた少なくとも１種の金属並びにこれら金属の少なくとも２種からなる合金から選ばれた材料からなることを特徴とする請求項１～１０のいずれか１項記載の不揮発性半導体メモリ装置。
  12. 前記触媒の加熱温度が、１５００～２０００℃であることを特徴とする請求項１～１１のいずれか１項記載の不揮発性半導体メモリ装置。
  13. 半導体基板上にトンネル絶縁膜を形成し、前記トンネル絶縁膜上に、触媒化学気相成長法で作製されたシリコン窒化物膜であって、構成元素比Ｎ／Ｓｉが１．２～１．４である電荷蓄積膜を形成し、前記電荷蓄積膜上にブロッキング絶縁膜を形成し、前記ブロッキング絶縁膜上に制御ゲート電極を形成し、前記制御ゲート電極の両側の前記半導体基板にソース／ドレイン領域を形成することを特徴とする不揮発性半導体メモリ装置の製造方法。
  14. 前記シリコン窒化物膜に触媒化学気相成長法で導入された水素原子の含有量が、５～２０ａｔ％であることを特徴とする請求項１３記載の不揮発性半導体メモリ装置の製造方法。
  15. 前記シリコン窒化物膜に触媒化学気相成長法で導入されたＮ－Ｈ結合が、５×１０２１～５×１０２２個／ｃｍ３であることを特徴とする請求項１３又は１４記載の不揮発性半導体メモリ装置の製造方法。
  16. 前記シリコン窒化物膜を、真空槽内にＳｉＨ４及びＮＨ３ガスを導入し、加熱した触媒に接触させて分解せしめ、前記真空槽内に配置された対象加熱表面に成膜する触媒化学気相成長法で作製することを特徴とする請求項１３～１５のいずれか１項記載の不揮発性半導体メモリ装置の製造方法。
  17. 前記シリコン窒化物膜を、ＳｉＨ４ガスとＮＨ３ガスとの導入ガス量比をＮＨ３／ＳｉＨ４＝１～５００とし、触媒化学気相成長法で作製することを特徴とする請求項１６記載の不揮発性半導体メモリ装置の製造方法。
  18. 前記シリコン窒化物膜を、真空槽内にＳｉＨ４、ＮＨ３、及びＨ２ガスを導入し、加熱した触媒に接触させて分解せしめ、前記真空槽内に配置された対象加熱表面に成膜する触媒化学気相成長法で作製することを特徴とする請求項１３～１５のいずれか１項記載の不揮発性半導体メモリ装置の製造方法。
  19. 前記シリコン窒化物膜を、ＳｉＨ４ガスとＮＨ３ガスとＨ２との導入ガス量比を（ＮＨ３＋Ｈ２）／ＳｉＨ４＝１～５００、ＮＨ３／（ＮＨ３＋Ｈ２）＝０．０１～１とし、触媒化学気相成長法で作製することを特徴とする請求項１８記載の不揮発性半導体メモリ装置の製造方法。
  20. 前記シリコン窒化物膜を、真空槽内の圧力１００Ｐａ未満で、触媒化学気相成長法で作製することを特徴とする請求項１３～１９のいずれか１項記載の不揮発性半導体メモリ装置の製造方法。
  21. 前記対象加熱表面の温度が１００～５００℃であることを特徴とする請求項１６～２０のいずれか１項記載の不揮発性半導体メモリ装置の製造方法。
  22. 前記触媒が、Ｗ、Ｍｏ、及びＴａから選ばれた少なくとも１種の金属並びにこれら金属の少なくとも２種からなる合金から選ばれた材料からなることを特徴とする請求項１６～２１のいずれか１項記載の不揮発性半導体メモリ装置の製造方法。
  23. 前記触媒の加熱温度が、１５００～２０００℃であることを特徴とする請求項１６～２２のいずれか１項記載の不揮発性半導体メモリ装置の製造方法。
  24. 触媒化学気相成長法で作製されたシリコン窒化物膜であって、構成元素比Ｎ／Ｓｉが１．２～１．４であることを特徴とする電荷蓄積膜。
  25. 前記シリコン窒化物膜が、触媒化学気相成長法で導入された水素原子を５～２０ａｔ％含有していることを特徴とする請求項２４記載の電荷蓄積膜。
  26. 前記シリコン窒化物膜が、触媒化学気相成長法で導入されたＮ－Ｈ結合を５×１０２１～５×１０２２個／ｃｍ３有していることを特徴とする請求項２４又は２５記載の電荷蓄積膜。
PCT/JP2011/067309 2010-07-30 2011-07-28 不揮発性半導体メモリ装置及びその製造方法、並びに電荷蓄積膜 Ceased WO2012014992A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/698,903 US20130113034A1 (en) 2010-07-30 2011-07-28 Non-volatile semiconductor memory device, production method for same, and charge storage film
JP2012526555A JPWO2012014992A1 (ja) 2010-07-30 2011-07-28 不揮発性半導体メモリ装置及びその製造方法、並びに電荷蓄積膜
KR1020137003171A KR20130044316A (ko) 2010-07-30 2011-07-28 불휘발성 반도체 메모리 장치 및 그 제조 방법, 그리고 전하 축적막

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-172963 2010-07-30
JP2010172963 2010-07-30

Publications (1)

Publication Number Publication Date
WO2012014992A1 true WO2012014992A1 (ja) 2012-02-02

Family

ID=45530192

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/067309 Ceased WO2012014992A1 (ja) 2010-07-30 2011-07-28 不揮発性半導体メモリ装置及びその製造方法、並びに電荷蓄積膜

Country Status (5)

Country Link
US (1) US20130113034A1 (ja)
JP (1) JPWO2012014992A1 (ja)
KR (1) KR20130044316A (ja)
TW (1) TW201220408A (ja)
WO (1) WO2012014992A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO344185B1 (en) 2016-05-31 2019-09-30 Inst Energiteknik Electrode and Battery comprising a powder of Silicon Nitride particles

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269673A (ja) * 2005-03-23 2006-10-05 Nec Electronics Corp 半導体装置およびその製造方法
JP2007194511A (ja) * 2006-01-23 2007-08-02 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
JP2010067993A (ja) * 2004-03-26 2010-03-25 Ulvac Japan Ltd 単位層ポスト処理を用いた触媒化学蒸着法による成膜方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3868324B2 (ja) * 2002-04-15 2007-01-17 三菱電機株式会社 シリコン窒化膜の成膜方法、成膜装置、及び半導体装置の製造方法
JP2005179744A (ja) * 2003-12-19 2005-07-07 Toshiba Corp 触媒ｃｖｄ装置及び触媒ｃｖｄ法
JP4714208B2 (ja) * 2007-11-22 2011-06-29 キヤノンアネルバ株式会社 発熱体ｃｖｄ装置及び成膜方法
JP2009170660A (ja) * 2008-01-16 2009-07-30 Toshiba Corp 半導体記憶装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067993A (ja) * 2004-03-26 2010-03-25 Ulvac Japan Ltd 単位層ポスト処理を用いた触媒化学蒸着法による成膜方法
JP2006269673A (ja) * 2005-03-23 2006-10-05 Nec Electronics Corp 半導体装置およびその製造方法
JP2007194511A (ja) * 2006-01-23 2007-08-02 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
TW201220408A (en) 2012-05-16
US20130113034A1 (en) 2013-05-09
KR20130044316A (ko) 2013-05-02
JPWO2012014992A1 (ja) 2013-09-12

Similar Documents

Publication Publication Date Title
Tan et al. Hafnium aluminum oxide as charge storage and blocking-oxide layers in SONOS-type nonvolatile memory for high-speed operation
TW561513B (en) Semiconductor device and method of manufacturing the same
JP4151229B2 (ja) 不揮発性半導体記憶装置およびその製造方法
US6833582B2 (en) Nonvolatile semiconductor memory device
US7479425B2 (en) Method for forming high-K charge storage device
US8169835B2 (en) Charge trapping memory cell having bandgap engineered tunneling structure with oxynitride isolation layer
Jang et al. Temperature dependence of silicon nitride deposited by remote plasma atomic layer deposition
Bonafos et al. Si and Ge nanocrystals for future memory devices
US20080157185A1 (en) Non-Volatile Memory Device Having Charge Trapping Layer and Method for Fabricating the Same
US20080135922A1 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
US7928496B2 (en) Semiconductor memory device and manufacturing method thereof
WO2015129279A1 (en) Semiconductor device comprising a hydrogen diffusion barrier and method of fabricating same
US20160284868A1 (en) Semiconductor memory device and method for manufacturing the same
Jeon et al. Impact of metal work function on memory properties of charge-trap flash memory devices using fowler-nordheim P/E mode
JP2002261175A (ja) 不揮発性半導体記憶装置およびその製造方法
WO2012014992A1 (ja) 不揮発性半導体メモリ装置及びその製造方法、並びに電荷蓄積膜
JP2008187180A (ja) フラッシュメモリの製造方法
CN104425503B (zh) 非易失性半导体存储器件及其制造方法和制造装置
JP4734799B2 (ja) 不揮発性半導体メモリ装置の製造方法
JP2007036025A (ja) 不揮発性メモリ半導体装置およびその製造方法
An et al. Direct comparison of the electrical properties in metal/oxide/nitride/oxide/silicon and metal/aluminum oxide/nitride/oxide/silicon capacitors with equivalent oxide thicknesses
Jang et al. Design of gate stacks for improved program/erase speed, retention and process margin aiming next generation metal nanocrystal memories
Chang et al. Improvement of memory properties for MANOS-type nonvolatile memory devices with high-pressure wet vapor annealing
Tao et al. Fluorination of Al2O3 blocking layer for improving the performance of metal‐oxide‐nitride‐oxide‐silicon flash memory
Ho et al. Improved electrical and reliability characteristics in metal/oxide/nitride/oxide/silicon capacitors with blocking oxide layers formed under the radical oxidation process

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11812581

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13698903

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2012526555

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20137003171

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 11812581

Country of ref document: EP

Kind code of ref document: A1