WO2012032012A1 - Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung - Google Patents

Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung Download PDF

Info

Publication number
WO2012032012A1
WO2012032012A1 PCT/EP2011/065317 EP2011065317W WO2012032012A1 WO 2012032012 A1 WO2012032012 A1 WO 2012032012A1 EP 2011065317 W EP2011065317 W EP 2011065317W WO 2012032012 A1 WO2012032012 A1 WO 2012032012A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
semiconductor chip
semiconductor
component
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2011/065317
Other languages
English (en)
French (fr)
Inventor
Markus Pichlmaier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to EP11755046.7A priority Critical patent/EP2614539A1/de
Priority to US13/821,665 priority patent/US20130228820A1/en
Priority to CN201180043440XA priority patent/CN103081147A/zh
Publication of WO2012032012A1 publication Critical patent/WO2012032012A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H10H20/8581—Means for heat extraction or cooling characterised by their material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires

Definitions

  • the present invention relates to an optoelectronic semiconductor component with a carrier and a
  • the invention relates to a method for producing such an optoelectronic component according to claim 10.
  • the document DE 11 2005 002 419 T5 discloses a housing for an optoelectronic component. Conventionally, optoelectronic
  • AIN ceramic Semiconductor devices on a semiconductor chip, which is arranged on a AIN ceramic.
  • the AIN ceramic with applied semiconductor chip is applied to a metal core board, for example glued.
  • the AIN ceramic can not be soldered to the metal core board due to the thermal expansion coefficient. Due to the
  • the metal core board has, for example, Al.
  • the invention is based on the object
  • Specify optoelectronic semiconductor device which is characterized by improved thermal resistance. Further, the invention has for its object to provide a shortened and simplified production of such a device.
  • Advantageous developments of the device and its method are the subject of the dependent claims.
  • Semiconductor chip provided, wherein the semiconductor chip has an active layer for generating electromagnetic radiation.
  • the carrier has on a top electrical conductor tracks for electrical contacting of the
  • the semiconductor chip is mounted on the carrier.
  • the carrier contains a silicon nitride such as S13N4 or molybdenum (Mo) or a molybdenum alloy or is made of one or more of said materials or is made of one of these materials.
  • the carrier is not a composite carrier.
  • An optoelectronic component is in particular a
  • Component that allows the conversion of electronically generated energy into light emission or vice versa.
  • the optoelectronic component is a radiation-emitting component.
  • the semiconductor chip has a fastening side with which the semiconductor chip is arranged on the carrier. In a development, the semiconductor chip is mounted directly on the carrier.
  • the semiconductor chip has a radiation exit side, which lies opposite the attachment side, and from which the radiation emitted by the semiconductor chip emerges for the most part.
  • the semiconductor chip is em, for example
  • surface-emitting chip for example, a light-emitting diode (LED).
  • LED light-emitting diode
  • the conventionally used AIN ceramic as a carrier is in particular by the Si N ⁇ ceramic as a carrier or
  • Molybdenum circuit board replaced as a carrier. Due to the high electricity modulus of S13N4 and molybdenum, the carrier can be externally mounted directly with the semiconductor chip applied. The use of an additional metal core board is advantageously not necessary, so that simplifies and shortens, among other things, the manufacturing process.
  • the thermal resistance of the component is composed here of the thermal resistance of the semiconductor chip, the thermal resistance of the solder between
  • the thermal resistance is thus reduced by the thermal resistance of AIN ceramic and the adhesive layer between AIN ceramic and
  • the conventionally used metal core board can thus be saved in the present case. This advantageously improves the thermal resistance, in particular the thermal resistance. Due to the reduced number of used components of the device shortened and
  • the manufacturing process is simplified. Next, the device can be easily mounted externally.
  • the semiconductor chip is connected to a connection layer, such as an electrically conductive adhesive layer or a solder layer electrically conductively connected to the carrier and mechanically fixed thereto.
  • a connection layer such as an electrically conductive adhesive layer or a solder layer electrically conductively connected to the carrier and mechanically fixed thereto.
  • the active layer of the semiconductor chip preferably has a pn junction, a double heterostructure, a
  • SQW Single quantum well structure
  • MQW multiple quantum well structure
  • the semiconductor chip in particular the active layer, contains at least one III / V semiconductor material, for example a material from the material systems In x GayAl ] __ x _yP, In x GayAl ] __ x _yN or In x GayAl ] __ x _yAs, each with 0 ⁇ x, y ⁇ 1 and x + y ⁇ 1.
  • III / V semiconductor materials are used for generating radiation in the ultraviolet (In x GayAl ] __ x _yN), above the visible
  • the carrier has fastening elements for external attachment of the component.
  • a direct external attachment of the component to external components can thus be made possible.
  • the component can be mounted directly externally due to the high electricity modulus of S13N4 or molybdenum as a carrier.
  • the openings of the carrier are laterally spaced in a development of a mounting region of the
  • the semiconductor chip is a thin-film LED.
  • a thin-film LED is considered in the context of the application, an LED during its production, the growth substrate, on a semiconductor layer sequence, the
  • Semiconductor chip forms, for example epitaxially
  • the semiconductor chip has a training
  • Conductor attached, for example, with an electrical adhesive layer or a solder layer.
  • Chips opposite the underside are made by the
  • the bonding wire is guided in this case from the top of the chip to another trace of the carrier.
  • Carriers are arranged for short-circuit avoidance, for example by means of a distance or an electrically insulating layer from each other electrically insulated.
  • the semiconductor chip may be a flip-chip.
  • a one-sided electrical contacting of the semiconductor chip takes place.
  • the one-sided contacting is particularly preferably carried out on the underside of the chip.
  • flip-chips are known in the art and are therefore not explained in detail here.
  • the conductor tracks of the carrier contain a metallization.
  • the tracks have NiPdAu.
  • a plurality of semiconductor chips are mounted directly on the carrier.
  • the semiconductor chips are preferably fastened in each case with an underside on a respective conductor track of the carrier and with these
  • the upper sides of the semiconductor chips are preferably electrically conductively connected to a further conductor track of the carrier.
  • a bonding wire is the upper sides of the semiconductor chips are preferably electrically conductively connected to a further conductor track of the carrier.
  • a semiconductor chip is arranged on a separate first conductor track of the carrier, wherein the bonding wire of each semiconductor chip is electrically conductively connected to the conductor track of an adjacent semiconductor chip. In this case, a series connection of the semiconductor chips takes place. Lead the conductor tracks of the carrier
  • the semiconductor chip or the semiconductor chips are soldered onto the carrier, for example by means of an electrically conductive solder layer.
  • the inventive method is characterized in particular by a shortened and simplified manufacturing process.
  • a conventionally used metal core board can be saved, whereby the
  • the semiconductor chip is applied to the carrier by means of a soldering process.
  • a soldering process for example, an electrically conductive solder layer
  • the semiconductor chips are applied directly to the carrier by means of a soldering process.
  • a semiconductor chip is arranged on a conductor track of the carrier and with this electrically conductive
  • the conductor tracks of the individual semiconductor chips are electrically isolated from one another by means of a distance or an electrically insulating layer.
  • the further electrical contacting takes place for example by means of a bonding wire from the top of each
  • apertures are formed in the carrier.
  • the apertures are advantageously laterally spaced from the mounting area of the or
  • Screw on in which a screw is inserted, which allows an external mounting.
  • the device is thus directly mountable, for example, the end user, for example, screwable.
  • Such direct mountability is made possible, inter alia, by the high electricity modulus of the material of the carrier, ie of the S13N4 or molybdenum.
  • Figures 1, 2, 4 each have a schematic cross section of a
  • Figure 3A is a schematic plan view of another
  • Figure 3B is a schematic cross section of the
  • Figure 5 is a schematic cross section of a
  • Embodiment of a conventional optoelectronic semiconductor device Embodiment of a conventional optoelectronic semiconductor device.
  • Semiconductor device 10 which has a semiconductor chip 1, a carrier 2 and a metal core board 3. Of the Semiconductor chip 1 is applied to the carrier 2, for example by means of an adhesive or solder layer.
  • the carrier 2 is on the metal core board 3 by means of a
  • Attachment layer 5 is arranged.
  • the carrier 2 has A1N.
  • the metal core board 3 has Al.
  • the attachment layer 5 is, for example, a
  • the thermal resistance of the entire component is composed of the
  • FIG. 1 shows an optoelectronic invention
  • Component comprising a chip 1 and a carrier 2.
  • Component comprising a chip 1 and a carrier 2.
  • Component 10 according to the invention does not have a metal core board.
  • the use of a metal core board is not necessary, thereby increasing the manufacturing process of a
  • inventive component shortened and simplified.
  • the saving of the conventionally used metal core board is made possible in particular by the special material of the carrier 2.
  • the carrier 2 has as material S13N4. This advantageously improves the thermal resistance of the component.
  • the thermal resistance of the device is therefore reduced by the thermal resistance of the metal core board and the thermal resistance of the attachment layer used in conventional components.
  • the device 10 is a surface mountable device. This means that the component 10 can be mounted externally with a mounting side of the carrier 2.
  • the semiconductor chip 1 is a radiation-emitting chip, in particular an LED.
  • the semiconductor chip 1 has one for the production of
  • Electromagnetic radiation suitable active layer The semiconductor chip 1 is designed in particular in thin-film construction.
  • the semiconductor chip 1 comprises epitaxially
  • the layers of the chip 1 are preferably based on a III / V compound semiconductor material.
  • the semiconductor chip 1 has a radiation exit side, at which the radiation generated in the active layer emerges from the chip 1 for the most part.
  • Radiation exit side of the chip 1 is at the of the Carrier disposed opposite side of the chip.
  • the chip 1 is with one of the radiation exit side
  • the semiconductor chip 1 is electrically conductively and mechanically connected directly to an electrical conductor track 6 of the carrier, for example by means of the electrically conductive soldering layer 4.
  • the semiconductor chip 1 is in the embodiment of Figure 1 is a semiconductor chip having a two-sided contact.
  • the semiconductor chip 1 thus has, on the side opposite the radiation exit side, a first contact surface which, via the soldering layer 4, has the first contact surface
  • Conductor 6 of the carrier is electrically connected.
  • the semiconductor chip 1 On the radiation exit side, the semiconductor chip 1 has a further contact surface, which is electrically conductively connected to a further conductor track of the carrier 2, for example by means of a bonding wire (not shown).
  • the individual electrical conductor tracks of the carrier 2 are arranged insulated from one another, for example by means of a distance or an electrically insulating layer. The conductor tracks 6 arranged on the carrier 2 thus make possible an electrical contacting of the
  • the conductor tracks 6 have a metallization
  • the carrier 2 in particular at least two openings 7 are arranged.
  • the openings 7 can completely penetrate the carrier.
  • the openings 7 are not of the
  • Semiconductor chip 1 covers and preferably do not serve for electrical contacting of the semiconductor chip. 1 By means of the apertures 7, the device 10 is mounted directly externally. Depending on the desired application can be so from
  • screws or rivet holes can be performed so that an external assembly can be achieved.
  • Component 10 so externally screwed.
  • the component according to the invention is thus characterized by a simplified external attachment.
  • a conventionally used metal core board is thus characterized by a simplified external attachment.
  • Semiconductor chip 1 has a one-sided contact.
  • the contacting of the semiconductor chip 1 takes place on the side opposite the radiation exit side
  • the semiconductor chip 1 is thus formed as a so-called flip-chip.
  • both contact surfaces of the semiconductor chip 1 are arranged on the side of the chip 1 facing the carrier 2.
  • the contact surfaces of the semiconductor chip 1 are arranged isolated from each other electrically.
  • the first contact surface contacts the semiconductor layers of the chip, which, viewed from the active layer, face the carrier.
  • the second contact surface contacts the Semiconductor layers of the chip, which are facing away from the carrier seen from the active layer, wherein between the
  • Insulation layer 12 is arranged for short circuit avoidance. Such electrical contact can
  • FIGS. 3A, 3B each show a semiconductor component 10 which has a plurality of semiconductor chips 1
  • FIG. 3A shows a plan view of the component 10.
  • semiconductor chips 1 are arranged on a carrier 2.
  • a semiconductor chip 1 is on one
  • the individual tracks 6 are electrically isolated from each other by means of a distance.
  • the semiconductor chips 1 of the embodiment of Figure 3A have a two-sided contact. This means that a bonding wire is led from a contact surface of the semiconductor chip to a conductor track 6 of the carrier 2 from a radiation exit side of the semiconductor chips 1.
  • one bonding wire of a semiconductor chip 1 is electrically conductively connected to a conductor track 6 of an adjacent semiconductor chip 1.
  • the semiconductor chips 1 are thus connected in series with one another electrically.
  • On the support 2 also strip conductors 6 are arranged, on which no semiconductor chip 1 is arranged, and allow an electrical external contact.
  • Conductor tracks 6 lead to contact surfaces 8 of the support 2.
  • the contact surfaces 8 are in each case arranged in each case at a corner of the support 2. This allows a simple electrical contacting of the device 10.
  • the carrier 2 has four openings 7, which are designed for example as a screw or rivet holes. By means of the openings 7, the component 10 can be mounted externally, for example by means of rivets or screws, which are guided through the openings 7.
  • FIG. 3B shows a cross-section of the component from FIG. 3A in section through the line A-A.
  • the semiconductor chips 1 are mounted on a conductor track 6 of NiPdAu and electrically contacted with this.
  • the top-side electrical contacting of the chip 1 by means of a
  • the conductor track 6 is arranged here on the carrier 2.
  • the carrier 2 has S13N4 as a material. Through the carrier 2 openings 7 are guided by the screws are feasible, so that the device 10 is electrically contacted. In particular, the device 10 is by means of the
  • FIGS. 3A, 3B is identical to the embodiment of FIG.
  • the embodiment of Figure 4 differs from the embodiment of Figure 1 in that the carrier 2 as a material instead of S13N4 molybdenum (Mo).
  • the carrier 2 is further formed in contrast to Figure 1 with a NiAu- sheath.
  • an intermediate component 11 is arranged between chip 1 and carrier 2.
  • Intermediate component 11 has, for example, A1N.
  • the semiconductor chip 1 is thus applied by means of a solder layer 4 on the intermediate component 11.
  • the intermediate component 11 is in turn arranged on the carrier 2 by means of a fastening layer 5.
  • Components is between intermediate component 11 and carrier 2 no silver layer application. Rather, one can
  • Solder layer can be used. This advantageously improves the thermal resistance of the device.
  • FIG. 4 is substantially identical to the embodiment of FIG.

Landscapes

  • Led Device Packages (AREA)

Abstract

Es ist ein optoelektronisches Halbleiterbauelement (10) vorgesehen, das einen Träger (2) und einen Halbleiterchip (1) aufweist. Der Halbleiterchip (1) weist eine aktive Schicht zur Erzeugung elektromagnetischer Strahlung auf. Der Träger (2) weist auf einer Oberseite zur elektrischen Kontaktierung des Halbleiterchips (1) elektrische Leiterbahnen (6) auf. Der Halbleiterchip (1) ist auf dem Träger (2) befestigt. Der Träger (2) enthält S13N4 oder Molybdän. Weiter ist ein Verfahren zur Herstellung eines derartigen Bauelements (10) angegeben.

Description

Beschreibung
Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
Die vorliegende Erfindung betrifft ein optoelektronisches Halbleiterbauelement mit einem Träger und einem
Halbleiterchip gemäß Patentanspruch 1. Weiter betrifft die Erfindung ein Verfahren zum Herstellen eines derartigen optoelektronischen Bauelements gemäß Patentanspruch 10.
In der Druckschrift DE 11 2005 002 419 T5 ist eine Gehäuse für ein optoelektronisches Bauteil angegeben. Herkömmlicherweise weisen optoelektronische
Halbleiterbauelemente einen Halbleiterchip auf, der auf einer AIN-Keramik angeordnet ist. Die AIN-Keramik mit aufgebrachtem Halbleiterchip ist auf einer Metallkernplatine aufgebracht, beispielsweise aufgeklebt. Nachteilig kann die AIN-Keramik aufgrund des thermischen Ausdehnungskoeffizienten nicht auf der Metallkernplatine aufgelötet werden. Aufgrund der
Verwendung von Keramik und Metallkernplatine verschlechtert sich jedoch der thermische Widerstand des gesamten
Bauelements. Beispielsweise setzt sich bei derartigen
Bauelementen der thermische Widerstand des gesamten
Bauelements zusammen aus thermischem Widerstand des
Halbleiterchips, thermischem Widerstand einer
Anschlussschicht zwischen Halbleiterchip und AIN-Keramik, dem thermischen Widerstand der AIN-Keramik, dem thermischen
Widerstand der Klebeschicht zwischen AIN-Keramik und
Metallkernplatine und dem thermischen Widerstand der
Metallkernplatine. Die Metallkernplatine weist beispielsweise AI auf. Der Erfindung liegt die Aufgabe zugrunde, ein
optoelektronisches Halbleiterbauelement anzugeben, das sich durch einen verbesserten thermischen Widerstand auszeichnet. Weiter liegt der Erfindung die Aufgabe zugrunde, eine verkürzte und vereinfachte Herstellung eines derartigen Bauelements anzugeben.
Diese Aufgaben werden unter anderem durch ein
optoelektronisches Bauelement mit den Merkmalen des
Patentanspruchs 1 und ein Verfahren zu dessen Herstellung mi den Merkmalen des Patentanspruchs 10 gelöst. Vorteilhafte Weiterbildungen des Bauelements und dessen Verfahren sind Gegenstand der abhängigen Ansprüche.
Erfindungsgemäß ist ein optoelektronisches
Halbleiterbauelement mit einem Träger und einem
Halbleiterchip vorgesehen, wobei der Halbleiterchip eine aktive Schicht zur Erzeugung elektromagnetischer Strahlung aufweist. Der Träger weist auf einer Oberseite elektrische Leiterbahnen zur elektrischen Kontaktierung des
Halbleiterchips auf. Der Halbleiterchip ist auf dem Träger befestigt. Der Träger enthält ein Siliziumnitrid wie S13N4 oder Molybdän (Mo) oder eine Molybdänlegierung oder besteht aus einem oder aus mehreren der genannten Materialien oder ist aus einem dieser Materialien gefertigt. Beispielsweise handelt es sich bei dem Träger um keinen Verbundträger.
Ein optoelektronisches Bauelement ist insbesondere ein
Bauelement, das die Umwandlung von elektronisch erzeugten Energien in Lichtemission ermöglicht oder umgekehrt.
Beispielsweise ist das optoelektronische Bauelement ein Strahlungsemittierendes Bauelement . Der Halbleiterchip weist eine Befestigungsseite auf, mit der der Halbleiterchip auf dem Träger angeordnet ist. In einer Weiterbildung ist der Halbleiterchip direkt auf dem Träger befestigt.
Weiter weist der Halbleiterchip eine Strahlungsaustrittsseite auf, die der Befestigungsseite gegenüber liegt, und aus der die von dem Halbleiterchip emittierte Strahlung zum größten Teil austritt.
Der Halbleiterchip ist beispielsweise em
oberflächenemittierender Chip, beispielsweise eine Licht emittierende Diode (LED) .
Die herkömmlicherweise verwendete AIN-Keramik als Träger ist insbesondere durch die Si N^Keramik als Träger oder
Molybdän-Leiterplatte als Träger ersetzt. Durch den hohen Elektrizitätsmodul von S13N4 und Molybdän kann der Träger mit aufgebrachtem Halbleiterchip direkt extern montiert werden. Die Verwendung einer zusätzlichen Metallkernplatine ist vorteilhafterweise nicht notwendig, sodass sich unter anderem der Herstellungsprozess vereinfacht und verkürzt. Der thermische Widerstand des Bauelements setzt sich hierbei zusammen aus dem thermischen Widerstand des Halbleiterchips, dem thermischen Widerstand des Lötmaterials zwischen
Halbleiterchip und Träger und dem thermischen Widerstand des Trägers aus S13N4 oder Molybdän. Im Vergleich zu
herkömmlichen Bauelementen reduziert sich der thermische Widerstand somit um den thermischen Widerstand der AIN- Keramik und der Klebeschicht zwischen AIN-Keramik und
Metallkernplatine . Die herkömmlicherweise verwendete Metallkernplatine kann vorliegend also eingespart werden. Dadurch verbessert sich vorteilhafterweise der Wärmewiderstand, insbesondere der thermische Widerstand. Aufgrund der reduzierten Anzahl der verwendeten Komponenten des Bauelements verkürzt und
vereinfacht sich zudem der Herstellungsprozess . Weiter kann das Bauelement vereinfacht extern montiert werden.
Der Halbleiterchip ist mit einer Anschlussschicht, etwa einer elektrisch leitenden KlebstoffSchicht oder einer Lötschicht elektrisch leitend mit dem Träger verbunden und auf diesem mechanisch befestigt.
Die aktive Schicht des Halbleiterchips weist vorzugsweise einen pn-Übergang, eine Doppelheterostruktur, eine
Einfachquantentopfstruktur (SQW, Single quantum well) oder eine Mehrfachquantentopfstruktur (MQW, multi quantum well) zur Strahlungserzeugung auf. Die Bezeichnung
Quantentopfstruktur entfaltet hierbei keine Bedeutung
hinsichtlich der Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen.
Der Halbleiterchip, insbesondere die aktive Schicht, enthält mindestens ein III/V-Halbleitermaterial, etwa ein Material aus den Materialsystemen InxGayAl]__x_yP, InxGayAl]__x_yN oder InxGayAl]__x_yAs, jeweils mit 0 < x, y < 1 und x + y ^ 1.
III/V-Halbleitermaterialien sind zur Strahlungserzeugung im ultravioletten ( InxGayAl]__x_yN) , über den sichtbaren
( InxGayAl]__x_yN, insbesondere für blaue bis grüne Strahlung, oder InxGayAl]__x_yP, insbesondere für gelbe bis rote Strahlung) bis in den infraroten ( InxGayAl]__x_yAs )
Spektralbereich besonders geeignet.
In einer Weiterbildung weist der Träger Befestigungselemente zur externen Befestigung des Bauelements auf. Insbesondere kann so eine direkte externe Befestigung des Bauelements an externen Komponenten ermöglicht werden. Vorteilhafterweise kann das Bauelement aufgrund des hohen Elektrizitätsmoduls von S13N4 oder Molybdän als Träger direkt extern montiert werden .
In einer Weiterbildung sind die Befestigungselemente
Durchbrüche des Trägers, sodass das Bauelement mittels beispielsweise Schrauben oder Nieten extern befestigbar ist.
Die Durchbrüche des Trägers sind in einer Weiterbildung lateral beabstandet von einem Montagebereich des
Halbleiterchips angeordnet. Durch die Durchbrüche kann zur Befestigung des Bauelements jeweils eine Schraube oder eine Niete geführt werden, mittels derer das Bauelement extern befestigt wird. Die Durchbrüche können somit beispielsweise eine Schraubwindung aufweisen. Eine vereinfachte externe Befestigung des Bauelements für beispielsweise dem
Endverbraucher ermöglicht sich so mit Vorteil.
In einer Weiterbildung ist der Halbleiterchip eine Dünnfilm- LED. Als Dünnfilm-LED wird im Rahmen der Anmeldung eine LED angesehen, während dessen Herstellung das Aufwachssubstrat, auf den einer Halbleiterschichtenfolge, die den
Halbleiterchip bildet, beispielsweise epitaktisch
aufgewachsen wurde, abgelöst worden ist. Der Halbleiterchip weist in einer Weiterbildung eine
zweiseitige Kontaktierung auf. In diesem Fall ist eine elektrische Kontaktierung des Chips von einer Unterseite des Chips über eine Anschlussschicht zu einer elektrischen
Leiterbahn des Trägers geführt. Beispielsweise ist der
Halbleiterchip direkt mit einer Kontaktfläche auf der
Leiterbahn beispielsweise mit einer elektrischen Klebeschicht oder einer Lötschicht befestigt. An einer Oberseite des
Chips, die der Unterseite gegenüberliegt, erfolgt die
elektrische Kontaktierung des Chips mittels beispielsweise eines Bonddrahtes. Der Bonddraht wird in diesem Fall von der Oberseite des Chips zu einer weiteren Leiterbahn des Trägers geführt. Die Leiterbahn und die weitere Leiterbahn des
Trägers sind dabei zur Kurzschlussvermeidung beispielsweise mittels eines Abstandes oder einer elektrisch isolierenden Schicht voneinander elektrisch isoliert angeordnet.
Alternativ kann der Halbleiterchip ein Flip-Chip sein. In diesem Fall erfolgt eine einseitige elektrische Kontaktierung des Halbleiterchips. Die einseitige Kontaktierung erfolgt insbesondere bevorzugt an der Unterseite des Chips. Derartige Flip-Chips sind dem Fachmann bekannt und werden daher an dieser Stelle nicht näher erläutert. In einer Weiterbildung enthalten die Leiterbahnen des Trägers eine Metallisierung. Beispielsweise weisen die Leiterbahnen NiPdAu auf.
In einer Weiterbildung ist eine Mehrzahl von Halbleiterchips direkt auf dem Träger befestigt. Die Halbleiterchips sind dabei bevorzugt jeweils mit einer Unterseite auf jeweils einer Leiterbahn des Trägers befestigt und mit diesen
elektrisch leitend verbunden. Mittels eines Bonddrahtes sind die Oberseiten der Halbleiterchips vorzugsweise mit einer weiteren Leiterbahn des Trägers elektrisch leitend verbunden. Beispielsweise ist jeweils ein Halbleiterchip auf einer separaten ersten Leiterbahn des Trägers angeordnet, wobei der Bonddraht jedes Halbleiterchips mit der Leiterbahn eines benachbarten Halbleiterchips elektrisch leitend verbunden ist. In diesem Fall erfolgt somit eine Serienverschaltung der Halbleiterchips. Die Leiterbahnen des Trägers führen
anschließend zu Kontaktflächen des Trägers, mittels derer das gesamte Bauelement elektrisch kontaktierbar ist.
In einer Weiterbildung ist der Halbleiterchip oder sind die Halbleiterchips auf dem Träger aufgelötet, beispielsweise mittels einer elektrisch leitfähigen Lötschicht.
In einem Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements mit einem Träger und einem
Halbleiterchip finden folgende Verfahrensschritte Anwendung:
- Bereitstellen des Trägers, der S13N4 oder Molybdän enthält und der auf einer Oberseite zur elektrischen Kontaktierung des Halbleiterchips elektrische Leiterbahnen aufweist, und
- Aufbringen des Halbleiterchips direkt auf dem Träger.
Vorteilhafte Weiterbildungen des Verfahrens ergeben sich analog zu den vorteilhaften Weiterbildungen des Bauelements und umgekehrt.
Das erfindungsgemäße Verfahren zeichnet sich insbesondere durch einen verkürzten und vereinfachten Herstellungsprozess aus. Insbesondere kann eine herkömmlicherweise verwendete Metallkernplatine eingespart werden, womit die
herkömmlicherweise notwendigen Bearbeitungsschritte
betreffend die Metallkernplatine wegfallen. In einer Weiterbildung wird der Halbleiterchip mittels eines Lötverfahrens auf dem Träger aufgebracht. Hierbei wird beispielsweise eine elektrisch leitfähige Lötschicht
verwendet.
In einer Weiterbildung werden eine Mehrzahl von
Halbleiterchips direkt auf dem Träger aufgebracht.
Beispielsweise werden die Halbleiterchips mittels eines Lötverfahrens direkt auf dem Träger aufgebracht. Vorzugsweise wird jeweils ein Halbleiterchip auf einer Leiterbahn des Trägers angeordnet und mit dieser elektrisch leitend
verbunden. Die Leiterbahnen der einzelnen Halbleiterchips sind dabei mittels eines Abstandes oder einer elektrisch isolierenden Schicht elektrisch voneinander isoliert. Die weitere elektrische Kontaktierung erfolgt beispielsweise mittels eines Bonddrahtes von der Oberseite eines jeden
Halbleiterchips zu einer benachbarten Leiterbahn, auf der bereits ein benachbarter Halbleiterchip angeordnet und elektrisch kontaktiert ist.
In einer Weiterbildung werden Durchbrüche in dem Träger ausgebildet. Die Durchbrüche werden vorteilhafterweise lateral beabstandet von dem Montagebereich des oder der
Halbleiterchips ausgebildet.
In einer Weiterbildung werden zur externen Befestigung des Bauelements Schrauben oder Nieten durch die Durchbrüche geführt. Die Durchbrüche weisen beispielsweise eine
Schraubwindung auf, in die eine Schraube eingeführt wird, durch die eine externe Montage ermöglicht wird. Durch die in den Träger ausgebildeten Durchbrüche ist das Bauelement somit direkt von beispielsweise dem Endverbraucher montierbar, beispielsweise schraubbar. Eine derartige direkte Montierbarkeit ermöglicht sich unter anderem durch den hohen Elektrizitätsmodul des Materials des Trägers, also des S13N4 oder Molybdän.
Weitere Merkmale, Vorteile, Weiterbildungen und
Zweckmäßigkeiten des Bauelements und dessen Verfahren ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1 bis 5 erläuterten Ausführungsbeispielen. Es zeigen:
Figuren 1, 2, 4 jeweils einen schematischen Querschnitt eines
Ausführungsbeispiels eines erfindungsgemäßen
Bauelements , Figur 3A eine schematische Aufsicht auf ein weiteres
Ausführungsbeispiel eines erfindungsgemäßen Bauelements ,
Figur 3B einen schematischen Querschnitt des
Ausführungsbeispiels der Figur 3A, und
Figur 5 einen schematischer Querschnitt eines
Ausführungsbeispiels eines herkömmlichen optoelektronischen Halbleiterbauelements .
Gleiche oder gleich wirkende Bestandteile sind jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten
Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
In Figur 5 ist ein herkömmliches optoelektronisches
Halbleiterbauelement 10 dargestellt, das einen Halbleiterchip 1, einen Träger 2 und eine Metallkernplatine 3 aufweist. Der Halbleiterchip 1 ist auf dem Träger 2 aufgebracht, beispielsweise mittels einer Klebe- oder Lötschicht. Der Träger 2 ist auf der Metallkernplatine 3 mittels einer
Befestigungsschicht 5 angeordnet.
Der Träger 2 weist A1N auf. Die Metallkernplatine 3 weist AI auf. Die Befestigungsschicht 5 ist beispielsweise eine
Silberschicht . In herkömmlichen optoelektronischen Bauelementen finden somit eine Metallkernplatine 3 und ein Träger 2 Anwendung, auf die der Halbleiterchip 1 angeordnet ist. Insbesondere weisen derartige herkömmliche Bauelemente drei Komponenten auf, nämlich den Chip 1, den Träger 2 und die Metallkernplatine 3.
Durch diesen Dreikomponentenaufbau setzt sich der thermische Widerstand des gesamten Bauelements zusammen aus den
einzelnen thermischen Widerständen der einzelnen Komponenten. Insbesondere setzt sich der thermische Widerstand des
Bauelements zusammen aus dem thermischen Widerstand des Chips 1, dem thermischen Widerstand der Lötschicht 4, dem
thermischen Widerstand des Trägers 2, dem thermischen
Widerstand der Befestigungsschicht 5 und dem thermischen Widerstand der Metallkernplatine 3.
Figur 1 zeigt ein erfindungsgemäßes optoelektronisches
Bauelement, das einen Chip 1 und einen Träger 2 aufweist. Im Unterschied zu dem herkömmlichen Bauelement weist das
erfindungsgemäße Bauelement 10 keine Metallkernplatine auf. Insbesondere ist die Verwendung einer Metallkernplatine nicht notwendig, wodurch sich der Herstellungsprozess eines
erfindungsgemäßen Bauelements verkürzt und vereinfacht. Die Einsparung der herkömmlicherweise verwendeten Metallkernplatine ermöglicht sich insbesondere durch das spezielle Material des Trägers 2. Insbesondere weist der Träger 2 als Material S13N4 auf. Dadurch verbessert sich mit Vorteil der thermische Widerstand des Bauelements.
Insbesondere setzt sich der thermische Widerstand des
Bauelements zusammen aus dem thermischen Widerstand des Chips 1, dem thermischen Widerstand der Lötschicht 4 zwischen Chip 1 und Träger 2 und dem thermischen Widerstand des Trägers 2. Der thermische Widerstand des Bauelements reduziert sich demnach um den thermischen Widerstand der Metallkernplatine und dem thermischen Widerstand der Befestigungsschicht, die in herkömmlichen Bauelementen Anwendung finden. Das Bauelement 10 ist ein oberflächenmontierbares Bauelement. Das bedeutet, dass das Bauelement 10 mit einer Montageseite des Trägers 2 extern montierbar ist.
Der Halbleiterchip 1 ist ein strahlungsemittierender Chip, insbesondere eine LED.
Der Halbleiterchip 1 weist eine zur Erzeugung von
elektromagnetischer Strahlung geeignete aktive Schicht auf. Der Halbleiterchip 1 ist insbesondere in Dünnfilmbauweise ausgeführt. Der Halbleiterchip 1 umfasst epitaktisch
abgeschiedene Schichten, die den Chip 1 bilden. Die Schichten des Chips 1 basieren bevorzugt auf einem III/V- Verbindungshalbleitermaterial . Der Halbleiterchip 1 weist eine Strahlungsaustrittsseite auf, an der die in der aktiven Schicht erzeugte Strahlung aus dem Chip 1 zum größten Teil austritt. Die
Strahlungsaustrittsseite des Chips 1 ist an der von dem Träger gegenüberliegenden Seite des Chips angeordnet. Der Chip 1 ist mit einer der Strahlungsaustrittsseite
gegenüberliegenden Seite auf einer Leiterbahn 6 des Trägers 2 angeordnet. Insbesondere ist der Halbleiterchip 1 direkt mit einer elektrischen Leiterbahn 6 des Trägers elektrisch leitend und mechanisch verbunden, beispielsweise mittels der elektrisch leitfähigen Lötschicht 4.
Der Halbleiterchip 1 ist im Ausführungsbeispiel der Figur 1 ein Halbleiterchip, der eine zweiseitige Kontaktierung aufweist. Der Halbleiterchip 1 weist somit auf der von der Strahlungsaustrittsseite gegenüberliegenden Seite eine erste Kontaktfläche auf, die über die Lötschicht 4 mit der
Leiterbahn 6 des Trägers elektrisch leitend verbunden ist. Auf der Strahlungsaustrittsseite weist der Halbleiterchip 1 eine weitere Kontaktfläche auf, die beispielsweise mittels eines Bonddrahtes mit einer weiteren Leiterbahn des Trägers 2 elektrisch leitend verbunden ist (nicht dargestellt) . Die einzelnen elektrischen Leiterbahnen des Trägers 2 sind voneinander elektrisch isoliert angeordnet, beispielsweise mittels eines Abstandes oder einer elektrisch isolierenden Schicht. Die auf dem Träger 2 angeordneten Leiterbahnen 6 ermöglichen so eine elektrische Kontaktierung des
Halbleiterchips 1.
Die Leiterbahnen 6 weisen eine Metallisierung auf,
insbesondere NiPdAu.
In dem Träger 2 sind insbesondere mindestens zwei Durchbrüche 7 angeordnet. Die Durchbrüche 7 können den Träger vollständig durchdringen. Die Durchbrüche 7 sind nicht von dem
Halbleiterchip 1 überdeckt und dienen bevorzugt nicht zu einer elektrischen Kontaktierung des Halbleiterchips 1. Mittels der Durchbrüche 7 ist das Bauelement 10 direkt extern montierbar. Je nach gewünschter Anwendung kann so vom
Endverbraucher das Bauelement 10 direkt extern befestigt werden .
Durch die Durchbrüche 7 können beispielsweise Schrauben oder Nietenbohrungen durchgeführt werden, sodass eine externe Montage erzielt werden kann. Beispielsweise ist das
Bauelement 10 so extern anschraubbar.
Das erfindungsgemäße Bauelement zeichnet sich somit durch eine vereinfachte externe Befestigung aus. Gleichzeitig kann eine herkömmlicherweise verwendete Metallkernplatine
eingespart werden, wodurch sich der Herstellungsprozess verkürzt und vereinfacht. Zudem verbessert sich durch die gezielte Materialauswahl des Trägers der thermische
Widerstand des Bauelements.
Das Ausführungsbeispiel der Figur 2 unterscheidet sich von dem Ausführungsbeispiel der Figur 1 dadurch, dass der
Halbleiterchip 1 eine einseitige Kontaktierung aufweist.
Insbesondere erfolgt die Kontaktierung des Halbleiterchips 1 auf der der Strahlungsaustrittsseite gegenüberliegenden
Seite .
Der Halbleiterchip 1 ist somit als so genannter Flip-Chip ausgebildet. Insbesondere sind beide Kontaktflächen des Halbleiterchips 1 auf der dem Träger 2 zugewandten Seite des Chips 1 angeordnet. Die Kontaktflächen des Halbleiterchips 1 sind voneinander elektrisch isoliert angeordnet. Dabei kontaktiert die erste Kontaktfläche die Halbleiterschichten des Chips, die von der aktiven Schicht gesehen dem Träger zugewandt sind. Die zweite Kontaktfläche kontaktiert die Halbleiterschichten des Chips, die von der aktiven Schicht gesehen vom Träger abgewandt sind, wobei zwischen den
Halbleiterschichten und der zweiten Kontaktfläche eine
Isolationsschicht 12 zur Kurzschlussvermeidung angeordnet ist. Eine derartige elektrische Kontaktierung kann
beispielsweise mittels eines Durchbruchs durch die aktive Schicht zu den vom Träger abgewandten Schichten des Chips ermöglicht werden. Im Übrigen stimmt das Ausführungsbeispiel der Figur 2 im
Wesentlichen mit dem Ausführungsbeispiel der Figur 1 überein.
In den Figuren 3A, 3B ist jeweils ein Halbleiterbauelement 10 dargestellt, das eine Mehrzahl von Halbleiterchips 1
aufweist.
Figur 3A zeigt eine Aufsicht auf das Bauelement 10.
Insbesondere sind auf einem Träger 2 fünf Halbleiterchips 1 angeordnet. Jeweils ein Halbleiterchip 1 ist auf einer
Leiterbahn 6 aufgebracht und mittels einer Lötschicht mit der jeweiligen Leiterbahn 6 elektrisch kontaktiert. Die einzelnen Leiterbahnen 6 sind voneinander mittels eines Abstands elektrisch isoliert. Die Halbleiterchips 1 des Ausführungsbeispiels der Figur 3A weisen eine zweiseitige Kontaktierung auf. Das bedeutet, dass von einer Strahlungsaustrittsseite der Halbleiterchips 1 ein Bonddraht von einer Kontaktfläche des Halbleiterchips zu einer Leiterbahn 6 des Trägers 2 geführt ist. Insbesondere ist jeweils ein Bonddraht eines Halbleiterchips 1 mit einer Leiterbahn 6 eines benachbarten Halbleiterchips 1 elektrisch leitend verbunden. Die Halbleiterchips 1 sind somit seriell miteinander elektrisch verschaltet. Auf dem Träger 2 sind zudem Leiterbahnen 6 angeordnet, auf denen kein Halbleiterchip 1 angeordnet ist, und die eine elektrische externe Kontaktierung ermöglichen. Diese
Leiterbahnen 6 führen zu Kontaktflächen 8 des Trägers 2. Die Kontaktflächen 8 sind insbesondere jeweils an einem Eck des Trägers 2 angeordnet. Dadurch ermöglicht sich eine einfache elektrische Kontaktierung des Bauelements 10. Der Träger 2 weist vier Durchbrüche 7 auf, die beispielsweise als Schrauben- oder Nietbohrungen ausgeführt sind. Mittels der Durchbrüche 7 ist das Bauelement 10 extern montierbar, beispielsweise mittels Nieten oder Schrauben, die durch die Durchbrüche 7 geführt werden.
In Figur 3B ist ein Querschnitt des Bauelements aus Figur 3A im Schnitt durch die Linie A-A gezeigt. Die Halbleiterchips 1 sind auf einer Leiterbahn 6 aus NiPdAu befestigt und mit dieser elektrisch kontaktiert. Zudem erfolgt die oberseitige elektrische Kontaktierung des Chips 1 mittels eines
Bonddrahtes 9.
Die Leiterbahn 6 ist hierbei auf dem Träger 2 angeordnet. Der Träger 2 weist S13N4 als Material auf. Durch den Träger 2 sind Durchbrüche 7 geführt, durch die Schrauben durchführbar sind, sodass das Bauelement 10 elektrisch kontaktierbar ist. Insbesondere ist das Bauelement 10 mittels der von dem
Halbleiterchip 1 abgewandten Seite des Trägers elektrisch und mechanisch befestigbar.
Im Übrigen stimmt das Ausführungsbeispiel der Figuren 3A, 3B mit dem Ausführungsbeispiel der Figur 1 überein. Das Ausführungsbeispiel der Figur 4 unterscheidet sich von dem Ausführungsbeispiel der Figur 1 dadurch, dass der Träger 2 als Material anstatt S13N4 Molybdän (Mo) aufweist. Der Träger 2 ist weiter im Unterschied zu Figur 1 mit einer NiAu- Ummantelung ausgebildet.
Weiter ist im Unterschied zu Figur 1 eine Zwischenkomponente 11 zwischen Chip 1 und Träger 2 angeordnet. Die
Zwischenkomponente 11 weist beispielsweise A1N auf.
Der Halbleiterchip 1 ist somit mittels einer Lötschicht 4 auf der Zwischenkomponente 11 aufgebracht. Die Zwischenkomponente 11 ist wiederum mittels einer Befestigungsschicht 5 auf dem Träger 2 angeordnet. Beispielsweise ist die
Zwischenkomponente 11 auf dem Träger 2 mittels einer
Lötschicht 5 befestigt.
Im Unterschied zu herkömmlicherweise hergestellten
Bauelementen findet zwischen Zwischenkomponente 11 und Träger 2 keine Silberschicht Anwendung. Vielmehr kann eine
Lötschicht verwendet werden. Dadurch verbessert sich mit Vorteil der thermische widerstand des Bauelements.
Im Übrigen stimmt das Ausführungsbeispiel der Figur 4 mit dem Ausführungsbeispiel der Figur 1 im Wesentlichen überein.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt, sondern umfasst jedes neue Merkmal sowie jede Kombination von Merkmalen, wa insbesondere jede Kombination von Merkmalen in den
Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist. Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2010 044 987.3, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
1. Optoelektronisches Halbleiterbauelement (10) mit einem Träger (2) und zumindest einem Halbleiterchip (1), wobei
- der Halbleiterchip (1) eine aktive Schicht zur
Erzeugung elektromagnetischer Strahlung aufweist,
- der Träger (2) auf einer Oberseite zur elektrischen Kontaktierung des Halbleiterchips (1) elektrische
Leiterbahnen (6) aufweist,
- der Träger (2) S13N oder Molybdän enthält, und
- der Halbleiterchip (1) auf dem Träger (2) befestigt ist .
2. Halbleiterbauelement nach Anspruch 1, wobei
der Halbleiterchip (1) direkt auf dem Träger (2)
befestigt ist.
3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei der Träger (2) Befestigungselemente (7) zur externen Befestigung des Bauelements (10) aufweist.
4. Halbleiterbauelement nach Anspruch 3, wobei
die Befestigungselemente (7) Durchbrüche des Trägers (2) sind, sodass das Bauelement (10) mittels Schrauben oder Nieten extern befestigbar ist.
5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei
der Halbleiterchip (1) eine Dünnfilm-LED ist.
6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei
die Leiterbahnen (6) eine Metallisierung aufweisen.
7. Halbleiterbauelement nach Anspruch 6, wobei
die Leiterbahnen (6) NiPdAu aufweisen.
8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei
eine Mehrzahl von Halbleiterchips (1) direkt auf dem Träger (2) befestigt ist.
9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei
der oder die Halbleiterchips (1) auf dem Träger (2) aufgelötet sind,
und/oder wobei der oder die Halbleiterchips (1) jeweils ein Flip-Chip sind.
10. Halbleiterbauelement nach mindestens den Ansprüchen 2, 4, 7 und 9, wobei
der Träger (2) aus Molybdän oder einer Molybdänverbindung besteht .
11. Verfahren zum Herstellen eines optoelektronischen Bauelements (10), das einen Träger (2) und zumindest einen Halbleiterchip (1) aufweist, mit folgenden
Verfahrensschritten :
- Bereitstellen des Trägers (2), der S13N oder Molybdän enthält und der auf einer Oberseite zur elektrischen Kontaktierung des Halbleiterchips (1) elektrische
Leiterbahnen (6) aufweist, und
- Aufbringen des Halbleiterchips (1) auf dem Träger (2) .
12. Verfahren nach Anspruch 11, wobei - der Halbleiterchip (1) mittels eines Lötverfahrens auf dem Träger (2) aufgebracht wird.
13. Verfahren nach Anspruch 11 oder 12, wobei
eine Mehrzahl von Halbleiterchips (1) auf dem Träger (2) aufgebracht werden.
14. Verfahren nach einem der vorhergehenden Ansprüche 11 bis 13, wobei
Durchbrüche (7) in dem Träger (2) ausgebildet werden.
15. Verfahren nach Anspruch 14, wobei
zur externen Befestigung des Bauelements (10) Schrauben oder Nieten durch die Durchbrüche (7) geführt werden.
PCT/EP2011/065317 2010-09-10 2011-09-05 Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung Ceased WO2012032012A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP11755046.7A EP2614539A1 (de) 2010-09-10 2011-09-05 Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
US13/821,665 US20130228820A1 (en) 2010-09-10 2011-09-05 Optoelectronic Semiconductor Component and Method for Producing it
CN201180043440XA CN103081147A (zh) 2010-09-10 2011-09-05 光电半导体器件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010044987A DE102010044987A1 (de) 2010-09-10 2010-09-10 Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102010044987.3 2010-09-10

Publications (1)

Publication Number Publication Date
WO2012032012A1 true WO2012032012A1 (de) 2012-03-15

Family

ID=44645094

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/065317 Ceased WO2012032012A1 (de) 2010-09-10 2011-09-05 Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung

Country Status (5)

Country Link
US (1) US20130228820A1 (de)
EP (1) EP2614539A1 (de)
CN (1) CN103081147A (de)
DE (1) DE102010044987A1 (de)
WO (1) WO2012032012A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013102556A1 (de) * 2013-03-13 2014-09-18 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil, Leuchtmodul und Kraftfahrzeugscheinwerfer

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1439587A1 (de) * 2003-01-16 2004-07-21 LumiLeds Lighting U.S., LLC Montieren einer Leuchtdiodenanordnung mit Selbstausrichtung
US20040222433A1 (en) * 2003-05-05 2004-11-11 Lamina Ceramics Light emitting diodes packaged for high temperature operation
US20050167794A1 (en) * 2002-04-11 2005-08-04 Koninklije Philips Electronics N.V. A Corporation Semiconductor device and method of manufacturing same
EP1659642A1 (de) * 2003-08-26 2006-05-24 Sumitomo Electric Industries, Ltd. Halbleiter-lichtemissionsbauelement-anbringglied, leuchtdioden-konstituierungsglied damit und leuchtdiode damit
US20070007558A1 (en) * 2005-06-27 2007-01-11 Mazzochette Joseph B Light emitting diode package and method for making same
EP1768193A2 (de) * 2005-09-27 2007-03-28 Nichia Corporation Leuchtdiode
EP1775766A1 (de) * 2004-08-06 2007-04-18 A.L.M.T. Corp. Kollektives substrat, anbringglied für ein halbleiterelement, halbleiterbauelement, abbildungseinrichtung, leuchtdioden-bestandteilsglied und leuchtdiode
DE112005002419T5 (de) 2004-09-30 2007-08-16 Tokuyama Corp. Gehäuse für die Aufnahme eines lichtemittierenden Elements und Verfahren zur Herstellung eines Gehäuses für die Aufnahme eines lichtemittierenden Elements
WO2010046339A1 (de) * 2008-10-21 2010-04-29 Siemens Aktiengesellschaft Beleuchtungsanordnung mit stufen und einem led-array
US20100157583A1 (en) * 2008-12-19 2010-06-24 Toshiyuki Nakajima Led device and led lighting apparatus
US20100219758A1 (en) * 2007-09-07 2010-09-02 Erwin Melzner Lighting device comprising a plurality of controllable light-emitting diodes

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414597B (zh) * 2004-08-06 2010-09-15 联合材料公司 半导体元件搭载部件、半导体装置及摄像装置
JP4981342B2 (ja) * 2006-04-04 2012-07-18 日立協和エンジニアリング株式会社 サブマウントおよびその製造方法
CN101761903A (zh) * 2010-01-08 2010-06-30 李镭 用于led灯的散热结构

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167794A1 (en) * 2002-04-11 2005-08-04 Koninklije Philips Electronics N.V. A Corporation Semiconductor device and method of manufacturing same
EP1439587A1 (de) * 2003-01-16 2004-07-21 LumiLeds Lighting U.S., LLC Montieren einer Leuchtdiodenanordnung mit Selbstausrichtung
US20040222433A1 (en) * 2003-05-05 2004-11-11 Lamina Ceramics Light emitting diodes packaged for high temperature operation
EP1659642A1 (de) * 2003-08-26 2006-05-24 Sumitomo Electric Industries, Ltd. Halbleiter-lichtemissionsbauelement-anbringglied, leuchtdioden-konstituierungsglied damit und leuchtdiode damit
EP1775766A1 (de) * 2004-08-06 2007-04-18 A.L.M.T. Corp. Kollektives substrat, anbringglied für ein halbleiterelement, halbleiterbauelement, abbildungseinrichtung, leuchtdioden-bestandteilsglied und leuchtdiode
DE112005002419T5 (de) 2004-09-30 2007-08-16 Tokuyama Corp. Gehäuse für die Aufnahme eines lichtemittierenden Elements und Verfahren zur Herstellung eines Gehäuses für die Aufnahme eines lichtemittierenden Elements
US20080023713A1 (en) * 2004-09-30 2008-01-31 Tokuyama Corporation Package for Housing Light-Emitting Element and Method for Manufacturing Package for Housing Light-Emitting Element
US20070007558A1 (en) * 2005-06-27 2007-01-11 Mazzochette Joseph B Light emitting diode package and method for making same
EP1768193A2 (de) * 2005-09-27 2007-03-28 Nichia Corporation Leuchtdiode
US20100219758A1 (en) * 2007-09-07 2010-09-02 Erwin Melzner Lighting device comprising a plurality of controllable light-emitting diodes
WO2010046339A1 (de) * 2008-10-21 2010-04-29 Siemens Aktiengesellschaft Beleuchtungsanordnung mit stufen und einem led-array
US20100157583A1 (en) * 2008-12-19 2010-06-24 Toshiyuki Nakajima Led device and led lighting apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Maximale Energieeffizienz COB LED-Module", 6 August 2010 (2010-08-06), pages 1 - 6, XP055011898, Retrieved from the Internet <URL:http://web.archive.org/web/20100806105649/http://www.lumitech.at/downloads/Lumitech_COB-LED_Module.pdf> [retrieved on 20111111] *

Also Published As

Publication number Publication date
EP2614539A1 (de) 2013-07-17
DE102010044987A1 (de) 2012-03-15
CN103081147A (zh) 2013-05-01
US20130228820A1 (en) 2013-09-05

Similar Documents

Publication Publication Date Title
DE112017002565B4 (de) Anordnung mit einem elektrischen Bauteil und Verfahren zu deren Herstellung
EP2297780B1 (de) Optoelektronisches modul mit einem trägersubstrat und einer mehrzahl von strahlung emittierenden halbleiterbauelementen und verfahren zu dessen herstellung
WO2013045353A1 (de) Led-modul
DE10122666A1 (de) Licht emittierendes Element vom rückseitig Licht emittierenden Chiptyp und isolierendes Substrat dafür
WO2009039841A1 (de) Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
EP2347455A2 (de) Strahlungsemittierendes bauelement und verfahren zu dessen herstellung
WO2010112298A1 (de) Optoelektronisches bauelement
WO2015162236A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2016074914A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
EP3360167A1 (de) Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur
WO2014095895A1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
WO2013124420A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und derart hergestelltes optoelektronisches bauelement
EP2286470A1 (de) Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
WO2012010377A1 (de) Optoelektronisches bauelement
WO2013092435A1 (de) Anschlussträger, optoelektronische bauelementanordnung und beleuchtungsvorrichtung
WO2012055661A1 (de) Optoelektronisches halbleiterbauelement mit einem halbleiterchip, einem trägersubstrat und einer folie und ein verfahren zu dessen herstellung
WO2012032012A1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
EP2345076B1 (de) Oberflächenmontierbare vorrichtung
DE102013104132A1 (de) Optoelektronischer Halbleiterchip und optoelektronisches Halbleiterbauteil
EP2619807B1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
DE102008054235A1 (de) Optoelektronisches Bauteil
WO2021013738A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102004047061A1 (de) Gehäuse für mindestens einen optoelektronischen Halbleiterchip, Verfahren zum Herstellen einer von Vielzahl Gehäusen, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2015114103A1 (de) Oberflächenmontierbares multichip-bauelement

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180043440.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11755046

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011755046

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13821665

Country of ref document: US