WO2013027712A1 - 整流装置、トランジスタおよび整流方法 - Google Patents

整流装置、トランジスタおよび整流方法 Download PDF

Info

Publication number
WO2013027712A1
WO2013027712A1 PCT/JP2012/071025 JP2012071025W WO2013027712A1 WO 2013027712 A1 WO2013027712 A1 WO 2013027712A1 JP 2012071025 W JP2012071025 W JP 2012071025W WO 2013027712 A1 WO2013027712 A1 WO 2013027712A1
Authority
WO
WIPO (PCT)
Prior art keywords
magnetic field
electrons
dimensional channel
spin
external magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/071025
Other languages
English (en)
French (fr)
Inventor
誠 好田
淳作 新田
研介 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to CN201280039425.2A priority Critical patent/CN103718303B/zh
Priority to JP2013502951A priority patent/JP5260810B1/ja
Priority to EP12825398.6A priority patent/EP2736080B1/en
Priority to US14/240,219 priority patent/US9450176B2/en
Priority to KR1020147004002A priority patent/KR101421075B1/ko
Publication of WO2013027712A1 publication Critical patent/WO2013027712A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/385—Devices using spin-polarised carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/40—Devices controlled by magnetic fields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/812—Single quantum well structures
    • H10D62/813—Quantum wire structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having one-dimensional [1D] charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes

Definitions

  • the present invention relates to a rectifying device, a transistor, and a rectifying method, and more particularly, to a rectifying device, a transistor, and a rectifying method using spin orbit interaction.
  • Non-Patent Document 1 proposes a spin field effect transistor utilizing an effective magnetic field caused by spin-orbit interaction. In such a spin electronics field, a spin injector having a high spin polarization is required.
  • An object of the present invention is to provide a rectifying device and a rectifying method in which electrons having a high spin polarization rate are obtained when electrons are caused to flow in one direction but electrons are not flowed in the opposite direction, and a transistor using them. To do.
  • the present invention provides a one-dimensional channel made of a semiconductor in which electrons travel, and an electric field applied to the one-dimensional channel so that the electrons have an effective magnetic field caused by spin-orbit interaction on the electrons traveling in the one-dimensional channel.
  • a rectifier comprising: an electrode that is generated in a direction intersecting a traveling direction; and an external magnetic field generation unit that generates an external magnetic field in the one-dimensional channel. According to the present invention, it is possible to provide a rectifying device in which electrons having a high spin polarization rate are obtained when electrons are caused to flow in one direction, but electrons are not flowed in the opposite direction.
  • the one-dimensional channel may be a quantum point contact.
  • the external magnetic field generation unit may generate the external magnetic field in a direction of the effective magnetic field or in a direction opposite to the effective magnetic field.
  • the one-dimensional channel may have a zinc blende type crystal structure.
  • the one-dimensional channel may be formed on the (001) plane or the (110) plane.
  • the one-dimensional channel may be a semiconductor formed in a portion constricted from both sides in the direction in which the electrons travel.
  • a side gate for forming a depletion layer on both sides of the constricted portion of the one-dimensional channel can be provided.
  • the present invention is a transistor including the rectifier.
  • a source for injecting electrons into the one-dimensional channel and a drain for receiving electrons from the one-dimensional channel may be provided, and the electrode may be a gate electrode.
  • the electrons by applying an electric field to a one-dimensional channel made of a semiconductor and traveling with electrons, the electrons travel an effective magnetic field caused by spin-orbit interaction with the electrons traveling on the one-dimensional channel. And generating the external magnetic field in the one-dimensional channel. According to the present invention, it is possible to provide a rectification method in which electrons with high spin polarization are obtained when electrons are caused to flow in one direction, but electrons do not flow in the opposite direction.
  • the present invention it is possible to provide a rectifying device and a rectifying method in which electrons having a high spin polarization rate are obtained when electrons are caused to flow in one direction but electrons are not flowed in the opposite direction, and a transistor using them. it can.
  • FIG. 1A is a top view of the rectifier according to the first embodiment
  • FIG. 1B is a cross-sectional view taken along line XX of FIG. 1A
  • FIG. 1C is a cross-sectional view of FIG. It is a YY sectional view
  • FIG. 2 is a schematic plan view of the rectifier according to the first embodiment.
  • FIG. 3A and FIG. 3B are diagrams illustrating an effective magnetic field applied to electrons traveling through the quantum point contact.
  • FIG. 4 is a diagram showing a sample semiconductor stacked structure.
  • FIG. 5A shows the conductance between the source and the drain with respect to the side gate voltage
  • FIG. 5B shows the spin polarization with respect to the side gate voltage.
  • FIGS. 7A and 7B are schematic diagrams of spin splitting levels depending on the traveling direction of electrons.
  • FIG. 8A and FIG. 8B are diagrams for explaining the principle of the transistor according to the second embodiment.
  • FIGS. 9A and 9B are schematic diagrams of spin splitting levels depending on the traveling direction of electrons.
  • FIG. 10A and FIG. 10B are schematic plan views for explaining the operation of the third embodiment.
  • FIG. 1A is a top view of the rectifier according to the first embodiment
  • FIG. 1B is a cross-sectional view taken along line XX of FIG. 1A
  • FIG. 1C is a cross-sectional view of FIG. It is a YY sectional view.
  • a barrier layer 12, a well layer 14, and a barrier layer 16 are sequentially formed as a semiconductor layer 11 on a (001) plane semiconductor substrate 10.
  • a groove 30 reaching the substrate 10 is formed in the semiconductor layer 11.
  • By making the band gap of the well layer 14 smaller than that of the barrier layers 12 and 16 electrons can be confined in the vicinity of the well layer 14.
  • a two-dimensional channel is formed in the well layer 14.
  • a source 20 and a drain 22 are formed so as to be in contact with the well layer 14.
  • the groove 30 is formed in a V shape from both side surfaces of the semiconductor layer 11 so that a one-dimensional channel 18 through which electrons traveling from the source 20 to the drain 22 pass is formed. Thereby, a constriction is formed in the semiconductor layer 11 (particularly, the well layer 14). In this way, a two-dimensional channel is formed by the well layer 14 and a one-dimensional channel 18 having a constriction is formed by the groove 30.
  • An insulating film 24 is formed on the barrier layer 16.
  • a gate electrode 26 made of metal is formed on the insulating film 24. The gate electrode 26 applies an electric field to the one-dimensional channel 18.
  • a side gate 32 is in contact with the region 34 of the semiconductor layer 11 separated from the channel by the groove 30.
  • a side gate voltage can be applied to the semiconductor layer 11 in the region 34 by the side gate 32. Furthermore, an external magnetic field generator 38 that applies an external magnetic field Bex to the one-dimensional channel 18 is provided. As the external magnetic field generator 38, a magnetized ferromagnetic material can be used. Further, an external magnetic field may be generated by current.
  • FIG. 2 is a schematic plan view of the rectifier according to the first embodiment.
  • FIG. 2 illustrates the semiconductor layer 11, the source 20, the drain 22, and the side gate 32.
  • the left to right direction (source 20 to drain 22 direction) is the + X direction
  • the bottom to top direction is the + Y direction
  • the depth-to-front direction is the + Z direction.
  • the side gate 32 is illustrated integrally with the region 34 in FIG.
  • a drain voltage Vds is applied to the drain 22 with respect to the source 20.
  • a side gate voltage VSG is applied to the side gate 32 with respect to the source 20.
  • By applying a positive drain voltage Vds electrons travel from the source 20 to the drain 22.
  • a negative drain voltage Vds electrons travel from the drain 22 to the source 20.
  • the drain 22 and the source 20 substantially function as a source and a drain, respectively.
  • the depletion layer 36 is formed in the semiconductor layer 11 (particularly, the well layer 14) near the trench 30.
  • a one-dimensional channel 18 is formed between the depletion layers 36.
  • the width of the one-dimensional channel 18 can be adjusted by the magnitude of the side gate voltage VSG. In order to behave as the one-dimensional channel 18, the width of the one-dimensional channel 18 is approximately equal to or less than the Fermi wavelength, and is preferably 50 nm to 100 nm.
  • the one-dimensional channel 18 formed in a point shape having a channel width of about 100 nm or less and a constriction length in the channel direction of about 500 nm or less is called a quantum point contact.
  • FIGS. 3A and 3B are diagrams illustrating an effective magnetic field applied to electrons traveling through the quantum point contact.
  • the drain voltage Vds is positive, and the electrons 40 are traveling in the + X direction.
  • An electric field E in the + Z direction is applied to the one-dimensional channel by the gate electrode 26.
  • an effective magnetic field B ⁇ is applied in the + Y direction to the electrons 40 that travel through the one-dimensional channel 18 (arrow 44).
  • the spin orbit interaction in the semiconductor acts as an effective magnetic field on the electrons.
  • An effective magnetic field is a magnetic field received by electrons traveling.
  • a Rashbaspin orbital interaction there are two types of compound semiconductors having a zinc blende type crystal structure: a Rashbaspin orbital interaction and a dresser house spin orbital interaction.
  • the intensity ⁇ of the dresser house spin orbit interaction is determined by the direction in which the electrons travel and is constant regardless of the electric field.
  • the strength ⁇ of the Rashbaspin orbit interaction is variable depending on the electric field.
  • the effective magnetic field B ⁇ in FIGS. 3A and 3B is generated by the Rashbaspin orbit interaction.
  • the magnitude of the effective magnetic field B ⁇ increases as the traveling speed of electrons increases.
  • the electrons 42 that have passed through the one-dimensional channel 18 are spin-polarized (arrow 41a) in the + Y direction by the effective magnetic field B ⁇ .
  • the spin polarization rate can be improved by spin-polarizing electrons passing through the one-dimensional channel 18 using the effective magnetic field B ⁇ .
  • electrons traveling in two or three dimensions travel at a drift velocity due to scattering such as lattice vibration. For this reason, the effective magnetic field B ⁇ acting on the electrons is small.
  • the mean free path of electrons is sufficiently longer than the length of the constriction. In this case, the electrons pass ballistically through the one-dimensional channel 18. Thereby, the electrons travel through the one-dimensional channel 18 at the Fermi velocity. The Fermi velocity is more than 100 times the drift velocity. For this reason, in the one-dimensional channel 18, the effective magnetic field B ⁇ acting on the electrons can be increased. Therefore, the spin polarization rate of the electrons 42 can be increased.
  • the drain voltage Vds is negative and the electrons 40 are traveling in the ⁇ X direction.
  • the effective magnetic field B ⁇ is generated in the ⁇ Y direction in the one-dimensional channel 18. Therefore, the electrons 42 are spin-polarized (arrow 41b) in the -Y direction.
  • the spin polarization rate of the electrons 42 can be improved as in FIG. Note that when the voltage applied to the gate electrode 26 is inverted and the electric field applied to the one-dimensional channel 18 is set to the ⁇ Z direction, the direction of the effective magnetic field B ⁇ is reversed.
  • the direction of the effective magnetic field B ⁇ is the ⁇ Y direction, and the electrons 42 are spin-polarized in the ⁇ Y direction.
  • the effective magnetic field B ⁇ is in the + Y direction, and the electrons 42 are spin-polarized in the + Y direction.
  • FIG. 4 is a diagram showing a sample semiconductor stacked structure.
  • the buffer layer 50, the barrier layer 12, the first semiconductor layer 52, the second semiconductor layer 54, the third semiconductor layer 56, and the barrier layer 16 are stacked.
  • the first semiconductor layer 52 to the third semiconductor layer 56 correspond to the well layer 14.
  • the substrate 10 is a semi-insulating InP substrate and has a (001) plane as a main surface.
  • Buffer layer 50 has a thickness of undoped In 0.52 Al 0.48 As layer with 200 nm, electron concentration 4 ⁇ 10 18 cm -3 in the film thickness of In 0.52 Al 0.48 As layer of 6nm It is.
  • the barrier layer 12 is an undoped In 0.52 Al 0.48 As layer having a thickness of 15 nm.
  • the first semiconductor layer 52 is an undoped (In 0.53 Ga 0.47 As) 0.41 (InP) 0.59 layer having a thickness of 5 nm.
  • the second semiconductor layer 54 is an undoped In 0.8 Ga 0.2 As layer having a thickness of 5 nm.
  • the third semiconductor layer 56 is an undoped (In 0.52 Al 0.48 As) 0.3 (In 0.53 Ga 0.47 As) 0.7 layer having a thickness of 3 nm.
  • the barrier layer 16 is an undoped In 0.52 Al 0.48 As layer having a thickness of 25 nm. Since In 0.53 Al 0.47 As and In 0.53 Ga 0.47 As are lattice-matched with InP, the layers other than the second semiconductor layer 54 are lattice-matched with InP.
  • the semiconductor stacked structure in FIG. The structure is less distorted.
  • the insulating film 24 is aluminum oxide (Al 2 O 3 ) having a thickness of 150 nm formed using an atomic layer deposition apparatus.
  • the gate electrode 26 is a Cr film having a thickness of 10 nm and an Au film having a thickness of 200 nm from the insulating film 24 side.
  • the source 20 and the drain 22 are AuGeNi films having a thickness of 200 nm.
  • the side gate 32 is an AuGeNi film having a thickness of 200 nm formed on the barrier layer 16.
  • the groove 30 is formed to have a width of about 400 nm, the width W1 in FIG. 1A is 400 nm, and the width W2 is 800 nm.
  • FIG. 5A shows the conductance G between the source and drain with respect to the side gate voltage VSG
  • FIG. 5B shows the spin polarization with respect to the side gate voltage VSG.
  • electrical conduction is discretized.
  • a step structure appears where conductance G is an integral multiple of (2e 2 / h).
  • the conductance G of 1 ⁇ (2e 2 / h) indicates that there is only one channel through which electrons conduct at the quantum point contact portion. In this state, when an effective magnetic field of electrons works, only upspin or downspin passes. Therefore, the conductance G is 0.5 ⁇ (2e 2 / h).
  • the conductance G normalized by (2e 2 / h) is approximately 0.5. This indicates that the quantum point contact functions as a one-dimensional channel with only up-spin or down-spin.
  • the side gate voltage VSG functioning as the one-dimensional channel 18 has a high spin polarization rate of 0.5 to 0.7 in the range of ⁇ 3.26V to ⁇ 3.17V. Is obtained. As described above, electrons having a high polarization rate can be generated without using a ferromagnetic material.
  • FIG. 6A and FIG. 6B are diagrams illustrating the principle of the rectifier according to the first embodiment.
  • FIGS. 7A and 7B are schematic diagrams of spin splitting levels depending on the traveling direction of electrons.
  • the external magnetic field generation unit 38 generates an external magnetic field Bex in the ⁇ Y direction.
  • the drain voltage Vds is positive and the electrons are traveling in the + X direction.
  • the effective magnetic field B ⁇ applied to the electrons 40 is in the + Y direction.
  • FIG. 7A when the external magnetic field Bex is 0, the level of the electron 40 is spin-separated by the effective magnetic field B ⁇ .
  • the spin level E1 spin-polarized in the + Y direction is lower than the spin level E2 spin-polarized in the -Y direction.
  • the direction of the external magnetic field Bex is opposite to the direction of the effective magnetic field B ⁇ .
  • the energy ⁇ E that increases the spin level E1 by applying the external magnetic field Bex is 1 ⁇ 2 g ⁇ B Bex.
  • g is a g factor
  • ⁇ B is a magnetic permeability.
  • the drain voltage Vds is negative and the electrons are traveling in the ⁇ X direction.
  • the effective magnetic field B ⁇ applied to the electrons 40 is in the ⁇ Y direction.
  • the external magnetic field Bex when the external magnetic field Bex is 0, the level of the electron 40 is spin-separated by the effective magnetic field B ⁇ .
  • the spin level E2 in the ⁇ Y direction is lower than the spin level E1 in the Y direction.
  • the energy ⁇ E that lowers the spin level E2 by applying the external magnetic field Bex is 1 ⁇ 2 g ⁇ B Bex.
  • the electrons 40 are spin-polarized in the Y direction by the effective magnetic field B ⁇ (see FIG. 6A).
  • the energy of the spin level E1 in the + Y direction is increased by the external magnetic field Bex.
  • the spin level E1 becomes higher than the Fermi level EF.
  • traveling in the X direction of electrons that are spin-polarized in the -Y direction is hindered.
  • the electrons 40 are spin-polarized in the ⁇ Y direction by the effective magnetic field B ⁇ (see FIG. 6B). Due to the external magnetic field Bex, the energy of the spin level E2 in the -Y direction is lowered. For example, the spin level E2 is lower than the Fermi level EF.
  • the gate electrode 26 applies an electric field to the one-dimensional channel 18, thereby causing the electrons traveling in the one-dimensional channel 18 to travel in an effective magnetic field B ⁇ caused by spin-orbit interaction in the direction in which the electrons travel. Generate in the intersecting direction.
  • the external magnetic field generation unit 38 causes the one-dimensional channel 18 to generate an external magnetic field Bex.
  • the one-dimensional channel 18 can be formed using a quantum point contact as shown in FIG.
  • the external magnetic field Bex generated by the external magnetic field generator 38 is preferably not orthogonal to the effective magnetic field B ⁇ .
  • (DELTA) E can be enlarged and a rectification characteristic can be improved more.
  • the external magnetic field Bex is preferably generated in the direction of the effective magnetic field B ⁇ as shown in FIG. 7B or in the direction opposite to the effective magnetic field B ⁇ as shown in FIG. Accordingly, ⁇ E in FIGS. 7A and 7B can be maximized, and the rectification characteristics can be further improved.
  • the one-dimensional channel 18 preferably has a zinc blende type crystal structure.
  • a III-V compound semiconductor is preferable.
  • GaAs, InAs, AlAs, GaP, InP, AlP, GaSb, InSb, AlSb, GaN, InN, and AlN can be used as the one-dimensional channel 18.
  • these mixed crystals can be used.
  • a II-IV group compound semiconductor can also be used as the one-dimensional channel 18.
  • the one-dimensional channel 18 When the one-dimensional channel 18 has a zinc blende type crystal structure, it is preferably formed on the (001) plane, the (110) plane, or a plane equivalent to these planes in order to obtain an effective magnetic field B ⁇ .
  • the traveling direction of electrons in the one-dimensional channel 18 may be any of in-plane directions.
  • the one-dimensional channel 18 is a semiconductor formed in a portion constricted from both sides in the direction in which electrons travel.
  • a quantum point contact can be formed by providing a constriction in the semiconductor layer 11 (in particular, the well layer 14).
  • side gates 32 for forming a depletion layer are provided on both sides of the constricted portion of the well layer 14.
  • the one-dimensional channel 18 can be formed from the depletion layers on both sides of the constricted portion as shown in FIG.
  • the rectifier according to the first embodiment can be used for initialization of qubits in quantum computing, for example.
  • quantum computing calculations are first performed after the electron spins are aligned in one direction (this is called initialization).
  • a qubit is used as one qubit.
  • a spin injection source having a size comparable to that of the qubit (for example, several hundred nm).
  • spin injection is performed on a semiconductor using a ferromagnetic material, spin injection with a size of several hundred nm has not been realized.
  • Example 1 since spin injection can be performed through a one-dimensional channel of about 100 nm, electrons having the same spin direction can be injected into the qubit. Thereby, this rectifier can be used for initialization of qubits in quantum computing, for example.
  • the rectifier according to Embodiment 1 can be used for, for example, a spin field effect transistor.
  • a spin field effect transistor a ferromagnetic material is used to perform spin injection into a semiconductor. For this reason, a high-quality heterojunction between the ferromagnetic material and the semiconductor is formed. Therefore, an advanced thin film formation technique is required.
  • spin polarization can be generated using only a semiconductor. Therefore, this rectifier is a spin polarization source more suitable for a semiconductor device than when a ferromagnetic material is used.
  • this rectifier by using the spin rectification effect, it is possible to generate a current with uniform spin using a random energy change, so that it can also be used as a power saving spin polarization source.
  • FIG. 8A and FIG. 8B are diagrams for explaining the principle of the transistor according to the second embodiment.
  • FIGS. 9A and 9B are schematic diagrams of spin splitting levels depending on the traveling direction of electrons.
  • an electric field E in the ⁇ Z direction is applied to the one-dimensional channel by the gate electrode 26.
  • the external magnetic field generator 38 generates an external magnetic field Bex in the ⁇ Y direction.
  • the drain voltage Vds is positive, and the electrons 40 are traveling in the + X direction.
  • the effective magnetic field B ⁇ applied to the electrons 40 is in the ⁇ Y direction.
  • the spin level E2 spin-polarized in the ⁇ Y direction is lower than the spin level E2 spin-polarized in the + Y direction.
  • the drain voltage Vds is negative and the electrons are traveling in the ⁇ X direction.
  • the effective magnetic field B ⁇ applied to the electrons 40 is in the + Y direction.
  • the level of the electron 40 is spin-separated by the effective magnetic field B ⁇ .
  • the spin level E1 in the + Y direction is lower than the spin level E2 in the -Y direction.
  • the source 20 injects electrons into the one-dimensional channel 18 and the drain 22 receives electrons from the one-dimensional channel 18 (that is, when Vds> 0)
  • a negative voltage is applied, as shown in FIGS. 6A and 7A, traveling of electrons having spin in the ⁇ Y direction from the source 20 to the drain 22 is suppressed.
  • a positive voltage is applied to the gate electrode, as shown in FIGS. 8 (a) and 9 (a)
  • the electron 42 travels from the source 20 to the drain 22 in the ⁇ Y direction (arrow 41b). .
  • a transistor that turns on or off the flow of electrons spin-polarized in the ⁇ Y direction by the gate voltage can be realized.
  • FIG. 10A and FIG. 10B are schematic plan views for explaining the operation of the third embodiment.
  • the crosses in FIG. 10A and FIG. 10B indicate that the gate electrode 26 is formed on the semiconductor layer 11.
  • a plurality of transistors 60 and 62 described in the second embodiment are connected.
  • the sources 20 of the two transistors 60 and 62 are shared.
  • a positive drain voltage Vds is applied between the source 20 and the drain 22. This causes electrons to move in the ⁇ X direction in the transistor 60 and in the X direction in the transistor 62.
  • a positive voltage Vgs is applied to the gate electrode 26.
  • the transistor 62 electrons that are spin-polarized in the -Y direction flow in the X direction. Therefore, the transistor 60 is cut off. The transistor 62 becomes conductive, and spin-polarized electrons flow from the source 20 to the drain 22.
  • a positive drain voltage Vds is applied between the source 20 and the drain 22 and a negative voltage Vgs is applied to the gate electrode 26.
  • Vds negative voltage
  • Vgs negative voltage
  • the transistor 60 electrons that are spin-polarized in the ⁇ Y direction in the ⁇ X direction. 42 flows.
  • the transistor 62 the electrons 40 do not flow in the X direction. Thus, the transistor 62 is cut off.
  • the transistor 60 becomes conductive, and spin-polarized electrons flow from the source 20 to the drain 22.
  • a 1-input 2-output switch circuit can be easily realized.
  • various electronic circuits can be realized by using the rectifier of the first embodiment.
  • the transistor may have another configuration as long as the transistor includes the rectifier according to the first embodiment.
  • the rectifier of Example 1 can also be used for a magnetic sensor or the like.
  • the first to third embodiments can be used as electronic parts constituting electronic devices such as home electric devices such as monitors and televisions, communication devices, and computers.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)

Abstract

半導体からなり電子が走行する一次元チャネル１８と、前記一次元チャネルに電界を印加することにより、前記一次元チャネルを走行する電子にスピン軌道相互作用に起因する有効磁場を前記電子が走行する方向と交差する方向に生成させる電極２６と、前記一次元チャネルに外部磁場を生成する外部磁場生成部３８と、を具備する整流装置。

Description

整流装置、トランジスタおよび整流方法
　本発明は、整流装置、トランジスタおよび整流方法に関し、特に、スピン軌道相互作用を用いた整流装置、トランジスタおよび整流方法に関する。
　スピンを用いたスピンエレクトロニクスはその実用化が期待されている。スピンエレクトロニクスの分野において、強磁性体の磁化方向によるメモリ機能を有する装置が開発されている。また、非特許文献１では、スピン軌道相互作用に起因する有効磁場を活用したスピン電界効果トランジスタが提案されている。このようなスピンエレクトロニクスの分野においては、スピン偏極率の高いスピンインジェクタが求められる。
APPl. Phys. Lett. 56, 665 (1990)
　このようなスピンエレクトロニクスの分野においては、一方方向に電子を流すとスピン偏極率の電子が得られるが、反対方向には電子が流れない整流装置が求められている。このような整流装置を用いスピンの整流を行なうことができる。本発明は、一方方向に電子を流すとスピン偏極率の高い電子が得られるが、反対方向には電子が流れない整流装置および整流方法、並びにそれらを用いたトランジスタを提供することを目的とする。
　本発明は、半導体からなり電子が走行する一次元チャネルと、前記一次元チャネルに電界を印加することにより、前記一次元チャネルを走行する電子にスピン軌道相互作用に起因する有効磁場を前記電子が走行する方向と交差する方向に生成させる電極と、前記一次元チャネルに外部磁場を生成する外部磁場生成部と、を具備することを特徴とする整流装置である。本発明によれば、一方方向に電子を流すとスピン偏極率の高い電子が得られるが、反対方向には電子が流れない整流装置を提供することができる。
　上記構成において、前記一次元チャネルは量子ポイントコンタクトである構成とすることができる。
　上記構成において、前記外部磁場生成部は、前記外部磁場を、前記有効磁場の方向または前記有効磁場と反対方向に生成する構成とすることができる。
　上記構成において、前記一次元チャネルは、閃亜鉛鉱型結晶構造を有する構成とすることができる。
　上記構成において、前記一次元チャネルは、（００１）面または（１１０）面上に形成されている構成とすることができる。
　上記構成において、前記一次元チャネルは、前記電子が走行する方向に対し両側からくびれた箇所に形成される半導体である構成とすることができる。
　上記構成において、前記一次元チャネルの前記くびれた箇所の両側に空乏層を形成するサイドゲートを具備する構成とすることができる。
　本発明は、上記整流装置を含むトランジスタである。
　上記構成において、前記一次元チャネルに電子を注入するソースと、前記一次元チャネルから電子を受けるドレインと、を具備し、前記電極はゲート電極である構成とすることができる。
　本発明は、半導体からなり電子が走行している一次元チャネルに、電界を印加することにより、前記一次元チャネルを走行している電子にスピン軌道相互作用に起因する有効磁場を前記電子が走行している方向と交差する方向に生成させるステップと、前記一次元チャネルに外部磁場を生成するステップと、を含むことを特徴とする整流方法である。本発明によれば、一方方向に電子を流すとスピン偏極率の高い電子が得られるが、反対方向には電子が流れない整流方法を提供することができる。
　本発明によれば、一方方向に電子を流すとスピン偏極率の高い電子が得られるが、反対方向には電子が流れない整流装置および整流方法、並びにそれらを用いたトランジスタを提供することができる。
図１（ａ）は、実施例１に係る整流装置の上面図、図１（ｂ）は、図１（ａ）のＸ－Ｘ断面図、図１（ｃ）は、図１（ａ）のＹ－Ｙ断面図である。 図２は、実施例１に係る整流装置の平面模式図である。 図３（ａ）および図３（ｂ）は、量子ポイントコンタクトを走行する電子に加わる有効磁場を説明する図である。 図４は、サンプルの半導体積層構造を示す図である。 図５（ａ）は、サイドゲート電圧に対するソース－ドレイン間のコンダクタンス、図５（ｂ）は、サイドゲート電圧に対するスピン偏極率を示す図である。 図６（ａ）および図６（ｂ）は、実施例１に係る整流装置の原理を説明する図である。 図７（ａ）および図７（ｂ）は、電子の走行方向に依存したスピン分裂準位の模式図である。 図８（ａ）および図８（ｂ）は、実施例２に係るトランジスタの原理を説明する図である。 図９（ａ）および図９（ｂ）は、電子の走行方向に依存したスピン分裂準位の模式図である。 図１０（ａ）および図１０（ｂ）は、実施例３の動作を説明する平面模式図である。
　以下、本発明の実施例を、図面を参照に説明する。
　図１（ａ）は、実施例１に係る整流装置の上面図、図１（ｂ）は、図１（ａ）のＸ－Ｘ断面図、図１（ｃ）は、図１（ａ）のＹ－Ｙ断面図である。図１（ａ）から図１（ｃ）のように、（００１）面半導体基板１０上に、半導体層１１として障壁層１２、井戸層１４および障壁層１６が順に形成されている。半導体層１１には、基板１０まで達する溝３０が形成されている。井戸層１４のバンドギャップを障壁層１２および１６より小さくすることにより、電子を井戸層１４付近に閉じ込めることができる。これにより、井戸層１４内には二次元チャネルが形成される。井戸層１４に接するようにソース２０およびドレイン２２が形成されている。
　溝３０は、ソース２０からドレイン２２に走行する電子が通過する一次元チャネル１８が形成されるように、半導体層１１の両側面からＶ字状に形成されている。これにより、半導体層１１（特に井戸層１４）にくびれが形成される。このように、井戸層１４により二次元チャネルを形成し、溝３０によりくびれからなる一次元チャネル１８を形成する。障壁層１６上には絶縁膜２４が形成されている。絶縁膜２４上には、金属からなるゲート電極２６が形成されている。ゲート電極２６は、一次元チャネル１８に電界を印加する。溝３０によりチャネルから分離された半導体層１１の領域３４には、サイドゲート３２が接触している。サイドゲート３２により、領域３４の半導体層１１にサイドゲート電圧を印加することができる。さらに、一次元チャネル１８に外部磁場Ｂｅｘを印加する外部磁場生成部３８が設けられている。外部磁場生成部３８としては、磁化した強磁性体を用いることができる。また、電流により外部磁場を生成するものでもよい。
　図２は、実施例１に係る整流装置の平面模式図である。図２には、半導体層１１、ソース２０、ドレイン２２およびサイドゲート３２が図示されている。図２の左から右方向（ソース２０からドレイン２２方向）を＋Ｘ方向、の下から上方向を＋Ｙ方向、奥行きから手前方向を＋Ｚ方向とする。サイドゲート３２は、図１（ａ）の領域３４と一体に図示している。ドレイン２２にはソース２０に対しドレイン電圧Ｖｄｓが印加される。サイドゲート３２には、ソース２０に対しサイドゲート電圧ＶＳＧが印加されている。正のドレイン電圧Ｖｄｓを印加することにより、ソース２０からドレイン２２に電子が走行する。負のドレイン電圧Ｖｄｓを印加することにより、ドレイン２２からソース２０に電子が走行する。なお、このとき、ドレイン２２およびソース２０は実質的にはそれぞれソースおよびドレインとして機能する。負のサイドゲート電圧ＶＳＧを印加することにより、溝３０付近の半導体層１１（特に井戸層１４）に空乏層３６が形成される。空乏層３６間に一次元チャネル１８が形成される。サイドゲート電圧ＶＳＧの大きさにより、一次元チャネル１８の幅を調整することができる。一次元チャネル１８として振舞うには、一次元チャネル１８の幅は、フェルミ波長程度以下の幅であり、５０ｎｍ～１００ｎｍ以下の幅とすることが好ましい。図２のように、チャネルの幅が１００ｎｍ程度以下であり、チャネル方向のくびれの長さが５００ｎｍ程度以下のポイント状に形成された一次元チャネル１８を量子ポイントコンタクトという。
　図３（ａ）および図３（ｂ）は、量子ポイントコンタクトを走行する電子に加わる有効磁場を説明する図である。図３（ａ）のように、ドレイン電圧Ｖｄｓが正であり、電子４０が＋Ｘ方向に走行している。ゲート電極２６により、一次元チャネルに＋Ｚ方向の電界Ｅが印加されている。この場合、一次元チャネル１８を走行（矢印４４）する電子４０には＋Ｙ方向に有効磁場Ｂαが印加される。このように半導体におけるスピン軌道相互作用は電子に対し有効磁場として作用する。有効磁場は、電子が走行することにより受ける磁場である。例えば、閃亜鉛鉱型結晶構造を有する化合物半導体にはラシュバスピン軌道相互作用とドレッセルハウススピン軌道相互作用との２種類が存在している。ドレッセルハウススピン軌道相互作用の強さβは、電子が走行する方向によって定まり、電界によらず一定である。ラシュバスピン軌道相互作用の強さαは、電界により可変である。図３（ａ）および図３（ｂ）の有効磁場Ｂαはラシュバスピン軌道相互作用により生成されるものである。有効磁場Ｂαの大きさは、電子の走行速度が速くなると大きくなる。一次元チャネル１８を通過した電子４２は、有効磁場Ｂαにより＋Ｙ方向にスピン偏極（矢印４１ａ）する。
　一次元チャネル１８を通過する電子を有効磁場Ｂαを用いスピン偏極させることにより、スピン偏極率を向上させることができる。一般に、２次元または３次元に走行する電子は、格子振動等の散乱によりドリフト速度により走行する。このため、電子に作用する有効磁場Ｂαは小さい。一方、量子ポイントコンタクトにおける一次元チャネル１８を走行する電子は、電子の平均自由工程がくびれの長さより十分長くなる。この場合、電子は一次元チャネル１８を弾道的に通過する。これにより、電子はフェルミ速度により一次元チャネル１８を走行する。フェルミ速度はドリフト速度の１００倍以上である。このため、一次元チャネル１８においては、電子に作用する有効磁場Ｂαを大きくすることができる。よって、電子４２のスピン偏極率を大きくすることができる。
　図３（ｂ）のように、ドレイン電圧Ｖｄｓが負であり電子４０が－Ｘ方向に走行している。電子４０が－Ｘ方向に走行する場合、一次元チャネル１８において有効磁場Ｂαは－Ｙ方向に生成される。よって、電子４２は－Ｙ方向にスピン偏極（矢印４１ｂ）する。電子４２のスピン偏極率を向上できるのは、図３（ａ）と同様である。なお、ゲート電極２６に印加される電圧を反転し、一次元チャネル１８に印加される電界を－Ｚ方向とすると、有効磁場Ｂαの方向は、逆となる。すなわち、ドレイン電圧Ｖｄｓ＞０の場合有効磁場Ｂαの方向は－Ｙ方向となり、電子４２は－Ｙ方向にスピン偏極される。ドレイン電圧Ｖｄｓ＜０の場合有効磁場Ｂαの方向は＋Ｙ方向となり、電子４２は＋Ｙ方向にスピン偏極される。
　スピン偏極率を測定するためサンプルを作成した。図４は、サンプルの半導体積層構造を示す図である。基板１０から順に、バッファ層５０、障壁層１２、第１半導体層５２、第２半導体層５４、第３半導体層５６および障壁層１６が積層されている。第１半導体層５２から第３半導体層５６が井戸層１４に対応する。基板１０は半絶縁性ＩｎＰ基板であり、（００１）面を主面としている。バッファ層５０は、膜厚が２００ｎｍでアンドープのＩｎ０．５２Ａｌ０．４８Ａｓ層と、電子濃度が４×１０１８ｃｍ－３で膜厚が６ｎｍのＩｎ０．５２Ａｌ０．４８Ａｓ層である。障壁層１２は、膜厚が１５ｎｍでアンドープのＩｎ０．５２Ａｌ０．４８Ａｓ層である。第１半導体層５２は膜厚が５ｎｍでアンドープの（Ｉｎ０．５３Ｇａ０．４７Ａｓ）０．４１（ＩｎＰ）０．５９層である。第２半導体層５４は、膜厚が５ｎｍでアンドープのＩｎ０．８Ｇａ０．２Ａｓ層である。第３半導体層５６は、膜厚が３ｎｍでアンドープの（Ｉｎ０．５２Ａｌ０．４８Ａｓ）０．３（Ｉｎ０．５３Ｇａ０．４７Ａｓ）０．７層である。障壁層１６は、膜厚が２５ｎｍでアンドープのＩｎ０．５２Ａｌ０．４８Ａｓ層である。Ｉｎ０．５３Ａｌ０．４７ＡｓおよびＩｎ０．５３Ｇａ０．４７Ａｓは、ＩｎＰと格子整合するため、第２半導体層５４以外はＩｎＰと格子整合し、図４の半導体積層構造は、格子歪の少ない構造となる。
　絶縁膜２４は、原子層堆積装置を用い形成された、膜厚が１５０ｎｍの酸化アルミニウム（Ａｌ２Ｏ３）である。ゲート電極２６は、絶縁膜２４側から膜厚が１０ｎｍのＣｒ膜、膜厚が２００ｎｍのＡｕ膜である。ソース２０およびドレイン２２は、膜厚が２００ｎｍのＡｕＧｅＮｉ膜である。サイドゲート３２は、障壁層１６の上に形成された膜厚が２００ｎｍのＡｕＧｅＮｉ膜である。溝３０は、幅が約４００ｎｍであり、図１（ａ）の幅Ｗ１が４００ｎｍ、幅Ｗ２が８００ｎｍとなるように形成する。
　作製したサンプルを用い、Ｆａｎｏ因子からスピン偏極率を測定した。ドレイン電圧Ｖｄｓは１０μＶ、ゲート電圧は１．７Ｖとした。測定温度は３．６Ｋである。図５（ａ）は、サイドゲート電圧ＶＳＧに対するソース－ドレイン間のコンダクタンスＧ、図５（ｂ）は、サイドゲート電圧ＶＳＧに対するスピン偏極率を示す図である。量子ポイントコンタクトにおいては、電気伝導が離散化される。コンダクタンスＧが（２ｅ２／ｈ）を単位として整数倍のところにステップ構造があらわれる。コンダクタンスＧが１×（２ｅ２／ｈ）の場合は、量子ポイントコンタクトの部分に電子が伝導するチャネルが一本のみ存在すること示している。この状態において、電子の有効磁場が働くと、アップッスピンまたはダウンスピンのみが通過することになる。よって、コンダクタンスＧは０．５×（２ｅ２／ｈ）となる。
　図５（ａ）のように、サイドゲート電圧ＶＳＧが、－３．２６Ｖから－３．１７Ｖの範囲において、（２ｅ２／ｈ）で規格化したコンダクタンスＧがほぼ０．５となっている。これは、量子ポイントコンタクトがアップスピンまたはダウンスピンのみの一次元チャネルとして機能していることを示している。図５（ｂ）のように、一次元チャネル１８として機能しているサイドゲート電圧ＶＳＧが、－３．２６Ｖから－３．１７Ｖの範囲において、０．５～０．７と高いスピン偏極率が得られる。以上のように、強磁性体を用いず高い偏極率の電子を生成することができる。
　図６（ａ）および図６（ｂ）は、実施例１に係る整流装置の原理を説明する図である。図７（ａ）および図７（ｂ）は、電子の走行方向に依存したスピン分裂準位の模式図である。図６（ａ）および図６（ｂ）のように、外部磁場生成部３８により、－Ｙ方向に外部磁場Ｂｅｘが生成されている。図６（ａ）のように、ドレイン電圧Ｖｄｓが正であり、電子が＋Ｘ方向に走行している。この場合、電子４０に加わる有効磁場Ｂαは＋Ｙ方向である。図７（ａ）のように、外部磁場Ｂｅｘが０の場合、電子４０は有効磁場Ｂαにより準位がスピン分離する。この場合、＋Ｙ方向にスピン偏極したスピン準位Ｅ１が－Ｙ方向にスピン偏極したスピン準位Ｅ２に対し低くなる。外部磁場Ｂｅｘが－Ｙ方向に印加された場合（すなわちＢｅｘ＜０の場合）、外部磁場Ｂｅｘの方向が有効磁場Ｂαの方向とは反対となる。このため、Ｂｅｘ＝０に比べ、スピン準位Ｅ１は高くなり、スピン準位Ｅ２は低くなる。外部磁場Ｂｅｘが印加されることにより、スピン準位Ｅ１が高くなるエネルギーΔＥは、１／２ｇμＢＢｅｘである。ここで、ｇはｇ因子、μＢは透磁率である。
　図６（ｂ）のように、ドレイン電圧Ｖｄｓが負であり、電子が－Ｘ方向に走行している。この場合、電子４０に加わる有効磁場Ｂαは－Ｙ方向である。図７（ｂ）のように、外部磁場Ｂｅｘが０の場合、電子４０は有効磁場Ｂαにより準位がスピン分離する。この場合、－Ｙ方向のスピン準位Ｅ２がＹ方向のスピン準位Ｅ１に対し低くなる。外部磁場Ｂｅｘ＜０が印加された場合、外部磁場Ｂｅｘの方向が有効磁場Ｂαの方向と同じである。このため、Ｂｅｘ＝０に比べ、スピン準位Ｅ２は低くなり、スピン準位Ｅ１は高くなる。外部磁場Ｂｅｘが印加されることにより、スピン準位Ｅ２が低くなるエネルギーΔＥは、１／２ｇμＢＢｅｘである。
　図７（ａ）においては、電子４０は有効磁場ＢαによりＹ方向にスピン偏極する（図６（ａ）参照）。しかし、外部磁場Ｂｅｘにより、＋Ｙ方向のスピン準位Ｅ１のエネルギーが高くなる。例えば、スピン準位Ｅ１がフェルミ準位ＥＦより高くなる。このため、－Ｙ方向にスピン偏極した電子のＸ方向への走行は妨げられる。一方、図７（ｂ）においては、電子４０は有効磁場Ｂαにより－Ｙ方向にスピン偏極する（図６（ｂ）参照）。外部磁場Ｂｅｘにより、－Ｙ方向のスピン準位Ｅ２のエネルギーが低くなる。例えば、スピン準位Ｅ２がフェルミ準位ＥＦより低くなる。このため、電子の－Ｘ方向への走行は促進される。このように、同じ電圧を印加しても電子スピンの方向により電子の流れ易さが異なるスピンラチェット状態を実現できる。以上のように、実施例１の整流装置は、－Ｘ方向に電子を流すと－Ｙ方向にスピン偏極（図６（ｂ）の矢印４１ｂ）したスピン偏極率の高い電子が得られるが、＋Ｘ方向には電子が流れない整流装置となる。また、ゲート電極２６に印加する電圧を反転し、一次元チャネル１８における電界を－Ｚ方向とすることにより、Ｘ方向に電子を流すとＹ方向にスピン偏極したスピン偏極率の高い電子が得られるが、－Ｘ方向には電子が流れない整流装置となる。
　実施例１によれば、ゲート電極２６が、一次元チャネル１８に電界を印加することにより、一次元チャネル１８を走行する電子にスピン軌道相互作用に起因する有効磁場Ｂαを電子が走行する方向に交差する方向に生成させる。外部磁場生成部３８が、一次元チャネル１８に外部磁場Ｂｅｘを生成させる。これにより、図６（ａ）から図７（ｂ）を用い説明したように、一方方向に電子を流すとスピン偏極率の高い電子が得られるが、反対方向には電子が流れない整流装置が得られる。
　一次元チャネル１８は、図２のように、量子ポイントコンタクトを用い形成することができる。
　外部磁場生成部３８が生成する外部磁場Ｂｅｘは、有効磁場Ｂαに対し直交していないことが好ましい。これにより、ΔＥを大きくでき、より整流特性を向上できる。特に、外部磁場Ｂｅｘは、図７（ｂ）のように有効磁場Ｂαの方向または図７（ａ）のように有効磁場Ｂαと反対方向に生成することが好ましい。これにより、図７（ａ）および図７（ｂ）のΔＥを最も大きくでき、より整流特性を向上できる。
　ラシュバスピン軌道相互作用を用いるため、一次元チャネル１８は、閃亜鉛鉱型結晶構造を有することが好ましい。特に、III－Ｖ族化合物半導体であることが好ましい。例えば、一次元チャネル１８としてＧａＡｓ、ＩｎＡｓ、ＡｌＡｓ、ＧａＰ、ＩｎＰ、ＡｌＰ、ＧａＳｂ、ＩｎＳｂ、ＡｌＳｂ、ＧａＮ、ＩｎＮおよびＡｌＮを用いることができる。また、これらの混晶を用いることができる。また、一次元チャネル１８として、II－IV族化合物半導体を用いることもできる。
　一次元チャネル１８が閃亜鉛鉱型結晶構造を有する場合、有効磁場Ｂαを得るため（００１）面、（１１０）面、またはこれらの面に等価な面上に形成されていることが好ましい。一次元チャネル１８における電子の走行方向は、面内方向のいずれの方向でもよい。
　図２のように、一次元チャネル１８は、電子が走行する方向に対し両側からくびれた箇所に形成される半導体である。このように、半導体層１１（特に井戸層１４）にくびれを設けることにより量子ポイントコンタクトを形成することができる。
　さらに、井戸層１４のくびれた箇所の両側に空乏層を形成するサイドゲート３２を設ける。これにより、くびれた箇所の両側の空乏層のより、図５（ａ）のように、一次元チャネル１８を形成することができる。
　実施例１に係る整流装置を用いれば、例えば量子コンピューティングにおける量子ビットの初期化に用いることができる。量子コンピューティングにおいては、最初に電子スピンを一方向に揃えて（これを初期化という）から計算を行なう。量子コンピューティングにおいては、例えば量子ビットを１量子ビットとして用いられる。量子ビットの中にスピン偏極した電子を注入するには、量子ビットと同程度のサイズ（例えば数１００ｎｍ）のスピン注入源を用いることが好ましい。例えば、強磁性体を用い半導体にスピン注入を行なう場合、数１００ｎｍサイズでのスピン注入は実現されていない。実施例１においては、１００ｎｍ程度の一次元チャネルによりスピン注入できることから、スピンの方向が揃った電子を量子ビットに注入することができる。これにより、本整流装置を例えば量子コンピューティングにおける量子ビットの初期化に用いることができる。
　さらに、実施例１に係る整流装置は、例えばスピン電界効果トランジスタなどに用いることもできる。スピン電界効果トランジスタにおいては、強磁性体を用い半導体にスピン注入を行なう。このため、強磁性体と半導体との高品位ヘテロ接合を形成することになる。よって、高度な薄膜形成技術を要する。一方、本整流装置においては、半導体のみを用いスピン偏極を生成することができる。よって、本整流装置は、強磁性体を用いる場合に比べ、より半導体デバイスに適したスピン偏極源となる。さらに、本整流装置においては、スピン整流効果を利用することにより、ランダムエネルギー変化を利用して、スピンが揃った電流を生成できるため、省電力スピン偏極源として利用することもできる。
　実施例１に係る整流装置をスピントランジスタとして用いる例を説明する。図８（ａ）および図８（ｂ）は、実施例２に係るトランジスタの原理を説明する図である。図９（ａ）および図９（ｂ）は、電子の走行方向に依存したスピン分裂準位の模式図である。図８（ａ）および図８（ｂ）を参照し、ゲート電極２６により、一次元チャネルに－Ｚ方向の電界Ｅが印加されている。外部磁場生成部３８により、－Ｙ方向に外部磁場Ｂｅｘが生成されている。図８（ａ）のように、ドレイン電圧Ｖｄｓが正であり、電子４０が＋Ｘ方向に走行している。この場合、電子４０に加わる有効磁場Ｂαは－Ｙ方向である。
図９（ａ）のように、外部磁場Ｂｅｘが０の場合、電子４０は有効磁場Ｂαにより準位がスピン分離する。この場合、－Ｙ方向にスピン偏極したスピン準位Ｅ２が＋Ｙ方向にスピン偏極したスピン準位Ｅ２に対し低くなる。外部磁場Ｂｅｘが－Ｙ方向に印加された場合（Ｂｅｘ＜０の場合）、外部磁場Ｂｅｘの方向が有効磁場Ｂαの方向と同じとなる。このため、Ｂｅｘ＝０に比べ、スピン準位Ｅ２はΔＥ低くなり、スピン準位Ｅ１は高くなる。
　図８（ｂ）のように、ドレイン電圧Ｖｄｓが負であり、電子が－Ｘ方向に走行している。この場合、電子４０に加わる有効磁場Ｂαは＋Ｙ方向である。図９（ｂ）のように、外部磁場Ｂｅｘが０の場合、電子４０は有効磁場Ｂαにより準位がスピン分離する。この場合、＋Ｙ方向のスピン準位Ｅ１が－Ｙ方向のスピン準位Ｅ２に対し低くなる。外部磁場Ｂｅｘ＜０が印加された場合、外部磁場Ｂｅｘの方向は有効磁場Ｂαの方向とは反対である。このため、Ｂｅｘ＝０に比べ、スピン準位Ｅ１はΔＥ高くなり、スピン準位Ｅ２は低くなる。
　ゲート電極２６により、一次元チャネルに－Ｚ方向の電界Ｅが印加されている場合は、図８（ａ）、図９（ａ）のように、外部磁場Ｂｅｘにより、－Ｙ方向のスピン準位Ｅ２のエネルギーがフェルミ準位ＥＦより低くなる。このため、－Ｙ方向にスピン偏極（矢印４１ｂ）した電子４２のＸ方向への走行が促進される。一方、図８（ｂ）、図９（ｂ）のように、外部磁場Ｂｅｘにより、＋Ｙ方向のスピン準位Ｅ１のエネルギーがフェルミ準位ＥＦより高くなる。これにより、＋Ｙ方向にスピン偏極した電子のＸ方向への走行は妨げられる。
　以上のように、実施例２によれば、ソース２０が一次元チャネル１８に電子を注入し、ドレイン２２が一次元チャネル１８から電子を受ける場合（すなわちＶｄｓ＞０の場合）、ゲート電極２６に負の電圧を印加すると、図６（ａ）および図７（ａ）のように、ソース２０からドレイン２２へ－Ｙ方向のスピンを有する電子の走行が抑制される。一方、ゲート電極に正の電圧を印加すると、図８（ａ）および図９（ａ）のように、ソース２０からドレイン２２へ－Ｙ方向にスピン偏極した（矢印４１ｂ）電子４２が走行する。このように、ゲート電圧により、－Ｙ方向にスピン偏極した電子の流れをオンまたはオフするトランジスタを実現することができる。
　実施例２のトランジスタを２つ用いた例を説明する。図１０（ａ）および図１０（ｂ）は、実施例３の動作を説明する平面模式図である。図１０（ａ）および図１０（ｂ）中のクロスは半導体層１１上にゲート電極２６が形成されていることを示している。図１０（ａ）および図１０（ｂ）に示すように、実施例２において説明したトランジスタ６０および６２が複数接続されている。２つのトランジスタ６０および６２のソース２０は共有されている。
　図１０（ａ）に示すように、ソース２０とドレイン２２との間に正のドレイン電圧Ｖｄｓを印加する。これにより、トランジスタ６０においては－Ｘ方向に、トランジスタ６２においてはＸ方向に電子が移動しようとする。ゲート電極２６に正の電圧Ｖｇｓを印加する。外部磁場Ｂｅｘが－Ｙ方向に印加されている場合、図８（ａ）および図８（ｂ）を用い説明したように、トランジスタ６０においては、－Ｘ方向に電子４０は流れない。一方、トランジスタ６２においては、Ｘ方向に－Ｙ方向にスピン偏極した電子が流れる。よって、トランジスタ６０は遮断状態となる。トランジスタ６２は導通状態となり、スピン偏極した電子がソース２０からドレイン２２に流れる。
　図１０（ｂ）に示すように、ソース２０とドレイン２２との間に正のドレイン電圧Ｖｄｓを印加し、かつゲート電極２６に負の電圧Ｖｇｓを印加する。外部磁場Ｂｅｘが－Ｙ方向に印加されている場合、図６（ａ）および図６（ｂ）を用い説明したように、トランジスタ６０においては、－Ｘ方向に－Ｙ方向にスピン偏極した電子４２が流れる。トランジスタ６２においては、Ｘ方向に電子４０は流れない。よって、トランジスタ６２は遮断状態となる。トランジスタ６０は導通状態となり、スピン偏極した電子がソース２０からドレイン２２に流れる。
　実施例３によれば、実施例２に係るトランジスタを複数用いることにより、簡単に、１入力２出力のスイッチ回路を実現できる。実施例３以外にも、実施例１の整流装置を用いることにより様々な電子回路を実現することができる。
　以上、実施例１を用いたトランジスタおよび複数のトランジスタの例を説明したが、トランジスタは、実施例１に係る整流装置を備えていれば他の構成でもよい。また、実施例１の整流装置は、磁気センサ等に用いることもできる。さらに、実施例１から３は、モニタ、テレビジョン等の家庭用電気機器、通信機器およびコンピュータ等の電子機器を構成する電子部品として使用できる。
　以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
　　１１　　　　半導体層
　　１８　　　　一次元チャネル
　　２０　　　　ソース
　　２２　　　　ドレイン
　　２６　　　　ゲート電極
　　３２　　　　サイドゲート
　　３８　　　　外部磁場生成部
　　６０、６２　トランジスタ

Claims (10)

  1. 　半導体からなり電子が走行する一次元チャネルと、
    　前記一次元チャネルに電界を印加することにより、前記一次元チャネルを走行する電子にスピン軌道相互作用に起因する有効磁場を前記電子が走行する方向と交差する方向に生成させる電極と、
    　前記一次元チャネルに外部磁場を生成する外部磁場生成部と、
    を具備することを特徴とする整流装置。
  2. 　前記一次元チャネルは量子ポイントコンタクトであることを特徴とする請求項１記載の整流装置。
  3. 　前記外部磁場生成部は、前記外部磁場を、前記有効磁場の方向または前記有効磁場と反対方向に生成することを特徴とする請求項１記載の整流装置。
  4. 　前記一次元チャネルは、閃亜鉛鉱型結晶構造を有することを特徴とする請求項１から３のいずれか一項記載の整流装置。
  5. 　前記一次元チャネルは、（００１）面または（１１０）面上に形成されていることを特徴とする請求項４記載の整流装置。
  6. 　前記一次元チャネルは、前記電子が走行する方向に対し両側からくびれた箇所に形成される半導体であることを特徴とする請求項１から５のいずれか一項記載の整流装置。
  7. 　前記一次元チャネルの前記くびれた箇所の両側に空乏層を形成するサイドゲートを具備することを特徴とする請求項６記載の整流装置。
  8. 　請求項１から７のいずれか一項記載の整流装置を含むトランジスタ。
  9. 　前記一次元チャネルに電子を注入するソースと、
    　前記一次元チャネルから電子を受けるドレインと、を具備し、
    　前記電極はゲート電極であることを特徴とする請求項８記載のトランジスタ。
  10. 　半導体からなり電子が走行している一次元チャネルに、電界を印加することにより、前記一次元チャネルを走行している電子にスピン軌道相互作用に起因する有効磁場を前記電子が走行している方向と交差する方向に生成させるステップと、
    　前記一次元チャネルに外部磁場を生成するステップと、
    を含むことを特徴とする整流方法。
PCT/JP2012/071025 2011-08-22 2012-08-21 整流装置、トランジスタおよび整流方法 Ceased WO2013027712A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201280039425.2A CN103718303B (zh) 2011-08-22 2012-08-21 整流装置、晶体管以及整流方法
JP2013502951A JP5260810B1 (ja) 2011-08-22 2012-08-21 整流装置、トランジスタおよび整流方法
EP12825398.6A EP2736080B1 (en) 2011-08-22 2012-08-21 Spin rectifying device, spin transistor, and spin rectifying method
US14/240,219 US9450176B2 (en) 2011-08-22 2012-08-21 Rectifying device, transistor, and rectifying method
KR1020147004002A KR101421075B1 (ko) 2011-08-22 2012-08-21 정류 장치, 트랜지스터 및 정류 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-180767 2011-08-22
JP2011180767 2011-08-22

Publications (1)

Publication Number Publication Date
WO2013027712A1 true WO2013027712A1 (ja) 2013-02-28

Family

ID=47746451

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/071025 Ceased WO2013027712A1 (ja) 2011-08-22 2012-08-21 整流装置、トランジスタおよび整流方法

Country Status (6)

Country Link
US (1) US9450176B2 (ja)
EP (1) EP2736080B1 (ja)
JP (1) JP5260810B1 (ja)
KR (1) KR101421075B1 (ja)
CN (1) CN103718303B (ja)
WO (1) WO2013027712A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7658551B2 (ja) 2020-11-30 2025-04-08 国立大学法人東北大学 電子スピン波の多重伝送方法および電子スピン波の多重伝送装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11276756B2 (en) * 2016-09-30 2022-03-15 Intel Corporation Quantum dot devices with single electron transistor detectors
FR3068518B1 (fr) 2017-06-28 2019-08-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de controle d'un dispositif quantique a qubit de spin
WO2019002761A1 (fr) * 2017-06-28 2019-01-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de controle d'un dispositif quantique a qubit de spin
CN108100992B (zh) * 2017-12-20 2019-05-28 郑州云海信息技术有限公司 一种纳米环的量子纠缠态获取方法及其装置
US20240349624A1 (en) * 2020-10-29 2024-10-17 The Regents Of The University Of California Spin-orbit rectifier for weak radio frequency energy harvesting
CN115775745B (zh) * 2022-11-14 2025-08-08 天狼芯半导体(杭州)有限公司 一种沟道缺陷检测方法及晶圆检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032570A (ja) * 2004-07-14 2006-02-02 Nippon Telegr & Teleph Corp <Ntt> スピンフィルタ及びスピン状態分離方法
JP2011071255A (ja) * 2009-09-25 2011-04-07 Japan Science & Technology Agency 電子スピン共鳴生成装置および電子スピン共鳴の生成方法
JP2011082388A (ja) * 2009-10-08 2011-04-21 Saitama Univ スピントロニクス装置及び論理演算素子

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4204132A (en) * 1976-08-11 1980-05-20 Agency Of Industrial Science & Technology, Ministry Of International Trade & Industry Highly sensitive Hall element
JPS5426369U (ja) * 1977-07-25 1979-02-21
US4276555A (en) * 1978-07-13 1981-06-30 International Business Machines Corporation Controlled avalanche voltage transistor and magnetic sensor
US4488164A (en) * 1982-06-10 1984-12-11 At&T Bell Laboratories Quantized Hall effect switching devices
US5497015A (en) * 1988-11-12 1996-03-05 Sony Corporation Quantum interference transistor
EP0517647A3 (en) * 1991-06-04 1993-07-21 Fujitsu Limited Quantum semiconductor device that uses a quantum point contact for producing a quantum mechanical carrier wave with directivity
JP2701633B2 (ja) * 1991-12-09 1998-01-21 日本電気株式会社 半導体装置
JPH05315598A (ja) * 1992-05-08 1993-11-26 Fujitsu Ltd 半導体装置
JP3257034B2 (ja) * 1992-06-03 2002-02-18 ソニー株式会社 化合物半導体装置とその製造方法
JPH06244216A (ja) * 1992-12-21 1994-09-02 Mitsubishi Electric Corp Ｉｐｇトランジスタ及びその製造方法，並びに半導体集積回路装置及びその製造方法
GB9311111D0 (en) * 1993-05-28 1993-07-14 Hitachi Europ Ltd Quantum structure devices
JP3621367B2 (ja) * 2001-09-17 2005-02-16 株式会社東芝 スピントランジスタ
CN100511748C (zh) * 2002-01-15 2009-07-08 旭化成电子材料元件株式会社 霍尔元件
KR20050081125A (ko) * 2004-02-11 2005-08-18 최중범 두 양자비트 양자전산 게이트
US7135697B2 (en) * 2004-02-25 2006-11-14 Wisconsin Alumni Research Foundation Spin readout and initialization in semiconductor quantum dots
US7492022B2 (en) * 2004-02-27 2009-02-17 University Of Iowa Research Foundation Non-magnetic semiconductor spin transistor
JP2006066603A (ja) 2004-08-26 2006-03-09 Nippon Telegr & Teleph Corp <Ntt> 原子核スピン状態制御装置及び検出装置
KR100619300B1 (ko) * 2005-09-14 2006-09-06 한국과학기술연구원 스핀-궤도 결합 유도 자장을 이용한 스핀 트랜지스터
EP1830410A1 (en) 2006-02-24 2007-09-05 Hitachi, Ltd. Single-charge tunnelling device
KR100709395B1 (ko) * 2006-06-23 2007-04-20 한국과학기술연구원 강자성체를 이용한 스핀 트랜지스터
KR100855105B1 (ko) * 2007-06-14 2008-08-29 한국과학기술연구원 수직자화를 이용한 스핀 트랜지스터
JP4496242B2 (ja) 2007-08-29 2010-07-07 株式会社東芝 スピントランジスタ及び磁気メモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032570A (ja) * 2004-07-14 2006-02-02 Nippon Telegr & Teleph Corp <Ntt> スピンフィルタ及びスピン状態分離方法
JP2011071255A (ja) * 2009-09-25 2011-04-07 Japan Science & Technology Agency 電子スピン共鳴生成装置および電子スピン共鳴の生成方法
JP2011082388A (ja) * 2009-10-08 2011-04-21 Saitama Univ スピントロニクス装置及び論理演算素子

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
APPL. PHYS. LETT., vol. 56, 1990, pages 665
See also references of EP2736080A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7658551B2 (ja) 2020-11-30 2025-04-08 国立大学法人東北大学 電子スピン波の多重伝送方法および電子スピン波の多重伝送装置

Also Published As

Publication number Publication date
US20140166985A1 (en) 2014-06-19
EP2736080A1 (en) 2014-05-28
CN103718303B (zh) 2015-05-20
EP2736080A4 (en) 2015-06-24
JPWO2013027712A1 (ja) 2015-03-19
CN103718303A (zh) 2014-04-09
KR20140029547A (ko) 2014-03-10
US9450176B2 (en) 2016-09-20
JP5260810B1 (ja) 2013-08-14
EP2736080B1 (en) 2017-02-01
KR101421075B1 (ko) 2014-07-18

Similar Documents

Publication Publication Date Title
JP5260810B1 (ja) 整流装置、トランジスタおよび整流方法
US7492022B2 (en) Non-magnetic semiconductor spin transistor
KR100832583B1 (ko) 누설자장을 이용한 스핀 트랜지스터
Chen et al. Electric-field control of interfacial spin–orbit fields
US20150311305A1 (en) Spin mosfet
Marin et al. Tunnel-field-effect spin filter from two-dimensional antiferromagnetic stanene
US8058676B2 (en) Spin transistor using double carrier supply layer structure
Sun et al. Spin injection, relaxation, and manipulation in GaN-based semiconductors
Ciorga Perspective on the spin field-effect transistor
Şaşıoğlu et al. Multifunctional steep-slope spintronic transistors with spin-gapless-semiconductor or spin-gapped-metal electrodes
KR100709395B1 (ko) 강자성체를 이용한 스핀 트랜지스터
Ciorga Electrical spin injection and detection in high mobility 2DEG systems
JP5237232B2 (ja) 電子スピン共鳴生成装置および電子スピン共鳴の生成方法
KR101753342B1 (ko) 상온 작동 스핀제어전자소자
JP5248446B2 (ja) 電子回路
GB2560936A (en) Spin electronic device
KR101084020B1 (ko) 이중 전하 공급층 구조를 이용한 스핀 트랜지스터
Claeys et al. Challenges for advanced end of the roadmap, beyond Si and beyond CMOS technologies
EP3975275B1 (en) Insulator-based field effect topological transistor structure
Patel et al. Investigation of the DC Performance and Linearity of InAlN/GaN HFETs via Studying the Impact of the Scaling of L GS and L G on the Source Access Resistance
Weißhaupt et al. Lateral Mn5Ge3 spin-valve in contact with a high-mobility Ge two-dimensional hole gas
Böer et al. Carrier transport in low-dimensional semiconductors
Gupta et al. 19 Applications of Graphene-Based
Modarresi The Spin Field-Effect Transistor: Can It Be Realized?
Heedt et al. Toward spin electronic devices based on semiconductor nanowires

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2013502951

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12825398

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20147004002

Country of ref document: KR

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2012825398

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14240219

Country of ref document: US

Ref document number: 2012825398

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE