WO2013145023A1 - 電界効果型炭化珪素トランジスタ - Google Patents

電界効果型炭化珪素トランジスタ Download PDF

Info

Publication number
WO2013145023A1
WO2013145023A1 PCT/JP2012/002224 JP2012002224W WO2013145023A1 WO 2013145023 A1 WO2013145023 A1 WO 2013145023A1 JP 2012002224 W JP2012002224 W JP 2012002224W WO 2013145023 A1 WO2013145023 A1 WO 2013145023A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
silicon carbide
field effect
layer
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/002224
Other languages
English (en)
French (fr)
Inventor
峰　利之
泰洋 嶋本
浩孝 濱村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to PCT/JP2012/002224 priority Critical patent/WO2013145023A1/ja
Priority to EP12873344.1A priority patent/EP2833409A4/en
Priority to JP2014507015A priority patent/JP5982471B2/ja
Priority to US14/240,376 priority patent/US9214516B2/en
Publication of WO2013145023A1 publication Critical patent/WO2013145023A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01366—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the semiconductor being silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H10P30/2042—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors into crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/218—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the implantation in a compound semiconductor of both electrically active and inactive species in the same semiconductor region to be doped n-type or p-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs

Definitions

  • the present invention relates to a semiconductor device using a silicon carbide (SiC) substrate, and more particularly to a silicon carbide semiconductor device that achieves both high channel mobility and high threshold voltage.
  • SiC silicon carbide
  • the threshold voltage Vth In order to use a SiC MOSFET as a power device, not only a high breakdown voltage is required, but a normally-off type is desired for many applications. Even if it is a normally-off type, if the threshold voltage Vth is in the vicinity of 0 [V], a false spot occurs due to fluctuations in the gate potential Vg. Therefore, the threshold voltage Vth needs to be increased to some extent.
  • power devices especially DMOSFETs with channels in the in-plane direction (lateral), need to achieve low on-resistance (improved MOSFET channel mobility).
  • a technology to increase the channel mobility of MOSFETs is to modify the SiC / Si oxide interface by reducing the large interface state density at the SiC / Si oxide interface (Patent Document 1).
  • Patent Document 2 There is a technique (Patent Document 2) in which a channel is embedded in SiC from a SiC / Si oxide film interface having a high density.
  • Patent Document 1 [0004] [0005] describes that when a SiC / Si oxide film (thermal oxidation, LP-CVD) interface immediately below a gate oxide film of a SiC-n channel MOSFET (nMOSFET) is nitrided, It is described that the level density can be reduced and the channel mobility can be increased.
  • nMOSFET SiC-n channel MOSFET
  • Patent Document 2 describes that a channel mobility can be improved by using a DiMOSFET (Double-Implanted MOSFET) using a short-circuit channel (buried channel) in which nitrogen is counter-doped in the channel. Furthermore, Patent Document 2 describes that when priority is given to increasing the threshold voltage, the dose of nitrogen for counter-doping is decreased.
  • DiMOSFET Double-Implanted MOSFET
  • the driving range of the gate voltage Vg cannot be determined without limitation.
  • a gate voltage Vg that is too high will cause a strong electric field in the gate insulating film, thus reducing the reliability of the gate insulating film.
  • Patent Documents 1 and 2 if high channel mobility is to be realized, the threshold voltage decreases, and it is difficult to achieve both high channel mobility and high threshold voltage.
  • An object of the present invention is to achieve both high channel mobility and high threshold voltage.
  • the inventors of the present invention focused on the gate voltage (Vg) -drain current (Id) characteristic line in the above-described prior art.
  • Patent Document 2 when priority is given to increasing the threshold voltage Vth, the dose amount of nitrogen to be counter-doped is decreased.
  • FIG. 10 shows a comparison of gate voltage (Vg) -drain current (Id) characteristics of samples with different nitrogen concentrations injected by the counter.
  • the line A is not nitrogen-implanted (non-doping), and nitrogen is implanted so that the concentration becomes higher in the order of A, B, C, and D (High-doping). It can be seen that when the concentration of nitrogen (N) is increased, the Vg-Id characteristic shifts to the left and the threshold voltage (Vth) decreases.
  • the channel mobility increases remarkably and the drain current (Id) rises sharply as the dose of nitrogen to be counter-injected is increased and Vth is decreased.
  • the counter nitrogen concentration is set slightly higher than the aluminum concentration of the p-type body, but the channel mobility increases as the counter nitrogen concentration is further increased.
  • the present inventor needs not a method for reducing the dose of nitrogen to be injected when the threshold voltage is increased, but another means for adjusting the threshold voltage Vth while suppressing a decrease in mobility. I found.
  • the present inventors formed a gate insulating film with a laminated film (Si oxide film / Si nitride film / Si oxide film (ONO film), etc.) having an electron capture characteristic, and injected carriers into the electron capture layer.
  • a laminated film Si oxide film / Si nitride film / Si oxide film (ONO film), etc.
  • the threshold voltage Vth could be shifted while maintaining the high mobility of the SiC-MOSFET by making it possible to maintain the injected carriers within the gate drive voltage range.
  • Patent Document 3 discloses that carriers are injected and held (accumulated) in an ONO film that is a gate insulating film in a Si trench.
  • Patent Document 3 is a Vth adjustment means in Si. Combining this technique with counter implantation in the Si field is not easily created even by those skilled in the art.
  • the mobility itself is high, and the (Vg-Id) characteristic curve only shifts substantially in parallel according to the change in impurity concentration due to counter implantation, so there is no point in combining with Patent Document 3. is there.
  • the line A is in the initial state, and the lines B, C, and D are obtained by increasing the amount of injected electrons in order and capturing more electrons by the laminated film having the electron capturing characteristics.
  • the Vg-Id characteristic shifts in parallel from the initial characteristic to the right side of the figure, and the width of the voltage shift can be adjusted in units of several [V]. .
  • a SiC-DiMOSFET is provided with a charge trapping gate insulating film, and carriers (electrons) are injected into the gate insulating film.
  • a gate insulating film a stacked film in which the upper and lower portions of the charge holding film at the center are sandwiched between barrier (potential barrier) films is used.
  • barrier potential barrier
  • the thickness of these barrier films is very important because it affects the charge trapping characteristics (retention characteristics).
  • SiC differs from Si in that the dielectric breakdown strength of the Si oxide film is low, so it is the main factor that determines the breakdown strength of the entire MOSFET (determines the dielectric breakdown conditions). Therefore, in the case of SiC-MOSFET, unlike Si-MOSFET, it is necessary to take measures to reduce the dielectric breakdown strength applied to the barrier film.
  • the insulating film reliability and retention characteristics are improved by making the top barrier film thicker than the bottom barrier film.
  • the threshold voltage shift increases as the thickness of the top barrier film increases when the same number of electrons are captured in a gate insulating film having an equivalent film thickness.
  • the larger the thickness of the top barrier film the smaller the number of trapped electrons.
  • damage to the insulating film due to a high electric field when capturing electrons can be prevented, so that the reliability of the insulating film and the retention characteristic can be improved.
  • a CVD film having a lower dielectric breakdown electric field strength than a thermal oxide film obtained by directly thermally oxidizing SiC can be used, design / process flexibility is also improved.
  • the top barrier film is thickened, a relatively large electric field is applied to the bottom barrier film. For this reason, it is preferable in terms of reliability to use a Si oxide film obtained by directly thermally oxidizing SiC having a high dielectric breakdown electric field strength or a Si oxide film obtained by heat treating a CVD film as the bottom barrier film.
  • the threshold voltage of the buried channel type SiC-MOSFET with high channel mobility can be increased, a switching power device with low on-resistance and excellent high breakdown voltage characteristics can be provided.
  • FIG. 2 is a part of the SiC-DiMOSFET cross-sectional structure of Example 1.
  • FIG. 2 is a part of the SiC-DiMOSFET cross-sectional structure of Example 1.
  • FIG. 2 is a part of the SiC-DiMOSFET cross-sectional structure of Example 1.
  • FIG. 2 is a part of the SiC-DiMOSFET cross-sectional structure of Example 1.
  • FIG. 2 is a part of the SiC-DiMOSFET cross-sectional structure of Example 1.
  • FIG. 2 is a part of the SiC-DiMOSFET cross-sectional structure of Example 1.
  • FIG. 2 is a part of the SiC-DiMOSFET cross-sectional structure of Example 1.
  • FIG. 2 is a part of the SiC-DiMOSFET cross-sectional structure of Example 1.
  • FIG. 2 is a part of the SiC-DiMOSFET cross-sectional structure of Example 1.
  • FIG. It is a gate voltage (Vg) -drain current (Id) characteristic view. It is a comparison figure of the gate voltage (Vg) -drain current (Id) characteristic of the sample from which the counter-implanted nitrogen concentration differs. It is a gate voltage (Vg) -drain current (Id) characteristic diagram of a SiC-nDiMOSFET using an ONO film, which is a laminated film having electron trapping characteristics, as a gate insulating film.
  • FIG. 6 is two retention characteristics diagrams when the bottom barrier film thickness of the n-DiMOSFET is 5 nm and 10 nm.
  • the constituent elements are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say.
  • DiMOSFET Double-Implanted MOSFET
  • Fig. 1 shows the cross-sectional structure of the DiMOSFET created in Example 1.
  • 101 is a high-concentration n-type SiC substrate
  • 102 is a low-concentration n-type drift layer
  • 103 is a p-type body layer
  • 104 is a high-concentration p-type diffusion layer
  • 105 is a high-concentration n-type diffusion layer
  • 106 is a high-concentration on the back side of the SiC Concentration n-type layer
  • 107 is a buried n-type layer
  • 108 and 111 are insulating films
  • 109 is a gate insulating film having charge retention characteristics
  • 110 is a gate electrode
  • 113 is a silicide layer
  • 114 is a backside silicide layer (drain electrode)
  • 115 is an aluminum wiring (source electrode).
  • the channel of the DiMOSFET is formed in a region sandwiched between the gate electrode 110 and the p-type body layer 103.
  • a source electrode 115 is grounded, a positive voltage is applied to the drain electrode 114, and a positive voltage (above the threshold voltage) is applied to the gate electrode 110, a current flows between the source 115 and the drain 114 (in the vertical direction of the SiC substrate).
  • the gate voltage is set below the threshold voltage, the current is cut off.
  • a high-concentration n-type SiC substrate 101 in which a low-concentration n-type drift layer 102 is formed to about 10 ⁇ m is prepared, and the p-type body 103, the high-concentration p-type diffusion layer 105, and the high-concentration are prepared using lithography and ion implantation techniques. Ion implantation was performed on the region to be the n-type diffusion layer. Here, aluminum and nitrogen were used for p-type and n-type impurity implantation, respectively.
  • the breakdown voltage of a DiMOSFET is determined by the distance a (Junction FET width: JFET width) between the left and right p bodies 103 and the depth b (JFET length) of the p body 103, as shown in FIG. Adjust the substrate concentration and thickness.
  • the JFET width is 1 ⁇ m to 5 ⁇ m
  • the JFET length is about 1 ⁇ m.
  • the ion implantation region is described as a counter region 107
  • the ion implantation is described as a counter implantation.
  • the nitrogen concentration in the counter region 107 was diverted to produce a total of four samples, one sample without the counter injection and three samples with the counter injection concentration gradually increased.
  • the sample with the highest nitrogen concentration was set to a concentration slightly higher than the aluminum surface concentration of the p-type body 103.
  • ion implantation was performed on a region to be a high-concentration n-type layer on the back surface.
  • a 50 nm carbon film (not shown) was formed on the front and back surfaces of the SiC substrate by plasma CVD, and activation annealing was performed at 1800 ° C. for 2 minutes. Subsequently, after removing the carbon film by plasma etching, cleaning was performed to clean the SiC substrate (FIG. 3).
  • the gate insulating film 109 formed in this embodiment is formed of a three-layer film as shown in FIG.
  • the SiC substrate was first heat-treated in a NO gas atmosphere at 1300 ° C. to form a 10 nm Si oxynitride film 109a.
  • an alumina film 109b having a thickness of 10 nm was formed by an atomic layer deposition method (ALD method) using trimethylaluminum (TMA) and ozone (O 3 ) as source gases.
  • ALD method atomic layer deposition method
  • TMA trimethylaluminum
  • O 3 ozone
  • Si oxide film 109c is formed, and then wet oxidation is performed at 850 ° C. for 10 minutes to perform the above Si oxidation.
  • the film 109c was modified.
  • the lowermost Si oxynitride film 109a is the bottom barrier film 109a
  • the uppermost Si oxide film 109c is the top barrier film 109c
  • the intermediate alumina film 109b is the charge retention film 109b (FIGS. 5 and 6).
  • a sample having a bottom barrier film thickness of 5 nm and a top barrier film thickness of 40 nm was also produced.
  • the electric film thickness in terms of the Si oxide film of the three-layer laminated film was about 50 nm.
  • the bottom barrier film is described as the Si oxynitride film 109a, but strictly speaking, the nitrogen concentration in the bulk region is extremely small, and most of the nitrogen exists at the SiC interface.
  • the nitrogen present at the SiC interface reduces the interface state density at the 4H-SiC substrate interface.
  • the nitrogen concentration at the SiC substrate interface was about 1%.
  • the interface state near the conduction band of silicon carbide decreased by an order of magnitude by performing NO annealing.
  • a phosphorus (P) -doped polycrystalline Si film is formed by high-temperature heat treatment. It was. Thereafter, the phosphorus-doped polycrystalline Si film was processed using lithography and dry etching techniques to form the gate electrode 110. In this embodiment, part of the gate insulating film 109 under the gate electrode 110 was also removed by dry etching. As shown in FIG. 7, the edge of the gate electrode 110 of the DiMOSFET formed in this example is processed on the thick Si oxide film 108, and consideration is given so as not to deteriorate the reliability of the gate insulating film 109. .
  • an opening 112 was formed in which the high-concentration p-type diffusion layer 104 and the high-concentration n-type diffusion layer 105 in the SiC period were exposed at the same time.
  • nickel silicides 113 and 114 were formed on the diffusion layer surface at the bottom of the opening 112 and the back surface of the SiC substrate (FIG. 8).
  • an opening for exposing the surface of the gate electrode 110 was formed thereafter.
  • the nickel silicide surface was dry-cleaned to deposit a Ti / TiN / AL laminated film, and then the laminated wiring was processed into a predetermined shape to form a source wiring 115 and a gate electrode pad (FIG. 1).
  • a current is passed from the gate electrode side or the SiC substrate side to the gate insulating film to trap some electrons.
  • the shift amount of the threshold voltage due to the electrons trapped in the gate insulating film is set by the voltage and time applied from the outside.
  • FIG. 9 is a diagram comparing the Vg-Id characteristics of a sample with a buried channel (counter N injection) and a sample without a buried channel.
  • solid lines A ’and A ′ indicate initial characteristics of the sample before electron injection into the gate insulating film
  • broken lines B and B ′ indicate characteristics of the sample after electron injection into the gate insulating film.
  • Electron injection into the laminated gate insulating film was performed by fixing the source electrode 115 and the drain electrode 114 to 0 V and applying a pulsed DC voltage (DC) of 38 V to the gate electrode 110.
  • the pulse width was 100 nanoseconds, and the threshold voltage was adjusted to be almost the same.
  • the initial threshold voltage before electron injection is set to about 1V.
  • the threshold voltage can be adjusted by increasing the number of electrons captured by the gate insulating film.
  • the present embodiment is applied by combining a SiC channel MOSFET with a buried channel and a carrier (electron) injection technique into a charge trapping gate insulating film.
  • the gate insulating film is preferably provided with a laminated film that is sandwiched between a Si oxide film and a Si oxynitride film on the upper and lower sides of the charge retention film in the center portion to form a barrier (potential barrier) film.
  • a barrier potential barrier
  • the film thickness of these barrier films is a very important parameter because it affects the charge trapping characteristics (retention characteristics).
  • SiC differs from Si in that its dielectric breakdown strength is lower than that of Si oxide film, so it is the main factor that determines the breakdown strength of the entire MOSFET (constrains the breakdown conditions). Therefore, in the case of SiC-MOSFET, unlike Si-MOSFET, it is necessary to take measures to reduce the dielectric breakdown strength applied to the barrier film.
  • the insulating film reliability and retention characteristics are improved by making the top barrier film thicker than the bottom barrier film.
  • the threshold voltage Vth shift is larger as the film thickness of the top barrier film is larger.
  • the larger the thickness of the top barrier film the smaller the number of trapped electrons.
  • damage to the insulating film due to a high electric field when capturing electrons can be prevented, so that the reliability of the insulating film and the retention characteristic can be improved.
  • a CVD film having a lower dielectric breakdown electric field strength than a thermal oxide film obtained by directly thermally oxidizing SiC can be used, design / process flexibility is also improved.
  • the top barrier film is thickened, a relatively large electric field is applied to the bottom barrier film. For this reason, it is preferable in terms of reliability to use a Si oxide film obtained by directly thermally oxidizing SiC having a high dielectric breakdown electric field strength or a Si oxide film obtained by heat treating a CVD film as the bottom barrier film.
  • the individual film thicknesses of these barrier films also affect the charge trapping characteristics (retention characteristics). Because it is very important.
  • the important thing is to prevent threshold voltage fluctuations at high temperature and bias application.
  • FIG. 12 shows two retention characteristics when the bottom barrier film thickness of the n-DiMOSFET is 5 nm and 10 nm.
  • the structure of the gate insulating film is an ONO film.
  • the top barrier film is 40 nm and the charge trapping film is 5 nm.
  • the bottom barrier film is 10 nm
  • the top barrier film is 35 nm and the charge trapping film is 5 nm. This is a result of applying a 3 MV / cm stress electric field (electric field applied to the gate insulating film during the operation of the SiC-DiMOSFET) to the gate insulating film in the environment.
  • the bottom barrier film of 5 nm is not practical.
  • the threshold voltage Vth decreases by 0,5 [V] or more in the bottom barrier film 5 nm.
  • the threshold voltage Vth does not decrease from the actual measurement value for 100 hours, and high retention characteristics are maintained even after 10 years. Therefore, the bottom barrier film should be 10 nm or more in order to achieve high retention characteristics so as to achieve both high breakdown voltage and high mobility.
  • the top barrier film required about 10 nm ( ⁇ Vt ⁇ 0.5 V over 10 years).
  • the charge trapping film is 5 nm or more, the retention characteristics can be improved.
  • the high retention characteristics can be obtained.
  • the material of these laminated films is very important because it affects the charge trapping characteristics (retention characteristics).
  • the barrier film is made of Si oxide film or Si oxynitride film
  • the charge trapping film is made of Si nitride film or alumina film (High-k film).
  • the electron trap level is at a depth of 1 eV or more from the conduction band. It is preferred because it is present and exhibits very stable capture characteristics.
  • an alumina film serving as a charge trapping film is suitable because it has higher retention characteristics than a Si nitride film.
  • the Si nitride film contains a positive fixed charge
  • the alumina film contains a negative fixed charge. Comparing the initial threshold voltage before capturing electrons, the alumina film containing a negative fixed charge shows a larger value. Therefore, the number of electrons captured by using the alumina film can be reduced.
  • Barrier films are Si oxide films formed by thermal oxidation of SiC substrates, and thermally oxidized CVD-Si oxide films (P-CVD films, thermal CVD films, photo-CVD films).
  • Si oxide film whose O composition ratio can be approximated as 1: 2, Si oxynitride film formed by oxynitriding in a high-temperature NO atmosphere, or Si oxide film formed by chemical vapor deposition (CVD) It is preferable to use a Si oxynitride film formed by oxynitriding in a high temperature NO atmosphere or a Si oxynitride film formed by directly oxynitriding a SiC substrate in a high temperature NO atmosphere.
  • the mobility is extremely low when the Si oxide film has a high Si: O composition ratio of 1: 2, such as a P-CVD Si oxide film that does not undergo high-temperature processes (not thermally oxidized).
  • a high gate voltage Vg for high-voltage applications 600 [V] or higher) cannot maintain the retention characteristics, and part of the captured electrons may be emitted.
  • the buried n-type layer directly under the gate insulating film there are several methods for forming the buried n-type layer directly under the gate insulating film, but the simplest methods are nitrogen counter-implantation by ion implantation and n-type SiC homoepitaxial method.
  • the thickness (thickness) is slightly higher than the aluminum concentration in the vicinity of the surface of the p-type body region, and is approximately the same, and the depth (thickness) is preferably about 30 nm to 150 nm. According to the study by the present inventors, when the depth (thickness from the interface) of the buried n-type layer is about 30 nm or more, the influence of the interface state at the SiC substrate interface can be remarkably suppressed.
  • the thickness is about 150 nm or less, channel control by a gate electric field is possible.
  • the threshold voltage fluctuation amount can be suppressed as the substrate temperature is increased. This is because when electrons are injected at a high temperature, electrons trapped in a shallow trap level are easily detrapped, and thus trapped in a relatively deep trap level during electron injection. As a result of our study, when electron injection was performed at a temperature of 100 ° C. or higher, almost the same retention characteristics were exhibited. Therefore, 100 ° C. or more is effective as the substrate temperature when electrons are captured by the gate insulating film.
  • the step of injecting electrons into the gate insulating film is performed at the wafer level after the device is completed.
  • electrons are injected from the SiC substrate side, but it is also possible to apply electrons from the gate electrode side by applying a negative bias to the gate electrode.
  • SiC-DiMOSFET an example of a SiC-DiMOSFET is shown.
  • any SiC-MOSFET having a buried channel can be applied to a trench MOSFET.
  • 101 High-concentration n-type SiC substrate, 102: Low concentration n-type drift layer, 103: p-type body layer, 104: High concentration p-type diffusion layer, 105: High concentration n-type diffusion layer, 106: Backside high-concentration n-type layer, 107: buried n-type layer, 108, 111: insulating film, 109: a gate insulating film having charge retention characteristics; 110: gate electrode, 112: Insulation film opening (source connection part), 113: Silicide layer, 114: drain electrode (silicide layer), 115: Source electrode

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　SiC基板を用いたSiC-MOSFETパワーデバイスにおいて、ゲート閾値電圧の変動を抑制するために、SiC-DiMOSFETのゲート絶縁膜に電荷捕獲特性を有する積層絶縁膜を採用し、上記積層絶縁膜中に電荷注入を行うことで達成される。

Description

電界効果型炭化珪素トランジスタ
　本発明は、炭化珪素（SiC）基板を用いた半導体装置に関し、特に、高いチャネル移動度と高いしきい電圧を両立する炭化珪素半導体装置に関する。
　SiC MOSFETをパワーデバイスとして用いるには高耐圧の必要があることだけでなく、アプリケーションの多くでノーマリーオフ型が望まれる。ノーマリーオフ型といっても閾値電圧Vthを0[V]近傍とすると、ゲート電位Vgの変動により誤点孤が生じる。したがって、閾値電圧Vthをある程度大きく必要がある。
　また、パワーデバイス、特にチャネルが面内方向にある（ラテラル）DMOSFETは、低オン抵抗（MOSFETのチャネル移動度の向上）を実現する必要がある。
　MOSFETのチャネル移動度を大きくする技術に、SiC/Si酸化膜界面にある大きい界面準位密度を減少させてSiC/Si酸化膜界面を改質するものある（特許文献1）と、界面準位密度が大きいSiC/Si酸化膜界面からチャネルをＳｉＣ内に埋め込む技術（特許文献2）がある。
　具体的には、特許文献1[0004][0005]には、SiC-nチャネルMOSFET(nMOSFET)のゲート酸化膜直下のSiC／Si酸化膜(熱酸化、LP-CVD)界面を窒化処理すると界面準位密度が減少しチャネル移動度を大きくできることが記載されている。
　特許文献2には、チャネルに窒素をカウンタドーピングした短絡チャネル（埋込チャネル）を用いるDiMOSFET(Double-Implanted MOSFET)ことにより、チャネル移動度を向上させることができると記載されている。さらに、この特許文献2には、閾値電圧を上げることを優先する場合、カウンタドープする窒素のドーズ量を下げることが記載されている。
特開2011-91186号公報 特開2011-254119号公報 特開2008-270258号公報
　ところで、ゲート電圧Vgの駆動範囲は無制限に決めることはできない。高すぎるゲート電圧Vgはゲート絶縁膜に強い電界を生じさせることになるので、ゲート絶縁膜の信頼性を下げる。閾値電圧を決める際には、ノーマリーオフ化するだけでなく、前述のとおり誤点孤を防止するため、0[V]よりも数[V]程度高い電圧に設定する必要がある。
　しかし、特許文献1、2の技術で、高チャネル移動度を実現しようとすると閾値電圧が低下してしまい、高チャネル移動度と高閾値電圧とを両立させることは困難である。
　本発明の目的は、高チャネル移動度と高閾値電圧の両立を図ることである。
　本発明者らは上記従来技術におけるゲート電圧（Vg）-ドレイン電流(Id)特性線について着目した。
　SiC/Si酸化膜界面の改質処理を行う場合、ゲート電圧（Vg）-ドレイン電流(Id)特性線は、窒化の程度に応じて特性カーブの傾きが大きく変化せずに、窒化により低電圧側へ実質的に平行シフトする。仮に、閾値電圧を大きくする場合、高電圧側に特性カーブがシフトするので、ゲート電圧(Vg)の駆動上限値（例えば、ゲート電圧Vg=18[V]）で得られるドレイン電流(Id)が小さくなってしまう。また、そもそも特許文献1の技術は、閾値電圧を低下させて大きなドレイン電流(Id)を得ようとするものであって、閾値電圧を向上させる手段ではない。
　特許文献2では、上述のように、閾値電圧Vthを上げることを優先する場合、カウンタドープする窒素のドーズ量を下げるとしている。
　本発明者らは特許文献2のゲート電圧（Vg）-ドレイン電流(Id)特性線がカウンタドープするドーズ量に応じて、特性カーブの傾きが大きく変化する点に着目した。図10に、カウンタ注入した窒素濃度の異なる試料のゲート電圧（Vg）-ドレイン電流（Id）特性の比較を示す。線Aが窒素注入なし(Non-doping)で、A、B、C、D(High-doping)の順に高濃度になるように窒素を注入したものである。窒素（N）の濃度を増加させると、Vg-Id特性は左側へシフトして閾値電圧（Vth）が減少することが分かる。しかし、単純に平行シフトするのではなく、カウンタ注入する窒素のドーズ量を増やしVthを小さくすればするほど、チャネル移動度は著しく大きくなり、ドレイン電流（Id）は急峻に立ち上がる特性カーブになる。ここでは、カウンター窒素濃度がp型ボディのアルミニウム濃度より少し大きい程度にしているが、カウンター窒素濃度を更に大きくするとチャネル移動度も大きくなる。
　特許文献2のように、カウンタ注入する窒素のドーズ量を下げることで、閾値電圧Vthを上げようとすると、特性カーブの立ち上がりが緩くなり、移動度が小さくなりすぎるため十分なドレイン電流を得ることができない。
　このように、本発明者は、閾値電圧を上げる際にカウンタ注入する窒素のドーズ量を下げる方法ではなく、移動度の低下を抑えながら、閾値電圧Vthを調整する別の手段が必要であることを見出した。
　閾値電圧Vthを上げる技術として、ｐベース領域の不純物濃度を上げる方法がある。しかし、この方法では移動度の大きな低下が発生し，オン抵抗を下げることができない。また、pベース領域の不純物濃度と異なる濃度のターミネーションが必要な場合、別マスクによるp不純物の注入プロセスが必要になる。
　そこで、本発明者らは、電子捕獲特性のある積層膜（Si酸化膜/Si窒化膜/Si酸化膜（ONO膜）など）でゲート絶縁膜を形成し、その電子捕獲層にキャリアを注入し、注入したキャリアをゲート駆動電圧範囲内で保持できるようにすることで、SiC-MOSFETの高移動度を保持しながら、閾値電圧Vthをシフトさせることができるのではないかと考えた。
　Siトレンチ型MOSFETの閾値電圧をシフトさせる方法として、Siトレンチ内のゲート絶縁膜であるONO膜にキャリアを注入、保持（蓄積）することが特許文献3に開示されている。だが、あくまでも特許文献3はSiにおけるVth調整手段である。Si分野ではカウンタ注入とこの技術を組み合わせることは、当業者であっても、容易に創作されない。Siの場合、移動度自体が高く、また、（Vg-Id）特性カーブは、カウンタ注入による不純物濃度の変化に応じて実質的に平行シフトするのみなので、特許文献3と組み合わせる意味がないからである。
　しかし、本発明者らはあえてSiC-DiMOSFETに特許文献3のように、電子捕獲特性のある積層膜を適用するにあたって、本発明者らは図11に示すように、電子捕獲特性のある積層膜であるONO膜をゲート絶縁膜とするSiC-nDiMOSFETを試作し、電子を注入し、ゲート電圧（Vg）-ドレイン電流(Id)特性を事前に測定した。これはSiで使用可能な技術が必ずしもSiCで使用できるわけでなく、例えば、Si酸化膜/SiCの酸化に伴うカーボンや荒い界面の影響やストレス電界による絶縁膜劣化の影響で、ゲート電圧（Vg）-ドレイン電流(Id)特性が平行シフトせずに、移動度を却って低下させる可能性もあるからである。図11の線Aが初期状態で、線B、C、Dは順に電子注入量を増やし、電子捕獲特性のある積層膜により多くの電子を捕獲したものである。測定結果から、Siと同様に、電荷として電子を注入するとVg-Id特性は初期特性から図の右側に平行シフトし、電圧シフトの幅も数[V]単位で調整が可能であることがわかる。
　この結果を踏まえ、Si分野では組み合わせる意味がなく、組み合わせてもSi分野ではゲート電圧Vgの駆動上限で得られる電流量がほぼ変化しない2つの技術を組み合わせてSiC分野に用いることで、Si分野では得られない効果を得られることが確認できた。
　このように、本発明は、SiC-DiMOSFETに電荷捕獲性のゲート絶縁膜を備えさせ、そのゲート絶縁膜へキャリア（電子）を注入するものである。ゲート絶縁膜には、中央部の電荷保持膜の上下をバリア（電位障壁）膜で挟んだ積層膜を用いる。これらの積層膜に電流を流すと下側バリア膜（ボトムバリア膜）/電荷捕獲膜の界面、及び電荷捕獲膜/上側バリア膜（トップバリア膜）の界面に電子が捕獲される。
　これらバリア膜の膜厚は、電荷捕獲特性（リテンション特性）を左右するため非常に重要である。
　SiCはSiと異なり、Si酸化膜の絶縁破壊強度が低いため、MOSFET全体の絶縁破壊強度を決める主要因となる(絶縁破壊条件を律速する）。したがって、SiC-MOSFETの場合、Si-MOSFETと異なり、バリア膜にかかる絶縁破壊強度を低減する手段を講じる必要が発生する。
　そこで、SiC-MOSFETの場合、トップバリア膜をボトムバリア膜より厚くすることで、絶縁膜信頼性、リテンション特性を向上するようにした。これは、電気的に等価な膜厚のゲート絶縁膜に同じ電子数を捕獲させて比較した場合、トップバリア膜の膜厚が厚いほど閾値電圧シフトが大きいためである。言い換えれば、トップバリア膜の膜厚が厚いほど、捕獲電子数を少なくできる。これにより、電子捕獲させる際の高電界による絶縁膜のダメージを防ぐことができるので、絶縁膜信頼性の向上、リテンション特性の向上を図ることができる。さらには、SiCを直接熱酸化した熱酸化膜よりも絶縁破壊電界強度が低いCVD膜を用いることができるので、設計・プロセス自由度も向上する。
　さらに、トップバリア膜を厚くすると相対的にボトムバリア膜に大きな電界がかかることになる。そのため、ボトムバリア膜には絶縁破壊電界強度が高いSiCを直接熱酸化したSi酸化膜やCVD膜を熱処理したSi酸化膜を用いることは、信頼性の面で好適となる。
　チャネル移動度の大きい埋め込みチャネル型SiC MOSFETの閾値電圧を大きくすることができるので、オン抵抗が小さく高耐圧特性に優れたスイッチングパワーデバイスを提供することができる。
実施例1のSiC DiMOSFET断面構造の一部である。 実施例1のSiC DiMOSFET断面構造の一部である。 実施例1のSiC DiMOSFET断面構造の一部である。 実施例1のSiC DiMOSFET断面構造の一部である。 実施例1のSiC DiMOSFET断面構造の一部である。 実施例1のSiC DiMOSFET断面構造の一部である。 実施例1のSiC DiMOSFET断面構造の一部である。 実施例1のSiC DiMOSFET断面構造の一部である。 ゲート電圧（Vg）-ドレイン電流(Id)特性図である。 カウンタ注入した窒素濃度の異なる試料のゲート電圧（Vg）-ドレイン電流（Id）特性の比較図である。 電子捕獲特性のある積層膜であるONO膜をゲート絶縁膜とするSiC-nDiMOSFETのゲート電圧（Vg）-ドレイン電流(Id)特性図である。 n-DiMOSFETのボトムバリア膜厚さを5nm、10nmとにした場合の2つのリテンション特性図である。
　以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
　また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
　さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
　同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
　また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
　ここでは、4H－SiC基板の(0001)Si面にDiMOSFET(Double-Implanted MOSFET)を作製する実施例を記述する。
　図1は、実施例1で作成したDiMOSFETの断面構造である。101は高濃度n型SiC基板、102は低濃度n型ドリフト層、103はp型ボディ層、104は高濃度p型拡散層、105は高濃度n型拡散層、106はSiC裏面側の高濃度n型層、107は埋め込みn型層、108、111は絶縁膜、109は電荷保持特性を有するゲート絶縁膜、110はゲート電極、113はシリサイド層、114は裏面シリサイド層（ドレイン電極）、115はアルミ配線（ソース電極）である。
　DiMOSFETのチャネルは、ゲート電極110とp型ボディ層103で挟まれた領域に形成される。例えば、ソース電極115をアースに、ドレイン電極114に正電圧を、ゲート電極110に正電圧（閾値電圧以上）を印加するとソース115とドレイン114間に電流が流れる(SiC基板の縦方向)。ゲート電圧を閾値電圧以下に設定すると電流は遮断される。
　まず、低濃度n型ドリフト層102が約10um形成された高濃度n型SiC基板101を準備し、リソグラフィー、及びイオン注入技術を用いてp型ボディ103、高濃度p型拡散層105、高濃度n型拡散層となる領域にイオン注入を行った。ここでは、p型、n型の不純物注入にアルミニウム、窒素をそれぞれ用いた。一般的にDiMOSFETの耐圧は、図2に示した左右のpボディ103間の距離a(Junction FET幅：JFET幅)とpボディ103の深さｂ(JFET長)、及び低濃度n型ドリフト層の基板濃度と厚さで調整する。本実施例ではJFET幅を1um～5um、JFET長を約1umとした。
　続いて、埋め込みチャネルを形成するために、低濃度の窒素を反転チャネルが形成される領域107にイオン注入した。本明細書では、上記イオン注入領域をカウンター領域107、イオン注入をカウンター注入と記述する。本実施例ではカウンター領域107の窒素濃度を分流し、カウンター注入無しの試料(1枚)、及びカウンター注入濃度を少しずつ大きくした3枚の試料の合計4枚の試料を作製した。この中で、最も窒素濃度の大きい試料は、p型ボディ103のアルミニウム表面濃度より少し大きい濃度に設定した。
　次に、裏面の高濃度n型層となる領域にイオン注入を行った。次に、SiC基板の表面と裏面にプラズマCVD法で50nmの炭素膜（表記せず）を形成し、１８００℃、2分の活性化アニールを行った。続いて、プラズマエッチングにより上記炭素膜を除去した後、洗浄を行いSiC基板の清浄化を行った（図3）。
　次に、SiC基板の表面側にCVD法により約500nmのSi酸化膜108を形成した後、ゲート絶縁膜109が形成される領域を開口し、SiC基板表面を局所的に露出させた（図4）。
　次に、電荷捕獲特性を有する積層ゲート絶縁膜109を形成した（図5）。本実施例で形成したゲート絶縁膜109は、図6に示したように3層膜から形成されている。先ず、最初に、１３００℃のNOガス雰囲気中でSiC基板を熱処理し、10nmのSi酸窒化膜109aを形成した。次に、トリメチルアルミニウム（TMA）とオゾン（O3）を原料ガスとする原子層堆積法（ＡＬＤ法）により10nmのアルミナ膜109bを形成した。続いて、ジクロルシラン(SiH2Cl2)と亜酸化窒素(N2O)を原料ガスとするCVD法で、Si酸化膜109cを35nm形成した後、８５０℃のウエット酸化を10分行い上記Si酸化膜109cの改質を行った。ここで、最下層のSi酸窒化膜109aがボトムバリア膜109a、最上層のSi酸化膜109cがトップバリア膜109c、中間層のアルミナ膜109bが電荷保持膜109bである（図5、図6）。なお、本実施例では、ボトムバリア膜の膜厚が5nmでトップバリア膜の膜厚が40nmの試料も作製した。上記、3層積層膜のSi酸化膜換算の電気的膜厚は約50nmであった。
　本実施例では、上記ボトムバリア膜はSi酸窒化膜109aと記載しているが、厳密にはバルク領域の窒素濃度は極僅かであり、殆どの窒素はSiC界面に存在している。このSiC界面に存在する窒素が、4H-SiC基板界面の界面準位密度を小さくしている。我々の検討では、高濃度のNO雰囲気（約90%）で、１３００℃の熱処理を行った場合、SiC基板界面の窒素濃度は約1％であった。NOアニールの有無で界面準位密度を比較した結果、NOアニールを行うことで炭化珪素の伝導帯近傍の界面準位は約1桁減少した。
　次に、ジシラン(Si2H6)とフォスフィン(PH3)を原料ガスとするCVD法により500nmのリンドープ非晶質Si膜を形成した後、高温の熱処理によりリン(P)ドープ多結晶Si膜とした。この後、リソグラフィーとドライエッチング技術を用いて上記リンドープ多結晶Si膜加工してゲート電極110とした。本実施例では、ゲート電極110下のゲート絶縁膜109の一部もドライエッチングにより除去した。図7に示すように、本実施例で形成するDiMOSFETのゲート電極110エッジは、厚いSi酸化膜108の上で加工されており、ゲート絶縁膜109の信頼性が劣化しないように配慮している。
　次に、CVD法で絶縁膜111を形成した後、SiC期晩の高濃度p型拡散層104と高濃度n型拡散層105が同時に露出する開口部112を形成した。この後、上記開口部112底部の拡散層表面とSiC基板の裏面にニッケルシリサイド113、114を形成した（図8）。図8には、図示していないが、この後、ゲート電極110の表面が露出する開口部を形成した。最後に、ニッケルシリサイド表面のドライ洗浄を行いTi/TiN/AL積層膜を堆積した後、上記積層配線を所定の形状に加工してソース配線115とゲート電極パッドを形成した（図1）。
　電子を電荷捕獲するには、SiC-MOSFETのデバイス構造を形成した後、ゲート電極側もしくはSiC基板側からゲート絶縁膜に電流を流し、一部の電子を電荷捕獲させる。ゲート絶縁膜に捕獲させた電子による閾値電圧のシフト量は外部から印加する電圧と時間により設定する。
　図9は、埋め込みチャネルを形成した（カウンターN注入）試料と埋め込みチャネルを形成していない試料のVg-Id特性を比較した図である。図の実線A 、Ａ’はゲート絶縁膜に電子注入を行う前の試料の初期特性を、破線B、B'はゲート絶縁膜に電子注入を行った後の試料の特性を示している。積層ゲート絶縁膜への電子注入は、ソース電極115、ドレイン電極114を0Vに固定し、ゲート電極110にパルスの直流電圧(DC)を38V印加して行った。パルス幅は100ナノ秒とし、閾値電圧がほぼ同じになるように調整した。図から明らかなように、ゲート絶縁膜に電子を注入した試料で比較すると、埋め込みチャネルを形成した試料の方が大きな電流を確保できた。すなわち、大きな閾値電圧と大きなチャネル移動度を両立することができた。本実施例では、電子注入前の初期の閾値電圧を約1V程度にしたが、完全にディプリート（ゲート電圧＝0Vでドレイン電流が流れる）にして、更にチャネル移動度を大きくすることも、無論可能である。この場合、デバイス完成後に、ゲート絶縁膜に捕獲させる電子数を大きくすることで、閾値電圧を調整することができる。
　以上のように、本実施例は、SiC nMOSFETに埋め込みチャネルと、電荷捕獲性のゲート絶縁膜へのキャリア（電子）注入技術とを組み合わせて適用するものである。
　そして、ゲート絶縁膜には、中央部の電荷保持膜の上下をSi酸化膜やSi酸窒化膜で挟み込み、バリア（電位障壁）膜とする積層膜を備えさせることが好ましい。これらの積層膜に電流を流すと下側バリア膜（ボトムバリア膜）/電荷捕獲膜の界面、及び電荷捕獲膜/上側バリア膜（トップバリア膜）の界面に電子が捕獲され、閾値電圧Vthが平行シフトする。
　これらバリア膜の膜厚は、電荷捕獲特性（リテンション特性）を左右するため非常に重要なパラメータである。
　SiCはSiと異なり、Si酸化膜より絶縁破壊強度が低いため、MOSFET全体の絶縁破壊強度を決める主要因となる(絶縁破壊条件を律束する）。したがって、SiC-MOSFETの場合、Si-MOSFETと異なり、バリア膜にかかる絶縁破壊強度を低減する手段を講じる必要が発生する。
　そこで、SiC-MOSFETの場合、トップバリア膜をボトムバリア膜より厚くすることで、絶縁膜信頼性、リテンション特性を向上するようにした。これは、電気的に等価な膜厚のゲート絶縁膜に同じ電子数を捕獲させて比較した場合、トップバリア膜の膜厚が厚いほど、閾値電圧Vthのシフトが大きいためである。言い換えれば、トップバリア膜の膜厚が厚いほど、捕獲電子数を少なくできる。これにより、電子捕獲させる際の高電界による絶縁膜のダメージを防ぐことができるので、絶縁膜信頼性の向上、リテンション特性の向上を図ることができる。さらには、SiCを直接熱酸化した熱酸化膜よりも絶縁破壊電界強度が低いCVD膜を用いることができるので、設計・プロセス自由度も向上する。
　さらに、トップバリア膜を厚くすると相対的にボトムバリア膜に大きな電界がかかることになる。そのため、ボトムバリア膜には絶縁破壊電界強度が高いSiCを直接熱酸化したSi酸化膜やCVD膜を熱処理したSi酸化膜を用いることは、信頼性の面で好適となる。
　さらに、高耐圧と高移動度とを両立し、その両立を保持するように、高リテンション特性とするためには、これらバリア膜の個々の膜厚も、電荷捕獲特性（リテンション特性）を左右するため非常に重要である。
　ここで重要なことは、高温，バイアス印加状態における閾値電圧変動を防止することである。
　SiCに接するボトムバリア膜には所定の膜厚があった方がリテンション特性が改善する。図12にn-DiMOSFETのボトムバリア膜厚さを5nmと10nmとにした場合の2つのリテンション特性を示す。ゲート絶縁膜の構造はONO膜とし、ボトムバリア膜5nmの場合、トップバリア膜40nm、電荷捕獲膜5nmとし、ボトムバリア膜10nmの場合、トップバリア膜35nm、電荷捕獲膜5nmとし、１７５℃の使用環境で、ゲート絶縁膜に3MV/cmのストレス電界（SiC DiMOSFETの動作時にゲート絶縁膜に印加される電界）を印加した結果である。100時間の実測値を参照するとわかるように、ボトムバリア膜5nmでは実用性に乏しい。10年間の信頼性シミュレーションを別途行った結果、ボトムバリア膜5nm では閾値電圧Vthが0,5[V]以上低下する。ボトムバリア膜10nmでは、100時間の実測値からは閾値電圧Vth の低下は見られず、10年経過後も高いリテンション特性が保持される。したがって、高耐圧と高移動度とを両立し、その両立を保持するように、高リテンション特性とするためには、ボトムバリア膜は10nm以上あったほうがよい。
　同様の検討をトップバリア膜に対しても行った結果、トップバリア膜も約10nm必要との結果が得られた（10年間でΔVt＜0.5V）。
　また、電荷捕獲膜にも好ましい膜厚が存在する。電荷捕獲膜は5nm以上にした方がリテンション特性を向上させることができる。
　したがって、高リテンション特性を得るためには、ゲート絶縁膜は25nm以上であって、電荷捕獲膜を挟み込むバリア膜は10nm以上でトップバリア膜をボトムバリア膜より厚くするようにすれば、高いリテンション特性を得ることができる。
　また、これら積層膜の材質も、電荷捕獲特性（リテンション特性）を左右するため非常に重要である。
　これらの積層膜に電流を流すとボトムバリア膜/電荷捕獲膜の界面、及び電荷捕獲膜/トップバリア膜の界面に電子が捕獲される。バリア膜は、Si酸化膜またはSi酸窒化膜とし、電荷捕獲膜をSi窒化膜またはアルミナ膜（High-k膜）とすることは、電子の捕獲準位は伝導帯から1eV以上の深さに存在しており、非常に安定した捕獲特性を示すので好ましい。特に、電荷捕獲膜となるアルミナ膜はSi窒化膜よりもリテンション特性が高いため好適である。Si窒化膜は正の固定電荷を、アルミナ膜は負の固定電荷を含んでいる。電子を捕獲する前の、初期の閾値電圧を比較すると、負の固定電荷を含むアルミナ膜の方が大きい値を示す。このため、アルミナ膜を用いた方が捕獲させる電子数を小さくできるのである。
　バリア膜、特にボトムバリア膜は、SiC基板を熱酸化して形成したSi酸化膜、熱酸化させたCVD-Si酸化膜(P-CVD膜、熱CVD膜、光CVD膜)のように、Si：Oの組成比が1:2と近似できるSi酸化膜、高温のNO雰囲気中で酸窒化処理して形成したSi酸窒化膜、又は化学気相成長法（CVD法）で形成したSi酸化膜を高温のNO雰囲気中で酸窒化処理して形成したSi酸窒化膜、又はSiC基板を高温のNO雰囲気中で直接酸窒化して形成したSi酸窒化膜を用いる方が好ましい。これは、NO酸窒化処理によりSiC基板界面の界面準位が減少させて移動度を改善するとともに、上述したように、高い絶縁膜の信頼性や高いリテンション特性を得ることができる。なお、高温工程を経ない（熱酸化しない)P-CVDによるSi酸化膜のように、Si：Oの組成比が1:2と大きく解離するSi酸化膜であると、移動度が極めて低いだけでなく、高電圧用途（600[V]以上)の高いゲート電圧Vgではリテンション特性が保持できず、捕獲した電子の一部が放出されてしまう可能性もある。
　さらに、ゲート絶縁膜直下の埋め込みn型層の形成方法は複数存在するが、最も簡便な方法はイオン注入法による窒素のカウンター注入やn型SiCホモエピタキシャル法であるが、窒素の不純物濃度や深さ(厚さ)は、p型ボディ領域の表面近傍のアルミニウム濃度とわずかに多くほぼ同等の濃度で、深さ(厚さ)は約30nm～150nm程度にすることが好ましい。本発明者らの検討では、埋め込みn型層の深さ(界面からの厚さ)を約30nm以上にすると、SiC基板界面の界面準位の影響を著しく抑えることができるようになる。逆に、埋め込みn型層の深さ（界面からの厚さ)が深くなると、ゲート電界の影響力が小さくなるため、当然、閾値電圧Vthも、ゲート電圧Vgもその分大きくする必要があるが、約150nm以下であればゲート電界によるチャネル制御が可能である。
　更に、ゲート絶縁膜に電子を捕獲させる場合、基板温度を高くするほど、閾値電圧変動量を抑制することができた。これは、高温で電子を注入する場合、浅いトラップ準位に捕獲された電子はデトラップしやすいため、電子注入の際に相対的に深いトラップ準位に捕獲されるためである。我々の検討結果では、１００℃以上の温度で電子注入を行った場合は、殆ど同じリテンション特性を示した。従って、ゲート絶縁膜に電子を捕獲させる際の基板温度は、１００℃以上が有効である。
　本実施例では、埋め込みチャネル層の形成に窒素イオン注入を用いたが、SiCホモエピタキシャル法による低濃度n型SiC層を形成しても同様の効果が得られた。
　本実施例では、ゲート絶縁膜に電子注入を行う工程をデバイス完成後のウエハレベルで実施したが、チップダイシング後、もしくはパッケージ組み立て後に実施することも無論可能である。
　また、本実施例ではSiC基板側から電子注入を行ったが、ゲート電極を負バイアスに印加してゲート電極側から電子注入することも可能である。
　本実施例では、SiC DiMOSFETの例を示したが、埋め込みチャネルを有するSiC MOSFETであればトレンチMOSFETにも適用可能である。
101：高濃度n型SiC基板、
102：低濃度n型ドリフト層、
103：p型ボディ層、
104：高濃度p型拡散層、
105：高濃度n型拡散層、
106：裏面高濃度n型層、
107：埋め込みn型層、
108，111：絶縁膜、
109：電荷保持特性を有するゲート絶縁膜、
110：ゲート電極、
112：絶縁膜の開口部（ソース接続部）、
113：シリサイド層、
114：ドレイン電極（シリサイド層）、
115：ソース電極

Claims (12)

  1. 　炭化珪素層と、前記炭化珪素層の第1面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記炭化珪素層上に形成されたソース電極と、前記炭化珪素層の第１面の裏面となる第２面に形成されたドレイン電極を備えた電界効果型トランジスタにおいて、
    　前記炭化珪素層は、前記ゲート絶縁膜直下に、前記ゲート絶縁膜側から順に、ドレイン領域と同じ導電型の第1領域と、前記第1領域と反対導電型の第２領域とが順に配置されたチャネル埋め込み構造を備え、
    　前記ゲート絶縁膜は、電荷蓄積層と、前記炭化珪素層と前記電荷蓄積層との間にあるボトムバリア膜と、前記ゲート電極と前記電荷蓄積層との間にあるトップバリア膜とを備え、
    　前記電荷蓄積層に電荷が蓄積されていることを特徴とする電界効果型炭化珪素トランジスタ。
  2. 　請求項1において、
    　チャネルが面内方向にあることを特徴とする電界効果型炭化珪素トランジスタ。
  3. 　請求項1において、
    　前記ボトムバリア膜よりも前記トップバリア膜の方が厚いことを特徴とする電界効果型炭化珪素トランジスタ。
  4. 　請求項３において、
    　前記ボトムバリア層は、10nm以上の膜厚を備えていることを特徴とする電界効果型炭化珪素トランジスタ。
  5. 　請求項３において、
    　前記ボトムバリア層は、Si酸化膜またはSi酸窒化膜で構成されていることを特徴とする電界効果型炭化珪素トランジスタ。
  6. 　請求項５において、
    　前記Si酸化膜はCVDで形成したSiO２を加熱した膜であることを特徴とする電界効果型炭化珪素トランジスタ。
  7. 　請求項５において、
    　前記ボトムバリア層と前記炭化珪素層との界面には窒素が約1％存在していることを特徴とするMOS型電界効果トランジスタ。
  8. 　請求項３において、
    　前記トップバリア層は、10nm以上の膜厚を備えていることを特徴とする電界効果型炭化珪素トランジスタ。
  9. 　請求項３において、
    　前記トップバリア層は、Si酸化膜またはSi酸窒化膜で構成されていることを特徴とする電界効果型炭化珪素トランジスタ。
  10. 　請求項３において、
    　前記電荷蓄積層は、5m以上の膜厚を備えていることを特徴とする電界効果型炭化珪素トランジスタ。
  11. 　請求項３において、
    　前記電荷蓄積層は、酸化アルミニウム膜もしくはSi窒化膜で構成されていることを特徴とする電界効果型炭化珪素トランジスタ。
  12. 　請求項３において、
    　前記第1領域の厚さは、30nm以上150nm以下であることを特徴とする電界効果型炭化珪素トランジスタ。
PCT/JP2012/002224 2012-03-30 2012-03-30 電界効果型炭化珪素トランジスタ Ceased WO2013145023A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2012/002224 WO2013145023A1 (ja) 2012-03-30 2012-03-30 電界効果型炭化珪素トランジスタ
EP12873344.1A EP2833409A4 (en) 2012-03-30 2012-03-30 SILICON CARBIDE FIELD EFFECT TRANSISTOR
JP2014507015A JP5982471B2 (ja) 2012-03-30 2012-03-30 電界効果型炭化珪素トランジスタ
US14/240,376 US9214516B2 (en) 2012-03-30 2012-03-30 Field effect silicon carbide transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/002224 WO2013145023A1 (ja) 2012-03-30 2012-03-30 電界効果型炭化珪素トランジスタ

Publications (1)

Publication Number Publication Date
WO2013145023A1 true WO2013145023A1 (ja) 2013-10-03

Family

ID=49258396

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/002224 Ceased WO2013145023A1 (ja) 2012-03-30 2012-03-30 電界効果型炭化珪素トランジスタ

Country Status (4)

Country Link
US (1) US9214516B2 (ja)
EP (1) EP2833409A4 (ja)
JP (1) JP5982471B2 (ja)
WO (1) WO2013145023A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017195251A (ja) * 2016-04-19 2017-10-26 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
US10283594B2 (en) 2016-09-02 2019-05-07 Sumitomo Electric Industries, Ltd. SiC structure, semiconductor device having SiC structure, and process of forming the same
JP2023082403A (ja) * 2021-12-02 2023-06-14 株式会社デンソー スイッチング素子とその製造方法
WO2025196983A1 (ja) * 2024-03-19 2025-09-25 サンケン電気株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP2016066641A (ja) * 2014-09-22 2016-04-28 株式会社東芝 半導体装置及び半導体装置の製造方法
US9553155B2 (en) * 2015-02-04 2017-01-24 Infineon Technologies Austria Ag Semiconductor device and method
KR102783331B1 (ko) * 2017-02-02 2025-03-20 삼성디스플레이 주식회사 유기 발광 표시 장치
JP7154772B2 (ja) * 2018-02-16 2022-10-18 株式会社豊田中央研究所 炭化珪素半導体装置の製造方法
US20220028984A1 (en) * 2020-11-12 2022-01-27 Hua Hong Semiconductor (Wuxi) Limited Interlayer dielectric layer structure for power mos device and method for making the same
CN116705605B (zh) * 2023-06-20 2024-06-18 中国科学院上海微系统与信息技术研究所 一种硅基氮化镓hemt器件及其制备方法
CN116936620A (zh) * 2023-09-14 2023-10-24 凌锐半导体(上海)有限公司 一种碳化硅沟槽栅mosfet的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222950A (ja) * 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
WO2003047000A1 (en) * 2001-11-30 2003-06-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and production method therefor
JP2007066944A (ja) * 2005-08-29 2007-03-15 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP2008270258A (ja) 2007-04-16 2008-11-06 Denso Corp 半導体装置の製造方法
JP2009141144A (ja) * 2007-12-06 2009-06-25 Sharp Corp 半導体記憶装置及びその製造方法と駆動方法
JP2011091186A (ja) 2009-10-22 2011-05-06 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2011254119A (ja) 2000-10-03 2011-12-15 Cree Inc 短絡チャネルを有する炭化ケイ素パワー金属酸化物半導体電界効果トランジスタおよび短絡チャネルを有する炭化ケイ素金属酸化物半導体電界効果トランジスタの製造方法
WO2012036165A1 (ja) * 2010-09-15 2012-03-22 ローム株式会社 半導体素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004847A (ko) * 1992-08-04 1994-03-16 리차드 제이. 컬 낮은 드레쉬 홀드 전압을 갖는 에피택셜 이중 확산형 금속 산화 실리콘(dmos) 트랜지스터 구조체 형성방법
JP2005183943A (ja) * 2003-11-25 2005-07-07 Matsushita Electric Ind Co Ltd 半導体素子
CN1802752A (zh) 2003-11-25 2006-07-12 松下电器产业株式会社 半导体元件
JP2008244455A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
CN100590804C (zh) * 2007-06-22 2010-02-17 中芯国际集成电路制造(上海)有限公司 原子层沉积方法以及形成的半导体器件
WO2009013886A1 (ja) * 2007-07-20 2009-01-29 Panasonic Corporation 炭化珪素半導体装置およびその製造方法
CN101569015B (zh) * 2007-10-15 2011-01-05 松下电器产业株式会社 半导体装置及其制造方法
CN102414818B (zh) * 2009-04-30 2013-03-20 松下电器产业株式会社 半导体元件、半导体装置及电力变换器
JP2012004269A (ja) 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
US20120019284A1 (en) * 2010-07-26 2012-01-26 Infineon Technologies Austria Ag Normally-Off Field Effect Transistor, a Manufacturing Method Therefor and a Method for Programming a Power Field Effect Transistor
WO2014010006A1 (ja) * 2012-07-09 2014-01-16 株式会社日立製作所 Mos型電界効果トランジスタ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011254119A (ja) 2000-10-03 2011-12-15 Cree Inc 短絡チャネルを有する炭化ケイ素パワー金属酸化物半導体電界効果トランジスタおよび短絡チャネルを有する炭化ケイ素金属酸化物半導体電界効果トランジスタの製造方法
JP2002222950A (ja) * 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
WO2003047000A1 (en) * 2001-11-30 2003-06-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and production method therefor
JP2007066944A (ja) * 2005-08-29 2007-03-15 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP2008270258A (ja) 2007-04-16 2008-11-06 Denso Corp 半導体装置の製造方法
JP2009141144A (ja) * 2007-12-06 2009-06-25 Sharp Corp 半導体記憶装置及びその製造方法と駆動方法
JP2011091186A (ja) 2009-10-22 2011-05-06 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
WO2012036165A1 (ja) * 2010-09-15 2012-03-22 ローム株式会社 半導体素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2833409A4

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017195251A (ja) * 2016-04-19 2017-10-26 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
US10283594B2 (en) 2016-09-02 2019-05-07 Sumitomo Electric Industries, Ltd. SiC structure, semiconductor device having SiC structure, and process of forming the same
JP2023082403A (ja) * 2021-12-02 2023-06-14 株式会社デンソー スイッチング素子とその製造方法
JP7704661B2 (ja) 2021-12-02 2025-07-08 株式会社デンソー スイッチング素子とその製造方法
WO2025196983A1 (ja) * 2024-03-19 2025-09-25 サンケン電気株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
EP2833409A1 (en) 2015-02-04
EP2833409A4 (en) 2015-11-11
JPWO2013145023A1 (ja) 2015-08-03
US20140217422A1 (en) 2014-08-07
US9214516B2 (en) 2015-12-15
JP5982471B2 (ja) 2016-08-31

Similar Documents

Publication Publication Date Title
JP5982471B2 (ja) 電界効果型炭化珪素トランジスタ
JP5875684B2 (ja) Ｍｏｓ型電界効果トランジスタ
US10096680B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US9812529B2 (en) Semiconductor device and method for manufacturing the same
US9478655B2 (en) Semiconductor device having a lower diode region arranged below a trench
JP5584823B2 (ja) 炭化珪素半導体装置
US6639273B1 (en) Silicon carbide n channel MOS semiconductor device and method for manufacturing the same
US9755064B2 (en) Semiconductor device and method for manufacturing the same
JP2006511961A (ja) 縦型ｊｆｅｔ制限型シリコンカーバイドパワー金属酸化膜半導体電界効果トランジスタおよび縦型ｊｆｅｔ制限型シリコンカーバイド金属酸化膜半導体電界効果トランジスタを製造する方法
US10453923B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US9978842B2 (en) Semiconductor device and method for manufacturing the same
US20060108589A1 (en) Semiconductor device
WO2012098861A1 (ja) 半導体装置およびその製造方法
US20130248880A1 (en) Semiconductor device and method for manufacturing the same
WO2015015672A1 (ja) 炭化珪素半導体装置及びその製造方法
US10147797B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2016213414A (ja) 半導体装置および半導体装置の製造方法
JP2010027833A (ja) 炭化珪素半導体装置およびその製造方法
JP7760850B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP7697210B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2023112312A1 (ja) 半導体装置およびその製造方法
JP2024032679A (ja) サーマルバジェット最適化で電子装置のオーミックコンタクトを製造する方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12873344

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014507015

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14240376

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2012873344

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE