WO2015118901A1 - コンデンサ - Google Patents

コンデンサ Download PDF

Info

Publication number
WO2015118901A1
WO2015118901A1 PCT/JP2015/050524 JP2015050524W WO2015118901A1 WO 2015118901 A1 WO2015118901 A1 WO 2015118901A1 JP 2015050524 W JP2015050524 W JP 2015050524W WO 2015118901 A1 WO2015118901 A1 WO 2015118901A1
Authority
WO
WIPO (PCT)
Prior art keywords
porous metal
metal substrate
low porosity
capacitor
terminal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/050524
Other languages
English (en)
French (fr)
Inventor
服部　和生
徳之 井上
建夫 荒川
洋昌 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN201580006911.8A priority Critical patent/CN105960692B/zh
Priority to KR1020167020911A priority patent/KR101887793B1/ko
Priority to JP2015560902A priority patent/JP6398998B2/ja
Priority to EP15746949.5A priority patent/EP3104382B1/en
Priority to TW104103066A priority patent/TWI607463B/zh
Publication of WO2015118901A1 publication Critical patent/WO2015118901A1/ja
Priority to US15/213,684 priority patent/US10186383B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0032—Processes of manufacture formation of the dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
    • H01G9/045—Electrodes or formation of dielectric layers thereon characterised by the material based on aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/055—Etched foil electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors

Definitions

  • the present invention relates to a capacitor and a manufacturing method thereof.
  • a valve metal such as niobium, tantalum, titanium, or aluminum or an alloy thereof is used as an anode, an oxide film is formed on the surface thereof as a dielectric layer, and an electrolyte layer is formed on the dielectric layer.
  • an electrolyte layer is formed on the dielectric layer.
  • ESR equivalent series resistance
  • Patent Document 1 discloses an anode formed by molding and sintering a valve metal powder as a solid electrolytic capacitor having a small ESR and leakage current, a dielectric layer formed on the surface thereof, and a dielectric layer formed on the dielectric layer.
  • a solid electrolytic capacitor including a cathode and an outer body resin covering the cathode is disclosed.
  • the anode is made of a sintered body of valve metal powder such as niobium, tantalum, titanium, and aluminum. Since such a sintered body is a porous body having a high porosity, a large electrostatic capacity can be obtained, but the mechanical strength is low. Therefore, in order to ensure the strength that can be mounted on the circuit board, it has been necessary to cover with the exterior body resin as described in Patent Document 1.
  • An object of the present invention is to provide a capacitor that can acquire a large capacitance, has a small leakage current, and has an excellent mechanical strength.
  • the present inventors provide a capacitor having excellent mechanical strength by forming a low porosity portion in a part of a porous metal substrate having a high porosity. Found that you can.
  • Preparing a porous metal substrate having a high porosity portion and a low porosity portion Preparing a porous metal substrate having a high porosity portion and a low porosity portion; Forming a dielectric layer on the porous metal substrate; Forming an upper electrode on the dielectric layer; Forming a first terminal electrode to be electrically connected to the porous metal substrate; And a step of forming a second terminal electrode so as to be electrically connected to the upper electrode.
  • a capacitor having improved mechanical strength is provided by using a porous metal substrate having a high porosity portion and a low porosity portion.
  • FIG. 1 is a schematic cross-sectional view of a capacitor in one embodiment of the present invention.
  • Fig.2 (a) is an enlarged view of the high porosity part in sectional drawing shown in FIG.
  • FIG.2 (b) is an enlarged view of the high porosity part in another aspect.
  • FIGS. 3A to 3D are diagrams showing manufacturing steps of the capacitor of FIG. FIGS. 3-2 (e) to (h) are continuations of FIG. 3-1, and are diagrams showing a manufacturing process of the capacitor of FIG. FIGS. 3-3 (i) to (m) are continuations of FIG. 3-2 and show the manufacturing process of the capacitor of FIG. FIG.
  • FIG. 4 is a schematic enlarged cross-sectional view of the second terminal electrode portion of the capacitor according to a preferred embodiment of the present invention.
  • FIG. 5 is a schematic cross-sectional view of a capacitor in still another aspect of the present invention.
  • 6 (a) and 6 (b) are schematic cross-sectional views of a capacitor according to still another embodiment of the present invention.
  • FIG. 7 is a schematic cross-sectional view of a capacitor according to still another embodiment of the present invention.
  • 8A and 8B are schematic cross-sectional views of a capacitor according to still another embodiment of the present invention.
  • FIGS. 9A and 9B are schematic cross-sectional views of capacitors according to still another embodiment of the present invention.
  • 10 (a) to 10 (e) are diagrams showing manufacturing steps of the capacitor of FIG. 9 (a).
  • the capacitor 1 of the present embodiment has a substantially rectangular parallelepiped shape. As shown schematically in FIG. 1 and FIG. 2 (a), the capacitor 1 has a high porosity portion 2 at the center portion and a side portion.
  • the wiring electrode 12 is formed so as to be electrically connected to the electrode 10, and the protective film 14 is further formed thereon.
  • a first terminal electrode 16 and a second terminal electrode 18 are provided on the side surface of the porous metal substrate 6 so as to face each other, and the first terminal electrode 16 is electrically connected to the porous metal substrate 6.
  • the second terminal electrode 18 is electrically connected to the upper electrode 10 through the wiring electrode 12.
  • the “porosity” of a porous metal substrate refers to the ratio of voids in the porous metal substrate.
  • the porosity can be measured as follows.
  • the porous metal substrate is processed into a thin piece having a thickness of 60 nm or less by focused ion beam (FIB) processing.
  • a predetermined region (5 ⁇ m ⁇ 5 ⁇ m) of the thin sample is photographed using a transmission electron microscope (TEM).
  • TEM transmission electron microscope
  • the area where the metal of the porous metal substrate exists is obtained.
  • the “high porosity portion” of the porous metal substrate means a region having a porosity of 25% or more.
  • the “low porosity portion” of the porous metal substrate is a portion having a lower porosity than the high porosity portion, specifically, a porosity of 70% or less of the high porosity portion. Means an area.
  • the “side surface” of the porous metal substrate means a surface substantially perpendicular to the mounting surface of the capacitor. 1 to 10, the lower surface is the mounting surface of the capacitor.
  • the metal constituting the porous metal substrate is not particularly limited as long as it is conductive.
  • examples thereof include metals such as aluminum, tantalum, nickel, copper, titanium, niobium and iron, and alloys such as stainless steel and duralumin. It is done.
  • Preferred porous metal substrates are not particularly limited, and examples include aluminum etching foils, tantalum powder sintered bodies, nickel powder sintered bodies, and porous metals synthesized by a dealloying method.
  • the porous metal substrate can be produced by methods well known in the art, such as etching, sintering, and dealloying methods.
  • a commercially available porous metal substrate may be used as the porous metal substrate.
  • the thickness of the porous metal substrate is not particularly limited and can be appropriately selected according to the purpose.
  • the thickness may be 10 to 1,000 ⁇ m, preferably 30 to 300 ⁇ m.
  • the thickness of the porous metal substrate means the length in the direction perpendicular to the capacitor mounting surface. By setting the thickness to 1,000 ⁇ m or less, it is advantageous in terms of miniaturization. On the other hand, when the thickness is 10 ⁇ m or more, the strength of the porous metal material can be more sufficiently secured.
  • the porous metal substrate 6 has a low porosity portion 4 on a pair of side surfaces facing each other, and a high porosity portion 2 therebetween.
  • the porosity of the high porosity portion of the porous metal substrate is preferably 30% or more, more preferably 35% or more, from the viewpoint of increasing the surface area and increasing the capacity of the capacitor. Moreover, from a viewpoint of ensuring mechanical strength, 80% or less is preferable and 65% or less is more preferable.
  • the porosity of the low porosity portion of the porous metal substrate is preferably 60% or less of the porosity of the high porosity portion from the viewpoint of increasing the mechanical strength. More preferably, the porosity is 50% or less.
  • the porosity of the low porosity portion is preferably 20% or less, and more preferably 10% or less. Further, the low porosity portion may have a porosity of 0%.
  • the low porosity part is located opposite to the side part of the porous metal substrate.
  • the “side surface portion” of the porous metal substrate means a region including the side surface of the porous metal substrate and extending to a certain distance from this side surface. That is, a part of the low porosity portion may constitute at least a part of the side surface of the porous metal substrate.
  • part of the low porosity portion preferably constitutes at least 30% of the side surface of the porous metal substrate, and more preferably constitutes 60% or more of the region. More preferably, a part of the low porosity portion constitutes the entire region of the side surface of the porous metal substrate.
  • the side surface of the porous metal substrate is composed of a low porosity portion.
  • the width of the low porosity portion (the length from the side surface common to the side surface of the porous metal substrate to the surface facing the surface; in FIGS. 1 to 10, the length in the horizontal direction of the paper surface) is 3 ⁇ m to 1 mm, preferably 10 to 500 ⁇ m.
  • the width of the low porosity portion is 3 ⁇ m or more, more preferably 10 ⁇ m or more, the mechanical strength of the capacitor can be increased.
  • the width of the low porosity portion to 1 mm or less, it becomes possible to secure a larger high porosity portion in a porous metal member having the same volume, and to obtain a high capacitance. .
  • the method for forming the low porosity portion is not particularly limited as long as a desired porosity can be obtained, but it is preferably formed by, for example, pressing with a mold or the like.
  • the pressing may be performed so as to be sandwiched from the upper and lower surfaces of the porous metal substrate, or may be performed only from one surface.
  • all solid-state pulse lasers such as YVO 4 laser, CO 2 laser, YAG laser, excimer laser, femtosecond laser, picosecond laser, and nanosecond laser can be used for porous metal substrates previously porous. May be used to form the low porosity portion. All-solid pulse lasers such as femtosecond lasers, picosecond lasers, and nanosecond lasers are preferred because the shape and porosity of the low porosity part can be controlled more precisely.
  • the low porosity portion may be formed by filling the pores of the high porosity portion as described above, but can also be formed in the process of forming the pores in a non-porous metal substrate.
  • the porous metal foil is manufactured by etching
  • the portion where the low porosity portion is to be formed is masked and then etched, whereby the masking portion becomes a non-etched layer and the low porosity portion is formed.
  • the etching process is stopped before the pores are formed up to the center portion of the foil. As a result, the central portion becomes a non-etched layer, and a low porosity portion is formed.
  • low porosity portions having various shapes can be formed.
  • a dielectric layer 8 is formed on the porous metal substrate 6.
  • the material for forming the dielectric layer is not particularly limited as long as it is insulative, but preferably, AlO x (for example, Al 2 O 3 ), SiO x (for example, SiO 2 ), AlTiO x , SiTiO x , HfO.
  • the thickness of the dielectric layer is not particularly limited, but is preferably 5 to 100 nm, for example, and more preferably 10 to 50 nm. By setting the thickness of the dielectric layer to 5 nm or more, it is possible to improve the insulation and to reduce the leakage current. Further, by setting the thickness of the dielectric layer to 100 nm or less, it is possible to obtain a larger capacitance.
  • the dielectric layer can be formed by an atomic layer (ALD) method.
  • ALD atomic layer
  • an upper electrode 10 is formed on the dielectric layer 8.
  • the material constituting the upper electrode is not particularly limited as long as it is conductive, but Ni, Cu, Al, W, Ti, Ag, Au, Pt, Zn, Sn, Pb, Fe, Cr, Mo, Ru, Pd , Ta and their alloy layers, such as CuNi, AuNi, AuSn, and metal nitrides such as TiN, TiAlN, TiON, TiAlON, and TaN, and TiN and TiON are preferred.
  • the material constituting the upper electrode may be a conductive polymer, and examples thereof include PEDOT / PSS (poly (3,4-ethylenedioxythiophene) / polystyrene sulfonic acid), polyaniline, and polypyrrole. .
  • the thickness of the upper electrode is not particularly limited, but is preferably 3 nm or more, for example, and more preferably 10 nm or more. By setting the thickness of the upper electrode to 3 nm or more, the resistance of the upper electrode itself can be reduced.
  • the upper electrode can be formed by the ALD method. By using the ALD method, the capacitance of the capacitor can be increased. Alternatively, a dielectric layer can be coated to substantially fill the pores of the porous metal substrate, chemical vapor deposition (CVD), plating, bias sputtering, Sol-Gel, high conductivity
  • the upper electrode may be formed by a method such as molecular filling. Alternatively, a conductive film may be formed on the dielectric layer by the ALD method, and the upper electrode may be formed by filling the pores by another method.
  • the surface of the upper electrode is additionally added to the surface of the upper electrode by a method such as sputtering, vapor deposition, or plating.
  • a lead electrode layer made of, for example, may be formed.
  • the upper electrode 10 is formed so that the conductive material constituting the upper electrode fills the pores of the porous metal substrate 6. Also good.
  • the upper electrode 10 may also serve as a wiring electrode described below.
  • the pores of the porous metal substrate do not need to be substantially completely filled with the conductive material, and are filled with 50% or more, preferably 70% or more, more preferably 90% or more of the pores. It only has to be. From the viewpoint of reducing the resistance of the upper electrode, it is more preferable that the upper electrode is substantially completely filled.
  • a wiring electrode 12 is formed on the upper electrode 10.
  • the material which comprises a wiring electrode is not specifically limited, For example, Cu, Ni, Sn, Al, Ag, Au etc. are mentioned.
  • the method for forming the wiring electrode is not particularly limited, and for example, CVD, plating, sputtering, or the like can be used.
  • the porous metal substrate on which the dielectric layer 8, the upper electrode 10, and the wiring electrode 12 are formed is protected by a protective layer 14.
  • the protective layer 14 is formed so as to cover the entire porous metal substrate except for the connection portion with the terminal electrode.
  • the protective layer can further increase the moisture resistance, insulation, and mechanical strength of the capacitor.
  • the material constituting the protective layer is not particularly limited as long as it is insulating.
  • the same material as that for forming the dielectric layer preferably SiN x , SiO x , AlTiO x , AlO x , more preferably SiO x , or a resin coat such as polyepoxy or polyimide, a glass coat, or the like can be used.
  • the thickness of the protective layer is not particularly limited as long as it has a desired function, for example, moisture resistance or insulation, but it is preferably 0.5 ⁇ m to 50 ⁇ m, preferably 1 ⁇ m to 20 ⁇ m.
  • the method for forming the protective layer is not particularly limited, and can be appropriately selected according to the material such as CVD, plating, sputtering, spraying, screen printing, dispenser, resin film lamination, and the like.
  • the capacitor 1 has a pair of opposing first terminal electrode 16 and second terminal electrode 18 on the side surface.
  • the first terminal electrode 16 is electrically connected to the porous metal substrate 6, the second terminal electrode 18 is electrically connected to the upper electrode 10, and the first terminal electrode and the second terminal electrode are in the capacitor. Installed to be electrically isolated.
  • terminal electrode The material constituting the first terminal electrode and the second terminal electrode (hereinafter collectively referred to as “terminal electrode”) is not particularly limited as long as it is conductive.
  • terminal electrode Cu, Ni, Sn, Au, Ag, Pb
  • Such metals and alloys thereof can be used.
  • the thickness of the terminal electrode is not particularly limited, but may be 1 to 50 ⁇ m, preferably 1 to 20 ⁇ m.
  • the method for forming the terminal electrode is not particularly limited.
  • the terminal electrode may be formed by plating, or may be formed by applying and baking a conductive paste.
  • the porous metal base material has a low porosity portion with high mechanical strength, for example, stress applied when mounting on a substrate such as a glass epoxy substrate, a ceramic substrate, a resin substrate, In particular, it has high durability against bending stress.
  • the low porosity portion has high mechanical strength, deformation of the porous metal substrate during manufacturing can be suppressed.
  • the ALD method as described above enables formation of a thin film having high insulating properties, but the obtained dielectric film has low interface strength (or adhesion) with the porous metal base material, and is caused by stress. Prone to peeling, delamination and cracks. Since the capacitor of the present invention has high mechanical strength, it is possible to suppress the peeling of the dielectric film, the delamination, and the generation of cracks due to the deformation of the element.
  • the capacitor of the present invention can have a ratio of length to thickness of 3 or more, preferably 4 or more.
  • FIG. 3-1, FIG. 3-2 and FIG. 3-3 are collectively referred to as FIG.
  • a porous metal substrate 6 is prepared.
  • the porous metal substrate can be produced by methods well known in the art, such as etching, sintering, and dealloying methods.
  • a commercially available porous metal substrate may be used as the porous metal substrate.
  • the low porosity portion 4 is formed in the porous metal substrate 6.
  • a plurality of low porosity portions are formed on one porous metal substrate at intervals according to the size of a desired capacitor. That is, a plurality of elements are formed from this porous metal substrate.
  • the low porosity portion is formed, for example, on a press using a die or the like by a CO 2 laser, a YAG laser, an excimer laser, and an all solid-state pulse laser such as a femtosecond laser, a picosecond laser, and a nanosecond laser be able to.
  • the porous metal substrate is cut along the broken line 20 at the low porosity portion (preferably at the substantially central portion). However, at this time, the porous metal substrate is not completely cut into element units, and one side surface is maintained in a state of being connected to an adjacent element.
  • the method for cutting the porous metal substrate is not particularly limited, but can be cut by, for example, laser cutting, die cutting, dicer, carbide blade, slitter, cutting with a pinnacle blade, alone or in combination, etc. .
  • the production of the capacitor of the present invention includes a step of cutting the porous metal substrate as described above.
  • the presence of a porous portion causes the occurrence of sagging such as burrs and / or stretching / deformation of the cut surface in the cutting direction during the cutting.
  • the cut portion is a low porosity portion, it is possible to suppress the occurrence of such burrs.
  • a dielectric layer 8 is formed on the surface of the porous metal substrate 6 (in the illustrated example, over the entire exposed surface of the porous metal substrate). As described above, the dielectric layer is formed by the ALD method.
  • a mask 22 is formed on a part of the porous metal base material on which the dielectric layer 8 is formed, specifically, at a location where the first terminal electrode 16 is formed later. .
  • the material constituting the mask is not particularly limited, and examples thereof include an epoxy resin, a polyimide resin, and a silicone resin.
  • the method for forming the mask is not particularly limited, and examples thereof include screen printing, dispenser, dip, ink jet, and spray.
  • the upper electrode 10 is formed on the dielectric layer 8.
  • a conductive material layer serving as an upper electrode is formed so as to cover the entire element, and the upper electrode also serves as a wiring electrode.
  • the upper electrode can be formed by methods such as ALD, CVD, plating, bias sputtering, Sol-Gel, and conductive polymer filling. Moreover, these methods can be used in combination. For example, a conductive film may be formed on the dielectric layer by the ALD method, and the upper electrode may be formed by filling the pores by another method.
  • the porous metal substrate is cut at the low porosity portion (preferably at the substantially central portion) where the mask is formed, and divided into element units.
  • the same method as that in FIG. 3C can be used.
  • the mask is removed.
  • the removal of the mask can be performed by an appropriate method according to the material constituting the mask, for example, it can be removed by washing or heat treatment.
  • the protective layer 14 is formed so as to cover the entire element.
  • the protective layer can be formed by, for example, CVD, plating, sputtering, spraying, printing, or the like.
  • a part of the protective layer specifically, a portion where the terminal electrode is formed is etched, and the porous metal substrate 6 (left side in the figure) and the upper electrode 10 ( The right side in the figure is exposed.
  • the first terminal electrode 16 and the second terminal electrode 18 are formed.
  • the first terminal electrode 16 is formed so as to be electrically connected to the porous metal substrate 6 and electrically separated from the upper electrode 10.
  • the second terminal electrode 18 is formed so as to be electrically connected to the upper electrode 10 and electrically separated from the porous metal substrate 6.
  • the terminal electrode may be formed by plating, or may be formed by applying and baking or baking a conductive paste.
  • the first terminal electrode and the second terminal electrode are formed first, and then shown in FIG. 3 (m).
  • the protective film may be formed so that the first terminal electrode and the second terminal electrode are exposed.
  • the first terminal electrode and the second terminal electrode are located on a pair of side surfaces facing each other where the low porosity portion of the porous metal substrate is present, respectively, and the upper and lower surfaces from the side surface of the porous metal substrate, respectively. It is formed to extend over the low porosity portion.
  • the first and / or second terminal electrodes, more preferably all terminal electrodes are Is formed so as to be located on the low porosity portion 4.
  • the terminal electrode protrudes outward from other portions, and stress applied during mounting and manufacturing of the capacitor tends to concentrate particularly on the tip of the terminal electrode. Therefore, the mechanical strength of the entire capacitor can be further increased by providing a low porosity portion with high mechanical strength immediately below the terminal electrode.
  • a protective layer and a terminal electrode may be formed.
  • the capacitor of the present invention is formed between a low porosity portion (hereinafter also referred to as a “side low porosity portion”) present on a pair of opposing side surface portions of the porous metal substrate. It may have another low porosity portion (hereinafter, also simply referred to as “another low porosity portion”).
  • the other low porosity portion may be formed so as to connect the side low porosity portions as shown in FIGS. 6 (a) and 6 (b).
  • This low porosity part 24 which is this connection part may exist in any position of the thickness direction of a porous metal base material, for example, may be located near the center of the thickness direction of a porous metal base material ( FIG. 6 (a)) may be located in contact with the upper surface or the lower surface of the porous metal substrate (FIG. 6 (b)).
  • the other low porosity portion is separated from the low porosity portion existing on the pair of side surfaces facing each other of the porous metal base material, and the upper surface to the lower surface of the porous metal base material. It may be formed over.
  • the columnar low porosity portion 26 may be located at any location of the porous metal substrate, but is preferably located at the center as shown.
  • the other low porosity portion may be completely covered with the high porosity portion of the porous metal substrate, in other words, may be positioned so as to be embedded in the high porosity portion.
  • Only one other low porosity portion may be present, or two or more may be present.
  • the first terminal electrode and the second terminal electrode may not exist on the side surface of the element but may exist only on the upper surface. Further, as shown in FIG. 8B, it may exist on both the upper surface and the lower surface.
  • At least one low porosity portion 28 apart from the low porosity portion 4 present on the pair of side surfaces facing each other of the porous metal substrate. May be formed on a part of the upper surface portion of the porous metal substrate, and the terminal electrode may be formed on the low porosity portion 28 formed on the upper surface portion.
  • the second terminal electrode 18 is positioned on the low porosity portion 28, but the low porosity portion may be formed only below the first terminal electrode 16, or the first terminal electrode 16 and A low porosity portion may be formed below both the second terminal electrodes 18.
  • At least one of the first terminal electrode and the second terminal electrode is formed so that the entire terminal electrode exists on the low porosity portion.
  • the first terminal electrode and the second terminal electrode are a pair, but as shown in FIG. 9 (b), two pairs of the first terminal electrode and the second terminal electrode are formed. May be. By setting it as such a shape, the value of equivalent series resistance can be reduced more.
  • a capacitor having an aspect as shown in FIG. 9A can be formed as shown in FIG. 10, for example.
  • the low porosity portion 4 is formed at a predetermined position of the porous metal substrate.
  • a dielectric layer 8 is formed on the porous metal substrate.
  • a mask 22 is applied to the portion where the first terminal electrode is formed, and then the upper electrode 10 is formed.
  • the mask is removed by cutting along the broken line 20 at the low porosity portion.
  • the first terminal electrode 16 and the second terminal electrode 18 are formed, and finally the protective film 14 is formed.
  • the low porosity portion, terminal electrode, wiring electrode, etc. have a predetermined length in the capacitor width direction (direction perpendicular to the paper surface), and these may exist over the entire width of the capacitor. May only exist.
  • Example 1 A commercially available aluminum etching foil for aluminum electrolytic capacitors having a thickness of 110 ⁇ m and a surface expansion ratio of about 400 times was prepared as a porous metal substrate (FIG. 3A). This aluminum etching foil was pressed from above and below the foil with a width of about 100 ⁇ m at intervals of 1.0 mm in length ⁇ 0.5 mm in width to form a low porosity portion (FIG. 3B).
  • a portion which becomes one side surface of the capacitor was cut with a laser (FIG. 3C).
  • an ALD method was used to form a 30 nm thick AlO x film (x is 1.2 or more) on the porous metal substrate to form a dielectric layer (FIG. 3D).
  • a mask is applied to the upper and lower portions of the low porosity portion that was not cut in the above (FIG. 3E), and the TiN film serving as the upper electrode is formed on the dielectric layer formed above by the ALD method. Then, a Ni film was formed inside the pores and on the surface of the porous foil by a plating method to form a wiring electrode (FIG. 3 (f)).
  • a protective layer of SiO 2 was formed by CVD so that the entire surface of the chip was covered with an average thickness of 1 ⁇ m (FIG. 3I).
  • the protective layers at both ends of the element are etched with a fluorine-based gas (FIG. 3 (j)), Ni having a thickness of 5 ⁇ m is formed thereon, and Sn is formed thereon with 3 ⁇ m to form a terminal electrode.
  • a chip-shaped capacitor as shown in FIG. 1 was produced.
  • the porosity of the capacitor produced as described above was measured as follows.
  • An analysis sample was prepared by slicing the high-porosity portion and the low-porosity portion of the capacitor by using a microsampling method using FIB so that the thickness of the thin sample was about 50 nm.
  • the damaged layer on the sample surface formed during the FIB processing was removed by Ar ion milling.
  • SMI ⁇ ⁇ 3050SE manufactured by Seiko Instruments Inc.
  • PIPS model 691 manufactured by Gatan
  • the range of 5 ⁇ m ⁇ 5 ⁇ m of the sample was observed with a scanning transmission electron microscope (STEM).
  • STEM scanning transmission electron microscope
  • JEM-2200FS manufactured by JEOL
  • acceleration voltage 200 kV
  • Image analysis of the observation area was performed to determine the porosity.
  • the porosity of the high porosity portion was 60%
  • the porosity of the low porosity portion was 10%.
  • Example 2 A commercially available aluminum etching foil for aluminum electrolytic capacitors having a thickness of 110 ⁇ m and a surface expansion ratio of about 400 times was prepared as a porous metal substrate, and a YVO 4 laser (laser output: 10 W, processing speed: 100 mm / second) was prepared on the aluminum etching foil.
  • the capacitor of Example 2 was fabricated in the same manner as Example 1 except that the low porosity portion was formed by crushing the holes.
  • the porosity of the high porosity portion was 60%, and the porosity of the low porosity portion was 20%.
  • the capacitor of the present invention has high mechanical strength, it can be suitably used for various electronic devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

　本発明は、高い機械的強度を有するコンデンサを提供する。本発明のコンデンサは、多孔金属基材と、前記多孔金属基材上に形成された誘電体層と、前記誘電体層上に形成された上部電極と、前記多孔金属基材に電気的に接続された第１端子電極と、前記上部電極と電気的に接続された第２端子電極とを有して成り、多孔金属基材は、高空隙率部および低空隙率部を有し、低空隙率部は、多孔金属基材の対向する一対の側面部に存在する。

Description

コンデンサ
　本発明は、コンデンサおよびその製造方法に関する。
　従来、固体電解コンデンサとして、ニオブ、タンタル、チタン、アルミニウムなどの弁金属またはその合金を陽極とし、その表面に酸化皮膜を形成して誘電体層とし、誘電体層の上に電解質層を形成したものが知られている。しかしながら、電解質層として二酸化マンガンを用いた場合は、等価直列抵抗（ＥＳＲ）が大きくなり、電解質層として導電性高分子を用いた場合は、漏れ電流が大きくなるという問題があった。
　特許文献１は、ＥＳＲおよび漏れ電流が小さい固体電解コンデンサとして、弁金属粉末を成型し焼結することで形成した陽極と、その表面上に形成された誘電体層と、誘電体層上に形成された陰極と、これらを覆う外装体樹脂とを備えた固体電解コンデンサを開示している。
特開２００９－５４９０６号公報
　特許文献１に記載のような固体電解コンデンサは、陽極が、ニオブ、タンタル、チタン、アルミニウムなどの弁金属粉末の焼結体からなっている。このような焼結体は、空隙率が高い多孔質体であるので、大きな静電容量を取得することができるが、機械的強度が低い。従って、回路基板に実装できるような強度を確保するためには、特許文献１に記載のように外装体樹脂で被覆する必要があった。
　本発明の目的は、大きな静電容量を取得することができ、漏れ電流が小さく、優れた機械的強度を有するコンデンサを提供することにある。
　本発明者らは、上記問題を解消すべく鋭意検討した結果、高空隙率である多孔金属基材の一部に低空隙率部を形成することにより、優れた機械的強度を有するコンデンサを提供することができることを見出した。
　本発明の第１の要旨によれば、
　多孔金属基材と、
　前記多孔金属基材上に形成された誘電体層と、
　前記誘電体層上に形成された上部電極と、
　前記多孔金属基材に電気的に接続された第１端子電極と、
　前記上部電極と電気的に接続された第２端子電極と
を有して成るコンデンサであって、多孔金属基材は、高空隙率部および低空隙率部を有し、低空隙率部は、多孔金属基材の対向する一対の側面部に存在することを特徴とするコンデンサが提供される。
　本発明の第２の要旨によれば、
　高空隙率部および低空隙率部を有する多孔金属基材を準備する工程と、
　前記多孔金属基材上に誘電体層を形成する工程と、
　前記誘電体層上に上部電極を形成する工程と、
　前記多孔金属基材に電気的に接続するように第１端子電極を形成する工程と、
　前記上部電極と電気的に接続するように第２端子電極を形成する工程と
を含むことを特徴とするコンデンサの製造方法が提供される。
　本発明によれば、高空隙率部および低空隙率部を有する多孔金属基材を用いることにより、機械的強度が改善されたコンデンサが提供される。
図１は、本発明の１つの実施形態におけるコンデンサの概略断面図である。 図２（ａ）は、図１に示す断面図における高空隙率部の拡大図である。図２（ｂ）は、別の態様における高空隙率部の拡大図である。 図３－１（ａ）～（ｄ）は、図１のコンデンサの製造工程を示す図である。 図３－２（ｅ）～（ｈ）は、図３－１の続きであり、図１のコンデンサの製造工程を示す図である。 図３－３（ｉ）～（ｍ）は、図３－２の続きであり、図１のコンデンサの製造工程を示す図である。 図４は、本発明の好ましい態様におけるコンデンサの第２端子電極部分の概略拡大断面図である。 図５は、本発明のさらに別の態様におけるコンデンサの概略断面図である。 図６（ａ）および（ｂ）は、本発明のさらに別の態様におけるコンデンサの概略断面図である。 図７は、本発明のさらに別の態様におけるコンデンサの概略断面図である。 図８（ａ）および（ｂ）は、本発明のさらに別の態様におけるコンデンサの概略断面図である。 図９（ａ）および（ｂ）は、本発明のさらに別の態様におけるコンデンサの概略断面図である。 図１０（ａ）～（ｅ）は、図９（ａ）のコンデンサの製造工程を示す図である。
　本発明のコンデンサについて、以下、図面を参照しながら詳細に説明する。但し、本実施形態のコンデンサおよび各構成要素の形状および配置等は、図示する例に限定されない。
　本実施形態のコンデンサ１は、略直方体形状を有しており、概略的には、図１および図２（ａ）に示されるように、中央部に高空隙率部２を有し、側面部に低空隙率部４を有して成る多孔金属基材６と、この上に形成された誘電体層８と、誘電体層８上に形成された上部電極１０と、これらの上に、上部電極１０と電気的に接続するように形成された配線電極１２と、さらにこれらの上に形成された保護膜１４とを有して成る。多孔金属基材６の側面には、対向するように第１端子電極１６および第２端子電極１８が設けられており、第１端子電極１６は多孔金属基材６に電気的に接続されており、第２端子電極１８は、配線電極１２を介して上部電極１０に電気的に接続されている。
　本明細書において、多孔金属基材の「空隙率」とは、多孔金属基材において空隙が占める割合を言う。当該空隙率は、下記のようにして測定することができる。
　まず、多孔金属基材を、収束イオンビーム（ＦＩＢ：Focused Ion Beam）加工で６０ｎｍ以下の厚みの薄片に加工する。この薄片試料の所定の領域（５μｍ×５μｍ）を、透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）を用いて撮影する。得られた画像を画像解析することにより、多孔金属基材の金属が存在する面積を求める。そして、下記等式から空隙率を計算することができる。
　　　空隙率　＝　（測定面積－基材の金属が存在する面積）／測定面積
　本明細書において、多孔金属基材の「高空隙率部」とは、空隙率が２５％以上である領域を意味する。
　本明細書において、多孔金属基材の「低空隙率部」とは、高空隙率部と比較して、空隙率が低い部位、具体的には、高空隙率部の７０％以下の空隙率である領域を意味する。
　本明細書において、多孔金属基材の「側面」とは、コンデンサの実装面に対して、略垂直な面を意味する。なお、図１～１０においては、下面がコンデンサの実装面である。
　上記多孔金属基材を構成する金属としては、導電性であれば特に限定されないが、例えば、アルミニウム、タンタル、ニッケル、銅、チタン、ニオブおよび鉄等の金属、ならびにステンレス、ジュラルミン等の合金が挙げられる。
　好ましい多孔金属基材は、特に限定するものではないが、アルミニウムエッチング箔、タンタル粉焼結体、ニッケル粉焼結体、脱合金化法により合成される多孔金属等が挙げられる。
　上記多孔金属基材は、エッチング、焼結、脱合金化法など、当該分野でよく知られた方法により作製することができる。また、多孔金属基材は、市販の多孔金属基材を用いてもよい。
　多孔金属基材の厚みは、特に限定されず、目的に応じて適宜選択することができ、例えば１０～１，０００μｍ、好ましくは３０～３００μｍであってもよい。なお、多孔金属基材の厚みとは、コンデンサの実装面に対して垂直な方向の長さを意味する。厚みを１，０００μｍ以下とすることにより、小型化の点で有利となる。一方、１０μｍ以上とすることにより、多孔金属機材の強度をより十分に確保することができる。
　図１に示されるように、多孔金属基材６は、その対向する一対の側面部に低空隙率部４を有し、その間に高空隙率部２を有する。
　多孔金属基材の高空隙率部の空隙率は、表面積を大きくして、コンデンサの容量をより大きくする観点から、３０％以上が好ましく、３５％以上がより好ましい。また、機械的強度を確保する観点から、８０％以下が好ましく、６５％以下がより好ましい。
　多孔金属基材の低空隙率部の空隙率は、機械的強度を高める観点から、高空隙率部の空隙率の６０％以下の空隙率であることが好ましく、高空隙率部の空隙率の５０％以下の空隙率であることがより好ましい。例えば、低空隙率部の空隙率は、２０％以下であることが好ましく、１０％以下であることがより好ましい。また、低空隙率部は、空隙率が０％であってもよい。
　低空隙率部は、多孔金属基材の側面部に対向して位置する。ここに、多孔金属基材の「側面部」とは、多孔金属基材の側面を含み、この側面からある一定の距離までの領域を意味する。即ち、低空隙率部の一部は、多孔金属基材の側面の少なくとも一部を構成してもよい。例えば、低空隙率部の一部は、多孔金属基材の側面の内、少なくとも３０％以上の領域を構成することが好ましく、６０％以上の領域を構成することがより好ましい。さらに好ましくは、低空隙率部の一部は、多孔金属基材の側面のすべて領域を構成する。換言すれば、多孔金属基材の側面は低空隙率部から成る。
　低空隙率部の幅（多孔金属基材の側面と共通の側面から、その面に対向する面までの長さ；図１～１０では紙面左右方向の長さ）は、３μｍ～１ｍｍ、好ましくは１０～５００μｍである。低空隙率部の幅を３μｍ以上、より好ましくは１０μｍ以上とすることにより、コンデンサの機械的強度を高めることができる。また、低空隙率部の幅を１ｍｍ以下とすることにより、同体積の多孔金属部材において、より大きな高空隙率部を確保することが可能になり、高い静電容量を得ることが可能になる。
　低空隙率部の形成方法は、所望の空隙率を得ることができれば特に限定されないが、例えば金型等によるプレスにより形成することが好ましい。プレスは、多孔金属基材の上下面から挟むようにプレスしてもよく、一方の面のみからプレスしてもよい。
　また、別法として、予め多孔化した多孔金属基材に対して、ＹＶＯ４レーザー、ＣＯ２レーザー、ＹＡＧレーザー、エキシマレーザー、ならびにフェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーを照射して孔を潰すことにより、低空隙率部を形成してもよい。より精細に低空隙率部の形状および空隙率を制御できることから、フェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーが好ましい。
　低空隙率部は、上記のように高空隙率部の細孔を埋めることにより形成してもよいが、多孔化されていない金属基材に細孔を形成する過程において形成することもできる。例えば、多孔金属箔をエッチングにより作製する場合、低空隙率部を形成すべき箇所にマスキングを行ってからエッチングすることにより、マスキング箇所が非エッチング層となり、低空隙率部が形成される。また、下記に説明する図６（ａ）に記載の態様のように、箔の中心部に低空隙率部を形成する場合、箔の中心部まで細孔が形成される前にエッチング処理を停止することにより、中心部が非エッチング層となり、低空隙率部が形成される。
　上記プレス、レーザー加工、非エッチング層の形成を組み合わせることにより、種々の形状の低空隙率部を形成することができる。
　コンデンサ１において、上記多孔金属基材６上には、誘電体層８が形成されている。
　上記誘電体層を形成する材料は、絶縁性であれば特に限定されないが、好ましくは、ＡｌＯｘ（例えば、Ａｌ２Ｏ３）、ＳｉＯｘ（例えば、ＳｉＯ２）、ＡｌＴｉＯｘ、ＳｉＴｉＯｘ、ＨｆＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＳｉＯｘ、ＺｒＳｉＯｘ、ＴｉＺｒＯｘ、ＴｉＺｒＷＯｘ、ＴｉＯｘ、ＳｒＴｉＯｘ、ＰｂＴｉＯｘ、ＢａＴｉＯｘ、ＢａＳｒＴｉＯｘ、ＢａＣａＴｉＯｘ、ＳｉＡｌＯｘ等の金属酸化物；ＡｌＮｘ、ＳｉＮｘ、ＡｌＳｃＮｘ等の金属窒化物；またはＡｌＯｘＮｙ、ＳｉＯｘＮｙ、ＨｆＳｉＯｘＮｙ、ＳｉＣｘＯｙＮｚ等の金属酸窒化物が挙げられ、ＡｌＯｘ、ＳｉＯｘ、ＳｉＯｘＮｙ、ＨｆＳｉＯｘが好ましい。なお、上記の式は、単に材料の構成を表現するものであり、組成を限定するものではない。即ち、ＯおよびＮに付されたｘ、ｙおよびｚは任意の値であってもよく、金属元素を含む各元素の存在比率は任意である。
　誘電体層の厚みは、特に限定されないが、例えば５～１００ｎｍが好ましく、１０～５０ｎｍがより好ましい。誘電体層の厚みを５ｎｍ以上とすることにより、絶縁性を高めることができ、漏れ電流を小さくすることが可能になる。また、誘電体層の厚みを１００ｎｍ以下とすることにより、より大きな静電容量を得ることが可能になる。
　誘電体層は、原子層体積（ＡＬＤ：Atomic Layer Deposition）法により形成することができる。ＡＬＤ法を用いることにより、厚みが薄く漏れ電流が小さい高絶縁性の誘電体層を形成することができるので、コンデンサの容量をより大きくすることが可能になる。
　コンデンサ１において、上記誘電体層８上には、上部電極１０が形成されている。
　上記上部電極を構成する材料は、導電性であれば特に限定されないが、Ｎｉ、Ｃｕ、Ａｌ、Ｗ、Ｔｉ、Ａｇ、Ａｕ、Ｐｔ、Ｚｎ、Ｓｎ、Ｐｂ、Ｆｅ、Ｃｒ、Ｍｏ、Ｒｕ、Ｐｄ、Ｔａおよびそれらの合金層、例えばＣｕＮｉ、ＡｕＮｉ、ＡｕＳｎ、ならびにＴｉＮ、ＴｉＡｌＮ、ＴｉＯＮ、ＴｉＡｌＯＮ、ＴａＮ等の窒化金属などが挙げられ、ＴｉＮ、ＴｉＯＮが好ましい。また、上部電極を構成する材料は、導電性高分子であってもよく、例えば、ＰＥＤＯＴ／ＰＳＳ（ポリ（３，４－エチレンジオキシチオフェン）／ポリスチレンスルホン酸）、ポリアニリン、ポリピロールなどが挙げられる。
　上部電極の厚みは、特に限定されないが、例えば３ｎｍ以上が好ましく、１０ｎｍ以上がより好ましい。上部電極の厚みを３ｎｍ以上とすることにより、上部電極自体の抵抗を小さくすることができる。
　上部電極は、ＡＬＤ法により形成することができる。ＡＬＤ法を用いることにより、コンデンサの容量をより大きくすることができる。別法として、誘電体層を被覆し、多孔金属基材の細孔を実質的に埋めることのできる、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法、めっき、バイアススパッタ、Ｓｏｌ－Ｇｅｌ、導電性高分子充填などの方法で、上部電極を形成してもよい。また、誘電体層上にＡＬＤ法で導電性膜を形成し、その上から他の手法により細孔を充填して上部電極を形成してもよい。
　なお、上部電極を形成後、上部電極がコンデンサ電極としての十分な導電性を有していない場合には、スパッタ、蒸着、めっき等の方法で、上部電極の表面に追加でＡｌ、Ｃｕ、Ｎｉ等からなる引き出し電極層を形成してもよい。
　本発明の一の態様において、図２（ｂ）に示されるように、上部電極１０は、上部電極を構成する導電性物質が、多孔金属基材６の細孔を埋めるように形成されていてもよい。この態様において、上部電極１０は、下記する配線電極を兼ねていてもよい。なお、多孔金属基材の細孔は、導電性物質により実質的に完全に充填されている必要はなく、細孔の５０％以上、好ましくは７０％以上、より好ましくは９０％以上が充填されていればよい。上部電極の抵抗を小さくできるという観点から、実質的に完全に充填されていることがさらに好ましい。
　コンデンサ１において、上部電極１０上には、配線電極１２が形成されている。
　配線電極を構成する材料は、特に限定されないが、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｌ、Ａｇ、Ａｕ等が挙げられる。配線電極の形成方法は、特に限定されず、例えばＣＶＤ法、めっき、スパッタ等を用いることができる。
　コンデンサ１において、これら誘電体層８、上部電極１０、および配線電極１２が形成された多孔金属基材は、保護層１４により保護されている。
　好ましくは、保護層１４は、端子電極との接続部分を除いて、上記多孔金属基材全体を覆うように形成される。保護層により、コンデンサの耐湿性、絶縁性、機械的強度をより高めることができる。
　保護層を構成する材料は、絶縁性であれば特に限定されず、例えば、上記誘電体層を形成する材料と同じもの、好ましくはＳｉＮｘ、ＳｉＯｘ、ＡｌＴｉＯｘ、ＡｌＯｘ、より好ましくはＳｉＯｘ、またはポリエポキシ、ポリイミドなどの樹脂コート、ガラスコートなどを用いることができる。
　保護層の厚みは、所望の機能、例えば耐湿性または絶縁性を発揮し得る厚みであれば特に限定されないが、例えば、０．５μｍ～５０μｍ、好ましくは１μｍ～２０μｍであることが好ましい。
　保護層の形成方法は、特に限定されず、例えばＣＶＤ法、めっき、スパッタ、スプレー、スクリーン印刷、ディスペンサ、樹脂フィルムのラミネート等、その材料に応じて適宜選択することができる。
　コンデンサ１は、側面に一対の対向する第１端子電極１６および第２端子電極１８を有する。
　第１端子電極１６は、多孔金属基材６に電気的に接続され、第２端子電極１８は、上部電極１０に電気的に接続され、第１端子電極と第２端子電極は、コンデンサ内において電気的に絶縁するように設置される。
　第１端子電極および第２端子電極（以下、まとめて「端子電極」ともいう）を構成する材料は、導電性であれば特に限定されず、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｕ、Ａｇ、Ｐｂ等の金属、およびそれらの合金等を用いることができる。
　端子電極の厚みは、特に限定されないが、１～５０μｍであり、好ましくは１～２０μｍであってもよい。
　端子電極の形成方法は、特に限定されず、例えば、めっきにより形成してもよく、または、導電性ペーストを塗布して焼き付けて形成してもよい。
　このようなコンデンサは、多孔金属基材が、機械的強度の高い低空隙率部を有することにより、例えば、ガラスエポキシ基板、セラミック基板、樹脂基板等の基板への実装の際に加えられる応力、特にたわみ応力に対する高い耐久性を有する。また、誘電体層を形成した後の製造工程においても、低空隙率部が高い機械的強度を有することから、製造時における多孔金属基材の変形を抑制することができる。
　また、上記したようなＡＬＤ法は、高い絶縁性を有する薄膜の形成を可能にするが、得られた誘電体膜は、多孔金属基材との界面強度（または付着性）が弱く、応力により剥離、デラミネーションおよびクラックを生じやすい。本発明のコンデンサは機械的強度が高いので、素子の変形による誘電体膜の剥離、デラミネーションおよびクラックの発生を抑制することができる。
　このように機械的強度が向上することにより、より低背なコンデンサとすることが可能になる。例えば、本発明のコンデンサは、厚みに対する長さの比を、３以上、好ましくは４以上とすることが可能になる。
　上記した本実施形態のコンデンサ１は、下記の製造プロセスにより、製造することができる。なお、下記において、図３－１、図３－２および図３－３は、まとめて図３という。
　図３（ａ）に示されるように、まず、多孔金属基材６を準備する。上記したように、多孔金属基材は、エッチング、焼結、脱合金化法など、当該分野でよく知られた方法により作製することができる。また、多孔金属基材は、市販の多孔金属基材を用いてもよい。
　次に、図３（ｂ）に示されるように、多孔金属基材６に低空隙率部４を形成する。低空隙率部は、１つの多孔金属基材に、所望のコンデンサの大きさに応じた間隔で複数形成される。即ち、この多孔金属基材からは、複数の素子が形成される。低空隙率部は、上記したように、例えば金型等によるプレスに、ＣＯ２レーザー、ＹＡＧレーザー、エキシマレーザー、およびフェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーにより形成することができる。
　次に、図３（ｃ）に示されるように、破線２０に沿って、多孔金属基材を低空隙率部において（好ましくは、略中央部にて）切断する。ただし、この時点では、多孔金属基材を素子単位に完全には切断せず、一方の側面が隣接する素子と結合した状態を維持する。
　多孔金属基材の切断方法は、特に限定されないが、例えばレーザーによる切断、金型による抜き加工、ダイサー、超硬刃、スリッター、ピナクル刃でのカットなどの単独および組み合わせ等により切断することができる。
　本発明のコンデンサの製造においては、上記のように、多孔金属基材を切断する工程を含む。一般的に、多孔部位の存在は、この切断の際にバリおよび／または切断面の切断方向への延伸・変形など、ダレの発生の原因となる。しかしながら、本発明のコンデンサの製造方法では、切断部が低空隙率部であることから、このようなバリの発生を抑制することが可能になる。
　次に、図３（ｄ）に示されるように、多孔金属基材６の表面上に（図示した例では、多孔金属基板の露出面全体に）、誘電体層８を形成する。誘電体層は、上記したように、ＡＬＤ法により形成される。
　次に、図３（ｅ）に示されるように、誘電体層８を形成した多孔金属基材の一部、具体的には後に第１端子電極１６を形成する箇所に、マスク２２を形成する。
　マスクを構成する材料は、特に限定されず、例えばエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂などが挙げられる。
　マスクの形成方法は、特に限定されず、例えばスクリーン印刷、ディスペンサ、ディップ、インクジェット、スプレーなどが挙げられる。
　次に、図３（ｆ）に示されるように、誘電体層８上に上部電極１０を形成する。図示した例では、図２（ｂ）に例示したように、素子全体を覆うように上部電極となる導電性物質層を形成しており、上部電極は配線電極を兼ねている。
　上部電極は、ＡＬＤ法、ＣＶＤ法、めっき、バイアススパッタ、Ｓｏｌ－Ｇｅｌ、導電性高分子充填などの方法で形成することができる。また、これらの方法は、組み合わせて用いることができる。例えば、誘電体層上にＡＬＤ法で導電性膜を形成し、その上から他の方法により細孔を充填して上部電極を形成してもよい。
　次に、図３（ｇ）に示されるように、多孔金属基材を、マスクを形成した低空隙率部において（好ましくは略中央部にて）切断し、各素子単位に分割する。切断方法は、上記図３（ｃ）における切断と同様の方法を用いることができる。
　次に、図３（ｈ）に示されるように、マスクを除去する。マスクの除去は、マスクを構成する材料等に応じて適切な方法で行うことができ、例えば洗浄または熱処理により除去することができる。
　次に、図３（ｉ）に示されるように、保護層１４を、素子全体を覆うように形成する。上記したように保護層は、例えばＣＶＤ法、めっき、スパッタ、スプレー、印刷などにより形成することができる。
　次に、図３（ｊ）に示されるように、保護層の一部、具体的には端子電極を形成する箇所をエッチングし、多孔金属基材６（図において左側面）および上部電極１０（図において右側面）を露出させる。
　最後に、図３（ｋ）に示されるように、第１端子電極１６および第２端子電極１８を形成する。第１端子電極１６は、多孔金属基材６と電気的に接続し、上部電極１０と電気的に離隔するように形成される。第２端子電極１８は、上部電極１０と電気的に接続し、多孔金属基材６と電気的に離隔するように形成される。端子電極は、上記したように、めっきにより形成してもよく、また、導電性ペーストを塗布して焼き付ける、または硬化させることにより形成してもよい。
　保護層および端子電極の形成については、別法として、図３（ｌ）に示されるように、先に第１端子電極および第２端子電極を形成し、次いで、図３（ｍ）に示されるように、保護膜を、第１端子電極および第２端子電極が露出するように形成してもよい。
　以上、本発明のコンデンサおよびその製造方法を、上記実施形態のコンデンサ１について説明したが、本発明はこれに限定されるものではなく、種々の改変が可能である。
　本発明の好ましい態様において、第１端子電極および第２端子電極は、多孔金属基材の低空隙率部が存在する対向する一対の側面に位置し、それぞれ、多孔金属基材の側面から上下面の低空隙率部上まで延在するように形成されている。具体的には、図４に示されるように（図４おいては代表的に第２端子電極１８を示す）、第１および／または第２端子電極、より好ましくはすべての端子電極は、それらの全体が低空隙率部４上に位置するように形成される。端子電極は他の部位よりも外側に突出している場合が多く、特に端子電極の先端部には、コンデンサの実装時および作製時にかかる応力が集中しやすい。従って、端子電極の直下を機械的強度が高い低空隙率部とすることにより、コンデンサ全体の機械的強度をより高くすることができる。
　本発明のさらに別の態様において、図５に示されるように、図３（ｈ）で切断された素子を複数個、例えば３つ重ねて積層体とし、その後、この積層体を図３（ｉ）～（ｋ）の工程に付して、保護層および端子電極を形成してもよい。このような構成とすることにより、コンデンサの機械的強度および容量をより高めることができる。
　本発明のさらに別の態様において、本発明のコンデンサは、多孔金属基材の対向する一対の側面部に存在する低空隙率部（以下、「側面低空隙率部」ともいう）の間に形成されている別の低空隙率部（以下、単に「別の低空隙率部」ともいう）を有していてもよい。
　上記別の低空隙率部は、図６（ａ）および（ｂ）に示されるように、側面低空隙率部を連結するように形成されていてもよい。この連結部分である別の低空隙率部２４は、多孔金属基材の厚み方向のいずれの位置にあってもよく、例えば、多孔金属基材の厚み方向の中心付近に位置してもよく（図６（ａ））、多孔金属基材の上面または下面に接するように位置してもよい（図６（ｂ））。
　また、上記別の低空隙率部は、図７に示されるように、多孔金属基材の対向する一対の側面部に存在する低空隙率部とは離隔し、多孔金属基材の上面から下面に亘って形成されていてもよい。この柱状の別の低空隙率部２６は、多孔金属基材のいずれかの箇所に位置してもよいが、好ましくは図示したように中央部に位置する。
　また、上記別の低空隙率部は、多孔金属基材の高空隙率部に完全に覆われていてもよく、換言すれば、高空隙率部に埋設されるように位置してもよい。
　上記別の低空隙率部は、１つのみ存在してもよく、または２つ以上存在していてもよい。
　本発明の別の態様において、図８（ａ）に示されるように、第１端子電極および第２端子電極は、素子の側面に存在せず、上面のみに存在してもよい。また、図８（ｂ）に示されるように、上面および下面の両方に存在してもよい。
　本発明のさらに別の態様において、図９（ａ）に示すように、多孔金属基材の対向する一対の側面部に存在する低空隙率部４とは別に、少なくとも１つの低空隙率部２８が多孔金属基材の上面部の一部に形成され、上面部に形成された低空隙率部２８上に、端子電極を形成してもよい。図示した例では、第２端子電極１８のみが低空隙率部２８上に位置するが、第１端子電極１６の下方にのみ低空隙率部を形成してもよく、または第１端子電極１６および第２端子電極１８両方の下方に低空隙率部を形成してもよい。このような構成とすることにより、端子間の距離を短くすることができるので、等価直列抵抗の値を低減することが可能になる。
　この態様において、好ましくは、第１端子電極および第２端子電極の少なくとも１つは、端子電極全体が低空隙率部上に存在するように形成される。端子電極全体を、低空隙率部上に形成することにより、応力が集中しやすい端子電極の周囲の機械的強度が高くなるので、コンデンサ全体の機械的強度を高めることができる。
　また、図９（ａ）では、第１端子電極および第２端子電極は一対であるが、図９（ｂ）に示されるように、２対の第１端子電極および第２端子電極を形成してもよい。このような形状とすることにより、より等価直列抵抗の値を低減することができる。
　図９（ａ）に示すような態様のコンデンサは、例えば、図１０に示すように形成することができる。
　まず、図１０（ａ）に示されるように、多孔金属基材の所定の位置に低空隙率部４を形成する。
　次に、図１０（ｂ）に示されるように、多孔金属基材上に誘電体層８を形成する。
　次に、図１０（ｃ）に示されるように、第１端子電極が形成される箇所にマスク２２を施し、次いで、上部電極１０を形成する。
　次に、図１０（ｄ）に示すように、破線２０に沿って低空隙率部において切断し、マスクを除去する。
　次に、図１０（ｅ）に示すように、第１端子電極１６および第２端子電極１８を形成し、最後に保護膜１４を形成する。
　なお、図１～１０は、断面図であり、長さ（紙面左右方向）および厚さ（紙面上下方向）を例示的に示すものであるが、図示した例に限定されない。低空隙率部、端子電極、配線電極などは、コンデンサの幅方向（紙面に垂直な方向）に所定の長さを有しており、これらはコンデンサの幅全体にわたって存在してもよく、一部のみに存在していてもよい。
　実施例１
　多孔金属基材として厚み１１０μｍ、拡面率約４００倍の市販のアルミ電解コンデンサ用アルミニウムエッチング箔を準備した（図３（ａ））。このアルミニウムエッチング箔を、縦１．０ｍｍ×横０．５ｍｍの間隔で、約１００μｍの幅で箔の上下からプレスして、低空隙率部を形成した（図３（ｂ））。
　上記のように形成した低空隙率部の内、コンデンサの一方の側面となる部分をレーザーにより切断した（図３（ｃ））。切断後、ＡＬＤ法により、多孔金属基材上に、厚さ３０ｎｍのＡｌＯｘ（ｘは、１．２以上）の膜を成膜し、誘電体層を形成した（図３（ｄ））。
　次に、上記で切断しなかった低空隙率部の上部および下部にマスクを施し（図３（ｅ））、ＡＬＤ法により、上部電極となるＴｉＮの膜を、上記で形成した誘電体層上に形成し、次いで、めっき法により、細孔内部および多孔箔表面にＮｉ膜を形成し、配線電極を形成した（図３（ｆ））。
　次に、マスクで被覆されている低空隙率部をカットした（図３（ｇ））。次いで、４００～６００℃で熱処理し、マスクを除去した（図３（ｈ））。
　次に、ＣＶＤ法によりＳｉＯ２の保護層を、チップ全面が平均１μｍの厚みで覆われるように形成した（図３（ｉ））。次いで、素子の両端の保護層を、フッ素系ガスにてエッチングし（図３（ｊ））、そこに、厚み５μｍのＮｉをめっき形成し、その上にＳｎを３μｍめっき形成し端子電極を形成し（図３（ｋ））、図１に示すようなチップ形状のコンデンサを作製した。
　上記のように作製したコンデンサについて、空隙率を次のようにして測定した。
　コンデンサの高空隙率部および低空隙率部の略中央部をＦＩＢによるマイクロサンプリング加工法を用いて、薄片試料厚みが約５０ｎｍとなるように薄片化した分析試料を準備した。なお、ＦＩＢ加工時に形成された試料表面のダメージ層は、Ａｒイオンミリングによって除去した。分析試料の加工には、ＦＩＢには、ＳＭＩ ３０５０ＳＥ（セイコーインスツル社製）を、Ａｒイオンミリングには、ＰＩＰＳ　ｍｏｄｅｌ６９１（Ｇａｔａｎ社製）を用いた。
　試料の５μｍ×５μｍの範囲を走査型透過電子顕微鏡（ＳＴＥＭ）にて観察した。ＳＴＥＭはＪＥＭ－２２００ＦＳ（ＪＥＯＬ製）を用いた（加速電圧＝２００ｋＶ）。観察領域の画像解析を行い、空隙率を求めた。結果は、高空隙率部の空隙率が６０％であり、低空隙率部の空隙率が１０％であった。
　実施例２
　多孔金属基材として厚み１１０μｍ、拡面率約４００倍の市販のアルミ電解コンデンサ用アルミニウムエッチング箔を準備し、このアルミニウムエッチング箔に、ＹＶＯ４レーザー（レーザー出力：１０Ｗ、加工速度：１００ｍｍ／秒）を照射して孔を潰すことにより、低空隙率部を形成したこと以外は、実施例１と同様にして、実施例２のコンデンサを作製した。
　実施例１と同様に画像解析により空隙率を求めた結果、高空隙率部の空隙率が６０％であり、低空隙率部の空隙率が２０％であった。
　本発明のコンデンサは、機械的強度が高いので、種々の電子機器に好適に用いられる。
　　１…コンデンサ
　　２…高空隙率部
　　４…低空隙率部
　　６…多孔金属基材
　　８…誘電体層
　　１０…上部電極
　　１２…配線電極
　　１４…保護膜
　　１６…第１端子電極
　　１８…第２端子電極
　　２０…切断箇所
　　２２…マスク
　　２４…低空隙率部
　　２６…低空隙率部
　　２８…低空隙率部

Claims (11)

  1. 　多孔金属基材と、
    　前記多孔金属基材上に形成された誘電体層と、
    　前記誘電体層上に形成された上部電極と、
    　前記多孔金属基材に電気的に接続された第１端子電極と、
    　前記上部電極と電気的に接続された第２端子電極と
    を有して成るコンデンサであって、多孔金属基材は、高空隙率部および低空隙率部を有し、低空隙率部は、多孔金属基材の対向する一対の側面部に存在することを特徴とする、コンデンサ。
  2. 　第１端子電極および第２端子電極が、多孔金属基材の低空隙率部が存在する対向する一対の側面に位置し、それぞれ、多孔金属基材の側面から上下面の低空隙率部上まで延在するように形成されていることを特徴とする、請求項１に記載のコンデンサ。
  3. 　さらに、別の低空隙率部が、多孔金属基材の対向する一対の側面部に存在する低空隙率部の間に形成されていることを特徴とする、請求項１または２に記載のコンデンサ。
  4. 　多孔金属基材の対向する一対の側面部に存在する低空隙率部の間に形成されている別の低空隙率部が、多孔金属基材の対向する一対の側面部に存在する低空隙率部を連結するように形成されていることを特徴とする、請求項３に記載のコンデンサ。
  5. 　多孔金属基材の対向する一対の側面部に存在する低空隙率部の間に形成されている別の低空隙率部が、多孔金属基材の対向する一対の側面部に存在する低空隙率部とは離隔し、多孔金属基材の上面から下面に亘って形成されていることを特徴とする、請求項３に記載のコンデンサ。
  6. 　さらに、少なくとも１つの低空隙率部が、多孔金属基材の上面部の一部に形成され、上面部に形成された該低空隙率部上に、第１端子電極および／または第２端子電極が形成されていることを特徴とする、請求項１に記載のコンデンサ。
  7. 　高空隙率部および低空隙率部を有する多孔金属基材を準備する工程と、
    　前記多孔金属基材上に誘電体層を形成する工程と、
    　前記誘電体層上に上部電極を形成する工程と、
    　前記多孔金属基材に電気的に接続するように第１端子電極を形成する工程と、
    　前記上部電極と電気的に接続するように第２端子電極を形成する工程と
    を含むことを特徴とするコンデンサの製造方法。
  8. 　誘電体層を原子層堆積法により形成することを特徴とする、請求項７に記載のコンデンサの製造方法。
  9. 　上部電極を原子層堆積法により形成することを特徴とする、請求項７または８に記載のコンデンサの製造方法。
  10. 　多孔金属基材の低空隙率部をプレスにより形成することを含む、請求項７～９のいずれかに記載のコンデンサの製造方法。
  11. 　多孔金属基材の低空隙率部をレーザーにより形成することを含む、請求項７～９のいずれかに記載のコンデンサの製造方法。
PCT/JP2015/050524 2014-02-07 2015-01-09 コンデンサ Ceased WO2015118901A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201580006911.8A CN105960692B (zh) 2014-02-07 2015-01-09 电容器及其制造方法
KR1020167020911A KR101887793B1 (ko) 2014-02-07 2015-01-09 콘덴서
JP2015560902A JP6398998B2 (ja) 2014-02-07 2015-01-09 コンデンサ
EP15746949.5A EP3104382B1 (en) 2014-02-07 2015-01-09 Capacitor with porous metal electrode and method for its manufacturing
TW104103066A TWI607463B (zh) 2014-02-07 2015-01-29 Capacitor and capacitor manufacturing method
US15/213,684 US10186383B2 (en) 2014-02-07 2016-07-19 Capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014022623 2014-02-07
JP2014-022623 2014-02-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/213,684 Continuation US10186383B2 (en) 2014-02-07 2016-07-19 Capacitor

Publications (1)

Publication Number Publication Date
WO2015118901A1 true WO2015118901A1 (ja) 2015-08-13

Family

ID=53777709

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/050524 Ceased WO2015118901A1 (ja) 2014-02-07 2015-01-09 コンデンサ

Country Status (7)

Country Link
US (1) US10186383B2 (ja)
EP (1) EP3104382B1 (ja)
JP (1) JP6398998B2 (ja)
KR (1) KR101887793B1 (ja)
CN (1) CN105960692B (ja)
TW (1) TWI607463B (ja)
WO (1) WO2015118901A1 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017014020A1 (ja) * 2015-07-23 2017-01-26 株式会社村田製作所 コンデンサおよびその製造方法
WO2017026247A1 (ja) * 2015-08-12 2017-02-16 株式会社村田製作所 コンデンサおよびその製造方法
WO2017026294A1 (ja) * 2015-08-07 2017-02-16 株式会社村田製作所 コンデンサ、及び該コンデンサの製造方法
WO2017026295A1 (ja) * 2015-08-07 2017-02-16 株式会社村田製作所 コンデンサ
WO2017154461A1 (ja) * 2016-03-10 2017-09-14 パナソニックＩｐマネジメント株式会社 電極箔の製造方法および電解コンデンサの製造方法
WO2017195639A1 (ja) * 2016-05-13 2017-11-16 株式会社村田製作所 ウエハレベルパッケージおよびキャパシタ
WO2018021115A1 (ja) * 2016-07-29 2018-02-01 株式会社村田製作所 コンデンサ、及び該コンデンサの製造方法
WO2018066253A1 (ja) * 2016-10-06 2018-04-12 株式会社村田製作所 固体電解コンデンサ
WO2018066254A1 (ja) * 2016-10-06 2018-04-12 株式会社村田製作所 固体電解コンデンサ
JP2018082013A (ja) * 2016-11-15 2018-05-24 株式会社村田製作所 コンデンサ及びコンデンサの製造方法
CN108701544A (zh) * 2016-02-23 2018-10-23 株式会社村田制作所 电容器
WO2019167773A1 (ja) * 2018-02-28 2019-09-06 パナソニックＩｐマネジメント株式会社 電解コンデンサ用電極箔および電解コンデンサ、ならびに、それらの製造方法
US10535473B2 (en) 2016-11-16 2020-01-14 Murata Manufacturing Co., Ltd. Capacitor and capacitor mounting configuration
US11114242B2 (en) * 2017-03-24 2021-09-07 Murata Manufacturing Co., Ltd. Capacitor having an oxide film on a surface of a conductive metal base material
US20220076895A1 (en) * 2018-11-29 2022-03-10 KYOCERA AVX Components Corporation Solid Electrolytic Capacitor Containing A Sequential Vapor-Deposited Dielectric Film
KR20220116328A (ko) 2020-06-29 2022-08-22 티디케이가부시기가이샤 박막 캐패시터 및 이것을 구비하는 전자 회로 기판
WO2023100888A1 (ja) * 2021-11-30 2023-06-08 パナソニックＩｐマネジメント株式会社 電解コンデンサ用電極箔、電解コンデンサ、および電解コンデンサの製造方法
KR20250085757A (ko) 2023-01-27 2025-06-12 티디케이가부시기가이샤 박막 커패시터 및 그의 제조 방법, 그리고, 박막 커패시터를 구비하는 전자 회로 기판
KR20250087575A (ko) 2022-12-28 2025-06-16 티디케이가부시기가이샤 박막 커패시터 및 그의 제조 방법, 그리고, 박막 커패시터를 구비하는 전자 회로 기판

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607788B2 (en) 2017-09-29 2020-03-31 Samsung Electro-Mechanics Co., Ltd. Aerogel capacitor and method for manufacturing the same
KR102551299B1 (ko) * 2017-11-21 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
US10726996B2 (en) * 2017-11-21 2020-07-28 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
CA3170472A1 (en) * 2020-02-06 2021-08-12 Venkatesh Sundaram Planar high-density aluminum capacitors for stacking and embedding

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050564A (ja) * 1996-08-05 1998-02-20 Marcon Electron Co Ltd タンタルコンデンサ素子の製造方法
JP2009302499A (ja) * 2008-06-17 2009-12-24 Samsung Electro Mech Co Ltd 固体電解コンデンサ及びその製造方法
JP2010165701A (ja) * 2009-01-13 2010-07-29 Rohm Co Ltd 固体電界コンデンサ素子およびその製造方法
JP2010171256A (ja) * 2009-01-23 2010-08-05 Sanyo Electric Co Ltd 固体電解コンデンサ
JP2012104795A (ja) * 2010-11-12 2012-05-31 Samsung Electro-Mechanics Co Ltd コンデンサ素子、固体電解コンデンサ及びその製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3855505A (en) * 1972-04-03 1974-12-17 Nat Components Ind Inc Solid electrolyte capacitor
JPS4968256A (ja) * 1972-11-06 1974-07-02
US3828227A (en) * 1973-04-09 1974-08-06 Sprague Electric Co Solid tantalum capacitor with end cap terminals
JPH01113328U (ja) * 1988-01-26 1989-07-31
US5036434A (en) * 1988-12-15 1991-07-30 Nec Corporation Chip-type solid electrolytic capacitor and method of manufacturing the same
JP3294362B2 (ja) * 1993-02-26 2002-06-24 ローム株式会社 固体電解コンデンサーの構造及び固体電解コンデンサーの製造方法
JP3459146B2 (ja) * 1995-09-06 2003-10-20 マルコン電子株式会社 固体電解コンデンサ用焼結体及びその製造方法
US5922215A (en) * 1996-10-15 1999-07-13 Pacesetter, Inc. Method for making anode foil for layered electrolytic capacitor and capacitor made therewith
JP3644251B2 (ja) * 1998-05-25 2005-04-27 株式会社豊田中央研究所 コンデンサーの製造方法
US5968210A (en) * 1997-11-12 1999-10-19 Pacesetter, Inc. Electrolytic capacitor and method of manufacture
JP4430440B2 (ja) * 2004-03-23 2010-03-10 ニチコン株式会社 固体電解コンデンサ用陽極体の製造方法
WO2006014753A1 (en) * 2004-07-23 2006-02-09 Sundew Technologies, Llp Capacitors with high energy storage density and low esr
JP2006080266A (ja) * 2004-09-09 2006-03-23 Nichicon Corp 固体電解コンデンサ素子およびその製造方法
JP4177322B2 (ja) * 2004-11-30 2008-11-05 ローム株式会社 固体電解コンデンサおよびその製造方法
WO2006137482A1 (ja) * 2005-06-23 2006-12-28 Showa Denko K. K. 固体電解コンデンサ及びその製造方法
FR2897467B1 (fr) * 2006-02-15 2009-04-03 St Microelectronics Crolles 2 Condensateur mim
EP2066973A1 (en) 2007-03-30 2009-06-10 Corning Incorporated Three dimensional micro-fabricated burners
JP4999083B2 (ja) * 2007-06-05 2012-08-15 Ｎｅｃトーキン株式会社 固体電解コンデンサ
WO2009028183A1 (ja) * 2007-08-29 2009-03-05 Panasonic Corporation 固体電解コンデンサ
JP4794521B2 (ja) 2007-08-29 2011-10-19 三洋電機株式会社 固体電解コンデンサ及びその製造方法
JP2011165683A (ja) * 2008-04-16 2011-08-25 Nec Corp キャパシタ
EP2396817A4 (en) * 2009-02-12 2014-08-20 Laor Consulting Llc SINTERED NANOPORENE ELECTROCONDENSOR, ELECTROCHEMICAL CAPACITOR AND BATTERY THEREFOR, AND METHOD OF MANUFACTURING THEREOF
JPWO2010125778A1 (ja) * 2009-04-28 2012-10-25 三洋電機株式会社 コンデンサ用電極体、コンデンサ用電極体の製造方法、コンデンサ、およびコンデンサの製造方法
JP5454887B2 (ja) * 2009-10-16 2014-03-26 学校法人 日本歯科大学 歯冠修復物の製造方法
JP2011192947A (ja) * 2010-03-17 2011-09-29 Hitachi Cable Ltd 焼結層の製造方法及び構造体
JP2011228224A (ja) * 2010-04-23 2011-11-10 Sony Corp 透明電極基板および光電変換素子
JP5636291B2 (ja) * 2011-01-13 2014-12-03 三井金属鉱業株式会社 補強された多孔質金属箔およびその製造方法
JP5665618B2 (ja) * 2011-03-17 2015-02-04 太陽誘電株式会社 コンデンサ構成用ユニット及びコンデンサ
CN103430261B (zh) * 2011-04-20 2016-08-17 株式会社村田制作所 固体电解电容器的制造方法以及固体电解电容器
JP2013201318A (ja) * 2012-03-26 2013-10-03 Taiyo Yuden Co Ltd ポーラスコンデンサ
US9865400B2 (en) * 2015-07-15 2018-01-09 Murata Manufacturing Co., Ltd. Capacitor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050564A (ja) * 1996-08-05 1998-02-20 Marcon Electron Co Ltd タンタルコンデンサ素子の製造方法
JP2009302499A (ja) * 2008-06-17 2009-12-24 Samsung Electro Mech Co Ltd 固体電解コンデンサ及びその製造方法
JP2010165701A (ja) * 2009-01-13 2010-07-29 Rohm Co Ltd 固体電界コンデンサ素子およびその製造方法
JP2010171256A (ja) * 2009-01-23 2010-08-05 Sanyo Electric Co Ltd 固体電解コンデンサ
JP2012104795A (ja) * 2010-11-12 2012-05-31 Samsung Electro-Mechanics Co Ltd コンデンサ素子、固体電解コンデンサ及びその製造方法

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017014020A1 (ja) * 2015-07-23 2017-01-26 株式会社村田製作所 コンデンサおよびその製造方法
US10903004B2 (en) 2015-07-23 2021-01-26 Murata Manufacturing Co., Ltd. Capacitor and manufacturing method therefor
JPWO2017026294A1 (ja) * 2015-08-07 2018-05-24 株式会社村田製作所 コンデンサ、及び該コンデンサの製造方法
WO2017026294A1 (ja) * 2015-08-07 2017-02-16 株式会社村田製作所 コンデンサ、及び該コンデンサの製造方法
WO2017026295A1 (ja) * 2015-08-07 2017-02-16 株式会社村田製作所 コンデンサ
JPWO2017026295A1 (ja) * 2015-08-07 2018-04-19 株式会社村田製作所 コンデンサ
WO2017026247A1 (ja) * 2015-08-12 2017-02-16 株式会社村田製作所 コンデンサおよびその製造方法
JPWO2017026247A1 (ja) * 2015-08-12 2018-05-24 株式会社村田製作所 コンデンサおよびその製造方法
US11081278B2 (en) 2016-02-23 2021-08-03 Murata Manufacturing Co., Ltd. Capacitor
CN108701544A (zh) * 2016-02-23 2018-10-23 株式会社村田制作所 电容器
JPWO2017154461A1 (ja) * 2016-03-10 2019-01-10 パナソニックＩｐマネジメント株式会社 電極箔の製造方法および電解コンデンサの製造方法
JP7029675B2 (ja) 2016-03-10 2022-03-04 パナソニックＩｐマネジメント株式会社 電極箔の製造方法および電解コンデンサの製造方法
JP7220438B2 (ja) 2016-03-10 2023-02-10 パナソニックＩｐマネジメント株式会社 電極箔の製造方法および電解コンデンサの製造方法
JP2022020800A (ja) * 2016-03-10 2022-02-01 パナソニックＩｐマネジメント株式会社 電極箔の製造方法および電解コンデンサの製造方法
WO2017154461A1 (ja) * 2016-03-10 2017-09-14 パナソニックＩｐマネジメント株式会社 電極箔の製造方法および電解コンデンサの製造方法
US10804039B2 (en) 2016-03-10 2020-10-13 Panasonic Intellectual Property Management Co., Ltd. Method for producing electrode foil and method for manufacturing electrolytic capacitor
CN109075134B (zh) * 2016-05-13 2022-04-01 株式会社村田制作所 晶圆级封装及电容器
CN109075134A (zh) * 2016-05-13 2018-12-21 株式会社村田制作所 晶圆级封装及电容器
JPWO2017195639A1 (ja) * 2016-05-13 2019-03-28 株式会社村田製作所 ウエハレベルパッケージおよびキャパシタ
WO2017195639A1 (ja) * 2016-05-13 2017-11-16 株式会社村田製作所 ウエハレベルパッケージおよびキャパシタ
US10727295B2 (en) 2016-05-13 2020-07-28 Murata Manufacturing Co., Ltd. Wafer level package and capacitor
WO2018021115A1 (ja) * 2016-07-29 2018-02-01 株式会社村田製作所 コンデンサ、及び該コンデンサの製造方法
US11011317B2 (en) 2016-10-06 2021-05-18 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor
US11011318B2 (en) 2016-10-06 2021-05-18 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor
WO2018066254A1 (ja) * 2016-10-06 2018-04-12 株式会社村田製作所 固体電解コンデンサ
WO2018066253A1 (ja) * 2016-10-06 2018-04-12 株式会社村田製作所 固体電解コンデンサ
US10734164B2 (en) 2016-11-15 2020-08-04 Murata Manufacturing Co., Ltd. Capacitor and method for manufacturing capacitor
JP2018082013A (ja) * 2016-11-15 2018-05-24 株式会社村田製作所 コンデンサ及びコンデンサの製造方法
US10535473B2 (en) 2016-11-16 2020-01-14 Murata Manufacturing Co., Ltd. Capacitor and capacitor mounting configuration
US11114242B2 (en) * 2017-03-24 2021-09-07 Murata Manufacturing Co., Ltd. Capacitor having an oxide film on a surface of a conductive metal base material
JPWO2019167773A1 (ja) * 2018-02-28 2021-02-25 パナソニックＩｐマネジメント株式会社 電解コンデンサ用電極箔および電解コンデンサ、ならびに、それらの製造方法
WO2019167773A1 (ja) * 2018-02-28 2019-09-06 パナソニックＩｐマネジメント株式会社 電解コンデンサ用電極箔および電解コンデンサ、ならびに、それらの製造方法
JP7340817B2 (ja) 2018-02-28 2023-09-08 パナソニックＩｐマネジメント株式会社 電解コンデンサおよびその製造方法
US20220076895A1 (en) * 2018-11-29 2022-03-10 KYOCERA AVX Components Corporation Solid Electrolytic Capacitor Containing A Sequential Vapor-Deposited Dielectric Film
US12191090B2 (en) * 2018-11-29 2025-01-07 KYOCERA AVX Components Corporation Solid electrolytic capacitor containing a sequential vapor-deposited dielectric film
KR20220121869A (ko) 2020-06-29 2022-09-01 티디케이가부시기가이샤 박막 캐패시터 및 이것을 구비하는 전자 회로 기판
US12369337B2 (en) 2020-06-29 2025-07-22 Tdk Corporation Thin film capacitor and electronic circuit substrate having the same
KR20220116559A (ko) 2020-06-29 2022-08-23 티디케이가부시기가이샤 박막 캐패시터 및 그 제조 방법 및 박막 캐패시터를 구비하는 전자 회로 기판
KR20220116560A (ko) 2020-06-29 2022-08-23 티디케이가부시기가이샤 박막 캐패시터 및 이것을 구비하는 전자 회로 기판
KR20220116561A (ko) 2020-06-29 2022-08-23 티디케이가부시기가이샤 박막 캐패시터 및 그 제조 방법 및 박막 캐패시터를 구비하는 전자 회로 기판
KR20220116327A (ko) 2020-06-29 2022-08-22 티디케이가부시기가이샤 박막 캐패시터 및 이것을 구비하는 전자 회로 기판
US12132078B2 (en) 2020-06-29 2024-10-29 Tdk Corporation Thin film capacitor and electronic circuit substrate having the same
KR20220116328A (ko) 2020-06-29 2022-08-22 티디케이가부시기가이샤 박막 캐패시터 및 이것을 구비하는 전자 회로 기판
US12218185B2 (en) 2020-06-29 2025-02-04 Tdk Corporation Thin film capacitor and electronic circuit substrate having the same
US12237366B2 (en) 2020-06-29 2025-02-25 Tdk Corporation Thin film capacitor and electronic circuit substrate having the same
US12548716B2 (en) 2020-06-29 2026-02-10 Tdk Corporation Thin film capacitor using metal foil and electronic circuit substrate having the same
US12408356B2 (en) 2020-06-29 2025-09-02 Tdk Corporation Thin film capacitor, its manufacturing method, and electronic circuit substrate having the thin film capacitor
US12336203B2 (en) 2020-06-29 2025-06-17 Tdk Corporation Thin film capacitor, its manufacturing method, and electronic circuit substrate having the thin film capacitor
WO2023100888A1 (ja) * 2021-11-30 2023-06-08 パナソニックＩｐマネジメント株式会社 電解コンデンサ用電極箔、電解コンデンサ、および電解コンデンサの製造方法
KR20250087575A (ko) 2022-12-28 2025-06-16 티디케이가부시기가이샤 박막 커패시터 및 그의 제조 방법, 그리고, 박막 커패시터를 구비하는 전자 회로 기판
KR20250085757A (ko) 2023-01-27 2025-06-12 티디케이가부시기가이샤 박막 커패시터 및 그의 제조 방법, 그리고, 박막 커패시터를 구비하는 전자 회로 기판

Also Published As

Publication number Publication date
KR101887793B1 (ko) 2018-08-10
TWI607463B (zh) 2017-12-01
CN105960692B (zh) 2019-01-15
EP3104382B1 (en) 2019-07-31
JP6398998B2 (ja) 2018-10-03
US20160329158A1 (en) 2016-11-10
EP3104382A1 (en) 2016-12-14
EP3104382A4 (en) 2017-07-05
US10186383B2 (en) 2019-01-22
TW201535446A (zh) 2015-09-16
JPWO2015118901A1 (ja) 2017-03-23
CN105960692A (zh) 2016-09-21
KR20160104693A (ko) 2016-09-05

Similar Documents

Publication Publication Date Title
JP6398998B2 (ja) コンデンサ
JP6213579B2 (ja) コンデンサ
CN107851515B (zh) 电容器及其制造方法
TWI616912B (zh) Capacitor and method of manufacturing same
WO2015190278A1 (ja) コンデンサ
US9865400B2 (en) Capacitor
US20180114647A1 (en) Capacitor and method for manufacturing the capacitor
US20180114640A1 (en) Capacitor
TW201841178A (zh) 電容器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15746949

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015560902

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2015746949

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015746949

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20167020911

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE