WO2015185354A2 - Halbleiter-bauelement mit mindestens einem durchkontakt im trägersubstrat und verfahren zum erzeugen eines solchen durchkontakts - Google Patents

Halbleiter-bauelement mit mindestens einem durchkontakt im trägersubstrat und verfahren zum erzeugen eines solchen durchkontakts Download PDF

Info

Publication number
WO2015185354A2
WO2015185354A2 PCT/EP2015/060970 EP2015060970W WO2015185354A2 WO 2015185354 A2 WO2015185354 A2 WO 2015185354A2 EP 2015060970 W EP2015060970 W EP 2015060970W WO 2015185354 A2 WO2015185354 A2 WO 2015185354A2
Authority
WO
WIPO (PCT)
Prior art keywords
contact
carrier substrate
opening
electrically conductive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2015/060970
Other languages
English (en)
French (fr)
Other versions
WO2015185354A3 (de
Inventor
Yvonne Bergmann
Hans Artmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of WO2015185354A2 publication Critical patent/WO2015185354A2/de
Publication of WO2015185354A3 publication Critical patent/WO2015185354A3/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0245—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/216—Through-semiconductor vias, e.g. TSVs characterised by dielectric material at least partially filling the via holes, e.g. covering the through-semiconductor vias in the via holes

Definitions

  • the invention relates to a semiconductor component having a carrier substrate, with at least one wiring level on the substrate front side and with at least one through-contact extending from the front-side wiring level into the carrier substrate and an electrical connection between the front-side wiring level and a conductor track at the bottom of the through-contact wherein the through-contact is realized in the form of a front-side through-opening in the carrier substrate, which is at least partially filled with an electrically conductive material.
  • the invention relates to a method for producing such a via contact in the carrier substrate of a semiconductor device.
  • a through-contact opening is firstly produced in the carrier substrate, which is deep, depending on the thickness of the carrier substrate, between 200 ⁇ m and 600 ⁇ m, but has a small opening cross-section in comparison thereto.
  • Through hole is usually in the range of 1:10 to 1:20.
  • Such structures are introduced, for example, by trench etching or laser drilling into the carrier substrate.
  • the wall of the via opening is then provided with a dielectric layer which serves to electrically insulate the via against the adjacent substrate material.
  • This first dielectric layer can be produced for example by thermal oxidation.
  • the actual contact is formed only by the at least partially filling the through hole with electrically conductive material.
  • doped polysilicon or metals such as Cu, Al, W and TiN, are used, which are deposited by methods such as chemical vapor deposition (CVD), sputtering or electroplating, on the substrate surface and introduced into the through hole.
  • CVD chemical vapor deposition
  • sputtering or electroplating electroplating
  • the present invention proposes measures which enable the realization of through contacts with defined electrical properties and high mechanical stability even in thicker carrier substrates.
  • the through-hole is iteratively filled completely by at least four successively generated on the wall of the via opening layers of dielectric and electrically conductive materials, the number, the materials, the thicknesses and the sequence of layers depending on the desired electrical Resistance of the via and depending on the desired mechanical properties of the contact can be selected.
  • Through-openings makes it possible to realize through-contacts with defined electrical properties by combining a plurality of conductive layers, possibly of different materials and possibly of different thickness. A very high stability is achieved by the complete filling of the through hole.
  • dielectric materials are used for this purpose, so that the mechanical properties of the via can also be influenced by the choice of the dielectric materials and the thickness of the dielectric layers.
  • the different electrically conductive and dielectric layer materials are usually deposited with different processes on the carrier substrate and in the via opening. Each deposition process has its own aspect ratio upper limit for the surface coating. That only structures with a lower aspect ratio are coated, while structures with a higher aspect ratio are surface sealed. This, too, is advantageously taken into account in the iterative filling of the through-contact opening according to the invention by always selecting only those layer materials and deposition processes with which there is still a coating of the wall of the successively narrowing
  • the inventive concept is particularly suitable for the realization of vias in thicker carrier substrates, since the iterative deposition of electrically conductive and dielectric layers is also suitable for filling via openings with a larger opening cross-section, without thereby affecting the electrical and / or mechanical properties of the through-contact would be affected.
  • Through contacts can be formed from a metal, in particular from Cu, Al, W and / or TiN, or also from doped polysilicon.
  • a metal in particular from Cu, Al, W and / or TiN, or also from doped polysilicon.
  • Layer materials are oxides, in particular SiO 2 and / or Al 2 O 3, and also polymers. These materials can be advantageously introduced by known deposition methods on the support surface and in the through-hole, namely for example by vapor deposition (CVD), by sputtering and / or by electroplating.
  • CVD vapor deposition
  • electroplating by sputtering and / or by electroplating.
  • the contact-through concept according to the invention can be implemented both in a via-first
  • the via openings are then filled prior to and / or during processing of the device, which also generates the micromechanical and / or circuitry functions of the device. Only then is the carrier substrate thinned on the back to the extent that the contact can be contacted on the back side. This is done via at least one wiring level, which is then applied to the back of the carrier substrate.
  • the via is applied as an electrical connection to a buried interconnect.
  • the blind hole-like through-contact opening is introduced into an already processed carrier substrate and does not terminate "blindly" in the substrate, but opens onto the printed conductor track buried in the carrier substrate.
  • FIGS. 1a-1f illustrate the through-contact concept according to the invention on the basis of schematic cross-sectional views through a carrier substrate during the production of a through-contact
  • FIGS. 1a-1f illustrate the through-contact concept according to the invention on the basis of schematic cross-sectional views through a carrier substrate during the production of a through-contact
  • FIG. 2a, 2b show schematic sectional views of a carrier substrate with a through contact according to the invention, produced in the via-first approach (FIG. 2a) and manufactured in the via-load approach (FIG. 2b).
  • the starting point for the method according to the invention for producing a through contact is the carrier substrate of a semiconductor component.
  • This may be, for example, a silicon substrate.
  • the carrier substrate may be unprocessed or pre-processed, depending on whether the
  • blind-hole-like through openings 11 are produced in the front side of the carrier substrate 10.
  • an anisotropic etching method such as trench etching, or a laser-twist method is preferably used, since the through-openings 11 should as a rule have a high aspect ratio. So shall the depth of
  • 1a shows the carrier substrate 10 after a thermal oxide 12 has been produced on the structured front side and in particular also on the wall of the through-opening 11, which is intended to electrically insulate the through-contact against the adjacent substrate material.
  • a thermal oxide 12 has been produced on the structured front side and in particular also on the wall of the through-opening 11, which is intended to electrically insulate the through-contact against the adjacent substrate material.
  • parasitic capacitances between the carrier substrate 10 and subsequently applied metallization can be avoided with the aid of this dielectric layer 12. Therefore, the oxide layer 12 should be as thick as possible.
  • a first electrically conductive layer 13 is applied to the structured substrate surface and in particular the wall of the via opening 11.
  • This may be a metallization, which is deposited by sputtering, electroplating or in a CVD method, or even a doped poly-silicon layer.
  • the electrically conductive layer 13 is then patterned so that the layer material 13 only on the wall of the via opening 11 and in an edge region of
  • Through hole 1 1 remains on the substrate front.
  • 1 b shows the carrier substrate 10 after a second dielectric layer 14 has been deposited over the electrically conductive layer 13 on the structured front side and in particular also on the wall of the through-contact opening 11. During the deposition of this second dielectric layer 14, the temperature limits of the two previously produced layers 12 and 13 were taken into account.
  • the second dielectric layer 14 is removed again from the closed surface of the carrier substrate 10. In addition, it must be opened in the bottom region of the through-opening 11 in order to allow electrical contacting of the first electrically conductive layer 13. This is preferably done in a plasma etching process (RIE Reactive Ion Etching).
  • RIE Reactive Ion Etching RIE Reactive Ion Etching
  • FIG. 1 d illustrates that the two electrically conductive layers 13 and 15 on the one hand in FIG Floor area of the through hole 1 1 and the other in the edge region of the
  • Through hole 1 1 on the substrate front side are in direct contact with each other.
  • the through-opening 11 is already significantly narrowed after this layer deposition but still not completely filled.
  • the via opening 11 is finally filled with a further layer material 16, which is shown in FIG. 1e.
  • a further layer material 16 which is shown in FIG. 1e.
  • This may be a further metallization or a dielectric filleting material, such as a polymer.
  • the front side of the carrier substrate 10 is ground back in order to planarize this surface of the carrier substrate 10 and to expose the through-contact 1 10 or the electrically conductive layers 13 and 15 of the through-contact 1 10 on the front so that it can be electrically contacted via a rewiring plane 17.
  • FIG. 1f shows the carrier substrate 10 with the filled through-contact opening 110 and the front-side wiring plane 17.
  • the carrier substrate 10 with the filled through-contact opening 110 is also back-thinned.
  • the through-hole 1 10 is ground, to the extent that an electrically conductive layer 13 or 15 of the backfilling is exposed as a contact surface.
  • the rear-side contacting of the through contact 110 can then be carried out simply via a wiring plane 18 applied to the rear side of the carrier substrate 10, which is illustrated in FIG. 2 a.
  • FIG. 2b shows a carrier substrate 20 with a through contact 220, which was produced in a via-load approach.
  • the via 220 has been applied in an already preprocessed carrier substrate 20, which has been provided with a buried interconnect 21 during preprocessing.
  • the via opening has been positioned and dimensioned to terminate on this buried trace 21. Then this was
  • the number, the materials, the thicknesses and the sequence of the layers were selected as a function of the desired electrical resistance of the through-contact 220 and depending on the desired mechanical properties of the through-contact 220.
  • the deposition and coating processes for the individual layer materials were chosen to match the successive narrowing via opening.

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

Es werden Maßnahmen vorgeschlagen, die die Realisierung von Durchkontakten mit definierten elektrischen Eigenschaften und hoher mechanischer Stabilität auch in dickeren Trägersubstraten ermöglichen. Dazu wird mindestens eine Durchkontaktöffnung (11) mit einem definierten Aspektverhältnis in der Vorderseite des Trägersubstrats (10) erzeugt. Dann wird mindestens eine erste Schicht (12) aus dielektrischem Material auf der strukturierten Vorderseite des Trägersubstrats (10) und insbesondere auf der Wandung der Durchkontaktöffnung (11) erzeugt. Erfindungsgemäß wird die Durchkontaktöffnung (11) vollständig verfüllt, wobei das Verfüllen iterativ erfolgt durch Aufbringen einer Folge von mindestens vier Schichten (12-16) aus dielektrischen und elektrisch leitfähigen Materialien. Die Anzahl, die Materialien, die Dicken und die Abfolge der Schichten (12-16) werden in Abhängigkeit vom angestrebten elektrischen Widerstand des Durchkontakts (110) und in Abhängigkeit von den angestrebten mechanischen Eigenschaften des Durchkontakts (110) gewählt.

Description

Beschreibung
Titel
Halbleiter-Bauelement mit mindestens einem Durchkontakt im Trägersubstrat und Verfahren zum Erzeugen eines solchen Durchkontakts
Stand der Technik
Die Erfindung betrifft ein Halbleiter-Bauelement mit einem Trägersubstrat, mit mindestens einer Verdrahtungsebene auf der Substratvorderseite und mit mindestens einem Durchkontakt, der sich von der vorderseitigen Verdrahtungsebene bis in das Trägersubstrat erstreckt und eine elektrische Verbindung zwischen der vorderseitigen Verdrahtungsebene und einer Leiterbahn am Fußpunkt des Durchkontakts herstellt, wobei der Durchkontakt in Form einer vorderseitigen Durchkontaktöffnung im Trägersubstrat realisiert ist, die zumindest teilweise mit einem elektrisch leitfähigen Material verfüllt ist.
Des Weiteren betrifft die Erfindung ein Verfahren zum Erzeugen eines solchen Durchkontakts im Trägersubstrat eines Halbleiter-Bauelements.
Von besonderer Bedeutung sind derartige Durchkontakte für die Realisierung von vertikal hybrid integrierten Bauteilen mit mehreren in einem Chipstapel zu- sammengefassten MEMS- und/oder ASIC-Bauelementen, deren mikromechanische und/oder elektrische Funktionen sich ergänzen. Die elektrische Kontaktie- rung und Signalübertragung zwischen den einzelnen Bauelementkomponenten eines solchen Bauteils erfolgt vorteilhafterweise über Durchkontakte, wie auch die externe elektrische Kontaktierung des gesamten Bauteils. Zum einen trägt diese Art der elektrischen Kontaktierung zur Miniaturisierung des Bauteils bei, zum anderen ermöglicht sie die Realisierung von sogenannten Chip-Level- Packages, die ohne weitere Umverpackung auf einer Applikations-Leiterplatte montiert werden können. Bekannt sind Durchkontakte in Silizium-Trägersubstraten, die als Through Silicon Via (TSV) bezeichnet werden. Zur Realisierung eines TSVs wird zunächst eine Durchkontaktöffnung im Trägersubstrat erzeugt, die je nach Dicke des Trägersubstrats zwischen 200μηι und 600μηι tief ist, aber einen im Vergleich dazu kleinen Öffnungsquerschnitt aufweist. Das Aspektverhältnis einer
Durchkontaktöffnung liegt in der Regel im Bereich von 1 :10 bis 1 :20. Derartige Strukturen werden beispielsweise durch Trenchätzen oder Laserdrillen in das Trägersubstrat eingebracht. Häufig wird die Wandung der Durchkontaktöffnung dann mit einer dielektrischen Schicht versehen, die der elektrischen Isolation des Durchkontakts gegen das angrenzende Substratmaterial dient. Diese erste dielektrische Schicht kann beispielsweise durch thermische Oxidation erzeugt werden. Der eigentliche Durchkontakt entsteht erst durch das zumindest teilweise Verfüllen der Durchkontaktöffnung mit elektrisch leitfähigem Material. Dafür werden dotiertes Polysilizium oder auch Metalle, wie Cu, AI, W und TiN, verwendet, die mit Verfahren, wie Gasphasenabscheidung (Chemical Vapor Deposition CVD), Sputtern oder Galvanik, auf der Substratoberfläche abgeschieden und in die Durchkontaktöffnung eingebracht werden.
Die elektrischen Eigenschaften eines solchen Durchkontakts hängen zum einen vom verwendeten elektrisch leitfähigen Material ab und zum anderen von der Länge und Querschnittsfläche der elektrisch leitfähigen Verfüllung des
Durchkontakts und damit auch von der Geometrie der Durchkontaktöffnung. Je dicker das Trägersubstrat ist und je höher das Aspektverhältnis der
Durchkontaktöffnungen ist, umso größer ist die Gefahr, dass die
Durchkontaktöffnung während des Verfüllprozesses zugesetzt bzw. verschlossen wird, noch bevor sie vollständig, über ihre gesamte Tiefenerstreckung verfüllt ist. Die resultierende ungleichmäßige Schichtdicke des elektrisch leitfähigen Materials auf der Wandung der Durchkontaktöffnung und der Undefinierte Hohlraum innerhalb des Durchkontakts beeinträchtigen sowohl seine elektrischen als auch seine mechanischen Eigenschaften. Der elektrische Wderstand und die mechanische Stabilität eines Durchkontakts hängen also auch vom Grad der Verfüllung und von der Verteilung des Verfüllmaterials innerhalb der Durchkontaktöffnung ab. Offenbarung der Erfindung
Mit der vorliegenden Erfindung werden Maßnahmen vorgeschlagen, die die Realisierung von Durchkontakten mit definierten elektrischen Eigenschaften und hoher mechanischer Stabilität auch in dickeren Trägersubstraten ermöglichen.
Dies wird erfindungsgemäß dadurch erreicht, dass die Durchkontaktöffnung iterativ vollständig verfüllt wird durch mindestens vier sukzessive auf der Wandung der Durchkontaktöffnung erzeugte Schichten aus dielektrischen und elektrisch leitfähigen Materialien, wobei die Anzahl, die Materialien, die Dicken und die Abfolge der Schichten in Abhängigkeit vom angestrebten elektrischen Widerstand des Durchkontakts und in Abhängigkeit von den angestrebten mechanischen Eigenschaften des Durchkontakts gewählt werden.
Die erfindungsgemäße iterative Vorgehensweise beim Verfüllen der
Durchkontaktöffnungen ermöglicht die Realisierung von Durchkontakten mit definierten elektrischen Eigenschaften durch Kombination von mehreren leitfähigen Schichten ggf. aus unterschiedlichen Materialien und ggf. mit unterschiedlicher Dicke. Eine sehr hohe Stabilität wird durch das vollständige Verfüllen der Durchkontaktöffnung erzielt. Ergänzend zu den elektrisch leitfähigen Materialien werden dazu dielektrische Materialien verwendet, so dass die mechanischen Eigenschaften des Durchkontakts auch noch durch die Wahl der dielektrischen Materialien und die Dicke der dielektrischen Schichten beeinflusst werden können. Die unterschiedlichen elektrisch leitfähigen und dielektrischen Schichtmaterialien werden in der Regel auch mit unterschiedlichen Prozessen auf dem Trägersubstrat und in der Durchkontaktöffnung abgeschieden. Jeder Abscheidungsprozess hat seine eigene Aspektverhältnis-Obergrenze für die Oberflächenbeschichtung. D.h. nur Strukturen mit einem niedrigeren Aspektverhältnis werden beschichtet, während Strukturen mit einem höheren Aspektverhältnis oberflächlich verschlossen werden. Auch dies wird vorteilhafterweise beim erfindungsgemäßen iterativen Verfüllen der Durchkontaktöffnung berücksichtigt, indem immer nur solche Schichtmaterialien und Abscheidungsprozesse gewählt werden, mit denen noch eine Beschichtung der Wandung der sich sukzessive verengenden
Durchkontaktöffnung möglich ist. Dadurch können Undefinierte Schichtdicken und Hohlräume im Durchkontakt vermieden werden und die Durchkontaktöffnung zuverlässig und vollständig verfüllt werden. Das erfindungsgemäße Konzept eignet sich insbesondere auch für die Realisierung von Durchkontakten in dickeren Trägersubstraten, da das iterative Abscheiden von elektrisch leitenden und dielektrischen Schichten auch zum Verfüllen von Durchkontaktöffnungen mit einem größeren Öffnungsquerschnitt geeignet ist, ohne dass dadurch die elektrischen und/oder mechanischen Eigenschaften des Durchkontakts beeinträchtigt würden.
Grundsätzlich gibt es viele verschiedene Möglichkeiten für die Umsetzung des erfindungsgemäßen Durchkontakt-Konzepts, sowohl was die Wahl und Kombina- tion der elektrisch leitfähigen und dielektrischen Materialien betrifft, als auch was die Anzahl und Dicke der einzelnen Materialschichten betrifft. Vielfältige Variationsmöglichkeiten bestehen außerdem bei den für die jeweiligen Schichtmaterialien verwendeten Abscheidungsprozessen.
Wie bereits erwähnt, ist es von Vorteil, Durchkontakte in Halbleitersubstraten durch mindestens eine erste dielektrische Schicht gegen das angrenzende Substratmaterial elektrisch zu isolieren, um einen Kurzschluss von Bauelementfunktionen über das Substrat zu verhindern. Dadurch können außerdem parasitäre Kapazitäten zwischen einer elektrisch leitenden Schicht des Durchkontakts und dem Trägersubstrat vermieden werden. Diese erste dielektrische Schicht muss nicht unbedingt in einem Abscheidungsprozess auf die Wandung der
Durchkontaktöffnung aufgebracht werden, sondern kann vorteilhafterweise einfach durch thermische Oxidation auf der Wandung der Durchkontaktöffnung erzeugt werden.
Die elektrisch leitenfähigenen Schichten eines erfindungsgemäßen
Durchkontakts können aus einem Metall, insbesondere aus Cu, AI, W und/oder TiN, gebildet sein oder auch aus dotiertem Polysilizium. Als dielektrische
Schichtmaterialien eignen sich Oxide, insbesondere Si02 und/oder AI203, und auch Polymere. Diese Materialien können vorteilhafterweise mit bekannten Abscheideverfahren auf die Trägeroberfläche und in die Durchkontaktöffnung eingebracht werden, nämlich beispielsweise durch Gasphasenabscheidung (CVD), durch Sputtern und/oder durch Galvanik. Das erfindungsgemäße Durchkontakt-Konzept kann sowohl in einem Via-first-
Ansatz als auch in einem Via-Iast-Ansatz realisiert werden. In beiden Fällen wird zunächst eine Durchkontaktöffnung in Form eines Sacklochs in der Vorderseite des Trägersubstrats erzeugt. Diese Oberflächenstrukturierung kann beispielsweise durch Trenchätzen erfolgen oder auch in einem Laserdrill-Verfahren.
Beim Via-first-Ansatz werden die Durchkontaktöffnungen dann vor und/oder wäh rend der Prozessierung des Bauelements verfüllt, bei der auch die mikromechanischen und/oder schaltungstechnischen Funktionen des Bauelements erzeugt werden. Erst danach wird das Trägersubstrat rückseitig soweit abgedünnt, dass der Durchkontakt rückseitig kontaktierbar ist. Dies erfolgt über mindestens eine Verdrahtungsebene, die anschließend noch auf die Rückseite des Trägersubstrats aufgebracht wird.
Beim Via-Iast-Ansatz wird der Durchkontakt als elektrischer Anschluss an eine vergrabene Leiterbahn angelegt. Die sacklochartige Durchkontaktöffnung wird in diesem Fall in ein bereits prozessiertes Trägersubstrat eingebracht und endet nicht„blind" im Substrat, sondern mündet auf die im Trägersubstrat vergrabene Leiterbahn.
Kurze Beschreibung der Zeichnungen
Wie bereits voranstehend erörtert, gibt es verschiedene Möglichkeiten, die vorliegende Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Dazu wird einerseits auf die den unabhängigen Patentansprüchen nachgeordneten Patentansprüche verwiesen und andererseits auf die nachfolgende Beschreibung eines Ausführungsbeispiels der Erfindung anhand der Figuren.
Fig. 1 a - 1f veranschaulichen das erfindungsgemäße Durchkontakt-Konzept anhand von schematischen Schnittdarstellungen durch ein Trä- gersubstrat während der Herstellung eines Durchkontakts, und
Fig. 2a, 2b zeigen schematische Schnittdarstellungen eines Trägersubstrats mit eine erfindungsgemäßen Durchkontakt, gefertigt im Via-first- Ansatz (Fig. 2a) und gefertigt im Via-Iast-Ansatz (Fig. 2b).
SEITE BEABSICHTIGT LEER
Ausführungsbeispiel der Erfindung
Ausgangspunkt für das erfindungsgemäße Verfahren zum Erzeugen eines Durchkontakts ist das Trägersubstrat eines Halbleiter-Bauelements. Dabei kann es sich beispielsweise um ein Siliziumsubstrat handeln. Das Trägersubstrat kann unbearbeitet oder auch bereits vorprozessiert sein, je nach dem, ob der
Durchkontakt in einem Via-first-Ansatz oder in einem Via-Iast-Ansatz erzeugt werden soll.
Anhand der Figuren 1 a bis 1f wird die Prozessfolge für den Via-first-Ansatz beschrieben, folglich ist das hier dargestellte Trägersubstrat 10 nicht vorprozessiert. In einem ersten Prozessschritt werden sacklochartige Durchkontaktöffnungen 11 in der Vorderseite des Trägersubstrats 10 erzeugt. Für diesen Strukturierungs- prozess wird bevorzugt ein anisotropes Ätzverfahren, wie Trenchätzen, oder ein Laserdrill-Verfahren eingesetzt, da die Durchkontaktöffnungen 11 in der Regel ein hohes Aspektverhältnis aufweisen sollen. So soll die Tiefe der
Durchkontaktöffnungen 1 1 in der Größenordnung der Dicke des Trägersubstrats 10 liegen, während der Öffnungsquerschnitt aus Platzgründen möglichst klein gehalten werden soll.
Fig. 1a zeigt das Trägersubstrat 10, nachdem auf der strukturierten Vorderseite und insbesondere auch auf der Wandung der Durchkontaktöffnung 1 1 eine thermisches Oxid 12 erzeugt worden ist, das den Durchkontakt gegen das angrenzende Substratmaterial elektrisch isolieren soll. Zudem lassen sich mit Hilfe dieser dielektrischen Schicht 12 auch parasitäre Kapazitäten zwischen dem Trägersubstrat 10 und einer nachfolgend aufgebrachten Metallisierung vermeiden. Deshalb sollte die Oxidschicht 12 möglichst dick sein.
In einem nächsten Prozessschritt wird eine erste elektrisch leitfähige Schicht 13 auf die strukturierte Substratoberfläche und insbesondere die Wandung der Durchkontaktöffnung 11 aufgebracht. Dabei kann es sich um eine Metallisierung handeln, die durch Sputtern, Galvanik oder in einem CVD-Verfahren abgeschieden wird, oder auch um eine dotierte Poly-Siliziumschicht. Die elektrisch leitfähige Schicht 13 wird dann strukturiert, so dass das Schichtmaterial 13 nur auf der Wandung der Durchkontaktöffnung 11 und in einem Randbereich der
Durchkontaktöffnung 1 1 auf der Substratvorderseite verbleibt. Fig. 1 b zeigt das Trägersubstrat 10, nachdem eine zweite dielektrische Schicht 14 über der elektrisch leitfähigen Schicht 13 auf der strukturierten Vorderseite und insbesondere auch auf der Wandung der Durchkontaktöffnung 11 abgeschieden worden ist. Bei der Deposition dieser zweiten dielektrischen Schicht 14 wurden die Temperaturlimits der beiden zuvor erzeugten Schichten 12 und 13 berücksichtigt.
In einem nachfolgenden Strukturierungsprozess wird die zweite dielektrische Schicht 14 wieder von der geschlossenen Oberfläche des Trägersubstrats 10 entfernt. Außerdem muss sie im Bodenbereich der Durchkontaktöffnung 11 geöffnet werden, um eine elektrische Kontaktierung der ersten elektrisch leitfähigen Schicht 13 zu ermöglichen. Dies erfolgt bevorzugt in einem Plasmaätzprozess (RIE Reactive Ion Etching). Fig. 1 c zeigt das Ergebnis dieser Strukturierung. Die zweite dielektrische Schicht 14 verbleibt hier lediglich auf der Seitenwandung der Durchkontaktöffnung 1 1.
Über der zweiten dielektrischen Schicht 14 wird nun eine zweite elektrisch leitfähige Schicht, hier eine Metallisierung 15, abgeschieden und genauso strukturiert, wie die erste elektrisch leitfähige Schicht 13. Fig. 1 d veranschaulicht, dass die beiden elektrisch leitfähigen Schichten 13 und 15 zum einen im Bodenbereich der Durchkontaktöffnung 1 1 und zum anderen im Randbereich der
Durchkontaktöffnung 1 1 auf der Substratvorderseite in unmittelbarem Kontakt zueinander stehen. Die Durchkontaktöffnung 11 ist nach dieser Schichtabschei- dung schon deutlich verengt aber noch immer nicht vollständig verfüllt.
In einem nächsten Prozessschritt wird die Durchkontaktöffnung 11 schließlich mit einem weiteren Schichtmaterial 16 aufgefüllt, was in Fig. 1e dargestellt ist. Dabei kann es sich um eine weitere Metallisierung oder auch um einen dielektrisches Filiermaterial handeln, wie z.B. ein Polymer. Anschließend wird die Vorderseite des Trägersubstrats 10 zurückgeschliffen, um diese Oberfläche des Trägersubstrats 10 zu planarisieren und den Durchkontakt 1 10 bzw. die elektrisch leitfähigen Schichten 13 und 15 des Durchkontakts 1 10 vorderseitig freizulegen, so dass er über eine Umverdrahtungsebene 17 elektrisch kontaktierbar ist. Fig. 1f zeigt das Trägersubstrat 10 mit der verfüllten Durchkontaktöffnung 110 und der vorderseitigen Verdrahtungsebene 17. Zur rückseitigen Kontaktierung des Durchkontakts 110 wird das Trägersubstrat 10 mit der verfüllten Durchkontaktöffnung 110 auch rückseitig rückgedünnt. Dabei wird der Durchkontakt 1 10 aufgeschliffen, und zwar soweit, dass eine elektrisch leitfähige Schicht 13 oder 15 der Verfüllung als Kontaktfläche freiliegt. Die rückseitige Kontaktierung des Durchkontakts 110 kann dann einfach über eine auf die Rückseite des Trägersubstrats 10 aufgebrachte Verdrahtungsebene 18 vorgenommen werden, was in Fig. 2a dargestellt ist.
Fig. 2b zeigt ein Trägersubstrat 20 mit einem Durchkontakt 220, der in einem Via-Iast-Ansatz gefertigt wurde. In Diesem Fall wurde der Durchkontakt 220 in einem bereits vorprozessierten Trägersubstrat 20 angelegt, das im Rahmen der Vorprozessierung mit einer vergrabenen Leiterbahn 21 versehen worden ist. Die Durchkontaktöffnung wurde so positioniert und tiefendimensioniert, dass sie auf dieser vergrabenen Leiterbahn 21 mündet. Anschließend wurde diese
Durchkontaktöffnung iterativ durch Aufbringen einer Folge von Schichten aus dielektrischen und elektrisch leitfähigen Materialien verfüllt, wie in Verbindung mit den Figuren 1a bis 1f beschrieben. Dabei wurden die Anzahl, die Materialien, die Dicken und die Abfolge der Schichten in Abhängigkeit vom angestrebten elektrischen Widerstand des Durchkontakts 220 und in Abhängigkeit von den ange- strebten mechanischen Eigenschaften des Durchkontakts 220 gewählt. Außerdem wurden die Abscheidungs- und Beschichtungsprozesse für die einzelnen Schichtmaterialien so gewählt, dass sie an die sich sukzessive verengende Durchkontaktöffnung angepasst waren.

Claims

Ansprüche
1. Halbleiter-Bauelement mit einem Trägersubstrat (10), mit mindestens einer Verdrahtungsebene (17) auf der Substratvorderseite und mit mindestens einem Durchkontakt (110), der sich von der vorderseitigen Verdrahtungsebene
(17) bis in das Trägersubstrat (10) erstreckt und eine elektrische Verbindung zwischen der vorderseitigen Verdrahtungsebene (17) und einer Leiterbahn
(18) am Fußpunkt des Durchkontakts (1 10) herstellt, wobei der Durchkontakt (1 10) in Form einer vorderseitigen Durchkontaktöffnung (1 1) im Trägersubstrat (10) realisiert ist, die zumindest teilweise mit einem elektrisch leitfähigen Material (13) verfüllt ist,
dadurch gekennzeichnet, dass die Durchkontaktöffnung (11) durch mindestens vier sukzessive auf der Wandung der Durchkontaktöffnung (11) erzeugte Schichten (12-16) aus dielektrischen und elektrisch leitfähigen Materialien vollständig verfüllt ist, wobei die Anzahl, die Materialien, die Dicken und die Abfolge der Schichten (12-16) in Abhängigkeit vom angestrebten elektrischen Widerstand des Durchkontakts (1 10) und in Abhängigkeit von den angestrebten mechanischen Eigenschaften des Durchkontakts (110) gewählt sind.
2. Bauelement nach Anspruch 1 , dadurch gekennzeichnet, dass der
Durchkontakt (110) durch mindestens eine erste dielektrische Schicht (12) gegen das angrenzende Substratmaterial (10) elektrisch isoliert ist.
3. Bauelement nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass mindestens eine dielektrische Schicht des Durchkontakts aus Oxid, insbesondere aus Si02 und/oder AI203, und/oder aus einem Polymer gebildet ist.
4. Bauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass mindestens eine elektrisch leitende Schicht des Durchkontakts aus ei- nem Metall, insbesondere aus Cu, AI, W und/oder TiN, und/oder aus dotiertem Polysilizium gebildet ist.
Verfahren zum Erzeugen eines Durchkontakts (110) im Trägersubstrat (10) eines Halbleiter-Bauelements nach einem der Ansprüche 1 bis 4,
• bei dem in der Vorderseite des Trägersubstrats (10) mindestens eine Durchkontaktöffnung (11) mit einem definierten Aspektverhältnis erzeugt wird,
• bei dem zunächst mindestens eine erste Schicht (12) aus dielektrischem Material auf der strukturierten Vorderseite des Trägersubstrats (10) und insbesondere auf der Wandung der Durchkontaktöffnung (11) erzeugt wird,
• bei dem dann mindestens eine Schicht (13) aus elektrisch leitfähigem Material auf die Wandung der Durchkontaktöffnung (11) aufgebracht wird und
• bei dem die Durchkontaktöffnung (11) vollständig verfüllt wird,
dadurch gekennzeichnet, dass das Verfüllen der Durchkontaktöffnung (1 1) iterativ erfolgt durch Aufbringen einer Folge von mindestens vier Schichten (12-16) aus dielektrischen und elektrisch leitfähigen Materialien, wobei die Anzahl, die Materialien, die Dicken und die Abfolge der Schichten (12-16) in Abhängigkeit vom angestrebten elektrischen Widerstand des Durchkontakts (1 10) und in Abhängigkeit von den angestrebten mechanischen Eigenschaften des Durchkontakts (110) gewählt werden.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die mindestens eine Durchkontaktöffnung (11) in einem Trench-Ätzverfahren oder durch Laserdrillen in die Vorderseite des Trägersubstrats (10) eingebracht wird und als Sackloch angelegt wird.
Verfahren nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass als erste dielektrische Schicht (12) auf der Wandung der
Durchkontaktöffnung (11) ein thermisches Oxid erzeugt wird.
Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass mindestens eines der Schichtmaterialien durch Gasphasenabscheidung (CVD), durch Sputtern und/oder durch Galvanik aufgebracht wird. Verfahren nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass das Trägersubstrat (10) nach dem Verfüllen der mindestens einen
Durchkontaktöffnung (11) soweit rückseitig abgedünnt wird, dass der Durchkontakt (110) rückseitig kontaktierbar ist, und dass das Trägersubstrat (10) dann rückseitig mit mindestens einer Verdrahtungsebene (18) versehen wird, an die der Durchkontakt (110) elektrisch angeschlossen wird.
Verfahren nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass der mindestens eine Durchkontakt (220) als elektrischer Anschluss an eine vergrabene Leiterbahn (21) angelegt wird.
PCT/EP2015/060970 2014-06-06 2015-05-19 Halbleiter-bauelement mit mindestens einem durchkontakt im trägersubstrat und verfahren zum erzeugen eines solchen durchkontakts Ceased WO2015185354A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014210899.3A DE102014210899A1 (de) 2014-06-06 2014-06-06 Halbleiter-Bauelement mit mindestens einem Durchkontakt im Trägersubstrat und Verfahren zum Erzeugen eines solchen Durchkontakts
DE102014210899.3 2014-06-06

Publications (2)

Publication Number Publication Date
WO2015185354A2 true WO2015185354A2 (de) 2015-12-10
WO2015185354A3 WO2015185354A3 (de) 2016-03-03

Family

ID=54706493

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/060970 Ceased WO2015185354A2 (de) 2014-06-06 2015-05-19 Halbleiter-bauelement mit mindestens einem durchkontakt im trägersubstrat und verfahren zum erzeugen eines solchen durchkontakts

Country Status (3)

Country Link
DE (1) DE102014210899A1 (de)
TW (1) TW201603153A (de)
WO (1) WO2015185354A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3528281A1 (de) * 2018-02-19 2019-08-21 ams AG Halbleiterbauelement mit substratdurchkontaktierung und verfahren zur herstellung desselben

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI646650B (zh) * 2016-05-12 2019-01-01 世界先進積體電路股份有限公司 半導體裝置、導通孔結構及其形成方法
US10170397B2 (en) 2016-07-07 2019-01-01 Vanguard International Semiconductor Corporation Semiconductor devices, via structures and methods for forming the same
DE102017106051A1 (de) * 2017-03-21 2018-09-27 Forschungsverbund Berlin E.V. Verfahren zur Herstellung von integrierten elektronischen Schaltungen

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080113505A1 (en) * 2006-11-13 2008-05-15 Sparks Terry G Method of forming a through-substrate via
US7898063B2 (en) * 2008-02-16 2011-03-01 International Business Machines Corporation Through substrate annular via including plug filler
US7964502B2 (en) * 2008-11-25 2011-06-21 Freescale Semiconductor, Inc. Multilayered through via
FR2951018A1 (fr) * 2009-10-05 2011-04-08 St Microelectronics Crolles 2 Via de connexion electrique pour substrat de dispositif semi-conducteur
EP2793254B1 (de) * 2013-04-16 2015-10-21 Ams Ag Halbleitervorrichtung mit Durchkontaktierung mit verbesserter Leitfähigkeit und zugehöriges Herstellungsverfahren

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3528281A1 (de) * 2018-02-19 2019-08-21 ams AG Halbleiterbauelement mit substratdurchkontaktierung und verfahren zur herstellung desselben
WO2019158706A1 (en) * 2018-02-19 2019-08-22 Ams Ag Semiconductor device with through-substrate via and its method of manufacture
CN112005365A (zh) * 2018-02-19 2020-11-27 ams有限公司 具有贯穿衬底通孔的半导体器件及其制造方法
US11404352B2 (en) 2018-02-19 2022-08-02 Amsag Semiconductor device with through-substrate via and its method of manufacture
CN112005365B (zh) * 2018-02-19 2024-03-01 ams有限公司 制造半导体器件的方法

Also Published As

Publication number Publication date
WO2015185354A3 (de) 2016-03-03
DE102014210899A1 (de) 2015-12-17
TW201603153A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
DE102012210480B4 (de) Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
DE102013018192B4 (de) Vergrabene, für Entkopplungskondensatoren verwendete TSV
DE102008033395B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102012208033B4 (de) Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102012207116B4 (de) Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen
DE102010039330B4 (de) Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat
DE102012201976A1 (de) Bauelement mit einer Durchkontaktierung
DE102011085084B4 (de) Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat sowie Substrat mit einer elektrischen Durchkontaktierung
DE102009004725A1 (de) Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen
DE102012210472A1 (de) Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
WO2003067646A2 (de) Halbleitersubstrat mit einem elektrisch isolierten bereich, insbesondere zur vertikalintegration
DE102013211597B4 (de) ASIC-Bauelement mit einem Durchkontakt
DE102022100366B4 (de) Vorrichtungen mit Siliziumdurchführungen, Schutzringe und deren Herstellungsverfahren
DE102011081460A1 (de) Verfahren zum bilden einer durchkontaktierung in einem halbleiterelement und halbleiterelement, das dieselbe aufweist
WO2012031845A1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung
WO2015185354A2 (de) Halbleiter-bauelement mit mindestens einem durchkontakt im trägersubstrat und verfahren zum erzeugen eines solchen durchkontakts
DE102013104368A1 (de) Verfahren für die Ausbildung einer Verbindungsstruktur
DE102012210033B4 (de) Bauelement mit Durchkontaktierung und Verfahren zur Herstellung
DE102012219769B4 (de) Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat
DE112022000376B4 (de) Halbleitersubstrat aufweisend eine Substratdurchkontaktierung und Verfahren zu deren Herstellung
DE102011010362B4 (de) Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
DE102013211562B4 (de) Verfahren zum Erzeugen einer Metallstruktur in einem Halbleitersubstrat
DE112018004955B4 (de) Verfahren zur Herstellung mehrerer Halbleiterchips und Halbleiterchip
DE102013206597B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit seitlichen Anschlusspads
DE102013206329B4 (de) Verfahren zum Realisieren eines vertikalen Ätzstopps für einen Tiefätzprozess und entsprechend präpariertes Halbleitersubstrat

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15724977

Country of ref document: EP

Kind code of ref document: A2