WO2016108023A1 - Procédé de fabrication de nanofils ou de microfils semiconducteurs a pieds isoles - Google Patents

Procédé de fabrication de nanofils ou de microfils semiconducteurs a pieds isoles Download PDF

Info

Publication number
WO2016108023A1
WO2016108023A1 PCT/FR2015/053758 FR2015053758W WO2016108023A1 WO 2016108023 A1 WO2016108023 A1 WO 2016108023A1 FR 2015053758 W FR2015053758 W FR 2015053758W WO 2016108023 A1 WO2016108023 A1 WO 2016108023A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
etching
photoresist
thickness
microwires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/FR2015/053758
Other languages
English (en)
Inventor
Eric Pourquier
Philippe Gibert
Brigitte Martin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aledia
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Aledia
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Aledia, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to US15/538,148 priority Critical patent/US9954141B2/en
Priority to KR1020177019191A priority patent/KR102414850B1/ko
Priority to EP15823722.2A priority patent/EP3241246B1/fr
Publication of WO2016108023A1 publication Critical patent/WO2016108023A1/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/125—The active layers comprising only Group II-VI materials, e.g. CdS, ZnS or CdTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/143—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies comprising quantum structures
    • H10F77/1437—Quantum wires or nanorods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/148—Shapes of potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H10H20/818—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous within the light-emitting regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/543—Solar cells from Group II-VI materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention generally relates to methods of manufacturing electronic devices comprising microwires or nanowires of semiconductor material.
  • Microwires or nanowires comprising a semiconductor material make it possible in particular to manufacture optoelectric devices.
  • optoelectronic devices are meant devices adapted to perform the conversion of an electrical signal into an electromagnetic radiation or vice versa, and in particular devices dedicated to the detection, measurement or emission of electromagnetic radiation or devices dedicated to photovoltaic applications.
  • the nanowires or microwires are formed on a support, it is necessary to cover with an insulating layer the lower portion of each nanowire or microfil as well as the support between the nanowires or microwires, the upper portion of each nanowire or microwire not being covered by this insulating layer.
  • an insulating layer the lower portion of each nanowire or microfil as well as the support between the nanowires or microwires, the upper portion of each nanowire or microwire not being covered by this insulating layer.
  • an object of an embodiment is to overcome at least in part the disadvantages of the processes for manufacturing electronic devices with microwires or nanowires described above.
  • Another object of an embodiment is that the insulation heights of the lower portions of nanowires or microwires of a set of nanowires or microwires are substantially equal.
  • Another object of an embodiment is that the electronic device can be formed on an industrial scale and at low cost.
  • an embodiment provides a method of manufacturing an electronic device comprising a substrate and microwires or nanowires resting on the substrate, the method comprising the following successive steps:
  • the height of the microwires or nanowires is between 250 nm and 50 ⁇ m.
  • the maximum thickness of the first photoresist layer in step c) is greater than the height of the microwires or nanowires.
  • the thickness of the insulating layer is between 5 nm and 1 ⁇ m.
  • the plasma etching is an oxygen plasma etching.
  • the opaque layer is made of a metal or a metal alloy.
  • the thickness of the opaque layer is between 5 nm and 1 ⁇ m.
  • the method further comprises the following successive steps after step i):
  • step n) comprises the following steps:
  • the conductive layer is reflective.
  • Figure 1 is a partial and schematic sectional view of an embodiment of an optoelectronic device with microwires or nanowires;
  • FIGS. 2A to 2P are partial and schematic sections of structures obtained at successive stages of an embodiment according to the invention of a manufacturing method of the optoelectronic device of FIG. 1.
  • the present application relates in particular to electronic devices with a three-dimensional structure comprising three-dimensional elements, for example microwires, nanowires, conical elements or frustoconical elements.
  • a conical or frustoconical element may be a conical or frustoconical element of revolution or a conical or frustoconical pyramidal element.
  • embodiments are described in particular for electronic devices with a three-dimensional structure with microfilts or nanowires. However, these embodiments may be implemented for three-dimensional elements other than microfilms or nanowires, for example three-dimensional conical or frustoconical elements.
  • microfil denotes a three-dimensional structure of elongated shape in a preferred direction, of which at least two dimensions, called minor dimensions, are between 5 nm and 2.5 ⁇ m. , preferably between 50 nm and 2.5 ⁇ m, the third dimension, called the major dimension, being greater than or equal to 1 time, preferably greater than or equal to 5 times and even more preferably greater than or equal to 10 times, the greater minor dimensions. In some embodiments, the minor dimensions may be less than or equal to about
  • each microfil or nanowire may be greater than or equal to 500 nm, preferably from 1 ⁇ m to 50 ⁇ m.
  • the term "wire” is used to mean "microfil or nanowire”.
  • the average line of the wire which passes through the barycenters of the straight sections, in planes perpendicular to the preferred direction of the wire is substantially rectilinear and is hereinafter called "axis" of the wire.
  • FIG. 1 is a partial and schematic cross section of an optoelectronic device 10 made from wires as described above and adapted to the emission of electromagnetic radiation.
  • the device 10 comprises, from the bottom to the top in FIG.
  • a substrate 14 for example a semiconductor, comprising parallel faces 16 and 18, the face 16 being in contact with the electrode 12 and the face 18 being able to be treated so as to promote the growth of wires in an organized manner, this treatment possibly comprising forming a layer, not shown, on the surface of the substrate 14;
  • yarns of axis ⁇ (three wires being represented), of height H ] _, each wire comprising a lower portion 22 of height 3 ⁇ 4, in contact with the face 18, and an upper portion 24 of height H3;
  • an insulating layer 26 covering the periphery of a portion of each lower portion 22 and covering the substrate 14 between the wires 20;
  • a shell 28 covering each upper portion 24; a second electrode layer 30 covering the shells 28 and the insulating layer 26; and
  • a conductive portion 32 covering the second electrode layer 30 between the wires 20, and optionally extending over a portion of the lower portion 22 of each wire 20, but not extending over the upper portion 24 of each wire 20.
  • Each wire 20 is, at least in part, formed from at least one semiconductor material.
  • the semiconductor material is selected from the group consisting of compounds III-V, compounds II-VI or semiconductors or compounds of group IV.
  • the assembly formed by each wire 20 and the associated shell 28 constitutes a light-emitting diode.
  • the shell 28 comprises in particular an active zone which is the layer from which the majority of the electromagnetic radiation supplied by the light-emitting diode is emitted.
  • the active zone may comprise confinement means such as multiple quantum wells.
  • at least some light-emitting diodes have common electrodes and when a voltage is applied between the electrodes 12 and 30, light radiation is emitted by the active areas of these light-emitting diodes.
  • the LEDs of the optoelectronic device 10 may be distributed according to a set, two sets or more than two sets of kWhlumi ⁇ nescentes diodes. Each set may comprise a few light emitting diodes to several million electro luminescent diodes ⁇ .
  • the conductive portion 32 advantageously makes it possible to reduce the resistance of the electrode layer 30.
  • the conductive portion 32 is reflective and advantageously makes it possible to increase the proportion of the radiation emitted by the light-emitting diodes which escapes from the opto-electronic device 10.
  • FIGS. 2A to 2P are partial and schematic sections of structures obtained at successive stages of an embodiment of a method of manufacturing the optoelectronic device 10 shown in FIG.
  • FIG. 2A shows the structure obtained after having grown the wires 20 on the substrate 14.
  • the substrate 14 may correspond to a one-piece structure or correspond to a layer covering a support made of another material.
  • the substrate 14 is preferably a semiconductor substrate, for example a substrate made of silicon, germanium, silicon carbide, a III-V compound, such as GaN or GaAs, or a ZnO substrate, or a conductive substrate. for example a substrate made of a metal or a metal alloy, in particular copper, titanium, molybdenum and steel.
  • the substrate 14 is a monocrystalline silicon substrate.
  • it is a semiconductor substrate compatible with the manufacturing processes implemented in microelectronics.
  • the substrate 14 may correspond to a multilayer structure of silicon on insulator type, also called SOI (acronym for Silicon On Insulator).
  • the electrode 12 can be made on the side of the face 18 of the substrate 14.
  • the substrate 14 can be heavily doped, weakly doped or undoped.
  • Pretreatment of substrate 14 to promote growth of yarns at preferred locations may be provided.
  • the treatment applied to the substrate to promote the growth of threads may correspond to one of the treatments described in US Pat. No. 7,829,443, FR 2,995,729 or FR 2,997,558.
  • the wires 20 may be, at least in part, formed from semiconductor materials, typically having a III-V compound, for example a III-N compound.
  • group III elements include gallium (Ga), indium (In) or aluminum (Al).
  • III-N compounds are GaN, AlN, InN, InGaN, AlGaN or AlInGaN.
  • Other group V elements may also be used, for example, phosphorus or arsenic. In general, the elements in compound III-V can be combined with different mole fractions.
  • the wires 20 may be, at least in part, formed from semiconductor materials with a compound II-VI.
  • Group II elements include Group IIA elements, including beryllium (Be) and magnesium (Mg) and Group IIB elements, including zinc (Zn), cadmium (Cd) and mercury ( Hg).
  • Group VI elements include elements of the VIA group, including oxygen (O) and tellurium (Te).
  • compounds II-VI are ZnO, ZnMgO, CdZnO, CdZnMgO, CdHgTe, CdTe or HgTe. In general, the elements in II-VI can be combined with different mole fractions.
  • the wires 20 may be, at least in part, formed from semiconductor materials comprising predominantly at least one element of the group IV.
  • group IV semiconductor materials are silicon (Si), carbon (C), germanium (Ge), silicon carbide (SiC) alloys, silicon-germanium (SiGe) alloys or carbide alloys of germanium (GeC).
  • each wire 20 may be between 250 nm and 50 um, preferably between 1 um and 20 um.
  • Each wire 20 may have an elongated semiconductor structure along an axis substantially perpendicular to the face 18.
  • Each wire 20 may have a generally cylindrical shape.
  • the axes of two adjacent yarns may be from 0.5 ⁇ m to 20 ⁇ m and preferably from 3 ⁇ m to 20 ⁇ m.
  • the wires 20 can be regularly distributed, in particular according to a hexagonal or square network.
  • the cross section of the yarns 20 may have different shapes, such as, for example, an oval, circular or polygonal shape, in particular triangular, rectangular, square or hexagonal.
  • an oval, circular or polygonal shape in particular triangular, rectangular, square or hexagonal.
  • cross section corresponding, for example, to the diameter of the disk having the same surface as the cross section of the wire.
  • the average diameter of each yarn may be between 50 nm and 10 ⁇ m, preferably between 200 nm and 10 ⁇ m.
  • the yarn growth process may be a chemical vapor deposition (CVD) method or an organometallic chemical vapor deposition (MOCVD), also known as VOC (Metal Chemical Vapor Deposition).
  • MOCVD Organometallic chemical vapor deposition
  • VOC Metal Chemical Vapor Deposition
  • MOVPE Metal-Organic Vapor Phase Epitaxy
  • MBE molecular beam epitaxy
  • MBBE gas-source MBE
  • MOMBE organometallic MBE
  • PAMBE plasma-assisted MBE
  • ALE Atomic Layer Epitaxy
  • HVPE Hydride Vapor Phase Epitaxy
  • electrochemical processes can also be used, for example, chemical bath deposition (CBD), hydrothermal processes (also known as hydrothermal processes), liquid aerosol pyrolysis or electrodeposition. .
  • the process may comprise injecting into a reactor a precursor of a group III element and a precursor of a group V element.
  • group III precursor elements are the trimethylgallium (TMGa), triethylgallium (TEGa), trimethylindium (TMIn) or trimethylaluminum (TMA1).
  • group V precursors are ammonia (NH3), tertiarybutylphoshine (TBT), arsine (ASH3) or dimethylhydrazine (UDMH).
  • FIG. 2B represents the structure obtained after depositing the insulating layer 26 on all the wires 20 and on the face 18 between the wires.
  • the insulating layer 26 may be a dielectric material, such as silicon oxide (S1O2) f silicon nitride (Si x N y, where x is approximately equal to 3 and y is equal to about 4, e.g., S13N4) , in silicon oxynitride (in particular of the general formula SiO x Ny, for example S12ON2), in hafnium oxide (HfCl4), in aluminum oxide (Al2O3) or in diamond.
  • SiO2O2 silicon oxide
  • Si x N y silicon nitride
  • HfCl4 hafnium oxide
  • Al2O3 aluminum oxide
  • the thickness of the insulating layer 26 is between 5 nm and 1 ⁇ m, preferably between 10 nm and 500 nm, for example equal to about 300 nm.
  • the insulating layer 26 may be deposited by way of example by plasma-enhanced chemical vapor deposition (PECVD), low pressure chemical vapor deposition (LPCVD). -Pressure Chemical Vapor Deposition), chemical vapor deposition under sub-atmospheric pressure (SACVD), CVD, Physical Vapor Deposition (PVD), or Atomic Layer Deposition (ALD).
  • PECVD plasma-enhanced chemical vapor deposition
  • LPCVD low pressure chemical vapor deposition
  • SACVD sub-atmospheric pressure
  • CVD Physical Vapor Deposition
  • ALD Atomic Layer Deposition
  • FIG. 2C shows the structure obtained after depositing an opaque layer 40 on the insulating layer 26.
  • the opaque layer 40 may be made of a metal or a metal alloy, for example aluminum (Al), titanium (Ti) , copper (Cu), an alloy of aluminum and silicon, or tungsten (W).
  • the thickness of the opaque layer 40 may be between 50 nm and 1 ⁇ m, preferably between 100 nm and 200 nm, for example equal to about 150 nm.
  • the opaque layer 40 is, for example, deposited by PVD, CVD or ALD.
  • Figure 2D shows the structure obtained after having deposited a layer 42 of a photoresist on the entire structure.
  • the resin layer 42 is present between the particular son 20.
  • the maximum thickness of the resin layer 42 is greater than the height H] _ of son 20.
  • the maximum thickness of the resin layer 42 is between 250 nm and 50 ⁇ m.
  • Figure 2E shows the structure obtained after a first step of partially etching the resin layer 42 in which only an upper portion of the resin layer 42 is removed.
  • the thickness removed from the resin layer 42 after the first etching step may be a few micrometers.
  • the first etching step is preferably a photolithography step comprising a step of insulating the resin layer 42, for example by exposing the resin layer 42 to ultraviolet radiation, and a step of developing the layer resin in which a portion of the resin layer is removed, for example by liquid etching by contacting the resin with a developer.
  • the photosensitive resin may be a positive photosensitive resin, i.e. the portion of the photosensitive resin exposed to suitable radiation becomes soluble to the developer and the unexposed photosensitive resin portion remains insoluble.
  • Partial insolation and development of the resin in particular by adjustment of the insolation energy and / or the duration of insolation, can then be implemented.
  • the energy of the radiation may be for example between 20 and 100 mW / cm 2 .
  • the duration of insolation is, for example, between a few seconds and a hundred seconds.
  • the photosensitive resin may be a negative photosensitive resin, i.e., the portion of the photosensitive resin exposed to suitable radiation becomes insoluble to the developer and the unexposed photosensitive resin portion remains soluble.
  • a partial development of the resin by adjustment of the development time can be carried out without exposure of the resin or with post-development exposure.
  • the son 20 may be at least partially transparent. The presence of the opaque layer 40 then makes it possible to reduce or even eliminate the guiding of the insolation radiation by the wires 20, which can lead to undesirable overexposure of regions of the resin layer 40 around the wires 20.
  • FIG. 2F represents the structure obtained after a second etching step of the resin layer 42 in which the resin layer 42 is again partially etched, only an upper portion of the resin layer 42 obtained at the end of the previous step being removed.
  • the thickness removed from the resin layer 42 after the second etching step may be from a few hundred nanometers to a few micrometers.
  • the second etching step is preferably an etching step using an oxygen-based plasma.
  • any conventional etching source such as RIE (Reactive Ion Etching) sources and high density plasma sources, in particular any etching source. of the type used for etching organic materials.
  • the excitation power can be between 10 W to 1 kW.
  • the substrate can be maintained at room temperature, for example at 20 ° C.
  • a plasma etching advantageously makes it possible to reach the desired height in a precise and reproducible manner for the resin layer 42.
  • the use of a plasma enables the surfaces to be cleaned. exposed for subsequent steps, including removing unwanted organic residues. This also makes it possible to avoid the parasitic effects which occur during the exposure of a photolithography because of the shape of the wires and the layers present and resulting notably in a narrowing of the resin strips (in English notching). .
  • FIG. 2G represents the structure obtained after a step of etching the portion of the opaque layer 40 covered by the resin layer 42 and a step of etching the portion of the insulating layer 26 which is then no longer covered by the opaque layer 40.
  • the etching of the opaque layer 40 may be a wet etching or dry ( plasma etching).
  • the etching of the insulating layer 26 may be a wet etching or a dry etching (plasma etching). Preferably, these etchings are selective with respect to the resin.
  • Figure 2H shows the structure obtained after a step of removing the remaining resin layer.
  • the removal of the remaining resin layer can be achieved by dipping the structure shown in FIG. 2G in a bath containing a solvent suitable for dissolving the resin layer 42.
  • FIG. 21 represents the structure obtained after an etching step of the opaque layer 40.
  • the etching may be a wet etching or a dry etching (plasma etching) and selective with respect to the wires 20 and with respect to the layer 26.
  • Steps 2J to 2P which will be described are suitable for the formation of the structure shown in Figure 1. In general, the subsequent steps of the process will depend on the intended application.
  • FIG. 2J represents the structure obtained after the following steps:
  • the first electrode 30 for example by
  • MOCVD MOCVD, ALD, PVD, CVD or PECVD;
  • the electrode 30 is adapted to bias the active region of the shell 28 covering each wire 20 and to pass electromagnetic radiation emitted by the light-emitting diodes ⁇ .
  • the material forming the electrode 30 may be a transparent and conductive material such as indium tin oxide (or ITO), oxide zinc doped or not doped with aluminum, or with gallium or boron, or with graphene.
  • the electrode layer 30 has a thickness of between 20 nm and 500 nm, preferably between 100 nm and 200 nm.
  • the conductive layer 44 may correspond to a metal layer, for example aluminum, silver, copper, gold or ruthenium or an alloy of at least two of these compounds.
  • the conductive layer 44 has a thickness between 100 nm and 2000 nm.
  • the layer 44 is reflective.
  • Figure 2K shows the structure obtained after having deposited a layer 46 of a photoresist on the entire structure.
  • the resin layer 46 is in particular present between the wires 20.
  • the maximum thickness of the resin layer 46 is preferably greater than the height of the wires 20 covered with the shells 28, the electrode layer 30 and the conductive layer 44.
  • the maximum thickness of the resin layer 46 is between 250 nm and 50 ⁇ m.
  • the resin layer 46 may have the same composition as the resin layer 42.
  • FIG. 2L represents the structure obtained after a first partial insolation of the resin layer 46 in which only an upper portion of the resin layer 46 is exposed and a second partial insolation of the resin layer 46, in particular by using a blackout screen .
  • the two insolation steps lead to insolating the entire resin layer 46 except for a resin block 48 which extends on the layer 44 between the wires 20 only over part of the height of the wires 20
  • a hatched area 47 represents the upper portion of the resin layer 46 exposed during the first exposure step and is represented by a shaded area 472 of the additional portion of the resin layer 46. exposed during the second stage of insolation.
  • FIG. 2M shows the structure obtained after an etching step which leads to obtaining the resin block 48.
  • Etching is preferably a step of developing the resin layer 46 of a photolithography process.
  • FIG. 2N shows the structure obtained after a second etching step of the resin block 48 in which only an upper portion of the resin block 48 is removed. This step may be carried out by plasma etching as described above in relation to FIG. 2F for the second etching step of the resin layer 42.
  • FIG. 20 represents the structure obtained after a step of etching the portion of the conductive layer 44 not covered by the resin block 48.
  • the conductive portion 32 is thus obtained.
  • the etching of the conductive layer 44 may be a wet etching or a dry etching (plasma etching). Preferably, this etching is selective with respect to the resin and with respect to the layer 30.
  • FIG. 2P represents the structure obtained after a step of removing the resin block 48.

Landscapes

  • Led Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un dispositif électronique (10) comprenant un substrat (14) et des microfils ou nanofils (20) reposant sur le substrat, le procédé comprenant les étapes successives consistant à recouvrir les fils d'une couche isolante (26), à recouvrir la couche isolante d'une couche opaque, à déposer une première couche de résine photosensible s 'étendant sur le substrat entre les fils, à graver la première couche de résine photosensible sur une première épaisseur par photolithographie, à graver la première couche de résine photosensible restante après l'étape précédente sur une deuxième épaisseur par gravure au plasma, à graver la partie de la couche opaque non recouverte de la première couche de résine photosensible restante après l'étape précédente, à graver la partie de la couche isolante non recouverte de la couche opaque, à retirer la première couche de résine photosensible restante après l'étape précédente, et à retirer la couche opaque.

Description

PROCEDE DE FABRICATION DE NANOFILS OU DE MICROFILS
SEMICONDUCTEURS A PIEDS ISOLES
La présente demande de brevet revendique la priorité de la demande de brevet français FR14/63372 qui sera considérée comme faisant partie intégrante de la présente description.
Domaine
La présente invention concerne de façon générale les procédés de fabrication de dispositifs électroniques comprenant des microfils ou nanofils en matériau semiconducteur.
Exposé de l'art antérieur
Les microfils ou les nanofils comprenant un matériau semiconducteur permettent notamment la fabrication de dispositifs optoélectriques . Par dispositifs optoélectroniques, on entend des dispositifs adaptés à effectuer la conversion d'un signal électrique en un rayonnement électromagnétique ou inversement, et notamment des dispositifs dédiés à la détection, la mesure ou l'émission d'un rayonnement électromagnétique ou des dispositifs dédiés à des applications photovoltaïques .
Pour certaines structures dans lesquelles les nanofils ou microfils sont formés sur un support, il est nécessaire de recouvrir d'une couche isolante la portion inférieure de chaque nanofil ou microfil ainsi que le support entre les nanofils ou microfils, la portion supérieure de chaque nanofil ou microfil n'étant pas recouverte par cette couche isolante. Il peut toutefois être difficile de réaliser une isolation uniforme des pieds d'un ensemble de nanofils ou microfils, en particulier d'isoler la portion inférieure de chaque nanofil ou microfil d'une hauteur qui soit sensiblement la même pour tous les microfils et nanofils .
Résumé
Ainsi, un objet d'un mode de réalisation est de pallier au moins en partie les inconvénients des procédés de fabrication des dispositifs électroniques à microfils ou nanofils décrits précédemment .
Un autre objet d'un mode de réalisation est que les hauteurs d'isolation des portions inférieures de nanofils ou microfils d'un ensemble de nanofils ou microfils soient sensiblement égales.
Un autre objet d'un mode de réalisation est que le dispositif électronique puisse être formé à une échelle industrielle et à bas coût.
Ainsi, un mode de réalisation prévoit un procédé de fabrication d'un dispositif électronique comprenant un substrat et des microfils ou nanofils reposant sur le substrat, le procédé comprenant les étapes successives suivantes :
a) recouvrir les microfils ou nanofils d'une couche isolante ;
b) recouvrir la couche isolante d'une couche opaque ; c) déposer une première couche de résine photosensible s 'étendant sur le substrat entre les fils ;
d) graver la première couche de résine photosensible sur une première épaisseur par photolithographie ;
e) graver la première couche de résine photosensible restante après l'étape d) sur une deuxième épaisseur par gravure au plasma ;
f) graver la partie de la couche opaque non recouverte de la première couche de résine photosensible restante après l'étape e) ; g) graver la partie de la couche isolante non recouverte de la couche opaque ;
h) retirer la première couche de résine photosensible restante après l'étape e) ; et
i) retirer la couche opaque.
Selon un mode de réalisation, la hauteur des microfils ou nanofils est comprise entre 250 nm et 50 um.
Selon un mode de réalisation, l'épaisseur maximale de la première couche de résine photosensible à l'étape c) est supérieure à la hauteur des microfils ou nanofils.
Selon un mode de réalisation, l'épaisseur de la couche isolante est comprise entre 5 nm et 1 um.
Selon un mode de réalisation, la gravure au plasma est une gravure au plasma d'oxygène.
Selon un mode de réalisation, la couche opaque est en un métal ou en un alliage métallique.
Selon un mode de réalisation, l'épaisseur de la couche opaque est comprise entre 5 nm et 1 um.
Selon un mode de réalisation, le procédé comprend, en outre, les étapes successives suivantes après l'étape i) :
j) former une coque sur la portion de chaque microfil ou nanofil non recouverte de la couche isolante, la coque comprenant une région active adaptée à capter ou à émettre la majorité du rayonnement fourni ou capté par le dispositif électronique ;
k) former une couche d'électrode sur les coques et sur la couche isolante ;
1) recouvrir la couche d'électrode d'une couche conductrice ;
m) déposer une deuxième couche de résine photosensible s 'étendant sur la couche conductrice entre les fils ;
n) délimiter dans la deuxième couche de résine, par photolithographie, un bloc de résine s 'étendant entre les microfils ou nanofils ; o) graver le bloc de résine sur une troisième épaisseur par gravure au plasma ;
p) graver la partie de la deuxième couche conductrice et réfléchissante non recouverte du bloc de résine photosensible restant après l'étape o) ; et
q) retirer la deuxième couche de résine photosensible restante après l'étape o) .
Selon un mode de réalisation, l'étape n) comprend les étapes suivantes :
r) insoler partiellement la deuxième couche de résine photosensible sur une quatrième épaisseur ;
s) insoler des portions de la deuxième couche de résine photosensible sur toute son épaisseur en utilisant un écran occultant ; et
t) graver les portions de la deuxième couche de résine photosensible insolées aux étapes r) et s) .
Selon un mode de réalisation, la couche conductrice est réfléchissante .
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 est une coupe, partielle et schématique, d'un mode de réalisation d'un dispositif optoélectronique à microfils ou nanofils ; et
les figures 2A à 2P sont des coupes, partielles et schématiques, des structures obtenues à des étapes successives d'un mode de réalisation selon l'invention d'un procédé de fabrication du dispositif optoélectronique de la figure 1.
Description détaillée
Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits électroniques, les diverses figures ne sont pas tracées à l'échelle. En outre, seuls les éléments utiles à la compréhension de la présente description ont été représentés et sont décrits. En particulier, les moyens de polarisation et de commande du dispositif optoélectronique sont bien connus et ne sont pas décrits. Dans la suite de la description, sauf indication contraire, les termes "sensiblement", "environ" et "de l'ordre de" signifient "à 10 % près", de préférence à 5 % près.
La présente demande concerne notamment des dispositifs électroniques à structure tridimensionnelle comprenant des éléments tridimensionnels, par exemple des microfils, des nanofils, des éléments coniques ou des éléments tronconiques . En particulier, un élément conique ou tronconique peut être un élément conique ou tronconique de révolution ou un élément conique ou tronconique pyramidal. Dans la suite de la description, des modes de réalisation sont notamment décrits pour des dispositifs électroniques à structure tridimensionnelle à microfils ou à nanofils. Toutefois, ces modes de réalisation peuvent être mis en oeuvre pour des éléments tridimensionnels autres que des microfils ou des nanofils, par exemple des éléments tridimensionnels coniques ou tronconiques.
Le terme "microfil", "nanofil", "élément conique" ou "élément tronconique" désigne une structure tridimensionnelle de forme allongée selon une direction privilégiée dont au moins deux dimensions, appelées dimensions mineures, sont comprises entre 5 nm et 2,5 um, de préférence entre 50 nm et 2,5 um, la troisième dimension, appelée dimension majeure, étant supérieure ou égale à 1 fois, de préférence supérieure ou égale à 5 fois et encore plus préférentiellement supérieure ou égale à 10 fois, la plus grande des dimensions mineures. Dans certains modes de réalisation, les dimensions mineures peuvent être inférieures ou égales à environ
1 um, de préférence comprises entre 100 nm et 1 um, plus préférentiellement entre 100 nm et 800 nm. Dans certains modes de réalisation, la hauteur de chaque microfil ou nanofil peut être supérieure ou égale à 500 nm, de préférence comprise entre 1 um et 50 um. Dans la suite de la description, on utilise le terme "fil" pour signifier "microfil ou nanofil". De préférence, la ligne moyenne du fil qui passe par les barycentres des sections droites, dans des plans perpendiculaires à la direction privilégiée du fil, est sensiblement rectiligne et est appelée par la suite "axe" du fil.
Dans la suite de la description, des modes de réalisation vont être décrits dans le cas d'un dispositif optoélectronique à diodes électroluminescentes. Toutefois, il est clair que ces modes de réalisation peuvent concerner d'autres applications, notamment des dispositifs dédiés à la détection ou la mesure d'un rayonnement électromagnétique ou des dispositifs dédiés aux applications photovoltaïques .
La figure 1 est une coupe, partielle et schématique, d'un dispositif optoélectronique 10 réalisé à partir de fils tels que décrits précédemment et adapté à l'émission d'un rayonnement électromagnétique .
Le dispositif 10 comprend, du bas vers le haut en figure 1 :
une première électrode de polarisation 12 ;
un substrat 14, par exemple semiconducteur, comprenant des faces parallèles 16 et 18, la face 16 étant au contact de l'électrode 12 et la face 18 pouvant être traitée de façon à favoriser la croissance de fils de façon organisée, ce traitement pouvant comprendre la formation d'une couche, non représentée, en surface du substrat 14 ;
des fils 20 d'axe Δ (trois fils étant représentés), de hauteur H]_, chaque fil comprenant une portion inférieure 22 de hauteur ¾, en contact avec la face 18, et une portion supérieure 24 de hauteur H3 ;
une couche isolante 26 recouvrant la périphérie d'une partie de chaque portion inférieure 22 et recouvrant le substrat 14 entre les fils 20 ;
une coque 28 recouvrant chaque portion supérieure 24 ; une couche de seconde électrode 30 recouvrant les coques 28 et la couche isolante 26 ; et
une portion conductrice 32 recouvrant la couche de seconde électrode 30 entre les fils 20, et s 'étendant éventuellement sur une partie de la portion inférieure 22 de chaque fil 20, mais ne s 'étendant pas sur la portion supérieure 24 de chaque fil 20.
Chaque fil 20 est, au moins en partie, formés à partir d'au moins un matériau semiconducteur. Selon un mode de réalisation, le matériau semiconducteur est choisi parmi le groupe comprenant les composés III-V, les composés II-VI ou les semiconducteurs ou composés du groupe IV.
L'ensemble formé par chaque fil 20 et la coque 28 associée constitue une diode électroluminescente. La coque 28 comprend notamment une zone active qui est la couche depuis laquelle est émise la majorité du rayonnement électromagnétique fourni par la diode électroluminescente. Selon un exemple, la zone active peut comporter des moyens de confinement tels que des puits quantiques multiples. Dans le présent mode de réalisation, au moins certaines diodes électroluminescentes sont à électrodes communes et lorsqu'une tension est appliquée entre les électrodes 12 et 30, un rayonnement lumineux est émis par les zones actives de ces diodes électroluminescentes.
Les diodes électroluminescentes du dispositif optoélectronique 10 peuvent être réparties selon un ensemble, deux ensembles ou plus de deux ensembles de diodes électrolumi¬ nescentes. Chaque ensemble peut comprendre de quelques diodes électroluminescentes à plusieurs millions de diodes électro¬ luminescentes .
Dans le présent mode de réalisation, la couche isolante
26 permet de délimiter la coque 28 pour chaque fil 20 et fournit une isolation électrique entre la couche d'électrode 30 et le substrat 14.
Dans le présent mode de réalisation, la portion conductrice 32 permet, de façon avantageuse, de diminuer la résistance de la couche d'électrode 30. De préférence, la portion conductrice 32 est réfléchissante et permet, de façon avantageuse, d'augmenter la proportion du rayonnement émis par les diodes électroluminescentes qui s'échappe du dispositif opto- électronique 10.
Les figures 2A à 2P sont des coupes, partielles et schématiques, des structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication du dispositif optoélectronique 10 représenté en figure 1.
La figure 2A représente la structure obtenue après avoir fait croître les fils 20 sur le substrat 14.
Le substrat 14 peut correspondre à une structure monobloc ou correspondre à une couche recouvrant un support constitué d'un autre matériau. Le substrat 14 est de préférence un substrat semiconducteur, par exemple un substrat en silicium, en germanium, en carbure de silicium, en un composé III-V, tel que du GaN ou du GaAs, ou un substrat en ZnO, ou un substrat conducteur, par exemple un substrat en un métal ou un alliage métallique, notamment le cuivre, le titane, le molybdène et l'acier. De préférence, le substrat 14 est un substrat de silicium monocristallin. De préférence, il s'agit d'un substrat semiconducteur compatible avec les procédés de fabrication mis en oeuvre en microélectronique. Le substrat 14 peut correspondre à une structure multicouches de type silicium sur isolant, également appelée SOI (acronyme anglais pour Silicon On Insulator) . Dans ce cas, l'électrode 12 peut être réalisée du côté de la face 18 du substrat 14. Le substrat 14 peut être fortement dopé, faiblement dopé ou non dopé .
Un traitement préalable du substrat 14 pour favoriser la croissance de fils 20 à des emplacements privilégiés peut être prévu. Le traitement appliqué au substrat pour favoriser la croissance de fils peut correspondre à l'un des traitements décrits dans les documents US 7 829 443, FR 2 995 729 ou FR 2 997 558. Les fils 20 peuvent être, au moins en partie, formés à partir de matériaux semiconducteurs comportant ma oritairement un composé III-V, par exemple un composé III-N. Des exemples d'éléments du groupe III comprennent le gallium (Ga) , l'indium (In) ou l'aluminium (Al) . Des exemples de composés III-N sont GaN, AIN, InN, InGaN, AlGaN ou AlInGaN. D'autres éléments du groupe V peuvent également être utilisés, par exemple, le phosphore ou l'arsenic. De façon générale, les éléments dans le composé III-V peuvent être combinés avec différentes fractions molaires.
Les fils 20 peuvent être, au moins en partie, formés à partir de matériaux semiconducteurs comportant ma oritairement un composé II-VI. Des exemples d'éléments du groupe II comprennent des éléments du groupe IIA, notamment le béryllium (Be) et le magnésium (Mg) et des éléments du groupe IIB, notamment le zinc (Zn) , le cadmium (Cd) et le mercure (Hg) . Des exemples d'éléments du groupe VI comprennent des éléments du groupe VIA, notamment l'oxygène (0) et le tellure (Te) . Des exemples de composés II-VI sont ZnO, ZnMgO, CdZnO, CdZnMgO, CdHgTe, CdTe ou HgTe. De façon générale, les éléments dans le composé II-VI peuvent être combinés avec différentes fractions molaires.
Les fils 20 peuvent être, au moins en partie, formés à partir de matériaux semiconducteurs comportant majoritairement au moins un élément du groupe IV. Des exemples de matériaux semiconducteurs du groupe IV sont le silicium (Si) , le carbone (C) , le germanium (Ge) , les alliages de carbure de silicium (SiC) , les alliages silicium-germanium (SiGe) ou les alliages de carbure de germanium (GeC) .
La hauteur H]_ de chaque fil 20 peut être comprise entre 250 nm et 50 um, de préférence entre 1 um et 20 um. Chaque fil 20 peut avoir une structure semiconductrice allongée selon un axe sensiblement perpendiculaire à la face 18. Chaque fil 20 peut avoir une forme générale cylindrique. Les axes de deux fils 20 adjacents peuvent être distants de 0, 5 um à 20 um et de préférence de 3 um à 20 um. A titre d'exemple, les fils 20 peuvent être régulièrement répartis, notamment selon un réseau hexagonal ou carré .
La section droite des fils 20 peut avoir différentes formes, telles que, par exemple, une forme ovale, circulaire ou polygonale, notamment triangulaire, rectangulaire, carrée ou hexagonale. Ainsi, on comprend que, quand on mentionne ici le "diamètre" dans une section droite d'un fil ou d'une couche déposée sur ce fil, il s'agit d'une grandeur associée à la surface de la structure visée dans cette section droite, correspondant, par exemple, au diamètre du disque ayant la même surface que la section droite du fil. Le diamètre moyen de chaque fil 20 peut être compris entre 50 nm et 10 um, de préférence entre 200 nm et 10 um.
Le procédé de croissance des fils peut être un procédé du type dépôt chimique en phase vapeur (CVD, sigle anglais pour Chemical Vapor Déposition) ou dépôt chimique en phase vapeur organométallique (MOCVD, acronyme anglais pour Metal-Organic Chemical Vapor Déposition), également connu sous le nom d'épitaxie organométallique en phase vapeur (ou MOVPE, acronyme anglais pour Metal-Organic Vapor Phase Epitaxy) . Toutefois, des procédés tels que l'épitaxie par jets moléculaires (MBE, acronyme anglais pour Molecular-Beam Epitaxy) , la MBE à source de gaz (GSMBE) , la MBE organométallique (MOMBE) , la MBE assistée par plasma (PAMBE) , l'épitaxie par couche atomique (ALE, acronyme anglais pour Atomic Layer Epitaxy) ou l'épitaxie en phase vapeur aux hydrures (HVPE, acronyme anglais pour Hydride Vapor Phase Epitaxy) peuvent être utilisés. De plus, des procédés électrochimiques peuvent également être utilisés, par exemple, le dépôt en bain chimique (CBD, sigle anglais pour Chemical Bath Déposition) , les procédés hydrothermiques (également appelés procédés hydrothermaux) , la pyrolise d'aérosol liquide ou l' électrodépôt .
A titre d'exemple, le procédé peut comprendre l'injection dans un réacteur d'un précurseur d'un élément du groupe III et d'un précurseur d'un élément du groupe V. Des exemples de précurseurs d'éléments du groupe III sont le triméthylgallium (TMGa) , le triéthylgallium (TEGa) , le triméthylindium (TMIn) ou le triméthylaluminium (TMA1) . Des exemples de précurseurs d'éléments du groupe V sont l'ammoniac (NH3) , le tertiarybutylphoshine (TBT) , l'arsine (ASH3) ou le diméthylhydrazine (UDMH) .
La figure 2B représente la structure obtenue après avoir déposé la couche isolante 26 sur la totalité des fils 20 et sur la face 18 entre les fils. La couche isolante 26 peut être en un matériau diélectrique, par exemple en oxyde de silicium (S1O2) f en nitrure de silicium (SixNy, où x est environ égal à 3 et y est environ égal à 4, par exemple du S13N4), en oxynitrure de silicium (notamment de formule générale SiOxNy, par exemple du S12ON2), en oxyde d'hafnium (HfC^) , en oxyde d'aluminium (AI2O3) ou en diamant. A titre d'exemple, l'épaisseur de la couche isolante 26 est comprise entre 5 nm et 1 um, de préférence entre 10 nm et 500 nm, par exemple égale à environ 300 nm. La couche isolante 26 peut être déposée à titre d' exemple par dépôt chimique en phase vapeur assisté par plasma (PECVD, sigle anglais pour Plasma- Enhanced Chemical Vapor Déposition) , dépôt chimique en phase vapeur à basse pression (LPCVD, sigle anglais pour Low-Pressure Chemical Vapor Déposition) , dépôt chimique en phase vapeur à pression sous-atmosphérique (SACVD, sigle anglais pour Sub- Atmospheric Chemical Vapor Déposition) , CVD, dépôt physique en phase vapeur (PVD, sigle anglais pour Physical Vapor Déposition) , ou dépôt de couche atomique (ALD, sigle anglais pour Atomic Layer Déposition) .
La figure 2C représente la structure obtenue après avoir déposé une couche opaque 40 sur la couche isolante 26. La couche opaque 40 peut être en un métal ou en un alliage métallique, par exemple de l'aluminium (Al), du titane (Ti) , du cuivre (Cu) , un alliage d'aluminium et de silicium, ou du tungstène (W) . L'épaisseur de la couche opaque 40 peut être comprise entre 50 nm et 1 um, de préférence entre 100 nm et 200 nm, par exemple égale à environ 150 nm. La couche opaque 40 est, à titre d'exemple, déposée par PVD, CVD ou ALD. La figure 2D représente la structure obtenue après avoir déposé une couche 42 d'une résine photosensible sur l'ensemble de la structure. La couche de résine 42 est notamment présente entre les fils 20. L'épaisseur maximale de la couche de résine 42 est supérieure à la hauteur H]_ des fils 20. L'épaisseur maximale de la couche de résine 42 est comprise entre 250 nm et 50 um.
La figure 2E représente la structure obtenue après une première étape de gravure partielle de la couche de résine 42 dans laquelle seule une portion supérieure de la couche de résine 42 est retirée. L'épaisseur retirée de la couche de résine 42 après la première étape de gravure peut être de quelques micromètres . La première étape de gravure est, de préférence, une étape de photolithographie comprenant une étape d'insolation de la couche de résine 42, par exemple par exposition de la couche de résine 42 à un rayonnement ultraviolet, et une étape de développement de la couche de résine dans laquelle une partie de la couche de résine est retirée, par exemple par gravure par voie liquide en mettant la résine au contact d'un révélateur. La résine photosensible peut être une résine photosensible positive, c'est- à-dire que la partie de la résine photosensible exposée à un rayonnement adapté devient soluble au révélateur et la partie de résine photosensible non exposée reste insoluble. Une insolation et un développement partiels de la résine, notamment par ajustement de l'énergie d'insolation et/ou de la durée d'insolation, peuvent alors être mis en oeuvre. L'énergie du rayonnement peut être comprise par exemple entre 20 et 100 mW/cm2. La durée d'insolation est, par exemple, comprise entre quelques secondes et une centaine de secondes. La résine photosensible peut être une résine photosensible négative, c'est-à-dire que la partie de la résine photosensible exposée à un rayonnement adapté devient insoluble au révélateur et la partie de résine photosensible non exposée reste soluble. Dans ce cas, un développement partiel de la résine par ajustement de la durée de développement peut être mis en oeuvre sans exposition de la résine ou avec une exposition post-développement. Selon un mode de réalisation, les fils 20 peuvent être au moins en partie transparents. La présence de la couche opaque 40 permet alors de réduire, voire de supprimer, le guidage du rayonnement d'insolation par les fils 20, ce qui peut entraîner une surexposition indésirable de régions de la couche de résine 40 autour des fils 20.
La figure 2F représente la structure obtenue après une deuxième étape de gravure de la couche de résine 42 dans laquelle la couche de résine 42 est à nouveau gravée de façon partielle, seule une portion supérieure de la couche de résine 42 obtenue à l'issue de l'étape précédente étant retirée. L'épaisseur retirée de la couche de résine 42 après la deuxième étape de gravure peut être de quelques centaines de nanomètres à quelques micromètres. La deuxième étape de gravure est, de préférence, une étape de gravure utilisant un plasma à base d'oxygène.
Selon un mode de réalisation, il peut être utilisé pour le procédé de gravure au plasma selon l'invention toute source de gravure classique telle que des sources RIE (sigle anglais pour Reactive Ion Etching) et plasma haute densité, en particulier toute source de gravure du type utilisé pour la gravure des matériaux organiques. La puissance d'excitation peut être comprise entre 10 W à 1 kW. Le substrat peut être maintenu à la température ambiante, par exemple à 20 °C.
L'utilisation d'une gravure au plasma permet, de façon avantageuse, d'atteindre la hauteur souhaitée, de façon précise et reproductible, pour la couche de résine 42. En outre, l'utilisation d'un plasma permet de nettoyer les surfaces exposées pour les étapes ultérieures, notamment en retirant les résidus organiques indésirables. Cela permet, en outre, d'éviter les effets parasites qui se produisent au cours de l'exposition d'une photolithographie en raison de la forme des fils et des couches présentes et entraînant notamment un rétrécissement des bandes de résine (en anglais notching) .
La figure 2G représente la structure obtenue après une étape de gravure de la portion de la couche opaque 40 non recouverte par la couche de résine 42 et une étape de gravure de la portion de la couche isolante 26 qui n'est alors plus recouverte par la couche opaque 40. La gravure de la couche opaque 40 peut être une gravure par voie humide ou sèche (gravure au plasma) . La gravure de la couche isolante 26 peut être une gravure par voie humide ou sèche (gravure au plasma) . De préférence, ces gravures sont sélectives par rapport à la résine.
La figure 2H représente la structure obtenue après une étape de retrait de la couche de résine restante. Le retrait de la couche de résine restante peut être réalisé par le trempage de la structure représentée en figure 2G dans un bain contenant un solvant adapté à dissoudre la couche de résine 42.
La figure 21 représente la structure obtenue après une étape de gravure de la couche opaque 40. La gravure peut être une gravure par voie humide ou sèche (gravure au plasma) et sélective par rapport aux fils 20 et par rapport à la couche 26.
Les étapes 2J à 2P qui vont être décrites sont adaptées pour la formation de la structure représentée en figure 1. De façon générale, les étapes ultérieures du procédé vont dépendre de l'application envisagée.
La figure 2J représente la structure obtenue après les étapes suivantes :
formation de la coque 28 pour chaque fil 20, par exemple par MOCVD ;
formation de la première électrode 30 par exemple par
MOCVD, ALD, PVD, CVD ou PECVD ; et
formation d'une couche conductrice 44 recouvrant la première électrode 30, par exemple par PVD, ALD, CVD ou évaporation sous vide.
L'électrode 30 est adaptée à polariser la zone active de la coque 28 recouvrant chaque fil 20 et à laisser passer le rayonnement électromagnétique émis par les diodes électro¬ luminescentes. Le matériau formant l'électrode 30 peut être un matériau transparent et conducteur tel que de l'oxyde d'indium- étain (ou ITO, acronyme anglais pour Indium Tin Oxide) , de l'oxyde de zinc dopé ou non à l'aluminium, ou au gallium ou au bore, ou du graphène. A titre d'exemple, la couche d'électrode 30 a une épaisseur comprise entre 20 nm et 500 nm, de préférence entre 100 nm et 200 nm.
La couche conductrice 44 peut correspondre à une couche métallique, par exemple en aluminium, en argent, en cuivre, en or ou en ruthénium ou en un alliage d'au moins deux de ces composés. A titre d'exemple, la couche conductrice 44 a une épaisseur comprise entre 100 nm et 2000 nm. De préférence, la couche 44 est réfléchissante.
La figure 2K représente la structure obtenue après avoir déposé une couche 46 d'une résine photosensible sur l'ensemble de la structure. La couche de résine 46 est notamment présente entre les fils 20. L'épaisseur maximale de la couche de résine 46 est, de préférence, supérieure à la hauteur des fils 20 recouverts des coques 28, de la couche d'électrode 30 et de la couche conductrice 44. L'épaisseur maximale de la couche de résine 46 est comprise entre 250 nm et 50 um. La couche de résine 46 peut avoir la même composition que la couche de résine 42.
La figure 2L représente la structure obtenue après une première insolation partielle de la couche de résine 46 dans laquelle seule une portion supérieure de la couche de résine 46 est exposée et une deuxième insolation partielle de la couche de résine 46, notamment en utilisant un écran occultant. Les deux étapes d'insolation conduisent à insoler la totalité de la couche de résine 46 à l'exception d'un bloc de résine 48 qui s'étend sur la couche 44 entre les fils 20 seulement sur une partie de la hauteur des fils 20. En figure 2L, on a représenté par une zone hachurée 47]_ la portion supérieure de la couche de résine 46 exposée lors de la première étape d'insolation et on a représenté par une zone hachurée 472 portion supplémentaire de la couche de résine 46 exposée lors de la deuxième étape d'insolation.
La figure 2M représente la structure obtenue après une étape de gravure qui conduit à l'obtention du bloc de résine 48. La gravure est, de préférence, une étape de développement de la couche de résine 46 d'un procédé de photolithographie.
La figure 2N représente la structure obtenue après une deuxième étape de gravure du bloc de résine 48 dans laquelle seule une portion supérieure du bloc de résine 48 est retirée. Cette étape peut être réalisée par une gravure au plasma comme cela a été décrit précédemment en relation avec la figure 2F pour la deuxième étape de gravure de la couche de résine 42.
La figure 20 représente la structure obtenue après une étape de gravure de la portion de la couche conductrice 44 non recouverte par le bloc de résine 48. La portion conductrice 32 est ainsi obtenue. La gravure de la couche conductrice 44 peut être une gravure par voie humide ou sèche (gravure au plasma) . De préférence, cette gravure est sélective par rapport à la résine et par rapport à la couche 30.
La figure 2P représente la structure obtenue après une étape de retrait du bloc de résine 48.

Claims

REVENDICATIONS
1. Procédé de fabrication d'un dispositif électronique (10) comprenant un substrat (14) et des microfils ou nanofils (20) reposant sur le substrat, le procédé comprenant les étapes successives suivantes :
a) recouvrir les microfils ou nanofils d'une couche isolante (26) ;
b) recouvrir la couche isolante d'une couche opaque
(40) ;
c) déposer une première couche de résine photosensible (42) s 'étendant sur le substrat entre les fils ;
d) graver la première couche de résine photosensible sur une première épaisseur par photolithographie ;
e) graver la première couche de résine photosensible restante après l'étape d) sur une deuxième épaisseur par gravure au plasma ;
f) graver la partie de la couche opaque non recouverte de la première couche de résine photosensible restante après l'étape e) ;
g) graver la partie de la couche isolante non recouverte de la couche opaque ;
h) retirer la première couche de résine photosensible restante après l'étape e) ; et
i) retirer la couche opaque.
2. Procédé selon la revendication 1, dans lequel la hauteur des microfils ou nanofils (20) est comprise entre 250 nm et 50 um.
3. Procédé selon la revendication 1 ou 2, dans lequel l'épaisseur maximale de la première couche de résine photosensible (42) à l'étape c) est supérieure à la hauteur des microfils ou nanofils (20) .
4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel l'épaisseur de la couche isolante (26) est comprise entre 5 nm et 1 um.
5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel la gravure au plasma est une gravure au plasma dOxygène .
6. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel la couche opaque (40) est en un métal ou en un alliage métallique.
7. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel l'épaisseur de la couche opaque (40) est comprise entre 5 nm et 1 um.
8. Procédé selon l'une quelconque des revendications 1 à 7, comprenant, en outre, les étapes successives suivantes après l'étape i) :
j) former une coque (28) sur la portion de chaque microfil ou nanofil (20) non recouverte de la couche isolante (26) , la coque comprenant une région active adaptée à capter ou à émettre la majorité du rayonnement fourni ou capté par le dispositif électronique ;
k) former une couche d'électrode (30) sur les coques et sur la couche isolante ;
1) recouvrir la couche d'électrode d'une couche conductrice (44) ;
m) déposer une deuxième couche de résine photosensible (46) s 'étendant sur la couche conductrice entre les fils ;
n) délimiter dans la deuxième couche de résine, par photolithographie, un bloc de résine (48) s 'étendant entre les microfils ou nanofils (20) ;
o) graver le bloc de résine sur une troisième épaisseur par gravure au plasma ;
p) graver la partie de la deuxième couche conductrice et réfléchissante non recouverte du bloc de résine photosensible restant après l'étape o) ; et
q) retirer la deuxième couche de résine photosensible restante après l'étape o) .
9. Procédé selon la revendication 8, dans lequel l'étape n) comprend les étapes suivantes : r) insoler partiellement la deuxième couche de résine photosensible (46) sur une quatrième épaisseur ;
s) insoler des portions de la deuxième couche de résine photosensible sur toute son épaisseur en utilisant un écran occultant ; et
t) graver les portions de la deuxième couche de résine photosensible insolées aux étapes r) et s) .
10. Procédé selon la revendication 8 ou 9, dans lequel la couche conductrice (44) est réfléchissante.
PCT/FR2015/053758 2014-12-29 2015-12-24 Procédé de fabrication de nanofils ou de microfils semiconducteurs a pieds isoles Ceased WO2016108023A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/538,148 US9954141B2 (en) 2014-12-29 2015-12-24 Process for fabricating semiconductor nanowires or microwires having insulated roots
KR1020177019191A KR102414850B1 (ko) 2014-12-29 2015-12-24 절연된 하부를 가지는 반도체 나노와이어 또는 마이크로와이어의 제조방법
EP15823722.2A EP3241246B1 (fr) 2014-12-29 2015-12-24 Procédé de fabrication de nanofils ou de microfils semiconducteurs à pieds isolés

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1463372 2014-12-29
FR1463372A FR3031242B1 (fr) 2014-12-29 2014-12-29 Procede de fabrication de nanofils ou de microfils semiconducteurs a pieds isoles

Publications (1)

Publication Number Publication Date
WO2016108023A1 true WO2016108023A1 (fr) 2016-07-07

Family

ID=52779830

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2015/053758 Ceased WO2016108023A1 (fr) 2014-12-29 2015-12-24 Procédé de fabrication de nanofils ou de microfils semiconducteurs a pieds isoles

Country Status (5)

Country Link
US (1) US9954141B2 (fr)
EP (1) EP3241246B1 (fr)
KR (1) KR102414850B1 (fr)
FR (1) FR3031242B1 (fr)
WO (1) WO2016108023A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019002720A1 (fr) 2017-06-30 2019-01-03 Aledia Dispositif optoelectronique
WO2019129978A1 (fr) 2017-12-27 2019-07-04 Aledia Dispositif optoelectronique a matrice de diodes tridimensionnelles

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015104144A1 (de) * 2015-03-19 2016-09-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
FR3093861B1 (fr) * 2019-03-12 2021-09-17 Commissariat Energie Atomique Procédé d’enrobage de puces
FR3124024A1 (fr) * 2021-06-11 2022-12-16 Aledia Procédé de fabrication d’un dispositif optoélectronique
FR3137498B1 (fr) 2022-06-30 2025-03-28 Aledia Dispositif optoélectronique et procédé de fabrication d’un tel dispositif

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1463372A (fr) 1965-01-11 1966-12-23 Moteur à combustion interne à piston rotatif
US7829443B2 (en) 2007-01-12 2010-11-09 Qunano Ab Nitride nanowires and method of producing such
FR2995729A1 (fr) 2012-09-18 2014-03-21 Aledia Dispositif opto-electrique a microfils ou nanofils semiconducteurs et son procede de fabrication
WO2014064395A1 (fr) * 2012-10-26 2014-05-01 Aledia Dispositif optoelectronique et son procede de fabrication
WO2014064276A1 (fr) * 2012-10-26 2014-05-01 Aledia Dispositif optoélectronique et son procédé de fabrication
WO2014196920A1 (fr) * 2013-06-05 2014-12-11 Sol Voltaics Ab Structure de cellule solaire et son procédé de fabrication

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846514B1 (ko) 2007-02-05 2008-07-17 삼성전자주식회사 수직 구조물 상에 증착된 박막의 선택적 식각방법 및동방법을 이용한 메모리 소자의 제조방법
WO2010062644A2 (fr) 2008-10-28 2010-06-03 The Regents Of The University Of California Nanofils verticaux des groupes iii à v sur du si, hétérostructures, matrices flexibles et fabrication
US9500519B2 (en) * 2012-12-03 2016-11-22 Yale University Superconducting single photon detector
US9773669B2 (en) * 2014-09-11 2017-09-26 Ramot At Tel-Aviv University Ltd. Method of fabricating a nanoribbon and applications thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1463372A (fr) 1965-01-11 1966-12-23 Moteur à combustion interne à piston rotatif
US7829443B2 (en) 2007-01-12 2010-11-09 Qunano Ab Nitride nanowires and method of producing such
FR2995729A1 (fr) 2012-09-18 2014-03-21 Aledia Dispositif opto-electrique a microfils ou nanofils semiconducteurs et son procede de fabrication
WO2014064395A1 (fr) * 2012-10-26 2014-05-01 Aledia Dispositif optoelectronique et son procede de fabrication
WO2014064276A1 (fr) * 2012-10-26 2014-05-01 Aledia Dispositif optoélectronique et son procédé de fabrication
FR2997558A1 (fr) 2012-10-26 2014-05-02 Aledia Dispositif opto-electrique et son procede de fabrication
WO2014196920A1 (fr) * 2013-06-05 2014-12-11 Sol Voltaics Ab Structure de cellule solaire et son procédé de fabrication

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019002720A1 (fr) 2017-06-30 2019-01-03 Aledia Dispositif optoelectronique
WO2019129978A1 (fr) 2017-12-27 2019-07-04 Aledia Dispositif optoelectronique a matrice de diodes tridimensionnelles
US11362137B2 (en) 2017-12-27 2022-06-14 Aledia Optoelectronic device comprising a matrix of three-dimensional diodes

Also Published As

Publication number Publication date
US20180019376A1 (en) 2018-01-18
US9954141B2 (en) 2018-04-24
EP3241246A1 (fr) 2017-11-08
KR102414850B1 (ko) 2022-06-29
KR20170101242A (ko) 2017-09-05
FR3031242A1 (fr) 2016-07-01
FR3031242B1 (fr) 2016-12-30
EP3241246B1 (fr) 2018-10-31

Similar Documents

Publication Publication Date Title
EP2911974B1 (fr) Dispositif optoélectronique et son procédé de fabrication
EP3053195B1 (fr) Dispositif optoelectronique a diodes electroluminescentes
EP3241246B1 (fr) Procédé de fabrication de nanofils ou de microfils semiconducteurs à pieds isolés
EP3991216B1 (fr) Procédé de fabrication d'un dispositif optoélectronique à diodes électroluminescentes de type axial
EP2997605B1 (fr) Dispositif optoélectronique et son procédé de fabrication
EP3090450B1 (fr) Dispositif optoélectronique à éléments semiconducteurs et son procédé de fabrication
WO2014184486A1 (fr) Dispositif optoélectronique et son procédé de fabrication
EP3384531B1 (fr) Dispositif optoelectronique comprenant un composant electroluminescent et un transistor
EP3514841A1 (fr) Dispositif optoélectronique et son procédé de fabrication
EP3053201B1 (fr) Dispositif optoélectronique à diodes électroluminescentes
EP2939277B1 (fr) Dispositif optoelectronique a microfils ou nanofils
EP3164881B1 (fr) Dispositif optoelectronique a elements semiconducteurs et son procede de fabrication
WO2016083704A1 (fr) Dispositif optoélectronique á éléments semiconducteurs tridimensionnels et son procédé de fabrication
EP4082047B1 (fr) Dispositif à composants optoélectroniques tridimensionnels pour découpé au laser et procédé de découpé au laser d'un tel dispositif
WO2015097260A1 (fr) Dispositif optoelectronique a diodes electroluminescentes a courant de fuite reduit
WO2023104611A1 (fr) Procédé de fabrication d'un dispositif optoélectronique
FR3000611A1 (fr) Dispositif optoelectronique a microfils ou nanofils

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15823722

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2015823722

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15538148

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20177019191

Country of ref document: KR

Kind code of ref document: A