WO2016108437A1 - 발광 소자 및 이를 포함하는 발광 소자 어레이 - Google Patents

발광 소자 및 이를 포함하는 발광 소자 어레이 Download PDF

Info

Publication number
WO2016108437A1
WO2016108437A1 PCT/KR2015/012843 KR2015012843W WO2016108437A1 WO 2016108437 A1 WO2016108437 A1 WO 2016108437A1 KR 2015012843 W KR2015012843 W KR 2015012843W WO 2016108437 A1 WO2016108437 A1 WO 2016108437A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
electrode
disposed
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2015/012843
Other languages
English (en)
French (fr)
Inventor
이건화
손수형
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Priority to US15/540,507 priority Critical patent/US10062811B2/en
Publication of WO2016108437A1 publication Critical patent/WO2016108437A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Definitions

  • an area of an upper surface of the second electrode may be larger than a horizontal cross-sectional area of the second conductive semiconductor layer, and the horizontal layer may include an insulating layer disposed on the second conductive semiconductor layer and the second conductive semiconductor layer. It provides a light emitting device having a cross-sectional area or less, and the horizontal cross-sectional area is an area of a horizontal plane perpendicular to the thickness direction.
  • a side surface of the second electrode may provide a light emitting device disposed between an extension surface of the side surface of the second conductive semiconductor layer and an extension surface of the side surface of the insulating layer on the first mesa region.
  • the second conductive dopant may be a p-type dopant such as Mg, Zn, Ca, Sr, or Ba.
  • the second conductivity-type semiconductor layer 126 may be formed as a single layer or a multilayer, but is not limited thereto.
  • the second electrode 146 may include an ohmic layer and a reflective layer.
  • the center of the second electrode and the center of the second conductivity-type semiconductor layer may be disposed so as not to coincide in the thickness direction.
  • the second electrode 146 may be disposed to move in the x-axis direction based on a portion overlapping in the thickness direction of the second conductivity-type semiconductor layer and the light emitting structure.
  • the length of one side in the x-axis direction of the second electrode 146 is a1 and the length of one side in the y-axis direction is b1 and is included in the corresponding first mesa region (First mesa).
  • a1 may be b1 and a2 may be b2.
  • the circuit board 200 may be a printed circuit board (PCB) or a flexible printed circuit board (FPCB).
  • PCB printed circuit board
  • FPCB flexible printed circuit board
  • An electrode pattern may be formed on a surface of the circuit board 200 facing a second electrode 146 of the light emitting device.
  • the electrode pattern formed on the circuit board 200 and the second electrode 146 of the plurality of light emitting devices may be electrically connected.

Landscapes

  • Led Devices (AREA)

Abstract

실시예의 발광 소자 및 발광 소자 어레이는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 제1 및 제2 도전형 반도체층 상에 각각 배치된 제1 및 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이의 노출된 상기 발광 구조물 상에 배치된 절연층을 포함하고, 상기 제2 전극은 상기 발광 구조물의 두께 방향으로 상기 제2 도전형 반도체층과 중첩되는 제1 부분 및 상기 제1 부분으로부터 연장되며 상기 두께 방향으로 상기 제2 도전형 반도체층과 중첩되지 않은 제2 부분을 포함하는 발광 소자를 포함하여, 발광 구조물과 제2전극 사이의 빛샘 현상을 최소화하면서 발광 소자 제조 공정의 생산성을 개선할 수 있다.

Description

발광 소자 및 이를 포함하는 발광 소자 어레이
실시예는 발광 소자 및 이를 포함하는 발광 소자 어레이에 관한 것이다.
GaN, AlGaN 등의 Ⅲ-Ⅴ 족 화합물 반도체는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점으로 인해 광 전자 공학 분야(optoelectronics)와 전자 소자 등에 널리 사용된다.
특히, 반도체의 Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
또한, 최근에는 휴대용 기기 등의 광원 또는 조명 장치로의 응용이 증가하면서 광 특성이 우수하면서도 크기가 소형인 발광 다이오드의 개발이 이루어지고 있다.
소형 발광 다이오드를 구현하기 위하여 발광 구조물의 단면적을 작게 하여 픽셀을 이루게 하려는 시도가 있으나, 각각의 발광 구조물의 두께가 너무 커서 단위 초박형의 단위 픽셀을 구현하기 어렵다.
즉, 상술한 발광 다이오드의 발광 구조물은 사파이어 등의 기판 위에서 성장되는데, 발광 구조물의 성장 후에 기판이 그대로 잔존하는 수평형 발광소자, 발광 구조물의 일측에 금속 지지물(metal support)을 결합하고 기판을 제거하는 수직형 발광소자 등의 경우 기판이나 금속 지지물의 두께가 커서 초박형의 픽셀을 이루기 어렵다.
실시예는 성장 기판이나 금속 지지물이 생략된 초박형의 발광 소자를 구현하고자 한다.
실시예는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 제1 및 제2 도전형 반도체층 상에 각각 배치된 제1 및 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이의 노출된 상기 발광 구조물 상에 배치된 절연층을 포함하고, 상기 제2 전극은 상기 발광 구조물의 두께 방향으로 상기 제2 도전형 반도체층과 중첩되는 제1 부분 및 상기 제1 부분으로부터 연장되며 상기 두께 방향으로 상기 제2 도전형 반도체층과 중첩되지 않은 제2 부분을 포함하는 발광 소자를 제공한다.
또한, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 제1 및 제2 도전형 반도체층 상에 각각 배치된 제1 및 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이의 노출된 상기 발광 구조물 상에 배치된 절연층을 포함하고, 상기 제2 전극과 상기 제2 도전형 반도체층은 상기 발광 구조물의 두께 방향으로 미스얼라인 간격인 x1만큼 벗어나도록 배치된 발광 소자를 제공한다.
또한, 상기 발광 구조물은 제1 메사 영역을 포함하고, 상기 제1 도전형 반도체층은 제2 메사 영역을 포함하며, 상기 절연층은 상기 제1 메사 영역과 상기 제2 메사 영역 상에 배치되되, 상기 제1 메사 영역 상에서 상기 제2 도전형 반도체층이 노출되는 오픈 영역을 포함하고, 상기 오픈 영역 상에 상기 제2 전극의 적어도 일부가 배치되고, 상기 제1 메사 영역 상의 상기 오픈 영역의 외곽에서 상기 제2 도전형 반도체층, 상기 절연층 및 상기 제2 전극이 적어도 일부 중첩되는 발광 소자를 제공한다.
또한, 상기 제2 전극의 상부면의 제1 방향의 폭이 a1, 상기 제2 도전형 반도체층의 상기 제1 방향의 폭이 a2, 상기 제1 메사 영역 상에서 상기 제1 방향으로 마주보는 상기 절연층의 양측 가장자리 사이의 거리가 a3이고, 상기 a1, 상기 a2, 상기 a3는 아래와 같은 발광 소자를 제공한다.
a2<a1<a3
또한, 상기 x1은 상기 a2의 1% 내지 15%인 발광소자를 제공한다.
또한, 상기 x1은 1㎛ 내지 4㎛인 발광소자를 제공한다.
또한, 상기 제2 전극의 상부면의 제1 방향의 폭이 a1, 상기 제2 도전형 반도체층의 상기 제1 방향의 폭이 a2 이고, 상기 a1, 상기 a2, 상기 a3는 아래와 같은 발광 소자를 제공한다.
a1=a2.
또한, 상기 제2 전극의 상부면의 제1 방향의 폭이 a1, 상기 제2 전극의 상부면의 제1 방향과 수직인 제2 방향의 폭이 b1, 상기 제1 메사영역에 포함되는 상기 제2 도전형 반도체층의 상부면의 제1 방향의 폭이 a2, 상기 제2 도전형 반도체층의 상부면의 제1 방향과 수직인 제2 방향의 폭이 b2 이고, 상기 a1, 상기 a2, 상기 b1, 상기 b2는 아래와 같은 발광 소자를 제공한다.
a1=b1, a2=b2.
또한, 상기 제2 전극의 상부면의 면적과 상기 제2 도전형 반도체층의 수평 단면적은 동일하고, 상기 수평 단면적은 상기 두께 방향에 수직인 수평면의 면적인 발광 소자를 제공한다.
또한, 상기 제2 전극의 적어도 하나의 측면은 상기 제2 도전형 반도체층의 적어도 하나의 측면과 동일 평면 상에 배치된 발광 소자를 제공한다.
또는, 상기 제2 전극의 상부면의 면적은 상기 제2 도전형 반도체층의 수평 단면적보다 크고, 상기 제2 도전형 반도체층 상에 배치된 절연층과 상기 제2 도전형 반도체층을 포함하는 수평 단면적 이하이고, 상기 수평 단면적은 상기 두께 방향에 수직인 수평면의 면적인 발광 소자를 제공한다.
또는, 상기 제2 전극의 적어도 하나의 측면은 상기 제2 도전형 반도체층 상에 배치된 상기 절연층의 적어도 하나의 측면과 동일 평면 상에 배치된 발광 소자를 제공한다.
또는, 상기 제2 전극의 측면은 상기 제2 도전형 반도체층의 측면의 연장면과 상기 제1 메사 영역 상의 상기 절연층의 측면의 연장면 사이에 배치된 발광 소자를 제공한다.
또는, 상기 제1 전극은 상기 제2 메사 영역 상의 일부 영역에 배치되며, 상기 제1전극은 상기 제2메사 영역의 측면과 상기 측면의 가장자리에 연장되어 배치된 발광소자를 제공한다.
또는, 상기 제1 전극은 오믹층, 반사층 및 결합층을 포함하고, 상기 제2 전극은 오믹층과 반사층을 포함하며, 상기 절연층은 DBR 구조이며, 상기 DBR 구조는 TiO2와 SiO2 또는 Ta2O5와 SiO2가 적어도 2회 반복 배치된 구조인 발광 소자를 제공한다.
또는, 상기 제1 전극은 제1면이 상기 절연층과 접촉하고, 상기 제1면과 마주보는 제2면의 일부가 노출된 발광 소자를 제공한다.
또는, 회로 기판, 상기 회로 기판 상에 배치되는 복수 개의 제 1항 또는 제 2항의 발광 소자 및 상기 회로 기판과 상기 복수 개의 발광 소자 사이에 채워지고 도전성 볼을 갖는 레진층을 포함하며, 상기 도전성 볼이 상기 회로 기판과 상기 복수 개의 발광 소자의 상기 제2 전극에 각각 접촉하는 발광 소자 어레이를 제공한다.
또는, 상기 복수 개의 발광 소자의 상기 제1 전극은 상기 회로 기판과 반대 방향에서 하나의 전극 배선으로 연결된 발광 소자 어레이를 제공한다.
또는, 바텀 커버, 상기 바텀 커버 상에 배치되는 반사판, 광을 방출하는 발광 소자 어레이, 상기 반사판의 전방에 배치되며 상기 발광 소자 어레이에서 발산되는 빛을 전방으로 안내하는 도광판, 상기 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트, 상기 광학 시트 전방에 배치되는 디스플레이 패널, 상기 디스플레이 패널과 연결되고 상기 디스플레이 채널에 화상 신호를 공급하는 화상 신호 출력 회로 및 상기 디스플레이 패널의 전방에 배치되는 컬러필터를 포함하며, 상기 발광 소자 어레이는, 상기 회로 기판 상에 배치되는 복수 개의 발광 소자 및 상기 회로 기판과 상기 복수 개의 발광 소자 사이에 채워지고 도전성 볼을 갖는 레진층을 포함하며, 상기 도전성 볼이 상기 회로 기판과 상기 복수 개의 발광 소자의 상기 제2 전극에 각각 접촉하며, 상기 발광 소자는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 제1 및 제2 도전형 반도체층 상에 각각 배치된 제1 및 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이의 노출된 상기 발광 구조물 상에 배치된 절연층을 포함하고, 상기 제2 전극은 상기 발광 구조물의 두께 방향으로 상기 제2 도전형 반도체층과 중첩되는 제1 부분 및 상기 제1 부분으로부터 연장되며 상기 두께 방향으로 상기 제2 도전형 반도체층과 중첩되지 않은 제2 부분을 포함하는 표시 장치를 제공한다.
또는, 바텀 커버, 상기 바텀 커버 상에 배치되는 반사판, 광을 방출하는 발광 소자 어레이, 상기 반사판의 전방에 배치되며 상기 발광 소자 어레이에서 발산되는 빛을 전방으로 안내하는 도광판, 상기 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트, 상기 광학 시트 전방에 배치되는 디스플레이 패널, 상기 디스플레이 패널과 연결되고 상기 디스플레이 채널에 화상 신호를 공급하는 화상 신호 출력 회로 및 상기 디스플레이 패널의 전방에 배치되는 컬러필터를 포함하며, 상기 발광 소자 어레이는, 상기 회로 기판 상에 배치되는 복수 개의 발광 소자 및 상기 회로 기판과 상기 복수 개의 발광 소자 사이에 채워지고 도전성 볼을 갖는 레진층을 포함하며, 상기 도전성 볼이 상기 회로 기판과 상기 복수 개의 발광 소자의 상기 제2 전극에 각각 접촉하며, 상기 발광 소자는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 제1 및 제2 도전형 반도체층 상에 각각 배치된 제1 및 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이의 노출된 상기 발광 구조물 상에 배치된 절연층을 포함하고, 상기 제2 전극과 상기 제2 도전형 반도체층은 상기 발광 구조물의 두께 방향으로 미스얼라인되어 배치된 표시장치를 제공한다.
실시예의 발광 소자 및 이를 포함하는 발광 소자 어레이는 제2 전극이 발광 구조물의 발광 영역에서 벗어난 범위를 제한함으로써 빛샘 현상을 최소화하면서도 공정 마진을 확보하여 생산성을 향상할 수 있다.
도 1은 발광 소자의 일 실시예의 단면도이고,
도 2는 절연층의 일 실시예를 나타낸 도면이고,
도 3a 내지 도 3b는 발광 소자 실시예에 대한 평면도이고,
도 4는 제2 전극의 배치의 실시예들을 나타낸 도면이고,
도 5는 발광 소자의 일 실시예를 나타낸 단면도이고,
도 6은 일 실시예의 발광 소자에 대한 평면도이고,
도 7은 발광 소자의 일 실시예를 나타낸 단면도이고,
도 8은 일 실시예의 발광 소자에 대한 평면도이고,
도 9는 발광 소자 어레이의 일 실시예를 나타낸 도면이고,
도 10은 스마트 워치의 일 실시예를 나타낸 도면이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2", "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.
도 1은 발광 소자의 일 실시예에 대한 단면도이다.
일 실시예의 발광 소자는 제1 도전형 반도체층(122)과 활성층(124)과 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 제1 및 제2 도전형 반도체층 상에 각각 배치된 제1 전극(142)과 제2 전극(146), 제1 전극과 제2 전극 사이의 노출된 발광 구조물 상에 배치된 절연층(150)을 포함할 수 있다.
또한, 실시예의 발광 소자에서 제2 전극은 발광 구조물의 두께 방향(Z방향)으로 제2 도전형 반도체층과 중첩되는 제1 부분과, 제1 부분으로부터 연장되며 두께 방향으로 제2 도전형 반도체층과 중첩되지 않는 제2 부분을 포함할 수 있다.
한편, 일 실시예의 발광 소자는 제1 도전형 반도체층(122)과 활성층(124)과 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 제1 및 제2 도전형 반도체층 상에 각각 배치된 제1 전극(142)과 제2 전극(146), 제1 전극과 제2 전극 사이의 노출된 발광 구조물 상에 배치된 절연층(150)을 포함하고, 제2 전극과 제2 도전형 반도체층은 발광 구조물의 두께 방향(Z방향)으로 미스얼라인(misaligned)되어 배치될 수 있다.
도 1의 발광 구조물(120)은 제1 도전형 반도체층(122), 제1 도전형 반도체층 상의 활성층(124) 및 활성층 상에 배치되는 제2 도전형 반도체층(126)을 포함할 수 있다.
제1 도전형 반도체층(122)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(122)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지 않는다.
제1 도전형 반도체층(122) 상에는 활성층(124)이 배치될 수 있다.
활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치되며, 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.
활성층(124)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.
제2 도전형 반도체층(126)은 활성층(124)의 표면에 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(126)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)은 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있으며, 예를 들어 제2 도전형 반도체층(126)이 AlxGa(1-x)N으로 이루어질 수 있다.
제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(126)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제2 도전형 반도체층(126) 상에는 도전층(130)이 더 배치될 수 있다.
도전층(130)은 제2 도전형 반도체층(126)의 전기적 특성을 향상시키고, 제2 전극(146)과의 전기적 접촉을 개선할 수 있다. 도전층(130)은 복수의 층 또는 패턴을 가지고 형성될 수 있으며 도전층(130)은 투과성을 갖는 투명 전극층으로 형성될 수 있다.
도전층(130)은 예를 들어, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO(Zinc Oxide), IrOx(Iridium Oxide), RuOx(Ruthenium Oxide), NiO(Nickel Oxide), RuOx/ITO, Ni/IrOx/Au(Gold) 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되지 않는다.
도 1을 참조하면, 발광 구조물(120)은 적어도 하나의 메사(Mesa) 영역을 가질 수 있다. 여기서, 메사 영역은 메사 식각에 의하여 형성된 구조물의 상부면과 측면을 포함하는 영역에 해당한다.
발광 구조물은 제1 메사 영역(First mesa)을 포함하고, 제1 도전형 반도체층은 제2 메사 영역(Second mesa)을 포함할 수 있다.
예를 들어, 도 1에서 제1 메사(First Mesa) 영역은 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 것 일수 있으며, 제2 메사(Second Mesa) 영역은 제1 도전형 반도체층(122)만을 포함하는 것일 수 있다. 또한, 제1 메사 영역(First mesa)은 제2 메사 영역(Second mesa) 상에 배치될 수 있다.
도면에서 제1 메사 영역(First Mesa) 및 제2 메사 영역(Second Mesa)의 측면이 수직에 가깝게 도시되었으나, 실시예는 이에 한정하지 않으며, 메사 영역의 측면은 발광 소자의 바닥면에 대하여 일정 각도로 기울어져 경사지게 배치될 수 있다.
제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 상에는 각각 제1 전극(142)과 제2 전극(146)이 배치될 수 있다.
제1 전극(142) 및 제2 전극(146)은 전도성 물질, 예를 들어 인듐(In), 코발트(Co), 규소(Si), 게르마늄(Ge), 금(Au), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 레늄(Re), 마그네슘(Mg), 아연(Zn), 하프늄(Hf), 탄탈(Ta), 로듐(Rh), 이리듐(Ir), 텅스텐(W), 티타늄(Ti), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 나이오븀(Nb), 알루미늄(Al), 니켈(Ni), 구리(Cu) 및 티타늄 텅스텐 합금(WTi) 중에서 선택된 금속 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있으나, 이에 한정하지 아니한다.
제 1전극(142)은 제2 메사 영역(Second mesa) 상의 일부 영역에 배치될 수 있다. 즉, 제1 전극(142)은 메사 식각에 의하여 노출된 제1 도전형 반도체층(122)의 일부 영역에 배치될 수 있다.
예를 들어, 제1 전극(142)은 제1 메사 영역의 측면으로부터 일정 거리(d) 이격되어 제2 메사 영역 상에 배치될 수 있다. 이때, 이격된 거리 d는 2㎛ 내지 10㎛일 수 있다. 제1 메사 영역의 측면으로부터 이격되어 제2 메사 영역의 제1 도전형 반도체층 상의 일부 영역에 배치된 제1 전극(142)은 제2 메사 영역의 가장자리까지 연장되어 형성될 수 있다. 또한, 도 1의 실시예에서 제1 전극(142)은 제1 도전형 반도체층(122)의 상부면, 즉 제2 메사 영역의 상부면 중 일부와 제2 메사 영역의 측면, 그리고 제2 메사 영역의 가장 자리에서 연장되어 형성될 수 있다.
예를 들어, 제1 전극(142) 중 제2 메사 영역의 상부면에 배치되는 부분의 가로 폭(W1)은 5㎛ 내지 15㎛ 일 수 있으며, 상세하게는 10㎛일 수 있다. 또한, 제2 메사 영역의 상부면, 측면 그리고 제2 메사 영역의 가장 자리에서 연장되어 형성된 부분까지 포함한 전체 제1 전극(142)의 가로 폭(W1+W2)은 10㎛ 내지 40㎛ 일 수 있으며, 상세하게는 27㎛일 수 있다.
제1 전극(142)은, 오믹층, 반사층 및 결합층을 포함할 수 있다. 제1 전극의 오믹층은 크롬(Cr)이나 은(Ag)을 포함할 수 있고, 반사층은 백금(Pt)과 금(Au), 니켈(Ni)과 금(Au), 알루미늄(Al)과 백금(Pt)과 금(Au) 및 알루미늄(Al)과 니켈(Ni)과 금(Au)의 구조 중 어느 하나 또는 이들의 합금으로 형성된 구조일 수 있으며, 결합층은 티타늄(Ti)을 포함할 수 있다.
제1 전극(142)의 오믹층은 제1 도전형 반도체층(122)과 반사층의 결합을 용이하게 할 수 있으며, 결합층은 반사층과 절연층(150)의 결합을 위하여 형성될 수 있다.
한편, 제1 전극(142)은 제1면이 후술하는 절연층(150)과 접촉하고, 제1면과 마주보는 제2면의 일부가 외부로 노출되어 배치될 수 있다.
도 1의 실시예에서, 제2 전극(146)은 제2 도전형 반도체층(126) 상에 배치될 수 있다.
또한, 제2 도전형 반도체층(126) 상에 도전층(130)을 더 포함하는 경우 제2 전극(146)은 도전층(130) 상에 배치될 수 있다.
제2 전극(146)은 오믹층과 반사층을 포함할 수 있다.
제2 전극의 오믹층은 크롬이나 은 또는 티타늄으로 이루어질 수 있고, 오믹층은 도전층과 반사층의 결합을 용이하게 할 수 있다.
또한, 제2 전극의 반사층은 백금(Pt)과 금(Au), 니켈(Ni)과 금(Au), 알루미늄(Al)과 백금(Pt)과 금(Au) 및 알루미늄(Al)과 니켈(Ni)과 금(Au)의 구조 중 어느 하나 또는 이들의 합금일 수 있다.
도 1의 실시예에서, 제 2전극(146)은 후술하는 절연층(150)의 오픈 영역 상에 일부가 배치될 수 있다.
도 1의 실시예에서 절연층(150)은 제1 전극(142)과 제2 전극(146) 사이의 노출된 발광 구조물(120) 상에 배치될 수 있다.
또한, 절연층(150)은 발광 구조물(120)의 노출된 표면 및 제1 전극(142) 상에 배치될 수 있다.
절연층(150)은 도 1의 발광 구조물(120)의 제1 메사 영역(First mesa)과 제2 메사 영역(Second mesa) 상에 배치되되, 제1 메사 영역 상의 제2 도전형 반도체층(126)이 노출되도록 오픈 영역을 포함할 수 있다.
또한, 도 1의 제1 메사 영역(First mesa)에서, 제2 도전형 반도체층(126) 또는 도전층(130)이 오픈 된 영역의 외곽에서 제2 도전형 반도체층(126)과 절연층(150)과 제2 전극(146)이 적어도 일부가 중첩되어 배치될 수 있다.
한편, 오픈 영역에는 제2 전극(146)의 적어도 일부가 배치될 수 있다. 이때, 제2 전극(146)은 제2 도전형 반도체층(126)과 접촉할 수 있다.
절연층(150)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126)의 전기적인 접촉을 방지하기 위하여 절연성 재료로 형성될 수 있다.
절연층(150)은 SiO2, Si3N4, 폴리이미드(Polyimide) 등의 재료로 형성될 수 있다.
또한, 절연층(150)은 발광 구조물에서 방출되는 광의 효율을 높이기 위하여 반사율이 높은 재료로 형성될 수 있으며, 예를 들어 DBR 구조를 가질 수 있다.
즉, 굴절률이 다른 2가지 재료를 서로 반복하여 수회에서 수십 회 배치하여 DBR 구조를 이룰 수 있는데, 도 2는 절연층의 일 실시예를 나타낸 도면으로 도 2의 절연층에서 제1 층(150a)과 제2 층(150b)이 반복하여 배치되고 있다.
제1 층(150a)과 제2 층(150b)은 예를 들면 TiO2와 SiO2 또는 Ta2O5와 SiO2일 수 있다. 제1 층(150a)과 제2 층(150b)은 예를 들면 TiO2와 SiO2로 이루어지는 경우, 제1 층(150a)과 제2 층(150b)이 3개씩 교대로 배치될 수 있으며, 이때 제1 층(150a)의 두께는 각각 0.75 나노미터와 0.82 나노미터와 0.75 나노미터일 수 있고, 제2 층(150b)의 두께는 각각 0.50 나노미터와 0.43 나노미터와 0.50 나노미터일 수 있다.
다시, 도 1을 참조하면, 제2 전극(146)은 발광 구조물(120)의 두께 방향, 즉 도면에 표시된 좌표축의 z 방향으로 제2 도전형 반도체층(126)과 중첩되는 제1 부분(146-1)과 제2 도전형 반도체층과 중첩되지 않는 제2 부분(146-2)을 포함할 수 있다.
제2 전극의 제2 부분(146-2)은 제1 부분(146-1)에서 연장되며 제1 부분과 제2 부분은 일체로 형성될 수 있다.
한편, 제2 전극의 측면은 제2 도전형 반도체층의 측면과 완전히 일치되지 않고 미스얼라인(misaligned)되어 배치될 수 있다.
예를 들어, 제2 전극의 중심과 제2 도전형 반도체층의 중심은 두께 방향으로 일치하지 않게 배치될 수 있다.
또한, 일 실시예의 발광 소자에서 제2 전극의 측면은 제2 도전형 반도체층의 측면의 연장면과 제1 메사 영역 상에 배치된 절연층의 측면의 연장면 사이에 배치될 수 있다.
예를 들어, 도 1에서, 제2 전극의 제1 방향으로의 한 변의 길이가 a1, 이와 대응하는 제2 도전형 반도체층의 한 변의 길이가 각각 a2, 이와 대응하는 제1 메사 영역 상의 절연층의 제1 방향으로 마주보는 양측 가장자리 사이의 거리가 a3이면, a2<a1<a3 일 수 있다.
즉, 제2 전극의 한 변의 길이 a1이 제2 도전형 반도체층의 대응하는 한 변의 길이 a2보다 클 때, 제2 전극과 제2 도전형 반도체층의 배열시 둘 사이의 이격된 부분에서의 빛샘 현상을 최소화할 수 있다. 또한, 절연층의 양측 가장자리 사이의 거리 a3가 제2 전극의 폭 a1보다 크게 형성됨으로써, 배치된 절연층이 제2 전극에 의하여 발생할 수 있는 전기 쇼트를 방지할 수 있다.
이때, 제1 방향은 수평 방향일 수 있으며, 도 1에서 x축 방향일 수 있다.
도 3a 내지 도 3b는 발광 소자의 평면도로, 도 1의 발광 소자 실시예에 대한 상부면을 나타낸 도면일 수 있다.
도 3a 내지 도 3b를 참조하면, 일 실시예의 발광 소자에서 제2 전극(146)과 제2 도전형 반도체층을 포함하는 제1 메사 영역(First mesa)의 상부면은 사각형의 형상일 수 있다.
하지만, 실시예는 이에 한정하지 않으며, 제2 전극과 제1 메사 영역의 상부면은 모서리 부분이 곡면을 가지도록 형성될 수 있다.
또한, 도3a 내지 도 3b에서 제1 메사 영역(First mesa)으로 표시된 부분은 제2 도전형 반도체층을 표시하는 것일 수 있다.
도 3a의 실시예에서 제2 전극의 제2 부분(146-2)은 제2 도전형 반도체층(126)의 일측면의 연장면에서 벗어나 배치되는 것일 수 있다.
도 3a에서 제2 전극(146)은 제2 도전형 반도체층과 발광 구조물의 두께 방향으로 중첩되는 부분을 기준으로 x축 방향으로 이동하여 배치될 수 있다.
예를 들어, 제2 전극(146)은 x1의 간격을 가지고 제2 도전형 반도체층을 포함한 제1 메사 영역의 일 측면에서 외부로 벗어나서 배치될 수 있다.
즉, 제2 전극의 제2 부분(146-2)은 제2 도전형 반도체층의 일 측면에서 x축 방향으로 이동하여 배치되는 것일 수 있다.
예를 들어, x축 방향으로 이동된 거리인 x1은 제1 메사 영역의 폭인 a2의 1% 내지 15%일 수 있다. 또한, 상세하게는 x1은 a2 길이의 3% 내지 7% 일 수 있다.
제2 전극(146)이 제2 도전형 반도체층의 측면에서 일측으로 벗어나서 형성된 부분의 간격인 미스 얼라인 간격 x1은 1㎛ 내지 4㎛일 수 있다.
x1이 1㎛ 보다 작은 경우 제2 전극 형성시 공정 마진이 확보되지 않을 수 있으며, 4 ㎛ 보다 큰 경우, 발광 영역의 빛샘 현상으로 발광 소자의 광 특성이 저하될 수 있다.
도 3b는 도 1의 단면도로 표시될 수 있는 발광 소자의 다른 실시예에 대한 평면도이다.
도 3b의 실시예에서는, 제2 전극(146)은 제2 도전형 반도체층과 중첩되는 부분을 기준으로 x축 및 y축 방향으로 이동하여 배치될 수 있다.
예를 들어, 제2 전극(146)은 x축 방향으로 x1, y축 방향으로 y1의 간격을 가지고 제2 도전형 반도체층을 포함하는 제1 메사 영역(First mesa)의 두 개의 측면에서 제2 도전형 반도체층과 중첩되는 부분에서 더 연장되어 형성될 수 있다.
즉, 제1 메사 영역의 측면 중 두 개의 면에서 제2 전극층이 외부로 벗어나서 배치될 수 있다.
또한, 제2 전극의 제2 부분(146-2)은 제2 도전형 반도체층을 기준으로 대각선 방향으로 이동하여 배치될 수 있다. 이때 두께 방향에 수직한 면(xy면)에서의 제2 전극(146)의 중심과 제2 도전형 반도체층의 중심은 두께 방향으로 일치하지 않을 수 있다.
예를 들어, x축 방향으로 제2 전극이 연장되어 형성된 폭인 x1은 제1 메사 영역의 가로 폭인 a2의 1% 내지 15%일 수 있으며, 상세하게는 x1은 a2 길이의 3% 내지 7% 일 수 있다.
또한, y축 방향으로 제2 전극이 연장되어 형성된 폭인 y1은 제1 메사 영역의 세로 폭인 b2의 1% 내지 7%일 수 있으며, 상세하게는 y1은 b2 길이의 3% 내지 5% 일 수 있다.
도 4는 제1 메사 영역(First mesa)을 기준으로 한 제2 전극(146)의 배열 형태에 대한 실시예들을 간략히 나타낸 도면이다.
도 4의 (a) 내지 (d)는 모두 제1 메사 영역을 기준으로 x축 및 y축 방향으로 제2 전극이 일정 간격 벗어나서 배치된 경우를 나타낸 것이다.
도 4의 (a)는 제1 메사 영역(First mesa)에서 상측 오른쪽 방향으로 제2 전극의 제2 부분(146-2)이 벗어나 배치된 경우이고, 도 4의 (b)는 제2 전극의 제2 부분(146-2)이 제1 메사 영역(First mesa)의 상측 왼쪽 방향으로 벗어나 배치된 경우의 실시예를 간략히 나타낸 것이다.
도 4의 (c)는 제2 전극의 제2 부분(146-2)이 제1 메사 영역(First mesa)의 하측 오른쪽 방향으로 벗어나 배치된 경우, 도 4의 (d)는 제2 전극의 제2 부분(146-2)이 제1 메사 영역(First mesa)의 하측 왼쪽 방향으로 벗어나 배치된 경우를 나타낸 도면이다.
도 4의 (a) 내지 (d)를 참조하면, 예를 들어 제2 전극(146)과 제1 메사 영역(First mesa)이 사각형 형상이고 동일한 수평 단면적을 가지는 경우, 제2 전극의 수평면의 중심은 제1 메사 영역의 수평 단면의 중심에서 대각선 방향으로 이동하여 배치될 수 있다.
도 1 내지 도 4의 실시예에서 제2 전극의 상부면의 면적은 제2 도전형 반도체층의 수평 단면적과 동일할 수 있다. 여기서 제2 도전형의 수평 단면적은 발광 구조물의 두께 방향에 수직하는 제2 도전형의 수평면의 면적일 수 있다.
예를 들어, 수평면은 도 3a, 도 3b, 도 4에서 xy 평면일 수 있다.
또한, 제2 전극(146)의 상부면의 면적은 제2 도전형 반도체층(126)의 수평 단면적 보다 크고, 제2 도전형 반도체층 상에 배치된 절연층(150)과 제2 도전형 반도체층(126)을 포함하는 부분의 수평 단면적 이하일 수 있다.
도 5 내지 도 8은 발광 소자의 다른 실시예에 대한 도면이다.
이하 도 5 내지 도 8의 발광 소자 실시예에 대한 설명에서는 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 차이점을 중심으로 설명한다.
도 5는 다른 실시예의 발광 소자에 대한 단면도이다.
도 5의 실시예에서 제2 전극(146)의 측면 중 적어도 하나의 측면은 제2 도전형 반도체층(126)의 적어도 하나의 측면과 동일 평면 상에 배치될 수 있다.
또한, 제2 전극(146)의 수평 방향의 최대 폭이 a1이고, 제2 도전형 반도체층(126)의 수평 방향의 최대 폭이 a2이면, a1=a2일 수 있다.
도 6은 도 5의 단면도를 갖는 발광 소자의 상부면을 나타낸 도면일 수 있다.
도 6의 실시예의 경우 제2 전극(146)의 x축 방향으로의 한 변의 길이가 a1, y축 방향으로의 한 변의 길이가 b1이고, 이와 대응하는 제1 메사 영역(First mesa)에 포함되는 제2 도전형 반도체층의 한 변의 길이가 각각 a2, b2이면, a1=b1이고, a2=b2 일 수 있다.
또한, 도 6의 평면도를 참조할 때, 제2 전극(146)은 제2 도전형 반도체층을 기준으로 y축 방향으로 y1만큼 이동하여 배치될 수 있다.
즉, 제2 전극의 제2 영역(146-2)은 제1 메사 영역(First mesa)에서 y축 방향으로 이동하여 배치될 수 있다.
도 5 내지 도 6의 실시예에서 제2 전극(146)의 상부면의 면적은 제2 도전형 반도체층의 수평 단면적과 동일할 수 있다.
도 7은 일 실시예의 발광 소자에 대한 단면도이다.
제2 전극(146)의 적어도 하나의 측면은 제2 도전형 반도체층(126) 상에 배치된 절연층(150)의 적어도 하나의 측면과 동일 평면 상에 배치될 수 있다.
도 7을 참조하면, 제2 전극(146)의 측면은 대응하는 제1 메사 영역 상의 절연층(150)의 측면과 동일 평면상에 배치될 수 있다.
예를 들어, 도 7의 실시예에서 제2 전극(146)의 제1 방향의 최대 폭이 a1이고, 제1 메사 영역 상의 절연층(150)의 양 측면 사이의 간격이 a3 이면, a1=a3 일 수 있다.
여기에서 제1 방향은 수평 방향일 수 있으며, 도 7에서 x축 방향일 수 있다.
또한, 도면에 도시되지는 않았으나, 제2 전극(146)의 측면은 제2 도전형 반도체층(126)의 측면의 연장면과 제1 메사 영역 상의 절연층(150)의 측면의 연장면 사이에 배치될 수 있다.
예를 들어, 제2 전극(146)의 제1 방향의 최대 폭이 a1이고, 제2 도전형 반도체층(126)의 제1 방향의 폭이 a2, 제1 메사 영역 상에서 제1 방향으로 마주보는 절연층(150)의 양 측면 사이의 간격이 a3 이면, a2<a1<a3 일 수 있다. 이때 제1 방향은 수평 방향일 수 있다.
도 8은 도 7의 발광 소자 실시예에 대한 평면도일 수 있다.
도 7 내지 도 8의 실시예에서 제2 전극(146)의 상부면의 면적은 제1 메사 영역 상의 절연층의 측면을 테두리로 하는 수평 단면의 면적과 동일할 수 있다.
또한, 도 7 내지 도 8의 실시예에서 제2 전극(146)의 상부면의 면적은 제2 도전형 반도체층(126)의 수평 단면적보다는 크고 제1 메사 영역 상의 절연층(150)의 측면을 테두리로 하는 수평 단면의 면적 이하일 수 있다.
상술한 실시예의 발광 소자의 경우 제2 전극은 제2 도전형 반도체층과 발광 구조물의 두께 방향으로 중첩되지 않는 부분을 포함하여 형성되며, 이는 발광 구조물 상에 제2 전극을 배치하는 공정에 있어서 정렬(Align)의 정밀도 관리 범위를 넓힐 수 있어 제2 전극 형성 공정의 생산성을 개선할 수 있다.
또한, 발광 구조물의 두께 방향으로 제2 전극이 제2 도전형 반도체층과 중첩되지 않은 부분의 간격을 조절함으로써 빛샘 현상을 최소화할 수 있으며, 제2 전극이 제1 메사 영역 상에 배치된 절연층의 가장자리 보다 벗어나서 배치되지 않도록 하여 쇼트(short) 현상을 방지할 수 있다.
도 9는 상술한 실시예의 발광 소자를 포함하는 발광 소자 어레이의 일 실시예에 대한 도면이다.
발광 소자 어레이는 회로 기판(200), 회로 기판 상에 배치되는 복수의 발광 소자 및 회로 기판과 복수의 발광 소자 사이에 채워지고 도전성 볼(212)을 갖는 레진층(210)을 포함하며, 도전성 볼(212)이 회로 기판(200)과 제2 전극(146)에 각각 접촉할 수 있다.
회로기판(200)은 PCB(Printed Circuit Board) 또는 FPCB(Flexible Printed Circuit Board)일 수 있다.
회로 기판(200) 표면에는 발광 소자의 제2 전극(146)과 마주보는 위치에 전극 패턴이 형성될 수 있다. 예를 들어, 회로 기판(200) 상에 형성된 전극 패턴과 복수의 발광 소자의 제2 전극(146)은 전기적으로 연결될 수 있다.
회로 기판(200)으로 유연성이 있는 FPCB(Flexible printed circuit board)가 사용될 경우, 전체 발광소자 어레이는 지지하는 FPCB의 유연성으로 인하여 휨이 가능한 발광소자 어레이를 구현할 수 있다.
회로 기판(200)과 복수의 발광소자 사이에는 레진층(210)이 채워질 수 있다.
레진층(210)은 수지부(211)와 도전성 볼(212)을 포함할 수 있으며, 도 9의 실시예에서 레진층(210)은 ACF(Anisotropic Conductive Film)일 수 있다.
도 10에서 제2 전극(146)과 회로 기판(200) 사이에 도전성 볼(212)이 배치될 수 있으며, 이러한 도전성 볼(212)에 의하여 회로 기판(200)과 제2 전극(146)이 전기적으로 연결될 수 있다.
도전성 볼(212)에 의한 전기적 접속은 발광 소자 어레이의 제작에 있어서 열과 압력을 가하여 도전성 볼이 회로 기판의 전극 패턴과 발광 소자에 형성된 제2 전극에 양측으로 각각 접촉하게 함으로써 이루어질 수 있다.
또한, 발광 소자의 제1 전극(142)은 외부로 노출되고 있는데 인접한 발광소자(200)들의 제1 전극(142)들을 회로 기판과 반대 방향에서 별도의 하나의 배선으로 연결하여 회로 기판(200)과 연결할 수 있다.
이러한 발광소자 어레이는 높이가 회로 기판을 제외하고 수 마이크로 규모이고, 하나의 발광 소자에서 가로와 세로의 길이가 각각 100 마이크로 미터 이내일 수 있으며, 예를 들어, 발광 소자는 가로가 82㎛이고 세로가 30㎛인 직사각형 형태를 가질 수 있다.
복수의 발광 소자는 행과 열로 정열 되어 각종 표시 장치에서 픽셀(pixel)에 대응하여 배치될 수 있다. 예를 들어, 발광 소자는 가로 방향과 세로 방향으로 각각 400개와 1080개가 정열 되어 표시 장치의 픽셀들을 이룰 수 있다.
상술한 실시예의 발광 소자 어레이는 소형화된 발광 소자의 크기로 인하여 정밀도를 요하는 장치에 사용될 수 있으며, 제2 전극이 제2 도전형 반도체층 상에서 공정 마진을 가지로 배치될 수 있어 생산성이 향상될 수 있다.
상술한 실시예의 발광 소자 어레이는 웨어러블(Wearable) 장치에 포함될 수 있다.
도 10은 발광소자 어레이를 포함하는 스마트 워치(300)의 일실시예를 나타낸 도면이다.
스마트 워치(300)는 외부 디지털 디바이스와 페어링을 수행할 수 있으며, 외부 디지털 디바이스는 스마트 워치(300)와 통신 접속이 가능한 디지털 디바이스일 수 있으며, 예를 들면 도시된 스마트폰(400), 노트북(410), IPTV(Internet Protocol Television)(420) 등을 포함할 수 있다.
스마트 워치(300)의 광원으로 상술한 발광 소자 어레이(310)가 사용될 수 있으며, FPCB의 유연성으로 인하여 손목에 웨어러블할 수 있으며, 발광소자의 미세한 사이즈(size)로 인하여 미세 화소를 구현할 수 있다.
이하에서는 상술한 발광 소자 어레이를 포함하는 일 실시예로서 영상 표시장치 및 조명 장치를 설명한다.
실시예에 따른 발광 소자 어레이는 발광 소자의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 어레이, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또한, 실시예에 따른 발광 소자 어레이를 포함하는 표시 장치, 지시 장치, 조명 장치로 구현될 수 있다.
여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 소자 어레이와 반사판의 전방에 배치되며 발광 소자 어레이에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 소자 어레이, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
또한, 조명 장치는 기판과 실시예에 따른 발광 소자 어레이를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 헤드 램프, 또는 가로등을 포함할 수 있다.
상술한 영상 표시 장치 및 조명 장치의 경우 상술한 실시예의 발광 소자 어레이를 포함함으로써, 장치 크기를 소형화할 수 있으며 유연성을 가지는 발광 소자 어레이의 특성으로 인하여 디자인의 제약을 줄일 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
실시예의 발광 소자는 발광 소자 어레이에 사용되어, 제2 전극이 발광 구조물의 발광 영역에서 벗어난 범위를 제한함으로써 빛샘 현상을 최소화하면서도 공정 마진을 확보하여 생산성을 향상할 수 있다.

Claims (20)

  1. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제1 및 제2 도전형 반도체층 상에 각각 배치된 제1 및 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이의 노출된 상기 발광 구조물 상에 배치된 절연층을 포함하고,
    상기 제2 전극은
    상기 발광 구조물의 두께 방향으로 상기 제2 도전형 반도체층과 중첩되는 제1 부분; 및
    상기 제1 부분으로부터 연장되며 상기 두께 방향으로 상기 제2 도전형 반도체층과 중첩되지 않은 제2 부분을 포함하는 발광 소자.
  2. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제1 및 제2 도전형 반도체층 상에 각각 배치된 제1 및 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이의 노출된 상기 발광 구조물 상에 배치된 절연층을 포함하고,
    상기 제2 전극과 상기 제2 도전형 반도체층은 상기 발광 구조물의 두께 방향으로 미스얼라인 간격인 x1만큼 벗어나도록 배치된 발광 소자.
  3. 제 2항에 있어서, 상기 발광 구조물은 제1 메사 영역을 포함하고,
    상기 제1 도전형 반도체층은 제2 메사 영역을 포함하며,
    상기 절연층은 상기 제1 메사 영역과 상기 제2 메사 영역 상에 배치되되,
    상기 제1 메사 영역 상에서 상기 제2 도전형 반도체층이 노출되는 오픈 영역을 포함하고,
    상기 오픈 영역 상에 상기 제2 전극의 적어도 일부가 배치되고,
    상기 제1 메사 영역 상의 상기 오픈 영역의 외곽에서 상기 제2 도전형 반도체층, 상기 절연층 및 상기 제2 전극이 적어도 일부 중첩되는 발광 소자.
  4. 제 3항에 있어서, 상기 제2 전극의 상부면의 제1 방향의 폭이 a1, 상기 제2 도전형 반도체층의 상기 제1 방향의 폭이 a2, 상기 제1 메사 영역 상에서 상기 제1 방향으로 마주보는 상기 절연층의 양측 가장자리 사이의 거리가 a3이고,
    상기 a1, 상기 a2, 상기 a3는 아래와 같은 발광 소자.
    a2<a1<a3
  5. 제4항에 있어서,
    상기 x1은 상기 a2의 1% 내지 15%인 발광소자.
  6. 제4항에 있어서,
    상기 x1은 1㎛ 내지 4㎛인 발광소자.
  7. 제 3항에 있어서, 상기 제2 전극의 상부면의 제1 방향의 폭이 a1, 상기 제2 도전형 반도체층의 상기 제1 방향의 폭이 a2 이고,
    상기 a1, 상기 a2, 상기 a3는 아래와 같은 발광 소자.
    a1=a2.
  8. 제 3항에 있어서, 상기 제2 전극의 상부면의 제1 방향의 폭이 a1, 상기 제2 전극의 상부면의 제1 방향과 수직인 제2 방향의 폭이 b1, 상기 제1 메사영역에 포함되는 상기 제2 도전형 반도체층의 상부면의 제1 방향의 폭이 a2, 상기 제2 도전형 반도체층의 상부면의 제1 방향과 수직인 제2 방향의 폭이 b2 이고,
    상기 a1, 상기 a2, 상기 b1, 상기 b2는 아래와 같은 발광 소자.
    a1=b1, a2=b2.
  9. 제 3항에 있어서, 상기 제2 전극의 상부면의 면적과 상기 제2 도전형 반도체층의 수평 단면적은 동일하고,
    상기 수평 단면적은 상기 두께 방향에 수직인 수평면의 면적인 발광 소자.
  10. 제 3항에 있어서, 상기 제2 전극의 적어도 하나의 측면은 상기 제2 도전형 반도체층의 적어도 하나의 측면과 동일 평면 상에 배치된 발광 소자.
  11. 제 3항에 있어서, 상기 제2 전극의 상부면의 면적은 상기 제2 도전형 반도체층의 수평 단면적보다 크고,
    상기 제2 도전형 반도체층 상에 배치된 절연층과 상기 제2 도전형 반도체층을 포함하는 수평 단면적 이하이고,
    상기 수평 단면적은 상기 두께 방향에 수직인 수평면의 면적인 발광 소자.
  12. 제 3항에 있어서, 상기 제2 전극의 적어도 하나의 측면은 상기 제2 도전형 반도체층 상에 배치된 상기 절연층의 적어도 하나의 측면과 동일 평면 상에 배치된 발광 소자.
  13. 제 3항에 있어서, 상기 제2 전극의 측면은 상기 제2 도전형 반도체층의 측면의 연장면과 상기 제1 메사 영역 상의 상기 절연층의 측면의 연장면 사이에 배치된 발광 소자.
  14. 제 3항에 있어서, 상기 제1 전극은 상기 제2 메사 영역 상의 일부 영역에 배치되며,
    상기 제1전극은 상기 제2메사 영역의 측면과 상기 측면의 가장자리에 연장되어 배치된 발광소자.
  15. 제 1항 또는 제 2항에 있어서, 상기 제1 전극은 오믹층, 반사층 및 결합층을 포함하고,
    상기 제2 전극은 오믹층과 반사층을 포함하며,
    상기 절연층은 DBR 구조이며,
    상기 DBR 구조는 TiO2와 SiO2 또는 Ta2O5와 SiO2가 적어도 2회 반복 배치된 구조인 발광 소자.
  16. 제 1항 또는 제 2항에 있어서, 상기 제1 전극은 제1면이 상기 절연층과 접촉하고,
    상기 제1면과 마주보는 제2면의 일부가 노출된 발광 소자.
  17. 회로 기판;
    상기 회로 기판 상에 배치되는 복수 개의 제 1항 또는 제 2항의 발광 소자; 및
    상기 회로 기판과 상기 복수 개의 발광 소자 사이에 채워지고 도전성 볼을 갖는 레진층; 을 포함하며,
    상기 도전성 볼이 상기 회로 기판과 상기 복수 개의 발광 소자의 상기 제2 전극에 각각 접촉하는 발광 소자 어레이.
  18. 제 17항에 있어서, 상기 복수 개의 발광 소자의 상기 제1 전극은 상기 회로 기판과 반대 방향에서 하나의 전극 배선으로 연결된 발광 소자 어레이.
  19. 바텀 커버;
    상기 바텀 커버 상에 배치되는 반사판;
    광을 방출하는 발광 소자 어레이;
    상기 반사판의 전방에 배치되며 상기 발광 소자 어레이에서 발산되는 빛을 전방으로 안내하는 도광판;
    상기 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트;
    상기 광학 시트 전방에 배치되는 디스플레이 패널;
    상기 디스플레이 패널과 연결되고 상기 디스플레이 채널에 화상 신호를 공급하는 화상 신호 출력 회로; 및
    상기 디스플레이 패널의 전방에 배치되는 컬러필터;를 포함하며,
    상기 발광 소자 어레이는,
    상기 회로 기판 상에 배치되는 복수 개의 발광 소자; 및
    상기 회로 기판과 상기 복수 개의 발광 소자 사이에 채워지고 도전성 볼을 갖는 레진층; 을 포함하며,
    상기 도전성 볼이 상기 회로 기판과 상기 복수 개의 발광 소자의 상기 제2 전극에 각각 접촉하며,
    상기 발광 소자는,
    제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제1 및 제2 도전형 반도체층 상에 각각 배치된 제1 및 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이의 노출된 상기 발광 구조물 상에 배치된 절연층을 포함하고,
    상기 제2 전극은
    상기 발광 구조물의 두께 방향으로 상기 제2 도전형 반도체층과 중첩되는 제1 부분; 및
    상기 제1 부분으로부터 연장되며 상기 두께 방향으로 상기 제2 도전형 반도체층과 중첩되지 않은 제2 부분을 포함하는 표시 장치.
  20. 바텀 커버;
    상기 바텀 커버 상에 배치되는 반사판;
    광을 방출하는 발광 소자 어레이;
    상기 반사판의 전방에 배치되며 상기 발광 소자 어레이에서 발산되는 빛을 전방으로 안내하는 도광판;
    상기 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트;
    상기 광학 시트 전방에 배치되는 디스플레이 패널;
    상기 디스플레이 패널과 연결되고 상기 디스플레이 채널에 화상 신호를 공급하는 화상 신호 출력 회로; 및
    상기 디스플레이 패널의 전방에 배치되는 컬러필터;를 포함하며,
    상기 발광 소자 어레이는,
    상기 회로 기판 상에 배치되는 복수 개의 발광 소자; 및
    상기 회로 기판과 상기 복수 개의 발광 소자 사이에 채워지고 도전성 볼을 갖는 레진층; 을 포함하며,
    상기 도전성 볼이 상기 회로 기판과 상기 복수 개의 발광 소자의 상기 제2 전극에 각각 접촉하며,
    상기 발광 소자는,
    제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제1 및 제2 도전형 반도체층 상에 각각 배치된 제1 및 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이의 노출된 상기 발광 구조물 상에 배치된 절연층을 포함하고,
    상기 제2 전극과 상기 제2 도전형 반도체층은 상기 발광 구조물의 두께 방향으로 미스얼라인되어 배치된 표시장치.
PCT/KR2015/012843 2014-12-29 2015-11-27 발광 소자 및 이를 포함하는 발광 소자 어레이 Ceased WO2016108437A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/540,507 US10062811B2 (en) 2014-12-29 2015-11-27 Light-emitting element and light-emitting element array comprising the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0191942 2014-12-29
KR1020140191942A KR102309092B1 (ko) 2014-12-29 2014-12-29 발광 소자 및 이를 포함하는 발광 소자 어레이

Publications (1)

Publication Number Publication Date
WO2016108437A1 true WO2016108437A1 (ko) 2016-07-07

Family

ID=56284541

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/012843 Ceased WO2016108437A1 (ko) 2014-12-29 2015-11-27 발광 소자 및 이를 포함하는 발광 소자 어레이

Country Status (3)

Country Link
US (1) US10062811B2 (ko)
KR (1) KR102309092B1 (ko)
WO (1) WO2016108437A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10418519B2 (en) * 2015-12-22 2019-09-17 Apple Inc. LED sidewall processing to mitigate non-radiative recombination
KR102584464B1 (ko) * 2016-12-09 2023-10-05 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR101873259B1 (ko) 2017-02-02 2018-07-02 순천대학교 산학협력단 마이크로 어레이 발광다이오드 제조방법 및 조명 장치
TWI725757B (zh) * 2020-03-05 2021-04-21 財團法人工業技術研究院 子畫素結構、畫素結構以及應用於其的發光二極體晶粒
KR102335625B1 (ko) 2020-07-15 2021-12-07 순천대학교 산학협력단 마이크로 발광장치 및 마이크로 발광장치 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008056A (ja) * 2001-06-19 2003-01-10 Hitachi Cable Ltd 発光ダイオードアレイ
KR20120041646A (ko) * 2010-10-21 2012-05-02 갤럭시아포토닉스 주식회사 전류 저지층을 포함하는 발광 다이오드 및 발광 다이오드 패키지
KR20120044739A (ko) * 2010-10-28 2012-05-08 엘지이노텍 주식회사 플립칩형 엘이디 패키지 및 그 제조방법
KR20140080992A (ko) * 2012-12-21 2014-07-01 엘지이노텍 주식회사 발광소자
JP2014157948A (ja) * 2013-02-16 2014-08-28 Seiwa Electric Mfg Co Ltd 半導体発光素子及び発光装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4126448B2 (ja) * 1999-02-25 2008-07-30 京セラ株式会社 半導体発光装置の製造方法
US6570898B2 (en) 1999-09-29 2003-05-27 Xerox Corporation Structure and method for index-guided buried heterostructure AlGalnN laser diodes
KR100682878B1 (ko) 2006-02-09 2007-02-15 삼성전기주식회사 플립칩형 발광소자
KR20080002338A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 유기 전계발광 표시장치와 그의 제조 방법
KR100966372B1 (ko) 2007-11-23 2010-06-28 삼성엘이디 주식회사 모놀리식 발광다이오드 어레이 및 그 제조방법
KR100991939B1 (ko) * 2008-05-26 2010-11-04 한국광기술원 발광다이오드 및 그의 제조방법
US9178107B2 (en) * 2010-08-03 2015-11-03 Industrial Technology Research Institute Wafer-level light emitting diode structure, light emitting diode chip, and method for forming the same
KR101106139B1 (ko) * 2011-04-04 2012-01-20 서울옵토디바이스주식회사 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법
US9269878B2 (en) * 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
JP2013157496A (ja) 2012-01-31 2013-08-15 Sony Corp 発光素子およびその製造方法、並びに発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008056A (ja) * 2001-06-19 2003-01-10 Hitachi Cable Ltd 発光ダイオードアレイ
KR20120041646A (ko) * 2010-10-21 2012-05-02 갤럭시아포토닉스 주식회사 전류 저지층을 포함하는 발광 다이오드 및 발광 다이오드 패키지
KR20120044739A (ko) * 2010-10-28 2012-05-08 엘지이노텍 주식회사 플립칩형 엘이디 패키지 및 그 제조방법
KR20140080992A (ko) * 2012-12-21 2014-07-01 엘지이노텍 주식회사 발광소자
JP2014157948A (ja) * 2013-02-16 2014-08-28 Seiwa Electric Mfg Co Ltd 半導体発光素子及び発光装置

Also Published As

Publication number Publication date
US20170365744A1 (en) 2017-12-21
KR20160080264A (ko) 2016-07-07
KR102309092B1 (ko) 2021-10-06
US10062811B2 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
WO2016117845A1 (ko) 발광 소자 및 이를 제조하는 전자 빔 증착 장치
KR102322842B1 (ko) 발광 소자 어레이
WO2014157905A1 (ko) 발광소자 패키지
WO2017150910A1 (ko) 발광 모듈 및 표시장치
WO2016105146A1 (ko) 발광소자 및 이를 포함하는 발광소자 어레이
WO2016190664A1 (ko) 발광소자
WO2015194804A1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
WO2016089052A1 (ko) 발광 모듈
WO2017030396A1 (ko) 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
WO2016153213A1 (ko) 발광 소자 패키지 및 조명 장치
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2020138842A1 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
WO2017135763A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2016190665A1 (ko) 발광소자
WO2017014512A1 (ko) 발광 소자
WO2020251106A1 (ko) 마이크로미터 단위 크기의 반도체 발광 소자를 이용하는 발광 장치 및 그 제조 방법
WO2016108437A1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
WO2017099307A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2016153214A1 (ko) 발광 소자 및 발광 소자 패키지
WO2017155284A1 (ko) 반도체 소자, 표시패널 및 표시패널 제조방법
WO2022065557A1 (ko) 반도체 발광소자 및 이를 포함하는 디스플레이 장치
WO2015147518A1 (ko) 렌즈, 이를 포함하는 발광소자 모듈
WO2016117905A1 (ko) 광원 모듈 및 조명 장치
WO2017010851A1 (ko) 발광 소자 패키지
WO2015020358A1 (ko) 발광소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15875531

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15540507

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15875531

Country of ref document: EP

Kind code of ref document: A1