WO2016170833A1 - 固体撮像素子、半導体装置、及び、電子機器 - Google Patents

固体撮像素子、半導体装置、及び、電子機器 Download PDF

Info

Publication number
WO2016170833A1
WO2016170833A1 PCT/JP2016/054925 JP2016054925W WO2016170833A1 WO 2016170833 A1 WO2016170833 A1 WO 2016170833A1 JP 2016054925 W JP2016054925 W JP 2016054925W WO 2016170833 A1 WO2016170833 A1 WO 2016170833A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
pixel
semiconductor substrate
circuit
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/054925
Other languages
English (en)
French (fr)
Inventor
俊一 助川
前田　俊治
石橋　淳一
元成 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN201680022374.0A priority Critical patent/CN107534049B/zh
Priority to EP16782855.7A priority patent/EP3288081B1/en
Priority to JP2017513993A priority patent/JP6773029B2/ja
Priority to KR1020177029197A priority patent/KR102513628B1/ko
Priority to US15/567,202 priority patent/US11153515B2/en
Priority to CN202110769211.1A priority patent/CN113658967B/zh
Publication of WO2016170833A1 publication Critical patent/WO2016170833A1/ja
Anticipated expiration legal-status Critical
Priority to US15/831,559 priority patent/US10554910B2/en
Priority to US17/471,634 priority patent/US11889218B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/65—Control of camera operation in relation to power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/10—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses

Definitions

  • the present disclosure relates to a solid-state imaging device, a semiconductor device, and an electronic device.
  • a signal of a pixel control line that controls the operation of a pixel when obtaining high-accuracy simultaneity (in-plane simultaneity) within the imaging surface (light-receiving surface) for the exposure time Transmission speed dominates the characteristics.
  • the delay due to the time constant determined mainly by the wiring resistance and parasitic capacitance of the pixel control line is a factor that decreases the signal transmission speed.
  • the pixel control line is wired so as to cross the pixel array section in the row direction. Therefore, the time constant of the pixel control line is large because the wiring length of the pixel control line must be long.
  • a stacked solid-state imaging device in which a first semiconductor substrate including a pixel array unit and a second semiconductor substrate including a control circuit unit for driving pixels are stacked is configured as follows. Has been adopted. That is, the stacked solid-state imaging device adopts a configuration in which a pixel control signal generated by the control circuit unit in the second semiconductor substrate is transmitted to the first semiconductor substrate through a through via (VIA) (for example, a patent). Reference 1).
  • VIP through via
  • an object of the present disclosure is to provide a solid-state imaging device, a semiconductor device, and an electronic apparatus having the solid-state imaging device that can increase the pixel control speed.
  • a solid-state imaging device of the present disclosure is provided.
  • a first semiconductor substrate on which at least a pixel array unit in which pixels that perform photoelectric conversion are arranged in a matrix is mounted;
  • the first semiconductor substrate and the second semiconductor substrate are laminated with the first surface on the side where the wiring layer is formed facing each other.
  • the pixel array section is composed of a plurality of divided array sections.
  • the control circuit unit is provided corresponding to each of the plurality of divided array units, Between the pixel array unit and the control circuit unit, electrical connection is performed in units of divided array units through electrodes disposed on the first surfaces of the first semiconductor substrate and the second semiconductor substrate. It is a solid-state image sensor.
  • the imaging device of this indication for achieving said objective is an electronic device which has a solid-state image sensor of said structure.
  • a semiconductor device of the present disclosure includes: A first semiconductor substrate on which a circuit unit in which unit circuits are arranged in a matrix is mounted; A second semiconductor substrate on which a driving unit for driving the unit circuit is mounted; Have The first semiconductor substrate and the second semiconductor substrate are laminated with the first surface on the side where the wiring layer is formed facing each other.
  • the circuit unit is composed of a plurality of divided circuit units.
  • the drive unit is provided corresponding to each of the plurality of divided circuit units, Between the circuit unit and the driving unit, electrical connection is performed in units of divided circuit units through the electrodes disposed on the first surfaces of the first semiconductor substrate and the second semiconductor substrate. It is a semiconductor device.
  • the length of the control line of the pixel (unit circuit) is not divided by dividing the pixel array unit (circuit unit) into a plurality of parts. In this case, the number of divisions becomes one. Further, instead of using a through via between the first semiconductor substrate and the second semiconductor substrate, an electrode disposed on the first surface is used, and a pixel array unit (circuit unit) and a control circuit unit (drive) Part) is electrically connected in units of divided array units (divided circuit units), and the time constant determined by the wiring resistance and parasitic capacitance of each control line of the divided array unit, which is the drive target of the control circuit unit Is smaller than when not divided.
  • the pixel control can be speeded up.
  • FIG. 1 is a schematic configuration diagram illustrating an example of a system configuration of a CMOS image sensor to which the technology of the present disclosure is applied.
  • FIG. 2 is a block diagram illustrating a specific configuration of the pixel array unit and the column processing unit.
  • FIG. 3A is a circuit diagram illustrating an example of the configuration of a unit pixel, and
  • FIG. 3B is a timing waveform diagram for explaining the operation of noise removal processing by correlated double sampling.
  • FIG. 4 is a cross-sectional view illustrating an example of a back-illuminated pixel structure.
  • FIG. 5 is a schematic perspective view before stacking, showing an example of the configuration of the stacked structure of the CMOS image sensor.
  • FIG. 1 is a schematic configuration diagram illustrating an example of a system configuration of a CMOS image sensor to which the technology of the present disclosure is applied.
  • FIG. 2 is a block diagram illustrating a specific configuration of the pixel array unit and the column processing unit.
  • FIG. 3A
  • FIG. 6A is a schematic plan view showing an example of the floor plan of the first chip when vias are used
  • FIG. 6B is a schematic plan view showing an example of the floor plan of the second chips when vias are used. is there.
  • FIG. 7A is a schematic plan view illustrating a floor plan of the first chip according to the first embodiment
  • FIG. 7B is a schematic plan view illustrating a floor plan of the second chip according to the first embodiment.
  • FIG. 8 is a cross-sectional view showing a cross-sectional structure of a main part of the first chip and the second chip.
  • FIG. 9 is a block diagram illustrating a first example of the vertical drive circuit according to the first embodiment.
  • FIG. 10 is a block diagram of a second example of the vertical drive circuit according to the first embodiment.
  • FIG. 11A is a schematic plan view showing a floor plan of the first chip according to the second embodiment
  • FIG. 11B is a schematic plan view showing a floor plan of the second chip according to the second embodiment
  • FIG. 12 is a schematic diagram illustrating an example of a configuration of a joint portion between the first chip and the second chip in the second embodiment
  • FIG. 13 is a block diagram illustrating an example of the configuration of the vertical drive circuit according to the second embodiment.
  • FIG. 14 is a circuit diagram illustrating an example of the configuration of the vertical drive circuit according to the third embodiment.
  • FIG. 15A is a block diagram illustrating a configuration example of an imaging apparatus according to the present disclosure
  • FIG. 15B is a schematic diagram illustrating an example configuration of a distance measuring apparatus of a TOF method.
  • FIG. 15A is a block diagram illustrating a configuration example of an imaging apparatus according to the present disclosure
  • FIG. 15B is a schematic diagram illustrating an example configuration of a distance measuring apparatus of a TOF method.
  • FIG. 16 is a timing chart showing the timing relationship of pixel control signals when performing a TOF operation (ranging operation) in a TOF type distance measuring device.
  • FIG. 17 is a diagram illustrating a pixel array of a pixel array unit used for explaining the TOF operation.
  • FIG. 18 is an explanatory diagram of an operation example of the TOF operation.
  • Multilayer structure Multilayer CMOS image sensor 2-7.
  • Problems when using vias VIA 3.
  • Example 1 (example in which the pixel array section is divided into four in the row direction) 3-2.
  • Example 2 (an example in which the row control line driver unit and the row decoder unit are separated) 3-3.
  • Example 3 (Example in which a capacitive element is added to stabilize the internal power supply) 4).
  • Modification 5 5.
  • the first semiconductor substrate can be configured to capture incident light from the second surface side opposite to the first surface with respect to the plurality of pixels.
  • the pixel array section is provided with a pixel control line for each pixel row, and the pixel control line can be divided corresponding to a plurality of divided array sections.
  • the control circuit unit includes a control line driver unit that drives a pixel control line wired for each pixel row in the pixel array unit. can do.
  • the control line driver unit can be configured to distribute a timing control signal serving as a reference for circuit operation to a circuit unit corresponding to each pixel row in a clock tree structure.
  • the pixel control lines can be configured in blocks in units of a plurality. At this time, the control line driver unit can be configured to distribute the timing control signal to the pixel control line with a certain delay between the blocks.
  • the control circuit unit may have a decoder unit that supplies a decode signal to the control line driver unit.
  • the control line driver unit may be provided for each of the plurality of divided array units, and the decoder unit may be provided in common for each of the plurality of divided array units.
  • the control line driver unit can be configured to include a capacitor for stabilizing the power source connected between the high potential side power source and the low potential side power source of the output stage.
  • the electronic device of the present disclosure including the above-described preferable configuration includes a light source that irradiates light to the subject, and receives reflected light from the subject based on the irradiation light from the light source by the solid-state imaging device, thereby solid-state imaging.
  • the distance to the subject can be measured based on the detection signal of the element.
  • Solid-state imaging device to which the technology of the present disclosure is applied (that is, a solid-state image sensor of the present disclosure) will be described.
  • the solid-state image sensor is also an example of the semiconductor device of the present disclosure.
  • the solid-state image sensor will be described by taking, for example, a CMOS image sensor which is a kind of XY address type solid-state image sensor.
  • FIG. 1 is a schematic configuration diagram illustrating an example of a system configuration of a CMOS image sensor to which the technology of the present disclosure is applied.
  • a CMOS image sensor 10 according to this example includes a pixel array unit 1, a vertical drive circuit (row scanning circuit) 2, a column processing unit 3, a reference signal generation unit 4, and a horizontal scanning circuit (column). Scanning circuit) 5.
  • the CMOS image sensor 10 further includes an input I / F (interface) 6, a timing control circuit 7, an image signal processing unit 8, an output I / F 9A, and a peripheral I / F 9B.
  • the pixel array unit 1 is configured by two-dimensionally arranging unit pixels 20 (see FIG. 2) including photoelectric conversion elements in a matrix (matrix).
  • the timing control circuit 7 is based on the operation standard of the vertical drive circuit 2, the column processing unit 3, the reference signal generation unit 4, the horizontal scanning circuit 5, and the like based on the master clock input from the outside through the input I / F 6. A clock signal and a control signal are generated.
  • the vertical drive circuit 2 includes a row control line driver unit 2A and a row decoder unit 2B, and a pixel array unit 1 in which unit pixels (hereinafter may be simply referred to as “pixels”) 20 are two-dimensionally arranged in a matrix.
  • a row address and row scanning are controlled in response to the row address and row scanning control, and a pixel signal is read from the selected pixel 20 and supplied to the column processing unit 3.
  • the reference signal generator 4 generates a reference voltage V ref that is used by the column processor 3 when performing AD conversion (analog-digital conversion).
  • the horizontal scanning circuit 5 performs column address and column scanning control on the pixel signal AD-converted by the column processing unit 3. Under the control of the column address and column scanning, the digital pixel signal AD-converted by the column processing unit 3 is supplied to the image signal processing unit 8 as imaging data.
  • the image signal processing unit 8 includes an image signal processing circuit 81, a microprocessor 82, a memory circuit 83, and the like, and performs various types of signal processing on imaging data supplied under the control of the horizontal scanning circuit 5. .
  • the imaging data that has been subjected to various signal processing by the image signal processing unit 8 is output to the outside through the output I / F 9A.
  • FIG. 2 is a block diagram showing a specific configuration of the pixel array unit 1 and the column processing unit 3.
  • the pixel array unit 1 has a configuration in which unit pixels 20 are two-dimensionally arranged in the row direction and the column direction, that is, in a matrix.
  • the unit pixel 20 includes a photoelectric conversion element (photoelectric conversion unit) that generates and accumulates photoelectric charges according to the received light amount.
  • the row direction refers to the pixel arrangement direction (that is, the horizontal direction) of the pixel row
  • the column direction refers to the pixel arrangement direction (that is, the vertical direction) of the pixel column.
  • a pixel array of m pixel rows and n pixel columns is used.
  • row control lines 11 (11 ⁇ 1 to 11 ⁇ m ) as pixel control lines are wired along the row direction for each pixel row, and column signal lines 12 (12 ⁇ 1). ⁇ 12 ⁇ n ) are wired for each pixel column along the column direction.
  • the row control line 11 transmits a control signal output from the vertical drive circuit 2 in units of pixel rows when reading out pixel signals from the unit pixels 20.
  • the row control line 11 is illustrated as one wiring, but is not limited to one.
  • One end of each of the row control lines 11 -1 to 11- m is connected to each output end corresponding to each pixel row of the vertical drive circuit 2.
  • the vertical driving circuit 2 generally has two scanning systems, a reading scanning system and a sweeping scanning system.
  • the readout scanning system selectively scans the unit pixels 20 of the pixel array unit 1 sequentially in units of rows in order to read out signals from the unit pixels 20.
  • the pixel signal read from the unit pixel 20 is an analog signal.
  • the sweep-out scanning system performs sweep-out scanning with respect to the readout row on which readout scanning is performed by the readout scanning system, preceding the readout scanning by a time corresponding to the shutter speed.
  • the electronic shutter operation refers to an operation in which the photoelectric charge of the photoelectric conversion element is discarded and a new exposure is started (photocharge accumulation is started).
  • the signal read out by the readout operation by the readout scanning system corresponds to the amount of light received after the immediately preceding readout operation or electronic shutter operation.
  • the period from the read timing by the immediately preceding read operation or the sweep timing by the electronic shutter operation to the read timing by the current read operation is the photo charge exposure period in the unit pixel 20.
  • the column processing unit 3 outputs, for example, each pixel column from the unit pixels 20 of the pixel array unit 1 for each pixel column of the pixel array unit 1, that is, for each column signal line 12 (12 ⁇ 1 to 12 ⁇ n ).
  • the AD converter is configured to convert the analog pixel signal to be converted into a digital pixel signal. In this AD conversion, the reference voltage V ref generated by the reference signal generation unit 4 is used.
  • the reference signal generation unit 4 generates a so-called ramp (RAMP) waveform reference voltage V ref in which the voltage value changes stepwise as time passes.
  • the reference signal generation unit 4 can be configured using, for example, a DA conversion (digital-analog conversion) circuit.
  • the reference signal generation unit 4 is not limited to a configuration using a DA converter circuit.
  • the reference signal generator 4 generates a reference voltage V ref of a ramp wave based on the clock CK supplied from the timing control circuit 7 under the control of the control signal CS 1 supplied from the timing control circuit 7 of FIG. . Then, the reference signal generation unit 4 supplies the generated reference voltage V ref to the column processing unit 3.
  • the column processing unit 3 having an AD converter configuration includes a comparator circuit 31, a counter circuit 32, a switch circuit 33, and a memory circuit 34, and has the same configuration for each pixel column. .
  • the comparator circuit 31 includes a comparator 311 provided for each pixel column.
  • the comparator 311 includes a signal voltage Vout of the column signal line 12 corresponding to the pixel signal output from each unit pixel 20 of the pixel array unit 1, and a reference voltage Vref of the ramp wave supplied from the reference signal generation unit 4. And compare. Then, the comparator 311 may, for example, the reference voltage V ref output V co when greater than the signal voltage V out goes high, the reference voltage V ref output V co is when: the signal voltage V out low Become a level.
  • the counter circuit 32 includes an up / down (U / D) counter 321 provided for each pixel column.
  • the up / down counter 321 is an asynchronous counter, and the clock CK from the timing control circuit 7 has the same timing as that of the reference signal generation unit 4 under the control of the control signal CS 2 provided from the timing control circuit 7 of FIG. Given. Then, the up / down counter 321 performs a down (DOWN) count or an up (UP) count in synchronization with the clock CK, so that the comparison period from the start of the comparison operation in the comparator 311 to the end of the comparison operation is increased. measure.
  • the switch circuit 33 includes a transfer switch 331 provided for each pixel column.
  • the transfer switch 331 is turned on (closed) when the count operation of the up / down counter 321 for the unit pixel 20 of a certain pixel row is completed under the control of the control signal CS 3 given from the timing control circuit 7 of FIG. ) State. Then, the transfer switch 331 transfers the count result of the up / down counter 321 to the memory circuit 34.
  • the memory circuit 34 includes a memory 341 provided for each pixel column.
  • the count result of the up / down counter 321 transferred by the transfer switch 331 for each pixel column is used as an analog pixel signal read from the unit pixel 20.
  • the column processing unit 3 configured as described above selectively performs AD conversion operations corresponding to the operation modes of the normal frame rate mode and the high-speed frame rate mode in the progressive scanning method in which information of all the unit pixels 20 is read all at once. It has a configuration that can be performed.
  • the high-speed frame rate mode is an operation mode in which the exposure time of the unit pixel 20 is set to 1 / N and the frame rate is increased N times (for example, 2 times) as compared with the normal frame rate mode.
  • the analog signal voltage Vout supplied for each pixel column from each unit pixel 20 of the pixel array unit 1 via the column signal lines 12 -1 to 12 -n is first processed in the column processing unit 3.
  • the comparator 311 performs a comparison operation with the reference voltage Vref .
  • the up / down counter 321 performs a counting operation from the start of the comparison operation in the comparator 311 to the end of the comparison operation, whereby the analog signal is converted into a digital signal and stored in each memory 341 of the memory circuit 34.
  • the N-bit digital signal stored in each memory 341 of the memory circuit 34 is sequentially read out to the output line 13 under the control of the horizontal scanning circuit 5 and is taken as imaging data via the output line 13. It is supplied to the image signal processing unit 8 in FIG.
  • FIG. 3 is a circuit diagram illustrating an example of the configuration of the unit pixel 20.
  • the unit pixel 20 includes, for example, a photodiode 21 as a photoelectric conversion element.
  • the unit pixel 20 includes, for example, a charge voltage conversion unit 22, a transfer transistor (transfer gate unit) 23, a reset transistor 24, an amplification transistor 25, a selection transistor 26, and a charge discharge transistor 27. It has become.
  • the transfer transistor 23, the reset transistor 24, the amplification transistor 25, the selection transistor 26, and the charge discharging transistor 27, for example, N-channel MOS transistors are used.
  • the combination of the conductivity types of the transfer transistor 23, the reset transistor 24, the amplification transistor 25, the selection transistor 26, and the charge discharging transistor 27 illustrated here is merely an example, and is not limited to these combinations.
  • a plurality of control lines are wired in common to the pixels in the same pixel row as the row control lines 11 (11 -1 to 11- m ) described above.
  • FIG. 3 illustration of a plurality of control lines is omitted for simplification of the drawing.
  • the plurality of control lines are connected to the output end corresponding to each pixel row of the vertical drive circuit 2 of FIG. 2 in units of pixel rows.
  • the vertical drive circuit 2 appropriately outputs a transfer signal TRG, a reset signal RST, a selection signal SEL, and a charge discharge signal OFG as pixel control signals to a plurality of control lines.
  • the photodiode 21 has an anode electrode connected to a low-potential-side power source (for example, ground), and photoelectrically converts received light into photocharge (here, photoelectrons) having a charge amount corresponding to the amount of light. Accumulate charge.
  • the cathode electrode of the photodiode 21 is electrically connected to the gate electrode of the amplification transistor 25 through the transfer transistor 23.
  • a region electrically connected to the gate electrode of the amplification transistor 25 is a charge-voltage conversion unit 22 that converts charge into voltage.
  • the charge-voltage conversion unit 22 is referred to as an FD (floating diffusion / floating diffusion region / impurity diffusion region) unit 22.
  • the transfer transistor 23 is connected between the cathode electrode of the photodiode 21 and the FD portion 22.
  • a transfer signal TRG in which a high level (for example, V DD level) is active (hereinafter referred to as “High active”) is supplied from the vertical drive circuit 2 to the gate electrode of the transfer transistor 23.
  • the transfer transistor 23 becomes conductive in response to the transfer signal TRG, and thus photoelectrically converted by the photodiode 21 and transfers the accumulated photocharge to the FD unit 22.
  • the reset transistor 24 has a drain electrode connected to the power supply V DD and a source electrode connected to the FD portion 22.
  • a high active reset signal RST is supplied from the vertical drive circuit 2 to the gate electrode of the reset transistor 24.
  • the reset transistor 24 becomes conductive in response to the reset signal RST, and resets the FD unit 22 by discarding the charge of the FD unit 22 to the power source V DD .
  • the amplification transistor 25 has a gate electrode connected to the FD section 22 and a drain electrode connected to the power source V DD .
  • the amplification transistor 25 serves as an input section of a source follower that is a readout circuit that reads a signal obtained by photoelectric conversion at the photodiode 21.
  • the amplification transistor 25 has a source electrode connected to the column signal line 12 (12 ⁇ 1 to 12 ⁇ n ) via the selection transistor 26, so that a current source connected to one end of the column signal line 12 ( (Not shown) and a source follower.
  • the selection transistor 26 has a drain electrode connected to the source electrode of the amplification transistor 25 and a source electrode connected to the column signal line 12.
  • a high active selection signal SEL is supplied from the vertical drive circuit 2 to the gate electrode of the selection transistor 26.
  • the selection transistor 26 becomes conductive in response to the selection signal SEL, and transmits the signal output from the amplification transistor 25 to the column signal line 12 with the unit pixel 20 selected.
  • the selection transistor 26 may have a circuit configuration connected between the power supply V DD and the drain electrode of the amplification transistor 25.
  • the charge discharging transistor 27 is connected between the power supply V DD and the cathode electrode of the photodiode 21.
  • a high active charge discharging signal OFG is supplied from the vertical drive circuit 2 to the gate electrode of the charge discharging transistor 27.
  • the charge discharging transistor 27 becomes conductive in response to the charge discharging signal OFG, and resets the photodiode 21 by discarding the charge of the photodiode 21 to the power source V DD .
  • the configuration of the unit pixel (pixel circuit) 20 illustrated here is merely an example, and a pixel including five transistors, that is, a transfer transistor 23, a reset transistor 24, an amplification transistor 25, a selection transistor 26, and a charge discharge transistor 27.
  • the configuration is not limited.
  • a pixel configuration including four transistors in which the amplification transistor 25 has the function of the selection transistor 26, or a pixel configuration including four or three transistors without the charge discharging transistor 27 may be used.
  • noise removal processing by correlated double sampling In the CMOS image sensor 10 in which the unit pixel 20 having the above-described configuration is arranged, generally, noise removal processing by correlated double sampling (CDS) is performed in order to remove noise during the reset operation. The operation of the noise removal processing by this correlated double sampling will be described with reference to the timing waveform diagram of FIG. 3B.
  • CDS correlated double sampling
  • the unit pixel 20 selected by the selection signal SEL for signal readout resets the FD unit 22 to the power supply potential V DD in response to the reset signal RST, and the power supply potential Read V DD as reset level V rst .
  • the transfer transistor 23 is driven by the transfer signal TRG, the charge accumulated in the photodiode 21 is transferred to the FD unit 22, and the charge is read as the signal level V sig .
  • noise Random Noise randomly generated at each reset, such as thermal noise and noise due to parasitic capacitance coupling, resets the FD section 22 to the power supply potential V DD. Have joined. As these noises, different noises are added every time the FD unit 22 is reset.
  • the signal level V sig read by adding signal charges includes the reset level.
  • the same amount of noise as V rst is retained. For this reason, it is possible to obtain a signal from which these noises are removed by performing a correlated double sampling operation in which the reset level V rst is subtracted from the signal level V sig .
  • fixed pattern noise such as threshold variation of the amplification transistor 25 used for signal readout, can also be removed.
  • the column processing unit 3 executes correlated double sampling processing during AD conversion processing. Specifically, the column processing unit 3 uses an up / down counter 321 as a measurement unit that measures a comparison period from the start of the comparison operation in the comparator 311 to the end of the comparison operation. In the measurement operation, the up / down counter 321 performs a down-count with respect to the reset level V rst for the reset level V rst and the signal level V sig that are sequentially read from the unit pixel 20, and the signal level V An up-count is performed for sig . By this down count / up count operation, the difference between the signal level V sig and the reset level V rst can be obtained.
  • the column processing unit 3 performs correlated double sampling processing in addition to AD conversion processing.
  • the correlated double sampling (CDS) processing described here can perform a predetermined operation at the time of the rolling shutter, but at the time of the global shutter using the pixel circuit of FIG. 3A (accumulating charges in the FD section 22). Cannot be used.
  • the unit pixel 20 in the above-described CMOS image sensor 10 according to this example has a back-illuminated pixel structure.
  • the “backside-illuminated pixel structure” refers to the second surface opposite to the first surface, that is, the substrate rear surface side, when the first surface on the side where the wiring layer of the semiconductor substrate is formed is the substrate surface.
  • FIG. 4 is a cross-sectional view illustrating an example of a back-illuminated pixel structure. Here, a cross-sectional structure for two pixels is shown.
  • a photodiode 21 which is a photoelectric conversion element and pixel transistors (transistors 23 to 27 in FIG. 3A) are formed on a semiconductor substrate 41.
  • a color filter 43 is formed on the back surface (second surface) side of the semiconductor substrate 41 with an insulating film 42 interposed therebetween.
  • a planarizing film 44 is stacked on the color filter 43, and a microlens (on-chip lens) 45 is sequentially stacked on the planarizing film 44.
  • a wiring layer 47 formed by multilayering the gate electrodes and metal wirings of the pixel transistors (transistors 23 to 27 in FIG. 3A) is formed.
  • a support substrate 49 is attached to the surface of the interlayer insulating film 46 opposite to the semiconductor substrate 41 with an adhesive 48.
  • the front-illuminated type is used to capture incident light from the back surface (second surface) side of the substrate where the wiring layer 47 is not formed.
  • the front-illuminated type is used to capture incident light from the back surface (second surface) side of the substrate where the wiring layer 47 is not formed.
  • the above-described CMOS image sensor 10 according to this example is a stacked CMOS image sensor having a stacked structure in which a pixel portion (pixel array portion 1) and a circuit portion (vertical drive circuit 2, column processing portion 3 and the like) are stacked. .
  • An outline of the stacked structure of the CMOS image sensor 10 according to this example will be described with reference to FIG.
  • FIG. 5 is a schematic perspective view showing an example of the configuration of the stacked structure of the CMOS image sensor 10 before stacking.
  • the CMOS image sensor 10 includes a first semiconductor substrate (hereinafter referred to as “first chip”) 51 and a second semiconductor substrate (hereinafter referred to as “second chip”) 52.
  • the first chip 51 has a stacked structure in which the upper chip is stacked and the second chip 52 is stacked as a lower chip.
  • the upper first chip 51 is a pixel chip on which a pixel array unit 1 is formed in which unit pixels 20 including photoelectric conversion elements (photodiodes 21) are two-dimensionally arranged in a matrix. .
  • an opening 53 for a bonding pad is formed at the peripheral edge of the first chip 51.
  • the lower second chip 52 is a first chip such as the vertical drive circuit 2, the column processing unit 3, the reference signal generation unit 4, the horizontal scanning circuit 5, the timing control circuit 7, and the image signal processing unit 8 in FIG.
  • the circuit chip is formed with a circuit portion for driving each pixel 20 of the pixel array section 1 on the 51 side.
  • a pad portion 54 for electrical connection with the outside is provided on the peripheral portion of the second chip 52 corresponding to the opening 53 for the bonding pad of the first chip 51.
  • Each pixel 20 of the pixel array unit 1 on the first chip 51 side has the above-described back-illuminated pixel structure. Therefore, the first chip 51 is stacked on the second chip 52 so that the back surface (second surface) of the substrate is the top surface. In other words, the first chip 51 is laminated with the first surface (substrate surface) on the side where the wiring layer 47 (see FIG. 4) is formed facing the second chip 52.
  • the pixel portion (pixel array portion 1) and the circuit portion (vertical drive circuit 2, column processing portion 3, etc.) are stacked so that the pixel array portion 1 can be formed as the first chip 51. Since the size (area) is sufficient, the size (area) of the first chip 51 and thus the size of the entire CMOS image sensor 10 can be reduced. In addition, since a process suitable for manufacturing the unit pixel 20 can be applied to the first chip 51 and a process suitable for manufacturing a circuit can be applied to the second chip 52, the process optimization can be performed in manufacturing the CMOS image sensor 10. Can be achieved.
  • FIG. 6A shows an example of the floor plan of the first chip 51
  • FIG. 6B shows an example of the floor plan of the second chip 52.
  • VIP via
  • each output terminal corresponding to each pixel row of the vertical drive circuit 2 on the second chip 52 and the row control line 11 (11 ⁇ 1 to 11 ⁇ m ) of the pixel array unit 1 on the first chip 51 are connected.
  • the gap is electrically connected through a through via 55 penetrating the second chip 52 and the first chip 51.
  • the column signal lines 12 (12 ⁇ 1 to 12 ⁇ n ) of the pixel array unit 1 on the first chip 51 and the input terminals corresponding to the pixel columns of the column processing unit 3 on the second chip 52 The gaps are electrically connected through through vias 56 penetrating the first chip 51 and the second chip 52.
  • the through vias 55 and 56 are formed in the middle of the pixel array unit 1 from the viewpoint of pixel arrangement continuity.
  • the through via 55 for the row control line 11 must be arranged at the end (for example, the left end) of the pixel array unit 1 as shown in FIG. 6A.
  • the row control line 11 wired so as to cross the pixel array unit 1 in the row direction is driven through the through via 55 arranged at one end of the pixel array unit 1.
  • the delay of the pixel control signal due to the time constant determined by the wiring resistance and parasitic capacitance of the row control line 11 is large, which hinders the speeding up of the pixel control.
  • the first chip 51 on which the pixel portion is mounted and the second chip 52 on which the circuit portion is mounted are stacked with the substrate surface (first surface) facing each other.
  • the stacked CMOS image sensor 10 is characterized by the following configuration. That is, in the CMOS image sensor 10 according to the present embodiment, first, the region of the pixel array unit 1 mounted on the first chip 51 is divided into a plurality in the row direction, and the pixel array unit 1 is separated from the plurality of divided array units. It becomes the composition which consists of. As a result, the pixel row control line 11 is also divided corresponding to the plurality of divided array portions.
  • control circuit unit mounted on the second chip 52 specifically, the vertical drive circuit 2 and the column processing unit 3 are also divided into a plurality of parts.
  • the vertical drive circuit 2 is provided corresponding to each of the plurality of divided array units of the pixel array unit 1.
  • electrodes for example, bumps
  • the wiring length of the row control lines 11 (11 ⁇ 1 to 11 ⁇ m ) in each of the plurality of divided array units is 1 / X when the region of the pixel array unit 1 is not divided.
  • the through vias 55 and 56 are not used for electrical connection between the first chip 51 and the second chip 52, but electrodes arranged on the surface of the substrate are used, and the pixel array section. 1 and the vertical drive circuit 2 are electrically connected in units of divided array sections.
  • the time constant determined by the wiring resistance and parasitic capacitance of each row control line 11 of each divided array section, which is the driving target of the vertical drive circuit 2 is smaller than that when not divided, so that the pixel such as the exposure time is set. It is possible to increase the speed and speed of control.
  • CMOS image sensor 10 According to the present embodiment, specific examples of the CMOS image sensor 10 according to the present embodiment will be described.
  • FIG. 7A is a schematic plan view showing the floor plan of the first chip 51 according to the first embodiment
  • FIG. 7B is a schematic plan view showing the floor plan of the second chip 52 according to the first embodiment.
  • the row control line 11 is also divided into four and is composed of four lines of row control lines 11A, 11B, 11C, and 11D.
  • the directions of the arrows of the row control lines 11A, 11B, 11C, and 11D represent the transmission directions of the pixel control signals transmitted by the row control lines 11A, 11B, 11C, and 11D.
  • connection regions 57 -1 for electrical connection with respect to the row control line 11 between the first chip 51 and the second chip 52 are provided.
  • 57 -2 and 57 -3 are provided along the column direction (vertical direction in the figure).
  • the column signal line 12 is electrically connected between the first chip 51 and the second chip 52 at the end (upper end in the figure) of the pixel array unit 1 on the side where the column processing unit 3 is disposed.
  • Connection regions 58 -1 and 58 -2 are provided along the row direction (left-right direction in the figure).
  • each of the four divided row control lines 11A, 11B, 11C, 11D. -2 and 57-3 is connected to the connection regions 57 -1 , 57 corresponding to each of the four divided row control lines 11A, 11B, 11C, 11D. -2 and 57-3 .
  • the vertical drive circuit 2 -1 for driving the row control line 11A in the vicinity of the left of the connection region 57 -1 pixel array unit 1 is arranged
  • the pixel array unit 1 right connection area 57 -2 vertical drive circuit 2 -2 driving row control line 11D is arranged in the vicinity.
  • a vertical drive circuit 2 -3 for driving the row control line 11B the vertical drive circuit 2 for driving the row control line 11CD -4 Togahai Has been.
  • connection regions 57 -1 , 57 -2 , 57 -3 and the connection regions 58 -1 , 58 -2 electrodes disposed on the substrate surfaces of the first chip 51 and the second chip 52, for example, bumps 60 ( 8), the pixel array unit 1 and the vertical drive circuit 2 are electrically connected in units of divided array units 1A, 1B, 1C, and 1D. Details thereof will be described with reference to FIG. FIG. 8 is a cross-sectional view showing a cross-sectional structure of the main part of the first chip 51 and the second chip 52. 8 shows a cross-sectional structure of the periphery of the connection region 57 -1.
  • connection region 57-1 includes a connection electrode 57 A on the first chip 51 side and a connection electrode 57 B on the second chip 52 side.
  • the connection electrodes 57A and 57B are made of a metal material such as aluminum (Al).
  • a connection electrode 57A and the connection electrode 57B are electrically connected by bumps 60.
  • the vertical drive circuit 2 (2 -1 to 2 -4 ) is electrically connected in units of the pixel array unit 1 and the divided array units 1A, 1B, 1C, and 1D via the wirings of the wiring layer 61 and the bumps 60. Connected.
  • the output terminals of the vertical driving circuit 2 -1 is connected to one end of each of the row control lines 11A via the respective bumps 60 in the connection region 57 -1.
  • Each output end of the vertical drive circuit 2 -2 is connected to each one end of the row control line 11D via each bump 60 in the connection region 57 -2 .
  • the output terminals of the vertical driving circuit 2 -3 is connected to each end of the row control line 11B via the respective bumps 60 in the connection region 57 -3.
  • the output terminals of the vertical driving circuit 2 -4 connected to each end of the row control line 11C via the respective bumps 60 in the connection region 57 -3.
  • the pad portion 54 is made of a metal material such as aluminum.
  • the pad portion 54 is electrically connected to an I / O (input / output) circuit, for example, an input I / F 6 through each wiring of the wiring layer 62.
  • Each wiring of the wiring layer 61 and the wiring layer 62 is made of a metal material such as copper (Cu).
  • the continuity of the pixel arrangement of the pixel array unit 1 is not hindered.
  • the wiring length of the row control line 11 can be shortened by dividing the pixel array unit 1 into a plurality in the row direction.
  • FIG. 9 is a block diagram illustrating a first example of the vertical drive circuit 2.
  • the vertical drive circuit 2 includes a row control line driver unit 2A that drives the row control lines 11 (11 -1 to 11- m ), and a row decoder unit 2B that controls the row control line driver unit 2A. It consists of.
  • the row control line driver unit 2A includes NAND circuits 71 -1 to 71- m provided for the number of rows of the pixel array unit 1, and an inverter circuit 72 -1 disposed at the subsequent stage of the NAND circuits 71 -1 to 71- m. To 72- m . A decode signal is given from the row decoder section 2B to one input terminal of each of the NAND circuits 71 -1 to 71- m . The other input terminals of the NAND circuits 71 -1 to 71- m are commonly connected to every two adjacent pixel rows. The outputs of the NAND circuits 71 -1 to 71- m are inverted in polarity by the inverter circuits 72 -1 to 72- m and supplied to the row control lines 11 -1 to 11- m as pixel control signals.
  • the row control lines 11 -1 to 11- m are sequentially driven to sequentially read the signal of the unit pixel 20 in units of rows, and the row control lines 11 -1 to 11- m are simultaneously used.
  • in-plane simultaneity in the global shutter mode is particularly important.
  • a timing control signal serving as a reference for the circuit operation has a clock tree structure.
  • a configuration is adopted in which the data is distributed to a circuit unit corresponding to each pixel row of the row control line driver unit 2A.
  • the “clock tree structure” is a structure for distributing clock signals (in this example, timing control signals) in a tree shape.
  • the timing control signal is applied to the other input terminals of the NAND circuits 71 -1 to 71- m , for example, in units of adjacent eight pixel rows.
  • the timing control signal is supplied from the timing control circuit 7 (see FIG. 1).
  • the timing control signal is distributed in a clock tree structure to the circuit unit corresponding to each pixel row of the row control line driver unit 2A, the pixel array of the first chip 51 in the global shutter operation.
  • the skew of the shutter timing of the unit 1 can be minimized both vertically and horizontally. As a result, high-precision in-plane simultaneity can be realized in the global shutter mode.
  • the vertical drive circuit 2 according to the first example is intended for use in the case where all the row control lines 11 -1 to 11 -m in the vertical direction are driven simultaneously.
  • in-plane simultaneity is realized by distributing timing control signals in a clock tree structure. Not only this in-plane simultaneity, but also the row control lines 11 -1 to 11- m are divided into a plurality of blocks in the vertical direction (column direction) depending on the purpose of use, and the simultaneity is maintained for each block. It is also possible.
  • FIG. 10 is a block diagram illustrating a second example of the vertical drive circuit 2.
  • the row control lines 11 -1 to 11- m are blocked in units of, for example, four adjacent lines. .
  • buffers 73 ⁇ 1 , 73 ⁇ 2 ,... are inserted between the blocks with respect to the timing control signal so as to give a certain delay.
  • the row control lines 11 -1 to 11- m are blocked, and a certain delay is provided between the blocks with respect to the timing control signal, thereby ensuring simultaneity for each block (simultaneity is reduced). Can keep). Further, since the operation timing is different for each block, the peak current flowing in the vertical drive circuit 2 can be reduced.
  • timing control signals are prepared, and these multiple timing control signals are alternately used for controlling adjacent pixel rows, as in the second example. Synchronization can be ensured for each block.
  • FIG. 11A is a schematic plan view showing the floor plan of the first chip 51 according to the second embodiment
  • FIG. 11B is a schematic plan view showing the floor plan of the second chip 52 according to the second embodiment.
  • Example 1 the vertical driving circuit 2 composed of row control line driver unit 2A and the row decoder 2B (2 -1 ⁇ 2- 4) , 4 divided row control lines 11A, 11B, 11C, each of 11D The corresponding arrangement is adopted. Specifically, the vertical drive circuit 2 -1 is provided to drive the row control lines 11A, a vertical drive circuit 2 -3 is provided for driving the row control line 11B, perpendicular to the drive line control line 11C driving circuit 2 -4 provided, the vertical drive circuit 2 -2 is provided to drive the row control line 11D.
  • the vertical drive circuit 2 is separated into the row control line driver unit 2A and the row decoder unit 2B.
  • the row decoder unit 2B has the row control lines 11A, 11A, In common with 11B, 11C, and 11D, a configuration is adopted in which one pixel array portion 1 is disposed, for example, at the left end.
  • connection regions 59 ⁇ for making electrical connection with respect to the decode line 14 between the first chip 51 and the second chip 52 are provided on both sides and the center of the pixel array unit 1. 1 , 59 -2 and 59 -3 are provided along the column direction (vertical direction in the figure).
  • the row control line driver unit 2A has a configuration of being arranged corresponding to each of the row control lines 11A, 11B, 11C, and 11D. Specifically, a row control line driver unit 2A- 1 is provided for driving the row control line 11A, and a row control line driver unit 2A- 3 is provided for driving the row control line 11B. Further, a row control line driver unit 2A- 4 is provided for driving the row control line 11C, and a row control line driver unit 2A- 2 is provided for driving the row control line 11D.
  • FIG. 12 is a schematic diagram illustrating an example of a configuration of a joint portion between the first chip 51 and the second chip 52 in the second embodiment.
  • a row decoder portion 2B mounted on the second chip 52, the first chip 51 decode lines 14 wired in are electrically connected by the bumps 60 in the connection region 59 -1 .
  • decode lines 14, row control line driver unit 2A -3 by bump 60 in the connection region 59 -3, 2A -4 and is electrically connected to the row control line driver section by the bump 60 in yet connection region 59 -2 Electrically connected to 2A- 2 .
  • the decode signal output from the row decoder unit 2B is directly supplied to the row control line driver unit 2A- 1 adjacent to the row decoder unit 2B, and is transmitted by the decode line 14 to be transmitted to the row control line driver unit 2A. -3 , 2A- 4 are supplied to the row control line driver unit 2A- 2 .
  • the vertical drive circuit 2 (2 -1 to 2 -4 ) in the first embodiment is connected to the row control lines 11 (11A to 11D).
  • FIG. 13 shows an example of the configuration of the vertical drive circuit 2 according to the second embodiment.
  • the row decoder unit 2B is arranged in common for the row control lines 11A, 11B, 11C, and 11D, and the row control line driver unit 2A is provided for each of the row control lines 11A, 11B, 11C, and 11D. Since they are arranged correspondingly, the layout area of the second chip 52 can be reduced as compared with the first embodiment.
  • the row decoder unit 2B is also arranged corresponding to each of the row control lines 11A, 11B, 11C, and 11D, and thus is connected to the row control lines 11A, 11B, 11C, and 11D.
  • the layout area can be reduced by three row decoder units as compared with the first embodiment.
  • FIG. 14 is a circuit diagram illustrating an example of the configuration of the vertical drive circuit 2 according to the third embodiment.
  • the circuit portion corresponding to each pixel row of the vertical drive circuit 2 includes a NAND circuit 71 (71 ⁇ 1 to 71- m ) and an inverter circuit 72 (72 ⁇ 1 to 72- m ) arranged in the subsequent stage. ) And.
  • the inverter circuit 72 constituting the output stage of each pixel row of the vertical drive circuit 2 is connected in series between the high-potential side power source and the low-potential side power source, and the gate electrode is connected in common to form an input terminal P It has a CMOS inverter configuration comprising a channel type MOS transistor Qp and an N channel type MOS transistor Qn.
  • the drain common connection node of the MOS transistor Qp and the MOS transistor Qn serves as the output terminal of the inverter circuit 72, and one end of the row control line 11 (11 -1 to 11- m ) is connected to the output terminal.
  • the inverter circuit 72 In the vicinity of the row control line driver unit 2A of the vertical drive circuit 2, for example, between the output stage of each pixel row of the vertical drive circuit 2, that is, between the high potential side power source and the low potential side power source (eg ground) of the inverter circuit 72. Is connected to a capacitive element C.
  • the capacitive element C is a stabilizing capacitor that stabilizes the power supply voltage.
  • the vertical drive circuit 2 according to the third embodiment includes the capacitive element C connected between the high potential side power source and the low potential side power source in the vicinity of the row control line driver unit 2A. Even if a large current flows instantaneously, for example, noise can be absorbed and the power supply voltage can be stabilized. As a result, it is possible to stabilize the operation during the global shutter.
  • the technology for stabilizing the power supply by the capacitive element C can also be applied to the vertical drive circuit 2 according to the first and second embodiments.
  • CMOS image sensor a solid-state imaging device
  • a wiring layer is formed by a first semiconductor substrate on which a circuit unit in which unit circuits are arranged in a matrix and a second semiconductor substrate on which a driving unit that drives the unit circuit is mounted.
  • the present invention can be applied to all semiconductor devices such as memory devices, which are stacked with the opposite substrate surfaces facing each other.
  • the semiconductor device includes a first semiconductor substrate on which a circuit unit in which unit circuits are arranged in a matrix and a second semiconductor substrate on which a driving unit that drives the unit circuit is mounted. They are stacked with the formed substrate surfaces facing each other.
  • the circuit unit includes a plurality of divided circuit units, and the driving unit is provided corresponding to each of the plurality of divided circuit units, and the first semiconductor is provided between the circuit unit and the driving unit. Through the electrodes arranged on the first surfaces of the substrate and the second semiconductor substrate, electrical connection is made in units of the divided circuit portions.
  • the CMOS image sensor according to the above embodiment is an electronic device such as an imaging device such as a digital still camera or a video camera, a portable terminal device having an imaging function such as a mobile phone, or a copying machine using a solid-state imaging device for an image reading unit. It can be used as an imaging unit (image capturing unit) in all devices.
  • the above-described module form mounted on an electronic device, that is, a camera module is used as an imaging device.
  • FIG. 15A is a block diagram illustrating a configuration example of an imaging apparatus according to the present disclosure.
  • an imaging apparatus 100 includes an optical system including a lens group 101 and the like, an imaging element 102, a DSP circuit 103 that is a camera signal processing unit, a frame memory 104, a display device 105, a recording device 106, An operation system 107, a power supply system 108, and the like are included.
  • the DSP circuit 103, the frame memory 104, the display device 105, the recording device 106, the operation system 107, and the power supply system 108 are connected to each other via a bus line 109.
  • the lens group 101 takes in incident light (image light) from a subject and forms an image on the imaging surface of the imaging element 102.
  • the imaging element 102 converts the amount of incident light imaged on the imaging surface by the lens group 101 into an electrical signal in units of pixels and outputs the electrical signal.
  • the display device 105 includes a panel type display device such as a liquid crystal display device or an organic EL (electroluminescence) display device, and displays a moving image or a still image captured by the image sensor 102.
  • the recording device 106 records a moving image or a still image captured by the image sensor 102 on a recording medium such as a memory card, a video tape, or a DVD (Digital Versatile Disk).
  • the operation system 107 issues operation commands for various functions of the imaging apparatus 100 under the operation of the user.
  • the power supply system 108 appropriately supplies various power supplies serving as operation power for the DSP circuit 103, the frame memory 104, the display device 105, the recording device 106, and the operation system 107 to these supply targets.
  • Such an imaging apparatus 100 can be applied to a camera module for a mobile device such as a video camera, a digital still camera, and a mobile phone.
  • the CMOS image sensor according to the above-described embodiment capable of increasing the pixel control speed can be used as the imaging element 102.
  • in-plane simultaneity of the shutter operation can be maintained.
  • the CMOS image sensor is a distance measuring device that measures a distance to a subject (measurement object) in addition to a camera module for a mobile device such as a video camera, a digital still camera, or a mobile phone. Can be applied to.
  • a distance measuring device for example, TOF (Time Of Flight) that measures the distance to the subject by measuring the time until the light irradiated to the subject is reflected by the subject and returns (the round trip time to the subject)
  • TOF Time Of Flight
  • FIG. 15B is a schematic diagram illustrating an example of the configuration of a TOF distance measuring device.
  • the distance measuring device 200 includes a light source 201, a light receiving sensor 202, and a control unit 203 that are arranged in proximity to each other.
  • the light source 201 irradiates the subject (measurement target) 300 with, for example, laser light.
  • the light receiving sensor 202 includes the CMOS image sensor according to the above-described embodiment, and receives the reflected light (reflected signal) from the subject 300 based on the irradiated light (irradiated signal) from the light source 201.
  • the control unit 203 includes, for example, a microcomputer and performs processing for controlling operations of the light source 201 and the light receiving sensor 202. In addition to the process of controlling the light source 201 and the light receiving sensor 202, the control unit 203 performs a process of calculating the distance to the subject 300 based on the detection signal of the light receiving sensor 202.
  • FIG. 16 shows a timing relationship of pixel control signals when performing a TOF operation (ranging operation) in the distance measuring apparatus 200 of the TOF method.
  • FIG. 17 shows a pixel array of the pixel array unit 1 used for explaining the TOF operation.
  • FIG. 17 shows a pixel array of m rows and n columns.
  • the reset signal RST, the charge discharge signal OFG, and the transfer signal TRG are supplied in common to all the pixels 20 for each pixel row.
  • This supply example of the pixel control signal means a logical supply example corresponding to the timing chart of FIG. 16, and physically, in the first to third embodiments, each row control line is independent. It is supplied from the driver unit 2A in units of divided array units of the pixel array unit 1.
  • the row decoder unit 2B in the vertical drive circuit 2 is mounted to support various exposure modes, but the operations of the reset signal RST, the charge discharge signal OFG, and the transfer signal TRG in the timing chart of FIG. In the case of the example, the row decoder section 2B is not necessary. Therefore, in the vertical drive circuit 2 shown in FIGS. 9 and 10, it is assumed that all the outputs of the row decoder section 2B are at a high level. This is not the case when the row control line driver unit 2A is divided as shown in FIG.
  • a pulsed high level reset signal RST is given, and the reset transistor 24 becomes conductive.
  • the FD portions 22 of all the pixels 20 in the pixel array shown in FIG. 17 are reset (all pixel reset period).
  • the initial logic state of the charge discharge signal OFG is high and the initial logic state of the transfer signal TRG is low. This initial state is a state in which the photodiode 21 is reset.
  • the row decoder unit 2B operates to sequentially activate the first row selection signal SEL (1) to the mth row selection signal SEL (m).
  • the pixel signal accumulated in the FD section 22 of each pixel 20 is read out in units of pixel rows.
  • FIG. 18 is an explanatory diagram of an operation example of the TOF operation.
  • a charge discharge signal OFG and a transfer signal TRG are pixel control signals that control a shutter operation that requires high speed.
  • the light emitted from the light source 201 installed in the vicinity of the light receiving sensor 202 composed of the CMOS image sensor according to the above-described embodiment is reflected by the subject 300 and received by the light receiving sensor. 202 is reached.
  • the transfer signal TRG is changed to a high level and the charge discharge signal OFG is changed to a low level simultaneously with irradiation light (or with an offset time) for the unit pixel 20.
  • This period is the exposure period.
  • the reflected light from the object 300, the signals S 1 of the reflecting light in the period according to the pulse of the transfer signal TRG, and the signal H of the background light component in the pulse duration of the transfer signal TRG is, photoelectric
  • the converted data is stored in the FD unit 22.
  • Phase 2 The operation is the same as in Phase 1, and the pulse width of the transfer signal TRG is the same as in Phase 1. However, the operation timing has an offset corresponding to the pulse width of the irradiation light. Then, the reflected light signal S 2 and the background light signal H are accumulated in the FD unit 22.
  • Phase 3 The same operation as in the case of Phase 1 is performed without irradiating the subject 300 with the irradiation light from the light source 201.
  • (A) The Phase 3 operation is executed p times, and the charges accumulated in the FD unit 22 (background light signal H ⁇ p) are read from all pixels by rolling readout. The read data for all the pixels is stored in an externally connected memory.
  • (B) After performing the Phase 1 operation p times, the charges accumulated in the FD unit 22 ((background light signal H + reflected light signal S 1 ) ⁇ p) are read from all pixels. Then, the data stored in the memory in (a) is subtracted for each pixel from the read data, and the result (the reflected light signal S 1 ⁇ p) is stored in the memory.
  • this indication can also take the following structures.
  • a first semiconductor substrate on which at least a pixel array unit in which pixels that perform photoelectric conversion are arranged in a matrix is mounted;
  • the pixel array section is composed of a plurality of divided array sections.
  • the control circuit unit is provided corresponding to each of the plurality of divided array units, Between the pixel array unit and the control circuit unit, electrical connection is performed in units of divided array units through electrodes disposed on the first surfaces of the first semiconductor substrate and the second semiconductor substrate.
  • the first semiconductor substrate has a structure for capturing incident light from a second surface side opposite to the first surface with respect to a plurality of pixels.
  • the solid-state imaging device according to [1] above.
  • pixel control lines are wired for each pixel row, The pixel control line is divided corresponding to a plurality of divided array portions.
  • the solid-state imaging device according to the above [1] or [2].
  • the control circuit unit includes a control line driver unit that drives a pixel control line wired for each pixel row in the pixel array unit, The control line driver unit distributes a timing control signal serving as a reference for circuit operation to a circuit unit corresponding to each pixel row in a clock tree structure.
  • the solid-state imaging device according to any one of [1] to [3].
  • the pixel control lines are blocked in units of a plurality of lines.
  • the control line driver unit distributes the timing control signal to the pixel control line with a certain delay between the blocks.
  • the solid-state imaging device according to [4] above.
  • the control circuit unit includes a decoder unit that supplies a decode signal to the control line driver unit, The control line driver unit is provided for each of the plurality of divided array units, One decoder unit is provided in common for each of the plurality of divided array units.
  • the solid-state imaging device according to the above [4] or [5].
  • the control line driver unit includes a capacitive element for stabilizing the power supply connected between the high-potential-side power supply and the low-potential-side power supply in the output stage.
  • the solid-state imaging device according to any one of [4] to [6]. [8] a first semiconductor substrate on which a circuit unit in which unit circuits are arranged in a matrix is mounted; A second semiconductor substrate on which a driving unit for driving the unit circuit is mounted; Have The first semiconductor substrate and the second semiconductor substrate are laminated with the first surface on the side where the wiring layer is formed facing each other.
  • the circuit unit is composed of a plurality of divided circuit units.
  • the drive unit is provided corresponding to each of the plurality of divided circuit units, Between the circuit unit and the driving unit, electrical connection is performed in units of divided circuit units through the electrodes disposed on the first surfaces of the first semiconductor substrate and the second semiconductor substrate.
  • Semiconductor device [9] A first semiconductor substrate on which at least a pixel array unit in which pixels that perform photoelectric conversion are arranged in a matrix is mounted; A second semiconductor substrate on which at least a control circuit unit for driving pixels is mounted; Have The first semiconductor substrate and the second semiconductor substrate are laminated with the first surface on the side where the wiring layer is formed facing each other.
  • the pixel array section is composed of a plurality of divided array sections.
  • the control circuit unit is provided corresponding to each of the plurality of divided array units, Between the pixel array unit and the control circuit unit, electrical connection is performed in units of divided array units through electrodes disposed on the first surfaces of the first semiconductor substrate and the second semiconductor substrate.
  • Photodiode photoelectric conversion element
  • 22. FD section
  • 23... Transfer transistor transfer gate section
  • 24... Reset transistor 25.
  • Amplifying transistor 26 ... select transistor, 27 ... charge discharging transistor, 31 ... comparator circuit, 32 ... counter circuit, 33 ... switch circuit, 34 ... memory circuit, 51 ... First chip (first semiconductor substrate), 52... Second chip (second semiconductor substrate), 60... Bump (electrode),

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Measurement Of Optical Distance (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

本開示の固体撮像素子は、光電変換を行う画素が行列状に配置された画素アレイ部を少なくとも搭載する第１半導体基板と、画素を駆動する制御回路部を少なくとも搭載する第２半導体基板と、を有し、第１半導体基板と第２半導体基板とは、配線層が形成された側の第１面が対向した状態で積層されて成る。そして、画素アレイ部は、分割された複数の分割アレイ部から成り、制御回路部は、複数の分割アレイ部のそれぞれに対応して設けられており、画素アレイ部と制御回路部との間において、第１半導体基板及び第２半導体基板の各第１面に配された電極を通して、分割アレイ部の単位で電気的接続を行う。

Description

固体撮像素子、半導体装置、及び、電子機器
　本開示は、固体撮像素子、半導体装置、及び、電子機器に関する。
　半導体装置の一例である固体撮像素子において、その露光時間について、撮像面（受光面）内で高精度の同時性（面内同時性）を求める場合、画素の動作を制御する画素制御線の信号伝達速度が特性を支配する。そして、主に、画素制御線の配線抵抗や寄生容量で決まる時定数による遅延が、信号伝達速度を低下させる要因となっている。画素制御線は、画素アレイ部を行方向に横断するように配線されている。従って、画素制御線の配線長が長くならざるを得ないため画素制御線の時定数は大きい。
　画素制御線の駆動に関して、例えば、画素アレイ部を含む第１半導体基板と、画素を駆動する制御回路部を含む第２半導体基板とが積層されて成る積層型固体撮像素子では次のような構成が採られている。すなわち、積層型固体撮像素子では、第２半導体基板内の制御回路部で生成された画素制御信号を、貫通ビア（ＶＩＡ）を通して第１半導体基板に伝達する構成が採られている（例えば、特許文献１参照）。
特開２０１１－１５９９５８号公報
　特許文献１に記載の従来技術では、画素が規則正しく配列されて成る画素アレイ部において、その途中に貫通ビアを形成することは、画素配置の連続性の観点から困難である。そのため、貫通ビアを画素アレイ部の一方の端部に配置せざるを得ない。その結果、画素アレイ部を行方向に横断するように配線された画素制御線を、画素アレイ部の一方の端部から駆動することになる。そのため、画素制御線の配線抵抗や寄生容量で決まる時定数による画素制御信号の遅延が大きく、画素制御の高速化の妨げとなっている。
　そこで、本開示は、画素制御の高速化を可能とした固体撮像素子、半導体装置、及び、当該固体撮像素子を有する電子機器を提供することを目的とする。
　上記の目的を達成するための本開示の固体撮像素子は、
　光電変換を行う画素が行列状に配置された画素アレイ部を少なくとも搭載する第１半導体基板と、
　画素を駆動する制御回路部を少なくとも搭載する第２半導体基板と、
　を有し、
　第１半導体基板と第２半導体基板とは、配線層が形成された側の第１面が対向した状態で積層されて成り、
　画素アレイ部は、分割された複数の分割アレイ部から成り、
　制御回路部は、複数の分割アレイ部のそれぞれに対応して設けられており、
　画素アレイ部と制御回路部との間において、第１半導体基板及び第２半導体基板の各第１面に配された電極を通して、分割アレイ部の単位で電気的接続を行う、
　固体撮像素子である。また、上記の目的を達成するための本開示の撮像装置は、上記の構成の固体撮像素子を有する電子機器である。
　上記の目的を達成するための本開示の半導体装置は、
　単位回路が行列状に配置された回路部を搭載する第１半導体基板と、
　単位回路を駆動する駆動部を搭載する第２半導体基板と、
　を有し、
　第１半導体基板と第２半導体基板とは、配線層が形成された側の第１面が対向した状態で積層されて成り、
　回路部は、分割された複数の分割回路部から成り、
　駆動部は、複数の分割回路部のそれぞれに対応して設けられており、
　回路部と駆動部との間において、第１半導体基板及び第２半導体基板の各第１面に配された電極を通して、分割回路部の単位で電気的接続を行う、
　半導体装置である。
　上記の構成の固体撮像素子、半導体装置、あるいは、電子機器において、画素アレイ部（回路部）を複数に分割にすることで、画素（単位回路）の制御線の長さが、分割されていない場合の分割数分の１になる。また、第１半導体基板と第２半導体基板との間において、貫通ビアを使用するのではなく、第１面に配された電極を使用し、画素アレイ部（回路部）と制御回路部（駆動部）とを、分割アレイ部（分割回路部）の単位で電気的に接続することで、制御回路部の駆動対象となる、分割アレイ部個々の制御線の配線抵抗や寄生容量で決まる時定数が、分割されていない場合よりも小さくなる。
　本開示によれば、駆動部の駆動対象となる、分割回路部個々の制御線の時定数が、分割されていない場合よりも小さくなるため、画素制御の高速化が可能となる。
　尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
図１は、本開示の技術が適用されるＣＭＯＳイメージセンサのシステム構成の一例を示す概略構成図である。 図２は、画素アレイ部及びカラム処理部の具体的な構成を示すブロック図である。 図３Ａは、単位画素の構成の一例を示す回路図であり、図３Ｂは、相関二重サンプリングによるノイズ除去処理の動作説明に供するタイミング波形図である。 図４は、裏面照射型の画素構造の一例を示す断面図である。 図５は、ＣＭＯＳイメージセンサの積層構造の構成の一例を示す、積層前の概略斜視図である。 図６Ａは、ビアを用いた場合の第１チップのフロアプランの一例を示す概略平面図であり、図６Ｂは、ビアを用いた場合の第２チップのフロアプランの一例を示す概略平面図である。 図７Ａは、実施例１に係る第１チップのフロアプランを示す概略平面図であり、図７Ｂは、実施例１に係る第２チップのフロアプランを示す概略平面図である。 図８は、第１チップ及び第２チップの要部の断面構造を示す断面図である。 図９は、実施例１に係る垂直駆動回路の第１例を示すブロック図である。 図１０は、実施例１に係る垂直駆動回路の第２例を示すブロック図である。 図１１Ａは、実施例２に係る第１チップのフロアプランを示す概略平面図であり、図１１Ｂは、実施例２に係る第２チップのフロアプランを示す概略平面図である。 図１２は、実施例２における第１チップ及び第２チップの接合部の構成の一例を示す概略図である。 図１３は、実施例２に係る垂直駆動回路の構成の一例を示すブロック図である。 図１４は、実施例３に係る垂直駆動回路の構成の一例を示す回路図である。 図１５Ａは、本開示の撮像装置の構成例を示すブロック図であり、図１５Ｂは、ＴＯＦ方式の距離測定装置の構成の一例を示す概略図である。 図１６は、ＴＯＦ方式の距離測定装置においてＴＯＦ動作（測距動作）を行う際の画素制御信号のタイミング関係を示すタイミングチャートである。 図１７は、ＴＯＦ動作の説明に用いる画素アレイ部の画素配列を示す図である。 図１８は、ＴＯＦ動作の動作例の説明図である。
　以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではない。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の固体撮像素子及び電子機器、全般に関する説明
２．本開示の技術が適用される固体撮像素子
　２－１．システム構成（ＣＭＯＳイメージセンサの例）
　２－２．画素アレイ部及びカラム処理部の具体的な構成
　２－３．単位画素の構成
　２－４．相関二重サンプリングによるノイズ除去処理
　２－５．裏面照射型の画素構造
　２－６．積層構造（積層型ＣＭＯＳイメージセンサ）
　２－７．ビア（ＶＩＡ）を用いた場合の問題点
３．本開示の一実施形態
　３－１．実施例１（画素アレイ部を行方向において４分割した例）
　３－２．実施例２（行制御線ドライバ部と行デコーダ部とを分離した例）
　３－３．実施例３（容量素子を付加して内部電源の安定化を図る例）
４．変形例
５．本開示の電子機器
　５－１．撮像装置
　５－２．距離測定装置
＜本開示の固体撮像素子及び電子機器、全般に関する説明＞
　本開示の固体撮像素子及び電子機器にあっては、第１半導体基板について、複数の画素に対して、第１面と反対側の第２面側から入射光を取り込む構造とすることができる。また、画素アレイ部には、画素行毎に画素制御線が配線されており、画素制御線について、複数の分割アレイ部に対応して分割されている構成とすることができる。
　上述した好ましい構成を含む本開示の固体撮像素子及び電子機器にあっては、制御回路部について、画素アレイ部に画素行毎に配線された画素制御線を駆動する制御線ドライバ部を有する構成とすることができる。このとき、制御線ドライバ部について、回路動作の基準となるタイミング制御信号を、各画素行に対応する回路部に対してクロックツリー構造で配信する構成とすることができる。また、画素制御線について複数本単位でブロック化した構成とすることができる。このとき、制御線ドライバ部について、画素制御線に対してタイミング制御信号をブロック間で一定の遅延を与えて配信する構成とすることができる。
　更に、上述した好ましい構成を含む本開示の固体撮像素子及び電子機器にあっては、制御回路部について、制御線ドライバ部にデコード信号を供給するデコーダ部を有する構成とすることができる。このとき、制御線ドライバ部については、複数の分割アレイ部毎に設け、デコーダ部については、複数の分割アレイ部毎に対して共通に１つ設ける構成とすることができる。また、制御線ドライバ部について、その出力段の高電位側電源と低電位側電源との間に接続された、電源安定化のための容量素子を有する構成とすることができる。
　また、上述した好ましい構成を含む本開示の電子機器にあっては、被写体に光を照射する光源を備え、光源からの照射光に基づく被写体からの反射光を固体撮像素子で受光し、固体撮像素子の検出信号に基づいて、被写体までの距離を測定する構成とすることができる。
＜本開示の技術が適用される固体撮像素子＞
　先ず、本開示の技術が適用される固体撮像素子（即ち、本開示の固体撮像素子）について説明する。固体撮像素子は、本開示の半導体装置の一例でもある。ここでは、固体撮像素子について、例えばＸ－Ｙアドレス方式固体撮像素子の一種であるＣＭＯＳイメージセンサを例に挙げて説明する。
［システム構成］
　図１は、本開示の技術が適用されるＣＭＯＳイメージセンサのシステム構成の一例を示す概略構成図である。図１に示すように、本例に係るＣＭＯＳイメージセンサ１０は、画素アレイ部１、垂直駆動回路（行走査回路）２、カラム処理部３、参照信号生成部４、及び、水平走査回路（列走査回路）５を備えている。ＣＭＯＳイメージセンサ１０は更に、入力Ｉ／Ｆ（インターフェース）６、タイミング制御回路７、画像信号処理部８、出力Ｉ／Ｆ９Ａ、及び、周辺Ｉ／Ｆ９Ｂを備えている。
　上記のシステム構成のＣＭＯＳイメージセンサ１０において、画素アレイ部１は、光電変換素子を含む単位画素２０（図２参照）が行列状（マトリクス状）に２次元配置されることによって構成されている。タイミング制御回路７は、入力Ｉ／Ｆ６を通して外部から入力されるマスタークロックに基づいて、垂直駆動回路２、カラム処理部３、参照信号生成部４、及び、水平走査回路５などの動作の基準となるクロック信号や制御信号を生成する。
　垂直駆動回路２は、行制御線ドライバ部２Ａ及び行デコーダ部２Ｂから成り、単位画素（以下、単に「画素と記述する場合もある）２０が行列状に２次元配置されて成る画素アレイ部１に対して、行アドレスや行走査の制御を行う。この行アドレスや行走査の制御により、選択された画素２０から画素信号が読み出され、カラム処理部３に供給される。カラム処理部３は、画素アレイ部１の各画素２０から読み出されるアナログの画素信号を、参照信号生成部４から供給される参照電圧Ｖrefを用いて、デジタルの画素信号に変換する処理を行う。カラム処理部３の詳細については後述する。参照信号生成部４は、ＡＤ変換（アナログ－デジタル変換）を行う際にカラム処理部３で用いる参照電圧Ｖrefを生成する。
　水平走査回路５は、カラム処理部３でＡＤ変換された画素信号に対して、列アドレスや列走査の制御を行う。この列アドレスや列走査の制御により、カラム処理部３でＡＤ変換されたデジタルの画素信号は撮像データとして画像信号処理部８に供給される。画像信号処理部８は、画像信号処理回路８１、マイクロプロセッサ８２、及び、メモリ回路８３などを有し、水平走査回路５による制御の下に供給される撮像データに対して各種の信号処理を施す。画像信号処理部８で各種の信号処理が施された撮像データは、出力Ｉ／Ｆ９Ａを通して外部へ出力される。
［画素アレイ部及びカラム処理部の具体的な構成］
　次に、画素アレイ部１及びカラム処理部３の具体的な構成について、図２を用いて説明する。図２は、画素アレイ部１及びカラム処理部３の具体的な構成を示すブロック図である。
（画素アレイ部）
　図２に示すように、画素アレイ部１は、単位画素２０が行方向及び列方向に、即ち、行列状に２次元配置された構成となっている。単位画素２０は、受光した光量に応じた光電荷を生成し、且つ、蓄積する光電変換素子（光電変換部）を有する。ここで、行方向とは画素行の画素の配列方向（即ち、水平方向）を言い、列方向とは画素列の画素の配列方向（即ち、垂直方向）を言う。ここでは、ｍ行の画素行とｎ列の画素列の画素配列としている。
　ｍ行ｎ列の画素配列に対して、画素制御線としての行制御線１１（１１-1～１１-m）が画素行毎に行方向に沿って配線され、列信号線１２（１２-1～１２-n）が列方向に沿って画素列毎に配線されている。行制御線１１は、単位画素２０から画素信号を読み出す際に、垂直駆動回路２から画素行の単位で出力される制御信号を伝送する。図１では、行制御線１１について１本の配線として図示しているが、１本に限られるものではない。行制御線１１-1～１１-mの各一端は、垂直駆動回路２の各画素行に対応した各出力端に接続されている。
（垂直駆動回路）
　垂直駆動回路２は、その具体的な構成については図示を省略するが、一般的に、読み出し走査系と掃き出し走査系の２つの走査系を有する構成となっている。読み出し走査系は、単位画素２０から信号を読み出すために、画素アレイ部１の単位画素２０を行単位で順に選択走査する。単位画素２０から読み出される画素信号はアナログ信号である。掃き出し走査系は、読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査を行う。
　この掃き出し走査系による掃き出し走査により、読み出し行の単位画素２０の光電変換素子から不要な電荷が掃き出されることによって当該光電変換素子がリセットされる。そして、この掃き出し走査系による掃き出し走査によって不要電荷を掃き出す（リセットする）ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
　読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作又は電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃き出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、単位画素２０における光電荷の露光期間となる。
（カラム処理部）
　カラム処理部３は、例えば、画素アレイ部１の画素列毎、即ち、列信号線１２（１２-1～１２-n）毎に、画素アレイ部１の各単位画素２０から画素列毎に出力されるアナログの画素信号をデジタルの画素信号に変換するＡＤ変換器の構成となっている。このＡＤ変換の際に、参照信号生成部４で生成される参照電圧Ｖrefが用いられる。
　参照信号生成部４は、時間が経過するにつれて電圧値が階段状に変化する、所謂、ランプ（ＲＡＭＰ）波形の参照電圧Ｖrefを生成する。参照信号生成部４は、例えば、ＤＡ変換（デジタル－アナログ変換）回路を用いて構成することができる。尚、参照信号生成部４としては、ＤＡ変換回路を用いた構成に限られるものではない。参照信号生成部４は、図１のタイミング制御回路７から与えられる制御信号ＣＳ1による制御の下に、当該タイミング制御回路７から与えられるクロックＣＫに基づいてランプ波の参照電圧Ｖrefを生成する。そして、参照信号生成部４は、生成した参照電圧Ｖrefをカラム処理部３に供給する。
　図２に示すように、ＡＤ変換器構成のカラム処理部３は、コンパレータ回路３１、カウンタ回路３２、スイッチ回路３３、及び、メモリ回路３４を備えており、画素列毎に同じ構成となっている。
　コンパレータ回路３１は、画素列毎に設けられた比較器３１１から成る。比較器３１１は、画素アレイ部１の各単位画素２０から出力される画素信号に応じた列信号線１２の信号電圧Ｖoutと、参照信号生成部４から供給されるランプ波の参照電圧Ｖrefとを比較する。そして、比較器３１１は、例えば、参照電圧Ｖrefが信号電圧Ｖoutよりも大きいときに出力Ｖcoが高レベルになり、参照電圧Ｖrefが信号電圧Ｖout以下のときに出力Ｖcoが低レベルになる。
　カウンタ回路３２は、画素列毎に設けられたアップ／ダウン（Ｕ／Ｄ）カウンタ３２１から成る。アップ／ダウンカウンタ３２１は、非同期カウンタであり、図１のタイミング制御回路７から与えられる制御信号ＣＳ2による制御の下に、当該タイミング制御回路７からクロックＣＫが参照信号生成部４と同じタイミングで与えられる。そして、アップ／ダウンカウンタ３２１は、クロックＣＫに同期してダウン（ＤＯＷＮ）カウント又はアップ（ＵＰ）カウントを行うことで、比較器３１１での比較動作の開始から比較動作の終了までの比較期間を計測する。
　スイッチ回路３３は、画素列毎に設けられた転送スイッチ３３１から成る。転送スイッチ３３１は、図１のタイミング制御回路７から与えられる制御信号ＣＳ3による制御の下に、ある画素行の単位画素２０についてのアップ／ダウンカウンタ３２１のカウント動作が完了した時点でオン（閉）状態となる。そして、転送スイッチ３３１は、アップ／ダウンカウンタ３２１のカウント結果をメモリ回路３４に転送する。
　メモリ回路３４は、画素列毎に設けられたメモリ３４１から成り、画素列毎に転送スイッチ３３１によって転送されるアップ／ダウンカウンタ３２１のカウント結果を、単位画素２０から読み出されたアナログの画素信号に対応するＮビットのデジタル信号として格納する。
　上記の構成のカラム処理部３は、単位画素２０全ての情報を一斉に読み出すプログレッシブ走査方式での通常フレームレートモードと、高速フレームレートモードとの各動作モードに対応したＡＤ変換動作を選択的に行うことができる構成となっている。ここで、高速フレームレートモードとは、通常フレームレートモード時に比べて、単位画素２０の露光時間を１／Ｎに設定してフレームレートをＮ倍（例えば、２倍）に上げる動作モードである。
　上述したように、画素アレイ部１の各単位画素２０から列信号線１２-1～１２-nを経由して画素列毎に供給されるアナログの信号電圧Ｖoutについて、カラム処理部３において先ず比較器３１１で参照電圧Ｖrefとの比較動作が行われる。そして、アップ／ダウンカウンタ３２１において、比較器３１１での比較動作の開始から比較動作の終了までカウント動作を行うことで、アナログ信号がデジタル信号に変換されてメモリ回路３４の各メモリ３４１に格納される。そして、メモリ回路３４の各メモリ３４１に格納されたＮビットのデジタル信号は、水平走査回路５による制御の下に、順に出力線１３に読み出され、当該出力線１３を経由して撮像データとして図１の画像信号処理部８に供給される。
［単位画素の構成］
　次に、単位画素２０の構成（画素回路の構成）について、図３を用いて説明する。図３は、単位画素２０の構成の一例を示す回路図である。
　図３に示すように、本例に係る単位画素２０は、光電変換素子として例えばフォトダイオード２１を有している。単位画素２０は、フォトダイオード２１に加えて、例えば、電荷電圧変換部２２、転送トランジスタ（転送ゲート部）２３、リセットトランジスタ２４、増幅トランジスタ２５、選択トランジスタ２６、及び、電荷排出トランジスタ２７を有する構成となっている。
　尚、ここでは、転送トランジスタ２３、リセットトランジスタ２４、増幅トランジスタ２５、選択トランジスタ２６、及び、電荷排出トランジスタ２７として、例えばＮチャネル型ＭＯＳトランジスタを用いている。但し、ここで例示した転送トランジスタ２３、リセットトランジスタ２４、増幅トランジスタ２５、選択トランジスタ２６、及び、電荷排出トランジスタ２７の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
　この単位画素２０に対して、先述した行制御線１１（１１-1～１１-m）として、複数の制御線が同一画素行の各画素に対して共通に配線される。図３では、図面の簡略化のために、複数の制御線については図示を省略している。複数の制御線は、図２の垂直駆動回路２の各画素行に対応した出力端に画素行の単位で接続されている。垂直駆動回路２は、複数の制御線に対して転送信号ＴＲＧ、リセット信号ＲＳＴ、選択信号ＳＥＬ、及び、電荷排出信号ＯＦＧを画素制御信号として適宜出力する。
　フォトダイオード２１は、アノード電極が低電位側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード２１のカソード電極は、転送トランジスタ２３を介して増幅トランジスタ２５のゲート電極と電気的に接続されている。
　増幅トランジスタ２５のゲート電極と電気的に繋がった領域は、電荷を電圧に変換する電荷電圧変換部２２である。以下、電荷電圧変換部２２をＦＤ（フローティング・ディフュージョン／浮遊拡散領域／不純物拡散領域）部２２と呼ぶ。
　転送トランジスタ２３は、フォトダイオード２１のカソード電極とＦＤ部２２との間に接続されている。転送トランジスタ２３のゲート電極には、高レベル（例えば、ＶDDレベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）となる転送信号ＴＲＧが垂直駆動回路２から与えられる。転送トランジスタ２３は、転送信号ＴＲＧに応答して導通状態となることで、フォトダイオード２１で光電変換され、蓄積された光電荷をＦＤ部２２に転送する。
　リセットトランジスタ２４は、ドレイン電極が電源ＶDDに、ソース電極がＦＤ部２２にそれぞれ接続されている。リセットトランジスタ２４のゲート電極には、Ｈｉｇｈアクティブのリセット信号ＲＳＴが垂直駆動回路２から与えられる。リセットトランジスタ２４は、リセット信号ＲＳＴに応答して導通状態となり、ＦＤ部２２の電荷を電源ＶDDに捨てることによってＦＤ部２２をリセットする。
　増幅トランジスタ２５は、ゲート電極がＦＤ部２２に、ドレイン電極が電源ＶDDにそれぞれ接続されている。この増幅トランジスタ２５は、フォトダイオード２１での光電変換によって得られる信号を読み出す読出し回路であるソースフォロワの入力部となる。すなわち、増幅トランジスタ２５は、ソース電極が選択トランジスタ２６を介して列信号線１２（１２-1～１２-n）に接続されることで、当該列信号線１２の一端に接続される電流源（図示せず）とソースフォロワを構成する。
　選択トランジスタ２６は、例えば、ドレイン電極が増幅トランジスタ２５のソース電極に、ソース電極が列信号線１２にそれぞれ接続されている。選択トランジスタ２６のゲート電極には、Ｈｉｇｈアクティブの選択信号ＳＥＬが垂直駆動回路２から与えられる。選択トランジスタ２６は、選択信号ＳＥＬに応答して導通状態となることで、単位画素２０を選択状態として増幅トランジスタ２５から出力される信号を列信号線１２に伝達する。尚、選択トランジスタ２６については、電源ＶDDと増幅トランジスタ２５のドレイン電極との間に接続した回路構成を採ることも可能である。
　電荷排出トランジスタ２７は、電源ＶDDとフォトダイオード２１のカソード電極との間に接続されている。電荷排出トランジスタ２７のゲート電極には、Ｈｉｇｈアクティブの電荷排出信号ＯＦＧが垂直駆動回路２から与えられる。電荷排出トランジスタ２７は、電荷排出信号ＯＦＧに応答して導通状態となり、フォトダイオード２１の電荷を電源ＶDDに捨てることによってフォトダイオード２１をリセットする。
　尚、ここで例示した単位画素（画素回路）２０の構成は一例に過ぎず、転送トランジスタ２３、リセットトランジスタ２４、増幅トランジスタ２５、選択トランジスタ２６、及び、電荷排出トランジスタ２７の５つのトランジスタから成る画素構成のものに限られるものではない。例えば、増幅トランジスタ２５に選択トランジスタ２６の機能を持たせた４つのトランジスタから成る画素構成や、電荷排出トランジスタ２７を持たない４つ又は３つのトランジスタから成る画素構成などであっても良い。
［相関二重サンプリングによるノイズ除去処理］
　上記の構成の単位画素２０が配置されて成るＣＭＯＳイメージセンサ１０では、一般的に、リセット動作時のノイズを除去するために、相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）によるノイズ除去処理が行わる。この相関二重サンプリングによるノイズ除去処理の動作について、図３Ｂのタイミング波形図を用いて説明する。
　図３Ｂのタイミング波形図に示すように、信号読み出しのために選択信号ＳＥＬで選択された単位画素２０は、リセット信号ＲＳＴに応答してＦＤ部２２を電源電位ＶDDにリセットし、当該電源電位ＶDDをリセットレベルＶrstとして読み出す。続いて、転送信号ＴＲＧによって転送トランジスタ２３を駆動し、フォトダイオード２１に蓄積された電荷をＦＤ部２２へ転送し、当該電荷を信号レベルＶsigとして読み出す。
　リセットレベルＶrst及び信号レベルＶsigには、熱雑音、寄生容量のカップリングによる雑音といった、リセット毎にランダムに発生するノイズ(Random Noise)が、ＦＤ部２２を電源電位ＶDDにリセットした際に加わっている。これらのノイズとしては、ＦＤ部２２をリセットする度に異なるノイズが加わる。
　リセットレベルＶrstを先に読み出す読み出し方式においては、リセットしたときに発生するランダムノイズはＦＤ部２２で保持されているため、信号電荷を加えて読み出された信号レベルＶsigには、リセットレベルＶrstと同じノイズ量が保持されている。このため、信号レベルＶsigからリセットレベルＶrstを減算する相関二重サンプリング動作を行うことで、これらのノイズを除去した信号を得ることが可能となる。また、信号の読み出しに用いられる増幅トランジスタ２５の閾値ばらつき等、固定的に加わるノイズ(Fixed Pattern Noise)も除去することができる。
　本例に係るＣＭＯＳイメージセンサ１０にあっては、カラム処理部３において、ＡＤ変換処理の際に、相関二重サンプリング処理が実行される。具体的には、カラム処理部３では、比較器３１１での比較動作の開始から比較動作の終了までの比較期間を計測する計測手段としてアップ／ダウンカウンタ３２１を用いている。そして、その計測動作の際に、アップ／ダウンカウンタ３２１は、単位画素２０から順に読み出されるリセットレベルＶrst及び信号レベルＶsigについて、リセットレベルＶrstに対してはダウンカウントを行い、信号レベルＶsigに対してはアップカウントを行う。このダウンカウント／アップカウントの動作により、信号レベルＶsigとリセットレベルＶrstとの差分をとることができる。その結果、カラム処理部３では、ＡＤ変換処理に加えて相関二重サンプリング処理が行われる。尚、ここで記述した相関二重サンプリング（ＣＤＳ）処理については、ローリングシャッタ時には所定の動作が可能であるが、図３Ａの画素回路を用いたグローバルシャッタ時（ＦＤ部２２に電荷を蓄積）には使用できない。
［裏面照射型の画素構造］
　上述した本例に係るＣＭＯＳイメージセンサ１０における単位画素２０は、裏面照射型の画素構造を採っている。ここで、「裏面照射型の画素構造」とは、半導体基板の配線層が形成される側の第１面を基板表面とするとき、第１面と反対側の第２面、即ち基板裏面側（半導体基板の裏側）から入射光を取り込む（光が照射される）画素構造を言う。この裏面照射型の画素構造の概略について、図４を用いて説明する。図４は、裏面照射型の画素構造の一例を示す断面図である。ここでは、２画素分の断面構造を示している。
　図４において、半導体基板４１には、光電変換素子であるフォトダイオード２１や画素トランジスタ（図３Ａのトランジスタ２３～２７）が形成されている。そして、半導体基板４１の基板裏面（第２面）側には、絶縁膜４２を介してカラーフィルタ４３が形成されている。そして、カラーフィルタ４３の上に平坦化膜４４が、当該平坦化膜４４の上にマイクロレンズ（オンチップレンズ）４５が順に積層されている。
　一方、半導体基板４１の基板表面（第１面）側の層間絶縁膜４６内に、画素トランジスタ（図３Ａのトランジスタ２３～２７）のゲート電極や金属配線が多層配線されて成る配線層４７が形成されている。そして、層間絶縁膜４６の半導体基板４１と反対側の面には、接着剤４８によって支持基板４９が貼り付けられている。
　上記の裏面照射型の画素構造によれば、配線層４７が形成されていない基板裏面（第２面）側から入射光を取り込むために、同じ面積のフォトダイオード２１であっても、表面照射型の画素構造よりも大量の光を採り入れ、格段にノイズの少ない映像を実現することができる。また、フォトダイオード２１の受光面を考慮して配線層３７の各配線をレイアウトする必要が無い。従って、配線のレイアウトの自由度が高くなるため、表面照射型の画素構造に比べて画素の微細化を図ることができる。
［積層構造］
　上述した本例に係るＣＭＯＳイメージセンサ１０は、画素部分（画素アレイ部１）と回路部分（垂直駆動回路２やカラム処理部３など）とを積層した積層構造を有する積層型ＣＭＯＳイメージセンサである。本例に係るＣＭＯＳイメージセンサ１０の積層構造の概略について、図５を用いて説明する。図５は、ＣＭＯＳイメージセンサ１０の積層構造の構成の一例を示す、積層前の概略斜視図である。
　本例に係るＣＭＯＳイメージセンサ１０は、第１半導体基板（以下、「第１チップ」と記述する）５１と第２半導体基板（以下、「第２チップ」と記述する）５２とを有し、第１チップ５１が上側のチップとして、第２チップ５２が下側チップとして積層された積層構造となっている。
　この積層構造において、上側の第１チップ５１は、光電変換素子（フォトダイオード２１）を含む単位画素２０が行列状に２次元配置されて成る画素アレイ部１が形成された画素チップとなっている。第１チップ５１の周縁部には、ポンディングパッド用の開口５３が形成されている。
　下側の第２チップ５２は、図１における垂直駆動回路２、カラム処理部３、参照信号生成部４、水平走査回路５、タイミング制御回路７、及び、画像信号処理部８など、第１チップ５１側の画素アレイ部１の各画素２０を駆動する回路部分が形成された回路チップとなっている。第２チップ５２の周縁部には、外部との電気的接続を行うためのパッド部５４が、第１チップ５１のポンディングパッド用の開口５３に対応して設けられている。
　第１チップ５１側の画素アレイ部１の各画素２０は、先述した裏面照射型の画素構造となっている。従って、第１チップ５１は、基板裏面（第２面）が上面となるように、第２チップ５２に対して積層されている。換言すれば、第１チップ５１は、第２チップ５２に対し、配線層４７（図４参照）が形成された側の第１面（基板表面）が対向した状態で積層されている。
　上述したように、画素部分（画素アレイ部１）と回路部分（垂直駆動回路２やカラム処理部３など）とを積層することで、第１チップ５１として画素アレイ部１を形成できる程度の大きさ（面積）のもので済むため、第１チップ５１のサイズ（面積）、ひいては、ＣＭＯＳイメージセンサ１０全体のサイズを小型化できる。また、第１チップ５１には単位画素２０の作製に適したプロセスを、第２チップ５２には回路の作製に適したプロセスをそれぞれ適用できるため、ＣＭＯＳイメージセンサ１０の製造に当たって、プロセスの最適化を図ることができる。
　図６Ａに、第１チップ５１のフロアプランの一例を示し、図６Ｂに、第２チップ５２のフロアプランの一例を示す。従来技術にあっては、第１チップ５１と第２チップ５２との間の電気的接続にビア（ＶＩＡ）を用いる構成を採っている。
　第２チップ５２から第１チップ５１に対して画素アレイ部１の行アドレスや行走査の制御を行う制御信号を伝送する必要がある。また、第１チップ５１から第２チップ５２に対して画素アレイ部１の各画素２０から読み出された画素信号を伝送する必要がある。そこで、第２チップ５２上の垂直駆動回路２の各画素行に対応する各出力端と、第１チップ５１上の画素アレイ部１の行制御線１１（１１-1～１１-m）との間を、第２チップ５２及び第１チップ５１を貫通する貫通ビア５５を通して電気的に接続する。また、第１チップ５１上の画素アレイ部１の列信号線１２（１２-1～１２-n）と、第２チップ５２上のカラム処理部３の各画素列に対応する各入力端との間を、第１チップ５１及び第２チップ５２を貫通する貫通ビア５６を通して電気的に接続する。
［ビアを用いた場合の問題点］
　ところで、行制御線１１を通しての画素制御の高速化を図るためには、行制御線１１の配線長を短くする手法が有効である。行制御線１１の配線長を短くすることで、行制御線１１の配線抵抗や寄生容量で決まる時定数を小さくすることができるため、画素制御の高速化を図ることができる。但し、この手法を採る場合、行制御線１１を駆動する垂直駆動回路２を、分割した各々の行制御線毎に必要があるために、画素配置の連続性を考慮すると、非積層型のＣＭＯＳイメージセンサでは困難であった。
　また、積層型のＣＭＯＳイメージセンサであっても、単位画素２０が規則正しく配置されて成る画素アレイ部１において、その途中に貫通ビア５５，５６を形成することは、画素配置の連続性の観点から困難である。従って、例えば、行制御線１１用の貫通ビア５５については、図６Ａに示すように、画素アレイ部１の端部（例えば、左側の端部）に配置せざるを得ない。この場合、画素アレイ部１を行方向に横断するように配線された行制御線１１を、画素アレイ部１の一方の端部に配置された貫通ビア５５を通して駆動することになる。そのため、行制御線１１の配線抵抗や寄生容量で決まる時定数による画素制御信号の遅延が大きく、画素制御の高速化の妨げとなる。
＜本開示の一実施形態＞
　そこで、本開示の一実施形態では、画素部分を搭載する第１チップ５１と、回路部分を搭載する第２チップ５２とが、基板表面（第１面）を対向させた状態で積層されて成る積層型ＣＭＯＳイメージセンサ１０において、以下のような構成を特徴としている。すなわち、本実施形態に係るＣＭＯＳイメージセンサ１０では、先ず、第１チップ５１に搭載される画素アレイ部１の領域を、行方向において複数に分割し、画素アレイ部１が複数の分割アレイ部から成る構成とする。これにより、画素行制御線１１も、複数の分割アレイ部に対応して分割されることになる。これに対応して、第２チップ５２に搭載される制御回路部、具体的には、垂直駆動回路２やカラム処理部３等についても複数に分割する。これにより、垂直駆動回路２は、画素アレイ部１の複数の分割アレイ部のそれぞれに対応して設けられることになる。
　そして、本実施形態に係るＣＭＯＳイメージセンサ１０では、第１チップ５１及び第２チップ５２の各基板表面に電極（例えば、バンプ）を配置し、画素アレイ部１と垂直駆動回路２との間において、基板表面間で電極を通して、分割アレイ部の単位で電気的接続を行うようにする。ここで、画素アレイ部１の領域の分割数、即ち、分割アレイ部の個数をＸとすると、複数の分割アレイ部の各々における行制御線１１（１１-1～１１-m）の配線長は、画素アレイ部１の領域を分割しない場合の１／Ｘになる。
　また、第１チップ５１と第２チップ５２との間における電気的接続に貫通ビア５５，５６（図６参照）を使用するのではなく、基板表面に配された電極を使用し、画素アレイ部１と垂直駆動回路２とを、分割アレイ部の単位で電気的に接続するようにする。これにより、垂直駆動回路２の駆動対象となる、分割アレイ部個々の行制御線１１の配線抵抗や寄生容量で決まる時定数が、分割されていない場合よりも小さくなるため、露光時間等の画素制御の高速化と同時性の向上を図ることができる。
　以下に、本実施形態に係るＣＭＯＳイメージセンサ１０の具体的な実施例について説明する。
［実施例１］
　図７Ａは、実施例１に係る第１チップ５１のフロアプランを示す概略平面図であり、図７Ｂは、実施例１に係る第２チップ５２のフロアプランを示す概略平面図である。
　実施例１では、画素アレイ部１の領域を４分割（Ｘ＝４）し、画素アレイ部１が４つの分割アレイ部１Ａ，１Ｂ，１Ｃ，１Ｄから成る構成となっている。この画素アレイ部１の領域の分割に伴って行制御線１１も４分割され、４系統の行制御線１１Ａ，１１Ｂ，１１Ｃ，１１Ｄから成る。尚、図７Ａにおいて、行制御線１１Ａ，１１Ｂ，１１Ｃ，１１Ｄの矢印の向きは、行制御線１１Ａ，１１Ｂ，１１Ｃ，１１Ｄによって伝送される画素制御信号の伝送方向を表わしている。
　図７Ａ及び図７Ｂにおいて、画素アレイ部１の両側及び中央部には、第１チップ５１と第２チップ５２との間で、行制御線１１に関して電気的接続を行うための接続領域５７-1，５７-2，５７-3が、列方向（図の上下方向）に沿って設けられている。また、画素アレイ部１のカラム処理部３が配置される側の端部（図の上端部）には、第１チップ５１と第２チップ５２との間で、列信号線１２に関して電気的接続を行うための接続領域５８-1，５８-2が行方向（図の左右方向）に沿って設けられている。
　また、図７Ｂに示すように、４分割された行制御線１１Ａ，１１Ｂ，１１Ｃ，１１Ｄの各々に対応して、４つの垂直駆動回路２-1～２-4が接続領域５７-1，５７-2，５７-3の近傍に配置されている。具体的には、画素アレイ部１の左側の接続領域５７-1の近傍に行制御線１１Ａを駆動する垂直駆動回路２-1が配され、画素アレイ部１の右側の接続領域５７-2の近傍に行制御線１１Ｄを駆動する垂直駆動回路２-2が配されている。また、画素アレイ部１の中央部の接続領域５７-3を挟んで、行制御線１１Ｂを駆動する垂直駆動回路２-3と、行制御線１１ＣＤを駆動する垂直駆動回路２-4とが配されている。
　そして、接続領域５７-1，５７-2，５７-3及び接続領域５８-1，５８-2において、第１チップ５１及び第２チップ５２の各基板表面に配された電極、例えばバンプ６０（図８参照）を用いて、画素アレイ部１と垂直駆動回路２とを、分割アレイ部１Ａ，１Ｂ，１Ｃ，１Ｄの単位で電気的に接続する。その詳細について、図８を用いて説明する。図８は、第１チップ５１及び第２チップ５２の要部の断面構造を示す断面図である。図８には、接続領域５７-1の周辺の断面構造を示している。
　図８に示すように、接続領域５７-1は、第１チップ５１側の接続電極５７Ａと第２チップ５２側の接続電極５７Ｂとから成る。接続電極５７Ａ，５７Ｂは、アルミニウム（Ａｌ）等の金属材料から成る。そして、接続領域５７-1において、接続電極５７Ａと接続電極５７Ｂとがバンプ６０によって電気的に接続される。これにより、垂直駆動回路２（２-1～２-4）は、配線層６１の各配線及びバンプ６０を介して、画素アレイ部１と分割アレイ部１Ａ，１Ｂ，１Ｃ，１Ｄの単位で電気的に接続される。
　具体的には、垂直駆動回路２-1の各出力端は、接続領域５７-1において各バンプ６０を介して行制御線１１Ａの各一端に接続される。垂直駆動回路２-2の各出力端は、接続領域５７-2において各バンプ６０を介して行制御線１１Ｄの各一端に接続される。垂直駆動回路２-3の各出力端は、接続領域５７-3において各バンプ６０を介して行制御線１１Ｂの各一端に接続される。垂直駆動回路２-4の各出力端は、接続領域５７-3において各バンプ６０を介して行制御線１１Ｃの各一端に接続される。
　図８において、パッド部５４は、アルミニウム等の金属材料から成る。パッド部５４は、配線層６２の各配線を介してＩ／Ｏ（入出力）回路、例えば入力Ｉ／Ｆ６と電気的に接続される。配線層６１及び配線層６２の各配線は、銅（Ｃｕ）等の金属材料から成る。
　上述したように、画素アレイ部１と垂直駆動回路２とを、第１チップ５１及び第２チップ５２の各基板表面に配されたバンプ６０を介して電気的に接続する構成を採ることで、図８に示すように、画素アレイ部１の画素配置の連続性を阻害することはない。そして、行制御線１１を通しての画素制御の高速化を図るに当たって、画素アレイ部１を行方向において複数に分割することによって行制御線１１の配線長を短くすることができる。
（垂直駆動回路の第１例）
　図９は、垂直駆動回路２の第１例を示すブロック図である。図９に示すように、垂直駆動回路２は、行制御線１１（１１-1～１１-m）を駆動する行制御線ドライバ部２Ａと、行制御線ドライバ部２Ａを制御する行デコーダ部２Ｂとから成る。
　行制御線ドライバ部２Ａは、画素アレイ部１の行数分設けられたＮＡＮＤ回路７１-1～７１-mと、ＮＡＮＤ回路７１-1～７１-mの後段に配されたインバータ回路７２-1～７２-mとを有する構成となっている。ＮＡＮＤ回路７１-1～７１-mの各一方の入力端には、行デコーダ部２Ｂからデコード信号が与えられる。ＮＡＮＤ回路７１-1～７１-mの各他方の入力端は、隣り合う２つの画素行毎に共通に接続されている。ＮＡＮＤ回路７１-1～７１-mの各出力は、インバータ回路７２-1～７２-mで極性反転されて画素制御信号として行制御線１１-1～１１-mに与えられる。
　画素制御信号による駆動モードとして、行制御線１１-1～１１-mを順に駆動して行単位で単位画素２０の信号を読み出すローリングシャッタモードと、行制御線１１-1～１１-mを同時に駆動して全画素の信号を一括して読み出すグローバルシャッタモードとがある。これらの駆動モードのうち、特に、グローバルシャッタモード時の面内同時性（撮像面内での同時性）が重要となる。
　本例に係る垂直駆動回路２では、グローバルシャッタ動作時に垂直方向（列方向）の駆動タイミングのスキュー（タイミングのずれ）を抑えるために、回路動作の基準となるタイミング制御信号を、クロックツリー構造で行制御線ドライバ部２Ａの各画素行に対応する回路部に配信する構成を採っている。ここで、「クロックツリー構造」とは、ツリー状にクロック信号（本例では、タイミング制御信号）を分配する構造である。具体的には、図９に示すように、隣り合う例えば８つの画素行を単位として、ＮＡＮＤ回路７１-1～７１-mの各他方の入力端にタイミング制御信号を与える構成とする。タイミング制御信号は、タイミング制御回路７（図１参照）から供給される。
　このように、行制御線ドライバ部２Ａの各画素行に対応する回路部にクロックツリー構造でタイミング制御信号を配信する構成を採ることにより、グローバルシャッタ動作の際に、第１チップ５１の画素アレイ部１のシャッタタイミングのスキューを、垂直、水平共に最小限に抑えることができる。その結果、グローバルシャッタモードの際に、高精度の面内同時性を実現することができる。
（垂直駆動回路の第２例）
　第１例に係る垂直駆動回路２では、垂直方向全ての行制御線１１-1～１１-mを同時に駆動する場合を使用目的としている。具体的には、グローバルシャッタ動作時において、タイミング制御信号をクロックツリー構造で配信することで、面内同時性を実現するようにしている。この面内同時性に限らず、使用目的によっては、行制御線１１-1～１１-mを垂直方向（列方向）において複数本単位でブロック分けし、ブロック毎に同時性を保つようにすることも可能である。
　第２例に係る垂直駆動回路２では、ブロック毎に同時性を保つようにしている。図１０は、垂直駆動回路２の第２例を示すブロック図である。図１０に示すように、第２例に係る垂直駆動回路２では、垂直方向（列方向）において、行制御線１１-1～１１-mを例えば隣り合う４本ずつを単位としてブロック化している。そして、タイミング制御信号に対してブロック間にバッファ７３-1，７３-2，・・・を挿入し、それぞれ一定の遅延を与えるようにしている。
　このように、行制御線１１-1～１１-mをブロック化し、タイミング制御信号に対してブロック間で一定の遅延を与えるようにすることで、ブロック毎に同時性を確保する（同時性を保つ）ことができる。また、ブロック毎に動作タイミングが異なるため、垂直駆動回路２に流れるピーク電流の低減を図ることができる。
　尚、第１例においても、タイミング制御信号を２系統以上用意し、これら複数系統のタイミング制御信号を、隣接する画素行の制御に交互に用いるようにすることで、第２例と同様に、ブロック毎に同時性を確保することができる。
［実施例２］
　図１１Ａは、実施例２に係る第１チップ５１のフロアプランを示す概略平面図であり、図１１Ｂは、実施例２に係る第２チップ５２のフロアプランを示す概略平面図である。
　実施例１では、行制御線ドライバ部２Ａ及び行デコーダ部２Ｂから成る垂直駆動回路２（２-1～２-4）を、４分割された行制御線１１Ａ，１１Ｂ，１１Ｃ，１１Ｄの各々に対応して配置した構成を採っている。具体的には、行制御線１１Ａの駆動用に垂直駆動回路２-1が設けられ、行制御線１１Ｂの駆動用に垂直駆動回路２-3が設けられ、行制御線１１Ｃの駆動用に垂直駆動回路２-4が設けられ、行制御線１１Ｄの駆動用に垂直駆動回路２-2が設けられている。
　これに対して、実施例２では、垂直駆動回路２を行制御線ドライバ部２Ａと行デコーダ部２Ｂとに分離し、図１１Ｂに示すように、行デコーダ部２Ｂについては、行制御線１１Ａ，１１Ｂ，１１Ｃ，１１Ｄに対して共通に、画素アレイ部１の例えば左側の端部に１つ配置する構成を採っている。そして、図１１Ａ及び図１Ｂにおいて、画素アレイ部１の両側及び中央部には、第１チップ５１と第２チップ５２との間で、デコード線１４に関して電気的接続を行うための接続領域５９-1，５９-2，５９-3が、列方向（図の上下方向）に沿って設けられている。
　また、図１１Ｂに示すように、行制御線ドライバ部２Ａについては、行制御線１１Ａ，１１Ｂ，１１Ｃ，１１Ｄの各々に対応して配置する構成を採っている。具体的には、行制御線１１Ａの駆動用に行制御線ドライバ部２Ａ-1が設けられ、行制御線１１Ｂの駆動用に行制御線ドライバ部２Ａ-3が設けられている。また、行制御線１１Ｃの駆動用に行制御線ドライバ部２Ａ-4が設けられ、行制御線１１Ｄの駆動用に行制御線ドライバ部２Ａ-2が設けられている。
　図１２は、実施例２における第１チップ５１及び第２チップ５２の接合部の構成の一例を示す概略図である。図１２に示すように、第２チップ５２に搭載された行デコーダ部２Ｂと、第１チップ５１に配線されたデコード線１４とは、接続領域５９-1においてバンプ６０によって電気的に接続される。また、デコード線１４は、接続領域５９-3においてバンプ６０によって行制御線ドライバ部２Ａ-3，２Ａ-4と電気的に接続され、更に接続領域５９-2においてバンプ６０によって行制御線ドライバ部２Ａ-2と電気的に接続される。
　これにより、行デコーダ部２Ｂから出力されるデコード信号は、行デコーダ部２Ｂと隣接する行制御線ドライバ部２Ａ-1に直接供給されるとともに、デコード線１４によって伝送されて行制御線ドライバ部２Ａ-3，２Ａ-4に、行制御線ドライバ部２Ａ-2に供給される。行制御線ドライバ部２Ａ（２Ａ-1～２Ａ-4）と行制御線１１（１１Ａ～１１Ｄ）との電気的接続に関しては、実施例１における垂直駆動回路２（２-1～２-4）と行制御線１１（１１Ａ～１１Ｄ）との電気的接続と同じである。図１３に、実施例２に係る垂直駆動回路２の構成の一例を示す。
　実施例２によれば、行デコーダ部２Ｂを行制御線１１Ａ，１１Ｂ，１１Ｃ，１１Ｄに対して共通に配置し、行制御線ドライバ部２Ａを行制御線１１Ａ，１１Ｂ，１１Ｃ，１１Ｄの各々に対応して配置しているため、実施例１に比べて第２チップ５２のレイアウト面積を低減できる。具体的には、実施例１では、行デコーダ部２Ｂについても、行制御線１１Ａ，１１Ｂ，１１Ｃ，１１Ｄの各々に対応して配置しているため、行制御線１１Ａ，１１Ｂ，１１Ｃ，１１Ｄに対して共通に１つ配置する実施例２では、実施例１に比べて行デコーダ部３個分だけレイアウト面積を低減できる。
［実施例３］
　図１４は、実施例３に係る垂直駆動回路２の構成の一例を示す回路図である。図１４において、垂直駆動回路２の各画素行に対応する回路部分は、ＮＡＮＤ回路７１（７１-1～７１-m）と、その後段に配されたインバータ回路７２（７２-1～７２-m）とによって構成されている。
　垂直駆動回路２の各画素行の出力段を構成するインバータ回路７２は、高電位側電源と低電位側電源との間に直列に接続され、ゲート電極が共通に接続されて入力端となるＰチャネル型ＭＯＳトランジスタＱｐ及びＮチャネル型ＭＯＳトランジスタＱｎから成るＣＭＯＳインバータ構成となっている。そして、ＭＯＳトランジスタＱｐ及びＭＯＳトランジスタＱｎのドレイン共通接続ノードがインバータ回路７２の出力端となり、この出力端に行制御線１１（１１-1～１１-m）の一端が接続されている。
　垂直駆動回路２の行制御線ドライバ部２Ａの近傍、例えば垂直駆動回路２の各画素行の出力段、即ちインバータ回路７２の高電位側電源と低電位側電源（例えば、グランド）との間には容量素子Ｃが接続されている。この容量素子Ｃは、電源電圧を安定化させる安定化容量である。
　ところで、グローバルシャッタ動作時は、行制御線１１（１１-1～１１-m）の大きな寄生容量を高速に充放電するために、瞬間的に大きな電流が流れ、内部電源の電源電圧が不安定となる（例えば、ノイズが乗る）。そして、ノイズが乗るなど、電源電圧が不安定となると、グローバルシャッタ時の動作が不安定となる。
　これに対して、実施例３に係る垂直駆動回路２によれば、行制御線ドライバ部２Ａの近傍において、高電位側電源と低電位側電源との間に接続された容量素子Ｃを備えるため、瞬間的に大きな電流が流れたとしても、例えばノイズを吸収し、電源電圧を安定化させることができる。これにより、グローバルシャッタ時の動作の安定化を図ることができる。容量素子Ｃによる電源安定化の技術は、実施例１及び実施例２に係る垂直駆動回路２に対しても適用できる。
＜変形例＞
　以上、本開示の技術を好ましい実施形態に基づいて説明したが、本開示は当該実施形態に限定されるものではない。実施形態において説明した固体撮像素子の構成、構造はあくまでも例示に過ぎず、適宜、変更することができる。例えば、上記の実施形態では、画素アレイ部１の領域を４分割する場合を例に挙げて説明したが、分割数は４に限られるものではない。分割数が多いほど、分割アレイ部個々の行制御線１１の配線長を短くでき、それに伴って配線抵抗や寄生容量で決まる時定数を小さくすることができるため、画素制御のより高速化を図ることができる。
　また、上記の実施形態では、固体撮像素子、例えばＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、これ適用例に限られるものではない。すなわち、本開示の技術は、単位回路が行列状に配置された回路部を搭載する第１半導体基板と、単位回路を駆動する駆動部を搭載する第２半導体基板とが、配線層が形成された側の基板面が対向した状態で積層されて成る、メモリ装置などの半導体装置全般に対して適用可能である。
　この場合、本開示の半導体装置は、単位回路が行列状に配置された回路部を搭載する第１半導体基板と、単位回路を駆動する駆動部を搭載する第２半導体基板とが、配線層が形成された側の基板面が対向した状態で積層されている。そして、回路部は、分割された複数の分割回路部から成り、駆動部は、複数の分割回路部のそれぞれに対応して設けられており、回路部と駆動部との間において、第１半導体基板及び第２半導体基板の各第１面に配された電極を通して、分割回路部の単位で電気的接続を行う構成となる。
＜電子機器＞
　上記の実施形態に係るＣＭＯＳイメージセンサは、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機などの電子機器全般において、その撮像部（画像取込部）として用いることができる。尚、電子機器に搭載される上記モジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。
［撮像装置］
　図１５Ａは、本開示の撮像装置の構成例を示すブロック図である。図１５Ａに示すように、本開示の撮像装置１００は、レンズ群１０１などを含む光学系、撮像素子１０２、カメラ信号処理部であるＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８がバスライン１０９を介して相互に接続された構成となっている。
　レンズ群１０１は、被写体からの入射光（像光）を取り込んで撮像素子１０２の撮像面上に結像する。撮像素子１０２は、レンズ群１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
　表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置から成り、撮像素子１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像素子１０２で撮像された動画または静止画を、メモリカードやビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
　操作系１０７は、ユーザによる操作の下に、本撮像装置１００が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、及び、操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　このような撮像装置１００は、ビデオカメラやデジタルスチルカメラ、更には、携帯電話機等のモバイル機器向けカメラモジュールに適用することができる。そして、この撮像装置１００において、撮像素子１０２として、画素制御の高速化が可能な、Ｓ先述した実施形態に係るＣＭＯＳイメージセンサを用いることができる。これにより、例えば、高速なグローバルシャッタ動作が必要なアプリケーションにおいて、シャッタ動作の面内の同時性を保つことができる。
［距離測定装置］
　先述した実施形態に係るＣＭＯＳイメージセンサは、ビデオカメラ、デジタルスチルカメラ、あるいは、携帯電話機等のモバイル機器向けカメラモジュールの他に、例えば、被写体（測定対象物）までの距離を測定する距離測定装置に適用することができる。距離測定装置としては、例えば、被写体に照射した光が被写体で反射して戻ってくるまでの時間（被写体までの往復時間）を計測することによって被写体までの距離を測定するＴＯＦ(Time Of Flight)方式の３次元距離画像センサが知られている。
　図１５Ｂは、ＴＯＦ方式の距離測定装置の構成の一例を示す概略図である。図１５Ｂに示すように、本例に係る距離測定装置２００は、近接して配置された光源２０１、受光センサ２０２、及び、制御部２０３を有する。
　光源２０１は、被写体（測定対象物）３００に対して例えばレーザ光を照射する。受光センサ２０２は、先述した実施形態に係るＣＭＯＳイメージセンサから成り、光源２０１からの照射光（照射信号）に基づく被写体３００からの反射光（反射信号）を受光する。制御部２０３は、例えば、マイクロコンピュータ等によって構成され、光源２０１及び受光センサ２０２の動作を制御する処理を行う。制御部２０３は、光源２０１及び受光センサ２０２を制御する処理の他に、受光センサ２０２の検出信号に基づいて、被写体３００までの距離を算出する処理を行う。
　距離測定装置２００において、受光センサ２０２として用いるＣＭＯＳイメージセンサの単位画素２０としては、後述する動作説明から明らかなように、図３Ａに示す画素構成、即ち電荷排出トランジスタ２７を有する画素構成を用いることが好ましい。図１６に、ＴＯＦ方式の距離測定装置２００においてＴＯＦ動作（測距動作）を行う際の画素制御信号のタイミング関係を示す。
　また、図１７に、ＴＯＦ動作の説明に用いる画素アレイ部１の画素配列を示す。図１７には、ｍ行ｎ列の画素配列を示している。この例では、画素制御信号のうち、リセット信号ＲＳＴ、電荷排出信号ＯＦＧ、及び、転送信号ＴＲＧはそれぞれ画素行毎に全ての画素２０に共通に供給される。この画素制御信号の供給例は、図１６のタイミングチャートに対応した論理的な供給例を意味しており、物理的には、実施例１乃至実施例３にあってはそれぞれ独立した行制御線ドライバ部２Ａから画素アレイ部１の分割アレイ部の単位で供給される。
　尚、垂直駆動回路２における行デコーダ部２Ｂは、様々な露光モードに対応するために搭載されているが、図１６のタイミングチャートにおけるリセット信号ＲＳＴ、電荷排出信号ＯＦＧ、及び、転送信号ＴＲＧの動作例の場合には行デコーダ部２Ｂは不要である。そのため、図９及び図１０に示す垂直駆動回路２では、行デコーダ部２Ｂの出力が全て高レベルになっている状態を前提としている。図１３に示すように、行制御線ドライバ部２Ａを分割している場合はこの限りではない。
　以下に、図３Ａに示す画素回路を用いて、図１６のタイミングチャートに基づく動作例について説明する。
　図１６のタイミングチャートにおいて、最初にパルス状の高レベルのリセット信号ＲＳＴが与えられ、リセットトランジスタ２４が導通状態となる。これにより、図１７に示す画素配列の全ての画素２０のＦＤ部２２がリセットされる（全画素リセット期間）。次に、全画素露光期間において、電荷排出信号ＯＦＧの初期の論理状態は高レベルであり、転送信号ＴＲＧの初期の論理状態は低レベルである。この初期状態は、フォトダイオード２１がリセットされている状態である。
　この初期状態から、電荷排出信号ＯＦＧ及び転送信号ＴＲＧの論理状態が反転することによって露光が行われる。ＴＯＦ動作の露光については後述する。露光完了後は、行デコーダ部２Ｂが動作することにより、第１行目の選択信号ＳＥＬ(1)から第ｍ行目の選択信号ＳＥＬ(m)までを順にアクティブ（高レベル）状態とすることにより、画素行単位で各画素２０のＦＤ部２２に蓄積された画素信号を読み出す。
　次に、ＴＯＦ動作の動作例について図１８を用いて説明する。図１８は、ＴＯＦ動作の動作例の説明図である。ＴＯＦ方式の距離測定装置などのアプリケーションにおいては、高速性が測定精度の向上につながるため、シャッタ動作の高速化が強く求められる。図１６のタイミングチャートにおいて、電荷排出信号ＯＦＧ及び転送信号ＴＲＧは、高速化が必要なシャッタ動作を司る画素制御信号である。
　図１５Ｂに示すＴＯＦ方式の距離測定装置２００において、先述した実施形態に係るＣＭＯＳイメージセンサから成る受光センサ２０２の近傍に設置された光源２０１から照射された光は、被写体３００で反射し、受光センサ２０２に到達する。
（Ｐｈａｓｅ１）
　制御部２０３による制御の下に、単位画素２０に対して、照射光と同時に（もしくは、オフセット時間をもって）、転送信号ＴＲＧを高レベルに遷移させ、電荷排出信号ＯＦＧを低レベルに遷移させる。この期間が露光期間である。露光期間中は、被写体３００からの反射光のうち、転送信号ＴＲＧのパルスにかかる期間の反射光分の信号Ｓ1と、転送信号ＴＲＧのパルス期間中の背景光分の信号Ｈとが、光電変換されてＦＤ部２２に蓄積される。
（Ｐｈａｓｅ２）
　Ｐｈａｓｅ１と同様の動作であり、転送信号ＴＲＧのパルス幅はＰｈａｓｅ１の場合と同じである。但し、動作タイミングは照射光のパルス幅分のオフセットをもつ。そして、反射光分の信号Ｓ2と背景光分の信号ＨとがＦＤ部２２に蓄積される。
（Ｐｈａｓｅ３）
　光源２０１から照射光を被写体３００に照射せず、Ｐｈａｓｅ１の場合と同様の動作を行う。
（ａ）Ｐｈａｓｅ３の動作をｐ回実行し、ＦＤ部２２に蓄積された電荷（背景光分の信号Ｈ×ｐ分）を、ローリング読み出しによって全画素から読み出す。この読み出した全画素分のデータは、外部に接続されたメモリに記憶する。
（ｂ）Ｐｈａｓｅ１の動作をｐ回実行した後、ＦＤ部２２に蓄積された電荷（(背景光分の信号Ｈ＋反射光分の信号Ｓ1）×ｐ分)を全画素から読み出す。そして、この読み出したデータから、（ａ）でメモリに記憶したデータを画素毎に減算し、その結果（反射光分の信号Ｓ1×ｐ分)をメモリに記憶する。
（ｃ）Ｐｈａｓｅ２をｐ回実行した後、（ａ）と同様に、（反射光分の信号Ｓ2×ｐ分)をメモリに記憶する。
（ｄ）照射光のパルス幅をＷ［ｓ］とすると、測定距離Ｄ［ｍ］は次式（１）から求めることができる。
　　　Ｄ＝（Ｃ・Ｗ・Δφ）／２　　　　　 　・・・（１）
ここで、Ｃは光速である。また、Δφは、次式（２）で与えられる。
　　　Δφ＝Ｓ2／（Ｓ1＋Ｓ2）　・・・（２）
　尚、本開示は以下のような構成をとることもできる。
［１］光電変換を行う画素が行列状に配置された画素アレイ部を少なくとも搭載する第１半導体基板と、
　画素を駆動する制御回路部を少なくとも搭載する第２半導体基板と、
　を有し、
　第１半導体基板と第２半導体基板とは、配線層が形成された側の第１面が対向した状態で積層されて成り、
　画素アレイ部は、分割された複数の分割アレイ部から成り、
　制御回路部は、複数の分割アレイ部のそれぞれに対応して設けられており、
　画素アレイ部と制御回路部との間において、第１半導体基板及び第２半導体基板の各第１面に配された電極を通して、分割アレイ部の単位で電気的接続を行う、
　固体撮像素子。
［２］第１半導体基板は、複数の画素に対して、第１面と反対側の第２面側から入射光を取り込む構造となっている、
　上記［１］に記載の固体撮像素子。
［３］画素アレイ部には、画素行毎に画素制御線が配線されており、
　画素制御線は、複数の分割アレイ部に対応して分割されている、
　上記［１］又は［２］に記載の固体撮像素子。
［４］制御回路部は、画素アレイ部に画素行毎に配線された画素制御線を駆動する制御線ドライバ部を有し、
　制御線ドライバ部は、回路動作の基準となるタイミング制御信号を、各画素行に対応する回路部に対してクロックツリー構造で配信する、
　上記［１］から［３］のいずれかに記載の固体撮像素子。
［５］画素制御線は、複数本単位でブロック化されており、
　制御線ドライバ部は、画素制御線に対してタイミング制御信号をブロック間で一定の遅延を与えて配信する、
　上記［４］に記載の固体撮像素子。
［６］制御回路部は、制御線ドライバ部にデコード信号を供給するデコーダ部を有し、
　制御線ドライバ部は、複数の分割アレイ部毎に設けられており、
　デコーダ部は、複数の分割アレイ部毎に対して共通に１つ設けられている、
　上記［４］又は［５］に記載の固体撮像素子。
［７］制御線ドライバ部は、出力段の高電位側電源と低電位側電源との間に接続された、電源安定化のための容量素子を有する、
　上記［４］から［６］のいずれかに記載の固体撮像素子。
［８］単位回路が行列状に配置された回路部を搭載する第１半導体基板と、
　単位回路を駆動する駆動部を搭載する第２半導体基板と、
　を有し、
　第１半導体基板と第２半導体基板とは、配線層が形成された側の第１面が対向した状態で積層されて成り、
　回路部は、分割された複数の分割回路部から成り、
　駆動部は、複数の分割回路部のそれぞれに対応して設けられており、
　回路部と駆動部との間において、第１半導体基板及び第２半導体基板の各第１面に配された電極を通して、分割回路部の単位で電気的接続を行う、
　半導体装置。
［９］光電変換を行う画素が行列状に配置された画素アレイ部を少なくとも搭載する第１半導体基板と、
　画素を駆動する制御回路部を少なくとも搭載する第２半導体基板と、
　を有し、
　第１半導体基板と第２半導体基板とは、配線層が形成された側の第１面が対向した状態で積層されて成り、
　画素アレイ部は、分割された複数の分割アレイ部から成り、
　制御回路部は、複数の分割アレイ部のそれぞれに対応して設けられており、
　画素アレイ部と制御回路部との間において、第１半導体基板及び第２半導体基板の各第１面に配された電極を通して、分割アレイ部の単位で電気的接続を行う、
　固体撮像素子を有する電子機器。
［１０］被写体に光を照射する光源を備え、
　光源からの照射光に基づく被写体からの反射光を固体撮像素子で受光し、
　固体撮像素子の検出信号に基づいて、被写体までの距離を測定する、
　上記［１０］に記載の電子機器。
　１・・・画素アレイ部、１Ａ，１Ｂ，１Ｃ，１Ｄ・・・分割画素アレイ部、２（２-1～２-4）・・・垂直駆動回路（行走査回路）、２Ａ（２Ａ-1～２Ａ-4）・・・行制御線ドライバ部、２Ｂ・・・行デコーダ部、３・・・カラム処理部、４・・・参照信号生成部、５・・・水平走査回路（列走査回路）、７・・・タイミング制御回路、８・・・画像信号処理部、１０・・・ＣＭＯＳイメージセンサ、１１（１１-1～１１-m）,１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ・・・行制御線、１２（１２-1～１２-n）・・・列信号線、２０・・・単位画素（画素回路）、２１・・・フォトダイオード（光電変換素子）、２２・・・電荷電圧変換部（ＦＤ部）、２３・・・転送トランジスタ（転送ゲート部）、２４・・・リセットトランジスタ、２５・・・増幅トランジスタ、２６・・・選択トランジスタ、２７・・・電荷排出トランジスタ、３１・・・コンパレータ回路、３２・・・カウンタ回路、３３・・・スイッチ回路、３４・・・メモリ回路、５１・・・第１チップ（第１半導体基板）、５２・・・第２チップ（第２半導体基板）、６０・・・バンプ（電極）、

Claims (10)

  1. 　光電変換を行う画素が行列状に配置された画素アレイ部を少なくとも搭載する第１半導体基板と、
    　画素を駆動する制御回路部を少なくとも搭載する第２半導体基板と、
    　を有し、
    　第１半導体基板と第２半導体基板とは、配線層が形成された側の第１面が対向した状態で積層されて成り、
    　画素アレイ部は、分割された複数の分割アレイ部から成り、
    　制御回路部は、複数の分割アレイ部のそれぞれに対応して設けられており、
    　画素アレイ部と制御回路部との間において、第１半導体基板及び第２半導体基板の各第１面に配された電極を通して、分割アレイ部の単位で電気的接続を行う、
    　固体撮像素子。
  2. 　第１半導体基板は、複数の画素に対して、第１面と反対側の第２面側から入射光を取り込む構造となっている、
    　請求項１に記載の固体撮像素子。
  3. 　画素アレイ部には、画素行毎に画素制御線が配線されており、
    　画素制御線は、複数の分割アレイ部に対応して分割されている、
    　請求項１に記載の固体撮像素子。
  4. 　制御回路部は、画素アレイ部に画素行毎に配線された画素制御線を駆動する制御線ドライバ部を有し、
    　制御線ドライバ部は、回路動作の基準となるタイミング制御信号を、各画素行に対応する回路部に対してクロックツリー構造で配信する、
    　請求項１に記載の固体撮像素子。
  5. 　画素制御線は、複数本単位でブロック化されており、
    　制御線ドライバ部は、画素制御線に対してタイミング制御信号をブロック間で一定の遅延を与えて配信する、
    　請求項４に記載の固体撮像素子。
  6. 　制御回路部は、制御線ドライバ部にデコード信号を供給するデコーダ部を有し、
    　制御線ドライバ部は、複数の分割アレイ部毎に設けられており、
    　デコーダ部は、複数の分割アレイ部毎に対して共通に１つ設けられている、
    　請求項４に記載の固体撮像素子。
  7. 　制御線ドライバ部は、出力段の高電位側電源と低電位側電源との間に接続された、電源安定化のための容量素子を有する、
    　請求項４に記載の固体撮像素子。
  8. 　単位回路が行列状に配置された回路部を搭載する第１半導体基板と、
    　単位回路を駆動する駆動部を搭載する第２半導体基板と、
    　を有し、
    　第１半導体基板と第２半導体基板とは、配線層が形成された側の第１面が対向した状態で積層されて成り、
    　回路部は、分割された複数の分割回路部から成り、
    　駆動部は、複数の分割回路部のそれぞれに対応して設けられており、
    　回路部と駆動部との間において、第１半導体基板及び第２半導体基板の各第１面に配された電極を通して、分割回路部の単位で電気的接続を行う、
    　半導体装置。
  9. 　光電変換を行う画素が行列状に配置された画素アレイ部を少なくとも搭載する第１半導体基板と、
    　画素を駆動する制御回路部を少なくとも搭載する第２半導体基板と、
    　を有し、
    　第１半導体基板と第２半導体基板とは、配線層が形成された側の第１面が対向した状態で積層されて成り、
    　画素アレイ部は、分割された複数の分割アレイ部から成り、
    　制御回路部は、複数の分割アレイ部のそれぞれに対応して設けられており、
    　画素アレイ部と制御回路部との間において、第１半導体基板及び第２半導体基板の各第１面に配された電極を通して、分割アレイ部の単位で電気的接続を行う、
    　固体撮像素子を有する電子機器。
  10. 　被写体に光を照射する光源を備え、
    　光源からの照射光に基づく被写体からの反射光を固体撮像素子で受光し、
    　固体撮像素子の検出信号に基づいて、被写体までの距離を測定する、
    　請求項９に記載の電子機器。
PCT/JP2016/054925 2015-04-24 2016-02-19 固体撮像素子、半導体装置、及び、電子機器 Ceased WO2016170833A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
CN201680022374.0A CN107534049B (zh) 2015-04-24 2016-02-19 固态图像元件、半导体装置和电子设备
EP16782855.7A EP3288081B1 (en) 2015-04-24 2016-02-19 Solid state image sensor and electronic device comprising the same
JP2017513993A JP6773029B2 (ja) 2015-04-24 2016-02-19 固体撮像素子、半導体装置、及び、電子機器
KR1020177029197A KR102513628B1 (ko) 2015-04-24 2016-02-19 고체 촬상 소자, 반도체 장치, 및, 전자 기기
US15/567,202 US11153515B2 (en) 2015-04-24 2016-02-19 Solid state image sensor comprising stacked substrates, semiconductor device, and electronic device
CN202110769211.1A CN113658967B (zh) 2015-04-24 2016-02-19 光检测设备
US15/831,559 US10554910B2 (en) 2015-04-24 2017-12-05 Solid state image sensor, semiconductor device, and electronic device
US17/471,634 US11889218B2 (en) 2015-04-24 2021-09-10 Stacked substrate solid state image sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-088992 2015-04-24
JP2015088992 2015-04-24

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US15/567,202 A-371-Of-International US11153515B2 (en) 2015-04-24 2016-02-19 Solid state image sensor comprising stacked substrates, semiconductor device, and electronic device
US15/831,559 Continuation US10554910B2 (en) 2015-04-24 2017-12-05 Solid state image sensor, semiconductor device, and electronic device
US17/471,634 Continuation US11889218B2 (en) 2015-04-24 2021-09-10 Stacked substrate solid state image sensor

Publications (1)

Publication Number Publication Date
WO2016170833A1 true WO2016170833A1 (ja) 2016-10-27

Family

ID=57144555

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/054925 Ceased WO2016170833A1 (ja) 2015-04-24 2016-02-19 固体撮像素子、半導体装置、及び、電子機器

Country Status (6)

Country Link
US (3) US11153515B2 (ja)
EP (1) EP3288081B1 (ja)
JP (1) JP6773029B2 (ja)
KR (1) KR102513628B1 (ja)
CN (2) CN113658967B (ja)
WO (1) WO2016170833A1 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695352A (zh) * 2017-04-10 2018-10-23 普里露尼库斯日本股份有限公司 固体摄像装置、固体摄像装置的制造方法以及电子设备
WO2019065174A1 (ja) * 2017-09-29 2019-04-04 ソニーセミコンダクタソリューションズ株式会社 時間計測デバイスおよび時間計測装置
CN110088908A (zh) * 2017-09-05 2019-08-02 索尼半导体解决方案公司 传感器芯片和电子设备
JP2020008412A (ja) * 2018-07-06 2020-01-16 ソニーセミコンダクタソリューションズ株式会社 測距センサ及びタイムオブフライトセンサ
WO2020017340A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
JP2020028112A (ja) * 2018-08-10 2020-02-20 シャープ株式会社 撮像装置
WO2020153123A1 (ja) * 2019-01-25 2020-07-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
WO2020183533A1 (ja) * 2019-03-08 2020-09-17 株式会社ブルックマンテクノロジ 距離画像センサ及び距離画像撮像装置
JP2020533564A (ja) * 2017-09-08 2020-11-19 ソニーセミコンダクタソリューションズ株式会社 ピクセルレベルの背景光減算
WO2021065561A1 (ja) * 2019-10-04 2021-04-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP2021092554A (ja) * 2019-12-09 2021-06-17 エスケーハイニックス株式会社ＳＫ ｈｙｎｉｘ Ｉｎｃ． 飛行時間距離測定方式のセンシングシステム及びイメージセンサ
WO2021199680A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
WO2021205895A1 (ja) * 2020-04-09 2021-10-14 ソニーセミコンダクタソリューションズ株式会社 信号処理装置、センシングモジュール
JP2022023945A (ja) * 2017-09-25 2022-02-08 ウェイモ エルエルシー 拡張されたダイナミックレンジのための組み合わせ光検出器アレイ
JP2022046956A (ja) * 2020-09-11 2022-03-24 キヤノン株式会社 光電変換装置及び撮像システム
JP2022130037A (ja) * 2021-02-25 2022-09-06 キヤノン株式会社 光電変換装置及び機器
JP2023159648A (ja) * 2022-04-20 2023-11-01 キヤノン株式会社 光電変換装置および光電変換システム
WO2025041684A1 (ja) * 2023-08-23 2025-02-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
US12272710B2 (en) 2020-03-05 2025-04-08 Canon Kabushiki Kaisha Semiconductor device and equipment
US12349482B2 (en) 2017-10-30 2025-07-01 Sony Semiconductor Solutions Corporation Backside illumination type solid-state imaging device, manufacturing method for backside illumination type solid-state imaging device, imaging apparatus and electronic equipment
US12483812B2 (en) 2021-10-12 2025-11-25 Canon Kabushiki Kaisha Semiconductor device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI648986B (zh) * 2014-04-15 2019-01-21 Sony Corporation 攝像元件、電子機器
CN113658967B (zh) 2015-04-24 2024-03-22 索尼公司 光检测设备
CN108574793B (zh) * 2017-03-08 2022-05-10 三星电子株式会社 被配置为重新生成时间戳的图像处理设备及包括其在内的电子设备
US10598936B1 (en) * 2018-04-23 2020-03-24 Facebook Technologies, Llc Multi-mode active pixel sensor
WO2019244514A1 (ja) 2018-06-19 2019-12-26 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器
TWI888369B (zh) * 2019-02-27 2025-07-01 日商索尼半導體解決方案公司 量測裝置、測距裝置、電子機器及量測方法
JP7358079B2 (ja) * 2019-06-10 2023-10-10 キヤノン株式会社 撮像装置、撮像システムおよび半導体チップ
KR102827206B1 (ko) * 2019-09-02 2025-07-01 삼성전자주식회사 클럭 트리를 포함하는 이미지 센서 및 어드레스 디코더, 이미지 센서를 포함하는 이미지 처리 시스템
KR102815487B1 (ko) * 2019-10-15 2025-05-30 에스케이하이닉스 주식회사 이미지 센서 및 이를 포함하는 이미지 처리 장치
KR102878684B1 (ko) * 2019-10-17 2025-10-31 삼성전자주식회사 이미지 센서
EP4075482A4 (en) * 2019-12-12 2023-01-18 Sony Semiconductor Solutions Corporation SOLID STATE IMAGING DEVICE AND ELECTRONIC DEVICE
JP2022049487A (ja) * 2020-09-16 2022-03-29 ソニーグループ株式会社 固体撮像装置及び電子機器
CN112422859B (zh) * 2020-10-26 2023-10-20 格科微电子（上海）有限公司 一种图像传感器
KR20220156296A (ko) * 2021-05-18 2022-11-25 삼성전자주식회사 이미지 센서
CN114125240A (zh) * 2021-11-30 2022-03-01 维沃移动通信有限公司 图像传感器、摄像模组、电子设备及拍摄方法
FR3131440A1 (fr) * 2021-12-24 2023-06-30 Isorg Capteur d'images et procédé de fabrication d'un tel capteur

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352426A (ja) * 2005-06-15 2006-12-28 Canon Inc 撮像装置
JP2007123403A (ja) * 2005-10-26 2007-05-17 Fuji Xerox Co Ltd 電子機器
JP2008306695A (ja) * 2007-05-10 2008-12-18 Sony Corp データ転送回路、固体撮像素子、およびカメラシステム
JP2011243862A (ja) * 2010-05-20 2011-12-01 Sony Corp 撮像デバイス及び撮像装置
WO2014007004A1 (ja) * 2012-07-06 2014-01-09 ソニー株式会社 固体撮像装置及び固体撮像装置の駆動方法、並びに、電子機器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020105493A1 (en) * 1998-07-16 2002-08-08 Naoaki Komiya Drive circuit for display apparatus
JP4748648B2 (ja) * 2005-03-31 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置
TW201101476A (en) 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
CN101228631A (zh) 2005-06-02 2008-07-23 索尼株式会社 半导体图像传感器模块及其制造方法
US7903160B2 (en) 2007-05-10 2011-03-08 Sony Corporation Data transfer circuit, solid-state imaging device and camera
JP4720813B2 (ja) * 2007-10-19 2011-07-13 ソニー株式会社 固体撮像装置
JP4930460B2 (ja) 2008-06-06 2012-05-16 沖電気工業株式会社 無線通信接続制御方法
JP5458556B2 (ja) * 2008-11-27 2014-04-02 ソニー株式会社 タイミング調整回路、固体撮像素子、およびカメラシステム
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5685898B2 (ja) 2010-01-08 2015-03-18 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
JP5629134B2 (ja) * 2010-06-14 2014-11-19 パナソニック株式会社 電荷結合素子の駆動装置、空間情報検出装置
EP2598804B1 (en) * 2010-06-30 2021-10-20 Life Technologies Corporation Method to generate an output signal in an isfet-array
EP2708021B1 (en) * 2011-05-12 2019-07-10 DePuy Synthes Products, Inc. Image sensor with tolerance optimizing interconnects
JP5791982B2 (ja) * 2011-07-06 2015-10-07 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP5791571B2 (ja) * 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
JP2013038118A (ja) * 2011-08-04 2013-02-21 Sony Corp 固体撮像素子および電子機器
US8890047B2 (en) * 2011-09-21 2014-11-18 Aptina Imaging Corporation Stacked-chip imaging systems
KR101854188B1 (ko) * 2011-10-25 2018-05-08 삼성전자주식회사 3차원 영상 획득 장치 및 3차원 영상 획득 장치에서 깊이 정보 산출 방법
JP6026102B2 (ja) * 2011-12-07 2016-11-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
US8937644B2 (en) * 2012-03-21 2015-01-20 Canon Kabushiki Kaisha Stereoscopic image capture
US9343497B2 (en) * 2012-09-20 2016-05-17 Semiconductor Components Industries, Llc Imagers with stacked integrated circuit dies
KR20150068429A (ko) * 2012-10-05 2015-06-19 램버스 인코포레이티드 조건부-리셋, 멀티-비트 판독 이미지 센서
CN104737290B (zh) * 2012-10-26 2017-09-19 奥林巴斯株式会社 固体摄像装置、摄像装置以及信号读出方法
JP6099373B2 (ja) * 2012-11-29 2017-03-22 オリンパス株式会社 固体撮像装置および電子カメラ
JP2015029259A (ja) * 2013-07-03 2015-02-12 キヤノン株式会社 撮像装置、撮像システム、センサおよび撮像装置の動作方法
JP2015106758A (ja) * 2013-11-28 2015-06-08 株式会社東芝 固体撮像装置
US9652575B2 (en) * 2014-04-07 2017-05-16 Omnivision Technologies, Inc. Floorplan-optimized stacked image sensor and associated methods
CN113658967B (zh) 2015-04-24 2024-03-22 索尼公司 光检测设备
US20160323523A1 (en) 2015-04-30 2016-11-03 Mass International Co., Ltd. Multiple Image Sensing Pixel Arrays with Sharing Common Control Circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352426A (ja) * 2005-06-15 2006-12-28 Canon Inc 撮像装置
JP2007123403A (ja) * 2005-10-26 2007-05-17 Fuji Xerox Co Ltd 電子機器
JP2008306695A (ja) * 2007-05-10 2008-12-18 Sony Corp データ転送回路、固体撮像素子、およびカメラシステム
JP2011243862A (ja) * 2010-05-20 2011-12-01 Sony Corp 撮像デバイス及び撮像装置
WO2014007004A1 (ja) * 2012-07-06 2014-01-09 ソニー株式会社 固体撮像装置及び固体撮像装置の駆動方法、並びに、電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3288081A4 *

Cited By (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695352B (zh) * 2017-04-10 2023-05-16 普里露尼库斯新加坡私人有限公司 固体摄像装置、固体摄像装置的制造方法以及电子设备
CN108695352A (zh) * 2017-04-10 2018-10-23 普里露尼库斯日本股份有限公司 固体摄像装置、固体摄像装置的制造方法以及电子设备
EP4057354A1 (en) * 2017-09-05 2022-09-14 Sony Semiconductor Solutions Corporation Sensor chip and electronic apparatus
CN110088908A (zh) * 2017-09-05 2019-08-02 索尼半导体解决方案公司 传感器芯片和电子设备
US11889213B2 (en) 2017-09-05 2024-01-30 Sony Semiconductor Solutions Corporation Sensor chip and electronic apparatus
JP7167036B2 (ja) 2017-09-05 2022-11-08 ソニーセミコンダクタソリューションズ株式会社 センサチップおよび電子機器
US10872920B2 (en) 2017-09-05 2020-12-22 Sony Semiconductor Solutions Corporation Sensor chip and electronic apparatus
EP3605610A4 (en) * 2017-09-05 2020-03-25 Sony Semiconductor Solutions Corporation SENSORCHIP AND ELECTRONIC MACHINE
CN110088908B (zh) * 2017-09-05 2024-09-17 索尼半导体解决方案公司 传感器芯片和电子设备
US10748952B2 (en) 2017-09-05 2020-08-18 Sony Semiconductor Solutions Corporation Sensor chip and electronic apparatus
JPWO2019049662A1 (ja) * 2017-09-05 2020-08-20 ソニーセミコンダクタソリューションズ株式会社 センサチップおよび電子機器
EP4418675A3 (en) * 2017-09-05 2024-10-02 Sony Semiconductor Solutions Corporation Sensor chip and electronic apparatus
CN112004039B (zh) * 2017-09-05 2021-12-14 索尼半导体解决方案公司 飞行时间传感器
CN112004039A (zh) * 2017-09-05 2020-11-27 索尼半导体解决方案公司 飞行时间传感器
JP7225209B2 (ja) 2017-09-08 2023-02-20 ソニーセミコンダクタソリューションズ株式会社 ピクセルレベルの背景光減算
JP2020533564A (ja) * 2017-09-08 2020-11-19 ソニーセミコンダクタソリューションズ株式会社 ピクセルレベルの背景光減算
JP2022023945A (ja) * 2017-09-25 2022-02-08 ウェイモ エルエルシー 拡張されたダイナミックレンジのための組み合わせ光検出器アレイ
US11774556B2 (en) 2017-09-25 2023-10-03 Waymo Llc Combination photodetector arrays for extended dynamic range
US11092677B2 (en) 2017-09-29 2021-08-17 Sony Semiconductor Solutions Corporation Time measurement device and time measurement unit
JPWO2019065174A1 (ja) * 2017-09-29 2020-02-06 ソニーセミコンダクタソリューションズ株式会社 時間計測デバイスおよび時間計測装置
US12332385B2 (en) 2017-09-29 2025-06-17 Sony Semiconductor Solutions Corporation Time measurement device and time measurement unit
WO2019065174A1 (ja) * 2017-09-29 2019-04-04 ソニーセミコンダクタソリューションズ株式会社 時間計測デバイスおよび時間計測装置
US12349482B2 (en) 2017-10-30 2025-07-01 Sony Semiconductor Solutions Corporation Backside illumination type solid-state imaging device, manufacturing method for backside illumination type solid-state imaging device, imaging apparatus and electronic equipment
EP3706169B1 (en) * 2017-10-30 2025-09-03 Sony Semiconductor Solutions Corporation Backside irradiation type solid-state imaging device, method for manufacturing backside irradiation type solid-state imaging device, imaging device, and electronic apparatus
JP2020008412A (ja) * 2018-07-06 2020-01-16 ソニーセミコンダクタソリューションズ株式会社 測距センサ及びタイムオブフライトセンサ
JP7084803B2 (ja) 2018-07-06 2022-06-15 ソニーセミコンダクタソリューションズ株式会社 測距センサ及びタイムオブフライトセンサ
WO2020017340A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
JP2020028112A (ja) * 2018-08-10 2020-02-20 シャープ株式会社 撮像装置
JP7488195B2 (ja) 2019-01-25 2024-05-21 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
WO2020153123A1 (ja) * 2019-01-25 2020-07-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
JPWO2020153123A1 (ja) * 2019-01-25 2021-11-25 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
US12120449B2 (en) 2019-01-25 2024-10-15 Sony Semiconductor Solutions Corporation Image capturing device and electronic apparatus with stacked chip structure
JP7114132B2 (ja) 2019-03-08 2022-08-08 株式会社ブルックマンテクノロジ 距離画像撮像装置
WO2020183533A1 (ja) * 2019-03-08 2020-09-17 株式会社ブルックマンテクノロジ 距離画像センサ及び距離画像撮像装置
US12099122B2 (en) 2019-03-08 2024-09-24 Brookman Technology, Inc. Range image sensor and range image pickup device
JPWO2020183533A1 (ja) * 2019-03-08 2021-11-25 株式会社ブルックマンテクノロジ 距離画像撮像装置
CN114391249A (zh) * 2019-10-04 2022-04-22 索尼半导体解决方案公司 固态成像元件和电子设备
TWI831995B (zh) * 2019-10-04 2024-02-11 日商索尼半導體解決方案公司 固體攝像元件及電子機器
US11910117B2 (en) 2019-10-04 2024-02-20 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic apparatus
WO2021065561A1 (ja) * 2019-10-04 2021-04-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JPWO2021065561A1 (ja) * 2019-10-04 2021-04-08
JP7765174B2 (ja) 2019-12-09 2025-11-06 エスケーハイニックス株式会社 飛行時間距離測定方式のセンシングシステム及びイメージセンサ
JP2021092554A (ja) * 2019-12-09 2021-06-17 エスケーハイニックス株式会社ＳＫ ｈｙｎｉｘ Ｉｎｃ． 飛行時間距離測定方式のセンシングシステム及びイメージセンサ
US12272710B2 (en) 2020-03-05 2025-04-08 Canon Kabushiki Kaisha Semiconductor device and equipment
WO2021199680A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
KR20220165734A (ko) 2020-04-09 2022-12-15 소니 세미컨덕터 솔루션즈 가부시키가이샤 신호 처리 장치, 센싱 모듈
WO2021205895A1 (ja) * 2020-04-09 2021-10-14 ソニーセミコンダクタソリューションズ株式会社 信号処理装置、センシングモジュール
JP7583562B2 (ja) 2020-09-11 2024-11-14 キヤノン株式会社 光電変換装置及び撮像システム
JP2022046956A (ja) * 2020-09-11 2022-03-24 キヤノン株式会社 光電変換装置及び撮像システム
JP7630298B2 (ja) 2021-02-25 2025-02-17 キヤノン株式会社 光電変換装置及び機器
JP2022130037A (ja) * 2021-02-25 2022-09-06 キヤノン株式会社 光電変換装置及び機器
US12483812B2 (en) 2021-10-12 2025-11-25 Canon Kabushiki Kaisha Semiconductor device
JP2023159648A (ja) * 2022-04-20 2023-11-01 キヤノン株式会社 光電変換装置および光電変換システム
JP7858380B2 (ja) 2022-04-20 2026-05-14 キヤノン株式会社 光電変換装置および光電変換システム
WO2025041684A1 (ja) * 2023-08-23 2025-02-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Also Published As

Publication number Publication date
US20210409621A1 (en) 2021-12-30
US20180109741A1 (en) 2018-04-19
CN113658967B (zh) 2024-03-22
JP6773029B2 (ja) 2020-10-21
US20180109750A1 (en) 2018-04-19
US11153515B2 (en) 2021-10-19
KR20170141661A (ko) 2017-12-26
EP3288081B1 (en) 2022-07-27
EP3288081A1 (en) 2018-02-28
CN107534049B (zh) 2021-07-20
CN107534049A (zh) 2018-01-02
KR102513628B1 (ko) 2023-03-24
JPWO2016170833A1 (ja) 2018-02-15
US10554910B2 (en) 2020-02-04
CN113658967A (zh) 2021-11-16
EP3288081A4 (en) 2019-01-23
US11889218B2 (en) 2024-01-30

Similar Documents

Publication Publication Date Title
KR102513628B1 (ko) 고체 촬상 소자, 반도체 장치, 및, 전자 기기
US20240332336A1 (en) Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus
JP5458582B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2022046686A (ja) 撮像素子および撮像装置
US20190181170A1 (en) Solid state imaging device and electronic apparatus
CN106416229B (zh) 拍摄元件以及拍摄装置
US20150062396A1 (en) Solid-state imaging device
JP6929833B2 (ja) 撮像素子および撮像装置
TWI663877B (zh) 固體攝像元件及其驅動方法、及電子機器
KR20120024406A (ko) 반도체 집적 회로, 전자 기기, 고체 촬상 장치, 촬상 장치
JP4735702B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
KR20110014089A (ko) 고체 촬상 장치, 고체 촬상 장치의 아날로그-디지털 변환 방법 및 전자기기
JPWO2018105334A1 (ja) 固体撮像素子及び電子機器
JP6202825B2 (ja) 固体撮像装置および撮像装置
JP5234100B2 (ja) 固体撮像装置および撮像装置
WO2018087975A1 (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16782855

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017513993

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20177029197

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15567202

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE