WO2017204376A1 - 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 - Google Patents

방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 Download PDF

Info

Publication number
WO2017204376A1
WO2017204376A1 PCT/KR2016/005499 KR2016005499W WO2017204376A1 WO 2017204376 A1 WO2017204376 A1 WO 2017204376A1 KR 2016005499 W KR2016005499 W KR 2016005499W WO 2017204376 A1 WO2017204376 A1 WO 2017204376A1
Authority
WO
WIPO (PCT)
Prior art keywords
cell
block
plp
interleaving
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2016/005499
Other languages
English (en)
French (fr)
Inventor
백종섭
고우석
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Priority to PCT/KR2016/005499 priority Critical patent/WO2017204376A1/ko
Priority to US16/304,573 priority patent/US11387938B2/en
Publication of WO2017204376A1 publication Critical patent/WO2017204376A1/ko
Anticipated expiration legal-status Critical
Priority to US17/565,965 priority patent/US11742986B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
    • H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
    • H04L1/0618—Space-time coding
    • H04L1/0637—Properties of the code
    • H04L1/065—Properties of the code by means of convolutional encoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A) or DMT

Definitions

  • the present invention relates to a broadcast signal transmission apparatus, a broadcast signal reception apparatus, and a broadcast signal transmission and reception method.
  • the digital broadcast signal may include a larger amount of video / audio data than the analog broadcast signal, and may further include various types of additional data as well as the video / audio data.
  • the digital broadcasting system may provide high definition (HD) images, multichannel audio, and various additional services.
  • HD high definition
  • data transmission efficiency for a large amount of data transmission, robustness of a transmission / reception network, and network flexibility in consideration of a mobile receiving device should be improved.
  • An object of the present invention is to provide a broadcast signal transmission apparatus and a transmission method, and a broadcast signal reception apparatus and a reception method for improving data transmission efficiency for a large amount of data transmission, robustness of a transmission / reception network, and network flexibility in consideration of a mobile reception apparatus. In providing.
  • the broadcast signal receiving method comprises the steps of receiving a broadcast signal, demodulating the received broadcast signal by an Orthogonal Frequency Division Multiplex (OFDM) method, Parsing at least one signal frame from the demodulated broadcast signal, convolutional deinterleaving data in the parsed at least one signal frame, block deinterleaving the convolutional deinterleaved data, Cell deinterleaving the block deinterleaved data; and decoding the cell deinterleaved data.
  • OFDM Orthogonal Frequency Division Multiplex
  • the present invention can provide various broadcast services by processing data according to service characteristics to control a quality of service (QoS) for each service or service component.
  • QoS quality of service
  • the present invention can achieve transmission flexibility by transmitting various broadcast services through the same radio frequency (RF) signal bandwidth.
  • RF radio frequency
  • the present invention can improve data transmission efficiency and robustness of transmission and reception of broadcast signals using a multiple-input multiple-output (MIMO) system.
  • MIMO multiple-input multiple-output
  • a digital broadcast signal can be received without error.
  • FIG. 1 is a block diagram showing an embodiment of a transmission system according to the present invention.
  • FIG. 2 is a detailed block diagram showing an embodiment of a BICM unit for a specific PLP according to the present invention
  • FIG. 3 is a diagram illustrating an embodiment of a type A block interleaving process according to the present invention.
  • FIG. 4 illustrates an embodiment of a block interleaving process of Type B according to the present invention.
  • FIG. 5 is a detailed block diagram illustrating an embodiment of an LDM processing unit of a transmission system according to the present invention.
  • FIG. 6 is a detailed block diagram showing an embodiment of a frame building unit of a transmission system according to the present invention.
  • FIG. 7 is a block diagram illustrating an embodiment of a time interleaver in a CTI mode and a time interleaver in an HTI mode according to the present invention.
  • FIG. 8 illustrates an embodiment of a block interleaving process of a hybrid time interleaver according to the present invention.
  • FIG 9 illustrates another embodiment of a block interleaving process of a hybrid time interleaver according to the present invention.
  • FIG. 10 is a view showing an embodiment of the structure of a signal frame according to the present invention.
  • 11 through 13 are block diagrams of frequency interleaving address generators in 8K, 16K, and 32K FFT sizes, respectively, according to one embodiment of the invention.
  • FIG. 14 (a) is a view showing an embodiment of a block interleaving process of L1 signaling data according to the present invention
  • 14B is a diagram illustrating an embodiment of a bit demuxing process of L1 signaling data according to the present invention.
  • 15 is a diagram illustrating an embodiment of a syntax structure of L1-Basic signaling data among L1 signaling data according to the present invention.
  • 16 to 18 illustrate an embodiment of a syntax structure of L1-Detail signaling data among L1 signaling data according to the present invention.
  • FIG. 19 is a block diagram showing an embodiment of a receiving system according to the present invention.
  • 20 (a) and 20 (b) are block diagrams illustrating an embodiment of a time deinterleaver in a CTI mode and a time deinterleaver in an HTI mode according to the present invention.
  • 21 is a block diagram showing an embodiment of a decoding unit in an inverse BICM unit of a receiving system according to the present invention.
  • 22 is a view showing the operation of the transmitting apparatus according to the present invention.
  • FIG. 23 illustrates an operation of a cell interleaver according to the present invention.
  • 24 is a view showing the operation of the receiving apparatus according to the present invention.
  • 26 is a view showing the operation of the receiving apparatus according to the present invention.
  • FIG 27 illustrates cell deinterleaving and demapping operations according to the present invention.
  • 29 is a diagram illustrating a method of operating a broadcast signal receiving apparatus according to the present invention.
  • the present invention provides an apparatus and method for transmitting and receiving broadcast signals for next generation broadcast services.
  • the next generation broadcast service includes a terrestrial broadcast service, a mobile broadcast service, a UHDTV service, and the like.
  • a broadcast signal for a next generation broadcast service may be processed through a non-multiple input multiple output (MIMO) or MIMO scheme.
  • MIMO multiple input multiple output
  • the non-MIMO scheme according to an embodiment of the present invention may include a multiple input single output (MISO) scheme, a single input single output (SISO) scheme, and the like.
  • the MISO or MIMO scheme uses two antennas, but the present invention can be applied to a system using two or more antennas.
  • the present invention proposes a physical profile (or system) that is optimized to minimize receiver complexity while achieving the performance required for a particular application.
  • the present invention can also process broadcast signals for next-generation broadcast services using at least one of a time division multiplexing (TDM), frequency division multiplexing (FDM), and layered division multiplexing (LDM) scheme in a multiplexing scheme.
  • TDM time division multiplexing
  • FDM frequency division multiplexing
  • LDM layered division multiplexing
  • the MIMO scheme and the LDM scheme are not used together when processing a broadcast signal for a next generation broadcast service.
  • the MIMO scheme and the LDM scheme may be used together.
  • the number of transmission subcarriers is the total number of subcarriers that can be transmitted according to the FFT size and mode in the OFDM symbol
  • the number of valid data subcarriers is the pilot and null cells in the total subcarriers of the OFDM symbol.
  • the number of subcarriers that can transmit data excluding reserved tones.
  • a data pipe is a basic unit for controlling robustness, and one or more services or service components may be delivered by one data pipe. That is, a data pipe is a logical channel in the physical layer that carries service data or related metadata that can carry one or more services or service components.
  • PLP Physical Layer Pipe
  • PLP Physical Layer Pipe
  • the signal frame (or frame, or A3 frame or physical layer frame) is largely divided into three areas, and the first area located in front of the signal frame is called a bootstrap (or bootstrap area).
  • a second region immediately after the first region is called a preamble (or a preamble region), and a third region next to the second region is called a data region.
  • the bootstrap region includes bootstrap data
  • the preamble region includes L1 (Layer 1) signaling data (or L1 control signaling data) applicable to the rest of the frame.
  • the data area is further divided into one or more subframes. If there are a plurality of subframes in one signal frame, the plurality of subframes are concatenated together in time.
  • One subframe consists of a set of time-frequency resources within a signal frame.
  • the L1 signaling data provides information necessary for configuring physical layer parameters.
  • the L1 signaling data includes L1-Basic signaling data and L1-Detail signaling data.
  • bootstrap data may be included in the L1 signaling data.
  • Information and / or data included in each area will be described later in detail.
  • information starting with L1B is information included in L1-Basic signaling data and information starting with L1D is information included in L1-Detail signaling data. do.
  • FIG. 1 illustrates a structure of a broadcast signal transmission apparatus (or transmission system) of a physical layer according to an embodiment of the present invention.
  • the broadcast signal transmitting apparatus of FIG. 1 includes a first input formatting unit 1100, a first bit interleaved coding & modulation (BICM) unit 1200, a first frame building unit 1300, and a first orthogonal frequency division multiplexing (OFDM).
  • the generation unit 1600 and the L1 signaling processing unit 1700 are included.
  • the apparatus for transmitting broadcast signals of FIG. 1 may further include a second input formatting unit 1150 and an LDM processing unit 1300, which are additional blocks required when the LDM scheme is applied to the present invention.
  • the apparatus for transmitting broadcast signals of FIG. 1 may further include a MIMO processing unit 1400 and a second OFDM generation unit 1650, which are additional blocks required when the MIMO scheme is applied to the present invention.
  • the second input formatting unit 1150 and the LDM processing unit 1300 are used only in the LDM scheme, and the MIMO demux 1203, the second mapper 1205, and the MIMO processing unit 1400 of the first BICM unit 1200 are used.
  • the second OFDM generation unit 1650 are used only in the MIMO scheme.
  • the generation unit 1600 is commonly used for the LDM method and the MIMO method. The aforementioned blocks may be omitted or replaced by other blocks having similar or identical functions according to the designer's intention.
  • the first input formatting unit 1100 includes an encapsulator 1101 and a BBP formatter 1102.
  • the first input formatting unit 1100 may further include a scheduler, in which the scheduler controls the BBP formatter 1102.
  • the data input to the encapsulator 1101 may be an IP stream / packet, MPEG2-TS, or the like, and other stream types are treated as generic streams.
  • the encapsulator 1101 encapsulates all types of input packets, including IP packets and MPEG-TS packets, into packets of a single format. In the present invention, this packet will be referred to as an ALP (ATSC Link-Layer Protocol) packet.
  • ALP ATSC Link-Layer Protocol
  • the ALP packet is an embodiment for better understanding of the present invention, and may be named differently according to the designer.
  • Each ALP packet consists of a header and a payload, and an input packet is included in the payload of at least one ALP packet.
  • one input packet may be included in the payload of one ALP packet
  • one input packet may be divided into a plurality, and included in the payload of the plurality of ALP packets, and the plurality of input packets may be included in the payload of one ALP packet. It can also be included in the load.
  • the header of the ALP packet always includes a base header, and an additional header and an optional header may be further added.
  • the base header has a fixed length (eg, 2 bytes) and includes information indicating the type or protocol of an input packet before being packetized into a corresponding ALP packet.
  • the headers of the IP packets may be compressed and encapsulated into at least one ALP packet in order to reduce overhead of the IP packets.
  • the synchronization bytes may be deleted from each TS packet and then encapsulated into at least one ALP packet.
  • TS null packets may be identified and deleted from a stream consisting of TS packets and TS null packets, and then encapsulated into at least one ALP packet.
  • information for identifying the number of deleted TS null packets is transmitted to the receiver.
  • the information for identifying the number of deleted TS null packets is signaled and transmitted in a DNP (Deleted Null Packets) field in a header of a corresponding ALP packet.
  • the length of each ALP packet is variable, and the length information is signaled in the header of the corresponding ALP packet.
  • the encapsulator 1101 may be provided in an upper layer, for example, a link layer.
  • the encapsulator 1101 is omitted in the physical layer, and the BBP formatter 1102 receives the ALP packets provided by the link layer.
  • the BBP formatter 1102 generates a baseband packet by adding a BBP header to a BBP payload including at least one ALP packet. According to an embodiment of the present invention, scrambling is performed on the generated baseband packet. The scrambling is also called randomizing.
  • the baseband packet also includes a header and a payload.
  • the header may further include a base field, and an optional field and an extension field may be further included.
  • ALP packets are allocated to the payload of the baseband packet in the order of input. If the number of incoming ALP packets is not sufficient to fill the baseband packet, padding may be used to completely fill the baseband packet, and information for identifying whether or not padding is used for the baseband packet is provided. According to an embodiment of the present invention, the signal of the baseband packet is signaled.
  • the start of the payload of the baseband packet does not necessarily indicate the start of the ALP packet.
  • the base field of the baseband packet signals the start position information of the first ALP packet starting from the baseband packet using a pointer field.
  • the value of the pointer field is an offset (in bytes) from the start of the baseband payload to the start of the first ALP packet starting from the baseband packet.
  • the base field further includes a mode field, and the mode field indicates whether the length of the base field is 1 byte or 2 bytes. If the mode field indicates that the length of the base field is 1 byte, a pointer field composed of the lower 7 bits is included after the mode field, and if the mode field indicates 2 bytes, a pointer composed of the lower 7 bits and the upper 6 bits after the mode field.
  • Field and a 2-bit optional field indicator (OFI) field indicates a header extension mode of a corresponding baseband packet and also signals whether an optional field and an extension field are included.
  • the extension field may be used only for padding by setting the EXT_TYPE field value of the optional field to 111. .
  • the encapsulation and BBP formatting operations in the first input formatting unit 1100 are performed independently for each PLP.
  • the configuration of the second input formatting unit 1150 is the same as that of the first input formatting unit 1100, the detailed description of the first input formatting unit 1100 will be referred to, and the second input formatting unit ( Detailed description of 1150 will be omitted.
  • the baseband packets that have been scrambling by the first input formatting unit 1100 are input to the first BICM unit 1200 so that FEC (Forward Error Correction) encoding, bit interleaving, symbol mapping (or constellation mapping) is performed. It is performed sequentially.
  • FEC Forward Error Correction
  • the first BICM unit 1200 includes an encoding unit 1201, a bit interleaver 1202, and a first mapper 1204.
  • the MIMO demux 1203 and the second mapper 1205 are further provided.
  • the first BICM unit 1200 operates for each PLP. That is, independent FEC encoding, bit interleaving, and symbol mapping are applied for each PLP.
  • FIG. 2 shows a detailed block diagram of a BICM unit for an n-th PLP (PLPn).
  • the encoder 2100 receives a baseband packet generated for the nth PLP from the first input formatting unit 1100 and performs FEC encoding to generate an FEC frame.
  • the encoding unit 2100 includes an outer encoder 2101 and an inner encoder 2102, and the outer encoder 2101 has three options. That is, BCH encoding may be performed, CRC encoding may be performed, or outer encoding may not be performed on data of an input baseband packet.
  • BCH encoding provides both an error correction function and an error detection function
  • CRC encoding provides only an error detection function. If BCH encoding is performed, an outer code parity of 192 bits (ie, when the FEC frame length is 64800 bits) or 168 bits (ie, when the FEC frame length is 16200 bits) is added to the baseband packet. If CRC encoding is performed, 32-bit outer code parity is added to the baseband packet.
  • the inner encoder 2102 employs cyclic-structured LDPC codes. That is, the inner encoder parity is generated by performing LDPC encoding at a specific code rate on the BCH encoding data, the CRC encoding data, or the data bypassing the outer encoder 2101 in the outer encoder 2101. do.
  • Code rates applied for LDPC encoding in the present invention are 2/15, 3/15, 4/15, 5/15, 6/15, 7/15, 8/15, 9/15, 10/15, 11 /
  • One embodiment is one of 15, 12/15, and 13/15.
  • the embodiment when the FEC frame length is 16K, LDPC encoding is performed at any one of code rates 6/15, 7/15, 9/15, 11/15, and 13/15, and the FEC frame length Is 64K, the embodiment performs LDPC encoding at a code rate of 10/15.
  • the inner code parity is added after the outer code parity, and after the baseband packet if no outer encoding is performed. That is, the output of the inner encoder 2102 becomes an FEC frame, which may be composed of one baseband packet, an outer code parity, and an inner code parity, or one baseband packet and an inner code parity. It may be configured.
  • one FEC frame includes one baseband packet and has a length of 64800 bits or 16200 bits. This means that the size of the FEC frame is determined only by the code length (ie, 16200 bits or 64800 bits).
  • one baseband packet has a fixed length of Kpayload size, the length of which is determined by the inner code rate, code length, and outer code type (i.e., BCH encoding, CRC encoding, None) selected for the corresponding PLP. In one embodiment.
  • the inner encoder 2102 uses two different coding structures, type A and type B, where type A performs better at lower code rates, while type B performs better at higher code rates.
  • type A performs better at lower code rates
  • type B performs better at higher code rates.
  • type A performs better at lower code rates
  • type B performs better at higher code rates.
  • type A performs better at lower code rates
  • type B performs better at higher code rates.
  • type A is code rate 2/15, 3/15, 4/15, 5/15, 7/15, and code rate 6/15, 8/15, 9 /.
  • Type B may be applied to 15, 10/15, 11/15, 12/15, and 13/15.
  • Data of the FEC frame generated by the inner encoder 2102 is output to the bit interleaver 2200.
  • the bit interleaver 2200 includes a parity interleaver, a group-wise interleaver, and a block interleaver.
  • the parity interleaver performs interleaving only on parity bits of an input FEC frame and does not perform interleaving on information bits.
  • the parity interleaver is not used for type A LDPC codes, but only for type B LDPC codes. This is an embodiment and, conversely, is used only in type A LDPC codes, may not be used in type B LDPC codes, or may be used in both type A / B LDPC codes.
  • the parity interleaver is performed to convert the parity portion of the staircase structure of the LDPC parity-check matrix into a quasi-cyclic structure similar to the information part of the matrix.
  • the bits of the parity interleaved FEC frame are split into a plurality of groups and then interleaved in group units based on a permutation order for group-wise interleaving in a group-wise interleaver.
  • each group is composed of 360 bits according to an embodiment.
  • the group interleaved data (ie, LDPC codeword) in the group-wise interleaver is output to the block interleaver and block interleaved.
  • the block interleaving is performed by selecting one of a type A block interleaver and a type B block interleaver. At this time, the selection of the type A block interleaver or the type B block interleaver is determined by the LDPC type and the constellation combinations.
  • FIG. 3 (a) and 3 (b) illustrate a block interleaving process of type A.
  • FIG. 3 (a) shows a process of writing an LDPC codeword to a memory.
  • FIG. 3 (b) shows the memory. Shows the process of reading an LDPC codeword written in.
  • the memory is composed of parts 1 and 2.
  • parts 1 and 2 are calculated using row size and bit group size (eg, 360) information of the block interleaver.
  • bit group size eg, 360
  • the bits constituting the bit group are written in the same row as in Fig. 3 (a) A, and when the writing is completed in part 1, in part 2 the bits constituting the bit group are written over at least two rows.
  • Figure 3 (b) is read in the column direction (column). As a result, bits read in the same column direction are mapped to one modulation cell.
  • FIG. 4 (a) and 4 (b) illustrate a block interleaving process of type B.
  • a block interleaving process of type B when the modulation order is 256QAM is shown.
  • FIG. 4A illustrates a process of writing an LDPC codeword to a memory
  • FIG. 4B illustrates a process of reading an LDPC codeword written to the memory.
  • the memory is composed of parts 1 and 2.
  • Part 1 and Part 2 of Type B behave differently from Part 1 / Part 2 of the Type A block interleaver.
  • the B type block parameter to determine the size of the column of the interleaver memory in the QCB _IG N is determined according to the modulation order. For example, parameters in QPSK QCB _IG N is 2, 4 in the 16QAM, the 64QAM 6, in the 256QAM 8, 9 1024QAM, 4096QAM is defined as in 12.
  • part 1 is operated in units of output bits of the group-wise interleaver.
  • the memory of the type B block interleaver has N QCB _ IG columns and 360 rows.
  • the bits output from the group-wise interleaver are written in the column direction as shown in FIG. 4 (a).
  • the bits are read in the row direction as shown in FIG. 4 (b).
  • the bits of each row are mapped to one modulation cell.
  • part 2 is continuously mapped to a modulation cell without a block interleaving process.
  • Bits interleaved in the bit interleaver 2200 are mapped to QAM constellation points having complex values on an IQ plane in the mapper 2300.
  • the input to the mapper 2300 is a stream of bit interleaved FEC frames
  • the output of the mapper 2300 is cells, and if necessary, may be grouped into one FEC block.
  • the mapper 2300 is a demultiplexer for demultiplexing bits constituting an input FEC frame to generate data cells into a parallel sub-stream and a bit-IQ mapping block for mapping data cells output from the demultiplexer to constellation values. It consists of.
  • the number of sub streams is determined by a modulation order. For example, if the modulation order is 16QAM, the number of sub streams is four, and if it is 64QAM, the number of sub streams is six.
  • the modulation order is defined as uniform QPSK modulation and five non-uniform constellation (NUC) sizes, for example, 16QAM, 64QAM, 256QAM, 1024QAM, 4096QAM.
  • NUC non-uniform constellation
  • the constellation does not change according to the code length (eg, 64800 bits or 16200 bits). This means that if the code rate and modulation order remain constant, the same constellation is used for each code length.
  • the bit-IQ mapping block modulates data cells output from the bit interleaver or demultiplexer using uniform QPSK modulation and non-uniform constellations (16QAM, 64QAM, 256QAM, 1024QAM, 4096QAM) to achieve power-normalized constellation points. Can be provided.
  • the QPSK constellation is in the form of a one-dimensional QAM, and in one embodiment, the same constellation is used for all code rates.
  • Non-uniform constellations such as 16QAM, 64QAM and 256QAM are two-dimensional quadrant-symmetric QAM constellations, and in one embodiment, are constructed using symmetry from a single quadrant.
  • non-uniform constellations such as 1024QAM and 4096QAM are derived from non-uniform one-dimensional pulse amplitude modulation (PAM) constellations for both I and Q components. In one embodiment it will be.
  • PAM pulse amplitude modulation
  • the data output from the mapper 2300 is input to the LDM processor 1300.
  • the LDM is a constellation superposition technology that combines multiple PLPs at different power levels before transmission on one RF channel.
  • each data stream may have a different modulation and channel coding scheme.
  • two layers of LDM will be described as an embodiment. In this case, the two layers will be referred to as a core layer and an enhanced layer, respectively. This is an embodiment, and the name of each layer may be called another name according to the designer.
  • the LDM processor 1300 combines two or more PLPs before time interleaving. Each layer consists of one or more PLPs.
  • the PLP of the core layer is used interchangeably as the core PLP for convenience of description, and the PLP of the enhanced layer is used in combination with the enhanced PLP for convenience of description.
  • the core layer uses a modulation and coding (ModCod) combination that is the same as the enhanced layer or is more robust than the enhanced layer.
  • ModCod modulation and coding
  • each PLP can use different FEC encoding and constellation mappings, including code length and code rate. This is an embodiment and may have the same code length or the same code rate or constellation mapping.
  • FIG. 5 is a detailed block diagram of the LDM processor 1300 and may be referred to as an LDM combiner.
  • the first BICM unit 1200 of FIG. 5 and the BICM unit 1200 of FIG. 1 are the same block, and when the LDM scheme is applied, FEC encoding, bit interleaving, and symbol mapping are performed on PLP data of a core layer.
  • the second BICM unit 1250 of FIG. 5 and the second BICM unit 1250 of FIG. 1 are the same block, and perform FEC encoding, bit interleaving, and symbol mapping on the PLP data of the enhanced layer.
  • the configuration of the second BICM unit 1250 is the same as that of the first BICM unit 1200 except when the MIMO scheme is applied, a detailed description of the second BICM unit 1250 will be omitted. .
  • the PLP data of the core layer output from the first BICM unit 1200 and the PLP data of the enhanced layer output from the second BICM unit 1250 are combined by the combining operator 1303 of the LDM processor 1300 to normalize power. Output to a power normalizer 1305.
  • the PLP data of the enhanced layer output from the second BICM unit 1250 is output to the combining operator 1303 through the injection level controller 1301.
  • the injection level controller 1301 serves to reduce the power of the enhanced layer relative to the core layer in order to obtain a desired transmission energy in each layer.
  • the transmit energy level is then selected with a combination of modulation and code rate parameters to achieve the desired coverage area as well as the desired coverage area.
  • the injection level of the enhanced layer relative to the core layer may be selected in units of 0.5 dB or 1.0 dB from 0.0 dB to 25.0 dB.
  • the injection level of the enhanced layer signal relative to the core layer signal is a transmission parameter that enables distribution of transmission power between two layers.
  • the transmission robustness of each layer is changed, which provides an additional method besides selecting a modulation and code rate parameter combination.
  • the power normalizer 1305 normalizes the total power of the combined signal at the combining operator 1303 to one.
  • the output of the LDM processing unit 1300 is input to the first frame building unit 1500.
  • the first frame building unit 1500 includes a time interleaver 1501, a frame builder 1502, and a frequency interleaver 1503.
  • Inputs of the time interleaver 1501 and the frame builder 1502 may include one or more PLPs.
  • the output of the frame builder 1502 is OFDM symbols such as preamble or data sequentially arranged in the final frame, and frequency interleaving is performed on OFDM symbols according to an embodiment.
  • time interleaver 1501 one of no time interleaving, a convolutional time interleaver (CTI) mode, and a hybrid time interleaver (HTI) mode may be applied to each PLP.
  • the time interleaver mode is signaled in the L1D_plp_TI_mode field of the L1-Detail signaling data.
  • the time interleaver mode for the enhanced PLP is the same as the time interleaver mode of the enhanced PLP and the layered division multplexed core PLP (or PLPs).
  • a service consists of a single PLP at a constant cell rate, or a single core PLP at a fixed cell rate and one or more enhanced PLPs layered division multiplexed with the single core PLP
  • the constituting PLP may be one of no time interleaving, CTI mode, or HTI mode.
  • PLPs not included in the above category may be applied in either no-time interleaving or HTI mode.
  • a time interleaver mode (or modes) for PLPs of a specific service may be applied independently of the time interleaver mode (or modes) for PLP (or PLPs) of other services transmitted through the same RF channel. Yes. And if a particular service includes a plurality of core PLPs and / or layered division unmultiplexed PLPs, the PLPs may be subject to the same or different time interleaving modes (ie, no time interleaving and / or HTI mode), and And / or the same or different time interleaver parameters may be applied.
  • each PLP may be operated in no time interleaving or HTI mode, wherein the parameters of the HTI mode are each can be different.
  • the cells of the PLP are output in the same order without delay.
  • M TI 2 19 cells.
  • the TI memory size includes all necessary parts: the convolutional time interleaver in CTI mode, the cell, block, and delay line interleaver in HTI mode. That is, the size of the TI memory allocated to each PLP is determined by the amount of data transferred to that PLP.
  • the overall TI memory size may be used by the PLP depending on the configured depth of its convolutional time interleaver.
  • the total memory is shared between PLPs transmitting components of the same service, and the memory allocated to each PLP is determined by the amount of data transmitted by the PLP.
  • the extended interleaving mode is not applied to the LDM, and is selectively applied only to QPSK modulation. At this time, the extended interleaving mode is signaled and transmitted in the L1D_plp_TI_extended_Interleaving field. If extended interleaving is used in the CTI mode, the time interleaving depth can be extended, and the time interleaving depth is signaled in the L1D_plp_CTI_depth field of the L1-detail signaling data.
  • the maximum time interleaving memory size is 2 20 cells, and the maximum number of FEC blocks N BLOCK_IF_MAX per interleaving frame (IF) cannot exceed 517. If extended interleaving is not used for a particular PLP in HTI mode, the maximum time interleaving memory size is 2 19 cells, and the maximum number of FEC blocks per IF N BLOCK _IF_MAX cannot exceed 258.
  • FIG. 6 is a block diagram illustrating an embodiment of a first frame building unit 1500 according to the present invention.
  • the time interleaving unit 1501 includes n time interleavers to perform time interleaving for each PLP.
  • time interleaving process of the n th PLP will be described in detail. Since the time interleaving process of another PLP may refer to the time interleaving process of the n-th PLP, which will be described below, the detailed description will be omitted.
  • FIG. 7A is a block diagram illustrating a convolution time interleaver for a CTI mode applied to an nth PLP of the present invention. That is, convolutional interleaving is performed by receiving a sequence of cells from the first BICM unit 1200 or the LDM processing unit 1300. Signaling information related to the convolutional time interleaver is signaled in an L1D_plp_CTI_depth field, an L1D_plp_CTI_start_row field, and an L1D_plp_CTI_fecframe_start field, which will be described in detail later.
  • FIG. 7B is a block illustrating a hybrid time interleaver for the HTI mode applied to the n-th PLP of the present invention, and includes a cell interleaver 1511, a block interleaver 1513, and a delay line 1515.
  • the block interleaver 1513 may be referred to as a twisted block interleaver (TBI)
  • the delay line 1515 may be referred to as a convolutional delay line (CDL) or a convolutional interleaver.
  • TTI twisted block interleaver
  • CDL convolutional delay line
  • the cell interleaver 1511 receives input cells in units of FEC blocks, interleaves cells in each FEC block, and arranges them into TI blocks.
  • cell interleaving is performed by linearly writing an FEC block to a memory and reading pseudo-randomly.
  • the permutation sequence used to pseudo-read randomly read the FEC block written linearly into memory changes every FEC block in the TI block, and different permutation sequences are shifted by one permutation random sequence. As an example, it is generated.
  • the use of the cell interleaver 1511 is optional, and the use of the cell interleaver 1511 is signaled in the L1D_plp_HTI_cell_interleaver field, which is a parameter included in the L1-detail signaling data.
  • one TI block is composed of one or more cell interleaved FEC blocks (in this case, the L1D_plp_HTI_cell_interleaver field value is 1), or one or more FEC blocks directly output from the first BICM unit 1200.
  • the L1D_plp_HTI_cell_interleaver field value is 0.
  • the block interleaver 1513 performs intra-subframe interleaving by twisting block interleaving of TI blocks.
  • the delay line 1515 performs inter-subframe interleaving on the cells of the block interleaved TI block. As a result, one block interleaved TI block is spread over multiple subframes. In this case, the use of the delay line 1515 is optional, and the use of the delay line 1515 is signaled in the L1D_plp_HTI_inter_subframe field, which is a parameter included in the L1-detail signaling data.
  • the FEC blocks input to the time interleaver 1501 may be grouped into interleaving frames IF.
  • the interleaving frames are independent of physical layer frames.
  • the IF BLOCK _IF number N (n) of in FEC block may vary within up to N BLOCK_IF_MAX from at least one, the number of FEC blocks to-IF may be different from each other.
  • Information related to the number of FEC blocks in the IF is signaled in the L1D_plp_HTI_num_ti_block field of the L1-detail signaling data.
  • each IF may be directly mapped to one subframe or spread among a plurality of subframes.
  • Each IF may be divided into one or more TI blocks (N TI ), where the TI block is a basic unit for operating the cell interleaver 1511, the block interleaver 1513, and the delay line 1515.
  • the number of TI blocks in one IF block may include slightly different numbers of FEC blocks.
  • one IF may include one or more TI blocks, and the TI blocks in the IF may have different numbers of FEC blocks. That is, in the intra-subframe interleaving mode, one IF is mapped to one subframe, and when the interleaving frame is composed of one or more TI blocks, the transmission bit rate of the PLP can be increased. At this time, the number of TI blocks per interleaving frame is signaled in the L1D_plp_HTI_num_ti_block field of the L1-detail signaling data.
  • one IF may be distributedly mapped to a plurality of subframes, and one IF includes one TI block. Shall be.
  • This inter-subframe interleaving mode can improve time diversity performance for low transmission data services.
  • the number of subframes in which one IF is distributed is signaled in the L1D_plp_HTI_num_ti_block field of the L1-detail signaling data.
  • L1D_plp_HTI_num_ti_block field value 1
  • one TI block is mapped to one subframe regardless of the L1D_plp_HTI_inter_subframe field value.
  • FIGS. 8A and 8B illustrates an embodiment of a linear write operation according to the present invention
  • FIG. 8B illustrates an embodiment of a diagonal read operation according to the present invention.
  • One TI block corresponds to the use of one block interleaver memory.
  • the block interleaver 1513 is input to N FEC _ TI for block interleaving of the corresponding PLP.
  • the cell interleaver 1511 is used, it corresponds to a cell belonging to the TI block s of the interleaving frame n output from the cell interleaver 1511.
  • the number of rows Nr (ie, column size) of the memory is equal to the number of cells included in one FEC block (ie, FEC block length), and the number of columns Nc (ie, row). Size) is set to N FEC _ TI _ MAX .
  • the twisted block interleaving writes the input cells serially into the memory in a column-wise manner and reads from the first row (leftmost column to right along the row) to the last row in a diagonal_wise direction. Is performed.
  • the block interleaver 1513 writes the first FEC block in the column direction to the first row of the time interleaving memory, and writes the second FEC block to the next row, and the rest of the TI block in the same manner. Write FEC blocks.
  • N FEC _ TI _ Diff (n, s) ⁇ 0 means that the number of FEC blocks (or columns) between TI blocks is different depending on the cell rate. According to an embodiment of the present invention, virtual cells belonging to a virtual FEC block are skipped without being read in a read process for intra-subframe interleaving.
  • the virtual FEC blocks included in one TI block are positioned ahead of data FEC blocks included in the same TI block in a given memory as shown in FIG. 8 (a). This is to achieve time deinterleaving with a single memory on the receiver side.
  • the process of reading the cells written in the memory in a diagonal direction (diagonal_wise) in the block interleaving array is performed by calculating the positions of the data and the virtual cells as shown in Equation 1 below.
  • virtual cells have the following condition ⁇ i ⁇ N FEC_TI_Diff (n, s). If N r is not satisfied, it is skipped without being output during the read process.
  • FIG 9 illustrates a write operation of a block interleaver according to an embodiment of the present invention.
  • the block shown on the left side of the figure represents a TI memory address array, and the block shown on the right side of the figure shows that the virtual FEC blocks for each of the two consecutive TI blocks are the first of each TI block. Write operation when two and one are inserted before.
  • the HTI mode provides intra-subframe interleaving and inter-subframe interleaving (optional).
  • the time interleaved data in the time interleaver 1501 is input to the frame builder 1502.
  • the L1 signaling data does not perform time interleaving.
  • Data input to the frame builder 1502 is data of one or more PLPs in a cell form, and in the frame builder 1502, input cells are mapped to cells of data symbols of each subframe in a signal frame.
  • the frame builder 1502 receives L1 signaling data in a cell form output from the L1 signaling processor 1700, and input cells are mapped to cells of preamble symbol (s) of a preamble in a corresponding signal frame.
  • the output of frame builder 1502 is frame symbols.
  • the frame symbols represent a set of frequency domains before optional frequency interleaving and pilot insertion of the OFDM generation unit 1600, and are converted into time domain OFDM symbols through IFFT and guard interval insertion of the OFDM generation unit 1600. , Modulation).
  • FIG. 10 illustrates an embodiment of a signal frame according to the present invention.
  • the frame builder 1502 a preamble region 1523 and a data region 1525 are created.
  • Bootstrap region 1521 is created in OFDM generation unit 1600.
  • one subframe consists of a set of time-frequency resources in the signal frame.
  • one subframe spans the full range of carriers configured in the frequency dimension and consists of an integer number of OFDM symbols in the time dimension.
  • waveform attributes of a subframe constitute a subframe type.
  • the waveform attributes include FFT size, guard interval duration, scattered pilot pattern, number of available carriers (ie NoC), presence of frequency interleaver and its subframe.
  • at least one of the SISO mode and the MIMO mode is included.
  • waveform properties of a subframe are not changed while the subframe continues.
  • the signal frame may also include multiple subframes of the same subframe type and / or multiple subframes of other subframe types. Subframes in the same signal frame may include different numbers of OFDM symbols.
  • the FFT size of the preamble is the same as the FFT size of the first subframe of the signal frame.
  • a specific PLP is mapped only to subframes of the same subframe type.
  • these subframes are of the same subframe type and may be located in the same signal frame and / or other signal frames. This means that there may be more subframes than PLPs. In this case, the number of subframes may exceed the maximum number of PLPs, but the maximum number of PLPs is determined regardless of the number of subframes used.
  • the length of the signal frame is specified in one of a time-aligned frame and a symbol-aligned frame frame.
  • the total frame length in the time alignment frame is equal to the sum of the bootstrap 1521, the preamble 1523, and the subframes 1525.
  • the symbol alignment frame does not insert any additional samples other than the length signaled for the guard interval length of the OFDM symbol.
  • the time alignment frame may be identified by setting the L1B_frame_length_mode field included in the L1-basic signaling data of the L1 signaling data to 0, and the symbol alignment frame may be identified by setting the L1B_frame_length_mode field to 1.
  • all subframes include at least 4 ⁇ Dy data and subframe boundary symbols.
  • Dy is a parameter that specifies the scattered pilot length in the time direction. That is, Dx represents a distance between scattered pilots in the time direction.
  • C red _ coff is a coefficient that is multiplied by the control unit C unit to determine the number of carriers to be reduced to a positive integer value.
  • C red_coff has a value from 0 to 4, and the value is signaled in parameters included in the L1 signaling data, for example, an L1B_preamble_reduced_carriers field, an L1D_reduced_carriers field, and an L1B_first_sub_reduced carriers field.
  • the L1B_preamble_reduced_carriers field signals a value to be applied to the remaining preamble symbols except for the first preamble symbol
  • the L1B_first_sub_reduced carriers field signals a value to be applied to the first subframe
  • the L1D_reduced_carriers field corresponds to a second subframe in the corresponding frame and the next
  • the NoC max represents the maximum number of NoC
  • C unit represents a control unit
  • Dx is a parameter that specifies the scattered pilot length in the frequency direction. That is, Dx represents a spacing distance between scattered pilots in the frequency direction.
  • each subframe consists of subframe boundary symbols (none or one), data symbols, and subframe boundary symbols (none or one). That is, the subframe boundary symbols may not be present in the corresponding subframe. In this case, the subframe includes only data symbols. According to an embodiment of the present invention, the subframe boundary symbols have a scattered pilot having a higher density than data symbols to facilitate accurate channel estimation at the receiver.
  • one data symbol has a scattered pilot density according to a scattered pilot pattern of a corresponding subframe.
  • the scattered pilot pattern is signaled in the L1 signaling data.
  • the sum of the number of data and subframe boundary symbols included in the subframe having the FFT size of 32K is always even except for the first subframe.
  • the first subframe is an embodiment in which the sum of the number of preambles, subframe boundaries and data symbols is even.
  • a subframe boundary symbol exists at the beginning of a subframe, all data symbols within the same subframe are positioned immediately after the subframe boundary symbol. If there is a subframe boundary symbol at the end of the subframe, the subframe boundary symbol is positioned immediately after the last data symbol of the same subframe.
  • the preamble consists of one or more preamble symbols and transmits L1 signaling data for the corresponding frame.
  • the FFT size, guard interval length, scattered pilot pattern, and FEC mode of the L1-Basic signaling data of the preamble symbols are signaled in the preamble_structure parameter of the bootstrap, and the number N of preamble symbols is signaled in the L1 signaling data.
  • the FFT size and the guard interval length are the same in all preamble symbols in the frame.
  • the NoC of the first preamble symbol is used with a minimum number for a given FFT size, while the NoC of the remaining preamble symbols can be signaled in L1-basic of the L1 signaling data.
  • frequency interleaving is always applied to all preamble symbols.
  • L1-Basic cells are mapped only to available cells of the first preamble symbol, and L1-Detail cells are used to map L1-Basic cells in the first preamble symbol.
  • mapping and remaining available cells and available cells of other preamble symbols are interleaved and mapped.
  • valid cells not used for the L1-Detail cells in the last preamble symbol are used for the preamble data cells.
  • the MISO or MIMO scheme is not applied to any preamble symbol.
  • the LDM scheme is not applied to any cells of the preamble transmitting L1-Basic and L1-Detail data, but is applied to payload data cells transmitted in the last preamble symbol.
  • the PLP data is fully or partially available to the available data cells in the subframe. Mapped. However, when PLP data is not mapped to all valid data cells, empty data cells (that is, unoccupied data cells) are generated. In this case, in order to ensure a constant transmit power, an embodiment of the present invention allocates psedo-random (PN) dummy modulation values to empty data cells.
  • PN psedo-random
  • each PLP has one type of non-distributed PLP and distributed PLP. At this time, the PLP of the enhanced layer of the LDM scheme is excluded.
  • data cells of non-distributed PLPs are allocated to contiguous data cell indexes of a corresponding subframe. That is, all data cell indexes between the lowest data cell index assigned to the non-distributed PLP and the highest data cell assigned to the same non-distributed PLP are assigned to the same non-distributed PLP.
  • the distributed PLP is divided into two or more sub slices.
  • Data cells in either sub-slice of the distributed PLP are assigned to contiguous data cell indices of that subframe.
  • two consecutive sub-slices in the same distributed PLP do not have contiguous data cell indices. That is, the difference between the lowest data cell index assigned to the sub slice of the distributed PLP and the highest data cell index assigned to the immediately preceding sub slice of the distributed PLP must be greater than one.
  • all sub slices of a specific distributed PLP in one subframe have the same size.
  • the subslice interval between the lowest data cell index of the sub-slice of the distributed PLP and the lowest data cell index of the next sub-slice of the same PLP is the same for all sub-slices of that PLP in the subframe. Shall be.
  • the sub slice interval is signaled in the L1D_plp_subslice_interval field of the L1 signaling data.
  • the number of sub-slices, sub-slice size, and sub-slice interval for one distributed PLP in one subframe are independent of the number, sub-slice size, and sub-slice interval of all other distributed PLPs in the same subframe. , Is also independently signaled.
  • the number of sub-slices, sub-slice size, and sub-slice interval for one distributed PLP in one subframe are the number of sub-slices, sub-slice size, and sub-slice of the same PLP included in all other subframes. It is independent of the interval and signaled independently. If the LDM scheme is used, the number of sub slices, sub slice size, and sub slice interval are signaled only for distributed core layer PLPs. And the non-distributed PLP is not sub sliced and has no sub slicing parameters associated with it.
  • the type of PLP is signaled in the L1D_plp_type field of the L1 signaling data.
  • the L1D_plp_type field is independently included in each subframe in which the corresponding PLP exists.
  • One PLP may use different PLP types for two different subframes. In other words, one PLP need not have the same type in two different subframes in which the PLP exists.
  • the L1D_plp_type field is present only in the core layer PLP according to an embodiment. That is, since the PLP of the enhanced layer does not have a specific PLP type, there is no L1D_plp_type field.
  • the starting position of the PLP is signaled in the L1D_plp_start field of the L1 signaling data, and the L1D_plp_start field indicates the starting position of the PLP in the subframe regardless of the PLP type.
  • the starting position of the PLP is the index of the data cell allocated to hold the first data cell value of that PLP.
  • the length of the PLP is signaled in the L1D_plp_size field of the L1 signaling data, and the L1D_plp_size field indicates the total number of data cells included in the corresponding PLP in the current subframe.
  • the starting position and length of a particular PLP in a particular subframe is independent of the starting position and length of the same PLP in all other subframes and is also signaled independently. In one embodiment, the start position and length of all PLPs present in a subframe are signaled regardless of whether the LDM scheme is used.
  • all data cells assigned to the PLP according to the cell allocation parameters (eg, start position, length, and sub slicing parameters) of the PLP are within a range of valid data cell indexes of the current subframe. Will be.
  • the sub slicing parameters are included only in the distributed PLP.
  • each data cell in a subframe is allocated to at most one PLP per LDM layer.
  • At least one of single PLP multiplexing, layered division multiplexing (LDM), time division multiplexing (TDM), frequency division multiplexing (FDM), and time-frequency division multiplexing (TFDM) may be applied in a multiplexing scheme.
  • LDM layered division multiplexing
  • TDM time division multiplexing
  • FDM frequency division multiplexing
  • TFDM time-frequency division multiplexing
  • the output of the time interleaver may be sequentially mapped to data symbols in the frame.
  • the TDM scheme uses a non-distributed PLP that concatenates a plurality of PLPs in a subframe according to time.
  • each PLP in a subframe is classified into one of a core layer PLP and an enhanced layer PLP, and a value for distinguishing each layer is signaled in the L1D_plp_layer field of the L1 signaling data.
  • Each core layer PLP in a subframe represents one time interleaver group. Therefore, each core layer PLP belongs directly to each time interleaver group in a subframe and is directly related to L1 signaling data including time interleaving parameters for that PLP.
  • each enhanced layer PLP is related to one or more time interleaver groups in a subframe but is not directly related to L1 signaling data related to time interleaving.
  • the enhanced layer PLP follows the time interleaving of the time interleaver group (or groups) associated therewith.
  • the time interleaver groups are indexed within the subframe according to the order in which the related core layer PLPs appear in the control signaling for the subframe. For example, the first core layer PLP is indexed to TI_group_0 and the second core layer PLP is indexed to TI_Group_1.
  • the index and order of implicitly designated time interleaver groups are independent of the L1D_plp_id field value for core layer PLPs present in a subframe.
  • time interleaving, cell multiplexing, and sub slicing are performed based on core layer PLPs.
  • the enhanced layer PLP also follows cell interleaving with time interleaver of the core layer PLP (or PLPs) (time interleaver group (s)) associated therewith.
  • the injection level is signaled for each enhanced layer PLP and not signaled for the core layer PLP. If one enhanced layer PLP is spread over a plurality of time interleaving groups, each core layer PLP associated with the enhanced layer PLP is in each subframe in which the two layer PLPs are LDM, regardless of TI mode. Consists of an integer number of FEC blocks.
  • the FDM scheme is obtained by configuring a plurality of PLPs in a subframe with distributed PLPs.
  • the sub-slice interval of each distributed PLP is set to the number of data cells per data symbol for the current subframe configuration.
  • the FDM effect can be obtained only when frequency interleaving is not used in the subframe.
  • the TFDM scheme is achieved by appropriately setting the PLP size and sub-slice related parameters in the method used to configure the FDM. And one or more non-distributed PLPs can optionally be included in the TFDM subframe.
  • frequency interleaving is optional for the data symbols included in the subframe, but is essential for the preamble symbols included in the preamble. That is, it may or may not be used for the subframe boundary symbols and the data cells in the data symbols, whether or not the signal is used in the L1D_frequency_interleaver field of the L1 signaling data.
  • the frequency interleaver 1503 operates on data cells in one OFDM symbol.
  • the frequency interleaver 1503 may provide frequency diversity by randomly interleaving input cells.
  • the frequency interleaver 1503 includes data corresponding to an OFDM symbol pair composed of two sequential OFDM symbols using different interleaving seed order to obtain the maximum interleaving gain in a single frame. It may operate on data corresponding to one OFDM symbol.
  • the cells input to the frequency interleaver 1503 may be defined as follows.
  • a m, l represents the l th symbol of the m th subframe.
  • frequency interleaving operates on both null and active cells.
  • An interleaving sequence is required to frequency interleave input cells in the frequency interleaver 1503.
  • the interleaving sequence has the same meaning as an interleaving address or frequency interleaving sequence, and will be used interchangeably for convenience of description.
  • the frequency interleaver 1503 includes at least one OFDM symbol, that is, cells of each OFDM symbol or two paired OFDM symbols (pair-wise OFDM symbol or each OFDM symbol pair). Frequency diversity can be obtained by applying different interleaving sequences to frequency interleaving.
  • the frequency interleaver 1503 includes a frequency interleaving address generator for generating an interleaving sequence.
  • the frequency interleaving address generator may include a basic interleaving sequence generator, a symbol offset generator, an operation operator, and an address check block.
  • the basic interleaving sequence generator may include a basic random address generator and a wire permutation block.
  • the basic interleaving sequence generator may further include a 1-bit toggle block and is toggled as the most significant bit of the basic interleaving sequence according to the control of the control unit.
  • the wire permutation block changes the order of bits in a sequence generated by a basic random address generator.
  • the wire permutation block may change the order of bits using a preset wire permutation table.
  • the symbol offset generator generates a new offset sequence every two OFDM symbols. That is, the symbol offset generator operates in units of OFDM symbol pairs.
  • the operation operator receives an output of the basic interleaving sequence generator and an output of the symbol offset generator to perform an exclusive OR operation.
  • the output sequence of the arithmetic operator becomes an interleaving sequence (ie an interleaving address).
  • the operation operator's role is to cyclically shift the basic interleaving sequence output from the basic interleaving sequence generator every pair of OFDM symbols based on the output of the symbol offset generator. That is, by rotating the basic interleaving sequence value by the symbol offset, another sequence can be generated.
  • the address check block determines whether an interleaving sequence (ie, interleaving address) output from the arithmetic operator is within a range of allowable carrier indices for a particular OFDM symbol to be frequency interleaved.
  • the address check block determines whether the output of the operation operator exceeds the total number of data cells in a symbol, and ignores the output if the generated address value is greater than the number of data cells.
  • 11 through 13 are block diagrams of a frequency interleaving address generator in each of 8K, 16K, and 32K FFT sizes according to an embodiment of the present invention.
  • An interleaving sequence having a length corresponding to the corresponding FFT size is generated for each FFT size, and the process of generating an interleaving sequence is slightly different for each FFT size.
  • the frequency interleaver 1503 may frequency interleave an input symbol of a subframe having an FFT size of 8K using an interleaving sequence (or interleaving address) generated by a frequency interleaving address generator in an 8K FFT mode.
  • the frequency interleaving address generator of the 8K FFT mode shown in FIG. 11 may include a basic interleaving sequence generator, a symbol offset generator, an operation operator, and an address check block to generate an interleaving sequence or interleaving address.
  • the basic interleaving sequence generator includes a basic random address generator and a wire permutation block, and outputs a basic bit sequence of 12 bits.
  • the basic interleaving sequence generator may further include a 1-bit toggle block, constitutes the most significant bit of the 12-bit basic random sequence, and is toggled according to the control of the control unit. Accordingly, the operation operator receives a 13-bit basic random sequence through the wire permutation block.
  • the wire permutation block changes the order of bits of a 13-bit basic random sequence using a preset wire permutation table as shown in Table 2 and outputs the result to the arithmetic operator.
  • different wire permutations are used for data cells corresponding to each symbol constituting an OFDM symbol pair.
  • two different wire permutations are applied to shuffle the output vector of the basic random address generator corresponding to the odd symbol and the even symbol constituting the OFDM symbol pair. This indicates that even though the same basic random address generator is used for one symbol pair, different wire permutations generate different interleaving sequences for one symbol pair.
  • the symbol offset generator operates in units of OFDM symbol pairs to generate a 13-bit symbol offset sequence.
  • the 13-bit basic interleaving sequence output from the additive basic interleaving sequence generator and the 13-bit symbol offset sequence output from the symbol offset generator are XOR-operated by the operation operator and input into the address check block.
  • the address check block and the control unit do not use an output value when the 13-bit H l (p) output from the operation operator, that is, the interleaving sequence (or interleaving address) value is larger than the input data vector size (Ndata). Ignoring iteratively, the operation of the basic interleaving sequence generator can be adjusted to ensure that the interleaving address does not exceed Mmax.
  • the frequency interleaver 1503 corresponds to an input OFDM symbol pair or an input OFDM symbol of a subframe having an FFT size of 16K using an interleaving sequence (or interleaving address) generated by a frequency interleaving address generator in a 16K FFT mode. Frequency interleaving of data cells can be performed.
  • the frequency interleaving address generator of the 16K FFT mode illustrated in FIG. 12 may include a basic interleaving sequence generator, a symbol offset generator, an operation operator, and an address check block to generate an interleaving sequence or interleaving address.
  • the basic interleaving sequence generator includes a basic random address generator and a wire permutation block, and outputs a basic bit sequence of 13 bits.
  • the basic interleaving sequence generator may further include a 1-bit toggle block, constitutes the most significant bit of the 13-bit basic random sequence, and is toggled according to the control of the control unit. Accordingly, the operation operator receives a 14-bit basic random sequence through the wire permutation block.
  • the wire permutation block changes the order of the bits of the 14-bit basic random sequence using a preset wire permutation table as shown in Table 3 below, and outputs them to the arithmetic operator.
  • the same wire permutation table may be used for data cells corresponding to each symbol constituting an OFDM symbol pair, or different wire permu for each data cell corresponding to each symbol constituting an OFDM symbol pair. Presentation may be used.
  • two different wire permutations are applied to shuffle the output vector of the basic random address generator corresponding to the odd symbol and the even symbol constituting the OFDM symbol pair. This indicates that even though the same basic random address generator is used for one symbol pair, different wire permutations generate different interleaving sequences for one symbol pair.
  • the symbol offset generator operates in units of OFDM symbol pairs to generate a 14-bit symbol offset sequence.
  • the 14-bit basic interleaving sequence output from the additive basic interleaving sequence generator and the 14-bit symbol offset sequence output from the symbol offset generator are XOR-operated by the calculation operator and input into the address check block.
  • the address check block and the control unit do not use an output value when the 14-bit H l (p) output from the operation operator, that is, the interleaving sequence (or interleaving address) value is larger than the input data vector size (Ndata). Ignoring iteratively, the operation of the basic interleaving sequence generator can be adjusted to ensure that the interleaving address does not exceed Mmax.
  • the frequency interleaver 1503 can frequency interleave an input OFDM symbol pair of a subframe having an FFT size of 32K using an interleaving sequence (or interleaving address) generated by a frequency interleaving address generator in a 32K FFT mode.
  • the frequency interleaving address generator of the 32K FFT mode illustrated in FIG. 13 may include a basic interleaving sequence generator, a symbol offset generator, an operation operator, and an address check block to generate an interleaving sequence or interleaving address.
  • the basic interleaving sequence generator includes a basic random address generator and a wire permutation block, and outputs a 14-bit basic random sequence.
  • the basic interleaving sequence generator may further include a 1-bit toggle block, constitutes the most significant bit of the 14-bit basic random sequence, and is toggled according to the control of the control unit. Accordingly, the operation operator receives a 15-bit basic random sequence through the wire permutation block.
  • the wire permutation block is configured to change the order of the bits of the 15-bit basic random sequence by using a preset wire permutation table as shown in Table 4 below and output the same to the arithmetic operator.
  • the same wire permutation is used for data cells corresponding to each symbol constituting an OFDM symbol pair. This means that a single permutation is used for the 32K FFT size, which indicates that the same interleaving sequence is used every symbol pair.
  • the symbol offset generator operates in units of OFDM symbol pairs to generate a 15-bit symbol offset sequence.
  • the 15-bit basic interleaving sequence output from the additive basic interleaving sequence generator and the 15-bit symbol offset sequence output from the symbol offset generator are XOR-operated in the calculation operator and input into the address check block.
  • the address check block and the control unit do not use an output value when the 15-bit H l (p) output from the operation operator, that is, an interleaving sequence (or interleaving address) value is larger than an input data vector size (Ndata). Ignoring iteratively, the operation of the basic interleaving sequence generator can be adjusted to ensure that the interleaving address does not exceed Mmax.
  • Bit binary word Is generated through the following process.
  • Table 1 shows the FFT mode, that is, according to the FFT size. The value is showing.
  • Table 2 below shows the bit words output from the basic random address generator of FIG. 11 when the FFT size is 8K. Bit word whose position is changed by wire permutation in the wire permutation block. Showing the relationship. That is, in Table 2 below, the first column represents the bit position of the input bit sequence, and the second and third columns represent the bit position changed by wire permutation. The bit position of the second column is applied to the even symbol of the input OFDM symbol pair, and the bit position of the third column corresponds to the odd symbol of the input OFDM symbol pair.
  • Table 3 below shows bit words outputted from the Basic Random Address Generator of FIG. 12 when the FFT size is 16K. Bit word whose position is changed by wire permutation in the wire permutation block. Showing the relationship. That is, in Table 3 below, the first column represents the bit position of the input bit sequence, and the second and third columns represent the bit position changed by wire permutation. As in the 8K FFT mode, the bit position of the second column is applied to the even-numbered symbols of the input OFDM symbol pair, and the bit position of the third column corresponds to the odd-numbered symbols of the input OFDM symbol pair.
  • Table 4 below shows the bit words output from the basic random address generator of FIG. 13 when the FFT size is 32K. Bit word whose position is changed by wire permutation in the wire permutation block. Showing the relationship.
  • the first column represents a bit position of an input bit sequence
  • the second column represents a bit position changed by wire permutation. That is, the bit position of the second column is equally applied to the even and odd symbols of the input OFDM symbol pair.
  • the symbol offset generator of FIGS. 11 to 13 the symbol offset generates a new offset every two symbols. That is, the symbol offset value is two consecutive symbols ( and Is constant in
  • interleaving sequence Interleaved Symbol Using Is defined as
  • X m, l, p may mean a cell index p to be mapped to the l-th OFDM symbol of the m-th frame
  • a m, l, Hl (p) may refer to the l-th OFDM symbol of the m-th frame It means that the cell index p to be mapped has been read according to the interleaving address (or interleaving sequence).
  • the input / output relationship of the frequency interleaver is as follows. That is, the left side of the equal sign represents output data (ie, interleaved vector) on which frequency interleaving has been performed, and the right side represents cells (ie, input vector) input for frequency interleaving.
  • one interleaving sequence is applied to cells corresponding to one OFDM symbol pair and frequency interleaved.
  • one interleaving sequence corresponds to one OFDM symbol. Is applied to frequency interleaving.
  • the basic random address generator and / or symbol offset generator of FIGS. 11 to 13 may be changed to an arbitrary pseudo random bit sequence (PRBS) register.
  • PRBS pseudo random bit sequence
  • the registers of the symbol offset generator and the basic interleaving sequence generator are reset. That is, the content FBSR (Feedback Shift Register) G of the symbol offset generator is [1111... 11], the content FBSR R ' of the basic interleaving sequence generator is [0000... 00].
  • the symbol offset generator and the basic interleaving sequence generator are reset in the first symbol of the remaining subframes except the first subframe in the frame.
  • the content FBSR G of the symbol offset generator is [1111... 11]
  • the content FBSR R ' of the basic interleaving sequence generator is [0000... 00].
  • the first symbol of the subframe may be a data symbol or a subframe boundary symbol.
  • the preamble symbol (s) and data symbols in the signal frame output from the first frame building unit 1500 are input to the first OFDM generation unit 1600.
  • the first OFDM generation unit 1600 may include a pilot inserter 1601, a MISO processor 1602, an IFFT unit 1603, a guard interval inserter 1605, and a bootstrap inserter 1606. Yes. And a PAPR (Peak-to-Average-Power Reduction) unit 1604 can be inserted between the IFFT unit 1603 and the guard interval inserter 1605, which is optional.
  • a PAPR Peak-to-Average-Power Reduction
  • the symbols input to the first OFDM generation unit 1600 are converted to a time domain OFDM symbol after pilot insertion, MISO processing, PAPR processing, and IFFT, and then inserted into a receiver through guard interval insertion and bootstrap symbol (s) insertion. Is sent.
  • Various cells in the signal frame are modulated with reference information known to the transmitter / receiver.
  • the cells including the reference information may be transmitted at a boosted power level.
  • such cells are called pilots.
  • the pilot type inserted by the pilot inserter 1601 includes a scattered pilot (SP), a continuous pilot (CP), an edge pilot, a preamble pilot, and a subframe boundary pilot.
  • SP scattered pilot
  • CP continuous pilot
  • edge pilot an edge pilot
  • preamble pilot a pilot that is used in various ways such as channel synchronization, channel estimation, phase noise estimation, and the like.
  • Table 5 below shows examples of pilot types that may be applied according to the symbol type of the present invention.
  • scattered pilot cells are inserted and transmitted in all data symbols, and are not inserted in the preamble symbol (s) and subframe boundary symbol (s). And the scattered pilot pattern is signaled in the L1 signaling data.
  • the amplitude of the scattered pilot may be calculated from the parameter L1D_scattered_pilot_boost field value and the scattered pilot pattern.
  • continuous pilot cells are inserted and transmitted in all symbols of a frame including preamble symbols and arbitrary subframe boundary symbols.
  • the CP positions are determined from the additional position of the additional CP set and the common CP set.
  • the common CP set is a pilot designed not to overlap with the scattered pilot
  • the additional CP set is a pilot designed such that the number of valid data carriers in each data symbol is constant. Therefore, in some cases, additional CPs may overlap with scattered pilots. That is, the number of additional CP sets may overlap with the scattered pilot in the symbol according to the FFT size and the pilot pattern.
  • the positions of the common CP used in the 16K FFT mode and the 8K FFT mode are calculated from the positions of the common CP set in the 32K FFT mode.
  • the edge pilot is applied to all symbols in the signal frame except the preamble symbol (s).
  • a preamble pilot is inserted relatively more than a scattered pilot inserted into a subframe to equalize an accurate preamble signal.
  • the preamble pilots inserted into the preamble of the frame are selected to be at least the same density as the scattered pilots of the first subframe of the same frame.
  • a preamble pilot is inserted relatively more than a scattered pilot inserted into a subframe to equalize an accurate preamble signal.
  • the preamble pilots inserted into the preamble of the frame are selected to be at least the same density as the scattered pilots of the first subframe of the same frame.
  • pilot cells of the preamble symbol (s) are transmitted at a boosted power level.
  • the pilots for the subframe boundary symbols are denser than the pilots for the surrounding normal data symbols of the same subframe.
  • the symbols into which the pilots are inserted in the pilot inserter 1601 are input to the MISO processor 1602.
  • the Transmit Diversity Code Filter Set (TDCFS) in the MISO processing unit 1602 artificially decorrelates signals from multiple transmitters in a single frequency network in order to minimize potential destructive interference.
  • TCFS Transmit Diversity Code Filter Set
  • MISO pre-distortion technology is applied to the output of the pilot inserter 1601.
  • MISO is applied only to OFDM symbols of a subframe and not to bootstrap or preamble. Whether MISO is applied is signaled in the L1B_first_sub_miso field and the L1D_miso field of the L1 signaling data.
  • the IFFT unit 1603 converts data symbols and preamble symbol (s) of a signal frame into symbols of a time domain. All symbols contain data and reference information (ie, pilot), each symbol consisting of a set of NoC carriers.
  • the PAPR unit 1604 is optional and may reduce the PAPR of symbols converted into the time domain in the IFFT unit 1603 using tone reservation (TR) and / or Active Constellation Extension (ACE) techniques.
  • TR tone reservation
  • ACE Active Constellation Extension
  • the guard interval inserter 1605 inserts a guard interval into each symbol. According to an embodiment of the present invention, the guard interval is inserted before the valid data period of each symbol.
  • the bootstrap inserter 1606 inserts the bootstrap symbol (s) at the beginning of each signal frame to form a bootstrap.
  • bootstrap provides a universal entry point as a digital transmission signal, and uses a fixed configuration known to all receivers (e.g., sampling rate, signal bandwidth, subcarrier spacing, time domain structure). In one embodiment.
  • the bootstrap is composed of one or more symbols, the first symbol (that is, bootstrap symbol 0) is the beginning of each frame period to enable signal discovery, coarse synchronization, frequency offset estimation, initial channel estimation Start with a sync symbol at.
  • the remaining symbol (s) include control signaling (hereinafter referred to as bootstrap signaling information) for receiving and decoding the rest of the frame.
  • the bootstrap version is divided into a main version number and a minor version number.
  • the main version is coded in bootstrap_major_version
  • the minor version is coded in bootstrap_minor_version.
  • the Zadoff-Chu (ZC) root and the PN sequence seed are used to generate a base encoding sequence for bootstrap symbol content.
  • the major version number is signaled by selecting a ZC route corresponding to a particular signal type.
  • the minor version number is signaled by selecting the appropriate PN sequence seed to exist within the particular major version.
  • the values used for each bootstrap symbol are ZC sequences modulated by the PN sequence in the frequency domain.
  • the ZC route and PN seed signal the major and minor versions of the bootstrap as described above.
  • the ZC sequence modulated with the PN sequence has a complex sequence and is applied to each subcarrier at the IFFT input.
  • the PN sequence applies phase retation to individual complex subcarriers and thus maintains desirable CAZAC (Constant Amplitude Zero Auto-Correlation) characteristics of the original ZC sequence.
  • the PN sequence provides additional signal separation between cyclic shifts of the same root sequence by suppressing spurious peaks in the autocorrelation response.
  • the bootstrap symbols have two structures depending on the position of the symbol. That is, the bootstrap symbol 0, that is, the initial symbol is used for synchronization detection and uses a CAB structure, and the remaining bootstrap symbol (s) uses a BCA structure.
  • bootstrap signaling information The control signaling signaled and transmitted to the bootstrap symbols will be referred to as bootstrap signaling information.
  • the information signaled to the bootstrap symbol 1 includes an ea_wake_up_1 field, a min_time_to_next field, and a system_bandwidth field.
  • the ea_wake_up_1 field is an emergency alert wakeup field and indicates whether an emergency situation exists.
  • the min_time_to_next field indicates the minimum time from the start of the current frame A to the start of the next frame B of the same major / minor version as the current frame A.
  • the system_bandwidth field represents a system bandwidth used for the part after the bootstrap of the current physical layer frame.
  • the information signaled to the bootstrap symbol 2 includes an ea_wake_up_2 field and a bsr_coefficient field.
  • the ea_wake_up_2 field indicates whether an emergency situation exists together with the ea_wake_up_1 field of the bootstrap symbol 1.
  • the bsr_coefficient field represents a sampling rate for a signal after the bootstrap of the current physical layer frame.
  • the information signaled to the bootstrap symbol 3 is a preamble_structure field. This field signals the transmission parameters for one or more preamble symbols located after the last bootstrap symbol.
  • the present invention may be applied to the MIMO scheme as mentioned above.
  • the transmission system includes a first input formatting unit 1100, a first BICM unit 1200, a MIMO processing unit 1400, and first and second frame building units 1500 and 1550. ), And first and second OFDM generation units 1600 and 1650.
  • the MIMO processing unit 1400 may also be referred to as a MIMO precoding unit.
  • the configuration of the second frame building unit 1550 is the same as that of the first frame building unit 1500, the detailed description of the first frame building unit 1500 is referred to, and the second frame building is referred to. A detailed description of the unit 1550 will be omitted, and since the configuration of the second OFDM generation unit 1650 is the same as that of the first OFDM generation unit 1600, the first OFDM generation unit 1600 may be omitted. A detailed description will be referred to, and a detailed description of the second OFDM generation unit 1650 will be omitted.
  • MIMO technology can increase robustness through additional spatial diversity by applying spatial multiplexing, which transmits two different data streams on a single RF channel, and / or Alternatively, the channel capacity can be increased.
  • the spatial multiplexing gain is obtained only through MIMO technology, unlike SIMO (Single-Input Multiple-Output) / MISO (Multiple-Input Single-Output), and can overcome the transmission channel capacity limitation through a single antenna without increasing the additional transmission power. have.
  • the transmitter / receiver uses a cross-polarized antenna having two horizontal and vertical polarities.
  • the MIMO demux 1203 is used to separate a single cell word stream into a dual cell word stream for MIMO processing. That is, the output bits of the bit retriever 1202 are separated into a first input signal (for example, an even vector) and a second input signal (for example, an odd vector), and the first input signal is a first mapper. At 1204, the second input signal is output to the second mapper 1205.
  • a first input signal for example, an even vector
  • a second input signal for example, an odd vector
  • the first mapper 1204 and the second mapper 1205 respectively map input signals to QAM constellation points having complex values on the IQ plane. Detailed operations of the first mapper 1204 and the second mapper 1205 will be described with reference to the description of the mapper 2300 described above. However, in the present invention for MIMO processing, the same constellations are used for MIMO, and the same modulation order is transmitted from two transmit antennas.
  • the outputs of the first mapper 1204 and the second mapper 1205 are input to the MIMO processor 1400.
  • the MIMO processor 1400 receives a pre-coded pair of cell symbols and outputs a pair of cell symbols.
  • the MIMO processing unit 1400 may use a full-rate spatial multiplexing (FR-SM) scheme for providing capacity increase with a relatively small complexity increase at the receiver side.
  • FR-SM full-rate spatial multiplexing
  • MIMO processing is applied at the PLP level.
  • a combination of 256QAM and FEC codes having a length of 16200 bits is not allowed in MIMO.
  • the MIMO process is not applied to the bootstrap and the preamble. In one embodiment, it also does not apply to signaling elements. In one embodiment, MIMO is not used with any of ACE, LDM, and channel bonding.
  • L1 signaling provides information necessary for configuring physical layer parameters.
  • the L1 signaling is divided into L1-Basic signaling data and L1-Detail signaling data, and transmitted in preamble symbols.
  • bootstrap signaling information transmitted as bootstrap symbols may also be included in the L1 signaling.
  • the L1-Basic signaling data is the most basic system signaling information of the system and defines parameters necessary for decoding the L1-Detail signaling data. According to an embodiment of the present invention, the length of the L1-Basic signaling data is fixed to 200 bits.
  • the L1-Detail signaling data defines a data context and information necessary for decoding thereof.
  • the length of the L1-Detail signaling data is variable from frame to frame.
  • the L1 signaling processor 1700 is a block for performing processing for protection of L1 signaling, and an L1-Basic processing unit and L1-Detail for processing for protection of L1-Basic signaling data.
  • L1-Detail processing unit for performing a process for the protection of the signaling data.
  • the L1-Basic processing unit scrambling, BCH encoding, zero padding, LDPC encoding, parity permutation, repetition / puncturing, zero removing, and bit for L1-Basic signaling data
  • the demux and the constellation mapping are sequentially performed and then output to the frame building unit 1500. Some of these functions may be performed only when the corresponding condition is satisfied or may be omitted without the condition. If the MIMO scheme is applied, the L1-Basic signaling data processed by the L1-Basic processor is output to the first and second frame building units 1500 and 1550.
  • the L1-Detail processing unit performs segmentation, scrambling, BCH encoding, zero padding, LDPC encoding, parity permutation, repetition / puncturing, and zero removing on L1-Detail signaling data. , Bit demux, and constellation mapping are sequentially performed and output to the frame building unit 1500.
  • the L1-Detail processor may further perform additional parity generation, bit demux on the generated additional parity data, and constellation mapping to the L1-Detail signaling data. Some of these functions may be performed only when the corresponding condition is satisfied or may be omitted without the condition. If the MIMO scheme is applied, the L1-Detail signaling data processed by the L1-Detail processing unit is output to the first and second frame building units 1500 and 1550.
  • the L1-Basic signaling data and the L1-Detail signaling data are encoded by a concatenation scheme of the BCH outer code and the LDPC inner code.
  • the protection levels of L1-Basic signaling data and L1-Detail signaling data are classified into seven modes based on LDPC code, modulation order, and shortening / puncturing parameters to provide a variety of robustness levels that support a wide SNR range. do. Each mode has different combinations of LDPC codes, modulation orders, constellations, and shortening / puncturing patterns.
  • the number of information bits included in one encoded block will be referred to as Ksig.
  • Ls signaling bits having a length of Ksig correspond to one LDPC encoded block.
  • the Ksig value for the L1-Basic signaling data is fixed to 200, but since the number of bits of the L1-Detail signaling data is variable, the Ksig value for the L1-Detail signaling data is a variable. Therefore, when the number of bits of the L1-Detail signaling data is larger than the maximum value of Ksig, the segmentation operation is additionally applied to the L1-Detail signaling data.
  • zero padding bits are filled with zero padding bits to the bit to be LDPC encoded by the difference. After padding is performed, LDPC encoding is performed. Therefore, zero padding is performed only if this condition is satisfied. If zero padding is performed, the zero padding bits are not transmitted and are removed after the iteration / puncturing process.
  • bit demuxing when bit demuxing is performed on the L1-Basic signaling data and the L1-Detail signaling data, the block interleaving is performed and then demuxed.
  • FIG. 14A is a diagram illustrating an embodiment of a block interleaving process of a block interleaver in a bit demux block included in the L1-Basic processing unit and the L1-Detail processing unit, respectively.
  • bits input for bit demuxing eg, N FEC or N FEC
  • the length of + N FEC repeat is written serially in the column direction of the block interleaver memory, where the number of columns equals the modulation order.
  • bits for a constellation symbol are read sequentially in the row direction (fed) and then fed to bit demuxing, which continues until the last column.
  • Each block interleaved group is demultiplexed bit-by-bit within one group prior to constellation mapping.
  • mapping rules there are two mapping rules according to the modulation order. That is, in the case of QPSK, the reliability of bits in a symbol is the same. Accordingly, one bit group read from the block interleaver is directly mapped to a QAM symbol without undergoing an interleaving process. On the other hand, in the case of higher order modulation, one bit group is mapped to a QAM symbol according to the rules described below.
  • i% ⁇ MOD denotes a remainder obtained by dividing i by ⁇ MOD
  • i denotes a bit group index corresponding to a row index in block interleaving. That is, the output bit group S demux _ out (i) that maps each QAM symbol is cyclically shifted from S demux _ in (i) according to the bit group index i . 14 (b) shows an example of a bit demuxing process for 16-NUC of the present invention.
  • the following fields are parameters related to the system and frame.
  • the L1B_version field indicates the version of the L1-Basic signaling structure.
  • the L1B_mimo_scattered_pilot_encoding field indicates which MIMO pilot encoding method the MIMO subframes of the local frame use.
  • the L1B_lls_flag field indicates whether low level signaling (LLS) exists in one or more PLPs of the current frame.
  • the L1B_time_info_flag field represents the presence or absence of timing information in the current frame.
  • the L1B_return_channel_flag field represents the presence or absence of a dedicated return channel (DRC) of the current frame, the current frequency band, and the current broadcast network.
  • DRC dedicated return channel
  • the L1B_papr field indicates whether PAPR is used, and if so, what technique is used. PAPR technique may be applied to all other OFDM symbols except the first preamble symbol of the current frame.
  • the L1B_frame_length_mode field is when the current frame is a time aligned frame with an arrangement of excess samples added to the guard interval interval of data payload OFDM symbols (ie, non-preamble OFDM symbols) (ie, the preamble is Non-OFDM symbol), is set to zero. Conversely, it is set to 1 when the current frame is a symbol-aligned frame with no excess sample placement.
  • the L1B_frame_length field indicates a time period from the start of the first sample of the bootstrap associated with the current frame to the end of the last sample of the current frame when the frame is time aligned.
  • the L1B_excess_samples_per_symbol field is present only when the frames are time aligned, and indicates the number of excess samples included in the guard interval of each OFDM symbol (ie, non-preamble OFDM symbol) that is not a preamble after the bootstrap of the current frame.
  • the L1B_time_offset field is present only when the frames are symbol aligned, and indicates the number of sample periods.
  • the L1B_additional_samples field is present only when the frames are symbol aligned, and indicates the number of additional samples.
  • the L1B_num_subframes field indicates the number of subframes in the current frame.
  • the L1B_num_subframes field is set to one less than the number of subframes in the current frame.
  • the following fields are parameters that provide information necessary for decoding the remaining part of the preamble, that is, the L1-Detail signaling data.
  • the L1B_preamble_num_symbols field represents the number of OFDM symbols included in the remaining preambles except the first preamble symbol.
  • the L1B_preamble_reduced_carriers field represents the number of control units of carriers for reducing the maximum number of carriers defined for each FFT size used in the preamble.
  • the carrier reduction may be applied to all preamble symbols of the current frame except the first preamble symbol.
  • the L1B_L1_Detail_content_tag field is incremented by 1 when the content of the L1-Detail signaling data of the current frame is changed in comparison with the L1-Detail signaling data of the previous frame having the same major and minor bootstrap of the current frame.
  • the L1B_L1_Detail_size_bytes field indicates the size of L1-Detail signaling data. In this case, parity added in the current frame for the L1-Detail signaling data of the next frame is not included.
  • the L1B_L1_Detail_fec_type field represents an FEC type for protection of L1-Detail signaling data.
  • the L1B_L1_Detail_additional_parity_mode field represents Additional Parity Mode.
  • the L1B_L1_Detail_total_cells field indicates the total size of modulated additional parity bits of coded modulated L1-Detail signaling data and L1-Detail signaling data of a next frame, which are combined for the current frame, in units of OFDM cells.
  • the following fields are parameters for the first subframe, and the first subframe of the current frame does not have to wait for L1-Detail signaling data to be decoded so that the first subframe can immediately perform initial OFDM processing at the receiving end.
  • the signaling data is signaled.
  • the L1B_first_sub_mimo field represents whether MIMO is used for the first subframe of the current frame.
  • the L1B_first_sub_miso field represents whether MISO is used for the first subframe of the current frame.
  • the L1B_first_sub_fft_size field indicates the FFT size related to the first subframe of the current frame.
  • the L1B_first_sub_reduced_carriers field represents a control unit value for reducing the maximum number of carriers defined for each FFT size used in the first subframe of the current frame.
  • the L1B_first_sub_guard_interval field indicates the guard interval length of OFDM symbols in the first subframe of the current frame.
  • the L1B_first_sub_num_ofdm_symbols field represents the number of OFDM symbols included in the first subframe of the current frame.
  • the L1B_first_sub_scattered_pilot_pattern field represents the scattered pilot pattern of the first subframe of the current frame.
  • the L1B_first_sub_scattered_pilot_boost field is combined with a scattered pilot pattern to indicate the power of the scattered pilot of the first subframe of the current frame.
  • the L1B_first_sub_sbs_first field indicates whether the first symbol of the first subframe of the current frame is a subframe boundary symbol.
  • the L1B_first_sub_sbs_last field represents whether the last symbol of the first subframe of the current frame is a subframe boundary symbol.
  • 16 to 18 are diagrams illustrating an embodiment of syntax of L1-Detail signaling data according to the present invention.
  • the L1D_version field represents the version of the L1-Detail signaling structure used for the current frame.
  • the L1D_time_sec field represents a unit of time of time information.
  • the L1D_time_msec field represents milliseconds component of time information.
  • the L1D_time_usec field represents a microseconds component of time information.
  • the L1D_time_nsec field represents a nanoseconds component of time information.
  • the following fields are parameters for L1-Detail channel bonding.
  • the present invention can apply a channel bonding method that can combine multiple RF channels to increase the transmission data rate. In this case, the fields are signaled.
  • the L1D_num_rf field represents the number of frequencies related to channel bonding of the current system except for the current channel frequency.
  • the L1D_rf_id field identifies IDs of other RF channels related to channel bonding.
  • the L1D_rf_frequency field indicates the center frequency of another RF channel.
  • the next field that is L1D_mimo field, L1D_miso field, L1D_fft_size field, L1D_reduced_carriers field, L1D_guard_interval field, L1D_num_ofdm_symbols field, L1D_scattered_pilot_pattern field, L1D_scattered_pilot_boost field, L1D_sbs_first field, and L1D_sbs_last fields as parameters related to the sub-frame, the sub comprises a current frame The number of frames is repeated, and description of each field will be referred to the description of fields signaled in the L1-Basic signaling data, which will be omitted here.
  • the L1D_subframe_multiplex field indicates whether a current subframe is time division multiplexed with a subframe concatenated in time.
  • the L1D_frequency_interleaver field represents whether a frequency interleaver is used for the current subframe.
  • the L1D_sbs_null_cells field represents the number of null cells included in a subframe boundary symbol in the current subframe.
  • the following fields are parameters related to the PLP.
  • the L1D_num_plp field represents the number of PLPs used in the current subframe.
  • the L1D_plp_id field represents an identifier of the current PLP.
  • the L1D_plp_lls_flag field represents whether LLS information is included in the current PLP.
  • the L1D_plp_size field represents the number of data cells allocated to the PLP in the current subframe.
  • the L1D_plp_scrambler_type field represents a scrambling method of the corresponding PLP.
  • the L1D_plp_fec_type field indicates the FEC scheme used for encoding the current PLP as shown in Table 6.
  • the L1D_plp_mod field represents a modulation scheme used for the current PLP.
  • the L1D_plp_cod field indicates a code rate used for the current PLP.
  • the L1D_plp_TI_mode field indicates the interleaved mode of the current PLP.
  • the L1D_plp_fecframe_start field indicates the start position of the first FEC frame in the PLP in the current subframe.
  • the following fields are parameters related to LDM.
  • the L1D_plp_layer field is set equal to the layer index of the current PLP.
  • the L1D_plp_ldm_injection_level field indicates the injection level of the enhanced layer relative to the core layer.
  • the L1D_plp_num_channel_bonded field indicates the number of frequencies associated with the channel bonding PLP of the current system except the current channel frequency.
  • the L1D_plp_bonded_rf_id field represents an identifier of a channel RF that performs channel bonding with the current PLP.
  • the L1D_plp_channel_bonding_format field represents a channel bonding format for the current PLP.
  • the following fields are parameters related to PLP-based MIMO.
  • the L1D_plp_mimo_stream_combining field indicates whether the stream combining option of MIMO precoding is used for a given PLP.
  • the L1D_plp_mimo_IQ_interleaving field indicates whether the IQ polarity interleaving option of MIMO precoding is used for a given PLP.
  • the L1D_plp_mimo_PH field indicates whether the phase hopping option of MIMO precoding is used for a given PLP.
  • the following fields are parameters related to cell multiplexing.
  • the L1D_plp_start field is set equal to the index of the first data cell of the current PLP in the current subframe.
  • the L1D_plp_type field indicates whether the type of the PLP is a distributed PLP or a non-distributed PLP.
  • the L1D_plp_num_subslices field represents the number of sub slices used for the current PLP of the current subframe.
  • the L1D_plp_subslice_interval field is set equal to the number of sequential index data cells from the start of the current sub slice to the start of the next sub slice for the same PLP.
  • the following fields are parameters related to time interleaving.
  • the L1D_plp_TI_extended_interleaving field indicates whether extended interleaving is used.
  • the following fields are parameters related to the convolutional time interleaver among parameters related to time interleaving.
  • the L1D_plp_CTI_depth field represents the number of rows of the convolutional interleaver (memory).
  • the L1D_plp_CTI_start_row field indicates the position of the start switch of the convolutional interleaver at the start of the subframe.
  • the L1D_plp_CTI_fecframe_start field indicates the start position of the first complete FEC frame of the current PLP that leaves the CTI in the current or next subframes.
  • the following fields are hybrid time interleaver (mode) parameters among the parameters related to time interleaving.
  • the L1D_plp_HTI_inter_subframe field represents a hybrid time interleaving mode.
  • the L1D_plp_HTI_num_ti_blocks field indicates the number of TI blocks per interleaving frame in the intra subframe mode and the number of subframes in which cells of one TI block are transmitted in the inter subframe mode.
  • the L1D_plp_HTI_num_fec_blocks_max field indicates the maximum number of FEC blocks per interleaving frame for the current PLP.
  • the L1D_plp_HTI_num_fec_blocks field indicates the number of FEC blocks included in the current interleaving frame for the current PLP.
  • the L1D_plp_HTI_cell_interleaver field indicates whether the cell interleaver is used.
  • the receiving system according to the present invention may perform the reverse process of the transmitting system of FIG.
  • FIG. 19 is a block diagram illustrating an embodiment of a broadcast signal receiving apparatus (or a receiving system) according to the present invention, and may be applied when performing a reverse process of the transmitting system of FIG. 1.
  • some blocks may be omitted according to a designer's intention, and some blocks may be replaced by other blocks having similar or identical functions.
  • the first inverse BICM unit 3500 and the first output processor excluding the first OFDM demodulator 3100, the first frame parser 3200, the second demapper 3502, and the MIMO mux 3503 are illustrated in FIG. 19.
  • 3600 and the L1 signaling processor 3700 are basic blocks commonly applied to the LDM scheme and the MIMO scheme.
  • the LDM processor 3400, the second reverse BICM unit 3550, and the second output formatting unit 3650 are further required.
  • a second demapper 3502 of the second OFDM demodulator 3150, the second frame parser 3250, the MIMO processor 3300, and the first inverse BICM unit 3500 may be used.
  • MIMO mux 3503 are needed.
  • the aforementioned blocks may be omitted or replaced by other blocks having similar or identical functions according to the designer's intention.
  • the first OFDM demodulator 3100 includes a tuner 3101, a bootstrap detector 3102, a guard interval detector 3103, an FFT unit 3104, a channel equalizer 3105, and a MISO processor 3106. can do.
  • the MISO processing unit 3106 may also be referred to as an MISO decoder.
  • the order of each block is an embodiment to help understanding of the present invention, the order of some blocks may be changed according to the designer, a new block may be added.
  • the tuner 3101 receives a broadcast signal of a specific channel through a first antenna and outputs it to the bootstrap detector 3102.
  • the bootstrap detector 3102 detects a bootstrap in a corresponding frame from an input signal and extracts bootstrap information from bootstrap symbols transmitted in the detected bootstrap. For example, the bootstrap detector 3102 may detect the bootstrap by performing bootstrap energy detection using a bootstrap sequence. And the bootstrap information extracted from the bootstrap symbols may be provided in blocks that require this information, and / or stored in a storage (not shown) for later use.
  • the bootstrap information extracted from the bootstrap symbols may include wakeup information for emergency alert, version information, and structure of preamble symbols.
  • preamble symbols For example, FFT size, guard interval, scattered pilot pattern, and L1 of preamble symbols. It may include an FEC mode of Basic signaling data.
  • the FFT size of the preamble symbols may be used for frequency deinterleaving of the preamble symbols in the frequency deinterleaver 3201.
  • the FFT size and the guard interval length are identical in all preamble symbols in a frame.
  • the present invention can find out what frame configuration the signal currently received from the bootstrap information has.
  • bootstrap symbols are deleted from the input signal and then output to the guard interval detector 3103.
  • the guard interval detector 3103 detects and deletes the guard interval from the input signal and outputs the guard interval to the FFT unit 3104.
  • a synchronization block for performing time synchronization and frequency synchronization using the bootstrap information may be further included between the bootstrap detector 3102 and the guard interval detector 3103.
  • the synchronization block may be included in the output terminal of the guard interval detector 3103.
  • the FFT unit 3104 converts the input signal into a frequency domain and outputs the converted signal to the channel equalizer 3105.
  • the channel equalizer 3105 estimates a transmission channel using pilots inserted in the transmission system, compensates for the distortion of the received signal using the estimated transmission channel, and outputs it to the MISO processor 3106.
  • the MISO scheme is applied only to OFDM symbols of a subframe and not to bootstrap or preamble. Whether the MISO scheme is applied to each subframe is signaled in the L1B_first_sub_miso field and the L1D_miso field of the L1 signaling data.
  • the MISO processing unit 3106 determines whether to decode the MISO for the corresponding subframe using at least the L1B_first_sub_miso field and the L1D_miso field among the information included in the L1 signaling data, and decodes the MISO in reverse process of the transmission system for the corresponding subframe. Or skip MISO decoding.
  • the frame parser 3200 may include a frequency deinterleaver 3201, a frame parser 3202, and a time deinterleaver 3203.
  • frequency interleaving is mandatory for preamble symbols and optional for data symbols included in a subframe. And whether to perform frequency interleaving for each subframe is signaled in the L1D_frequency_interleaver field of the L1-Detail signaling data.
  • the frequency deinterleaver 3201 outputs the preamble symbols output from the first OFDM demodulator 3100 to the L1 signaling processor 3700 after performing frequency deinterleaving in a reverse process of the transmission system.
  • the L1 signaling processor 3700 may include an L1-Basic processor that performs a reverse process of a transmitter for L1-Basic signaling data and an L1-Detail processor that performs a reverse process of a transmitter for L1-Detail signaling data. Can be.
  • the L1-Basic processor performs constellation demapping, bit mux, zero padding, depuncturing, parity demutation, and the like on the L1-Basic signaling data of the L1 signaling data transmitted as the preamble symbols in a reverse process of the transmission system.
  • LDPC decoding, zero cancellation, BCH decoding, and descrambling are sequentially performed to extract information included in the L1-Basic signaling data. Some of these functions may be omitted according to the designer's intention, or may be performed by other blocks having similar or identical functions.
  • the information extracted from the L1-Basic signaling data may be provided in blocks requiring this information, and / or may be stored in a storage unit (not shown) for later use. For example, the L1B_first_sub_miso field value extracted from the L1-Basic signaling data may be output to the MISO processing unit 3106.
  • the L1-Detail processing unit may perform constellation demapping, bit mux, zero padding, depuncturing, parity depermutation, and the like in reverse process of a transmission system for L1-Detail signaling data among L1 signaling data transmitted through the preamble symbols.
  • LDPC decoding, zero cancellation, BCH decoding, descrambling, and segmentation are sequentially performed to extract information included in the L1-Detail signaling data. If the L1-Detail processor adds parity data to the L1-Detail signaling data in the transmission system, the L1-Detail processor may extract the parity data by further performing constellation demapping and bit mux on the added parity data.
  • the information extracted from the L1-Detail signaling data may be provided in blocks requiring this information, and / or may be stored in a storage unit (not shown) for later use.
  • the L1D_miso field value extracted from the L1-Detail signaling data is output to the MISO processing unit 3106, and the L1D_frequency_interleaver field value is output to the frequency deinterleaver 3201.
  • the frequency deinterleaver 3201 performs frequency deinterleaving on the corresponding subframe or skips frequency deinterleaving based on the L1D_frequency_interleaver field value provided by the L1 signaling processor 3700.
  • the frequency deinterleaving when performing frequency deinterleaving on a corresponding subframe based on the L1D_frequency_interleaver field value, is performed using one memory.
  • the frequency deinterleaving operates on data cells in one OFDM symbol.
  • the frame including the symbols of the preamble symbol (s) on which the frequency deinterleaving has been performed and the subframe (s) on which the frequency deinterleaving has been performed or the frequency deinterleaving process has been skipped in the frequency deinterleaver 3202 is the frame.
  • Output to parser 3202 is parsed.
  • the PLPs included in the subframe (s) parsed by the frame parser 3202 are output to a time deinterleaver 3203 which operates for each PLP.
  • time interleaving is one of three modes: no time interleaving mode, convolutional time interleaver (CTI) mode, and hybrid time interleaver (HTI) mode. 6 is described as an example of being independently applied to each PLP. Detailed description of each mode has been already described in the time interleaving description of the above transmission system, and thus will be omitted here.
  • FIG. 20 (a) shows an embodiment of a block diagram of a convolutional time deinterleaver when a CTI mode is applied to an n-th PLP according to the present invention
  • FIG. An embodiment of a block diagram of a hybrid time deinterleaver when an HTI mode is applied to a PLP is shown.
  • the convolutional time deinterleaver of FIG. 20 (a) uses the at least L1D_plp_CTI_depth field, L1D_plp_CTI_start_row field, and L1D_plp_CTI_fecframe_start field value among the information included in the L1 signaling data to perform the reverse process on the transmitter side as described above. Perform convolutional time deinterleaving.
  • the hybrid time deinterleaver of FIG. 20B includes a convolutional deinterleaver 4101, a block deinterleaver 4103, and a cell deinterleaver 4105.
  • the convolutional deinterleaver 4101 and the cell deinterleaver 4105 are optionally used as in a transmission system.
  • whether to use the convolutional deinterleaver 4101 is determined based on the L1D_plp_HTI_inter_subframe field included in the L1-detail signaling data, and whether to use the cell deinterleaver 4105 is included in the L1-detail signaling data. According to an embodiment, the determination is based on the L1D_plp_HTI_cell_interleaver field value.
  • the hybrid time deinterleaver of FIG. 20 uses the at least L1D_plp_HTI_inter_subframe field, L1D_plp_HTI_num_ti_blocks field, L1D_plp_HTI_num_fec_blocks_max field, and L1D_plp_HTI_num_fe_H_P_P_D_P_L__H_D_P_L___H_D_P_P_L __________________, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _, _,
  • the time deinterleaved corresponding PLP data is output to the MIMO processing unit 3300.
  • the time interleaved corresponding PLP data is output to the MIMO processor 3300. Skip or bypass and output to the LDM processing unit 3400.
  • the corresponding PLP data that is time-interleaved skips or bypasses the MIMO processor 3300 and the LDM processor 3400 and the first reverse BICM unit 3500 Will be printed).
  • whether the MIMO scheme is used or whether the LDM scheme is used may be known by information signaled in the L1 signaling data.
  • the LDM processing unit 3400 uses the at least L1D_plp_layer field and L1D_plp_ldm_injection_level field among the information included in the L1 signaling data to perform the inverse process of the LDM processing unit of the transmission system.
  • the separated core layer PLP data is output to the first reverse BICM unit 3500, and the enhanced layer PLP data is output to the second reverse BICM unit 3550. .
  • the first demapper 3501, the bit deinterleaver 3504, and the decoder 3505 are basic blocks when any one of the MIMO method and the LDM method is applied or not applied. admit.
  • the first reverse BICM unit 3500 also operates for each PLP as in the transmission system.
  • the first demapper 3501 performs symbol demapping on the data of the corresponding PLP in a reverse process of the mapper 2300 of the transmission system using at least the L1D_plp_mod field among the information included in the L1 signaling data.
  • the interleaver 3504 performs bit deinterleaving on the corresponding PLP data symbol de-mapped in a reverse process of the bit interleaver 2200 of the transmission system. Detailed description will be described with reference to the description of the transmission system and will be omitted herein.
  • the decoding unit 3505 includes an inner decoder 4301 and an outer decoder 4303 as shown in FIG. 21.
  • the inner decoder 4301 performs LDPC decoding in a reverse process of the inner encoder 2102 of the transmission system using at least the L1D_plp_fec_type field and the L1D_plp_cod field among information included in the L1 signaling data.
  • the outer decoder 4303 has three options. That is, BCH decoding may be performed, CRC decoding may be performed, or outer decoding may not be performed on data of a corresponding PLP that is LDPC decoded and input.
  • the outer decoder 4303 performs one of BCH decoding and CRC decoding as an inverse process of the outer encoder 2101 of the transmission system by using at least L1D_plp_fec_type field of information included in the L1 signaling data, or skips the decoding process.
  • Data of the corresponding PLP processed by the first reverse BICM unit 3500 in the reverse process of the transmitter is output to the first output processor 3600.
  • the corresponding PLP data input to the first output processor 3600 is a baseband packet unit, and a detailed description of the baseband packet will be referred to the description in the transmission system and will be omitted herein.
  • the first output processor 3600 may include a BBP deformatter 3601 and a decapsulator 3602, and the decapsulator 3602 may be included in a link layer.
  • the BBP deformatter 3601 descrambles the baseband packet of the corresponding PLP, and then decodes at least one ALP packet included in the payload of the baseband packet based on header information of the descrambled baseband packet. It extracts and outputs it to the decapsulator 3602.
  • the decapsulator 3602 recovers broadcast service data from at least one ALP packet input. If the broadcast service data is included in the TS packets, the decapsulator 3602 recovers null packets deleted by the transmission system using the DNP field in the header for the TS packets.
  • the broadcast service data may be included in IP packets, and headers of the IP packets may be compressed. When the headers of the IP packets are compressed, the reverse process of the transmitting side is performed to decompress them.
  • the second inverse BICM unit 3550 that processes the PLP data of the enhanced layer is the same block as the blocks of the first inverse BICM unit 3500 except for the second demapper 3502 and the MIMO mux 3503. Therefore, detailed description of the second reverse BICM unit 3550 will be omitted.
  • the second output processor 3650 for processing PLP data of the enhanced layer includes the same blocks as the first output processor 3600, detailed description of the second output processor 3650 will be omitted. do.
  • the first OFDM demodulator 3100 receives and demodulates a broadcast signal through a first antenna
  • the second OFDM demodulator 3150 broadcasts a broadcast signal through a second antenna.
  • OFDM demodulation is received.
  • the second OFDM demodulator 3150 and the second frame parser 3250 include the same blocks as the first OFDM demodulator 3100 and the first frame parser 3200, respectively, the second OFDM demodulator 3150. Detailed description of the 3150 and the second frame parser 3250 will be omitted.
  • the MIMO scheme is not applied to the preamble symbol and is not used together with the LDM scheme.
  • the MIMO processor 3300 receives the time interleaved data from the first frame parser 3200 and the time interleaved data from the second frame parser 3250 based on at least L1B_first_sub_mimo field and L1D_mimo field among the L1 signaling data.
  • the MIMO decoding is performed in the reverse process of the transmitter and output to the first demapper 3501 and the second demapper 3502 of the first inverse BICM unit 3500.
  • MIMO decoding is performed using a full-rate spatial multiplexing (FR-SM) scheme to provide capacity increase with a relatively small increase in complexity.
  • FR-SM full-rate spatial multiplexing
  • MIMO processing is applied at the PLP level.
  • the same constellations are used for MIMO for MIMO processing, and the same modulation order is transmitted from two transmit antennas.
  • the first demapper 3501 and the second demapper 3502 respectively perform constellation demapping based on the above contents.
  • a signal of a specific cell output by constellation demapping in the first demapper 3501 is called a first output signal, and a signal of the same cell output by constellation demapping in the second demapper 3502. Denotes a second output signal.
  • the MIMO mux 3503 muxes the first output signal and the second output signal into one signal and outputs the result to the bit deinterleaver 3504. Since the operation of the bit deinterleaver 3504 and subsequent operations have been described above, they will be omitted here.
  • FIG. 22 shows a part of a transmitting apparatus according to an embodiment of the present invention.
  • a transmission apparatus includes an FEC encoder block 6100, a bit interleaver block 6200, a mapper block 6300, and / or a hybrid time interleaver (HTI) block 6400. can do.
  • the hybrid time interleaver 6400 may include a cell interleaver 6401, a block interleaver 6402, and / or a delay line (or delay line) 6403 as described above.
  • Each component may be implemented as an independent hardware processor, or may be implemented by being included in at least one or more hardware processors. For simplicity, the control and signaling information flow is not shown in FIG. 22.
  • the FEC encoder 6100 may receive the baseband packet generated for the nth PLP and perform FEC encoding.
  • the FEC encoder 6100 may generate and output an FEC frame.
  • the bit interleaver 6200 may include a parity interleaver, a group-wise interleaver, and / or a block interleaver.
  • the bit interleaver 6200 may perform bit interleaving on the input FEC frame as described above.
  • the constellation mapper 6300 maps the bit interleaved bits to QAM constellation points with complex values on the IQ plane. Bits or a group of bits mapped to one QAM constellation point may be referred to as one cell. Cells output from the mapper may be input to the time interleaver.
  • the constellation mapper may be referred to as a mapper.
  • the time interleaver may operate in the HTI mode or the CTI mode, and in the drawing, the time interleaver operates in the HTI mode.
  • the time interleaver may include a cell interleaver 6401, a twisted block interleaver 6402, and / or a convolutional delay line 6403.
  • the cell interleaver 6401 may receive cells in units of FEC blocks.
  • the cell interleaver cell interleaves cells in each input FEC block and arranges them into TI blocks.
  • the cell interleaver may use different random permutation or cell interleaving sequences for each FEC block.
  • Block interleaver 6402 performs intra-sub frame interleaving by block interleaving or twisted block interleaving of TI blocks.
  • the convolutional delay line or delay line 6403 performs inter-subframe interleaving for the cells of the block interleaved TI block. As a result, one block interleaved TI block is spread over multiple subframes.
  • FIG. 23 illustrates an operation of a cell interleaver according to an embodiment of the present invention.
  • the cell interleaver according to an embodiment of the present invention may perform (a) linear write and (b) random read operations.
  • the random read operation is performed based on the cell interleaving address.
  • the cell interleaving address generator may generate an address, and the generated series of addresses may correspond to random locations on the memory.
  • the cell interleaver may perform random read reading of cells at a memory location corresponding to the generated series of addresses.
  • the cell interleaver according to an embodiment of the present invention may apply different cell interleaving patterns or cell interleaving sequences to each FEC block.
  • the cell interleaving address generator may add shift values to the permutation to generate different cell interleaving patterns.
  • the number of cells included in the FEC blocks If, relation Increased according to A shift value (modulo) is generated in the permutation generated by the bit-reversed value of the bit counter. Can be used in addition. In permutation address and shift, Values exceeding are discarded and the next value in the sequence may be generated.
  • the cell interleaver 6401 may also efficiently use the memory due to the efficient execution of the time interleaver.
  • FIG. 24 illustrates an operation of a broadcast signal receiving apparatus according to an embodiment of the present invention.
  • the apparatus for receiving broadcast signals includes a delay line 7100 block, a block deinterleaver 7200 block, a cell deinterleaver 7300, a demapper 7400, a bit deinterleaver 7500, and / Or FEC decoder 7600.
  • the constellation delay line 7100 may perform an inverse process of the delay line 1515 of the transmitting device.
  • the constellation delay line may be referred to as a delay line.
  • the twisted block deinterleaver 7200 may perform a reverse process of the block interleaver 6402 of the transmitter.
  • the twisted block deinterleaver may be referred to as a block deinterleaver.
  • the cell deinterleaver 7300 may perform deinterleaving on cell interleaved cells, which will be described in detail below.
  • the demapper 7400 may demap a bit group mapped to a cell, which will be described in detail below.
  • the bit deinterleaver 7500 may perform deinterleaving on the bit interleaved FEC frame, which will be described in detail below.
  • the FEC decoder 7600 may perform an inverse process of the FEC encoder 6100 of the transmitting apparatus.
  • Delay lines and block deinterleaver can use TDI memory together.
  • the bit deinterleaver and the FEC decoder can use the FEC memory together.
  • a separate memory is not required for the cell deinterleaver and the demapper according to the embodiment of the present invention.
  • the outputs of the cell deinterleaver and the constellation demapper can be written to the FEC memory, as described in detail below.
  • the order of the cell deinterleaver and the demapper according to an embodiment of the present invention may be performed in the order of the cell deinterleaver 7300 and the demapper 7400 as shown in FIG. Alternatively, as shown in (b) of FIG. 24, the demapper 7400 or the cell deinterleaver 7300 may be performed.
  • 25A illustrates a time deinterleaving operation according to an embodiment of the present invention.
  • the time interleaving operation may include a CTI mode or an HTI mode as described above.
  • the mode of time interleaving may be determined according to the type of service to be input.
  • a service consists of a single PLP at a constant cell rate, or a single core PLP at a fixed cell rate and one or more enhanced PLPs layered division multiplexed with the single core PLP
  • the constituting PLP may be applied to one of no time interleaving, CTI mode, or HTI mode.
  • PLPs not included in the above category may be applied in either no-time interleaving or HTI mode.
  • a time interleaver mode (or modes) for PLPs of a specific service may be applied independently of the time interleaver mode (or modes) for PLP (or PLPs) of other services transmitted through the same RF channel. Yes. And if a particular service includes a plurality of core PLPs and / or layered division unmultiplexed PLPs, the PLPs may be subject to the same or different time interleaving modes (ie, no time interleaving and / or HTI mode), and And / or the same or different time interleaver parameters may be applied.
  • each PLP may be operated in no time interleaving or HTI mode, wherein the parameters of the HTI mode are each can be different.
  • the broadcast signal receiving apparatus may determine whether the time interleaving mode is a mode without time interleaving, an HTI mode, or a CTI mode based on the signaling information.
  • the broadcast signal receiving apparatus may perform time deinterleaving based on the signaling information.
  • the time interleaving mode is the no time interleaving mode
  • the broadcast signal receiving apparatus may bypass time deinterleaving.
  • the time interleaving mode is the HTI mode
  • the broadcast signal receiving apparatus may perform deinterleaving according to whether to perform delay line and / or cell interleaving.
  • the time interleaving mode is the CTI mode
  • the broadcast signal receiving apparatus may perform deinterleaving using a delay line.
  • the broadcast signal receiving apparatus bypasses time deinterleaving for data. This case means that signaling information is not set in any of the HTI mode and the CTI mode. Thereafter, the apparatus for receiving broadcast signals may perform demapping, bit deinterleaving, and FEC decoding. Details of demapping, bit deinterleaving, and FEC decoding follow the reverse process of FEC encoding, bit interleaving, and mapping described with reference to FIG. 2.
  • the broadcast signal receiving apparatus may perform delay line deinterleaving.
  • the details of the delay line deinterleaving follow the reverse process of the delay line interleaving described with reference to FIG. 7.
  • the apparatus for receiving broadcast signals may perform demapping, bit deinterleaving, and FEC decoding operations on the delay line deinterleaved data.
  • the operations of demapping, bit deinterleaving, and FEC decoding follow the reverse process of FEC encoding, bit interleaving, and mapping described in FIG.
  • the broadcast signal receiving apparatus may bypass deinterleaving using the delay line and perform a block deinterleaving operation. Specific content of block deinterleaving follows the reverse process of block interleaving described with reference to FIG. 7.
  • the broadcast signal receiving apparatus may perform deinterleaving using the delay line.
  • the details of the deinterleaving using the delay line follow the reverse process of the delay line interleaving described with reference to FIG. 7.
  • the block deinterleaver may perform a block deinterleaving operation.
  • the broadcast signal receiving apparatus may perform cell deinterleaving.
  • the broadcast signal reception apparatus may perform demapping, bit deinterleaving, and FEC decoding.
  • the broadcast signal reception apparatus may perform cell deinterleaving.
  • a detailed operation of cell deinterleaving of the broadcast signal receiving apparatus according to an embodiment of the present invention will be described in detail below.
  • 25 (b) is a diagram illustrating the operation of time deinterleaving according to another embodiment of the present invention.
  • the broadcast signal reception apparatus may read signaling information about time interleaving (TI), for example, L1-Detail.
  • the signaling information may include information on whether to use time interleaving and time interleaving mode as described above.
  • the time deinterleaving operation based on the signaling information is as follows.
  • the broadcast signal receiving apparatus may bypass time deinterleaving. This case means that signaling information is not set in any of the HTI mode and the CTI mode. Thereafter, demapping, bit deinterleaving, and FEC decoding may be performed. Details of demapping, bit deinterleaving, and FEC decoding follow the reverse process of FEC encoding, bit interleaving, and mapping described with reference to FIG. 2.
  • the broadcast signal receiving apparatus may perform a delay line deinterleaving operation.
  • the details of the delay line deinterleaving are the same as the reverse process of the delay line interleaving described with reference to FIG. 7. Thereafter, the broadcast signal receiving apparatus may perform bit deinterleaving and FEC decoding.
  • the broadcast signal receiving apparatus may perform block deinterleaving. Specific content of block deinterleaving is the same as the reverse process of block interleaving described with reference to FIG.
  • the broadcast signal receiving apparatus may perform deinterleaving using the delay line.
  • the deinterleaving using the specific delay line is the same as the reverse process of the delay line described with reference to FIG. 7. Thereafter, the broadcast signal receiving apparatus may perform a block deinterleaving operation.
  • the demapper may perform a demapping operation.
  • the specific operation of the demapper will be described in detail later.
  • the broadcast signal receiving apparatus may perform bit deinterleaving and FEC decoding.
  • Specific content of bit deinterleaving and FEC decoding is the same as the inverse process of FEC encoding and bit interleaving described with reference to FIG. 2.
  • the cell deinterleaver may perform cell deinterleaving. Specific cell deinterleaving operation will be described in detail later. Thereafter, the broadcast signal receiving apparatus may perform bit deinterleaving and FEC decoding operations.
  • 26 illustrates a process of demapping and cell deinterleaving of a broadcast signal receiving apparatus according to an embodiment of the present invention.
  • the broadcast signal receiving apparatus receives a broadcast signal and parses a frame from the received broadcast signal.
  • the broadcast signal receiving apparatus performs deinterleaving and / or block deinterleaving operation using a delay line on data included in a parsed signal frame based on signaling information.
  • the broadcast signal reception apparatus may perform cell deinterleaving and demapping together. That is, the broadcast signal receiving apparatus may continuously perform cell deinterleaving and demapping for each cell unit.
  • the broadcast signal receiving apparatus may write a result of cell deinterleaving and demapping in a memory for bit deinterleaving or FEC decoding (hereinafter, FEC memory).
  • FEC memory a memory for bit deinterleaving or FEC decoding
  • the broadcast signal receiving apparatus may record the result of cell deinterleaving and demapping for the first cell in the FEC memory. That is, the apparatus for receiving broadcast signals may record the bit group in which the first cell is demapped to the FEC memory based on the cell deinterleaving address.
  • the apparatus for receiving broadcast signals may record the bit group in which the second cell is demapped in the FEC memory based on the cell deinterleaving address.
  • the apparatus for receiving broadcast signals according to an embodiment of the present invention can record the result in the FEC memory without using a separate memory by performing cell deinterleaving and demapping for each cell.
  • the FEC memory is a memory for performing bit deinterleaving and FEC decoding, and may include two memories.
  • the cell interleaver uses different cell interleaving patterns for each FEC block. Accordingly, the cell deinterleaver may also apply different cell deinterleaving patterns for each FEC block. In order to cell deinterleave different FEC blocks, the broadcast signal receiving apparatus may use two FEC memories.
  • the cell deinterleaver of the present invention can write the FEC block interleaved in the first cell interleaving pattern to the first FEC memory while cell deinterleaving.
  • the FEC block interleaved with the second cell interleaving pattern may be written to the second FEC memory while cell deinterleaving. That is, the apparatus for receiving broadcast signals according to an embodiment of the present invention does not need a separate memory for performing demapping and cell deinterleaving, and can share and use an FEC memory.
  • the broadcast signal receiving apparatus performs bit deinterleaving and FEC decoding on an FEC block recorded in an FEC memory, and may be output in units of PLPs.
  • FIG 27 illustrates operations of demapping and cell deinterleaving according to an embodiment of the present invention.
  • the block deinterleaver performs a block deinterleaving operation, and the broadcast signal receiving apparatus may read each block deinterleaved cell from the TDI memory.
  • the cell order output from the block deinterleaver or the twisted block deinterleaver matches the cell order input to the block interleaver of the transmitter.
  • the output cells of the block deinterleaver correspond to input cells of the demapper and the cell deinterleaver.
  • the apparatus for receiving broadcast signals of the present invention may perform demapping and cell deinterleaving operations on the fly.
  • the on-the-fly approach can refer to the process of processing data in real time and immediately without using memory.
  • on the fly may be used in the above-described sense.
  • the demapper may demap the cells into bits or bit groups.
  • the bit group may mean bits included in each cell by the mapper of the transmitter.
  • the demapper demaps in the fly manner as follows.
  • the demapper may independently demap each cell output from the block deinterleaver. Since the mapper of the transmitter maps each cell independently, it is also possible for the receiver's demapper to demap each cell independently.
  • the demapper may perform demapping on the fly without using a separate memory for demapping.
  • the demapped bit group may be output to the cell deinterleaver to perform a cell deinterleaving random write operation. That is, the broadcast signal receiving apparatus may perform demapping and cell deinterleaving on a cell basis.
  • the broadcast signal receiving apparatus of the present invention may perform the cell deinterleaving operation in an on-the-fly manner together with the demapping operation.
  • a method of cell deinterleaving by the cell deinterleaver on the fly is as follows.
  • the cell deinterleaver may receive cells in units of FEC blocks instead of cells.
  • the cell deinterleaver may perform cell deinterleaving random writing. That is, when one cell is de-mapped by the demapper, cell deinterleaving may be continuously performed for the bit group included in the cell.
  • the broadcast signal receiving apparatus may perform random writing based on an address generated by the cell deinterleaver address generator.
  • the memory randomly written by the cell deinterleaver may be an FEC memory.
  • FEC memory refers to a memory for bit deinterleaving and FEC decoding.
  • the broadcast signal reception apparatus may perform a random write operation to the FEC memory at a position corresponding to the cell deinterleaving address, without writing the demapped bit group to a separate memory for cell deinterleaving.
  • the receiver of the present invention does not require separate memory for demapping and cell deinterleaving. have.
  • the cell deinterleaving random write operation may be performed by sharing the FEC memory.
  • the broadcast signal receiving apparatus performing cell deinterleaving on an FEC block basis operates as follows.
  • the cell deinterleaver requires a separate memory to perform cell deinterleaving.
  • the memory here refers to a memory that is separate from the above-described FEC memory, and has a size corresponding to two FEC blocks. This is because a memory corresponding to the size of two FEC blocks is required to successively deinterleave differently cell interleaved FEC blocks.
  • the cell deinterleaver performs a write operation on a memory for cell deinterleaving.
  • Cells output from the block deinterleaver are output to a memory for cell deinterleaving.
  • the cell deinterleaver After the cell deinterleaving write operation, the cell deinterleaver performs a read operation from a memory for cell deinterleaving. Cell deinterleaved cells read from memory are output to the demapper.
  • the broadcast signal reception apparatus performs cell deinterleaving in units of FEC blocks, and may perform demapping after cells included in each FEC block are deinterleaved.
  • the demapper demaps the read cells into bits.
  • the bit deinterleaver After demapping, the bit deinterleaver writes the demapped bits into memory.
  • the memory is an FEC memory which is a memory for bit deinterleaving and FEC decoding.
  • bit deinterleaver After the bit deinterleaving write operation, the bit deinterleaver performs a read operation from memory for bit deinterleaving and FEC decoding.
  • the FEC decoder After the bit deinterleaving read operation, the FEC decoder performs FEC decoding to decode the read bits.
  • Block deinterleaved cells are output from the block deinterleaver.
  • Demapping and cell deinterleaving are then performed together in an on-the-fly manner.
  • the demapper may demap the output cells into bit groups, and the cell deinterleaver may perform a random write operation of cell deinterleaving the demapped bit groups.
  • the target memory for random writing is an FEC memory which is a memory for bit deinterleaving and FEC decoding.
  • the apparatus for receiving broadcast signals according to an embodiment of the present invention may sequentially perform deinterleaving and demapping in units of cells instead of units of FEC blocks.
  • the bit deinterleaver may perform a bit deinterleaving read operation for reading the cell deinterleaved bits.
  • the FEC decoder may perform FEC decoding to decode bit deinterleaved bits.
  • the broadcast signal receiving apparatus After demapping and cell deinterleaving random writing for each cell, if bits of the FEC block are written to the FEC memory, the broadcast signal receiving apparatus continuously performs bit deinterleaving and FEC decoding on the bits of the FEC memory. Can be done.
  • the broadcast signal receiving apparatus does not need a separate memory for performing cell deinterleaving operation, the memory efficiency of the receiver is increased.
  • the broadcast signal receiving apparatus of the present invention performs demapping and cell deinterleaving random write on the FEC memory on the fly, when the cell deinterleaving random write operation is performed on the FEC block, the demapping and cell deinterleaving are performed.
  • the bits can be written to the FEC memory.
  • the cell deinterleaver may bypass cell deinterleaving linear read.
  • the broadcast signal receiving apparatus may not perform the cell deinterleaving write operation in the cell deinterleaving memory.
  • the broadcast signal receiving apparatus does not need to perform the demapping operation by outputting bits to the demapper through a read operation.
  • the broadcast signal receiving apparatus may bypass cell deinterleaving linear read since the cell deinterleaving random write is performed on the fly.
  • the broadcast signal receiving apparatus may perform FEC decoding after reading the bits recorded in the FEC memory. That is, after the broadcast signal receiving apparatus demaps the bits read from the cell deinterleaving memory, it may not be necessary to perform a bit deinterleaving write operation on the FEC memory.
  • the bit deinterleaver of the present invention can perform a bit deinterleaving read operation.
  • the bits read by the bit deinterleaver are bits deinterleaved bits, and the FEC decoder may perform FEC decoding.
  • the following describes a cell deinterleaving method based on demapping and address generating.
  • L1 detail signaling information related to cell interleaving namely Assume that you have successfully decoded the number of FEC blocks per TI block (or LFDP size and modulation order).
  • the cell deinterleaving method may perform deinterleaving based on an address value generated by an address generator. Since the demapping and cell deinterleaving methods are performed together in an on-the-fly manner, the prognostic relationship between demapping and address generating may be interchanged as follows.
  • the broadcast signal receiving apparatus reads cells from the TDI memory.
  • the demapper performs an operation of demapping block deinterleaved cells.
  • the address generator may perform address generation for cell deinterleaving.
  • the cell deinterleaver may perform a cell deinterleaving random write operation on each demapped bit group based on the generated address.
  • the apparatus for receiving broadcast signals reads cells from the TDI memory.
  • the address generator may perform address generation for cell deinterleaving.
  • the demapper performs an operation of demapping block deinterleaved cells.
  • the cell deinterleaver may perform a cell deinterleaving random write operation based on the generated address.
  • 24A illustrates an operation of a cell deinterleaving method according to an embodiment of the present invention.
  • the broadcast signal receiving apparatus may read cells from block deinterleaving or twisted deinterleaving (TDI) memory.
  • TDI twisted deinterleaving
  • the demapper may perform demapping to demap each cell into a bit group.
  • the bit group means bits included in the cell.
  • the demapper may perform demapping independently of each cell. After the demapper reads a cell from the block deinterleaving memory, the demapper may demap the read cell.
  • the address generator may generate an address for cell deinterleaving.
  • the generated address may mean a location where each cell is to be written in the FEC memory.
  • the address generation method will be described in detail below.
  • the cell deinterleaver may perform cell deinterleaving based on the generated cell deinterleaving address.
  • the cell deinterleaving operation may be performed on the fly in a cell deinterleaving random write.
  • the broadcast signal receiving apparatus may perform demapping and cell deinterleaving independently and continuously for each cell included in the FEC block. After demapping and address generating are performed on the first cell, cell deinterleaving random writing may be performed on the first cell. While performing cell deinterleaving random write on the first cell, the broadcast signal receiving apparatus may perform demapping on the second cell and perform address generation.
  • FIG. 28B is a diagram showing another embodiment of (a).
  • FIG. 28B is a diagram showing another embodiment of (a).
  • the broadcast signal receiving apparatus may read cells from block interleaving or twisted block deinterleaving (TDI) memory.
  • TDI twisted block deinterleaving
  • the address generator may perform address generation for cell deinterleaving. As described above, the generated address may mean a location where each cell is to be written in the FEC memory.
  • the demapper may perform a demapping operation of demapping cells into bit groups.
  • the bit group means bits included in the cell.
  • the demapper may perform demapping independently for each cell.
  • the demapped bit group may be output to the cell deinterleaver.
  • the cell deinterleaver may perform cell deinterleaving based on the generated cell deinterleaving address.
  • the cell deinterleaving operation may be performed on the fly in a cell deinterleaving random write.
  • the broadcast signal receiving apparatus may perform demapping and cell deinterleaving independently and continuously for each cell included in the FEC block. After address generation and demapping are performed for the first cell, cell deinterleaving random write may be performed for the first cell. While performing cell deinterleaving random write on the first cell, the broadcast signal receiving apparatus may perform address generation and demapping on the second cell.
  • the method of generating cell interleaving address and the method of generating cell deinterleaving address are the same.
  • the permutation or permutation sequence is different for every FEC block in the TI block.
  • Each permutation sequence is determined by shifting one random-random sequence differently.
  • the cell deinterleaver may perform a cell deinterleaving operation based on the permutation sequence.
  • the permutation sequence may be referred to as a cell deinterleaving pattern or a cell deinterleaving sequence.
  • Equation means 1) random write operation and 2) linear read operation.
  • Is a permutation function applied to the r th FEC block of the TI block Is given by here, Is usually the basic permutation function for the first FEC block of the TI block, Is a shift value used for the r-th FEC block of the TI block.
  • Shift value applied within rth FEC block silver The decimal conversion value of the bit reversed value of the counter k in binary notation on the bit.
  • the counter increments if the bit reversed value is too large.
  • the default permutation ( Shift value) This can be 0, 8192, 4096, 2048, 10240, 6144, 1024, 9216, and the like.
  • 29 is a diagram illustrating a method of operating a broadcast signal receiving apparatus according to an embodiment of the present invention.
  • the broadcast signal receiving apparatus may receive a broadcast signal (S14110).
  • the broadcast signal receiving apparatus may receive a broadcast signal through RF using a tuner.
  • the broadcast signal receiving apparatus may demodulate the received broadcast signal by the OFDM scheme.
  • the broadcast signal receiving apparatus may parse a signal frame included in the received broadcast signal in operation S14120.
  • the broadcast signal receiving apparatus may parse a signal frame obtained from the demodulated broadcast signal using the frame parser.
  • the broadcast signal receiving apparatus may obtain data included in the parsed signal frame.
  • the broadcast signal receiving apparatus may deinterleave the acquired data (S14130).
  • the obtained data may be PLP data and the broadcast signal receiving apparatus may perform deinterleaving.
  • the time deinterleaver included in the broadcast signal receiving apparatus may perform time deinterleaving with reference to an interleaving parameter included in information received through L1 signaling.
  • the broadcast signal receiving apparatus performs time deinterleaving based on the L1 signaling information.
  • the broadcast signal receiving apparatus may perform deinterleaving, block deinterleaving, and / or cell deinterleaving using a delay line.
  • the cell deinterleaver of the present invention can perform cell deinterleaving and demapping together in an on-the-fly manner.
  • the broadcast signal reception apparatus Since the broadcast signal reception apparatus performs cell deinterleaving and demapping together on the fly, it may not use a separate memory for demapping and cell deinterleaving. In other words, the memory efficiency can be increased by sharing the FEC memory.
  • the bit deinterleaver may perform a read operation of bit deinterleaving, and the FEC decoder may perform an FEC decoding operation (S14140). As a result, the decoding latency performance of the receiver can be increased.
  • the time deinterleaved PLP data may be decoded by a decoder.
  • the time deinterleaved PLP data may be demapped bit by bit by a symbol demapper before being decoded, or may be bit deinterleaved by a bit deinterleaver.
  • the broadcast signal receiving apparatus may provide desired data to a user.
  • the broadcast signal transmission apparatus and the broadcast signal reception apparatus can increase the robustness of the broadcast signal transmitted by using time interleaving and time deinterleaving.
  • the broadcast signal may have a strong characteristic for signal attenuation and fading due to the characteristics of the radio channel, and the broadcast signal transmission apparatus may provide high quality broadcast content to a user.
  • the module or unit may be processors that execute successive procedures stored in a memory (or storage unit). Each of the steps described in the above embodiments may be performed by hardware / processors. Each module / block / unit described in the above embodiments can operate as a hardware / processor.
  • the methods proposed by the present invention can be executed as code. This code can be written to a processor readable storage medium and thus read by a processor provided by an apparatus.
  • Apparatus and method according to the present invention is not limited to the configuration and method of the embodiments described as described above, the above-described embodiments may be selectively all or part of each embodiment so that various modifications can be made It may be configured in combination.
  • the processor-readable recording medium includes all kinds of recording devices that store data that can be read by the processor.
  • Examples of the processor-readable recording medium include ROM, RAM, CD-ROM, magnetic tape, floppy disk, optical data storage device, and the like, and may also be implemented in the form of a carrier wave such as transmission over the Internet.
  • the processor-readable recording medium can also be distributed over network coupled computer systems so that the processor-readable code is stored and executed in a distributed fashion.
  • the present invention may be applied in whole or in part to a digital broadcast transmission / reception apparatus or system.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명의 일 실시예에 따른 방송 신호 수신 방법은 방송 신호를 수신하는 단계, 수신한 방송 신호를 OFDM (Orthogonal Frequency Division Multiplex) 방법에 의해 복조하는 단계, 복조된 방송 신호로부터 적어도 하나의 신호 프레임을 파싱(parsing)하는 단계, 파싱된 적어도 하나의 신호 프레임 내의 데이터를 컨벌루셔널 디인터리빙하는 단계, 컨벌루셔널 디인터리빙된 데이터를 블록 디인터리빙하는 단계, 블록 디인터리빙된 데이터를 셀 디인터리빙하는 단계, 셀 디인터리빙된 데이터를 디코딩하는 단계를 포함할 수 있다.

Description

방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
본 발명은 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송수신 방법에 관한 것이다.
아날로그 방송 신호 송신이 종료됨에 따라, 디지털 방송 신호를 송수신하기 위한 다양한 기술이 개발되고 있다. 디지털 방송 신호는 아날로그 방송 신호에 비해 더 많은 양의 비디오/오디오 데이터를 포함할 수 있고, 비디오/오디오 데이터뿐만 아니라 다양한 종류의 부가 데이터를 더 포함할 수 있다.
즉, 디지털 방송 시스템은 HD(High Definition) 이미지, 멀티채널(multi channel, 다채널) 오디오, 및 다양한 부가 서비스를 제공할 수 있다. 그러나, 디지털 방송을 위해서는, 많은 양의 데이터 전송에 대한 데이터 전송 효율, 송수신 네트워크의 견고성(robustness), 및 모바일 수신 장치를 고려한 네트워크 유연성(flexibility)이 향상되어야 한다.
본 발명의 목적은 많은 양의 데이터 전송에 대한 데이터 전송 효율, 송수신 네트워크의 견고성, 및 모바일 수신 장치를 고려한 네트워크 유연성을 향상시키기 위한 방송 신호 송신 장치 및 송신 방법 그리고, 방송 신호 수신 장치 및 수신 방법을 제공함에 있다.
상술한 목적 및 다른 이점을 달성하기 위해, 본 발명의 일 실시예에 따른 방송 신호 수신 방법은 방송 신호를 수신하는 단계, 수신한 방송 신호를 OFDM (Orthogonal Frequency Division Multiplex) 방법에 의해 복조하는 단계, 복조된 방송 신호로부터 적어도 하나의 신호 프레임을 파싱(parsing)하는 단계, 파싱된 적어도 하나의 신호 프레임 내의 데이터를 컨벌루셔널 디인터리빙하는 단계, 컨벌루셔널 디인터리빙된 데이터를 블록 디인터리빙하는 단계, 블록 디인터리빙된 데이터를 셀 디인터리빙하는 단계, 셀 디인터리빙된 데이터를 디코딩하는 단계를 포함할 수 있다.
[발명의 효과]
본 발명은 서비스 특성에 따라 데이터를 처리하여 각 서비스 또는 서비스 컴포넌트에 대한 QoS (Quality of Service)를 제어함으로써 다양한 방송 서비스를 제공할 수 있다.
본 발명은 동일한 RF (radio frequency) 신호 대역폭을 통해 다양한 방송 서비스를 전송함으로써 전송 유연성(flexibility)을 달성할 수 있다.
본 발명은 MIMO (Multiple-Input Multiple-Output) 시스템을 이용하여 데이터 전송 효율 및 방송 신호의 송수신 견고성(Robustness)을 향상시킬 수 있다.
본 발명에 따르면, 모바일 수신 장치를 사용하거나 실내 환경에 있더라도, 에러 없이 디지털 방송 신호를 수신할 수 있다.
본 발명에 대해 더욱 이해하기 위해 포함되며 본 출원에 포함되고 그 일부를 구성하는 첨부된 도면은 본 발명의 원리를 설명하는 상세한 설명과 함께 본 발명의 실시예를 나타낸다.
도 1은 본 발명에 따른 송신 시스템의 일 실시예를 보인 구성 블록도
도 2는 본 발명에 따른 특정 PLP를 위한 BICM부의 일 실시예를 보인 상세 구성 블록도
도 3은 본 발명에 따른 타입 A의 블록 인터리빙 과정의 일 실시예를 보인 도면
도 4는 본 발명에 따른 타입 B의 블록 인터리빙 과정의 일 실시예를 보인 도면
도 5는 본 발명에 따른 송신 시스템의 LDM 처리부의 일 실시예를 보인 상세 블록도
도 6은 본 발명에 따른 송신 시스템의 프레임 빌딩부 의 일 실시예를 보인 상세 블록도
도 7은 본 발명에 따른 CTI 모드의 타임 인터리버와 HTI 모드의 타임 인터리버의 일 실시예를 보인 구성 블록도
도 8은 본 발명에 따른 하이브리드 타임 인터리버의 블록 인터리빙 과정의 일 실시예를 보인 도면
도 9는 본 발명에 따른 하이브리드 타임 인터리버의 블록 인터리빙 과정의 다른 실시예를 보인 도면
도 10은 본 발명에 따른 신호 프레임의 구조의 일 실시예를 보인 도면
도 11 내지 도 13은 본 발명의 일 실시예에 따른 8K, 16K, 그리고 32K FFT 사이즈들 각각에서의 프리퀀시 인터리빙 어드레스 제네레이터의 블록도
도 14의 (a)는 본 발명에 따른 L1 시그널링 데이터의 블록 인터리빙 과정의 일 실시예를 보인 도면
도 14의 (b)는 본 발명에 따른 L1 시그널링 데이터의 비트 디먹싱 과정의 일 실시예를 보인 도면
도 15는 본 발명에 따른 L1 시그널링 데이터 중 L1-Basic 시그널링 데이터의 신택스 구조의 일 실시예를 보인 도면
도 16 내지 도 18은 본 발명에 따른 L1 시그널링 데이터 중 L1-Detail 시그널링 데이터의 신택스 구조의 일 실시예를 보인 도면
도 19는 본 발명에 따른 수신 시스템의 일 실시예를 보인 구성 블록도
도 20의 (a), 도 20의 (b)는 본 발명에 따른 CTI 모드의 타임 디인터리버와 HTI 모드의 타임 디인터리버의 일 실시예를 보인 구성 블록도
도 21은 본 발명에 따른 수신 시스템의 역 BICM부 내 디코딩부의 일 실시예를 보인 구성 블록도
도 22는 본 발명에 따른 송신 장치의 동작를 나타낸 도면
도 23은 본 발명에 따른 셀 인터리버의 동작을 나타낸 도면
도 24는 본 발명에 따른 수신 장치의 동작을 나타낸 도면
도 25는 본 발명에 따른 타임 디인터리빙 동작을 나타낸 도면
도 26은 본 발명에 따른 수신 장치의 동작을 나타낸 도면
도 27은 본 발명에 따른 셀 디인터리빙 및 디매핑 동작을 나타낸 도면
도 28은 본 발명에 따른 셀 디인터리빙 동작을 나타낸 도면
도 29는 본 발명에 따른 방송 신호 수신 장치의 동작 방법을 나타낸 도면
본 발명의 바람직한 실시예에 대해 구체적으로 설명하며, 그 예는 첨부된 도면에 나타낸다. 첨부된 도면을 참조한 아래의 상세한 설명은 본 발명의 실시예에 따라 구현될 수 있는 실시예만을 나타내기보다는 본 발명의 바람직한 실시예를 설명하기 위한 것이다. 다음의 상세한 설명은 본 발명에 대한 철저한 이해를 제공하기 위해 세부 사항을 포함한다. 그러나 본 발명이 이러한 세부 사항 없이 실행될 수 있다는 것은 당업자에게 자명하다.
본 발명에서 사용되는 대부분의 용어는 해당 분야에서 널리 사용되는 일반적인 것들에서 선택되지만, 일부 용어는 출원인에 의해 임의로 선택되며 그 의미는 필요에 따라 다음 설명에서 자세히 서술한다. 따라서 본 발명은 용어의 단순한 명칭이나 의미가 아닌 용어의 의도된 의미에 근거하여 이해되어야 한다.
본 발명은 차세대 방송 서비스에 대한 방송 신호 송신 및 수신 장치 및 방법을 제공한다.
본 발명의 일 실시예에 따른 차세대 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스, UHDTV 서비스 등을 포함한다. 본 발명은 일 실시예에 따라 비-MIMO (non-Multiple Input Multiple Output) 또는 MIMO 방식을 통해 차세대 방송 서비스에 대한 방송 신호를 처리할 수 있다. 본 발명의 일 실시예에 따른 비-MIMO 방식은 MISO (Multiple Input Single Output) 방식, SISO (Single Input Single Output) 방식 등을 포함할 수 있다.
이하에서는 설명의 편의를 위해 MISO 또는 MIMO 방식은 두 개의 안테나를 사용하지만, 본 발명은 두 개 이상의 안테나를 사용하는 시스템에 적용될 수 있다.
본 발명은 특정 용도에 요구되는 성능을 달성하면서 수신기 복잡도를 최소화하기 위해 최적화된 피지컬 프로파일 (또는 시스템)을 제안한다.
본 발명은 또한 다중화 방식으로 TDM (Time Division Multiplexing), FDM (Frequency Division Multiplexing), LDM (Layered Division Multiplexing) 방식 중 적어도 하나를 이용하여 차세대 방송 서비스에 대한 방송 신호를 처리할 수 있다.
본 발명은 차세대 방송 서비스에 대한 방송 신호를 처리할 때 MIMO 방식과 LDM 방식은 같이 사용하지 않는 것을 일 실시예로 한다. 이는 하나의 실시예이며, MIMO 방식과 LDM 방식을 같이 사용할 수도 있다.
그리고 본 발명에서 전송 서브캐리어 개수(NoC)는 OFDM 심볼에서 FFT 크기와 모드에 따라서 전송할 수 있는 전체 서브캐리어 개수이고, 유효 데이터 서브캐리어 개수는 OFDM 심볼의 전체 서브캐리어에서 파일럿 및 널(null) 셀, 예약(reserved) 톤을 제외하고 데이터를 전송할 수 있는 서브캐리어 개수이다.
본 발명에서는 3 종류의 FFT 사이즈 즉, 8K, 16K, 32K를 적용하는 것을 일 실시예로 한다.
그리고 본 발명에서 데이터 파이프 (Data Pipe, DP)는 견고성(robustness) 제어를 위한 기본 단위이며, 하나 또는 다수의 서비스 또는 서비스 컴포넌트가 하나의 데이터 파이프에 의해 전달될 수 있다. 즉, 데이터 파이프는 하나 또는 다수의 서비스 또는 서비스 컴포넌트를 전달할 수 있는 서비스 데이터 또는 관련 메타 데이터를 전달하는 물리 계층(physical layer)에서의 로지컬 채널이다. 그리고 본 발명에서 PLP (Physical Layer Pipe)는 상술한 DP와 동일한 개념으로 사용되는 피지컬 패스(physical path)로서, 호칭은 설계자의 의도에 따라 변경 가능하다.
또한 본 발명에서 신호 프레임(또는 프레임 또는 A3 프레임 또는 피지컬 레이어 프레임이라 하기도 함)은 크게 3개의 영역으로 구분하며, 신호 프레임의 맨 앞에 위치한 제1 영역은 부트스트랩(또는 부트스트랩 영역)이라 하고, 상기 제1 영역 바로 다음에 위치하는 제2 영역은 프리앰블(또는 프리앰블 영역)이라 하며, 상기 제2 영역 다음에 위치하는 제3 영역은 데이터 영역이라 하기로 한다.
상기 부트스트랩 영역에는 부트스트랩 데이터가 포함되고, 상기 프리앰블 영역에는 이 프레임의 나머지에 적용 가능한 L1 (Layer 1) 시그널링 데이터(또는 L1 콘트롤 시그널링 데이터라 함)가 포함된다. 상기 데이터 영역은 다시 하나 이상의 서브프레임들로 구분된다. 만일 하나의 신호 프레임에 복수개의 서브프레임들이 존재한다면, 복수개의 서브프레임들은 시간에 따라 연속적으로 위치한다(be concatenated together in time). 하나의 서브프레임은 신호 프레임 내의 타임-프리퀀시 자원(time-frequency resources)의 집합(set)으로 구성된다.
상기 L1 시그널링 데이터는 피지컬 레이어 파라미터들을 구성하기 위해 필요한 정보를 제공한다. 상기 L1 시그널링 데이터는 L1-Basic 시그널링 데이터와 L1-Detail 시그널링 데이터를 포함한다. 이때 부트스트랩 데이터를 상기 L1 시그널링 데이터에 포함시킬 수도 있다. 각 영역에 포함되는 정보 및/또는 데이터에 대해서는 뒤에서 상세히 다루기로 한다.
그리고 이후 설명되는 L1 시그널링 데이터에 포함되는 정보 중 L1B로 시작하는 정보는 L1-Basic 시그널링 데이터에 포함되는 정보이고, L1D로 시작하는 정보는 L1-Detail 시그널링 데이터에 포함되는 정보인 것을 일 실시예로 한다.
송신 시스템
도 1은 본 발명의 일 실시예에 따른 피지컬 레이어의 방송 신호 송신 장치(또는 송신 시스템이라 함)의 구조를 나타낸다.
도 1의 방송 신호 송신 장치는 제1 인풋 포맷팅부(1100), 제1 BICM (bit interleaved coding & modulation) 부(1200), 제1 프레임 빌딩부(1300), 제1 OFDM (orthogonal frequency division multiplexing) 제네레이션부(1600), 및 L1 시그널링 처리부(1700)를 포함한다.
도 1의 방송 신호 송신 장치는 제2 인풋 포맷팅부(1150)와 LDM 처리부(1300)를 더 포함할 수 있으며, 본 발명에 LDM 방식이 적용될 때 추가로 필요한 블록들이다.
도 1의 방송 신호 송신 장치는 MIMO 처리부(1400)와 제2 OFDM 제네레이션부(1650)을 더 포함할 수 있으며, 본 발명에 MIMO 방식이 적용될 때 추가로 필요한 블록들이다.
즉, 상기 제2 인풋 포맷팅부(1150)와 LDM 처리부(1300)는 LDM 방식에서만 사용되고, 상기 제1 BICM부(1200)의 MIMO 디먹스(1203), 제2 매퍼(1205), MIMO 처리부(1400), 및 제2 OFDM 제네레이션부(1650)은 MIMO 방식에서만 사용된다. 그리고, 제1 인풋 포맷팅부(1100), 제1 BICM부(1200)에서 MIMO 디먹스(1203)과 제2 매퍼(1205)를 제외한 나머지 블록, 제1 프레임 빌딩부(1300), 및 제1 OFDM 제네레이션부(1600)는 LDM 방식과 MIMO 방식에 공통으로 사용된다. 상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
상기 제1 인풋 포맷팅부(1100)는 인캡슐레이터(1101)와 BBP 포맷터(1102)를 포함하는 것을 일 실시예로 한다. 그리고 도면에 도시되지 않았지만, 상기 제1 인풋 포맷팅부(1100)는 스케쥴러를 더 포함할 수 있으며, 상기 스케쥴러는 상기 BBP 포맷터(1102)를 제어하는 것을 일 실시예로 한다.
본 발명에서 상기 인캡슐레이터(1101)로 입력되는 데이터는 IP 스트림/패킷 및 MPEG2-TS 등이 될 수 있으며, 다른 스트림 타입은 일반(generic) 스트림으로 다루어진다.
상기 인캡슐레이터(1101)는 IP 패킷과 MPEG-TS 패킷을 포함한 모든 타입의 입력 패킷들을 단일 포맷의 패킷으로 인캡슐레이션한다. 본 발명은 이 패킷을 ALP (ATSC Link-Layer Protocol) 패킷이라 명명하기로 한다. 상기 ALP 패킷은 본 발명의 이해를 돕기 위한 하나의 실시예이며, 설계자에 따라 다른 이름으로 명명될 수도 있다.
각 ALP 패킷은 헤더와 페이로드로 구성되며, 입력 패킷은 적어도 하나의 ALP 패킷의 페이로드에 포함된다. 이때 하나의 입력 패킷이 하나의 ALP 패킷의 페이로드에 포함될 수도 있고, 하나의 입력 패킷이 복수개로 나누어져 복수개의 ALP 패킷의 페이로드에 포함될 수도 있으며, 복수개의 입력 패킷들이 하나의 ALP 패킷의 페이로드에 포함될 수도 있다. 상기 ALP 패킷의 헤더는 항상 베이스 헤더를 포함하며, 추가 (additional) 헤더와 선택 (optional) 헤더가 더 부가될 수도 있다. 상기 베이스 헤더는 고정 길이(예, 2 바이트)를 가지며 해당 ALP 패킷으로 패킷화되기 전의 입력 패킷의 타입 또는 프로토콜을 지시하는 정보를 포함한다.
이때, 입력 패킷들이 IP 패킷들인 경우, IP 패킷들의 오버헤드를 줄이기 위해 IP 패킷들의 헤더를 압축한 후 적어도 하나의 ALP 패킷으로 인캡슐레이션할 수 있다. 그리고 입력 패킷들이 TS 패킷들일 경우, TS 패킷들의 오버헤드를 줄이기 위해 각 TS 패킷에서 동기 바이트를 삭제한 후 적어도 하나의 ALP 패킷으로 인캡슐레이션할 수 있다. 또한 TS 패킷들과 TS 널 패킷들로 이루어지는 스트림으로부터 TS 널 패킷들을 식별하여 삭제한 후 적어도 하나의 ALP 패킷으로 인캡슐레이션할 수 있다. 이때 상기 삭제된 TS 널 패킷들의 개수를 식별하기 위한 정보가 수신기로 전송되는 것을 일 실시예로 한다. 본 발명은 일 실시예로, 상기 삭제된 TS 널 패킷들의 개수를 식별하기 위한 정보는 해당 ALP 패킷의 헤더 내 DNP(Deleted Null Packets) 필드에 시그널링하여 전송한다.
그리고 각 ALP 패킷의 길이는 가변적이며, 길이 정보는 해당 ALP 패킷의 헤더에 시그널링되는 것을 일 실시예로 한다.
이때 상기 인캡슐레이터(1101)는 상위 레이어 예를 들면, 링크 레이어에 구비될 수도 있다. 이 경우 피지컬 레이어에서 상기 인캡슐레이터(1101)는 생략되며, 상기 BBP 포맷터(1102)는 링크 레이어에서 제공되는 ALP 패킷들을 수신하는 것을 일 실시예로 한다.
상기 BBP 포맷터(1102)는 적어도 하나의 ALP 패킷을 포함하는 BBP 페이로드에 BBP 헤더를 부가하여 베이스밴드 패킷을 생성한다. 본 발명은 상기 생성된 베이스밴드 패킷에 대해 스크램블링을 수행하는 것을 일 실시예로 한다. 상기 스크램블링은 랜더마이징이라 칭하기도 한다.
상기 베이스밴드 패킷도 헤더와 페이로드로 구성되며, 상기 헤더는 다시 베이스 필드를 포함하고, 옵셔널 필드와 확장(extension) 필드가 추가로 포함될 수도 있다.
이때 ALP 패킷들은 입력된 순서대로 베이스밴드 패킷의 페이로드에 할당되는 것을 일 실시예로 한다. 만일 입력되는 ALP 패킷들의 개수가 해당 베이스밴드 패킷을 채우기에 충분하지 않다면 해당 베이스밴드 패킷을 온전히 채우기 위해 패딩이 사용될 수 있으며, 이를 위해 해당 베이스밴드 패킷에 패딩이 사용되었는지 여부를 식별하기 위한 정보가 해당 베이스밴드 패킷의 헤더에 시그널링되는 것을 일 실시예로 한다.
또한 하나의 ALP 패킷이 2개 이상의 베이스밴드 패킷들로 나누어(split)질 수도 있으므로 베이스밴드 패킷의 페이로드의 시작이 반드시 ALP 패킷의 시작을 나타내지는 않는다. 이를 위해 베이스밴드 패킷의 베이스 필드는 그 베이스밴드 패킷에서 시작하는 첫번째 ALP 패킷의 시작 위치 정보를 포인터 필드를 이용하여 시그널링하는 것을 일 실시예로 한다. 상기 포인터 필드의 값은 그 베이스밴드의 페이로드의 시작부터 그 베이스밴드 패킷에서 시작하는 첫번째 ALP 패킷의 시작까지의 오프셋(바이트 단위)인 것을 일 실시예로 한다.
상기 베이스 필드는 모드(mode) 필드를 더 포함하며, 상기 모드 필드는 베이스 필드의 길이가 1바이트인지 2바이트인지를 나타낸다. 상기 모드 필드가 해당 베이스 필드의 길이가 1바이트임을 지시하면 상기 모드 필드 다음에 하위 7비트로 구성되는 포인터 필드가 포함되고, 2바이트임을 지시하면 상기 모드 필드 다음에 하위 7비트와 상위 6비트로 구성된 포인터 필드와 2비트의 OFI (Optional Field Indicator) 필드가 포함된다. 상기 OFI 필드는 해당 베이스밴드 패킷의 헤더 확장 모드를 나타내며, 옵셔널 필드 및 확장 필드의 포함 여부도 시그널링한다.
일 예로, 상기 OFI 필드 값이 01(즉, short extension mode) 또는 10 (즉, long extension mode)인 경우, 옵셔널 필드의 EXT_TYPE 필드 값을 111로 설정함으로써, 확장 필드는 패딩만을 위해 사용할 수 있다.
상기 제1 인풋 포맷팅부(1100)에서 인캡슐레이션 및 BBP 포맷팅 동작은 PLP별로 독립적으로 수행되는 것을 일 실시예로 한다.
본 발명에서 제2 인풋 포맷팅부(1150)의 구성은 제1 인풋 포맷팅부(1100)의 구성과 동일하므로 제1 인풋 포맷팅부(1100)의 상세 설명을 참조하기로 하고 상기 제2 인풋 포맷팅부(1150)의 상세 설명을 생략하기로 한다.
상기 제1 인풋 포맷팅부(1100)에서 스크램블링이 수행된 베이스밴드 패킷들은 제1 BICM부(1200)로 입력되어 FEC (Forward Error Correction) 인코딩, 비트 인터리빙, 심볼 매핑 (또는 constellation mapping이라 하기도 함)이 순차적으로 수행된다.
이를 위해 상기 제1 BICM부(1200)는 인코딩부(1201), 비트 인터리버(1202), 및 제1 매퍼(1204)를 포함한다. 그리고 본 발명에 MIMO 방식이 적용될 경우, MIMO 디먹스(1203) 및 제2 매퍼(1205)가 더 구비된다.
이때 상기 제1 BICM부(1200)는 PLP별로 동작한다. 즉, PLP별로 독립적인 FEC 인코딩, 비트 인터리빙, 심볼 매핑이 적용된다.
도 2는 n번째 PLP(PLPn)을 위한 BICM부의 상세 블록도를 나타낸다.
도 2에서 인코딩부(2100)는 상기 제1 인풋 포맷팅부(1100)에서 n번째 PLP를 위해 생성된 베이스밴드 패킷을 입력받아 FEC 인코딩을 수행하여 FEC 프레임을 생성한다.
이때 상기 인코딩부(2100)는 아웃터 인코더(2101)와 이너 인코더(2102)로 구성되며, 아웃터 인코더(2101)는 3가지 옵션이 있다. 즉, 입력되는 베이스밴드 패킷의 데이터에 대해 BCH 인코딩이 수행될 수도 있고, CRC 인코딩이 수행될 수도 있으며, 아웃터 인코딩이 수행되지 않을 수도 있다. 여기서, BCH 인코딩은 에러 정정 기능과 에러 검출 기능을 모두 제공하고, CRC 인코딩은 에러 검출 기능만을 제공한다. 만일 BCH 인코딩이 수행된다면 192 비트 (즉, FEC 프레임 길이가 64800 비트일때) 또는 168 비트 (즉, FEC 프레임 길이가 16200 비트일때)의 아웃터 코드 패리티가 상기 베이스밴드 패킷에 부가된다. 그리고 CRC 인코딩이 수행된다면 32 비트의 아웃터 코드 패리티가 상기 베이스밴드 패킷에 부가된다.
상기 이너 인코더(2102)는 순환 구조의 LDPC 코드들(cyclic-structured LDPC codes)을 사용되는(employed) 것을 일 실시예로 한다. 즉, 상기 아웃터 인코더(2101)에서 BCH 인코딩이 수행된 데이터 또는 CRC 인코딩이 수행된 데이터 또는 상기 아웃터 인코더(2101)를 바이패스하는 데이터에 대해 특정 코드 레이트로 LDPC 인코딩을 수행하여 이너 코드 패리티를 생성한다. 본 발명에서 LDPC 인코딩을 위해 적용되는 코드 레이트는 2/15, 3/15, 4/15, 5/15, 6/15, 7/15, 8/15, 9/15, 10/15, 11/15, 12/15, 13/15 중 하나인 것을 일 실시예로 한다. 특히 본 발명에서는 FEC 프레임 길이가 16K일 때는 코드 레이트들 6/15, 7/15, 9/15, 11/15, 및 13/15 중 어느 하나의 코드 레이트로 LDPC 인코딩을 수행하고, FEC 프레임 길이가 64K일 때는 코드 레이트 10/15로 LDPC 인코딩을 수행하는 것을 일 실시예로 한다.
만일 아웃터 인코더(2101)에서 아웃터 인코딩이 수행되어 아웃터 코드 패리티가 생성되었다면 상기 이너 코드 패리티는 상기 아웃터 코드 패리티 다음에 부가되고, 아웃터 인코딩이 수행되지 않았다면 상기 베이스밴드 패킷 다음에 부가된다. 즉, 상기 이너 인코더(2102)의 출력이 FEC 프레임이 되는데, 상기 FEC 프레임은 하나의 베이스밴드 패킷, 아웃터 코드 패리티, 및 이너 코드 패리티로 구성될 수도 있고, 하나의 베이스밴드 패킷과 이너 코드 패리티로 구성될 수도 있다.
이때 하나의 FEC 프레임은 하나의 베이스밴드 패킷을 포함하는 것을 일 실시예로 하며, 64800 비트 또는 16200 비트의 길이를 가진다. 이는, FEC 프레임의 크기는 코드 길이(즉, 16200 비트 또는 64800 비트)에 의해서만 결정됨을 의미한다. 그리고 하나의 베이스밴드 패킷은 Kpayload 크기의 고정 길이를 가지며, 그 길이는 해당 PLP를 위해 선택된 이너 코드 레이트, 코드 길이, 및 아웃터 코드 타입 (즉, BCH 인코딩, CRC 인코딩, None)에 의해 결정되는 것을 일 실시예로 한다.
상기 이너 인코더(2102)는 타입 A와 타입 B의 두가지 다른 부호화 구조(coding structures)가 사용되며, 타입 A는 낮은 코드 레이트에서 더 좋은 성능을 보이는 반면, 타입 B는 높은 코드 레이트에서 더 좋은 성능을 보인다. 예를 들어, FEC 프레임 길이가 64800 비트라면, 코드 레이트 2/15, 3/15, 4/15, 5/15, 7/15에는 타입 A가, 코드 레이트 6/15, 8/15, 9/15, 10/15, 11/15, 12/15, 13/15에는 타입 B가 적용될 수 있다. 다른 예로, FEC 프레임 길이가 16200 비트라면, 코드 레이트 2/15, 3/15, 4/15, 5/15에는 타입 A가, 코드 레이트 6/15, 7/15, 8/15, 9/15, 10/15, 11/15, 12/15, 13/15에는 타입 B가 적용될 수 있다.
상기 이너 인코더(2102)에서 생성된 FEC 프레임의 데이터는 비트 인터리버(2200)으로 출력된다.
상기 비트 인터리버(2200)는 패리티 인터리버, 그룹 와이즈(group-wise) 인터리버, 및 블록 인터리버로 구성된다.
상기 패리티 인터리버는 입력되는 FEC 프레임의 패리티 비트들에 대해서만 인터리빙을 수행하고 정보 비트들에 대해서는 인터리빙을 수행하지 않는 것을 일 실시예로 한다. 또한 상기 패리티 인터리버는 타입 A의 LDPC 코드들에는 사용되지 않고, 타입 B LDPC 코드들에서만 사용되는 것을 일 실시예로 한다. 이는 하나의 실시예이며, 반대로 타입 A의 LDPC 코드들에서만 사용되고, 타입 B LDPC 코드들에서는 사용되지 않을 수도 있고, 또는 타입 A/B LDPC 코드들에 모두 사용될 수도 있다. 상기 패리티 인터리버는 LDPC 패리티 체크 매트릭스(LDPC parity-check matrix)의 계단 구조(staircase structure)의 패리티 부분을 상기 매트릭스의 정보 파트와 유사한 quasi-cyclic 구조로 변환하기 위해 수행된다.
상기 패리티 인터리브된 FEC 프레임의 비트들은 복수개의 그룹으로 나누어(split)진 후 그룹 와이즈 인터리버에서 그룹 와이즈 인터리빙을 위한 퍼뮤테이션 순서(permutation order)를 기반으로 그룹 단위로 인터리빙된다. 이때 각 그룹은 360 비트들로 구성되는 것을 일 실시예로 한다.
상기 그룹 와이즈 인터리버에서 그룹 인터리브된 데이터(즉, LDPC 코드워드)는 블록 인터리버로 출력되어 블록 인터리빙된다.
이때 상기 블록 인터리빙은 타입 A 블록 인터리버와 타입 B 블록 인터리버 중 하나가 선택되어 수행되는 것을 일 실시예로 한다. 이때 타입 A 블록 인터리버 또는 타입 B 블록 인터리버의 선택은 LDPC 타입과 컨스텔레이션 조합(constellation combinations)에 의해 결정된다.
도 3의 (a), 도 3(b)는 타입 A의 블록 인터리빙 과정을 도시한 도면으로서, 도 3(a)는 LDPC 코드워드를 메모리에 쓰는 과정을, 도 3의 (b)는 상기 메모리에 쓰여진 LDPC 코드워드를 읽는 과정을 보여준다.
상기 타입 A의 블록 인터리버에서 메모리는 파트 1과 파트 2로 구성된다. 이때 파트 1과 파트 2는 블록 인터리버의 로우(row) 크기와 비트 그룹 크기(예, 360) 정보를 이용하여 계산된다. 파트 1에서 비트 그룹을 구성하는 비트들은 도 3(a)A에서와 같이 같은 로우에 쓰여지며, 파트 1에서 쓰기가 완료되면 파트 2에서는 비트 그룹을 구성하는 비트들은 적어도 2개 로우들에 걸쳐 쓰여진다. 한편, 상기 메모리에 쓰기가 완료된 후 상기 메모리로부터 비트들을 읽을 때는 도 3(b)에서와 같이 컬럼(column) 방향으로 읽어낸다. 결과적으로 같은 컬럼 방향에서 읽어지는 비트들은 하나의 변조 셀에 매핑된다.
도 4의 (a), 도 4의 (b)는 타입 B의 블록 인터리빙 과정을 도시한 도면으로서, 특히 변조 차수가 256QAM일 때의 타입 B의 블록 인터리빙 과정을 보이고 있다. 이때 도 4(a)는 LDPC 코드워드를 메모리에 쓰는 과정을, 도 4의 (b)는 상기 메모리에 쓰여진 LDPC 코드워드를 읽는 과정을 보여준다.
상기 타입 B의 블록 인터리버에서도 타입 A의 블록 인터리버와 유사하게 메모리는 파트 1과 파트 2로 구성된다. 하지만 타입 B의 파트 1과 파트 2는 타입 A 블록 인터리버의 파트 1/파트 2와는 다르게 동작한다. 이때 타입 B 블록 인터리버에서 메모리의 컬럼의 크기를 결정하는 파라미터 NQCB _IG는 변조 차수에 따라 결정된다. 예를 들어, QPSK에서 파라미터 NQCB _IG는 2, 16QAM에서는 4, 64QAM에서는 6, 256QAM에서는 8, 1024QAM에서는 9, 4096QAM에서는 12로 정의된다.
그리고 NQCB _ IG개의 비트 그룹에 대해서 파트 1은 그룹 와이즈 인터리버의 출력 비트 단위로 동작된다.
만일 256QAM을 고려한 타입 B 블록 인터리빙을 예로 들 경우, 타입 B 블록 인터리버의 메모리는 NQCB _ IG개의 컬럼과 360개의 로우(row)를 갖는다. 이때 그룹 와이즈 인터리버에서 출력되는 비트들은 도 4(a)에서와 같이 컬럼 방향으로 쓰여지며, 쓰기가 완료되면 도 4(b)에서와 같이 로우 방향으로 읽어낸다. 이때 각 로우의 비트들은 하나의 변조 셀에 매핑된다. 그리고 파트 2에 대해서는 블록 인터리빙 과정없이 연속적으로 변조 셀에 매핑되는 것을 일 실시예로 한다.
상기 비트 인터리버(2200)에서 비트 인터리빙된 비트들은 매퍼(2300)에서 IQ 플레인(plane) 상의 복소수 값을 가지는 QAM 컨스텔레이션 포인트들로 매핑된다. 이때 매퍼(2300)로의 입력은 비트 인터리브된 FEC 프레임들의 스트림이고, 상기 매퍼(2300)의 출력은 셀들이며, 필요한 경우 하나의 FEC 블록으로 그룹화될 수 있다.
상기 매퍼(2300)는 데이터 셀들을 생성하기 위해 입력되는 FEC 프레임을 구성하는 비트들을 병렬 서브 스트림으로 디멀티플렉싱하는 디멀티플렉서와 상기 디멀티플렉서에서 출력되는 데이터 셀들을 컨스텔레이션 값들로 매핑하는 비트-IQ 매핑 블록으로 구성된다. 이때 서브 스트림의 개수는 변조 차수(modulation order)에 의해 결정된다. 예를 들어, 변조 차수가 16QAM이면, 서브 스트림의 개수는 4개가 되고, 64QAM이면 서브 스트림의 개수는 6이 된다.
본 발명에서 변조 차수는 균등(uniform) QPSK 변조와 5개의 불균일 컨스텔레이션 (non-uniform constellation, NUC) 사이즈들, 예를 들어, 16QAM, 64QAM, 256QAM, 1024QAM, 4096QAM으로 정의된다. 이때 각각의 NUC 변조 차수와 코드 레이트의 조합에 따라 다른 컨스텔레이션이 존재할 수 있지만, 코드 길이(예, 64800비트 또는 16200비트)에 따라서는 컨스텔레이션이 변하지 않는 것을 일 실시예로 한다. 이는 코드 레이트와 변조 차수가 일정하게 유지되면 각 코드 길이에 대해 같은 컨스텔레이션이 사용되는 것을 의미한다.
상기 비트-IQ 매핑 블록은 균일 QPSK 변조, 불균일 컨스텔레이션 (16QAM, 64QAM, 256QAM, 1024QAM, 4096QAM))을 이용해서 비트 인터리버 또는 디멀티플렉서로부터 출력되는 데이터 셀들을 변조하여 파워가 정규화된 컨스텔레이션 포인트를 제공할 수 있다.
이때 QPSK 컨스텔레이션은 1차원 QAM 형태이며, 모든 코드 레이트에 대해 같은 컨스텔레이션이 사용되는 것을 일 실시예로 한다.
상기 16QAM, 64QAM 및 256QAM과 같은 비균일 컨스텔레이션은 2차원 quadrant-symmetric QAM 컨스텔레이션들이며, 단일 사분면으로부터의 대칭을 이용하여 만들어지는(constructed) 것을 일 실시예로 한다. 한편, 수신기에서 QAM 디매핑을 하는 동안의 복잡도를 줄이기 위해 1024QAM과 4096QAM과 같은 비균일 컨스텔레이션은 I 성분과 Q 성분에 모두에 대하여 비균일 1차원 PAM (pulse amplitude modulation) 컨스텔레이션으로부터 유도되는 것을 일 실시예로 한다.
만일 본 발명에 LDM 방식이 적용된다면, 상기 매퍼(2300)에서 출력되는 데이터는 LDM 처리부(1300)로 입력된다. 상기 LDM은 하나의 RF 채널로 전송 전 다른 파워 레벨들로 복수의 PLP들을 결합(combine)하는 컨스텔레이션 중첩 기술(constellation superposition technology)이다. 이때 각각의 데이터 스트림은 서로 다른 변조와 채널 코딩 스킴을 가질 수 있다. 본 발명에서는 2 레이어의 LDM을 일 실시예로 설명하기로 한다. 이때 2 레이어는 각각 코어 레이어(core layer)와 인핸스드 레이어(enhanced layer)라 칭하기로 한다. 이는 하나의 실시예이며, 각 레이어의 이름은 설계자에 따라 다른 이름으로 칭해질 수도 있다.
상기 LDM 처리부(1300)는 타임 인터리빙 전 2개 이상의 PLP들을 결합한다. 각 레이어는 하나 이상의 PLP들로 이루어진다. 본 발명에서는 코어 레이어의 PLP는 설명의 편의상 코어 PLP라 혼용하여 사용하고, 인핸스드 레이어의 PLP는 설명의 편의상 인핸스드 PLP와 혼용하여 사용하기로 한다.
그리고 상기 코어 레이어는 상기 인핸스드 레이어와 같거나, 인핸스드 레이어보다 더 로버스트한 변조 및 코딩(ModCod) 결합을 사용하는 것을 일 실시예로 한다. 특히 각 PLP는 코드 길이와 코드 레이트를 포함하는 서로 다른 FEC 인코딩 및 컨스텔레이션 매핑을 사용할 수 있다. 이는 하나의 실시예이며, 코드 길이는 같게 할 수도 있고, 코드 레이트나 컨스텔레이션 매핑을 같게 할 수도 있다.
도 5는 상기 LDM 처리부(1300)는 상세 블록도로서, LDM 결합기(combiner)라 칭하기도 한다.
이때 도 5의 제1 BICM부(1200)와 도 1의 BICM부(1200)는 동일한 블록이며, LDM 방식을 적용할 경우 코어 레이어의 PLP 데이터에 대해 FEC 인코딩, 비트 인터리빙, 및 심볼 매핑을 수행한다. 또한 도 5의 제2 BICM부(1250)와 도 1의 제2 BICM부(1250)도 동일한 블록이며, 인핸스드 레이어의 PLP 데이터에 대해 FEC 인코딩, 비트 인터리빙, 및 심볼 매핑을 수행한다.
본 발명에서 제2 BICM부(1250)의 구성은 MIMO 방식이 적용될 때를 제외하고는 제1 BICM부(1200)의 구성과 동일하므로, 제2 BICM부(1250)의 상세 설명은 생략하기로 한다.
상기 제1 BICM부(1200)에서 출력되는 코어 레이어의 PLP 데이터와 제2 BICM부(1250)에서 출력되는 인핸스드 레이어의 PLP 데이터는 LDM 처리부(1300)의 결합 연산자(1303)에서 결합되어 파워 정규화기(power normalizer)(1305)로 출력된다. 이때 제2 BICM부(1250)에서 출력되는 인핸스드 레이어의 PLP 데이터는 인젝션 레벨 제어기(1301)을 통해 결합 연산자(1303)로 출력된다. 상기 인젝션 레벨 제어기(1301)는 각 레이어에서 원하는 전송 에너지를 얻기 위해 코어 레이어 대비 인핸스드 레이어의 파워를 줄이는 역할을 수행한다. 이때 전송 에너지 레벨은 원하는 코드 레이트뿐만 아니라 원하는 커버리지 영역을 달성하기 위해서 변조 및 코드 레이트 파라미터와의 조합과 함께 선택된다. 상기 코어 레이어 대비 인핸스드 레이어의 인젝션 레벨은 0.0dB에서 25.0dB까지 0.5dB 또는 1.0dB 단위로 선택할 수 있다.
그리고 코어 레이어 신호 대비 인핸스드 레이어 신호의 인젝션 레벨은 두 레이어 사이의 전송 파워의 분배를 가능하게 해주는 전송 파라미터이다. 상기 인젝션 레벨 제어기(1301)에서 인젝션 레벨을 바꾸어 줌으로써 각 레이어의 전송 로버스트가 변경되며, 이는 변조 및 코드 레이트 파라미터 조합을 선택하는 방법 이외의 추가적인 방법을 제공한다.
상기 파워 정규화기(1305)는 상기 결합 연산자(1303)에서 결합된 신호의 전체 파워를 1로 정규화한다.
상기 LDM 처리부(1300)의 출력은 제1 프레임 빌딩부(1500)로 입력된다. 상기 제1 프레임 빌딩부(1500)는 타임 인터리버(1501), 프레임 빌더(1502), 및 프리퀀시 인터리버(1503)를 포함하는 것을 일 실시예로 한다. 상기 타임 인터리버(1501)와 프레임 빌더(1502)의 입력은 한 개 이상의 PLP로 구성될 수 있다. 반면에 프레임 빌더(1502)의 출력은 파이널 프레임에서 순차적으로 배치되는 프리앰블 또는 데이터 등의 OFDM 심볼들이며, 프리퀀시 인터리빙은 OFDM 심볼들에 대해 수행되는 것을 일 실시예로 한다.
상기 타임 인터리버(1501)에서 노 타임(no time) 인터리빙, 컨벌루셔널 타임 인터리버(Convolutional Time Interleaver, CTI) 모드, 하이브리드 타임 인터리버(Hybrid Time Interleaver, HTI) 모드 중 하나가 각 PLP에 적용될 수 있다. 그리고 타임 인터리버 모드는 L1-Detail 시그널링 데이터의 L1D_plp_TI_mode 필드에 시그널링된다. 또한 인핸스드 PLP를 위한 타임 인터리버 모드는 상기 인핸스드 PLP와 레이어드 디비젼 다중화(layered division multplexed) 코어 PLP(또는 PLP들)의 타임 인터리버 모드는 동일한 것을 일 실시예로 한다.
하나의 서비스가 고정 셀 레이트(constant cell rate)의 싱글 PLP로 구성되거나, 또는 고정 셀 레이트의 싱글 코어 PLP와 상기 싱글 코어 PLP와 레이어드 디비젼 다중화된 하나 이상의 인핸스드 PLP들로 구성된다면, 그 서비스를 구성하는 PLP (또는 PLP들)은 노 타임 인터리빙, CTI 모드, 또는 HTI 모드 중 하나가 적용될 수 있다. 반면에, 위의 카테고리에 포함되지 않는 PLP들은 노 타임 인터리빙 또는 HTI 모드 중 하나가 적용될 수 있다.
또한 특정 서비스의 PLP들을 위한 타임 인터리버 모드(또는 모드들)는 동일한 RF 채널을 통해 전송되는 다른 서비스들의 PLP(또는 PLP들)를 위한 타임 인터리버 모드(또는 모드들)와 독립적으로 적용되는 것을 일 실시예로 한다. 그리고 특정 서비스가 복수의 코어 PLP들 및/또는 레이어드 디비젼 다중화되지 않은 PLP들을 포함한다면, 그 PLP들은 동일한 또는 다른 타임 인터리빙 모드들 (즉, 노 타임 인터리빙 및/또는 HTI 모드)이 적용될 수도 있고, 및/또는 동일한 또는 다른 타임 인터리버 파라미터들이 적용될 수도 있다.
다른 예로, 하나의 서비스가 다수의 컴포넌트들로 구성되고, 각 컴포넌트가 각각의 PLP를 통해 전송되는 경우, 각각의 PLP는 노 타임 인터리빙 또는 HTI 모드로 동작될 수 있으며, 이때 HTI 모드의 파라미터는 각각 다를 수 있다.
만일 특정 PLP에 대해 타임 인터리빙이 적용되지 않는다면, 그 PLP의 셀들은 같은 순서로 지연없이 출력되는 것을 일 실시예로 한다.
또 다른 예로, 하나의 서비스를 위한 타임 인터리버(TI) 메모리의 최대 크기, MTI = 219 셀이다. 다만 싱글 서비스를 위한 TI 메모리의 최대 사이즈가 MTI = 220 셀이 되는 확장된(extended) 인터리빙 모드는 제외된다. 이때 TI 메모리 사이즈는 모든 필요한 파트들, 즉 CTI 모드의 컨벌루셔널 타임 인터리버, HTI 모드의 셀, 블록, 지연 라인 인터리버들을 포함한다. 즉, 각 PLP에 할당되는 TI 메모리의 사이즈는 그 PLP로 전송되는 데이터 량에 의해 결정된다.
예를 들어, CTI 모드에서 전체 TI 메모리 사이즈는 그 컨벌루셔널 타임 인터리버의 configured depth에 따라 그 PLP에 의해 사용될 수 있다. 다른 예로, HTI 모드에서 전체 메모리는 동일한 서비스의 컴포넌트들을 전송하는 PLP들 사이에서 공유되며, 각 PLP에 할당되는 메모리는 그 PLP가 전송하는 데이터 량에 의해 결정된다.
확장된(extended) 인터리빙 모드는 LDM에 적용되지 않으며, QPSK 변조에 대해서만 선택적으로 적용되는 것을 일 실시예로 한다. 이때 확장 인터리빙 모드는 L1D_plp_TI_extended_Interleaving 필드에 시그널링되어 전송된다. CTI 모드에서 확장 인터리빙이 사용되면, 타임 인터리빙 깊이를 확장할 수 있으며, 상기 타임 인터리빙 깊이는 L1-detail 시그널링 데이터의 L1D_plp_CTI_depth 필드에 시그널링된다. HTI 모드에서 특정 PLP를 위해 확장된 인터리빙이 사용되면, 최대 타임 인터리빙 메모리 사이즈는 220 셀이며, 인터리빙 프레임(IF) 당 FEC 블록들의 최대 개수 NBLOCK_IF_MAX은 517을 초과할 수 없다. HTI 모드에서 특정 PLP를 위해 확장된 인터리빙이 사용되지 않으면, 최대 타임 인터리빙 메모리 사이즈는 219 셀이며, IF당 FEC 블록의 최대 개수 NBLOCK _IF_MAX은 258을 초과할 수 없다.
도 6은 본 발명에 따른 제1 프레임 빌딩부(1500)의 일 실시예를 보인 구성 블록도로서, PLP별로 타임 인터리빙을 수행하기 위해 n개의 타임 인터리버를 포함하는 타임 인터리빙부(1501), 상기 타임 인터리빙부(1501)의 하나 이상의 타임 인터리버들에서 출력되는 PLP들을 기반으로 신호 프레임을 생성하는 프레임 빌더(1502), 및 상기 프레임 빌더(1502)의 출력에 대해 프리퀀시 인터리빙을 수행하는 프리퀀시 인터리버(1503)를 포함할 수 있다.
다음은 n번째 PLP의 타임 인터리빙 과정에 대해 상세히 설명하기로 한다. 다른 PLP의 타임 인터리빙 과정은 아래 설명할 n번째 PLP의 타임 인터리빙 과정을 참조하면 되므로 본 발명에서는 상세 설명을 생략할 것이다.
도 7의 (a)은 본 발명의 n번째 PLP에 적용되는 CTI 모드를 위한 컨벌루션 타임 인터리버를 보인 구성 블록도이다. 즉, 제1 BICM부(1200) 또는 LDM 처리부(1300)로부터 연속된 셀들(a sequence of cells)을 입력받아 컨벌루셔널 인터리빙을 수행한다. 상기 컨벌루셔널 타임 인터리버와 관련된 시그널링 정보는 L1D_plp_CTI_depth 필드, L1D_plp_CTI_start_row 필드, 및 L1D_plp_CTI_fecframe_start 필드에 시그널링되며, 각 필드의 설명은 뒤에서 상세히 하기로 한다.
도 7의 (b)는 본 발명의 n번째 PLP에 적용되는 HTI 모드를 위한 하이브리드 타임 인터리버를 보인 구성 블록로서, 셀 인터리버(1511), 블록 인터리버(1513), 및 지연 라인(1515)을 포함하는 것을 일 실시예로 한다. 이때 블록 인터리버(1513)는 트위스트(twisted) 블록 인터리버(TBI)라 하기도 하며, 지연 라인(1515)은 컨벌루셔널 지연 라인(CDL) 또는 컨벌루셔널 인터리버라 하기도 한다.
상기 셀 인터리버(1511)는 FEC 블록들 단위로 입력 셀들을 입력받아 각 FEC 블록 내 셀들을 인터리빙하여 TI 블록들로 배열(arrange)한다. 상기 셀 인터리버(1511)에서 셀 인터리빙은 메모리에 FEC 블록을 리니어(linear)하게 쓰고, 슈도 랜덤하게(pseudo-randomly) 읽어냄으로써 수행된다. 이때 메모리에 리니어하게 쓰여진 FEC 블록을 슈도 랜덤하게 읽어내기 위해 사용되는 퍼뮤테이션 시퀀스(permutation sequence)는 TI 블록 내에서 매 FEC 블록마다 바뀌며, 서로 다른 퍼뮤테이션 시퀀스는 하나의 퍼뮤테이션 랜덤 시퀀스를 천이시킴으로써 발생되는 것을 일 실시예로 한다.
하지만 본 발명에서 셀 인터리버(1511)의 사용은 선택적이며, 그 사용 여부가 L1-detail 시그널링 데이터에 포함되는 파라미터인 L1D_plp_HTI_cell_interleaver 필드에 시그널링되는 것을 일 실시예로 한다.
본 발명에서 하나의 TI 블록은 하나 이상의 셀 인터리브된 FEC 블록들로 구성되거나(이 경우 L1D_plp_HTI_cell_interleaver 필드 값은 1임), 또는 제1 BICM부(1200)에서 직접적으로(directly) 출력되는 하나 이상의 FEC 블록들로 구성되는(이 경우 L1D_plp_HTI_cell_interleaver 필드 값은 0임) 것을 일 실시예로 한다.
상기 블록 인터리버(1513)는 TI 블록들을 트위스트 블록 인터리빙함으로써 인트라-서브프레임 인터리빙을 수행한다.
상기 지연 라인(1515)은 블록 인터리빙된 TI 블록의 셀들에 대해 인터-서브프레임 인터리빙을 수행한다. 그 결과로 하나의 블록 인터리브된 TI 블록은 다수(several)의 서브프레임들에 스프레드(spread)된다. 이때 상기 지연 라인(1515)의 사용은 선택적이며, 그 사용 여부가 L1-detail 시그널링 데이터에 포함되는 파라미터인 L1D_plp_HTI_inter_subframe 필드에 시그널링되는 것을 일 실시예로 한다.
본 발명에서 타임 인터리버(1501)로 입력되는 FEC 블록들은 인터리빙 프레임(IF)들로 그룹화될 수 있다. 상기 인터리빙 프레임들은 피지컬 레이어 프레임들과 독립적인 구조이다. 이때 IF 내 FEC 블록들의 개수 NBLOCK _IF(n)는 최소 1개부터 최대 NBLOCK_IF_MAX 내에서 변할 수 있으며, IF간 FEC 블록 개수는 서로 다를 수 있다. 그리고 IF 내 FEC 블록들의 개수에 관련된 정보는 L1-detail 시그널링 데이터의 L1D_plp_HTI_num_ti_block 필드에 시그널링된다.
이때 각 IF는 하나의 서브프레임에 직접 매핑되거나 다수의 서브프레임들에 분산(spread)될 수 있다. 그리고 각 IF는 하나 이상의 TI 블록(NTI)들로 디바이드될 수 있으며, 이때 TI 블록은 셀 인터리버(1511), 블록 인터리버(1513), 및 지연 라인(1515) 동작을 위한 기본 단위이다. 하나의 IF 블록 내 TI 블록들의 개수는 약간 다른 개수의 FEC 블록들을 포함할 수 있다.
그리고 인트라-서브프레임 인터리빙 모드 (즉, L1D_plp_HTI_inter_subframe 필드=0)에서 하나의 IF는 하나 이상의 TI 블록들을 포함할 수 있고, IF 내 TI 블록들은 서로 다른 개수의 FEC 블록들을 가질 수 있다. 즉, 인트라-서브프레임 인터리빙 모드에서 하나의 IF는 하나의 서브프레임에 매핑되며, 인터리빙 프레임이 하나 이상의 TI 블록들로 구성될 경우 PLP의 전송 비트레이트을 증대시킬 수 있다. 이때 인터리빙 프레임 당 TI 블록들의 개수는 L1-detail 시그널링 데이터의 L1D_plp_HTI_num_ti_block 필드에 시그널링된다.
반면에, 인터-서브프레임 인터리빙 모드 (즉, L1D_plp_HTI_inter_subframe 필드=1)에서 하나의 IF는 복수의 서브프레임들에 분산되어 매핑될 수 있으며, 하나의 IF는 하나의 TI 블록을 포함하는 것을 일 실시예로 한다. 이러한 인터-서브프레임 인터리빙 모드는 낮은 전송 데이터 서비스에 대해 시간 다이버시티 성능을 향상시킬 수 있다. 이때 하나의 IF가 분산되는 서브프레임의 개수는 L1-detail 시그널링 데이터의 L1D_plp_HTI_num_ti_block 필드에 시그널링된다.
또한, L1D_plp_HTI_num_ti_block 필드 값이 1이면 L1D_plp_HTI_inter_subframe 필드 값에 상관없이 하나의 TI 블록이 하나의 서브프레임에 매핑된다.
다음은 도 8의 (a), 도 8의 (b)를 이용하여 상기 블록 인터리버(1513)의 트위스트 블록 인터리빙 과정을 상세히 설명할 것이다. 도 8의 (a)는 본 발명에 따른 리니어 쓰기 동작의 일 실시예를 보이고 있고, 도 8의 (b)는 본 발명에 따른 대각선 방향 읽기 동작의 일 실시예를 보이고 있다.
하나의 TI 블록은 하나의 블록 인터리버 메모리의 사용에 해당한다. 각 TI 블록의 인터리빙에서, 상기 블록 인터리버(1513)는 해당 PLP의 블록 인터리빙을 위해 입력되는 NFEC _ TI (n,s) FEC 블록들의 다음 연속 셀들
Figure PCTKR2016005499-appb-I000001
,
Figure PCTKR2016005499-appb-I000002
…,
Figure PCTKR2016005499-appb-I000003
Figure PCTKR2016005499-appb-I000004
…,
Figure PCTKR2016005499-appb-I000005
,
Figure PCTKR2016005499-appb-I000006
, …,
Figure PCTKR2016005499-appb-I000007
을 블록 인터리버 메모리에 저장한다(one per PLP). 여기서,
Figure PCTKR2016005499-appb-I000008
은 인터리빙 프레임 n의 TI 블록 s에 속하는 입력 셀이다. 만일 셀 인터리버(1511)가 사용되었다면 상기 셀 인터리버(1511)에서 출력되는 인터리빙 프레임 n의 TI 블록 s에 속하는 셀에 대응된다. 그리고 상기 블록 인터리버(1513)에서 메모리의 로우들의 개수 Nr (즉, 컬럼 사이즈)는 하나의 FEC 블록에 포함된 셀들의 개수(즉, FEC 블록 길이)와 같으며, 컬럼들의 개수 Nc(즉, 로우 사이즈)는 NFEC _ TI _MAX로 설정된다.
상기 트위스트 블록 인터리빙은 입력 셀들을 상기 메모리에 시리얼하게 컬럼 방향(column-wise)으로 쓰고, 대각선 방향(diagonal_wise)으로 처음 로우(가장 왼쪽 컬럼을 시작으로 로우를 따라 오른쪽으로)부터 마지막 로우까지 읽어냄으로써 수행된다.
특히 본 발명의 일 실시예에 따른 블록 인터리버(1513)는 첫 번째 FEC 블록을 타임 인터리빙 메모리의 첫 번째 로우에 컬럼 방향으로 쓰고, 두 번째 FEC 블록은 다음 로우에 쓰며, 동일한 방식으로 TI 블록 내의 나머지 FEC 블록들을 쓴다.
이때 블록 인터리버 메모리의 컬럼들의 개수 (NFEC _ TI _MAX)가 블록 인터리빙을 위해 입력되는 FEC 블록들의 개수 (NFEC _ TI (n,s))보다 크다면 버츄얼 FEC 블록(virtual FEC block)이 상기 메모리에 포함된다. 그러므로 하나의 TI 블록에 포함되는 버츄얼 FEC 블록의 개수, NFEC _ TI _ Diff(n,s) = NFEC _ TI _MAX - NFEC _ TI (n,s)와 같이 정의된다. 즉, 버츄얼 FEC 블록은 다른 FEC 블록 개수를 가지는 TI 블록 간에 동일한 트위스트 블록 인터리빙 동작 수행을 위해 고려된 것이다. 그러므로, NFEC _ TI _ Diff(n,s) ≠ 0은 셀 레이트에 따라 TI 블록간 FEC 블록 개수(또는 컬럼)가 서로 다름을 의미한다. 본 발명에서는 인트라-서브프레임 인터리빙을 위한 읽기 과정에서 버츄얼 FEC 블록에 속하는 버츄얼 셀들은 읽어내지 않고 스킵(skip)되는 것을 일 실시예로 한다.
본 발명에서는 하나의 TI 블록에 포함되는 버츄얼 FEC 블록들은 도 8(a)에서와 같이 주어진 메모리에서 동일한 TI 블록에 포함된 데이터 FEC 블록들의 앞(ahead)에 위치하는 것을 일 실시예로 한다. 이는 수신기 측에서 단일 메모리로 타임 디인터리빙을 달성하기 위해서이다.
이때 블록 인터리빙 어레이(array)에서 메모리에 쓰여진 셀들을 대각선 방향(diagonal_wise)으로 읽는 과정은 다음의 수학식 1과 같이 데이터 및 버츄얼 셀들의 위치를 계산하여 수행된다.
수학식 1
Figure PCTKR2016005499-appb-M000001
여기서, Ri와 Ci (i=0,…,NrNc-1)는 각각 블록 인터리버 메모리의 컬럼과 로우의 인덱스를 나타내며, Ti는 트위스트 파라미터를 나타낸다. 이때 셀들을 리니어 메모리 어레이로부터 연속적으로 읽어낸다고 가정했을 때, 읽기 과정에서 셀의 위치, θi=NrCi +Ri와 같이 계산될 수 있다. 그리고 버츄얼 셀들은 다음 조건 θi ≥ NFEC_TI_Diff(n,s) . Nr을 만족하지 못하면 읽기 과정 동안 출력되지 않고 스킵된다.
도 9는 본 발명의 일 실시예에 따른 블록 인터리버의 쓰기 오퍼레이션을 나타낸다.
도면의 왼쪽에 도시된 블록은 TI 메모리 어드레스 어레이(memory address array)를 나타내며, 도면의 오른쪽에 도시된 블록은 연속한 두 개의 TI 블록들에 대해 각각 버츄얼(virtual) FEC 블록들이 각 TI 블록의 가장 앞에 각각 2개 및 1개가 삽입된 경우의 쓰기 오퍼레이션을 나타낸다.
이상에서와 같이 HTI 모드는 인트라-서브프레임 인터리빙과 인터-서브프레임 인터리빙(옵셔널)을 제공한다.
상기 타임 인터리버(1501)에서 타임 인터리빙된 데이터는 프레임 빌더(1502)로 입력된다.
본 발명에서 L1 시그널링 데이터는 타임 인터리빙을 수행하지 않는 것을 일 실시예로 한다.
상기 프레임 빌더(1502)로 입력되는 데이터는 셀 형태(form)의 하나 이상의 PLP들의 데이터이며, 상기 프레임 빌더(1502)에서 입력 셀들은 신호 프레임 내 각 서브프레임의 데이터 심볼들의 셀들에 매핑된다. 또한 상기 프레임 빌더(1502)는 L1 시그널링 처리부(1700)에서 출력되는 셀 형태의 L1 시그널링 데이터를 입력받으며, 입력 셀들은 해당 신호 프레임 내 프리앰블의 프리앰블 심볼(들)의 셀들에 매핑한다. 상기 프레임 빌더(1502)의 출력은 프레임 심볼들이다. 상기 프레임 심볼들은 옵셔널 프리퀀시 인터리빙 및 OFDM 제네레이션부(1600)의 파일럿 삽입 전 프리퀀시 도메인의 셋트를 나타내며, 상기 OFDM 제네레이션부(1600)의 IFFT와 가드 인터발 삽입을 통해 타임 도메인 OFDM 심볼들로 변환(즉, 변조)된다.
도 10은 본 발명에 따른 신호 프레임의 일 실시예를 보인 것으로서, 상기 프레임 빌더(1502)에서는 프리앰블 영역(1523) 및 데이터 영역(1525)이 만들어진다. 부트스트랩 영역(1521)은 OFDM 제네레이션부(1600)에서 만들어진다.
본 발명에서 하나의 서브프레임은 신호 프레임 내의 타임-프리퀀시 리소스들(resources)의 셋트(set)로 구성된다. 특히 하나의 서브프레임은 프리퀀시 차원(frequency dimension)에서 구성된 캐리어들의 풀 레인지(full range)을 포괄(span)하며, 타임 차원에서는 정수개의 OFDM 심볼들로 구성된다.
본 발명에서는 서브프레임의 파형(waveform) 속성들(attributes)이 서브프레임 타입을 구성하는 것을 일 실시예로 한다. 상기 파형 속성들에는 FFT 사이즈, 가드 인터발 기간(guard interval duration), 스캐터드(scattered) 파일럿 패턴, 유효한 캐리어들(useful carriers)의 개수 (즉, NoC), 프리퀀시 인터리버의 사용 유무 및 그 서브프레임이 SISO 모드인지 MIMO 모드인지 여부 중 적어도 하나가 포함되는 것을 일 실시예로 한다. 본 발명에서 서브프레임의 파형 속성들은 그 서브프레임이 지속되는 동안 변경되지 않는 것을 일 실시예로 한다. 또한 신호 프레임은 동일한 서브프레임 타입의 다수의 서브프레임들을 포함할 수도 있고, 및/또는 다른 서브프레임 타입들의 다수의 서브프레임들을 포함할 수도 있다. 동일한 신호 프레임 내 서브프레임들은 다른 개수의 OFDM 심볼들을 포함할 수 있다. 그리고 상기 프리앰블의 FFT 사이즈는 신호 프레임의 첫번째 서브프레임의 FFT 사이즈와 동일한 것을 일 실시예로 한다.
특정 PLP는 동일한 서브프레임 타입의 서브프레임들에만 매핑되는 것을 일 실시예로 한다. 이때, 특정 PLP가 RF 채널 내 다수의 서브프레임들을 통해 타임 인터리브되면, 이들 서브프레임들은 동일한 서브프레임 타입이며, 동일한 신호 프레임 및/또는 다른 신호 프레임들에 위치될 수 있다. 이것은 PLP들보다 더 많은 서브프레임들이 있을 수 있다는 것을 의미한다. 이때 서브프레임들의 개수는 PLP들의 최대 개수를 초과할 수 있으나, PLP들의 최대 개수는 사용된 서브프레임들의 개수와 상관없이 결정되는 것을 일 실시예로 한다.
본 발명에서 신호 프레임의 길이는 타임 정렬 프레임(time-aligned frame)과 심볼 정렬(symbol-aligned frame) 프레임 중에서 한가지 방식으로 지정되는 것을 일 실시예로 한다. 상기 타임 정렬 프레임에서 전체 프레임 길이는 부트스트랩(1521), 프리앰블(1523), 및 서브프레임들(1525)의 합과 같다. 상기 심볼 정렬 프레임은 OFDM 심볼의 가드 인터발 길이에 대해서 시그널링한 길이 이외에는 어떠한 추가 샘플을 삽입하지 않는 것을 일 실시예로 한다. 상기 타임 정렬 프레임은 L1 시그널링 데이터의 L1-basic 시그널링 데이터에 포함되는 L1B_frame_length_mode 필드를 0으로 설정함에 의해 식별할 수 있고, 상기 심볼 정렬 프레임은 상기 L1B_frame_length_mode 필드를 1으로 설정함에 의해 식별할 수 있다.
본 발명에서 모든 서브프레임은 적어도 4xDy개의 데이터 및 서브프레임 바운더리 심볼들을 포함하는 것을 일 실시예로 한다. 여기서 Dy는 타임 방향의 스캐터드 파일럿 길이를 지정하는 파라미터이다. 즉, Dx는 타임 방향으로 스캐터드 파일럿 간 이격 거리를 나타낸다.
본 발명에서 캐리어들의 개수(NoC)는 다음 식(equation) NoC = NoCmax - Cred _ coff x Cunit로 정의된다. 여기서 Cred _ coff는 양의 정수 값으로 감소(reduce)되어질 캐리어들의 개수를 결정하기 위해 제어 유닛(Cunit)에 곱해지는 계수(coefficient)이다. Cred_coff는 0부터 4까지의 값을 가지며, 그 값은 L1 시그널링 데이터에 포함되는 파라미터들 예를 들어, L1B_preamble_reduced_carriers 필드, L1D_reduced_carriers 필드 및 L1B_first_sub_reduced carriers 필드에 시그널링된다. 여기서, 상기 L1B_preamble_reduced_carriers 필드는 첫번째 프리앰블 심볼을 제외한 나머지 프리앰블 심볼들에 적용될 값을 시그널링하고, 상기 L1B_first_sub_reduced carriers 필드는 첫번째 서브프레임에 적용될 값을 시그널링하며, 상기 L1D_reduced_carriers 필드는 해당 프레임 내 두번째 서브프레임 및 그 다음(subsequent) 서브프레임들에 적용될 값을 시그널링하는 것을 일 실시예로 한다. 상기 NoCmax는 NoC의 최대 개수를 나타내고, Cunit는 제어 유닛을 나타내며, Cunit = max(Dx)의 값은 8K FFT의 경우 96, 16 FFT의 경우 192, 그리고 32K FFT의 경우 384를 각각 갖는 것을 일 실시예로 한다. 여기서 Dx는 프리퀀시 방향의 스캐터드 파일럿 길이를 지정하는 파라미터이다. 즉, Dx는 프리퀀시 방향으로 스캐터드 파일럿 간 이격 거리를 나타낸다.
본 발명에서 각 서브프레임은 서브프레임 바운더리 심볼(없거나 하나), 데이터 심볼들, 서브프레임 바운더리 심볼(없거나 하나) 순으로 구성된다. 즉, 서브프레임 바운더리 심볼들은 해당 서브프레임에 없을 수도 있으며, 이 경우 해당 서브프레임은 데이터 심볼들로만 구성된다. 본 발명에서 서브프레임 바운더리 심볼들은 수신기에서 정확한 채널 추정이 용이하도록 데이터 심볼들보다 높은 밀도(density)의 스캐터드 파일럿을 갖는 것을 일 실시예로 한다.
본 발명에서 하나의 데이터 심볼은 해당 서브프레임의 스캐터드 파일럿 패턴에 따라 스캐터드 파일럿 밀도를 갖는 것을 일 실시예로 한다. 상기 스캐터드 파일럿 패턴은 L1 시그널링 데이터에 시그널링된다.
그리고 FFT 사이즈가 32K인 서브프레임에 포함되는 데이터 및 서브프레임 바운더리 심볼들의 개수의 합(sum)은 첫번째 서브프레임을 제외하고는 항상 짝수인 것을 일 실시예로 한다. 또한 첫번째 서브프레임은 프리앰블, 서브프레임 바운더리 및 데이터 심볼들의 개수의 합이 짝수인 것을 일 실시예로 한다.
또한, 서브프레임의 시작에 서브프레임 바운더리 심볼이 존재하면, 그 서브프레임 바운더리 심볼 바로 뒤에는 동일한 서브프레임 내의 모든 데이터 심볼들이 위치하는 것을 일 실시예로 한다. 그리고 서브프레임의 끝에 서브프레임 바운더리 심볼이 존재하면, 그 서브프레임 바운더리 심볼은 동일한 서브프레임의 마지막 데이터 심볼의 바로 뒤에 위치하는 것을 일 실시예로 한다.
본 발명에서 프리앰블은 하나 이상의 프리앰블 심볼들로 구성되며, 해당 프레임을 위하여 L1 시그널링 데이터를 전송한다.
그리고 프리앰블 심볼들의 FFT 사이즈, 가드 인터발 길이, 스캐터드 파일럿 패턴, 및 L1-Basic 시그널링 데이터의 FEC 모드는 부트스트랩의 preamble_structure 파라미터에 시그널링되며, 프리앰블 심볼들의 개수(Np)는 L1 시그널링 데이터에서 시그널링되는 것을 일 실시예로 한다. 여기서 프레임 내의 모든 프리앰블 심볼에서 FFT 사이즈, 가드 인터발 길이(duration)는 동일한 것을 일 실시예로 한다. 특히, L1-Basic 시그널링 데이터의 FEC 모드를 알면, 송/수신 시스템에서 L1-Basic 시그널링 데이터의 처리에 필요한 정보를 알 수 있다.
첫번째 프리앰블 심볼의 NoC는 주어진 FFT 사이즈에 대해서 최소 개수가 사용되는 반면에, 나머지 프리앰블 심볼들의 NoC는 L1 시그널링 데이터의 L1-basic에 시그널링될 수 있다. 또한 프리퀀시 인터리빙은 모든 프리앰블 심볼들에 항상 적용되는 것을 일 실시예로 한다.
L1 시그널링 데이터를 프리앰블 심볼(또는 심볼들)에 매핑할 때, L1-Basic 셀들은 첫번째 프리앰 심볼의 유효 셀들(available cells)에만 매핑되고, L1-Detail 셀들은 첫번째 프리앰블 심볼에서 L1-Basic 셀들을 매핑하고 남아있는 유효 셀들(available cells)과 다른 프리앰블 심볼들의 유효 셀들에 인터리브되고 매핑되는 것을 일 실시예로 한다. 그리고 마지막 프리앰블 심볼에서 L1-Detail 셀들을 위해 사용되지 않는 유효 셀들은 프리앰블 데이터 셀들을 위해 사용되는 것을 일 실시예로 한다.
본 발명에서 MISO 또는 MIMO 방식은 어떤 프리앰블 심볼에도 적용되지 않는 것을 일 실시예로 한다. 한편, LDM 방식은 L1-Basic 및 L1-Detail 데이터를 전송하는 프리앰블의 어떤 셀들에도 적용되지 않지만, 마지막 프리앰블 심볼로 전송되는 페이로드 데이터 셀들에는 적용되는 것을 일 실시예로 한다.
또한 본 발명에서는 정확한 서브프레임 구성(exact subframe configuration) 및 PLP 다중화 파라미터들(multiplexing parameters)에 따라, PLP 데이터는 서브프레임 내의 유효 데이터 셀들(available data cells)에 풀로(fully) 또는 부분적으로(partially) 매핑된다. 그런데 유효 데이터 셀 전부에 PLP 데이터가 매핑되지 않는 경우에 빈 데이터 셀들(즉, unoccupied data cells)이 발생하게 된다. 이때 일정한 송신 파워(constant transmit power)를 보장하기 위해서, 본 발명은 빈 데이터 셀들에 PN (psedo-random) 더미 변조 값들을 할당하는 것을 일 실시예로 한다.
본 발명에서는 두 타입의 PLP가 존재하는데, 하나는 비분산(non-dispersed) PLP 타입이고, 다른 하나는 분산 PLP 타입이다. 본 발명에서 각 PLP는 비분산 PLP 및 분산 PLP 중 한가지 타입을 갖는 것을 일 실시예로 한다. 이때 LDM 방식의 인핸스드 레이어의 PLP는 제외되는 것을 일 실시예로 한다.
본 발명에서 비분산 PLP의 데이터 셀들은 해당 서브프레임의 인접한(contiguous) 데이터 셀 인덱스들에 할당되는 것을 일 실시예로 한다. 즉, 비분산 PLP에 할당된 가장 낮은 데이터 셀 인덱스와 동일한 비분산 PLP에 할당된 가장 높은 데이터 셀 사이의 모든 데이터 셀 인덱스들은 동일한 비분산 PLP에 할당된다.
그리고 본 발명에서 분산 PLP는 두개 이상의 서브 슬라이스들로 디바이드되는 것을 일 실시예로 한다. 분산 PLP의 어느 한 서브 슬라이스 내의 데이터 셀들은 해당 서브프레임의 인접한(contiguous) 데이터 셀 인덱스들에 할당된다. 그러나 동일한 분산 PLP 내에 연속된 2개의 서브 슬라이스들은 서로 인접한(contiguous) 데이터 셀 인덱스들을 갖지 않는 것을 일 실시예로 한다. 즉, 분산 PLP의 서브 슬라이스에 할당된 최저 데이터 셀 인덱스와 동일한 분산 PLP의 직전 서브 슬라이스에 할당된 최고 데이터 셀 인덱스의 차이는 1보다 커야 한다.
하나의 서브프레임 내 특정 분산 PLP의 모든 서브 슬라이스는 동일한 사이즈를 갖는 것을 일 실시예로 한다. 분산 PLP의 서브 슬라이스의 가장 낮은 데이터 셀 인덱스와 동일한 PLP의 다음 서브 슬라이스의 가장 낮은 데이터 셀 인덱스 사이의 서브 슬라이스 간격(interval)은 서브프레임 내 그 PLP의 모든 서브 슬라이스들에 대해 동일한 것을 일 실시예로 한다. 이때 상기 서브 슬라이스 간격은 L1 시그널링 데이터의 L1D_plp_subslice_interval 필드에 시그널링된다. 그리고 하나의 서브프레임 내 하나의 분산 PLP를 위한 서브 슬라이스들의 개수, 서브 슬라이스 사이즈, 서브 슬라이스 간격은 동일한 서브프레임 내 다른 모든 분산 PLP들의 서브 슬라이스들의 개수, 서브 슬라이스 사이즈, 및 서브 슬라이스 간격과 독립적이며, 또한 독립적으로 시그널링된다. 이에 더하여, 하나의 서브프레임 내 하나의 분산 PLP를 위한 서브 슬라이스들의 개수, 서브 슬라이스 사이즈, 서브 슬라이스 간격은 다른 모든 서브프레임들에 포함된 동일한 PLP의 서브 슬라이스들의 개수, 서브 슬라이스 사이즈, 및 서브 슬라이스 간격과 독립적이며, 또한 독립적으로 시그널링된다. 만일 LDM 방식이 사용되면, 서브 슬라이스들의 개수, 서브 슬라이스 사이즈, 및 서브 슬라이스 간격은 분산 코어 레이어 PLP들에 대해서만 시그널링된다. 그리고 비분산 PLP는 서브 슬라이스되지 않으며, 그것과 관련된 어떠한 서브 슬라이싱 파라미터들도 갖지 않는다.
본 발명에서 PLP의 타입은 L1 시그널링 데이터의 L1D_plp_type 필드에 시그널링된다. 이때 상기 L1D_plp_type 필드는 해당 PLP가 존재하는 각 서브프레임에 독립적으로 포함되는 것을 일 실시예로 한다. 하나의 PLP는 서로 다른 두개의 서브프레임에 대해서 서로 다른 PLP 타입을 사용할 수 있다. 즉, 하나의 PLP는 그 PLP가 존재하는 두개의 다른 서브프레임들에서 같은 타입을 가질 필요는 없다. 그리고 LDM 방식이 사용되는 경우에 상기 L1D_plp_type 필드는 코어 레이어 PLP에게만 존재하는 것을 일 실시예로 한다. 즉, 인핸스드 레이어의 PLP는 특정 PLP 타입을 가지지 않으므로 L1D_plp_type 필드가 존재하지 않는다.
본 발명에서 PLP의 시작 위치(starting position)는 L1 시그널링 데이터의 L1D_plp_start 필드에 시그널링되며, 상기 L1D_plp_start 필드는 PLP 타입과 상관없이 서브프레임 내의 PLP의 시작 위치를 알려준다. PLP의 시작 위치는 해당 PLP의 첫번째 데이터 셀 값을 유지(hold)하기 위해 할당된 데이터 셀의 인덱스이다.
본 발명에서 PLP의 길이는 L1 시그널링 데이터의 L1D_plp_size 필드에 시그널링되며, 상기 L1D_plp_size 필드는 현재 서브프레임에서 해당 PLP에 포함된 데이터 셀들의 총 개수를 지시한다.
특정 서브프레임에서 특정 PLP의 시작 위치 및 길이는 다른 모든 서브프레임들에서 동일한 PLP의 시작 위치 및 길이와 독립적이며, 또한 독립적으로 시그널링된다. LDM 방식의 사용 여부와 상관없이 서브프레임에 존재하는 모든 PLP의 시작 위치 및 길이는 시그널링되는 것을 일 실시예로 한다.
본 발명에서는 PLP의 셀 할당 파라미터들(예, 시작 위치, 길이, 및 서브 슬라이싱 파라미터들)에 따라 그 PLP에 할당된 모든 데이터 셀들은 현재 서브프레임의 유효한 데이터 셀(valid data cell) 인덱스들의 범위 내에 있게 된다. 여기서, 상기 서브 슬라이싱 파라미터들은 분산 PLP에서만 포함된다. 또한 서브프레임 내 각 데이터 셀은 LDM 레이어 당 최대 하나의 PLP에 할당되는 것을 일 실시예로 한다.
본 발명에서는 다중화 방식으로 싱글 PLP 다중화, LDM (layered division multiplexing), TDM (time division multiplexing), FDM (frequency division multiplexing), TFDM (time-frequency division multiplexing) 중 적어도 하나가 적용될 수 있다.
상기 싱글 PLP 다중화의 예로서, 오직 하나의 코어 레이어 PLP가 존재할 경우, 타임 인터리버의 출력이 프레임 내 데이터 심볼에 순차적으로 매핑될 수 있다.
상기 TDM 방식은 서브프레임 내 복수의 PLP들을 타임에 따라서 연결(concatenation in time)하는 비분산 PLP를 사용하는 것을 일 실시예로 한다.
상기 LDM 방식을 사용할 경우, 서브프레임 내 각 PLP는 코어 레이어 PLP 또는 인핸스드 레이어 PLP 중 하나로 분류되며, 각 레이어를 구분하기 위한 값은 L1 시그널링 데이터의 L1D_plp_layer 필드에 시그널링된다. 서브프레임 내에서 각 코어 레이어 PLP는 하나의 타임 인터리버 그룹을 나타낸다. 그러므로, 각 코어 레이어 PLP는 서브프레임 내 각각의 타임 인터리버 그룹에 정확하게 속하고, 그 PLP에 대한 타임 인터리빙 파라미터들을 포함하는 L1 시그널링 데이터와 직접적으로 관련있다. 한편, 각 인핸스드 레이어 PLP는 서브프레임 내 하나 이상의 타임 인터리버 그룹들과 관련있지만 타임 인터리빙에 관련된 L1 시그널링 데이터와는 직접적으로 연관성은 없다. 그러므로 인핸스드 레이어 PLP는 그것과 관련된 타임 인터리버 그룹(또는 그룹들)의 타임 인터리빙을 따르는 것을 일 실시예로 한다. 본 발명에서 타임 인터리버 그룹들은 관련된 코어 레이어 PLP가 그 서브프레임을 위한 콘트롤 시그널링에서 나타나는 순서에 따라 그 서브프레임 내에 인덱스되는 것을 일 실시예로 한다. 예를 들어, 첫번째 코어 레이어 PLP는 TI_group_0에 인덱스되고, 두번째 코어 레이어 PLP는 TI_Group_1으로 인덱스된다. 암시적으로 지정되는 타임 인터리버 그룹들의 인덱스와 순서는 서브프레임에 존재하는 코어 레이어 PLP들을 위한 L1D_plp_id 필드 값과는 독립적인 것을 일 실시예로 한다. 본 발명에서 타임 인터리빙, 셀 다중화, 및 서브 슬라이싱(해당되는 경우)은 코어 레이어 PLP들를 기반으로 수행된다. 또한 인핸스드 레이어 PLP는 그것과 관련된 코어 레이어 PLP (또는 PLP들) (타임 인터리버 그룹(들))의 타임 인터리버와 셀 다중화를 따르는 것을 일 실시예로 한다. 그리고 인젝션 레벨은 인핸스드 레이어 PLP별로 시그널링되고, 코어 레이어 PLP에 대해서는 시그널링되지 않는다. 만일 하나의 인핸스드 레이어 PLP가 복수의 타임 인터리빙 그룹들에 분포(spread)되면, 그 인핸스드 레이어 PLP와 관련된 각 코어 레이어 PLP는 TI 모드에 상관없이, 그 두 레이어 PLP가 LDM된 각 서브프레임 내에서 정수개의 FEC 블록들로 이루어진다.
상기 FDM 방식은 서브프레임 내 복수의 PLP들을 분산 PLP들로 구성함으로써 얻어진다. 각 분산 PLP의 서브 슬라이스 간격은 현재 서브프레임 구성을 위한 데이터 심볼 당 데이터 셀들의 개수로 설정하는 것을 일 실시예로 한다. 또한 서브프레임에서 프리퀀시 인터리빙이 사용되지 않는 경우에만 FDM 효과를 얻을 수 있다.
상기 TFDM 방식은 FDM을 구성하기 위해 사용되는 방법에서 PLP 사이즈 및 서브 슬라이스 관련 파라미터들을 적절히 설정함으로써 이루어진다. 그리고 하나 이상의 비분산 PLP들이 선택적으로 TFDM 서브프레임에 포함될 수 있다.
다음은 상기 프레임 빌딩부(1500)의 프리퀀시 인터리버(1503)에 대해 설명하기로 한다.
본 발명에서 프리퀀시 인터리빙은 서브프레임에 포함되는 데이터 심볼에 대해서는 선택적이나 프리앰블에 포함되는 프리앰블 심볼에 대해서는 필수적이다. 즉, 서브프레임 바운더리 심볼들과 데이터 심볼들 내 데이터 셀들에 대해서는 사용되거나 사용되지 않을 수 있으며, 그 사용 여부는 L1 시그널링 데이터의 L1D_frequency_interleaver 필드에 시그널링된다. 상기 프리퀀시 인터리버(1503)는 하나의 OFDM 심볼 내 데이터 셀들에 대해 동작한다.
본 발명에 따른 프리퀀시 인터리버(1503)는 입력되는 셀들을 랜덤하게 인터리빙하여 프리퀀시 다이버시티를 제공할 수 있다. 또한, 상기 프리퀀시 인터리버(1503)는 단일 프레임에서 최대의 인터리빙 이득을 얻기 위해 다른 인터리빙 시드(seed) 순서를 이용하여 두 개의 순차적인 OFDM 심볼로 구성된 OFDM 심볼 페어(pair, 쌍)에 대응하는 데이터 또는 OFDM 심볼 하나에 대응하는 데이터에 대해 동작할 수 있다.
이때 상기 프리퀀스 인터리버(1503)로 입력되는 셀들은 다음과 같이 정의될 수 있다.
Figure PCTKR2016005499-appb-I000009
, 여기서
Figure PCTKR2016005499-appb-I000010
는 m번째 서브프레임의
Figure PCTKR2016005499-appb-I000011
번째 심볼의
Figure PCTKR2016005499-appb-I000012
번째 셀 인덱스를 나타낸다. 그리고 L Fm 은 첫번째 서브프레임(m=1)에 포함된 프리앰블, 데이터, 및 서브프레임 바운더리 심볼들의 개수 또는 두번째와 그 다음 서브프레임 (m)의 데이터 및 서브프레임 바운더리 심볼들의 개수를 나타낸다.
Figure PCTKR2016005499-appb-I000013
는 심볼 내 데이터 셀들의 개수를 나타낸다.
Figure PCTKR2016005499-appb-I000014
은 상기 프리퀀시 인터리버(1503)의 출력 셀들을 나타낸다. 여기서, Am,l은 m번째 서브프레임의 l번째 심볼을 나타낸다. 서브프레임 바운더리 심볼들에서, 프리퀀시 인터리빙은 널(null) 및 액티브 셀들 모두에 대해 동작하는 것을 일 실시예로 한다.
상기 프리퀀시 인터리버(1503)에서 입력 셀들을 프리퀀시 인터리빙하기 위해서는 인터리빙 시퀀스가 필요하다. 상기 인터리빙 시퀀스는 인터리빙 어드레스 또는 프리퀀시 인터리빙 시퀀스와 동일한 의미이며, 설명의 편의를 위해 서로 혼용하여 사용하기로 한다.
즉, 본 발명에서 프리퀀시 인터리버(1503)은 적어도 하나 이상의 OFDM 심볼, 즉 각 OFDM 심볼 또는 페어(pair)된 두 개의 OFDM 심볼 (페어 와이즈 (pair-wise) OFDM 심볼 또는 각 OFDM 심볼 페어)의 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하여 프리퀀시 인터리빙을 수행함으로써, 프리퀀시 다이버시티를 획득할 수 있다.
이를 위해 상기 프리퀀시 인터리버(1503)는 인터리빙 시퀀스를 발생시키는 프리퀀시 인터리빙 어드레스 제네레이터를 포함하는 것을 일 실시예로 한다.
상기 프리퀀시 인터리빙 어드레스 제네레이터는 베이직 인터리빙 시퀀스 제네레이터, 심볼 오프셋 제네레이터, 연산 오퍼레이터 및 어드레스 체크 블록을 포함할 수 있다. 상기 베이직 인터리빙 시퀀스 제네레이터는 베이직 랜덤 어드레스 제네레이터(basic random address generator) 및 와이어 퍼뮤테이션 (wire permutation) 블록을 포함할 수 있다. 상기 베이직 인터리빙 시퀀스 제네레이터는 1비트 토글 블록을 더 포함할 수 있으며 콘트롤 유닛의 콘트롤에 따라 베이직 인터리빙 시퀀스의 최상위 비트로서 토글된다.
상기 와이어 퍼뮤테이션 블록은 베이직 랜덤 어드레스 제네레이터에서 발생하는 시퀀스 내 비트들의 순서를 바꾸는 것을 일 실시예로 한다. 이 경우, 와이어 퍼뮤테이션 블록은 기 설정된 와이어 퍼뮤테이션 표(table)를 사용하여 비트들의 순서를 바꿀 수 있다.
상기 심볼 오프셋 제네레이터는 매 2개 OFDM 심볼마다 새로운 오프셋 시퀀스를 발생하는 것을 일 실시예로 한다. 즉, 상기 심볼 오프셋 제네레이터는 OFDM 심볼 페어 단위로 동작한다.
상기 연산 오퍼레이터는 상기 베이직 인터리빙 시퀀스 제네레이터의 출력과 상기 심볼 오프셋 제네레이터의 출력을 입력받아 배타적 오아(XOR) 연산을 수행하는 것을 일 실시예로 한다. 상기 연산 오퍼레이터의 출력 시퀀스가 인터리빙 시퀀스(즉, 인터리빙 어드레스)가 된다. 상기 연산 오퍼레이터의 역할은 상기 심볼 오프셋 제네레이터의 출력을 기반으로 OFDM 심볼 페어마다(every pair of OFDM symbols) 베이직 인터리빙 시퀀스 제네레이터에서 출력되는 베이직 인터리빙 시퀀스를 사이클릭하게 쉬프트(cyclically shift)하기 위해서이다. 즉, 심볼 오프셋만큼 베이직 인터리빙 시퀀스 값을 회전시킴으로써, 다른 시퀀스를 생성할 수 있다.
상기 어드레스 체크 블록은 상기 연산 오퍼레이터에서 출력되는 인터리빙 시퀀스(즉, 인터리빙 어드레스)가 프리퀀시 인터리빙되는 특정 OFDM 심볼에 대한 허용 가능한 캐리어 인덱스들의 범위 내에 있는지를 판단한다(validate).
상기 어드레스 체크 블록은 상기 연산 오퍼레이터의 출력이 심볼 내 전체 데이터 셀 개수를 초과하는지 판단하여, 만일 발생된 어드레스 값이 데이터 셀 개수보다 크면 그 출력은 무시한다.
도 11 내지 도 13은 본 발명의 일 실시예에 따른 8K, 16K, 그리고 32K FFT 사이즈들 각각에서의 프리퀀시 인터리빙 어드레스 제네레이터의 블록도이다. 각 FFT 사이즈별로 해당 FFT 사이즈에 대응하는 길이의 인터리빙 시퀀스가 생성되며, 인터리빙 시퀀스를 생성하는 과정이 각 FFT 사이즈마다 조금씩 차이가 난다.
도 11은 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리빙 어드레스 제네레이터를 나타낸 도면이다. 본 발명에 따른 프리퀀시 인터리버(1503)는 8K FFT 모드의 프리퀀시 인터리빙 어드레스 제네레이터에서 생성된 인터리빙 시퀀스(또는 인터리빙 어드레스)를 사용하여 FFT 사이즈가 8K인 서브프레임의 입력 심볼을 프리퀀시 인터리빙 할 수 있다.
도 11에 도시된 8K FFT 모드의 프리퀀시 인터리빙 어드레스 제네레이터는 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성하기 위하여 베이직 인터리빙 시퀀스 제네레이터, 심볼 오프셋 제네레이터, 연산 오퍼레이터 및 어드레스 체크 블록을 포함할 수 있다.
상기 베이직 인터리빙 시퀀스 제네레이터는 베이직 랜덤 어드레스 제네레이터 (basic random address generator) 및 와이어 퍼뮤테이션 (wire permutation) 블록을 포함하며, 12 비트의 베이직 랜덤 시퀀스를 출력하는 것을 일 실시예로 한다. 상기 베이직 인터리빙 시퀀스 제네레이터는 1비트 토글 블록을 더 포함할 수 있으며, 12비트의 베이직 랜덤 시퀀스의 최상위 비트를 구성하고, 콘트롤 유닛의 콘트롤에 따라 토글링된다. 따라서 연산 오퍼레이터는 상기 와이어 퍼뮤테이션 블록을 통해 13비트의 베이직 랜덤 시퀀스를 입력받는다. 상기 와이어 퍼뮤테이션 블록은 하기의 표 2와 같이 기 설정된 와이어 퍼뮤테이션 표를 사용하여 13비트의 베이직 랜덤 시퀀스의 비트들의 순서를 바꾼 후 상기 연산 오퍼레이터로 출력하는 것을 일 실시예로 한다. 즉, 8K FFT 모드의 경우, OFDM 심볼 페어를 구성하는 각 심볼에 대응하는 데이터 셀들마다 다른 와이어 퍼뮤테이션들이 사용되는 것을 일 실시예로 한다. 다시 말해, 8K FFT 모드의 경우, OFDM 심볼 페어를 구성하는 홀수번째 심볼과 짝수번째 심볼에 대응하는 베이직 랜덤 어드레스 제네레이터의 출력 벡터를 셔플(shuffle)하는 두개의 다른 와이어 퍼뮤테이션들이 적용된다. 이것은 동일한 베이직 랜덤 어드레스 제네레이터가 하나의 심볼 페어를 위해 사용되더라도, 다른 와이어 퍼뮤테이션들이 하나의 심볼 페어를 위해 다른 인터리빙 시퀀스를 발생하는 것을 나타낸다.
상기 심볼 오프셋 제네레이터는 OFDM 심볼 페어 단위로 동작하여 13 비트의 심볼 오프셋 시퀀스를 생성한다. 상가 베이직 인터리빙 시퀀스 제네레이터에서 출력되는 13 비트의 베이직 인터리빙 시퀀스와 상기 심볼 오프셋 제네레이터에서 출력되는 13 비트의 심볼 오프셋 시퀀스는 상기 연산 오퍼레이터에서 XOR 연산되어 어드레스 체크 블록으로 입력된다.
상기 어드레스 체크 블록과 콘트롤 유닛은 상기 연산 오퍼레이터에서 출력되는 13 비트의 Hl(p), 즉, 인터리빙 시퀀스(또는 인터리빙 어드레스) 값이 입력 데이터 벡터 크기 (Ndata)보다 클 경우 출력 값을 사용하지 않고 무시하며, 반복적으로 베이직 인터리빙 시퀀스 제네레이터의 동작을 조절하여 인터리빙 어드레스 값이 Mmax를 초과하지 않도록 할 수 있다.
도 12는 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리빙 어드레스 제네레이터를 나타낸 도면이다. 본 발명에 따른 프리퀀시 인터리버(1503)는 16K FFT 모드의 프리퀀시 인터리빙 어드레스 제네레이터에서 생성된 인터리빙 시퀀스(또는 인터리빙 어드레스)를 사용하여 FFT 사이즈가 16K인 서브프레임의 입력 OFDM 심볼 페어 또는 입력 OFDM 심볼에 대응하는 데이터 셀들을 프리퀀시 인터리빙 할 수 있다.
도 12에 도시된 16K FFT 모드의 프리퀀시 인터리빙 어드레스 제네레이터는 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성하기 위하여 베이직 인터리빙 시퀀스 제네레이터, 심볼 오프셋 제네레이터, 연산 오퍼레이터 및 어드레스 체크 블록을 포함할 수 있다.
상기 베이직 인터리빙 시퀀스 제네레이터는 베이직 랜덤 어드레스 제네레이터 (basic random address generator) 및 와이어 퍼뮤테이션 (wire permutation) 블록을 포함하며, 13 비트의 베이직 랜덤 시퀀스를 출력하는 것을 일 실시예로 한다. 상기 베이직 인터리빙 시퀀스 제네레이터는 1비트 토글 블록을 더 포함할 수 있으며, 13비트의 베이직 랜덤 시퀀스의 최상위 비트를 구성하고, 콘트롤 유닛의 콘트롤에 따라 토글링된다. 따라서 연산 오퍼레이터는 상기 와이어 퍼뮤테이션 블록을 통해 14비트의 베이직 랜덤 시퀀스를 입력받는다. 상기 와이어 퍼뮤테이션 블록은 하기의 표 3과 같이 기 설정된 와이어 퍼뮤테이션 표를 사용하여 14비트 베이직 랜덤 시퀀스의 비트들의 순서를 바꾼 후 상기 연산 오퍼레이터로 출력하는 것을 일 실시예로 한다. 16K FFT 모드의 경우, OFDM 심볼 페어를 구성하는 각 심볼들에 대응하는 데이터 셀들에 대해 동일한 와이어 퍼뮤테이션 표가 사용될 수도 있고, 또는 OFDM 심볼 페어를 구성하는 각 심볼에 대응하는 데이터 셀들마다 다른 와이어 퍼뮤테이션이 사용될 수도 있다. 일 실시예로, 16K 모드의 경우, OFDM 심볼 페어를 구성하는 홀수번째 심볼과 짝수번째 심볼에 대응하는 베이직 랜덤 어드레스 제네레이터의 출력 벡터를 셔플(shuffle)하는 두개의 다른 와이어 퍼뮤테이션들이 적용된다. 이것은 동일한 베이직 랜덤 어드레스 제네레이터가 하나의 심볼 페어를 위해 사용되더라도, 다른 와이어 퍼뮤테이션들이 하나의 심볼 페어를 위해 다른 인터리빙 시퀀스를 발생하는 것을 나타낸다.
상기 심볼 오프셋 제네레이터는 OFDM 심볼 페어 단위로 동작하여 14비트의 심볼 오프셋 시퀀스를 생성한다.
상가 베이직 인터리빙 시퀀스 제네레이터에서 출력되는 14비트의 베이직 인터리빙 시퀀스와 상기 심볼 오프셋 제네레이터에서 출력되는 14비트의 심볼 오프셋 시퀀스는 연산 오퍼레이터에서 XOR 연산되어 어드레스 체크 블록으로 입력된다.
상기 어드레스 체크 블록과 콘트롤 유닛은 상기 연산 오퍼레이터에서 출력되는 14 비트의 Hl(p), 즉, 인터리빙 시퀀스(또는 인터리빙 어드레스) 값이 입력 데이터 벡터 크기 (Ndata)보다 클 경우 출력 값을 사용하지 않고 무시하며, 반복적으로 베이직 인터리빙 시퀀스 제네레이터의 동작을 조절하여 인터리빙 어드레스 값이 Mmax를 초과하지 않도록 할 수 있다.
도 13은 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리빙 어드레스 제네레이터를 나타낸 도면이다. 본 발명에 따른 프리퀀시 인터리버(1503)는 32K FFT 모드의 프리퀀시 인터리빙 어드레스 제네레이터에서 생성된 인터리빙 시퀀스(또는 인터리빙 어드레스)를 사용하여 FFT 사이즈가 32K인 서브프레임의 입력 OFDM 심볼 페어를 프리퀀시 인터리빙 할 수 있다.
도 13에 도시된 32K FFT 모드의 프리퀀시 인터리빙 어드레스 제네레이터는 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성하기 위하여 베이직 인터리빙 시퀀스 제네레이터, 심볼 오프셋 제네레이터, 연산 오퍼레이터 및 어드레스 체크 블록을 포함할 수 있다.
상기 베이직 인터리빙 시퀀스 제네레이터는 베이직 랜덤 어드레스 제네레이터 (basic random address generator) 및 와이어 퍼뮤테이션 (wire permutation) 블록을 포함하며, 14 비트의 베이직 랜덤 시퀀스를 출력하는 것을 일 실시예로 한다. 상기 베이직 인터리빙 시퀀스 제네레이터는 1비트 토글 블록을 더 포함할 수 있으며, 14비트의 베이직 랜덤 시퀀스의 최상위 비트를 구성하고, 콘트롤 유닛의 콘트롤에 따라 토글링된다. 따라서 연산 오퍼레이터는 상기 와이어 퍼뮤테이션 블록을 통해 15비트의 베이직 랜덤 시퀀스를 입력받는다. 상기 와이어 퍼뮤테이션 블록은 하기 표 4와 같이 기설정된 와이어 퍼뮤테이션 표를 사용하여 15비트 베이직 랜덤 시퀀스의 비트들의 순서를 바꾼 후 상기 연산 오퍼레이터로 출력하는 것을 일 실시예로 한다.
32K FFT 모드의 경우, OFDM 심볼 페어를 구성하는 각 심볼들에 대응하는 데이터 셀들에 대해 동일한 와이어 퍼뮤테이션이 사용되는 것을 일 실시예로 한다. 이것은 싱글 퍼뮤테이션이 32K FFT 사이즈를 위해 사용되며, 그것은 동일한 인터리빙 시퀀스가 심볼 페어마다(every symbol pair) 사용되는 것을 나타낸다.
상기 심볼 오프셋 제네레이터는 OFDM 심볼 페어 단위로 동작하여 15비트의 심볼 오프셋 시퀀스를 생성한다.
상가 베이직 인터리빙 시퀀스 제네레이터에서 출력되는 15비트의 베이직 인터리빙 시퀀스와 상기 심볼 오프셋 제네레이터에서 출력되는 15비트의 심볼 오프셋 시퀀스는 연산 오퍼레이터에서 XOR 연산되어 어드레스 체크 블록으로 입력된다.
상기 어드레스 체크 블록과 콘트롤 유닛은 상기 연산 오퍼레이터에서 출력되는 15 비트의 Hl(p), 즉, 인터리빙 시퀀스(또는 인터리빙 어드레스) 값이 입력 데이터 벡터 크기 (Ndata)보다 클 경우 출력 값을 사용하지 않고 무시하며, 반복적으로 베이직 인터리빙 시퀀스 제네레이터의 동작을 조절하여 인터리빙 어드레스 값이 Mmax를 초과하지 않도록 할 수 있다.
다음은 본 발명의 일 실시예에 따른 인터리빙 시퀀스(또는 인터리빙 어드레스)의 생성 과정을 각 FFT 사이즈를 기반으로 설명하기로 한다.
도 11 내지 도 13의 베이직 인터리빙 시퀀스 제네레이터에서,
Figure PCTKR2016005499-appb-I000015
비트 바이너리 워드
Figure PCTKR2016005499-appb-I000016
는 다음의 과정을 통해 발생된다.
Figure PCTKR2016005499-appb-I000017
:
Figure PCTKR2016005499-appb-I000018
Figure PCTKR2016005499-appb-I000019
:
Figure PCTKR2016005499-appb-I000020
Figure PCTKR2016005499-appb-I000021
: {
Figure PCTKR2016005499-appb-I000022
;
8K FFT 사이즈:
Figure PCTKR2016005499-appb-I000023
,
16K FFT 사이즈:
Figure PCTKR2016005499-appb-I000024
,
32K FFT 사이즈:
Figure PCTKR2016005499-appb-I000025
}.
여기서, 여기서,
Figure PCTKR2016005499-appb-I000026
는 XOR 연산을 나타내고,
Figure PCTKR2016005499-appb-I000027
이며, 파라미터
Figure PCTKR2016005499-appb-I000028
는 아래 표 1에 정의된다. 즉, 표 1은 FFT 모드 즉, FFT 사이즈에 따른
Figure PCTKR2016005499-appb-I000029
값을 보이고 있다.
표 1
Figure PCTKR2016005499-appb-T000001
아래 표 2는 FFT 사이즈가 8K일 때 도 11의 베이직 랜덤 어드레스 제네레이터에서 출력되는 비트 워드
Figure PCTKR2016005499-appb-I000030
와 와이어 퍼뮤테이션 블록에서 와이어 퍼뮤테이션에 의해 그 포지션이 변경되는 비트 워드
Figure PCTKR2016005499-appb-I000031
의 관계를 보이고 있다. 즉, 하기 표 2에서 첫번째 컬럼은 입력된 비트 시퀀스의 비트 포지션을 나타내고, 두번째 및 세번째 컬럼은 와이어 퍼뮤테이션에 의해 변경되는 비트 포지션을 나타낸다. 그리고 두번째 컬럼의 비트 포지션은 입력 OFDM 심볼 페어의 짝수번째 심볼에 적용되고, 세번째 컬럼의 비트 포지션은 입력 OFDM 심볼 페어의 홀수번째 심볼에 대응된다.
표 2
Figure PCTKR2016005499-appb-T000002
아래 표 3은 FFT 사이즈가 16K일 때 도 12의 베이직 랜덤 어드레스 제네레이터에서 출력되는 비트 워드
Figure PCTKR2016005499-appb-I000032
와 와이어 퍼뮤테이션 블록에서 와이어 퍼뮤테이션에 의해 그 포지션이 변경되는 비트 워드
Figure PCTKR2016005499-appb-I000033
의 관계를 보이고 있다. 즉, 하기 표 3에서도 첫번째 컬럼은 입력된 비트 시퀀스의 비트 포지션을 나타내고, 두번째 및 세번째 컬럼은 와이어 퍼뮤테이션에 의해 변경되는 비트 포지션을 나타낸다. 8K FFT 모드와 마찬가지로, 두번째 컬럼의 비트 포지션은 입력 OFDM 심볼 페어의 짝수번째 심볼에 적용되고, 세번째 컬럼의 비트 포지션은 입력 OFDM 심볼 페어의 홀수번째 심볼에 대응된다.
표 3
Figure PCTKR2016005499-appb-T000003
아래 표 4는 FFT 사이즈가 32K일 때 도 13의 베이직 랜덤 어드레스 제네레이터에서 출력되는 비트 워드
Figure PCTKR2016005499-appb-I000034
와 와이어 퍼뮤테이션 블록에서 와이어 퍼뮤테이션에 의해 그 포지션이 변경되는 비트 워드
Figure PCTKR2016005499-appb-I000035
의 관계를 보이고 있다. 하기 표 4에서 첫번째 컬럼은 입력된 비트 시퀀스의 비트 포지션을 나타내고, 두번째 컬럼은 와이어 퍼뮤테이션에 의해 변경되는 비트 포지션을 나타낸다. 즉, 두번째 컬럼의 비트 포지션이 입력 OFDM 심볼 페어의 짝수번째 심볼과 홀수번째 심볼에 동일하게 적용된다.
표 4
Figure PCTKR2016005499-appb-T000004
위의 표 2내지 표 4의 변경된 비트 포지션은 본 발명의 이해를 돕기 위한 일 실시예이며, 각 FFT 모드의 비트 포지션은 설계자에 의해 변경될 수 있다.
다음은 각 FFT 사이즈별로 심볼 오프셋을 발생하는 과정을 설명하기로 한다. 즉, 도 11 내지 도 13의 심볼 오프셋 제네레이터에서, 심볼 오프셋은 2개의 심볼마다 새로운 오프셋을 발생한다. 즉, 심볼 오프셋 값은 2개의 연속적인 심볼들 (
Figure PCTKR2016005499-appb-I000036
and
Figure PCTKR2016005499-appb-I000037
)에서 동일(constant)하다.
도 11 내지 도 13의 심볼 오프셋 제네레이터에서,
Figure PCTKR2016005499-appb-I000038
비트 바이너리 워드
Figure PCTKR2016005499-appb-I000039
는 다음의 과정을 통해 발생된다.
Figure PCTKR2016005499-appb-I000040
:
Figure PCTKR2016005499-appb-I000041
Figure PCTKR2016005499-appb-I000042
: {
Figure PCTKR2016005499-appb-I000043
;
8K FFT 사이즈:
Figure PCTKR2016005499-appb-I000044
,
16K FFT 사이즈:
Figure PCTKR2016005499-appb-I000045
,
32K FFT 사이즈:
Figure PCTKR2016005499-appb-I000046
}.
여기서,
Figure PCTKR2016005499-appb-I000047
는 XOR 연산을 나타낸다.
그러므로, 도 11 내지 도 13에서 입력 심볼
Figure PCTKR2016005499-appb-I000048
을 프리퀀시 인터리빙하기 위한 인터리빙 시퀀스
Figure PCTKR2016005499-appb-I000049
(
Figure PCTKR2016005499-appb-I000050
는 다음과 같이 발생할 수 있다.
for
Figure PCTKR2016005499-appb-I000051
{
Figure PCTKR2016005499-appb-I000052
　
for
Figure PCTKR2016005499-appb-I000053
{
Figure PCTKR2016005499-appb-I000054
;
if
Figure PCTKR2016005499-appb-I000055
;}
}
본 발명은 8K와 16K FFT 사이즈들에 대해서는, 위의 표 2와 표 3에서 보는 바와 같이 2개의 다른 와이어 퍼뮤테이션들이 사용된다. 즉, 주어진 데이터 심볼에 대해, 사용된 특정 와이어 퍼뮤테이션은 표 2와 표 3의 (
Figure PCTKR2016005499-appb-I000056
mod 2)의 값에 의해 결정된다. 이것은 다른 인터리빙 시퀀스가 매 심볼마다 사용되는 것을 지시한다.
이에 반해, 32K FFT 사이즈에 대해서는, 싱글 퍼뮤테이션이 표 4에서 보는 바와 같이 사용된다. 이것은 다른 인터리빙 시퀀스가 매 심볼 페어마다 사용되는 것을 지시한다.
각 FFT 모드에서, 인터리빙 시퀀스
Figure PCTKR2016005499-appb-I000057
(
Figure PCTKR2016005499-appb-I000058
를 사용하여, 인터리브된 심볼
Figure PCTKR2016005499-appb-I000059
은 다음과 같이 정의된다.
32K FFT 사이즈의 경우, 프리퀀시 인터리버(FI)의 입출력 관계는 다음과 같다. 즉, 등호(=) 좌측은 프리퀀시 인터리빙이 수행된 출력 데이터 (즉, 인터리브된 벡터)를 나타내며, 우측은 프리퀀스 인터리빙을 위해 입력되는 셀들(즉, 입력 벡터)을 나타낸다. 예를 들어, Xm,l,p는 m번째 프레임의 l번째 OFDM 심볼에 매핑될 셀 인덱스 p를 의미할 수 있으며, Am,l,Hl(p)는 m번째 프레임의 l번째 OFDM 심볼에 매핑될 셀 인덱스 p가 인터리빙 어드레스 (또는 인터리빙 시퀀스)에 따라 읽혀졌음을 의미한다.
Figure PCTKR2016005499-appb-I000060
, for the even symbol of a symbol pair,
Figure PCTKR2016005499-appb-I000061
,
Figure PCTKR2016005499-appb-I000062
, for the odd symbol of a symbol pair,
Figure PCTKR2016005499-appb-I000063
.
8K와 16K FFT 사이즈들의 경우, 프리퀀시 인터리버(FI)의 입출력 관계는 다음과 같다. 즉, 등호 좌측은 프리퀀시 인터리빙이 수행된 출력 데이터 (즉, 인터리브된 벡터)를 나타내며, 우측은 프리퀀스 인터리빙을 위해 입력되는 셀들(즉, 입력 벡터)을 나타낸다.
Figure PCTKR2016005499-appb-I000064
, for any symbol,
Figure PCTKR2016005499-appb-I000065
.
즉, 32K FFT 모드의 경우, 하나의 인터리빙 시퀀스가 하나의 OFDM 심볼 페어에 대응하는 셀들에 적용되어 프리퀀시 인터리빙되고, 8K와 16K FFT 모드의 경우, 하나의 인터리빙 시퀀스가 하나의 OFDM 심볼에 대응하는 셀들에 적용되어 프리퀀시 인터리빙된다.
또한 도 11 내지 도 13의 베이직 랜덤 어드레스 제네레이터 및/또는 심볼 오프셋 제네레이터는 임의의 PRBS(Pseudo Random Bit Sequence) 레지스터로 변경 가능하다.
다음은 프레임 기반(frame basis)에서 프리퀀시 인터리빙 과정의 일 예를 설명하기로 한다.
먼저, 프레임의 첫번째 프리앰블 심볼에서, 심볼 오프셋 제네레이터와 베이직 인터리빙 시퀀스 제네레이터의 레지스터는 리셋되는 것을 일 실시예로 한다. 즉, 상기 심볼 오프셋 제네레이터의 콘텐츠 FBSR (Feedback Shift Register) G는 [1111…11]로 셋트되고, 상기 베이직 인터리빙 시퀀스 제네레이터의 콘텐츠 FBSR R'는 [0000…00]로 셋트된다.
그리고 상기 프레임 내 첫번째 서브프레임을 제외하고 나머지 서브프레임들의 첫번째 심볼에서, 상기 심볼 오프셋 제네레이터와 상기 베이직 인터리빙 시퀀스 제네레이터는 리셋되는 것을 일 실시예로 한다. 즉, 상기 심볼 오프셋 제네레이터의 콘텐츠 FBSR G는 [1111…11]로 셋트되고, 상기 베이직 인터리빙 시퀀스 제네레이터의 콘텐츠 FBSR R'는 [0000…00]로 셋트된다. 여기서 서브프레임의 첫번째 심볼은 데이터 심볼이 될 수도 있고, 서브프레임 바운더리 심볼이 될 수도 있다.
상기 제1 프레임 빌딩부(1500)에서 출력되는 신호 프레임 내 프리앰블 심볼(들) 및 데이터 심볼들은 제1 OFDM 제네레이션부(1600)으로 입력된다.
상기 제1 OFDM 제네레이션부(1600)은 파일럿 삽입기1601), MISO 처리부(1602), IFFT부(1603), 가드 인터발 삽입기(1605), 및 부트스트랩 삽입기(1606)를 포함하는 것을 일 실시예로 한다. 그리고 PAPR (Peak-to-Average-Power Reduction) 부(1604)가 상기 IFFT부(1603)와 가드 인터발 삽입기(1605) 사이에 삽입될 수 있으며, 이는 선택적이다.
상기 제1 OFDM 제네레이션부(1600)로 입력되는 심볼들은 파일럿 삽입, MISO 처리, PAPR 처리, 및 IFFT 후 타임 도메인 OFDM 심볼로 변환된 후 가드 인터발 삽입 및 부트스트랩 심볼(들) 삽입 과정을 거쳐 수신기로 전송된다.
신호 프레임 내 다양한 셀들이 송/수신기에 알려진 레퍼런스 정보로 변조된다. 그리고 레퍼런스 정보를 포함하는 셀들이 부스트된 파워 레벨(boosted power level)로 전송될 수 있다. 본 발명에서는 이러한 셀들을 파일럿이라 칭한다.
상기 파일럿 삽입기(1601)에서 삽입되는 파일럿 타입에는 스캐터드 파일럿(Scattered Pilot, SP), 컨티뉴얼 파일럿(Continual Pilot, CP), 엣지 파일럿, 프리앰블 파일럿, 및 서브프레임 바운더리 파일럿으로 구성된다. 이와 같은 파일럿은 채널 동기, 채널 추정, 위상 잡음 추정 등 다양하게 이용될 수 있다.
다음의 표 5는 본 발명의 심볼 타입에 따라 적용될 수 있는 파일럿 타입의 예들을 보인 것이다.
표 5
Figure PCTKR2016005499-appb-T000005
예를 들면, 위의 표 5에서 보는 바와 같이, 스캐터드 파일럿 셀들은 모든 데이터 심볼들에 삽입되어 전송되며, 프리앰블 심볼(들)과 서브프레임 바운더리 심볼(들)에는 삽입되지 않는다. 그리고 스캐터드 파일럿 패턴은 L1 시그널링 데이터에 시그널링된다.
본 발명에서 스캐터드 파일럿의 크기(amplitude)는 파라미터 L1D_scattered_pilot_boost 필드 값 및 스캐터드 파일럿 패턴으로부터 계산될 수 있다.
본 발명에서 컨티뉴얼 파일럿 셀들은 프리앰블 심볼들, 임의의 서브프레임 바운더리 심볼들을 포함하는 프레임의 모든 심볼들에 삽입되어 전송된다. 상기 CP 위치들은 추가적인 CP 셋트의 추가적인 위치와 커먼 CP 셋트로부터 결정된다. 이때 커먼 CP 셋트는 스캐터드 파일럿과 겹치지 않도록 설계된 파일럿이고, 추가 CP 셋트는 매 데이터 심볼 내 유효 데이터 캐리어 개수가 일정하도록 설계된 파일럿이다. 그러므로 경우에 따라 추가 CP는 스케터드 파일럿과 겹칠 수 있다. 즉, 추가 CP 셋트는 FFT 사이즈와 파일럿 패턴에 따라 심볼 내 스캐터드 파일럿과 겹치는 개수가 발생할 수 있다. 본 발명에서 16K FFT 모드와 8K FFT 모드에 사용되는 커먼 CP의 위치들은 32K FFT 모드의 커먼 CP 셋트의 위치들로부터 계산되는 것을 일 실시예로 한다.
본 발명에서 엣지 파일럿은 프리앰블 심볼(들)을 제외한 신호 프레임 내 모든 심볼에 적용된다.
본 발명에서 프리앰블 파일럿은 정확한 프리앰블 신호의 등화를 위해 서브프레임에 삽입되는 스캐터드 파일럿에 비해 상대적을 많이 삽입되는 것을 일 실시예로 한다. 또는 프레임의 프리앰블에 삽입되는 프리앰블 파일럿들은 동일한 프레임의 첫번째 서브프레임의 스캐터드 파일럿들과 적어도 같은 밀도(dense)가 되도록 선택되는 것을 일 실시예로 한다.
본 발명에서 프리앰블 파일럿은 정확한 프리앰블 신호의 등화를 위해 서브프레임에 삽입되는 스캐터드 파일럿에 비해 상대적을 많이 삽입되는 것을 일 실시예로 한다. 또는 프레임의 프리앰블에 삽입되는 프리앰블 파일럿들은 동일한 프레임의 첫번째 서브프레임의 스캐터드 파일럿들과 적어도 같은 밀도(dense)가 되도록 선택되는 것을 일 실시예로 한다. 프리앰블 심볼(들)의 파일럿 셀들은 부스트된 파워 레벨로 전송되는 것을 일 실시예로 한다.
본 발명에서 서브프레임 바운더리 심볼들을 위한 파일럿들은 동일한 서브프레임의 인근(surrounding) 노멀 데이터 심볼들을 위한 파일럿들보다 더 밀집(denser)된다.
상기 파일럿 삽입기(1601)에서 파일럿들이 삽입된 심볼들은 MISO 처리부(1602)로 입력된다. 상기 MISO 처리부(1602)에서 TDCFS (Transmit Diversity Code Filter Set)는 잠재적 파괴 인터퍼런스(potential destructive interference)를 최소화하기 위해, 싱글 프리퀀시 네트워크에서 다수의 송신기들로부터 신호들을 인위적으로 역상관(decorrelates)하는 MISO pre-distortion 기술이며, 상기 파일럿 삽입기(1601)의 출력에 이 기술이 적용되는 것을 일 실시예로 한다.
본 발명에서 MISO는 서브프레임의 OFDM 심볼들에만 적용되고 부트스트랩 또는 프리앰블에는 적용되지 않는 것을 일 실시예로 한다. 그리고 MISO 적용 여부는 L1 시그널링 데이터의 L1B_first_sub_miso 필드 및 L1D_miso 필드에 시그널링된다.
본 발명에서 IFFT부(1603)은 신호 프레임의 데이터 심볼들과 프리앰블 심볼(들)을 타임 도메인의 심볼들로 변환한다. 모든 심볼들은 데이터와 레퍼런스 정보(즉, 파일럿)을 포함하고, 각 심볼은 NoC 캐리어들의 셋트로 구성된다.
상기 PAPR부(1604)는 선택적이며, TR(tone reservation) 및/또는 ACE (Active Constellation Extension) 기법을 이용하여 상기 IFFT부(1603)에서 타임 도메인으로 변환된 심볼들의 PAPR를 감소시킬 수 있다.
상기 가드 인터발 삽입기(1605)는 각 심볼에 가드 인터발을 삽입한다. 본 발명에서는 각 심볼의 유효 데이터 구간 전에 가드 인터발을 삽입하는 것을 일 실시예로 한다.
상기 부트스트랩 삽입기(1606)는 부트스트랩 심볼(들)을 각 신호 프레임의 시작에 삽입하여 부트스트랩을 형성한다.
다음은 본 발명에 적용되는 부트스트랩에 대한 설명이다. 본 발명에서 부트스트랩은 디지털 전송 신호로 유니버셜 엔트리 포인트를 제공하며, 모든 수신기에 알려진 고정된 구성(configuration) (예, 샘플링 레이트, 신호 대역폭(bandwidth), 서브 캐리어 스페이싱, 타임 도메인 구조)을 이용하는 것을 일 실시예로 한다.
본 발명에서 부트스트랩은 하나 이상의 심볼들로 구성되며, 첫번째 심볼(즉, 부트스트랩 심볼 0)은 신호 디스커버리, coarse 동기, 프리퀀시 오프셋 추정, 초기 채널 추정이 가능하도록 각 프레임 주기(period)의 시작 부분에 동기 심볼로 시작한다. 나머지 심볼(들)은 해당 프레임의 나머지의 수신 및 디코딩을 위한 콘트롤 시그널링(이하 부트스트랩 시그널링 정보라 함)를 포함한다.
본 발명에서 부트스트랩 버전은 메인 버전 넘버와 마이너 버전 넘버로 구분된다. 메인 버전은 bootstrap_major_version에 코드로 표시하고, 마이너 버전은 bootstrap_minor_version에 코드로 표시한다. 이때, Zadoff-Chu (ZC) 루트(root)와 PN 시퀀스 시드(seed)가 부트스트랩 심볼 콘텐츠를 위한 베이스 인코딩 시퀀스를 생성하는데 사용되는 것을 일 실시예로 한다. 메이저 버전 넘버는 특정 시그널 타입에 해당하는 ZC 루트를 선택하여 시그널링된다. 마이너 버전 넘버는 특정 메이저 버전 내에 존재하는데 적당한 PN 시퀀스 시드를 선택하여 시그널링된다.
본 발명에서 각 부트스트랩 심볼에 사용되는 값들은 프리퀀시 도메인에서 PN 시퀀스에 의해 변조(modulated)된 ZC 시퀀스이다. 상기 ZC 루트와 PN 시드는 위에서 설명한 바와 같이 해당 부트스트랩의 메이저 및 마이너 버전들을 시그널링한다.
그리고 PN 시퀀스로 변조된 ZC 시퀀스는 복소수 시퀀스를 가지며 IFFT 입력에서 각 서브캐리어에 적용된다. 이때 PN 시퀀스는 개별 복소수 서브캐리어들에 위상 회전(phase retation)을 인가하고 이에 따라 원래의 ZC 시퀀스의 바람직한 CAZAC (Constant Amplitude Zero Auto-Correlation) 특성을 유지하게 된다. 상기 PN 시퀀스는 자기상관응답(autocorrelation response)에서 스퓨리어스 피크들(spurious peaks)을 억압함에 의해 동일 루트 시퀀스의 사이클릭 쉬프트들 사이에 추가적인 신호 분리(additional signal separation)를 제공한다.
본 발명에서 부트스트랩 심볼들은 그 심볼의 위치에 따라 두가지 구조를 가진다. 즉, 부트스트랩 심볼 0, 즉 초기 심볼은 동기 검출을 위해 사용되는데 CAB 구조를 사용하며, 나머지 부트스트랩 심볼(들)은 BCA 구조를 사용하는 것을 일 실시예로 한다.
그리고 상기 부트스트랩 심볼들에 시그널링되어 전송되는 콘트롤 시그널링을 부트스트랩 시그널링 정보라 하기로 한다.
본 발명에서 부트스트랩 심볼 1에 시그널링되는 정보는 ea_wake_up_1 필드, min_time_to_next 필드 및 system_bandwidth 필드를 포함하는 것을 일 실시예로 한다.
상기 ea_wake_up_1 필드는 긴급 경고 웨이크업 필드로서, 긴급 상황 존재 여부를 지시한다.
상기 min_time_to_next 필드는 현재 프레임 A의 시작부터 현재 프레임 A와 동일한 메이저/마이너 버전의 다음 프레임 B의 시작까지의 최소 시간을 표시한다.
상기 system_bandwidth 필드는 현재 피지컬 레이어 프레임의 부트스트랩 이후 부분을 위해 사용되는 시스템 대역폭을 나타낸다.
본 발명에서 부트스트랩 심볼 2에 시그널링되는 정보는 ea_wake_up_2 필드와 bsr_coefficient 필드를 포함하는 것을 일 실시예로 한다.
상기 ea_wake_up_2 필드는 상기 부트스트랩 심볼 1의 상기 ea_wake_up_1 필드와 함께 긴급 상황 존재 여부를 지시한다.
상기 bsr_coefficient 필드는 현재 피지컬 레이어 프레임의 부트스트랩 이후 신호에 대한 표본화율을 나타낸다.
본 발명에서 부트스트랩 심볼 3에 시그널링되는 정보는 preamble_structure 필드이다. 이 필드는 마지막 부트스트랩 심볼 다음에 위치하는 하나 이상의 프리앰블 심볼에 대한 전송 파라미터를 시그널링한다.
한편 본 발명은 위에서 언급한 바와 같이 MIMO 방식이 적용될 수도 있다. 특히 2x2 MIMO 안테나 시스템을 적용한다고 가정할 경우, 송신 시스템은 제1 인풋 포맷팅부(1100), 제1 BICM부(1200), MIMO 처리부(1400), 제1, 제2 프레임 빌딩부(1500, 1550), 및 제1, 제2 OFDM 제네레이션부(1600, 1650)를 포함하는 것을 일 실시예로 한다. 상기 MIMO 처리부(1400)는 MIMO 프리코딩(precoding)부라 하기도 한다.
상기 제1 인풋 포맷팅부(1100), MIMO 디먹스(1203)와 제2 매퍼(1205)를 제외한 제1 BCIM부(1200), 제1 프레임 빌딩부(1500), 및 제1 OFDM 제네레이션 블록(1600)은 상세 설명은 지금까지 설명하였으로 여기서는 생략하기로 한다. 또한 상기 제2 프레임 빌딩부(1550)의 구성은 상기 제1 프레임 빌딩부(1500)의 구성과 동일하므로, 상기 제1 프레임 빌딩부(1500)의 상세 설명을 참조하기로 하고 상기 제2 프레임 빌딩부(1550)의 상세 설명은 생략하기로 하고, 상기 제2 OFDM 제네레이션부(1650)의 구성은 상기 제1 OFDM 제네레이션부(1600)의 구성과 동일하므로, 상기 제1 OFDM 제네레이션부(1600)의 상세 설명을 참조하기로 하고 상기 제2 OFDM 제네레이션부(1650)의 상세 설명은 생략하기로 한다.
일반적으로 MIMO 기술은 단일 RF 채널에서 서로 다른 2개의 데이터 스트림을 전송하는 공간 다중화(spatial multiplexing) 기법을 적용함으로써, 추가적인 공간 다이버시티(spatial diversity)를 통해 로버스트니스를 증대시킬 수 있고, 및/또는 채널 용량을 증대시킬 수 있다. 특히 공간 다중화 이득은 SIMO(Single-Input Multiple-Output)/MISO (Multiple-Input Single-Output)와 달리 MIMO 기술을 통해서만 획득되며, 추가적인 전송 전력 증가 없이 단일 안테나를 통한 전송 채널 용량 한계를 극복할 수 있다.
본 발명에서 송/수신부는 수평/수직 2개 극성을 가지는 크로스 극성화된(cross-polarized) 안테나를 사용하는 것을 일 실시예로 한다.
상기 MIMO 디먹스(1203)는 MIMO 처리를 위해 단일 셀 워드 스트림을 이중 셀 워드 스트림으로 분리하는 데 사용된다. 즉, 상기 비트 인트리버(1202)의 출력 비트를 제1 입력 신호(예를 들어, 짝수 벡터)와 제2 입력 신호(예를 들어, 홀수 벡터)로 분리하고, 제1 입력 신호는 제1 매퍼(1204)로, 제2 입력 신호는 제2 매퍼(1205)로 출력한다.
상기 제1 매퍼(1204)와 제2 매퍼(1205)는 각각 입력 신호를 IQ 플레인(plane) 상의 복소수 값을 가지는 QAM 컨스텔레이션 포인트들로 매핑한다. 상기 제1 매퍼(1204)와 제2 매퍼(1205)의 상세 동작은 위에서 설명한 매퍼(2300)의 설명을 참조하기로 하고, 여기서는 생략한다. 다만, MIMO 처리를 위해 본 발명은 동일한 컨스텔레이션들이 MIMO를 위해 사용되며, 동일한 모듈레이션 차수가 2개의 송신 안테나로부터 전송된다.
상기 제1 매퍼(1204)와 제2 매퍼(1205)의 출력은 상기 MIMO 처리부(1400)로 입력된다.
상기 MIMO 처리부(1400)는 한쌍의 셀 심볼을 입력받아 프리코딩한 후 한쌍의 셀 심볼을 출력한다. 본 발명에서 MIMO 처리부(1400)는 MIMO 프리코딩 방식은 수신기 측에서의 비교적 작은 복잡도 증가로 용량 증가를 제공하기 위한 FR-SM (full-rate spatial multiplexing) 방식을 사용할 수 있다. 그리고 본 발명에서 MIMO 처리는 PLP레벨에서 적용된다.
본 발명에서 256QAM과 16200 비트 길이를 갖는 FEC 코드들의 조합은 MIMO에서 허용되지 않는 것을 일 실시예로 한다. 그리고 본 발명에서 MIMO 처리는 부트스트랩과 프리앰블에는 적용되지 않는 것을 일 실시예로 한다. 또한 시그널링 엘레먼트들에도 적용되지 않는 것을 일 실시예로 한다. 그리고 MIMO는 ACE, LDM, 채널 본딩 어느것과도 함께 사용되지 않는 것을 일 실시예로 한다.
L1 시그널링
한편, 본 발명에서 L1 시그널링은 피지컬 레이어 파라미터들을 구성하기 위해 필요한 정보를 제공한다. 이러한 L1 시그널링은 L1-Basic 시그널링 데이터와 L1-Detail 시그널링 데이터로 나뉘어지며, 프리앰블 심볼들로 전송된다. 본 발명은 일 실시예로, 부트스트랩 심볼들로 전송되는 부트스트랩 시그널링 정보도 L1 시그널링에 포함시킬 수 있다.
상기 L1-Basic 시그널링 데이터는 시스템의 가장 기본적인 시스템 시그널링 정보이며, L1-Detail 시그널링 데이터의 디코딩에 필요한 파라미터들을 정의한다. L1-Basic 시그널링 데이터의 길이는 200비트로 고정되는 것을 일 실시예로 한다.
상기 L1-Detail 시그널링 데이터는 데이터 콘텐스트(data context)와 그것의 디코딩에 필요한 정보를 자세히 정의한다. 그리고 L1-Detail 시그널링 데이터의 길이는 프레임간(from frame to frame)에 가변이다.
도 1에서 L1 시그널링 처리부(1700)는 L1 시그널링의 보호(protection)를 위한 처리를 수행하는 블록으로서, L1-Basic 시그널링 데이터의 보호(protection)를 위한 처리를 수행하는 L1-Basic 처리부와 L1-Detail 시그널링 데이터의 보호를 위한 처리를 수행하는 L1-Detail 처리부를 포함한다.
상기 L1-Basic 처리부는 L1-Basic 시그널링 데이터에 대해 스크램블링, BCH 인코딩, 제로 패딩(zero padding), LDPC 인코딩, 패리티 퍼뮤테이션, 반복/펑처링(repetition/puncturing), 제로 제거(zero removing), 비트 디먹스, 및 컨스텔레이션 매핑을 순차적으로 수행한 후 상기 프레임 빌딩부(1500)로 출력한다. 이 중에 일부 기능은 해당 조건이 만족되는 경우에만 수행되거나 또는 조건없이 생략될 수도 있다. 만일 MIMO 방식이 적용되면 상기 L1-Basic 처리부에서 처리된 L1-Basic 시그널링 데이터는 제1, 제2 프레임 빌딩부(1500, 1550)로 출력된다.
상기 L1-Detail 처리부는 L1-Detail 시그널링 데이터에 대해 세그멘테이션, 스크램블링, BCH 인코딩, 제로 패딩(zero padding), LDPC 인코딩, 패리티 퍼뮤테이션, 반복/펑처링(repetition/puncturing), 제로 제거(zero removing), 비트 디먹스, 및 컨스텔레이션 매핑을 순차적으로 수행한 후 상기 프레임 빌딩부(1500)로 출력한다. 상기 L1-Detail 처리부는 상기 L1-Detail 시그널링 데이터에 추가의 패리티 생성, 생성된 추가의 패리티 데이터에 대한 비트 디먹스, 및 컨스텔레이션 매핑을 더 수행할 수 있다. 이 중에 일부 기능은 해당 조건이 만족되는 경우에만 수행되거나 또는 조건없이 생략될 수도 있다. 만일 MIMO 방식이 적용되면 상기 L1-Detail 처리부에서 처리된 L1-Detail 시그널링 데이터는 제1, 제2 프레임 빌딩부(1500, 1550)로 출력된다.
즉, L1-Basic 시그널링 데이터와 L1-Detail 시그널링 데이터는 BCH 외부 코드와 LDPC 내부 코드의 연접 방식으로 인코딩된다. 이때 넓은 SNR 범위를 지원하는 적합한 다양한 강건성 레벨을 제공하기 위해 L1-Basic 시그널링 데이터와 L1-Detail 시그널링 데이터의 보호 레벨은 LDPC 부호, 변조 차수, 그리고 쇼트닝/펑처링 파라미터를 기준으로 7가지 모드로 분류된다. 각각의 모드는 LDPC 부호, 변조 차수, 컨스텔레이션 그리고, 쇼트닝/펑처링 패턴에 대한 서로 다른 조합을 가지는 것을 일 실시예로 한다.
본 발명에서는 하나의 인코드된 블록이 포함하는 정보 비트들의 개수를 Ksig이라 하기로 한다. 이때 Ksig 길이의 L1 시그널링 비트들이 하나의 LDPC 인코드된 블록에 대응된다. 본 발명에서 L1-Basic 시그널링 데이터에 대한 Ksig 값은 200으로 고정되어 있으나 L1-Detail 시그널링 데이터의 비트 개수는 가변이기 때문에 L1-Detail 시그널링 데이터에 대한 Ksig 값은 변수이다. 그러므로, L1-Detail 시그널링 데이터의 비트 개수가 Ksig의 최대값보다 큰 경우, 세그멘테이션 연산이 L1-Detail 시그널링 데이터에 추가적으로 적용된다.
그리고 L1-Basic 시그널링 데이터와 L1-Detail 시그널링 데이터에 대해 BCH 인코드된 비트의 길이가 LDPC 인코드될 비트의 길이보다 작을 경우, 그 차이만큼 LDPC 인코드될 비트에 제로 패딩 비트들로 채워지는 제로 패딩이 수행된 후 LDPC 인코딩이 수행된다. 그러므로, 제로 패딩은 이 조건이 만족되는 경우에만 수행된다. 제로 패딩이 수행된 경우, 제로 패딩 비트들은 전송되지 않고 반복/펑처링 과정 후 제거된다.
또한 본 발명에서 L1-Basic 시그널링 데이터와 L1-Detail 시그널링 데이터에 대해 비트 디먹싱을 수행할 때 블록 인터리빙이 수행된 후 디먹싱되는 것을 일 실시예로 한다.
도 14의 (a)는 L1-Basic 처리부와 L1-Detail 처리부에 각각 구비되는 비트 디먹스 블록 내 블록 인터리버의 블록 인터리빙 과정의 일 실시예를 보인 도면이고, 도 14의 (b)는 블록 인터리빙 후 디먹싱 과정의 일 실시예를 보인 도면이다.
먼저, 도 14의 (a)를 보면, 비트 디먹싱을 위해 입력되는 비트들(예, NFEC 또는 NFEC + NFEC repeat의 길이는 블록 인터리버 메모리의 컬럼 방향으로 시리얼하게(serially) 쓰여지며, 이때 컬럼들의 개수는 변조 차수와 같다.
읽기 연산에서는 하나의 컨스텔레이션 심볼을 위한 비트들을 로우 방향으로 연속적으로(sequentially) 읽어들인 후 비트 디먹싱으로 보내며(fed), 이 같은 연산은 마지막 컬럼까지 계속된다.
각각의 블록 인터리비된 그룹은 컨스텔레이션 매핑 이전에 하나의 그룹 내의 비트 단위(bit-by-bit)로 디멀티플렉싱된다.
본 발명에서는 변조 차수에 따라 두가지 매핑 규칙이 있다. 즉, QPSK의 경우 심볼 내의 비트의 신뢰도(reliability)는 동일한 것을 일 실시예로 한다. 따라서, 블록 인터리버로부터 읽어들인 하나의 비트 그룹은 인터리빙 과정을 거치지 않고 바로 QAM 심볼로 매핑된다. 한편, 고차 변조(higher order modulation)인 경우에는 하나의 비트 그룹은 아래에 설명된 규칙에 따라 QAM 심볼로 매핑된다.
Figure PCTKR2016005499-appb-I000066
여기서, i%ηMOD는 i를 ηMOD로 나눈 나머지를 의미하고, i 는 블록 인터리빙에서 로우 인덱스에 해당하는 비트 그룹 인덱스를 나타낸다. 즉, 각 QAM 심볼을 매핑하는 출력 비트 그룹 S demux _out (i) 은 비트 그룹 인덱스 i 에 따라 S demux _ in (i) 부터 사이클릭 쉬프트된다(cyclically shifted). 도 14(b)는 본 발명의 16-NUC에 대한 비트 디먹싱 과정의 일 예를 보이고 있다.
도 15는 본 발명에 따른 L1-Basic 시그널링 데이터의 신택스의 일 실시예를 보인 도면이다.
다음 필드들은 시스템 및 프레임에 관련된 파라미터들이다.
L1B_version 필드는 L1-Basic 시그널링 구조의 버전을 나타낸다.
L1B_mimo_scattered_pilot_encoding 필드는 현지 프레임의 MIMO 서브프레임들이 어떤 MIMO 파일럿 인코딩 방법을 사용하는지를 나타낸다.
L1B_lls_flag 필드는 현재 프레임의 한 개 이상의 PLP들에 LLS (Low level signaling)이 존재하는지 여부를 나타낸다.
L1B_time_info_flag 필드는 현재 프레임에서 타이밍 정보의 존재 유무를 나타낸다.
L1B_return_channel_flag 필드는 현재 프레임, 현재 프리퀀시 대역, 현재 방송망의 전용 리턴 채널 (dedicated return channel, DRC)의 존재 유무를 나타낸다.
L1B_papr 필드는 PAPR의 사용 여부, 사용되었다면 어떤 기법이 사용되었는지 등을 나타낸다. 현재 프레임의 첫번째 프리앰블 심볼을 제외한 다른 모든 OFDM 심볼에 PAPR 기술이 적용될 수 있다.
L1B_frame_length_mode 필드는 현재 프레임이 데이터 페이로드 OFDM 심볼들(즉, non-preamble OFDM 심볼들)의 가드 인터발 구간에 추가된 초과 샘플(excess sample)의 배치를 갖는 타임 정렬된 프레임일 때 (즉, 프리앰블이 아닌 OFDM 심볼), 0으로 설정된다. 반대로, 현재 프레임이 초과 샘플 배치가 없는 심볼-정렬된 프레임일 때는 1로 설정된다.
L1B_frame_length 필드는 타임 정렬된 프레임일 때는 현재 프레임과 연관된 부트스트랩의 첫 샘플의 시작부터 현재 프레임의 마지막 샘플의 끝까지의 타임 간격(time period)을 나타낸다.
L1B_excess_samples_per_symbol 필드는 타임 정렬된 프레임일때만 존재하며, 현재 프레임의 부트스트랩 이후 부분의 프리앰블이 아닌 각 OFDM 심볼(즉, non-Preamble OFDM symbol)의 가드 인터발에 포함된 초과 샘플들의 개수를 나타낸다.
L1B_time_offset 필드는 심볼 정렬된 프레임일때만 존재하며, 샘플 주기들(sample periods)의 개수를 나타낸다.
L1B_additional_samples 필드는 심볼 정렬된 프레임일때만 존재하며, 추가 샘플들의 개수를 나타낸다.
L1B_num_subframes 필드는 현재 프레임 내 서브프레임들의 개수를 나타내는데, 현재 프레임 내의 서브프레임들의 개수보다 1만큼 적게 설정된다.
다음 필드들은 프리앰블의 남은 부분 즉, L1-Detail 시그널링 데이터를 디코드하기 위해 필요한 정보를 제공하는 파라미터들이다.
L1B_preamble_num_symbols 필드는 첫번째 프리앰블 심볼을 제외한 나머지 프리앰블이 포함하고 있는 OFDM 심볼들의 개수를 나타낸다.
L1B_preamble_reduced_carriers 필드는 프리앰블에서 사용하고 있는 FFT 사이즈별로 정의되어 있는 캐리어들의 최대 개수를 감소시키기 위한 캐리어들의 콘트롤 유닛들의 개수를 나타낸다. 상기 캐리어 감소는 첫번째 프리앰블 심볼을 제외한 현재 프레임의 모든 프리앰블 심볼들에 적용될 수 있다.
L1B_L1_Detail_content_tag 필드는 현재 프레임의 L1-Detail 시그널링 데이터의 내용이 현재 프레임과 같은 메이저 버전과 마이너 버전의 부트스트랩을 가지는 이전 프레임의 L1-Detail 시그널링 데이터과 비교하여 변경되었을 경우 1씩 증가된다.
L1B_L1_Detail_size_bytes 필드는 L1-Detail 시그널링 데이터의 사이즈를 나타낸다. 이때 다음 프레임의 L1-Detail 시그널링 데이터를 위해 현재 프레임 내에 추가된 패리티는 포함되지 않는다.
L1B_L1_Detail_fec_type 필드는 L1-Detail 시그널링 데이터의 보호(protection)을 위한 FEC 타입을 나타낸다.
L1B_L1_Detail_additional_parity_mode 필드는 Additional Parity Mode를 나타낸다.
L1B_L1_Detail_total_cells 필드는 현재 프레임을 위해 결합되는 코드되고 변조된 L1-Detail 시그널링 데이터와 다음 프레임의 L1-Detail 시그널링 데이터의 변조된 추가 패리티 비트들의 전체 사이즈를 OFDM 셀 단위로 나타낸다.
다음 필드들은 첫번째 서브프레임을 위한 파라미터들이며, 현재 프레임의 첫번째 서브프레임은 L1-Detail 시그널링 데이터가 디코드될 때까지 기다릴 필요없이 수신단에서 해당 첫번째 서브프레임이 즉각적으로 초기 OFDM 처리를 할 수 있도록 L1-Basic 시그널링 데이터에 시그널링되는 것을 일 실시예로 한다.
L1B_first_sub_mimo 필드는 MIMO가 현재 프레임의 첫번째 서브프레임에 사용되었는지 여부를 나타낸다.
L1B_first_sub_miso 필드는 MISO가 현재 프레임의 첫번째 서브프레임에 사용되었는지 여부를 나타낸다.
L1B_first_sub_fft_size 필드는 현재 프레임의 첫번째 서브프레임에 관련된 FFT 사이즈를 나타낸다.
L1B_first_sub_reduced_carriers 필드는 현재 프레임의 첫번째 서브프레임에서 사용하고 있는 FFT 사이즈별로 정의되어 있는 캐리어들의 최대 개수를 감소시키기 위한 콘트롤 유닛 값을 나타낸다.
L1B_first_sub_guard_interval 필드는 현재 프레임의 첫번째 서브프레임에 있는 OFDM 심볼들의 가드 인터발 길이를 나타낸다.
L1B_first_sub_num_ofdm_symbols 필드는 현재 프레임의 첫번째 서브프레임에 포함되는 OFDM 심볼들의 개수를 나타낸다.
L1B_first_sub_scattered_pilot_pattern 필드는 현재 프레임의 첫번째 서브프레임의 스캐더드 파일럿 패턴을 나타낸다.
L1B_first_sub_scattered_pilot_boost 필드는 스캐터드 파일럿 패턴과 결합되어 현재 프레임의 첫번째 서브프레임의 스캐터드 파일럿의 파워를 나타낸다.
L1B_first_sub_sbs_first 필드는 현재 프레임의 첫번째 서브프레임의 첫번째 심볼이 서브프레임 바운더리 심볼인지 아닌지를 나타낸다.
L1B_first_sub_sbs_last 필드는 현재 프레임의 첫번째 서브프레임의 마지막 심볼이 서브프레임 바운더리 심볼인지 여부를 나타낸다.
도 16 내지 도 18는 본 발명에 따른 L1-Detail 시그널링 데이터의 신택스의 일 실시예를 보인 도면이다.
다음 필드들은 기본 파라미터들(miscellaneous parameters)이다.
L1D_version 필드는 현재 프레임에 사용되고 있는 L1-Detail 시그널링 구조의 버전을 나타낸다.
L1D_time_sec 필드는 시간 정보의 초 단위를 나타낸다.
L1D_time_msec 필드는 시간 정보의 milliseconds component를 나타낸다.
L1D_time_usec 필드는 시간 정보의 microseconds component를 나타낸다.
L1D_time_nsec 필드는 시간 정보의 nanoseconds component를 나타낸다.
다음 필드들은 L1-Detail 채널 본딩을 위한 파라미터들이다. 본 발명은 다중 RF 채널을 결합하여 전송 데이터 율을 증가시킬 수 있는 채널 본딩(channel bonding) 방법을 적용할 수 있으며, 이 경우 시그널링되는 필드들이다.
L1D_num_rf 필드는 현재 채널 프리퀀시를 제외한 현재 시스템의 채널 본딩과 관련된 프리퀀시의 개수를 나타낸다.
L1D_rf_id 필드는 채널 본딩과 관련된 다른 RF 채널들의 IDs를 구분한다.
L1D_rf_frequency 필드는 다른 RF 채널의 중심 프리퀀시를 나타낸다.
다음 필드들, 즉 L1D_mimo 필드, L1D_miso 필드, L1D_fft_size 필드, L1D_reduced_carriers 필드, L1D_guard_interval 필드, L1D_num_ofdm_symbols 필드, L1D_scattered_pilot_pattern 필드, L1D_scattered_pilot_boost 필드, L1D_sbs_first 필드, 및 L1D_sbs_last 필드들은 서브프레임들에 관련된 파라미터들로서, 현재 프레임에 포함된 서브프레임들의 개수만큼 반복되며, 각 필드의 설명은 L1-Basic 시그널링 데이터에 시그널링된 필드들의 설명을 참조하기로 하고, 여기서는 생략한다.
L1D_subframe_multiplex 필드는 현재 서브프레임이 타임으로 인접된(concatenated in time) 서브프레임과 타임 디비젼 다중화되었는지 여부를 나타낸다.
L1D_frequency_interleaver 필드는 현재 서브프레임을 위해 프리퀀시 인터리버가 사용되었는지 유무를 나타낸다.
L1D_sbs_null_cells 필드는 현재 서브프레임에서 서브프레임 바운더리 심볼에 포함된 널 셀들의 개수를 나타낸다.
다음 필드들은 PLP에 관련된 파라미터들이다.
L1D_num_plp 필드는 현재 서브프레임에서 사용되는 PLP들의 개수를 나타낸다.
L1D_plp_id 필드는 현재 PLP의 식별자를 나타낸다.
L1D_plp_lls_flag 필드는 현재 PLP에 LLS 정보가 포함되는지 여부를 나타낸다.
L1D_plp_size 필드는 현재 서브프레임 내에서 PLP에 할당된 데이터 셀들의 개수를 나타낸다.
L1D_plp_scrambler_type 필드는 해당 PLP의 스크림블링 방식을 나타낸다.
L1D_plp_fec_type 필드는 현재 PLP의 인코딩에 사용되는 FEC 방식을 표 6처럼 나타낸다.
표 6
Figure PCTKR2016005499-appb-T000006
L1D_plp_mod 필드는 현재 PLP에 사용된 변조 방식을 나타낸다.
L1D_plp_cod 필드는 현재 PLP에 사용된 코드 레이트를 나타낸다.
L1D_plp_TI_mode 필드는 현재 PLP의 인터리브 모드를 나타낸다.
L1D_plp_fecframe_start 필드는 현재 서브프레임 내 PLP에서 첫번째 FEC 프레임의 시작 위치를 나타낸다.
다음 필드들은 LDM에 관련된 파라미터들이다.
L1D_plp_layer 필드는 현재 PLP의 레이어 인덱스와 동일하게 설정된다.
L1D_plp_ldm_injection_level 필드는 코어 레이어와 비교하여 인핸스드 레이어의 인젝션 레벨을 상대적으로 나타낸다.
다음 필드들은 PLP 기반의 채널 본딩 파라미터들이며, L1D_num_rf=0이면, 다음 필드들은 L1-Detail 시그널링 데이터에 포함되지 않는다.
L1D_plp_num_channel_bonded 필드는 현재 채널 프리퀀시를 제외한 현재 시스템의 채널 본딩 PLP와 관련된 프리퀀시의 개수를 표시한다.
L1D_plp_bonded_rf_id 필드는 현재 PLP와 채널 본딩을 수행하는 채널 RF의 식별자를 나타낸다.
L1D_plp_channel_bonding_format 필드는 현재 PLP에 대한 채널 본딩 포맷을 나타낸다.
다음 필드들은 PLP 기반의 MIMO와 관련된 파라미터들이다.
L1D_plp_mimo_stream_combining 필드는 MIMO 프리코딩의 스트림 조합 옵션이 주어진 PLP에 사용되었는지 여부를 나타낸다.
L1D_plp_mimo_IQ_interleaving 필드는 주어진 PLP에 MIMO 프리코딩의 IQ 극성 인터리빙 옵션이 사용되었는지 여부를 나타낸다.
L1D_plp_mimo_PH 필드는 주어진 PLP에 MIMO 프리코딩의 위상 호핑 옵션이 사용되었는지 여부를 나타낸다.
다음 필드들은 셀 다중화에 관련된 파라미터들이다.
L1D_plp_start 필드는 현재 서브프레임에서 현재 PLP의 첫번째 데이터 셀의 인덱스와 동일하게 설정된다.
L1D_plp_type 필드는 PLP의 타입이 분산 PLP인지, 비분산 PLP인지를 나타낸다.
L1D_plp_num_subslices 필드는 현재 서브프레임의 현재 PLP에 사용되는 서브 슬라이스들의 개수를 나타낸다.
L1D_plp_subslice_interval 필드는 동일한 PLP에 대해서 현재 서브 슬라이스의 시작으로부터 다음 서브 슬라이스의 시작까지 순차적 인덱스 데이터 셀들의 개수와 동일하게 설정된다.
다음 필드들은 타임 인터리빙에 관련된 파라미터들이다.
L1D_plp_TI_extended_interleaving 필드는 확장된 인터리빙(extended interleaving)이 사용되는지 여부를 나타낸다.
다음 필드들은 타임 인터리빙에 관련된 파라미터들 중 컨벌루셔널 타임 인터리버에 관련된 파라미터들(Convolutional Time Interleaver Mode Parameters)이다.
L1D_plp_CTI_depth 필드는 컨벌루셔널 인터리버(메모리)의 로우들의 개수를 나타낸다.
L1D_plp_CTI_start_row 필드는 서브프레임의 시작에서 컨벌루셔널 인터리버의 시작 스위치의 위치를 나타낸다.
L1D_plp_CTI_fecframe_start 필드는 현재 또는 다음 서브프레임들 내에 CTI를 통과한(leaving) 현재 PLP의 첫번째 완벽한 FEC 프레임의 시작 위치를 나타낸다.
다음 필드들은 타임 인터리빙에 관련된 파라미터들 중 하이브리드 타임 인터리버에 관련된 파라미터들(Hybrid Time Interleaver (Mode) Parameters)이다.
L1D_plp_HTI_inter_subframe 필드는 하이브리드 타임 인터리빙 모드를 나타낸다.
L1D_plp_HTI_num_ti_blocks 필드는 인트라 서브프레임 모드에서는 인터리빙 프레임당 TI 블록들의 개수를 나타내고, 인터 서브프레임 모드에서는 하나의 TI 블록의 셀들이 전송되는 서브프레임들의 개수를 나타낸다.
L1D_plp_HTI_num_fec_blocks_max 필드는 현재 PLP에 대한 인터리빙 프레임 당 FEC 블록의 최대 개수를 나타낸다.
L1D_plp_HTI_num_fec_blocks 필드는 현재 PLP에 대한 현재 인터리빙 프레임에 포함된 FEC 블록들의 개수를 나타낸다.
L1D_plp_HTI_cell_interleaver 필드는 셀 인터리버가 사용되는지 여부를 나타낸다.
수신 시스템
본 발명에 따른 수신 시스템은 도 1의 송신 시스템의 역과정을 수행할 수 있다.
도 19는 본 발명에 따른 방송 신호 수신 장치(또는 수신 시스템이라 함)의 일 실시예를 보인 구성 블록도로서, 도 1의 송신 시스템의 역과정을 수행할 때 적용될 수 있다. 도 19의 수신 시스템에서 일부 블록들은 설계자의 의도에 따라 생략될 수도 있고, 일부 블록들은 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
도 19에서 제1 OFDM 복조부(3100), 제1 프레임 파싱부(3200), 제2 디매퍼(3502)와 MIMO 먹스(3503)를 제외한 제1 역 BICM부(3500), 제1 아웃풋 처리부(3600), 및 L1 시그널링 처리부(3700)는 LDM 방식과 MIMO 방식에 공통으로 적용되는 기본 블록들이다. 그리고 본 발명에 LDM 방식이 적용된 경우, LDM 처리부(3400), 제2 역 BICM부(3550), 및 제2 아웃풋 포맷팅부(3650)가 더 필요하다. 또한 본 발명에 MIMO 방식이 적용된 경우, 제2 OFDM 복조부(3150), 제2 프레임 파싱부(3250), MIMO 처리부(3300), 및 제1 역 BICM부(3500)의 제2 디매퍼(3502)와 MIMO 먹스(3503)가 더 필요하다. 상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
상기 제1 OFDM 복조부(3100)는 튜너(3101), 부트스트랩 검출기(3102), 가드 인터발 검출기(3103), FFT부(3104), 채널 등화기(3105), 및 MISO 처리부(3106)를 포함할 수 있다. 상기 MISO 처리부(3106)는 MISO 디코더라 칭하기도 한다. 그리고 각 블록의 순서는 본 발명의 이해를 돕기 위한 일 실시예이며, 설계자에 따라 일부 블록들의 순서는 바뀔 수도 있고, 새로운 블록이 더 추가될 수도 있다.
상기 튜너(3101)는 제1 안테나를 통해 특정 채널의 방송 신호를 수신하여 부트스트랩 검출기(3102)로 출력한다.
상기 부트스트랩 검출기(3102)는 입력 신호로부터 해당 프레임 내 부트스트랩을 검출하고, 검출된 부트스트랩으로 전송되는 부트스트랩 심볼들로부터 부트스트랩 정보를 추출한다. 일 예로, 상기 부트스트랩 검출기(3102)는 부트스트랩 시퀀스를 이용하여 부트스트랩 에너지 검출을 수행함에 의해 상기 부트스트랩을 검출할 수 있다. 그리고 상기 부트스트랩 심볼들로부터 추출된 부트스트랩 정보는 이 정보를 필요로 하는 블록들로 제공될 수도 있고, 및/또는 나중 사용을 위해 저장부(도시되지 않음)에 저장될 수도 있다.
일 예로, 상기 부트스트랩 심볼들로부터 추출된 부트스트랩 정보는 긴급 경고를 위한 웨이크 업 정보, 버전 정보, 프리앰블 심볼들의 구조 예를 들어, 프리앰블 심볼들의 FFT 사이즈, 가드 인터발, 스캐터드 파일럿 패턴, 및 L1-Basic 시그널링 데이터의 FEC 모드 등을 포함할 수 있다. 상기 프리앰블 심볼들의 FFT 사이즈는 상기 프리퀀시 디인터리버(3201)에서 프리앰블 심볼들의 프리퀀시 디인터리빙에 이용될 수 있다.
본 발명에서 프레임 내의 모든 프리앰블 심볼에서 FFT 사이즈, 가드 인터발 길이(duration)는 동일한 것을 일 실시예로 한다. 그리고, 본 발명은 상기 부트스트랩 정보로부터 현재 수신한 신호가 어떤 프레임 구성을 갖고 있는지 알아 낼 수 있다. 또한 상기 부트스트랩 검출기(3202)에서 부트스트랩 정보가 추출되면, 입력된 신호로부터 부트스트랩 심볼들이 삭제된 후 가드 인터발 검출기(3103)로 출력되는 것을 일 실시예로 한다.
상기 가드 인터발 검출기(3103)는 입력된 신호로부터 가드 인터발을 검출하여 삭제한 후 FFT부(3104)로 출력한다.
이때 상기 부트스트랩 검출기(3102)와 가드 인터발 검출기(3103) 사이에는 상기 부트스트랩 정보를 이용하여 타임 동기와 프리퀀시 동기를 수행하는 동기화 블록이 더 포함될 수 있다. 또는 상기 동기화 블록은 상기 가드 인터발 검출기(3103)의 출력단에 포함될 수도 있다.
상기 FFT부(3104)는 입력된 신호를 프리퀀시 도메인으로 변환하여 채널 등화기(3105)로 출력한다. 상기 채널 등화기(3105)는 송신 시스템에서 삽입된 파일럿들을 이용하여 전송 채널을 추정하고, 추정된 전송 채널을 이용하여 수신된 신호의 왜곡을 보상한 후 MISO 처리부(3106)로 출력한다.
본 발명에서 MISO 방식은 서브프레임의 OFDM 심볼들에만 적용되고 부트스트랩 또는 프리앰블에는 적용되지 않는 것을 일 실시예로 한다. 그리고 각 서브프레임별로 MISO 방식이 적용되는지 여부는 L1 시그널링 데이터의 L1B_first_sub_miso 필드 및 L1D_miso 필드에 시그널링되어 있다.
따라서 상기 MISO 처리부(3106)는 L1 시그널링 데이터에 포함된 정보 중 적어도 L1B_first_sub_miso 필드와 L1D_miso 필드를 이용하여 해당 서브프레임에 대해 MISO 디코딩 여부를 결정하고, 해당 서브프레임에 대해 송신 시스템의 역과정으로 MISO 디코딩을 수행하거나, 또는 MISO 디코딩을 스킵한다.
상기 프레임 파싱부(3200)는 프리퀀시 디인터리버(3201), 프레임 파서(3202), 및 타임 디인터리버(3203)를 포함할 수 있다.
본 발명의 송신 시스템에서 프리퀀시 인터리빙은 프리앰블 심볼들에 대해서는 필수이고, 서브프레임에 포함되는 데이터 심볼들에 대해서는 선택적이다. 그리고 서브프레임별로 프리퀀시 인터리빙 수행 여부는 L1-Detail 시그널링 데이터의 L1D_frequency_interleaver 필드에 시그널링된다.
따라서, 상기 프리퀀시 디인터리버(3201)는 상기 제1 OFDM 복조부(3100)에서 출력되는 프리앰블 심볼들에 대해서는 송신 시스템의 역과정으로 프리퀀시 디인터리빙을 수행한 후 L1 시그널링 처리부(3700)로 출력한다.
상기 L1 시그널링 처리부(3700)는 L1-Basic 시그널링 데이터에 대해 송신측의 역과정을 수행하는 L1-Basic 처리부와 L1-Detail 시그널링 데이터에 대해 송신측의 역과정을 수행하는 L1-Detail 처리부를 포함할 수 있다.
상기 L1-Basic 처리부는 상기 프리앰블 심볼들로 전송되는 L1 시그널링 데이터 중 L1-Basic 시그널링 데이터에 대해 송신 시스템의 역과정으로 컨스텔레이션 디매핑, 비트 먹스, 제로 패딩, 디펑처링, 패리티 디퍼뮤테이션, LDPC 디코딩, 제로 제거, BCH 디코딩, 및 디스크램블링을 순차적으로 수행하여 L1-Basic 시그널링 데이터에 포함된 정보들을 추출한다. 이 중에 일부 기능은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해 수행될 수도 있다. 그리고 상기 L1-Basic 시그널링 데이터에서 추출된 정보는 이 정보를 필요로 하는 블록들로 제공될 수도 있고, 및/또는 나중 사용을 위해 저장부(도시되지 않음)에 저장될 수도 있다. 일 예로, L1-Basic 시그널링 데이터에서 추출된 L1B_first_sub_miso 필드 값은 상기 MISO 처리부(3106)로 출력되는 것을 일 실시예로 한다.
상기 L1-Detail 처리부는 상기 프리앰블 심볼들로 전송되는 L1 시그널링 데이터 중 L1-Detail 시그널링 데이터에 대해 송신 시스템의 역과정으로 컨스텔레이션 디매핑, 비트 먹스, 제로 패딩, 디펑처링, 패리티 디퍼뮤테이션, LDPC 디코딩, 제로 제거, BCH 디코딩, 디스크램블링, 및 디세그멘테이션을 순차적으로 수행하여 L1-Detail 시그널링 데이터에 포함된 정보들을 추출한다. 상기 L1-Detail 처리부는 상기 송신 시스템에서 L1-Detail 시그널링 데이터에 패리티 데이터를 추가하였다면, 추가된 패리티 데이터에 대해 컨스텔레이션 디매핑, 비트 먹스를 더 수행하여 상기 패리티 데이터를 추출할 수도 있다. 이 중에 일부 기능은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해 수행될 수도 있다. 그리고 상기 L1-Detail 시그널링 데이터에서 추출된 정보는 이 정보를 필요로 하는 블록들로 제공될 수도 있고, 및/또는 나중 사용을 위해 저장부(도시되지 않음)에 저장될 수도 있다. 일 예로, L1-Detail 시그널링 데이터에서 추출된 L1D_miso 필드 값은 상기 MISO 처리부(3106)로 출력되고, L1D_frequency_interleaver 필드 값은 상기 프리퀀시 디인터리버(3201)로 출력되는 것을 일 실시예로 한다.
상기 프리퀀시 디인터리버(3201)는 상기 L1 시그널링 처리부(3700)에서 제공하는 L1D_frequency_interleaver 필드 값을 기반으로 해당 서브프레임에 대해 프리퀀시 디인터리빙을 수행하거나, 프리퀀시 디인터리빙을 스킵한다.
본 발명은 상기 L1D_frequency_interleaver 필드 값을 기반으로 해당 서브프레임에 대해 프리퀀시 디인터리빙을 수행할 경우, 하나의 메모리를 이용하여 프리퀀시 디인터리빙을 수행하는 것을 일 실시예로 한다. 상기 프리퀀시 디인터리빙은 하나의 OFDM 심볼 내 데이터 셀들에 대해 동작한다.
뒤에서 하나의 메모리를 이용하여 프리퀀시 디인터리빙을 수행하는 과정을 상세히 설명할 것이다.
상기 프리퀀시 디인터리버(3202)에서 상기 프리퀀시 디인터리빙이 수행된 프리앰블 심볼(들)과 상기 프리퀀시 디인터리빙이 수행되거나 또는 프리퀀시 디인터리빙 과정을 스킵한 서브프레임(들)의 심볼들을 포함하는 프레임은 상기 프레임 파서(3202)로 출력되어 파싱된다. 상기 프레임 파서(3202)에서 파싱된 서브프레임(들)에 포함된 PLP들은 PLP별로 동작하는 타임 디인터리버(3203)로 출력된다.
본 발명의 송신 시스템에서 타임 인터리빙은 3가지 모드 즉, 노 타임(no time) 인터리빙 모드, 컨벌루셔널 타임 인터리버(Convolutional Time Interleaver, CTI) 모드, 하이브리드 타임 인터리버(Hybrid Time Interleaver, HTI) 모드 중 하나가 도 6과 같이 각 PLP에 독립적으로 적용되는 것을 일 실시예로 설명하였다. 각 모드별 상세 설명은 위의 송신 시스템의 타임 인터리빙 설명에서 이미 하였으므로 여기서는 생략하기로 한다.
도 20(a)는 본 발명에 따른 n번째 PLP에 CTI 모드가 적용될 때의 컨벌루셔널 타임 디인터리버의 구성 블록도의 일 실시예를 보이고 있고, 도 20(b)는 본 발명에 따른 n번째 PLP에 HTI 모드가 적용될 때의 하이브리드 타임 디인터리버의 구성 블록도의 일 실시예를 보이고 있다.
도 20의 (a)의 컨벌루셔널 타임 디인터리버는 L1 시그널링 데이터에 포함된 정보 중 적어도 L1D_plp_CTI_depth 필드, L1D_plp_CTI_start_row 필드, 및 L1D_plp_CTI_fecframe_start 필드 값을 이용하여 위에서 설명된 송신측의 역과정으로 해당 PLP 데이터에 대해 컨벌루셔널 타임 디인터리빙을 수행한다.
도 20의 (b)의 하이브리드 타임 디인터리버는 컨벌루셔널 디인터리버(4101), 블록 디인터리버(4103), 및 셀 디인터리버(4105)를 포함하는 것을 일 실시예로 한다. 여기서 컨벌루셔널 디인터리버(4101)와 셀 디인터리버(4105)는 송신 시스템에서와 같이 그 사용이 선택적이다.
본 발명에서 컨벌루셔널 디인터리버(4101)의 사용 여부는 L1-detail 시그널링 데이터에 포함되는 L1D_plp_HTI_inter_subframe 필드를 기반으로 결정하고, 상기 셀 디인터리버(4105)의 사용 여부는 L1-detail 시그널링 데이터에 포함되는 L1D_plp_HTI_cell_interleaver 필드 값을 기반으로 결정하는 것을 일 실시예로 한다.
따라서 도 20(b)의 하이브리드 타임 디인터리버는 L1 시그널링 데이터에 포함된 정보 중 적어도 L1D_plp_HTI_inter_subframe 필드, L1D_plp_HTI_num_ti_blocks 필드, L1D_plp_HTI_num_fec_blocks_max 필드, L1D_plp_HTI_num_fec_blocks 필드, L1D_plp_HTI_cell_interleaver 필드 값을 이용하여 위에서 설명된 송신측의 역과정으로 해당 PLP 데이터에 대해 하이브리드 타임 디인터리빙을 수행한다.
본 발명에 MIMO 방식이 적용된 경우, 상기 타임 디인터리빙된 해당 PLP 데이터는 MIMO 처리부(3300)로 출력되고, 본 발명에 LDM 방식이 적용된 경우, 상기 타임 인터리빙된 해당 PLP 데이터는 MIMO 처리부(3300)는 스킵하거나 바이패스하고 LDM 처리부(3400)로 출력된다. 또한 본 발명에서 MIMO 방식도, LDM 방식도 모두 적용되지 않은 경우에는 상기 타임 인터리빙된 해당 PLP 데이터는 상기 MIMO 처리부(3300)와 LDM 처리부(3400)를 스킵하거나 바이패스하고 제1 역 BICM부(3500)로 출력된다. 본 발명에서 MIMO 방식의 사용 여부, LDM 방식의 사용 여부는 L1 시그널링 데이터에 시그널링된 정보에 의해 알 수 있다.
본 발명에 LDM 방식이 적용된 경우, 상기 LDM 처리부(3400)는 L1 시그널링 데이터에 포함된 정보 중 적어도 L1D_plp_layer 필드와 L1D_plp_ldm_injection_level 필드를 이용하여 송신 시스템의 LDM 처리부의 역과정을 수행함에 의해 입력된 PLP 데이터로부터 코어 레이어 PLP 데이터와 인핸스드 레이어 PLP 데이터를 분리한 후 분리된 코어 레이어 PLP 데이터는 제1 역 BICM부(3500)로 출력하고, 인핸스드 레이어 PLP 데이터는 제2 역 BICM부(3550)로 출력한다.
상기 제1 역 BICM부(3500)에서 제1 디매퍼(3501), 비트 디인터리버(3504), 디코딩부(3505)는 MIMO 방식과 LDM 방식 중 어느 하나가 적용되거나 모두 적용되지 않을 때의 기본 블록들이다. 상기 제1 역 BICM부(3500)도 송신 시스템에서와 같이 PLP별로 동작한다.
상기 제1 디매퍼(3501)는 L1 시그널링 데이터에 포함된 정보 중 적어도 L1D_plp_mod 필드를 이용하여 송신 시스템의 매퍼(2300)의 역과정으로 해당 PLP의 데이터에 대해 심볼 디매핑을 수행하고, 상기 비트 디인터리버(3504)는 송신 시스템의 비트 인터리버(2200)의 역과정으로 심볼 디매핑된 해당 PLP 데이터에 대해 비트 디인터리빙을 수행하며, 상세 설명은 송신 시스템의 설명을 참조하기로 하고 여기서는 생략한다.
상기 디코딩부(3505)는 도 21에서와 같이 이너 디코더(4301)과 아웃터 디코더(4303)로 구성된다. 상기 이너 디코더(4301)는 L1 시그널링 데이터에 포함된 정보 중 적어도 L1D_plp_fec_type 필드와 L1D_plp_cod 필드를 이용하여 송신 시스템의 이너 인코더(2102)의 역과정으로 LDPC 디코딩을 수행한다.
본 발명의 수신 시스템에서도 아웃터 디코더(4303)는 3가지 옵션이 있다. 즉, LDPC 디코드되어 입력되는 해당 PLP의 데이터에 대해 BCH 디코딩이 수행될 수도 있고, CRC 디코딩이 수행될 수도 있으며, 아웃터 디코딩이 수행되지 않을 수도 있다. 상기 아웃터 디코더(4303)는 L1 시그널링 데이터에 포함된 정보 중 적어도 L1D_plp_fec_type 필드를 이용하여 송신 시스템의 아웃터 인코더(2101)의 역과정으로 BCH 디코딩과 CRC 디코딩 중 하나를 수행하거나, 디코딩 과정을 스킵한다.
상기 제1 역 BICM부(3500)에서 송신측의 역과정으로 처리된 해당 PLP의 데이터는 제1 아웃풋 처리부(3600)로 출력된다. 상기 제1 아웃풋 처리부(3600)로 입력되는 해당 PLP 데이터는 베이스밴드 패킷 단위이며, 베이스밴드 패킷의 상세 설명은 송신 시스템에서의 설명을 참조하기로 하고 여기서는 생략한다.
상기 제1 아웃풋 처리부(3600)는 BBP 디포맷터(3601)와 디캡슐레이터(3602)를 포함할 수 있으며, 상기 디캡슐레이터(3602)는 링크 레이어에 포함될 수도 있다.
상기 BBP 디포맷터(3601)는 입력되는 해당 PLP의 베이스밴드 패킷을 디스크램블링한 후, 디스크램블링된 베이스밴드 패킷의 헤더 정보를 기반으로 해당 베이스밴드 패킷의 페이로드에 포함된 적어도 하나의 ALP 패킷을 추출하여 상기 디캡슐레이터(3602)로 출력한다. 상기 디캡슐레이터(3602)는 입력되는 적어도 하나의 ALP 패킷으로부터 방송 서비스 데이터를 복원한다. 만일 상기 방송 서비스 데이터가 TS 패킷들에 포함되어 있다면, 상기 디캡슐레이터(3602)는 TS 패킷들에 대해서는 헤더 내 DNP 필드를 이용하여 송신 시스템에서 삭제했던 널 패킷들을 복원한다. 또한 상기 방송 서비스 데이터는 IP 패킷들에 포함되어 있을 수도 있고, 상기 IP 패킷들의 헤더는 압축되어 있을 수도 있다. 상기 IP 패킷들의 헤더가 압축되어 있는 경우, 송신측의 역과정을 수행하여 압축을 해제한다.
본 발명에서 인핸스드 레이어의 PLP 데이터를 처리하는 제2 역 BICM부(3550)는 제2 디매퍼(3502)와 MIMO 먹스(3503)를 제외한 제1 역 BICM부(3500)의 블록들과 동일한 블록들을 포함하므로, 상기 제2 역 BICM부(3550)의 상세 설명은 생략하기로 한다.
또한 본 발명에서 인핸스드 레이어의 PLP 데이터를 처리하는 제2 아웃풋 처리부(3650)는 제1 아웃풋 처리부(3600)와 동일한 블록들을 포함하므로, 상기 제2 아웃풋 처리부(3650)의 상세 설명도 생략하기로 한다.
한편, 본 발명에서 MIMO 방식이 적용된 경우, 제1 OFDM 복조부(3100)는 제1 안테나를 통해 방송 신호를 수신하여 OFDM 복조하고, 제2 OFDM 복조부(3150)는 제2 안테나를 통해 방송 신호를 수신하는 OFDM 복조하는 것을 일 실시예로 한다.
이때 제2 OFDM 복조부(3150)와 제2 프레임 파싱부(3250)는 각각 제1 OFDM 복조부(3100)와 제1 프레임 파싱부(3200)와 동일한 블록들을 포함하므로, 상기 제2 OFDM 복조부(3150)와 제2 프레임 파싱부(3250)의 상세 설명은 생략하기로 한다.
본 발명에서 MIMO 방식은 프리앰블 심볼에는 적용되지 않으며, LDM 방식과 함께 사용되지 않는 것을 일 실시예로 한다.
상기 MIMO 처리부(3300)는 L1 시그널링 데이터 중 적어도 L1B_first_sub_mimo 필드와 L1D_mimo 필드를 기반으로 제1 프레임 파싱부(3200)에서 타임 인터리브된 데이터와 제2 프레임 파싱부(3250)에서 타임 인터리브된 데이터를 입력받아 송신측의 역과정으로 MIMO 디코딩을 수행한 후 제1 역 BICM부(3500)의 제1 디매퍼(3501)와 제2 디매퍼(3502)로 각각 출력하는 것을 일 실시예로 한다. 본 발명에서는 비교적 작은 복잡도 증가로 용량 증가를 제공하기 위해 FR-SM (full-rate spatial multiplexing) 방식을 이용하여 MIMO 디코딩하는 것을 일 실시예로 한다. 그리고 본 발명에서 MIMO 처리는 PLP 레벨에서 적용되는 것을 일 실시예로 한다.
본 발명의 송신 시스템에서는 MIMO 처리를 위해 동일한 컨스텔레이션들이 MIMO를 위해 사용되며, 동일한 모듈레이션 차수가 2개의 송신 안테나로부터 전송된다.
따라서, 상기 제1 디매퍼(3501)와 제2 디매퍼(3502)는 위의 내용을 기반으로 각각 컨스텔레이션 디매핑을 수행한다.
상기 제1 디매퍼(3501)에서 컨스텔레이션 디매핑되어 출력되는 특정 셀의 신호를 제1 출력 신호라 하고, 상기 제2 디매퍼(3502)에서 컨스텔레이션 디매핑되어 출력되는 동일한 셀의 신호를 제2 출력 신호라 하기로 한다. 상기 MIMO 먹스(3503)는 제1 출력 신호와 제2 출력 신호를 하나의 신호로 먹싱하여 상기 비트 디인터리버(3504)로 출력한다. 상기 비트 디인터리버(3504)의 동작 및 그 이후의 동작은 위에서 설명하였으므로 여기서는 생략한다.
도 22는 본 발명의 일 실시예에 따른 송신 장치의 일부를 도시한 것이다.
본 발명의 일 실시예에 따른 송신 장치는 FEC 인코더 블록(6100), 비트 인터리버 블록(6200), 매퍼 블록(6300), 및/또는 하이브리드 타임 인터리버(HTI, Hybrid Time Interleaver) 블록(6400)을 포함할 수 있다.
하이브리드 타임 인터리버(6400)는 전술한 바와 같이 셀 인터리버(6401), 블록 인터리버(6402), 및/또는 딜레이 라인(또는 지연 라인)(6403)을 포함할 수 있다. 각 구성요소는 독립된 하드웨어 프로세서로 구현될 수 있고, 또는 적어도 하나 이상의 하드웨어 프로세서에 포함되어 구현될 수 있다. 간략함을 위해 제어 및 시그널링 정보 플로우는 도 22에 나타나 있지 않다.
FEC 인코더(6100)는 n번째 PLP를 위해 생성된 베이스밴드 패킷을 입력 받아 FEC 인코딩을 수행할 수 있다. FEC 인코더(6100)는 FEC 프레임을 생성하고 출력할 수 있다.
비트 인터리버(6200)는 패리티 인터리버, 그룹 와이즈 인터리버, 및/또는 블록 인터리버를 포함할 수 있다. 비트 인터리버(6200)는 전술한 바와 같이 입력되는 FEC 프레임에 대해 비트 인터리빙을 수행할 수 있다.
컨스텔레이션 매퍼(6300)는 비트 인터리빙된 비트들을 IQ 플레인 상의 복소수 값을 가지는 QAM 컨스텔레이션 포인트들로 매핑한다. 하나의 QAM 컨스텔레이션 포인트로 매핑된 비트들 또는 비트 그룹은 하나의 셀로 칭할 수 있다. 매퍼에서 출력된 셀들은 타임 인터리버로 입력될 수 있다. 이하에서 컨스텔레이션 매퍼는 매퍼로 호칭될 수 있다.
본 발명의 일 실시예에 따른 타임 인터리버는 HTI 모드 또는 CTI 모드로 동작할 수 있으며, 도면에서는 타임 인터리버가 HTI 모드로 동작하는 경우를 나타낸다. HTI 모드에서 타임 인터리버는 셀 인터리버(6401), 트위스트 블록 인터리버(6402) 및/또는 컨벌루셔널 딜레이 라인(6403)을 포함할 수 있다.
셀 인터리버(6401)는 FEC 블록들 단위로 셀들을 입력받을 수 있다. 셀 인터리버는 입력된 각 FEC 블록 내의 셀들을 셀 인터리빙하여 TI 블록들로 배열한다. 셀 인터리버는 각 FEC 블록마다 서로 다른 랜덤 퍼뮤테이션 또는 셀 인터리빙 시퀀스를 사용할 수 있다.
블록 인터리버(6402)는 TI 블록들을 블록 인터리빙 또는 트위스트 블록 인터리빙함으로써 인트라-서브 프레임 인터리빙을 수행한다.
컨벌루셔널 딜레이 라인 또는 딜레인 라인(6403)은 블록 인터리빙된 TI 블록의 셀들에 대해 인터-서브프레임 인터리빙을 수행한다. 그 결과로 하나의 블록 인터리브된 TI 블록은 다수(several)의 서브프레임들에 스프레드(spread)된다.
도 23은 본 발명의 일 실시예에 따른 셀 인터리버의 동작을 나타낸다.
본 발명의 일 실시예에 따른 셀 인터리버는 (a) 리니어 쓰기 및 (b) 랜덤 읽기 동작을 수행할 수 있다.
랜덤 읽기 동작은 셀 인터리빙 어드레스에 기초하여 수행된다. 셀 인터리빙 어드레스 제너레이터는 어드레스를 생성할 수 있고, 생성된 일련의 어드레스는 메모리 상에서 랜덤한 위치에 대응될 수 있다. 셀 인터리버는 생성된 일련의 어드레스에 해당하는 메모리의 위치에서 셀들을 읽는 랜덤 읽기를 수행할 수 있다.
본 발명의 일 실시예에 따른 셀 인터리버는 각 FEC 블록마다 서로 다른 셀 인터리빙 패턴 또는 셀 인터리빙 시퀀스를 적용할 수 있다. 셀 인터리빙 어드레스 제너레이터는 퍼뮤테이션에 시프트 값을 더하여 서로 다른 셀 인터리빙 패턴을 생성할 수 있다.
FEC 블록들에 포함된 셀들의 수가
Figure PCTKR2016005499-appb-I000067
이면, 관계식
Figure PCTKR2016005499-appb-I000068
에 따라 증가하는
Figure PCTKR2016005499-appb-I000069
비트 카운터의 비트 리버스드 값(bit-reversed value)으로 생성된 퍼뮤테이션에 시프트 값(modulo
Figure PCTKR2016005499-appb-I000070
을 더해서 사용할 수 있다. 퍼뮤테이션 어드레스 및 시프트에 있어서,
Figure PCTKR2016005499-appb-I000071
을 초과하는 값은 버리고, 시퀀스 내에서 다음(next) 값이 생성될 수 있다.
본 발명의 일 실시예에 따른 셀 인터리버(6401)의 인터리빙 동작에 요구되는 메모리는 타임 인터리버에 따라 결정되므로, 타임 인터리버의 효율적인 수행으로 인하여 셀 인터리버도 메모리를 효율적으로 사용할 수 있다.
도 24는 본 발명의 일 실시예에 따른 방송 신호 수신 장치의 동작을 나타낸다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 딜레인 라인(7100) 블록, 블록 디인터리버(7200) 블록, 셀 디인터리버(7300), 디매퍼(7400), 비트 디인터리버(7500), 및/또는 FEC 디코더(7600)를 포함할 수 있다.
컨스텔레이션 딜레이 라인(7100)은 송신 장치의 지연 라인(1515)의 역과정을 수행할 수 있다. 이하에서, 컨스텔레이션 딜레이 라인은 딜레인 라인으로 호칭될 수 있다.
트위스트 블록 디인터리버(7200)는 송신 장치의 블록 인터리버(6402)의 역과정을 수행할 수 있다. 이하에서, 트위스트 블록 디인터리버는 블록 디인터리버로 호칭될 수 있다.
셀 디인터리버(7300)은 셀 인터리빙된 셀들에 대해 디인터리빙을 수행할 수 있고, 이에 대해서는 아래에서 자세히 설명하도록 한다.
디매퍼(7400)는 셀로 매핑된 비트 그룹에 대해 디매핑을 수행할 수 있고, 이에 대해서는 아래에서 자세히 설명하도록 한다.
비트 디인터리버(7500)는 비트 인터리빙된 FEC 프레임에 대해 디인터리빙을 수행할 수 있고, 이에 대해서는 아래에서 자세히 설명하도록 한다.
FEC 디코더(7600)는 송신 장치의 FEC 인코더(6100)의 역과정을 수행할 수 있다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치의 동작을 메모리 사용 관점에서 살펴보면 다음과 같다.
딜레이 라인 및 블록 디인터리버는 TDI 메모리를 함께 사용할 수 있다. 비트 디인터리버 및 FEC 디코더는 FEC 메모리를 함께 사용할 수 있다.
본 발명의 일 실시예에 따른 셀 디인터리버와 디매퍼에 대해서는 별도의 메모리가 요구되지 않는다. 셀 디인터리버와 컨스텔레이션 디매퍼의 출력은 FEC 메모리에 기록될 수 있으며, 이에 대해서는 아래에서 자세히 설명하도록 한다.
본 발명의 일 실시예에 따른 셀 디인터리버 및 디매퍼의 순서는 도 24의 (a)에 도시된 바와 같이, 셀 디인터리버(7300) 및 디매퍼(7400)의 순서로 수행될 수 있다. 또는 도 24의 (b)에 도시된 바와 같이, 디매퍼(7400) 또는 셀 디인터리버(7300)의 순서로 수행될 수 있다.
도 25는 본 발명의 일 실시예에 따른 타임 디인터리빙 동작을 나타낸다..
도 25의 (a)는 본 발명의 일 실시예에 따른 타임 디인터리빙 동작을 나타낸다.
타임 인터리빙 동작은 상술한 바와 같이, CTI 모드 또는 HTI 모드를 포함할 수 있다. 타임 인터리빙의 모드는 입력되는 서비스의 종류에 따라 결정될 수 있다.
하나의 서비스가 고정 셀 레이트(constant cell rate)의 싱글 PLP로 구성되거나, 또는 고정 셀 레이트의 싱글 코어 PLP와 상기 싱글 코어 PLP와 레이어드 디비젼 다중화된 하나 이상의 인핸스드 PLP들로 구성된다면, 그 서비스를 구성하는 PLP (또는 PLP들)은 노(no) 타임 인터리빙, CTI 모드, 또는 HTI 모드 중 하나가 적용될 수 있다. 반면에, 위의 카테고리에 포함되지 않는 PLP들은 노 타임 인터리빙 또는 HTI 모드 중 하나가 적용될 수 있다.
또한 특정 서비스의 PLP들을 위한 타임 인터리버 모드(또는 모드들)는 동일한 RF 채널을 통해 전송되는 다른 서비스들의 PLP(또는 PLP들)를 위한 타임 인터리버 모드(또는 모드들)와 독립적으로 적용되는 것을 일 실시예로 한다. 그리고 특정 서비스가 복수의 코어 PLP들 및/또는 레이어드 디비젼 다중화되지 않은 PLP들을 포함한다면, 그 PLP들은 동일한 또는 다른 타임 인터리빙 모드들 (즉, 노 타임 인터리빙 및/또는 HTI 모드)이 적용될 수도 있고, 및/또는 동일한 또는 다른 타임 인터리버 파라미터들이 적용될 수도 있다.
다른 예로, 하나의 서비스가 다수의 컴포넌트들로 구성되고, 각 컴포넌트가 각각의 PLP를 통해 전송되는 경우, 각각의 PLP는 노 타임 인터리빙 또는 HTI 모드로 동작될 수 있으며, 이때 HTI 모드의 파라미터는 각각 다를 수 있다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 시그널링 정보에 기초하여 타임 인터리빙 모드가 타임 인터리빙이 없는 모드인지, HTI 모드인지, 또는 CTI 모드인지 알 수 있다. 방송 신호 수신 장치는 시그널링 정보에 기초하여 타임 디인터리빙을 수행할 수 있다. 타임 인터리빙 모드가 노(no) 타임 인터리빙 모드인 경우, 방송 신호 수신 장치는 타임 디인터리빙을 바이패스할 수 있다. 타임 인터리빙 모드가 HTI 모드인 경우, 방송 신호 수신 장치는 딜레이 라인 및/또는 셀 인터리빙의 수행 여부에 따라 디인터리빙을 수행할 수 있다. 타임 인터리빙 모드가 CTI 모드인 경우, 방송 신호 수신 장치는 딜레이 라인을 이용한 디인터리빙을 수행할 수 있다. 상세한 과정은 다음과 같다.
송신단에서 타임 인터리빙을 수행하지 않은 경우, 방송 신호 수신 장치는 데이터에 대해 타임 디인터리빙을 바이패스한다. 이 경우는 시그널링 정보가 HTI 모드 및 CTI 모드 중 어느 것에 대해서도 설정되지 않은 경우를 의미한다. 이후, 방송 신호 수신 장치는 디매핑, 비트 디인터리빙, FEC 디코딩 동작을 수행할 수 있다. 구체적인 디매핑, 비트 디인터리빙, FEC 디코딩의 내용은 도 2에서 설명한 FEC 인코딩, 비트 인터리빙, 매핑의 역과정을 따른다.
송신단에서 CTI 모드의 타임 인터리빙을 수행한 경우, 방송 신호 수신 장치는 딜레이 라인 디인터리빙을 수행할 수 있다. 구체적인 딜레이 라인 디인터리빙의 내용은 도 7에서 설명한 딜레이 라인 인터리빙의 역과정을 따른다. 이후, 방송 신호 수신 장치는 딜레이 라인 디인터리빙된 데이터에 대해 디매핑, 비트 디인터리빙, FEC 디코딩 동작을 수행할 수 있다. 디매핑, 비트 디인터리빙, FEC 디코딩의 동작은 도 2에서 설명한 FEC 인코딩, 비트 인터리빙, 매핑의 역과정을 따른다.
송신단에서 HTI 모드의 타임 인터리빙을 수행하고, 딜레인 라인을 이용하여 타임 인터리빙을 수행하지 않은 경우, 방송 신호 수신 장치는 딜레이 라인을 이용한 디인터리빙을 바이패스하고, 블록 디인터리빙 동작을 수행할 수 있다. 구체적인 블록 디인터리빙의 내용은 도 7에서 설명한 블록 인터리빙의 역과정을 따른다.
송신단에서 HTI 모드의 타임 인터리빙을 수행하고, 딜레인 라인을 이용하여 타임 인터리빙을 수행한 경우, 방송 신호 수신 장치는 딜레이 라인을 이용하여 디인터리빙을 할 수 있다. 구체적인 딜레이 라인을 이용한 디인터리빙의 내용은 도 7에서 설명한 딜레이 라인 인터리빙의 역과정을 따른다. 이후, 블록 디인터리버는 블록 디인터리빙 동작을 수행할 수 있다.
한편, 본 발명의 일 실시예에 따른 방송 신호 수신 장치가 블록 디인터리빙을 수행한 이후, 방송 신호 수신 장치는 셀 디인터리빙을 수행할 수 있다.
송신단에서 셀 인터리빙을 수행하지 않은 경우, 방송 신호 수신 장치는 디매핑, 비트 디인터리빙, FEC 디코딩 동작을 수행할 수 있다.
송신단에서 셀 인터리빙을 수행한 경우, 방송 신호 수신 장치는 셀 디인터리빙 동작을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 신호 수신 장치의 셀 디인터리빙의 구체적 동작은 다음에서 자세히 설명할 것이다.
도 25의 (b)는 본 발명의 다른 실시예에 따른 타임 디인터리빙의 동작을 나타낸 도면이다
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 타임 인터리빙(TI)에 대한 시그널링 정보, 예를 들어, L1-Detail를 읽을 수 있다. 여기서, 시그널링 정보는 상술한 바와 같이, 타임 인터리빙 사용 여부 및 타임 인터리빙 모드에 대한 정보를 포함할 수 있다.
시그널링 정보에 기초한 타임 디인터리빙 동작은 다음과 같다.
송신단에서 타임 인터리빙을 수행하지 않는 경우, 방송 신호 수신 장치는 타임 디인터리빙을 바이패스할 수 있다. 이 경우는 시그널링 정보가 HTI 모드 및 CTI 모드 중 어느 것에 대해서도 설정되지 않은 경우를 의미한다. 이후, 디매핑, 비트 디인터리빙, FEC 디코딩 동작을 수행할 수 있다. 구체적인 디매핑, 비트 디인터리빙, FEC 디코딩의 내용은 도 2에서 설명한 FEC 인코딩, 비트 인터리빙, 매핑의 역과정을 따른다.
송신단에서 CTI 모드의 타임 인터리빙을 수행한 경우, 방송 신호 수신 장치는 딜레이 라인 디인터리빙 동작을 수행할 수 있다. 구체적인 딜레이 라인 디인터리빙의 내용은 도 7에서 설명한 딜레이 라인 인터리빙의 역과정과 같다. 이후, 방송 신호 수신 장치는 비트 디인터리빙, FEC 디코딩 동작을 수행할 수 있다.
송신단에서 HTI 모드의 타임 인터리빙을 수행하고, 딜레이 라인을 이용하여 타임 인터리빙을 수행하지 않는 경우, 방송 신호 수신 장치는 블록 디인터리빙의 동작을 수행할 수 있다. 구체적인 블록 디인터리빙의 내용은 도 8에서 설명한 블록 인터리빙의 역과정과 같다.
송신단에서 HTI 모드의 타임 인터리빙을 수행하고, 딜레인 라인을 이용하여 타임 인터리빙을 수행한 경우, 방송 신호 수신 장치는 딜레이 라인을 이용하여 디인터리빙을 할 수 있다. 구체적인 딜레이 라인을 이용한 디인터리빙은 도 7에서 설명한 딜레이 라인의 역과정과 같다. 이후, 방송 신호 수신 장치는 블록 디인터리빙 동작을 수행할 수 있다.
한편, 본 발명의 일 실시예에 따른 방송 신호 수신 장치가 블록 디인터리빙을 수행한 후, 디매퍼는 디매핑 동작을 수행할 수 있다. 디매퍼의 구체적 동작은 다음에서 자세히 설명할 것이다.
디매핑 이후, 송신단에서 셀 인터리빙을 수행하지 않은 경우, 방송 신호 수신 장치는 비트 디인터리빙, FEC 디코딩 동작을 수행할 수 있다. 구체적인 비트 디인터리빙, FEC 디코딩의 내용은 도 2에서 설명한 FEC 인코딩, 비트 인터리빙의 역과정과 같다.
디매핑 이후, 송신단에서 셀 인터리빙을 수행한 경우, 셀 디인터리버는 셀 디인터리빙 동작을 수행할 수 있다. 구체적인 셀 디인터리빙 동작은 다음에서 자세히 설명할 것이다. 이후, 방송 신호 수신 장치는 비트 디인터리빙 및 FEC 디코딩 동작을 수행할 수 있다.
도 26은 본 발명의 일 실시예에 따른 방송 신호 수신 장치의 디매핑 및 셀 디인터리빙의 과정을 나타낸다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 방송 신호를 수신하고, 수신한 방송 신호로부터 프레임을 파싱한다.
방송 신호 수신 장치는 파싱한 신호 프레임에 포함된 데이터에 대해 시그널링 정보에 기초하여 딜레이 라인을 이용한 디인터리빙 및/또는 블록 디인터리빙 동작을 수행한다.
이후, 방송 신호 수신 장치는 셀 디인터리빙 및 디매핑을 함께 수행할 수 있다. 즉, 방송 신호 수신 장치는 셀 단위마다 셀 디인터리빙과 디매핑을 연속하여 수행할 수 있다. 방송 신호 수신 장치는 비트 디인터리빙 또는 FEC 디코딩을 위한 메모리(이하, FEC 메모리)에 셀 디인터리빙 및 디매핑된 결과를 기록(write)할 수 있다. 예를 들어, 방송 신호수신 장치는 제1 셀에 대한 셀 디인터리빙 및 디매핑의 결과를 FEC 메모리에 기록할 수 있다. 즉, 방송 신호 수신 장치는 제1 셀이 디매핑된 비트 그룹을 셀 디인터리빙 어드레스에 기초하여 FEC 메모리에 기록할 수 있다. 이후, 제2 셀에 대한 셀 디인터리빙 및 디매핑의 결과를 FEC 메모리에 기록할 수 있다. 즉, 방송 신호 수신 장치는 제2 셀이 디매핑된 비트 그룹을 셀 디인터리빙 어드레스에 기초하여 FEC 메모리에 기록할 수 있다. 이와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 셀 단위마다 셀 디인터리빙과 디매핑을 수행함으로써 별도의 메모리를 사용하지 않고 FEC 메모리에 그 결과를 기록할 수 있다.
FEC 메모리는 비트 디인터리빙 및 FEC 디코딩을 수행하기 위한 메모리이고, 두 개의 메모리를 포함할 수 있다.
셀 인터리버는 상술한 바와 같이, FEC 블록마다 서로 다른 셀 인터리빙 패턴을 사용한다. 따라서, 셀 디인터리버도 FEC 블록마다 서로 다른 셀 디인터리빙 패턴을 적용할 수 있다. 서로 다른 FEC 블록을 셀 디인터리빙하기 위해서, 방송 신호 수신 장치는 두 개의 FEC 메모리를 사용할 수 있다.
본 발명의 셀 디인터리버는 제1 셀 인터리빙 패턴으로 인터리빙된 FEC 블록을 셀 디인터리빙하면서제1 FEC 메모리에 기록할 수 있다. 제 2 셀 인터리빙 패턴으로 인터리빙된 FEC 블록을 셀 디인터리빙하면서 제 2 FEC 메모리에 기록할 수 있다. 즉, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 디매핑 및 셀 디인터리빙을 수행하기 위한 별도의 메모리를 필요로 하지 않고, FEC 메모리를 공유하여 사용할 수 있다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 FEC 메모리에 기록된 FEC 블록에 대해 비트 디인터리빙 및 FEC 디코딩을 수행하고, PLP 단위로 출력될 수 있다.
도 27은 본 발명의 일 실시예에 따른 디매핑 및 셀 디인터리빙의 동작을 도시한 것이다.
1) 블록 디인터리버가 블록 디인터리빙 동작을 수행하고, 방송 신호 수신 장치는 블록 디인터리빙된 각 셀들을 TDI 메모리로부터 읽을 수 있다. 여기서, 블록 디인터리버 또는 트위스트 블록 디인터리버에서 출력된 셀 순서는 송신단의 블록 인터리버에 입력되는 셀 순서와 매칭된다. 또한, 블록 디인터리버의 출력된 셀들은 디매퍼 및 셀 디인터리버의 입력되는 셀들에 대응한다.
2) 본 발명의 방송 신호 수신 장치는 디매핑과 셀 디인터리빙 동작을 온 더 플라이(on the fly) 방식으로 수행할 수 있다.
온 더 플라이 방식은 별도의 메모리 사용 없이 실시간 및 즉각적으로 데이터를 처리하는 프로세스를 의미할 수 있다. 이하에서, 온 더 플라이는 상술한 의미로 사용될 수 있다.
디매퍼는 블록 디인터리버로부터 출력된 셀들을 입력받은 후, 셀들을 비트들 또는 비트 그룹으로 디매핑하는 동작을 수행할 수 있다. 여기서, 비트 그룹은 송신기의 매퍼에 의해 각 셀에 포함된 비트들을 의미할 수 있다.
디매퍼가 온 더 플라이 방식으로 디매핑하는 방법은 다음과 같다.
디매퍼는 블록 디인터리버로부터 출력된 각 셀을 독립적으로 디매핑하는 동작을 수행할 수 있다. 송신기의 매퍼가 각 셀을 독립적으로 매핑하기 때문에, 수신기의 디매퍼 또한 각 셀들 독립적으로 디매핑하는 것이 가능하다.
디매퍼는 디매핑을 위한 별도의 메모리를 사용하지 않고, 디매핑을 온 더 플라이 방식으로 수행할 수 있다. 여기서, 디매핑된 비트 그룹은 셀 디인터리버로 출력되어 셀 디인터리빙 랜덤 쓰기 동작이 수행될 수 있다. 즉, 방송 신호 수신 장치는 셀 단위로 디매핑 및 셀 디인터리빙을 수행할 수 있다.
본 발명의 방송 신호 수신 장치는 셀 디인터리빙 동작을 디매핑 동작과 함께 온 더 플라이 방식으로 수행할 수 있다.
셀 디인터리버가 온 더 플라이 방식으로 셀 디인터리빙하는 방법은 다음과 같다.
셀 디인터리버는 FEC 블록들 단위로 셀들을 입력받는 대신, 셀 단위로 입력받을 수 있다. 디매퍼가 각 셀을 비트 그룹으로 디매핑하면, 셀 디인터리버가 셀 디인터리빙 랜덤 쓰기를 수행할 수 있다. 즉, 디매퍼에 의해 하나의 셀이 디매핑되면, 해당 셀에 포함된 비트 그룹에 대해 셀 디인터리빙이 연속하여 수행될 수 있다.
방송 신호 수신 장치는 랜덤 쓰기를 셀 디인터리버 어드레스 제너레이터에 의해 생성된 어드레스에 기초하여 수행할 수 있다. 여기서, 셀 디인터리버가 랜덤 쓰기하는 메모리는 FEC 메모리일 수 있다. FEC 메모리는 비트 디인터리빙 및 FEC 디코딩을 위한 메모리를 의미한다.
즉, 방송 신호 수신 장치는 디매핑된 비트 그룹을 셀 디인터리빙을 위한 별도의 메모리에 쓰지 않고, 셀 디인터리빙 어드레스에 해당하는 위치의 FEC 메모리로 랜덤 쓰기 동작을 수행할 수 있다.
디매핑과 셀 디인터리빙을 온 더 플라이 방식으로 즉각적 및 실시간으로 디매핑 및 셀 디인터리빙 랜덤 쓰기 동작을 수행하기 때문에, 본 발명의 수신기는 디매핑 및 셀 디인터리빙을 위한 별도의 메모리가 필요 없을 수 있다. 그 결과, FEC 메모리를 공유해서 셀 디인터리빙 랜덤 쓰기 동작을 수행할 수 있다.
FEC 블록 단위로 셀 디인터리빙을 하는 방송 신호 수신 장치는 다음과 같이 동작한다.
셀 디인터리버는 셀 디인터리빙을 수행하기 위해서 별도의 메모리를 요구한다. 여기서 메모리는 상술한 FEC메모리와 별도로 존재하는 메모리를 의미하고, 두 개의 FEC 블록들에 대응하는 사이즈를 가진다. 서로 다르게 셀 인터리빙된 FEC 블록들을 연속하여 디인터리빙하기 위해서 두 개의 FEC 블록들의 사이즈에 대응하는 메모리가 필요하기 때문이다.
셀 디인터리버는 셀 디인터리빙을 위한 메모리 상에서 쓰기 동작을 수행한다. 블록 디인터리버로부터 출력된 셀들이 셀 디인터리빙을 위한 메모리로 출력된다.
셀 디인터리빙 쓰기 동작 이후, 셀 디인터리버는 셀 디인터리빙을 위한 메모리로부터 읽기 동작을 수행한다. 메모리로부터 읽혀진 셀 디인터리빙된 셀들은 디매퍼로 출력된다. 이와 같이 방송 신호 수신 장치는 셀 디인터리빙을 FEC 블록 단위로 수행하며, 각 FEC 블록에 포함된 셀들이 디인터리빙된 후에 디매핑을 수행할 수 있다.
셀 디인터리빙 읽기 동작 이후, 디매퍼는 읽혀진 셀들을 비트들로 디매핑하는 동작을 수행한다.
디매핑 이후, 비트 디인터리버는 디매핑된 비트들을 메모리에 쓰는 동작을 수행한다. 여기서, 메모리는 비트 디인터리빙 및 FEC 디코딩을 위한 메모리인 FEC 메모리이다.
비트 디인터리빙 쓰기 동작 이후, 비트 디인터리버는 비트 디인터리빙 및 FEC 디코딩을 위한 메모리로부터 읽기 동작을 수행한다.
비트 디인터리빙 읽기 동작 이후, FEC 디코더는 읽혀진 비트들을 디코딩하는 FEC 디코딩을 수행한다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치의 동작은 다음과 같다.
블록 디인터리버로부터 블록 디인터리빙된 셀들이 출력된다.
이후, 디매핑 및 셀 디인터리빙이 함께 온 더 플라이 방식으로 수행된다.
디매퍼는 출력된 셀들을 비트 그룹으로 디매핑하는 동작을 수행하고, 셀 디인터리버는 디매핑된 비트 그룹을 셀 디인터리빙하는 랜덤 쓰기 동작을 수행할 수 있다. 여기서, 랜덤 쓰기하는 타겟 메모리는 비트 디인터리빙 및 FEC 디코딩을 위한 메모리인 FEC 메모리이다. 이와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 FEC 블록 단위가 아닌 셀 단위로 디인터리빙과 디매핑을 차례로 수행할 수 있다.
비트 디인터리버는 셀 디인터리빙된 비트들을 읽는 비트 디인터리빙 읽기 동작을 수행할 수 있다.
FEC 디코더는 비트 디인터리빙된 비트들을 디코딩하는 FEC 디코딩을 수행할 수 있다.
도 27에서
Figure PCTKR2016005499-appb-I000072
및
Figure PCTKR2016005499-appb-I000073
은 가변적인 값으로 각 셀들에 포함된 비트들(또는 비트 그룹) 및 벡터(코드워드)를 나타낸다.
3) 각 셀에 대해 디매핑 및 셀 디인터리빙 랜덤 쓰기 이후, FEC 블록의 비트들이 FEC 메모리에 기록(writing) 되면, 방송 신호 수신 장치는 FEC 메모리의 비트들에 대해 비트 디인터리빙 및 FEC 디코딩을 연속하여 수행할 수 있다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 셀 디인터리빙 동작을 수행하기 위한 별도의 메모리를 필요로 하지 않으므로, 수신기의 메모리 효율이 증가한다.
본 발명의 방송 신호 수신 장치는 디매핑과 셀 디인터리빙 랜덤 쓰기를 FEC 메모리 상에 온 더 플라이로 수행하기 때문에, FEC 블록에 대해 셀 디인터리빙 랜덤 쓰기 동작을 수행하면, 디매핑 및 셀 디인터리빙된 비트들이 FEC 메모리에 기록(write)될 수 있다.
그 결과, 셀 디인터리버가 랜덤 쓰기를 수행한 이후, FEC 메모리에 비트들을 출력시키기 위한 셀 디인터리빙 읽기 동작을 수행할 필요가 없을 수 있다.
즉, 셀 디인터리버는 셀 디인터리빙 리니어 읽기를 바이패스할 수 있다. 다시 말해, 방송 신호 수신 장치가 셀 디인터리빙 메모리에서 셀 디인터리빙 쓰기 동작을 수행하지 않을 수 있다. 또한, 방송 신호 수신 장치는 읽기 동작을 통해 디매퍼로 비트들을 출력시켜서 디매핑 동작을 수행할 필요가 없다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 셀 디인터리빙 랜덤 쓰기를 온 더 플라이 방식으로 수행하기 때문에 셀 디인터리빙 리니어 읽기를 바이패스할 수 있다.
셀 디인터리빙 랜덤 쓰기 동작 이후, 비트 디인터리빙 및 FEC 디코딩을 위한 메모리인 FEC 메모리에 디매핑 및 셀 디인터리빙된 비트들이 기록되어 있다. 그 결과, 비트 디인터리버는 비트 디인터리빙 쓰기 동작을 수행할 필요가 없을 수 있다. 방송 신호 수신 장치는 FEC 메모리에 기록된 비트들을 읽은 후에 FEC 디코딩을 수행할 수 있다. 즉, 방송 신호 수신 장치가 셀 디인터리빙 메모리에서 읽어온 비트들을 디매핑한 이후, FEC 메모리에 비트 디인터리빙 쓰기 동작을 수행할 필요가 없을 수 있다.
본 발명의 비트 디인터리버는 비트 디인터리빙 읽기 동작을 수행할 수 있다. 비트 디인터리버가 읽은 비트들은 비트 디인터리빙된 비트들이고, FEC 디코더는 FEC 디코딩을 수행할 수 있다.
도 28은 본 발명의 일 실시예에 따른 셀 디인터리빙의 동작을 나타낸다.
아래에서는 디매핑과 어드레스 제너레이팅에 기초한 셀 디인터리빙 방법을 설명한다.
수신기는 프리앰블 시그널링 정보를 성공적으로 디코딩했다는 것을 가정한다. 특히, 셀 인터리빙에 관련된 L1 디테일 시그널링 정보, 즉,
Figure PCTKR2016005499-appb-I000074
(또는 LFDP 사이즈 및 모듈레이션 오더) 및 TI 블록 당 FEC 블록의 수를 성공적으로 디코딩한 것을 가정한다.
본 발명의 일 실시예에 따른 셀 디인터리빙 방법은 어드레스 제너레이터에 의해 생성된 주소값에 기초하여 디인터리빙을 수행할 수 있다. 디매핑 및 셀 디인터리빙 방법은 온 더 플라이 방식으로 함께 수행되므로 디매핑과 어드레스 제너레이팅의 선후 관계는 다음과 같이 상호 교환될 수 있다.
1) 방송 신호 수신 장치는 TDI 메모리로부터 셀들을 읽는다. 디매퍼는 블록 디인터리빙된 셀들을 디매핑하는 동작을 수행한다. 이후, 어드레스 제너레이터가 셀 디인터리빙을 위한 어드레스 제너레이팅을 수행할 수 있다. 셀 디인터리버는 생성된 어드레스에 기초하여 각 디매핑된 비트 그룹에 대해 셀 디인터리빙 랜덤 쓰기 동작을 수행할 수 있다.
2) 방송 신호 수신 장치는 TDI 메모리로부터 셀들을 읽는다. 어드레스 제너레이터는 셀 디인터리빙을 위한 어드레스 제너레이팅을 수행할 수 있다. 디매퍼는 블록 디인터리빙된 셀들을 디매핑하는 동작을 수행한다. 디매핑 동작과 함께 셀 디인터리버는 생성된 어드레스에 기초하여 셀 디인터리빙 랜덤 쓰기 동작을 수행할 수 있다.
도 24의 (a)는 본 발명의 일 실시예에 따른 셀 디인터리빙 방법의 동작을 나타낸다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 블록 디인터리빙 또는 트위스트 블록 디인터리빙(TDI, Twisted Deinterleaving) 메모리로부터 셀들을 읽을 수 있다.
디매퍼는 각 셀을 비트 그룹으로 디매핑하는 디매핑을 수행할 수 있다. 여기서, 비트 그룹은 셀에 포함된 비트들을 의미한다.
디매퍼는 각 셀에 독립적으로 디매핑을 수행할 수 있다. 디매퍼가 블록 디인터리빙 메모리로부터 셀을 읽은 후, 읽은 셀에 대해 디매핑을 수행할 수 있다.
어드레스 제너레이터는 셀 디인터리빙을 위한 어드레스를 생성할 수 있다. 여기서, 생성되는 어드레스란 각 셀이 FEC 메모리에 기록(write)될 위치를 의미할 수 있다. 어드레스 생성 방법은 아래에서 자세하게 설명할 것이다.
셀 디인터리버는 생성된 셀 디인터리빙 어드레스에 기초하여 셀 디인터리빙의 동작을 수행할 수 있다. 여기서, 셀 디인터리빙 동작은 셀 디인터리빙 랜덤 쓰기를 온 더 플라이 방식으로 수행될 수 있다.
본원 발명의 일 실시예에 따른 방송 신호 수신 장치는 FEC 블록에 포함된 각 셀에 대해 독립적 및 연속적으로 디매핑 및 셀 디인터리빙을 수행할 수 있다. 제1 셀에 대해 디매핑 및 어드레스 제너레이팅을 수행한 이후, 제1 셀에 대해 셀 디인터리빙 랜덤 쓰기를 수행할 수 있다. 제1 셀에 대한 셀 디인터리빙 랜덤 쓰기를 수행하는 동안, 방송 신호 수신 장치는 제2 셀에 대해 디매핑을 수행하고, 어드레스 제너레이팅을 수행할 수 있다.
도 28의 (b)는 (a)에 대한 다른 실시예를 나타낸 도면이다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 블록 인터리빙 또는 트위스티드 블록 디인터리빙(TDI) 메모리로부터 셀들을 읽을 수 있다.
어드레스 제너레이터는 셀 디인터리빙을 위한 어드레스 생성을 수행할 수 있다. 상술한 바와 같이, 생성되는 어드레스란 각 셀이 FEC 메모리에 기록(write)될 위치를 의미할 수 있다.
디매퍼는 셀들을 비트 그룹으로 디매핑하는 디매핑 동작을 수행할 수 있다. 여기서, 비트 그룹은 셀에 포함된 비트들을 의미한다. 디매퍼는 각 셀에 대해 독립적으로 디매핑을 수행할 수 있다. 디매핑된 비트 그룹은 셀 디인터리버로 출력될 수 있다.
셀 디인터리버는 생성된 셀 디인터리빙 어드레스에 기초하여 셀 디인터리빙의 동작을 수행할 수 있다. 여기서, 셀 디인터리빙 동작은 셀 디인터리빙 랜덤 쓰기를 온 더 플라이 방식으로 수행될 수 있다.
본원 발명의 일 실시예에 따른 방송 신호 수신 장치는 FEC 블록에 포함된 각 셀에 대해 독립적 및 연속적으로 디매핑 및 셀 디인터리빙을 수행할 수 있다. 제1 셀에 대해 어드레스 제너레이팅 및 디매핑을 수행한 이후, 제1 셀에 대해 셀 디인터리빙 랜덤 쓰기를 수행할 수 있다. 제1 셀에 대한 셀 디인터리빙 랜덤 쓰기를 수행하는 동안, 방송 신호 수신 장치는 제2 셀에 대해 어드레스 제너레이팅을 수행하고, 디매핑을 수행할 수 있다.
다음은 본 발명의 일 실시예에 따른 셀 디인터리빙의 어드레스 제너레이터에 관한 설명이다.
셀 인터리빙 어드레스 제너레이팅하는 방법과 셀 디인터리빙 어드레스 제너레이팅하는 방법은 서로 동일하다.
1) 셀 디인터리버의 입력은 이다. 여기서 r은 TI 블록 내의 FEC 블록의 증가하는 인덱스를 나타내고, 각 TI 블록의 시작에서 제로로 리셋된다.
퍼뮤테이션 또는 퍼뮤테이션 시퀀스는 TI 블록 내에서 매 FEC 블록마다 달라진다. 각 퍼뮤테이션 시퀀스는 하나의 랜덤(pseudo-random) 시퀀스를 다르게 시프팅함으로써 결정된다.
셀 디인터리버는 퍼뮤테이션 시퀀스에 기초하여 셀 디인터리빙 동작을 수행할 수 있다. 여기서, 퍼뮤테이션 시퀀스는 셀 디인터리빙 패턴 또는 셀 디인터리빙 시퀀스로 호칭될 수 있다.
2) 셀 디인터리버의 출력은
Figure PCTKR2016005499-appb-I000076
이다. 여기서
Figure PCTKR2016005499-appb-I000077
는 수학식
Figure PCTKR2016005499-appb-I000078
와 같이 정의된다. 수학식은 1) 랜덤 쓰기 동작 및 2) 리니어 읽기 동작을 의미한다.
Figure PCTKR2016005499-appb-I000079
은 TI 블록의 r번째 FEC 블록에 적용되는 퍼뮤테이션 함수이고, 수학식
Figure PCTKR2016005499-appb-I000080
에 의해 주어진다. 여기서,
Figure PCTKR2016005499-appb-I000081
은 보통 TI 블록의 제 1 FEC 블록에 대한 기본 퍼뮤테이션 함수이고,
Figure PCTKR2016005499-appb-I000082
은 TI 블록의 r번째 FEC 블록에 사용되는 시프트 값이다.
3) 각 FEC 블록 상에서 서로 다른 인터리빙 시퀀스를 생성하기 위해서 일정한 시프트를 기본 퍼뮤테이션에 더해준다.
4) 기본 퍼뮤테이션 함수
Figure PCTKR2016005499-appb-I000083
은 다음과 같은 알고리즘에 의해 정의된다.
Figure PCTKR2016005499-appb-I000084
비트 바이너리 워드
Figure PCTKR2016005499-appb-I000085
는 다음과 같다.
모든
Figure PCTKR2016005499-appb-I000086
에 대해:
Figure PCTKR2016005499-appb-I000087
,
Figure PCTKR2016005499-appb-I000088
:
Figure PCTKR2016005499-appb-I000089
Figure PCTKR2016005499-appb-I000090
:
Figure PCTKR2016005499-appb-I000091
Figure PCTKR2016005499-appb-I000092
:
Figure PCTKR2016005499-appb-I000093
,
Figure PCTKR2016005499-appb-I000094
:
Figure PCTKR2016005499-appb-I000095
,
Figure PCTKR2016005499-appb-I000096
:
Figure PCTKR2016005499-appb-I000097
,
Figure PCTKR2016005499-appb-I000098
:
Figure PCTKR2016005499-appb-I000099
,
Figure PCTKR2016005499-appb-I000100
:
Figure PCTKR2016005499-appb-I000101
,
Figure PCTKR2016005499-appb-I000102
:
Figure PCTKR2016005499-appb-I000103
,
여기서
Figure PCTKR2016005499-appb-I000104
이다. 시퀀스
Figure PCTKR2016005499-appb-I000105
는
Figure PCTKR2016005499-appb-I000106
보다 크거나 같은
Figure PCTKR2016005499-appb-I000107
값들을 버림으로써 생성된다.
Figure PCTKR2016005499-appb-I000108
;
for
Figure PCTKR2016005499-appb-I000109
{
Figure PCTKR2016005499-appb-I000110
;
if
Figure PCTKR2016005499-appb-I000111
,
Figure PCTKR2016005499-appb-I000112
; }
r번째 FEC 블록 내에 적용되는 시프트 값
Figure PCTKR2016005499-appb-I000113
은
Figure PCTKR2016005499-appb-I000114
비트 상에 바이너리 표기의 카운터 k의 비트 리버스드 값의 십진법 변환 값이다. 카운터는 비트 리버스드 값이 너무 큰 경우에 증가한다.
Figure PCTKR2016005499-appb-I000115
;
for
Figure PCTKR2016005499-appb-I000116
{
Figure PCTKR2016005499-appb-I000117
;
while (
Figure PCTKR2016005499-appb-I000118
)
{
Figure PCTKR2016005499-appb-I000119
;
Figure PCTKR2016005499-appb-I000120
; } }
여기서
Figure PCTKR2016005499-appb-I000121
은 인터리빙 프레임 n의 TI 블록 인덱스 s에 있는 FEC 블록들의 수이다. 예를 들어,
Figure PCTKR2016005499-appb-I000122
및
Figure PCTKR2016005499-appb-I000123
인 조건 하에서, 기본 퍼뮤테이션(
Figure PCTKR2016005499-appb-I000124
등)에 더해지는 시프트 값
Figure PCTKR2016005499-appb-I000125
이 0, 8192, 4096, 2048, 10240, 6144, 1024, 9216, 등이 될 수 있다.
도 29는 본 발명의 일 실시예에 따른 방송 신호 수신 장치의 동작 방법을 나타낸 도면이다.
방송 신호 수신 장치는 방송 신호를 수신할 수 있다(S14110).
방송 신호 수신 장치는 튜너를 이용하여 RF를 통해 방송 신호를 수신할 수 있다. 방송 신호 수신 장치는 수신된 방송 신호를 OFDM 방식으로 복조할 수 있다.
방송 신호 수신 장치는 수신된 방송 신호에 포함된 신호 프레임을 파싱할 수 있다(S14120).
방송 신호 수신 장치는 프레임 파서를 이용하여 복조된 방송 신호로부터 얻어진 신호 프레임을 파싱할 수 있다. 방송 신호 수신 장치는 파싱된 신호 프레임에 포함된 데이터를 획득할 수 있다.
방송 신호 수신 장치는 획득한 데이터를 디인터리빙할 수 있다(S14130).
획득한 데이터는 PLP 데이터일 수 있으며 방송 신호 수신 장치는 디인터리빙을 수행할 수 있다.
방송 신호 수신 장치에 포함된 타임 디인터리버는 L1 시그널링을 통해 수신된 정보에 포함된 인터리빙 파라미터를 참조하여 타임 디인터리빙을 수행할 수 있다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 L1 시그널링 정보에 기초하여 타임 디인터리빙일 수행한다.
수신한 방송 신호에 HTI 모드로 타임 인터리빙이 된 경우, 방송 신호 수신 장치는 딜레이 라인을 이용한 디인터리빙, 블록 디인터리빙, 및/또는 셀 디인터리빙을 수행할 수 있다.
본 발명의 셀 디인터리버는 셀 디인터리빙 및 디매핑을 함께 온 더 플라이 방식으로 수행할 수 있다.
방송 신호 수신 장치는 셀 디인터리빙 및 디매핑을 함게 온 더 플라이로 수행하므로, 디매핑 및 셀 디인터리빙을 위한 별도의 메모리를 사용하지 않을 수 있다. 즉, FEC 메모리를 공유해서 사용함으로써, 메모리 효율을 증대시킬 수 있다.
FEC 블록의 비트들이 셀 디인터리빙 랜덤 쓰기 동작을 통해 FEC 메모리 상에 기록되기 때문에, 셀 디인터리빙의 리니어 읽기 동작 및 비트 디인터리빙의 쓰기 동작을 바이패스할 수 있다.
비트 디인터리버가 비트 디인터리빙의 읽기 동작을 수행하고, FEC 디코더가 FEC 디코딩 동작을 수행할 수 있다(S14140). 결과적으로, 수신기의 디코딩 레이턴시 성능을 증대시킬 수 있다.
타임 디인터리빙된 PLP 데이터는 디코더에 의해 디코딩될 수 있다. 타임 디인터리빙된 PLP 데이터는 디코딩되기 전 심볼 디매퍼에 의해 비트 단위로 디매핑될 수 있으며 비트 디인터리버에 의해 비트 디인터리빙 될 수도 있다. 이와 같은 과정을 통해 방송 신호 수신 장치는 원하는 데이터를 사용자에게 제공할 수 있다.
전술한 바와 같이 본 발명에 의한 방송 신호 송신 장치 및 방송 신호 수신 장치는 타임 인터리빙 및 타임 디인터리빙을 이용하여 전송되는 방송 신호의 강건성(robustness)를 높일 수 있다. 이를 통해 방송 신호는 무선 채널의 특성에 의한 신호 감쇄 및 페이딩에 강한 특성을 가질 수 있으며, 방송 신호 송신 장치는 높은 품질의 방송 컨텐츠를 사용자에게 제공할 수 있는 효과가 있다.
본 발명의 사상이나 범위를 벗어나지 않고 본 발명에서 다양한 변경 및 변형이 가능함은 당업자에게 이해된다. 따라서, 본 발명은 첨부된 청구항 및 그 동등 범위 내에서 제공되는 본 발명의 변경 및 변형을 포함하는 것으로 의도된다.
모듈 또는 유닛은 메모리(또는 저장 유닛)에 저장된 연속된 수행과정들을 실행하는 프로세서들일 수 있다. 전술한 실시예에 기술된 각 단계들은 하드웨어/프로세서들에 의해 수행될 수 있다. 전술한 실시예에 기술된 각 모듈/블락/유닛들은 하드웨어/프로세서로서 동작할 수 있다. 또한, 본 발명이 제시하는 방법들은 코드로서 실행될 수 있다. 이 코드는 프로세서가 읽을 수 있는 저장매체에 쓰여질 수 있고, 따라서 장치(apparatus)가 제공하는 프로세서에 의해 읽혀질 수 있다.
설명의 편의를 위하여 각 도면을 나누어 설명하였으나, 각 도면에 서술되어 있는 실시 예들을 병합하여 새로운 실시 예를 구현하도록 설계하는 것도 가능하다. 그리고, 통상의 기술자의 필요에 따라, 이전에 설명된 실시 예들을 실행하기 위한 프로그램이 기록되어 있는 컴퓨터에서 판독 가능한 기록 매체를 설계하는 것도 본 발명의 권리범위에 속한다.
본 발명에 따른 장치 및 방법은 상술한 바와 같이 설명된 실시 예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상술한 실시 예들은 다양한 변형이 이루어질 수 있도록 각 실시 예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
한편, 본 발명이 제안하는 방법을 네트워크 디바이스에 구비된, 프로세서가 읽을 수 있는 기록매체에, 프로세서가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 프로세서가 읽을 수 있는 기록매체는 프로세서에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 프로세서가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한, 인터넷을 통한 전송 등과 같은 캐리어 웨이브의 형태로 구현되는 것도 포함한다. 또한, 프로세서가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 프로세서가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해돼서는 안 될 것이다.
그리고, 당해 명세서에서는 물건 발명과 방법 발명이 모두 설명되고 있으며, 필요에 따라 양 발명의 설명은 보충적으로 적용될 수가 있다.
본 발명의 사상이나 범위를 벗어나지 않고 본 발명에서 다양한 변경 및 변형이 가능함은 당업자에게 이해된다. 따라서, 본 발명은 첨부된 청구항 및 그 동등 범위 내에서 제공되는 본 발명의 변경 및 변형을 포함하는 것으로 의도된다.
본 명세서에서 장치 및 방법 발명이 모두 언급되고, 장치 및 방법 발명 모두의 설명은 서로 보완하여 적용될 수 있다.
상술한 바와 같이, 상기 발명의 실시를 위한 최선의 형태에서 관련된 사항을 기술하였다.
상술한 바와 같이, 본 발명은 디지털 방송 송수신 장치 또는 시스템에 전체적으로 또는 부분적으로 적용될 수 있다.
또한, 본 발명의 당업자는 본 발명의 범위 내에서 다양한 변형 또는 변경을 적용할 수 있다. 즉, 본 발명은 상술한 변경 및 변형들을 포함할 수 있으며, 해당 변경 및 변형은 청구항들 및 그와 동일한 것들의 범위를 벗어나지 않는다.

Claims (14)

  1. 방송 신호 수신 방법에 있어서,
    상기 방송 신호를 수신하는 단계;
    상기 수신한 방송 신호를 OFDM (Orthogonal Frequency Division Multiplex) 방법에 의해 복조하는 단계;
    상기 복조된 방송 신호로부터 적어도 하나의 신호 프레임을 파싱(parsing)하는 단계;
    상기 파싱된 적어도 하나의 신호 프레임 내의 데이터를 컨벌루셔널 디인터리빙하는 단계;
    상기 컨벌루셔널 디인터리빙된 데이터를 블록 디인터리빙하는 단계;
    상기 블록 디인터리빙된 데이터를 셀 디인터리빙하는 단계; 및
    상기 셀 디인터리빙된 데이터를 디코딩하는 단계를 포함하는, 방송 신호 수신 방법.
  2. 제 1 항에 있어서,
    상기 방송 신호 수신 방법은 상기 블록 디인터리빙된 데이터를 디매핑(demapping)하는 단계를 더 포함하고,
    상기 디매핑하는 단계는 상기 블록 디인터리빙된 데이터를 비트 그룹으로 디매핑하는, 방송 신호 수신 방법.
  3. 제 2 항에 있어서,
    상기 셀 디인터리빙하는 단계는 상기 디매핑된 데이터를 퍼뮤테이션에 기초하여 메모리에 랜덤 쓰기하는 단계를 포함하는, 방송 신호 수신 방법.
  4. 제 3 항에 있어서,
    상기 메모리는 상기 디코딩하는 단계에서 사용하는 디코딩 메모리와 동일한 메모리인, 방송 신호 수신 방법.
  5. 제 4 항에 있어서,
    상기 디코딩 메모리는 두 개의 디코딩 메모리를 포함하고,
    상기 랜덤 쓰기하는 단계는 제 1 퍼뮤테이션에 기초하여 제 1 디코딩 메모리에 랜덤 쓰기하고, 제 2 퍼뮤테이션에 기초하여 제 2 디코딩 메모리에 랜덤 쓰기하는, 방송 신호 수신 방법.
  6. 제 5 항에 있어서,
    상기 제 1 퍼뮤테이션은 어드레스 제너레이터에 의해 생성되는 랜덤 시퀀스이고,
    상기 제 2 퍼뮤테이션은 상기 제 1 퍼뮤테이션에 시프트 값을 더해서 생성되는, 방송 신호 수신 방법.
  7. 제 3 항에 있어서,
    상기 랜덤 쓰기하는 단계는 상기 비트 그룹 단위로 상기 디코딩 메모리에 랜덤 쓰기하는, 방송 신호 수신 방법.
  8. 방송 신호 수신 장치에 있어서,
    상기 방송 신호를 수신하는 수신기;
    상기 수신된 방송 신호를 OFDM (Orthogonal Frequency Division Multiplex) 방법에 의해 복조하기 위한 복조기;
    상기 복조된 방송 신호로부터 적어도 하나의 신호 프레임을 파싱(parsing)하기 위한 파서;
    상기 파싱된 적어도 하나의 신호 프레임 내의 데이터를 컨벌루셔널 디인터리빙하기 위한 컨벌루셔널 디인터리버;
    상기 컨벌루셔널 디인터리빙된 데이터를 블록 디인터리빙하기 위한 블록 디인터리버;
    상기 블록 디인터리빙된 데이터를 셀 디인터리빙하기 위한 셀 디인터리버를; 및
    상기 셀 디인터리빙된 데이터를 디코딩하기 위한 디코더를 포함하는, 방송 신호 수신 장치.
  9. 제 8 항에 있어서,
    상기 방송 신호 수신 장치는 상기 블록 디인터리빙된 데이터를 디매핑하기 위한 디매퍼를 더 포함하고,
    상기 디매퍼는 상기 블록 디인터리빙된 데이터를 비트 그룹으로 디매핑하는, 방송 신호 수신 장치.
  10. 제 9 항에 있어서,
    상기 셀 디인터리버는 상기 디매핑된 데이터를 퍼뮤테이션에 기초하여 메모리에 랜덤 쓰기하는, 방송 신호 수신 장치.
  11. 제 10 항에 있어서,
    상기 메모리는 상기 디코더에서 사용하는 디코더 메모리와 동일한 메모리인, 방송 신호 수신 장치.
  12. 제 11 항에 있어서,
    상기 디코더 메모리는 두 개의 디코더 메모리를 포함하고,
    상기 셀 디인터리버는 제 1 퍼뮤테이션에 기초하여 제 1 디코더 메모리에 랜덤 쓰기하고,
    제 2 퍼뮤테이션에 기초하여 제 2 디코더 메모리에 랜덤 쓰기하는, 방송 신호 수신 장치.
  13. 제 12 항에 있어서,
    상기 제 1 퍼뮤테이션은 어드레스 제너레이터에 의해 생성되는 랜덤 시퀀스이고,
    상기 제 2 퍼뮤테이션은 상기 제 1 퍼뮤테이션에 시프트 값을 더해서 생성되는, 방송 신호 수신 방법.
  14. 제 9 항에 있어서,
    상기 셀 디인터리버는 상기 비트 그룹 단위로 상기 디코더 메모리에 랜덤 쓰기하는, 방송 신호 수신 장치.
PCT/KR2016/005499 2016-05-24 2016-05-24 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 Ceased WO2017204376A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/KR2016/005499 WO2017204376A1 (ko) 2016-05-24 2016-05-24 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
US16/304,573 US11387938B2 (en) 2016-05-24 2016-05-24 Broadcast signal transmission device, broadcast signal reception device, broadcast signal transmission method, and broadcast signal reception method
US17/565,965 US11742986B2 (en) 2016-05-24 2021-12-30 Broadcast signal transmission device, broadcast signal reception device, broadcast signal transmission method, and broadcast signal reception method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2016/005499 WO2017204376A1 (ko) 2016-05-24 2016-05-24 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/304,573 A-371-Of-International US11387938B2 (en) 2016-05-24 2016-05-24 Broadcast signal transmission device, broadcast signal reception device, broadcast signal transmission method, and broadcast signal reception method
US17/565,965 Continuation US11742986B2 (en) 2016-05-24 2021-12-30 Broadcast signal transmission device, broadcast signal reception device, broadcast signal transmission method, and broadcast signal reception method

Publications (1)

Publication Number Publication Date
WO2017204376A1 true WO2017204376A1 (ko) 2017-11-30

Family

ID=60412762

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/005499 Ceased WO2017204376A1 (ko) 2016-05-24 2016-05-24 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법

Country Status (2)

Country Link
US (2) US11387938B2 (ko)
WO (1) WO2017204376A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112332948A (zh) * 2020-09-04 2021-02-05 中国科学院上海高等研究院 多业务的传输发送、接收方法、系统、介质及装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102453474B1 (ko) * 2015-02-27 2022-10-14 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
WO2016137254A1 (ko) 2015-02-27 2016-09-01 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
CN111245573B (zh) * 2015-03-06 2022-09-20 韩国电子通信研究院 使用引导码和前导码的广播信号接收设备和方法
KR102553322B1 (ko) * 2015-04-20 2023-07-10 한국전자통신연구원 레이어드 디비전 멀티플렉싱을 이용한 방송 신호 프레임 생성 장치 및 방송 신호 프레임 생성 방법
US10476997B2 (en) * 2016-04-14 2019-11-12 Electronics And Telecommunications Research Institute Apparatus for generating broadcast signal frame for signaling time interleaving mode and method using the same
WO2018008968A1 (ko) * 2016-07-06 2018-01-11 한국전자통신연구원 인핸스드 레이어 피지컬 레이어 파이프를 이용하는 방송 신호 프레임 생성 장치 및 방송 신호 프레임 생성 방법
JP7017029B2 (ja) * 2017-05-08 2022-02-08 ソニーグループ株式会社 送信装置、及び送信方法
WO2018216999A1 (ko) * 2017-05-24 2018-11-29 한국전자통신연구원 Miso 동작을 위한 게이트웨이 시그널링 방법 및 이를 위한 장치
KR102465266B1 (ko) * 2017-05-24 2022-11-11 한국전자통신연구원 Miso 동작을 위한 게이트웨이 시그널링 방법 및 이를 위한 장치
WO2018226028A1 (ko) * 2017-06-07 2018-12-13 한국전자통신연구원 주파수/타이밍 옵셋을 위한 게이트웨이 시그널링 방법 및 이를 위한 장치
KR102758629B1 (ko) * 2017-06-07 2025-01-22 한국전자통신연구원 주파수/타이밍 옵셋을 위한 게이트웨이 시그널링 방법 및 이를 위한 장치
KR102557444B1 (ko) * 2017-11-10 2023-07-20 한국전자통신연구원 인젝션 레벨 정보에 상응하는 인핸스드 레이어 피지컬 레이어 파이프를 이용하는 방송 신호 프레임 생성 장치 및 방송 신호 프레임 생성 방법
CN113055122B (zh) * 2019-12-26 2022-07-26 上海交通大学 基于时域交织的5g广播通信方法及系统
KR102658319B1 (ko) * 2021-11-18 2024-04-18 한국전자통신연구원 계층 분할 다중화 기술과 다중 송수신 안테나 기술의 결합 정보를 시그널링하는 방송 신호 송신 방법 및 이를 이용한 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110131464A1 (en) * 2008-01-25 2011-06-02 Woo Suk Ko Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal
US20120327879A1 (en) * 2010-02-25 2012-12-27 Sony Corporation Transmission apparatus and method for transmission of data in a multi-carrier broadcast system
KR20130040951A (ko) * 2010-05-28 2013-04-24 퀄컴 인코포레이티드 다수의 셀들에 대한 물리 브로드캐스트 채널(ｐｂｃｈ) 디코딩을 위한 장치 및 방법
KR20160003756A (ko) * 2013-05-08 2016-01-11 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
KR20160030498A (ko) * 2007-12-11 2016-03-18 엘지전자 주식회사 신호 송수신 방법 및 신호 송수신 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100209614B1 (ko) * 1996-12-31 1999-07-15 구자홍 디브이씨알의 인덱스 기록 및 서치방법
US9348691B2 (en) * 2010-09-14 2016-05-24 Lg Electronics Inc. Apparatus for transmitting broadcast signal, apparatus for receiving broadcast signal, and method for transmitting/receiving broadcast signal through apparatus for transmitting/receiving broadcasting signal
US9325438B2 (en) * 2010-11-17 2016-04-26 Lg Electronics Inc. Broadcast-signal transmitter/receiver and method for transmitting/receiving broadcast signals
EP2946560A4 (en) * 2013-01-17 2016-12-07 Lg Electronics Inc APPARATUS FOR TRANSMITTING RADIO SIGNALS, RADIO SIGNAL RECEIVING DEVICE, METHOD FOR TRANSMITTING RADIO SIGNALS AND METHOD FOR RECEIVING BROADCAST SIGNALS
EP2946559B1 (en) * 2013-01-17 2017-11-15 LG Electronics Inc. Apparatus for transmitting / receiving broadcast signals and methods therefor
CA2894646C (en) * 2013-01-17 2018-06-05 Lg Electronics Inc. Apparatus and method for transmitting broadcast signals, and apparatus and method for receiving broadcast signals, using preamble signals inserted in time domain
WO2014175606A1 (en) * 2013-04-21 2014-10-30 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US9479742B2 (en) * 2013-06-30 2016-10-25 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
EP3020174A4 (en) * 2013-07-10 2017-02-15 LG Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2015034298A1 (en) * 2013-09-05 2015-03-12 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US9379928B2 (en) * 2013-11-17 2016-06-28 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
CN106464635B (zh) * 2014-04-21 2020-01-21 Lg电子株式会社 广播信号发送设备、广播信号接收设备、广播信号发送方法以及广播信号接收方法
CN106416265B (zh) * 2014-05-28 2019-09-17 Lg电子株式会社 广播信号发送装置、广播信号接收装置、广播信号发送方法以及广播信号接收方法
KR101929782B1 (ko) * 2014-06-10 2018-12-17 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
CN106576186B (zh) * 2014-08-21 2020-01-14 Lg 电子株式会社 发送广播信号的装置、接收广播信号的装置、发送广播信号的方法、及接收广播信号的方法
EP3206352B1 (en) * 2014-10-12 2019-08-07 LG Electronics Inc. -1- Broadcast signal transmission apparatus, broadcast signal reception apparatus, broadcast signal transmission method, and broadcast signal reception method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160030498A (ko) * 2007-12-11 2016-03-18 엘지전자 주식회사 신호 송수신 방법 및 신호 송수신 장치
US20110131464A1 (en) * 2008-01-25 2011-06-02 Woo Suk Ko Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal
US20120327879A1 (en) * 2010-02-25 2012-12-27 Sony Corporation Transmission apparatus and method for transmission of data in a multi-carrier broadcast system
KR20130040951A (ko) * 2010-05-28 2013-04-24 퀄컴 인코포레이티드 다수의 셀들에 대한 물리 브로드캐스트 채널(ｐｂｃｈ) 디코딩을 위한 장치 및 방법
KR20160003756A (ko) * 2013-05-08 2016-01-11 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112332948A (zh) * 2020-09-04 2021-02-05 中国科学院上海高等研究院 多业务的传输发送、接收方法、系统、介质及装置
CN112332948B (zh) * 2020-09-04 2023-02-10 中国科学院上海高等研究院 多业务的传输发送、接收方法、系统、介质及装置

Also Published As

Publication number Publication date
US20220200728A1 (en) 2022-06-23
US20190305886A1 (en) 2019-10-03
US11742986B2 (en) 2023-08-29
US11387938B2 (en) 2022-07-12

Similar Documents

Publication Publication Date Title
WO2017204376A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2018169100A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2015076511A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2015046885A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2016163621A1 (ko) 방송 신호 송수신 장치 및 방법
WO2016125992A1 (ko) 방송 신호 송수신 장치 및 방법
WO2016122061A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016125989A1 (ko) 방송 신호 송수신 장치 및 방법
WO2016144003A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016093467A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2017018607A1 (ko) 방송 신호 송수신 장치 및 방법
WO2016153127A1 (ko) 방송 신호 송수신 장치 및 방법
WO2017014356A1 (ko) 방송 신호 송수신 장치 및 방법
WO2016122063A1 (ko) 방송 신호 송수신 장치 및 방법
WO2017010640A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2017003038A1 (ko) 방송 신호 송수신 장치 및 방법
WO2015190694A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016027967A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016108373A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016153142A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2015084045A1 (en) Apparatus for processing at least one pdu (protocol data unit) in a broadcast system, method for processing at least one pdu (protocol data unit) in a broadcast system
WO2016085084A1 (ko) 방송 신호 송수신 장치 및 방법
WO2017003027A1 (ko) 방송 신호 송수신 장치 및 방법
WO2016125968A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2017073853A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16903224

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16903224

Country of ref document: EP

Kind code of ref document: A1