WO2018052013A1 - 半導体光変調素子 - Google Patents

半導体光変調素子 Download PDF

Info

Publication number
WO2018052013A1
WO2018052013A1 PCT/JP2017/033014 JP2017033014W WO2018052013A1 WO 2018052013 A1 WO2018052013 A1 WO 2018052013A1 JP 2017033014 W JP2017033014 W JP 2017033014W WO 2018052013 A1 WO2018052013 A1 WO 2018052013A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
type
electrode
cladding layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/033014
Other languages
English (en)
French (fr)
Inventor
義弘 小木曽
宏泰 馬渡
菊池　順裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to US16/332,740 priority Critical patent/US11126058B1/en
Priority to EP17850914.7A priority patent/EP3514616B1/en
Priority to CA3036468A priority patent/CA3036468C/en
Priority to CN201780056209.1A priority patent/CN109690392B/zh
Priority to JP2018539743A priority patent/JP6592610B2/ja
Publication of WO2018052013A1 publication Critical patent/WO2018052013A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference
    • G02F1/212—Mach-Zehnder type
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/017—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/017—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells
    • G02F1/01708—Structures with periodic or quasi periodic potential variation, e.g. superlattices, quantum wells in an optical wavequide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure

Definitions

  • the present invention relates to a semiconductor optical modulator with a surge bypass circuit capable of high-speed modulation.
  • optical modulators using compound semiconductor materials have been actively researched and developed against the background of miniaturization and speeding up of optical modulators.
  • optical modulators that use InP as a substrate material are capable of high-efficiency modulation operations utilizing the quantum confined Stark effect, etc., in the communication wavelength band, so they are promising modulator materials that can replace conventional ferroelectric materials. It is attracting attention as.
  • the semiconductor optical modulator uses a hetero pin junction, and an InP / InGaAsP optical modulator in which voltage is effectively applied to the core portion of the waveguide along with light confinement, and further low voltage drive optical modulation.
  • An npin-type semiconductor optical modulator structure in which both InP cladding layers are made n-type and a thin p-type semiconductor layer (p-type barrier layer) is inserted as a barrier layer for suppressing electron current in order to realize a device. It has been proposed (for example, Patent Document 1).
  • This npin type does not use a p-type clad layer that causes optical loss, and therefore allows a relatively long waveguide to be used, which is advantageous in lowering the drive voltage.
  • the thickness of the depletion layer can be optimally designed arbitrarily, it is easy to satisfy the matching of electrical impedance dance and the matching of electrical speed / light speed at the same time, and it is advantageous for speeding up. .
  • FIG. 14 shows a top view of a conventional semiconductor optical modulator having an npin structure
  • FIG. 15 shows an XV-XV section of FIG. 14
  • FIG. 16 shows an XVI-XVI section of FIG. 14,
  • FIG. The XVII-XVII cross section is shown.
  • an n-type contact layer 302, an n-type cladding layer 303, a p-type carrier block layer 304, and a non-doped core / cladding layer 305 are sequentially stacked on an SI-InP substrate 301.
  • the non-doped core / cladding layer 305 is formed so as to constitute a Mach-Zehnder interference waveguide as shown in FIG.
  • the periphery of the waveguide is covered with an organic film 308 such as benzocyclobutene (BCB).
  • the electrode 307 is formed on the organic film 308, and is connected to the lower n-type contact layer 302 and the upper n-type contact layer 310 exposed by etching a part of the organic film 308.
  • the intermediate p-layer potential is not fixed, (2) charges are likely to accumulate at the np junction, and (3) the thin film p
  • the layer has a particular problem with respect to electrical surge resistance because it easily breaks down due to the tunnel effect and the like.
  • a block capacitor is mounted around the device and is electrically connected in parallel with the device to increase parasitic capacitance and improve surge resistance.
  • MIM Metal-Insulator-Metal
  • a pin diode structure for example, directly under a power supply pad electrode having a large area in addition to a modulation region.
  • a method of providing is a method of providing.
  • the pad electrode area is required to be 0.5 mm 2 or more, which is a major obstacle to miniaturization.
  • the polarity of the voltage applied to the pad electrode is limited due to the diode structure, and the capacitance ratio of the modulation unit can be increased even if measures such as providing an npin structure capacitor immediately below the pad region are taken. Accordingly, although the maximum voltage value of ESD decreases, there is a problem that the failure rate cannot be greatly improved with respect to the reverse voltage ESD. That is, the fundamental solution for improving the surge resistance characteristics requires a structural measure that prevents reverse voltage due to ESD from being applied to the modulation region.
  • the present invention has been made in view of such problems, and an object thereof is to reverse the pin junction structure of the modulation region by forming an additional capacitor having a thyristor structure between a plurality of power supply pad electrodes.
  • An object of the present invention is to provide a highly reliable high-speed and low-loss semiconductor optical modulator that protects against directional voltage ESD.
  • an embodiment of the present invention is to provide at least a first cladding layer which is an n-type or p-type cladding layer on a semi-insulating substrate, a non-doped core and a cladding layer, p-type or n-type
  • a semiconductor optical modulation element in which an optical waveguide is formed in a laminated structure having pin junctions laminated in the order of a second cladding layer, which is a clad layer, and a feeding electrode installation portion formed on the laminated structure; At least two power supply electrodes formed on the power supply electrode installation part, and at least two of the power supply electrodes are connected to a modulation electrode installed on the optical waveguide, and the power supply electrode installation part is
  • the second clad layer and the non-doped core and clad layer of the laminated structure are electrically separated for each of the feed electrodes so that the feed electrodes are electrically separated, and at least two The feeding electrodes are electrically connected to each other via the first clad
  • a first cladding layer that is at least an n-type or p-type cladding layer, a non-doped core and cladding layer, and a second cladding that is a p-type or n-type cladding layer on a semi-insulating substrate.
  • a semiconductor optical modulation device in which an optical waveguide is formed in a laminated structure having pin junctions laminated in order of layers, wherein the feeding electrode installation part is formed on the laminated structure, and is formed on the feeding electrode installation part At least two of the power supply electrodes, wherein at least two of the power supply electrodes are connected to a modulation electrode installed on the optical waveguide, at least one of the power supply electrodes is grounded, and the power supply electrode is installed
  • the second clad layer of the laminated structure and the non-doped core and clad layer are electrically separated for each of the feed electrodes so that the feed electrodes are electrically separated from each other.
  • the power supply electrode connected to the modulation electrode and the grounded power supply electrode are electrically connected to each other via the first cladding layer of the laminated structure, and the optical waveguide and the power supply electrode installation portion Is electrically separated with respect to the laminated structure.
  • Another aspect of the present invention provides a first cladding layer that is at least an n-type or p-type cladding layer, a non-doped core and cladding layer, a p-type or n-type carrier block layer, an n-type or p-type on a semi-insulating substrate.
  • a semiconductor optical modulation element in which an optical waveguide is formed in a laminated structure having a nipn junction or a pinp junction laminated in the order of a second clad layer that is a mold clad layer, and a feeding electrode formed on the laminated structure An installation section; and at least two feeding electrodes formed on the feeding electrode installation section, wherein at least two feeding electrodes are connected to a modulation electrode installed on the optical waveguide, and the feeding electrode
  • the installation portion includes the second clad layer, the p-type or n-type carrier block layer, and the non-doped co-layer of the stacked structure for each of the feeding electrodes so that the feeding electrodes are electrically separated. And at least two of the feeding electrodes are electrically connected to each other via the first cladding layer of the laminated structure, and the optical waveguide and the feeding electrode installation portion Is electrically isolated with respect to the laminated structure.
  • Another aspect of the present invention provides a first cladding layer that is at least an n-type or p-type cladding layer, a non-doped core and cladding layer, a p-type or n-type carrier block layer, an n-type or p-type on a semi-insulating substrate.
  • a semiconductor optical modulation element in which an optical waveguide is formed in a laminated structure having nipn junctions or pinp junctions laminated in the order of a second cladding layer that is a mold clad layer, wherein a feed electrode is formed on the laminated structure And at least three power supply electrodes formed on the power supply electrode installation portion, and at least two of the power supply electrodes are connected to the modulation electrodes installed on the optical waveguide, At least one of them is grounded, and the power supply electrode installation section is configured so that the power supply electrode is electrically separated from each other, the second clad layer of the laminated structure and the p-type or n for each power supply electrode.
  • a carrier block layer and the non-doped core and cladding layer are electrically separated, and the second electrode of the multilayer structure is provided between the power supply electrode connected to the modulation electrode and the grounded power supply electrode.
  • the optical waveguide and the feeding electrode installation portion are electrically separated with respect to the laminated structure.
  • the power supply electrode further includes a power supply pad formed in contact with the semi-insulating substrate.
  • the power supply electrode connected to the modulation electrode is electrically connected to at least one different power supply electrode that is grounded via the lower cladding layer.
  • the optical waveguide further constitutes a Mach-Zehnder optical interferometer.
  • the modulation electrode has a capacitively loaded traveling wave electrode structure.
  • the present invention can protect the pin junction structure in the modulation region from the reverse voltage ESD by forming an additional capacitor having a thyristor structure between a plurality of power supply electrode electrodes in a semiconductor modulator having a pin junction.
  • FIG. 1 is a top view of a high-speed modulator with a surge bypass circuit according to a first embodiment of the present invention. It is the II-II cross section of FIG. 3 is a cross-sectional view taken along the line III-III in FIG. 4 is a cross-sectional view taken along the line IV-IV in FIG. It is a top view of the other high-speed modulator with a surge bypass circuit which concerns on the 1st Embodiment of this invention. It is a top view of the high-speed modulator with a surge bypass circuit according to the second embodiment of the present invention.
  • FIG. 7 is a VII-VII cross section of FIG. 6.
  • FIG. 7 is a VIII-VIII cross section of FIG. 6.
  • FIG. 7 is a IX-IX cross section of FIG. 6. It is a top view of the other high-speed modulator with a surge bypass circuit which concerns on the 2nd Embodiment of this invention. It is a top view of the other high-speed modulator with a surge bypass circuit which concerns on the 2nd Embodiment of this invention.
  • FIG. 12 is a cross section taken along line XII-XII in FIG. 11.
  • FIG. 12 is a cross section taken along line XIII-XIII in FIG. 11.
  • FIG. 15 is a cross section taken along the line XV-XV in FIG. 14.
  • FIG. 15 is a cross section taken along the line XVI-XVI in FIG. 14.
  • FIG. 15 is a cross section taken along the line XVII-XVII in FIG. 14.
  • the forward voltage ESD having a low ESD failure rate as an ESD countermeasure (reverse voltage ESD) in the pn diode structure device. That is, by connecting a plurality of diodes in series in reverse directions as a countermeasure against ESD, even if a voltage that becomes reverse voltage ESD is applied to the modulation region in the device circuit, Since the forward voltage is applied to any of the plurality of diodes, the electric charge is consumed there. Thereby, the reverse voltage applied to the other diodes including the modulation region can be greatly reduced.
  • ESD countermeasure reverse voltage ESD
  • thyristor structure such as an npnp or pnpn junction in which pn junctions are connected in series in reverse directions.
  • the thyristor structure has a mechanism in which a forward voltage is always applied regardless of which polarity of ESD is applied, unlike the case of a single pn junction, and as a result, there is an effect of increasing ESD resistance. Therefore, it can be said that adding an additional circuit having this thyristor structure in the device is effective as an ESD countermeasure.
  • the ground electrode can be used even when ESD occurs thereafter.
  • a thyristor structure can be formed between the two. Therefore, ESD tolerance can be improved in the subsequent mounting process.
  • FIG. 1 shows a top view of a high-speed modulator with a surge bypass circuit according to the first embodiment of the present invention.
  • 2 shows a II-II section of FIG. 1
  • FIG. 3 shows a III-III section of FIG. 1
  • FIG. 4 shows a IV-IV section of FIG.
  • the substrate 101 is, for example, an SI type InP (100) substrate as a zinc blende type compound semiconductor crystal.
  • An n-type contact layer 102, an n-type cladding layer 103, an undoped core / cladding layer 104, a p-type cladding layer 106, and a p-type contact layer 107 are stacked in this order from the substrate surface by epitaxial growth.
  • the core layer of the core / cladding layer 104 has a multi-quantity well structure (PL wavelength: 1. .5) having a period of InGaAsP / InGaAsP in order to efficiently use a refractive index change due to an electro-optic effect with respect to a wavelength of 1.5 ⁇ m band. 4 ⁇ m) was used.
  • the composition of the cladding layer of the core / cladding layer 104 is, for example, InP having a refractive index lower than that of the core layer, and the n-type contact layer 102 and the p-type contact layer 107 are lattice-matched to InP and InGaAs having a small energy band gap is used. Using.
  • the core and the clad composition only need to have a relative refractive index difference, for example, the core / clad layer 104, the n-type clad layer 103, and the p-type clad layer 106 are made of InGaAlAs having different compositions. It is clear that there is no problem.
  • the wavelength is not limited to the 1.5 ⁇ m band.
  • the usefulness of the present invention is not lost.
  • the conductive p-type cladding layer 106 and the p-type contact layer 107 other than the modulation region and the power supply pad region are removed by dry etching and chemical etching, and then the non-doped cladding layer 105 (here) InP) is deposited by crystal regrowth and backfilled with an organic film 109 such as BCB (for example, FIG. 2).
  • the modulation region is a region where the electrode 108 of the Mach-Zehnder interference waveguide is formed, and is a region where a high-frequency signal or a DC voltage is applied to the Mach-Zehnder interference waveguide.
  • the core / cladding layer 104 is separated by dry etching using a SiO 2 mask to form a Mach-Zehnder interference waveguide and a plurality of power supply pad installation portions.
  • the n-type contact layer 102 and the n-type cladding layer 103 are etched except for the modulation region of the Mach-Zehnder interference waveguide portion and the power supply region where a plurality of power supply pad installation portions are formed.
  • the semiconductor is removed by processing to electrically separate the modulation region and the semiconductor below the power feeding region.
  • the BCB 109 in a partial region for forming the electrode 108 is removed to expose the n-type contact layer 102 and the p-type contact layer 107.
  • the electrode 108 is formed of Au / Ti using a plating method.
  • the plurality of power supply pads are formed on the common n-type contact layer 102 and n-type clad layer 103, and a pinip junction is formed between the power supply pads.
  • ESD is preferably applied to any power supply pad by first grounding at least one of the power supply pads as shown in FIG. Even if it is made, the connection including the pinip junction between the ground pads becomes possible. In addition, even when there is no power supply pad for ground connection, the order of connecting the Au wires is defined (for example, the power supply pad for the lower n-type clad is finally connected to the wire), so that the utility of the present invention is achieved. Will not be lost.
  • each power supply pad electrode is electrically separated, and at least one ground power supply pad is individually formed on each power supply pad. May be.
  • the layers are stacked with nip from the substrate surface, but it is clear that the usefulness of the present invention is not lost even if the layers are stacked with the pin from the substrate surface, for example.
  • the electrode 108 in the modulation region of the Mach-Zehnder interference waveguide portion, is formed on both of the two arm waveguides, and three power supply pads connected to the modulation electrode are provided.
  • the electrode may be formed only on at least one of the p-type contact layers 107 of the arm waveguide, and two power supply pads may be connected to the modulation electrode.
  • FIG. 6 is a top view of a high-speed modulator with a surge bypass circuit according to the second embodiment of the present invention.
  • 7 shows a VII-VII section of FIG. 6
  • FIG. 8 shows a VIII-VIII section of FIG. 6
  • FIG. 9 shows a IX-IX section of FIG.
  • the semiconductor layer structure is not a general pin structure, but employs a nipn structure capable of forming a light modulator with higher speed and lower loss.
  • the structure having a problem in the ESD resistance as compared with the pin structure can also improve the ESD resistance by using the thyristor structure as an additional circuit.
  • the substrate 201 is, for example, an SI type InP (100) substrate as a zinc blende type compound semiconductor crystal.
  • An n-type contact layer 202, an n-type cladding layer 203, a p-type carrier block layer 204, an undoped core / cladding layer 205, an n-type cladding layer 207, and an n-type contact layer 208 are stacked in this order from the substrate surface by epitaxial growth.
  • the core layer of the core-cladding layer 205 has a multi-quantity well structure (PL wavelength: 1..1) having a period of InGaAsP / InGaAsP in order to efficiently use a refractive index change due to an electro-optic effect with respect to a wavelength of 1.5 ⁇ m band. 4 microns).
  • the composition of the clad layer of the core / cladding layer 205 was, for example, InP having a refractive index lower than that of the core layer, and the n-type contact layers 202 and 208 used InGaAs having lattice matching with InP and having a small energy band gap.
  • the core and clad composition only need to have a relative refractive index difference, there is no problem even if, for example, InGaAlAs or the like having a different composition is used for the core-clad layer 205 and the n-type clad layers 203, 207. Is clear.
  • the wavelength is not limited to the 1.5 ⁇ m band.
  • the usefulness of the present invention is not lost.
  • the conductive n-type cladding layer 207 and the n-type contact layer 208 other than the modulation region and the power supply pad region are removed by dry etching and chemical etching, and then semi-insulating (SI)
  • the cladding layer 206 (InP in this case) is deposited by crystal regrowth and backfilled (for example, FIG. 7).
  • the Mach-Zehnder interference waveguide and a plurality of power supply pad installation portions are formed by separating the p-type carrier block layer 203 by dry etching using a SiO 2 mask. Thereafter, as shown in FIGS. 7 and 8, the n-type contact layer 202 and the n-type cladding layer 203 are etched except for the modulation region of the Mach-Zehnder interference waveguide portion and the power supply region where a plurality of power supply pad installation portions are formed. The semiconductor is removed by processing to electrically separate the modulation region and the semiconductor below the power feeding region.
  • the BCB 210 in a part of the region where the electrode 209 is formed is removed, and the n-type contact layer 202 and the n-type contact layer 208 are exposed and electrically connected thereto.
  • the electrode 209 is formed of Au / Ti using vapor deposition and plating.
  • the plurality of power supply pads are formed on the common n-type contact layer 202 and the n-type cladding layer 203, and an npinipn junction including a thyristor structure is formed between the power supply pads. In ESD, a junction is formed.
  • ESD is preferably applied to any power supply pad by first grounding at least one of the power supply pads as shown in FIG. Even so, a connection including a thyristor structure can be made between the ground pads. Even when the ground connection pad is not provided, the usefulness of the present invention is lost by defining the order in which the Au wires are connected (for example, the power supply pad for the lower n-type cladding is connected last). It will never be.
  • each power supply pad electrode is electrically separated, and at least one ground electrode pad is individually formed on each power supply pad. May be.
  • npn is stacked in order from the substrate surface.
  • the usefulness of the present invention is not lost even if, for example, nnip is stacked in order from the substrate surface. it is obvious.
  • the waveguide structure in the modulation region is a ridge-shaped waveguide.
  • the usefulness of the present invention is not lost even if the waveguide structure has a high mesa structure, for example, as in the first embodiment. It is.
  • the electrode 209 is formed on both of the two arm waveguides, and three power supply pads connected to the modulation electrode are provided.
  • the electrode may be formed only on at least one of the n-type contact layers 208 of the arm waveguide, and two power supply pads may be connected to the modulation electrode.
  • FIG. 11 shows a top view of another high-speed modulator with a surge bypass circuit according to the second embodiment of the present invention.
  • 12 shows a cross section taken along the line XII-XII of FIG. 11
  • FIG. 13 shows a cross section taken along the line XIII-XIII of FIG. 11 to 13, instead of providing the power supply pad on the semiconductor layer structure, the power supply pad may be formed so as to be in contact with the substrate 201 exposed by removing the BCB 210. Thereby, it can avoid that the pn junction part of a semiconductor layer structure is destroyed by the pressurization at the time of wire bonding.
  • the power supply pad is formed on the opposite side of the Mach-Zehnder interference waveguide with the semiconductor layer structure on the power supply side interposed therebetween, but the power supply pad is formed on the Mach-Zehnder interference waveguide and the semiconductor on the power supply side. It may be formed between the layer structure.
  • the configuration in which the power supply pad is formed not directly on the semiconductor layer structure but directly on the substrate 201 has been described by taking the second embodiment as an example.
  • the same effect can be obtained by forming the power supply pad directly on the substrate 101 in the first embodiment. It goes without saying that can be obtained.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

本発明は、複数の給電パッド電極間でサイリスタ構造を有する付加容量を構成させることで、変調領域のｐｉｎ接合構造を逆方向電圧ＥＳＤから保護する、高信頼性の高速・低損失な半導体光変調素子を提供する。基板面から順にｎ型コンタクト層１０２、ｎ型クラッド層１０３、ノンドープのコア・クラッド層１０４、ｐ型クラッド層１０６、ｐ型コンタクト層１０７を積層する。ドライエッチングによりマッハ・ツェンダ干渉導波路と複数の給電パッド設置部を形成する。マッハ・ツェンダ干渉導波路部の変調領域と複数の給電パッド設置部が形成された給電領域を除いてｎ型コンタクト層１０２およびｎ型クラッド層１０３を除去し、変調領域と給電領域下部の半導体を電気的に分離させる。複数の給電パッドは、共通のｎ型コンタクト層１０２およびｎ型クラッド層１０３上に形成され、給電パッド間にはｐｉｎｉｐ接合のサイリスタ構造が形成される。

Description

半導体光変調素子
　本発明は、高速変調可能なサージバイパス回路付きの半導体光変調素子に関する。
　近年、光変調器の小型化・高速化を背景に化合物半導体材料を用いた光変調器が盛んに研究開発されている。中でもＩｎＰを基板材料として用いている光変調器は通信波長帯で量子閉じ込めシュタルク効果等を活用して高効率な変調動作が可能であるため、従来の強誘電体材料に代わる有望な変調器材料として注目されている。
　半導体光変調器にはヘテロｐｉｎ接合を用いて、光の閉じ込めと共に導波路のコア部分に効果的に電圧が印加されるようにしたＩｎＰ／ＩｎＧａＡｓＰ光変調器や、更なる低電圧駆動の光変調器を実現すべく両方のＩｎＰクラッド層をｎ型とし、電子電流を抑制するためのバリア層として薄いｐ型半導体の層（ｐ型のバリア層）を挿入したｎｐｉｎ形の半導体光変調器構造が提案されている（例えば、特許文献１）。
　このｎｐｉｎ形は、光損失の要因となるｐ型のクラッド層を使わないため、比較的長い導波路を用いることを可能とし、駆動電圧を下げる上で優位となる。また、空乏層厚を任意に最適設計できるという自由度があるため、電気インピーダンスダンスの整合と、電気速度／光速度の整合を同時に満足しやすく、高速化にも有利である、という特徴を持つ。
　一方で、半導体デバイスの信頼性においては静電気放電（ＥＳＤ）対策が無視できない。ここで半導体のようにダイオードデバイスにおいてＥＳＤを議論する場合、ｐｎ接合間で電圧印加により電流が流れる、所謂「順方向電圧ＥＳＤ」と電流が流れない（空乏化する）所謂「逆方向電圧ＥＳＤ」の２極性に分ける必要がある。
　一般に順方向電圧ＥＳＤの場合にはダイオードに電流が流れるため、そこでの故障率は低い。対して、逆方向電圧ＥＳＤはダイオードに電流は流れないため、空乏層へ直に高電界が瞬間的に印加されるため、結果的に故障率が高まる。そのことから、通常デバイスのＥＳＤ試験では逆方向電圧の極性を用いてＥＳＤ評価を行うことが多い。
　図１４に従来のｎｐｉｎ構造の半導体光変調器の上面図を示し、図１５に図１４のＸＶ－ＸＶ断面を示し、図１６に図１４のＸＶＩ－ＸＶＩ断面を示し、図１７に図１４のＸＶＩＩ－ＸＶＩＩ断面を示す。従来の半導体光変調器は、ＳＩ－ＩｎＰ基板３０１上にｎ型コンタクト層３０２、ｎ型クラッド層３０３、ｐ型キャリアブロック層３０４、ノンドープコア・クラッド層３０５が順に積層されている。ノンドープコア・クラッド層３０５は、図１５に示すようにマッハ・ツェンダ干渉導波路を構成するように形成されている。ノンドープのコア・クラッド層３０５上には、図１５に示すように半絶縁性（ＳＩ）クラッド層３０６が形成された領域と、図１６に示すようにｎ型クラッド層３０９、ｎ型コンタクト層３１０が形成された領域とがある。導波路の周囲はベンゾシクロブテン（ＢＣＢ）などの有機膜３０８で覆われている。
　電極３０７は、有機膜３０８上に電極が形成されており、有機膜３０８の一部をエッチングして露出した下部ｎ型コンタクト層３０２、上部ｎ型コンタクト層３１０に接続されている。
　このような従来の半導体光変調器ではデバイスの寄生容量は変調領域のｐｎ接合部の容量が支配的であることから、ＥＳＤによる高電界の殆どがｐｎ接合部に印加されてしまう。その結果、デバイスの核となる変調領域のダイオード故障を誘発する確率が高まる。
　特に従来のｐｉｎ構造（例えば非特許文献１）とは異なり、ｎｐｉｎ構造では（１）中間ｐ層電位が固定されていない、（２）ｎｐ接合部で電荷が蓄積されやすい、（３）薄膜ｐ層においてトンネル効果などを起点としてブレークダウンしやすい、等によって電気的なサージ耐性に特に課題を有していた。
　一般に、半導体デバイスにおいては耐サージ特性を向上させるために、デバイス周辺にブロックキャパシタを搭載し、デバイスと並列に電気接続させることで寄生容量を増大させてサージ耐性を向上させている。
　しかし、ブロックキャパシタを実装搭載する前にサージが半導体デバイスに加わった場合にはサージ故障を誘発する恐れが高まる。そのため、付加容量は実装工程で追加するのではなく、半導体ウエハプロセスの段階で作り込むことが望ましい。
　半導体側に容量を付加させる方法としては主に２パターンが挙げられる。１つは絶縁体膜を金属電極で挟んだＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）構造を設ける方法であり、もう１つは変調領域の他に、例えば大面積となる給電パッド電極直下にｐｉｎダイオード構造を設ける方法がある。
特開２００５－０９９３８７号公報
　しかしながら、前者の場合には変調領域の寄生容量よりも大きな容量（例えば１００ｐＦ以上）をＭＩＭ構造で作製することが困難であるという課題がある。例えば、絶縁体を２００ｎｍのＳｉＯ2（比誘電率４．２）とした場合には、パッド電極面積が０．５ｍｍ2以上必要となり、小型化への大きな障害となる。
　また、後者の場合にはダイオード構造に起因してパッド電極に印加する電圧の極性が制限される他、パッド領域直下に例えばｎｐｉｎ構造の容量を設ける対策を講じても、変調部の容量比に応じてＥＳＤの最大電圧値は減少するものの逆方向電圧ＥＳＤに対して故障率を大きく改善することができないという課題がある。即ち、耐サージ特性向上の根本的解決には、変調領域にＥＳＤによる逆方向電圧が印加されないような構造的対策が求められる。
　本発明は、このような課題に鑑みてなされたもので、その目的とするところは、複数の給電パッド電極間でサイリスタ構造を有する付加容量を構成させることで、変調領域のｐｉｎ接合構造を逆方向電圧ＥＳＤから保護する、高信頼性の高速・低損失な半導体光変調素子を提供することにある。
　上記の課題を解決するために、本発明の一態様は、半絶縁性基板上に少なくともｎ型又はｐ型クラッド層である第１のクラッド層、ノンドープのコア及びクラッド層、ｐ型又はｎ型クラッド層である第２のクラッド層の順で積層されたｐｉｎ接合を有する積層構造に光導波路が形成された半導体光変調素子であって、前記積層構造上に形成された給電電極設置部と、前記給電電極設置部上に形成された少なくとも２本の給電電極と、を備え、少なくとも２本の前記給電電極は前記光導波路上に設置された変調電極に接続され、前記給電電極設置部は、前記給電電極間が電気的に分離されるように前記給電電極毎に前記積層構造の前記第２のクラッド層と前記ノンドープのコア及びクラッド層とが電気的に分離され、かつ、少なくとも２本の前記給電電極間は、前記積層構造の前記第１のクラッド層を介して互いに導通され、前記光導波路と前記給電電極設置部とは前記積層構造に関して電気的に分離されていることを特徴とする。
　本発明の別の態様は、半絶縁性基板上に少なくともｎ型又はｐ型クラッド層である第１のクラッド層、ノンドープのコア及びクラッド層、ｐ型又はｎ型クラッド層である第２のクラッド層の順で積層されたｐｉｎ接合を有する積層構造に光導波路が形成された半導体光変調素子であって、前記積層構造上に形成された給電電極設置部と、前記給電電極設置部上に形成された少なくとも３本の給電電極と、を備え、前記給電電極の少なくとも２本は前記光導波路上に設置された変調電極に接続され、前記給電電極の少なくとも１本は接地され、前記給電電極設置部は、前記給電電極間が電気的に分離されるように前記給電電極毎に前記積層構造の前記第２のクラッド層と前記ノンドープのコア及びクラッド層とが電気的に分離され、かつ、少なくとも前記変調電極に接続された前記給電電極と接地された前記給電電極との間は、前記積層構造の前記第１のクラッド層を介して互いに導通され、前記光導波路と前記給電電極設置部とは前記積層構造に関して電気的に分離されていることを特徴とする。
　本発明の別の態様は、半絶縁性基板上に少なくともｎ型又はｐ型クラッド層である第１のクラッド層、ノンドープのコア及びクラッド層、ｐ型又はｎ型キャリアブロック層、ｎ型又はｐ型クラッド層である第２のクラッド層の順で積層されたｎｉｐｎ接合又はｐｉｎｐ接合を有する積層構造に光導波路が形成された半導体光変調素子であって、前記積層構造上に形成された給電電極設置部と、前記給電電極設置部上に形成された少なくとも２本の給電電極と、を備え、少なくとも２本の前記給電電極は前記光導波路上に設置された変調電極に接続され、前記給電電極設置部は、前記給電電極間が電気的に分離されるように前記給電電極毎に前記積層構造の前記第２のクラッド層と前記ｐ型又はｎ型キャリアブロック層と前記ノンドープのコア及びクラッド層とが電気的に分離され、かつ、少なくとも２本の前記給電電極間は、前記積層構造の前記第１のクラッド層を介して互いに導通され、前記光導波路と前記給電電極設置部とは前記積層構造に関して電気的に分離されていることを特徴とする。
　本発明の別の態様は、半絶縁性基板上に少なくともｎ型又はｐ型クラッド層である第１のクラッド層、ノンドープのコア及びクラッド層、ｐ型又はｎ型キャリアブロック層、ｎ型又はｐ型クラッド層である第２のクラッド層の順に積層されたｎｉｐｎ接合又はｐｉｎｐ接合を有する積層構造に光導波路が形成された半導体光変調素子であって、前記積層構造上に形成された給電電極設置部と、前記給電電極設置部上に形成された少なくとも３本の給電電極と、を備え、前記給電電極の少なくとも２本は前記光導波路上に設置された変調電極に接続され、前記給電電極の少なくとも１本は接地され、前記給電電極設置部は、前記給電電極間が電気的に分離されるように前記給電電極毎に前記積層構造の前記第２のクラッド層と前記ｐ型又はｎ型キャリアブロック層と前記ノンドープのコア及びクラッド層とが電気的に分離され、かつ、前記変調電極に接続された前記給電電極と接地された前記給電電極との間は、前記積層構造の前記第２のクラッド層を介して互いに導通され、前記光導波路と前記給電電極設置部とは前記積層構造に関して電気的に分離されていることを特徴とする。
　本発明の別の態様ではさらに、前記給電電極は、前記半絶縁性基板に接するように形成された給電パッドを有することを特徴とする。
　本発明の別の態様では、前記変調電極に接続された給電電極は、接地された、異なる少なくとも１つの前記給電電極に前記下部クラッド層を介して導通されていることを特徴とする。
　本発明の別の態様ではさらに、前記光導波路は、マッハ・ツェンダ型光干渉計を構成していることを特徴とする。
　本発明の別の態様ではさらに、前記変調電極は、容量装荷型の進行波電極構造を有していることを特徴とする。
　本発明は、ｐｉｎ接合を有する半導体変調器において、複数の給電電極電極間でサイリスタ構造を有する付加容量を構成させることで、変調領域のｐｉｎ接合構造を逆方向電圧ＥＳＤから保護することができる。
本発明の第１の実施形態に係るサージバイパス回路付高速変調器の上面図である。 図１のＩＩ－ＩＩ断面である。 図１のＩＩＩ－ＩＩＩ断面である。 図１のＩＶ－ＩＶ断面である。 本発明の第１の実施形態に係る他のサージバイパス回路付高速変調器の上面図である。 本発明の第２の実施形態に係るサージバイパス回路付高速変調器の上面図である。 図６のＶＩＩ－ＶＩＩ断面である。 図６のＶＩＩＩ－ＶＩＩＩ断面である。 図６のＩＸ－ＩＸ断面である。 本発明の第２の実施形態に係る他のサージバイパス回路付高速変調器の上面図である。 本発明の第２の実施形態に係る他のサージバイパス回路付高速変調器の上面図である。 図１１のＸＩＩ－ＸＩＩ断面である。 図１１のＸＩＩＩ－ＸＩＩＩ断面である。 従来のｎｐｉｎ構造の半導体光変調器の上面図である。 図１４のＸＶ－ＸＶ断面である。 図１４のＸＶＩ－ＸＶＩ断面である。 図１４のＸＶＩＩ－ＸＶＩＩ断面である。
　本発明では、ｐｎダイオード構造デバイスでのＥＳＤ対策（逆方向電圧ＥＳＤ）として、ＥＳＤ故障率の低い順方向電圧ＥＳＤに着目した。即ち、ＥＳＤ対策として複数のダイオードを逆向きに直列に接続させておくことで、仮に変調領域に対して逆方向電圧ＥＳＤとなる電圧がデバイス回路内に印加された場合にも、それら回路内の複数のダイオードの何れかに対しては順方向電圧となるので、そこで電荷を消費させる。これにより、変調領域を含むその他のダイオードに対して印加される逆方向電圧を大きく低減することができる。
　ＥＳＤ対策用の逆向きに直列接続された複数のダイオードの一例としては、ｐｎ接合を逆向きに直列に接続させたｎｐｎｐ又はｐｎｐｎ接合などの所謂サイリスタ構造がある。サイリスタ構造では、何れの極性のＥＳＤが印加されてもｐｎ接合単体の場合とは異なり、必ず順方向電圧が印加される機構を有するため、結果的にＥＳＤ耐性を高める効果がある。よってこのサイリスタ構造を有する付加回路をデバイス内に追加することがＥＳＤ対策として有効といえる。
　加えてサイリスタ構造を含んだ両端の電極に任意の極性の電圧を印加してもそこでは電流が殆ど流れないため、その構造を給電パッド領域に設けたとしても給電パッドに印加する電圧極性に制限が加わらない。
　また、複数一組からなる給電パッド電極群の少なくとも１つの電極を電気実装の初段で接地接続させておくことで、その後に、何れの電極を介してＥＳＤが生じた場合にも、接地電極との間でサイリスタ構造が構成できる。よって、その後の実装工程においてＥＳＤ耐性を向上させることができる。
　以下に、図面を参照して本発明の実施の形態について説明する。
（第１の実施形態）
　図１に、本発明の第１の実施形態に係るサージバイパス回路付高速変調器の上面図を示す。図２に図１のＩＩ－ＩＩ断面を示し、図３に図１のＩＩＩ－ＩＩＩ断面を示し、図４に図１のＩＶ－ＩＶ断面を示す。
　基板１０１は閃亜鉛鉱型の化合物半導体結晶として、例えばＳＩ型のＩｎＰ（１００）基板を用いる。エピタキシャル成長によって基板面から順にｎ型コンタクト層１０２、ｎ型クラッド層１０３、ノンドープのコア・クラッド層１０４、ｐ型クラッド層１０６、ｐ型コンタクト層１０７を積層する。
　コア・クラッド層１０４のコア層は、１．５μｍ帯波長に対して電気光学効果による屈折率変化を効率的に用いるべく、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰの周期からなる多重量祖井戸構造（ＰＬ波長：１．４μｍ）を用いた。
　コア・クラッド層１０４のクラッド層の組成は、例えばコア層よりも屈折率が低いＩｎＰとし、ｎ型コンタクト層１０２およびｐ型コンタクト層１０７にはＩｎＰに格子整合し、エネルギーバンドギャップの小さいＩｎＧａＡｓを用いた。
　なお、コアとクラッドの組成はそれぞれで比屈折率差を有していればよいため、例えばコア・クラッド層１０４、ｎ型クラッド層１０３およびｐ型クラッド層１０６に、組成の異なるＩｎＧａＡｌＡｓなどを用いても問題ないことは明らかである。
　また波長は１．５μｍ帯に限定されず、例えば１．３μｍ帯を用いたとしても本発明の有用性は失われない。
　電極間の電気分離を行うために、変調領域及び給電パッド領域以外の導電性のｐ型クラッド層１０６及びｐ型コンタクト層１０７をドライエッチング及びケミカルエッチングによって除去した後、ノンドープのクラッド層１０５（ここではＩｎＰ）を結晶再成長により堆積させてＢＣＢなどの有機膜１０９で埋め戻す（例えば図２）。尚、変調領域とは、マッハ・ツェンダ干渉導波路の電極１０８が形成された領域のことであり、マッハ・ツェンダ干渉導波路の高周波信号または直流電圧が印加される領域のことである。
　続いて、図１、４に示すように、ＳｉＯ2マスクを用いたドライエッチングによりコア・クラッド層１０４まで分離することによりマッハ・ツェンダ干渉導波路と複数の給電パッド設置部を形成する。その後、図２、３に示すように、マッハ・ツェンダ干渉導波路部の変調領域と複数の給電パッド設置部が形成された給電領域を除いてｎ型コンタクト層１０２およびｎ型クラッド層１０３をエッチング加工によって除去し、変調領域と給電領域下部の半導体を電気的に分離させる。
　ＢＣＢ１０９で上面を平坦化後、電極１０８を形成する一部領域のＢＣＢ１０９を除去してｎ型コンタクト層１０２およびｐ型コンタクト層１０７を露出させ、それらと電気的に接続するように、例えば蒸着及びメッキ法を用いてＡｕ／Ｔｉで電極１０８を形成する。複数の給電パッドは、共通のｎ型コンタクト層１０２およびｎ型クラッド層１０３上に形成され、給電パッド間にはｐｉｎｉｐ接合が形成される。
　続いて、電極１０８の給電パッドに例えばＡｕワイヤーボンディングを行う場合、望ましくは図１に示すように給電パッドの少なくとも１つを初めに接地接続させておくことで、任意の給電パッドへＥＳＤが印加されても、接地パット間でｐｉｎｉｐ接合を含んだ接続が可能となる。なお、接地接続用の給電パッドが無い場合にも、Ａｕワイヤを接続する順番を規定（例えば、下部ｎ型クラッド用の給電パットは最後にワイヤ接続を行う）することで、本発明の有用性は失われることはない。給電パット電極パターンは図１に示す以外にも、例えば図５に示すように、各給電パッド電極が電気的に分離されており、各給電パッドに個別に少なくとも１つの接地給電パットが形成されていてもよい。
　なお、当該素子を変調器として駆動させるためには、容量装荷型の進行波電極を用いることでより高速な変調動作が可能となるが、容量を付加しない分布定数線路及び集中定数線路であっても本発明の有用性が失われないことは明らかである。
　また、本実施形態では基板面から順にｎ－ｉ―ｐと積層したが、例えば基板面から順にｐ－ｉ－ｎと積層しても本発明の有用性は失われないことは明らかである。
　また、本実施形態ではマッハ・ツェンダ干渉導波路部の変調領域には、２つのアーム導波路の両方に電極１０８が形成され、変調用の電極に接続される給電パッドは３つ設けているが、アーム導波路のｐ型コンタクト層１０７の少なくとも一方にのみ電極を形成し、変調用の電極に接続される給電パッドを２つとしてもよい。
（第２の実施形態）
　図６に、本発明の第２の実施形態に係るサージバイパス回路付高速変調器の上面図を示す。図７に図６のＶＩＩ－ＶＩＩ断面を示し、図８に図６のＶＩＩＩ－ＶＩＩＩ断面を示し、図９に図６のＩＸ－ＩＸ断面を示す。実施形態１との差異は半導体層構造が一般的なｐｉｎ構造ではなく、より高速・低損失な光変調器を構成可能なｎｉｐｎ構造を採用している点である。前述のとおり、ｐｉｎ構造に比べてＥＳＤ耐性に課題を有する当該構造もサイリスタ構造を付加回路として用いることでＥＳＤ耐性を向上させることができる。
　基板２０１は閃亜鉛鉱型の化合物半導体結晶として、例えばＳＩ型のＩｎＰ（１００）基板を用いる。エピタキシャル成長によって基板面から順にｎ型コンタクト層２０２、ｎ型クラッド層２０３、ｐ型キャリアブロック層２０４、ノンドープのコア・クラッド層２０５、ｎ型クラッド層２０７、ｎ型コンタクト層２０８を積層する。
　コア・クラッド層２０５のコア層は、１．５μｍ帯波長に対して電気光学効果による屈折率変化を効率的に用いるべく、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰの周期からなる多重量祖井戸構造（ＰＬ波長：１．４ミクロンメートル）を用いた。
　コア・クラッド層２０５のクラッド層の組成は、例えばコア層よりも屈折率が低いＩｎＰとし、ｎ型コンタクト層２０２、２０８にはＩｎＰに格子整合しエネルギーバンドギャップの小さいＩｎＧａＡｓを用いた。
　なお、コアとクラッドの組成はそれぞれで比屈折率差を有していればよいため、例えばコア・クラッド層２０５およびｎ型クラッド層２０３、２０７に組成の異なるＩｎＧａＡｌＡｓなどを用いても問題ないことは明らかである。
　また波長は１．５μｍ帯に限定されず、例えば１．３μｍ帯を用いたとしても本発明の有用性は失われない。
　電極間の電気分離を行うために、変調領域及び給電パッド領域以外の導電性のｎ型クラッド層２０７及びｎ型コンタクト層２０８をドライエッチング及びケミカルエッチングによって除去した後、半絶縁性（ＳＩ）のクラッド層２０６（ここではＩｎＰ）を結晶再成長により堆積させて埋め戻す（例えば図７）。
　続いて、図６、９に示すようにＳｉＯ2マスクを用いたドライエッチングによりｐ型キャリアブロック層２０３まで分離することによりマッハ・ツェンダ干渉導波路と複数の給電パッド設置部を形成する。その後、図７、８に示すように、マッハ・ツェンダ干渉導波路部の変調領域と複数の給電パッド設置部が形成された給電領域を除いてｎ型コンタクト層２０２およびｎ型クラッド層２０３をエッチング加工によって除去し、変調領域と給電領域下部の半導体を電気的に分離させる。
　ＢＣＢなどの有機膜で上面を平坦化後、電極２０９を形成する一部領域のＢＣＢ２１０を除去してｎ型コンタクト層２０２およびｎ型コンタクト層２０８を露出させ、それらと電気的に接続するように、例えば蒸着及びメッキ法を用いてＡｕ／Ｔｉで電極２０９を形成する。複数の給電パッドは、共通のｎ型コンタクト層２０２およびｎ型クラッド層２０３上に形成され、給電パッド間にはサイリスタ構造を含んだｎｐｉｎｉｐｎ接合が形成されるため、外部から給電パッドに印加されたＥＳＤは接合部が形成される。
　続いて、電極２０９の給電パッドに例えばＡｕワイヤーボンディングを行う場合、望ましくは図６に示すように給電パッドの少なくとも１つを初めに接地接続させておくことで、任意の給電パッドへＥＳＤが印加されても、前記接地パット間でサイリスタ構造を含んだ接続が可能となる。なお、前記接地接続パッドが無い場合にも、Ａｕワイヤを接続する順番を規定（例えば、下部ｎ型クラッド用の給電パットは最後にワイヤ接続を行う）することで、本発明の有用性は失われることはない。給電パット電極パターンは図６に示す以外にも、例えば図１０に示すように、各給電パッド電極が電気的に分離されており、各給電パッドに個別に少なくとも１つの接地電極パットが形成されていてもよい。
　なお、当該素子を変調器として駆動させるためには、容量装荷型の進行波電極を用いることでより高速な変調動作が可能となるが、容量を付加しない分布定数線路及び集中定数線路であっても本発明の有用性が失われないことは明らかである。
　また、本実施形態では基板面から順にｎ－ｐ－ｉ―ｎと積層したが、例えば基板面から順にｎ－ｉ－ｐ－ｎと積層しても本発明の有用性は失われないことは明らかである。
　また、本実施形態では変調領域の導波路構造をリッジ形状の導波路としたが、例えば代１の実施形態と同様にハイメサ構造の導波路としても本発明の有用性は失われないことは明らかである。
　また、本実施形態ではマッハ・ツェンダ干渉導波路部の変調領域には、２つのアーム導波路の両方に電極２０９が形成され、変調用の電極に接続される給電パッドは３つ設けているが、アーム導波路のｎ型コンタクト層２０８の少なくとも一方にのみ電極を形成し、変調用の電極に接続される給電パッドを２つとしてもよい。
　さらに、図１１に、本発明の第２の実施形態に係る他のサージバイパス回路付高速変調器の上面図を示す。図１２に図１１のＸＩＩ－ＸＩＩ断面を示し、図１３に図１１のＸＩＩＩ－ＸＩＩＩ断面を示す。図１１～１３に示す構成では、給電パッドを半導体層構造上に設ける代わりに、ＢＣＢ２１０を除去して露出した基板２０１に接するように給電パッドを形成していてもよい。これにより、ワイヤーボンディング時の加圧によって半導体層構造のｐｎ接合部が破壊されることを回避することができる。尚、図１１～１３では給電パッドは、給電側の半導体層構造を挟んでマッハ・ツェンダ干渉導波路と逆側に形成されているが、給電パッドはマッハ・ツェンダ干渉導波路と給電側の半導体層構造との間に形成されていてもよい。
　ここでは給電パッドを半導体層構造上ではなく基板２０１直上に形成する構成を、第２の実施形態を例に説明したが、第１の実施形態においても基板１０１直上に形成することで同様の効果が得られることは言うまでもない。
　１０１、２０１　基板
　１０２、２０２、２０８　ｎ型コンタクト層
　１０３、２０３、２０７　ｎ型クラッド層
　１０４、２０５　ノンドープのコア・クラッド層
　１０５　ノンドープのクラッド層
　１０６　ｐ型クラッド層
　１０７　ｐ型コンタクト層
　１０８、２０９　電極
　１０９、２１０　ＢＣＢ
　２０４　ｐ型キャリアブロック層
　２０６　ＳＩクラッド層
　３０１　基板
　３０２　ｎ型コンタクト層
　３０３　ｎ型クラッド層
　３０４　ｐ型キャリアブロック層
　３０５　ノンドープのコア・クラッド層
　３０６　ＳＩクラッド層
　３０７　電極
　３０８　ＢＣＢ

Claims (8)

  1. 　半絶縁性基板上に少なくともｎ型又はｐ型クラッド層である第１のクラッド層、ノンドープのコア及びクラッド層、ｐ型又はｎ型クラッド層である第２のクラッド層の順で積層されたｐｉｎ接合を有する積層構造に光導波路が形成された半導体光変調素子であって、
    　前記積層構造上に形成された給電電極設置部と、
    　前記電極設置部上に形成された少なくとも２本の給電電極と、
    を備え、少なくとも２本の前記給電電極は前記光導波路上に設置された変調電極に接続され、
    　前記給電電極設置部は、前記給電電極間が電気的に分離されるように前記給電電極毎に前記積層構造の前記第２のクラッド層と前記ノンドープのコア及びクラッド層とが電気的に分離され、かつ、少なくとも２本の前記給電電極間は、前記積層構造の前記第１のクラッド層を介して互いに導通され、
    　前記光導波路と前記給電電極設置部とは前記積層構造に関して電気的に分離されていることを特徴とする半導体光変調素子。
  2. 　半絶縁性基板上に少なくともｎ型又はｐ型クラッド層である第１のクラッド層、ノンドープのコア及びクラッド層、ｐ型又はｎ型クラッド層である第２のクラッド層の順で積層されたｐｉｎ接合を有する積層構造に光導波路が形成された半導体光変調素子であって、
    　前記積層構造上に形成された給電電極設置部と、
    　前記給電電極設置部上に形成された少なくとも３本の給電電極と、
    を備え、前記給電電極の少なくとも２本は前記光導波路上に設置された変調電極に接続され、前記給電電極の少なくとも１本は接地され、
    　前記給電電極設置部は、前記給電電極間が電気的に分離されるように前記給電電極毎に前記積層構造の前記第２のクラッド層と前記ノンドープのコア及びクラッド層とが電気的に分離され、かつ、少なくとも前記変調電極に接続された前記給電電極と接地された前記給電電極との間は、前記積層構造の前記第１のクラッド層を介して互いに導通され、
    　前記光導波路と前記給電電極設置部とは前記積層構造に関して電気的に分離されていることを特徴とする半導体光変調素子。
  3. 　半絶縁性基板上に少なくともｎ型又はｐ型クラッド層である第１のクラッド層、ノンドープのコア及びクラッド層、ｐ型又はｎ型キャリアブロック層、ｎ型又はｐ型クラッド層である第２のクラッド層の順で積層されたｎｉｐｎ接合又はｐｉｎｐ接合を有する積層構造に光導波路が形成された半導体光変調素子であって、
    　前記積層構造上に形成された給電電極設置部と、
    　前記給電電極設置部上に形成された少なくとも２本の給電電極と、
    を備え、少なくとも２本の前記給電電極は前記光導波路上に設置された変調電極に接続され、
    　前記給電電極設置部は、前記給電電極間が電気的に分離されるように前記給電電極毎に前記積層構造の前記第２のクラッド層と前記ｐ型又はｎ型キャリアブロック層と前記ノンドープのコア及びクラッド層とが電気的に分離され、かつ、少なくとも２本の前記給電電極間は、前記積層構造の前記第１のクラッド層を介して互いに導通され、
    　前記光導波路と前記給電電極設置部とは前記積層構造に関して電気的に分離されていることを特徴とする半導体光変調素子。
  4. 　半絶縁性基板上に少なくともｎ型又はｐ型クラッド層である第１のクラッド層、ノンドープのコア及びクラッド層、ｐ型又はｎ型キャリアブロック層、ｎ型又はｐ型クラッド層である第２のクラッド層の順に積層されたｎｉｐｎ接合又はｐｉｎｐ接合を有する積層構造に光導波路が形成された半導体光変調素子であって、
    　前記積層構造上に形成された給電電極設置部と、
    　前記給電電極設置部上に形成された少なくとも３本の給電電極と、
    を備え、前記給電電極の少なくとも２本は前記光導波路上に設置された変調電極に接続され、前記給電電極の少なくとも１本は接地され、
    　前記給電電極設置部は、前記給電電極間が電気的に分離されるように前記給電電極毎に前記積層構造の前記第２のクラッド層と前記ｐ型又はｎ型キャリアブロック層と前記ノンドープのコア及びクラッド層とが電気的に分離され、かつ、前記変調電極に接続された前記給電電極と接地された前記給電電極との間は、前記積層構造の前記第２のクラッド層を介して互いに導通され、
    　前記光導波路と前記給電電極設置部とは前記積層構造に関して電気的に分離されていることを特徴とする半導体光変調素子。
  5. 　前記給電電極は、前記半絶縁性基板に接するように形成された給電パッドを有することを特徴とする請求項１乃至４のいずれかに記載の半導体光変調素子。
  6. 　前記変調電極に接続された給電電極の各々は、接地された、異なる少なくとも１つの前記給電電極に前記第１のクラッド層を介して導通されていることを特徴とする請求項２又は４に記載の半導体光変調素子。
  7. 　前記光導波路は、マッハ・ツェンダ型光干渉計を構成していることを特徴とする請求項１乃至６のいずれかに記載の半導体光変調素子。
  8. 　前記変調電極は、容量装荷型の進行波電極構造を有していることを特徴とする請求項１乃至７のいずれかに記載の半導体光変調素子。
PCT/JP2017/033014 2016-09-13 2017-09-13 半導体光変調素子 Ceased WO2018052013A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US16/332,740 US11126058B1 (en) 2016-09-13 2017-09-13 Semiconductor optical modulation element
EP17850914.7A EP3514616B1 (en) 2016-09-13 2017-09-13 Semiconductor optical modulation element
CA3036468A CA3036468C (en) 2016-09-13 2017-09-13 Semiconductor optical modulation element
CN201780056209.1A CN109690392B (zh) 2016-09-13 2017-09-13 半导体光调制元件
JP2018539743A JP6592610B2 (ja) 2016-09-13 2017-09-13 半導体光変調素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-178905 2016-09-13
JP2016178905 2016-09-13

Publications (1)

Publication Number Publication Date
WO2018052013A1 true WO2018052013A1 (ja) 2018-03-22

Family

ID=61619546

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/033014 Ceased WO2018052013A1 (ja) 2016-09-13 2017-09-13 半導体光変調素子

Country Status (7)

Country Link
US (1) US11126058B1 (ja)
EP (1) EP3514616B1 (ja)
JP (1) JP6592610B2 (ja)
CN (1) CN109690392B (ja)
CA (1) CA3036468C (ja)
TW (1) TWI632413B (ja)
WO (1) WO2018052013A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020052361A (ja) * 2018-09-28 2020-04-02 住友電気工業株式会社 半導体装置およびその製造方法
JP2021033042A (ja) * 2019-08-23 2021-03-01 住友電気工業株式会社 光変調器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020245618A2 (zh) * 2019-05-20 2020-12-10 华为技术（美国）有限公司 种电光调制器、光器件及光模块
WO2021013960A1 (en) * 2019-07-24 2021-01-28 Rockley Photonics Limited Electro-optic modulator
US12245459B2 (en) * 2019-08-23 2025-03-04 Sharp Kabushiki Kaisha Light-emitting device including a light-emitting diode and a protective diode and display device
US20220066280A1 (en) * 2020-08-25 2022-03-03 Sumitomo Electric Industries, Ltd. Optical modulator
JP7632101B2 (ja) 2021-06-11 2025-02-19 住友電気工業株式会社 光変調器及び光変調器の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5919389A (ja) * 1982-07-24 1984-01-31 Fujitsu Ltd 半導体装置
US20050018730A1 (en) * 2003-07-25 2005-01-27 The University Of Connecticut And Opel, Inc. Semiconductor laser array device employing modulation doped quantum well structures
JP2005217381A (ja) * 2004-02-02 2005-08-11 Sony Corp 半導体発光装置とその製造方法
JP2007512689A (ja) * 2003-11-28 2007-05-17 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 保護ダイオードを備えた発光半導体素子
JP2010287604A (ja) * 2009-06-09 2010-12-24 Nec Corp 導波路型光素子及びその製造方法
JP2011197343A (ja) * 2010-03-19 2011-10-06 Nippon Telegr & Teleph Corp <Ntt> サージ保護機能内蔵型半導体光変調器及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2754957B2 (ja) * 1991-07-10 1998-05-20 日本電気株式会社 半導体光制御素子およびその製造方法
US5914501A (en) 1998-08-27 1999-06-22 Hewlett-Packard Company Light emitting diode assembly having integrated electrostatic discharge protection
JP4047785B2 (ja) 2003-09-24 2008-02-13 Ｎｔｔエレクトロニクス株式会社 半導体光電子導波路
US7462884B2 (en) * 2005-10-31 2008-12-09 Nichia Corporation Nitride semiconductor device
JP2011191343A (ja) * 2010-03-11 2011-09-29 Seiko Epson Corp 表示シート、表示装置および電子機器
JP5705786B2 (ja) 2012-05-24 2015-04-22 日本電信電話株式会社 半導体光位相変調器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5919389A (ja) * 1982-07-24 1984-01-31 Fujitsu Ltd 半導体装置
US20050018730A1 (en) * 2003-07-25 2005-01-27 The University Of Connecticut And Opel, Inc. Semiconductor laser array device employing modulation doped quantum well structures
JP2007512689A (ja) * 2003-11-28 2007-05-17 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 保護ダイオードを備えた発光半導体素子
JP2005217381A (ja) * 2004-02-02 2005-08-11 Sony Corp 半導体発光装置とその製造方法
JP2010287604A (ja) * 2009-06-09 2010-12-24 Nec Corp 導波路型光素子及びその製造方法
JP2011197343A (ja) * 2010-03-19 2011-10-06 Nippon Telegr & Teleph Corp <Ntt> サージ保護機能内蔵型半導体光変調器及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3514616A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020052361A (ja) * 2018-09-28 2020-04-02 住友電気工業株式会社 半導体装置およびその製造方法
JP7110879B2 (ja) 2018-09-28 2022-08-02 住友電気工業株式会社 半導体装置およびその製造方法
JP2021033042A (ja) * 2019-08-23 2021-03-01 住友電気工業株式会社 光変調器
JP7404711B2 (ja) 2019-08-23 2023-12-26 住友電気工業株式会社 光変調器

Also Published As

Publication number Publication date
CA3036468C (en) 2022-05-03
EP3514616A1 (en) 2019-07-24
US20210294176A1 (en) 2021-09-23
JP6592610B2 (ja) 2019-10-16
EP3514616B1 (en) 2021-08-04
JPWO2018052013A1 (ja) 2019-02-14
CN109690392A (zh) 2019-04-26
TW201825971A (zh) 2018-07-16
EP3514616A4 (en) 2020-06-03
US11126058B1 (en) 2021-09-21
CN109690392B (zh) 2022-05-03
TWI632413B (zh) 2018-08-11
CA3036468A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
JP6592610B2 (ja) 半導体光変調素子
EP3306381B1 (en) Semiconductor optical modulation element
CN101529313B (zh) 半导体光调制器
US9280004B2 (en) Method for manufacturing semiconductor modulator and semiconductor modulator
US20240170914A1 (en) Semiconductor sub-assemblies for emitting modulated light
US20220066280A1 (en) Optical modulator
JP2024531669A (ja) 電気光学変調器
US11300850B2 (en) Mach-Zehnder modulator
CN112415787A (zh) 光调制器
US20200192132A1 (en) Optical modulator
JP7758211B2 (ja) 光半導体装置、光半導体装置を備えた光伝送装置及び光伝送装置の製造方法
US20230352911A1 (en) Semiconductor optical device
EP3739635A1 (en) A device comprising an active component and associated electrodes and a method of manufacturing such device
US20260126679A1 (en) Optical semiconductor device
CN118511113A (zh) 电光调制器
JP2001183612A (ja) 光変調素子
JP2004363268A (ja) 光半導体装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018539743

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17850914

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 3036468

Country of ref document: CA

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017850914

Country of ref document: EP

Effective date: 20190415