WO2020122454A1 - 반도체용 고선택비 식각액, 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 - Google Patents

반도체용 고선택비 식각액, 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 Download PDF

Info

Publication number
WO2020122454A1
WO2020122454A1 PCT/KR2019/016069 KR2019016069W WO2020122454A1 WO 2020122454 A1 WO2020122454 A1 WO 2020122454A1 KR 2019016069 W KR2019016069 W KR 2019016069W WO 2020122454 A1 WO2020122454 A1 WO 2020122454A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride film
silicon nitride
acid
silicon
etching solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2019/016069
Other languages
English (en)
French (fr)
Inventor
정경진
윤영록
한재희
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KCTech Co Ltd
Original Assignee
KCTech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190060753A external-priority patent/KR102307189B1/ko
Priority claimed from KR1020190092999A external-priority patent/KR102278765B1/ko
Application filed by KCTech Co Ltd filed Critical KCTech Co Ltd
Publication of WO2020122454A1 publication Critical patent/WO2020122454A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass

Definitions

  • the present invention relates to a high selectivity etchant for semiconductors, a selective etching solution for silicon nitride films, and a method of manufacturing a semiconductor device using the same.
  • various insulating films such as a silicon oxide film and a silicon nitride film can be stacked on a substrate. According to the needs of forming various patterns included in the semiconductor device, there is a need for a selective etching process of the silicon nitride film.
  • an etching composition having an acid component may be used, and the etching composition should have a high selectivity to the conductive film without damaging an insulating film structure such as an oxide film. It is necessary to maintain a uniform etching characteristic while the etching process is performed. As the etching process progresses, the etching rate may decrease and the selectivity of the silicon nitride film to silicon oxide film may also decrease.
  • the existing silicon nitride/oxide selection ratio control technology is a method of reducing the etching ability of the oxide film by increasing the silicon concentration by dissolving the silicate-based compound in the etching solution, and adding a silane-based compound to protect the oxide film surface to suppress etching
  • it is advantageous for growth it is often difficult to implement a high selectivity ratio of 1000: 1 or higher before the use of a silane-based compound, or because a pre-reaction is required or the etching inhibitory effect is low.
  • Korean Patent Publication No. 10-2005-0003163 discloses an etching solution for nitride films of semiconductor devices containing phosphoric acid and hydrofluoric acid.
  • hydrofluoric acid is included in the etching solution, the silicon oxide film is also removed, and thus it is difficult to secure a sufficient etching selectivity of the nitride film compared to the oxide film.
  • Silicon oxide film (SiO 2 ) and silicon nitride film (SiNx) are typical insulating films used in semiconductor manufacturing processes. These may be used alone or may be used in which one or more silicon oxide films and one or more silicon nitride films are alternately stacked. It is also used as a hard mask for forming a conductive pattern such as metal wiring.
  • an acid-based etching solution is generally used, and the etching solution is required to have a high selectivity to the silicon nitride film without damaging the silicon oxide film.
  • the selectivity was adjusted by adding a silane-based compound to the etching solution to protect the surface of the oxide film, or by dissolving the silicate-based compound in the etching solution to increase the silicon concentration to decrease the etching ability.
  • the present invention is to solve the above-mentioned problems, the object of the present invention is to selectively remove the silicon nitride film and at the same time minimize the etch rate of the silicon oxide film, to solve problems such as foreign matter generation adversely affecting semiconductor device characteristics It is to provide a method for manufacturing a silicon nitride film etching composition having a high selectivity and a semiconductor device using the same.
  • the object of the present invention is to selectively remove the silicon nitride film while minimizing the etching of the silicon oxide film, as well as to suppress the generation of particles to suppress the occurrence of abnormal growth in the semiconductor device silicon nitride film selective etching solution and using the same It is to provide a method for manufacturing a semiconductor device.
  • a high selectivity etchant for semiconductors includes an inorganic acid; Silane-based regulators; And Sulfur-based adjuvants.
  • the silane-based modulator may be one containing an alkyl group or an amino group having 1 to 3 carbon atoms.
  • the silane-based regulator may be one containing one to three alkyl groups.
  • the silane-based modulator may include 1 to 6 alkoxy groups, and the alkoxy group may be a methoxy group or an ethoxy group.
  • the silane-based modulator 3-Aminopropyl (diethoxy) methylsilane, 3- (2-aminoethylamino) propyl triethoxysilane (3- (2 -Aminoethylamino)propyldimethoxymethylsilane, 3-Aminopropyldimethoxymethylsilane, Diethoxydimethylsilane, Diethoxydiphenylsilane, (3-aminopropyl)triethoxysilane ((3 -Aminopropyl)triethoxysilane), (3-glycidyloxypropyl)trimethoxysilane, (Vinyltrimethoxysilane), N-(2-aminoethyl)-3-aminopropyl Trimethoxysilane (N-(2-Aminoethyl)-3-aminopropyltrimethoxysilane), 3-Aminopropyltrimethoxys
  • the content of the silane-based regulator in the high selectivity etchant for semiconductors may be from 0.01% to 1% by weight.
  • the sulfur (Sulfur)-based adjuvant sulfate (Sulfate), hydrogen sulfate (HydrogenSulfate), peroxide (Persulfate), sulfite (Sulfite), bisulfite (bisulfite), hyposulfate (Hyposulfite), hydro Sulfur containing at least one salt selected from the group consisting of hydrosulfite, metabisulfite, thiosulfate, sulfur dioxide, sulfur trioxide and sulfuric acid Sulfur).
  • the Sulfur-based adjuvant Ammonium sulfate, Ammonium bisulfite, Ammonium hydrosulfide, Ammonium metabisulfite, Ammonium Sulfite ) And ammonium persulfate (Ammonium persulfate).
  • the content of the sulfur-based auxiliary agent may be 0.05 to 5% by weight.
  • the inorganic acid may include at least one selected from the group consisting of phosphoric acid, pyrophosphoric acid, phosphorous acid, metaphosphoric acid, polyphosphoric acid, sulfuric acid, sulfurous acid, nitric acid and nitrous acid.
  • the content of the inorganic acid in the high selectivity etchant for semiconductors may be 85 to 90% by weight.
  • the silicon concentration in the high selectivity etchant for semiconductors according to Equation 1 below may be 50 ppm to 1500 ppm.
  • the etch selectivity of the silicon nitride film to the silicon oxide film may be 80:1 to 8000:1.
  • An etching method of a substrate on which a silicon oxide film and a silicon nitride film are formed according to another embodiment of the present invention includes forming a silicon oxide film and a silicon nitride film on a substrate; And etching the substrate on which the silicon oxide film and the silicon nitride film are formed using a high selectivity etchant for semiconductors, wherein the high selectivity etchant for semiconductors is high selectivity for semiconductors according to an embodiment of the present invention. It is a non-etching liquid.
  • the inorganic acid A silicon-based compound represented by Formula 2 below; And water; to provide a silicon nitride film selective etching solution.
  • L is a single bond, alkylene having 1 to 10 carbons or cycloalkylene having 4 to 8 carbons, R1 is hydrogen, hydroxy, alkyl having 1 to 10 carbons or alkoxy having 1 to 10 carbons, R2 is hydroxy, Alcohol having 1 to 10 carbon atoms or alkoxy having 1 to 10 carbon atoms, and n is an integer of 1 to 10 carbon atoms.
  • L is alkylene having 1 to 10 carbons or cycloalkylene having 4 to 8 carbons
  • R1 is hydrogen, hydroxy or alkyl having 1 to 6 carbons
  • R2 is hydroxy
  • n may be an integer of 1 to 5.
  • L may be alkylene having 1 to 5 carbons
  • R1 is hydrogen or alkyl having 1 to 5 carbons
  • R2 is hydroxy
  • n may be an integer of 1 to 3.
  • the silicon-based compound represented by Chemical Formula 2 is 3-(trihydroxysilyl)propyl sulfamic acid, methyl (3-(trihydroxysilyl)propyl) sulfamic acid, 3-(3- (Trihydroxysilyl)propylamino)propylsulfamic acid, 3-(3-(trihydroxysilyl)propylamino)propylsulfamic acid, 3-(3-(3-(trihydroxysilyl)propylamino) Propylamino)propylsulfamic acid and methyl(3-(methyl(3-(methyl(3-(trihydroxysilyl)propyl)amino)propyl)amino)propyl)sulphamic acid.
  • the inorganic acid may include at least one selected from the group consisting of phosphoric acid, pyrophosphoric acid, phosphorous acid, metaphosphoric acid, polyphosphoric acid, sulfuric acid, sulfurous acid, nitric acid and nitrous acid.
  • the content of the inorganic acid may be 85 to 90% by weight.
  • the content of the silicon-based compound represented by Chemical Formula 2 in the silicon nitride film selective etching solution may be 0.01 wt% to 3 wt%.
  • the inorganic acid is 85% by weight to 90% by weight
  • the silicon-based compound represented by Chemical Formula 2 may be 0.01% by weight to 3% by weight, and may include residual water.
  • the silicon nitride film selective etching solution may have a selection ratio of a silicon nitride film to a silicon oxide film of 100:1 or more.
  • the silicon nitride film selective etching solution the etching rate for the silicon nitride film is 400 to 500 Is, the etching rate for the silicon oxide film is 3 It may be the following.
  • the silicon nitride film selective etching solution may be to suppress particle generation during an etching process.
  • Another aspect of the present invention forming a silicon oxide film and a silicon nitride film on a substrate; And etching the substrate on which the silicon oxide film and the silicon nitride film are formed using a silicon nitride film selective etching solution, wherein the silicon nitride film selective etching solution is a silicon nitride film selective etching solution of the present invention, a silicon oxide film and a silicon nitride film. It provides a method of etching the formed substrate.
  • Another aspect of the present invention provides a method for manufacturing a semiconductor device, including an etching process performed using the silicon nitride film selective etching solution of the present invention.
  • composition for etching according to the present invention has a feature of high etching selectivity of the nitride film to silicon oxide film, so that the silicon nitride film can be selectively removed and the etching rate of the silicon oxide film can be minimized, and foreign substances that adversely affect semiconductor device properties Problems such as occurrence can be solved.
  • the ability to suppress the etching of the silicon oxide film is maximized, so that a high selectivity ratio of the silicon nitride film to the silicon oxide film can be realized.
  • the silicon-based compound in the form of an alkyl silane triol exhibits a high silicon oxide film etch inhibiting effect even with a small amount added, and thus it is easy to manufacture an etchant for realizing a high selectivity.
  • a high selectivity etchant for semiconductors includes an inorganic acid; Silane-based regulators; And Sulfur-based adjuvants.
  • the performance of passivation of the silicon oxide film of the silane-based regulator is maximized, and through this, the selectivity between the silicon nitride film and the oxide film can be realized up to 2000: 1 or more, and the amount of the silane-based regulator, the selectivity controlling agent, is added. Can be reduced to 1% or less.
  • the high selectivity etchant for semiconductors according to an embodiment of the present invention is silicon particles only by adding a silane-based compound and a sulfur-based auxiliary agent without adding a silicate compound, which has been a problem in the related art. , It is possible to improve the suppression of abnormal growth.
  • the silane-based modulator may be one containing an alkyl group or an amino group having 1 to 3 carbon atoms.
  • the silane-based modulator may be one comprising an alkyl group, an alkoxy group, or an amino group.
  • the silane-based modulator may be a main modulator that controls the etch selectivity of the nitride layer to the silicon oxide layer.
  • the silane-based modifier may be mixed with an inorganic acid to effectively etch the nitride film, and exhibit excellent performance in contact surface roughness and the like.
  • the amino group is not particularly limited as long as it contains an amino group, and may include both an alkyl group and an amino group, such as an amino ethyl group, an amino propyl group, and the like.
  • the silane-based regulator may be one containing one to three alkyl groups.
  • the alkyl group of the silane-based modulator is not particularly limited, and may be, for example, a methyl group, an ethyl group, or a propyl group.
  • the silane-based modulator may include 1 to 6 alkoxy groups, and the alkoxy group may be a methoxy group or an ethoxy group.
  • the selectivity increase rate can be significantly increased by using only the silane-based modulator.
  • the alkoxy group is an alkyl group bonded through an oxygen link (-O-), functions as an electron donor that provides electrons in the etchant, and further includes an alkyl group or an amino group,
  • the role of the electron donor can be further improved.
  • the selectivity when used in combination with an auxiliary or auxiliary additive, the selectivity can be increased more than the silane-based modulator alone, particularly the present invention
  • the sulfur When used with a supplement, the effect can be maximized.
  • the silane-based modulator 3-Aminopropyl (diethoxy) methylsilane, 3- (2-aminoethylamino) propyl triethoxysilane (3- (2 -Aminoethylamino)propyldimethoxymethylsilane, 3-Aminopropyldimethoxymethylsilane, Diethoxydimethylsilane, Diethoxydiphenylsilane, (3-aminopropyl)triethoxysilane ((3 -Aminopropyl)triethoxysilane), (3-glycidyloxypropyl)trimethoxysilane, (Vinyltrimethoxysilane), N-(2-aminoethyl)-3-aminopropyl Trimethoxysilane (N-(2-Aminoethyl)-3-aminopropyltrimethoxysilane), 3-Aminopropyltrimethoxys
  • the silane-based modulator may serve to control an initial selectivity ratio of a nitride film to a silicon oxide film by controlling an etching rate of the silicon oxide film.
  • the content of the silane-based regulator in the high selectivity etchant for semiconductors may be from 0.01% to 1% by weight.
  • the silicon oxide film is over-etched, resulting in a thinner oxide layer or shape deformation, which may deteriorate the quality of the post-process and final products.
  • Capacity capacity
  • the breakdown voltage is lowered
  • a problem of reaching a limit may occur, and when the content of the silane-based modulator exceeds 1% by weight, in the etching solution, sulfur (Sulfur)
  • the effect of increasing the selectivity is insufficient due to the excessive addition of a silane-based regulator, or the ratio of the inorganic acid and water is relatively low, thereby reducing the ability to etch the silicon nitride film, the etching rate of the oxide film is reduced to less than an appropriate value, and the oxide film
  • the deposition phenomenon, not etching may occur, and abnormal growth may occur in the silicon oxide layer.
  • the sulfur (Sulfur)-based adjuvant sulfate (Sulfate), hydrogen sulfate (HydrogenSulfate), peroxide (Persulfate), sulfite (Sulfite), bisulfite (bisulfite), hyposulfate (Hyposulfite), hydro Sulfur containing at least one salt selected from the group consisting of hydrosulfite, metabisulfite, thiosulfate, sulfur dioxide, sulfur trioxide and sulfuric acid Sulfur).
  • the etch rate can be controlled by maximizing the passivation performance of the silicon oxide film of the silane-based modulator, and the selectivity between the silicon nitride film and the oxide film can be realized up to 2000:1 or higher, and the selectivity modifier silane
  • the amount of the series modifier added can be reduced to 1% or less.
  • the sulfur-based adjuvant may be a persulfate-based adjuvant
  • the persulfate-based adjuvant may include a functional group represented by Formula 1 below.
  • the sulfur (Sulfur)-based adjuvant when used alone and mixed with the inorganic acid, there is no effect of controlling the selectivity, but when used with the silane-based modulator may bring about an effect of improving the selectivity.
  • the sulfur-based auxiliary agent when used with a large change in selectivity when using the silane-based modulator alone, can maximize its effect, especially 0 to 2 alkoxy groups of the silane-based modulator When included, the rate of increase in selectivity may be improved when used with a persulfate-based adjuvant.
  • the Sulfur-based adjuvant Ammonium sulfate, Ammonium bisulfite, Ammonium hydrosulfide, Ammonium metabisulfite, Ammonium Sulfite ) And ammonium persulfate (Ammonium persulfate).
  • the content of the sulfur-based auxiliary agent may be 0.05 to 5% by weight.
  • the addition of the control auxiliary agent is insignificant, and the silicon oxide film is over-etched, so that the thickness of the oxide layer may become thin or cause shape deformation. Accordingly, it affects the post-process and the final product, and also increases the capacity applied to the oxide layer, lowers the breakdown voltage, and may reach the limit.
  • the ratio of the silane-based control agent to the content of the sulfur-based auxiliary agent is exceeded, so the effect of increasing the selectivity may be insignificant.
  • the content of the sulfur-based auxiliary agent exceeds 5% by weight, it may not have any effect on the increase in the selectivity, and the etching rate of the oxide film is greatly reduced to less than an appropriate value. The deposition phenomenon may occur rather than the etching of.
  • the inorganic acid may include at least one selected from the group consisting of phosphoric acid, pyrophosphoric acid, phosphorous acid, metaphosphoric acid, polyphosphoric acid, sulfuric acid, sulfurous acid, nitric acid and nitrous acid.
  • the inorganic acid may be preferably phosphoric acid, and the phosphoric acid may be used in combination with water or deionized water (DIW).
  • DIW deionized water
  • the phosphoric acid as a strong acid, may be difficult to handle due to its corrosiveness when used alone, but when a small amount of deionized water is mixed and a silane-based modifier is used together, silicon particle induction is suppressed and high. It may be suitable for semiconductor manufacturing processes.
  • the phosphoric acid when used as an etchant together with a silane-based modulator, sufficient etch time for removing the nitride film is secured, no additional process is necessary, and effective field oxide height (EFH) adjustment is easy. can do.
  • EHF effective field oxide height
  • the deionized water preferably 8 to 15% by weight may be included.
  • the content of the inorganic acid in the high selectivity etchant for semiconductors may be 85 to 90% by weight.
  • the effect of etching may be negligible, and when it exceeds 90% by weight, due to the excessive addition of strong acid, the oxide film may be overetched and silicon particles may be caused.
  • the silicon concentration in the high selectivity etchant for semiconductors according to Equation 1 below may be 50 ppm to 1500 ppm.
  • the etch selectivity of the silicon nitride film to the silicon oxide film may be 80:1 to 8000:1.
  • the measurement of the etch selectivity of the silicon nitride film to silicon oxide film is 160
  • the etching time may be measured as a silicon nitride film 5 minutes / silicon oxide film 1 hour.
  • the nitride film when the etch selectivity of the silicon nitride film to silicon oxide film is less than 80:1, the nitride film may not be sufficiently etched to deteriorate reliability and pattern formation, and when it exceeds 8000:1, the nitride film compared to the oxide film This can be over-etched.
  • An etching method of a substrate on which a silicon oxide film and a silicon nitride film is formed according to an embodiment of the present invention includes forming a silicon oxide film and a silicon nitride film on a substrate; And etching the substrate on which the silicon oxide film and the silicon nitride film are formed using a high selectivity etchant for semiconductors, wherein the high selectivity etchant for semiconductors is high selectivity for semiconductors according to an embodiment of the present invention. It is a non-etching liquid.
  • the etching of the substrate on which the silicon oxide film and the silicon nitride film is formed is 160
  • the silicon nitride film is etched for 5 minutes
  • the oxide film is etched for 1 hour
  • the etching rate may be calculated by dividing the thickness difference before and after etching of each film by the etching time in minutes.
  • an inorganic acid A silicon-based compound represented by Formula 2 below; And water; to provide a silicon nitride film selective etching solution.
  • L is a single bond, alkylene having 1 to 10 carbons or cycloalkylene having 4 to 8 carbons, R 1 is hydrogen, hydroxy, alkyl having 1 to 10 carbons or alkoxy having 1 to 10 carbons, and R 2 is hydrating Roxy, an alcohol having 1 to 10 carbons or alkoxy having 1 to 10 carbons, and n is an integer of 1 to 10.
  • L when n is an integer of 2 or more, L may be the same or different, respectively.
  • R 1 when n is an integer of 2 or more, R 1 may be the same or different, respectively.
  • the silicon-based compound represented by Chemical Formula 2 may be prepared by synthesizing an alkoxy-based silane and a sulfur or peroxide-based material.
  • the silicon nitride film selective etchant of the present invention may include a silicon-based compound represented by Chemical Formula 2 as a selectivity ratio main modulator to maximize passivation performance of the silicon oxide film.
  • the silicon-based compound represented by Chemical Formula 2 can realize a high selectivity ratio of the silicon nitride film to the silicon oxide film with only a small amount added, reducing the addition amount of the selectivity modifier to 1 wt%, preferably 0.1 wt% or less
  • the etch rate of the silicon oxide film can be freely controlled by adjusting the addition amount.
  • L is alkylene having 1 to 10 carbons or cycloalkylene having 4 to 8 carbons
  • R 1 is hydrogen, hydroxy or alkyl having 1 to 6 carbons
  • R 2 is Hydroxy, alcohol having 1 to 6 carbon atoms or alkoxy having 1 to 6 carbon atoms
  • n may be an integer of 1 to 5.
  • L is alkylene having 1 to 5 carbons
  • R 1 is hydrogen or alkyl having 1 to 5 carbons
  • R 2 is hydroxy
  • n is an integer of 1 to 3 Can be.
  • the silicon-based compound represented by Chemical Formula 2 is 3-(trihydroxysilyl)propyl sulfamic acid, methyl (3-(trihydroxysilyl)propyl) sulfamic acid, 3-(3 -(Trihydroxysilyl)propylamino)propylsulfamic acid, 3-(3-(trihydroxysilyl)propylamino)propylsulfamic acid, 3-(3-(3-(trihydroxysilyl)propylamino )Propylamino)propylsulfamic acid and any one selected from the group consisting of methyl(3-(methyl(3-(methyl(3-(trihydroxysilyl)propyl)amino)propyl)amino)propyl)sulphamic acid May be
  • the inorganic acid may include at least one selected from the group consisting of phosphoric acid, pyrophosphoric acid, phosphorous acid, metaphosphoric acid, polyphosphoric acid, sulfuric acid, sulfurous acid, nitric acid and nitrous acid.
  • the inorganic acid may be preferably phosphoric acid, and the phosphoric acid may be used in combination with water or deionized water (DIW).
  • DIW deionized water
  • the phosphoric acid may be difficult to handle due to corrosiveness when used alone as a strong acid, but when mixed with a small amount of deionized water and added with the compound represented by Chemical Formula 2, silicon particles are used. There is an effect that can suppress the trigger.
  • the content of the inorganic acid may be 85 to 90% by weight.
  • the etching effect may be insignificant, and when it exceeds 90% by weight, the oxide film may be over-etched and silicon particles may be caused by excessive addition of strong acid.
  • the content of the silicon-based compound represented by Chemical Formula 2 in the silicon nitride film selective etching solution may be 0.01 to 3% by weight.
  • the content of the silicon-based compound represented by Chemical Formula 2 may be 0.01% by weight to 1% by weight, more preferably 0.01% by weight to 0.5% by weight, It may be even more preferably from 0.01% to 0.1% by weight.
  • the effect of improving the selectivity may be insignificant, and the thickness of the oxide film layer may be thinned or formed by over-etching the silicon oxide film. Deformation may be caused, thereby deteriorating the quality of the post-process and the final product, and the capacity of the oxide layer may be increased and a breakdown voltage may be lowered to reach a limit.
  • the silicon nitride film selective etching solution when the content of the silicon-based compound represented by Chemical Formula 2 exceeds 3% by weight, the ratio of inorganic acid and water may be relatively low, so that the silicon nitride film etching ability may be reduced, and etching of the oxide film As the speed decreases below an appropriate value and deposition phenomenon occurs, not etching of the oxide film, abnormal growth may occur in the silicon oxide film portion.
  • the inorganic acid is 85% by weight to 90% by weight
  • the silicon-based compound represented by the formula (2) is 0.01% by weight to 3% by weight, it may be to include a residual amount of water.
  • the selective etching solution of the silicon nitride film may have a selection ratio of a silicon nitride film to a silicon oxide film of 100:1 or more.
  • the silicon nitride film selective etching solution, the silicon nitride film to silicon oxide film selection ratio, 100: 1 to : May be one person.
  • the silicon nitride film selective etching solution when the selection ratio of the silicon nitride film to the silicon oxide film is less than 100:1, the silicon nitride film is not sufficiently etched during the semiconductor manufacturing process, so reliability may be reduced and pattern formation may be difficult.
  • the measurement of the etch selectivity of the silicon nitride film to silicon oxide film is 160
  • the etching time may be measured as a silicon nitride film 5 minutes, a silicon oxide film 1 hour.
  • the silicon nitride film selective etching solution the etching rate for the silicon nitride film is 400 to 500 Is, the etching rate for the silicon oxide film is 3 It may be the following.
  • the measurement of the silicon etch rate is 160
  • the silicon nitride film may be measured by etching for 5 minutes and the silicon oxide film for 1 hour.
  • the silicon nitride film selective etching solution may be to suppress particle generation during the etching process.
  • the silicon nitride film selective etching solution by suppressing an increase in the concentration of silicon during the etching process, can reduce the occurrence of particles of silicon compounds and the abnormal growth of the oxide film surface, excellent storage stability and etching stability effect There is.
  • Another aspect of the present invention forming a silicon oxide film and a silicon nitride film on a substrate; And etching the substrate on which the silicon oxide film and the silicon nitride film are formed using a silicon nitride film selective etching solution, wherein the silicon nitride film selective etching solution is a silicon nitride film selective etching solution according to any one of claims 1 to 11 It provides a method for etching a substrate on which a silicon oxide film and a silicon nitride film are formed.
  • Another aspect of the present invention provides a method of manufacturing a semiconductor device, including an etching process performed using the silicon nitride film selective etching solution of any one of claims 1 to 11.
  • the silane-based modifier is concentrated and dissolved in an inorganic acid (phosphoric acid), and a sulfur-based auxiliary agent is concentrated and dissolved in another inorganic acid (phosphoric acid).
  • phosphoric acid another inorganic acid
  • Triethoxymethylsilane Triethoxyethylsilane, 3-Aminopropyl Triethoxysilane, 3-Aminopropyl(diethoxy)methylsilane or Bis[3-(trimethoxysilyl)propyl]amine was used,
  • Ammonium sulfate As the added sulfur-based adjuvant, Ammonium sulfate, Ammonium bisulfite, Ammonium hydrosulfite, Ammonium metabisulfite, Ammonium Sulfite or Ammonium persulfate was used.
  • amino silane bis(3-triethoxysilyl-propyl)amine (Bis(3-triethoxysilyl-propyl) amine), bis(3-trimethoxysilyl-propyl)amine (Bis(3-trimethoxysilyl- propyl) amine), 3-aminopropyl-methyldiethoxysilane, 3-aminopropyltri-ethoxysilane, 3-aminopropyltri-methoxysilane (3 -aminopropyltri-methoxysilane, triamino-functional propyltrimethoxy-silane, diethylaminomethyltriethoxysilane, 3-ureidopropyltriethoxysilane ), aminoethylaminopropyltrimethoxysilane, aminoethylaminopropylmethyldimethoxysilane, tetra(methylethylketoxime)silane (T)
  • ammonium persulfate ammonium persulfide compound
  • ammonium bisulfite ammonium sulfite
  • ammonium hydrosulfite ammonium metabisulfite
  • ammonium metabisulfite ammonium persulfate
  • Silicon by using a mixed or silane-based modifier alone by varying the type or content of a silane-based modulator in a high selectivity etchant solution for semiconductors prepared according to Preparation Example 1, and by varying the type or capacity of a sulfur-based auxiliary agent. Concentration was measured.
  • the etching rate for the silicon nitride film and the etching rate for the silicon oxide film were respectively measured using the high selectivity etchant solution for semiconductors prepared according to Preparation Example 1, and then the selectivity was calculated.
  • the etch of each membrane is 163
  • the silicon nitride film was etched for 5 minutes and the oxide film was etched for 1 hour.
  • the etch rate was calculated by dividing the thickness difference before and after the etch of each membrane by the etch time in minutes.
  • Reflectometer (Filmetrics F20) was used to measure the film thickness.
  • APTES 3-aminopropyltriethoxysilane
  • TAMS 3-[2-(2-aminoethylamino)ethylamino]propyltrimethoxysilane
  • silicon nitride film etchant was prepared in the same manner as in Example 1.
  • the etch rate for the silicon nitride film and the etch rate for the silicon oxide film were measured, respectively, and the selectivity was calculated.
  • the etch of each membrane is 160
  • the silicon nitride film was etched for 5 minutes and the oxide film was etched for 1 hour.
  • the etch rate was calculated by dividing the thickness difference before and after the etch of each membrane by the etch time in minutes. Reflectometer (Filmetrics F20) was used to measure film thickness.
  • the high selectivity of the silicon nitride film to the silicon oxide film can be realized in the etchant of the embodiment.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)

Abstract

본 발명은 반도체용 고선택비 식각액에 관한 것으로서, 더욱 자세하게는 무기산; 실란 계열 조절제; 및 설퍼(Sulfur) 계열 보조제;를 포함하는, 반도체용 고선택비 식각액에 관한 것이다. 또한, 본 발명은 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, 본 발명의 일 측면은, 무기산; 규소계 화합물; 및 물;을 포함하는, 실리콘 질화막 선택적 식각액을 제공한다.

Description

반도체용 고선택비 식각액, 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조
본 발명은 반도체용 고선택비 식각액, 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이다.
반도체 장치의 제조에 있어서, 기판 상에 실리콘 산화막, 실리콘 질화막과 같은 다양한 절연막들이 적층될 수 있다. 상기 반도체 장치에 포함되는 다양한 패턴 형성의 필요에 따라, 상기 실리콘 질화막의 선택적 식각 공정의 필요성이 대두되고 있다.
습식 식각 공정을 통해 실리콘 질화막을 식각하는 경우, 산 성분을 갖는 식각 조성물을 사용할 수 있으며, 상기 식각 조성물은 산화막과 같은 절연막 구조물을 손상시키지 않으면서 상기 도전막에 대해 높은 선택비를 가져야 하며, 상기 식각 공정이 수행되는 동안 균일한 식각 특성이 유지되는 것이 필요한데, 식각 공정이 진행됨에 따라, 식각 속도가 저하되고 실리콘 산화막 대비 실리콘 질화막의 선택비도 함께 감소할 수 있다.
기존에 사용되던 실리콘 질화막/산화막 선택비 조절 기술은, 식각액에 silicate 계열 화합물을 용해시켜 실리콘 농도를 상승시킴으로 산화막의 식각 능력을 감소시키는 방법, silane 계열의 화합물을 첨가하여 산화막 표면을 보호하여 식각 억제 효과를 얻는 방법, 크게 두 가지가 있었는데, 전자의 경우 식각 공정 중 식각액 내 실리콘 농도의 상승으로 실리콘 화합물의 파티클 발생 및 산화막 표면의 이상성장에 취약한 단점을 가지고 있으며, 후자의 경우 파티클 발생 및, 이상성장 발생에는 유리하지만, silane 계열 화합물 사용 전, 사전반응이 필요하거나, 식각 억제 효과가 낮아 1000 : 1 이상의 고선택비 구현이 어려운 경우가 많았다.
또한, 불소 화합물을 포함하는 식각액을 사용하면 상기와 같은 실리콘계 성막이나 유리기판의 식각이 야기되는 것뿐 아니라, 판넬 제조공정 중 불량 발생 시 유리기판의 재사용이 제한된다는 문제점이 있다. 예를 들면, 한국 공개 특허공보 10-2005-0003163에서는 인산 및 불산을 포함하는 반도체 소자의 질화막 식각액을 개시하고 있다. 그러나, 불산이 식각액에 포함되는 경우 실리콘 산화막도 함께 제거되어 산화막 대비 질화막의 충분한 식각 선택비가 확보되기 어렵다.
식각액 내 실리콘 농도를 최소화함으로써, 식각액 사용 중 용액 내 실리콘 농도의 상승으로 인한, 실리콘 화합물 파티클 발생이나, 실리콘 산화막 식각 속도 감소 현상을 완화시키고자 하는 연구가 계속되고 있다.
또한, 금속막 및 금속 질화막과 같은 서로 다른 도전막들을 동시에 식각하는 경우 특정 도전막에 대해 식각 속도가 저하됨이 없이 일정한 식각 속도가 유지될 수 있으면서도, 산화막 대비 질화막에 대한 식각 선택비를 극대화시킬 수 있는 식각액에 대한 필요성이 커짐에 따라 반도체용 고선택비 식각액에 대한 연구가 활발히 이루어지고 있다.
실리콘 산화막(SiO 2) 및 실리콘 질화막(SiNx)은 반도체 제조공정에서 사용되는 대표적인 절연막이다. 이들은 단독으로 사용되거나 혹은 1층 이상의 실리콘 산화막 및 1층 이상의 실리콘 질화막이 교대로 적층되어 사용되기도 한다. 또한, 금속 배선과 같은 도전성 패턴을 형성하기 위한 하드마스크(Hard mask)로서도 사용된다.
반도체 제조 공정에서, 실리콘 질화막을 습식 공정에 의해 식각하는 경우 일반적으로 산 성분의 식각액을 사용하는데, 이러한 식각액은 실리콘 산화막을 손상시키지 않으면서 실리콘 질화막에 대해 높은 선택비를 가질 것이 요구된다.
이에 따라, 종래에는 식각액에 실란(silane)계열 화합물을 첨가하여 산화막 표면을 보호하거나, 식각액에 실리케이트(silicate)계열 화합물을 용해시켜 실리콘 농도를 상승시킴으로써 식각 능력을 감소시키는 방법으로 선택비를 조절하였다.
그러나, 실란을 단독으로 첨가하는 경우, 전처리 반응이 필요하거나, 1,000 : 1 이상의 고선택비 구현이 어려우며, 목표 선택비를 구현하기 위해 다량의 첨가량이 요구될 뿐만 아니라, 파티클 및 이상성장이 발생하는 문제점이 있었고, 옥심실란과 같은 물질을 첨가하는 경우에도 실리콘 화합물 용해도 감소, 파티클 및 이상성장 발생과 같은 문제점이 존재하였다.
또한, 실리케이트 계열 화합물을 사용하는 경우, 식각액 내 실리콘 농도의 상승으로 파티클 발생 및 산화막 표면의 이상성장이 발생하였고, 고선택비 구현이 어려운 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 실리콘 질화막을 선택적으로 제거함과 동시에 실리콘 산화막의 식각율은 최소화함으로써, 반도체 소자 특성에 악 영향을 미치는 이물질 발생 등의 문제점을 해결할 수 있는 높은 선택비의 실리콘 질화막 식각용 조성물 및 이를 이용한 반도체 소자의 제조 방법을 제공하는 것이다.
또한, 본 발명의 목적은, 실리콘 산화막의 식각을 최소화하면서 실리콘 질화막을 선택적으로 제거할 수 있을 뿐만 아니라, 파티클 발생을 억제하여 반도체 소자 내 이상성장 발생을 억제할 수 있는 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조방법을 제공하는 것이다.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 분야 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 반도체용 고선택비 식각액은, 무기산; 실란 계열 조절제; 및 설퍼(Sulfur) 계열 보조제;를 포함한다.
일 측면에 따르면, 상기 실란 계열 조절제는, 탄소수 1 내지 3 의 알킬기 또는 아미노기를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 1개 내지 3개의 알킬기를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 1개 내지 6개의 알콕시기를 포함하고, 상기 알콕시기는, 메톡시기 또는 에톡시기인 것일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 3-아미노프로필(디에톡시)메틸실란(3-Aminopropyl(diethoxy)methylsilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-Aminoethylamino)propyldimethoxymethylsilane), 3-아미노프로필디메톡시메틸실란(3-Aminopropyldimethoxymethylsilane), 디에톡시디메틸실란(Diethoxydimethylsilane), 디에톡시디페닐실란(Diethoxydiphenylsilane), (3-아미노프로필)트리에톡시실란((3-Aminopropyl)triethoxysilane), (3-글리시딜옥시프로필)트리메톡시실란((3-Glycidyloxypropyl)trimethoxysilane), 비닐트리메톡시실란(Vinyltrimethoxysilane), N-(2-아미노에틸)-3-아미노프로필트리메톡시실란(N-(2-Aminoethyl)-3-aminopropyltrimethoxysilane), 3-아미노프로필트리메톡시실란(3-Aminopropyltrimethoxysilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-Aminoethylamino)propyltriethoxysilane), 데실트리에톡시실란(Decyltriethoxysilane), 도데실트리에톡시실란(Dodecyltriethoxysilane), 헥실트리에톡시실란(Hexyltriethoxysilane), (3-머캅토프로필)트리에톡시실란((3-Mercaptopropyl)triethoxysilane), 트리에톡시에틸실란(Triethoxyethylsilane), 트리에 톡시(이소부틸)실란(Triethoxy(isobutyl)silane), 트리에톡시메틸실란(Triethoxymethylsilane), 트리에톡시페닐실란(Triethoxyphenylsilane), 트리에톡시(프로필)실란(Triethoxy(propyl)silane), 트리메톡시(메틸)실란(Trimethoxy(methyl)silane), 비스-[3-(트리에톡시실릴)프로필] 테트라설파이드(Bis-[3-(Triethoxysilyl)Propyl]Tetrasulfide), 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(triethoxysilyl)propyl]amine), 1,2-비스(트리에톡시실릴)에탄(1,2-Bis(triethoxysilyl)ethane), 1,2-비스(트리메톡시시릴)에탄(1,2-Bis(trimethoxysilyl)ethane) 및 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(trimethoxysilyl)propyl]amine)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 반도체용 고선택비 식각액 중, 상기 실란 계열 조절제의 함량은, 0.01 중량 % 내지 1 중량 % 인 것일 수 있다.
일 측면에 따르면, 상기 설퍼(Sulfur) 계열 보조제는, 황산염(Sulfate), 황산 수소염(HydrogenSulfate), 과산화황산염(Persulfate), 아황산염(Sulfite), 중아황산염(bisulfite), 하이포아황산염(Hyposulfite), 하이드로설파이트(hydrosulfite), 메타중아황산염(metabisulfite), 티오황산염(Thiosulfate), 이산화황(Sulfur dioxide), 삼산화황(Sulfur trioxide) 및 아황산(Sulfurous acid)으로 이루어진 군으로부터 선택된 적어도 하나의 염을 포함하는 설퍼(Sulfur) 계열 화합물인 것일 수 있다.
일 측면에 따르면, 상기 설퍼(Sulfur) 계열 보조제는, 황산암모늄(Ammonium sulfate), 중아황산암모늄(Ammonium bisulfite), 황화수소암모늄(Ammonium hydrosulfide), 메타중아황산암모늄(Ammonium metabisulfite), 아황산암모늄(Ammonium Sulfite) 및 과황산암모늄(Ammonium persulfate)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 반도체용 고선택비 식각액 중, 상기 설퍼(Sulfur) 계열 보조제의 함량은, 0.05 중량 % 내지 5 중량 %인 것일 수 있다.
일 측면에 따르면, 상기 무기산은, 인산, 피로인산, 아인산, 메타인산, 폴리인산, 황산, 아황산, 질산 및 아질산 으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 반도체용 고선택비 식각액 중, 상기 무기산의 함량은, 85 중량 % 내지 90 중량 % 인 것일 수 있다.
일 측면에 따르면, 하기의 식 1에 따른 상기 반도체용 고선택비 식각액 중 실리콘 농도가, 50 ppm 내지 1500 ppm 인 것일 수 있다.
Figure PCTKR2019016069-appb-img-000001
일 측면에 따르면, 실리콘 질화막 대 실리콘 산화막의 식각 선택비가, 80 : 1 내지 8000 : 1 인 것일 수 있다.
본 발명의 다른 실시예에 따른 실리콘 산화막 및 실리콘 질화막이 형성된 기판의 식각 방법은, 기판 상에 실리콘 산화막 및 실리콘 질화막을 형성하는 단계; 및 반도체용 고선택비 식각액을 사용하여 상기 실리콘 산화막 및 상기 실리콘 질화막이 형성된 기판을 식각하는 단계;를 포함하고, 상기 반도체용 고선택비 식각액은, 본 발명의 일 실시예에 따른 반도체용 고선택비 식각액인 것이다.
일 측면에 따르면, 무기산; 하기 화학식 2로 표시되는 규소계 화합물; 및 물;을 포함하는, 실리콘 질화막 선택적 식각액을 제공한다.
Figure PCTKR2019016069-appb-img-000002
상기 화학식 2에서,
L은 단일 결합, 탄소수 1 내지 10의 알킬렌 또는 탄소수 4 내지 8의 사이클로알킬렌이고, R1은 수소, 하이드록시, 탄소수 1 내지 10의 알킬 또는 탄소수 1 내지 10의 알콕시이고, R2는 하이드록시, 탄소수 1 내지 10의 알코올또는 탄소수 1 내지 10의 알콕시이고, n은 1 내지 10의 정수이다.
일 측면에 따르면, 상기 화학식 2에서, L은 탄소수 1 내지 10의 알킬렌 또는 탄소수 4 내지 8의 사이클로알킬렌이고, R1은 수소, 하이드록시 또는 탄소수 1 내지 6의 알킬이고, R2는 하이드록시, 탄소수 1 내지 6의 알코올 또는 탄소수 1 내지 6의 알콕시이고, n은 1 내지 5의 정수인 것일 수 있다.
일 측면에 따르면, 상기 화학식 2에서, L은 탄소수 1 내지 5의 알킬렌이고, R1은 수소 또는 탄소수 1 내지 5의 알킬이고, R2는 하이드록시이고, n은 1 내지 3의 정수인 것일 수 있다.
일 측면에 따르면, 상기 화학식 2로 표시되는 규소계 화합물은, 3-(트리하이드록시실릴)프로필설파믹 애씨드, 메틸(3-(트리하이드록시실릴)프로필)설파믹 애씨드, 3-(3-(트리하이드록시실릴)프로필아미노)프로필설파믹 애씨드, 3-(3-(트리하이드록시실릴)프로필아미노)프로필설파믹 애씨드, 3-(3-(3-(트리하이드록시실릴)프로필아미노)프로필아미노)프로필설파믹 애씨드 및 메틸(3-(메틸(3-(메틸(3-(트리하이드록시실릴)프로필)아미노)프로필)아미노)프로필)설파믹 애씨드로 이루어진 군으로부터 선택된 어느 하나인 것일 수 있다.
일 측면에 따르면, 상기 무기산은, 인산, 피로인산, 아인산, 메타인산, 폴리인산, 황산, 아황산, 질산 및 아질산으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 실리콘 질화막 선택적 식각액 중, 상기 무기산의 함량은, 85 중량% 내지 90 중량%인 것일 수 있다.
일 측면에 따르면, 상기 실리콘 질화막 선택적 식각액 중, 상기 화학식 2로 표시되는 규소계 화합물의 함량은, 0.01 중량% 내지 3 중량%인 것일 수 있다.
일 측면에 따르면, 상기 무기산은 85 중량% 내지 90 중량%이고, 상기 화학식 2로 표시되는 규소계 화합물은 0.01 중량% 내지 3 중량%이고, 잔량의 물을 포함하는 것일 수 있다.
일 측면에 따르면, 상기 실리콘 질화막 선택적 식각액은, 실리콘 질화막 대 실리콘 산화막의 선택비가, 100 : 1 이상인 것일 수 있다.
일 측면에 따르면, 상기 실리콘 질화막 선택적 식각액은, 실리콘 질화막에 대한 식각 속도는 400 내지 500
Figure PCTKR2019016069-appb-img-000003
이고, 실리콘 산화막에 대한 식각 속도는 3
Figure PCTKR2019016069-appb-img-000004
이하인 것일 수 있다.
일 측면에 따르면, 상기 실리콘 질화막 선택적 식각액은, 식각 공정 시, 파티클 발생을 억제하는 것일 수 있다.
본 발명의 다른 측면은, 기판 상에 실리콘 산화막 및 실리콘 질화막을 형성하는 단계; 및 실리콘 질화막 선택적 식각액을 사용하여 상기 실리콘 산화막 및 실리콘 질화막이 형성된 기판을 식각하는 단계;를 포함하고, 상기 실리콘 질화막 선택적 식각액은, 본 발명의 실리콘 질화막 선택적 식각액인 것인, 실리콘 산화막 및 실리콘 질화막이 형성된 기판의 식각 방법을 제공한다.
본 발명의 또 다른 측면은, 본 발명의 실리콘 질화막 선택적 식각액을 이용하여 수행되는 식각 공정을 포함하는, 반도체 소자의 제조 방법을 제공한다.
본 발명에 따른 식각용 조성물은 실리콘 산화막에 대한 질화막의 식각 선택비가 높은 특징을 가지므로 실리콘 질화막을 선택적으로 제거함과 동시에 실리콘 산화막의 식각율은 최소화할 수 있으며, 반도체 소자 특성에 악 영향을 미치는 이물질 발생 등의 문제점을 해결할 수 있다.
본 발명에 따른 실리콘 질화막 선택적 식각액은, 실리콘 산화막의 식각 억제 능력이 극대화되어, 실리콘 산화막에 대한 실리콘 질화막의 고선택비 구현이 가능하다.
특히, 알킬 실란 트라이올(Alkyl silane triol) 형태의 규소계 화합물은, 소량의 첨가만으로도 높은 실리콘 산화막 식각 억제 효과를 나타내어, 고선택비 구현을 위한 식각액 제조가 용이하다.
또한, 식각 공정 시, 파티클 발생을 억제하여 반도체 소자 내 이상성장 발생을 억제할 수 있는 효과가 있다.
이하 본 발명의 실시예들을 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 본 명세서에서 사용되는 용어들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
이하, 본 발명의 반도체용 고선택비 식각액에 대하여 실시예를 참조하여 구체적으로 설명하도록 한다. 그러나, 본 발명이 이러한 실시예에 제한되는 것은 아니다.
본 발명의 일 실시예에 따른 반도체용 고선택비 식각액은, 무기산; 실란 계열 조절제; 및 설퍼(Sulfur) 계열 보조제;를 포함한다.
설퍼(Sulfur) 계열 보조제 첨가로 인해, 실란 계열 조절제의 실리콘 산화막 passivation 성능이 극대화되며, 이를 통해 실리콘 질화막과 산화막의 선택비를 2000 : 1 이상 까지 구현 가능하며, 선택비 조절제인 실란 계열 조절제의 첨가량을 1 % 이하로 감소시킬 수 있다.
일 측면에 따르면, 본 발명의 일 실시예에 따른 반도체용 고선택비 식각액은, 종래에 문제가 되던 실리케이트(silicate) 화합물의 첨가 없이, 실란 계열 화합물 및 설퍼(Sulfur) 계열 보조제의 첨가만으로 실리콘 파티클, 이상 성장 발생 억제를 개선시킬 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 탄소수 1 내지 3 의 알킬기 또는 아미노기를 포함하는 것일 수 있다.
본 발명의 일 실시예에 따라, 상기 실란 계열 조절제는, 알킬기, 알콕시기 또는 아미노기를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 실리콘 산화막에 대한 질화막의 식각 선택비를 조절하는 주(main) 조절제 일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 무기산과 혼합되어 질화막을 효과적으로 에칭하고, 접촉면의 거칠기 등에서 우수한 성능을 보일 수 있다.
일 측면에 따르면, 상기 아미노기는, 아미노기를 포함한다면 특별히 제한되지 않으며, 아미노 에틸기, 아미노 프로필기 등과 같이 알킬기와 아미노기를 모두 포함할 수도 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 1개 내지 3개의 알킬기를 포함하는 것일 수 있다.
일 측에 따를 때, 상기 실란 계열 조절제의 알킬기는, 특별히 제한되지 않으며, 그 일 예로, 메틸기, 에틸기 또는 프로필기일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 1개 내지 6개의 알콕시기를 포함하고, 상기 알콕시기는, 메톡시기 또는 에톡시기인 것일 수 있다.
일 측면에 따르면, 상기 알콕시기가 3개 이상 포함되는 실란 계열 조절제의 경우, 실란 계열 조절제의 단독 사용만으로도 선택비의 증가율이 크게 증가될 수 있다.
일 측면에 따르면, 상기 알콕시기는, 산소 연결(-O-)을 통해 결합된 알킬기로, 상기 식각액 내에서 전자를 제공하는 전자 주개(donor)의 기능을 하며, 알킬기 또는 아미노기를 더 포함할 경우, 전자 주개 역할을 더욱 개선시킬 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제가 알콕시기를 포함하지 않거나, 3개 미만을 포함할 경우, 추가적으로 보조제 또는 보조 첨가제와 함께 사용시, 실란 계열 조절제 단독 사용보다 선택비를 증가시킬 수 있으며, 특히 본 발명의 일 실시예에 따라 설퍼(Sulfur) 계열 보조제와 함께 사용할 경우, 그 효과가 극대화될 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 3-아미노프로필(디에톡시)메틸실란(3-Aminopropyl(diethoxy)methylsilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-Aminoethylamino)propyldimethoxymethylsilane), 3-아미노프로필디메톡시메틸실란(3-Aminopropyldimethoxymethylsilane), 디에톡시디메틸실란(Diethoxydimethylsilane), 디에톡시디페닐실란(Diethoxydiphenylsilane), (3-아미노프로필)트리에톡시실란((3-Aminopropyl)triethoxysilane), (3-글리시딜옥시프로필)트리메톡시실란((3-Glycidyloxypropyl)trimethoxysilane), 비닐트리메톡시실란(Vinyltrimethoxysilane), N-(2-아미노에틸)-3-아미노프로필트리메톡시실란(N-(2-Aminoethyl)-3-aminopropyltrimethoxysilane), 3-아미노프로필트리메톡시실란(3-Aminopropyltrimethoxysilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-Aminoethylamino)propyltriethoxysilane), 데실트리에톡시실란(Decyltriethoxysilane), 도데실트리에톡시실란(Dodecyltriethoxysilane), 헥실트리에톡시실란(Hexyltriethoxysilane), (3-머캅토프로필)트리에톡시실란((3-Mercaptopropyl)triethoxysilane), 트리에톡시에틸실란(Triethoxyethylsilane), 트리에 톡시(이소부틸)실란(Triethoxy(isobutyl)silane), 트리에톡시메틸실란(Triethoxymethylsilane), 트리에톡시페닐실란(Triethoxyphenylsilane), 트리에톡시(프로필)실란(Triethoxy(propyl)silane), 트리메톡시(메틸)실란(Trimethoxy(methyl)silane), 비스-[3-(트리에톡시실릴)프로필] 테트라설파이드(Bis-[3-(Triethoxysilyl)Propyl]Tetrasulfide), 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(triethoxysilyl)propyl]amine), 1,2-비스(트리에톡시실릴)에탄(1,2-Bis(triethoxysilyl)ethane), 1,2-비스(트리메톡시시릴)에탄(1,2-Bis(trimethoxysilyl)ethane) 및 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(trimethoxysilyl)propyl]amine)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 실란 계열 조절제는, 실리콘 산화막의 식각 속도를 조절함으로써 실리콘 산화막에 대한 질화막의 초기 선택비를 제어하는 역할을 할 수 있다.
일 측면에 따르면, 상기 반도체용 고선택비 식각액 중, 상기 실란 계열 조절제의 함량은, 0.01 중량 % 내지 1 중량 % 인 것일 수 있다.
상기 실란 계열 조절제의 함량이 0.01 중량 % 미만일 경우에는, 실리콘 산화막이 과식각 되어 산화막층의 두께가 얇아지거나 형태 변형을 초래하게 되어, 후 공정 및 최종 제품의 품질을 저하시킬 수 있으며, 산화막 층에 걸리는 용량(Capacity)가 증가하고 항복 전압(breakdown voltage)이 낮아져 한계치에 도달하는 문제점이 발생할 수 있으며, 상기 실란 계열 조절제의 함량이 1 중량 %를 초과하게 될 경우, 식각액 내에서, 설퍼(Sulfur) 계열 보조제에 비해 실란 계열 조절제가 과량 첨가되게 되어 선택비 증가의 효과가 미비하거나, 무기산 및 물의 비율이 상대적으로 낮아져서 실리콘 질화막 식각 능력을 감소시키고, 산화막의 식각 속도가 적정 수치 미만으로 감소하며, 산화막의 식각이 아닌 증착 현상이 발생하고, 실리콘 산화막 부분에 이상 성장이 발생할 수 있다.
일 측면에 따르면, 상기 설퍼(Sulfur) 계열 보조제는, 황산염(Sulfate), 황산 수소염(HydrogenSulfate), 과산화황산염(Persulfate), 아황산염(Sulfite), 중아황산염(bisulfite), 하이포아황산염(Hyposulfite), 하이드로설파이트(hydrosulfite), 메타중아황산염(metabisulfite), 티오황산염(Thiosulfate), 이산화황(Sulfur dioxide), 삼산화황(Sulfur trioxide) 및 아황산(Sulfurous acid)으로 이루어진 군으로부터 선택된 적어도 하나의 염을 포함하는 설퍼(Sulfur) 계열 화합물인 것일 수 있다.
설퍼(Sulfur) 계열 화합물의 첨가로, 실란 계열 조절제의 실리콘 산화막 passivation 성능 극대화를 통한 식각 속도 조절이 가능하고, 실리콘 질화막과 산화막의 선택비를 2000 : 1 이상 까지 구현 가능하며, 선택비 조절제인 실란 계열 조절제 첨가량을 1% 이하로 감소시킬 수 있다.
일 예로, 상기 설퍼(Sulfur) 계열 보조제는 과산화황산염(Persulfate) 계열 보조제인 것일 수 있으며, 상기 과산화황산염(Persulfate) 계열 보조제는, 하기의 화학식 1의 작용기를 포함하는 것일 수 있다.
Figure PCTKR2019016069-appb-img-000005
일 측면에 따르면, 상기 설퍼(Sulfur) 계열 보조제는, 상기 무기산과 단독으로 혼합하여 사용할 경우, 선택비 제어 보조의 효과가 없으나, 상기 실란 계열 조절제와 함께 사용할 경우 선택비 향상 효과를 가져올 수 있다.
일 측면에 따르면, 상기 설퍼(Sulfur) 계열 보조제는, 상기 실란 계열 조절제 단독 사용시 선택비 변화가 큰 것과 함께 사용할 경우, 그 효과를 극대화할 수 있으며, 특히 상기 실란 계열 조절제의 알콕시기가 0개 내지 2개 포함될 경우, 퍼설페이트 계열 보조제와 함께 사용시 선택비 증가율이 개선될 수 있다.
일 측면에 따르면, 상기 설퍼(Sulfur) 계열 보조제는, 황산암모늄(Ammonium sulfate), 중아황산암모늄(Ammonium bisulfite), 황화수소암모늄(Ammonium hydrosulfide), 메타중아황산암모늄(Ammonium metabisulfite), 아황산암모늄(Ammonium Sulfite) 및 과황산암모늄(Ammonium persulfate)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 반도체용 고선택비 식각액 중, 상기 설퍼(Sulfur) 계열 보조제의 함량은, 0.05 중량 % 내지 5 중량 %인 것일 수 있다.
상기 설퍼(Sulfur) 계열 보조제의 함량이 0.05 중량 % 미만일 경우, 조절 보조제의 첨가가 미미하여, 실리콘 산화막이 과식각 되어 산화막 층의 두께가 얇아지거나 형태 변형을 초래할 수 있다. 이에 따라 후 공정 및 최종 제품에 영향을 미치게 되며, 또한 산화막 층에 걸리는 용량(Capacity)이 증가하고 항복 전압(Breakdown Voltage)이 낮아지며 한계치에 도달하게 될 수 있다. 뿐만 아니라, 상기 설퍼(Sulfur) 계열 보조제의 함량 대비 실란 계열 조절제의 비율이 초과되어, 선택비 증가 효과가 미미할 수 있다. 상기 설퍼(Sulfur) 계열 보조제의 함량이 5 중량 %를 초과할 경우, 선택비 증가에 전혀 영향을 미치지 못할 수 있으며, 산화막의 식각 속도가 적정수치 미만으로 크게 감소하며, 그 경우가 심한 경우에는 산화막의 식각이 아닌 증착 현상이 발생할 수 있다.
일 측면에 따르면, 상기 무기산은, 인산, 피로인산, 아인산, 메타인산, 폴리인산, 황산, 아황산, 질산 및 아질산 으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 측면에 따르면, 상기 무기산은 바람직하게는 인산일 수 있으며, 상기 인산은 물 또는 탈이온수(DIW)와 혼합되어 사용될 수 있다.
일 측면에 따르면, 상기 인산은, 강산으로, 단독으로 사용할 경우 부식성을 가져 취급에 어려움이 있을 수 있으나, 소량의 탈이온수를 혼합하고, 실란 계열 조절제를 함께 사용할 경우, 실리콘 파티클 유발을 억제하여 고선택비 반도체 제조 공정에 적합할 수 있다.
일 측면에 따르면, 상기 인산이 실란 계열 조절제와 함께 식각액으로 사용되는 경우, 질화막 제거를 위한 충분한 식각 시간을 확보하여, 추가 공정이 불필요하고, 유효 산화막 높이(Effective Field Oxide Height, EFH) 조절이 용이할 수 있다.
일 측면에 따르면, 상기 탈이온수는, 바람직하게는 8 중량 % 내지 15 중량 % 포함될 수 있다.
일 측면에 따르면, 상기 반도체용 고선택비 식각액 중, 상기 무기산의 함량은, 85 중량 % 내지 90 중량 % 인 것일 수 있다. 상기 무기산의 함량이 85 중량 % 미만일 경우, 식각의 효과가 미미할 수 있으며, 90 중량 %를 초과할 경우, 강산의 과다 첨가로 인하여, 산화막이 과식각되고 실리콘 파티클을 유발할 수 있다.
일 측면에 따르면, 하기의 식 1에 따른 상기 반도체용 고선택비 식각액 중 실리콘 농도가, 50 ppm 내지 1500 ppm 인 것일 수 있다.
Figure PCTKR2019016069-appb-img-000006
상기 실리콘 농도가 1500 ppm을 초과하는 경우, 이를 이용한 반도체 식각 시, 사용 중 용액 내 실리콘 화합물 파티클을 발생시켜 실리콘 산화막 식각 속도 감소 현상을 유발하고, 최종적으로 품질을 저하시킬 수 있다.
일 측면에 따르면, 실리콘 질화막 대 실리콘 산화막의 식각 선택비가, 80 : 1 내지 8000 : 1 인 것일 수 있다.
일 측면에 따르면, 상기 실리콘 질화막 대 실리콘 산화막의 식각 선택비의 측정은 160
Figure PCTKR2019016069-appb-img-000007
이상에서, 식각 시간은 실리콘 질화막 5분/ 실리콘 산화막 1시간으로 측정된 것일 수 있다.
일 측면에 따르면, 상기 실리콘 질화막 대 실리콘 산화막의 식각 선택비가, 80 : 1 미만인 경우, 질화막이 충분히 에칭되지 않아 신뢰도를 저하시키고 패턴 형성이 어려울 수 있으며, 8000 : 1 를 초과할 경우, 산화막 대비 질화막이 지나치게 과식각될 수 있다.
본 발명의 일 실시예에 따른 실리콘 산화막 및 실리콘 질화막이 형성된 기판의 식각 방법은, 기판 상에 실리콘 산화막 및 실리콘 질화막을 형성하는 단계; 및 반도체용 고선택비 식각액을 사용하여 상기 실리콘 산화막 및 상기 실리콘 질화막이 형성된 기판을 식각하는 단계;를 포함하고, 상기 반도체용 고선택비 식각액은, 본 발명의 일 실시예에 따른 반도체용 고선택비 식각액인 것이다.
일 측면에 따르면, 상기 실리콘 산화막 및 상기 실리콘 질화막이 형성된 기판을 식각하는 단계는, 160
Figure PCTKR2019016069-appb-img-000008
이상에서 실리콘 질화막은 5 분, 산화막은 1 시간 동안 식각하고, 식각 속도는 각 막질의 식각 전 후 두께 차이를 분 단위의 식각 시간으로 나누어 계산하는 것일 수 있다.
본 발명의 일 측면은, 무기산; 하기 화학식 2로 표시되는 규소계 화합물; 및 물;을 포함하는, 실리콘 질화막 선택적 식각액을 제공한다.
Figure PCTKR2019016069-appb-img-000009
상기 화학식 2에서,
L은 단일 결합, 탄소수 1 내지 10의 알킬렌 또는 탄소수 4 내지 8의 사이클로알킬렌이고, R 1은 수소, 하이드록시, 탄소수 1 내지 10의 알킬 또는 탄소수 1 내지 10의 알콕시이고, R 2는 하이드록시, 탄소수 1 내지 10의 알코올 또는 탄소수 1 내지 10의 알콕시이고, n은 1 내지 10의 정수이다.
일 실시형태에 따르면, 상기 화학식 2에서, n이 2 이상의 정수일 경우, L은 각각 동일하거나 상이할 수 있다.
일 실시형태에 따르면, 상기 화학식 2에서, n이 2 이상의 정수일 경우, R 1은 각각 동일하거나 상이할 수 있다.
일 실시형태에 따르면, 상기 화학식 2로 표시되는 규소계 화합물은 알콕시 계열의 실란(Silane)과 설퍼(Sulfur) 또는 퍼옥사이드(peroxide) 계열 물질의 합성을 통해 제조된 것일 수 있다.
본 발명의 실리콘 질화막 선택적 식각액은, 상기 화학식 2로 표시되는 규소계 화합물을 선택비 주 조절제로 포함하여 실리콘 산화막의 패시베이션(passivation) 성능이 극대화될 수 있다.
또한, 상기 화학식 2로 표시되는 규소계 화합물은 소량의 첨가만으로도 실리콘 산화막에 대한 실리콘 질화막의 고선택비 구현이 가능하여, 선택비 조절제의 첨가량을 1 중량%, 바람직하게는 0.1 중량% 이하로 감소시킬 수 있으며, 첨가량을 조절하여 실리콘 산화막의 식각 속도를 자유롭게 제어할 수 있다.
일 실시형태에 따르면, 상기 화학식 2에서, L은 탄소수 1 내지 10의 알킬렌 또는 탄소수 4 내지 8의 사이클로알킬렌이고, R 1은 수소, 하이드록시 또는 탄소수 1 내지 6의 알킬이고, R 2는 하이드록시, 탄소수 1 내지 6의 알코올 또는 탄소수 1 내지 6의 알콕시이고, n은 1 내지 5의 정수인 것일 수 있다.
일 실시형태에 따르면, 상기 화학식 2에서, L은 탄소수 1 내지 5의 알킬렌이고, R 1은 수소 또는 탄소수 1 내지 5의 알킬이고, R 2는 하이드록시이고, n은 1 내지 3의 정수인 것일 수 있다.
일 실시형태에 따르면, 상기 화학식 2로 표시되는 규소계 화합물은, 3-(트리하이드록시실릴)프로필설파믹 애씨드, 메틸(3-(트리하이드록시실릴)프로필)설파믹 애씨드, 3-(3-(트리하이드록시실릴)프로필아미노)프로필설파믹 애씨드, 3-(3-(트리하이드록시실릴)프로필아미노)프로필설파믹 애씨드, 3-(3-(3-(트리하이드록시실릴)프로필아미노)프로필아미노)프로필설파믹 애씨드 및 메틸(3-(메틸(3-(메틸(3-(트리하이드록시실릴)프로필)아미노)프로필)아미노)프로필)설파믹 애씨드로 이루어진 군으로부터 선택된 어느 하나인 것일 수 있다.
일 실시형태에 따르면, 상기 무기산은, 인산, 피로인산, 아인산, 메타인산, 폴리인산, 황산, 아황산, 질산 및 아질산으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것일 수 있다.
일 실시형태에 따르면, 상기 무기산은 바람직하게는 인산일 수 있으며, 상기 인산은 물 또는 탈이온수(DIW)와 혼합되어 사용될 수 있다.
일 실시형태에 따르면, 상기 인산은 강산에 해당하여 단독으로 사용할 경우 부식성으로 인해 취급에 어려움이 있을 수 있으나, 소량의 탈이온수와 혼합하고, 상기 화학식 2로 표시되는 화합물을 첨가하여 사용할 경우, 실리콘 파티클 유발을 억제할 수 있는 효과가 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액 중, 상기 무기산의 함량은, 85 중량% 내지 90 중량%인 것일 수 있다.
상기 무기산의 함량이 85 중량 % 미만일 경우, 식각 효과가 미미하게 나타날 수 있고, 90 중량 %를 초과할 경우, 강산의 과다 첨가로 인하여 산화막이 과식각되고 실리콘 파티클을 유발할 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액 중, 상기 화학식 2로 표시되는 규소계 화합물의 함량은, 0.01 중량% 내지 3 중량%인 것일 수 있다.
바람직하게는, 상기 실리콘 질화막 선택적 식각액 중, 상기 화학식 2로 표시되는 규소계 화합물의 함량은, 0.01 중량% 내지 1 중량%일 수 있고, 더욱 바람직하게는 0.01 중량% 내지 0.5 중량%일 수 있으며, 더더욱 바람직하게는 0.01 중량% 내지 0.1 중량%일 수 있다.
상기 실리콘 질화막 선택적 식각액 중, 상기 화학식 2로 표시되는 규소계 화합물의 함량이 0.01 중량 % 미만일 경우, 선택비 향상 효과가 미미하게 나타날 수 있고, 실리콘 산화막이 과식각 되어 산화막층의 두께가 얇아지거나 형태 변형을 초래하게 되어 후공정 및 최종 제품의 품질을 저하시킬 수 있으며, 산화막 층에 걸리는 용량(capacity)이 증가하고 항복 전압(breakdown voltage)이 낮아져 한계치에 도달하는 문제점이 발생할 수 있다.
또한, 상기 실리콘 질화막 선택적 식각액 중, 상기 화학식 2로 표시되는 규소계 화합물의 함량이 3 중량 %를 초과할 경우, 무기산 및 물의 비율이 상대적으로 낮아져서 실리콘 질화막 식각 능력이 감소될 수 있고, 산화막의 식각 속도가 적정 수치 미만으로 감소하며 산화막의 식각이 아닌 증착 현상이 발생함에 따라 실리콘 산화막 부분에 이상 성장이 발생할 수 있다.
일 실시형태에 따르면, 상기 무기산은 85 중량% 내지 90 중량%이고, 상기 화학식 2로 표시되는 규소계 화합물은 0.01 중량% 내지 3 중량%이고, 잔량의 물을 포함하는 것일 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액은, 실리콘 질화막 대 실리콘 산화막의 선택비가, 100 : 1 이상인 것일 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액은, 실리콘 질화막 대 실리콘 산화막의 선택비가, 100 : 1 내지
Figure PCTKR2019016069-appb-img-000010
: 1인 것일 수 있다.
상기 실리콘 질화막 선택적 식각액은, 실리콘 질화막 대 실리콘 산화막의 선택비가 100 : 1 미만인 경우, 반도체 제조 공정 시 실리콘 질화막이 충분히 식각되지 않아 신뢰도를 저하시키고 패턴형성이 어려울 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 대 실리콘 산화막의 식각 선택비의 측정은 160
Figure PCTKR2019016069-appb-img-000011
이상에서, 식각 시간은 실리콘 질화막 5분, 실리콘 산화막 1시간으로 측정된 것일 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액은, 실리콘 질화막에 대한 식각 속도는 400 내지 500
Figure PCTKR2019016069-appb-img-000012
이고, 실리콘 산화막에 대한 식각 속도는 3
Figure PCTKR2019016069-appb-img-000013
이하인 것일 수 있다.
일 실시형태에 따르면, 상기 실리콘 식각 속도의 측정은 160
Figure PCTKR2019016069-appb-img-000014
이상에서, 실리콘 질화막은 5분, 실리콘 산화막은 1시간 동안 식각하여 측정된 것일 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액은, 식각 공정 시, 파티클 발생을 억제하는 것일 수 있다.
일 실시형태에 따르면, 상기 실리콘 질화막 선택적 식각액은, 식각 공정 시, 실리콘의 농도 상승을 억제시켜 실리콘 화합물의 파티클 발생 및 산화막 표면의 이상성장 발생을 감소시킬 수 있으며, 보관 안정성 및 식각 안정성이 우수한 효과가 있다.
본 발명의 다른 측면은, 기판 상에 실리콘 산화막 및 실리콘 질화막을 형성하는 단계; 및 실리콘 질화막 선택적 식각액을 사용하여 상기 실리콘 산화막 및 실리콘 질화막이 형성된 기판을 식각하는 단계;를 포함하고, 상기 실리콘 질화막 선택적 식각액은, 청구항 제1항 내지 제11항 중 어느 한 항의 실리콘 질화막 선택적 식각액인 것인, 실리콘 산화막 및 실리콘 질화막이 형성된 기판의 식각 방법을 제공한다.
본 발명의 또 다른 측면은, 제1항 내지 제11항 중 어느 한 항의 실리콘 질화막 선택적 식각액을 이용하여 수행되는 식각 공정을 포함하는, 반도체 소자의 제조 방법을 제공한다.
이하, 실시예 및 비교예에 의하여 본 발명을 더욱 상세히 설명하고자 한다.
단, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 내용이 하기 실시예에 한정되는 것은 아니다.
제조예 1 반도체용 고선택비 식각액의 제조
무기산(인산)에 실란 계열 조절제를 농축하여 용해시키고, 또 다른 무기산(인산)에 설퍼(Sulfur) 계열 보조제를 농축하여 용해시킨다.
상기 실란 계열 조절제를 농축하여 용해시킨 용액과, 또 다른 무기산(인산)에 설퍼(Sulfur) 계열 보조제를 농축하여 용해시킨 용액을 일정 비율로 섞어 실란 계열 조절제와 설퍼(Sulfur) 계열 보조제를 반응시켜 반도체용 고선택비 식각액을 제조한다.
이 때, 전체 식각액 대비 인산은 85 중량 % 내지 90 중량 %, 실란 계열 조절제는 0.05 중량 % 내지 1 중량 %, 설퍼(Sulfur) 계열 보조제는 0.05 중량 % 내지 1 중량 %가 되며, 그 외에 탈이온수를 8 중량 % 내지 14.9 중량 %가 포함된다.
상기 첨가되는 실란 계열 조절제로서, Triethoxymethylsilane, Triethoxyethylsilane, 3-Aminopropyl Triethoxysilane, 3-Aminopropyl(diethoxy)methylsilane 또는 Bis[3-(trimethoxysilyl)propyl]amine을 사용하였고,
상기 첨가되는 설퍼(Sulfur) 계열 보조제로서, Ammonium sulfate, Ammonium bisulfite, Ammonium hydrosulfite, Ammonium metabisulfite, Ammonium Sulfite 또는 Ammonium persulfate를 사용하였다.
제조예 2
3-(트리하이드록시실릴)프로필설파믹 애씨드 (3-(trihydroxysilyl)propylsulfamic acid)의 제조
Figure PCTKR2019016069-appb-img-000015
냉각관 및 교반기를 구비한 4구 플라스크에 탈이온수와 에탄올을 1 : 1 중량으로 섞은 용액을 36 중량부 투입하고, 드랍핑퓨넬 2개에 각각 아미노 실란 8 중량부와 암모늄설퍼화합물 40중량부를 담은 후 80
Figure PCTKR2019016069-appb-img-000016
에서 약 3시간 동안 드랍 하면서 수소규소화반응(Hydrosilylation)을 진행하여 표제의 화합물을 수득하였다.
여기서, 아미노 실란으로는, 비스(3-트리에톡시실릴-프로필)아민 (Bis(3- triethoxysilyl-propyl) amine), 비스(3-트리메톡시실릴-프로필)아민 (Bis(3-trimethoxysilyl-propyl) amine), 3-아미노프로필-메틸디에톡시실란 (3-aminopropyl- methyldiethoxysilane), 3-아미노프로필트리-에톡시실란 (3-aminopropyltri-ethoxysilane), 3-아미노프로필트리-메톡시실란 (3-aminopropyltri-methoxysilane), 트리아미노-기능성 프로필트리메톡시-실란 (triamino-functional propyltrimethoxy-silane), 디에틸아미노메틸트리에톡시실란 (diethylaminomethyltriethoxysilane), 3-유레이도프로필트리에톡시실란 (3-ureidopropyltriethoxysilane), 아미노에틸아미노프로필트리메톡시실란 (aminoethylaminopropyltrimethoxysilane), 아미노에틸아미노프로필메틸디메톡시실란 (aminoethylaminopropylmethyldimethoxysilane), 테트라(메킬에틸케톡심)실란 (Tetra(methylethylketoxime)silane), 및 테트라(메틸이소부틸케톡심)실란 (Tetra (methylisobutylketoxime) silane) 중 하나 이상을 사용할 수 있다.
또한, 암모늄설퍼 화합물로는, 암모늄 바이설파이트 (Ammonium bisulfite), 암모늄 설파이트 (Ammonium sulfite), 암모늄 하이드로설파이트 (Ammonium hydrosulfite), 암모늄 메타바이설파이트 (Ammonium metabisulfite), 및 암모늄 퍼설페이트 (Ammonium persulfate) 중 하나를 사용할 수 있다.
제조예 3
메틸(3-(트리하이드록시실릴)프로필)설파믹 애씨드(methyl(3-(trihydroxysilyl)propyl)sulfamic acid)의 제조
Figure PCTKR2019016069-appb-img-000017
상기 제조예 2와 유사한 방법을 사용하여, 표제의 화합물을 제조하였다.
제조예 4
3-(3-(트리하이드록시실릴)프로필아미노)프로필설파믹 애씨드(3-(3-(trihydroxysilyl)propylamino)propylsulfamic acid)의 제조
Figure PCTKR2019016069-appb-img-000018
상기 제조예 2와 유사한 방법을 사용하여, 표제의 화합물을 제조하였다.
제조예 5
3-(3-(트리하이드록시실릴)프로필아미노)프로필설파믹 애씨드(3-(3-(trihydroxysilyl)propylamino)propylsulfamic acid)의 제조
Figure PCTKR2019016069-appb-img-000019
상기 제조예 2과 유사한 방법을 사용하여, 표제의 화합물을 제조하였다.
제조예 6
3-(3-(3-(트리하이드록시실릴)프로필아미노)프로필아미노)프로필설파믹 애씨드 (3-(3-(3-(trihydroxysilyl)propylamino)propylamino)propylsulfamic acid)의 제조
Figure PCTKR2019016069-appb-img-000020
상기 제조예 2와 유사한 방법을 사용하여, 표제의 화합물을 제조하였다.
제조예 7
메틸(3-(메틸(3-(메틸(3 (트리하이드록시실릴)프로필)아미노)프로필)아미노)프로필)설파믹 애씨드 (methyl(3-(methyl(3-(methyl(3-(trihydroxysilyl)propyl)amino)propyl)amino)propyl)sulfamic acid)의 제조
Figure PCTKR2019016069-appb-img-000021
상기 제조예 2와 유사한 방법을 사용하여, 표제의 화합물을 제조하였다.
실험예 1 반도체용 고선택비 식각액 용액 내 실리콘 농도의 측정
상기 제조예 1에 따라 제조한 반도체용 고선택비 식각액 용액 중 실란 계열 조절제의 종류 또는 함량을 달리하고, 설퍼(Sulfur) 계열 보조제의 종류 또는 용량을 달리하여 혼합 또는 실란 계열 조절제를 단독 사용하여 실리콘 농도를 측정하였다.
이에 따른 측정 결과는 하기의 표 1과 같다.
Figure PCTKR2019016069-appb-img-000022
Figure PCTKR2019016069-appb-img-000023
실험예 2 반도체용 고선택비 식각액을 이용한 실리콘 산화막 대비 실리콘 질화막의 선택비 측정
상기 제조예 1에 따라 제조한 반도체용 고선택비 식각액 용액을 이용하여, 실리콘 질화막에 대한 식각 속도, 실리콘 산화막에 대한 식각 속도를 각각 측정한 후, 선택비를 계산하였다.
이 때, 각 막질의 식각은 163
Figure PCTKR2019016069-appb-img-000024
조건에서 실행되었으며, 실리콘 질화막은 막은 5 분, 산화막은 1 시간 동안 식각하였다. 식각 속도는 각 막질의 식각 전 후 두께 차이를 분 단위의 식각 시간으로 나누어 계산되었다.
막질 두께 측정에는 Reflectometer (Filmetrics F20)가 사용되었다.
이에 따른 측정 결과는 하기의 표 2와 같다.
Figure PCTKR2019016069-appb-img-000025
Figure PCTKR2019016069-appb-img-000026
상기 표 2를 참조하면, 설퍼(Sulfur) 계열 보조제 첨가로 인해, 실란 계열 조절제의 실리콘 산화막 passivation 성능이 극대화되며, 이를 통해 실리콘 질화막과 산화막의 선택비를 2000 : 1 이상 까지 구현 가능한 것을 알 수 있으며, 선택비 조절제인 실란 계열 조절제의 첨가량을 1 % 이하로 감소시킬 수 있음을 알 수 있다.
실험예 3
상기 제조된 제조예 2 내지 제조예 7의 화합물을 사용하여, 하기 표 3에 기재된 조성비로 혼합한 후, 상온에서 10분간 700 rpm의 속도로 교반하여 실리콘 질화막 식각액을 제조하였다. 물의 함량은 식각액 총 중량이 100%가 되도록 하는 잔량으로 하였다.
Figure PCTKR2019016069-appb-img-000027
비교예
규소계 화합물로, 3-아미노프로필트리에톡시실란 (APTES), 3-[2-(2-아미노에틸아미노)에틸아미노]프로필트리메톡시실란 (TAMS)을 사용하여, 하기 표 4에 기재된 조성비로 혼합한 뒤, 실시예 1과 동일한 방법으로 실리콘 질화막 식각액을 제조하였다.
Figure PCTKR2019016069-appb-img-000028
실험예 4
상기 실시예 및 비교예에서 제조한 실리콘 질화막 식각액을 이용하여, 실리콘 질화막에 대한 식각 속도, 실리콘 산화막에 대한 식각 속도를 각각 측정한 후, 선택비를 계산하였다.
이 때, 각 막질의 식각은 160
Figure PCTKR2019016069-appb-img-000029
조건에서 실행되었으며, 실리콘 질화막은 막은 5 분, 산화막은 1 시간 동안 식각 하였다. 식각 속도는 각 막질의 식각 전 후 두께 차이를 분 단위의 식각 시간으로 나누어 계산되었다. 막질 두께 측정에는 Reflectometer (Filmetrics F20)가 사용되었다.
이에 따른 측정 결과는 표 5과 같다.
Figure PCTKR2019016069-appb-img-000030
상기 표 5을 참조하면, 실시예 및 비교예의 질화막 식각 속도는 유사하였으나, 실시예에서 산화막의 식각 속도가 현저히 감소한 것을 확인할 수 있다.
이에 따라, 실시예 식각액은, 실리콘 산화막에 대한 실리콘 질화막의 높은 선택비가 구현 가능함을 알 수 있다.
또한, 실시예를 사용한 모든 경우에 파티클이 발생하지 않아, 반도체 소자 내 이상성장 발생을 억제할 수 있음을 확인할 수 있다.
실시예 2의 식각액을 사용한 경우 막 표면에 파티클이 발생하지 않았으나, 비교예 2의 식각액을 사용한 경우 막 표면에 다량의 파티클이 발생한 것을 확인할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (19)

  1. 무기산;
    실란 계열 조절제; 및
    설퍼(Sulfur) 계열 보조제;
    를 포함하는,
    반도체용 고선택비 식각액.
  2. 제1항에 있어서,
    상기 실란 계열 조절제는,
    탄소수 1 내지 3 의 알킬기 또는 아미노기를 포함하는 것인,
    반도체용 고선택비 식각액.
  3. 제2항에 있어서,
    상기 실란 계열 조절제는,
    1개 내지 3개의 알킬기를 포함하는 것인,
    반도체용 고선택비 식각액.
  4. 제1항에 있어서,
    상기 실란 계열 조절제는,
    1개 내지 6개의 알콕시기를 포함하고,
    상기 알콕시기는, 메톡시기 또는 에톡시기인 것인,
    반도체용 고선택비 식각액.
  5. 제1항에 있어서,
    상기 실란 계열 조절제는,
    3-아미노프로필(디에톡시)메틸실란(3-Aminopropyl(diethoxy)methylsilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-Aminoethylamino)propyltriethoxysilane), 3-아미노프로필디메톡시메틸실란(3-Aminopropyldimethoxymethylsilane), 디에톡시디메틸실란(Diethoxydimethylsilane), 디에톡시디페닐실란(Diethoxydiphenylsilane), (3-아미노프로필)트리에톡시실란((3-Aminopropyl)triethoxysilane), (3-글리시딜옥시프로필)트리메톡시실란((3-Glycidyloxypropyl)trimethoxysilane), 비닐트리메톡시실란(Vinyltrimethoxysilane), N-(2-아미노에틸)-3-아미노프로필트리메톡시실란(N-(2-Aminoethyl)-3-aminopropyltrimethoxysilane), 3-아미노프로필트리메톡시실란(3-Aminopropyltrimethoxysilane), 3-(2-아미노에틸아미노)프로필트리에톡시실란(3-(2-Aminoethylamino)propyltriethoxysilane), 데실트리에톡시실란(Decyltriethoxysilane), 도데실트리에톡시실란(Dodecyltriethoxysilane), 헥실트리에톡시실란(Hexyltriethoxysilane), (3-머캅토프로필)트리에톡시실란((3-Mercaptopropyl)triethoxysilane), 트리에톡시에틸실란(Triethoxyethylsilane), 트리에 톡시(이소부틸)실란(Triethoxy(isobutyl)silane), 트리에톡시메틸실란(Triethoxymethylsilane), 트리에톡시페닐실란(Triethoxyphenylsilane), 트리에톡시(프로필)실란(Triethoxy(propyl)silane), 트리메톡시(메틸)실란(Trimethoxy(methyl)silane), 비스-[3-(트리에톡시실릴)프로필] 테트라설파이드(Bis-[3-(Triethoxysilyl)Propyl]Tetrasulfide), 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(triethoxysilyl)propyl]amine), 1,2-비스(트리에톡시실릴)에탄(1,2-Bis(triethoxysilyl)ethane), 1,2-비스(트리메톡실릴)에탄(1,2-Bis(trimethoxysilyl)ethane) 및 비스[3-(트리메톡시실릴)프로필]아민(Bis[3-(trimethoxysilyl)propyl]amine)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것이고,
    상기 반도체용 고선택비 식각액 중, 0.01 중량 % 내지 1 중량 % 인 것인,
    반도체용 고선택비 식각액.
  6. 제1항에 있어서,
    상기 설퍼(Sulfur) 계열 보조제는,
    황산염(Sulfate), 황산 수소염(HydrogenSulfate), 과산화황산염(Persulfate), 아황산염(Sulfite), 중아황산염(bisulfite), 하이포아황산염(Hyposulfite), 하이드로설파이트(hydrosulfite), 메타중아황산염(metabisulfite), 티오황산염(Thiosulfate), 이산화황(Sulfur dioxide), 삼산화황(Sulfur trioxide) 및 아황산(Sulfurous acid)으로 이루어진 군으로부터 선택된 적어도 하나의 염을 포함하는 설퍼(Sulfur) 계열 화합물인 것이거나,
    황산암모늄(Ammonium sulfate), 중아황산암모늄(Ammonium bisulfite), 황화수소암모늄(Ammonium hydrosulfide), 메타중아황산암모늄(Ammonium metabisulfite), 아황산암모늄(Ammonium Sulfite) 및 과황산암모늄(Ammonium persulfate)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것이고,
    상기 반도체용 고선택비 식각액 중, 0.05 중량 % 내지 5 중량 %인 것인,
    반도체용 고선택비 식각액.
  7. 제1항에 있어서,
    상기 무기산은,
    인산, 피로인산, 아인산, 메타인산, 폴리인산, 황산, 아황산, 질산 및 아질산 으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것이고,
    상기 반도체용 고선택비 식각액 중, 85 중량 % 내지 90 중량 % 인 것인,
    반도체용 고선택비 식각액.
  8. 제1항에 있어서,
    하기의 식 1에 따른 상기 반도체용 고선택비 식각액 중 실리콘 농도가, 50 ppm 내지 1500 ppm 인 것인,
    반도체용 고선택비 식각액:
    Figure PCTKR2019016069-appb-img-000031
  9. 제1항에 있어서,
    실리콘 질화막 대 실리콘 산화막의 식각 선택비가,
    80 : 1 내지 8000 : 1 인 것인,
    반도체용 고선택비 식각액.
  10. 무기산;
    하기 화학식 2로 표시되는 규소계 화합물; 및
    물;을 포함하는,
    실리콘 질화막 선택적 식각액:
    Figure PCTKR2019016069-appb-img-000032
    (상기 화학식 2에서,
    L은 단일 결합, 탄소수 1 내지 10의 알킬렌 또는 탄소수 4 내지 8의 사이클로알킬렌이고,
    R 1은 수소, 하이드록시, 탄소수 1 내지 10의 알킬 또는 탄소수 1 내지 10의 알콕시이고,
    R 2는 하이드록시, 탄소수 1 내지 10의 알코올 또는 탄소수 1 내지 10의 알콕시이고,
    n은 1 내지 10의 정수이다.)
  11. 제10항에 있어서,
    L은 탄소수 1 내지 10의 알킬렌 또는 탄소수 4 내지 8의 사이클로알킬렌이고,
    R 1은 수소, 하이드록시 또는 탄소수 1 내지 6의 알킬이고,
    R 2는 하이드록시, 탄소수 1 내지 6의 알코올 또는 탄소수 1 내지 6의 알콕시이고,
    n은 1 내지 5의 정수인 것인,
    실리콘 질화막 선택적 식각액.
  12. 제10항에 있어서,
    L은 탄소수 1 내지 5의 알킬렌이고,
    R 1은 수소 또는 탄소수 1 내지 5의 알킬이고,
    R 2는 하이드록시이고,
    n은 1 내지 3의 정수인 것인,
    실리콘 질화막 선택적 식각액.
  13. 제10항에 있어서,
    상기 화학식 2로 표시되는 규소계 화합물은,
    3-(트리하이드록시실릴)프로필설파믹 애씨드, 메틸(3-(트리하이드록시실릴)프로필)설파믹 애씨드, 3-(3-(트리하이드록시실릴)프로필아미노)프로필설파믹 애씨드, 3-(3-(트리하이드록시실릴)프로필아미노)프로필설파믹 애씨드, 3-(3-(3-(트리하이드록시실릴)프로필아미노)프로필아미노)프로필설파믹 애씨드 및 메틸(3-(메틸(3-(메틸(3-(트리하이드록시실릴)프로필)아미노)프로필)아미노)프로필)설파믹 애씨드로 이루어진 군으로부터 선택된 어느 하나인 것인,
    실리콘 질화막 선택적 식각액.
  14. 제10항에 있어서,
    상기 무기산은,
    인산, 피로인산, 아인산, 메타인산, 폴리인산, 황산, 아황산, 질산 및 아질산으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것이고,
    상기 실리콘 질화막 선택적 식각액 중, 85 중량% 내지 90 중량%인 것인,
    실리콘 질화막 선택적 식각액.
  15. 제10항에 있어서,
    상기 실리콘 질화막 선택적 식각액 중, 상기 화학식 2로 표시되는 규소계 화합물의 함량은, 0.01 중량% 내지 3 중량%인 것인,
    실리콘 질화막 선택적 식각액.
  16. 제10항에 있어서,
    실리콘 질화막 대 실리콘 산화막의 선택비가, 100 : 1 이상인 것인,
    실리콘 질화막 선택적 식각액.
  17. 제10항에 있어서,
    실리콘 질화막에 대한 식각 속도는 400
    Figure PCTKR2019016069-appb-img-000033
    내지 500
    Figure PCTKR2019016069-appb-img-000034
    이고, 실리콘 산화막에 대한 식각 속도는 3
    Figure PCTKR2019016069-appb-img-000035
    이하인 것인,
    실리콘 질화막 선택적 식각액.
  18. 제10항에 있어서,
    식각 공정 시, 파티클 발생을 억제하는 것인,
    실리콘 질화막 선택적 식각액.
  19. 기판 상에 실리콘 산화막 및 실리콘 질화막을 형성하는 단계; 및
    실리콘 질화막 선택적 식각액을 사용하여 상기 실리콘 산화막 및 실리콘 질화막이 형성된 기판을 식각하는 단계;를 포함하고,
    상기 실리콘 질화막 선택적 식각액은, 청구항 제1항의 반도체용 고선택비 식각액 또는 제10항의 실리콘 질화막 선택적 식각액인 것인,
    실리콘 산화막 및 실리콘 질화막이 형성된 기판의 식각 방법.
PCT/KR2019/016069 2018-12-11 2019-11-22 반도체용 고선택비 식각액, 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 Ceased WO2020122454A1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20180159424 2018-12-11
KR10-2018-0159424 2018-12-11
KR1020190060753A KR102307189B1 (ko) 2018-12-11 2019-05-23 반도체용 고선택비 식각액
KR10-2019-0060753 2019-05-23
KR10-2019-0092999 2019-07-31
KR1020190092999A KR102278765B1 (ko) 2019-07-31 2019-07-31 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
WO2020122454A1 true WO2020122454A1 (ko) 2020-06-18

Family

ID=71077416

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/016069 Ceased WO2020122454A1 (ko) 2018-12-11 2019-11-22 반도체용 고선택비 식각액, 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조

Country Status (1)

Country Link
WO (1) WO2020122454A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118853173A (zh) * 2024-09-23 2024-10-29 浙江奥首材料科技有限公司 一种高选择性、低腐蚀的氮化硅蚀刻液及其制备方法与应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058500A (ja) * 1998-08-07 2000-02-25 Matsushita Electron Corp エッチング液，その製造方法及びエッチング方法
US20050159011A1 (en) * 2004-01-21 2005-07-21 Thirumala Vani K. Selective etching silicon nitride
KR20110037741A (ko) * 2009-10-07 2011-04-13 테크노세미켐 주식회사 실리콘질화막에 대한 고선택비 식각용 조성물
KR20170066180A (ko) * 2015-12-04 2017-06-14 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20170093430A (ko) * 2016-02-05 2017-08-16 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058500A (ja) * 1998-08-07 2000-02-25 Matsushita Electron Corp エッチング液，その製造方法及びエッチング方法
US20050159011A1 (en) * 2004-01-21 2005-07-21 Thirumala Vani K. Selective etching silicon nitride
KR20110037741A (ko) * 2009-10-07 2011-04-13 테크노세미켐 주식회사 실리콘질화막에 대한 고선택비 식각용 조성물
KR20170066180A (ko) * 2015-12-04 2017-06-14 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20170093430A (ko) * 2016-02-05 2017-08-16 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118853173A (zh) * 2024-09-23 2024-10-29 浙江奥首材料科技有限公司 一种高选择性、低腐蚀的氮化硅蚀刻液及其制备方法与应用

Similar Documents

Publication Publication Date Title
WO2011081316A2 (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
WO2019182277A1 (ko) 실리콘질화막 식각액 조성물
WO2014104480A1 (ko) 모노머, 상기 모노머를 포함하는 하드마스크 조성물 및 상기 하드마스크 조성물을 사용하는 패턴형성방법
WO2020184777A1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
WO2021210907A1 (ko) 반도체층 및 그 제조방법, 그리고 이를 포함하는 트랜지스터
WO2018124705A1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
WO2019203407A1 (ko) 원자층 증착용(ald), 화학 기상 증착용(cvd) 전구체 화합물 및 이를 이용한 ald/cvd 증착법
WO2022149854A1 (ko) 핵성장 지연을 이용한 영역 선택적 박막 형성 방법
WO2020122454A1 (ko) 반도체용 고선택비 식각액, 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조
WO2022025439A1 (ko) 이종 접합 구조의 금속 산화물 반도체층을 갖는 박막 트랜지스터, 이를 포함하는 디스플레이 장치 및 이의 제조방법
WO2011081321A2 (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
WO2018182307A1 (ko) 실리콘 질화막 식각 조성물
WO2013089473A1 (ko) 태양전지의 제조방법
KR102307189B1 (ko) 반도체용 고선택비 식각액
WO2021025411A1 (ko) 봉지 구조체 및 그 제조 방법
WO2018182309A1 (en) Composition for depositing silicon-containing thin film containing bis(aminosilyl)alkylamine compound and method for manufacturing silicon-containing thin film using the same
WO2020017723A1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
WO2020040386A1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
WO2024071976A1 (en) Silicon precursor compound in asymmetric structure, method for preparing the same, and method for preparing a silicon-containing thin film
WO2020197057A1 (ko) 질화티타늄막 및 텅스텐막 적층체 식각용 조성물 및 이를 이용한 반도체 소자의 식각방법
KR102782018B1 (ko) 실리콘 질화막 식각액
WO2024225879A1 (ko) 실리콘 함유 박막 증착용 조성물 및 이를 이용하여 제조되는 실리콘 함유 박막
WO2025079949A1 (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
WO2025079948A1 (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
WO2026059326A1 (ko) 영역 선택적 박막 형성 방법 및 이를 포함하는 메모리 소자의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19894886

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19894886

Country of ref document: EP

Kind code of ref document: A1