WO2020171130A1 - 制御回路、表示装置、電子機器、投射型表示装置および制御方法 - Google Patents

制御回路、表示装置、電子機器、投射型表示装置および制御方法 Download PDF

Info

Publication number
WO2020171130A1
WO2020171130A1 PCT/JP2020/006590 JP2020006590W WO2020171130A1 WO 2020171130 A1 WO2020171130 A1 WO 2020171130A1 JP 2020006590 W JP2020006590 W JP 2020006590W WO 2020171130 A1 WO2020171130 A1 WO 2020171130A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
line
pixels
crystal panel
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/006590
Other languages
English (en)
French (fr)
Inventor
誠一郎 甚田
小林　寛
勝史 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2021502097A priority Critical patent/JP7416539B2/ja
Publication of WO2020171130A1 publication Critical patent/WO2020171130A1/ja
Anticipated expiration legal-status Critical
Priority to JP2023223783A priority patent/JP7607112B2/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Definitions

  • the present disclosure relates to a control circuit, a display device, an electronic device, a projection display device, and a control method.
  • Patent Document 1 describes a liquid crystal display device capable of improving a moving image quality by inserting a black display screen between images.
  • the LCD panel has the problem that moving image afterimages and trailing may occur when displaying moving images.
  • a technique for suppressing such a moving image afterimage and trailing is desired.
  • An object of the present disclosure is to provide a control circuit, a display device, an electronic device, a projection display device, and a control method capable of suppressing a moving image afterimage and trailing.
  • the control circuit controls the driving of the liquid crystal panel so that lines of the same gradation having a width of 1 pixel or more and 10 pixels or less are transferred in the screen.
  • the second disclosure is LCD panel, A drive unit that drives the liquid crystal panel, And a control circuit for controlling the drive of the liquid crystal panel via the drive unit,
  • the control circuit is a display device that controls driving of the liquid crystal panel so that lines of the same gradation having a width of 1 pixel or more and 10 pixels or less are transferred.
  • the third disclosure is Equipped with a display device,
  • the display device is LCD panel, A drive unit that drives the liquid crystal panel, And a control circuit for controlling the drive of the liquid crystal panel via the drive unit,
  • the control circuit is an electronic device that controls driving of the liquid crystal panel so that lines of the same gradation having a width of 1 pixel or more and 10 pixels or less are transferred.
  • the fourth disclosure is Illumination optics, A plurality of liquid crystal panels that generate image light by modulating the light from the illumination optical system, A control circuit for controlling the driving of a plurality of liquid crystal panels, A projection optical system for projecting image light generated by a plurality of liquid crystal panels, The control circuit is a projection display device that controls driving of the liquid crystal panel so that lines of the same gradation having a width of 1 pixel or more and 10 pixels or less are transferred.
  • the fifth disclosure is This is a control method for controlling the driving of the liquid crystal panel so that lines of the same gradation having a width of 1 pixel or more and 10 pixels or less are transferred.
  • FIG. 1A is a schematic diagram showing a state where liquid crystal molecules are tilted in an alignment direction by pretilt between adjacent pixels due to an influence of a horizontal electric field.
  • FIG. 1B is a schematic diagram showing a state in which liquid crystal molecules between adjacent pixels are influenced by a lateral electric field and are tilted in a direction opposite to the alignment direction by pretilt.
  • FIG. 2 is a schematic diagram showing an example in which a black pattern moves leftward in a screen displayed in white.
  • FIG. 3A is a plan view showing an example of a region 50R in FIG. 2 in a stopped state (initial state) of a black pattern.
  • FIG. 3B is a plan view showing an example of the region 50R in FIG.
  • FIG. 3C is a plan view showing an example of the region 50R in FIG. 2 after two fields (33.3 msec) from the start of movement of the black pattern.
  • FIG. 3D is a plan view showing an example of the region 50R in FIG. 2 after three fields (50 msec) from the start of movement of the black pattern.
  • FIG. 4A is a diagram schematically illustrating a cross section taken along line IVA-IVA of FIG. 3A.
  • FIG. 4B is a diagram schematically illustrating a cross section along IVB-IVB in FIG. 3B.
  • FIG. 4C is a diagram schematically illustrating a cross section taken along line IVC-IVC of FIG. 3C.
  • FIG. 4D is a diagram schematically illustrating a cross section taken along line IVD-IVD of FIG. 3A.
  • FIG. 5A is a schematic diagram showing the relationship between the alignment direction of liquid crystal molecules and the directions in which afterimages and tailing occur.
  • FIG. 5B is a schematic diagram showing an example in which the black pattern is moved to the left in the liquid crystal panel in the alignment direction shown in FIG. 5A.
  • FIG. 5C is a schematic view showing an example in which the liquid crystal panel in the alignment direction shown in FIG. 5A has a black pattern moved upward.
  • FIG. 5D is a schematic view showing an example of moving the black pattern to the right in the liquid crystal panel in the alignment direction shown in FIG. 5A.
  • FIG. 5A is a schematic diagram showing the relationship between the alignment direction of liquid crystal molecules and the directions in which afterimages and tailing occur.
  • FIG. 5B is a schematic diagram showing an example in which the black pattern is moved to the left in the liquid crystal panel in the alignment direction shown in FIG. 5
  • FIG. 5E is a schematic diagram showing an example in which the black pattern is moved downward in the liquid crystal panel in the alignment direction shown in FIG. 5A.
  • FIG. 6A is a schematic diagram showing the relationship between the alignment direction of liquid crystal molecules and the directions in which afterimages and tailing occur.
  • FIG. 6B is a schematic view showing an example in which the black pattern is moved to the left in the liquid crystal panel in the alignment direction shown in FIG. 6A.
  • FIG. 6C is a schematic view showing an example in which the black pattern is moved upward in the liquid crystal panel in the alignment direction shown in FIG. 6A.
  • FIG. 6D is a schematic view showing an example in which the black pattern is moved to the right in the liquid crystal panel in the alignment direction shown in FIG. 6A.
  • FIG. 6A is a schematic diagram showing the relationship between the alignment direction of liquid crystal molecules and the directions in which afterimages and tailing occur.
  • FIG. 6B is a schematic view showing an example in which the black pattern is moved to the left in the liquid crystal panel in
  • FIG. 6E is a schematic view showing an example in which the black pattern is moved downward in the liquid crystal panel in the alignment direction shown in FIG. 6A.
  • FIG. 7A is a schematic diagram showing the relationship between the alignment direction of liquid crystal molecules and the directions in which afterimages and tailing occur.
  • FIG. 7B is a schematic view showing an example in which the black pattern is moved to the left in the liquid crystal panel in the alignment direction shown in FIG. 7A.
  • FIG. 7C is a schematic view showing an example in which the black pattern is moved upward in the liquid crystal panel in the alignment direction shown in FIG. 7A.
  • FIG. 7D is a schematic view showing an example in which the black pattern is moved to the right in the liquid crystal panel in the alignment direction shown in FIG. 7A.
  • FIG. 7A is a schematic diagram showing the relationship between the alignment direction of liquid crystal molecules and the directions in which afterimages and tailing occur.
  • FIG. 7B is a schematic view showing an example in which the black pattern is moved to the left in the liquid crystal panel in
  • FIG. 7E is a schematic diagram showing an example in which the black pattern is moved downward in the liquid crystal panel in the alignment direction shown in FIG. 7A.
  • FIG. 8A is a schematic diagram showing the relationship between the alignment direction of liquid crystal molecules and the directions in which afterimages and tailing occur.
  • FIG. 8B is a schematic view showing an example in which the black pattern is moved to the left in the liquid crystal panel in the alignment direction shown in FIG. 8A.
  • FIG. 8C is a schematic view showing an example in which the liquid crystal panel in the alignment direction shown in FIG. 8A has a black pattern moved upward.
  • FIG. 8D is a schematic view showing an example in which the black pattern is moved to the right in the liquid crystal panel in the alignment direction shown in FIG. 8A.
  • FIG. 8A is a schematic diagram showing the relationship between the alignment direction of liquid crystal molecules and the directions in which afterimages and tailing occur.
  • FIG. 8B is a schematic view showing an example in which the black pattern is moved to the left in the liquid crystal panel in
  • FIG. 8E is a schematic view showing an example in which the black pattern is moved downward in the liquid crystal panel in the alignment direction shown in FIG. 8A.
  • FIG. 9A is a plan view showing an example of the region 50R in FIG. 2 in the state one field (16.6 msec) after the start of the movement of the black pattern.
  • 9B is a diagram schematically showing a cross section taken along line IXB-IXB of FIG. 9A.
  • FIG. 10A is a schematic diagram showing an example in which a horizontal line of a liquid crystal panel is temporarily displayed in black.
  • FIG. 10B is a schematic diagram showing an example in which the vertical line of the liquid crystal panel is temporarily displayed in black.
  • FIG. 11 is a schematic diagram showing an example in which the entire screen is temporarily displayed in black.
  • FIG. 12 is a block diagram showing an example of the configuration of the liquid crystal display device according to the first embodiment of the present disclosure.
  • FIG. 13 is a diagram showing an example of an equivalent circuit of the liquid crystal panel.
  • FIG. 14 is a schematic diagram showing an example of the configuration of a liquid crystal panel.
  • FIG. 15A is a schematic diagram showing an example of transferring a black line in the vertical direction.
  • FIG. 15B is a schematic diagram showing an example of transferring a black line in the horizontal direction.
  • FIG. 16 is a schematic diagram for explaining the relationship between the transfer direction of a black line and the occurrence of a moving image afterimage and trailing due to the transfer of a black line.
  • FIG. 17A is a schematic diagram showing a transfer direction of a black line in which a moving image afterimage and tailing occur.
  • FIG. 17B is a schematic diagram showing a transfer direction of a black line in which the occurrence of a moving image afterimage and trailing is suppressed.
  • FIG. 18A is a schematic diagram showing a transfer direction of a black line in which a moving image afterimage and trailing are generated.
  • FIG. 18B is a schematic diagram showing a transfer direction of a black line in which the occurrence of a moving image afterimage and trailing is suppressed.
  • FIG. 19A is a schematic diagram showing a first example of a method of inserting a black line.
  • FIG. 19A is a schematic diagram showing a first example of a method of inserting a black line.
  • FIG. 19B is a schematic diagram showing a second example of a method of inserting a black line.
  • FIG. 19C is a schematic diagram showing a third example of a method of inserting a black line.
  • FIG. 20 is a timing chart for explaining the first example of the operation of the liquid crystal display device according to the first embodiment of the present disclosure.
  • FIG. 21 is a timing chart for explaining the second example of the operation of the liquid crystal display device according to the first embodiment of the present disclosure.
  • FIG. 22 is a timing chart for explaining the third example of the operation of the liquid crystal display device according to the first embodiment of the present disclosure.
  • FIG. 23 is a diagram showing an example of an equivalent circuit of a liquid crystal panel according to a modification.
  • FIG. 24 is a timing chart for explaining an example of the operation of the liquid crystal display device according to the modification.
  • FIG. 25 is a schematic diagram showing an example of inserting an image of full black display.
  • FIG. 26 is a schematic diagram showing an example of inserting an image of full white display.
  • FIG. 27 is a schematic diagram showing an example of inserting an image of full black display and an image of full white display.
  • FIG. 28 is a schematic diagram showing an example of inserting the same halftone image over the entire surface.
  • 29A and 29B are schematic diagrams showing an example of inserting an image of full black display.
  • FIG. 30 is a block diagram showing an example of the configuration of a display device according to the second embodiment of the present disclosure.
  • FIG. 31 is a diagram showing an example of an equivalent circuit of a liquid crystal panel.
  • FIG. 32 is a schematic diagram showing an example of transferring a black line in the vertical direction.
  • FIG. 33 is a timing chart for explaining the first example of the operation of the liquid crystal display device according to the second embodiment of the present disclosure.
  • FIG. 34 is a timing chart for explaining the second example of the operation of the liquid crystal display device according to the second embodiment of the present disclosure.
  • FIG. 35 is a timing chart for explaining the third example of the operation of the liquid crystal display device according to the second embodiment of the present disclosure.
  • FIG. 36 is a diagram showing an example of an equivalent circuit of a liquid crystal panel according to a modification.
  • FIG. 37 is a timing chart showing an example of the operation of the liquid crystal panel according to the modification.
  • FIG. 38 is a diagram showing an example of an equivalent circuit of a liquid crystal panel according to a modification.
  • FIG. 39 is a diagram showing an example of an equivalent circuit of a liquid crystal panel according to a modification.
  • FIG. 40 is a block diagram showing an example of the configuration of a liquid crystal display device according to the third embodiment of the present disclosure.
  • FIG. 41 is a diagram showing an example of an equivalent circuit of a liquid crystal panel.
  • FIG. 42 is a timing chart for explaining the first example of the operation of the liquid crystal display device according to the third embodiment of the present disclosure.
  • FIG. 43 is a timing chart for explaining the second example of the operation of the liquid crystal display device according to the third embodiment of the present disclosure.
  • FIG. 44 is a timing chart for explaining the third example of the operation of the liquid crystal display device according to the third embodiment of the present disclosure.
  • FIG. 45 is a diagram showing an example of an equivalent circuit of a liquid crystal panel according to a modification.
  • FIG. 46 is a timing chart showing an example of the operation of the liquid crystal panel according to the modification.
  • FIG. 47 is a block diagram showing an example of the configuration of a liquid crystal display device according to the fourth embodiment of the present disclosure.
  • FIG. 48 is a diagram showing an example of an equivalent circuit of a liquid crystal panel.
  • FIG. 49 is a timing chart for explaining the first example of the operation of the liquid crystal display device according to the fourth embodiment of the present disclosure.
  • FIG. 45 is a diagram showing an example of an equivalent circuit of a liquid crystal panel according to a modification.
  • FIG. 46 is a timing chart showing an example of the operation of the liquid crystal panel according to the modification.
  • FIG. 47 is a block diagram showing an example of the configuration of a liquid crystal display device according
  • FIG. 50 is a timing chart for explaining another example of the operation of the liquid crystal display device according to the fourth embodiment of the present disclosure.
  • FIG. 51 is a timing chart for explaining the second example of the operation of the liquid crystal display device according to the fourth embodiment of the present disclosure.
  • 52A, 52B, 52C, and 52D are schematic diagrams each showing an example of inserting a black display in an area where a moving object exists.
  • FIG. 53 is a perspective view showing an example of a configuration of an electronic device according to the fifth embodiment of the present disclosure.
  • FIG. 54 is a perspective view showing an example of the configuration of the electronic device according to the sixth embodiment of the present disclosure.
  • FIG. 55 is a schematic diagram showing an example of the configuration of a projector according to the seventh embodiment of the present disclosure.
  • the potential difference between the counter substrate 53 and the TFT (Thin Film Transistor) substrate 52 in black display is, for example, 0 V
  • the potential difference between the counter substrate 53 and the TFT substrate 52 in white display is, for example, 4 V. Is.
  • the black pattern 71 moves to the left in the white-displayed screen 50 ⁇ /b>A.
  • the cause of occurrence of () is described.
  • “left direction”, “right direction”, “upward direction”, and “downward direction” respectively mean directions toward left, right, up, and down in the drawings. ..
  • the color of the pattern 71 is black and the background of the pattern 71 is white unless otherwise specified.
  • the part 62 where the disclination 61 occurs (the boundary between the black display and the white display) 62 also moves to the left. At this time, the time until the disclination 61 returns to the normal orientation depends on the moving speed of the black pattern 71.
  • the disclination 61 in a moving image in which the generation portion 62 of the disclination 61 moves at a moving speed of one field and one pixel, the disclination 61 returns to a normal orientation state. Takes the longest to get to. Therefore, in a moving image in which the generation portion 62 of the disclination 61 moves at a moving speed of one field and one pixel, moving image afterimage/tailing occurs. That is, the generation portion 62 of the disclination 61 is recognized as a thick black region in a still image, whereas it is recognized as a tail in a moving image. 4A to 4D, the line L1 indicates the transmittance and the line L2 indicates the equipotential surface.
  • the moving image afterimage/tailing described above occurs when a specific alignment direction of the liquid crystal molecules 54 and a specific movement direction of the pattern 71 are combined.
  • the pattern 71 moves upward or rightward at a moving speed of one field and one pixel. In that case, a moving image afterimage/tailing 72 occurs.
  • FIGS. 5B and 5E when the pattern 71 moves leftward or downward at a moving speed of one field and one pixel, the occurrence of a moving image afterimage/tailing 72 is suppressed.
  • the pattern 71 moves leftward or upward at a moving speed of one field and one pixel. In that case, a moving image afterimage/tailing 72 occurs.
  • FIGS. 6D and 6E when the pattern 71 moves rightward or downward at a moving speed of one field and one pixel, the occurrence of a moving image afterimage/tailing 72 is suppressed.
  • the pattern 71 moves leftward or downward at a moving speed of one field and one pixel. In that case, a moving image afterimage/tailing 72 occurs.
  • FIGS. 7C and 7D when the pattern 71 moves upward or rightward at a moving speed of one field and one pixel, the occurrence of a moving image afterimage/tailing 72 is suppressed.
  • the pattern 71 moves rightward or downward at a moving speed of one field and one pixel. In that case, a moving image afterimage/tailing 72 occurs.
  • FIGS. 8B and 8C when the pattern 71 moves leftward or upward at a moving speed of one field and one pixel, generation of a moving image afterimage/tailing 72 is suppressed.
  • the occurrence of moving image afterimage/trailing 72 depends on the moving speed of the pattern 71.
  • the moving image afterimage/tailing 72 occurs when the pattern 71 moves at a moving speed of one field and one pixel.
  • the moving image afterimage/tailing 72 Outbreaks are greatly mitigated. This is because the portion where the disclination 61 has occurred in the current field is not affected by the disclination 61 from the pattern 71 moved in the next field, that is, locally reset in the raster display of the same gradation. Is.
  • the pattern moving speed depends on the displayed moving image, it is desirable to consider an improvement measure for the moving image afterimage/trailing 72 on the premise of one field and one pixel.
  • the moving image afterimage/trailing 72 can be reset by displaying a raster of the same gradation and eliminating the lateral electric field.
  • a black raster raster of the same gradation
  • FIG. 10A once the horizontal line 51LA is set to black display only (that is, only the same gradation), the horizontal electric field between the left and right adjacent pixels 51 can be reset.
  • FIG. 10B when the vertical line 51LB is set to only black display (only the same gradation), the horizontal electric field between vertically adjacent pixels 51 can be reset.
  • a black raster raster of the same gradation
  • the present inventors have examined a liquid crystal display device capable of suppressing moving image afterimage/tailing 72 while suppressing a decrease in screen brightness. As a result, they have come to find a liquid crystal display device that transfers lines of the same gradation into the screen. In the first embodiment, such a liquid crystal display device will be described.
  • the display device 10 is applicable as a light valve of a three-plate type projector (projection type display device).
  • the display device 10 includes a controller 11, a liquid crystal panel 20, and a drive unit 30.
  • the liquid crystal panel 20 may be a transmissive type or a reflective type.
  • the display device 10 may include a light source (not shown) behind the liquid crystal panel 20 as needed.
  • the controller 11 corresponds to a specific but not limitative example of “control circuit” in one embodiment of the present disclosure.
  • the liquid crystal panel 20 has, for example, normally black transmittance characteristics or reflectance characteristics.
  • normally black refers to an optical characteristic in which the transmittance or the reflectance is minimum when no voltage is applied, and black display is performed.
  • the liquid crystal panel 20 may have, for example, normally white transmittance characteristics or reflectance characteristics.
  • normally white refers to an optical characteristic in which the transmittance or reflectance is maximized when no voltage is applied and white display is achieved.
  • the liquid crystal panel 20 generates image light by electrically changing the polarization state of light when a voltage is applied.
  • FIG. 13 is a diagram showing an example of an equivalent circuit of the liquid crystal panel 20.
  • the liquid crystal panel 20 includes a plurality of main scanning lines (first scanning lines) 21 extending in the row direction, a plurality of sub-scanning lines (second scanning lines) 22 extending in the row direction, and rows.
  • the plurality of storage capacitor lines 24 extending in the direction, the plurality of signal lines 23 extending in the column direction, and the main scanning line 21 and the signal line 23 are provided one at each intersection. It has a plurality of pixels 25.
  • the same number of main scanning lines 21 and sub-scanning lines 22 are provided.
  • Each pixel 25 is input from the liquid crystal cell 26, the main transistor (first transistor) 27 that writes the voltage of the signal line 23 to the liquid crystal cell 26 based on the signal input from the main scanning line 21, and the sub scanning line 22.
  • the liquid crystal cell 26 has a voltage transistor (second transistor) 28 for writing the voltage of the storage capacitor line 24 to the liquid crystal cell 26 based on the signal, and a capacitor element 29 connected in parallel to the liquid crystal cell 26.
  • Mgate(n), Sgate(n), and Sig(m) are the output of the main vertical drive circuit 31 (that is, the voltage of the main scanning line 21) and the output of the sub vertical drive circuit 32 (that is, the sub scanning line). 22) and the output of the horizontal drive circuit 33 (that is, the voltage of the horizontal drive circuit 33).
  • pix(n,m) represents the pixel 25 at the intersection of the nth main scanning line 21 from the top and the mth signal line 23 from the left. It should be noted that in the following description, these reference numerals respectively represent the same as the above.
  • FIG. 14 is a schematic diagram showing an example of the configuration of the liquid crystal panel 20.
  • the liquid crystal panel 20 includes, for example, a liquid crystal layer 26A including liquid crystal molecules 26D, a plurality of pixel electrodes 26B sandwiching the liquid crystal layer 26A, and a counter electrode 26C.
  • the liquid crystal panel 20 may further include a polarizing plate, for example.
  • the driving method of the liquid crystal panel 20 is, for example, VA (Vertical Alignment) mode, TN (Twisted Nematic) mode, IPS (In Plane Switching) mode, FFS (Fringe Field Switching) mode, STN (Super Twisted Nematic) mode, or It is an ECB (Electrically Controlled Birefringence) mode.
  • VA Very Alignment
  • TN Transmission Nematic
  • IPS In Plane Switching
  • FFS Frringe Field Switching
  • STN Super Twisted Nematic
  • ECB Electrodefringence
  • the main transistor 27 and the sub-transistor 28 are composed of, for example, thin film transistors (TFTs).
  • TFTs thin film transistors
  • the gate electrode of the main transistor 27 is connected to the main scanning line 21, the source electrode (or drain electrode) is connected to the signal line 23, and the drain electrode (or source electrode) is connected to the pixel electrode 26B of the liquid crystal cell 26. ..
  • the gate electrode of the sub-transistor 28 is connected to the sub-scanning line 22, the source electrode (or drain electrode) is connected to the pixel electrode 26B of the liquid crystal cell 26, and the drain electrode (or source electrode) is connected to the storage capacitance line 24.
  • the storage capacitor line 24 may be connected to a counter voltage generation circuit (hereinafter referred to as “VCOM circuit”) (not shown) included in the controller 11.
  • VCOM circuit counter voltage generation circuit
  • the first electrode of the capacitance element 29 is connected to the pixel electrode 26B of the liquid crystal cell 26, and the second electrode is connected to the storage capacitance line 24.
  • the storage capacitor line 24 is connected to a storage capacitor voltage generation circuit (hereinafter referred to as “VCS circuit”) (not shown) included in the controller 11.
  • VCS circuit generates a predetermined holding capacitance voltage Vcs and applies the voltage to the pixel electrode 26B of the liquid crystal cell 26 and the second electrode of the capacitance element 29.
  • the VCS circuit may be provided outside the controller 11.
  • the counter electrode 26C of the liquid crystal cell 26 is connected to the VCOM circuit included in the controller 11.
  • the VCOM circuit generates a predetermined common voltage Vcom and applies it to the counter electrode 26C of the liquid crystal cell 26.
  • the VCOM circuit may be provided outside the controller 11.
  • the voltage applied to the pixel electrode 26B (the potential difference between the counter electrode 26C and the pixel electrode 26B) is changed according to the gradation of the video signal. This makes it possible to control the alignment direction of the liquid crystal molecules 26D and control the amount of light emitted from the pixels 25 including the liquid crystal molecules 26D (that is, display gradation). An image can be displayed by controlling the alignment direction of the liquid crystal molecules 26D in each of the plurality of pixels 25 of the liquid crystal panel 20.
  • the orientation direction of the liquid crystal molecules 26D is defined by the polar angle ⁇ and the azimuth angle ⁇ of the spherical coordinate system shown in FIG.
  • the polar angle ⁇ can be changed according to the potential difference (absolute value) between the counter electrode (common electrode) 26C and the pixel electrode 26B.
  • the potential difference absolute value
  • the polar angle ⁇ increases and the display gradation increases.
  • the azimuth angle ⁇ becomes a specific angle (pretilt azimuth angle) due to the weak alignment regulating force of the alignment films formed on the surfaces of the counter electrode 26C and the pixel electrode 26B.
  • the horizontal direction on the display surface of the liquid crystal panel 20 is the x-axis direction
  • the horizontal direction of the liquid crystal panel 20 is the y-axis
  • the direction perpendicular to the display surface of the liquid crystal panel 20 is the z-axis direction.
  • the polar angle ⁇ is an angle based on the z axis
  • the azimuth angle ⁇ is an angle based on the x axis direction.
  • the directions in which the azimuth angle ⁇ is 0° and 180° are referred to as the first horizontal direction HD1 and the second horizontal direction HD2, respectively, and the azimuth angle ⁇ is 90°.
  • the direction of 270° may be referred to as a first vertical direction VD1 and a second vertical direction VD2.
  • the drive unit 30 drives the liquid crystal panel 20 under the control of the controller 11. More specifically, the drive unit 30 causes the liquid crystal panel 20 to generate image light based on a video signal input from the outside by driving each pixel 25 by active matrix driving.
  • the driving unit 30 includes a main vertical driving circuit (first vertical driving circuit) 31 connected to the plurality of main scanning lines 21 and a sub-scanning line driving circuit (second vertical driving circuit) connected to the plurality of sub-scanning lines. Circuit 32) and a horizontal drive circuit 33 connected to a plurality of signal lines.
  • the main vertical drive circuit 31 operates based on a control signal supplied from the controller 11, and applies a drive pulse Mgate(n) for scanning the pixels 25 line-sequentially to the liquid crystal panel 20 via each main scan line 21. Output in parallel.
  • the sub-vertical drive circuit 32 operates based on a control signal supplied from the controller 11, and applies a drive pulse Sgate(n) for scanning the pixels 25 line-sequentially to the liquid crystal cell 26 via each sub-scan line 22. Output in parallel.
  • the horizontal drive circuit 33 operates based on the control signal supplied from the controller 11, and outputs the signal voltage Sig(m) for each line in parallel to the liquid crystal cell 26 via each signal line 23.
  • the signal voltage Sig(m) has a peak value or pulse width according to the gradation of the video signal input from the outside.
  • the controller 11 controls the liquid crystal panel 20 via the drive unit 30.
  • the controller 11 is composed of, for example, an IC (Integrated Circuit) or the like.
  • the controller 11 controls the drive unit 30 to perform active matrix drive control of each pixel 25 by the field inversion drive method.
  • the field inversion drive refers to drive in which a signal voltage Sig(m) whose polarity is inverted with respect to the common voltage Vcom of the liquid crystal cell 26 is applied to the liquid crystal cell 26 every one field (1F) period.
  • the controller 11 controls the driving of the liquid crystal panel 20 so that a black line (hereinafter simply referred to as “black line”) 20L is transferred in one direction within the display screen.
  • black line hereinafter simply referred to as “black line”
  • the controller 11 may transfer the black line 20L extending in the horizontal direction in the vertical direction (first vertical direction VD1 or second vertical direction VD2) within the display screen.
  • the black line 20L extending in the vertical direction may be transferred in the horizontal direction (first horizontal direction HD1 or second horizontal direction HD2) within the display screen.
  • the black line 20L corresponds to a specific but not limitative example of “line having the same gradation” in one embodiment of the present disclosure.
  • the width W of the black line 20L is 1 pixel or more and 10 pixels or less, preferably 2 pixels or more and 10 pixels or less.
  • the width W of the black line 20L is 1 pixel or more, the occurrence of moving image afterimage/tailing can be suppressed.
  • the black line 20L of 1 pixel is transferred in the vertical direction of the display screen, when the object moves horizontally in the screen at a moving speed of 1 pixel per field, the The influence between the disclination portions can be suppressed. Therefore, it is possible to suppress the occurrence of moving image afterimage/tailing in the horizontal direction.
  • the black line 20L of one pixel is transferred in the horizontal direction of the display screen, the disclination before and after one field when the object moves vertically in the screen at the moving speed of one pixel in one field The influence between the parts can be suppressed. Therefore, it is possible to suppress the occurrence of moving image afterimage/tailing in the vertical direction.
  • width W of the black line 20L is 10 pixels or less, it is possible to effectively suppress the decrease in contrast.
  • the black line 20L is repeatedly transferred on the display screen at a specified cycle.
  • the one-time moving distance of the black line 20L is one pixel, and the moving of the line is performed at regular intervals. That is, the transfer rate of the black line 20L is one pixel in the vertical direction or the horizontal direction in a specified period, and the transfer of the black line 20L is continuously performed in the vertical direction or the horizontal direction.
  • the specified period is, for example, one field or n horizontal periods (n is an integer of 1 or more).
  • a moving image afterimage/tailing due to the transfer of the black line 20L may occur depending on the transfer direction of the black line 20L.
  • the transfer direction of the black line 20L is the first vertical direction VD1 as shown in FIG. 17A, a moving image afterimage/tailing 20M occurs.
  • the transfer direction of the black line 20L is the second vertical direction VD2 as shown in FIG. 17B
  • the occurrence of the moving image afterimage/tailing 20M is suppressed.
  • the transfer direction of the black line 20L is the first vertical direction VD1 as shown in FIG. 18A
  • a moving image afterimage/tailing 20M occurs.
  • the transfer direction of the black line 20L is the second horizontal direction HD2 as shown in FIG. 18B
  • the occurrence of the moving image afterimage/tailing 20M is suppressed.
  • the transfer of the black line 20L is performed according to the azimuth angle ⁇ of the liquid crystal molecule as in the following relationships (1) to (4). It is preferable to set the direction.
  • the transfer direction of the black line 20L is preferably the second vertical direction VD2 or the second horizontal direction HD2 (FIG. 17B, 18B, 5B, 5E).
  • the transfer direction of the black line 20L is preferably the second vertical direction VD2 or the first horizontal direction HD1 (FIG. 6D, see FIG. 6E).
  • the transfer direction of the black line 20L is preferably the first vertical direction VD1 or the first horizontal direction HD1 (FIG. 7C, see FIG. 7D).
  • the transfer direction of the black line 20L is preferably the first vertical direction VD1 or the second horizontal direction HD2 (FIG. 8B, see FIG. 8C).
  • the transfer frequency of the black line 20L is set in consideration of suppression of burn-in of the liquid crystal panel 20 and suppression of reduction in brightness.
  • a black line 20L may be inserted in each field (1F).
  • the black line 20L may be inserted in the first field of each block.
  • the black lines 20L are alternately inserted in the positive field and the negative field.
  • FIG. 19C when one block is composed of three or more consecutive fields (1F), the black line 20L is inserted at the beginning of each block and the next field. May be.
  • the “positive field” refers to a field in which a signal voltage Sig(m) having a positive polarity with respect to the common voltage Vcom of the liquid crystal cell 26 is applied to the liquid crystal cell 26, and “negative field”.
  • the “field” means a field in which a signal voltage Sig(m) having a negative polarity with respect to the common voltage Vcom of the liquid crystal cell 26 is applied to the liquid crystal cell 26.
  • 19A to 19 the symbols "+” and "-" attached to each field indicate the polarities of the signal voltage Sig(m) applied to the liquid crystal cell 26 in each field.
  • the sub-vertical drive circuit 32 sets the voltage Sgate(n) of the n-th sub-scan line 22 from the top to the High level for one horizontal period (1H).
  • the sub-transistors 28 of the pixels (n,1), (n,2), (n,3),... Are turned on, and the pixels (n,1), (n,2), (n,2).
  • the storage capacitor voltage Vcs of the storage capacitor line 24 is applied to 3),....
  • the pixels (n, 1), (n, 2), (n, 3),... are displayed in black.
  • the main vertical drive circuit 31 sets the voltage Mgate(n) of the nth main scanning line 21 from the top for one horizontal period at the timing when the voltage Sgate(n) of the nth subscanning line 22 from the top becomes Low level. Set to High level.
  • the main transistors 27 of the pixels (n,1), (n,2), (n,3),... Are turned on for one horizontal period, and the pixels (n,1), (n,2) are turned on. , (N, 3),..., Voltages Sig(1), Sig(2), Sig(3),... Of the signal lines 23 are respectively applied to the pixels (n, 1), (n, 2). ), (n, 3),... Provide a predetermined gradation display.
  • predetermined gradation display means gradation display excluding black display for suppressing the occurrence of moving image afterimage/tailing. That is, it means gradation display based on a video signal supplied to the display device 10 from the outside.
  • the sub-vertical driving circuit 32 sets the voltage Sgate(n) of the n-th sub-scanning line 22 from the top to the Low level, and sets the voltage Sgate(n+1) of the n+1-th sub-scanning line 22 from the top in one horizontal period, Set to High level. Further, the main vertical drive circuit 31 sets the voltage Mgate(n+1) of the n+1th main scanning line 21 from the top to the High level for one horizontal period at the timing when the voltage Sgate(n+1) of the sub scanning line 22 becomes the Low level. To do.
  • the main vertical drive circuit 31 drives the uppermost to lowermost main scanning lines 21 as described above, and the sub-vertical drive circuit 32 drives the uppermost to lowermost subscanning lines 22 as described above.
  • the black line 20L having a width of 1 pixel is continuously transferred in the vertical direction (that is, at a speed of 1 pixel in one horizontal period).
  • the driving operation of the sub-vertical driving circuit 32 is the same as the above-mentioned “example of transferring a line having a width of one pixel in the vertical direction”, and therefore the description thereof will be omitted.
  • the main vertical drive circuit 31 detects the voltage Mgate(n) of the n-th main scanning line 21 from the top after one horizontal period has elapsed since the voltage Sgate(n) of the n-th sub-scanning line 22 from the top becomes Low level. Is set to High level for one horizontal period. As a result, the main transistors 27 of the pixels (n,1), (n,2), (n,3),... Are turned on for one horizontal period, and the pixels (n,1), (n,2) are turned on. , (N, 3),..., Voltages Sig(1), Sig(2), Sig(3),... Of the respective signal lines 23 are applied to the pixels (n, 1), (n, 3). 2), (n, 3),... Are predetermined gradation display. Therefore, the period in which the pixels (n, 1), (n, 2), (n, 3),... Are black-displayed is two horizontal periods (2H).
  • the main vertical drive circuit 31 sets the voltage Mgate(n+1) of the n+1th main scanning line 21 from the top for one horizontal period after one horizontal period has passed since the voltage Sgate(n+1) of the sub-scanning line 22 was set to the Low level. Set to High level.
  • the main vertical drive circuit 31 drives the uppermost to lowermost main scanning lines 21 as described above, and the sub-vertical drive circuit 32 drives the uppermost to lowermost subscanning lines 22 as described above.
  • the black line 20L having a width of 2 pixels is continuously transferred in the vertical direction (that is, at a speed of 1 pixel in one horizontal period).
  • the sub-vertical drive circuit 32 sets the voltage Sgate(n) of the n-th sub-scan line 22 from the top to the High level for two horizontal periods.
  • the main transistors 27 of the pixels (n, 1), (n, 2), (n, 3),... Are turned on, and the pixels (n, 1), (n, 2), (n, 2).
  • the storage capacitor voltage Vcs of the storage capacitor line 24 is applied to 3),....
  • the pixels (n, 1), (n, 2), (n, 3),... are displayed in black.
  • the main vertical drive circuit 31 sets the voltage Mgate(n) of the nth main scanning line 21 from the top for one horizontal period at the timing when the voltage Sgate(n) of the nth subscanning line 22 from the top becomes Low level. Set to High level.
  • the main transistors 27 of the pixels (n,1), (n,2), (n,3),... Are turned on for one horizontal period, and the pixels (n,1), (n,2) are turned on. , (N, 3),..., Voltages Sig(1), Sig(2), Sig(3),. 2), (n, 3),... Are predetermined gradation display. Therefore, the period in which the pixels (n, 1), (n, 2), (n, 3),... Are black-displayed is two horizontal periods.
  • the sub-vertical drive circuit 32 sets the voltage Sgate(n+1) of the (n+1)th sub-scanning line 22 from the top after one horizontal period has elapsed since the voltage Sgate(n) of the n-th sub-scanning line 22 from the top is set to the High level. It is set to High level for two horizontal periods. Further, the main vertical drive circuit 31 sets the voltage Mgate(n+1) of the n+1th main scanning line 21 from the top to the horizontal level at the timing when the voltage Sgate(n+1) of the n+1th subscanning line 22 from the top becomes the Low level. High level for a period.
  • the main vertical drive circuit 31 drives the uppermost to lowermost main scanning lines 21 as described above, and the sub-vertical drive circuit 32 drives the uppermost to lowermost subscanning lines 22 as described above.
  • the black line 20L having a width of 2 pixels is continuously transferred in the vertical direction (that is, at a speed of 1 pixel in one horizontal period).
  • the display device 10 includes a liquid crystal panel 20, a drive unit 30 that drives the liquid crystal panel 20, and a controller (control circuit) 11 that controls the drive of the liquid crystal panel 20 via the drive unit 30.
  • Prepare The controller 11 controls the driving of the liquid crystal panel 20 so that the black line 20L having a width W of 1 pixel or more and 10 pixels or less is periodically transferred in the vertical direction or the horizontal direction.
  • the black line 20L is transferred and the moving image afterimage/tailing is suppressed, compared to the display device in which the image of full black display is inserted and the moving image afterimage/tailing is suppressed. As a result, it is possible to suppress a decrease in brightness.
  • the width W of the black line 20L is a width of 1 pixel or more and 10 pixels or less, it is possible to suppress a decrease in luminance due to the transfer of the black line 20L. For example, when a black line 20L having a width W of 2 pixels is transferred, the decrease in brightness is about 0.1%, and there is almost no effect on the display quality of the liquid crystal panel 20. It is also possible to adjust the display time of the black line 20L according to the liquid crystal response speed.
  • Modification 2 In the first embodiment, a case where the display device 10 includes a main vertical drive circuit 31 that outputs a drive pulse to the main scanning line 21 and a sub vertical drive circuit 32 that outputs a drive pulse to the sub scanning line 22 will be described.
  • the configuration of the display device 10 is not limited to this.
  • the display device 10 may include one vertical drive circuit that outputs a drive pulse to each of the main scanning line 21 and the sub scanning line 22, instead of the main vertical driving circuit 31 and the sub vertical driving circuit 32.
  • FIG. 23 shows an example of the configuration of a liquid crystal panel 20A that transfers a black line 20L with a varying width W.
  • the sub-scanning lines 22 that are vertically adjacent to each other form a pair in order from the top, and the sub-scanning lines 22 that form this pair are connected at one end.
  • the same drive pulse is output from the sub-vertical drive circuit 32 to the sub-scanning lines 22 forming a pair. Therefore, the number of sub-scanning lines 22 connected to the sub-vertical drive circuit 32 in the liquid crystal panel 20A is half the number of sub-scanning lines 22 connected to the sub-vertical drive circuit 32 in the liquid crystal panel 20 of the first embodiment. It has become. Therefore, in the liquid crystal panel 20A, the configuration of the leading wiring can be simplified as compared with the liquid crystal panel 20.
  • FIG. 24 is a timing chart for explaining the operation of the liquid crystal panel 20A that transfers the black line 20L in which the width W changes.
  • the sub-vertical drive circuit 32 sets the voltage Sgate(n) of the n-th sub-scanning line 22 and the n+1-th sub-scanning line 22 from the top to the High level for one horizontal period.
  • the transistor 28 is turned on, and pixels (n,1), (n,2), (n,3),..., Pixels (n+1,1), (n+1,2), (n+1,3),...
  • the storage capacitor voltage Vcs of the storage capacitor line 24 is applied to.
  • pixels (n,1), (n,2), (n,3),..., Pixels (n+1,1), (n+1,2), (n+1,3),... Are black. Will be displayed.
  • the main vertical drive circuit 31 generates the voltage Mgate of the nth main scanning line 21 from the top at the timing when the voltage Sgate(n) of the nth subscanning line 22 and the n+1th subscanning line 22 becomes the Low level.
  • (N) is set to High level for one horizontal period.
  • the main transistors 27 of the pixels (n,1), (n,2), (n,3),... Are turned on for one horizontal period, and the pixels (n,1), (n,2) are turned on.
  • (N, 3) ..., Voltages Sig(1), Sig(2), Sig(3),... Of the respective signal lines 23 are applied to the pixels (n, 1), (n, 3). 2), (n, 3),... Are predetermined gradation display. Therefore, the period in which the pixels (n, 1), (n, 2), (n, 3),... Are black-displayed is one horizontal period.
  • the main vertical drive circuit 31 is configured to detect the n+1th main scanning line from the top after one horizontal period has elapsed since the voltage Sgate(n) of the nth subscanning line 22 and the n+1th subscanning line 22 has become Low level.
  • the voltage Mgate(n+1) on the line 21 is set to High level for one horizontal period.
  • the main transistors 27 of the pixels (n+1,1), (n+1,2), (n+1,3),... Are turned on for one horizontal period, and the pixels (n+1,1), (n+1,2) are turned on. , (N+1, 3),... To which respective voltages Sig(1), Sig(2), Sig(3),...
  • the period in which the pixels (n+1, 1), (n+1, 2), (n+1, 3),... Are black-displayed is two horizontal periods.
  • the sub-vertical drive circuit 32 sets the voltage Sgate(n) of the n-th sub-scanning line 22 and the n+1-th sub-scanning line 22 to the Low level, and after one horizontal period elapses, the n+2-th and n+3-th sub-scanning lines from the top.
  • the voltage Sgate(n+2) of the sub scanning line 22 is set to High level for one horizontal period.
  • the main vertical drive circuit 31 outputs the voltage Mgate of the n+2th main scanning line 21 from the top at the timing when the voltage Sgate(n+2) of the n+2th subscanning line 22 and the n+3th subscanning line 22 from the top becomes Low level. (N) is set to High level for one horizontal period. In addition, the main vertical drive circuit 31 is configured to move from the voltage level Sgate(n) of the n+2th sub-scanning line 22 and the n+3th sub-scanning line 22 from the Low level to one horizontal period, and then to the n+3th sub-scanning line from the top. The voltage Mgate(n+3) of the main scanning line 21 is set to High level for one horizontal period.
  • the main vertical drive circuit 31 drives the uppermost to lowermost main scanning lines 21 as described above, and the sub-vertical drive circuit 32 drives the uppermost to lowermost subscanning lines 22 as described above.
  • the black line 20L whose width W changes is continuously transferred in the vertical direction (that is, at the speed of one pixel in one horizontal period).
  • the controller 11 controls the drive of the liquid crystal panel so that the black line 20L is periodically transferred has been described, but the black raster insertion method is not limited to this. ..
  • the controller may control the driving of the liquid crystal panel so that an image of full-field black display for one field is periodically displayed.
  • the entire black display screen is displayed at a rate of one in three or more fields.
  • the controller may control the drive of the liquid crystal panel so that the image of the entire white display for one field is periodically displayed.
  • the controller controls the driving of the liquid crystal panel so that an image of full black display for one field and an image of full white display for one field are alternately and periodically displayed. Good.
  • the controller controls the driving of the liquid crystal panel so that an image of full black display for one field and an image of full white display for one field are alternately and periodically displayed.
  • the controller controls the driving of the liquid crystal panel so that an image of full black display for one field and an image of full white display for one field are alternately and periodically displayed.
  • a decrease in luminance as compared with the case where only the screen of full black display is periodically displayed.
  • an image of full black display or a screen of full white display is displayed at a rate of one in three or more fields.
  • the controller may control the driving of the liquid crystal panel so that the same halftone image for one field is displayed periodically.
  • the same halftone screen is displayed in one area in three or more fields.
  • the image of full black display for one field when an image of full black display for one field is inserted, the image of full black display for one field alternates between a positive field and a negative field as shown in FIG. 29A. It is preferably inserted periodically. Since the number of positive fields and the number of negative fields are the same by inserting the image of full black display in this way, burn-in of the liquid crystal panel can be suppressed. It should be noted that the same image insertion operation as in the case of the above-described image of full black display may be performed even when the image of full white display or the same halftone screen of the entire screen is displayed.
  • an entirely black display screen is displayed in two fields (that is, a set of a positive field and a negative field) from the beginning of each block. It is preferable that the controller controls the driving of the liquid crystal panel so that is inserted. Since the number of positive fields and the number of negative fields are the same by inserting the image of full black display in this way, burn-in of the liquid crystal panel can be suppressed. It should be noted that the same image insertion operation as in the case of the above-described image of full black display may be performed even when the image of full white display or the same halftone screen of the entire screen is displayed.
  • the black line 20L is transferred in the first vertical direction VD1 or the first horizontal direction HD1 at a speed of one pixel in one horizontal period, a moving image residual image caused by the line transfer of the black line 20L -Tailing occurs (see FIGS. 17A and 18A). Therefore, when the azimuth angle ⁇ of the liquid crystal molecule 26D is in the range of 0° ⁇ 90°, the transfer direction of the black line 20L is preset to the second vertical direction VD2 or the second horizontal direction HD2. Preferably.
  • the transfer direction of the black line 20L is bidirectional (for example, the first vertical direction VD1 and the second vertical direction VD1). There is a vertical direction VD2). Therefore, moving image afterimage/tailing may occur depending on the transfer direction of the black line 20L.
  • the present inventors diligently studied a transfer method in the transfer direction of the black line 20L that can suppress the occurrence of the afterimage of moving images and trailing as described above.
  • a transfer method in the transfer direction of the black line 20L that can suppress the occurrence of the afterimage of moving images and trailing as described above.
  • the black line 20L having a width of 2 pixels or more so that the movement distance for one time is 2 pixels or more (for example, at a speed of 2 pixels or more in one horizontal period, a width of 2 pixels or more
  • the occurrence of a moving image afterimage/tailing can be suppressed regardless of the transfer direction of the black line 20L.
  • a display device adopting such a transfer method will be described.
  • the display device 110 includes a controller 111, a liquid crystal panel 120, and a drive unit 130.
  • the same parts as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
  • FIG. 31 is a diagram showing an example of an equivalent circuit of the liquid crystal panel 120.
  • the liquid crystal panel 120 includes a plurality of main scanning lines (first scanning lines) 121 extending in the row direction, a plurality of sub-scanning lines (second scanning lines) 122 extending in the row direction, and rows.
  • the plurality of storage capacitor lines 24 the plurality of signal lines (first signal lines) 123 that extend in the column direction, and the plurality of signal lines (second signal lines) that extend in the column direction.
  • Pixel 25, and a plurality of pixels 25 provided one at each position where the even-numbered (n+1-th) main scanning line 121 and the signal line 124 intersect from each other.
  • Each of the plurality of signal lines 124 is provided adjacent to the plurality of signal lines 123.
  • the vertically adjacent main scanning lines 121 form a pair in order from the top, and the main scanning lines 121 forming this pair are connected at one end.
  • the same drive pulse is output from the main vertical drive circuit 131 to the main scanning lines 121 forming a pair. Therefore, the number of main scanning lines 121 connected to the main vertical driving circuit 31 in the liquid crystal panel 120 is half the number of main scanning lines 21 connected to the main vertical driving circuit 131 in the liquid crystal panel 20 of the first embodiment. It has become. Therefore, in the liquid crystal panel 120, the configuration of the leading wiring of the main scanning line 121 can be simplified as compared with the liquid crystal panel 20.
  • Sub-scanning lines 122 that are vertically adjacent to each other form a pair in order from the top, and the sub-scanning lines 122 that form this pair are connected at one end.
  • the same drive pulse is output from the sub-vertical drive circuit 132 to the sub-scanning lines 122 forming a pair. Therefore, the number of the sub-scanning lines 122 connected to the sub-vertical drive circuit 132 in the liquid crystal panel 120 is half the number of the sub-scanning lines 22 connected to the sub-vertical drive circuit 32 in the liquid crystal panel 20 of the first embodiment. It has become. Therefore, in the liquid crystal panel 20A, the configuration of the lead wiring of the sub-scanning line 122 can be simplified as compared with the liquid crystal panel 20.
  • the source electrode (or drain electrode) of the main transistor 27 is connected to the signal line 23.
  • the source electrode (or drain electrode) of the main transistor 27 is connected to the signal line 124.
  • the driving unit 130 includes a main vertical driving circuit (first vertical driving circuit) 131 connected to the plurality of main scanning lines 121 and a sub-scanning line driving circuit (second vertical driving circuit) connected to the plurality of sub-scanning lines 122.
  • Drive circuit) 132 a horizontal drive circuit (first horizontal drive circuit) 133 connected to the plurality of signal lines 123, and a horizontal drive circuit (second horizontal drive circuit) 134 connected to the plurality of signal lines 124. And have.
  • the main vertical drive circuit 131 and the sub-vertical drive circuit 132 are different from the main vertical drive circuit 31 and the sub-vertical drive circuit 32 in the first embodiment except that the number of main scanning lines 21 that output a drive pulse is different. It is the same.
  • the horizontal drive circuit 133 operates based on a control signal supplied from the controller 111, and applies the signal voltage SigA(m) to the odd-numbered pixels pix(n, 1) and pix(n) from the top via the signal lines 123. 2),... are output in parallel.
  • the horizontal drive circuit 133 operates based on the control signal supplied from the controller 11, and applies the signal voltage SigB(m) to each of the even-numbered pixels pix(n+1, 1) and pix(n+1) from the top via each signal line 124. 2),... are output in parallel.
  • the signal voltage SigA(m) and the signal voltage SigA(m) have a peak value or a pulse width according to the gradation of a video signal input from the outside.
  • the controller 111 controls the driving of the liquid crystal panel 20 so that the black line 20L having a width W of 2 pixels or more and 10 pixels or less is periodically transferred in the vertical direction or the horizontal direction within the display screen.
  • the moving distance of the black line 20L once is, as shown in FIG. 32, two pixels or more and the width of the black line 20L or less (specifically, the number of pixels of the black line 20L in the width direction of the black line 20L or less).
  • the line is moved every specified period. That is, the transfer rate of the black line 20L is 2 pixels or more in the vertical direction or the horizontal direction in the specified period and is less than or equal to the width of the black line 20L, and the black line 20L is discontinuously transferred in the vertical direction or the horizontal direction.
  • the specified period is, for example, one field or n horizontal periods (n is an integer of 1 or more).
  • the moving distance of the black line 20L once is not less than 2 pixels and not more than the width of the black line 20L, a gap is not formed between the black lines 20L before and after the moving, and the black line 20L is not formed. 20L is transferred without a gap in the screen. However, if the black line 20L is transferred at a speed of 2 pixels or more in the specified period, the black line 20L before and after the movement may partially overlap.
  • the sub-vertical drive circuit 132 sets the voltage Sgate(n) of the n-th sub-scan line 122 and the n+1-th sub-scan line 122 from the top to the High level for one horizontal period.
  • the holding capacitance voltage Vcs of the holding capacitance line 24 is applied. Therefore, the pixels (n, 1), (n, 2),... And the pixels (n+1, 1), (n+1, 2),.
  • the main vertical drive circuit 131 when the voltage Sgate(n) of the n-th sub-scanning line 122 and the n+1-th sub-scanning line 122 becomes Low level, the n-th main scanning line 121 and the n+1-th sub-scanning line from the top.
  • the voltage Mgate(n) of the main scanning line 121 is set to High level for two horizontal periods.
  • the main transistors 27 of the pixels (n, 1), (n, 2),... Are turned on for two horizontal periods, and the pixels (n, 1), (n, 2),.
  • the voltages SigA(1), SigA(2),... Of the signal line 123 are applied, and the pixels (n, 1), (n, 2),.
  • the main transistors 27 of the pixels (n+1,1), (n+1,2),... are turned on for two horizontal periods, and the signals (n+1,1), (n+1,2),.
  • the voltages SigB(1), SigB(2),... Of the line 124 are applied, and the pixels (n+1,1), (n+1,2),. Therefore, the period in which the pixels (n, 1), (n, 2),... And the pixels (n+1, 1), (n+1, 2),.
  • the sub-vertical drive circuit 132 after one horizontal period has elapsed after the voltage Sgate(n) of the n-th sub-scanning line 122 and the n+1-th sub-scanning line 122 is set to the Low level, the n+2-th sub-scanning line from the top.
  • the voltage Sgate(n+2) of the 122th and n+3rd sub-scanning lines 122 is set to the High level for one horizontal period.
  • the main vertical drive circuit 131 when the voltage Sgate(n+2) of the n+2th sub-scanning line 122 and the n+3th sub-scanning line 22 from the top becomes Low level, the n+2th main scanning line 121 and the n+3th sub-scanning line from the top
  • the voltage Mgate(n+2) of the main scanning line 121 is set to the High level for two horizontal periods.
  • the main vertical drive circuit 131 drives the uppermost to lowermost main scanning lines 121 as described above, and the sub-vertical drive circuit 132 drives the uppermost to lowermost subscanning lines 122 as described above.
  • the black line 20L having the width W of 2 pixels is transferred in the vertical direction so that the moving distance per movement becomes 2 pixels.
  • the black line 20L can be inserted for a short period of time, so that a decrease in brightness can be particularly suppressed.
  • the main vertical drive circuit 131 after one horizontal period has elapsed since the voltage Sgate(n) of the n-th sub-scanning line 122 and the n+1-th sub-scanning line 122 has become Low level, the n-th main scanning from the top.
  • the voltage Mgate(n) of the line 121 and the (n+1)th main scanning line 121 is set to the High level for two horizontal periods.
  • the operation of the display device 110 other than the above is similar to that of the above-mentioned “first example”.
  • the sub-vertical drive circuit 132 sets the voltage Sgate(n) of the n-th sub-scan line 122 and the n+1-th sub-scan line 122 from the top to the High level for two horizontal periods.
  • the operation of the display device 110 other than the above is similar to that of the above-mentioned “first example”.
  • the configuration of the display device 110 can be simplified.
  • the controller 111 sets the width W of 2 pixels or more and 10 pixels or less so that the one-time moving distance of the black line 20L is 2 pixels or more and the width of the black line 20L or less.
  • the black line 20L included therein is transferred in the vertical direction or the horizontal direction. This makes it possible to prevent the influence of the lateral electric field from continuing even when an object moves in the screen at a moving speed of one pixel in one field. Therefore, regardless of the transfer direction of the black line 20L, it is possible to suppress the occurrence of moving image afterimage/tailing due to the transfer direction of the black line 20L.
  • the configuration of the liquid crystal panel is not limited to that described in the second embodiment, and a configuration different from that may be adopted.
  • a configuration different from that of the second embodiment will be described.
  • Modification 1 First, with reference to FIG. 36, an example of the configuration of the liquid crystal panel 120A of Modification 1 will be described.
  • the vertically adjacent pixels 25 form a pair in order from the top.
  • the pixels 25 forming a pair in the vertical direction have a line-symmetric structure with respect to a straight line extending in the horizontal direction of the liquid crystal panel 120A.
  • the main transistors 27 of the pixels 25 forming a pair are connected to the same main scanning line 121. Since the pixels 25 forming a pair share the same main scanning line 121 as described above, the number of main scanning lines 121 in Modification 1 is the same as the number of main scanning lines 121 in the second embodiment. It only takes half.
  • the sub-transistors 28 of the pixels 25 forming a pair are connected to the same sub-scan line 122. Since the pixels 25 forming a pair share the same sub-scanning line 122, the number of sub-scanning lines 122 in Modification 1 is the same as the number of sub-scanning lines 122 in the second embodiment. It only takes half.
  • the liquid crystal panel 120A of the first modification is similar to the liquid crystal panel 120 of the second embodiment except for the points described above.
  • the sub-vertical drive circuit 32 sets the voltage Sgate(n) of the n-th sub-scan line 22 from the top to the High level for two horizontal periods.
  • the storage capacitance voltage Vcs of the storage capacitance line 24 is applied to (n, 1), (n, 2),... And the pixels (n+1, 1), (n+1, 2),.
  • the main vertical drive circuit 31 sets the voltage Mgate(n) of the n-th main scanning line 21 from the top for two horizontal periods at the timing when the voltage Sgate(n) of the n-th sub-scanning line 22 from the top becomes Low level. Set to High level.
  • the main transistors 27 of the pixels (n,1), (n,2),... Are turned on for two horizontal periods, and the pixels (n,1), (n,2),.
  • the voltages SigA(1), SigA(2),... Of the signal lines 123 are applied, and the pixels (n, 1), (n, 2),.
  • the main transistors 27 of the pixels (n+1, 1), (n+1, 2),... Which form a pair with the pixels (n, 1), (n, 2),.
  • the voltages SigB(1), SigB(2),... Of the signal lines 124 are applied to the pixels (n+1,1), (n+1,2),. , (N+1, 2),... Provide a predetermined gradation display. Therefore, the period in which the pixels (n, 1), (n, 2),... And the pixels (n+1, 1), (n+1, 2),.
  • the sub-vertical drive circuit 132 sets the voltage Sgate(n+1) of the n+1-th sub-scan line 122 from the top for two horizontal periods at the timing of setting the voltage Sgate(n) of the n-th sub-scan line 122 from the top to the Low level. Set to High level.
  • the main vertical drive circuit 131 sets the voltage Mgate(n+1) of the n+1th main scanning line 121 from the top for two horizontal periods at the timing when the voltage Sgate(n+1) of the n+1th subscanning line 122 from the top becomes the Low level. Set to High level.
  • the main vertical drive circuit 131 drives the uppermost to lowermost main scanning lines 121 as described above, and the sub-vertical drive circuit 132 drives the uppermost to lowermost subscanning lines 122 as described above.
  • the black line 20L having the width W of 2 pixels is transferred in the vertical direction so that the moving distance per movement becomes 2 pixels.
  • the main vertical drive circuit 131 and the sub vertical drive circuit 132 can be replaced with one vertical drive circuit. is there.
  • the configuration of the liquid crystal panel 120A can be simplified.
  • Modification 2 With reference to FIG. 38, an example of an equivalent circuit of the liquid crystal panel 120B of Modification 2 will be described. Pixels 25 adjacent in the horizontal direction form a pair in order from the left. The pixels 25 forming a pair in the horizontal direction have a line-symmetrical structure with respect to a straight line extending in the vertical direction of the liquid crystal panel 120B.
  • the liquid crystal panel 120A of the second modification is the same as the liquid crystal panel 120 of the second embodiment (see FIG. 31) except for the points described above.
  • the operation of the liquid crystal panel 120A of Modification 2 is the same as the operation of the liquid crystal panel 120 of the second embodiment (see FIGS. 33 to 34), and thus the description thereof is omitted.
  • the vertically adjacent pixels 25 form a pair in order from the top.
  • the pixels 25 forming a pair in the vertical direction have a line-symmetric structure with respect to a straight line extending in the horizontal direction of the liquid crystal panel 120A.
  • the pixels 25 that are adjacent in the horizontal direction form a pair in order from the left.
  • the pixels 25 forming a pair in the horizontal direction have a line-symmetrical structure with respect to a straight line extending in the vertical direction of the liquid crystal panel 120B.
  • the liquid crystal panel 120C of Modification 3 is the same as the liquid crystal panel 120 of the second embodiment (see FIG. 31) except for the points described above.
  • the operation of the liquid crystal panel 120C of Modification 3 is the same as the operation of the liquid crystal panel 120 of Modification 1 (see FIG. 37), so description thereof will be omitted.
  • the width W of the black line 20L is 1 pixel or more and 10 pixels or less has been described, but the width W of the black line 20L may exceed 10 pixels.
  • the width W of the black line 20L is 1 pixel or more, the vertical direction of the liquid crystal panel 20 is less than the number of pixels, or 1 pixel or more, the vertical direction of the liquid crystal panel 20.
  • the number of pixels may be half or less.
  • the width W of the black line 20L is preferably 10 pixels or less as in the first embodiment.
  • the display device 210 includes a controller 211, a liquid crystal panel 220, and a drive unit 230.
  • the same parts as those in the first or second embodiment are designated by the same reference numerals, and the description thereof will be omitted.
  • FIG. 41 is a diagram showing an example of an equivalent circuit of the liquid crystal panel 220.
  • the liquid crystal panel 220 according to the second embodiment is different from the liquid crystal panel 120 according to the second embodiment except that it does not have a plurality of sub-scanning lines (second scanning lines) 122 and has a pixel 225 instead of the pixel 25. 31)).
  • the pixel 225 is the same as the pixel 25 (see FIG. 31) in the second embodiment except that the pixel 225 does not have the sub-transistor 28.
  • the drive unit 230 includes a main vertical drive circuit (first vertical drive circuit) 131 connected to the plurality of main scan lines 121 and a horizontal drive circuit (first horizontal drive circuit) connected to the plurality of signal lines 123. 133 and a horizontal drive circuit (second horizontal drive circuit) 134 connected to the plurality of signal lines 124.
  • the controller 111 controls the liquid crystal panel 220 via the driving unit 230 so that the black line 20L is periodically transferred in the vertical direction or the horizontal direction within the display screen.
  • the main vertical drive circuit 131 sets the voltage Mgate(n) of the nth main scanning line 121 and the (n+1)th main scanning line 121 from the top to the High level for one horizontal period.
  • the main transistors 27 of the pixels (n, 1), (n, 2),... Are turned on, and the signal lines 123 are respectively supplied to the pixels (n, 1), (n, 2),.
  • the main transistors 27 of the pixels (n+1,1), (n+1,2),... are turned on, and the pixel (n+1,1), (n+1,2),.
  • Voltages (black display voltages) SigB(1), SigB(2),... are applied.
  • the main vertical drive circuit 131 after one horizontal period has passed since the voltage Mgate(n) of the n-th main scanning line 121 and the n+1-th main scanning line 121 has become Low level, the n-th main scanning line from the top.
  • the voltage Mgate(n) on the line 121 is set to High level for one horizontal period.
  • the main transistors 27 of the pixels (n, 1), (n, 2),... Are turned on, and the signal lines 123 are respectively supplied to the pixels (n, 1), (n, 2),.
  • the main vertical drive circuit 131 after one horizontal period has passed since the voltage Mgate(n) of the nth main scanning line 121 and the n+1th main scanning line 121 from the Low level, passes through the n+2th main scanning line from the top.
  • the voltage Mgate(n+2) of the line 121 and the n+3th main scanning line 121 is set to the High level for one horizontal period.
  • the main transistors 27 of the pixels (n+2,1), (n+2,2),... Are turned on, and the signal lines 123 are respectively supplied to the pixels (n+2,1), (n+2,2),.
  • the main transistors 27 of the pixels (n+3, 1), (n+3, 2),... are turned on, and the signal lines 124 of the respective pixel lines (n+3, 1), (n+3, 2),. Voltages (black display voltages) SigB(1), SigB(2),... Are applied.
  • the main vertical drive circuit 131 after one horizontal period elapses after the voltage Mgate(n+1) of the n+2th main scanning line 121 and the n+3th main scanning line 121 from the low level has passed, the n+2th main scanning from the top.
  • the voltage Mgate(n+2) of the line 121 and the n+3th main scanning line 121 is set to the High level for one horizontal period.
  • the main transistors 27 of the pixels (n+2,1), (n+2,2),... Are turned on, and the signal lines 123 are respectively supplied to the pixels (n+2,1), (n+2,2),.
  • the main transistors 27 of the pixels (n+3, 1), (n+3, 2),... are turned on, and the signal lines 123 of the respective pixel lines (n+3, 1), (n+3, 2),. Voltages (voltages for predetermined gradation display) SigB(1), SigB(2),... Are applied.
  • the main vertical drive circuit 131 drives the main scanning lines 121 from the top to the bottom as described above, so that the black line 20L having the width W of 2 pixels can be moved by 2 pixels at one time. Can be transferred vertically.
  • the main vertical drive circuit 131 after four horizontal periods have passed since the voltage Mgate(n) of the nth main scanning line 121 and the (n+1)th main scanning line 121 has become Low level, the nth main scanning line from the top.
  • the voltage Mgate(n) of the line 121 and the (n+1)th main scanning line 121 is set to the High level for one horizontal period.
  • the pixels (n, 1), (n, 2),... And the pixel (n+1, 1) are displayed in a predetermined gradation. Therefore, the period in which the pixel (n, 1) and the pixels (n+1, 1), (n+1, 2),... Are black-displayed is 5 horizontal periods.
  • the operation of the display device 110 other than the above is similar to that of the above-mentioned “first example”.
  • the main vertical drive circuit 131 sets the voltage Mgate(n) of the nth main scanning line 121 and the (n+1)th main scanning line 121 from the top to the High level for two horizontal periods.
  • the horizontal drive circuit 133 displays the voltages SigA(1), SigA(2),... Of the signal lines 123 in black at the timing when the voltage Mgate(n) of the nth main scanning line 121 from the top becomes high level.
  • the horizontal drive circuit 134 applies the voltages SigB(1), SigB(2),... Of the signal lines 124 at the timing when the voltage Mgate(n) of the (n+1)th main scanning line 121 becomes high level.
  • the horizontal drive circuit 133 outputs the voltages SigA(1) and SigA(SigA(1) of the signal lines 123 after one horizontal period has elapsed since the n-th main scanning line 121 and the n+1-th voltage Mgate(n) from the high level. 2),... Are set to predetermined gradation display voltages.
  • the horizontal driving circuit 134 the voltage SigB(1) of each signal line 124, after one horizontal period has elapsed since the n-th main scanning line 121 and the n+1-th voltage Mgate(n) from the top become high level, SigB(2),... Are set to predetermined gradation display voltages.
  • the main vertical drive circuit 131 when the voltage Mgate(n) of the n-th main scanning line 121 and the n+1-th main scanning line 121 from the top becomes Low level, the n+2-th main scanning line 121 and the n+3-th main scanning line 121 from the top.
  • the voltage Mgate(n+2) is set to High level for two horizontal periods.
  • the main vertical drive circuit 131 drives the uppermost to lowermost main scanning lines 121 as described above, and the horizontal drive circuit 133 and the horizontal drive circuit 134 drive the signal lines 123 and signal lines from the leftmost to the rightmost.
  • the black line 20L having a width W of 2 pixels is transferred in the vertical direction so that the moving distance per movement becomes 2 pixels.
  • the controller 211 sets the black line 20L in the vertical direction or the horizontal direction so that the one-time moving distance of the black line 20L is 2 pixels or more and the width of the black line 20L or less. Forward. Therefore, the same effect as that of the display device 110 according to the second embodiment can be obtained.
  • Pixels 225 that are vertically adjacent to each other form a pair in order from the top.
  • Pixels 225 forming a pair in the vertical direction have a line-symmetric structure with respect to a straight line extending in the horizontal direction of the liquid crystal panel 220A.
  • the main transistors 27 of the pixels 225 forming a pair are connected to the same main scanning line 121. Since the pixels 225 forming a pair share the same main scanning line 121 as described above, the number of main scanning lines 121 in the modification is half the number of main scanning lines 121 in the third embodiment. It's done.
  • the liquid crystal panel 220A of the modified example is similar to the liquid crystal panel 220 of the third embodiment except the above.
  • the main vertical drive circuit 131 sets the nth main scanning line 121 and the n+1th voltage Mgate(n) from the top to the High level for one horizontal period.
  • the horizontal drive circuit 133 at the timing when the n-th main scanning line 121 and the (n+1)-th voltage Mgate(n) from the top become the high level, the voltages SigA(1), SigA(2),... ⁇ Set to the voltage for black display.
  • the horizontal drive circuit 134 sets the voltages SigB(1), SigB(2),... Of the signal lines 124 to black display voltages.
  • the main vertical drive circuit 131 after two horizontal periods have elapsed since the voltage Mgate(n) of the nth main scanning line 121 and the n+1th main scanning line 121 from the Low level has passed, the nth main scanning line from the top.
  • the line 121 and the (n+1)th voltage Mgate(n) are set to High level for one horizontal period.
  • the horizontal drive circuit 133 at the timing when the voltage Mgate(n) of the nth main scanning line 121 and the (n+1)th main scanning line 121 from the top becomes the high level, the voltages SigA(1) and SigA( of the signal lines 123 are generated. 2),... Are set to predetermined gradation display voltages.
  • the horizontal driving circuit 134 sets the voltages SigB(1), SigB(2),... Of the signal lines 124 to predetermined gradation display voltages. As a result, the pixels (n, 1), (n, 2),... And the pixels (n+1, 1), (n+1, 2),.
  • the main vertical drive circuit 131 at the timing when the voltage based on the normal video signal is applied to the pixel (n, 1) and the pixel (n+, 1), the n+2th main scanning line 121 and the n+3th voltage Mgate from the top. (N) is set to High level for one horizontal period.
  • one horizontal period elapses after the voltage Mgate(n) of the nth main scanning line 121 and the (n+1)th main scanning line 121 becomes Low level, and then the n+2th main scanning from the top.
  • the line 121 and the n+3rd voltage Mgate(n+1) are set to the High level for one horizontal period.
  • the main scan lines 121 from the top to the bottom are driven as described above, and the horizontal drive circuit 133 and the horizontal drive circuit 134 drive the signal lines 123 and signal lines 124 from the leftmost to the rightmost as described above.
  • the black line 20L having a width W of 2 pixels or more is transferred in the vertical direction so that the moving distance per movement becomes 2 pixels.
  • the display device 310 includes a controller 311, a liquid crystal panel 320, and a drive unit 330.
  • the same parts as those in the first embodiment are designated by the same reference numerals, and the description thereof will be omitted.
  • FIG. 48 is a diagram showing an example of an equivalent circuit of the liquid crystal panel 320.
  • the liquid crystal panel 320 is the same as the liquid crystal panel 20 in the first embodiment except that the liquid crystal panel 320 does not have a plurality of sub-scanning lines (second scanning lines) 22 and has a pixel 325 instead of the pixel 25. Is.
  • the pixel 325 is the same as the pixel 25 in the first embodiment except that the sub-transistor 28 is not included.
  • the drive unit 230 includes a main vertical drive circuit (first vertical drive circuit) 31 connected to the plurality of main scanning lines 21, and a horizontal drive circuit (first horizontal drive circuit) connected to the plurality of signal lines 23. And 33.
  • the controller 311 controls the liquid crystal panel 320 via the driving unit 330 so that the black line 20L is periodically transferred in the vertical direction or the horizontal direction within the display screen.
  • the main vertical drive circuit 31 sets the nth main scanning line 21 from the top to the high level for a prescribed period (for example, a period shorter than one horizontal period).
  • the horizontal drive circuit 33 blacks the voltages Sig(1), Sig(2),... Of the signal lines 23 at the timing when the voltage Mgate(n) of the nth main scanning line 21 from the top becomes high level. Use the indicated voltage. As a result, a black display voltage is applied to the pixels pix(n,1), pix(n+1,1),... And the pixels pix(n,1), pix(n+1,1),. Will be displayed.
  • the main vertical drive circuit 31 operates the n-th main scanning from the top after a lapse of a prescribed period (for example, a period longer than one horizontal period) after the voltage Mgate(n) of the n-th main scanning line 121 from the top becomes Low level.
  • the line 21 is set to High level for a prescribed period (for example, a period shorter than one horizontal period).
  • the horizontal drive circuit 33 determines the voltages Sig(1), Sig(2),... Of the signal lines 123 at a predetermined timing when the voltage Mgate(n) of the nth main scanning line 21 from the top becomes high level.
  • To the gradation display voltage As a result, a predetermined gradation display voltage is applied to the pixels pix(n,1), pix(n,2),..., The pixels pix(n,1), pix(n,2),. ⁇ Displays a predetermined gradation.
  • the main vertical drive circuit 31 drives the uppermost to lowermost main scanning lines 21 as described above, and the horizontal drive circuit 33 drives the leftmost to rightmost signal lines 23 as described above.
  • the black line 20L can be transferred in the vertical direction.
  • the black display period is not limited to the first example, and a predetermined gray scale is applied from the application of the black display voltage to the pixels pix(n,1), pix(n,2),.
  • the black display period may be further extended to, for example, about 3 horizontal periods.
  • the main vertical drive circuit 31 sets the nth main scanning line 21 from the top to the High level for one horizontal period.
  • the horizontal drive circuit 33 blacks the voltages Sig(1), Sig(2),... Of the signal lines 23 at the timing when the voltage Mgate(n) of the nth main scanning line 21 from the top becomes high level. Use the indicated voltage. As a result, a black display voltage is applied to the pixels pix(n,1), pix(n,2),..., And the pixels pix(n,1), pix(n,2),. Will be displayed.
  • the horizontal drive circuit 33 detects the voltage Mgate(n) of the nth main scanning line 21 from the top before one horizontal period elapses after the voltage Mgate(n) of the nth main scanning line 21 becomes high level. Before n) becomes the Low level, the voltages Sig(1), Sig(2),... Of the signal lines 23 are set to predetermined gradation display voltages. As a result, a predetermined gradation display voltage is applied to the pixels pix(n,1), pix(n,2),..., The pixels pix(n,1), pix(n,2),. ⁇ Displays a predetermined gradation.
  • the main vertical drive circuit 31 drives the uppermost to lowermost main scanning lines 21 as described above, and the horizontal drive circuit 33 drives the leftmost to rightmost signal lines 23 as described above.
  • the black line 20L can be transferred in the vertical direction.
  • the controller 211 transfers the black line 20L in the vertical direction or the horizontal direction, so that the same effect as that of the display device 110 according to the first embodiment can be obtained. Further, the configuration of the liquid crystal panel 320 can be simplified as compared with the liquid crystal panel 20 in the first embodiment.
  • the display device 310 may further include a detection unit (not shown), and this detection unit may detect the area where the moving object 340 is present in the image, as shown in FIG. 52A. Then, the controller 311 may locally insert the black display 341 into an area detected by the detection unit (hereinafter, referred to as a “detection area”) to suppress the occurrence of a moving image afterimage/tailing.
  • the detection unit is composed of, for example, an IC (Integrated Circuit) or the like.
  • the black display 341 is inserted, for example, for a prescribed period of one field or two fields or more.
  • the shape of the black display 341 may be, for example, a rectangular shape, but it is preferable that the moving object 340 be hidden, and the shape is not particularly limited to the rectangular shape.
  • the shape of the black display 341 may be a strip shape extending in the vertical direction of the liquid crystal panel 320 as shown in FIG. 52B, or a strip shape extending in the vertical direction of the liquid crystal panel 320 as shown in FIG. 52C. May be. Further, as shown in FIG. 52D, a prescribed pattern or pattern such as a black stripe may be displayed.
  • the black display 341 is inserted in the detection area, but a white display or an arbitrary halftone display may be inserted in the detection area, or the black display 341 and the white display may be inserted in the detection area.
  • the displays may be alternately displayed. :
  • the electronic device 410 is, for example, a mobile terminal including a display surface 411 on the main surface of a plate-shaped housing.
  • the electronic device 410 includes a display device 412 at the position of the display surface 411, for example.
  • the display device 412 is any one of the display devices 10, 110, 210, and 310 according to the above-described first to fourth embodiments and the modifications thereof.
  • any one of the display devices 10, 110, 210, and 310 according to the above-described first to fourth embodiments and the modifications thereof is provided as the display device 412. Therefore, the same effect as that of each of the above embodiments can be obtained.
  • the electronic device 510 is, for example, a notebook personal computer having a display surface 511 on the main surface of one of two foldable plate-shaped housings.
  • the electronic device 510 includes a display device 512 at the position of the display surface 511, for example.
  • the display device 512 is one of the display devices 10, 110, 210, and 310 according to the above-described first to fourth embodiments and their modifications.
  • the display device 512 any one of the display devices 10, 110, 210, 310 according to the first to fourth embodiments and the modifications thereof is provided. Therefore, the same effect as that of each of the above embodiments can be obtained.
  • the projector 600 corresponds to a specific but not limitative example of “projection-type display device” according to one embodiment of the present disclosure.
  • the projector 600 includes, for example, a light source device 601, an image generation system 602, and a projection optical system 603.
  • the image generation system 602 generates image light of a plurality of colors by modulating light (for example, white light) emitted from the light source device 601 based on a video signal, and synthesizes the generated image light of a plurality of colors.
  • the light is emitted to the projection optical system 603.
  • the image generation system 602 has an illumination optical system 610, an image generation unit 620, and an image synthesis unit 630.
  • the projection optical system 603 is configured to project the image light (combined image light) emitted from the image generation system 602 onto a screen or the like.
  • the image generation system 602 corresponds to a specific but not limitative example of “light modulator” of the present disclosure.
  • the projection optical system 603 corresponds to a specific but not limitative example of “projection unit” in one embodiment of the present disclosure.
  • the illumination optical system 610 decomposes light (for example, white light) emitted from the light source device 601 into a plurality of color lights.
  • the illumination optical system 610 has, for example, an integrator element 611, a polarization conversion element 612, a condenser lens 613, dichroic mirrors 614 and 615, and mirrors 616 to 618.
  • the integrator element 611 has, for example, a fly-eye lens 611a and a fly-eye lens 611b.
  • the fly-eye lens 611a has a plurality of two-dimensionally arranged microlenses.
  • the fly-eye lens 611b also has a plurality of two-dimensionally arranged microlenses.
  • the fly-eye lens 611a splits the light (for example, white light) emitted from the light source device 601 into a plurality of light fluxes and forms an image on each microlens in the fly-eye lens 611b.
  • the fly-eye lens 611b functions as a secondary light source and makes a plurality of parallel lights with uniform brightness enter the polarization conversion element 612.
  • the dichroic mirrors 614 and 615 are configured to selectively reflect color light in a predetermined wavelength range and transmit light in other wavelength ranges.
  • the dichroic mirror 614 is configured to selectively reflect red light, for example.
  • the dichroic mirror 615 is configured to selectively reflect green light, for example.
  • the image generation unit 620 modulates each color light separated by the illumination optical system 610 based on a video signal corresponding to each color input from the outside, and generates image light of each color.
  • the image generation unit 620 includes, for example, a light valve 621 for red light, a light valve 622 for green light, and a light valve 623 for blue light.
  • the light valve 621 for red light modulates the red light input from the illumination optical system 610 based on a video signal corresponding to red input from the outside to generate red image light.
  • the light valve 622 for green light modulates the green light input from the illumination optical system 610 based on a video signal corresponding to green input from the outside to generate green image light.
  • the light valve 623 for blue light is for modulating blue light input from the illumination optical system 610 based on a video signal corresponding to blue input from the outside to generate blue image light.
  • the light valve 621 for red light, the light valve 622 for green light, and the light valve 623 for blue light are the display devices 10, 110, 210 according to the above-described first to fourth embodiments and their modifications. It is configured by any of 310.
  • the drive of the light valve 621 for red light, the light valve 622 for green light, and the light valve 623 for blue light may be controlled by one controller (control circuit).
  • the image synthesizing unit 630 synthesizes the image lights of the respective colors generated by the image generating unit 620 to generate color image light.
  • the upper limit value or the lower limit value of the numerical range of a certain stage is the upper limit value or the lower limit value of the numerical range of another stage. You may replace with a lower limit.
  • the transfer of the line is periodic, 6.
  • the control circuit according to any one of (1) to (5), wherein a transfer direction of the line is a vertical direction or a horizontal direction of the liquid crystal panel.
  • the azimuth angle ⁇ of the liquid crystal molecules included in the liquid crystal panel is expressed with reference to the horizontal direction of the liquid crystal panel, and the azimuth angles ⁇ of 0° and 180° are the first horizontal direction, the second horizontal direction, and When the directions in which the azimuth angle ⁇ is 90° and 270° are the first vertical direction and the second vertical direction, respectively,
  • the azimuth angle ⁇ is within the range of 0° ⁇ 90°
  • the transfer direction of the line is the second vertical direction or the second horizontal direction
  • the azimuth angle ⁇ is within the range of 90° ⁇ 180°
  • the transfer direction of the line is the second vertical direction or the first horizontal direction
  • the azimuth angle ⁇ is within a range of 180° ⁇ 270°
  • the transfer direction of the line is the first vertical direction or the first horizontal
  • the control circuit according to any one.
  • LCD panel A drive unit for driving the liquid crystal panel
  • a display device comprising: the control circuit according to any one of (1) to (7).
  • the liquid crystal panel A plurality of scan lines extending in the row direction, A plurality of signal lines extending in the column direction, A plurality of pixels provided one at each intersection of the scanning line and the signal line,
  • the pixel is Liquid crystal cell, A transistor for writing the voltage of the signal line to the liquid crystal cell based on a signal input from the scanning line,
  • the liquid crystal panel A plurality of first scan lines extending in the row direction, A plurality of second scan lines extending in the row direction, A storage capacitor line extending in the row direction, A plurality of signal lines extending in the column direction, A plurality of pixels provided one at each intersection of the first scanning line and the signal line,
  • the pixel is Liquid crystal cell, A first transistor that writes the voltage of the signal line to the liquid crystal cell based on a signal input from the first scanning line; A second transistor that writes the voltage of the storage capacitor line to the liquid crystal cell based on a signal input from the second scanning line.
  • the liquid crystal panel A plurality of first scan lines extending in the row direction, A plurality of first signal lines extending in the column direction, A plurality of second signal lines extending in the column direction, A plurality of first pixels provided one at each intersection of the first scanning line and the first signal line located at an odd number in the column direction, A plurality of second pixels provided one at each position where the first scanning line and the second signal line located at an even number in the column direction intersect with each other,
  • the first pixel is A first liquid crystal cell, A first transistor that writes the voltage of the first signal line to the first liquid crystal cell based on a signal input from the first scanning line,
  • the second pixel is A second liquid crystal cell, A third transistor that writes the voltage of the second signal line to the second liquid crystal cell based on a signal input from the first scanning line.
  • the liquid crystal panel A plurality of second scan lines extending in the row direction, A plurality of storage capacitor lines extending in the row direction,
  • the first pixel further includes a second transistor that writes the voltage of the storage capacitor line to the first liquid crystal cell based on a signal input from the second scanning line
  • the second pixel further includes a fourth transistor that writes the voltage of the storage capacitor line to the second liquid crystal cell based on a signal input from the second scanning line, according to (11). Display device.
  • the first pixel and the second pixel which are adjacent to each other in the vertical direction of the liquid crystal panel, form a pair
  • the display device according to (12) wherein the first pixel and the second pixel forming the pair have a line-symmetric structure with respect to a straight line extending in the horizontal direction of the liquid crystal panel.
  • the first pixels adjacent in the horizontal direction of the liquid crystal panel form a pair
  • the second pixels adjacent to each other in the horizontal direction of the liquid crystal panel form a pair
  • the first pixels forming the pair have a structure symmetrical with respect to a straight line extending in a vertical direction of the liquid crystal panel
  • the display device according to any one of (11) to (14), wherein the second pixels forming the pair have a line-symmetric structure with respect to a straight line extending in the vertical direction of the liquid crystal panel.
  • the display device is LCD panel, A drive unit for driving the liquid crystal panel, The control circuit according to any one of (1) to (7), The control circuit is an electronic device that controls driving of the liquid crystal panel so that lines of the same gradation having a width of 1 pixel or more and 10 pixels or less are transferred.
  • Illumination optics A plurality of liquid crystal panels that generate image light by modulating light from the illumination optical system, A control circuit according to any one of (1) to (7), A projection optical system for projecting the image light generated by a plurality of the liquid crystal panels.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

制御回路は、１画素以上１０画素以下の幅を有する同一階調のラインが画面内に転送されるように、液晶パネルの駆動を制御する。

Description

制御回路、表示装置、電子機器、投射型表示装置および制御方法
　本開示は、制御回路、表示装置、電子機器、投射型表示装置および制御方法に関する。
　近年、モバイル機器やプロジェクタ等の電子機器の発達に伴い、高品位画質の液晶パネルの需要が高まっている。このような需要に応えるべく、種々の技術が検討されている。例えば特許文献１には、画像と画像の間に黒表示画面を挿入して、動画質を改善することができる液晶表示装が記載されている。
特開２００８－２０３６２７号公報
　液晶パネルには、動画像の表示の際に、動画残像および尾引きが発生するとう問題がある。液晶パネルの画質を高品位化するためには、このような動画残像および尾引きを抑制する技術が望まれる。
　本開示の目的は、動画残像および尾引きを抑制することができる制御回路、表示装置、電子機器、投射型表示装置および制御方法を提供することにある。
　上述の課題を解決するために、第１の開示は、
　１画素以上１０画素以下の幅を有する同一階調のラインが画面内に転送されるように、液晶パネルの駆動を制御する制御回路である。
　第２の開示は、
　液晶パネルと、
　液晶パネルを駆動する駆動部と、
　駆動部を介して液晶パネルの駆動を制御する制御回路と
　を備え、
　制御回路は、１画素以上１０画素以下の幅を有する同一階調のラインが転送されるように、液晶パネルの駆動を制御する表示装置である。
　第３の開示は、
　表示装置を備え、
　表示装置は、
　液晶パネルと、
　液晶パネルを駆動する駆動部と、
　駆動部を介して液晶パネルの駆動を制御する制御回路と
　を備え、
　制御回路は、１画素以上１０画素以下の幅を有する同一階調のラインが転送されるように、液晶パネルの駆動を制御する電子機器である。
　第４の開示は、
　照明光学系と、
　照明光学系からの光を変調することで画像光を生成する複数の液晶パネルと、
　複数の液晶パネルの駆動を制御する制御回路と、
　複数の液晶パネルで生成された画像光を投射する投影光学系と
　を備え、
　制御回路は、１画素以上１０画素以下の幅を有する同一階調のラインが転送されるように、液晶パネルの駆動を制御する投射型表示装置である。
　第５の開示は、
　１画素以上１０画素以下の幅を有する同一階調のラインが転送されるように、液晶パネルの駆動を制御する制御方法である。
図１Ａは、隣接する画素間において液晶分子が横電界の影響を受けて、プレチルトによる配向方向に傾いた状態を示す模式図である。図１Ｂは、隣接する画素間において液晶分子が横電界の影響を受けて、プレチルトによる配向方向とは逆方向に傾いた状態を示す模式図である。 図２は、黒色のパターンが、白表示された画面内を左方向に移動する例を示す概略図である。 図３Ａは、黒色のパターンの停止状態（初期状態）における、図２中の領域５０Ｒの一例を示す平面図である。図３Ｂは、黒色のパターンの移動開始から１フィールド（１６．６ｍｓｅｃ）後の状態における、図２中の領域５０Ｒの一例を示す平面図である。図３Ｃは、黒色のパターンの移動開始から２フィールド（３３．３ｍｓｅｃ）後における、図２中の領域５０Ｒの一例を示す平面図である。図３Ｄは、黒色のパターンの移動開始から３フィールド（５０ｍｓｅｃ）後における、図２中の領域５０Ｒの一例を示す平面図である。 図４Ａは、図３ＡのＩＶＡ－ＩＶＡに沿った断面を模試的に表す図である。図４Ｂは、図３ＢのＩＶＢ－ＩＶＢに沿った断面を模試的に表す図である。図４Ｃは、図３ＣのＩＶＣ－ＩＶＣに沿った断面を模試的に表す図である。図４Ｄは、図３ＡのＩＶＤ－ＩＶＤに沿った断面を模試的に表す図である。 図５Ａは、液晶分子の配向方向と残像および尾引きの発生方向との関係を示す概略図である。図５Ｂは、図５Ａに示した配向方向の液晶パネルで黒色のパターンを左方向に移動した例を示す概略図である。図５Ｃは、図５Ａに示した配向方向の液晶パネルで黒色のパターンを上方向に移動した例を示す概略図である。図５Ｄは、図５Ａに示した配向方向の液晶パネルで黒色のパターンを右方向に移動した例を示す概略図である。図５Ｅは、図５Ａに示した配向方向の液晶パネルで黒色のパターンを下方向に移動した例を示す概略図である。 図６Ａは、液晶分子の配向方向と残像および尾引きの発生方向との関係を示す概略図である。図６Ｂは、図６Ａに示した配向方向の液晶パネルで黒色のパターンを左方向に移動した例を示す概略図である。図６Ｃは、図６Ａに示した配向方向の液晶パネルで黒色のパターンを上方向に移動した例を示す概略図である。図６Ｄは、図６Ａに示した配向方向の液晶パネルで黒色のパターンを右方向に移動した例を示す概略図である。図６Ｅは、図６Ａに示した配向方向の液晶パネルで黒色のパターンを下方向に移動した例を示す概略図である。 図７Ａは、液晶分子の配向方向と残像および尾引きの発生方向との関係を示す概略図である。図７Ｂは、図７Ａに示した配向方向の液晶パネルで黒色のパターンを左方向に移動した例を示す概略図である。図７Ｃは、図７Ａに示した配向方向の液晶パネルで黒色のパターンを上方向に移動した例を示す概略図である。図７Ｄは、図７Ａに示した配向方向の液晶パネルで黒色のパターンを右方向に移動した例を示す概略図である。図７Ｅは、図７Ａに示した配向方向の液晶パネルで黒色のパターンを下方向に移動した例を示す概略図である。 図８Ａは、液晶分子の配向方向と残像および尾引きの発生方向との関係を示す概略図である。図８Ｂは、図８Ａに示した配向方向の液晶パネルで黒色のパターンを左方向に移動した例を示す概略図である。図８Ｃは、図８Ａに示した配向方向の液晶パネルで黒色のパターンを上方向に移動した例を示す概略図である。図８Ｄは、図８Ａに示した配向方向の液晶パネルで黒色のパターンを右方向に移動した例を示す概略図である。図８Ｅは、図８Ａに示した配向方向の液晶パネルで黒色のパターンを下方向に移動した例を示す概略図である。 図９Ａは、黒色のパターンの移動開始から１フィールド（１６．６ｍｓｅｃ）後の状態における、図２中の領域５０Ｒの一例を示す平面図である。図９Ｂは、図９ＡのＩＸＢ－ＩＸＢ線に沿った断面を模試的に表す図である。 図１０Ａは、液晶パネルの横ラインを一旦黒表示にする例を示す概略図である。図１０Ｂは、液晶パネルの縦ラインを一旦黒表示にする例を示す概略図である。 図１１は、画面全体を一旦黒表示にする例を示す概略図である。 図１２は、本開示の第１の実施形態に係る液晶表示装置の構成の一例を示すブロック図である。 図１３は、液晶パネルの等価回路の一例を示す図である。 図１４は、液晶パネルの構成の一例を示す概略図である。 図１５Ａは、黒色のラインを垂直方向に転送する例を示す概略図である。図１５Ｂは、黒色のラインを水平方向に転送する例を示す概略図である。 図１６は、黒ラインの転送方向と、黒色のラインの転送による動画残像および尾引きの発生との関係を説明するための概略図である。 図１７Ａは、動画残像および尾引きが発生する、黒色のラインの転送方向を示す概略図である。図１７Ｂは、動画残像および尾引きの発生が抑制される、黒色のラインの転送方向を示す概略図である。 図１８Ａは、動画残像および尾引きが発生する、黒色のラインの転送方向を示す概略図である。図１８Ｂは、動画残像および尾引きの発生が抑制される、黒色のラインの転送方向を示す概略図である。 図１９Ａは、黒色のラインの挿入方法の第１の例を示す概略図である。図１９Ｂは、黒色のラインの挿入方法の第２の例を示す概略図である。図１９Ｃは、黒色のラインの挿入方法の第３の例を示す概略図である。 図２０は、本開示の第１の実施形態に係る液晶表示装置の動作の第１の例を説明するためのタイミングチャートである。 図２１は、本開示の第１の実施形態に係る液晶表示装置の動作の第２の例を説明するためのタイミングチャートである。 図２２は、本開示の第１の実施形態に係る液晶表示装置の動作の第３の例を説明するためのタイミングチャートである。 図２３は、変形例に係る液晶パネルの等価回路の一例を示す図である。 図２４は、変形例に係る液晶表示装置の動作の一例を説明するためのタイミングチャートである。 図２５は、全面黒表示の画像を挿入する例を示す概略図である。 図２６は、全面白表示の画像を挿入する例を示す概略図である。 図２７は、全面黒表示の画像と全面白表示の画像を挿入する例を示す概略図である。 図２８は、全面同一の中間調の画像を挿入する例を示す概略図である。 図２９Ａ、図２９Ｂは、全面黒表示の画像を挿入する例を示す概略図である。 図３０は、本開示の第２の実施形態に係る表示装置の構成の一例を示すブロック図である。 図３１は、液晶パネルの等価回路の一例を示す図である。 図３２は、黒色のラインを垂直方向に転送する例を示す概略図である。 図３３は、本開示の第２の実施形態に係る液晶表示装置の動作の第１の例を説明するためのタイミングチャートである。 図３４は、本開示の第２の実施形態に係る液晶表示装置の動作の第２の例を説明するためのタイミングチャートである。 図３５は、本開示の第２の実施形態に係る液晶表示装置の動作の第３の例を説明するためのタイミングチャートである。 図３６は、変形例に係る液晶パネルの等価回路の一例を示す図である。 図３７は、変形例に係る液晶パネルの動作の一例を示すタイミングチャートである。 図３８は、変形例に係る液晶パネルの等価回路の一例を示す図である。 図３９は、変形例に係る液晶パネルの等価回路の一例を示す図である。 図４０は、本開示の第３の実施形態に係る液晶表示装置の構成の一例を示すブロック図である。 図４１は、液晶パネルの等価回路の一例を示す図である。 図４２は、本開示の第３の実施形態に係る液晶表示装置の動作の第１の例を説明するためのタイミングチャートである。 図４３は、本開示の第３の実施形態に係る液晶表示装置の動作の第２の例を説明するためのタイミングチャートである。 図４４は、本開示の第３の実施形態に係る液晶表示装置の動作の第３の例を説明するためのタイミングチャートである。 図４５は、変形例に係る液晶パネルの等価回路の一例を示す図である。 図４６は、変形例に係る液晶パネルの動作の一例を示すタイミングチャートである。 図４７は、本開示の第４の実施形態に係る液晶表示装置の構成の一例を示すブロック図である。 図４８は、液晶パネルの等価回路の一例を示す図である。 図４９は、本開示の第４の実施形態に係る液晶表示装置の動作の第１の例を説明するためのタイミングチャートである。 図５０は、本開示の第４の実施形態に係る液晶表示装置の動作の他の例を説明するためのタイミングチャートである。 図５１は、本開示の第４の実施形態に係る液晶表示装置の動作の第２の例を説明するためのタイミングチャートである。 図５２Ａ、図５２Ｂ、図５２Ｃ、図５２Ｄはそれぞれ、移動する物体が存在するエリアに黒表示を挿入する例を示す概略図である。 図５３は、本開示の第５の実施形態に係る電子機器の構成の一例を示す斜視図である。 図５４は、本開示の第６の実施形態に係る電子機器の構成の一例を示す斜視図である。 図５５は、本開示の第７の実施形態に係るプロジェクタの構成の一例を示す概略図である。
　本開示の実施形態について以下の順序で説明する。なお、以下の実施形態の全図においては、同一または対応する部分には同一の符号を付す。
１　第１の実施形態（液晶表示装置の例）
２　第２の実施形態（液晶表示装置の例）
３　第３の実施形態（液晶表示装置の例）
４　第４の実施形態（液晶表示装置の例）
５　第５の実施形態（電子機器の例）
６　第６の実施形態（電子機器の例）
７　第７の実施形態（プロジェクタの例）
＜１　第１の実施形態＞
［概要］
（ディスクリネーションの発生原因）
　まず、図１Ａ、図１Ｂを参照して、静止画中にて、隣接する画素５１間にディスクリネーション（リバースチルトドメインとも称される。）６１が発生する原因について説明する。ここでは、ＶＡ（Vertically Aligned）駆動方式の液晶パネル５０を例としてディスクリネーション６１の発生原因について説明するが、ＶＡ（Vertically Aligned）駆動方式以外の液晶パネルでも同様の原因でディスクリネーション６１は発生する。
　隣接する画素５１で異なる階調を表示すると、隣接する画素間に横電界が発生する。図１Ａに示すように、液晶分子５４がこの横電界の影響を受けて、プレチルトによる配向方向に傾く場合には、配向乱れは小さいため、ディスクリネーション６１の発生は抑制される。一方、図１Ｂに示すように、液晶分子５４がこの横電界の影響を受けて、プレチルトによる配向方向とは逆方向に傾く場合には、配向乱れが大きく、ディスクリネーション６１が発生する。隣接画素で黒表示と白表示を行った場合、横電界が最大となるため、ディスクリネーション６１が最大となる。ＶＡ駆動方式の液晶パネル５０の場合、黒表示における対向基板５３とＴＦＴ（Thin Film Transistor）基板５２の電位差は、例えば０Ｖであり、白表示における対向基板５３とＴＦＴ基板５２の電位差は、例えば４Ｖである。
（残像および尾引の発生原因）
　次に、図２に示すように、黒色のパターン７１が、白表示された画面５０Ａ内を左方向に移動する場合を例として、動画像の残像および尾引き（以下「動画残像・尾引き」と表記する。）の発生原因について説明する。なお、本明細書において、特に断らない限り、「左方向」、「右方向」「上方向」、「下方向」とはそれぞれ、図中で左、右、上、下に向かう方向を意味する。また、以下の説明においても、特に断らないかぎり、パターン７１の色は黒色であり、パターン７１の背景は白色である。
　黒色のパターン７１が左方向に移動すると、ディスクリネーション６１の発生部分（黒表示と白表示の境界部分）６２も左方向に移動する。この際、ディスクリネーション６１が正常な配向状態に戻るまで時間が黒色のパターン７１の移動速度により異なる。
　図３Ａ～図３Ｄ、図４Ａ～図４Ｄに示すように、ディスクリネーション６１の発生部分６２が１フィールド、１画素の移動速度で移動する動画では、ディスクリネーション６１が正常な配向状態に戻るまでに最も時間がかかる。このため、ディスクリネーション６１の発生部分６２が１フィールド、１画素の移動速度で移動する動画では、動画残像・尾引きが発生する。すなわち、ディスクリネーション６１の発生部分６２は、静止画では黒領域が太くなっているように認識されるのに対して、動画では尾引きとして認識される。なお、図４Ａ～図４Ｄ中、ラインＬ１は透過率を示し、ラインＬ２は等電位面を示す。
　上述した動画残像・尾引きは、液晶分子５４の特定の配向方向とパターン７１の特定の移動方向とが組み合わされた場合に発生する。
　図５Ａに示すように、液晶分子５４が右配向している液晶パネル５０では、図５Ｃ、図５Ｄに示すように、パターン７１が上方向または右方向に１フィールド、１画素の移動速度で移動した場合、動画残像・尾引き７２が発生する。一方、図５Ｂ、図５Ｅに示すように、パターン７１が左方向または下方向に１フィールド、１画素の移動速度で移動した場合、動画残像・尾引き７２の発生は抑制される。
　図６Ａに示すように、液晶分子５４が左配向している液晶パネル５０では、図６Ｂ、図６Ｃに示すように、パターン７１が左方向または上方向に１フィールド、１画素の移動速度で移動した場合、動画残像・尾引き７２が発生する。一方、図６Ｄ、図６Ｅに示すように、パターン７１が右方向または下方向に１フィールド、１画素の移動速度で移動した場合、動画残像・尾引き７２の発生は抑制される。
　図７Ａに示すように、液晶分子５４が左配向している液晶パネル５０では、図７Ｂ、図７Ｅに示すように、パターン７１が左方向または下方向に１フィールド、１画素の移動速度で移動した場合、動画残像・尾引き７２が発生する。一方、図７Ｃ、図７Ｄに示すように、パターン７１が上方向または右方向に１フィールド、１画素の移動速度で移動した場合、動画残像・尾引き７２の発生は抑制される。
　図８Ａに示すように、液晶分子５４が右配向している液晶パネル５０では、図８Ｄ、図８Ｅに示すように、パターン７１が右方向または下方向に１フィールド、１画素の移動速度で移動した場合、動画残像・尾引き７２が発生する。一方、図８Ｂ、図８Ｃに示すように、パターン７１が左方向または上方向に１フィールド、１画素の移動速度で移動した場合、動画残像・尾引き７２の発生は抑制される。
　動画残像・尾引き７２の発生は、パターン７１の移動速度に依存する。上述の動画残像・尾引き７２の発生原因の説明のように、パターン７１が１フィールド、１画素の移動速度で移動する場合に動画残像・尾引き７２が発生する。これに対して、図９Ａ、図９Ｂに示すように、パターン７１の移動速度が１フィールド、１画素よりも速い場合（例えば１フィールド、２画素以上である場合）、動画残像・尾引き７２の発生は大きく緩和される。これは、現フィールドでディスクリネーション６１が発生した部分が、次フィールドで移動したパターン７１からのディスクリネーション６１の影響をうけず、つまり局所的に同一階調のラスタ表示でリセットされるためである。しかしながら、パターン移動速度は、表示される動画に依るので、１フィールド、１画素を前提として、動画残像・尾引き７２に関する改善策を考えることが望まれる。
　動画残像・尾引き７２は、同一階調のラスタを表示し、横電界をなくすことで、リセットすることができる。例えば、図１０Ａに示すように、横ライン５１ＬＡを一旦黒表示のみ（すなわち、同一階調のみ）にすると、左右に隣接する画素５１間の横電界をリセットすることができる。また、図１０Ｂに示すように、縦ライン５１ＬＢを黒表示のみ（同一階調のみ）にすると、上下に隣接する画素５１間の横電界をリセットすることができる。縦横ともに画面全体で横電界をリセットするには、図１１に示すように、黒ラスタ（同一階調のラスタ）を画面全体に表示すればよい。
　しかしながら、上述のように黒ラスタを画面全体に表示すると、画面の輝度が低下する。そこで、本発明者らは、画面の輝度低下を抑制しつつ、動画残像・尾引き７２を抑制することができる液晶表示装置について検討した。その結果、同一階調のラインを画面内に転送する液晶表示装置を見出すに至った。第１の実施形態では、このような液晶表示装置について説明する。
［液晶表示装置の構成］
　まず、図１２を参照して、本開示の第１の実施形態に係る液晶表示装置（以下単に「表示装置」という。）１０の構成の一例について説明する。表示装置１０は、３板式のプロジェクタ（投射型表示装置）のライトバルブとして適用可能なものである。表示装置１０は、コントローラ１１と、液晶パネル２０と、駆動部３０とを備える。液晶パネル２０は、透過型となっていてもよいし、反射型となっていてもよい。なお、液晶パネル２０が透過型となっている場合には、表示装置１０は、必要に応じて、液晶パネル２０の背後に、図示しない光源を備えていてもよい。なお、コントローラ１１は、本開示の「制御回路」の一具体例に相当する。
（液晶パネル）
　液晶パネル２０は、例えば、ノーマリーブラックの透過率特性または反射率特性となっている。ここで、ノーマリーブラックとは、電圧がかかっていない時に透過率または反射率が最小となり、黒表示になる光学特性を指している。なお、液晶パネル２０は、例えば、ノーマリーホワイトの透過率特性または反射率特性となっていてもよい。ここで、ノーマリーホワイトとは、電圧がかかっていない時に透過率または反射率が最大となり、白表示になる光学特性を指している。液晶パネル２０は、電圧印加により光の偏光状態を電気的に変えることで画像光を生成するものである。
　図１３は、液晶パネル２０の等価回路の一例を示す図である。液晶パネル２０は、行方向に延在された複数の主走査線（第１の走査線）２１と、行方向に延在された複数の副走査線（第２の走査線）２２と、行方向に延在された複数の保持容量線２４と、列方向に延在された複数の信号線２３と、主走査線２１と信号線２３とが互いに交差する箇所ごとに１つずつ設けられた複数の画素２５とを有している。主走査線２１と副走査線２２は同数設けられている。
　各画素２５は、液晶セル２６と、主走査線２１から入力される信号に基づいて信号線２３の電圧を液晶セル２６に書き込む主トランジスタ（第１のトランジスタ）２７と、副走査線２２から入力される信号に基づいて、保持容量線２４の電圧を液晶セル２６に書き込む福トランジスタ（第２のトランジスタ）２８と、液晶セル２６に並列接続された容量素子２９とを有している。
　図１３において、Ｍｇａｔｅ（ｎ）、Ｓｇａｔｅ（ｎ）、Ｓｉｇ（ｍ）はそれぞれ、主垂直駆動回路３１の出力（すなわち主走査線２１の電圧）、副垂直駆動回路３２の出力（すなわち副走査線２２の電圧）、水平駆動回路３３の出力（すなわち水平駆動回路３３の電圧）を表す。また、ｐｉｘ（ｎ、ｍ）は、上からｎ番目の主走査線２１と、左からｍ番目の信号線２３との交点における画素２５を表す。なお、以下の説明においても、これらの符号はそれぞれ、上記と同様のものを表す。
　図１４は、液晶パネル２０の構成の一例を示す概略図である。液晶パネル２０は、例えば、液晶分子２６Ｄを含む液晶層２６Ａと、液晶層２６Ａを挟み込む複数の画素電極２６Ｂおよび対向電極２６Ｃとを備える。液晶パネル２０は、例えば、偏光板をさらに備えるようにしてもよい。液晶パネル２０の駆動方式は、例えば、ＶＡ(Vertical Alignment)モード、ＴＮ（Twisted Nematic）モード、ＩＰＳ(In Plane Switching)モード、ＦＦＳ（Fringe Field Switching）モード、ＳＴＮ（Super Twisted Nematic）モード、または、ＥＣＢ（Electrically Controlled Birefringence）モードである。なお、図１４では、液晶パネル２０の駆動方式が、ＶＡ(Vertical Alignment)モードである例が示されている。
　主トランジスタ２７および副トランジスタ２８は、例えば、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）によって構成されている。主トランジスタ２７のゲート電極は主走査線２１に接続され、ソース電極（またはドレイン電極）は信号線２３に接続され、ドレイン電極（またはソース電極）は液晶セル２６の画素電極２６Ｂに接続されている。副トランジスタ２８のゲート電極は副走査線２２に接続され、ソース電極（またはドレイン電極）は液晶セル２６の画素電極２６Ｂに接続され、ドレイン電極（またはソース電極）は、保持容量線２４に接続されている。なお、保持容量線２４は、コントローラ１１が有する対向電圧生成回路（以下「ＶＣＯＭ回路」という。）（図示せず）に接続されていてもよい。
　容量素子２９の第１の電極は液晶セル２６の画素電極２６Ｂに接続され、第２の電極は保持容量線２４に接続されている。保持容量線２４は、コントローラ１１が有する保持容量電圧生成回路（以下「ＶＣＳ回路」という。）（図示せず）に接続されている。ＶＣＳ回路は、所定の保持容量電圧Ｖｃｓを生成して、液晶セル２６の画素電極２６Ｂおよび容量素子２９の第２の電極に電圧を印加する。なお、ＶＣＳ回路がコントローラ１１の外部に設けられていてもよい。液晶セル２６の対向電極２６Ｃが、コントローラ１１が有するＶＣＯＭ回路に接続されている。ＶＣＯＭ回路は、所定のコモン電圧Ｖｃｏｍを生成して、液晶セル２６の対向電極２６Ｃに印加する。なお、ＶＣＯＭ回路がコントローラ１１の外部に設けられていてもよい。
　画素電極２６Ｂに印加される電圧（対向電極２６Ｃと画素電極２６Ｂとの間の電位差）は、映像信号の階調に応じて変更される。これにより、液晶分子２６Ｄの配向方向を制御し、該液晶分子２６Ｄを含む画素２５から出射する光量（つまりは表示階調）を制御することができる。液晶パネル２０の複数の画素２５のそれぞれで液晶分子２６Ｄの配向方向を制御することで、映像を表示することができる。
　ここで、液晶分子２６Ｄの配向方向は、図１４中に示した球面座標系の極角θと方位角Φとで定義される。極角θは、対向電極（共通電極）２６Ｃと画素電極２６Ｂの間の電位差（絶対値）に応じて変化させることができる。いわゆるノーマリーブラックモードの液晶素子においては、上記電位差が増加すると極角θが大きくなり、表示階調が高くなる。一方、方位角Φは、対向電極２６Ｃと画素電極２６Ｂの表面に形成された配向膜による弱い配向規制力によって特定の角度（プレチルト方位角）となる。
　本明細書では、液晶パネル２０の表示面における水平方向をｘ軸方向、液晶パネル２０の水平方向をｙ軸、液晶パネル２０の表示面（すなわちｘｙ平面）に対して垂直な方向をｚ軸方向という。極角θは、ｚ軸を基準とした角度であり、方位角Φは、ｘ軸方向を基準とした角度である。
　また、本明細書では、図１４に示すように、方位角Φが０°、１８０°の方向をそれぞれ、第１の水平方向ＨＤ１、第２の水平方向ＨＤ２といい、方位角Φが９０°、２７０°の方向を第１の垂直方向ＶＤ１、第２の垂直方向ＶＤ２という場合がある。
（駆動部）
　駆動部３０は、コントローラ１１の制御に基づき、液晶パネル２０を駆動する。より具体的には、駆動部３０は、各画素２５をアクティブマトリクス駆動することにより、外部から入力された映像信号に基づく画像光を液晶パネル２０に生成させる。駆動部３０は、複数の主走査線２１に接続された主垂直駆動回路（第１の垂直駆動回路）３１と、複数の副走査線に接続された副走査線駆動回路（第２の垂直駆動回路）３２と、複数の信号線に接続された水平駆動回路３３とを有している。
　主垂直駆動回路３１は、コントローラ１１から供給される制御信号に基づいて作動し、各画素２５を線順次に走査する駆動パルスＭｇａｔｅ（ｎ）を、各主走査線２１を介して液晶パネル２０にパラレル出力する。副垂直駆動回路３２は、コントローラ１１から供給される制御信号に基づいて作動し、各画素２５を線順次に走査する駆動パルスＳｇａｔｅ（ｎ）を、各副走査線２２を介して液晶セル２６にパラレル出力する。水平駆動回路３３は、コントローラ１１から供給される制御信号に基づいて作動し、信号電圧Ｓｉｇ（ｍ）を１ライン分ずつ、各信号線２３を介して液晶セル２６にパラレル出力する。信号電圧Ｓｉｇ（ｍ）は、外部から入力された映像信号の階調に応じた波高値もしくはパルス幅を有している。
（コントローラ）
　コントローラ１１は、駆動部３０を介して液晶パネル２０を制御する。コントローラ１１は、例えば、ＩＣ（Integrated Circuit）等で構成されている。コントローラ１１は、駆動部３０に対して、フィールド反転駆動方式による、各画素２５のアクティブマトリクス駆動制御を行う。フィールド反転駆動とは、１フィールド（１Ｆ）期間ごとに液晶セル２６のコモン電圧Ｖｃｏｍに対して極性を反転させた信号電圧Ｓｉｇ（ｍ）を液晶セル２６に印加する駆動を指している。
　コントローラ１１は、黒色のライン（以下単に「黒ライン」という。）２０Ｌが表示画面内で一方向に転送されるように、液晶パネル２０の駆動を制御する。コントローラ１１は、図１５Ａに示すように、水平方向に延設された黒ライン２０Ｌを表示画面内で垂直方向（第１の垂直方向ＶＤ１または第２の垂直方向ＶＤ２）に転送するようにしてもよいし、図１５Ｂに示すように、垂直方向に延設された黒ライン２０Ｌを表示画面内で水平方向（第１の水平方向ＨＤ１または第２の水平方向ＨＤ２）に転送するようにしてもよい。黒ライン２０Ｌは、本開示の「同一階調のライン」の一具体例に相当する。黒ライン２０Ｌの幅Ｗは、１画素以上１０画素以下、好ましくは２画素以上１０画素以下である。
　黒ライン２０Ｌの幅Ｗが１画素以上であれば、動画残像・尾引きの発生を抑制することができる。具体的には、１画素の黒ライン２０Ｌを表示画面の垂直方向に転送した場合には、１フィールドに１画素の移動速度で画面内を水平方向に物体が移動したときにおける、１フィールド前後のディスクリネーション部分間の影響を抑制することができる。したがって、水平方向における動画残像・尾引きの発生を抑制することができる。一方、１画素の黒ライン２０Ｌを表示画面の水平方向に転送した場合には、１フィールドに１画素の移動速度で画面内を垂直方向に物体が移動したときにおける、１フィールド前後のディスクリネーション部分間の影響を抑制することができる。したがって、垂直方向における動画残像・尾引きの発生を抑制することができる。
　２画素以上の黒ライン２０Ｌを表示画面の垂直方向に転送した場合には、１フィールドに１画素の移動速度で画面内を水平方向または垂直方向に物体が移動したときにおける、１フィールド前後のディスクリネーション部分間の影響を抑制することができる。したがって、水平方向および垂直方向における動画残像・尾引きの発生を抑制することができる。一方、２画素以上の黒ライン２０Ｌを表示画面の垂直方向に転送した場合にも、２画素以上の黒ライン２０Ｌを表示画面の垂直方向に転送した場合と同様に、水平方向および垂直方向における動画残像・尾引きの発生を抑制することができる。
　黒ライン２０Ｌの幅Ｗが１０画素以下であれば、コントラスの低下を効果的に抑制することができる。
　黒ライン２０Ｌは、表示画面内に規定の周期で繰り返し転送される。黒ライン２０Ｌの１回の移動距離は、１画素であり、ラインの移動は、規定期間毎に行われる。すなわち、黒ライン２０Ｌの転送速度は、垂直方向または水平方向に規定期間に１画素であり、黒ライン２０Ｌの転送は、垂直方向または水平方向に連続的に行われる。ここで、規定期間は、例えば１フィールドまたはｎ水平期間（ｎは、１以上の整数である。）である。
　黒ライン２０Ｌの１回の移動距離が１画素である場合、黒ライン２０Ｌの転送方向によっては、黒ライン２０Ｌの転送に起因する動画残像・尾引きが発生する。ここで、図１６に示すように、液晶分子２６Ｄが配向されている場合（液晶分子２６Ｄの方位角Φが０°＜Φ＜９０°の範囲内である場合）について、黒ライン２０Ｌの転送方向と、黒ライン２０Ｌの転送に起因する動画残像・尾引きの発生との関係について説明する。黒ライン２０Ｌの転送方向が、図１７Ａに示すように、第１の垂直方向ＶＤ１である場合には、動画残像・尾引き２０Ｍが発生する。これに対して、黒ライン２０Ｌの転送方向が、図１７Ｂに示すように、第２の垂直方向ＶＤ２である場合には、動画残像・尾引き２０Ｍの発生は抑制される。また、黒ライン２０Ｌの転送方向が、図１８Ａに示すように、第１の垂直方向ＶＤ１である場合には、動画残像・尾引き２０Ｍが発生する。これに対して、黒ライン２０Ｌの転送方向が、図１８Ｂに示すように、第２の水平方向ＨＤ２である場合には、動画残像・尾引き２０Ｍの発生は抑制される。
　黒ライン２０Ｌの転送に起因する動画残像・尾引きの発生を抑制するためには、下記の関係（１）～（４）のように、液晶分子の方位角Φに応じて黒ライン２０Ｌの転送方向を設定することが好ましい。
（１）方位角Φが０°＜Φ＜９０°の範囲内である場合には、黒ライン２０Ｌの転送方向は第２の垂直方向ＶＤ２または第２の水平方向ＨＤ２であることが好ましい（図１７Ｂ、図１８Ｂ、図５Ｂ、図５Ｅ参照）。
（２）方位角Φが９０°＜Φ＜１８０°の範囲内である場合には、黒ライン２０Ｌの転送方向は第２の垂直方向ＶＤ２または第１の水平方向ＨＤ１であることが好ましい（図６Ｄ、図６Ｅ参照）。
（３）方位角Φが１８０°＜Φ＜２７０°の範囲内である場合には、黒ライン２０Ｌの転送方向は第１の垂直方向ＶＤ１または第１の水平方向ＨＤ１であることが好ましい（図７Ｃ、図７Ｄ参照）。
（４）方位角Φが２７０°＜Φ＜３６０°の範囲内である場合には、黒ライン２０Ｌの転送方向は第１の垂直方向ＶＤ１または第２の水平方向ＨＤ２であることが好ましい（図８Ｂ、図８Ｃ参照）。
　黒ライン２０Ｌの転送頻度は、液晶パネル２０の焼け付きの抑制や輝度低下の抑制等を考慮して設定されることが好ましい。例えば、図１９Ａに示すように、各フィールド（１Ｆ）に黒ライン２０Ｌが挿入されるようにしてもよい。また、図１９Ｂに示すように、連続する２以上のフィールドにより１つのブロックが構成されるとした場合、各ブロックの先頭のフィールドに黒ライン２０Ｌが挿入されるようにしてもよい。この場合、液晶パネル２０の焼け付きを抑制するためには、黒ライン２０Ｌは、正のフィールドおよび負のフィールドに交互に挿入されることが好ましい。さらに、図１９Ｃに示すように、連続する３以上のフィールド（１Ｆ）により１つのブロックが構成されているとした場合、各ブロックの先頭およびその次のフィールドに黒ライン２０Ｌが挿入されるようにしてもよい。
　なお、本明細書において、“正のフィールド”とは、液晶セル２６のコモン電圧Ｖｃｏｍに対して正の極性を有する信号電圧Ｓｉｇ（ｍ）を液晶セル２６に印加するフィールドを示し、“負のフィールド”とは、液晶セル２６のコモン電圧Ｖｃｏｍに対して負の極性を有する信号電圧Ｓｉｇ（ｍ）を液晶セル２６に印加するフィールドを意味する。図１９Ａ～図１９中において、各フィールドに付された符号“＋”、“－”は、各フィールドにて液晶セル２６に印加される信号電圧Ｓｉｇ（ｍ）の極性を示している。
［表示装置の動作］
（１画素の幅を有するラインを垂直方向に転送する例）
　次に、図２０を参照して、１画素の幅を有する黒のラインを垂直方向に転送するときの表示装置１０の動作の例について説明する。なお、図２０において、符号“ＢＬＫ”は、液晶セル２６を黒表示する際に印加される信号電圧（すなわち保持容量電圧Ｖｃｓ）を示している。以下の説明においても符号“ＢＬＫ”は、同様の信号電圧を示す。
　副垂直駆動回路３２は、上からｎ番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ）を１水平期間（１Ｈ）、Ｈｉｇｈレベルにする。これにより、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・の副トランジスタ２８がオンになり、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・に保持容量線２４の保持容量電圧Ｖｃｓが印加される。これにより、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・は黒表示となる。
　主垂直駆動回路３１は、上からｎ番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ）がＬｏｗレベルになるタイミングで、上からｎ番目の主走査線２１の電圧Ｍｇａｔｅ（ｎ）を１水平期間、Ｈｉｇｈレベルにする。これにより、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・の主トランジスタ２７が１水平期間、オンになり、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・にそれぞれ各信号線２３の電圧Ｓｉｇ（１）、Ｓｉｇ（２）、Ｓｉｇ（３）・・・が印加され、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・は所定の階調表示となる。したがって、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・が黒表示となる期間は、１水平期間である。本明細書において、“所定の階調表示”とは、動画残像・尾引きの発生を抑制するための黒表示を除く、階調表示のことを示す。すなわち、外部から表示装置１０に供給される映像信号に基づく階調表示のことを示す。
　副垂直駆動回路３２は、上からｎ番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ）をＬｏｗレベルにするタイミングで、上からｎ＋１番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ＋１）を１水平期間、Ｈｉｇｈレベルにする。また、主垂直駆動回路３１は、副走査線２２の電圧Ｓｇａｔｅ（ｎ＋１）がＬｏｗレベルになるタイミングで、上からｎ＋１番目の主走査線２１の電圧Ｍｇａｔｅ（ｎ＋１）を１水平期間、Ｈｉｇｈレベルにする。
　主垂直駆動回路３１が、最も上から最も下までの主走査線２１を上述のように駆動させると共に、副垂直駆動回路３２が、最も上から最も下までの副走査線２２を上述のように駆動させることで、１画素の幅を有する黒ライン２０Ｌが垂直方向に連続的に（すなわち１水平期間に１画素の速度で）転送される。
（２画素の幅を有するライン垂直方向に転送する第１の例）
　次に、図２１を参照して、２画素の幅を有する黒のラインを垂直方向に転送するときの表示装置１０の動作の第１の例について説明する。
　副垂直駆動回路３２の駆動動作は、上述の“１画素の幅を有するラインを垂直方向に転送する例”と同様であるので、説明を省略する。
　主垂直駆動回路３１は、上からｎ番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ）がＬｏｗレベルになってから１水平期間経過後に、上からｎ番目の主走査線２１の電圧Ｍｇａｔｅ（ｎ）を１水平期間、Ｈｉｇｈレベルにする。これにより、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・の主トランジスタ２７が１水平期間、オンになり、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・にそれぞれ各信号線２３の電圧Ｓｉｇ（１）、Ｓｉｇ（２）、Ｓｉｇ（３）、・・・が印加され、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・は所定の階調表示となる。したがって、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・が黒表示となる期間は、２水平期間（２Ｈ）である。
　主垂直駆動回路３１は、副走査線２２の電圧Ｓｇａｔｅ（ｎ＋１）がＬｏｗレベルにされてから１水平期間経過後に、上からｎ＋１番目の主走査線２１の電圧Ｍｇａｔｅ（ｎ＋１）を１水平期間、Ｈｉｇｈレベルにする。
　主垂直駆動回路３１が、最も上から最も下までの主走査線２１を上述のように駆動させると共に、副垂直駆動回路３２が、最も上から最も下までの副走査線２２を上述のように駆動させることで、２画素の幅を有する黒ライン２０Ｌが垂直方向に連続的に（すなわち１水平期間に１画素の速度で）転送される。
（２画素の幅を有するライン垂直方向に転送する第２の例）
　次に、図２２を参照して、２画素の幅を有する黒のラインを垂直方向に転送するときの表示装置１０の動作の第２の例について説明する。
　副垂直駆動回路３２は、上からｎ番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ）を２水平期間、Ｈｉｇｈレベルにする。これにより、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・の主トランジスタ２７がオンになり、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・に保持容量線２４の保持容量電圧Ｖｃｓが印加される。これにより、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・は黒表示となる。
　主垂直駆動回路３１は、上からｎ番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ）がＬｏｗレベルになるタイミングで、上からｎ番目の主走査線２１の電圧Ｍｇａｔｅ（ｎ）を１水平期間、Ｈｉｇｈレベルにする。これにより、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・の主トランジスタ２７が１水平期間、オンになり、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・にそれぞれ各信号線２３の電圧Ｓｉｇ（１）、Ｓｉｇ（２）、Ｓｉｇ（３）、・・・が印加され、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・は所定の階調表示となる。したがって、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・が黒表示となる期間は、２水平期間である。
　副垂直駆動回路３２は、上からｎ番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ）をＨｉｇｈレベルにしてから１水平期間経過後に、上からｎ＋１番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ＋１）を２水平期間、Ｈｉｇｈレベルにする。また、主垂直駆動回路３１は、上からｎ＋１番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ＋１）がＬｏｗレベルになるタイミングで、上からｎ＋１番目の主走査線２１の電圧Ｍｇａｔｅ（ｎ＋１）を１水平期間、Ｈｉｇｈレベルにする。
　主垂直駆動回路３１が、最も上から最も下までの主走査線２１を上述のように駆動させると共に、副垂直駆動回路３２が、最も上から最も下までの副走査線２２を上述のように駆動させることで、２画素の幅を有する黒ライン２０Ｌが垂直方向に連続的に（すなわち１水平期間に１画素の速度で）転送される。
［効果］
　第１の実施形態に係る表示装置１０は、液晶パネル２０と、液晶パネル２０を駆動する駆動部３０と、駆動部３０を介して液晶パネル２０の駆動を制御するコントローラ（制御回路）１１とを備える。コントローラ１１は、１画素以上１０画素以下の幅Ｗを有する黒ライン２０Ｌが垂直方向または水平方向に周期的に転送されるように、液晶パネル２０の駆動を制御する。これにより、１フィールドに１画素の移動速度で画面内を物体が移動した場合にも、１フィールド前後にけるディスクリネーション部分間の影響を抑制することができる。したがって、動画残像・尾引きを抑制することができる。
　また、第１の実施形態に係る表示装置１０では、黒ライン２０Ｌを転送し動画残像・尾引きを抑制するため、全面黒表示の画像を挿入し動画残像・尾引きを抑制する表示装置に比べて輝度低下を抑制することができる。
　また、黒ライン２０Ｌの幅Ｗは１画素以上１０画素以下の幅であるため、黒ライン２０Ｌの転送による輝度低下を抑制することができる。例えば、２画素の幅Ｗの黒ライン２０Ｌを転送した場合には、輝度低下は０．１％程度であり、液晶パネル２０の表示品質に対する影響は殆どない。また、液晶応答速度にあわせて黒ライン２０Ｌの表示時間を調整することも可能である。
［変形例］
（変形例１）
　第１の実施形態では、黒ライン２０Ｌが転送される場合について説明したが、ラインの色は黒色に限定されるものではなく、白色でもよいし、任意の中間調であってもよい。また、黒ライン２０Ｌと白色のラインとが交互に転送されるようにしてもよい。この場合、表示装置１０の輝度低下をさらに抑制することができる。
（変形例２）
　第１の実施形態では、表示装置１０が、主走査線２１に駆動パルスを出力する主垂直駆動回路３１と、副走査線２２に駆動パルスを出力する副垂直駆動回路３２とを備える場合について説明したが、表示装置１０の構成はこれに限定されるものではない。表示装置１０が、主垂直駆動回路３１および副垂直駆動回路３２に代えて、主走査線２１、副走査線２２それぞれに駆動パルスを出力する１つの垂直駆動回路を備えるようにしてもよい。
　例えば、表示装置１０が上述の“１画素の幅を有するラインを垂直方向に転送する例”で説明したように動作する場合には、電圧Ｓｇａｔｅ（ｎ）＝Ｍｇａｔｅ（ｎ－１）の関係にあるため、主垂直駆動回路３１および副垂直駆動回路３２を１つの垂直駆動回路に置き換えることが可能である。したがって、主垂直駆動回路３１および副垂直駆動回路３２の共通化により垂直駆動回路のレイアウト面積を削減し、かつ、入力信号端子を削減することができる。よって、表示装置１０の狭額縁化が可能である。
　また、表示装置１０が上述の“２画素の幅を有するライン垂直方向に転送する第１の例”で説明したように動作する場合には、電圧Ｓｇａｔｅ（ｎ）＝Ｍｇａｔｅ（ｎ－２）の関係にあるため、同様に１つの垂直駆動回路に置き換えることが可能である。したがって、表示装置１０の狭額縁化が可能である。
（変形例３）
　第１の実施形態では、幅Ｗが一定である黒ライン２０Ｌが、転送される場合について説明したが、幅Ｗが変化する黒ライン２０Ｌが、転送されるようにしてもよい。
　図２３は、幅Ｗが変化する黒ライン２０Ｌを転送する液晶パネル２０Ａの構成の一例を示す。液晶パネル２０Ａでは、垂直方向に隣り合う副走査線２２が上から順にペアを構成し、このペアを構成する副走査線２２同士が一端において接続されている。ペアを構成する副走査線２２には、副垂直駆動回路３２から同一の駆動パルスが出力される。したがって、液晶パネル２０Ａにおいて副垂直駆動回路３２に接続される副走査線２２の本数は、第１の実施形態の液晶パネル２０において副垂直駆動回路３２に接続される副走査線２２の本数の半分になっている。よって、液晶パネル２０Ａでは、液晶パネル２０に比べて引き回し配線の構成を簡略化することができる。
　図２４は、幅Ｗが変化する黒ライン２０Ｌを転送する液晶パネル２０Ａの動作を説明するためのタイミングチャートである。
　副垂直駆動回路３２は、上からｎ番目の副走査線２２とｎ＋１番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ）を１水平期間、Ｈｉｇｈレベルにする。これにより、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・、画素（ｎ＋１，１）、（ｎ＋１，２）、（ｎ＋１，３）、・・・の副トランジスタ２８がオンになり、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・、画素（ｎ＋１，１）、（ｎ＋１，２）、（ｎ＋１，３）、・・・に保持容量線２４の保持容量電圧Ｖｃｓが印加される。これにより、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・、画素（ｎ＋１，１）、（ｎ＋１，２）、（ｎ＋１，３）、・・・は黒表示となる。
　主垂直駆動回路３１は、上からｎ番目の副走査線２２とｎ＋１番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ）がＬｏｗレベルになるタイミングで、上からｎ番目の主走査線２１の電圧Ｍｇａｔｅ（ｎ）を１水平期間、Ｈｉｇｈレベルにする。これにより、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・の主トランジスタ２７が１水平期間、オンになり、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・にそれぞれ各信号線２３の電圧Ｓｉｇ（１）、Ｓｉｇ（２）、Ｓｉｇ（３）、・・・が印加され、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・は所定の階調表示となる。したがって、画素（ｎ，１）、（ｎ，２）、（ｎ，３）、・・・が黒表示となる期間は、１水平期間である。
　主垂直駆動回路３１は、上からｎ番目の副走査線２２とｎ＋１番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ）がＬｏｗレベルになってから１水平期間経過後に、上からｎ＋１番目の主走査線２１の電圧Ｍｇａｔｅ（ｎ＋１）を１水平期間、Ｈｉｇｈレベルにする。これにより、画素（ｎ＋１，１）、（ｎ＋１，２）、（ｎ＋１，３）、・・・の主トランジスタ２７が１水平期間、オンになり、画素（ｎ＋１，１）、（ｎ＋１，２）、（ｎ＋１，３）、・・・にそれぞれ各電圧Ｓｉｇ（１）、Ｓｉｇ（２）、Ｓｉｇ（３）、・・・が印加され、画素（ｎ＋１，１）、（ｎ＋１，２）、（ｎ＋１，３）、・・・は所定の階調表示となる。したがって、画素（ｎ＋１，１）、（ｎ＋１，２）、（ｎ＋１，３）、・・・が黒表示となる期間は、２水平期間である。
　副垂直駆動回路３２は、上からｎ番目の副走査線２２とｎ＋１番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ）をＬｏｗレベルにしてから１水平期間経過後に、上からｎ＋２番目とｎ＋３番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ＋２）を１水平期間、Ｈｉｇｈレベルにする。
　主垂直駆動回路３１は、上からｎ＋２番目の副走査線２２とｎ＋３番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ＋２）がＬｏｗレベルになるタイミングで、上からｎ＋２番目の主走査線２１の電圧Ｍｇａｔｅ（ｎ）を１水平期間、Ｈｉｇｈレベルにする。また、主垂直駆動回路３１は、上からｎ＋２番目の副走査線２２とｎ＋３番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ）がＬｏｗレベルになってから１水平期間経過後に、上からｎ＋３番目の主走査線２１の電圧Ｍｇａｔｅ（ｎ＋３）を１水平期間、Ｈｉｇｈレベルにする。
　主垂直駆動回路３１が、最も上から最も下までの主走査線２１を上述のように駆動させると共に、副垂直駆動回路３２が、最も上から最も下までの副走査線２２を上述のように駆動させることで、幅Ｗが変化する黒ライン２０Ｌが垂直方向に連続的に（すなわち１水平期間に１画素の速度で）転送される。
（変形例４）
　第１の実施形態では、コントローラ１１が、黒ライン２０Ｌが周期的に転送されるように液晶パネルの駆動を制御する場合について説明したが、黒ラスタの挿入方法はこれに限定されるものではない。例えば、コントローラが、図２５に示すように、１フィールド分の全面黒表示の画像が周期的に表示されるように液晶パネルの駆動を制御するようにしてもよい。この場合、３以上のフィールドに１つの割合で全面黒表示の画面表示されるようにすることが好ましい。これにより、２フィールドに１つの割合で全面黒表示の画面が表示される場合に比べて、輝度の低下を抑制することができる。
　コントローラが、図２６に示すように、１フィールド分の全面白表示の画像が周期的に表示されるように液晶パネルの駆動を制御するようにしてもよい。この場合、３以上のフィールドに１つの割合で全面白表示の画面が表示されることが好ましい。これにより、２フィールドの１つの割合で全面白表示の画面が表示される場合に比べて、コントラストの低下を抑制することができる。
　コントローラが、図２７に示すように、１フィールド分の全面黒表示の画像と１フィールド分の全面白表示の画像が交互に周期的に表示されるように液晶パネルの駆動を制御するようにしてもよい。これにより、全面黒表示の画面のみが周期的に表示される場合に比べて、輝度の低下を抑制することができる。また、全面白表示の画面のみが周期的に表示される場合に比べて、コントラストの低下を抑制することができる。この場合、３以上のフィールドに１つの割合で全面黒表示の画像または全面白表示の画面が表示されることが好ましい。これにより、２以上のフィールドに１つの割合で全面黒表示の画像または全面白表示の画面が表示される場合に比べて、輝度およびコントラストの低下を抑制することができる。
　コントローラが、図２８に示すように、１フィールド分の全面同一の中間調の画像が周期的に表示されるように液晶パネルの駆動を制御するようにしてもよい。この場合、３以上のフィールドに１つの割合で全面同一の中間調の画面が表示されることが好ましい。これにより、２フィールドの１つの割合で全面同一の中間調の画面が表示される場合に比べて、輝度およびコントラストの低下を抑制することができる。
　図２５に示すように、１フィールド分の全面黒表示の画像が挿入される場合、１フィールド分の全面黒表示の画像は、図２９Ａに示すように、正のフィールドおよび負のフィールドに交互に周期的に挿入されることが好ましい。このように全面黒表示の画像が挿入することで、正のフィールドおよび負のフィールドとの数が同一となるので、液晶パネルの焼け付きを抑制することができる。なお、全面白表示の画像または全面同一の中間調の画面が表示される場合にも、上記の全面黒表示の画像の場合と同様の画像挿入の動作が行われるようにしてもよい。
　図２９Ｂに示すように、４以上のフィールドにより１つのブロックが構成されているとした場合、各ブロックの先頭から２つのフィールド（すなわち正のフィールドと負のフィールドの組）に全面黒表示の画面が挿入されるように、コントローラが液晶パネルの駆動を制御することが好ましい。このように全面黒表示の画像が挿入することで、正のフィールドおよび負のフィールドとの数が同一となるので、液晶パネルの焼け付きを抑制することができる。なお、全面白表示の画像または全面同一の中間調の画面が表示される場合にも、上記の全面黒表示の画像の場合と同様の画像挿入の動作が行われるようにしてもよい。
＜２　第２の実施形態＞
　第１の実施形態に係る表示装置１０において、図１４、図１６に示すように、液晶分子２６Ｄの方位角Φが０°＜Φ＜９０°の範囲である場合について考える。この場合、１水平期間に１画素の速度で黒ライン２０Ｌが第２の垂直方向ＶＤ２または第２の水平方向ＨＤ２に転送された場合には、黒ライン２０Ｌの転送に起因する動画残像・尾引きの発生は抑制される（図１７Ｂ、図１８Ｂ参照）。これに対して、１水平期間に１画素の速度で黒ライン２０Ｌが第１の垂直方向ＶＤ１または第１の水平方向ＨＤ１に転送された場合には、黒ライン２０Ｌのライン転送に起因する動画残像・尾引きが発生する（図１７Ａ、図１８Ａ参照）。このため、液晶分子２６Ｄの方位角Φが０°＜Φ＜９０°の範囲である場合には、黒ライン２０Ｌの転送方向が第２の垂直方向ＶＤ２または第２の水平方向ＨＤ２に予め設定されていることが好ましい。
　しかしながら、プロジェクタ等に用いられる表示装置は、画像を上下左右反転機能して表示する機能を有しているため、黒ライン２０Ｌの転送方向として双方向（例えば第１の垂直方向ＶＤ１および第２の垂直方向ＶＤ２）がある。このため、黒ライン２０Ｌの転送方向によっては、動画残像・尾引きが発生してしまう。
　そこで、本発明者らは、上述のような動画残像・尾引きの発生を抑制できる黒ライン２０Ｌの転送方向の転送方法について鋭意検討を行った。その結果、２画素以上の幅を有する黒ライン２０Ｌを１回の移動距離が２画素以上となるように転送することで（例えば、１水平期間に２画素以上の速度で、２画素以上の幅を有する黒ライン２０Ｌを転送することで）、黒ライン２０Ｌの転送方向に依らずに、動画残像・尾引きの発生を抑制することができることを見出すに至った。第２の実施形態では、このような転送方法を採用した表示装置について説明する。
［表示装置の構成］
　まず、図３０を参照して、本開示の第２の実施形態に係る表示装置１１０の構成の一例について説明する。表示装置１１０は、コントローラ１１１と、液晶パネル１２０と、駆動部１３０とを備える。なお、第２の実施形態において、第１の実施形態と同様の箇所には同一の符号を付して説明を省略する。
（液晶パネル）
　図３１は、液晶パネル１２０の等価回路の一例を示す図である。液晶パネル１２０は、行方向に延在された複数の主走査線（第１の走査線）１２１と、行方向に延在された複数の副走査線（第２の走査線）１２２と、行方向に延在された複数の保持容量線２４と、列方向に延在された複数の信号線（第１の信号線）１２３と、列方向に延在された複数の信号線（第２の信号線）１２４と、上から奇数番目（ｎ番目、但し、ｎは１以上の奇数である。）の主走査線１２１と信号線１２３とが互いに交差する箇所ごとに１つずつ設けられた複数の画素２５と、上から偶数番目（ｎ＋１番目）の主走査線１２１と信号線１２４とが互いに交差する箇所ごとに１つずつ設けられた複数の画素２５とを有している。複数の信号線１２４はそれぞれ、複数の信号線１２３に隣接して設けられている。
　垂直方向に隣り合う主走査線１２１が上から順にペアを構成し、このペアを構成する主走査線１２１同士が一端において接続されている。ペアを構成する主走査線１２１には、主垂直駆動回路１３１から同一の駆動パルスが出力される。したがって、液晶パネル１２０において主垂直駆動回路３１に接続される主走査線１２１の本数は、第１の実施形態の液晶パネル２０において主垂直駆動回路１３１に接続される主走査線２１の本数の半分になっている。よって、液晶パネル１２０では、液晶パネル２０に比べて主走査線１２１の引き回し配線の構成を簡略化することができる。
　垂直方向に隣り合う副走査線１２２が上から順にペアを構成し、このペアを構成する副走査線１２２同士が一端において接続されている。ペアを構成する副走査線１２２には、副垂直駆動回路１３２から同一の駆動パルスが出力される。したがって、液晶パネル１２０において副垂直駆動回路１３２に接続される副走査線１２２の本数は、第１の実施形態の液晶パネル２０において副垂直駆動回路３２に接続される副走査線２２の本数の半分になっている。よって、液晶パネル２０Ａでは、液晶パネル２０に比べて副走査線１２２の引き回し配線の構成を簡略化することができる。
　画素ｐｉｘ（ｎ、ｍ）では、主トランジスタ２７のソース電極（またはドレイン電極）は信号線２３に接続されている。一方、画素ｐｉｘ（ｎ、ｍ）と垂直方向に隣り合う画素ｐｉｘ（ｎ＋１、ｍ）では、主トランジスタ２７のソース電極（またはドレイン電極）は信号線１２４に接続されている。
（駆動部）
　駆動部１３０は、複数の主走査線１２１に接続された主垂直駆動回路（第１の垂直駆動回路）１３１と、複数の副走査線１２２に接続された副走査線駆動回路（第２の垂直駆動回路）１３２と、複数の信号線１２３に接続された水平駆動回路（第１の水平駆動回路）１３３と、複数の信号線１２４に接続された水平駆動回路（第２の水平駆動回路）１３４とを有している。
　主垂直駆動回路１３１および副垂直駆動回路１３２は、駆動パルスを出力する主走査線２１の数が異なる以外の点においては、第１の実施形態における主垂直駆動回路３１および副垂直駆動回路３２と同様である。
　水平駆動回路１３３は、コントローラ１１１から供給される制御信号に基づいて作動し、信号電圧ＳｉｇＡ（ｍ）を各信号線１２３を介して上から奇数番目の画素ｐｉｘ（ｎ、１）、ｐｉｘ（ｎ、２）、・・・にパラレル出力する。水平駆動回路１３３は、コントローラ１１から供給される制御信号に基づいて作動し、信号電圧ＳｉｇＢ（ｍ）を各信号線１２４を介して上から偶数番目の画素ｐｉｘ（ｎ＋１、１）、ｐｉｘ（ｎ＋１、２）、・・・にパラレル出力する。信号電圧ＳｉｇＡ（ｍ）および信号電圧ＳｉｇＡ（ｍ）は、外部から入力された映像信号の階調に応じた波高値もしくはパルス幅を有している。
（コントローラ）
　コントローラ１１１は、２画素以上１０画素以下の幅Ｗを有する黒ライン２０Ｌが表示画面内において垂直方向または水平方向に周期的に転送されるように、液晶パネル２０の駆動を制御する。黒ライン２０Ｌの１回の移動距離は、図３２に示すように、２画素以上、黒ライン２０Ｌの幅以下（具体的には、黒ライン２０Ｌの幅方向における黒ライン２０Ｌの画素数以下）であり、ラインの移動は、規定期間毎に行われる。すなわち、黒ライン２０Ｌの転送速度は、垂直方向または水平方向に規定期間に２画素以上、黒ライン２０Ｌの幅以下であり、黒ライン２０Ｌは、垂直方向または水平方向に不連続的に転送される。ここで、規定期間は、例えば１フィールドまたはｎ水平期間（ｎは、１以上の整数である。）である。
　上述のように、黒ライン２０Ｌの１回の移動距離は、２画素以上、黒ライン２０Ｌの幅以下であるため、移動前後の黒ライン２０Ｌの間に隙間が形成されることがなく、黒ライン２０Ｌは画面内に隙間無く転送される。但し、黒ライン２０Ｌが規定期間に２画素以上の速度で転送されていれば、移動前後の黒ライン２０Ｌの一部が重なっていてもよい。
［表示装置の動作］
（第１の例）
　次に、図３３を参照して、２画素の幅Ｗを有する黒ライン２０Ｌを１回の移動距離が２画素となるように垂直方向に転送するときの表示装置１１０の動作の第１の例について説明する。
　副垂直駆動回路１３２は、上からｎ番目の副走査線１２２とｎ＋１番目の副走査線１２２の電圧Ｓｇａｔｅ（ｎ）を１水平期間、Ｈｉｇｈレベルにする。これにより、画素（ｎ，１）、（ｎ，２）、・・・、および画素（ｎ＋１，１）、（ｎ＋１，２）、・・・の副トランジスタ２８がオンになり、画素（ｎ，１）、（ｎ，２）、・・・、および画素（ｎ＋１，１）、（ｎ＋１，２）、・・・に保持容量線２４の保持容量電圧Ｖｃｓが印加される。したがって、画素（ｎ，１）、（ｎ，２）、・・・、および画素（ｎ＋１，１）、（ｎ＋１，２）、・・・は黒表示となる。
　主垂直駆動回路１３１は、上からｎ番目の副走査線１２２とｎ＋１番目の副走査線１２２の電圧Ｓｇａｔｅ（ｎ）がＬｏｗレベルになるタイミングで、上からｎ番目の主走査線１２１とｎ＋１番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ）を２水平期間、Ｈｉｇｈレベルにする。これにより、画素（ｎ，１）、（ｎ，２）、・・・の主トランジスタ２７が２水平期間、オンになり、画素（ｎ，１）、（ｎ，２）、・・・に各信号線１２３の電圧ＳｉｇＡ（１）、ＳｉｇＡ（２）、・・・が印加され、画素（ｎ，１）、（ｎ，２）、・・・は所定の階調表示となる。また、画素（ｎ＋１，１）、（ｎ＋１，２）、・・・の主トランジスタ２７が２水平期間、オンになり、画素（ｎ＋１，１）、（ｎ＋１，２）、・・・に各信号線１２４の電圧ＳｉｇＢ（１）、ＳｉｇＢ（２）、・・・が印加され、画素（ｎ＋１，１）、（ｎ＋１，２）、・・・は所定の階調表示となる。したがって、画素（ｎ，１）、（ｎ，２）、・・・、および画素（ｎ＋１，１）、（ｎ＋１，２）、・・・が黒表示となる期間は、１水平期間である。
　副垂直駆動回路１３２は、上からｎ番目の副走査線１２２とｎ＋１番目の副走査線１２２の電圧Ｓｇａｔｅ（ｎ）をＬｏｗレベルにしてから１水平期間経過後に、上からｎ＋２番目の副走査線１２２とｎ＋３番目の副走査線１２２の電圧Ｓｇａｔｅ（ｎ＋２）を１水平期間、Ｈｉｇｈレベルにする。
　主垂直駆動回路１３１は、上からｎ＋２番目の副走査線１２２とｎ＋３番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ＋２）がＬｏｗレベルになるタイミングで、上からｎ＋２番目の主走査線１２１とｎ＋３番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ＋２）を２水平期間、Ｈｉｇｈレベルにする。
　主垂直駆動回路１３１が、最も上から最も下までの主走査線１２１を上述のように駆動させると共に、副垂直駆動回路１３２が、最も上から最も下までの副走査線１２２を上述のように駆動させることで、２画素の幅Ｗを有する黒ライン２０Ｌを１回の移動距離が２画素となるように垂直方向に転送される。
　上述の表示装置１１０の動作では、黒ライン２０Ｌの挿入期間が短くて済むので、輝度の低下を特に抑制することができる。
（第２の例）
　次に、図３４を参照して、２画素の幅Ｗを有する黒ライン２０Ｌを１回の移動距離が２画素となるように垂直方向に転送するときの表示装置１１０の動作の第２の例について説明する。
　主垂直駆動回路１３１は、上からｎ番目の副走査線１２２とｎ＋１番目の副走査線１２２の電圧Ｓｇａｔｅ（ｎ）がＬｏｗレベルになってから１水平期間経過後、上からｎ番目の主走査線１２１とｎ＋１番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ）を２水平期間、Ｈｉｇｈレベルにする。
　上記以外の表示装置１１０の動作は、上述の“第１の例”と同様である。第２の例では、画素（ｎ，１）、（ｎ，２）、・・・、および画素（ｎ＋１，１）、（ｎ＋１，２）、・・・が黒表示となる期間は、２水平期間となる。
（第３の例）
　次に、図３５を参照して、２画素の幅Ｗを有する黒ライン２０Ｌを１回の移動距離が２画素となるように垂直方向に転送するときの表示装置１１０の動作の第３の例について説明する。
　副垂直駆動回路１３２は、上からｎ番目の副走査線１２２とｎ＋１番目の副走査線１２２の電圧Ｓｇａｔｅ（ｎ）を２水平期間、Ｈｉｇｈレベルにする。
　上記以外の表示装置１１０の動作は、上述の“第１の例”と同様である。第３の例では、画素（ｎ，１）、（ｎ，２）、・・・、および画素（ｎ＋１，１）、（ｎ＋１，２）、・・・が黒表示となる期間は、２水平期間となる。
　上述の表示装置１１０の動作では、電圧Ｓｇａｔｅ（ｎ）＝Ｍｇａｔｅ（ｎ－２）の関係にあるため、主垂直駆動回路３１および副垂直駆動回路３２を１つの垂直駆動回路に置き換えることも可能である。このような構成を採用した場合には、表示装置１１０の構成を簡略化することができる。
［効果］
　第２の実施形態に係る表示装置１１０では、コントローラ１１１が、黒ライン２０Ｌの１回の移動距離が２画素以上、黒ライン２０Ｌの幅以下とるように、２画素以上１０画素以下の幅Ｗを有する黒ライン２０Ｌを垂直方向または水平方向に転送する。これにより、１フィールドに１画素の移動速度で画面内を物体が移動した場合にも、横電界の影響が連続することを抑制することができる。したがって、黒ライン２０Ｌの転送方向に依らずに、黒ライン２０Ｌの転送方向に起因する動画残像・尾引きの発生を抑制することができる。
［変形例］
　液晶パネルの構成は、上述の第２の実施形態にて説明したものに限定されず、それとは異なる構成を採用するようにしてもよい。以下では、第２の実施形態とは異なる構成を有する液晶パネルの例について説明する。
（変形例１）
　まず、図３６を参照して、変形例１の液晶パネル１２０Ａの構成の一例について説明する。垂直方向に隣接する画素２５は、上から順にペアを構成している。垂直方向にペアを構成する画素２５は、液晶パネル１２０Ａの水平方向に延びる直線に対して線対称の構造を有している。ペアを構成する画素２５の主トランジスタ２７は、同一の主走査線１２１に接続されている。このようにペアを構成する画素２５同士は、同一の主走査線１２１を共用しているため、変形例１における主走査線１２１の本数は、第２の実施形態における主走査線１２１の本数の半分で済む。また、ペアを構成する画素２５の副トランジスタ２８は、同一の副走査線１２２に接続されている。このようにペアを構成する画素２５同士は、同一の副走査線１２２を共用しているため、変形例１における副走査線１２２の本数は、第２の実施形態における副走査線１２２の本数の半分で済む。変形例１の液晶パネル１２０Ａは、上記以外の点においては、第２の実施形態の液晶パネル１２０と同様である。
　次に、図３７を参照して、変形例１の液晶パネル１２０Ａの動作の一例について説明する。副垂直駆動回路３２は、上からｎ番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ）を２水平期間、Ｈｉｇｈレベルにする。これにより、ペアを構成する画素（ｎ，１）、（ｎ，２）、・・・、および画素（ｎ＋１，１）、（ｎ＋１，２）、・・・の副トランジスタ２８がオンになり、（ｎ，１）、（ｎ，２）、・・・、および画素（ｎ＋１，１）、（ｎ＋１，２）、・・・に保持容量線２４の保持容量電圧Ｖｃｓが印加される。これにより、ペアを構成する画素（ｎ，１）、（ｎ，２）、・・・、および画素（ｎ＋１，１）、（ｎ＋１，２）、・・・は黒表示となる。
　主垂直駆動回路３１は、上からｎ番目の副走査線２２の電圧Ｓｇａｔｅ（ｎ）がＬｏｗレベルになるタイミングで、上からｎ番目の主走査線２１の電圧Ｍｇａｔｅ（ｎ）を２水平期間、Ｈｉｇｈレベルにする。これにより、画素（ｎ，１）、（ｎ，２）、・・・の主トランジスタ２７が２水平期間、オンになり、画素（ｎ，１）、（ｎ，２）、・・・にそれぞれ各信号線１２３の電圧ＳｉｇＡ（１）、ＳｉｇＡ（２）、・・・が印加され、画素（ｎ，１）、（ｎ，２）、・・・は所定の階調表示となる。また、画素（ｎ，１）、（ｎ，２）、・・・とそれぞれペアを構成する画素（ｎ＋１，１）、（ｎ＋１，２）、・・・の主トランジスタ２７が２水平期間、オンになり、画素（ｎ＋１，１）、（ｎ＋１，２）、・・・にそれぞれ各信号線１２４の電圧ＳｉｇＢ（１）、ＳｉｇＢ（２）、・・・が印加され、画素（ｎ＋１，１）、（ｎ＋１，２）、・・・は所定の階調表示となる。したがって、画素（ｎ，１）、（ｎ，２）、・・・、および画素（ｎ＋１，１）、（ｎ＋１，２）、・・・が黒表示となる期間は、２水平期間である。
　副垂直駆動回路１３２は、上からｎ番目の副走査線１２２の電圧Ｓｇａｔｅ（ｎ）をＬｏｗレベルにするタイミングで、上からｎ＋１番目の副走査線１２２の電圧Ｓｇａｔｅ（ｎ＋１）を２水平期間、Ｈｉｇｈレベルにする。
　主垂直駆動回路１３１は、上からｎ＋１番目の副走査線１２２の電圧Ｓｇａｔｅ（ｎ＋１）がＬｏｗレベルになるタイミングで、上からｎ＋１番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ＋１）を２水平期間、Ｈｉｇｈレベルにする。
　主垂直駆動回路１３１が、最も上から最も下までの主走査線１２１を上述のように駆動させると共に、副垂直駆動回路１３２が、最も上から最も下までの副走査線１２２を上述のように駆動させることで、２画素の幅Ｗを有する黒ライン２０Ｌを１回の移動距離が２画素となるように垂直方向に転送される。
　上述の液晶パネル１２０Ａの動作では、電圧Ｓｇａｔｅ（ｎ）＝Ｍｇａｔｅ（ｎ－１）の関係にあるため、主垂直駆動回路１３１および副垂直駆動回路１３２を１つの垂直駆動回路に置き換えることも可能である。このような構成を採用した場合には、液晶パネル１２０Ａの構成を簡略化することができる。
（変形例２）
　図３８を参照して、変形例２の液晶パネル１２０Ｂの等価回路の一例について説明する。水平方向に隣接する画素２５は、左から順にペアを構成している。水平方向にペアを構成する画素２５は、液晶パネル１２０Ｂの垂直方向に延びる直線に対して線対称の構造を有している。変形例２の液晶パネル１２０Ａは、上記以外の点においては、第２の実施形態の液晶パネル１２０（図３１参照）と同様である。
　変形例２の液晶パネル１２０Ａの動作は、第２の実施形態の液晶パネル１２０の動作（図３３～図３４参照）と同様であるので説明を省略する。
（変形例３）
　図３９を参照して、変形例３の液晶パネル１２０Ｃの等価回路の一例について説明する。垂直方向に隣接する画素２５は、上から順にペアを構成している。垂直方向にペアを構成する画素２５は、液晶パネル１２０Ａの水平方向に延びる直線に対して線対称の構造を有している。また、水平方向に隣接する画素２５は、左から順にペアを構成している。水平方向にペアを構成する画素２５は、液晶パネル１２０Ｂの垂直方向に延びる直線に対して線対称の構造を有している。変形例３の液晶パネル１２０Ｃは、上記以外の点においては、第２の実施形態の液晶パネル１２０（図３１参照）と同様である。
　変形例３の液晶パネル１２０Ｃの動作は、変形例１の液晶パネル１２０の動作（図３７参照）と同様であるので説明を省略する。
（変形例４）
　第１の実施形態では、黒ライン２０Ｌの幅Ｗが１画素以上１０画素以下である場合について説明したが、黒ライン２０Ｌの幅Ｗが１０画素を超えるようにしてもよい。例えば、黒ライン２０Ｌが垂直方向に転送される場合には、黒ライン２０Ｌの幅Ｗが、１画素以上、液晶パネル２０の垂直方向が画素数未満、または１画素以上、液晶パネル２０の垂直方向の画素数の半分以下とするようにしてもよい。また、黒ライン２０Ｌが水平方向に転送される場合には、黒ライン２０Ｌの幅Ｗが、１画素以上、液晶パネル２０の水平方向が画素数未満、または１画素以上、液晶パネル２０の水平方向の画素数の半分以下とするようにしてもよい。但し、輝度低下抑制の観点からすると、第１の実施形態におけるように、黒ライン２０Ｌの幅Ｗは、１０画素以下であることが好ましい。
＜３　第３の実施形態＞
［表示装置の構成］
　まず、図４０を参照して、本開示の第３の実施形態に係る表示装置２１０の構成の一例について説明する。表示装置２１０は、コントローラ２１１と、液晶パネル２２０と、駆動部２３０とを備える。なお、第３の実施形態において、第１または第２の実施形態と同様の箇所には同一の符号を付して説明を省略する。
（液晶パネル）
　図４１は、液晶パネル２２０の等価回路の一例を示す図である。液晶パネル２２０は、複数の副走査線（第２の走査線）１２２を有していないこと、および画素２５に代えて画素２２５を有すること以外は、第２の実施形態における液晶パネル１２０（図３１参照）と同様である。画素２２５は、副トランジスタ２８を有していないこと以外は、第２の実施形態における画素２５（図３１参照）と同様である。
（駆動部）
　駆動部２３０は、複数の主走査線１２１に接続された主垂直駆動回路（第１の垂直駆動回路）１３１と、複数の信号線１２３に接続された水平駆動回路（第１の水平駆動回路）１３３と、複数の信号線１２４に接続された水平駆動回路（第２の水平駆動回路）１３４とを有している。
（コントローラ）
　コントローラ１１１は、黒ライン２０Ｌが表示画面内において垂直方向または水平方向に周期的に転送されるように、駆動部２３０を介して液晶パネル２２０を制御する。
［表示装置の動作］
（第１の例）
　次に、図４２を参照して、２画素の幅Ｗを有する黒ライン２０Ｌを１回の移動距離が２画素となるように垂直方向に転送するときの表示装置２１０の動作の第１の例について説明する。
　主垂直駆動回路１３１は、上からｎ番目の主走査線１２１とｎ＋１番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ）を１水平期間、Ｈｉｇｈレベルにする。これにより、画素（ｎ，１）、（ｎ，２）、・・・の主トランジスタ２７がオンになり、画素（ｎ，１）、（ｎ，２）、・・・にそれぞれ各信号線１２３の電圧（黒表示の電圧）ＳｉｇＡ（１）、ＳｉｇＡ（２）、・・・が印加される。また、画素（ｎ＋１，１）、（ｎ＋１，２）、・・・の主トランジスタ２７がオンになり、画素（ｎ＋１，１）、（ｎ＋１，２）、・・・にそれぞれ各信号線１２４の電圧（黒表示の電圧）ＳｉｇＢ（１）、ＳｉｇＢ（２）、・・・が印加される。これにより、画素（ｎ，１）、（ｎ，２）、・・・、および画素（ｎ＋１，１）、（ｎ＋１，２）、・・・は黒表示となる。
　主垂直駆動回路１３１は、上からｎ番目の主走査線１２１とｎ＋１番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ）がＬｏｗレベルになってから１水平期間経過後に、上からｎ番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ）を１水平期間、Ｈｉｇｈレベルにする。これにより、画素（ｎ，１）、（ｎ，２）、・・・の主トランジスタ２７がオンになり、画素（ｎ，１）、（ｎ，２）、・・・にそれぞれ各信号線１２３の電圧（所定の階調表示の電圧）ＳｉｇＡ（１）、ＳｉｇＡ（２）、・・・が印加される。また、画素（ｎ＋１，１）、（ｎ＋１，２）、・・・の主トランジスタ２７がオンになり、画素（ｎ＋１，１）、（ｎ＋１，２）、・・・にそれぞれ各信号線１２４の電圧（所定の階調表示の電圧）ＳｉｇＢ（１）、ＳｉｇＢ（２）、・・・が印加される。これにより、画素（ｎ，１）、（ｎ，２）、・・・、および画素（ｎ＋１，１）、（ｎ＋１，２）、・・・は所定の階調表示となる。したがって、画素（ｎ，１）、（ｎ，２）、・・・、および画素（ｎ＋１，１）、（ｎ＋１，２）、・・・が黒表示となる期間は、２水平期間である。
　主垂直駆動回路１３１は、上からｎ番目の主走査線１２１とｎ＋１番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ）がＬｏｗレベルになってから１水平期間経過後に、上からｎ＋２番目の主走査線１２１とｎ＋３番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ＋２）を１水平期間、Ｈｉｇｈレベルにする。これにより、画素（ｎ＋２，１）、（ｎ＋２，２）、・・・の主トランジスタ２７がオンになり、画素（ｎ＋２，１）、（ｎ＋２，２）、・・・にそれぞれ各信号線１２３の電圧（黒表示の電圧）ＳｉｇＡ（１）、ＳｉｇＡ（２）、・・・が印加される。また、画素（ｎ＋３，１）、（ｎ＋３，２）、・・・の主トランジスタ２７がオンになり、画素（ｎ＋３，１）、（ｎ＋３，２）、・・・にそれぞれ各信号線１２４の電圧（黒表示の電圧）ＳｉｇＢ（１）、ＳｉｇＢ（２）、・・・が印加される。これにより、画素（ｎ＋２，１）、（ｎ＋２，２）、・・・、および画素（ｎ＋３，１）、（ｎ＋３，２）、・・・は黒表示となる。
　主垂直駆動回路１３１は、上からｎ＋２番目の主走査線１２１とｎ＋３番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ＋１）がＬｏｗレベルになってから１水平期間経過後に、上からｎ＋２番目の主走査線１２１とｎ＋３番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ＋２）を１水平期間、Ｈｉｇｈレベルにする。これにより、画素（ｎ＋２，１）、（ｎ＋２，２）、・・・の主トランジスタ２７がオンになり、画素（ｎ＋２，１）、（ｎ＋２，２）、・・・にそれぞれ各信号線１２３の電圧（所定の階調表示の電圧）ＳｉｇＡ（１）、ＳｉｇＡ（２）、・・・が印加される。また、画素（ｎ＋３，１）、（ｎ＋３，２）、・・・の主トランジスタ２７がオンになり、画素（ｎ＋３，１）、（ｎ＋３，２）、・・・にそれぞれ各信号線１２３の電圧（所定の階調表示の電圧）ＳｉｇＢ（１）、ＳｉｇＢ（２）、・・・が印加される。これにより、画素（ｎ＋２，１）、（ｎ＋２，２）、・・・、および画素（ｎ＋３，１）、（ｎ＋３，２）、・・・は所定の階調表示となる。
　主垂直駆動回路１３１が、最も上から最も下までの主走査線１２１を上述のように駆動させることで、２画素の幅Ｗを有する黒ライン２０Ｌを１回の移動距離が２画素となるように垂直方向に転送させることができる。
（第２の例）
　次に、図４３を参照して、２画素の幅Ｗを有する黒ライン２０Ｌを１回の移動距離が２画素となるように垂直方向に転送するときの表示装置２１０の動作の第１の例について説明する。
　主垂直駆動回路１３１は、上からｎ番目の主走査線１２１とｎ＋１番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ）がＬｏｗレベルになってから４水平期間経過後に、上からｎ番目の主走査線１２１とｎ＋１番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ）を１水平期間、Ｈｉｇｈレベルにする。これにより、画素（ｎ，１）、（ｎ，２）、・・・、および画素（ｎ＋１，１）は所定の階調表示となる。したがって、画素（ｎ，１）および画素（ｎ＋１，１）、（ｎ＋１，２）、・・・が黒表示となる期間は、５水平期間である。上記以外の表示装置１１０の動作は、上述の“第１の例”と同様である。
（第３の例）
　次に、図４４を参照して、２画素の幅Ｗを有する黒ライン２０Ｌを１回の移動距離が２画素となるように垂直方向に転送するときの表示装置２１０の動作の第３の例について説明する。
　主垂直駆動回路１３１は、上からｎ番目の主走査線１２１とｎ＋１番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ）を２水平期間、Ｈｉｇｈレベルにする。水平駆動回路１３３は、上からｎ番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ）がハイレベルになるタイミングで、各信号線１２３の電圧ＳｉｇＡ（１）、ＳｉｇＡ（２）・・・を黒表示の電圧にする。また、水平駆動回路１３４は、上からｎ＋１番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ）がハイレベルになるタイミングで、各信号線１２４の電圧ＳｉｇＢ（１）、ＳｉｇＢ（２）・・・を黒表示の電圧にする。これにより、画素（ｎ，１）、（ｎ，２）、・・・、および画素（ｎ＋１，１）、（ｎ＋１，２）、・・・が黒表示となる。
　水平駆動回路１３３は、上からｎ番目の主走査線１２１とｎ＋１番目の電圧Ｍｇａｔｅ（ｎ）がハイレベルになってから１水平期間経過後、各信号線１２３の電圧ＳｉｇＡ（１）、ＳｉｇＡ（２）、・・・を所定の階調表示の電圧にする。また、水平駆動回路１３４は、上からｎ番目の主走査線１２１とｎ＋１番目の電圧Ｍｇａｔｅ（ｎ）がハイレベルになってから１水平期間経過後、各信号線１２４の電圧ＳｉｇＢ（１）、ＳｉｇＢ（２）、・・・を所定の階調表示の電圧にする。これにより、画素（ｎ，１）、（ｎ，２）、・・・、および画素（ｎ＋１，１）、（ｎ＋１，２）、・・・が、所定の階調表示となる。
　主垂直駆動回路１３１は、上からｎ番目の主走査線１２１とｎ＋１番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ）がＬｏｗレベルになるタイミングで、上からｎ＋２番目の主走査線１２１とｎ＋３番目の電圧Ｍｇａｔｅ（ｎ＋２）を２水平期間、Ｈｉｇｈレベルにする。
　主垂直駆動回路１３１が、最も上から最も下までの主走査線１２１を上述のように駆動させると共に、水平駆動回路１３３および水平駆動回路１３４が最も左から最も右までの信号線１２３および信号線１２４を上述のように駆動させることで、２画素の幅Ｗを有する黒ライン２０Ｌを１回の移動距離が２画素となるように垂直方向に転送される。
［効果］
　第３の実施形態に係る表示装置２１０では、コントローラ２１１が、黒ライン２０Ｌの１回の移動距離が２画素以上、黒ライン２０Ｌの幅以下とるように、黒ライン２０Ｌを垂直方向または水平方向に転送する。したがって、第２の実施形態に係る表示装置１１０と同様の効果を得ることができる。
［変形例］
　まず、図４５を参照して、変形例の液晶パネル２２０Ａの等価回路の一例について説明する。垂直方向に隣接する画素２２５は、上から順にペアを構成している。垂直方向にペアを構成する画素２２５は、液晶パネル２２０Ａの水平方向に延びる直線に対して線対称の構造を有している。ペアを構成する画素２２５の主トランジスタ２７は、同一の主走査線１２１に接続されている。このようにペアを構成する画素２２５同士は、同一の主走査線１２１を共用しているため、変形例における主走査線１２１の本数は、第３の実施形態における主走査線１２１の本数の半分で済む。変形例の液晶パネル２２０Ａは、上記以外の点においては、第３の実施形態の液晶パネル２２０と同様である。
　次に、図４６を参照して、変形例の液晶パネル２２０Ａの動作の一例について説明する。主垂直駆動回路１３１は、上からｎ番目の主走査線１２１とｎ＋１番目の電圧Ｍｇａｔｅ（ｎ）を１水平期間、Ｈｉｇｈレベルにする。水平駆動回路１３３は、上からｎ番目の主走査線１２１とｎ＋１番目の電圧Ｍｇａｔｅ（ｎ）がハイレベルとなるタイミングで、各信号線１２３の電圧ＳｉｇＡ（１）、ＳｉｇＡ（２）、・・・を黒表示の電圧にする。また、水平駆動回路１３４は、各信号線１２４の電圧ＳｉｇＢ（１）、ＳｉｇＢ（２）、・・・を黒表示の電圧にする。これにより、画素（ｎ，１）、（ｎ，２）、・・・、および画素（ｎ＋１，１）、（ｎ＋１，２）、・・・が、黒表示となる。
　主垂直駆動回路１３１は、上からｎ番目の主走査線１２１とｎ＋１番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ）がＬｏｗレベルになってから２水平期間経過後、上からｎ番目の主走査線１２１とｎ＋１番目の電圧Ｍｇａｔｅ（ｎ）を１水平期間、Ｈｉｇｈレベルにする。水平駆動回路１３３は、上からｎ番目の主走査線１２１とｎ＋１番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ）がハイレベルとなるタイミングで、各信号線１２３の電圧ＳｉｇＡ（１）、ＳｉｇＡ（２）、・・・を所定の階調表示の電圧にする。また、水平駆動回路１３４は、各信号線１２４の電圧ＳｉｇＢ（１）、ＳｉｇＢ（２）、・・・を所定の階調表示の電圧にする。これにより、画素（ｎ，１）、（ｎ，２）、・・・、および画素（ｎ＋１，１）、（ｎ＋１，２）、・・・が、所定の階調表示となる。
　主垂直駆動回路１３１は、画素（ｎ，１）および画素（ｎ＋，１）に通常の映像信号に基づく電圧が印加されるタイミングで、上からｎ＋２番目の主走査線１２１とｎ＋３番目の電圧Ｍｇａｔｅ（ｎ）を１水平期間、Ｈｉｇｈレベルにする。
　主垂直駆動回路１３１が、上からｎ番目の主走査線１２１とｎ＋１番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ）がＬｏｗレベルになってから１水平期間経過後、上からｎ＋２番目の主走査線１２１とｎ＋３番目の電圧Ｍｇａｔｅ（ｎ＋１）を１水平期間、Ｈｉｇｈレベルにする。
　最も上から最も下までの主走査線１２１を上述のように駆動させると共に、水平駆動回路１３３および水平駆動回路１３４が最も左から最も右までの信号線１２３および信号線１２４を上述のように駆動させることで、２画素以上の幅Ｗを有する黒ライン２０Ｌを１回の移動距離が２画素となるように垂直方向に転送される。
＜４　第４の実施形態＞
［表示装置の構成］
　まず、図４７を参照して、本開示の第４の実施形態に係る表示装置３１０の構成の一例について説明する。表示装置３１０は、コントローラ３１１と、液晶パネル３２０と、駆動部３３０とを備える。なお、第４の実施形態において、第１の実施形態と同様の箇所には同一の符号を付して説明を省略する。
（液晶パネル）
　図４８は、液晶パネル３２０の等価回路の一例を示す図である。液晶パネル３２０は、複数の副走査線（第２の走査線）２２を有していないこと、および画素２５に代えて画素３２５を有すること以外は、第１の実施形態における液晶パネル２０と同様である。画素３２５は、副トランジスタ２８を有していないこと以外は、第１の実施形態における画素２５と同様である。
（駆動部）
　駆動部２３０は、複数の主走査線２１に接続された主垂直駆動回路（第１の垂直駆動回路）３１と、複数の信号線２３に接続された水平駆動回路（第１の水平駆動回路）３３とを有している。
（コントローラ）
　コントローラ３１１は、黒ライン２０Ｌが表示画面内において垂直方向または水平方向に周期的に転送されるように、駆動部３３０を介して液晶パネル３２０を制御する。
［表示装置の動作］
（第１の例）
　次に、図４９を参照して、黒ライン２０Ｌを垂直方向に転送するときの表示装置３１０の動作の第１の例について説明する。
　主垂直駆動回路３１は、上からｎ番目の主走査線２１を規定期間（例えば１水平期間より短い期間）、Ｈｉｇｈレベルにする。水平駆動回路３３は、上からｎ番目の主走査線２１の電圧Ｍｇａｔｅ（ｎ）がハイレベルとなるタイミングで、各信号線２３の電圧Ｓｉｇ（１）、Ｓｉｇ（２）、・・・を黒表示の電圧にする。これにより、画素ｐｉｘ（ｎ，１）、ｐｉｘ（ｎ＋１，１）、・・・に黒表示の電圧が印加され、画素ｐｉｘ（ｎ，１）、ｐｉｘ（ｎ＋１，１）、・・・は黒表示となる。
　主垂直駆動回路３１は、上からｎ番目の主走査線１２１の電圧Ｍｇａｔｅ（ｎ）がＬｏｗレベルになってから規定期間（例えば１水平期間より長い期間）経過後、上からｎ番目の主走査線２１を規定期間（例えば１水平期間より短い期間）、Ｈｉｇｈレベルにする。水平駆動回路３３は、上からｎ番目の主走査線２１の電圧Ｍｇａｔｅ（ｎ）がハイレベルとなるタイミングで、各信号線１２３の電圧Ｓｉｇ（１）、Ｓｉｇ（２）、・・・を所定の階調表示の電圧にする。これにより、画素ｐｉｘ（ｎ，１）、ｐｉｘ（ｎ，２）、・・・に所定の階調表示の電圧が印加され、画素ｐｉｘ（ｎ，１）、ｐｉｘ（ｎ，２）、・・・は所定の階調表示となる。
　主垂直駆動回路３１が、最も上から最も下までの主走査線２１を上述のように駆動させると共に、水平駆動回路３３が最も左から最も右までの信号線２３を上述のように駆動させることで、黒ライン２０Ｌを垂直方向に転送することができる。
　なお、黒表示の期間は第１の例に限定されるものではなく、画素ｐｉｘ（ｎ，１）、ｐｉｘ（ｎ，２）、・・・に対する黒表示の電圧の印加から、所定の階調表示の電圧の印加までの時間を調整することで、図５０に示すように、黒表示の期間をさらに長くし、例えば３水平期間程度にするようにしてもよい。
（第２の例）
　次に、図５１を参照して、黒ライン２０Ｌを垂直方向に転送するときの表示装置３１０の動作の第２の例について説明する。
　主垂直駆動回路３１は、上からｎ番目の主走査線２１を１水平期間、Ｈｉｇｈレベルにする。水平駆動回路３３は、上からｎ番目の主走査線２１の電圧Ｍｇａｔｅ（ｎ）がハイレベルとなるタイミングで、各信号線２３の電圧Ｓｉｇ（１）、Ｓｉｇ（２）、・・・を黒表示の電圧にする。これにより、画素ｐｉｘ（ｎ，１）、ｐｉｘ（ｎ，２）、・・・に黒表示の電圧が印加され、画素ｐｉｘ（ｎ，１）、ｐｉｘ（ｎ，２）、・・・は黒表示となる。
　水平駆動回路３３は、上からｎ番目の主走査線２１の電圧Ｍｇａｔｅ（ｎ）がハイレベルとなってから１水平期間経過する前に、すなわち上からｎ番目の主走査線２１の電圧Ｍｇａｔｅ（ｎ）がＬｏｗレベルになる前に、各信号線２３の電圧Ｓｉｇ（１）、Ｓｉｇ（２）、・・・を所定の階調表示の電圧にする。これにより、画素ｐｉｘ（ｎ，１）、ｐｉｘ（ｎ，２）、・・・に所定の階調表示の電圧が印加され、画素ｐｉｘ（ｎ，１）、ｐｉｘ（ｎ，２）、・・・は所定の階調表示となる。
　主垂直駆動回路３１が、最も上から最も下までの主走査線２１を上述のように駆動させると共に、水平駆動回路３３が最も左から最も右までの信号線２３を上述のように駆動させることで、黒ライン２０Ｌを垂直方向に転送することができる。
［効果］
　第４の実施形態に係る表示装置３１０では、コントローラ２１１が、黒ライン２０Ｌを垂直方向または水平方向に転送するので、第１の実施形態に係る表示装置１１０と同様の効果を得ることができる。また、液晶パネル３２０の構成を、第１の実施形態における液晶パネル２０に比べて簡略化することができる。
［変形例］
　第４の実施形態では、表示装置３１０が、黒ライン２０Ｌを転送し動画残像・尾引きの発生を抑制する方法について説明したが、黒ライン２０Ｌの転送以外の方法により動画残像・尾引きの発生を抑制するようにしてもよい。
　例えば、表示装置３１０が検出部（図示せず）をさらに備え、この検出部が、図５２Ａに示すように、移動する物体３４０が存在するエリアを映像中で検出するようにしてもよい。そして、コントローラ３１１が、検出部が検出したエリア（以下「検出エリア」という。）に黒表示３４１を局所的に挿入することにより、動画残像・尾引きの発生を抑制するようにしてもよい。検出部は、例えばＩＣ（Integrated Circuit）等により構成されている。黒表示３４１は、例えば、１フィールドまたは２フィールド以上の規定期間挿入される。
　黒表示３４１の形状としては、例えば矩形状が挙げられるが、移動する物体３４０が隠れる形状であることが好ましく、矩形状に特に限定されるものではない。例えば、黒表示３４１の形状は、図５２Ｂに示すように、液晶パネル３２０の垂直方向に伸びる帯状であってもよいし、図５２Ｃに示すように、液晶パネル３２０の垂直方向に伸びる帯状であってもよい。また、図５２Ｄに示すように、黒色のストライプ等の規定のパターンや模様等が表示されるようにしてもよい。上述の例では、検出エリアに黒表示３４１を挿入する場合について説明したが、検出エリアに白表示または任意の中間調の表示を挿入するようにしてもよいし、検出エリアに黒表示３４１と白表示を交互に表示するようにしてもよい。　　　
＜５　第５の実施形態＞
　次に、図５３を参照して、本開示の第５の実施形態に係る電子機器４１０について説明する。電子機器４１０は、例えば、板状の筐体の主面に表示面４１１を備えた携帯端末である。電子機器４１０は、例えば、表示面４１１の位置に表示装置４１２を備えている。表示装置４１２は、上述の第１～第４の実施形態およびその変形例に係る表示装置１０、１１０、２１０、３１０のいずれかである。第５の実施形態に係る電子機器４１０では、表示装置４１２として、上述の第１～第４の実施形態およびその変形例に係る表示装置１０、１１０、２１０、３１０のいずれかが設けられているので、上記各実施形態と同様の効果が得られる。
＜６　第６の実施形態＞
　次に、図５４を参照して、本開示の第５の実施形態に係る電子機器５１０について説明する。電子機器５１０は、例えば、折りたたみ可能な２枚の板状の筐体のうちの一方の筐体の主面に表示面５１１を備えたノート型のパーソナルコンピュータである。電子機器５１０は、例えば、表示面５１１の位置に表示装置５１２を備えている。表示装置５１２は、上述の第１～第４の実施形態およびその変形例に係る表示装置１０、１１０、２１０、３１０のいずれかである。第６の実施形態に係る電子機器５１０では、表示装置５１２として、上述の第１～第４の実施形態およびその変形例に係る表示装置１０、１１０、２１０、３１０のいずれかが設けられているので、上記各実施形態と同様の効果が得られる。
＜７　第７の実施形態＞
[プロジェクタの構成]
　次に、図５５を参照して、本開示の第６の実施形態に係るプロジェクタ６００について説明する。プロジェクタ６００は、本開示の「投射型表示装置」の一具体例に対応する。プロジェクタ６００は、例えば、光源装置６０１、画像生成システム６０２および投射光学系６０３を備えている。
　画像生成システム６０２は、光源装置６０１から出射された光（例えば白色光）を映像信号に基づいて変調することにより複数色の画像光を生成し、生成した複数色の画像光を合成した上で、投射光学系６０３に出射するようになっている。画像生成システム６０２は、照明光学系６１０、画像生成部６２０および画像合成部６３０を有している。投射光学系６０３は、画像生成システム６０２から出射された画像光（合成された画像光）をスクリーン等に投射するようになっている。画像生成システム６０２は、本開示の「光変調部」の一具体例に対応する。投射光学系６０３は、本開示の「投射部」の一具体例に対応する。
　照明光学系６１０は、光源装置６０１から出射された光（例えば白色光）を複数の色光に分解するものである。照明光学系６１０は、例えば、インテグレータ素子６１１、偏光変換素子６１２、集光レンズ６１３、ダイクロイックミラー６１４、６１５およびミラー６１６～６１８を有している。インテグレータ素子６１１は、例えば、フライアイレンズ６１１ａおよびフライアイレンズ６１１ｂを有している。フライアイレンズ６１１ａは、２次元配置された複数のマイクロレンズを有している。フライアイレンズ６１１ｂも、２次元配置された複数のマイクロレンズを有している。フライアイレンズ６１１ａは、光源装置６０１から出射された光（例えば白色光）を複数の光束に分割し、フライアイレンズ６１１ｂにおける各マイクロレンズに結像させるようになっている。フライアイレンズ６１１ｂは、二次光源として機能し、輝度の揃った複数の平行光を、偏光変換素子６１２に入射させるようになっている。ダイクロイックミラー６１４、６１５は、所定の波長域の色光を選択的に反射し、それ以外の波長域の光を透過させるようになっている。ダイクロイックミラー６１４は、例えば、赤色光を選択的に反射するようになっている。ダイクロイックミラー６１５は、例えば、緑色光を選択的に反射するようになっている。
　画像生成部６２０は、外部から入力された各色に対応する映像信号に基づいて、照明光学系６１０によって分解された各色光を変調し、各色の画像光を生成するものである。画像生成部６２０は、例えば、赤色光用のライトバルブ６２１、緑色光用のライトバルブ６２２、青色光用のライトバルブ６２３を有している。赤色光用のライトバルブ６２１は、外部から入力された赤色に対応する映像信号に基づいて、照明光学系６１０から入力された赤色光を変調し、赤色の画像光を生成するものである。緑色光用のライトバルブ６２２は、外部から入力された緑色に対応する映像信号に基づいて、照明光学系６１０から入力された緑色光を変調し、緑色の画像光を生成するものである。青色光用のライトバルブ６２３は、外部から入力された青色に対応する映像信号に基づいて、照明光学系６１０から入力された青色光を変調し、青色の画像光を生成するものである。赤色光用のライトバルブ６２１、緑色光用のライトバルブ６２２、および青色光用のライトバルブ６２３は、上述の第１～第４の実施形態およびその変形例に係る表示装置１０、１１０、２１０、３１０のいずれかによって構成されている。なお、赤色光用のライトバルブ６２１、緑色光用のライトバルブ６２２、および青色光用のライトバルブ６２３の駆動が一つのコントローラ（制御回路）で制御されるようにしてもよい。
　画像合成部６３０は、画像生成部６２０で生成された各色の画像光を合成し、カラー画像光を生成するものである。
[効果]
　第７の実施形態に係るプロジェクタ６００では、赤色光用のライトバルブ６２１、緑色光用のライトバルブ６２２、および青色光用のライトバルブ６２３として、上述の第１～第４の実施形態およびその変形例に係る表示装置１０、１１０、２１０、３１０のいずれかが用いられている。これにより、上記各実施形態と同様の効果を有している。
　以上、本開示の第１～第７の実施形態およびその変形例について具体的に説明したが、本開示は、上述の第１～第７の実施形態およびその変形例に限定されるものではなく、本開示の技術的思想に基づく各種の変形が可能である。
　例えば、上述の第１～第７の実施形態およびその変形例において挙げた構成、方法、工程、形状、材料および数値等はあくまでも例に過ぎず、必要に応じてこれと異なる構成、方法、工程、形状、材料および数値等を用いてもよい。
　また、上述の第１～第７の実施形態およびその変形例の構成、方法、工程、形状、材料および数値等は、本開示の主旨を逸脱しない限り、互いに組み合わせることが可能である。
　また、上述の第１～第７の実施形態およびその変形例で段階的に記載された数値範囲において、ある段階の数値範囲の上限値または下限値は、他の段階の数値範囲の上限値または下限値に置き換えてもよい。
　また、本開示は以下の構成を採用することもできる。
（１）
　１画素以上１０画素以下の幅を有する同一階調のラインが画面内に転送されるように、液晶パネルの駆動を制御する制御回路。
（２）
　前記ラインの幅が、２画素以上１０画素以下である（１）に記載の制御回路。
（３）
　前記ラインの１回の移動距離が、２画素以上、前記ラインの幅以下である（２）に記載の制御回路。
（４）
　前記ラインの移動が、１フィールドまたはｎ水平期間（但し、ｎは１以上の整数である。）毎に行われる（１）から（３）のいずれかに記載の制御回路。
（５）
　前記同一階調のラインが、黒色のラインである（１）から（４）のいずれかに記載の制御回路。
（６）
　前記ラインの転送が、周期的であり、
　前記ラインの転送方向が、前記液晶パネルの垂直方向または水平方向である（１）から（５）のいずれかに記載の制御回路。
（７）
　前記液晶パネルに含まれる液晶分子の方位角Φを前記液晶パネルの水平方向を基準として表し、前記方位角Φが０°、１８０°の方向をそれぞれ第１の水平方向、第２の水平方向、前記方位角Φが９０°、２７０°の方向をそれぞれ第１の垂直方向、第２の垂直方向とした場合、
　前記方位角Φが０°＜Φ＜９０°の範囲内である場合には、前記ラインの転送方向は前記第２の垂直方向または前記第２の水平方向であり、
　前記方位角Φが９０°＜Φ＜１８０°の範囲内である場合には、前記ラインの転送方向は前記第２の垂直方向または前記第１の水平方向であり、
　前記方位角Φが１８０°＜Φ＜２７０°の範囲内である場合には、前記ラインの転送方向は前記第１の垂直方向または前記第１の水平方向であり、
　前記方位角Φが２７０°＜Φ＜３６０°の範囲内である場合には、前記ラインの転送方向は前記第１の垂直方向または前記第２の水平方向である（１）から（６）のいずれかに記載の制御回路。
（８）
　液晶パネルと、
　前記液晶パネルを駆動する駆動部と、
　（１）から（７）のいずれかに記載の制御回路と
　を備える表示装置。
（９）
　前記液晶パネルは、
　行方向に延在された複数の走査線と、
　列方向に延在された複数の信号線と、
　前記走査線と前記信号線とが互いに交差する箇所ごとに１つずつ設けられた複数の画素とを備え、
　前記画素は、
　液晶セルと、
　前記走査線から入力される信号に基づいて前記信号線の電圧を前記液晶セルに書き込むトランジスタと
　を備え、
　前記制御回路は、前記同一階調のラインが転送されるように、前記駆動部を介して、複数の前記走査線および複数の前記信号線に供給する信号を制御する（８）に記載の表示装置。
（１０）
　前記液晶パネルは、
　行方向に延在された複数の第１の走査線と、
　前記行方向に延在された複数の第２の走査線と、
　前記行方向に延設された保持容量線と、
　列方向に延在された複数の信号線と、
　前記第１の走査線と前記信号線とが互いに交差する箇所ごとに１つずつ設けられた複数の画素とを備え、
　前記画素は、
　液晶セルと、
　前記第１の走査線から入力される信号に基づいて、前記信号線の電圧を前記液晶セルに書き込む第１のトランジスタと、
　前記第２の走査線から入力される信号に基づいて、前記保持容量線の電圧を前記液晶セルに書き込む第２のトランジスタと
　を備える（８）に記載の表示装置。
（１１）
　前記液晶パネルは、
　行方向に延在された複数の第１の走査線と、
　列方向に延在された複数の第１の信号線と、
　前記列方向に延在された複数の第２の信号線と、
　前記列方向の奇数番目に位置する前記第１の走査線と前記第１の信号線とが互いに交差する箇所ごとに１つずつ設けられた複数の第１の画素と、
　前記列方向の偶数番目に位置する前記第１の走査線と前記第２の信号線とが互いに交差する箇所ごとに１つずつ設けられた複数の第２の画素と
　を備え、
　前記第１の画素は、
　第１の液晶セルと、
　前記第１の走査線から入力される信号に基づいて、前記第１の信号線の電圧を前記１の液晶セルに書き込む第１のトランジスタと
　を備え、
　前記第２の画素は、
　第２の液晶セルと、
　前記第１の走査線から入力される信号に基づいて、前記第２の信号線の電圧を前記第２の液晶セルに書き込む第３のトランジスタと
　を備える（８）に記載の表示装置。
（１２）
　前記液晶パネルは、
　前記行方向に延在された複数の第２の走査線と、
　前記行方向に延設された複数の保持容量線と
　をさらに備え、
　前記第１の画素は、前記第２の走査線から入力される信号に基づいて、前記保持容量線の電圧を前記第１の液晶セルに書き込む第２のトランジスタをさらに備え、
　前記第２の画素は、前記第２の走査線から入力される信号に基づいて、前記保持容量線の電圧を前記第２の液晶セルに書き込む第４のトランジスタをさらに備える（１１）に記載の表示装置。
（１３）
　前記液晶パネルの垂直方向に隣り合う前記第１の画素と前記第２の画素はペアを構成し、
　前記ペアを構成する前記第１の画素と前記第２の画素は、前記液晶パネルの水平方向に伸びる直線に対して線対称の構造を有している（１２）に記載の表示装置。
（１４）
　前記ペアを構成する前記第１の画素と前記第２の画素は、前記第１の走査線を共用していると共に、前記第２の走査線を共用している（１３）に記載の表示装置。
（１５）
　前記液晶パネルの水平方向に隣り合う前記第１の画素はペアを構成し、
　前記液晶パネルの水平方向に隣り合う前記第２の画素はペアを構成し、
　前記ペアを構成する前記第１の画素は、前記液晶パネルの垂直方向に伸びる直線に対して線対称の構造を有し、
　前記ペアを構成する前記第２の画素は、前記液晶パネルの垂直方向に伸びる直線に対して線対称の構造を有している（１１）から（１４）のいずれかに記載の表示装置。
（１６）
　表示装置を備え、
　前記表示装置は、
　液晶パネルと、
　前記液晶パネルを駆動する駆動部と、
　（１）から（７）のいずれかに記載の制御回路と
　を備え、
　前記制御回路は、１画素以上１０画素以下の幅を有する同一階調のラインが転送されるように、前記液晶パネルの駆動を制御する電子機器。
（１７）
　照明光学系と、
　前記照明光学系からの光を変調することで画像光を生成する複数の液晶パネルと、
　（１）から（７）のいずれかに記載の制御回路と、
　複数の前記液晶パネルで生成された前記画像光を投射する投影光学系と
　を備える投射型表示装置。
（１８）
　１画素以上１０画素以下の幅を有する同一階調のラインが転送されるように、液晶パネルの駆動を制御する制御方法。
　１０、１１０、２１０、３１０、４１２　　液晶表示装置
　１１、１１１、２１１、３１１　　コントローラ（制御回路）
　２０、１２０、２２０、３２０　　液晶パネル
　３０、１３０、２３０、３３０　　駆動部
　３１、１３１、　　主垂直駆動回路（第１の垂直駆動回路）
　３２、１３１　　副垂直駆動回路（第２の垂直駆動回路）
　３３　　水平駆動回路
　１３３　　水平駆動回路（第１の水平駆動回路）
　１３４　　水平駆動回路（第２の水平駆動回路）
　２１、１２１　　主走査線
　２２、１２２　　副走査線
　２３、１２３、１２４　　信号線
　２４　　保持容量線
　２５、２２５、３２５　　画素
　２６　　液晶セル
　２７　　主トランジスタ
　２８　　副トランジスタ
　２９　　容量素子
　４１０、５１０　　電子機器
　４１１、５１１　　表示面
　６００　　プロジェクタ（投射型表示装置）

Claims (18)

  1. 　１画素以上１０画素以下の幅を有する同一階調のラインが画面内に転送されるように、液晶パネルの駆動を制御する制御回路。
  2. 　前記ラインの幅が、２画素以上１０画素以下である請求項１に記載の制御回路。
  3. 　前記ラインの１回の移動距離が、２画素以上、前記ラインの幅以下である請求項２に記載の制御回路。
  4. 　前記ラインの移動が、１フィールドまたはｎ水平期間（但し、ｎは１以上の整数である。）毎に行われる請求項１に記載の制御回路。
  5. 　前記同一階調のラインが、黒色のラインである請求項１に記載の制御回路。
  6. 　前記ラインの転送が、周期的であり、
    　前記ラインの転送方向が、前記液晶パネルの垂直方向または水平方向である請求項１に記載の制御回路。
  7. 　前記液晶パネルに含まれる液晶分子の方位角Φを前記液晶パネルの水平方向を基準として表し、前記方位角Φが０°、１８０°の方向をそれぞれ第１の水平方向、第２の水平方向、前記方位角Φが９０°、２７０°の方向をそれぞれ第１の垂直方向、第２の垂直方向とした場合、
    　前記方位角Φが０°＜Φ＜９０°の範囲内である場合には、前記ラインの転送方向は前記第２の垂直方向または前記第２の水平方向であり、
    　前記方位角Φが９０°＜Φ＜１８０°の範囲内である場合には、前記ラインの転送方向は前記第２の垂直方向または前記第１の水平方向であり、
    　前記方位角Φが１８０°＜Φ＜２７０°の範囲内である場合には、前記ラインの転送方向は前記第１の垂直方向または前記第１の水平方向であり、
    　前記方位角Φが２７０°＜Φ＜３６０°の範囲内である場合には、前記ラインの転送方向は前記第１の垂直方向または前記第２の水平方向である請求項１に記載の制御回路。
  8. 　液晶パネルと、
    　前記液晶パネルを駆動する駆動部と、
    　前記駆動部を介して前記液晶パネルの駆動を制御する制御回路と
    　を備え、
    　前記制御回路は、１画素以上１０画素以下の幅を有する同一階調のラインが転送されるように、前記液晶パネルの駆動を制御する表示装置。
  9. 　前記液晶パネルは、
    　行方向に延在された複数の走査線と、
    　列方向に延在された複数の信号線と、
    　前記走査線と前記信号線とが互いに交差する箇所ごとに１つずつ設けられた複数の画素とを備え、
    　前記画素は、
    　液晶セルと、
    　前記走査線から入力される信号に基づいて前記信号線の電圧を前記液晶セルに書き込むトランジスタと
    　を備え、
    　前記制御回路は、前記同一階調のラインが転送されるように、前記駆動部を介して、複数の前記走査線および複数の前記信号線に供給する信号を制御する請求項８に記載の表示装置。
  10. 　前記液晶パネルは、
    　行方向に延在された複数の第１の走査線と、
    　前記行方向に延在された複数の第２の走査線と、
    　前記行方向に延設された保持容量線と、
    　列方向に延在された複数の信号線と、
    　前記第１の走査線と前記信号線とが互いに交差する箇所ごとに１つずつ設けられた複数の画素とを備え、
    　前記画素は、
    　液晶セルと、
    　前記第１の走査線から入力される信号に基づいて、前記信号線の電圧を前記液晶セルに書き込む第１のトランジスタと、
    　前記第２の走査線から入力される信号に基づいて、前記保持容量線の電圧を前記液晶セルに書き込む第２のトランジスタと
    　を備える請求項８に記載の表示装置。
  11. 　前記液晶パネルは、
    　行方向に延在された複数の第１の走査線と、
    　列方向に延在された複数の第１の信号線と、
    　前記列方向に延在された複数の第２の信号線と、
    　前記列方向の奇数番目に位置する前記第１の走査線と前記第１の信号線とが互いに交差する箇所ごとに１つずつ設けられた複数の第１の画素と、
    　前記列方向の偶数番目に位置する前記第１の走査線と前記第２の信号線とが互いに交差する箇所ごとに１つずつ設けられた複数の第２の画素と
    　を備え、
    　前記第１の画素は、
    　第１の液晶セルと、
    　前記第１の走査線から入力される信号に基づいて、前記第１の信号線の電圧を前記１の液晶セルに書き込む第１のトランジスタと
    　を備え、
    　前記第２の画素は、
    　第２の液晶セルと、
    　前記第１の走査線から入力される信号に基づいて、前記第２の信号線の電圧を前記第２の液晶セルに書き込む第３のトランジスタと
    　を備える請求項８に記載の表示装置。
  12. 　前記液晶パネルは、
    　前記行方向に延在された複数の第２の走査線と、
    　前記行方向に延設された複数の保持容量線と
    　をさらに備え、
    　前記第１の画素は、前記第２の走査線から入力される信号に基づいて、前記保持容量線の電圧を前記第１の液晶セルに書き込む第２のトランジスタをさらに備え、
    　前記第２の画素は、前記第２の走査線から入力される信号に基づいて、前記保持容量線の電圧を前記第２の液晶セルに書き込む第４のトランジスタをさらに備える請求項１１に記載の表示装置。
  13. 　前記液晶パネルの垂直方向に隣り合う前記第１の画素と前記第２の画素はペアを構成し、
    　前記ペアを構成する前記第１の画素と前記第２の画素は、前記液晶パネルの水平方向に伸びる直線に対して線対称の構造を有している請求項１２に記載の表示装置。
  14. 　前記ペアを構成する前記第１の画素と前記第２の画素は、前記第１の走査線を共用していると共に、前記第２の走査線を共用している請求項１３に記載の表示装置。
  15. 　前記液晶パネルの水平方向に隣り合う前記第１の画素はペアを構成し、
    　前記液晶パネルの水平方向に隣り合う前記第２の画素はペアを構成し、
    　前記ペアを構成する前記第１の画素は、前記液晶パネルの垂直方向に伸びる直線に対して線対称の構造を有し、
    　前記ペアを構成する前記第２の画素は、前記液晶パネルの垂直方向に伸びる直線に対して線対称の構造を有している請求項１１に記載の表示装置。
  16. 　表示装置を備え、
    　前記表示装置は、
    　液晶パネルと、
    　前記液晶パネルを駆動する駆動部と、
    　前記駆動部を介して前記液晶パネルの駆動を制御する制御回路と
    　を備え、
    　前記制御回路は、１画素以上１０画素以下の幅を有する同一階調のラインが転送されるように、前記液晶パネルの駆動を制御する電子機器。
  17. 　照明光学系と、
    　前記照明光学系からの光を変調することで画像光を生成する複数の液晶パネルと、
    　複数の前記液晶パネルの駆動を制御する制御回路と、
    　複数の前記液晶パネルで生成された前記画像光を投射する投影光学系と
    　を備え、
    　前記制御回路は、１画素以上１０画素以下の幅を有する同一階調のラインが転送されるように、前記液晶パネルの駆動を制御する投射型表示装置。
  18. 　１画素以上１０画素以下の幅を有する同一階調のラインが転送されるように、液晶パネルの駆動を制御する制御方法。
PCT/JP2020/006590 2019-02-22 2020-02-19 制御回路、表示装置、電子機器、投射型表示装置および制御方法 Ceased WO2020171130A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021502097A JP7416539B2 (ja) 2019-02-22 2020-02-19 制御回路、表示装置、電子機器、投射型表示装置および制御方法
JP2023223783A JP7607112B2 (ja) 2019-02-22 2023-12-29 表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-030843 2019-02-22
JP2019030843 2019-02-22

Publications (1)

Publication Number Publication Date
WO2020171130A1 true WO2020171130A1 (ja) 2020-08-27

Family

ID=72143724

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/006590 Ceased WO2020171130A1 (ja) 2019-02-22 2020-02-19 制御回路、表示装置、電子機器、投射型表示装置および制御方法

Country Status (2)

Country Link
JP (2) JP7416539B2 (ja)
WO (1) WO2020171130A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004334171A (ja) * 2003-04-30 2004-11-25 Hannstar Display Corp 液晶表示パネルおよび液晶表示装置並びに駆動方法
EP1814098A1 (en) * 2006-01-27 2007-08-01 Samsung Electronics Co., Ltd. Display device capable of reducing afterimage and afterimage reduction method thereof
US20080259235A1 (en) * 2007-04-23 2008-10-23 Chunghwa Picture Tubes, Ltd. Pixel circuit and driving method thereof in liquid crystal display panel and liquid crystal display
JP2009103957A (ja) * 2007-10-24 2009-05-14 Nec Lcd Technologies Ltd 表示パネルの制御装置、液晶表示装置、電子機器、表示装置の駆動方法、及び制御プログラム
WO2009084331A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機
JP2012013815A (ja) * 2010-06-30 2012-01-19 Sony Corp 液晶表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3527193B2 (ja) 2000-10-13 2004-05-17 Ｎｅｃエレクトロニクス株式会社 液晶表示装置及びコンピュータ
JP2004012872A (ja) 2002-06-07 2004-01-15 Nec Electronics Corp 表示装置及びその駆動方法
JP4390469B2 (ja) 2003-03-26 2009-12-24 Ｎｅｃエレクトロニクス株式会社 画像表示装置、該画像表示装置に用いられる信号線駆動回路及び駆動方法
TW591590B (en) 2003-04-17 2004-06-11 Hannstar Display Corp Black image insertion method and apparatus for display
JP2005345879A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp 電気光学装置の駆動回路及び駆動方法、電気光学装置並びに電子機器
TWI289823B (en) 2004-12-31 2007-11-11 Innolux Display Corp Active driving liquid crystal display panel
JP2006189658A (ja) * 2005-01-06 2006-07-20 Toshiba Corp 画像表示装置及びその画像表示方法
US20080018672A1 (en) * 2006-07-21 2008-01-24 Chunghwa Picture Tubes, Ltd. Method for improving image stitch-in phenomenon
JP2008268886A (ja) * 2007-03-29 2008-11-06 Nec Lcd Technologies Ltd 画像表示装置
JP2009058725A (ja) * 2007-08-31 2009-03-19 Sony Corp 表示装置、表示装置の駆動方法および電子機器
KR101480002B1 (ko) 2008-02-20 2015-01-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP5803483B2 (ja) * 2011-09-21 2015-11-04 ソニー株式会社 液晶表示装置およびその駆動方法、ならびに電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004334171A (ja) * 2003-04-30 2004-11-25 Hannstar Display Corp 液晶表示パネルおよび液晶表示装置並びに駆動方法
EP1814098A1 (en) * 2006-01-27 2007-08-01 Samsung Electronics Co., Ltd. Display device capable of reducing afterimage and afterimage reduction method thereof
US20080259235A1 (en) * 2007-04-23 2008-10-23 Chunghwa Picture Tubes, Ltd. Pixel circuit and driving method thereof in liquid crystal display panel and liquid crystal display
JP2009103957A (ja) * 2007-10-24 2009-05-14 Nec Lcd Technologies Ltd 表示パネルの制御装置、液晶表示装置、電子機器、表示装置の駆動方法、及び制御プログラム
WO2009084331A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機
JP2012013815A (ja) * 2010-06-30 2012-01-19 Sony Corp 液晶表示装置

Also Published As

Publication number Publication date
JPWO2020171130A1 (ja) 2021-12-16
JP2024028368A (ja) 2024-03-04
JP7416539B2 (ja) 2024-01-17
JP7607112B2 (ja) 2024-12-26

Similar Documents

Publication Publication Date Title
KR101182771B1 (ko) 액정 표시 패널과 그의 구동 방법 및 그를 이용한 액정표시 장치
JP5463656B2 (ja) 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器
US8188956B2 (en) Display device with tone correction circuit
CN102543016B (zh) 液晶显示器
US20180267377A1 (en) Pixel driving structure and liquid crystal display panel
JP6051544B2 (ja) 画像処理回路、液晶表示装置、電子機器及び画像処理方法
CN101551546A (zh) 显示设备、电子器具、光学构件、显示面板、控制器以及用于驱动显示面板的控制方法
JP6488651B2 (ja) 電気光学装置、電気光学装置の制御方法および電子機器
JP2006018138A (ja) 平面表示パネルの駆動方法及び平面表示装置
KR102169032B1 (ko) 표시장치
JP2016085401A (ja) 電気光学装置、電気光学装置の制御方法および電子機器
US20080284708A1 (en) Liquid Crystal Display Device
CN107710320B (zh) 液晶显示装置以及液晶显示装置的驱动方法
CN106687854A (zh) 液晶显示装置以及液晶显示装置的驱动方法
JP6773054B2 (ja) 表示装置、電子機器および投射型表示装置
WO2011104946A1 (ja) 液晶パネルの駆動方法と液晶表示装置
JP2009086564A (ja) 液晶表示装置
JP7607112B2 (ja) 表示装置
WO2016208321A1 (ja) 制御回路、表示装置、電子機器および投射型表示装置
JP5938850B2 (ja) 反射型液晶表示装置の駆動方法、反射型液晶表示装置および電子機器
KR102298850B1 (ko) 액정표시장치
KR100538330B1 (ko) 액정표시장치 및 그 구동방법
KR102352594B1 (ko) 표시장치
US20120188297A1 (en) Display device
US20070146264A1 (en) Liquid crystal display and driving method thereof

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20760284

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021502097

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20760284

Country of ref document: EP

Kind code of ref document: A1