WO2020255376A1 - 複合基板の製造方法、および、複合基板 - Google Patents

複合基板の製造方法、および、複合基板 Download PDF

Info

Publication number
WO2020255376A1
WO2020255376A1 PCT/JP2019/024725 JP2019024725W WO2020255376A1 WO 2020255376 A1 WO2020255376 A1 WO 2020255376A1 JP 2019024725 W JP2019024725 W JP 2019024725W WO 2020255376 A1 WO2020255376 A1 WO 2020255376A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
composite substrate
diamond
gan
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/024725
Other languages
English (en)
French (fr)
Inventor
邦彦 西村
恵右 仲村
藤川　正洋
秀一 檜座
友宏 品川
柳生　栄治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to CN201980097561.9A priority Critical patent/CN114365262B/zh
Priority to KR1020217040425A priority patent/KR102550295B1/ko
Priority to PCT/JP2019/024725 priority patent/WO2020255376A1/ja
Priority to JP2019561205A priority patent/JP6727460B1/ja
Priority to EP19933414.5A priority patent/EP3989263A4/en
Priority to US17/608,570 priority patent/US12269107B2/en
Publication of WO2020255376A1 publication Critical patent/WO2020255376A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H10P10/12—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K10/00—Welding or cutting by means of a plasma
    • B23K10/02—Plasma welding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/021—Manufacture or treatment of air gaps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K15/00—Electron-beam welding or cutting
    • B23K15/0006—Electron-beam welding or cutting specially adapted for particular articles or work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K15/00—Electron-beam welding or cutting
    • B23K15/0046—Welding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/20—Special methods allowing subsequent separation, e.g. of metals of high quality from scrap material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/11—Separation of active layers from substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/20—Air gaps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane

Definitions

  • the techniques disclosed in the specification of the present application relate to a method for manufacturing a composite substrate and a composite substrate.
  • HEMT high electron mobility transistor
  • GaN gallium nitride
  • an inorganic adhesive is applied to a thin and curved polycrystalline diamond substrate in order to apply a transistor manufacturing process such as film formation, photoengraving or etching. Use to attach the supporting diamond substrate. Then, the polycrystalline diamond substrate and the supporting diamond substrate form a flat composite substrate having an appropriate thickness.
  • the composite substrate is immersed in a chemical solution capable of dissolving an inorganic adhesive.
  • the supporting diamond substrate may inadvertently peel off from the GaN-on-diamond substrate due to the penetration of the chemical solution into the inorganic adhesive, and the transistor is stably manufactured. The process cannot be carried out.
  • the technique disclosed in the present specification has been made in view of the problems described above, and it is easy to remove each substrate in the composite substrate, and the composite substrate is peeled off in an unintended process.
  • the purpose is to provide a technique for suppressing.
  • a first aspect of the technique disclosed in the present specification is to form a first bonding material on a first surface of a first substrate, and on the first surface, a plane of the first substrate. At least one recess located inside the outer edge in the visual view is formed, and the first joining material is formed along the inner wall of the recess and fills the space surrounded by the inner wall of the recess. Instead, a second bonding material is formed on the second surface of the second substrate, and the first bonding material and the second bonding material are bonded in a region other than the recess.
  • a second aspect of the technique disclosed herein is a first substrate having a first surface, a second substrate having a second surface, and a first surface formed on the first surface.
  • the first surface is provided with a second bonding material formed on the second surface and bonded to the first bonding material, and the first surface is a flat surface of the first substrate.
  • At least one recess located inside the outer edge in the visual view is formed, the first bonding material is formed along the inner wall of the recess, and the space surrounded by the inner wall of the recess is filled.
  • the first joining material and the second joining material are joined in a region other than the recess.
  • a first aspect of the technique disclosed in the present specification is to form a first bonding material on a first surface of a first substrate, and on the first surface, a plane of the first substrate. At least one recess located inside the outer edge in the visual view is formed, and the first joining material is formed along the inner wall of the recess and fills the space surrounded by the inner wall of the recess. Instead, a second bonding material is formed on the second surface of the second substrate, and the first bonding material and the second bonding material are bonded in a region other than the recess.
  • the dissolution liquid penetrates into the space surrounded by the inner wall of the recess, so that the first and second bonding materials are dissolved faster, so that the time required for removing the first substrate is shortened. be able to. Further, since the dent is formed inside the outer edge portion, the first and second bonding materials are melted in an unintended step, and it is possible to prevent the composite substrate from peeling off.
  • a second aspect of the technique disclosed herein is formed on a first substrate having a first surface, a second substrate having a second surface, and the first surface.
  • a first bonding material and a second bonding material formed on the second surface and bonded to the first bonding material are provided, and the first surface is covered with the first substrate.
  • At least one recess located inside the outer edge of the recess is formed, and the first bonding material is formed along the inner wall of the recess and in a space surrounded by the inner wall of the recess. Is not filled, and the first bonding material and the second bonding material are bonded in a region excluding the recess.
  • the dissolution liquid penetrates into the space surrounded by the inner wall of the recess, so that the first and second bonding materials are dissolved faster, so that the time required for removing the first substrate is shortened. be able to. Further, since the dent is formed inside the outer edge portion, the first and second bonding materials are melted in an unintended step, and it is possible to prevent the composite substrate from peeling off.
  • FIG. 3 is an enlarged plan view of region B in FIG.
  • the upper surface of " or “the lower surface of " in addition to the upper surface of the target component itself, another upper surface of the target component may be used. It shall also include the state in which the components are formed. That is, for example, when the description "B provided on the upper surface of the instep” is described, it does not prevent another component " ⁇ " from intervening between the instep and the second.
  • HEMT which has been put into practical use as a high-output and high-frequency transistor
  • a high withstand voltage can be realized by using GaN as an active layer, and a low resistance can be realized by using a HEMT structure. Therefore, the above-mentioned HEMT can input a large amount of electric power.
  • element destruction may occur due to Joule heat generated in the transistor section when a large amount of power is applied.
  • a heat-dissipating member called a heat sink is mounted on a high-output transistor, but since the heat-generating part is limited to a minute area in the transistor, heat transport from the minute heat-generating part to the heat sink becomes an issue.
  • the GaN film on which the transistor is formed is adhered to the heat sink with a base material such as a SiC (silicon carbide) substrate sandwiched between them.
  • a base material such as a SiC (silicon carbide) substrate sandwiched between them.
  • diamond having a higher thermal conductivity is used as a base material instead of SiC.
  • the heat generated in the minute region of the GaN film diffuses the diamond layer in the lateral direction. Then, heat is transferred to a wide area of the heat sink that is adhered to the GaN film with the diamond substrate sandwiched between them, and as a result, the ultimate temperature at the heat generating portion can be lowered.
  • a GaN thin film is crystal-grown on the upper surface of the Si substrate or the upper surface of the SiC substrate, and a support substrate is further adhered to the upper surface of the GaN thin film. After that, the Si substrate or the SiC substrate is removed.
  • a protective film such as a silicon nitride (SiN) film on the lower surface of the GaN thin film exposed as a result
  • a polycrystalline diamond layer is formed by a chemical vapor deposition, that is, CVD) method. ..
  • GaN-on-diamond substrate a substrate in which a GaN thin film is formed on the upper surface of a polycrystalline diamond substrate.
  • a diamond-based GaN transistor When a diamond-based GaN transistor is used, it is supported by an inorganic adhesive on a thin and curved polycrystalline diamond substrate in order to apply transistor fabrication processes such as film formation, photoengraving, or etching. Paste the diamond substrate. Then, the polycrystalline diamond substrate and the supporting diamond substrate form a flat composite substrate having an appropriate thickness.
  • the polycrystalline diamond layer can be formed thickly by the CVD method, it is not necessary to separately attach the supporting diamond substrate as described above, and the transistor manufacturing process can be applied as it is.
  • the substrate curvature in the film forming process becomes large, and the transistor manufacturing process cannot be applied.
  • the thickness of the polycrystalline diamond layer must be the minimum thickness that functions as a heat transport material, for example, about 100 ⁇ m, and therefore, a supporting diamond substrate may be attached to form a composite substrate. You will need it.
  • the composite substrate manufactured as described above has a coefficient of thermal expansion close to that of the GaN-on-diamond substrate and the supporting diamond substrate constituting the composite substrate in order to prevent bending in the thermal process of the transistor manufacturing process. It is necessary to select the material to have.
  • a separately manufactured diamond substrate is used as the support substrate. Further, as a method for attaching the support substrate, it is necessary to select a method in which the structure after attachment has heat resistance. For example, attachment using an inorganic adhesive is performed.
  • the GaN-on-diamond substrate has a thin thickness of about 100 ⁇ m, a mechanical method cannot be used to remove the supporting diamond substrate in order to prevent the substrate from being damaged.
  • the supporting diamond substrate is removed from the GaN-on-diamond substrate by immersing the composite substrate in the chemical solution and further infiltrating the chemical solution into the porous inorganic adhesive.
  • the composite substrate is immersed in a chemical solution capable of dissolving the inorganic adhesive.
  • the supporting diamond substrate may inadvertently peel off from the GaN-on-diamond substrate due to the penetration of the chemical solution into the inorganic adhesive, and the transistor is stably manufactured. The process cannot be carried out.
  • FIG. 1 is a perspective view showing an example of the configuration of the composite substrate according to the present embodiment.
  • the composite substrate 1 includes a GaN-on-diamond substrate 2 and a supporting diamond substrate 3.
  • FIG. 2 is a cross-sectional view showing a cross section taken along the line AA'in FIG.
  • a SiO 2 bonding layer 22 and a SiO 2 bonding layer 40A are formed on the bonding surface between the GaN-on-diamond substrate 2 and the supporting diamond substrate 3. Further, a space 43A is formed between these bonding layers.
  • the cross-sectional shape of the SiO 2 bonding layer 40A and the cross-sectional shape of the space 43A are not limited to those shown in FIG. 2, and for example, as will be described later, a recess on the upper surface of the supporting diamond substrate 3
  • the side surface may have a curved surface shape, and the SiO 2 bonding layer formed on the side surface may also have a curved surface shape.
  • FIG. 3 is a diagram showing an example of a semiconductor substrate and a support substrate constituting the composite substrate according to the present embodiment. As an example is shown in FIG. 3, a processing recess 35 is formed on the joint surface of the support diamond substrate 3 with the GaN on diamond substrate 2.
  • FIG. 4 is an enlarged plan view of region B in FIG.
  • the processing recess 35 is interrupted without reaching the outer edge portion 10 of the support diamond substrate 3, and the space inside the processing recess 35 is divided into the support diamond substrate 3 and the GaN on diamond substrate 2. It is closed in the joint surface between.
  • the manufacturing process of the composite substrate in the present embodiment is roughly divided into the following four steps, that is, a step of preparing a GaN on diamond substrate, a step of preparing a supporting diamond substrate, a step of manufacturing a composite substrate, and a GaN. It consists of a process of forming an on-diamond transistor.
  • FIG. 5 is a flowchart showing the process of preparing the GaN-on-diamond substrate among the above.
  • FIG. 6 is a flowchart showing the process of preparing the supporting diamond substrate among the above.
  • FIG. 7 is a flowchart showing the process of manufacturing the composite substrate among the above.
  • FIG. 8 is a flowchart showing the process of forming the GaN on-diamond transistor among the above.
  • the composite substrate according to the present embodiment is completed through the steps of producing the composite substrate shown in FIG. 7. Further, the step of forming the GaN-on-diamond transistor shown in FIG. 8 is merely a description of the latter half step of using the composite substrate according to the present embodiment.
  • FIGS. 9, 10, 11, 12, and 13 are cross-sectional views showing an example of a state in the middle of the process of preparing the GaN on-diamond substrate.
  • a GaN-on-Si substrate 15 as shown in FIG. 9 is manufactured.
  • a buffer layer 12 made of an AlN (aluminum nitride) film or an AlGaN (gallium nitride aluminum) film, a GaN film 13, and an AlGaN film 14 are continuously connected to a 2-inch Si substrate 11 in that order. Epitaxially grow to.
  • composition ratio of the buffer layer 12 is such that the lattice mismatch between the Si substrate 11 in contact with the lower surface and the GaN film 13 in contact with the upper surface is alleviated, and the stress contained in the GaN film 13 is alleviated.
  • the film thickness etc. are adjusted.
  • the buffer layer 12 may be a single layer, or may be formed by laminating a plurality of layers having different composition ratios.
  • the thickness of the buffer layer 12 is, for example, 0.7 ⁇ m.
  • the AlGaN film 14 is continuously epitaxially grown on the upper surface of the GaN film 13, and is two-dimensionally near the interface between the AlGaN film 14 in the GaN film 13 due to the spontaneous polarization effect and the piezo polarization effect of AlGaN. It generates a high-concentration electron layer called electron gas.
  • this electron layer is less susceptible to ion scattering and exhibits extremely high electron mobility.
  • a cap layer made of a GaN film may be formed on the upper surface of the AlGaN film 14, and impurities such as Fe or C (carbon) may be formed on a part of the GaN film 13. In some cases, a layer to which is added is sandwiched. In this way, the GaN-on-Si substrate 15 is manufactured.
  • a support substrate adhesive layer 16 is formed on the upper surface of the AlGaN film 14 of the GaN-on-Si substrate 15. Then, the support substrate 17 is further adhered to the upper surface of the support substrate adhesive layer 16.
  • the GaN transfer substrate 18 is obtained by removing the Si substrate 11 and the buffer layer 12.
  • the support substrate adhesive layer 16 and the support substrate 17 need to have high temperature resistance.
  • a laminated film of a SiN film and a SiO 2 film is applied as the support substrate adhesive layer 16.
  • the SiN film by arranging the SiN film on the side closer to the AlGaN film 14, there is an effect of suppressing the release of nitrogen (N) from the AlGaN film 14 or the GaN film 13 in the high temperature step.
  • the SiO 2 film in the laminated film as the support substrate adhesive layer 16 has an effect of realizing strong adhesion to the support substrate 17.
  • the SiO 2 film is formed with a film thickness of, for example, 1.5 ⁇ m by a CVD method using TEOS (tetraethoxysilane). Then, for example, an annealing treatment is performed at 700 ° C., and a surface flattening treatment is further performed. Then, it is directly bonded to the Si substrate which is the support substrate 17 by a direct joining method.
  • an inorganic adhesive containing alumina or silica as a main component can also be used.
  • the GaN transfer substrate 18 is produced by removing the Si substrate 11 and the buffer layer 12, and the Si substrate 11 can be removed by, for example, mechanical polishing.
  • the buffer layer 12 made of AlGaN or the like has a very slow mechanical polishing rate.
  • the polishing conditions are changed for AlGaN polishing, and the buffer layer 12 is removed by polishing at a low speed. Then, the GaN film 13 is exposed.
  • mechanical polishing is used for removing the Si substrate 11 and the buffer layer 12, but vapor phase etching can also be used by reactive ion etching (that is, RIE) method. Since only the surface to be processed is removed in both the mechanical polishing and the RIE method, the Si substrate 11 is removed in a state where the support substrate 17 which is a Si substrate is also arranged on the opposite surface as in the present embodiment. Is suitable for.
  • a chemical treatment such as fluorine can be applied to the removal of the Si substrate 11. If the chemical treatment can be used, the ratio of the removal rate between the Si substrate 11 and the buffer layer 12 (that is, the selection ratio) becomes very large, so that the removal can be reliably stopped when the buffer layer 12 is exposed. it can.
  • a laminated film of a SiN film and a SiO 2 film is used as the support substrate adhesive layer 16, but the material is not limited to this, and other film types may be used.
  • An inorganic adhesive containing alumina or silica as a main component may be used.
  • a protective layer 19 is formed on the lower surface of the GaN film 13 of the GaN transfer substrate 18.
  • the polycrystalline diamond film-forming substrate 21 is produced by forming the polycrystalline diamond film 20 on the lower surface of the protective layer 19.
  • the protective layer 19 is to protect the GaN film 13 with the protective layer 19 when the polycrystalline diamond film 20 is formed.
  • the protective layer 19 is an amorphous Si thin film, and is formed by, for example, a plasma CVD method.
  • the film thickness of the protective layer 19 is as much as necessary to protect the GaN film 13, but if the film thickness of the protective layer 19 is too thick, the protective layer 19 becomes the GaN film 13 and the polycrystalline diamond film. It interferes with heat conduction with 20.
  • amorphous Si having a film thickness of 20 nm is formed as the protective layer 19.
  • the protective layer 19 is not limited to the case of amorphous Si, and may be another film type. If the damage of the GaN film 13 can be ignored, the protective layer 19 is not formed. May be good.
  • a microwave plasma CVD method using methane gas and hydrogen is applied for the formation of the polycrystalline diamond film 20 for example.
  • a polycrystalline diamond film having high crystallinity can be obtained at a substrate temperature of 850 ° C.
  • the crystallinity of the polycrystalline diamond film decreases and the graphite component increases.
  • the cooling conditions of the stage and the plasma power are adjusted so that the substrate temperature becomes 850 ° C., and a polycrystalline diamond film 20 having a film thickness of 100 ⁇ m is formed.
  • the surface of the polycrystalline diamond film 20 is formed with an uneven shape having a height difference of 10 ⁇ m corresponding to the crystal grains. Therefore, it is flattened by mechanical grinding until the height difference becomes 0.5 ⁇ m.
  • the polycrystalline diamond film 20 is formed by the CVD method, but the method for forming the polycrystalline diamond film is not limited to this.
  • a method of adhering a separately prepared polycrystalline diamond substrate may be used.
  • adhering the polycrystalline diamond substrate it is not necessary to protect the surface of the GaN film 13, so that the protective layer 19 is unnecessary. Therefore, it is advantageous from the viewpoint of heat transfer.
  • the GaN-on-diamond substrate 2 is obtained by removing the support substrate 17 and the support substrate adhesive layer 16 (step ST11 in FIG. 5).
  • a method is used for removing the support substrate 17 and the support substrate adhesive layer 16 by immersing them in a mixed solution of hydrofluoric acid and nitric acid to dissolve them.
  • the polycrystalline diamond film 20 is formed by wrapping around not only the lower surface of the protective layer 19 which is the film forming surface but also the side surface and the upper surface of the GaN transfer substrate 18 (that is, the upper surface of the support substrate 17). Therefore, the polycrystalline diamond film remains on the side surface and the upper surface of the GaN transfer substrate 18 even after the dissolution and removal with hydrofluoric acid and nitrate.
  • a step of removing an excess polycrystalline diamond film by trimming (that is, cutting the end) the edge of the substrate using a laser processing machine or the like is added before performing the above dissolution removal. can do.
  • the removal of the support substrate 17 and the removal of the support substrate adhesive layer 16 are not limited to the dissolution removal with a mixed solution of hydrofluoric acid and nitric acid.
  • it may be removed by mechanical polishing or by dry etching such as RIE.
  • a step of forming a SiN film having a film thickness of about 100 nm may be added on the upper surface of the AlGaN film 14.
  • a SiO 2 bonding layer 22 is formed on the lower surface of the polycrystalline diamond film 20 by a plasma CVD method using TEOS, for example, with a film thickness of 2 ⁇ m (step ST12 in FIG. 5). ..
  • step ST13 in FIG. 5 After undergoing a heat treatment at 700 ° C. in a nitrogen atmosphere, the surface of the SiO 2 bonding layer 22 is flattened (step ST13 in FIG. 5).
  • the above heat treatment requires treatment in an inert furnace to prevent the oxidation of diamond.
  • the SiO 2 bonding layer 22 is formed on the lower surface of the polycrystalline diamond film 20 having surface irregularities having a height difference of about 0.5 ⁇ m, similar surface irregularities are also formed on the surface of the SiO 2 bonding layer 22. ..
  • the flattening treatment after the heat treatment is combined with, for example, a flattening treatment by mechanical polishing using a surface plate and then a smoothing treatment using a chemical mechanical polishing (that is, CMP) method. be able to.
  • a chemical mechanical polishing that is, CMP
  • the GaN-on-diamond substrate 2 in which the SiO 2 bonding layer 22 is formed is completed (step ST14 in FIG. 5).
  • FIGS. 14, 15, 17, 17, 18, and 20 are cross-sectional views showing an example of a state in the middle of the process of preparing the supporting diamond substrate.
  • a diamond wafer is prepared as shown in FIG. 14 (step ST21 in FIG. 6).
  • a polycrystalline diamond wafer 23 having a diameter of 2 inches and a plate thickness of 300 ⁇ m is prepared.
  • the polycrystalline diamond wafer 23 is mirror-polished on both the upper and lower surfaces.
  • the polished surface 24, which is the upper surface of the polycrystalline diamond wafer 23 has been precisely smoothed by the CMP method.
  • the protective SiN film 25 is formed (step ST22 in FIG. 6). Then, as shown in FIG. 15, photoengraving is performed on the structure (step ST23 in FIG. 6).
  • a SiN film (that is, a protective SiN film 25) is formed on the polished surface 24 of the polycrystalline diamond wafer 23 by a plasma CVD method, for example, with a film thickness of 400 nm.
  • a photoresist is formed on the upper surface of the protective SiN film 25, and general photoengraving processes such as pattern exposure and development are carried out. Then, a resist mask 26 is formed on the upper surface of the protective SiN film 25.
  • FIG. 16 is a plan view schematically showing an example of a resist mask pattern produced in the present embodiment.
  • the resist mass includes a mask portion 28 and an opening 27.
  • the resist mask pattern includes a stripe pattern orthogonal to the orientation flat 32 of the polycrystalline diamond wafer 23 and a circumferential pattern along the outer edge 10 of the polycrystalline diamond wafer 23.
  • the opening width 29 of the resist mask pattern is set to 10 ⁇ m.
  • the mask portion width 30 is 50 ⁇ m, and the outer edge mask portion width 31 is 200 ⁇ m.
  • the protective SiN film 25 is etched via the resist mask 26 (step ST24 in FIG. 6).
  • the above etching is performed by the RIE method using a mixed gas of CF 4 and O 2 .
  • the pattern of the protective SiN film 25 in which the SiN mask opening 33 is formed and the SiN mask portion 34 is formed as shown in FIG. 17 is polycrystalline. It can be obtained on the upper surface of the diamond wafer 23.
  • the width of the SiN mask opening 33 and the width of the SiN mask portion 34 was 10 ⁇ m and 50 ⁇ m, which are the same as the width of the resist pattern, respectively.
  • the upper surface of the polycrystalline diamond wafer 23 exposed at the bottom surface of the SiN mask opening 33 is also slightly damaged, but this portion is a portion to be etched in a later step. , The damage here is not a problem.
  • the RIE method was used for etching the protective SiN film 25, but the method is not limited to this, and for example, a wet etching method may be used.
  • the supporting diamond substrate 3 is obtained by etching the upper surface of the polycrystalline diamond wafer 23 with the protective SiN film 25 as a mask (step ST25 in FIG. 6).
  • the RIE method using O 2 is applied.
  • a processing recess 35 is formed in the lower part of the SiN mask opening 33.
  • the processing recess 35 is located inside the outer edge portion 10 of the supporting diamond substrate 3 in a plan view.
  • the processing depth 36 of the processing recess 35 is, for example, 10 ⁇ m.
  • the gas pressure is relatively high to maintain the etching surface. It is carried out under the condition of suppressing the ion impact component of.
  • the polycrystalline diamond wafer 23 located below the protective SiN film 25 undergoes side etching to about 5 ⁇ m in the lateral direction, and the processing width 37 of the processing recess 35 is 90% or more in the longitudinal direction of the recess 35. In the region, it is wider than the width of the SiN mask opening 33, for example, 20 ⁇ m.
  • the region that is not etched that is, the terrace portion width 39, which is the width of the surface where the initial diamond-polished surface is maintained (referred to as the terrace portion 38), is, for example, 40 ⁇ m. That is, the distance between the adjacent dents 35 is 0.1 ⁇ m or more and 100 ⁇ m or less in the region of 90% or more in the longitudinal direction of the dents 35. Further, since the thickness of the outer edge portion 10 is 200 ⁇ m as shown in FIGS. 4 and 16, the thickness of the outer edge portion 10 is more than twice the processing width 37 of the processing recess.
  • the RIE method using O 2 is applied to the etching of the polycrystalline diamond wafer 23, but the etching method is not limited to this.
  • the structure shown in FIG. 18 is immersed in an aqueous hydrofluoric acid solution to remove the protective SiN film 25 (step ST26 in FIG. 6).
  • a SiO 2 bonding layer 40 having a film thickness of 1 ⁇ m is formed on the upper surface of the support diamond substrate 3 that has been recessed by a CVD method using TEOS (FIG. 20). Step ST27 in 6. Then, the heat treatment is performed in a nitrogen atmosphere at 700 ° C.
  • the roughness Ra was maintained at 0.5 nm.
  • the surface roughness of the terrace portion 41 may be deteriorated.
  • the upper surface of the terrace portion 41 of the SiO 2 bonding layer 40 can be precisely polished by the CMP method.
  • the support diamond substrate 3 in the state where the SiO 2 bonding layer 40 is formed is completed (step ST29 in FIG. 6).
  • the SiO 2 bonding layer 40 is formed along the inner wall of the processing recess 35, and is not filled in the space 43 surrounded by the inner wall of the processing recess 35.
  • FIGS. 21 and 22 are cross-sectional views showing an example of a state in the middle of the process of manufacturing the composite substrate.
  • oxygen plasma is formed by forming the SiO 2 bonding layer 22 formed on the upper surface of the GaN-on diamond substrate 2 and the SiO 2 bonding layer 40 formed on the upper surface of the supporting diamond substrate 3 with oxygen plasma.
  • Process in 42 step ST31 in FIG. 7).
  • the surface of the SiO 2 bonding layer is activated, and further, it adsorbs moisture in the atmosphere and becomes hydrophilic.
  • the oxygen plasma treatment was carried out in the present embodiment, the plasma treatment with an inert gas such as argon or nitrogen may be carried out, or the oxygen plasma treatment may be carried out in order to carry out the hydrophilization treatment more completely. Later, the surface of the SiO 2 bonding layer may be washed with pure water.
  • an inert gas such as argon or nitrogen
  • step ST31 the surfaces of the SiO 2 bonding layers hydrophilized in step ST31 are brought into contact with each other in the air to be bonded (step ST32 in FIG. 7).
  • step ST32 the SiO 2 bonding layer 40 and the SiO 2 bonding layer 22 are bonded in a region other than the processing recess 35.
  • the SiO 2 bonding layers When the SiO 2 bonding layers are brought into contact with each other in the atmosphere in this way, the GaN-on-diamond substrate 2 and the supporting diamond substrate 3 are fixed to each other by hydrogen bonds via water molecules adsorbed on the surface.
  • the contact area affects the adhesive force, it is necessary to smooth both surfaces to be contacted in order to increase the adhesive force.
  • both the GaN-on-diamond substrate 2 and the supporting diamond substrate 3 are transparent to visible light. Therefore, by visual observation, a region that is properly bonded (that is, a bonded region) and a region that is not bonded (a region in which voids are formed between the SiO 2 bonded layers, that is, a non-bonded region). You can see the difference in contrast with.
  • the contrast difference due to the presence or absence of the above-mentioned bonding may be difficult to discriminate due to the laminated structure composed of a plurality of transparent films. Further, the above contrast difference may be difficult to discriminate even if a non-junction region is formed by a periodic groove structure. However, in the present embodiment, it was possible to observe a sufficiently discernible contrast difference.
  • the bonding region may not expand spontaneously.
  • the SiO 2 bonding layers can be forcibly brought into contact with each other and bonded by applying pressure from the outside of the substrate using a roller or the like.
  • the atmosphere can escape to the space 43, and there is an advantage that the atmosphere is not isolated in the joint surface.
  • both the bonded substrates are heat-treated in a nitrogen atmosphere at 400 ° C. (step ST33 in FIG. 7).
  • the composite substrate 1 according to the present embodiment is completed (step ST34 in FIG. 7).
  • the composite substrate 1 shown in FIG. 22 is the same as the composite substrate 1 shown in FIGS. 1 and 2.
  • the substrate bonding method including the hydrophilic treatment was described in step ST32 in FIG. 7 and step ST33 in FIG. 7, but between the support substrate adhesive layer 16 and the support substrate 17 in FIG.
  • a substrate bonding method involving a hydrophilic treatment can also be applied to the bonding method.
  • the support substrate adhesive layer 16 and the support substrate 17 are flat substrates in which no dents or the like are formed, there is a risk that poor bonding may occur due to sandwiching the atmosphere when bonding in the atmosphere. Therefore, caution is required.
  • both the Si substrate 11 and the support substrate 17 are opaque to visible light, it is necessary to use near-infrared light when evaluating the junction region by visual observation.
  • a halogen lamp is used as a light source and the transmitted light is photographed with a CCD camera that excludes an infrared cut filter, the presence or absence of a poorly bonded portion can be confirmed by the contrast difference.
  • FIGS. 23, 24, 25, and 26 are cross-sectional views showing an example of a state in the middle of the process of forming the GaN on-diamond transistor.
  • the transistor process is applied to the composite substrate 1 (step ST41 in FIG. 8).
  • the transistor step includes, for example, an ion injection step for element separation, a metal thin film electrode forming step, a heat treatment step for forming ohmic contacts, and a surface protective SiN film. It includes a film forming step, a photoplate making step for pattern forming, a wet etching step or a dry etching step for pattern forming, and the like.
  • FIG. 23 schematically shows a state in which electrodes 44 forming a transistor are formed on the AlGaN film 14 and the GaN film 13 which are the upper surfaces of the composite substrate 1.
  • the support sapphire glass 45 is adhered to the composite substrate 1 on which the transistor is formed (step ST42 in FIG. 8).
  • the purpose of adhering the support sapphire glass 45 to the composite substrate 1 is to hold the substrate when removing the support diamond substrate 3 in the composite substrate 1.
  • thermoplastic wax 46 is used to bond a supporting sapphire glass 45 having a diameter larger than that of the composite substrate 1 (for example, a diameter of 3 inches).
  • the reason for using sapphire glass is that it will not be damaged by immersion in a hydrofluoric acid aqueous solution in the subsequent process.
  • the composite substrate 1 adhered to the support sapphire glass 45 is immersed in the hydrofluoric acid aqueous solution 47, and the support diamond substrate 3 is removed (step ST43 in FIG. 8).
  • both the SiO 2 bonding layer 22 and the SiO 2 bonding layer 40 are soluble in the hydrofluoric acid aqueous solution 47, these bonding layers are dissolved and removed by the step as shown in FIG. 26.
  • the composite substrate 1 is separated into a GaN-on-diamond substrate 2 in which the support sapphire glass 45 is attached and a support diamond substrate 3 in which the SiO 2 bonding layer 40 is removed. Will be done.
  • the wax 46 is softened by heating the support sapphire glass 45 on a hot plate, and a GaN-on-diamond transistor (that is, an electrode 44 forming the transistor on the upper surface of the GaN-on-diamond substrate 2) is formed from the support sapphire glass 45. The formed structure) is removed.
  • a GaN-on-diamond transistor that is, an electrode 44 forming the transistor on the upper surface of the GaN-on-diamond substrate 2 is formed from the support sapphire glass 45. The formed structure) is removed.
  • FIG. 27 is a cross-sectional view showing, as a comparative example, an example of a structure having no space formed by a depression, that is, a configuration of a composite substrate in which two substrates are bonded via a thin film bonding layer. ..
  • the Si substrate 49 located above and the Si substrate 50 located below are joined with the SiO 2 bonding layer 51 interposed therebetween.
  • the film thickness 52 of the SiO 2 bonding layer 51 is 2 ⁇ m.
  • FIG. 27 shows a composite substrate of the Si substrate 49 and the Si substrate 50 after being immersed in a hydrofluoric acid aqueous solution having a concentration of 50% by weight for a certain period of time. Therefore, in FIG. 27, the SiO 2 bonding layer 51 is etched by the etching distance 53 from the end portion of the composite substrate.
  • the etching distance 53 was 100 ⁇ m per hour of immersion. This is a value that is not inconsistent with the generally known etching rate of SiO 2 (1.5 ⁇ m / min with respect to a hydrofluoric acid aqueous solution having a concentration of 50% by weight). From this value, it can be seen that it takes 280 hours by simple calculation to set the etching distance to 25 mm in order to remove the 2-inch substrate, that is, the substrate having a diameter of 50 mm. This length of time is not industrially valid.
  • FIG. 28 is a cross-sectional view showing an example of the configuration of a composite substrate including the support diamond substrate 3 and the GaN on diamond substrate 2 according to the present embodiment.
  • FIG. 28 shows a composite substrate after being immersed in a hydrofluoric acid aqueous solution having a concentration of 50% by weight for a certain period of time.
  • the progress rate of the etching distance 54 becomes equal to the progress rate of the etching distance 53 of the comparative example shown in FIG. 27.
  • the SiO 2 bonding layer 40 and the SiO 2 bonding layer 22 corresponding to the terrace portion width 39 may be etched.
  • the terrace portion width 39 is 40 ⁇ m, it is sufficient to etch 20 ⁇ m, which is half the width, and the etching is completed in 13 minutes by simple calculation, and the supporting diamond substrate 3 is used as the GaN-on-diamond substrate 2. Can be removed from.
  • the space 43 needs to function as a flow path extending to the end of the supporting diamond substrate 3.
  • the width of the terrace portion is 40 ⁇ m and the width of the space 43 is 20 ⁇ m, but the respective dimensions are not limited to this.
  • the width of the terrace portion is narrowed, the time required for removing the supporting diamond substrate 3 is shortened, but if the width of the terrace portion is too narrow, the terrace portion falls down and is easily damaged.
  • the width of the terrace portion is widened, the bonding force between the GaN-on-diamond substrate 2 and the supporting diamond substrate 3 increases, but even if the width of the terrace portion is wider than 100 ⁇ m, the bonding force is not improved so much. It only increases the time required to remove the supporting diamond substrate 3. In view of the above, it is desirable that the width of the terrace portion is 0.1 ⁇ m or more and 100 ⁇ m or less.
  • the hydrofluoric acid aqueous solution which is a chemical solution, needs to infiltrate into the space 43 formed by the processing recess 35, but if the width of the space 43 is narrow, the hydrofluoric acid aqueous solution does not sufficiently infiltrate. In the present embodiment, if the width of the space 43 is narrower than 1 ⁇ m, the hydrofluoric acid aqueous solution does not infiltrate.
  • the width of the space 43 is 1 ⁇ m or more and 1 mm or less.
  • the support diamond substrate 3 should be easily removed.
  • the immersion time required for removing the supporting diamond substrate 3 may be significantly longer than expected.
  • a nonionic surfactant is added to the hydrofluoric acid aqueous solution in order to improve the wettability of the wall surface of the processed recess 35 in the above problems.
  • the immersion container is installed in a reduced pressure environment. Under the reduced pressure environment, the air filled in the space 43 that functions as a flow path is discharged to the outside of the space 43. Therefore, the hydrofluoric acid aqueous solution is easily filled in the space 43.
  • both the addition of the surfactant and the immersion under reduced pressure are carried out, but either one may be carried out or neither of them may be carried out. Further, the type of surfactant to be added is not limited to the above.
  • the immersion time required for removing the supporting diamond substrate 3 may be longer than expected. This is especially noticeable when the immersion container is not installed in a reduced pressure environment.
  • FIG. 29 is a diagram showing a state in which the composite substrate 56 is immersed in the hydrofluoric acid aqueous solution 47.
  • a flow path is shown on the substrate surface to aid understanding, but since the flow path is actually sandwiched between the substrates, it cannot be confirmed from the outside of the composite substrate 56.
  • the composite substrate 56 is immersed in a state in which the flow path extends in a direction orthogonal to the liquid surface of the hydrofluoric acid aqueous solution 47.
  • FIG. 30 is a diagram showing a state in which the composite substrate 57 is immersed in the hydrofluoric acid aqueous solution 47. Also in FIG. 30, a flow path is shown on the substrate surface to aid understanding, but since the flow path is actually sandwiched between the substrates, it cannot be confirmed from the outside of the composite substrate 57.
  • the composite substrate 57 is immersed in a state in which the flow path extends parallel to the liquid surface of the hydrofluoric acid aqueous solution 47.
  • the reason why the time required for removing the supporting diamond substrate 3 differs depending on the installation direction of the composite substrate is that the chemical solution invades the flow path due to the density difference between the chemical solution and air.
  • the flow path extends in a direction orthogonal to the liquid surface of the hydrofluoric acid aqueous solution 47. It is important to immerse the composite substrate.
  • the flow paths are immersed in a state in which the flow paths extend in which direction.
  • the time required for removing the supporting diamond substrate 3 can be shortened.
  • FIG. 33 is a diagram showing other examples of the semiconductor substrate and the support substrate constituting the composite substrate according to the present embodiment.
  • a machining recess 35A and a machining recess 35B extending in a direction intersecting the machining recess 35A are formed on the joint surface of the support diamond substrate 3A between the support diamond substrate 3A and the GaN on diamond substrate 2.
  • the angle formed by the extending direction of the processing recess 35A and the extending direction of the processing recess 35B is, for example, 10 ° or more and 90 ° or less.
  • a radial flow path may be formed, or a joint portion is joined by a plurality of point-shaped terrace portions, and the rest is a joint portion that functions as a flow path. You may.
  • a terrace portion is formed over the entire circumference of the outer edge portion 10 of the supporting diamond substrate 3.
  • the space 43 is closed by the terrace portion over the entire circumference of the outer edge portion 10.
  • step ST43 of FIG. 8 the support diamond substrate 3 is removed using the hydrofluoric acid aqueous solution 47, but prior to that step, the transistor step of step ST41 in FIG. An aqueous acid solution is used.
  • the support diamond substrate 3 may be unintentionally removed in step ST41 in FIG. 8, and the support diamond substrate 3 may not be able to serve as the support substrate. There is.
  • a terrace portion is formed over the entire circumference of the outer edge portion 10 in order to adjust the timing of starting removal. Then, the terrace portion delays the timing at which the hydrofluoric acid aqueous solution infiltrates into the space 43.
  • the radial width of the terrace portion formed on the outer edge portion 10 of the substrate is set to 200 ⁇ m. Then, the infiltration of the hydrofluoric acid aqueous solution into the space 43 can be delayed by about 120 minutes.
  • the radial width of the terrace portion is set to 200 ⁇ m, but the radial width of the terrace portion is not limited to this value and may be changed as necessary.
  • the terrace portion is formed along the (outermost) outer edge portion 10 of the substrate, but it may be formed at a position moved inward by a certain width from the outermost edge portion of the substrate.
  • a terrace portion over the entire circumference may be formed, for example, about 1 mm inside from the end portion of the substrate.
  • the composite substrate according to the present embodiment has the same shape as the composite substrate shown in the first embodiment, that is, the composite substrate shown in FIGS. 1, 2 and 22, but the inside of the flow path is inside. It is a vacuum.
  • a step of preparing a GaN-on-diamond substrate there are four steps in total, that is, a step of preparing a GaN-on-diamond substrate, a step of preparing a supporting diamond substrate, a step of manufacturing a composite substrate, and a step of forming a GaN-on-diamond transistor.
  • steps in total that is, a step of preparing a GaN-on-diamond substrate, a step of preparing a supporting diamond substrate, a step of manufacturing a composite substrate, and a step of forming a GaN-on-diamond transistor.
  • FIG. 31 is a flowchart showing a process of manufacturing a composite substrate.
  • FIG. 32 is a cross-sectional view showing an example of a state in the middle of the process of manufacturing the composite substrate.
  • the GaN-on-diamond substrate 2 and the supporting diamond substrate 3 are arranged in the bonding apparatus chamber 58 maintained in a high vacuum so that the bonding surfaces face each other while being separated from each other (step ST51 in FIG. 31).
  • the bonding surfaces of both substrates that is, the SiO 2 bonding layer 22 and the SiO 2 bonding layer 40, are activated by the ion beam 60 emitted from the ion gun 59, respectively (step ST52 in FIG. 31).
  • an argon ion beam is used for the surface activation treatment.
  • the purpose of the argon ion beam treatment here is to remove deposits or contaminants on the surface of the joint surface, and to generate unbonded hands (dangling bonds) on the surface of the joint surface.
  • both substrates are brought into contact with each other and further pressurized while the inside of the joining device chamber 58 is kept in a high vacuum. By doing so, both substrates are joined (step ST53 in FIG. 31).
  • the above surface activation treatment and joining treatment are continuously performed under high vacuum. Therefore, the unbonded hands formed on the surface of the joint surface are not terminated and are combined with the unbonded hands on the joint surface on the contacting side. Therefore, a strong bond is formed between the two substrates.
  • the inside of the space 43 formed after the joining surfaces are joined together has a high vacuum as high as the inside of the joining device chamber 58. Therefore, when the supporting diamond substrate 3 is removed, the chemical solution can be quickly infiltrated into the space 43. That is, the decompression in the space 43 can be realized without placing the dipping chemical solution itself in the depressurized environment. As a result, the support diamond substrate 3 can be removed in a short time.
  • the space 43 has a high vacuum, but it does not necessarily have to be a high vacuum, it may be a negative pressure rather than the atmospheric pressure, and the space 43 is, for example, about 0.05 MPa. Even if it is done, a sufficient effect can be obtained.
  • the bonding in vacuum is performed in the void (unbonded portion) or the space 43 of the bonding interface even in the high temperature process or the vacuum process in the transistor process which is a subsequent process. It is possible to suppress the risk of joint peeling due to the expansion of the enclosed gas.
  • the composite substrate can be manufactured while shortening the time required for removing the support diamond substrate 3 (step ST54 in FIG. 31).
  • the replacement may be made across a plurality of embodiments. That is, it may be the case that the respective configurations shown in the examples in different embodiments are combined to produce the same effect.
  • a first bonding material is formed on the first surface of the first substrate.
  • the first substrate corresponds to, for example, the support diamond substrate 3.
  • the first bonding material corresponds to, for example, the SiO 2 bonding layer 40.
  • at least one recess located inside the outer edge portion 10 in the plan view of the supporting diamond substrate 3 is formed on the first surface.
  • the dent corresponds to, for example, the processed dent 35.
  • the SiO 2 bonding layer 40 is formed along the inner wall of the processing recess 35. Further, the SiO 2 bonding layer 40 is not filled in the space 43 surrounded by the inner wall of the processing recess 35.
  • a second bonding material is formed on the second surface of the second substrate.
  • the second substrate corresponds to, for example, the GaN-on-diamond substrate 2.
  • the second bonding material corresponds to, for example, the SiO 2 bonding layer 22. Then, the SiO 2 bonding layer 40 and the SiO 2 bonding layer 22 are bonded in a region other than the processing recess 35.
  • the dissolution liquid penetrates into the space 43 surrounded by the inner wall of the processing recess 35, so that the SiO 2 bonding layer 40 and the SiO 2 bonding layer 22 are dissolved earlier, so that the supporting diamond substrate 3 is removed.
  • the time required for this can be shortened.
  • the processing recess 35 is formed inside the outer edge portion 10, the SiO 2 bonding layer 40 and the SiO 2 bonding layer 22 are melted in an unintended process, and the composite substrate is prevented from peeling off. Can be done.
  • the junction between the SiO 2 bonding layer 40 and the SiO 2 bonding layer 22 is activated with oxygen plasma and a SiO 2 bonding layer 40 and the SiO 2 bonding layer 22 It is done after letting it.
  • the composite substrate 1 can be formed by joining the activated SiO 2 bonding layer 40 and the activated SiO 2 bonding layer 22.
  • the junction between the SiO 2 bonding layer 40 and the SiO 2 bonding layer 22, an ion beam and a SiO 2 bonding layer 40 and the SiO 2 bonding layer 22 under vacuum environment It is done after activation with.
  • the inside of the space 43 formed in the composite substrate 1 after joining is in a vacuum state, so that the dissolved liquid easily penetrates into the space 43.
  • the composite substrate 1 in which the SiO 2 bonding layer 40 and the SiO 2 bonding layer 22 are bonded is immersed in the solution.
  • the supporting diamond substrate 3 can be removed from the GaN-on-diamond substrate 2 by dissolving the SiO 2 bonding layer 22 and the SiO 2 bonding layer 40 with the dissolution liquid.
  • the solution is a hydrofluoric acid aqueous solution 47.
  • the supporting diamond substrate 3 can be removed from the GaN-on-diamond substrate 2 by dissolving the SiO 2 bonding layer 22 and the SiO 2 bonding layer 40 with the hydrofluoric acid aqueous solution 47.
  • the composite substrate 1 is immersed in the solution in a reduced pressure environment. According to such a configuration, the air filled in the space 43 that functions as a flow path is easily discharged to the outside of the space 43, so that the hydrofluoric acid aqueous solution 47 is easily filled in the space 43.
  • the processing recess 35 is formed so as to extend in the first direction on the first surface. Then, the composite substrate 1 is immersed in the dissolution liquid by arranging the composite substrate 1 so that the first direction intersects the liquid surface of the dissolution liquid. According to such a configuration, it is necessary to remove the support diamond substrate 3 because the time required for the solution infiltrated from the outer edge portion 10 of the support diamond substrate 3 to reach the central portion of the support diamond substrate 3 is shortened. The time can be shortened.
  • the composite substrate includes a supporting diamond substrate 3 having a first surface, a GaN-on-diamond substrate 2 having a second surface, and a SiO formed on the first surface. It includes a two- bonding layer 40 and a SiO 2 bonding layer 22 formed on a second surface and bonded to the SiO 2 bonding layer 40. Then, at least one processing recess 35 located inside the outer edge portion 10 in the plan view of the support diamond substrate 3 is formed on the first surface. Further, the SiO 2 bonding layer 40 is formed along the inner wall of the processed recess 35, and is not filled in the space 43 surrounded by the inner wall of the processed recess 35. Further, the SiO 2 bonding layer 40 and the SiO 2 bonding layer 22 are bonded in a region other than the processing recess 35.
  • the dissolution liquid penetrates into the space 43 surrounded by the inner wall of the processing recess 35, so that the SiO 2 bonding layer 40 and the SiO 2 bonding layer 22 are dissolved earlier, so that the supporting diamond substrate 3 is removed.
  • the time required for this can be shortened.
  • the processing recess 35 is formed inside the outer edge portion 10, the SiO 2 bonding layer 40 and the SiO 2 bonding layer 22 are melted in an unintended process, and the composite substrate is prevented from peeling off. Can be done.
  • the space 43 is a space extending in at least two directions along the first surface.
  • the angle formed between the two directions in which the space 43 extends is 10 ° or more and 90 ° or less. According to such a configuration, the hydrofluoric acid aqueous solution 47 easily penetrates into the space 43 regardless of the orientation when the composite substrate is immersed in the hydrofluoric acid aqueous solution 47, so that the time required for removing the supporting diamond substrate 3 is required. It won't be long.
  • the width of the outer edge portion 10 is at least twice the interval between the processing recesses 35. According to such a configuration, it is possible to effectively prevent the support diamond substrate 3 from being inadvertently peeled off even in a step of using a chemical solution other than the step of removing the support diamond substrate 3.
  • the width of the processing recess 35 is 1 ⁇ m or more and 1 mm or less. According to such a configuration, the solution can be effectively infiltrated into the space 43 in the processing recess 35, so that the time required for removing the supporting diamond substrate 3 can be shortened.
  • a plurality of processing dents 35 are provided.
  • the distance between the adjacent processing dents 35 is 0.1 ⁇ m or more and 100 ⁇ m or less.
  • the gap portion that is, the portion of the GaN-on-diamond substrate 2 having no support is bent and the parallelism with the supporting diamond substrate 3 changes. It can be suppressed that it ends up. Therefore, the parallelism between the bonded support diamond substrate 3 and the GaN-on-diamond substrate 2 can be maintained.
  • the support diamond substrate 3 is a diamond substrate. According to such a configuration, by supporting by the supporting diamond substrate 3, it is possible to apply the transistor process to the GaN on diamond substrate 2 without bending the GaN on diamond substrate 2.
  • each component in the above-described embodiment is a conceptual unit, and within the scope of the technique disclosed in the present specification, one component is composed of a plurality of structures. And the case where one component corresponds to a part of a structure, and further, the case where a plurality of components are provided in one structure.
  • each component in the above-described embodiment shall include a structure having another structure or shape as long as it exhibits the same function.
  • the material when a material name or the like is described without being specified, the material contains other additives, for example, an alloy, etc., unless a contradiction occurs. It shall be included.

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

複合基板におけるそれぞれの基板を取り外しやすく、意図しない工程において複合基板が剥離することを抑制する。複合基板の製造方法は、第１の基板の第１の表面に第１の接合材を形成し、第１の表面には、第１の基板の平面視における外縁部よりも内側に位置する少なくとも１つのくぼみが形成され、第１の接合材は、くぼみの内壁に沿って形成され、くぼみの内壁に囲まれる空間には充填されず、第２の基板の第２の表面に第２の接合材を形成し、第１の接合材と第２の接合材とをくぼみを除く領域において接合する。

Description

複合基板の製造方法、および、複合基板
　本願明細書に開示される技術は、複合基板の製造方法、および、複合基板に関するものである。
　高出力および高周波のトランジスタとして、窒化ガリウム（ＧａＮ）膜を活性層として用いる高電子移動度トランジスタ（ｈｉｇｈ　ｅｌｅｃｔｒｏｎ　ｍｏｂｉｌｉｔｙ　ｔｒａｎｓｉｓｔｏｒ、すなわち、ＨＥＭＴ）が実用化されている（たとえば、特許文献１を参照）。
　上記において、ダイヤモンドを基材とするＧａＮトランジスタを採用する場合、成膜、写真製版またはエッチングなどのトランジスタ作製工程を適用するために、薄くまた湾曲する多結晶ダイヤモンド基板に対して、無機接着剤を用いて支持ダイヤモンド基板を貼り付ける。そして、多結晶ダイヤモンド基板と支持ダイヤモンド基板とによって、平坦で適度の厚さを有する複合基板を形成する。
特表２０１５－５２２１３号公報
　上記の複合基板を用いる場合、多結晶ダイヤモンド基板から支持ダイヤモンド基板を取り外すために、複合基板を、無機接着剤を溶解可能な薬液に浸す。
　しかしながら、当該接着剤を溶解させるには比較的長い時間を要する。また、トランジスタ作製工程において類似の薬液を用いる工程があると、無機接着剤に当該薬液に浸透して、支持ダイヤモンド基板がＧａＮオンダイヤモンド基板から不用意に剥離する恐れがあり、安定的にトランジスタ作製工程を実施することができない。
　本願明細書に開示される技術は、以上に記載されたような問題を鑑みてなされたものであり、複合基板におけるそれぞれの基板を取り外しやすく、かつ、意図しない工程において複合基板が剥離することを抑制する技術を提供することを目的とするものである。
　本願明細書に開示される技術の第１の態様は、第１の基板の第１の表面に、第１の接合材を形成し、前記第１の表面には、前記第１の基板の平面視における外縁部よりも内側に位置する少なくとも１つのくぼみが形成され、前記第１の接合材は、前記くぼみの内壁に沿って形成され、かつ、前記くぼみの前記内壁に囲まれる空間には充填されず、第２の基板の第２の表面に、第２の接合材を形成し、前記第１の接合材と前記第２の接合材とを、前記くぼみを除く領域において接合する。
　本願明細書に開示される技術の第２の態様は、第１の表面を有する第１の基板と、第２の表面を有する第２の基板と、前記第１の表面に形成される第１の接合材と、前記第２の表面に形成され、かつ、前記第１の接合材と接合される第２の接合材とを備え、前記第１の表面には、前記第１の基板の平面視における外縁部よりも内側に位置する少なくとも１つのくぼみが形成され、前記第１の接合材は、前記くぼみの内壁に沿って形成され、かつ、前記くぼみの前記内壁に囲まれる空間には充填されず、前記第１の接合材と前記第２の接合材とは、前記くぼみを除く領域において接合される。
　本願明細書に開示される技術の第１の態様は、第１の基板の第１の表面に、第１の接合材を形成し、前記第１の表面には、前記第１の基板の平面視における外縁部よりも内側に位置する少なくとも１つのくぼみが形成され、前記第１の接合材は、前記くぼみの内壁に沿って形成され、かつ、前記くぼみの前記内壁に囲まれる空間には充填されず、第２の基板の第２の表面に、第２の接合材を形成し、前記第１の接合材と前記第２の接合材とを、前記くぼみを除く領域において接合する。このような構成によれば、くぼみの内壁に囲まれる空間に溶解液が浸入することによって、第１および第２の接合材の溶解が早まるため、第１の基板の取り外しに要する時間を短くすることができる。また、くぼみが外縁部よりも内側に形成されることによって、意図しない工程において第１および第２の接合材が溶解してしまい、複合基板が剥離することを抑制することができる。
　また、本願明細書に開示される技術の第２の態様は、第１の表面を有する第１の基板と、第２の表面を有する第２の基板と、前記第１の表面に形成される第１の接合材と、前記第２の表面に形成され、かつ、前記第１の接合材と接合される第２の接合材とを備え、前記第１の表面には、前記第１の基板の平面視における外縁部よりも内側に位置する少なくとも１つのくぼみが形成され、前記第１の接合材は、前記くぼみの内壁に沿って形成され、かつ、前記くぼみの前記内壁に囲まれる空間には充填されず、前記第１の接合材と前記第２の接合材とは、前記くぼみを除く領域において接合される。このような構成によれば、くぼみの内壁に囲まれる空間に溶解液が浸入することによって、第１および第２の接合材の溶解が早まるため、第１の基板の取り外しに要する時間を短くすることができる。また、くぼみが外縁部よりも内側に形成されることによって、意図しない工程において第１および第２の接合材が溶解してしまい、複合基板が剥離することを抑制することができる。
　また、本願明細書に開示される技術に関連する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
実施の形態に関する、複合基板の構成の例を示す斜視図である。 図１におけるＡ－Ａ’断面を示す断面図である。 実施の形態に関する、複合基板を構成する半導体基板および支持基板の例を示す図である。 図３におけるＢ領域の拡大平面図である。 実施の形態に関する、ＧａＮオンダイヤモンド基板を準備する工程を示すフローチャートである。 実施の形態に関する、支持ダイヤモンド基板を準備する工程を示すフローチャートである。 実施の形態に関する、複合基板を作製する工程を示すフローチャートである。 実施の形態に関する、ＧａＮオンダイヤモンドトランジスタを形成する工程を示すフローチャートである。 実施の形態に関する、ＧａＮオンダイヤモンド基板を準備する工程途中の状態の例を示す断面図である。 実施の形態に関する、ＧａＮオンダイヤモンド基板を準備する工程途中の状態の例を示す断面図である。 実施の形態に関する、ＧａＮオンダイヤモンド基板を準備する工程途中の状態の例を示す断面図である。 実施の形態に関する、ＧａＮオンダイヤモンド基板を準備する工程途中の状態の例を示す断面図である。 実施の形態に関する、ＧａＮオンダイヤモンド基板を準備する工程途中の状態の例を示す断面図である。 実施の形態に関する、支持ダイヤモンド基板を準備する工程途中の状態の例を示す断面図である。 実施の形態に関する、支持ダイヤモンド基板を準備する工程途中の状態の例を示す断面図である。 実施の形態で作製されるレジストマスクパターンの例を概略的に示す平面図である。 実施の形態に関する、支持ダイヤモンド基板を準備する工程途中の状態の例を示す断面図である。 実施の形態に関する、支持ダイヤモンド基板を準備する工程途中の状態の例を示す断面図である。 実施の形態に関する、支持ダイヤモンド基板を準備する工程途中の状態の例を示す断面図である。 実施の形態に関する、支持ダイヤモンド基板を準備する工程途中の状態の例を示す断面図である。 実施の形態に関する、複合基板を作製する工程途中の状態の例を示す断面図である。 実施の形態に関する、複合基板を作製する工程途中の状態の例を示す断面図である。 実施の形態に関する、ＧａＮオンダイヤモンドトランジスタを形成する工程途中の状態の例を示す断面図である。 実施の形態に関する、ＧａＮオンダイヤモンドトランジスタを形成する工程途中の状態の例を示す断面図である。 実施の形態に関する、ＧａＮオンダイヤモンドトランジスタを形成する工程途中の状態の例を示す断面図である。 実施の形態に関する、ＧａＮオンダイヤモンドトランジスタを形成する工程途中の状態の例を示す断面図である。 比較例としての、くぼみによって形成される空間を有さない構造の例を示す断面図である。 実施の形態に関する、複合基板の構成の例を示す断面図である。 フッ酸水溶液に複合基板を浸漬した状態を示す図である。 フッ酸水溶液に複合基板を浸漬した状態を示す図である。 実施の形態に関する、複合基板を作製する工程を示すフローチャートである。 実施の形態に関する、複合基板を作製する工程途中の状態の例を示す断面図である。 実施の形態に関する、複合基板を構成する半導体基板および支持基板の他の例を示す図である。
　以下、添付される図面を参照しながら実施の形態について説明する。以下の実施の形態では、技術の説明のために詳細な特徴なども示されるが、それらは例示であり、実施の形態が実施可能となるためにそれらすべてが必ずしも必須の特徴ではない。
　なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化が図面においてなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。
　また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
　また、以下に記載される説明において、ある構成要素を「備える」、「含む」または「有する」などと記載される場合、特に断らない限りは、他の構成要素の存在を除外する排他的な表現ではない。
　また、以下に記載される説明において、「第１の」または「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
　また、以下に記載される説明における、相対的または絶対的な位置関係を示す表現、たとえば、「一方向に」、「一方向に沿って」、「平行」、「直交」、「中心」、「同心」または「同軸」などは、特に断らない限りは、その位置関係を厳密に示す場合、および、公差または同程度の機能が得られる範囲において角度または距離が変位している場合を含むものとする。
　また、以下に記載される説明において、等しい状態であることを示す表現、たとえば、「同一」、「等しい」、「均一」または「均質」などは、特に断らない限りは、厳密に等しい状態であることを示す場合、および、公差または同程度の機能が得られる範囲において差が生じている場合を含むものとする。
　また、以下に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。
　また、以下に記載される説明において、「…の上面」または「…の下面」などと記載される場合、対象となる構成要素の上面自体に加えて、対象となる構成要素の上面に他の構成要素が形成された状態も含むものとする。すなわち、たとえば、「甲の上面に設けられる乙」と記載される場合、甲と乙との間に別の構成要素「丙」が介在することを妨げるものではない。
　また、以下に記載される説明において、形状を示す表現、たとえば、「四角形状」または「円筒形状」などは、特に断らない限りは、厳密にその形状であることを示す場合、および、公差または同程度の機能が得られる範囲において凹凸または面取りなどが形成されている場合を含むものとする。
　＜第１の実施の形態＞
　以下、本実施の形態に関する複合基板の製造方法、および、複合基板について説明する。
　高出力および高周波のトランジスタとして実用化されているＨＥＭＴでは、活性層としてＧａＮを用いることで高耐電圧を実現することができ、また、ＨＥＭＴ構造を用いることで低抵抗が実現することができる。そのため、上記のＨＥＭＴは、大電力を投入することができる。
　しかしながら、大電力を投入した際にトランジスタ部で生じるジュール熱によって、素子破壊が生じる場合がある。
　通常、高出力トランジスタにはヒートシンクと呼ばれる放熱部材が実装されるが、発熱箇所はトランジスタの中でも微小領域に限られるため、微小の発熱箇所からヒートシンクまでの熱輸送が課題となる。
　トランジスタが形成されているＧａＮ膜は、基材であるたとえばＳｉＣ（炭化シリコン）基板を挟んでヒートシンクに接着されている。近年では、ＳｉＣの代わりに、より熱伝導率が高いダイヤモンドを基材に用いる構造が提案されている。
　ダイヤモンドを基材に用いると、ＧａＮ膜における微小領域で生じた熱がダイヤモンド層を横方向に拡散する。すると、ダイヤモンド基板を挟んでＧａＮ膜と接着されているヒートシンクの広い領域に熱が伝達されるため、結果的に発熱箇所における到達温度を低下させることができる。
　ＧａＮ膜が形成される基材としてダイヤモンドが用いられる構造では、Ｓｉ基板の上面またはＳｉＣ基板の上面にＧａＮ薄膜を結晶成長させ、さらに、ＧａＮ薄膜の上面に支持基板を接着する。その後、Ｓｉ基板またはＳｉＣ基板を除去する。
　そして、その結果露出するＧａＮ薄膜の下面に、窒化シリコン（ＳｉＮ）膜などの保護膜を形成した後に、化学気相堆積（ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ、すなわち、ＣＶＤ）法によって多結晶ダイヤモンド層を成膜する。
　その後、支持基板を取り外すことによって、多結晶ダイヤモンド基板の上面にＧａＮ薄膜が形成された構造を得ることができる。
　さらに、ＧａＮ薄膜に対してトランジスタ作製工程を適用すると、ダイヤモンドを基材とするＧａＮトランジスタを得ることができる。
　以下では、多結晶ダイヤモンド基板の上面にＧａＮ薄膜が形成された基板を、ＧａＮオンダイヤモンド基板と呼ぶ。
　ダイヤモンドを基材とするＧａＮトランジスタを採用する場合、成膜、写真製版またはエッチングなどのトランジスタ作製工程を適用するために、薄くまた湾曲する多結晶ダイヤモンド基板に対して、無機接着剤を用いて支持ダイヤモンド基板を貼り付ける。そして、多結晶ダイヤモンド基板と支持ダイヤモンド基板とによって、平坦で適度の厚さを有する複合基板を形成する。
　ここで、仮にＣＶＤ法によって多結晶ダイヤモンド層を厚く形成することができれば、上記のように別途支持ダイヤモンド基板を貼り付ける必要はなくなり、トランジスタ作製工程をそのまま適用することが可能となる。
　しかしながら、ＣＶＤ法によって多結晶ダイヤモンド層を形成する場合の成膜速度は非常に遅いため、ＣＶＤ法によって多結晶ダイヤモンド層を厚く形成することは難しい。
　また、仮にＣＶＤ法によって多結晶ダイヤモンド層を厚く形成することができたとしても、成膜過程における基板湾曲が大きくなり、やはりトランジスタ作製工程を適用することができない。
　これらの観点から、多結晶ダイヤモンド層の厚さは熱輸送材料として機能する最小限の厚さ、たとえば、１００μｍ程度とせざるを得ず、したがって支持ダイヤモンド基板を貼り付けて複合基板を形成することが必要となる。
　上記のように作製された複合基板は、トランジスタ作製工程の熱工程での湾曲を防止するために、複合基板を構成するＧａＮオンダイヤモンド基板と支持ダイヤモンド基板とは、互いに近い値の熱膨張係数を有する材料を選択する必要がある。
　その観点から、支持基板として別途作製されたダイヤモンド基板を用いている。また、支持基板の貼り付け方法も、貼り付け後の構造が耐熱性を有するような方法を選ぶ必要があり、たとえば、無機接着剤を用いる貼り付けが行われる。
　そして、トランジスタ作製工程が完了した複合基板からは、支持ダイヤモンド基板を取り外す必要がある。ここで、ＧａＮオンダイヤモンド基板は厚さが１００μｍ程度と薄いため、基板破損を防ぐためには支持ダイヤモンド基板の取り外しに機械的な方法を用いることができない。
　そこで、複合基板を薬液に浸し、さらに、多孔質の無機接着剤中に当該薬液を浸透させることによって、ＧａＮオンダイヤモンド基板から支持ダイヤモンド基板を取り外す。
　ＧａＮオンダイヤモンド基板から支持ダイヤモンド基板を取り外すために、複合基板を、無機接着剤を溶解可能な薬液に浸す。
　しかしながら、当該接着剤を溶解させるには比較的長い時間を要する。また、トランジスタ作製工程において類似の薬液を用いる工程があると、無機接着剤に当該薬液に浸透して、支持ダイヤモンド基板がＧａＮオンダイヤモンド基板から不用意に剥離する恐れがあり、安定的にトランジスタ作製工程を実施することができない。
　＜複合基板の構成について＞
　以下に、本実施の形態に関する複合基板について、図面を参照し説明する。
　図１は、本実施の形態に関する複合基板の構成の例を示す斜視図である。図１に例が示されるように、複合基板１は、ＧａＮオンダイヤモンド基板２と支持ダイヤモンド基板３とを備える。
　図２は、図１におけるＡ－Ａ’断面を示す断面図である。図２に例が示されるように、ＧａＮオンダイヤモンド基板２と支持ダイヤモンド基板３との間の接合面には、ＳｉＯ２接合層２２とＳｉＯ２接合層４０Ａとが形成されている。さらに、これらの接合層の間には、空間４３Ａが形成されている。
　なお、ＳｉＯ２接合層４０Ａの断面形状および空間４３Ａの断面形状は、図２に例が示されるものに限られるものではなく、たとえば、後述されるように、支持ダイヤモンド基板３の上面におけるくぼみの側面が曲面形状であり、当該側面に形成されたＳｉＯ２接合層も曲面形状であってもよい。
　図３は、本実施の形態に関する複合基板を構成する半導体基板および支持基板の例を示す図である。図３に例が示されるように、支持ダイヤモンド基板３の、ＧａＮオンダイヤモンド基板２との間の接合面には、加工くぼみ３５が形成されている。
　図４は、図３におけるＢ領域の拡大平面図である。図４に例が示されるように、加工くぼみ３５は支持ダイヤモンド基板３の外縁部１０に到達せずに途切れており、加工くぼみ３５内の空間は、支持ダイヤモンド基板３とＧａＮオンダイヤモンド基板２との間の接合面内で閉塞している。
　＜複合基板の製造方法について＞
　次に、本実施の形態に関する複合基板の製造方法について説明する。
　本実施の形態における複合基板の製造プロセスは大きく分けて、次の４工程、すなわち、ＧａＮオンダイヤモンド基板を準備する工程と、支持ダイヤモンド基板を準備する工程と、複合基板を作製する工程と、ＧａＮオンダイヤモンドトランジスタを形成する工程とから成る。
　図５は、上記のうちのＧａＮオンダイヤモンド基板を準備する工程を示すフローチャートである。
　図６は、上記のうちの支持ダイヤモンド基板を準備する工程を示すフローチャートである。
　図７は、上記のうちの複合基板を作製する工程を示すフローチャートである。
　図８は、上記のうちのＧａＮオンダイヤモンドトランジスタを形成する工程を示すフローチャートである。
　本実施の形態に関する複合基板は、図７に示される複合基板を作製する工程を経て完成する。また、図８に示されるＧａＮオンダイヤモンドトランジスタを形成する工程は、本実施の形態に関する複合基板を用いる後半工程の説明にすぎない。
　しかしながら、本実施の形態に関する複合基板は後半工程を実施する際に効果を発揮するため、本実施の形態で詳しく説明する。
　＜ＧａＮオンダイヤモンド基板を準備する工程について＞
　はじめに、ＧａＮオンダイヤモンド基板を準備する工程について、図５、図９、図１０、図１１、図１２および図１３を参照しつつ説明する。
　ここで、図９、図１０、図１１、図１２および図１３は、ＧａＮオンダイヤモンド基板を準備する工程途中の状態の例を示す断面図である。
　まず、図９に例が示されるような、ＧａＮオンＳｉ基板１５を作製する。
　詳細工程は次のようになる。まず、たとえば２インチのＳｉ基板１１に対して、ＡｌＮ（窒化アルミニウム）膜またはＡｌＧａＮ（窒化ガリウムアルミニウム）膜などからなるバッファー層１２と、ＧａＮ膜１３と、ＡｌＧａＮ膜１４とをその順で連続的にエピタキシャル成長させる。
　バッファー層１２は、下面に接触するＳｉ基板１１と上面に接触するＧａＮ膜１３との格子不整合を緩和させるように、さらに、ＧａＮ膜１３が内包する応力を緩和させるように、その組成比または膜厚などが調整されている。
　バッファー層１２は単層の場合もあるし、組成比の異なる複数の層が積層されて成る場合もある。バッファー層１２の厚さは、たとえば０．７μｍである。
　また、ＡｌＧａＮ膜１４は、ＧａＮ膜１３の上面に連続的にエピタキシャル成長されることで、ＡｌＧａＮの自発分極効果とピエゾ分極効果とによってＧａＮ膜１３内のＡｌＧａＮ膜１４との間の界面付近に２次元電子ガスと呼ばれる高濃度の電子層を発生させる。
　この電子層は、不純物添加によって形成される電子層とは異なり、電子がイオン散乱を受けにくく、非常に高い電子移動度を示す。
　なお、図９には示されていないが、ＡｌＧａＮ膜１４のさらに上面にＧａＮ膜からなるキャップ層を形成する場合もあるし、ＧａＮ膜１３の一部に、ＦｅまたはＣ（炭素）などの不純物が添加された層を挟む場合もある。このようにして、ＧａＮオンＳｉ基板１５が作製される。
　次に、図１０に例が示されるように、ＧａＮオンＳｉ基板１５のうちのＡｌＧａＮ膜１４の上面に支持基板接着層１６を形成する。そして、支持基板接着層１６の上面に、さらに支持基板１７を接着させる。
　その後、Ｓｉ基板１１およびバッファー層１２を除去することによって、ＧａＮ転写基板１８を得る。
　ＧａＮ転写基板１８は、このあと高温工程へ投入されるため、支持基板接着層１６および支持基板１７には高温耐性が必要である。
　本実施の形態では、支持基板接着層１６として、ＳｉＮ膜とＳｉＯ２膜との積層膜を適用する。このうちＳｉＮ膜をＡｌＧａＮ膜１４に近い側に配置することによって、高温工程においてＡｌＧａＮ膜１４またはＧａＮ膜１３から窒素（Ｎ）が離脱することを抑制する効果がある。
　また、支持基板接着層１６としての積層膜におけるＳｉＯ２膜は、支持基板１７との間で強い接着を実現する効果がある。当該ＳｉＯ２膜は、ＴＥＯＳ（テトラエトキシシラン）を用いるＣＶＤ法によって、たとえば１．５μｍの膜厚で成膜される。その後、たとえば７００℃でアニール処理され、さらに表面平坦化処理がなされる。そして、支持基板１７であるＳｉ基板と直接接合法で接着される。
　直接接合法を用いることによって、ＳｉＯ２膜と支持基板１７であるＳｉ基板との間で、高温工程にも耐え得る接着力を得ることができる。また、接合界面においてアウトガスも発生しない。
　支持基板接着層１６としては、ほかにも、アルミナまたはシリカを主成分とする無機接着剤などを用いることもできる。
　次に、Ｓｉ基板１１およびバッファー層１２を除去することで、ＧａＮ転写基板１８が作製されるが、Ｓｉ基板１１の除去は、たとえば機械研磨によって行うことができる。
　一方で、ＡｌＧａＮなどから構成されるバッファー層１２は、機械研磨速度が非常に遅い。
　そのため、Ｓｉ基板１１がすべて除去されてバッファー層１２が露出した時点で、いったん機械研磨を停止させる。
　その後、研磨条件をＡｌＧａＮ研磨用に変更して、低速で研磨を行うことによってバッファー層１２を除去する。そして、ＧａＮ膜１３を露出させる。
　本実施の形態では、Ｓｉ基板１１の除去およびバッファー層１２の除去に機械研磨を用いたが、反応性イオンエッチング（ｒｅａｃｔｉｖｅ　ｉｏｎ　ｅｔｃｈｉｎｇ、すなわち、ＲＩＥ）法によって気相エッチングを用いることもできる。機械研磨およびＲＩＥ法は、ともに被加工面のみが除去されるため、本実施の形態のように反対側の面にもＳｉ基板である支持基板１７が配置された状態でのＳｉ基板１１の除去には好適である。
　仮に、支持基板１７の材料として、Ｓｉの代わりに、たとえば、サファイアなどを用いれば、Ｓｉ基板１１の除去にフッ硝酸などの薬液処理を適用することができる。薬液処理を用いることができれば、Ｓｉ基板１１とバッファー層１２との除去速度の比（すなわち、選択比）が非常に大きくなるため、バッファー層１２が露出した時点で確実に除去を停止させることができる。
　本実施の形態では、支持基板接着層１６としてＳｉＮ膜とＳｉＯ２膜との積層膜が用いられたが、材料はこれに限られるものではなく、ほかの膜種が用いられてもよいし、アルミナまたはシリカなどを主成分とする無機接着剤が用いられてもよい。
　次に、図１１に例が示されるように、ＧａＮ転写基板１８のＧａＮ膜１３の下面に、保護層１９を形成する。その後に、保護層１９の下面に多結晶ダイヤモンド膜２０を形成することによって、多結晶ダイヤモンド成膜基板２１を作製する。
　保護層１９を形成する目的は、多結晶ダイヤモンド膜２０の成膜時に、保護層１９によってＧａＮ膜１３を保護することである。本実施の形態では、保護層１９はアモルファスＳｉ薄膜であり、たとえば、プラズマＣＶＤ法で成膜される。
　保護層１９の膜厚は、ＧａＮ膜１３を保護するために必要な分だけの膜厚であるが、保護層１９の膜厚が厚すぎると、保護層１９がＧａＮ膜１３と多結晶ダイヤモンド膜２０との間の熱伝導の妨げとなってしまう。
　本実施の形態では、膜厚が２０ｎｍであるアモルファスＳｉを保護層１９として形成する。
　なお、保護層１９は、アモルファスＳｉである場合に限られず、他の膜種であってもよいし、ＧａＮ膜１３の損傷が無視することができるのであれば、保護層１９が形成されなくてもよい。
　多結晶ダイヤモンド膜２０の形成には、たとえば、メタンガスと水素とを用いるマイクロ波プラズマＣＶＤ法を適用する。マイクロ波プラズマＣＶＤ法による多結晶ダイヤモンド膜の成膜では、基板温度が８５０℃で結晶性の高い多結晶ダイヤモンド膜を得ることができる。
　この温度よりも高くても低くても、多結晶ダイヤモンド膜の結晶性は低下してしまい、グラファイト成分が増加してくる。
　本実施の形態では、基板温度が８５０℃となるようにステージの冷却条件およびプラズマ電力を調整し、膜厚が１００μｍである多結晶ダイヤモンド膜２０を成膜する。
　多結晶ダイヤモンド膜２０の表面は、結晶粒に対応して高低差１０μｍの凹凸形状が形成される。そのため、機械研削によって、当該高低差が０．５μｍとなるまで平坦化する。
　本実施の形態では、多結晶ダイヤモンド膜２０はＣＶＤ法で成膜されたが、多結晶ダイヤモンド膜を成膜する方法はこれに限られるものではない。
　たとえば、別途作製された多結晶ダイヤモンド基板を接着する方法であってもよい。多結晶ダイヤモンド基板を接着する場合には、ＧａＮ膜１３の表面を保護する必要がないため、保護層１９は不要となる。そのため、熱伝達の観点では有利である。
　一方で、多結晶ダイヤモンド基板の接着力を増加させるために、保護層１９の代わりに接着層の挿入が必要であれば、それが熱伝導の妨げになるため注意が必要である。
　次に、図１２に例が示されるように、支持基板１７および支持基板接着層１６を除去することによって、ＧａＮオンダイヤモンド基板２を得る（図５におけるステップＳＴ１１）。
　本実施の形態では、支持基板１７の除去および支持基板接着層１６の除去には、フッ酸と硝酸との混合液にこれらを浸漬することで溶解させて除去する方法を用いる。
　この場合、多結晶ダイヤモンド膜２０は、成膜面である保護層１９の下面だけでなく、ＧａＮ転写基板１８の側面および上面（すなわち、支持基板１７の上面）にまで回り込んで成膜されているため、フッ酸および硝酸による溶解除去の後も、多結晶ダイヤモンド膜がＧａＮ転写基板１８の側面および上面に残存してしまう。
　これを防ぐために、上記の溶解除去を行う前に、レーザー加工機などを用いて基板端部をトリミング（すなわち、端部の切断）することで、余分な多結晶ダイヤモンド膜を除去する工程を追加することができる。
　支持基板１７の除去および支持基板接着層１６の除去は、フッ酸と硝酸との混合液による溶解除去に限られるものではない。たとえば、機械研磨による除去、または、ＲＩＥなどのドライエッチングによる除去であってもよい。
　ただし、機械研磨による除去の場合は、前述のように基板端部をレーザーでトリミングしても、支持基板１７の上面には多結晶ダイヤモンド膜が残存して研磨の妨げとなる場合があるため、注意が必要である。
　さらに、機械研磨およびドライエッチングのいずれの場合であっても、除去が完了する時点で、露出しているＡｌＧａＮ膜１４を損傷しないよう注意が必要である。
　また、図１２には示されていないが、ＡｌＧａＮ膜１４を保護するために、ＡｌＧａＮ膜１４の上面に、１００ｎｍ程度の膜厚のＳｉＮ膜を成膜する工程を追加してもよい。
　次に、図１３に例が示されるように、多結晶ダイヤモンド膜２０の下面に、ＴＥＯＳを用いるプラズマＣＶＤ法によってＳｉＯ２接合層２２をたとえば２μｍの膜厚で形成する（図５におけるステップＳＴ１２）。
　そして、窒素雰囲気中で７００℃の熱処理を経た後、ＳｉＯ２接合層２２の表面を平坦化する（図５におけるステップＳＴ１３）。
　上記の熱処理は、ダイヤモンドの酸化を防止するためにイナート炉での処理が必要である。
　また、ＳｉＯ２接合層２２は、高低差０．５μｍ程度の表面凹凸を有する多結晶ダイヤモンド膜２０の下面に形成されるため、ＳｉＯ２接合層２２の表面にも同様の表面凹凸が形成される。
　したがって、熱処理を経た後の平坦化処理は、たとえば、定盤を用いた機械研磨による平坦化処理を行った後に、化学機械研磨（ｃｈｅｍｉｃａｌ　ｍｅｃｈａｎｉｃａｌ　ｐｏｌｉｓｈｉｎｇ、すなわち、ＣＭＰ）法を用いる平滑化処理を組み合わせることができる。
　このようにして、ＳｉＯ２接合層２２が形成された状態のＧａＮオンダイヤモンド基板２が完成する（図５におけるステップＳＴ１４）。
　なお、平滑化処理の後に、ＳｉＯ２接合層２２の表面形状を原子間力顕微鏡（ａｔｏｍｉｃ　ｆｏｒｃｅ　ｍｉｃｒｏｓｃｏｐｅ、すなわち、ＡＦＭ）を用いて計測したところ、粗さＲａ＝０．３ｎｍであった。
　＜支持ダイヤモンド基板を準備する工程について＞
　次に、支持ダイヤモンド基板を準備する工程について、図６、図１４、図１５、図１６、図１７、図１８、図１９および図２０を参照しつつ説明する。
　ここで、図１４、図１５、図１７、図１８、図１９および図２０は、支持ダイヤモンド基板を準備する工程途中の状態の例を示す断面図である。
　まず、図１４に例が示されるように、ダイヤモンドウエハを準備する（図６におけるステップＳＴ２１）。
　具体的には、直径２インチで、板厚が３００μｍである多結晶ダイヤモンドウエハ２３を準備する。
　多結晶ダイヤモンドウエハ２３は、上下面の両面とも鏡面研磨されている。特に、多結晶ダイヤモンドウエハ２３の上面である研磨面２４は、ＣＭＰ法によって精密に平滑化処理が行われているものとする。
　なお、平滑化処理後の研磨面２４の表面形状をＡＦＭで評価したところ、粗さＲａ＝０．５ｎｍであった。
　次に、保護ＳｉＮ膜２５を形成する（図６におけるステップＳＴ２２）。そして、図１５に例が示されるように、当該構造に対して写真製版を行う（図６におけるステップＳＴ２３）。
　具体的には、多結晶ダイヤモンドウエハ２３の研磨面２４に、プラズマＣＶＤ法を用いてＳｉＮ膜（すなわた、保護ＳｉＮ膜２５）をたとえば４００ｎｍの膜厚で成膜する。
　その後、保護ＳｉＮ膜２５の上面にフォトレジストを形成し、パターン露光および現像などの一般的な写真製版の工程を実施する。そして、保護ＳｉＮ膜２５の上面に、レジストマスク２６を形成する。
　図１６は、本実施の形態で作製されるレジストマスクパターンの例を概略的に示す平面図である。
　図１６に例が示されるように、レジストマスは、マスク部２８と開口部２７とを備える。そして、レジストマスクパターンは、多結晶ダイヤモンドウエハ２３のオリフラ（オリエンテーションフラット）３２に直交するストライプパターンと、多結晶ダイヤモンドウエハ２３の外縁部１０に沿う円周パターンとを備える。
　図１６では、説明の便宜のために、それぞれの寸法の相対比率とストライプ本数とは実際とは異なって示されているが、本実施の形態では、レジストマスクパターンの開口部幅２９は１０μｍとし、マスク部幅３０は５０μｍとし、外縁部マスク部幅３１は２００μｍとする。
　次に、レジストマスク２６を介して保護ＳｉＮ膜２５のエッチングを行う（図６におけるステップＳＴ２４）。
　本実施の形態では、ＣＦ４とＯ２との混合ガスを用いるＲＩＥ法で上記のエッチングを行う。その後、レジストマスク２６を除去することによって、図１７に例が示されるような、ＳｉＮマスク開口部３３が形成され、かつ、ＳｉＮマスク部３４が形成される保護ＳｉＮ膜２５のパターンを、多結晶ダイヤモンドウエハ２３の上面において得ることができる。
　ＲＩＥ法を用いるエッチングでは、膜厚方向だけでなくサイドエッチによるパターン幅変化も考慮する必要があるが、本実施の形態で用いる条件では、ＳｉＮマスク開口部３３の幅およびＳｉＮマスク部３４の幅は、それぞれレジストパターンの幅と同じ１０μｍ、５０μｍであった。
　さらに、ＲＩＥ法を用いるエッチングでは、ＳｉＮマスク開口部３３の底面において露出する多結晶ダイヤモンドウエハ２３の上面もわずかに損傷を受けるが、この部位は、後の工程でエッチング加工される部位であるため、ここでの損傷は問題とはならない。
　なお、上記では、保護ＳｉＮ膜２５のエッチングにはＲＩＥ法が用いられたが、これに限られるものではなく、たとえばウェットエッチング法などが用いられてもよい。
　次に、図１８に例が示されるように、保護ＳｉＮ膜２５をマスクとして多結晶ダイヤモンドウエハ２３の上面をエッチングすることによって、支持ダイヤモンド基板３を得る（図６におけるステップＳＴ２５）。本実施の形態では、Ｏ２を用いるＲＩＥ法を適用する。
　上記のエッチングによって、ＳｉＮマスク開口部３３の下部には加工くぼみ３５が形成される。加工くぼみ３５は、支持ダイヤモンド基板３の平面視における外縁部１０よりも内側に位置する。加工くぼみ３５の加工深さ３６は、たとえば、１０μｍである。
　本実施の形態では、保護ＳｉＮ膜２５と多結晶ダイヤモンドウエハ２３とのエッチング速度比を大きく保つために（すなわち、エッチング速度の差を大きく保つために）、ガス圧を比較的高くしてエッチング面のイオン衝撃成分を抑制する条件で実施する。
　そのため、保護ＳｉＮ膜２５の下部に位置する多結晶ダイヤモンドウエハ２３には、横方向に５μｍ程度までサイドエッチが進行し、加工くぼみ３５の加工幅３７は、くぼみ３５の長手方向における９０％以上の領域で、ＳｉＮマスク開口部３３の幅よりも広い、たとえば、２０μｍとなる。
　その結果、エッチングがなされない領域、すなわち、初期のダイヤモンド研磨面の維持された面（テラス部３８と呼ぶ）の幅であるテラス部幅３９は、たとえば、４０μｍとなる。すなわち、隣接するくぼみ３５間の間隔は、くぼみ３５の長手方向における９０％以上の領域で、０．１μｍ以上、かつ、１００μｍ以下である。また、図４および図１６より外縁部１０の厚さは２００μｍとなるため、外縁部１０の厚さは、加工くぼみの加工幅３７の２倍以上となる。
　なお、本実施の形態では、多結晶ダイヤモンドウエハ２３のエッチングにＯ２を用いるＲＩＥ法が適用されたが、エッチング方法はこれに限られるものではない。
　次に、図１９に例が示されるように、図１８に示された構造をフッ酸水溶液に浸漬して、保護ＳｉＮ膜２５を除去する（図６におけるステップＳＴ２６）。
　ここで、テラス部３８の表面形状は、図６におけるステップＳＴ２１で得られた多結晶ダイヤモンドウエハ２３の研磨面２４と同一であるため、たとえば、粗さＲａ＝０．５ｎｍが維持されている。
　次に、図２０に例が示されるように、くぼみ加工が施された支持ダイヤモンド基板３の上面に、ＴＥＯＳを用いるＣＶＤ法によって膜厚が１μｍであるＳｉＯ２接合層４０を成膜する（図６におけるステップＳＴ２７）。そして、７００℃の窒素雰囲気中で熱処理する。
　ここで、熱処理後のテラス部４１の表面形状を測定したところ、たとえば、粗さＲａ＝０．５ｎｍに維持されていた。
　上記のＳｉＯ２の成膜条件または熱処理条件によっては、テラス部４１の表面粗さが悪化することも考えられる。その場合は、図６におけるステップＳＴ２８として示されるように、ＳｉＯ２接合層４０のテラス部４１の上面を、ＣＭＰ法によって精密研磨することもできる。
　このようにして、ＳｉＯ２接合層４０が形成された状態の支持ダイヤモンド基板３が完成する（図６におけるステップＳＴ２９）。なお、ＳｉＯ２接合層４０は、加工くぼみ３５の内壁に沿って形成され、かつ、加工くぼみ３５の内壁に囲まれる空間４３には充填されない。
　＜複合基板を作製する工程について＞
　次に、複合基板を作製する工程について、図７、図２１および図２２を参照しつつ説明する。
　ここで、図２１および図２２は、複合基板を作製する工程途中の状態の例を示す断面図である。
　まず、図２１に例が示されるように、ＧａＮオンダイヤモンド基板２の上面に形成されたＳｉＯ２接合層２２と、支持ダイヤモンド基板３の上面に形成されたＳｉＯ２接合層４０とを、酸素プラズマ４２で処理する（図７におけるステップＳＴ３１）。
　これにより、ＳｉＯ２接合層の表面が活性化し、さらに、大気中の水分を吸着して親水性となる。
　なお、本実施の形態では酸素プラズマ処理が実施されたが、アルゴンまたは窒素などの不活性ガスによるプラズマ処理が実施されてもよいし、親水化処理をより完全に行うために、酸素プラズマ処理の後にＳｉＯ２接合層の表面を純水で洗浄してもよい。
　次に、図２２に例が示されるように、ステップＳＴ３１において親水化されたＳｉＯ２接合層の表面同士を大気中で接触させて接合する（図７におけるステップＳＴ３２）。このとき、ＳｉＯ２接合層４０とＳｉＯ２接合層２２とは、加工くぼみ３５を除く領域において接合される。
　このように大気中でＳｉＯ２接合層同士を接触させると、表面に吸着された水分子を介する水素結合によって、ＧａＮオンダイヤモンド基板２と支持ダイヤモンド基板３とが互いに固定される。
　このとき、接触面積が接着力に影響を及ぼすため、接着力を高めるためには接触させる両表面を平滑にする必要がある。本実施の形態では、接触させるＳｉＯ２接合層の粗さは、それぞれＲａ＝０．３ｎｍ、Ｒａ＝０．５ｎｍであり、接合には十分な平滑度を有している。
　本実施の形態では、ＧａＮオンダイヤモンド基板２および支持ダイヤモンド基板３がともに可視光に対して透明である。そのため、目視観察によって、適切に接合されている領域（すなわち、接合領域）と接合されていない領域（ＳｉＯ２接合層同士の間に空隙が形成されてしまっている領域、すなわち、非接合領域）とのコントラストの差を確認することができる。
　上述の目視観察によれば、大気中でＳｉＯ２接合層同士を接触させると、両層が最初に接触した箇所を起点として自発的に接合領域が広がっていく様子を観察することができる。
　上記の接合有無に起因するコントラスト差は、複数の透明膜からなる積層構造によって判別しづらくなる場合がある。また、上記のコントラスト差は、周期的な溝構造で非接合領域が形成されることでも、判別しづらくなる場合がある。しかしながら、本実施の形態では十分に判別可能なコントラスト差を観察することができた。
　なお、ＧａＮオンダイヤモンド基板２または支持ダイヤモンド基板３のいずれかに反りがある場合、接合領域が自発的に広がらない場合がある。
　その場合は、ローラーなどを用いて当該基板の外側から圧力を加えることによって、強制的にＳｉＯ２接合層同士を接触させて接合させることもできる。
　一般的に大気中で基板同士を接合する場合、接合面に大気が挟まれて孤立状態になり、閉じ込められて抜けないことがある。これは未接合領域（いわゆるボイド）として接合不良となる。
　しかしながら、本実施の形態では周期的に加工くぼみ３５によって形成される空間４３が存在するため、当該空間４３に大気が逃げることができ、接合面内には大気が孤立しない利点がある。
　挟まれる大気量に対して空間４３の容積は十分に大きいので、内部の大気圧の上昇が接合を引きはがすこともない。
　次に、接合された両基板を４００℃の窒素雰囲気中で熱処理する（図７におけるステップＳＴ３３）。
　これによって、接合界面の水素結合部から水分子が離脱し、酸素原子を介するシロキサン結合へと変化する。したがって、接着力が大幅に改善する。
　なお、熱処理後に空間４３内に封入された大気が膨張して圧力が高まるが、接着を引きはがすことはない。
　以上の工程を経て、本実施の形態に関する複合基板１が完成する（図７におけるステップＳＴ３４）。なお、図２２に示された複合基板１は、図１および図２に示された複合基板１と同様のものである。
　なお、上記においては、図７におけるステップＳＴ３２と図７におけるステップＳＴ３３とで、親水化処理を伴う基板接合方法が説明されたが、図１０における支持基板接着層１６と支持基板１７との間の接合方法にも、親水化処理を伴う基板接合方法を適用することができる。
　ただし、支持基板接着層１６と支持基板１７とはいずれもくぼみなどが形成されていない平坦基板であるため、大気中での接合では、大気を挟むことに起因して接合不良個所が生じる恐れがあるため、注意が必要である。
　また、Ｓｉ基板１１と支持基板１７とは、いずれも可視光に対して不透明であるため、目視観察によって接合領域を評価する際には、近赤外光を用いる必要がある。
　たとえば、ハロゲンランプを光源として、その透過光を、赤外カットフィルターを排除するＣＣＤカメラで撮影すると、コントラスト差で接合不良個所の有無が確認することができる。
　＜ＧａＮオンダイヤモンドトランジスタを形成する工程について＞
　次に、ＧａＮオンダイヤモンドトランジスタを形成する工程について、図８、図２３、図２４、図２５および図２６を参照しつつ説明する。
　ここで、図２３、図２４、図２５および図２６は、ＧａＮオンダイヤモンドトランジスタを形成する工程途中の状態の例を示す断面図である。
　まず、図２３に例が示されるように、複合基板１に対してトランジスタ工程を適用する（図８におけるステップＳＴ４１）。ここでは、トランジスタ工程の内容については詳述しないが、トランジスタ工程は、たとえば、素子分離のためのイオン注入工程、金属薄膜電極の形成工程、オーミックコンタクト形成のための熱処理工程、表面保護ＳｉＮ膜の成膜工程、パターン形成のための写真製版工程、パターン形成のためのウェットエッチング工程またはドライエッチング工程など含む。
　図２３では、複合基板１の上面であるＡｌＧａＮ膜１４およびＧａＮ膜１３に対してトランジスタを構成する電極４４が形成された状態が模式的に示されている。
　次に、図２４に例が示されるように、トランジスタが形成された複合基板１に支持サファイアガラス４５を接着する（図８におけるステップＳＴ４２）。
　複合基板１に支持サファイアガラス４５を接着する目的は、複合基板１における支持ダイヤモンド基板３を取り外す際の基板保持である。
　本実施の形態では、図２４に例が示されるように、熱可塑性のワックス４６を用いて、複合基板１よりも大きな直径（たとえば、３インチ径）を有する支持サファイアガラス４５を接着する。
　ここで、サファイアガラスを使用する理由は、後工程でのフッ酸水溶液への浸漬で損傷を受けないためである。
　次に、図２５に例が示されるように、支持サファイアガラス４５に接着された複合基板１をフッ酸水溶液４７中に浸漬して、支持ダイヤモンド基板３を取り外す（図８におけるステップＳＴ４３）。
　ＳｉＯ２接合層２２およびＳｉＯ２接合層４０はともにフッ酸水溶液４７に可溶であるため、当該工程によって、図２６に例が示されるようにこれらの接合層が溶解除去される。
　図２６に例が示されるように、複合基板１は、支持サファイアガラス４５が取り付けられた状態のＧａＮオンダイヤモンド基板２と、ＳｉＯ２接合層４０が除去された状態の支持ダイヤモンド基板３とに分離される。
　この後、支持サファイアガラス４５をホットプレート上で加熱することによってワックス４６を軟化させ、支持サファイアガラス４５からＧａＮオンダイヤモンドトランジスタ（すなわち、ＧａＮオンダイヤモンド基板２の上面にトランジスタを構成する電極４４などが形成された構造）を取り外す。
　その後、アセトンを用いてＧａＮオンダイヤモンドトランジスタに付着しているワックス４６を完全に除去する。このようにして、ＧａＮオンダイヤモンドトランジスタが完成する（図８におけるステップＳＴ４４）。
　＜空間について＞
　次に、本実施の形態に関する複合基板１における、加工くぼみ３５によって形成される空間４３の意義について説明する。
　図２７は、比較例としての、くぼみによって形成される空間を有さない構造、すなわち、薄膜の接合層を介して２枚の基板が接着された複合基板の構成の例を示す断面図である。
　具体的には、上方に位置するＳｉ基板４９と下方に位置するＳｉ基板５０とは、ＳｉＯ２接合層５１を挟んで接合されている。ＳｉＯ２接合層５１の膜厚５２は、２μｍである。
　図２７は、濃度が５０重量％であるフッ酸水溶液に一定時間浸漬された後のＳｉ基板４９とＳｉ基板５０との複合基板を示している。よって、図２７においては、ＳｉＯ２接合層５１は、複合基板の端部からエッチング距離５３だけエッチングされている。なお、エッチング距離５３は、浸漬１時間あたり１００μｍであった。これは、一般的に知られているＳｉＯ２のエッチング速度（濃度が５０重量％であるフッ酸水溶液に対して１．５μｍ／分）と齟齬がない値である。この値からは、２インチ基板、すなわち、直径が５０ｍｍである基板を脱離させるためにエッチング距離２５ｍｍとするための処理には、単純計算で２８０時間を要することになることが分かる。この時間長さは、産業上有効ではない。
　一方で、図２８は、本実施の形態に関する支持ダイヤモンド基板３とＧａＮオンダイヤモンド基板２とを含む複合基板の構成の例を示す断面図である。図２８は、濃度が５０重量％であるフッ酸水溶液に一定時間浸漬された後の複合基板を示している。
　加工くぼみ３５によって形成される空間４３にフッ酸水溶液が充填されれば、エッチング距離５４の進行速度は、図２７に示された比較例のエッチング距離５３の進行速度と等しくなる。
　本実施の形態では、支持ダイヤモンド基板３をＧａＮオンダイヤモンド基板２から取り外すためには、テラス部幅３９に対応するＳｉＯ２接合層４０およびＳｉＯ２接合層２２をエッチングすればよい。本実施の形態では、テラス部幅３９は４０μｍであるため、その半分の幅である２０μｍをエッチングすればよく、単純計算では１３分でエッチングが完了して支持ダイヤモンド基板３をＧａＮオンダイヤモンド基板２から取り外すことができる。
　ここで、加工くぼみ３５によって形成される空間４３にフッ酸水溶液が充填されるためには、当該空間４３が、支持ダイヤモンド基板３の端部まで延在する流路として機能する必要がある。
　なお、本実施の形態では、テラス部幅が４０μｍに対して空間４３の幅を２０μｍとするが、それぞれの寸法はこれに限られるものではない。
　すなわち、テラス部幅を狭くすると支持ダイヤモンド基板３の取り外しのために要する時間が短縮されるが、テラス部幅を狭くしすぎるとテラス部が倒れて破損しやすくなる。
　一方で、テラス部幅を広くするとＧａＮオンダイヤモンド基板２と支持ダイヤモンド基板３との間の接合力が増すが、テラス部幅が１００μｍよりも広くなっても接合力はあまり改善されないにも関わらず、支持ダイヤモンド基板３の取り外しのために要する時間が長くなるだけである。以上を鑑みて、テラス部幅は０．１μｍ以上、かつ、１００μｍ以下とすることが望ましい。
　加工くぼみ３５によって形成される空間４３には薬液であるフッ酸水溶液が浸入する必要があるが、空間４３の幅が狭いとフッ酸水溶液が十分に浸入しないことが確認された。本実施の形態では、空間４３の幅が１μｍよりも狭いとフッ酸水溶液が浸入しなかった。
　一方で、空間４３の幅を広げすぎると、複合基板を構成するＧａＮオンダイヤモンド基板２と支持ダイヤモンド基板３とがそれぞれ湾曲し、空間４３に中ほどでＧａＮオンダイヤモンド基板２と支持ダイヤモンド基板３とが張り付いてしまう問題が発生する。以上を鑑みて、空間４３の幅は１μｍ以上、かつ、１ｍｍ以下とすることが望ましい。
　上記のように、空間４３が流路として機能しフッ酸水溶液が空間４３に充填されれば、支持ダイヤモンド基板３の取り外しが容易となるはずである。しかしながら、本実施の形態では、支持ダイヤモンド基板３の取り外しに要する浸漬時間は、想定よりも大幅に長い時間となる場合があった。
　流路として機能する比較的狭い空間４３にフッ酸水溶液が浸入するには、加工くぼみ３５の壁面の濡れ性、および、先に空間４３に充填されている空気と後から空間４３に充填されるフッ酸水溶液との入れ替えが課題となると推定することができる。
　本実施の形態では、上記の課題のうちの加工くぼみ３５の壁面の濡れ性を改善するため、フッ酸水溶液に非イオン性の界面活性剤を０．１重量％添加する。
　また、空間４３に対するフッ酸水溶液の充填を促進するために、浸漬容器を減圧環境下に設置する。減圧環境下では、流路として機能する空間４３に充填されていた空気は空間４３の外部へ放出される。したがって、空間４３内にフッ酸水溶液が容易に充填される。
　なお、本実施の形態では界面活性剤の添加と、減圧下での浸漬とを双方実施するが、どちらか一方の実施であってもよいし、双方とも実施しなくてもよい。また、添加する界面活性剤の種類も、上記のものに限られるものではない。
　さらに、上記のように界面活性剤を添加した場合であっても、支持ダイヤモンド基板３の取り外しに要する浸漬時間が想定よりも長い場合もあることが分かった。特に、浸漬容器を減圧環境下に設置しない場合に顕著である。
　図２９は、フッ酸水溶液４７に複合基板５６を浸漬した状態を示す図である。図２９では、理解を助けるために基板面に流路が示されているが、実際には流路は基板間に挟まれているため、複合基板５６の外側から確認することはできない。
　図２９では、流路がフッ酸水溶液４７の液面に直交する向きに延在する状態で、複合基板５６が浸漬されている。
　一方で、図３０は、フッ酸水溶液４７に複合基板５７を浸漬した状態を示す図である。図３０においても、理解を助けるために基板面に流路が示されているが、実際には流路は基板間に挟まれているため、複合基板５７の外側から確認することはできない。
　図３０では、流路がフッ酸水溶液４７の液面に平行に延在する状態で、複合基板５７が浸漬されている。
　発明者らの実験では、図３０に示されるように流路がフッ酸水溶液４７の液面と平行に延在する状態で複合基板５７が浸漬される場合、支持ダイヤモンド基板３の取り外しが大幅に遅れる、すなわち、支持ダイヤモンド基板３の取り外しに要する浸漬時間が想定よりも長くなることが分かった。
　複合基板の設置方向の違いによって支持ダイヤモンド基板３の取り外しに要する時間に差が生じる理由は、流路への薬液侵入が、薬液と空気との密度差に由来していることである。
　すなわち、薬液よりも空気の方が低密度であるため、図２９では、空気が流路上部からフッ酸水溶液４７中に抜け出て、代わりに流路下部（すなわち、図２９におけるオリフラ部）からフッ酸水溶液４７が浸入する。その結果、支持ダイヤモンド基板３の取り外しは複合基板５６の下部から進行する。
　発明者らの実験では、支持ダイヤモンド基板３の取り外しの途中で浸漬を中断し、複合基板５６を赤外透過光で観察すると、複合基板５６の下部では接合が乖離していることを確認することができた。
　これに対し、図３０では、フッ酸水溶液４７と空気とに密度差があっても流路の両端に高低差（フッ酸水溶液４７の液面からの深さの差）がないため、空気の離脱およびフッ酸水溶液４７の浸入が起こりにくい。よって、支持ダイヤモンド基板３の取り外しに要する時間が長くなる。
　発明者らの実験では、支持ダイヤモンド基板３の取り外しの途中で浸漬を中断し、複合基板５７を赤外透過光で観察すると、接合の乖離がほとんど進行しないことを確認することができた。
　上記の現象を鑑みると、短時間で支持ダイヤモンド基板３の取り外しを行うためには、図２９に示されるように、流路がフッ酸水溶液４７の液面に直交する向きに延在する状態で、複合基板を浸漬させることが重要である。
　または、流路を１方向に延在させるのではなく、２方向の流路を交差させた形状（すなわち、格子状）に配置することで、流路がどの方向に延在した状態で浸漬しても、支持ダイヤモンド基板３の取り外しに要する時間を短くすることができることが分かった。
　図３３は、本実施の形態に関する、複合基板を構成する半導体基板および支持基板の他の例を示す図である。
　図３３に例が示されるように、支持ダイヤモンド基板３Ａの、ＧａＮオンダイヤモンド基板２との間の接合面には、加工くぼみ３５Ａと、加工くぼみ３５Ａと交差する方向に延びる加工くぼみ３５Ｂとが形成されている。ここで、加工くぼみ３５Ａの延びる方向と加工くぼみ３５Ｂの延びる方向とがなす角は、たとえば、１０°以上、かつ、９０°以下である。
　２つの加工くぼみによって２方向の流路を交差させた形状（格子状）とすることで、流路がどの方向に延在した状態で浸漬してもいずれかの流路の両端で高低差が生じるため、フッ酸水溶液４７が流路下部から浸入することができる。
　なお、流路を交差させた形状の他に、たとえば、放射状の流路が形成されていてもよいし、複数の点状のテラス部で接合され、残りが流路として機能する接合部であってもよい。
　＜テラス部について＞
　本実施の形態では、図１６に例が示されたレジストマスクパターンを用いて加工くぼみ３５を形成するため、支持ダイヤモンド基板３の外縁部１０の全周に渡ってテラス部が形成される。そして、外縁部１０の全周に渡るテラス部によって、空間４３が閉塞されている。以下では、全周に渡るテラス部の意義について説明する。
　図８のステップＳＴ４３に示されたように、フッ酸水溶液４７を用いて支持ダイヤモンド基板３の取り外しが実施されるが、その工程よりも前に、図８におけるステップＳＴ４１のトランジスタ工程でも同様にフッ酸水溶液が用いられる。
　この際、短時間で支持ダイヤモンド基板３を取り外すことができる構造である場合、図８におけるステップＳＴ４１で意図せずに支持ダイヤモンド基板３が取り外されてしまい、支持基板としての役割を果たせなくなる可能性がある。
　このような事態を避けるため、本実施の形態では、取り外し開始の時期を調整するために外縁部１０の全周に渡るテラス部を形成している。そして、当該テラス部によって、空間４３内にフッ酸水溶液が浸入するタイミングを遅らせている。
　本実施の形態では、基板の外縁部１０に形成されたテラス部の径方向の幅を２００μｍと設定する。そうすると、フッ酸水溶液が空間４３内に浸入することをおよそ１２０分遅らせることができる。
　なお、本実施の形態ではテラス部の径方向の幅を２００μｍとしたが、テラス部の径方向の幅はこの値に限られるものではなく、必要に応じて変更してもよい。
　また、本実施の形態では、テラス部は基板の（最）外縁部１０に沿って形成されたが、基板の最外縁部から内側に一定幅だけ移動した位置に形成されてもよい。
　一般的に、基板の端部は写真製版の際に用いられるレジスト膜の膜厚が不安定であるなどの影響によって、パターン形状が乱れる場合がある。そのため、これを避けるために、基板の端部からたとえば１ｍｍ程度内側において、全周に渡るテラス部が形成されてもよい。
　＜第２の実施の形態＞
　本実施の形態に関する複合基板の製造方法、および、複合基板について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜複合基板の構成について＞
　本実施の形態に関する複合基板は、第１の実施の形態に示された複合基板、すなわち、図１、図２および図２２に示された複合基板と同一の形状であるが、流路内が真空である。
　＜複合基板の製造方法について＞
　次に、本実施の形態に関する複合基板の製造方法について説明する。
　本実施の形態では、全体の４工程、すなわち、ＧａＮオンダイヤモンド基板を準備する工程と、支持ダイヤモンド基板を準備する工程と、複合基板を作製する工程と、ＧａＮオンダイヤモンドトランジスタを形成する工程とのうち、複合基板を作製する工程のみが第１の実施の形態に示されたものとは異なる。そのため、当該違いについて特に詳細に説明する。
　＜複合基板を作製する工程について＞
　複合基板を作製する工程について、図３１および図３２を参照しつつ説明する。
　ここで、図３１は、複合基板を作製する工程を示すフローチャートである。また、図３２は、複合基板を作製する工程途中の状態の例を示す断面図である。
　まず、高真空に保たれた接合装置チャンバー５８内に、ＧａＮオンダイヤモンド基板２と支持ダイヤモンド基板３とを、互いに離間させつつ互いの接合面を対向させて配置する（図３１におけるステップＳＴ５１）。
　そして、両基板の接合面、すなわち、ＳｉＯ２接合層２２およびＳｉＯ２接合層４０を、それぞれイオンガン５９から発射されるイオンビーム６０で活性化処理する（図３１におけるステップＳＴ５２）。
　本実施の形態では、表面活性化処理には、アルゴンイオンビームを用いる。ここでのアルゴンイオンビーム処理の目的は、接合面の表面における付着物または汚染などを除去すること、および、接合面の表面に未結合手（ダングリングボンド）を生成させることである。
　アルゴンイオンビームの照射が完了した後、接合装置チャンバー５８内が高真空に保たれたままの状態で、両基板を接触させ、さらに加圧する。そうすることによって、両基板を接合させる（図３１におけるステップＳＴ５３）。
　上記の表面活性化処理と接合処理とは高真空下で連続的に行われる。そのため、接合面の表面に形成された未結合手は終端されない状態に、接触する相手側の接合面における未結合手と結合する。よって、両基板間で強固な接合が形成される。
　本実施の形態によれば、接合面同士が接合された後に形成される空間４３内が接合装置チャンバー５８内と同程度の高真空となる。そのため、支持ダイヤモンド基板３の取り外しの際に、空間４３内に薬液を素早く浸入させることができる。すなわち、浸漬薬液自体を減圧環境下におかずに、空間４３内の減圧を実現することができる。これによって、短時間での支持ダイヤモンド基板３の取り外しが可能となる。
　なお、本実施の形態では、空間４３内は高真空とされたが、必ずしも高真空である必要はなく、大気圧よりも負圧であればよく、空間４３内が、たとえば０．０５ＭＰａ程度とされた場合であっても十分に効果が得られる。
　なお、空間４３内を真空にするために、第１の実施の形態で用いられた親水化処理を伴う接合法を減圧環境下で実施することは、接合性の観点で好ましくない。なぜなら、図２１では、接合面の表面における水分子を介する水素結合で固定される必要があることが示されたが、減圧環境下では、接合面の表面における水分の大半が離脱してしまうため、十分な水素結合が得られない。したがって、空間４３内を真空にするには、図３２に示された方法によって接合を行うことが望ましい。
　さらに、図３２に例が示されたように、真空中での接合は、後工程であるトランジスタ工程での高温工程または真空工程においても、接合界面のボイド（未接合部）または空間４３内に封入された気体の膨張に起因する接合剥がれのリスクを抑制することができる。
　このように本実施の形態によれば、支持ダイヤモンド基板３の取り外しに要する時間を短くしつつ複合基板を作製することができる（図３１におけるステップＳＴ５４）。
　＜以上に記載された実施の形態によって生じる効果について＞
　次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
　また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
　以上に記載された実施の形態によれば、複合基板の製造方法において、第１の基板の第１の表面に、第１の接合材を形成する。ここで、第１の基板は、たとえば、支持ダイヤモンド基板３に対応するものである。また、第１の接合材は、たとえば、ＳｉＯ２接合層４０に対応するものである。そして、第１の表面には、支持ダイヤモンド基板３の平面視における外縁部１０よりも内側に位置する少なくとも１つのくぼみが形成される。ここで、くぼみは、たとえば、加工くぼみ３５に対応するものである。そして、ＳｉＯ２接合層４０は、加工くぼみ３５の内壁に沿って形成される。また、ＳｉＯ２接合層４０は、加工くぼみ３５の内壁に囲まれる空間４３には充填されない。そして、第２の基板の第２の表面に、第２の接合材を形成する。ここで、第２の基板は、たとえば、ＧａＮオンダイヤモンド基板２に対応するものである。また、第２の接合材は、たとえば、ＳｉＯ２接合層２２に対応するものである。そして、ＳｉＯ２接合層４０とＳｉＯ２接合層２２とを、加工くぼみ３５を除く領域において接合する。
　このような構成によれば、加工くぼみ３５の内壁に囲まれる空間４３に溶解液が浸入することによって、ＳｉＯ２接合層４０およびＳｉＯ２接合層２２の溶解が早まるため、支持ダイヤモンド基板３の取り外しに要する時間を短くすることができる。また、加工くぼみ３５が外縁部１０よりも内側に形成されることによって、意図しない工程においてＳｉＯ２接合層４０およびＳｉＯ２接合層２２が溶解してしまい、複合基板が剥離することを抑制することができる。
　なお、本願明細書に例が示される他の構成のうちの少なくとも１つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
　また、特段の制限がない場合には、それぞれの処理が行われる順序は変更することができる。
　また、以上に記載された実施の形態によれば、ＳｉＯ２接合層４０とＳｉＯ２接合層２２との接合は、ＳｉＯ２接合層４０とＳｉＯ２接合層２２とを酸素プラズマを用いて活性化させた後で行われる。このような構成によれば、活性化されたＳｉＯ２接合層４０と活性化されたＳｉＯ２接合層２２とを接合させることによって、複合基板１を形成することができる。
　また、以上に記載された実施の形態によれば、ＳｉＯ２接合層４０とＳｉＯ２接合層２２との接合は、真空環境下においてＳｉＯ２接合層４０とＳｉＯ２接合層２２とをイオンビームを用いて活性化させた後で行われる。このような構成によれば、接合後の複合基板１において形成される空間４３内が真空状態となるため、空間４３に溶解液が浸入しやすくなる。
　また、以上に記載された実施の形態によれば、ＳｉＯ２接合層４０とＳｉＯ２接合層２２とが接合された状態の複合基板１を、溶解液に浸漬させる。このような構成によれば、溶解液によってＳｉＯ２接合層２２およびＳｉＯ２接合層４０を溶解させることによって、ＧａＮオンダイヤモンド基板２から支持ダイヤモンド基板３を取り外すことができる。
　また、以上に記載された実施の形態によれば、溶解液は、フッ酸水溶液４７である。このような構成によれば、フッ酸水溶液４７によってＳｉＯ２接合層２２およびＳｉＯ２接合層４０を溶解させることによって、ＧａＮオンダイヤモンド基板２から支持ダイヤモンド基板３を取り外すことができる。
　また、以上に記載された実施の形態によれば、複合基板１の溶解液への浸漬は、減圧環境下において行われる。このような構成によれば、流路として機能する空間４３に充填されていた空気は空間４３の外部へ放出されやすくなるため、空間４３内にフッ酸水溶液４７が容易に充填される。
　また、以上に記載された実施の形態によれば、加工くぼみ３５が、第１の表面における第１の方向に延びて形成される。そして、複合基板１の溶解液への浸漬は、第１の方向が溶解液の液面と交差するように複合基板１を配置して行われる。このような構成によれば、支持ダイヤモンド基板３の外縁部１０から浸入した溶解液が、支持ダイヤモンド基板３の中央部に到達するために要する時間が短くなるため、支持ダイヤモンド基板３の取り外しに要する時間を短くすることができる。
　以上に記載された実施の形態によれば、複合基板は、第１の表面を有する支持ダイヤモンド基板３と、第２の表面を有するＧａＮオンダイヤモンド基板２と、第１の表面に形成されるＳｉＯ２接合層４０と、第２の表面に形成され、かつ、ＳｉＯ２接合層４０と接合されるＳｉＯ２接合層２２とを備える。そして、第１の表面には、支持ダイヤモンド基板３の平面視における外縁部１０よりも内側に位置する少なくとも１つの加工くぼみ３５が形成される。また、ＳｉＯ２接合層４０は、加工くぼみ３５の内壁に沿って形成され、かつ、加工くぼみ３５の内壁に囲まれる空間４３には充填されない。また、ＳｉＯ２接合層４０とＳｉＯ２接合層２２とは、加工くぼみ３５を除く領域において接合される。
　このような構成によれば、加工くぼみ３５の内壁に囲まれる空間４３に溶解液が浸入することによって、ＳｉＯ２接合層４０およびＳｉＯ２接合層２２の溶解が早まるため、支持ダイヤモンド基板３の取り外しに要する時間を短くすることができる。また、加工くぼみ３５が外縁部１０よりも内側に形成されることによって、意図しない工程においてＳｉＯ２接合層４０およびＳｉＯ２接合層２２が溶解してしまい、複合基板が剥離することを抑制することができる。
　なお、本願明細書に例が示される他の構成のうちの少なくとも１つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
　また、以上に記載された実施の形態によれば、空間４３は、第１の表面に沿って少なくとも２方向に延びる空間である。そして、空間４３が延びる２方向の間のなす角が、１０°以上、かつ、９０°以下である。このような構成によれば、複合基板をフッ酸水溶液４７に浸漬させる際の向きによらず、空間４３内にフッ酸水溶液４７が浸入しやすくなるため、支持ダイヤモンド基板３の取り外しに要する時間が長くなることがない。
　また、以上に記載された実施の形態によれば、外縁部１０の幅は、加工くぼみ３５間の間隔の２倍以上である。このような構成によれば、支持ダイヤモンド基板３の取り外し工程以外の薬液を用いる工程においても、不用意に支持ダイヤモンド基板３が剥離することを効果的に抑制することができる。
　また、以上に記載された実施の形態によれば、加工くぼみ３５の幅は、１μｍ以上、かつ、１ｍｍ以下である。このような構成によれば、加工くぼみ３５内の空間４３に効果的に溶解液を浸入させることができるため、支持ダイヤモンド基板３の取り外しに要する時間を短くすることができる。
　また、以上に記載された実施の形態によれば、加工くぼみ３５は複数備えられる。そして、隣接する加工くぼみ３５間の間隔は、０．１μｍ以上、かつ、１００μｍ以下である。このような構成によれば、加工くぼみ３５間の間隔が１００μｍ以下であるため、空隙部分、すなわち、下支えのないＧａＮオンダイヤモンド基板２の部分が撓んで支持ダイヤモンド基板３との平行度が変化してしまうことを抑制することができる。そのため、接合された支持ダイヤモンド基板３とＧａＮオンダイヤモンド基板２との間の平行度を保つことができる。
　また、以上に記載された実施の形態によれば、支持ダイヤモンド基板３は、ダイヤモンド基板である。このような構成によれば、支持ダイヤモンド基板３によって支持することによって、ＧａＮオンダイヤモンド基板２を湾曲させずにＧａＮオンダイヤモンド基板２にトランジスタ工程を適用することが可能となる。
　＜以上に記載された実施の形態における変形例について＞
　以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、本願明細書に記載されたものに限られることはないものとする。
　したがって、例が示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態における構成要素と組み合わせる場合が含まれるものとする。
　また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
　さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
　また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
　また、本願明細書における説明は、本技術に関連するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
　また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
　１，５６，５７　複合基板、２　ＧａＮオンダイヤモンド基板、３，３Ａ　支持ダイヤモンド基板、１０　外縁部、１１，４９，５０　Ｓｉ基板、１２　バッファー層、１３　ＧａＮ膜、１４　ＡｌＧａＮ膜、１５　ＧａＮオンＳｉ基板、１６　支持基板接着層、１７　支持基板、１８　ＧａＮ転写基板、１９　保護層、２０　多結晶ダイヤモンド膜、２１　多結晶ダイヤモンド成膜基板、２２，４０，４０Ａ，５１　ＳｉＯ２接合層、２３　多結晶ダイヤモンドウエハ、２４　研磨面、２５　保護ＳｉＮ膜、２６　レジストマスク、２７　開口部、２８　マスク部、２９　開口部幅、３０　マスク部幅、３１　外縁部マスク部幅、３３　ＳｉＮマスク開口部、３４　ＳｉＮマスク部、３５　加工くぼみ、３６　加工深さ、３７　加工幅、３８，４１　テラス部、３９　テラス部幅、４２　酸素プラズマ、４３，４３Ａ　空間、４４　電極、４５　支持サファイアガラス、４６　ワックス、４７　フッ酸水溶液、５２　膜厚、５３，５４　エッチング距離、５８　接合装置チャンバー、５９　イオンガン、６０　イオンビーム。

Claims (13)

  1. 　第１の基板（３）の第１の表面に、第１の接合材（４０）を形成し、
    　前記第１の表面には、前記第１の基板（３）の平面視における外縁部（１０）よりも内側に位置する少なくとも１つのくぼみ（３５）が形成され、
    　前記第１の接合材（４０）は、前記くぼみ（３５）の内壁に沿って形成され、かつ、前記くぼみ（３５）の前記内壁に囲まれる空間（４３）には充填されず、
    　第２の基板（２）の第２の表面に、第２の接合材（２２）を形成し、
    　前記第１の接合材（４０）と前記第２の接合材（２２）とを、前記くぼみ（３５）を除く領域において接合する、
    　複合基板の製造方法。
  2. 　請求項１に記載の複合基板の製造方法であり、
    　前記第１の接合材（４０）と前記第２の接合材（２２）との接合は、前記第１の接合材（４０）と前記第２の接合材（２２）とを酸素プラズマを用いて活性化させた後で行われる、
    　複合基板の製造方法。
  3. 　請求項１に記載の複合基板の製造方法であり、
    　前記第１の接合材（４０）と前記第２の接合材（２２）との接合は、真空環境下において前記第１の接合材（４０）と前記第２の接合材（２２）とをイオンビームを用いて活性化させた後で行われる、
    　複合基板の製造方法。
  4. 　請求項１から３のうちのいずれか１つに記載の複合基板の製造方法であり、
    　前記第１の接合材（４０）と前記第２の接合材（２２）とが接合された状態の複合基板（１）を、溶解液（４７）に浸漬させる、
    　複合基板の製造方法。
  5. 　請求項４に記載の複合基板の製造方法であり、
    　前記溶解液は、フッ酸水溶液である、
    　複合基板の製造方法。
  6. 　請求項４または５に記載の複合基板の製造方法であり、
    　前記複合基板（１）の前記溶解液（４７）への浸漬は、減圧環境下において行われる、
    　複合基板の製造方法。
  7. 　請求項４から６のうちのいずれか１つに記載の複合基板の製造方法であり、
    　前記くぼみ（３５）が、前記第１の表面における第１の方向に延びて形成され、
    　前記複合基板（１）の前記溶解液（４７）への浸漬は、前記第１の方向が前記溶解液（４７）の液面と交差するように前記複合基板（１）を配置して行われる、
    　複合基板の製造方法。
  8. 　第１の表面を有する第１の基板（３）と、
    　第２の表面を有する第２の基板（２）と、
    　前記第１の表面に形成される第１の接合材（４０）と、
    　前記第２の表面に形成され、かつ、前記第１の接合材（４０）と接合される第２の接合材（２２）とを備え、
    　前記第１の表面には、前記第１の基板（３）の平面視における外縁部（１０）よりも内側に位置する少なくとも１つのくぼみ（３５）が形成され、
    　前記第１の接合材（４０）は、前記くぼみ（３５）の内壁に沿って形成され、かつ、前記くぼみ（３５）の前記内壁に囲まれる空間（４３）には充填されず、
    　前記第１の接合材（４０）と前記第２の接合材（２２）とは、前記くぼみ（３５）を除く領域において接合される、
    　複合基板（１）。
  9. 　請求項８に記載の複合基板（１）であり、
    　前記空間（４３）は、前記第１の表面に沿って少なくとも２方向に延びる空間であり、
    　前記空間（４３）が延びる２方向の間のなす角が、１０°以上、かつ、９０°以下である、
    　複合基板（１）。
  10. 　請求項８または９に記載の複合基板（１）であり、
    　前記外縁部（１０）の幅は、前記くぼみ（３５）間の間隔の２倍以上である、
    　複合基板（１）。
  11. 　請求項８から１０のうちのいずれか１つに記載の複合基板（１）であり、
    　前記くぼみ（３５）の幅は、１μｍ以上、かつ、１ｍｍ以下である、
    　複合基板（１）。
  12. 　請求項８から１１のうちのいずれか１つに記載の複合基板（１）であり、
    　前記くぼみ（３５）は複数備えられ、
    　隣接する前記くぼみ（３５）間の間隔は、０．１μｍ以上、かつ、１００μｍ以下である、
    　複合基板（１）。
  13. 　請求項８から１２のうちのいずれか１つに記載の複合基板（１）であり、
    　前記第１の基板（３）は、ダイヤモンド基板である、
    　複合基板（１）。
PCT/JP2019/024725 2019-06-21 2019-06-21 複合基板の製造方法、および、複合基板 Ceased WO2020255376A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201980097561.9A CN114365262B (zh) 2019-06-21 2019-06-21 复合基板的制造方法及复合基板
KR1020217040425A KR102550295B1 (ko) 2019-06-21 2019-06-21 복합 기판의 제조 방법 및 복합 기판
PCT/JP2019/024725 WO2020255376A1 (ja) 2019-06-21 2019-06-21 複合基板の製造方法、および、複合基板
JP2019561205A JP6727460B1 (ja) 2019-06-21 2019-06-21 複合基板の製造方法、および、複合基板
EP19933414.5A EP3989263A4 (en) 2019-06-21 2019-06-21 Method for manufacturing composite substrate, and composite substrate
US17/608,570 US12269107B2 (en) 2019-06-21 2019-06-21 Method for manufacturing composite substrate, and composite substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/024725 WO2020255376A1 (ja) 2019-06-21 2019-06-21 複合基板の製造方法、および、複合基板

Publications (1)

Publication Number Publication Date
WO2020255376A1 true WO2020255376A1 (ja) 2020-12-24

Family

ID=71663966

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/024725 Ceased WO2020255376A1 (ja) 2019-06-21 2019-06-21 複合基板の製造方法、および、複合基板

Country Status (6)

Country Link
US (1) US12269107B2 (ja)
EP (1) EP3989263A4 (ja)
JP (1) JP6727460B1 (ja)
KR (1) KR102550295B1 (ja)
CN (1) CN114365262B (ja)
WO (1) WO2020255376A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115172311A (zh) * 2021-04-02 2022-10-11 世界先进积体电路股份有限公司 半导体结构及其制作方法
JPWO2024004314A1 (ja) * 2022-06-30 2024-01-04
JP2024130242A (ja) * 2023-03-14 2024-09-30 三菱電機株式会社 半導体装置の製造方法、半導体製造装置及び半導体装置
WO2025094432A1 (ja) * 2022-11-02 2025-05-08 ランテクニカルサービス株式会社 剥離方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020255376A1 (ja) * 2019-06-21 2020-12-24 三菱電機株式会社 複合基板の製造方法、および、複合基板
US12027413B2 (en) * 2021-08-22 2024-07-02 Vanguard International Semiconductor Corporation Semiconductor structure and method of fabricating the same
CN115424928B (zh) * 2022-09-20 2023-12-29 上海新微半导体有限公司 金刚石基外延结构及其制备方法、半导体器件的制备方法
US20240136199A1 (en) * 2022-10-20 2024-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661340A (ja) * 1992-08-05 1994-03-04 Fujitsu Ltd 張り合わせ半導体基板の製造方法
JP2003257805A (ja) * 2002-02-28 2003-09-12 Toshiba Corp 半導体ウエハ及びその製造方法
JP2008181990A (ja) * 2007-01-24 2008-08-07 Sony Corp 半導体装置の製造方法および半導体装置
JP2015522213A (ja) 2012-07-03 2015-08-03 エレメント シックス テクノロジーズ ユーエス コーポレイション 半導体−オン−ダイヤモンドウェハのハンドルおよび製造方法
JP2016509372A (ja) * 2013-01-22 2016-03-24 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 直接接合による構造体の製造方法
JP2016171307A (ja) * 2015-03-10 2016-09-23 株式会社デンソー 基板接合方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02202023A (ja) 1989-01-31 1990-08-10 Fujitsu Ltd 半導体装置の製造方法
US6425972B1 (en) * 1997-06-18 2002-07-30 Calipher Technologies Corp. Methods of manufacturing microfabricated substrates
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
JP2006032423A (ja) * 2004-07-12 2006-02-02 Toshiba Corp インプリント加工用スタンパーおよびその製造方法
TW200707799A (en) * 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
JP5114017B2 (ja) * 2006-05-11 2013-01-09 オリンパス株式会社 半導体装置、該半導体装置の製造方法
TW201237963A (en) * 2011-03-08 2012-09-16 Univ Nat Chiao Tung Method of semiconductor manufacturing process
JPWO2014020906A1 (ja) 2012-07-30 2016-07-21 住友化学株式会社 複合基板の製造方法および半導体結晶層形成基板の製造方法
JP2014175335A (ja) 2013-03-06 2014-09-22 Sumitomo Electric Ind Ltd 複合積層基板およびｉｉｉ族窒化物半導体デバイスの製造方法
CN106783998A (zh) * 2016-12-16 2017-05-31 中国电子科技集团公司第五十五研究所 一种基于金刚石衬底的氮化镓高电子迁移率晶体管及其制备方法
WO2020255376A1 (ja) * 2019-06-21 2020-12-24 三菱電機株式会社 複合基板の製造方法、および、複合基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661340A (ja) * 1992-08-05 1994-03-04 Fujitsu Ltd 張り合わせ半導体基板の製造方法
JP2003257805A (ja) * 2002-02-28 2003-09-12 Toshiba Corp 半導体ウエハ及びその製造方法
JP2008181990A (ja) * 2007-01-24 2008-08-07 Sony Corp 半導体装置の製造方法および半導体装置
JP2015522213A (ja) 2012-07-03 2015-08-03 エレメント シックス テクノロジーズ ユーエス コーポレイション 半導体−オン−ダイヤモンドウェハのハンドルおよび製造方法
JP2016509372A (ja) * 2013-01-22 2016-03-24 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 直接接合による構造体の製造方法
JP2016171307A (ja) * 2015-03-10 2016-09-23 株式会社デンソー 基板接合方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3989263A4

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115172311A (zh) * 2021-04-02 2022-10-11 世界先进积体电路股份有限公司 半导体结构及其制作方法
CN115172311B (zh) * 2021-04-02 2025-09-16 世界先进积体电路股份有限公司 半导体结构及其制作方法
JPWO2024004314A1 (ja) * 2022-06-30 2024-01-04
WO2024004314A1 (ja) * 2022-06-30 2024-01-04 日本碍子株式会社 複合基板および１３族元素窒化物エピタキシャル成長用基板
JP7710614B2 (ja) 2022-06-30 2025-07-18 日本碍子株式会社 複合基板および１３族元素窒化物エピタキシャル成長用基板
WO2025094432A1 (ja) * 2022-11-02 2025-05-08 ランテクニカルサービス株式会社 剥離方法
JP2024130242A (ja) * 2023-03-14 2024-09-30 三菱電機株式会社 半導体装置の製造方法、半導体製造装置及び半導体装置
JP7823615B2 (ja) 2023-03-14 2026-03-04 三菱電機株式会社 半導体装置の製造方法、半導体製造装置及び半導体装置

Also Published As

Publication number Publication date
KR102550295B1 (ko) 2023-06-30
CN114365262B (zh) 2025-12-12
KR20220006614A (ko) 2022-01-17
US12269107B2 (en) 2025-04-08
CN114365262A (zh) 2022-04-15
EP3989263A4 (en) 2022-06-29
JP6727460B1 (ja) 2020-07-22
JPWO2020255376A1 (ja) 2021-09-13
EP3989263A1 (en) 2022-04-27
US20220314357A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
WO2020255376A1 (ja) 複合基板の製造方法、および、複合基板
TW404061B (en) Semiconductor substrate and method of manufacturing the same
JP4745249B2 (ja) 決定可能な熱膨張係数を有する基板
JP5065748B2 (ja) 貼り合わせウエーハの製造方法
JP2016119489A (ja) 複合基板の製造方法
JP6866150B2 (ja) ２つの構造体間の直接接合を実行する方法
TWI242796B (en) Substrate and manufacturing method therefor
JP7594585B2 (ja) ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
JP7620646B2 (ja) 非常に高い温度に対応する剥離可能な仮基板、及び前記基板から加工層を移動させるプロセス
WO2010143475A1 (ja) 圧電デバイスの製造方法
JP2008021992A (ja) 接合界面安定化のための熱処理
JP2011061084A (ja) 貼り合わせ基板の製造方法
FR2839199A1 (fr) Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe
JPH0963912A (ja) 貼り合わせ基板製造方法
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
JP7186872B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
CN113889411B (zh) 一种带金刚石微柱阵列的金刚石基GaN材料制备方法
US7605055B2 (en) Wafer with diamond layer
JP2010502555A (ja) ＧａＮ基板の製造方法
WO2024190086A1 (ja) 半導体基板の製造方法、半導体基板、及び半導体装置
US20050130393A1 (en) Method for improving the quality of heterostructure
JP3754818B2 (ja) 半導体基板の作製方法
TWI904594B (zh) 碳化矽晶圓的製造方法
TWI861253B (zh) 用於製作複合結構之方法，該複合結構包含一單晶SiC薄層在一SiC載體底材上
JP4690734B2 (ja) 単結晶ＳｉＣ基板の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2019561205

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19933414

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20217040425

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2019933414

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 17608570

Country of ref document: US