WO2021014731A1 - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
WO2021014731A1
WO2021014731A1 PCT/JP2020/020224 JP2020020224W WO2021014731A1 WO 2021014731 A1 WO2021014731 A1 WO 2021014731A1 JP 2020020224 W JP2020020224 W JP 2020020224W WO 2021014731 A1 WO2021014731 A1 WO 2021014731A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor package
solid
image sensor
state image
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/020224
Other languages
English (en)
French (fr)
Inventor
光 大平
佐藤　二尚
陽一郎 藤永
敦士 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2021534558A priority Critical patent/JP7630428B2/ja
Priority to EP20844561.9A priority patent/EP4006975A4/en
Priority to CN202080051550.XA priority patent/CN114127940A/zh
Priority to US17/626,444 priority patent/US12593524B2/en
Publication of WO2021014731A1 publication Critical patent/WO2021014731A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors

Definitions

  • This technology is related to semiconductor packages. More specifically, the present invention relates to a semiconductor package provided with a solid-state image sensor.
  • a semiconductor package in which the semiconductor integrated circuit is mounted on a substrate and sealed has been used for the purpose of facilitating the handling of the semiconductor integrated circuit.
  • a semiconductor package in which a solid-state image sensor is mounted as a semiconductor integrated circuit and the solid-state image sensor, the wiring layer, the logic circuit, and the support substrate are laminated in this order from the light receiving side has been proposed (for example, Patent Document 1). reference.).
  • a logic circuit and a solid-state image sensor are connected via wiring in the wiring layer, and data is output from the wiring layer to an external terminal via via vias penetrating the support substrate and the logic circuit.
  • the function of the semiconductor package is improved by arranging a logic circuit in addition to the solid-state image sensor.
  • the via penetrates the support substrate and the logic circuit, and the process of forming the via is complicated as compared with the case where only the support substrate is penetrated. Therefore, when mass-producing semiconductor packages, the yield may decrease.
  • This technology was created in view of this situation, and aims to suppress a decrease in yield in semiconductor packages that form vias.
  • the present technology has been made to solve the above-mentioned problems, and the first aspect thereof is a solid-state image sensor that generates image data and signal processing that performs predetermined signal processing on the image data.
  • a circuit layer in which a circuit is arranged, a support board through which an output side via having one end connected to an external terminal penetrates, and a signal processing circuit and an output side via arranged between the support board and the circuit layer.
  • It is a semiconductor package including a wiring layer in which a signal line connecting to the other end of the is wired. This has the effect of improving the yield of the semiconductor package.
  • a glass and a resin dam formed between the periphery of the pixel array portion and the glass in the light receiving surface of the solid-state image sensor may be further provided. This has the effect of forming a cavity.
  • the glass and the transparent resin embedded between the solid-state image sensor and the glass may be further provided. This has the effect of eliminating the cavity.
  • the output side via may be arranged in a region corresponding to the signal processing circuit and a region not corresponding to the signal processing circuit on the surface of the support substrate. This has the effect of preventing a shortage of external terminals.
  • a ceramic substrate may be further provided, and the output side via may penetrate the support substrate and the ceramic substrate. This has the effect of improving the yield of the ceramic package.
  • an embedded element is further arranged in the circuit layer, and the solid-state image sensor and the circuit layer have an opening penetrating from the light receiving surface of the solid-state image sensor to the embedded element. It may be formed. This has the effect of improving the function of the semiconductor package.
  • the second aspect of the present technology is a solid-state image sensor that generates image data and inputs it to one end of the input side via, a signal processing circuit that performs predetermined signal processing on the image data, and the input side via.
  • a ceramic substrate may be further provided through which an output side via having one end connected to an external terminal penetrates. This has the effect of improving the yield of the ceramic package.
  • the ceramic substrate and the wiring layer may be connected by a wire. This has the effect of improving the yield of the wire-bonded semiconductor package.
  • the ceramic substrate and the wiring layer may be connected by bumps. This has the effect of improving the yield of the semiconductor package to which the flip chip connection is made.
  • a spacer resin formed between the glass, the periphery of the pixel array portion of the solid-state image sensor, and the glass, and an interposer are further provided, and the interposer and the wiring layer are provided with each other. It may be connected by a wire. This has the effect of improving the yield of the wire-bonded semiconductor package.
  • a rewiring layer in which a signal line connecting the bonding bump and the external terminal is wired may be further provided, and the wiring layer may be connected to the rewiring layer by the bump. .. This has the effect of improving the yield of the semiconductor package to which the flip chip connection is made.
  • the frame and the interposer adhered to the frame may be further provided, and the interposer and the wiring layer may be connected by a wire. This has the effect of improving the yield of the wire-bonded semiconductor package.
  • an embedded element is further arranged in the circuit layer, and the solid-state image sensor and the circuit layer have an opening penetrating from the light receiving surface of the solid-state image sensor to the embedded element. It may be formed. This has the effect of improving the function of the semiconductor package.
  • a substrate with a frame having a frame formed on the outer periphery thereof may be further provided, and the wiring layer and the substrate with a frame may be connected by wires. This has the effect of improving the yield of the wire-bonded semiconductor package.
  • a ceramic substrate may be further provided, and the ceramic substrate and the wiring layer may be connected by a wire. This has the effect of improving the yield of the wire-bonded ceramic package.
  • an additional circuit provided on the surface of the wiring layer on the light receiving side may be further provided. This has the effect of improving the function of the semiconductor package.
  • the additional circuit may be embedded in the sealing resin. This has the effect of improving the reliability of the semiconductor package.
  • a transparent resin that protects the light receiving surface of the solid-state image sensor may be further provided. This has the effect of reducing the thickness of the semiconductor package.
  • a glass connected to the sealing resin via a rib may be further provided. This has the effect of protecting the light receiving surface of the solid-state image sensor.
  • FIG. 1 is a block diagram showing a configuration example of an electronic device according to a first embodiment of the present technology.
  • the electronic device 100 is a device for capturing image data, and includes an optical unit 110, a solid-state image sensor 220, and a DSP (Digital Signal Processing) circuit 120. Further, the electronic device 100 includes a display unit 130, an operation unit 140, a bus 150, a frame memory 160, a storage unit 170, and a power supply unit 180.
  • a digital camera such as a digital still camera, a smartphone, a personal computer, an in-vehicle camera, or the like is assumed.
  • the optical unit 110 collects the light from the subject and guides it to the solid-state image sensor 220.
  • the solid-state image sensor 220 generates image data by photoelectrically converting incident light in synchronization with a vertical synchronization signal.
  • the vertical synchronization signal is a periodic signal having a predetermined frequency indicating the timing of imaging.
  • the solid-state image sensor 220 supplies the generated image data to the DSP circuit 120.
  • the DSP circuit 120 executes predetermined signal processing on the image data from the solid-state image sensor 220.
  • the DSP circuit 120 outputs the processed image data to the frame memory 160 or the like via the bus 150.
  • the display unit 130 displays image data.
  • a liquid crystal panel or an organic EL (Electro Luminescence) panel is assumed.
  • the operation unit 140 generates an operation signal according to the operation of the user.
  • the bus 150 is a common route for the optical unit 110, the solid-state image sensor 220, the DSP circuit 120, the display unit 130, the operation unit 140, the frame memory 160, the storage unit 170, and the power supply unit 180 to exchange data with each other.
  • the frame memory 160 holds image data.
  • the storage unit 170 stores various data such as image data.
  • the power supply unit 180 supplies power to the solid-state image sensor 220, the DSP circuit 120, the display unit 130, and the like.
  • the solid-state image sensor 220 and the DSP circuit 120 are mounted in a semiconductor package.
  • FIG. 2 is a cross-sectional view showing a configuration example of the semiconductor package 200 according to the first embodiment of the present technology.
  • the semiconductor package 200 is provided with a glass 210, a solid-state image sensor 220, a circuit layer 230, a wiring layer 240, and a support substrate 250 in this order from the top when the light receiving side is on the upper side.
  • the glass 210 protects the solid-state image sensor 220.
  • the incident light from the optical unit 110 is incident on the light receiving surface of the glass 210.
  • the arrows in the figure indicate the incident direction of the incident light.
  • the optical axis of the incident light is referred to as "Z axis”.
  • a predetermined direction perpendicular to the Z axis is referred to as an "X axis”
  • a direction perpendicular to the X axis and the Z axis is referred to as a "Y axis”.
  • the figure is a cross-sectional view seen from the Y-axis direction.
  • the solid-state image sensor 220 generates image data by photoelectric conversion.
  • a resin dam 261 is formed of a photosensitive resin or the like between the periphery of the pixel array portion in which the pixels are arranged and the glass 210 on the light receiving surface of the solid-state image sensor 220.
  • the resin dam 261 forms a cavity 262, which is a space surrounded by the resin dam 261, the light receiving surface of the solid-state image sensor 220, and the glass 210.
  • the circuit layer 230 is arranged between the solid-state image sensor 220 and the wiring layer 240, and a plurality of input side vias such as input side vias 231 and 234, a logic circuit 232, and a memory 233 are embedded in an insulating film. It is a layer.
  • the input side vias 231 and 234 are TSVs (Through Silicon Vias) extending along the Z axis and penetrating the circuit layer 230 through which circuits such as logic circuits 232 and memory 233 are not arranged. Further, one end of the input side vias 231 and 234 is connected to the solid-state image sensor 220.
  • the logic circuit 232 performs predetermined processing on the image data.
  • the DSP circuit 120 is arranged as the logic circuit 232.
  • the memory 233 temporarily holds the image data.
  • the logic circuit 232 is an example of the signal processing circuit described in the claims.
  • the wiring layer 240 is arranged between the support substrate 250 and the circuit layer 230.
  • a predetermined number of signal lines 242 are wired in the wiring layer 240.
  • pads 241 and 243 are arranged on the wiring layer 240.
  • These signal lines 242 include a signal line that connects the other end of the input side via 231 and the like to the logic circuit 232, and a signal line that connects the logic circuit 232 and the memory 233. Further, these signal lines 242 include signal lines connecting the logic circuit 232 and the pads 241 and 243.
  • the support substrate 250 is a substrate through which a plurality of output side vias such as output side vias 251 and 254 penetrate.
  • the output-side vias 251 and 254 extend in the Z direction on the support substrate 250 and penetrate the portions corresponding to the pads 241 and 243 (that is, the portions corresponding to the periphery of the logic circuit 232 and the like).
  • a predetermined number of external terminals 253 are provided on the lower surface of the support substrate 250 with the light receiving side on the upper side. For example, a solder ball is used as the external terminal 253.
  • the rewiring 252 is wired to the support board 250, and one end of the output side vias 251 and 254 is connected to the external terminal 253 via the rewiring 252.
  • the other ends of the output-side vias 251 and 253 are connected to the signal line 242 in the wiring layer 240 via the pads 241 and 243.
  • FIG. 3 is a cross-sectional view schematically showing the configuration of the semiconductor package 200 according to the first embodiment of the present technology.
  • the resin dam 261 and the signal line 242 and the rewiring 252 are omitted.
  • the glass 210, the solid-state image sensor 220, the circuit layer 230, the wiring layer 240, and the support substrate 250 are provided in this order from the top.
  • the solid-state image sensor 220 generates image data by photoelectric conversion and inputs it to one end of the input side vias 231 and 234.
  • the logic circuit 232 receives the image data via the input side via 231 and the signal line in the wiring layer 240, and performs signal processing on the image data. In this signal processing, the logic circuit 232 accesses the memory 233 via the wiring layer 240 to write or read image data. Further, the logic circuit 232 outputs the processed data to the external terminal 253 via the wiring layer 240, the output side via 251 and the like.
  • a semiconductor package in which a glass 210, a solid-state image sensor 220, a wiring layer 240, a circuit layer 230, and a support substrate 250 are arranged in order from the top is assumed.
  • FIG. 4 is a cross-sectional view showing a configuration example of a semiconductor package in a comparative example.
  • FIG. 5 is a cross-sectional view schematically showing the configuration of the semiconductor package in the comparative example.
  • the wiring layer 240 is arranged between the solid-state image sensor 220 and the circuit layer 230.
  • the wiring layer 240 is manufactured by using the wiring in the solid-state image sensor 220. Further, a signal line or the like connecting the logic circuit 232 and the memory 233 is wired in the wiring layer 240. Therefore, it is necessary to design the wiring in the solid-state image sensor 220 according to the logic circuit 232 and the memory 233 to be mounted, which may reduce the degree of freedom in the wiring design of the solid-state image sensor 220.
  • the circuit layer 230 is arranged between the solid-state image sensor 220 and the wiring layer 240. This eliminates the need to change the wiring of the solid-state image sensor 220 according to the logic circuit 232 and the memory 233 to be mounted, and can improve the degree of freedom in wiring design.
  • a via is formed that penetrates the support board 250 and the logic circuit 232 and the memory 233.
  • pads for penetrating vias in the logic circuit 232 and the memory 233 and the area of the logic circuit 232 and the like must be increased accordingly.
  • the logic circuit 232 or the like is a product procured from the outside, there is a possibility that the pad cannot be provided.
  • the process of forming the via becomes complicated, and the yield may decrease when the semiconductor package 200 is mass-produced.
  • the via penetrates the logic circuit 232 or the like, the characteristics of the logic circuit 232 or the like fluctuate, and the yield may decrease due to the characteristic fluctuation.
  • an output side via 251 or the like that penetrates only the support substrate 250 is formed.
  • a pad for penetrating the via in the logic circuit 232 or the memory 233 it is not necessary to arrange a pad for penetrating the via in the logic circuit 232 or the memory 233, and the area of the logic circuit 232 or the like can be reduced accordingly.
  • the process of forming the output side via 251 and the like is simplified, so that the yield can be improved.
  • the output side via 251 and the like do not penetrate the logic circuit 232 and the like, the characteristics of the logic circuit 232 and the like do not fluctuate, and a decrease in yield due to the characteristic fluctuation can be suppressed.
  • FIG. 6 is a diagram for explaining up to a step of thinning the logic circuit 232 and the like in the first embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of forming the wiring layer 240.
  • Reference numeral b in the figure is a diagram for explaining a process of connecting the logic circuit 232 and the like.
  • FIG. C in the figure is a diagram for explaining the process of thinning the logic circuit 232 and the like.
  • the manufacturing system of the semiconductor package 200 first forms a wiring layer 240 for each chip region on a wafer-shaped support substrate 250 divided into a plurality of chip regions. Then, as illustrated in b in the figure, the manufacturing system connects the logic circuit 232 and the memory 233 to the wiring layer 240 by Cu-Cu bonding or the like. This process is called C2W (Chip to Wafer) connection. Subsequently, as illustrated in c in the figure, the manufacturing system thins the logic circuit 232 and the memory 233 as necessary.
  • FIG. 7 is a diagram for explaining up to the process of forming the input side via 231 and the like in the first embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of embedding the logic circuit 232 and the like in the insulating film.
  • FIG. B in the figure is a diagram for explaining a process of flattening the circuit layer.
  • FIG. C in the figure is a diagram illustrating a process of forming the input side via 231 and the like.
  • the manufacturing system forms the circuit layer 230 by embedding a logic circuit 232 or the like with an insulating film. Then, the manufacturing system flattens the circuit layer 230 as illustrated in b in the figure. Subsequently, the manufacturing system forms input-side vias 231 and 234 that penetrate the region of the circuit layer 230 in which the logic circuit 232 and the like are not arranged, as illustrated in c in the figure.
  • FIG. 8 is a diagram for explaining the steps of forming the output side via 251, the rewiring 252, and the external terminal 253 in the first embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of connecting the solid-state image sensor 220.
  • FIG. B in the figure is a diagram for explaining a process of forming a color filter and an on-chip lens.
  • FIG. C in the figure is a diagram for explaining up to the process of forming the output side via 251 and the rewiring 252 and the external terminal 253.
  • a wafer provided with a plurality of solid-state image pickup elements 220 is prepared and connected to the input side via 231 or the like of the wafer-shaped support substrate 250 by Cu-Cu bonding or the like. .. This process is called WoW (Wafer on Wafer) connection.
  • the manufacturing system forms a plurality of pixels 221 on the solid-state image sensor 220, and forms a color filter (not shown) and an on-chip lens 222 for each pixel 221. ..
  • the manufacturing system forms the output side vias 251 and 254, the rewiring 252, and the external terminal 253 on the support substrate 250, as illustrated in c in the figure.
  • the manufacturing system forms a resin dam 261 and seals the solid-state image sensor 220 with glass 210. Then, the manufacturing system is individualized in units of chip regions by dicing.
  • the semiconductor package 200 manufactured at the wafer level is called a WLCSP (Wafer Level Chip Size Package).
  • WLCSP Wafer Level Chip Size Package
  • FIG. 9 is a flowchart showing an example of a manufacturing method of the semiconductor package 200 according to the first embodiment of the present technology.
  • a wiring layer 240 is formed on the support substrate 250 (step S901), and a logic circuit 232 and a memory 233 are connected to the wiring layer 240 by Cu-Cu bonding or the like (step S902). Then, the manufacturing system thins the logic circuit 232 and the memory 233 (step S903), embeds the logic circuit 232 and the like with an insulating film, and forms the circuit layer 230 (step S904). Subsequently, the manufacturing system flattens the circuit layer 230 (step S905) to form input-side vias 231 and 234 (step S906).
  • the manufacturing system connects the solid-state image sensor 220 by Cu-Cu bonding or the like (step S907).
  • the manufacturing system forms a plurality of pixels 221 on the solid-state image sensor 220, and forms a color filter and an on-chip lens 222 for each pixel 221 (step S908).
  • the manufacturing system forms the output side vias 251 and 254, the rewiring 252, and the external terminal 253 on the support substrate 250, and seals the solid-state image sensor 220 with the glass 210 (step S909).
  • the manufacturing system performs dicing, inspection, and the like to end the production of the semiconductor package 200.
  • the output side via 251 and the like penetrate only the support substrate 250, it is simpler than the case where the support substrate 250 and the logic circuit 232 are penetrated. Vias can be formed by various processes. As a result, the yield of the semiconductor package 200 can be improved as compared with the case where the support substrate 250 and the logic circuit 232 are passed through.
  • the cavity 262 is provided in the semiconductor package 200 by the resin dam 261.
  • a part of the wall surface of the resin dam 261 may be peeled off and fall onto the image plane of the solid-state image sensor 220.
  • the semiconductor package 200 of the first modification of the first embodiment is different from the first embodiment in that the cavity 262 is eliminated by filling with a transparent resin.
  • FIG. 10 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the first modification of the first embodiment of the present technology.
  • the semiconductor package 200 of the first modification of the first embodiment is different from the first embodiment in that a transparent resin 263 is formed instead of the resin dam 261.
  • the transparent resin 263 is embedded between the glass 210 and the solid-state image sensor 220. As a result, the cavity 262 can be eliminated and the wall surface of the resin dam 261 can be prevented from peeling off.
  • the transparent resin 263 is embedded between the glass 210 and the solid-state image sensor 220, the cavity 262 is eliminated and the resin dam 261 is eliminated. It is possible to prevent peeling of the wall surface.
  • the output side vias 251 and the like are arranged in the portions corresponding to the periphery of the logic circuit 232 and the like, but in this configuration, the number of external terminals 253 may be insufficient.
  • the semiconductor package 200 of the second modification of the first embodiment is different from the first embodiment in that the output side via is also arranged directly under the logic circuit 232 and the like.
  • FIG. 11 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the second modification of the first embodiment of the present technology.
  • the semiconductor package 200 of the second modification of the first embodiment in the support substrate 250, in addition to the area not corresponding to the logic circuit 232 and the memory 233, a predetermined number of output side vias 255 are provided in the corresponding area. It differs from the first embodiment in that it is arranged. In other words, the output side via 255 is also arranged directly below the logic circuit 232 and the like on the support board 250. As a result, the number of vias on the output side can be increased, and a shortage of the external terminals 253 can be prevented.
  • the output side via 255 is also formed in the area corresponding to the logic circuit 232 and the memory 233, so that the number of output side vias is increased. However, it is possible to prevent a shortage of the external terminals 253.
  • the cavity 262 is provided in the semiconductor package 200 by the resin dam 261.
  • a part of the wall surface of the resin dam 261 is peeled off, and the solid-state image sensor 220 It may fall on the image surface.
  • the semiconductor package 200 of the third modification of the first embodiment is different from the second modification of the first embodiment in that the cavity 262 is eliminated by filling the semiconductor package 200 with a transparent resin.
  • FIG. 12 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the third modification of the first embodiment of the present technology.
  • the semiconductor package 200 of the third modification of the first embodiment is different from the second modification of the first embodiment in that a transparent resin 263 is formed instead of the resin dam 261.
  • a transparent resin 263 is formed instead of the resin dam 261.
  • the transparent resin 263 is embedded between the glass 210 and the solid-state image sensor 220, the cavity 262 is eliminated and the resin dam 261 is eliminated. It is possible to prevent peeling of the wall surface.
  • Second Embodiment> In the above-described first embodiment, the yield of the semiconductor package 200 manufactured at the wafer level has been improved, but the yield of the ceramic package mounted on the ceramic substrate can also be improved.
  • the semiconductor package 200 of the second embodiment is different from the first embodiment in that it is a ceramic package.
  • FIG. 13 is a cross-sectional view showing a configuration example of the semiconductor package 200 according to the second embodiment of the present technology.
  • the semiconductor package 200 of the second embodiment is provided with a glass 210, a sensor chip 310, and a ceramic substrate 320.
  • the sensor chip 310 is a chip in which a solid-state image sensor 220, a circuit layer 230, a wiring layer 240, and a support substrate 250 are laminated in this order from the top when the light receiving side is on the upper side.
  • the structure of each layer is the same as that of the first embodiment.
  • the output side via 255 of the second embodiment is different from the first embodiment in that it penetrates both the support substrate 250 and the ceramic substrate 320.
  • a space is provided in the ceramic substrate 320, and the sensor chip 310 is provided in the space. Further, the space is sealed by the glass 210.
  • FIG. 14 is a cross-sectional view schematically showing the configuration of the sensor chip 310 according to the second embodiment of the present technology. As illustrated in the figure, the logic circuit 232 outputs data to the outside via the output side via 255 penetrating the support substrate 250 and the ceramic substrate 320.
  • the yield of the ceramic package can be improved.
  • the sensor chip 310 is connected to the ceramic substrate 320 by the output side via 255, but it can also be connected by a wire.
  • the semiconductor package 200 of the first modification of the second embodiment is different from the second embodiment in that the sensor chip 310 is connected to the ceramic substrate 320 by a wire.
  • FIG. 15 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the first modification of the second embodiment of the present technology.
  • the semiconductor package 200 of the first modification of the second embodiment is different from the second embodiment in that it is connected to the ceramic substrate 320 by the wire 331.
  • the ceramic substrate 320 is provided with an output side via 321, a rewiring 322, and an external terminal 253.
  • the output side via 321 penetrates the ceramic substrate 320, and one end of the output side via 321 is connected to the wire 331.
  • the external terminal 253 is connected to the output side via 321 and the rewiring 322.
  • FIG. 16 is a cross-sectional view schematically showing the configuration of the sensor chip 310 in the second embodiment of the present technology.
  • the output side via 255 is not formed on the support substrate 250. Therefore, the via does not penetrate the logic circuit 232 or the like, and the characteristics of the logic circuit 232 or the like do not fluctuate due to the penetration of the via. Therefore, it is possible to suppress a decrease in yield due to the fluctuation of the characteristics.
  • the areas of the wiring layer 240 and the support substrate 250 when viewed from the Z-axis direction are smaller than those of the solid-state image sensor 220 and the circuit layer 230. Therefore, a space is generated around the region corresponding to the solid-state image sensor 220 on the upper surface of the wiring layer 240 with the light receiving side as the upper side. A predetermined number of pads such as pads 244 and 245 are provided in this space. These pads are connected to the wire 331.
  • the logic circuit 232 outputs data to the ceramic substrate 320 via the wire 331.
  • FIG. 17 is a cross-sectional view of the semiconductor package 200 and the optical unit 110 in the first modification of the second embodiment of the present technology.
  • the glass 210 of the semiconductor package 200 is attached to the optical unit 110 including the lens and the lens holder.
  • the semiconductor package 200 other than the first modification of the second embodiment is also attached as illustrated in the figure.
  • a via is provided in the logic circuit 232 or the like. There is no need to penetrate. As a result, the characteristics of the logic circuit 232 and the like do not fluctuate due to the penetration of the via, and the decrease in yield due to the characteristic fluctuation can be suppressed.
  • the sensor chip 310 is arranged in the ceramic substrate 320 and sealed with the glass 210, but the glass 210 is directly attached to the sensor chip 310 via the resin without providing the ceramic substrate. It can also be installed.
  • a semiconductor package is called a GoC (Glass on Chip) package.
  • the semiconductor package 200 of the second modification of the second embodiment is different from the second embodiment in that it is a GoC package.
  • FIG. 18 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the second modification of the second embodiment of the present technology.
  • the semiconductor package 200 of the second modification of the second embodiment is different from the second embodiment in that an interposer 345 is provided instead of the ceramic substrate 320.
  • the configuration of the sensor chip 310 of the second modification of the second embodiment is the same as that of the second embodiment and the first modification.
  • the lower surface of the sensor chip 310 is adhered to the interposer 345 by the adhesive 344 with the light receiving side on the upper side. Further, the sensor chip 310 is connected to the interposer 345 by a wire 331.
  • an external terminal 253 is formed on the lower surface of the interposer 345. Vias and rewiring are formed in the interposer 345 to connect the wire 331 and the external terminal 253.
  • an organic substrate is used as the interposer 345.
  • the potting resin 342 is embedded around the sensor chip 310 when viewed from the Z direction.
  • a mold resin 341 having a flat upper portion is formed on the upper portion of the potting resin 342.
  • a spacer resin 343 is formed between the periphery of the pixel array portion and the glass 210 on the upper surface of the sensor chip 310.
  • a semiconductor package having a structure in which a glass 210 is placed on a chip (sensor chip 310) is called a GoC package.
  • FIG. 19 is a diagram for explaining up to the process of mounting the glass in the second modification of the second embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a configuration in which the sensor chip 310 is placed.
  • Reference numeral b in the figure is a diagram for explaining a wire bonding process.
  • FIG. C in the figure is a diagram for explaining a process of forming the spacer-resin 343.
  • Reference numeral d in the figure is a diagram for explaining a process of placing the glass 210.
  • the sensor chip 310 is placed on the upper surface of the wafer-shaped interposer 345 and adhered. Then, as illustrated in b in the figure, the manufacturing system connects the sensor chip 310 to the interposer 345 by the wire 331. Subsequently, as illustrated in c in the figure, the manufacturing system forms a spacer-resin 343 around the pixel array portion, and as illustrated in d in the figure, the glass 210 is placed on the spacer-resin 343. Place and fix.
  • FIG. 20 is a diagram for explaining up to the step of forming the external terminal 253 in the second modification of the second embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of forming the potting resin 342.
  • FIG. B in the figure is a diagram for explaining a process of forming the mold resin 341.
  • FIG. C in the figure is a diagram for explaining a process of forming the external terminal 253.
  • the manufacturing system forms a potting resin 342 around the sensor chip 310 and embeds the wire 331. Then, as illustrated in b in the figure, the manufacturing system forms a mold resin 341 on the upper portion of the potting resin 342 and prepares it flat. Subsequently, as illustrated in c in the figure, the manufacturing system provides a predetermined number of external terminals 253 (solder balls, etc.) on the lower surface of the interposer 345. Next, the manufacturing system is individualized into a plurality of packages by dicing.
  • the sensor chip 310 is connected to the interposer 345 by the wire 331, it is not necessary to penetrate the via through the logic circuit 232 or the like. As a result, the characteristics of the logic circuit 232 and the like do not fluctuate due to the penetration of the via, and the decrease in yield due to the characteristic fluctuation can be suppressed.
  • the sensor chip 310 is connected to the ceramic substrate 320 by the output side via 255, but a flip chip can also be connected.
  • the semiconductor package 200 of the third modification of the second embodiment is different from the second embodiment in that the sensor chip 310 is connected to the rewiring layer by bumps.
  • FIG. 21 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the third modification of the second embodiment of the present technology.
  • the semiconductor package 200 of the third modification of the second embodiment is different from the second embodiment in that a rewiring layer 354 is provided instead of the ceramic substrate 320.
  • the configuration of the sensor chip 310 of the third modification of the second embodiment is the same as that of the first modification of the second embodiment.
  • the sensor chip 310 is provided with bumps 353 instead of pads 244 and the like.
  • the rewiring layer 354 is formed in the lower surface of the glass 210 other than the region corresponding to the pixel array portion.
  • the rewiring layer 354 is provided with a rewiring 351 and a seal ring 352 and an external terminal 253 (solder ball or the like).
  • the sensor chip 310 is connected to the rewiring layer 354 by the bump 353 (that is, a flip chip connection).
  • the connection point of the bump 353 is sealed by the seal ring 352.
  • FIG. 22 is a top view and a bottom view of the semiconductor package 200 in the third modification of the second embodiment of the present technology.
  • a is a top view of the semiconductor package 200.
  • b is a bottom view of the semiconductor package 200.
  • the rewiring 351 can be visually recognized through the glass 210.
  • external terminals 253 are arranged along the outer circumference on the lower surface of the semiconductor package 200.
  • the packages having the configurations illustrated in FIGS. 21 and 22 are called FOCSP (Fan-Out Chip Size / Scale Package).
  • the sensor chip 310 is flip-chip connected to the rewiring layer 354, it is not necessary to penetrate the via through the logic circuit 232 or the like. As a result, the characteristics of the logic circuit 232 and the like do not fluctuate due to the penetration of the via, and the decrease in yield due to the characteristic fluctuation can be suppressed.
  • the sensor chip 310 is connected to the ceramic substrate 320, but it can also be bonded to an interposer with a frame.
  • the semiconductor package 200 of the fourth modification of the second embodiment is different from the second embodiment in that the sensor chip 310 is adhered to the interposer with a frame.
  • FIG. 23 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the fourth modification of the second embodiment of the present technology.
  • the semiconductor package 200 of the fourth modification of the second embodiment is different from the second embodiment in that a frame 362 and a ceramic interposer 364 are provided instead of the ceramic substrate 320. Further, the configuration of the sensor chip 310 of the fourth modification of the second embodiment is the same as that of the first modification of the second embodiment.
  • the lower surface of the sensor chip 310 is adhered to the ceramic interposer 364 with an adhesive 344 with the light receiving side on the upper side. Further, the sensor chip 310 is connected to the ceramic interposer 364 by a wire 331.
  • an external terminal 365 such as a land is formed on the lower surface of the ceramic interposer 364. Vias and rewiring are formed in the ceramic interposer 364 to connect the wire 331 and the external terminal 365.
  • the periphery of the sensor chip 310 is connected to the frame 362 by the sealant 363.
  • the frame 362 is a member having a mortar-shaped inner wall and having a reference plane perpendicular to the Z axis formed on the outer wall. The thick wavy line in the figure indicates the reference plane. This reference plane is attached to a camera module or the like. Further, the upper surface of the frame 362 is connected to the glass 210 by the sealing agent 361.
  • the sensor chip 310 is connected to the ceramic interposer 364 by the wire 331, it is not necessary to penetrate the via through the logic circuit 232 or the like. As a result, the characteristics of the logic circuit 232 and the like do not fluctuate due to the penetration of the via, and the decrease in yield due to the characteristic fluctuation can be suppressed.
  • solder ball is provided as the external terminal 253, but a pad may be provided instead of the solder ball.
  • the semiconductor package 200 of the fifth modification of the second embodiment is different from the second embodiment in that the pad is provided as an external terminal.
  • FIG. 24 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the fifth modification of the second embodiment of the present technology.
  • the semiconductor package 200 of the fifth modification of the second embodiment is different from the second embodiment in that a pad is provided as an external terminal 371 instead of the external terminal 253 (solder ball).
  • the sensor chip 310 is connected to the ceramic substrate 320 by the output side via 255, but a flip chip can also be connected.
  • the semiconductor package 200 of the sixth modification of the second embodiment is different from the second embodiment in that the sensor chip 310 is flip-chip connected to the ceramic substrate 320.
  • FIG. 25 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the sixth modification of the second embodiment of the present technology.
  • the semiconductor package 200 of the sixth modification of the second embodiment is different from the second embodiment in that the sensor chip 310 is connected to the ceramic substrate 320 by the bump 381. Further, the configuration of the sensor chip 310 of the sixth modification of the second embodiment is the same as that of the first modification of the second embodiment.
  • the ceramic substrate 320 covers the periphery of the pixel array portion and the side surface of the sensor chip 310 on the upper surface of the sensor chip 310.
  • the lower wiring layer 240 of the logic circuit 232 or the like is connected to the ceramic substrate 320 by the bump 381, so that the logic circuit 232 or the like is connected. There is no need to penetrate the via. As a result, the characteristics of the logic circuit 232 and the like do not fluctuate due to the penetration of the via, and the decrease in yield due to the characteristic fluctuation can be suppressed.
  • the logic circuit 232 and the memory 233 are provided in the lower part of the solid-state image sensor 220, but in order to realize the function of measuring the distance by the ToF (Time of Flight) method, the light emitting element Is required.
  • the semiconductor package 200 of the third embodiment is different from the first embodiment in that a light emitting element is provided.
  • FIG. 26 is a cross-sectional view showing a configuration example of the semiconductor package 200 according to the third embodiment of the present technology.
  • the semiconductor package 200 of the third embodiment is different from the first embodiment in that a light emitting element 411 is further provided.
  • the light emitting element 411 emits light such as infrared light.
  • the light emitting element 411 for example, an LED (Light Emitting Diode) or a laser diode is used.
  • the light emitting element 411 is provided in the circuit layer 230.
  • an opening 410 is formed in the solid-state image sensor 220 and the circuit layer 230 so as to penetrate from the upper surface (that is, the light-receiving surface) of the solid-state image sensor 220 to the light-emitting element 411 along the Z direction with the light-receiving side as the upper side. ..
  • the light emitting element 411 can irradiate light through the opening 410.
  • the arrows in the figure indicate the irradiation direction of the light from the light emitting element 411.
  • the number of extraction terminals from the sensor chip can be reduced by embedding the light emitting element 411 in the circuit layer 230. This contributes to the reduction of the size of the ToF module using the semiconductor package 200 and the cost reduction when the interposer is provided. Further, by embedding the light emitting element 411 in the circuit layer 230, the distance between the light receiving element (solid-state imaging element 220) and the light emitting element 411 can be shortened in the X-axis direction and the Y-axis direction. Thereby, the distance measurement accuracy can be improved.
  • the light emitting element 411 is embedded, an element other than the light emitting element 411 can also be embedded.
  • temperature sensors, humidity sensors and barometric pressure sensors can be embedded.
  • a circuit inside the semiconductor package (logic circuit 232 or the like) or an external circuit can detect the presence or absence of an abnormality in the semiconductor package 200 and feed it back to drive the sensor.
  • the light emitting element 411 is an example of the embedded element described in the claims.
  • FIG. 27 is a cross-sectional view schematically showing the configuration of the semiconductor package 200 according to the third embodiment of the present technology.
  • the logic circuit 232 controls the light emitting element 411 to irradiate the object with the irradiation light. Then, the solid-state image sensor 220 receives the reflected light with respect to the irradiation light, and the logic circuit 232 measures the distance to the object by the ToF method. The logic circuit 232 outputs the measurement data to the outside via the external terminal 253. Instead of the logic circuit 232, a control circuit outside the semiconductor package 200 can control the light emitting operation of the light emitting element 411.
  • FIG. 28 is a diagram for explaining up to a step of thinning the logic circuit 232 and the like in the third embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of forming the solid-state image sensor 220.
  • Reference numeral b in the figure is a diagram for explaining a process of connecting the logic circuit 232 and the like.
  • FIG. C in the figure is a diagram for explaining the process of thinning the logic circuit 232 and the like.
  • the manufacturing system forms a solid-state image sensor 220 for each chip region on a wafer divided into a plurality of chip regions. Then, as illustrated in b in the figure, the manufacturing system connects the logic circuit 232, the memory 233, and the light emitting element 411 to the solid-state image sensor 220 by Cu-Cu bonding or the like. Subsequently, as illustrated in c in the figure, the manufacturing system makes the logic circuit 232 and the like thinner as necessary.
  • FIG. 29 is a diagram for explaining up to the process of connecting the support substrate 250 in the third embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of embedding the logic circuit 232 and the like in the insulating film.
  • FIG. B in the figure is a diagram for explaining a process of flattening the circuit layer 230.
  • FIG. C in the figure is a diagram for explaining a process of connecting the support substrate 250.
  • the manufacturing system forms the circuit layer 230 by embedding a logic circuit 232 or the like with an insulating film. Then, the manufacturing system flattens the circuit layer 230 as illustrated in b in the figure. Subsequently, as illustrated in c in the figure, the manufacturing system connects the circuit layer 230 to the wafer-shaped support substrate 250 by Cu-Cu bonding or the like with the circuit layer 230 on the lower side.
  • FIG. 30 is a diagram for explaining a process of forming the opening 410 in the third embodiment of the present technology.
  • the manufacturing system forms an opening 410 that penetrates to the light emitting element 411.
  • the manufacturing system forms a plurality of pixels 221 on the solid-state image sensor 220, and forms a color filter (not shown) and an on-chip lens 222 for each pixel 221.
  • the manufacturing system forms the output side vias 251 and 254, the rewiring 252, and the external terminal 253 on the support substrate 250. Further, the manufacturing system forms a resin dam 261, seals the solid-state image sensor 220 with glass 210, and performs dicing.
  • the light emitting element 411 is embedded in the circuit layer 230 in the semiconductor module 200, it is compared with the case where the light emitting element 411 is arranged outside the semiconductor module 200.
  • the size of the ToF module can be reduced.
  • the sensor chip 310 is connected to the support substrate 250 by the output side via 255, but it can also be connected to the substrate with a frame by a wire.
  • the semiconductor package 200 of the first modification of the third embodiment is different from the third embodiment in that the sensor chip 310 is connected to the framed substrate by a wire.
  • FIG. 31 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the first modification of the third embodiment of the present technology.
  • the semiconductor package 200 of the first modification of the third embodiment is different from the third embodiment in that a substrate with a frame 421 is further provided.
  • the framed substrate 421 is a substrate having a frame formed on the outer circumference.
  • a sensor chip 310 is provided on the bottom surface of the framed substrate 421. Further, the glass 210 is connected to the frame portion of the framed substrate 421.
  • the sensor chip 310 is a chip in which a solid-state image sensor 220, a circuit layer 230, a wiring layer 240, and a support substrate 250 are laminated in this order from the top when the light receiving side is on the upper side.
  • the structure of each layer is the same as that of the first embodiment. However, the sensor chip 310 is connected to the framed substrate 421 by the wire 331.
  • FIG. 32 is a cross-sectional view schematically showing the configuration of the sensor chip 310 in the first modification of the third embodiment of the present technology.
  • the output side via 255 is not formed on the support substrate 250. Therefore, the via does not penetrate the logic circuit 232 or the like, and the characteristics of the logic circuit 232 or the like do not fluctuate due to the penetration of the via. Therefore, it is possible to suppress a decrease in yield due to the fluctuation of the characteristics.
  • the sensor chip 310 is wire-bonded to the framed substrate 421, it is not necessary to penetrate the via through the logic circuit 232 or the like. As a result, the characteristics of the logic circuit 232 and the like do not fluctuate due to the penetration of the via, and the decrease in yield due to the characteristic fluctuation can be suppressed.
  • the light emitting element 411 is provided in the semiconductor package 200 manufactured at the wafer level, but the light emitting element 411 can also be provided in the ceramic package mounted on the ceramic substrate.
  • the semiconductor package 200 of the second modification of the third embodiment is different from the third embodiment in that it is a ceramic package.
  • FIG. 33 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the second modification of the third embodiment of the present technology.
  • the semiconductor package 200 of the second modification of the third embodiment is different from the third embodiment in that a ceramic substrate 431 is further provided.
  • a space is provided in the ceramic substrate 431, and the sensor chip 310 is provided in the space. Further, the space is sealed by the glass 210.
  • the configuration of the sensor chip 310 of the second modification of the third embodiment is the same as that of the first modification of the third embodiment.
  • the wiring layer 240 in the sensor chip 310 is connected to the ceramic substrate 431 by the wire 331, as in the first modification of the third embodiment.
  • the light emitting element 411 is provided in the sensor chip 310 in the ceramic substrate 431, the size of the ToF module using the ceramic package is reduced. can do.
  • the circuit layer 230 is arranged between the solid-state image sensor 220 and the wiring layer 240, but the wiring layer 240 is arranged between the solid-state image sensor 220 and the circuit layer 230. You can also do it.
  • the semiconductor package 200 of the third modification of the third embodiment is different from the third embodiment in that the wiring layer 240 is arranged between the solid-state image sensor 220 and the circuit layer 230.
  • FIG. 34 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the third modification of the third embodiment of the present technology.
  • the semiconductor package 200 of the third modification of the third embodiment is different from the third embodiment in that the wiring layer 240 is arranged between the solid-state image sensor 220 and the circuit layer 230. Further, in this configuration, the output side via 251 is formed so as to penetrate the support substrate 250 and the circuit layer 230.
  • FIG. 35 is a cross-sectional view schematically showing the configuration of the semiconductor package in the third modification of the third embodiment of the present technology. As illustrated in the figure, the opening 410 is formed so as to penetrate the solid-state image sensor 220 and the wiring layer 240 to the light emitting element 411.
  • the wiring layer 240 is arranged between the solid-state image sensor 220 and the circuit layer 230, the solid-state image sensor 220 and the wiring layer 240 are arranged.
  • the irradiation light can be irradiated through the opening 410 penetrating the.
  • the logic circuit 232 and the memory 233 are provided in the lower part of the solid-state image sensor 220, but in order to realize the function of measuring the distance by the ToF (Time of Flight) method, the light emitting element Is required.
  • the semiconductor package 200 of the fourth embodiment is different from the first embodiment in that a light emitting element is provided.
  • FIG. 36 is a cross-sectional view showing a configuration example of the semiconductor package 200 according to the fourth embodiment of the present technology.
  • the semiconductor package 200 of the fourth embodiment is further provided with a frame 510, LEDs 521 and 522, and a package substrate 550. Further, a support board 540 with a wiring layer is provided instead of the wiring layer 240 and the support board 250.
  • a frame 510 is provided on the outer periphery of the upper surface of the package substrate 550 with the light receiving side on the upper side. Glass 210 is adhered to the upper part of the frame 510. Further, a solid-state image sensor 220, a circuit layer 230, and a support substrate 540 with a wiring layer are laminated on the upper surface of the package substrate 550 in this order from the top.
  • the package substrate 550 for example, a ceramic substrate, an organic substrate, or a flexible substrate is used.
  • the support board 540 with a wiring layer has a wiring layer formed on the upper part of the support board.
  • the area of the support substrate 540 with a wiring layer is larger than that of the solid-state image sensor 220 and the circuit layer 230. Therefore, a space is created around the support substrate 540 with the wiring layer. Elements and components such as LEDs 521 and 522 are arranged in this space.
  • the LEDs 521 and 522 are connected to the support substrate 540 with a wiring layer by a wire 531 and the support substrate 540 with a wiring layer is connected to the package substrate 550 by a wire 532.
  • LEDs 521 and 522 are light emitting elements that emit light such as infrared light.
  • the arrows in the figure indicate the irradiation direction of light from the LED 521 and the like.
  • the LEDs 521 and 522 are arranged in the wiring layer 240, elements and components other than the LED 521 and the like can also be arranged.
  • the size of the ToF module using the semiconductor package 200 can be reduced by providing the LED 521 or the like in the semiconductor package 200. Further, in the X-axis direction and the Y-axis direction, the distance between the light receiving element (solid-state image sensor 220) and the light emitting element 411 can be shortened. Thereby, the distance measurement accuracy can be improved.
  • FIG. 37 is a cross-sectional view schematically showing the configuration of the semiconductor package according to the fourth embodiment of the present technology.
  • the logic circuit 232 controls the LED 521 and the like to irradiate the object with the irradiation light. Then, the solid-state image sensor 220 receives the reflected light with respect to the irradiation light, and the logic circuit 232 measures the distance to the object by the ToF method. The logic circuit 232 outputs the measurement data to the outside via the wire 532. Instead of the logic circuit 232, a control circuit outside the semiconductor package 200 can control the light emitting operation of the LED 521 and the like.
  • FIG. 38 is a diagram for explaining up to a step of thinning the logic circuit 232 and the like in the fourth embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of forming the solid-state image sensor 220.
  • Reference numeral b in the figure is a diagram for explaining a process of connecting the logic circuit 232 and the like.
  • FIG. C in the figure is a diagram for explaining the process of thinning the logic circuit 232 and the like.
  • the manufacturing system forms a solid-state image sensor 220 for each chip region on a wafer divided into a plurality of chip regions. Then, as illustrated in b in the figure, the manufacturing system connects the logic circuit 232 and the memory 233 to the solid-state image sensor 220 by Cu-Cu bonding or the like. Subsequently, as illustrated in c in the figure, the manufacturing system makes the logic circuit 232 and the like thinner as necessary.
  • FIG. 39 is a diagram for explaining up to the process of forming the wiring layer 240 in the fourth embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of embedding the logic circuit 232 and the like in the insulating film.
  • FIG. B in the figure is a diagram for explaining a process of flattening the circuit layer.
  • FIG. C in the figure is a diagram for explaining a process of forming the wiring layer.
  • the manufacturing system forms the circuit layer 230 by embedding a logic circuit 232 or the like with an insulating film. Then, the manufacturing system flattens the circuit layer 230 as illustrated in b in the figure. Subsequently, in the manufacturing system, as illustrated in c in the figure, a wiring layer is formed on the upper part of the support substrate to form a support substrate 540 with a wiring layer.
  • FIG. 40 is a diagram for explaining up to the process of forming the color filter and the on-chip lens in the fourth embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of connecting the support substrate 540 with a wiring layer.
  • FIG. B in the figure is a diagram for explaining a process of opening up to the support substrate 540 with a wiring layer.
  • FIG. C in the figure is a diagram for explaining up to the process of forming the color filter and the on-chip lens.
  • the manufacturing system connects the solid-state image sensor 220 and the circuit layer 230 to the support substrate 540 with a wiring layer by Cu-Cu bonding. Then, as illustrated in b in the figure, of the solid-state image sensor 220 and the circuit layer 230, the periphery of the central portion where the circuit is formed is opened to the support substrate 540 with a wiring layer. Subsequently, as illustrated in c in the figure, the manufacturing system forms a plurality of pixels 221 on the solid-state image sensor 220, and forms a color filter (not shown) and an on-chip lens 222 for each pixel 221. ..
  • FIG. 41 is a diagram for explaining up to the wire bonding process in the fourth embodiment of the present technology.
  • a in the figure is a figure for demonstrating the process of forming LEDs 521 and 522.
  • Reference numeral b in the figure is a diagram for explaining a wire bonding process.
  • the manufacturing system forms LEDs 521 and 522 around the solid-state image sensor 220 and the circuit layer 230 on the upper surface of the support substrate 540 with a wiring layer. Then, as illustrated in b in the figure, in the manufacturing system, the LED 521 and the like are connected to the support substrate 540 with the wiring layer by the wire 531 and the support substrate 540 with the wiring layer is connected to the package substrate 550 by the wire 532.
  • a frame 510 is formed on the outer periphery of the upper surface of the package substrate 550, and glass 210 is adhered to the upper portion of the frame 510 for dicing.
  • the LED 521 and the like are provided on the support substrate 540 with the wiring layer in the semiconductor package 200, the size of the ToF module is reduced and the distance measurement accuracy is improved. Can be done.
  • the LED 521 or the like is provided on the support substrate 540 with the wiring layer, but a laser diode or the like may be provided instead of the LED 521 or the like.
  • the semiconductor package 200 of the first modification of the fourth embodiment is different from the fourth embodiment in that the laser diode is provided on the support substrate 540 with the wiring layer.
  • FIG. 42 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the first modification of the fourth embodiment of the present technology.
  • the semiconductor package 200 of the first modification of the fourth embodiment is different from the fourth embodiment in that laser diodes 523 and 524 are provided instead of the LEDs 521 and 522.
  • the laser diode 523 and the like are provided on the support substrate 540 with the wiring layer in the semiconductor package 200, the size of the ToF module is reduced and the distance measurement accuracy is improved. Can be made to.
  • the LED 521 and the like are provided on the support substrate 540 with a wiring layer, but circuits and components other than the LED can be added.
  • the semiconductor package 200 of the first modification of the fourth embodiment is different from the fourth embodiment in that additional circuits and components are provided on the support substrate 540 with a wiring layer.
  • FIG. 43 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the second modification of the fourth embodiment of the present technology.
  • the semiconductor package 200 of the second modification of the fourth embodiment is different from the fourth embodiment in that a logic circuit 525 and an active component 526 are provided instead of the LEDs 521 and 522.
  • the logic circuit 525 and the active component 526 those that cannot withstand the high temperature process of the wafer can be mounted.
  • the function of the semiconductor package 200 can be improved by adding a logic circuit 525 or the like.
  • HMC Hybrid Memory Cube
  • LED 521, LED 522, laser diode 523, laser diode 524, logic circuit 525, and active component 526 are examples of additional circuits described in the claims.
  • additional circuits can be connected by solder connection, conductive wire connection, or connection with a conductive material.
  • FIG. 44 is a diagram for explaining up to the wire bonding step in the second modification of the fourth embodiment of the present technology.
  • FIG. A in the figure is a diagram for explaining a process of forming the logic circuit 525 and the active component 526.
  • Reference numeral b in the figure is a diagram for explaining a wire bonding process.
  • the steps of FIGS. 38 to 40 are performed in the same manner as in the fourth embodiment.
  • the manufacturing system forms a logic circuit 525 and an active component 526 around the solid-state image sensor 220 and the circuit layer 230 on the upper surface of the support substrate 540 with a wiring layer.
  • the manufacturing system connects the support substrate 540 with the wiring layer to the package substrate 550 by the wire 532.
  • the additional logic circuit 525 and the active component 526 are provided on the support substrate 540 with the wiring layer, the function of the semiconductor package 200 is improved. Can be made to.
  • the logic circuit 525 and the active component 526 are formed, and the support substrate 540 with the wiring layer is connected by the wire 532, but from the viewpoint of reliability and handling, , It is desirable to seal these with a resin.
  • the semiconductor package 200 of the third modification of the fourth embodiment is different from the second modification of the fourth embodiment in that the logic circuit 525 and the like and the wire 532 are embedded in the sealing resin. different.
  • FIG. 45 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the third modification of the fourth embodiment of the present technology.
  • the semiconductor package 200 of the third modification of the fourth embodiment is the first of the fourth embodiment in that the logic circuit 525, the active component 526, and the wire 532 are embedded in the sealing resin 560. It is different from the modification of 2. As a result, the reliability of the semiconductor package 200 can be improved and the handling can be facilitated.
  • the reliability of the semiconductor package 200 is improved and the handling is performed. Can be facilitated.
  • the glass 210 is arranged above the light receiving surface of the solid-state image sensor 220, but a transparent resin may be provided instead of the glass 210.
  • the semiconductor package 200 of the fourth modification of the fourth embodiment is different from the second modification of the fourth embodiment in that the light receiving surface of the solid-state image sensor 220 is protected by the transparent resin.
  • FIG. 46 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the fourth modification of the fourth embodiment of the present technology.
  • the semiconductor package 200 of the fourth modification of the fourth embodiment is different from the second modification of the fourth embodiment in that the transparent resin 570 is formed instead of the frame 510 and the glass 210. ..
  • the transparent resin 570 is a transparent resin that protects the light receiving surface of the solid-state image sensor 220. By protecting the light receiving surface with the transparent resin 570, the size (that is, the thickness) of the semiconductor package 200 in the Z-axis direction can be reduced as compared with the case where the glass 210 is provided.
  • the thickness of the semiconductor package 200 can be made smaller in order to protect the light receiving surface of the solid-state image sensor 220 with the transparent resin 570. it can.
  • the glass 210 is arranged on the solid-state image sensor 220 via the frame 510, but the glass can also be arranged via the ribs.
  • the semiconductor package 200 of the fifth modification of the fourth embodiment is different from the second modification of the fourth embodiment in that ribs and glass are provided.
  • FIG. 47 is a cross-sectional view showing a configuration example of the semiconductor package 200 in the fifth modification of the fourth embodiment of the present technology.
  • the semiconductor package 200 of the fifth modification of the fourth embodiment is provided with ribs 581 and AR (Anti Reflection) coated seal glass 580 instead of the frame 510 and the glass 210. It is different from the second modification of.
  • the rib 581 is attached to the sealing resin 560. Further, the AR coated seal glass 580 is connected to the sealing resin 560 via the rib 581. The AR-coated seal glass 580 protects the light-receiving surface of the solid-state image sensor 220.
  • the AR coated seal glass 580 is an example of the glass described in the claims.
  • the AR coated seal glass 580 is connected to the sealing resin 560 via the rib 581, the light receiving surface of the solid-state image sensor 220 is formed. Can be protected.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 48 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 provides a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating a braking force of a vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, blinkers or fog lamps.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the vehicle outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on the road surface based on the received image.
  • the image pickup unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the imaging unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the outside information detection unit 12030 or the inside information detection unit 12040, so that the driver can control the driver. It is possible to perform coordinated control for the purpose of automatic driving that runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle exterior information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the external information detection unit 12030, and performs cooperative control for the purpose of antiglare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits the output signal of at least one of the audio and the image to the output device capable of visually or audibly notifying the passenger or the outside of the vehicle of the information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a heads-up display.
  • FIG. 49 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100, for example.
  • the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirrors mainly acquire images of the side of the vehicle 12100.
  • the imaging unit 12104 provided on the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 49 shows an example of the photographing range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range of the imaging units 12102 and 12103.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 as viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image pickup units 12101 to 12104 may be a stereo camera composed of a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object within the imaging range 12111 to 12114 based on the distance information obtained from the imaging units 12101 to 12104, and a temporal change of this distance (relative velocity with respect to the vehicle 12100).
  • a predetermined speed for example, 0 km / h or more.
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in front of the preceding vehicle in advance, and can perform automatic braking control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that can be seen by the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104.
  • pedestrian recognition includes, for example, a procedure for extracting feature points in an image captured by an imaging unit 12101 to 12104 as an infrared camera, and pattern matching processing for a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 When the microcomputer 12051 determines that a pedestrian is present in the captured images of the imaging units 12101 to 12104 and recognizes the pedestrian, the audio image output unit 12052 outputs a square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a vehicle control system to which the technology according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to, for example, the imaging unit 12031 among the configurations described above.
  • the semiconductor package 200 of FIG. 2 can be applied to the imaging unit 12031.
  • the yield can be improved, so that the cost of the system can be reduced.
  • the processing procedure described in the above-described embodiment may be regarded as a method having these series of procedures, and as a program for causing a computer to execute these series of procedures or as a recording medium for storing the program. You may catch it.
  • a recording medium for example, a CD (Compact Disc), MD (MiniDisc), DVD (Digital Versatile Disc), memory card, Blu-ray disc (Blu-ray (registered trademark) Disc) or the like can be used.
  • the present technology can have the following configurations.
  • a solid-state image sensor that generates image data, A circuit layer in which a signal processing circuit that performs predetermined signal processing on the image data is arranged, and A support board through which the output side via, one end of which is connected to the external terminal, penetrates, A semiconductor package including a wiring layer arranged between the support substrate and the circuit layer and to which a signal line connecting the signal processing circuit and the other end of the output side via is wired.
  • (2) With glass The semiconductor package according to (1) above, further comprising a resin dam formed between the periphery of the pixel array portion and the glass of the light receiving surface of the solid-state image sensor.
  • a solid-state image sensor that generates image data and inputs it to one end of the input side via.
  • a wiring layer in which a signal line connecting a signal processing circuit that performs predetermined signal processing on the image data and the other end of the input side via is wired.
  • a semiconductor package including a circuit layer arranged between the solid-state image sensor and the wiring layer and provided with the input side via and the signal processing circuit.
  • a rewiring layer in which a signal line connecting the bonding bump and the external terminal is wired is further provided.
  • An embedded element is further arranged on the circuit layer.
  • the semiconductor package according to (7) wherein an opening is formed in the solid-state image sensor and the circuit layer so as to penetrate from the light receiving surface of the solid-state image sensor to the embedded element.
  • a substrate with a frame having a frame formed on the outer periphery thereof is further provided.
  • the semiconductor package according to (14), wherein the wiring layer and the framed substrate are connected by wires.
  • (16) Further provided with a ceramic substrate The semiconductor package according to (14), wherein the ceramic substrate and the wiring layer are connected by wires.
  • the additional circuit is embedded in a sealing resin.

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

ビアを形成する半導体パッケージにおいて、歩留まりの低下を抑制する。　半導体パッケージは、固体撮像素子、回路層、配線層および支持基板を具備する。この半導体パケージにおいて、固体撮像素子は、画像データを生成する。回路層には、画像データに対して所定の信号処理を行う信号処理回路が配置される。外部端子に他端が接続された出力側ビアが支持基板を貫通する。配線層は、支持基板と回路層との間に配置されて信号処理回路と出力側ビアの一端とを接続する信号線が配線される。

Description

半導体パッケージ
　本技術は、半導体パッケージに関する。詳しくは、固体撮像素子を設けた半導体パッケージに関する。
　従来より、半導体集積回路の取り扱いを容易にするなどの目的で、その半導体集積回路を基板に実装して密閉した半導体パッケージが用いられている。例えば、半導体集積回路として固体撮像素子を実装し、受光側から順に、固体撮像素子、配線層、ロジック回路、および、支持基板の順で積層した半導体パッケージが提案されている（例えば、特許文献１参照。）。この半導体パッケージでは、配線層内の配線を介してロジック回路と固体撮像素子とが接続され、支持基板およびロジック回路を貫通するビアを介して配線層から外部端子へデータが出力される。
特開２０１４－９９５８２号公報
　上述の従来技術では、固体撮像素子に加えてロジック回路を配置することにより、半導体パッケージの機能の向上を図っている。しかしながら、上述の半導体パッケージでは、支持基板およびロジック回路をビアが貫通しており、支持基板のみを貫通する場合と比較してビアを形成するプロセスが複雑化してしまう。そのため、半導体パッケージを量産する際に、歩留まりが低下するおそれがある。
　本技術はこのような状況に鑑みて生み出されたものであり、ビアを形成する半導体パッケージにおいて、歩留まりの低下を抑制することを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、画像データを生成する固体撮像素子と、上記画像データに対して所定の信号処理を行う信号処理回路が配置された回路層と、外部端子に一端が接続された出力側ビアが貫通する支持基板と、上記支持基板と上記回路層との間に配置されて上記信号処理回路と上記出力側ビアの他端とを接続する信号線が配線された配線層とを具備する半導体パッケージである。これにより、半導体パッケージの歩留まりが向上するという作用をもたらす。
　また、この第１の側面において、ガラスと、上記固体撮像素子の受光面のうち画素アレイ部の周囲と上記ガラスとの間に形成された樹脂ダムとをさらに具備してもよい。これにより、キャビティが形成されるという作用をもたらす。
　また、この第１の側面において、ガラスと、上記固体撮像素子と上記ガラスとの間に埋め込まれた透明樹脂とをさらに具備してもよい。これにより、キャビティが無くなるという作用をもたらす。
　また、この第１の側面において、上記出力側ビアは、上記支持基板の表面のうち上記信号処理回路に対応する領域と上記信号処理回路に対応しない領域とに配置されてもよい。これにより、外部端子の不足が防止されるという作用をもたらす。
　また、この第１の側面において、セラミック基板をさらに具備し、上記出力側ビアは、上記支持基板およびセラミック基板を貫通してもよい。これにより、セラミックパッケージの歩留まりが向上するという作用をもたらす。
　また、この第１の側面において、上記回路層には、埋め込み素子がさらに配置され、上記固体撮像素子および上記回路層には、上記固体撮像素子の受光面から上記埋め込み素子まで貫通した開口部が形成されてもよい。これにより、半導体パッケージの機能が向上するという作用をもたらす。
　また、本技術の第２の側面は、画像データを生成して入力側ビアの一端に入力する固体撮像素子と、上記画像データに対して所定の信号処理を行う信号処理回路と上記入力側ビアの他端とを接続する信号線が配線された配線層と、上記固体撮像素子と上記配線層との間に配置されて上記入力側ビアおよび上記信号処理回路が設けられた回路層とを具備する半導体パッケージである。これにより、半導体パッケージの歩留まりが向上するという作用をもたらす。
　また、この第２の側面において、一端が外部端子に接続された出力側ビアが貫通するセラミック基板をさらに具備してもよい。これにより、セラミックパッケージの歩留まりが向上するという作用をもたらす。
　また、この第２の側面において、上記セラミック基板と上記配線層とはワイヤにより接続されてもよい。これにより、ワイヤボンディングが行われた半導体パッケージの歩留まりが向上するという作用をもたらす。
　また、この第２の側面において、上記セラミック基板と上記配線層とはバンプにより接続されてもよい。これにより、フリップチップ接続が行われた半導体パッケージの歩留まりが向上するという作用をもたらす。
　また、この第２の側面において、ガラスと上記固体撮像素子の画素アレイ部の周囲と上記ガラスとの間に形成されたスペーサ樹脂と、インターポーザとをさらに具備し、上記インターポーザと上記配線層とはワイヤにより接続されてもよい。これにより、ワイヤボンディングが行われた半導体パッケージの歩留まりが向上するという作用をもたらす。
　また、この第２の側面において、接合バンプと外部端子とを接続する信号線が配線された再配線層をさらに具備し、上記配線層は、上記バンプにより上記再配線層と接続されてもよい。これにより、フリップチップ接続が行われた半導体パッケージの歩留まりが向上するという作用をもたらす。
　また、この第２の側面において、フレームと、上記フレームに接着されたインターポーザとをさらに具備し、上記インターポーザと上記配線層とはワイヤにより接続されてもよい。これにより、ワイヤボンディングが行われた半導体パッケージの歩留まりが向上するという作用をもたらす。
　また、この第２の側面において、上記回路層には、埋め込み素子がさらに配置され、上記固体撮像素子および上記回路層には、上記固体撮像素子の受光面から上記埋め込み素子まで貫通した開口部が形成されてもよい。これにより、半導体パッケージの機能が向上するという作用をもたらす。
　また、この第２の側面において、フレームが外周に形成されたフレーム付き基板をさらに具備し、上記配線層と上記フレーム付き基板とは、ワイヤにより接続されてもよい。これにより、ワイヤボンディングが行われた半導体パッケージの歩留まりが向上するという作用をもたらす。
　また、この第２の側面において、セラミック基板をさらに具備し、上記セラミック基板と上記配線層とは、ワイヤにより接続されてもよい。これにより、ワイヤボンディングが行われたセラミックパッケージの歩留まりが向上するという作用をもたらす。
　また、この第２の側面において、上記配線層の受光側の面に設けられた追加回路をさらに具備してもよい。これにより、半導体パッケージの機能が向上するという作用をもたらす。
　また、この第２の側面において、上記追加回路は封止樹脂内に埋め込まれてもよい。これにより、半導体パッケージの信頼性が向上するという作用をもたらす。
　また、この第２の側面において、上記固体撮像素子の受光面を保護する透明樹脂をさらに具備してもよい。これにより、半導体パッケージの厚みが小さくなるという作用をもたらす。
　また、この第２の側面において、上記封止樹脂にリブを介して接続されたガラスをさらに具備してもよい。これにより、固体撮像素子の受光面が保護されるという作用をもたらす。
本技術の第１の実施の形態における電子装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における半導体パッケージの一構成例を示す断面図である。 本技術の第１の実施の形態における半導体パッケージの構成を模式的に示した断面図である。 比較例における半導体パッケージの一構成例を示す断面図である。 比較例における半導体パッケージの構成を模式的に示した断面図である。 本技術の第１の実施の形態におけるロジック回路等を薄くする工程までを説明するための図である。 本技術の第１の実施の形態における入力側ビアを形成する工程までを説明するための図である。 本技術の第１の実施の形態における出力側ビア、再配線および外部端子を形成する工程までを説明するための図である。 本技術の第１の実施の形態における半導体パッケージの製造方法の一例を示すフローチャートである。 本技術の第１の実施の形態の第１の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第１の実施の形態の第２の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第１の実施の形態の第３の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第２の実施の形態における半導体パッケージの一構成例を示す断面図である。 本技術の第２の実施の形態におけるセンサーチップの構成を模式的に示した断面図である。 本技術の第２の実施の形態の第１の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第２の実施の形態の第１の変形例におけるセンサーチップの構成を模式的に示した断面図である。 本技術の第２の実施の形態の第１の変形例における半導体パッケージおよび光学部１１０の断面図である。 本技術の第２の実施の形態の第２の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第２の実施の形態の第２の変形例におけるガラスを搭載する工程までを説明するための図である。 本技術の第２の実施の形態の第２の変形例における外部端子を形成する工程までを説明するための図である。 本技術の第２の実施の形態の第３の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第２の実施の形態の第３の変形例における半導体パッケージの上面図および下面図である。 本技術の第２の実施の形態の第４の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第２の実施の形態の第５の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第２の実施の形態の第６の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第３の実施の形態における半導体パッケージの一構成例を示す断面図である。 本技術の第３の実施の形態における半導体パッケージの構成を模式的に示した断面図である。 本技術の第３の実施の形態におけるロジック回路等を薄くする工程までを説明するための図である。 本技術の第３の実施の形態における支持基板を接続する工程までを説明するための図である。 本技術の第３の実施の形態における開口部を形成する工程を説明するための図である。 本技術の第３の実施の形態の第１の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第３の実施の形態の第１の変形例におけるセンサーチップの構成を模式的に示した断面図である。 本技術の第３の実施の形態の第２の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第３の実施の形態の第３の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第３の実施の形態の第３の変形例における半導体パッケージの構成を模式的に示した断面図である。 本技術の第４の実施の形態における半導体パッケージの一構成例を示す断面図である。 本技術の第４の実施の形態における半導体パッケージの構成を模式的に示した断面図である。 本技術の第４の実施の形態におけるロジック回路等を薄くする工程までを説明するための図である。 本技術の第４の実施の形態における配線層を形成する工程までを説明するための図である。 本技術の第４の実施の形態におけるカラーフィルタおよびオンチップレンズを形成する工程までを説明するための図である。 本技術の第４の実施の形態におけるワイヤボンディングの工程までを説明するための図である。 本技術の第４の実施の形態の第１の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第４の実施の形態の第２の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第４の実施の形態の第２の変形例におけるワイヤボンディングの工程までを説明するための図である。 本技術の第４の実施の形態の第３の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第４の実施の形態の第４の変形例における半導体パッケージの一構成例を示す断面図である。 本技術の第４の実施の形態の第５の変形例における半導体パッケージの一構成例を示す断面図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（ビアが支持基板のみを貫通する例）
　２．第２の実施の形態（ビアに支持基板を貫通させ、セラミックパッケージなどに実装した例）
　３．第３の実施の形態（発光素子を埋め込んだ例）
　４．第４の実施の形態（回路や部品を追加した例）
　５．移動体への応用例
　＜１．第１の実施の形態＞
　［電子装置の構成例］
　図１は、本技術の第１の実施の形態における電子装置の一構成例を示すブロック図である。この電子装置１００は、画像データを撮像するための装置であり、光学部１１０、固体撮像素子２２０およびＤＳＰ（Digital Signal Processing）回路１２０を備える。さらに電子装置１００は、表示部１３０、操作部１４０、バス１５０、フレームメモリ１６０、記憶部１７０および電源部１８０を備える。電子装置１００としては、例えば、デジタルスチルカメラなどのデジタルカメラの他、スマートフォンやパーソナルコンピュータ、車載カメラ等が想定される。
　光学部１１０は、被写体からの光を集光して固体撮像素子２２０に導くものである。固体撮像素子２２０は、垂直同期信号に同期して、入射光を光電変換して画像データを生成するものである。ここで、垂直同期信号は、撮像のタイミングを示す所定周波数の周期信号である。固体撮像素子２２０は、生成した画像データをＤＳＰ回路１２０に供給する。
　ＤＳＰ回路１２０は、固体撮像素子２２０からの画像データに対して所定の信号処理を実行するものである。このＤＳＰ回路１２０は、処理後の画像データをバス１５０を介してフレームメモリ１６０などに出力する。
　表示部１３０は、画像データを表示するものである。表示部１３０としては、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネルが想定される。操作部１４０は、ユーザの操作に従って操作信号を生成するものである。
　バス１５０は、光学部１１０、固体撮像素子２２０、ＤＳＰ回路１２０、表示部１３０、操作部１４０、フレームメモリ１６０、記憶部１７０および電源部１８０が互いにデータをやりとりするための共通の経路である。
　フレームメモリ１６０は、画像データを保持するものである。記憶部１７０は、画像データなどの様々なデータを記憶するものである。電源部１８０は、固体撮像素子２２０、ＤＳＰ回路１２０や表示部１３０などに電源を供給するものである。
　上述の構成において、例えば、固体撮像素子２２０およびＤＳＰ回路１２０は、半導体パッケージ内に実装される。
　［半導体パッケージの構成例］
　図２は、本技術の第１の実施の形態における半導体パッケージ２００の一構成例を示す断面図である。この半導体パッケージ２００には、受光側を上側とすると上から順に、ガラス２１０、固体撮像素子２２０、回路層２３０、配線層２４０および支持基板２５０が設けられる。
　ガラス２１０は、固体撮像素子２２０を保護するものである。このガラス２１０の受光面に光学部１１０からの入射光が入射される。同図における矢印は、入射光の入射方向を示す。
　以下、入射光の光軸を「Ｚ軸」と称する。また、Ｚ軸に垂直な所定方向を「Ｘ軸」と称し、Ｘ軸およびＺ軸に垂直な方向を「Ｙ軸」と称する。同図は、Ｙ軸方向から見た断面図である。
　固体撮像素子２２０は、光電変換により画像データを生成するものである。固体撮像素子２２０の受光面のうち、画素が配列された画素アレイ部の周囲と、ガラス２１０との間には感光性樹脂などにより樹脂ダム２６１が形成される。この樹脂ダム２６１により、樹脂ダム２６１と、固体撮像素子２２０の受光面と、ガラス２１０とに囲まれた空間であるキャビティ２６２が形成される。
　回路層２３０は、固体撮像素子２２０と配線層２４０との間に配置され、入力側ビア２３１および２３４などの複数の入力側ビアと、ロジック回路２３２と、メモリ２３３とが絶縁膜内に埋め込まれた層である。入力側ビア２３１や２３４は、Ｚ軸に沿って延びて、回路層２３０のうち、ロジック回路２３２およびメモリ２３３などの回路が配置されていない部分を貫通するＴＳＶ（Through Silicon Via）である。また、入力側ビア２３１や２３４の一端は、固体撮像素子２２０に接続される。
　ロジック回路２３２は、画像データに対して所定の処理を行うものである。例えば、ロジック回路２３２として、ＤＳＰ回路１２０が配置される。メモリ２３３は、画像データを一時的に保持するものである。なお、ロジック回路２３２は、特許請求の範囲に記載の信号処理回路の一例である。
　配線層２４０は、支持基板２５０と回路層２３０との間に配置される。この配線層２４０には、所定数の信号線２４２が配線される。また、配線層２４０には、パッド２４１および２４３が配置される。これらの信号線２４２は、入力側ビア２３１等の他端をロジック回路２３２に接続する信号線と、ロジック回路２３２およびメモリ２３３を接続する信号線とを含む。また、これらの信号線２４２は、ロジック回路２３２とパッド２４１や２４３とを接続する信号線を含む。
　支持基板２５０は、出力側ビア２５１および２５４などの複数の出力側ビアが貫通する基板である。出力側ビア２５１や２５４は、支持基板２５０においてＺ方向に伸びて、パッド２４１や２４３に対応する部分（すなわち、ロジック回路２３２等の周囲に対応する部分）を貫通する。また、受光側を上側として、支持基板２５０の下面には、所定数の外部端子２５３が設けられる。例えば、半田ボールが外部端子２５３として用いられる。
　また、支持基板２５０には、再配線２５２が配線され、出力側ビア２５１や２５４の一端は、再配線２５２を介して外部端子２５３に接続される。出力側ビア２５１や２５３の他端は、パッド２４１や２４３を介して配線層２４０内の信号線２４２と接続される。
　図３は、本技術の第１の実施の形態における半導体パッケージ２００の構成を模式的に示した断面図である。同図において、樹脂ダム２６１、信号線２４２および再配線２５２は省略されている。
　同図に例示するように、受光側を上側とすると上から順に、ガラス２１０、固体撮像素子２２０、回路層２３０、配線層２４０および支持基板２５０が設けられる。
　固体撮像素子２２０は、光電変換により画像データを生成し、入力側ビア２３１や２３４の一端に入力する。ロジック回路２３２は、入力側ビア２３１等と配線層２４０内の信号線を介して画像データを受け取り、その画像データに対して信号処理を行う。この信号処理において、ロジック回路２３２は、配線層２４０を介してメモリ２３３にアクセスし、画像データの書込みや読出しを行う。また、ロジック回路２３２は、処理後のデータを配線層２４０と、出力側ビア２５１等とを介して外部端子２５３へ出力する。
　ここで、比較例として、上から順に、ガラス２１０、固体撮像素子２２０、配線層２４０、回路層２３０および支持基板２５０を配置した半導体パッケージを想定する。
　図４は、比較例における半導体パッケージの一構成例を示す断面図である。
　図５は、比較例における半導体パッケージの構成を模式的に示した断面図である。
　図４および図５に例示するように、比較例では、固体撮像素子２２０と回路層２３０との間に配線層２４０が配置される。この配線層２４０は、固体撮像素子２２０内の配線を用いて製造される。また、配線層２４０には、ロジック回路２３２およびメモリ２３３を接続する信号線等が配線される。このため、搭載するロジック回路２３２やメモリ２３３に応じて固体撮像素子２２０内の配線を設計する必要があり、固体撮像素子２２０の配線設計の自由度が低下するおそれがある。
　これに対して、図２および図３に例示した半導体パッケージ２００では、固体撮像素子２２０と配線層２４０との間に回路層２３０を配置している。これにより、搭載するロジック回路２３２やメモリ２３３に応じて固体撮像素子２２０の配線を変更する必要が無くなり、配線設計の自由度を向上させることができる。
　また、比較例では、データを外部端子２５３から出力するために、支持基板２５０とロジック回路２３２やメモリ２３３とを貫通するビアが形成される。この構成では、ロジック回路２３２やメモリ２３３に、ビアを貫通させるためのパッドを配置する必要があり、その分、ロジック回路２３２等の面積を大きくしなければならない。また、ロジック回路２３２等が外部からの調達品である場合、パッドを設けることができないおそれがある。さらに、支持基板２５０のみを貫通させる場合と比較して、ビアを形成するプロセスが複雑になり、半導体パッケージ２００を量産する際に歩留まりが低下するおそれがある。この他、ロジック回路２３２等をビアが貫通することにより、ロジック回路２３２等の特性が変動し、その特性変動に起因して歩留まりが低下するおそれもある。
　これに対して、図２および図３に例示した半導体パッケージ２００では、支持基板２５０のみを貫通する出力側ビア２５１等を形成している。これにより、ロジック回路２３２やメモリ２３３に、ビアを貫通させるためのパッドを配置する必要が無くなり、その分、ロジック回路２３２等の面積を小さくすることができる。また、パッドを設ける必要が無いため、ロジック回路２３２等に外部からの調達品を用いることが容易となる。さらに、支持基板２５０とロジック回路２３２やメモリ２３３とを貫通させる場合と比較して、出力側ビア２５１等を形成するプロセスがシンプルになるため、歩留まりを向上させることができる。この他、出力側ビア２５１等はロジック回路２３２等を貫通しないため、ロジック回路２３２等の特性が変動することが無くなり、その特性変動に起因する歩留まりの低下を抑制することができる。
　次に、半導体パッケージ２００の製造方法について説明する。
　［半導体パッケージの製造方法］
　図６は、本技術の第１の実施の形態におけるロジック回路２３２等を薄くする工程までを説明するための図である。同図におけるａは、配線層２４０を形成する工程を説明するための図である。同図におけるｂは、ロジック回路２３２等を接続する工程を説明するための図である。同図におけるｃは、ロジック回路２３２等を薄くする工程までを説明するための図である。
　同図におけるａに例示するように半導体パッケージ２００の製造システムは、まず、複数のチップ領域に分割されたウェハー状の支持基板２５０において、チップ領域毎に配線層２４０を形成する。そして、同図におけるｂに例示するように、製造システムは、配線層２４０に、ロジック回路２３２やメモリ２３３をＣｕ－Ｃｕ接合などにより接続する。この工程は、Ｃ２Ｗ（Chip to Wafer）接続と呼ばれる。続いて、同図におけるｃに例示するように、製造システムは、ロジック回路２３２やメモリ２３３を必要に応じて薄くする。
　図７は、本技術の第１の実施の形態における入力側ビア２３１等を形成する工程までを説明するための図である。同図におけるａは、ロジック回路２３２等を絶縁膜に埋め込む工程を説明するための図である。同図におけるｂは、回路層を平坦化する工程を説明するための図である。同図におけるｃは、入力側ビア２３１等を形成する工程を説明する図である。
　同図におけるａに例示するように、製造システムは、絶縁膜によりロジック回路２３２等を埋め込むことにより回路層２３０を形成する。そして、製造システムは、同図におけるｂに例示するように回路層２３０を平坦化する。続いて、製造システムは、同図におけるｃに例示するように、回路層２３０のうち、ロジック回路２３２等が配置されていない領域を貫通する入力側ビア２３１や２３４を形成する。
　図８は、本技術の第１の実施の形態における出力側ビア２５１、再配線２５２および外部端子２５３を形成する工程までを説明するための図である。同図におけるａは、固体撮像素子２２０を接続する工程を説明するための図である。同図におけるｂは、カラーフィルタおよびオンチップレンズを形成する工程を説明するための図である。同図におけるｃは、出力側ビア２５１、再配線２５２および外部端子２５３を形成する工程までを説明するための図である。
　同図におけるａに例示するように、製造システムは、複数の固体撮像素子２２０が設けられたウェハーを用意し、ウェハー状の支持基板２５０の入力側ビア２３１等にＣｕ－Ｃｕ接合などにより接続する。この工程は、ＷｏＷ（Wafer on Wafer）接続と呼ばれる。そして、製造システムは、同図におけるｂに例示するように、固体撮像素子２２０に複数の画素２２１を形成し、画素２２１毎に、カラーフィルタ（不図示）と、オンチップレンズ２２２とを形成する。続いて、製造システムは、同図におけるｃに例示するように、出力側ビア２５１や２５４と、再配線２５２および外部端子２５３とを支持基板２５０に形成する。また、製造システムは、樹脂ダム２６１を形成し、ガラス２１０により固体撮像素子２２０を密閉する。そして、製造システムは、ダイシングによりチップ領域の単位で個片化する。
　図６乃至図８に例示したように、ウェハーレベルで製造した半導体パッケージ２００は、ＷＬＣＳＰ（Wafer Level Chip Size Package）と呼ばれる。
　図９は、本技術の第１の実施の形態における半導体パッケージ２００の製造方法の一例を示すフローチャートである。
　製造システムは、まず、支持基板２５０に配線層２４０を形成し（ステップＳ９０１）、その配線層２４０に、ロジック回路２３２やメモリ２３３をＣｕ－Ｃｕ接合などにより接続する（ステップＳ９０２）。そして、製造システムは、ロジック回路２３２やメモリ２３３を薄化し（ステップＳ９０３）、絶縁膜によりロジック回路２３２等を埋め込み、回路層２３０を形成する（ステップＳ９０４）。続いて、製造システムは、回路層２３０を平坦化し（ステップＳ９０５）、入力側ビア２３１や２３４を形成する（ステップＳ９０６）。
　製造システムは、固体撮像素子２２０をＣｕ－Ｃｕ接合などにより接続する（ステップＳ９０７）。製造システムは、固体撮像素子２２０に複数の画素２２１を形成し、画素２２１毎に、カラーフィルタと、オンチップレンズ２２２とを形成する（ステップＳ９０８）。続いて、製造システムは、出力側ビア２５１や２５４と、再配線２５２および外部端子２５３とを支持基板２５０に形成し、ガラス２１０により固体撮像素子２２０を密閉する（ステップＳ９０９）。ステップＳ９０９の後に、製造システムは、ダイシングや検査などを行い、半導体パッケージ２００の製造を終了する。
　このように、本技術の第１の実施の形態によれば、出力側ビア２５１等は、支持基板２５０のみを貫通するため、支持基板２５０およびロジック回路２３２を貫通させる場合と比較して、簡易なプロセスによりビアを形成することができる。これにより、支持基板２５０およびロジック回路２３２を貫通させる場合と比較して半導体パッケージ２００の歩留まりを向上させることができる。
　［第１の変形例］
　上述の第１の実施の形態では、樹脂ダム２６１により半導体パッケージ２００内にキャビティ２６２を設けていたが、樹脂ダム２６１の壁面の一部が剥がれて、固体撮像素子２２０の像面に落下するおそれがある。この第１の実施の形態の第１の変形例の半導体パッケージ２００は、透明樹脂で埋めることによりキャビティ２６２を無くした点において第１の実施の形態と異なる。
　図１０は、本技術の第１の実施の形態の第１の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第１の実施の形態の第１の変形例の半導体パッケージ２００は、樹脂ダム２６１の代わりに、透明樹脂２６３が形成される点において第１の実施の形態と異なる。この透明樹脂２６３は、ガラス２１０と固体撮像素子２２０との間に埋め込まれる。これにより、キャビティ２６２を無くし、樹脂ダム２６１の壁面の剥離を防止することができる。
　このように、本技術の第１の実施の形態の第１の変形例によれば、ガラス２１０と固体撮像素子２２０との間に透明樹脂２６３を埋め込んだため、キャビティ２６２を無くし、樹脂ダム２６１の壁面の剥離を防止することができる。
　［第２の変形例］
　上述の第１の実施の形態では、ロジック回路２３２等の周囲に対応する部分に出力側ビア２５１等を配置していたが、この構成では、外部端子２５３の個数が不足するおそれがある。この第１の実施の形態の第２の変形例の半導体パッケージ２００は、ロジック回路２３２等の直下にも出力側ビアを配置した点において第１の実施の形態と異なる。
　図１１は、本技術の第１の実施の形態の第２の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第１の実施の形態の第２の変形例の半導体パッケージ２００は、支持基板２５０において、ロジック回路２３２やメモリ２３３に対応しない領域の他、対応する領域にも所定数の出力側ビア２５５が配置される点において第１の実施の形態と異なる。言い換えれば、出力側ビア２５５は、支持基板２５０において、ロジック回路２３２等の直下にも配置される。これにより、出力側ビアの本数を多くし、外部端子２５３の不足を防止することができる。
　このように、本技術の第１の実施の形態の第２の変形例によれば、ロジック回路２３２やメモリ２３３に対応する領域にも出力側ビア２５５を形成したため、出力側ビアの本数を多くし、外部端子２５３の不足を防止することができる。
　［第３の変形例］
　上述の第１の実施の形態の第２の変形例では、樹脂ダム２６１により半導体パッケージ２００内にキャビティ２６２を設けていたが、樹脂ダム２６１の壁面の一部が剥がれて、固体撮像素子２２０の像面に落下するおそれがある。この第１の実施の形態の第３の変形例の半導体パッケージ２００は、透明樹脂で埋めることによりキャビティ２６２を無くした点において第１の実施の形態の第２の変形例と異なる。
　図１２は、本技術の第１の実施の形態の第３の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第１の実施の形態の第３の変形例の半導体パッケージ２００は、樹脂ダム２６１の代わりに、透明樹脂２６３が形成される点において第１の実施の形態の第２の変形例と異なる。これにより、キャビティ２６２を無くし、樹脂ダム２６１の壁面の剥離を防止することができる。
　このように、本技術の第１の実施の形態の第３の変形例によれば、ガラス２１０と固体撮像素子２２０との間に透明樹脂２６３を埋め込んだため、キャビティ２６２を無くし、樹脂ダム２６１の壁面の剥離を防止することができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態では、ウェハーレベルで製造した半導体パッケージ２００の歩留まりを向上させていたが、セラミック基板に実装したセラミックパッケージの歩留まりを向上させることもできる。この第２の実施の形態の半導体パッケージ２００は、セラミックパッケージである点において第１の実施の形態と異なる。
　図１３は、本技術の第２の実施の形態における半導体パッケージ２００の一構成例を示す断面図である。この第２の実施の形態の半導体パッケージ２００には、ガラス２１０、センサーチップ３１０およびセラミック基板３２０が設けられる。
　センサーチップ３１０は、受光側を上側とすると上から順に、固体撮像素子２２０、回路層２３０、配線層２４０および支持基板２５０が積層されたチップである。各層の構成は、第１の実施の形態と同様である。ただし、第２の実施の形態の出力側ビア２５５は、支持基板２５０とセラミック基板３２０との両方を貫通する点において第１の実施の形態と異なる。
　セラミック基板３２０内には、空間が設けられ、その空間内にセンサーチップ３１０が設けられる。また、その空間は、ガラス２１０により密閉される。
　図１４は、本技術の第２の実施の形態におけるセンサーチップ３１０の構成を模式的に示した断面図である。同図に例示するように、ロジック回路２３２は、支持基板２５０およびセラミック基板３２０を貫通する出力側ビア２５５を介して、データを外部に出力する。
　このように、本技術の第２の実施の形態によれば、出力側ビア２５５が貫通するセラミック基板３２０内にセンサーチップ３１０を配置するため、セラミックパッケージの歩留まりを向上させることができる。
　［第１の変形例］
　上述の第２の実施の形態では、出力側ビア２５５により、センサーチップ３１０をセラミック基板３２０に接続していたが、ワイヤにより接続することもできる。この第２の実施の形態の第１の変形例の半導体パッケージ２００は、ワイヤによりセンサーチップ３１０をセラミック基板３２０に接続する点において第２の実施の形態と異なる。
　図１５は、本技術の第２の実施の形態の第１の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第２の実施の形態の第１の変形例の半導体パッケージ２００は、ワイヤ３３１によりセラミック基板３２０と接続される点において第２の実施の形態と異なる。
　また、セラミック基板３２０には、出力側ビア３２１、再配線３２２および外部端子２５３が設けられる。出力側ビア３２１は、セラミック基板３２０を貫通し、出力側ビア３２１の一端が、ワイヤ３３１と接続される。また、出力側ビア３２１や再配線３２２に外部端子２５３が接続される。
　図１６は、本技術の第２の実施の形態におけるセンサーチップ３１０の構成を模式的に示した断面図である。同図に例示するように、支持基板２５０には、出力側ビア２５５が形成されない。このため、ビアがロジック回路２３２等を貫通せず、ビアの貫通によりロジック回路２３２等の特性が変動することが無くなる。したがって、その特性変動に起因する歩留まりの低下を抑制することができる。
　また、Ｚ軸方向から見た配線層２４０および支持基板２５０の面積は、固体撮像素子２２０および回路層２３０よりも狭い。このため、受光側を上側として、配線層２４０の上面のうち、固体撮像素子２２０に対応する領域の周囲にスペースが生じる。このスペースにパッド２４４や２４５などの所定数のパッドが設けられる。これらのパッドは、ワイヤ３３１と接続される。ロジック回路２３２は、ワイヤ３３１を介してセラミック基板３２０へデータを出力する。
　図１７は、本技術の第２の実施の形態の第１の変形例における半導体パッケージ２００および光学部１１０の断面図である。同図に例示するように、レンズやレンズホルダーを備える光学部１１０に半導体パッケージ２００のガラス２１０が取り付けられる。なお、第２の実施の形態の第１の変形例以外の半導体パッケージ２００も、同図に例示したように取り付けられる。
　このように、本技術の第２の実施の形態の第１の変形例では、ロジック回路２３２等の下部の配線層２４０をワイヤ３３１によりセラミック基板３２０に接続するため、ロジック回路２３２等にビアを貫通させる必要がなくなる。これにより、ビアの貫通によってロジック回路２３２等の特性が変動することが無くなり、その特性変動に起因する歩留まりの低下を抑制することができる。
　［第２の変形例］
　上述の第２の実施の形態では、セラミック基板３２０内にセンサーチップ３１０を配置してガラス２１０で密閉していたが、セラミック基板を設けず、センサーチップ３１０に、樹脂を介してガラス２１０を直接搭載することもできる。このような半導体パッケージは、ＧｏＣ（Glass on Chip）パッケージと呼ばれる。この第２の実施の形態の第２の変形例の半導体パッケージ２００は、ＧｏＣパッケージである点において第２の実施の形態と異なる。
　図１８は、本技術の第２の実施の形態の第２の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第２の実施の形態の第２の変形例の半導体パッケージ２００はセラミック基板３２０の代わりに、インターポーザ３４５が設けられる点において第２の実施の形態と異なる。また、第２の実施の形態の第２の変形例のセンサーチップ３１０の構成は、第２の実施の形態と第１の変形例と同様である。
　受光側を上側として、センサーチップ３１０の下面は、接着剤３４４によりインターポーザ３４５に接着される。また、センサーチップ３１０は、ワイヤ３３１によりインターポーザ３４５と接続される。
　また、インターポーザ３４５の下面に外部端子２５３が形成される。インターポーザ３４５内には、ビアや再配線が形成され、それらによりワイヤ３３１と外部端子２５３とが接続される。インターポーザ３４５として、例えば、有機基板が用いられる。
　また、Ｚ方向から見てセンサーチップ３１０の周囲には、ポティング樹脂３４２が埋め込まれる。そのポティング樹脂３４２の上部に、上部が平らなモールド樹脂３４１が形成される。また、センサーチップ３１０の上面のうち画素アレイ部の周囲とガラス２１０との間には、スペーサ―樹脂３４３が形成される。
　同図に例示したように、チップ（センサーチップ３１０）上にガラス２１０を載置した構造の半導体パッケージは、ＧｏＣパッケージと呼ばれる。
　図１９は、本技術の第２の実施の形態の第２の変形例におけるガラスを搭載する工程までを説明するための図である。同図におけるａは、センサーチップ３１０を載置する構成を説明するための図である。同図におけるｂは、ワイヤボンディングの工程を説明するための図である。同図におけるｃは、スペーサ―樹脂３４３を形成する工程を説明するための図である。同図におけるｄは、ガラス２１０を載置する工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、ウェハー状のインターポーザ３４５の上面にセンサーチップ３１０を載置し、接着する。そして、同図におけるｂに例示するように、製造システムは、センサーチップ３１０をワイヤ３３１によりインターポーザ３４５に接続する。続いて、同図におけるｃに例示するように、製造システムは、画素アレイ部の周囲にスペーサ―樹脂３４３を形成し、同図におけるｄに例示するように、そのスペーサ―樹脂３４３にガラス２１０を載置して固定する。
　図２０は、本技術の第２の実施の形態の第２の変形例における外部端子２５３を形成する工程までを説明するための図である。同図におけるａは、ポティング樹脂３４２を形成する工程を説明するための図である。同図におけるｂは、モールド樹脂３４１を形成する工程を説明するための図である。同図におけるｃは、外部端子２５３を形成する工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、センサーチップ３１０の周囲にポティング樹脂３４２を形成して、ワイヤ３３１を埋め込む。そして、同図におけるｂに例示するように製造システムは、ポティング樹脂３４２の上部にモールド樹脂３４１を形成して平らに整える。続いて、同図におけるｃに例示するように製造システムは、インターポーザ３４５の下面に所定数の外部端子２５３（半田ボールなど）を設ける。次に、製造システムは、ダイシングにより複数のパッケージに個片化する。
　このように、本技術の第２の実施の形態の第２の変形例によれば、センサーチップ３１０をワイヤ３３１によりインターポーザ３４５に接続するため、ロジック回路２３２等にビアを貫通させる必要がなくなる。これにより、ビアの貫通によってロジック回路２３２等の特性が変動することが無くなり、その特性変動に起因する歩留まりの低下を抑制することができる。
　［第３の変形例］
　上述の第２の実施の形態では、出力側ビア２５５により、センサーチップ３１０をセラミック基板３２０に接続していたが、フリップチップ接続することもできる。この第２の実施の形態の第３の変形例の半導体パッケージ２００は、バンプによりセンサーチップ３１０を再配線層に接続する点において第２の実施の形態と異なる。
　図２１は、本技術の第２の実施の形態の第３の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第２の実施の形態の第３の変形例の半導体パッケージ２００はセラミック基板３２０の代わりに、再配線層３５４が設けられる点において第２の実施の形態と異なる。また、第２の実施の形態の第３の変形例のセンサーチップ３１０の構成は、第２の実施の形態の第１の変形例と同様である。ただし、センサーチップ３１０には、パッド２４４等の代わりにバンプ３５３が設けられる。
　受光側を上側として、ガラス２１０の下面のうち画素アレイ部に対応する領域以外に再配線層３５４が形成される。この再配線層３５４には、再配線３５１、シールリング３５２および外部端子２５３（半田ボールなど）が設けられる。
　また、センサーチップ３１０は、バンプ３５３により再配線層３５４と接続（すなわち、フリップチップ接続）される。バンプ３５３の接続箇所は、シールリング３５２により封止される。
　図２２は、本技術の第２の実施の形態の第３の変形例における半導体パッケージ２００の上面図および下面図である。同図におけるａは、半導体パッケージ２００の上面図である。同図におけるｂは、半導体パッケージ２００の下面図である。
　同図におけるａに例示するように、半導体パッケージ２００を上から見ると、ガラス２１０を通して、再配線３５１を視認することができる。また、同図におけるｂに例示するように、半導体パッケージ２００の下面において、外周に沿って、外部端子２５３が配列される。図２１および図２２に例示した構成のパッケージは、ＦＯＣＳＰ（Fan-Out Chip Size/Scale Package）と呼ばれる。
　このように本技術の第２の実施の形態の第３の変形例によれば、センサーチップ３１０を再配線層３５４にフリップチップ接続するため、ロジック回路２３２等にビアを貫通させる必要がなくなる。これにより、ビアの貫通によってロジック回路２３２等の特性が変動することが無くなり、その特性変動に起因する歩留まりの低下を抑制することができる。
　［第４の変形例］
　上述の第２の実施の形態では、センサーチップ３１０をセラミック基板３２０に接続していたが、フレーム付のインターポーザに接着することもできる。この第２の実施の形態の第４の変形例の半導体パッケージ２００は、センサーチップ３１０をフレーム付のインターポーザに接着した点において第２の実施の形態と異なる。
　図２３は、本技術の第２の実施の形態の第４の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第２の実施の形態の第４の変形例の半導体パッケージ２００はセラミック基板３２０の代わりに、フレーム３６２およびセラミックインターポーザ３６４が設けられる点において第２の実施の形態と異なる。また、第２の実施の形態の第４の変形例のセンサーチップ３１０の構成は、第２の実施の形態の第１の変形例と同様である。
　受光側を上側として、センサーチップ３１０の下面は、接着剤３４４によりセラミックインターポーザ３６４に接着される。また、センサーチップ３１０は、ワイヤ３３１により、セラミックインターポーザ３６４と接続される。
　また、セラミックインターポーザ３６４の下面に、ランドなどの外部端子３６５が形成される。セラミックインターポーザ３６４内には、ビアや再配線が形成され、それらによりワイヤ３３１と外部端子３６５とが接続される。
　セラミックインターポーザ３６４の上面のうち、センサーチップ３１０の周囲は、フレーム３６２とシール剤３６３により接続される。フレーム３６２は、すり鉢状の内壁を有し、外壁にＺ軸に垂直な基準面が形成された部材である。同図における太い波線は、基準面を示す。この基準面が、カメラモジュールなどに取付けられる。また、フレーム３６２の上面は、シール剤３６１によりガラス２１０と接続される。
　このように本技術の第２の実施の形態の第３の変形例によれば、センサーチップ３１０をワイヤ３３１によりセラミックインターポーザ３６４に接続するため、ロジック回路２３２等にビアを貫通させる必要がなくなる。これにより、ビアの貫通によってロジック回路２３２等の特性が変動することが無くなり、その特性変動に起因する歩留まりの低下を抑制することができる。
　［第５の変形例］
　上述の第２の実施の形態では、半田ボールを外部端子２５３として設けていたが、半田ボールの代わりにパッドを設けることもできる。第２の実施の形態の第５の変形例の半導体パッケージ２００は、パッドを外部端子として設けた点において第２の実施の形態と異なる。
　図２４は、本技術の第２の実施の形態の第５の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第２の実施の形態の第５の変形例の半導体パッケージ２００は、外部端子２５３（半田ボール）の代わりに、パッドが外部端子３７１として設けられた点において第２の実施の形態と異なる。
　このように、本技術の第２の実施の形態の第５の変形例によれば、半田ボールの代わりにパッドを設けたため、ワイヤボンディングなどを行うことができる。
　［第６の変形例］
　上述の第２の実施の形態では、出力側ビア２５５により、センサーチップ３１０をセラミック基板３２０に接続していたが、フリップチップ接続することもできる。第２の実施の形態の第６の変形例の半導体パッケージ２００は、センサーチップ３１０をセラミック基板３２０にフリップチップ接続する点において第２の実施の形態と異なる。
　図２５は、本技術の第２の実施の形態の第６の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第２の実施の形態の第６の変形例の半導体パッケージ２００は、センサーチップ３１０がバンプ３８１によりセラミック基板３２０に接続される点において第２の実施の形態と異なる。また、第２の実施の形態の第６の変形例のセンサーチップ３１０の構成は、第２の実施の形態の第１の変形例と同様である。
　また、セラミック基板３２０は、センサーチップ３１０の上面のうち画素アレイ部の周囲と、センサーチップ３１０の側面をカバーする。
　このように、本技術の第２の実施の形態の第６の変形例によれば、ロジック回路２３２等の下部の配線層２４０をバンプ３８１によりセラミック基板３２０に接続するため、ロジック回路２３２等にビアを貫通させる必要がなくなる。これにより、ビアの貫通によってロジック回路２３２等の特性が変動することが無くなり、その特性変動に起因する歩留まりの低下を抑制することができる。
　＜３．第３の実施の形態＞
　上述の第１の実施の形態では、固体撮像素子２２０の下部に、ロジック回路２３２およびメモリ２３３を設けていたが、ＴｏＦ（Time of Flight）方式で測距する機能を実現するには、発光素子が必要になる。この第３の実施の形態の半導体パッケージ２００は、発光素子を設けた点において第１の実施の形態と異なる。
　図２６は、本技術の第３の実施の形態における半導体パッケージ２００の一構成例を示す断面図である。この第３の実施の形態の半導体パッケージ２００は、発光素子４１１がさらに設けられる点において第１の実施の形態と異なる。
　発光素子４１１は、赤外光などの光を発光するものである。発光素子４１１として、例えば、ＬＥＤ（Light Emitting Diode）やレーザーダイオードが用いられる。この発光素子４１１は、回路層２３０に設けられる。
　また、受光側を上側として、固体撮像素子２２０の上面（すなわち、受光面）から発光素子４１１までをＺ方向に沿って貫通する開口部４１０が、固体撮像素子２２０および回路層２３０に形成される。この開口部４１０を介して発光素子４１１は、光を照射することができる。同図における矢印は、発光素子４１１からの光の照射方向を示す。
　同図に例示したように、発光素子４１１を回路層２３０に埋め込むことにより、センサーチップからの引き出し端子数を削減することができる。これにより、半導体パッケージ２００を用いるＴｏＦモジュールのサイズの縮小や、インターポーザを設ける場合のコスト低減にも寄与する。また、発光素子４１１を回路層２３０に埋め込むことにより、Ｘ軸方向やＹ軸方向において、受光素子（固体撮像素子２２０）と、発光素子４１１との距離を近くすることができる。これにより、測距精度を向上させることができる。
　なお、発光素子４１１を埋め込んでいるが、発光素子４１１以外の素子を埋め込むこともできる。例えば、温度センサー、湿度センサーや気圧センサーを埋め込むこともできる。これらのセンサーを埋め込むことにより、半導体パッケージ内の回路（ロジック回路２３２など）や外部の回路は、半導体パッケージ２００内の異常の有無を検知し、センサーの駆動にフィードバックすることができる。
　なお、発光素子４１１は、特許請求の範囲に記載の埋め込み素子の一例である。
　図２７は、本技術の第３の実施の形態における半導体パッケージ２００の構成を模式的に示した断面図である。
　ロジック回路２３２は、発光素子４１１を制御して照射光を物体に照射させる。そして、固体撮像素子２２０は、照射光に対する反射光を受光し、ロジック回路２３２は、ＴｏＦ方式により物体までの距離を測定する。ロジック回路２３２は、その測定データを外部端子２５３を介して外部へ出力する。なお、ロジック回路２３２の代わりに、半導体パッケージ２００の外部の制御回路が、発光素子４１１の発光動作を制御することもできる。
　図２８は、本技術の第３の実施の形態におけるロジック回路２３２等を薄くする工程までを説明するための図である。同図におけるａは、固体撮像素子２２０を形成する工程を説明するための図である。同図におけるｂは、ロジック回路２３２等を接続する工程を説明するための図である。同図におけるｃは、ロジック回路２３２等を薄くする工程までを説明するための図である。
　同図におけるａに例示するように製造システムは、複数のチップ領域に分割されたウェハーにおいて、チップ領域ごとに固体撮像素子２２０を形成する。そして、同図におけるｂに例示するように、製造システムは、固体撮像素子２２０に、ロジック回路２３２、メモリ２３３や発光素子４１１をＣｕ－Ｃｕ接合などにより接続する。続いて、同図におけるｃに例示するように、製造システムは、ロジック回路２３２等を必要に応じて薄くする。
　図２９は、本技術の第３の実施の形態における支持基板２５０を接続する工程までを説明するための図である。同図におけるａは、ロジック回路２３２等を絶縁膜に埋め込む工程を説明するための図である。同図におけるｂは、回路層２３０を平坦化する工程を説明するための図である。同図におけるｃは、支持基板２５０を接続する工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、絶縁膜によりロジック回路２３２等を埋め込むことにより回路層２３０を形成する。そして、製造システムは、同図におけるｂに例示するように回路層２３０を平坦化する。続いて、製造システムは、同図におけるｃに例示するように、回路層２３０を下側にして、その回路層２３０をウェハー状の支持基板２５０に、Ｃｕ－Ｃｕ接合などにより接続する。
　図３０は、本技術の第３の実施の形態における開口部４１０を形成する工程を説明するための図である。同図に例示するように、製造システムは、発光素子４１１まで貫通する開口部４１０を形成する。また、製造システムは、固体撮像素子２２０に複数の画素２２１を形成し、画素２２１毎に、カラーフィルタ（不図示）と、オンチップレンズ２２２とを形成する。
　この後に、製造システムは、出力側ビア２５１や２５４と、再配線２５２および外部端子２５３とを支持基板２５０に形成する。また、製造システムは、樹脂ダム２６１を形成し、ガラス２１０により固体撮像素子２２０を密閉し、ダイシングを行う。
　このように、本技術の第３の実施の形態によれば、発光素子４１１を半導体モジュール２００内の回路層２３０に埋め込んだため、半導体モジュール２００の外部に発光素子４１１を配置する場合と比較してＴｏＦモジュールのサイズを小さくすることができる。
　［第１の変形例］
　上述したように第３の実施の形態では、出力側ビア２５５により、センサーチップ３１０を支持基板２５０に接続していたが、ワイヤによりフレーム付き基板に接続することもできる。この第３の実施の形態の第１の変形例の半導体パッケージ２００は、センサーチップ３１０をワイヤによりフレーム付き基板に接続する点において第３の実施の形態と異なる。
　図３１は、本技術の第３の実施の形態の第１の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第３の実施の形態の第１の変形例の半導体パッケージ２００は、フレーム付き基板４２１がさらに設けられる点において第３の実施の形態と異なる。
　フレーム付き基板４２１は、外周にフレームが形成された基板である。このフレーム付き基板４２１の底面にはセンサーチップ３１０が設けられる。また、フレーム付き基板４２１のフレーム部分には、ガラス２１０が接続される。
　センサーチップ３１０は、受光側を上側とすると上から順に、固体撮像素子２２０、回路層２３０、配線層２４０および支持基板２５０が積層されたチップである。各層の構成は、第１の実施の形態と同様である。ただし、センサーチップ３１０は、ワイヤ３３１によりフレーム付き基板４２１と接続される。
　図３２は、本技術の第３の実施の形態の第１の変形例におけるセンサーチップ３１０の構成を模式的に示した断面図である。同図に例示するように、支持基板２５０には、出力側ビア２５５が形成されない。このため、ビアがロジック回路２３２等を貫通せず、ビアの貫通によりロジック回路２３２等の特性が変動することが無くなる。したがって、その特性変動に起因する歩留まりの低下を抑制することができる。
　このように、本技術の第３の実施の形態の第１の変形例によれば、センサーチップ３１０をフレーム付き基板４２１にワイヤボンディングしたため、ロジック回路２３２等にビアを貫通させる必要がなくなる。これにより、ビアの貫通によってロジック回路２３２等の特性が変動することが無くなり、その特性変動に起因する歩留まりの低下を抑制することができる。
　［第２の変形例］
　上述の第３の実施の形態では、ウェハーレベルで製造した半導体パッケージ２００に発光素子４１１を設けていたが、セラミック基板に実装したセラミックパッケージに発光素子４１１を設けることもできる。この第３の実施の形態の第２の変形例の半導体パッケージ２００は、セラミックパッケージである点において第３の実施の形態と異なる。
　図３３は、本技術の第３の実施の形態の第２の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第３の実施の形態の第２の変形例の半導体パッケージ２００は、セラミック基板４３１がさらに設けられる点において第３の実施の形態と異なる。
　セラミック基板４３１内には、空間が設けられ、その空間内にセンサーチップ３１０が設けられる。また、その空間は、ガラス２１０により密閉される。第３の実施の形態の第２の変形例のセンサーチップ３１０の構成は、第３の実施の形態の第１の変形例と同様である。第３の実施の形態の第２の変形例においても、第３の実施の形態の第１の変形例と同様に、センサチップ３１０内の配線層２４０は、ワイヤ３３１によりセラミック基板４３１と接続される。
　このように、本技術の第３の実施の形態の第２の変形例によれば、セラミック基板４３１内のセンサーチップ３１０内に発光素子４１１を設けたため、セラミックパッケージを用いるＴｏＦモジュールのサイズを小さくすることができる。
　［第３の変形例］
　上述の第３の実施の形態では、固体撮像素子２２０と配線層２４０との間に回路層２３０を配置していたが、固体撮像素子２２０と回路層２３０との間に配線層２４０を配置することもできる。この第３の実施の形態の第３の変形例の半導体パッケージ２００は、固体撮像素子２２０と回路層２３０との間に配線層２４０を配置した点において第３の実施の形態と異なる。
　図３４は、本技術の第３の実施の形態の第３の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第３の実施の形態の第３の変形例の半導体パッケージ２００は、固体撮像素子２２０と回路層２３０との間に配線層２４０が配置される点において第３の実施の形態と異なる。また、この構成において、出力側ビア２５１は、支持基板２５０および回路層２３０を貫通して形成される。
　図３５は、本技術の第３の実施の形態の第３の変形例における半導体パッケージの構成を模式的に示した断面図である。同図に例示するように、開口部４１０は、固体撮像素子２２０および配線層２４０を発光素子４１１まで貫通して形成される。
　このように、本技術の第３の実施の形態の第３の変形例によれば、固体撮像素子２２０と回路層２３０との間に配線層２４０を配置したため、固体撮像素子２２０および配線層２４０を貫通する開口部４１０を介して照射光を照射することができる。
　＜４．第４の実施の形態＞
　上述の第１の実施の形態では、固体撮像素子２２０の下部に、ロジック回路２３２およびメモリ２３３を設けていたが、ＴｏＦ（Time of Flight）方式で測距する機能を実現するには、発光素子が必要になる。この第４の実施の形態の半導体パッケージ２００は、発光素子を設けた点において第１の実施の形態と異なる。
　図３６は、本技術の第４の実施の形態における半導体パッケージ２００の一構成例を示す断面図である。この第４の実施の形態の半導体パッケージ２００には、フレーム５１０と、ＬＥＤ５２１および５２２と、パッケージ基板５５０とがさらに設けられる。また、配線層２４０および支持基板２５０の代わりに配線層付き支持基板５４０が設けられる。
　受光側を上側として、パッケージ基板５５０の上面の外周には、フレーム５１０が設けられる。フレーム５１０の上部には、ガラス２１０が接着される。また、パッケージ基板５５０の上面には、上から順に、固体撮像素子２２０、回路層２３０および配線層付き支持基板５４０が積層される。パッケージ基板５５０として、例えば、セラミック基板、有機基板やフレキシブル基板が用いられる。
　配線層付き支持基板５４０は、支持基板の上部に配線層が形成されたものである。この配線層付き支持基板５４０の面積は、固体撮像素子２２０および回路層２３０より広い。このため、配線層付き支持基板５４０の周囲には、スペースが生じる。このスペースにＬＥＤ５２１および５２２などの素子や部品が配置される。ＬＥＤ５２１および５２２は、配線層付き支持基板５４０とワイヤ５３１により接続され、配線層付き支持基板５４０は、ワイヤ５３２によりパッケージ基板５５０と接続される。
　ＬＥＤ５２１および５２２は、赤外光などの光を発光する発光素子である。同図における矢印は、ＬＥＤ５２１等からの光の照射方向を示す。なお、ＬＥＤ５２１および５２２を配線層２４０に配置しているが、ＬＥＤ５２１等以外の素子や部品を配置することもできる。
　同図に例示したように、ＬＥＤ５２１等を半導体パッケージ２００内に設けることにより、半導体パッケージ２００を用いるＴｏＦモジュールのサイズを縮小することができる。また、Ｘ軸方向やＹ軸方向において、受光素子（固体撮像素子２２０）と、発光素子４１１との距離を近くすることができる。これにより、測距精度を向上させることができる。
　図３７は、本技術の第４の実施の形態における半導体パッケージの構成を模式的に示した断面図である。
　ロジック回路２３２は、ＬＥＤ５２１等を制御して照射光を物体に照射させる。そして、固体撮像素子２２０は、照射光に対する反射光を受光し、ロジック回路２３２は、ＴｏＦ方式により物体までの距離を測定する。ロジック回路２３２は、その測定データをワイヤ５３２を介して外部へ出力する。なお、ロジック回路２３２の代わりに、半導体パッケージ２００の外部の制御回路が、ＬＥＤ５２１等の発光動作を制御することもできる。
　図３８は、本技術の第４の実施の形態におけるロジック回路２３２等を薄くする工程までを説明するための図である。同図におけるａは、固体撮像素子２２０を形成する工程を説明するための図である。同図におけるｂは、ロジック回路２３２等を接続する工程を説明するための図である。同図におけるｃは、ロジック回路２３２等を薄くする工程までを説明するための図である。
　同図におけるａに例示するように製造システムは、複数のチップ領域に分割されたウェハーにおいて、チップ領域ごとに固体撮像素子２２０を形成する。そして、同図におけるｂに例示するように、製造システムは、固体撮像素子２２０に、ロジック回路２３２やメモリ２３３をＣｕ－Ｃｕ接合などにより接続する。続いて、同図におけるｃに例示するように、製造システムは、ロジック回路２３２等を必要に応じて薄くする。
　図３９は、本技術の第４の実施の形態における配線層２４０を形成する工程までを説明するための図である。同図におけるａは、ロジック回路２３２等を絶縁膜に埋め込む工程を説明するための図である。同図におけるｂは、回路層を平坦化する工程を説明するための図である。同図におけるｃは、配線層を形成する工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、絶縁膜によりロジック回路２３２等を埋め込むことにより回路層２３０を形成する。そして、製造システムは、同図におけるｂに例示するように回路層２３０を平坦化する。続いて、製造システムは、同図におけるｃに例示するように、支持基板の上部に配線層を形成し、配線層付き支持基板５４０とする。
　図４０は、本技術の第４の実施の形態におけるカラーフィルタおよびオンチップレンズを形成する工程までを説明するための図である。同図におけるａは、配線層付き支持基板５４０を接続する工程を説明するための図である。同図におけるｂは、配線層付き支持基板５４０まで開口する工程を説明するための図である。同図におけるｃは、カラーフィルタおよびオンチップレンズを形成する工程までを説明するための図である。
　同図におけるａに例示するように、製造システムは、固体撮像素子２２０および回路層２３０を配線層付き支持基板５４０にＣｕ－Ｃｕ接合により接続する。そして、同図におけるｂに例示するように、固体撮像素子２２０および回路層２３０のうち、回路が形成された中央部の周囲を、配線層付き支持基板５４０まで開口する。続いて、同図におけるｃに例示するように、製造システムは、固体撮像素子２２０に複数の画素２２１を形成し、画素２２１毎に、カラーフィルタ（不図示）とオンチップレンズ２２２とを形成する。
　図４１は、本技術の第４の実施の形態におけるワイヤボンディングの工程までを説明するための図である。同図におけるａは、ＬＥＤ５２１および５２２を形成する工程を説明するための図である。同図におけるｂは、ワイヤボンディングの工程を説明するための図である。
　同図におけるａに例示するように、製造システムは、配線層付き支持基板５４０の上面において、固体撮像素子２２０および回路層２３０の周囲にＬＥＤ５２１および５２２を形成する。そして、同図におけるｂに例示するように、製造システムは、ＬＥＤ５２１等をワイヤ５３１により配線層付き支持基板５４０に接続し、配線層付き支持基板５４０をワイヤ５３２によりパッケージ基板５５０に接続する。
　そして、製造システムは、パッケージ基板５５０の上面の外周にフレーム５１０を形成し、そのフレーム５１０の上部にガラス２１０を接着してダイシングを行う。
　このように、本技術の第４の実施の形態によれば、ＬＥＤ５２１等を半導体パッケージ２００内の配線層付き支持基板５４０に設けたため、ＴｏＦモジュールのサイズを小さくし、測距精度を向上させることができる。
　［第１の変形例］
　上述の第４の実施の形態では、ＬＥＤ５２１等を配線層付き支持基板５４０に設けたが、ＬＥＤ５２１等の代わりに、レーザーダイオードを設けることもできる。この第４の実施の形態の第１の変形例の半導体パッケージ２００は、レーザーダイオードを配線層付き支持基板５４０に設けた点において第４の実施の形態と異なる。
　図４２は、本技術の第４の実施の形態の第１の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第４の実施の形態の第１の変形例の半導体パッケージ２００は、ＬＥＤ５２１および５２２の代わりに、レーザーダイオード５２３および５２４を設けた点において第４の実施の形態と異なる。
　このように、本技術の第４の実施の形態によれば、レーザーダイオード５２３等を半導体パッケージ２００内の配線層付き支持基板５４０に設けたため、ＴｏＦモジュールのサイズを小さくし、測距精度を向上させることができる。
　［第２の変形例］
　上述の第４の実施の形態では、ＬＥＤ５２１等を配線層付き支持基板５４０に設けたが、ＬＥＤ以外の回路や部品を追加することもできる。この第４の実施の形態の第１の変形例の半導体パッケージ２００は、追加の回路や部品を配線層付き支持基板５４０に設けた点において第４の実施の形態と異なる。
　図４３は、本技術の第４の実施の形態の第２の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第４の実施の形態の第２の変形例の半導体パッケージ２００は、ＬＥＤ５２１および５２２の代わりに、ロジック回路５２５および能動部品５２６を設けた点において第４の実施の形態と異なる。
　ロジック回路５２５や能動部品５２６として、ウェハーの高温工程では耐えられないものを実装することができる。ロジック回路５２５等の追加により、半導体パッケージ２００の機能を向上させることができる。
　なお、ロジック回路５２５の代わりに、追加のメモリを配置することもできる。メモリとして、例えば、ＨＭＣ（Hybrid Memory Cube）が用いられる。また、能動部品５２６の代わりに、受動部品を配置することもできる。
　なお、ＬＥＤ５２１、ＬＥＤ５２２、レーザーダイオード５２３、レーザーダイオード５２４、ロジック回路５２５および能動部品５２６は、特許請求の範囲に記載の追加回路の一例である。
　また、これらの追加回路の配線層付き支持基板５４０への接続方法は、限定されない。例えば、半田接続、導電ワイヤ接続や、導電性材料による接続により追加回路を接続することができる。
　図４４は、本技術の第４の実施の形態の第２の変形例におけるワイヤボンディングの工程までを説明するための図である。同図におけるａは、ロジック回路５２５および能動部品５２６を形成する工程を説明するための図である。同図におけるｂは、ワイヤボンディングの工程を説明するための図である。
　第４の実施の形態の第２の変形例においても第４の実施の形態と同様に、図３８乃至図４０の工程が行われる。そして、図４４におけるａに例示するように、製造システムは、配線層付き支持基板５４０の上面において、固体撮像素子２２０および回路層２３０の周囲にロジック回路５２５および能動部品５２６を形成する。続いて、同図におけるｂに例示するように、製造システムは、配線層付き支持基板５４０をワイヤ５３２によりパッケージ基板５５０に接続する。
　このように、本技術の第４の実施の形態の第２の変形例によれば、追加のロジック回路５２５や能動部品５２６を配線層付き支持基板５４０に設けたため、半導体パッケージ２００の機能を向上させることができる。
　［第３の変形例］
　上述の第４の実施の形態の第２の変形例では、ロジック回路５２５および能動部品５２６を形成し、配線層付き支持基板５４０をワイヤ５３２により接続していたが、信頼性や取扱いの観点から、これらを樹脂により封止することが望ましい。この第４の実施の形態の第３の変形例の半導体パッケージ２００は、ロジック回路５２５等とワイヤ５３２とを封止樹脂内に埋め込んだ点において第４の実施の形態の第２の変形例と異なる。
　図４５は、本技術の第４の実施の形態の第３の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第４の実施の形態の第３の変形例の半導体パッケージ２００は、ロジック回路５２５および能動部品５２６とワイヤ５３２とが封止樹脂５６０内に埋め込まれた点において第４の実施の形態の第２の変形例と異なる。これにより、半導体パッケージ２００の信頼性を向上させ、取り扱いを容易にすることができる。
　このように、本技術の第４の実施の形態の第３の変形例によれば、ロジック回路５２５等を封止樹脂５６０内に埋め込んだため、半導体パッケージ２００の信頼性を向上させ、取り扱いを容易にすることができる。
　［第４の変形例］
　上述の第４の実施の形態の第２の変形例では、固体撮像素子２２０の受光面の上部にガラス２１０を配置していたが、ガラス２１０の代わりに透明樹脂を設けることもできる。この第４の実施の形態の第４の変形例の半導体パッケージ２００は、固体撮像素子２２０の受光面を透明樹脂により保護する点において第４の実施の形態の第２の変形例と異なる。
　図４６は、本技術の第４の実施の形態の第４の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第４の実施の形態の第４の変形例の半導体パッケージ２００は、フレーム５１０およびガラス２１０の代わりに透明樹脂５７０が形成される点において第４の実施の形態の第２の変形例と異なる。
　透明樹脂５７０は、固体撮像素子２２０の受光面を保護する透明な樹脂である。透明樹脂５７０で受光面を保護することにより、ガラス２１０を設ける場合と比較して、半導体パッケージ２００のＺ軸方向のサイズ（すなわち、厚み）を小さくすることができる。
　このように、本技術の第４の実施の形態の第４の変形例によれば、固体撮像素子２２０の受光面を透明樹脂５７０により保護するため、半導体パッケージ２００の厚みをより小さくすることができる。
　［第５の変形例］
　上述の第４の実施の形態の第２の変形例では、固体撮像素子２２０の上部にフレーム５１０を介してガラス２１０を配置していたが、リブを介してガラスを配置することもできる。この第４の実施の形態の第５の変形例の半導体パッケージ２００は、リブおよびガラスを設けた点において第４の実施の形態の第２の変形例と異なる。
　図４７は、本技術の第４の実施の形態の第５の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第４の実施の形態の第５の変形例の半導体パッケージ２００は、フレーム５１０およびガラス２１０の代わりにリブ５８１およびＡＲ（Anti Reflection）コートシールガラス５８０を設けた点において第４の実施の形態の第２の変形例と異なる。
　リブ５８１は、封止樹脂５６０に取付けられる。また、ＡＲコートシールガラス５８０は、リブ５８１を介して封止樹脂５６０に接続される。このＡＲコートシールガラス５８０により、固体撮像素子２２０の受光面が保護される。
　なお、ＡＲコートシールガラス５８０は、特許請求の範囲に記載のガラスの一例である。
　このように、本技術の第４の実施の形態の第５の変形例によれば、リブ５８１を介してＡＲコートシールガラス５８０を封止樹脂５６０に接続したため、固体撮像素子２２０の受光面を保護することができる。
　＜移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図４８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図４８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図４８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図４９は、撮像部１２０３１の設置位置の例を示す図である。
　図４９では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図４９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、図２の半導体パッケージ２００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、歩留まりを向上させることができるため、システムのコストを低減することが可能になる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
　なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成もとることができる。
（１）画像データを生成する固体撮像素子と、
　前記画像データに対して所定の信号処理を行う信号処理回路が配置された回路層と、
　外部端子に一端が接続された出力側ビアが貫通する支持基板と、
　前記支持基板と前記回路層との間に配置されて前記信号処理回路と前記出力側ビアの他端とを接続する信号線が配線された配線層と
を具備する半導体パッケージ。
（２）ガラスと、
　前記固体撮像素子の受光面のうち画素アレイ部の周囲と前記ガラスとの間に形成された樹脂ダムと
をさらに具備する前記（１）記載の半導体パッケージ。
（３）ガラスと、
　前記固体撮像素子と前記ガラスとの間に埋め込まれた透明樹脂と
をさらに具備する前記（１）記載の半導体パッケージ。
（４）前記出力側ビアは、前記支持基板の表面のうち前記信号処理回路に対応する領域と前記信号処理回路に対応しない領域とに配置される
前記（１）から（３）のいずれかに記載の半導体パッケージ。
（５）セラミック基板をさらに具備し、
　前記出力側ビアは、前記支持基板およびセラミック基板を貫通する
前記（１）記載の半導体パッケージ。
（６）前記回路層には、埋め込み素子がさらに配置され、
　前記固体撮像素子および前記回路層には、前記固体撮像素子の受光面から前記埋め込み素子まで貫通した開口部が形成される
前記（１）記載の半導体パッケージ。
（７）画像データを生成して入力側ビアの一端に入力する固体撮像素子と、
　前記画像データに対して所定の信号処理を行う信号処理回路と前記入力側ビアの他端とを接続する信号線が配線された配線層と、
　前記固体撮像素子と前記配線層との間に配置されて前記入力側ビアおよび前記信号処理回路が設けられた回路層と
を具備する半導体パッケージ。
（８）一端が外部端子に接続された出力側ビアが貫通するセラミック基板をさらに具備する
前記（７）記載の半導体パッケージ。
（９）前記セラミック基板と前記配線層とはワイヤにより接続される
前記（８）記載の半導体パッケージ。
（１０）前記セラミック基板と前記配線層とはバンプにより接続される
前記（８）記載の半導体パッケージ。
（１１）ガラスと
　前記固体撮像素子の画素アレイ部の周囲と前記ガラスとの間に形成されたスペーサ樹脂と、
　インターポーザとをさらに具備し、
　前記インターポーザと前記配線層とはワイヤにより接続される
前記（７）記載の半導体パッケージ。
（１２）接合バンプと外部端子とを接続する信号線が配線された再配線層をさらに具備し、
　前記配線層は、前記バンプにより前記再配線層と接続される
前記（７）記載の半導体パッケージ。
（１３）フレームと、
　前記フレームに接着されたインターポーザとをさらに具備し、
　前記インターポーザと前記配線層とはワイヤにより接続される
前記（７）記載の半導体パッケージ。
（１４）前記回路層には、埋め込み素子がさらに配置され、
　前記固体撮像素子および前記回路層には、前記固体撮像素子の受光面から前記埋め込み素子まで貫通した開口部が形成される
前記（７）記載の半導体パッケージ。
（１５）フレームが外周に形成されたフレーム付き基板をさらに具備し、
　前記配線層と前記フレーム付き基板とは、ワイヤにより接続される
前記（１４）記載の半導体パッケージ。
（１６）セラミック基板をさらに具備し、
　前記セラミック基板と前記配線層とは、ワイヤにより接続される
前記（１４）記載の半導体パッケージ。
（１７）前記配線層の受光側の面に設けられた追加回路をさらに具備する
前記（７）記載の半導体パッケージ。
（１８）前記追加回路は封止樹脂内に埋め込まれる
前記（１７）記載の半導体パッケージ。
（１９）前記固体撮像素子の受光面を保護する透明樹脂をさらに具備する
前記（１８）記載の半導体パッケージ。
（２０）前記封止樹脂にリブを介して接続されたガラスをさらに具備する
前記（１８）記載の半導体パッケージ。
　１００　電子装置
　１１０　光学部
　１２０　ＤＳＰ（Digital Signal Processing）回路
　１３０　表示部
　１４０　操作部
　１５０　バス
　１６０　フレームメモリ
　１７０　記憶部
　１８０　電源部
　２００　半導体パッケージ
　２１０　ガラス
　２２０　固体撮像素子
　２２１　画素
　２２２　オンチップレンズ
　２３０　回路層
　２３１、２３４　入力側ビア
　２３２、５２５　ロジック回路
　２３３　メモリ
　２４０　配線層
　２４１、２４３、２４４、２４５　パッド
　２４２　信号線
　２５０　支持基板
　２５１、２５４、２５５、３２１　出力側ビア
　２５２、３２２、３５１　再配線
　２５３、３６５、３７１　外部端子
　２６１　樹脂ダム
　２６２　キャビティ
　２６３、５７０　透明樹脂
　３１０　センサーチップ
　３２０、４３１　セラミック基板
　３３１、５３１、５３２　ワイヤ
　３４１　モールド樹脂
　３４２　ポティング樹脂
　３４３　スペーサー樹脂
　３４４　接着剤
　３４５　インターポーザ
　３５２　シールリング
　３５３、３８１　バンプ
　３５４　再配線層
　３６１、３６３　シール剤
　３６２、５１０　フレーム
　３６４　セラミックインターポーザ
　４１０　開口部
　４１１　発光素子
　４２１　フレーム付き基板
　５２１、５２２　ＬＥＤ
　５２３、５２４　レーザーダイオード
　５２６　能動部品
　５４０　配線層付き支持基板
　５５０　パッケージ基板
　５６０　封止樹脂
　５８０　ＡＲコートシールガラス
　５８１　リブ
　１２０３１　撮像部

Claims (20)

  1. 　画像データを生成する固体撮像素子と、
    　前記画像データに対して所定の信号処理を行う信号処理回路が配置された回路層と、
    　外部端子に一端が接続された出力側ビアが貫通する支持基板と、
    　前記支持基板と前記回路層との間に配置されて前記信号処理回路と前記出力側ビアの他端とを接続する信号線が配線された配線層と
    を具備する半導体パッケージ。
  2. 　ガラスと、
    　前記固体撮像素子の受光面のうち画素アレイ部の周囲と前記ガラスとの間に形成された樹脂ダムと
    をさらに具備する請求項１記載の半導体パッケージ。
  3. 　ガラスと、
    　前記固体撮像素子と前記ガラスとの間に埋め込まれた透明樹脂と
    をさらに具備する請求項１記載の半導体パッケージ。
  4. 　前記出力側ビアは、前記支持基板の表面のうち前記信号処理回路に対応する領域と前記信号処理回路に対応しない領域とに配置される
    請求項１記載の半導体パッケージ。
  5. 　セラミック基板をさらに具備し、
    　前記出力側ビアは、前記支持基板およびセラミック基板を貫通する
    請求項１記載の半導体パッケージ。
  6. 　前記回路層には、埋め込み素子がさらに配置され、
    　前記固体撮像素子および前記回路層には、前記固体撮像素子の受光面から前記埋め込み素子まで貫通した開口部が形成される
    請求項１記載の半導体パッケージ。
  7. 　画像データを生成して入力側ビアの一端に入力する固体撮像素子と、
    　前記画像データに対して所定の信号処理を行う信号処理回路と前記入力側ビアの他端とを接続する信号線が配線された配線層と、
    　前記固体撮像素子と前記配線層との間に配置されて前記入力側ビアおよび前記信号処理回路が設けられた回路層と
    を具備する半導体パッケージ。
  8. 　一端が外部端子に接続された出力側ビアが貫通するセラミック基板をさらに具備する
    請求項７記載の半導体パッケージ。
  9. 　前記セラミック基板と前記配線層とはワイヤにより接続される
    請求項８記載の半導体パッケージ。
  10. 　前記セラミック基板と前記配線層とはバンプにより接続される
    請求項８記載の半導体パッケージ。
  11. 　ガラスと
    　前記固体撮像素子の画素アレイ部の周囲と前記ガラスとの間に形成されたスペーサ樹脂と、
    　インターポーザとをさらに具備し、
    　前記インターポーザと前記配線層とはワイヤにより接続される
    請求項７記載の半導体パッケージ。
  12. 　接合バンプと外部端子とを接続する信号線が配線された再配線層をさらに具備し、
    　前記配線層は、前記バンプにより前記再配線層と接続される
    請求項７記載の半導体パッケージ。
  13. 　フレームと、
    　前記フレームに接着されたインターポーザとをさらに具備し、
    　前記インターポーザと前記配線層とはワイヤにより接続される
    請求項７記載の半導体パッケージ。
  14. 　前記回路層には、埋め込み素子がさらに配置され、
    　前記固体撮像素子および前記回路層には、前記固体撮像素子の受光面から前記埋め込み素子まで貫通した開口部が形成される
    請求項７記載の半導体パッケージ。
  15. 　フレームが外周に形成されたフレーム付き基板をさらに具備し、
    　前記配線層と前記フレーム付き基板とは、ワイヤにより接続される
    請求項１４記載の半導体パッケージ。
  16. 　セラミック基板をさらに具備し、
    　前記セラミック基板と前記配線層とは、ワイヤにより接続される
    請求項１４記載の半導体パッケージ。
  17. 　前記配線層の受光側の面に設けられた追加回路をさらに具備する
    請求項７記載の半導体パッケージ。
  18. 　前記追加回路は封止樹脂内に埋め込まれる
    請求項１７記載の半導体パッケージ。
  19. 　前記固体撮像素子の受光面を保護する透明樹脂をさらに具備する
    請求項１８記載の半導体パッケージ。
  20. 　前記封止樹脂にリブを介して接続されたガラスをさらに具備する
    請求項１８記載の半導体パッケージ。
PCT/JP2020/020224 2019-07-23 2020-05-22 半導体パッケージ Ceased WO2021014731A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021534558A JP7630428B2 (ja) 2019-07-23 2020-05-22 半導体パッケージ
EP20844561.9A EP4006975A4 (en) 2019-07-23 2020-05-22 SEMICONDUCTOR HOUSING
CN202080051550.XA CN114127940A (zh) 2019-07-23 2020-05-22 半导体封装
US17/626,444 US12593524B2 (en) 2019-07-23 2020-05-22 Semiconductor package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019135043 2019-07-23
JP2019-135043 2019-07-23

Publications (1)

Publication Number Publication Date
WO2021014731A1 true WO2021014731A1 (ja) 2021-01-28

Family

ID=74192517

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/020224 Ceased WO2021014731A1 (ja) 2019-07-23 2020-05-22 半導体パッケージ

Country Status (5)

Country Link
US (1) US12593524B2 (ja)
EP (1) EP4006975A4 (ja)
JP (1) JP7630428B2 (ja)
CN (1) CN114127940A (ja)
WO (1) WO2021014731A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023058336A1 (ja) * 2021-10-08 2023-04-13 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07204162A (ja) * 1994-01-14 1995-08-08 Fuji Photo Optical Co Ltd 固体撮像素子の取付け回路部材
JP2000253203A (ja) * 1999-03-04 2000-09-14 Canon Inc イメージセンサー
JP2001320036A (ja) * 2000-05-10 2001-11-16 Mitsubishi Electric Corp 撮像装置及びその製造方法
JP2007042879A (ja) * 2005-08-03 2007-02-15 Matsushita Electric Ind Co Ltd 半導体撮像装置およびその製造方法
JP2007287967A (ja) * 2006-04-18 2007-11-01 Shinko Electric Ind Co Ltd 電子部品装置
JP2007299929A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 光学デバイス装置とそれを用いた光学デバイスモジュール
JP2008160648A (ja) * 2006-12-26 2008-07-10 Hitachi Maxell Ltd カメラモジュール、撮像装置及び撮像装置の製造方法
JP2016086091A (ja) * 2014-10-27 2016-05-19 株式会社リコー 薄膜付きカバー部材、固体撮像装置及び薄膜付きカバー部材の製造方法
WO2017061296A1 (ja) * 2015-10-09 2017-04-13 ソニー株式会社 固体撮像素子パッケージおよび製造方法、並びに電子機器
JP2017175004A (ja) * 2016-03-24 2017-09-28 ソニー株式会社 チップサイズパッケージ、製造方法、電子機器、および内視鏡
WO2018186027A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
WO2019021705A1 (ja) * 2017-07-25 2019-01-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
JP2019029979A (ja) * 2017-08-04 2019-02-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器、製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI332790B (en) * 2007-06-13 2010-11-01 Ind Tech Res Inst Image sensor module with a three-dimensional dies-stacking structure
US8431977B2 (en) * 2010-06-10 2013-04-30 Megica Corporation Wafer level processing method and structure to manufacture semiconductor chip
US8791536B2 (en) 2011-04-28 2014-07-29 Aptina Imaging Corporation Stacked sensor packaging structure and method
KR101963809B1 (ko) 2012-04-25 2019-03-29 삼성전자주식회사 이미지 센서 패키지
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2014138119A (ja) 2013-01-17 2014-07-28 Sony Corp 半導体装置および半導体装置の製造方法
KR102619666B1 (ko) * 2016-11-23 2023-12-29 삼성전자주식회사 이미지 센서 패키지
US20180158860A1 (en) 2016-12-01 2018-06-07 Stmicroelectronics (Crolles 2) Sas Stacked image sensor with interconnects made of doped semiconductor material
WO2018186196A1 (ja) 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
TWI905469B (zh) 2017-10-30 2025-11-21 日商索尼半導體解決方案公司 固體攝像裝置及電子機器
WO2019130702A1 (ja) 2017-12-27 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07204162A (ja) * 1994-01-14 1995-08-08 Fuji Photo Optical Co Ltd 固体撮像素子の取付け回路部材
JP2000253203A (ja) * 1999-03-04 2000-09-14 Canon Inc イメージセンサー
JP2001320036A (ja) * 2000-05-10 2001-11-16 Mitsubishi Electric Corp 撮像装置及びその製造方法
JP2007042879A (ja) * 2005-08-03 2007-02-15 Matsushita Electric Ind Co Ltd 半導体撮像装置およびその製造方法
JP2007287967A (ja) * 2006-04-18 2007-11-01 Shinko Electric Ind Co Ltd 電子部品装置
JP2007299929A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 光学デバイス装置とそれを用いた光学デバイスモジュール
JP2008160648A (ja) * 2006-12-26 2008-07-10 Hitachi Maxell Ltd カメラモジュール、撮像装置及び撮像装置の製造方法
JP2016086091A (ja) * 2014-10-27 2016-05-19 株式会社リコー 薄膜付きカバー部材、固体撮像装置及び薄膜付きカバー部材の製造方法
WO2017061296A1 (ja) * 2015-10-09 2017-04-13 ソニー株式会社 固体撮像素子パッケージおよび製造方法、並びに電子機器
JP2017175004A (ja) * 2016-03-24 2017-09-28 ソニー株式会社 チップサイズパッケージ、製造方法、電子機器、および内視鏡
WO2018186027A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
WO2019021705A1 (ja) * 2017-07-25 2019-01-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
JP2019029979A (ja) * 2017-08-04 2019-02-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器、製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4006975A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023058336A1 (ja) * 2021-10-08 2023-04-13 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法
JPWO2023058336A1 (ja) * 2021-10-08 2023-04-13
JP7839800B2 (ja) 2021-10-08 2026-04-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP4006975A1 (en) 2022-06-01
CN114127940A (zh) 2022-03-01
JPWO2021014731A1 (ja) 2021-01-28
US20220246665A1 (en) 2022-08-04
JP7630428B2 (ja) 2025-02-17
US12593524B2 (en) 2026-03-31
EP4006975A4 (en) 2022-11-16

Similar Documents

Publication Publication Date Title
JP7660061B2 (ja) 半導体パッケージ、電子装置、および、半導体パッケージの製造方法
JP7499242B2 (ja) 半導体パッケージ、および、電子装置
JP2018117027A (ja) 固体撮像素子、電子装置、および、固体撮像素子の製造方法
US11670625B2 (en) Imaging unit having a stacked structure and electronic apparatus including the imaging unit
US12310132B2 (en) Semiconductor package, semiconductor package manufacturing method, and electronic device
US20240063244A1 (en) Semiconductor package, electronic device, and method of manufacturing semiconductor package
JP7630428B2 (ja) 半導体パッケージ
WO2019198385A1 (ja) 撮像装置およびその製造方法、電子機器
JP2024038720A (ja) 光検出装置
WO2023176122A1 (ja) 半導体パッケージ、および、半導体パッケージの製造方法
JP7624393B2 (ja) 半導体パッケージ、電子装置、および、半導体パッケージの製造方法
WO2024057709A1 (ja) 半導体パッケージ、および、電子装置
WO2024024278A1 (ja) パッケージおよびパッケージの製造方法
WO2025158775A1 (ja) 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
WO2024224807A1 (ja) 半導体パッケージ、および、半導体パッケージの製造方法
WO2024122177A1 (ja) 半導体パッケージ、および、半導体パッケージの製造方法
WO2024111248A1 (ja) 半導体パッケージ、光学装置、および、半導体パッケージの製造方法
WO2025115400A1 (ja) 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
WO2025234202A1 (ja) 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
KR20260021703A (ko) 반도체 패키지, 및 반도체 패키지의 제조 방법
WO2025248954A1 (ja) パッケージおよびパッケージの製造方法
WO2024224806A1 (ja) 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
CN120814050A (zh) 半导体封装、半导体器件及半导体封装的制造方法
WO2026004347A1 (ja) 光学パッケージ、モジュール、および、光学パッケージの製造方法
WO2024202527A1 (ja) 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20844561

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021534558

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020844561

Country of ref document: EP

Effective date: 20220223

WWW Wipo information: withdrawn in national office

Ref document number: 2020844561

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 17626444

Country of ref document: US