WO2021162017A1 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
WO2021162017A1
WO2021162017A1 PCT/JP2021/004851 JP2021004851W WO2021162017A1 WO 2021162017 A1 WO2021162017 A1 WO 2021162017A1 JP 2021004851 W JP2021004851 W JP 2021004851W WO 2021162017 A1 WO2021162017 A1 WO 2021162017A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
photoelectric conversion
conversion unit
initialization
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/004851
Other languages
English (en)
French (fr)
Inventor
豊 阿部
洋 藤中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Priority to JP2022500433A priority Critical patent/JP7624427B2/ja
Priority to CN202180010497.3A priority patent/CN115004687B/zh
Publication of WO2021162017A1 publication Critical patent/WO2021162017A1/ja
Priority to US17/868,276 priority patent/US11711637B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS

Definitions

  • Patent Document 1 discloses a pulse modulation method as a method for detecting the light intensity of a CMOS type image sensor.
  • a pulse modulation method a pulse width modulation (PWM) method and the like have been introduced.
  • the PWM method is a method in which the intensity of incident light is reflected in the pulse width.
  • the solid-state image sensor 200 includes a plurality of pixel cells 10 arranged in a matrix.
  • Each of the plurality of pixel cells 10 has a photoelectric conversion unit 100, an initialization unit 101 that initializes the photoelectric conversion unit 100, and a counter unit 103.
  • the photoelectric conversion unit 100 generates an electric charge by the photoelectric conversion and holds a potential corresponding to the amount of the generated electric charge. As shown in FIG. 1B, for example, the potential of the photoelectric conversion unit 100 decreases with the passage of time from the initial voltage because an electric charge is generated according to the amount of incident light.
  • the comparison unit 102 compares the potential of the photoelectric conversion unit 100 with the predetermined reference signal REF, and causes the initialization unit 101 to execute initialization when they match. Specifically, the comparison unit 102 compares the high-low relationship between the voltage of the output signal PD of the photoelectric conversion unit 100 and the voltage of the reference signal REF output by the REF voltage generation unit 30, and determines the voltage of the output signal PD. If the value is higher, the low level is output, and if it is not higher, the high level is output as the reset signal RST.
  • the voltage of the output signal PD decreases from the output signal VINI at a speed corresponding to the amount of light irradiation, and when the voltage VERF is reached, the reset signal RST transitions to a high level and the count signal OUT becomes 2.
  • the photoelectric conversion unit 100 is initialized, and the voltage of the output signal PD becomes the output signal VINI.
  • the photoelectric conversion unit 100 can take an image with initialization even if the light receiving area is reduced, the solid-state image sensor 200 can be miniaturized and the cost can be reduced.
  • the voltage of the overflow drain unit 110 changes in response to the electric charge overflowing from the photoelectric conversion unit 100.
  • the inverting amplification unit 104 and the initialization unit 101 reset the photoelectric conversion unit 100.
  • the number of elements connected to the photoelectric conversion unit 100 can be reduced, the amount of voltage per generated charge can be improved, and for example, the influence of noise in the AD conversion unit 50 can be relatively suppressed. ..
  • the voltage of the output signal PD decreases from the output signal VINI at a speed corresponding to the amount of light irradiation, and when the voltage VERF is reached, the output signal CNT transitions to a high level, the count signal OUT becomes 2, and the count signal OUT becomes 2.
  • the photoelectric conversion unit 100 is initialized, and the voltage of the output signal PD becomes the output signal VINI2.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

固体撮像装置（２００）は、行列状に配列された複数の画素セル（１０）を備え、複数の画素セル（１０）のそれぞれは、光電変換により電荷を発生し、発生した電荷の量に応じた電位を保持する光電変換部（１００）と、光電変換部（１００）の電位を初期化する初期化部（１０１）と、光電変換部（１００）の電位と所定の基準信号とを比較し、一致したときに初期化部（１０１）に初期化を実行させる比較部（１０２）と、初期化部（１０１）に実行された初期化の回数を計数し、当該回数に対応する信号を入射光の強度を示す第１信号として出力するカウンタ部（１０３）と、を備える。

Description

固体撮像装置
　本開示は、固体撮像装置に関する。
　特許文献１は、ＣＭＯＳ型のイメージセンサについて光強度を検出する方式として、パルス変調方式を開示している。パルス変調方式として、パルス幅変調（ＰＷＭ）方式等が紹介されている。ＰＷＭ方式は、入射光の強度をパルス幅に反映させる方式である。
特開２００５－２５２７４３号公報
　しかしながら、従来の固体撮像装置に対して、さらに高速化および高精度化が望まれる。
　本開示は、高速化および高精度化可能な固体撮像装置を提供する。
　本開示の一態様に係る固体撮像装置は、行列状に配列された複数の画素セルを備え、前記複数の画素セルのそれぞれは、光電変換により電荷を発生し、発生した電荷の量に応じた電位を保持する光電変換部と、前記光電変換部の電位を初期化する初期化部と、前記光電変換部の電位と所定の基準信号とを比較し、一致したときに前記初期化部に初期化を実行させる比較部と、前記初期化部に実行された初期化の回数を計数し、当該回数に対応する信号を入射光の強度を示す第１信号として出力するカウンタ部と、を備える。
　本開示に係る固体撮像装置によれば、高速化および高精度化可能が可能となる。
図１Ａは、実施の形態に係る固体撮像装置の概略構成を示す図である。 図１Ｂは、図１Ａの固体撮像装置の動作説明図である。 図２Ａは、実施の形態１に係る固体撮像装置の構成例を示す図である。 図２Ｂは、図２Ａ中の画素セルの別の構成例を示す図である。 図２Ｃは、図２Ｂ中のＳＦ回路例を示す回路図である。 図３は、実施の形態１に係る固体撮像装置の動作例を示すタイムチャートである。 図４は、実施の形態２に係る固体撮像装置の構成例を示す図である。 図５は、実施の形態２に係る固体撮像装置の動作例を示すタイムチャートである。 図６Ａは、実施の形態３に係る固体撮像装置の構成例を示す図である。 図６Ｂは、実施の形態３に係る固体撮像装置の別の構成例を示す図である。 図７は、実施の形態３に係る固体撮像装置の動作例を示すタイムチャートである。 図８は、実施の形態４に係る固体撮像装置の構成例を示す図である。 図９は、実施の形態５に係る固体撮像装置の構成例を示す図である。 図１０は、実施の形態５に係る固体撮像装置の動作例を示すタイムチャートある。 図１１Ａは、実施の形態６に係る固体撮像装置の構成例を示す図である。 図１１Ｂは、図１１Ａのテーパー電圧生成部で生成される電圧波形を示す図である。 図１２は、実施の形態７に係る固体撮像装置の構成例を示す図である。
　まず、本開示の一態様に係る固体撮像装置の概要について説明する。
　本開示の一態様に係る固体撮像装置は、行列状に配列された複数の画素セルを備え、前記複数の画素セルのそれぞれは、光電変換により電荷を発生し、発生した電荷の量に応じた電位を保持する光電変換部と、前記光電変換部の電位を初期化する初期化部と、前記光電変換部の電位と所定の基準信号とを比較し、一致したときに前記初期化部に初期化を実行させる比較部と、前記初期化部に実行された初期化の回数を計数し、当該回数に対応する信号を入射光の強度を示す第１信号として出力するカウンタ部と、を備える。
　これによれば、第１信号はデジタル信号として生成でき、高速化が容易である。さらに、光電変換で生じる電荷量が光電変換部１００の飽和電荷量を大きく超えるほど入射光が強い場合であっても、初期化を伴って撮像するので、非常に明るい場面でも精度よく撮像することができる。
　たとえば、固体撮像装置は、さらに、最後に初期化された後の前記光電変換部の電位をＡＤ変換し、ＡＤ変換されたデータを入射光の強度を示す第２信号として出力するＡＤ変換部を備えてもよい。
　これによれば、最後に初期化された後に初期化されずに光電変換部に残った電荷がＡＤ変換されて第２信号として出力される。第２信号は、第１信号の１カウントに満たない電荷量に対応するので、入射光の強度をより高精度に求めることができる。
　たとえば、前記ＡＤ変換部は、画素セル毎に設けられてもよい。
　これによれば、グローバルシャッタを容易に実現することができる。
　たとえば、前記ＡＤ変換部は、所定数の画素セル毎に設けられてもよい。
　これによれば、所定数の画素セルが列毎の画素セルであれば、ローリングシャッタを容易に実現することができる。
　たとえば、前記固体撮像装置は、さらに、前記第１信号と前記第２信号とを合成することにより、入射光の強度を示す第３信号を生成する信号処理部を備えてもよい。
　これによれば、高速化と高精度化とを両立させることができる。高速化ついて、カウンタ部のビット数を減らして最大カウント値を制限すれば、つまり、１フレーム期間内のカウント可能な初期化回数を制限すれば、フレームレートを容易に高めることができる。このようにカウンタ部のビット数を制限しても、第２信号により高精度化するので、高速化と高精度化の両方を容易に実現することができる。
　たとえば、前記複数の画素セルのそれぞれは、さらに、前記初期化部による初期化時に、前記光電変換部の電位を、前記初期化部を介して前記光電変換部にフィードバックするフィードバック回路を備えてもよい。
　これによれば、光電変換部の電位をフィードバックにより初期化することで、初期化時のｋＴＣノイズを低減することができる。その結果、暗い場面でもノイズの少ない良好な撮像が可能となる。
　たとえば、前記フィードバック回路は、前記光電変換部の電圧と所定電圧との差分を前記初期化部に初期電圧として出力する増幅部を備えてもよい。
　これによれば、増幅部を介してフィードバック経路を構成することができる。
　たとえば、前記初期化部は、トランジスタを含み、前記トランジスタのソースおよびドレインの一方は、前記光電変換部に接続され、前記トランジスタのソースおよびドレインの他方は、初期電圧が入力され、前記トランジスタのゲートは前記比較部の比較結果を示す出力線に接続され、前記増幅部は、前記光電変換部の電圧と所定電圧との差分を前記初期電圧として前記トランジスタのドレインに出力する増幅器を備えてもよい。
　これによれば、初期化部はトランジスタで構成されるので、初期化動作を適切な速度に容易に制御することができる。また、フィードバックループも簡単な回路で構成することができる。
　たとえば、前記初期化部は、トランジスタを含み、前記トランジスタのソースおよびドレインの一方は、前記光電変換部に接続され、前記トランジスタのソースおよびドレインの他方は、初期電圧が入力され、前記トランジスタのゲートは前記比較部の比較結果を示す出力線に接続されてもよい。
　これによれば、初期化部はトランジスタで構成されるので、初期化動作を適切な速度に容易に制御することができる。
　たとえば、前記複数の画素セルのそれぞれは、さらに、前記比較部の比較結果を示す出力線が反転したとき、前記初期化部に初期化を実行させ、かつ、前記光電変換部の電位を、前記初期化部を介して前記光電変換部にフィードバックする初期化制御部を備えてもよい。
　これによれば、初期化部の制御とフィードバックの制御とのタイミングずれを生じさせることなく、容易に同時に制御することがえきる。
　たとえば、前記複数の画素セルのそれぞれは、更に、電荷排出用のオーバーフロードレイン部と、光電変換部の所定量を超える電荷を前記オーバーフロードレイン部に転送する転送トランジスタと、を備え、前記オーバーフロードレイン部の電位は、前記光電変換部の電位として前記比較部に入力されてもよい。
　これによれば、前記光電変換部に接続される素子数を削減することができ、発生する電荷あたりの電圧量を向上させ、例えば、前記ＡＤ変換部のノイズの影響を相対的に抑制することができる。
　たとえば、固体撮像装置は、さらに、前記比較部から、前記光電変換部の電位と所定の基準信号とが一致したことを示す信号が入力されたとき、時間経過とともに電圧が変化するテーパー電圧を生成し、前記トランジスのゲートに供給するテーパー電圧生成部を備えてもよい。
　これによれば、初期化動作おけるｋＴＣノイズを抑制することができる。その結果、暗い場面でもノイズの少ない良好な撮像が可能となる。
　たとえば、固体撮像装置は、前記光電変換部を有する第１半導体基板と、前記カウンタ部を有する第２半導体基板とを備え、前記第１半導体基板および前記第２半導体基板は積層されてもよい。
　これによれば、固体撮像装置２００は積層構造によって小型化することができる。
　たとえば、固体撮像装置は、前記光電変換部を有する第１半導体基板と、前記ＡＤ変換部を有する第２半導体基板とを備え、前記第１半導体基板および前記第２半導体基板は積層されてもよい。
　これによれば、固体撮像装置２００は積層構造によって小型化することができる。
　以下、本開示の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本開示の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、駆動タイミング等は、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうちの、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、各図は、必ずしも厳密に図示したものではない。各図において、実質的に同一の構成について、重複する説明は省略又は簡略化する。
　次に、本開示の一態様に係る固体撮像装置の概略構成について説明する。
　図１Ａは、実施の形態に係る固体撮像装置２００の概略構成を示す図である。また、図１Ｂは、図１Ａの固体撮像装置２００の動作説明図である。
　図１Ａに示すように、固体撮像装置２００は、行列状に配置された複数の画素セル１０を備える。複数の画素セル１０のそれぞれは、光電変換部１００と、光電変換部１００を初期化する初期化部１０１と、カウンタ部１０３と、を有する。
　光電変換部１００は、光電変換により電荷を発生し、発生した電荷の量に応じた電位を保持する。光電変換部１００の電位は、例えば、図１Ｂに示すように、入射光量に応じて電荷が発生するので、初期電圧から時間経過とともに低下する。
　初期化部１０１は、光電変換部１００の電圧が基準電圧までを低下したときに初期電圧に初期化する。例えば、初期化部１０１は、光電変換部１００の電位が基準電圧にまで低下した図１Ｂの矢線のタイミングでオン状態になり、光電変換部１００を初期化する。初期電圧は、例えば、電源電圧Ｖｄｄでもよいし、予め定められた電圧値でもよい。初期電圧に初期化されたことより初期化部１０１はオフ状態になり、初期化を解除する。
　カウンタ部１０３は、初期化部１０１が光電変換部１００を初期化する回数をカウントし、当該回数に対応する信号を入射光の強度を示す第１信号として出力する。図１Ｂの例では、カウンタ部１０３は、初期値０からカウント動作を開始し、３までカウントする。デジタル信号ＯＵＴ１は、第１信号の例であり、図１Ｂでは、３の値を示すデジタル値である。
　このように、固体撮像装置２００は、画素セル毎にデジタル信号ＯＵＴ１を生成する。これにより、高速な撮像が可能となり、更に、光電変換部１００で光電変換不能なほど（つまり光電変換による電荷量が飽和電荷量を超えるほど）強い光が光電変換部１００に照射された状態でも、光電変換部１００は初期化されながらデジタル信号を生成するので、光電変換部１００の変換能力を上回るくらい明るい場面でも撮像が可能となる。
　（実施の形態１）
　実施の形態１では、固体撮像装置２００のより具体的な構成例について説明する。図２Ａは、実施の形態２に係る固体撮像装置２００の構成例を示す図である。図３は、図２Ａで示された固体撮像装置２００の動作例を示すタイムチャートである。
　図２Ａ、図３に示すように、本実施の形態に係る固体撮像装置２００は、図１Ａで示した固体撮像装置２００に対して、画素セル１０が、更に、比較部１０２を有する点と、固体撮像装置２００が、更に、画素セル１０に接続されるリセット電圧生成部２０と、ＲＥＦ電圧生成部３０と、カウント制御信号生成部４０と、を備える点とが異なっている。なお、ＲＥＦは、比較用の基準信号を意味する。以下、説明の重複を避けて、異なる点を中心に説明する。
　比較部１０２は、光電変換部１００の電位と所定の基準信号ＲＥＦとを比較し、一致したときに初期化部１０１に初期化を実行させる。具体的には、比較部１０２は、光電変換部１００の出力信号ＰＤの電圧と、ＲＥＦ電圧生成部３０により出力される基準信号ＲＥＦの電圧との高低関係を比較し、出力信号ＰＤの電圧の方が高い場合にはローレベル、高くない場合にはハイレベルをリセット信号ＲＳＴとして出力する。
　リセット電圧生成部２０は、出力信号ＶＩＮＩを生成する。出力信号ＶＩＮＩは、例えが、電源電圧ＶＤＤでもよいし、他の電圧値でもよい。出力信号ＶＩＮＩは、初期化部１０１を介して光電変換部１００に初期電圧またはリセット電圧として供給される。
　ＲＥＦ電圧生成部３０は、基準信号ＲＥＦを生成する。基準信号ＲＥＦは、例えば、光電変換部１００に保持された電荷が飽和したときの光電変換部１００の電圧値であってもよいし、当該電圧値と電源電圧ＶＤＤとの間の電圧値であってもよい。
　カウント制御信号生成部４０は、カウンタ部１０３を制御するために、カウント初期化信号ＩＮＩＴとカウント停止信号ＳＴＯＰとを生成する。カウント初期化信号ＩＮＩＴは、カウンタ部１０３のカウント値を０に初期化するための制御信号である。カウント停止信号ＳＴＯＰは、カウンタ部１０３のカウント動作をさせるか停止させるかを制御する信号である。
　図３のタイムチャートでは、２フレーム分の撮像動作を示している。１フレーム目は、比較的強い入射光に対応し、２フレーム目は比較的弱い入射光に対応する。
　図３に示すように、初期化部１０１は、リセット信号ＲＳＴがハイレベルの場合、光電変換部１００の出力信号ＰＤをリセット電圧生成部２０が出力する出力信号ＶＩＮＩに初期化する。
　カウンタ部１０３は、カウント制御信号生成部４０が出力するカウント停止信号ＳＴＯＰがローレベルの場合には、リセット信号ＲＳＴがローレベルからハイレベルに遷移する回数をカウントして、カウント結果をカウント信号ＯＵＴに出力し、カウント停止信号ＳＴＯＰがハイレベルの場合には、カウントした状態で停止し、カウント初期化信号ＩＮＩＴがハイレベルになると、カウント値を０に初期化する。
　また、基準信号ＲＥＦを出力信号ＶＩＮＩよりも高い電源電圧ＶＤＤにすることで、リセット信号ＲＳＴは、ハイレベルとなり、光電変換部１００を初期化し、カウント初期化信号ＩＮＩＴ、及びカウント停止信号ＳＴＯＰをハイレベルとすることで、カウント信号ＯＵＴ１は０に初期化される。
　また、カウント初期化信号ＩＮＩＴ、及びカウント停止信号ＳＴＯＰをローレベルとし、かつ、基準信号ＲＥＦを出力信号ＶＩＮＩよりも低い電圧にすることで、リセット信号ＲＳＴはローレベルとなり、初期化が停止され、出力信号ＰＤの電圧は、光照射量に応じた速度で出力信号ＶＩＮＩから低下し、出力信号ＰＤの電圧が電圧ＲＥＦに達した時点で、リセット信号ＲＳＴは、ハイレベルへと遷移し、カウント信号ＯＵＴは１になるとともに、光電変換部１００は初期化され、出力信号ＰＤの電圧は出力信号ＶＩＮＩとなり、リセット信号ＲＳＴはローレベルとなる。
　また、出力信号ＰＤの電圧は、光照射量に応じた速度で出力信号ＶＩＮＩから低下し、電圧ＶＥＲＦに達した時点で、リセット信号ＲＳＴはハイレベルへと遷移し、カウント信号ＯＵＴは２になるとともに、光電変換部１００は初期化され、出力信号ＰＤの電圧は、出力信号ＶＩＮＩとなる。
　また、カウント停止信号ＳＴＯＰがハイレベルになることで、カウント信号は、その時点でのカウント値を保持し続けることで、画素セル毎に光電変換部１００に照射される光の量に応じたデジタル信号ＯＵＴ１を生成する。
　以上、図２Ａ、図３で説明した本実施の形態に係る固体撮像装置２００は、電荷が一定量たまったらリセットし、リセット回数をデジタル値として出力する。固体撮像装置２００は、画素セル毎にデジタル信号を生成することで、高速な撮像が可能となる。更に、光電変換部１００で光電変換不能なほど強い光が光電変換部１００に照射された状態でも、光電変換部１００は初期化されながらデジタル信号を生成するので、光電変換部１００の変換能力を上回るくらい明るい場面でも撮像が可能となる。
　また、光電変換部１００は受光面積を小さくしても初期化を伴って撮像できるので、固体撮像装置２００の小型化および低コスト化を図ることができる。
　なお、カウンタ部１０３のビット数がＭビットであれば、初期化回数を（２Ｍ－１）回までカウント可能である。Ｍは、例えば、ＶＩＮＩとＲＥＦとの差分に応じて定めればよい。
　なお、画素セル１０は、図２Ｂに示すようにＳＦ（ソースフォロワ）回路１０８を備えてもよい。図２Ｃは、ＳＦ回路１０８の構成例を示す。図２Ｃに示すように、ＳＦ回路１０８は、増幅トランジスタ１０８ａと電流源１０８ｂとから構成される。増幅トランジスタ１０８ａは、光電変換部１００の電荷により生じる電位を電圧に変換して、比較部１０２に出力する。電流源１０８ｂは、増幅トランジスタ１０８ａに負荷電流を供給する負荷であって、例えば、抵抗素子、ダイオード、ドランジスタ等で構成することができる。図２Ｂのように構成することにより、光電変換部１００の電荷が破壊されることを抑制して動作を安定させることができる。
　（実施の形態２）
　実施の形態２では、ＡＤ変換部５０を備える構成により、実施の形態１よりも高精度化することが可能な固体撮像装置について説明する。
　図４は、実施の形態２に係る固体撮像装置２００の構成例を示す図である。図５は、図４で示された固体撮像装置２００の動作例を示すタイムチャート図である。
　図４、図５より、本実施の形態に係る固体撮像装置２００は、図２Ａで示した固体撮像装置２００に対して、画素セル１０に接続されるＡＤ変換部５０と、デジタル信号処理部６０を有する点が異なっている。以下、説明の重複を避けて、異なる点を中心に説明する。
　ＡＤ変換部５０は、フレーム内で最後に初期化された後の光電変換部１００の電位をＡＤ変換し、ＡＤ変換されたデータを入射光の強度を示す第２信号として出力する。具体的には、ＡＤ変換部５０は、カウンタ部１０３がカウントを停止した後の出力信号ＰＤの電圧に応じたデジタル信号ＯＵＴ２を出力する。ＡＤ変換部５０は、例えば、シングルスロープ式のＡＤコンバータでよい。また、ＡＤ変換部５０は、例えば、逐次比較方式などの他の方式であってもよい。
　デジタル信号処理部６０は、第１信号であるカウント信号ＯＵＴ１と、第２信号であるデジタル信号ＯＵＴ２とを合成することにより、入射光の強度を示す第３信号であるデジタル信号ＯＵＴ３を生成する。たとえば、デジタル信号処理部６０は、カウント信号ＯＵＴ１とデジタル信号ＯＵＴ２とを組み合わせ、新たなデジタル信号ＯＵＴ３を生成する。図５の例では、カウント信号ＯＵＴ１は５、デジタル信号ＯＵＴ２は６である。ＡＤ変換部５０は４ビットで分解能１６であるものとする。また、カウンタ部１０３が１２ビットで分解能２１２であるものとする。この場合、デジタル信号ＯＵＴ３は、１６ビットで分解能２１６になる。デジタル信号ＯＵＴ３は、（１６×カウント信号ＯＵＴ１＋デジタル信号ＯＵＴ２）＝（１６×５＋６）＝９６となる。
　カウンタ部１０３のビット数をＭ、ＡＤ変換部５０のビット数をＬとすると、デジタル信号ＯＵＴ３のビット数をＭ＋Ｌビットとなる。
　なお、デジタル信号処理部６０は、カウント信号ＯＵＴ１のＭビットデータと、デジタル信号ＯＵＴ２のＬビットデータとを、ＭＳＢ側データとＬＳＢ側データとして単純に連結してもよい。
　また、デジタル信号処理部６０は、カウント信号ＯＵＴ１のＭビットデータと、デジタル信号ＯＵＴ２のＬビットデータとを、ＭＳＢ側データとＬＳＢ側データとして演算により、（Ｍ＋Ｌ）よりも少ないビット数のデジタル信号ＯＵＴ３のデータに合成してもよい。
　逆に、デジタル信号処理部６０は、カウント信号ＯＵＴ１のＭビットデータと、デジタル信号ＯＵＴ２のＬビットデータとを、ＭＳＢ側データとＬＳＢ側データとして演算により、（Ｍ＋Ｌ）よりも多いビット数のデジタル信号ＯＵＴ３のデータに合成してもよい。
　以上、図４、図５で説明した本実施の形態に係る固体撮像装置は、残差をＡＤ変換し、リセット回数と合わせてデジタル出力する。これにより、光照射量に応じて、より高精細なデジタル信号を出力することが可能となり、より外界に近い輝度・色合いを再現する良好な撮像が可能となる。
　なお、ＡＤ変換部５０は、画素セル１０毎に設けられてもよい。こうすれば、グローバルシャッタを容易に実現することができる。
　また、ＡＤ変換部５０は、所定数の画素セル１０毎に設けられてもよい。所定数の画素セル１０は、同じ列に属する画素セル１０毎であってもよい。所定数の画素セルが列毎の画素セルであれば、いわゆるローリングシャッタを容易に実現することができる。
　なお、図５において、デジタル信号処理部６０は、残差のＡＤ変換においてＣＤＳ（相関二重サンプリンプ）を行ってもよい。さらに、デジタル信号処理部６０は、残差以外の出力信号ＰＤの初期化から次の初期化までの各区間において、ＡＤ変換部５０を用いてＣＤＳを行ってもよい。さらに、各区間においてＣＤＳするかしないかを予めまたは動的に選択的に決定してもよい。例えば、１回目の初期化までの出力信号ＰＤに対してＣＤＳを行ってもいし、低照度のときのみにＣＤＳを行ってもよい。
　（実施の形態３）
　実施の形態３では、初期化部１０１による初期化時に、光電変換部１００の電位を、初期化部１０１を介して光電変換部１００にフィードバックするフィードバック回路を備える構成について説明する。初期電圧のフィードバックにより、初期化時のｋＴＣノイズをキャンセルすることができる。
　図６Ａは、実施の形態に係る固体撮像装置２００の構成例を示す図である。図７は、図６Ａで示された固体撮像装置２００の動作例を示すタイムチャートである。
　図６Ａ、図７より、本実施の形態に係る固体撮像装置２００は、図２Ａで示した固体撮像装置２００に対して、画素セル１０は、比較部１０２の代わりに、反転増幅部１０４と反転増幅部１０５とを有する点と、リセット電圧生成部２０の出力信号ＶＩＮＩが入力される反転増幅部１０５を含むフィードバック回路を有する点とが異なっている。
　反転増幅部１０４は、オペアンプであって比較部１０２と同様に、光電変換部１００の出力信号ＰＤの電圧と、ＲＥＦ電圧生成部３０により出力される基準信号ＲＥＦの電圧の高低関係を比較し、出力信号ＰＤの電圧の方が高い場合にはローレベル、低い場合にはハイレベルをリセット信号ＲＳＴとして出力する。
　また、反転増幅部１０５は、オペアンプであって、初期化部１０１による初期化時に、光電変換部１００の電位を、初期化部１０１を介して光電変換部１００にフィードバックするフィードバック回路を構成する。具体的には、反転増幅部１０５は、出力信号ＰＤの電圧とリセット電圧生成部２０が出力する信号の出力信号ＶＩＮＩの差を増幅して出力する。
　以上、図６Ａ、図７で説明した本実施の形態に係る固体撮像装置は、フィードバックリセットを行う。これらの構成、駆動により、画素セル毎にデジタル信号を生成することで、高速な撮像が可能となり、更に、光電変換部１００で光電変換不能なほど強い光が光電変換部１００に照射された状態でも、光電変換部１００は初期化されながらデジタル信号を生成するので、光電変換部１００の変換能力を上回るくらい明るい場面でも撮像が可能となる。また、反転増幅部１０５を追加し、増幅した信号をフィードバックして初期化することで、初期化時のノイズを低減することができる。図７に示すように、初期化直後の出力信号ＰＤのそれぞれを、ノイズによるバラつきの少ないレベルに揃えることができる。その結果、暗い場面でもノイズの少ない良好な撮像が可能となる。
　なお、図６Ａの画素セル１０は、図６Ｂに示すように、転送トランジスタ１０９、オーバーフロードレイン部１１０およびオーバーフロードレイン制御トランジスタ１１１を備える構成としてもよい。
　転送トランジスタ１０９は、光電変換部１００の所定量を超える電荷をオーバーフロードレイン部１１０に転送する転送トランジスタである。転送トランジスタ１０９のゲートは、所定量を超える電荷を通過させる電圧Ｖｏｖが設定される。
　オーバーフロードレイン部１１０は、オーバーフロードレイン制御トランジスタ１１１がオン状態にある時に、電圧Ｖｄに設定される電荷排出用のポートである。電圧Ｖｄは、例えば、電源電圧Ｖｄｄでよいし、他の電圧値であってもよい。
　図６Ｂによれば、光電変換期間にオーバーフロードレイン制御トランジスタ１１１をオフ状態とすることで、光電変換部１００からオーバーフローした電荷に反応してオーバーフロードレイン部１１０の電圧が変化する。オーバーフロードレイン部１１０の電位が参照信号ＲＥＦの電圧にまで低下したとき、反転増幅部１０４および初期化部１０１は、光電変換部１００をリセットする。これにより、光電変換部１００に接続される素子数を削減することができ、発生する電荷あたりの電圧量を向上させ、例えば、ＡＤ変換部５０のノイズの影響を相対的に抑制することができる。
　（実施の形態４）
　実施の形態４では、実施の形態２と実施の形態３との組み合わせた構成例を説明する。
　図８は、実施の形態４に係る固体撮像装置２００の構成例を示す図である。図８の固体撮像装置２００は、実施の形態２の図４の画素セル１０の代わりに実施の形態３の図６Ａの画素セル１０を備える。
　図８に示す固体撮像装置２００は、画素セル１０に接続されるＡＤ変換部５０と、デジタル信号処理部６０と、を備え、ＡＤ変換部５０は、カウンタ部１０３がカウントを停止した後の出力信号ＰＤの電圧に応じたデジタル信号ＯＵＴ２を出力し、デジタル信号処理部６０は、カウント信号ＯＵＴとデジタル信号ＯＵＴ２とを組み合わせ、新たなデジタル信号ＯＵＴ３を生成する。
　また、図８に示す固体撮像装置２００は、フィードバックリセットに加えて、残差をＡＤ変換し、リセット回数と合わせてデジタル出力するものであり、これにより、光照射量に応じて、より高精細なデジタル信号を出力することが可能となり、より外界に近い輝度・色合いを再現する撮像が可能となる。
　（実施の形態５）
　実施の形態５では、比較部の比較結果を示す出力線が反転したとき、初期化部１０１に初期化を実行させ、かつ、光電変換部１００の電位を、初期化部１０１を介して光電変換部１００にフィードバックする構成例について説明する。
　図９は、実施の形態５に係る固体撮像装置２００の構成例を示す図である。図１０は、図９で示された固体撮像装置２００の動作例を示すタイムチャートである。
　図９、図１０より、本実施の形態に係る固体撮像装置２００は、図１Ａで示した固体撮像装置２００に対して、画素セル１０は、更に、増幅部１０６と、初期化制御部１０７と、を有し、固体撮像装置２００は、更に、画素セル１０に接続されるリセット電圧生成部２０と、ＲＥＦ電圧生成部３０と、カウント制御信号生成部４０と、ＡＤ変換部５０と、デジタル信号処理部６０と、初期化制御部１０７と、を備える。
　また、増幅部１０６は、光電変換部１００の出力信号ＰＤの電圧と、ＲＥＦ電圧生成部３０により出力される基準信号ＲＥＦ２の電圧の差を増幅して出力する。
　また、初期化制御部１０７は、上記の初期化制御部１０７から出力される初期化選択信号ＳＥＬがローレベルの場合には、増幅部１０６の出力信号ＣＮＴを初期化部１０１への入力信号ＳＥＴに接続させ、かつ、上記の初期化制御部１０７から出力される初期化信号ＣＴＬを初期化部１０１へのリセット信号ＲＳＴに接続させ、初期化選択信号ＳＥＬがハイレベルの場合には、出力信号ＣＮＴをリセット信号ＲＳＴに接続させ、かつ、上記の初期化制御部１０７から出力される初期化電圧信号ＩＮＩ２を入力信号ＳＥＴに接続させる。
　また、初期化部１０１は、リセット信号ＲＳＴがハイレベルの場合、光電変換部１００の出力信号ＰＤを入力信号ＳＥＴに接続することで、出力信号ＰＤの電圧を初期化し、リセット信号ＲＳＴがローレベルの場合、入力信号ＳＥＴと出力信号ＰＤを切り離すことで、出力信号ＰＤをフローティング状態とする。
　また、カウンタ部１０３は、カウント制御信号生成部４０が出力するカウント停止信号ＳＴＯＰがローレベルの場合には、リセット信号ＲＳＴがローレベルからハイレベルに遷移する回数をカウントし、カウント結果をカウント信号ＯＵＴに出力し、カウント停止信号ＳＴＯＰがハイレベルの場合には、カウントした状態で停止し、カウント初期化信号ＩＮＩがハイレベルになると、カウント値を０に初期化する。
　また、基準信号ＲＥＦ２を出力信号ＶＩＮＩとし、初期化選択信号ＳＥＬをローレベルとし、初期化信号ＣＴＬをハイレベルとすることで、光電変換部１００は、出力信号ＶＩＮＩに初期化され、カウント初期化信号ＩＮＴ、及びカウント停止信号ＳＴＯＰをハイレベルとすることでカウント信号ＯＵＴは０に初期化される。
　また、カウント初期化信号ＩＮＩ、及びカウント停止信号ＳＴＯＰをローレベルとし、かつ、基準信号ＲＥＦを出力信号ＶＩＮＩよりも低い電圧ＶＥＲＦとし、初期化選択信号ＳＥＬをハイレベルにすることで、増幅部１０６の入力と出力とのフィードバック経路は遮断され、増幅部１０６は、実質的に比較部として作用し、出力信号ＣＮＴは、ローレベルとなり、初期化が停止され、出力信号ＰＤの電圧は、光照射量に応じた速度で、出力信号ＶＩＮＩから低下し、出力信号ＰＤの電圧が電圧ＶＥＲＦに達した時点で、リセット信号ＲＳＴは、ハイレベルへと遷移し、カウント信号ＯＵＴは１になるとともに、光電変換部１００は初期化され、出力信号ＰＤの電圧は、カウント初期化信号ＩＮＩ２の出力信号ＶＩＮＩ２となり、リセット信号ＲＳＴは、ローレベルとなる。
　また、出力信号ＰＤの電圧は、光照射量に応じた速度で出力信号ＶＩＮＩから低下し、電圧ＶＥＲＦに達した時点で出力信号ＣＮＴはハイレベルへと遷移しカウント信号ＯＵＴは２になるとともに、光電変換部１００は初期化され、出力信号ＰＤの電圧は、出力信号ＶＩＮＩ２となる。
　また、カウント停止信号ＳＴＯＰが、ハイレベルになることで、及びカウント信号は、その時点でのカウント値を保持し続けることで、画素セル毎に光電変換部１００に照射される光の量に応じたデジタル信号を生成する。
　以上、図９、図１０で説明した本実施の形態に係る固体撮像装置は、比較部と反転増幅部を共用するものであり、これらの構成、駆動により、画素セル毎にデジタル信号を生成することで、高速な撮像が可能となり、更に、光電変換部１００で光電変換不能なほど強い光が光電変換部１００に照射された状態でも、光電変換部１００は初期化されながらデジタル信号を生成するので、光電変換部１００の変換能力を上回るくらい明るい場面でも撮像が可能となる。また、最初の初期化のみを、増幅した信号をフィードバックして初期化する構成、駆動とすることで、特に低ノイズが要求される暗い場面のみノイズの少ない良好な撮像を可能としつつ、構成要素を削減することで低消費電力かつ画素サイズを小さくすることで空間的により高精細な撮像が可能となる。
　（実施の形態６）
　実施の形態６では、初期化部１０１を構成するトランジスタのゲートに、テーパー状のゲート信号を供給する構成例について説明する。
　図１１Ａは、実施の形態６に係る固体撮像装置の構成例を示す図である。また、図１１Ｂは、図１１Ａのテーパー電圧生成部７０で生成される電圧波形を示す図である。
　図１１Ａは、図８に対して、テーパー電圧生成部７０が追加されている点が異なっている。以下異なる点を中心に説明する。
　テーパー電圧生成部７０は、反転増幅部１０４から、光電変換部１００の電位と所定の基準信号とが一致したことを示す信号が入力されたとき、時間経過とともに電圧が変化するテーパー状の電圧を生成し、初期化部１０１のトランジスのゲートに供給する。
　これにより、本実施の形態６に係る固体撮像装置２００は、光電変換部１００の初期化時の帯域を制限することにより、時間経過とともに、一定の割合で電圧が変化する信号を用いて、スイッチのＯＮ／ＯＦＦ制御を行うテーパーリセットにより、光電変換部１００の出力信号ＰＤに重畳されるノイズ量の低減効果を増大させ、暗い場面でも、よりノイズの少ない良好な撮像が可能となる。
　（実施の形態７）
　実施の形態７では、固体撮像装置２００が積層された２つの半導体基板で構成される例について説明する。
　図１２は、実施の形態に係る固体撮像装置２００の構成例を示す図である。同図の固体撮像装置２００は、光電変換部１００を有する第１半導体基板２０１と、カウンタ部１０３を有する第２半導体基板２０２とを備える第１半導体基板２０１および第２半導体基板２０２は積層され、電気的に接続される。
　図１２より、光電変換部１００と、カウンタ部１０３とが、異なる半導体基板上に設けられる。なお、光電変換部１００と、カウンタ部１０３は、図１Ａ～図１１Ｂまでに説明した固体撮像装置２００のいずれかを用いることが出来る。
　これにより、光電変換部１００とカウンタ部１０３を積層して配置することにより、一つの画素あたりのセルの面積を小さくすることが可能となり、より空間的に高精細な撮像が可能となる。
　なお、第２半導体基板２０２は、ＡＤ変換部５０を備えていてもよい。
　本開示に係る測距撮像装置は、例えばカメラ、測距センサに利用可能である。
１０　画素セル
２０　リセット電圧生成部
３０　ＲＥＦ電圧生成部
４０　カウント制御信号生成部
５０　ＡＤ変換部
６０　デジタル信号処理部
７０　テーパー電圧生成部
１００　光電変換部
１０１　初期化部
１０２　比較部
１０３　カウンタ部
１０４　反転増幅部
１０５　反転増幅部
１０６　増幅部
１０７　初期化制御部
１０８　ＳＦ回路
１０８ａ　増幅トランジスタ
１０８ｂ　電流源
１０９　転送トランジスタ
１１０　オーバーフロードレイン部
１１１　オーバーフロードレイン制御トランジスタ
２００　固体撮像装置
２０１　第１半導体基板
２０２　第２半導体基板

Claims (14)

  1. 　行列状に配列された複数の画素セルを備え、
    　前記複数の画素セルのそれぞれは、
    　光電変換により電荷を発生し、発生した電荷の量に応じた電位を保持する光電変換部と、
    　前記光電変換部の電位を初期化する初期化部と、
    　前記光電変換部の電位と所定の基準信号とを比較し、一致したときに前記初期化部に初期化を実行させる比較部と、
    　前記初期化部に実行された初期化の回数を計数し、当該回数に対応する信号を入射光の強度を示す第１信号として出力するカウンタ部と、を備える
    固体撮像装置。
  2. 　さらに、最後に初期化された後の前記光電変換部の電位をＡＤ変換し、ＡＤ変換されたデータを入射光の強度を示す第２信号として出力するＡＤ変換部を備える
    請求項１に記載の固体撮像装置。
  3. 　前記ＡＤ変換部は、画素セル毎に設けられる
    請求項２に記載の固体撮像装置。
  4. 　前記ＡＤ変換部は、所定数の画素セル毎に設けられる
    請求項２に記載の固体撮像装置。
  5. 　さらに、前記第１信号と前記第２信号とを合成することにより、入射光の強度を示す第３信号を生成する信号処理部を備える
    請求項２～４のいずれか１項に記載の固体撮像装置。
  6. 　前記複数の画素セルのそれぞれは、さらに、
    　前記初期化部による初期化時に、前記光電変換部の電位を、前記初期化部を介して前記光電変換部にフィードバックするフィードバック回路を備える
    請求項１～５のいずれか１項に記載の固体撮像装置。
  7. 　前記フィードバック回路は、前記光電変換部の電圧と所定電圧との差分を前記初期化部に初期電圧として出力する増幅部を備える
    請求項６に記載の固体撮像装置。
  8. 　前記初期化部は、トランジスタを含み、
    　前記トランジスタのソースおよびドレインの一方は、前記光電変換部に接続され、
    　前記トランジスタのソースおよびドレインの他方は、初期電圧が入力され、
    　前記トランジスタのゲートは前記比較部の比較結果を示す出力線に接続され、
    　前記増幅部は、前記光電変換部の電圧と所定電圧との差分を前記初期電圧として前記トランジスタのドレインに出力する増幅器を備える
    請求項７に記載の固体撮像装置。
  9. 　前記初期化部は、トランジスタを含み、
    　前記トランジスタのソースおよびドレインの一方は、前記光電変換部に接続され、
    　前記トランジスタのソースおよびドレインの他方は、初期電圧が入力され、
    　前記トランジスタのゲートは前記比較部の比較結果を示す出力線に接続される
    請求項１～６のいずれか１項に記載の固体撮像装置。
  10. 　前記複数の画素セルのそれぞれは、さらに、
    　前記比較部の比較結果を示す出力線が反転したとき、前記初期化部に初期化を実行させ、かつ、前記光電変換部の電位を、前記初期化部を介して前記光電変換部にフィードバックする初期化制御部を備える
    請求項１～５のいずれか１項に記載の固体撮像装置。
  11. 　前記複数の画素セルのそれぞれは、更に、
    　電荷排出用のオーバーフロードレイン部と、
    　光電変換部の所定量を超える電荷を前記オーバーフロードレイン部に転送する転送トランジスタと、を備え、
    　前記オーバーフロードレイン部の電位は、前記光電変換部の電位として前記比較部に入力される
    請求項１～１０のいずれか１項に記載の固体撮像装置。
  12. 　さらに、前記比較部から、前記光電変換部の電位と所定の基準信号とが一致したことを示す信号が入力されたとき、時間経過とともに電圧が変化するテーパー電圧を生成し、前記トランジスタのゲートに供給するテーパー電圧生成部を備える
    請求項８または９に記載の固体撮像装置。
  13. 　　前記光電変換部を有する第１半導体基板と、
    　　前記カウンタ部を有する第２半導体基板とを備え、
    　前記第１半導体基板および前記第２半導体基板は積層される
    請求項１～１２のいずれか１項に記載の固体撮像装置。
  14. 　　前記光電変換部を有する第１半導体基板と、
    　　前記ＡＤ変換部を有する第２半導体基板とを備え、
    　前記第１半導体基板および前記第２半導体基板は積層される
    請求項２～４のいずれか１項に記載の固体撮像装置。
PCT/JP2021/004851 2020-02-14 2021-02-09 固体撮像装置 Ceased WO2021162017A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022500433A JP7624427B2 (ja) 2020-02-14 2021-02-09 固体撮像装置
CN202180010497.3A CN115004687B (zh) 2020-02-14 2021-02-09 固体摄像装置
US17/868,276 US11711637B2 (en) 2020-02-14 2022-07-19 Solid-state imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202062976709P 2020-02-14 2020-02-14
US62/976,709 2020-02-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/868,276 Continuation US11711637B2 (en) 2020-02-14 2022-07-19 Solid-state imaging device

Publications (1)

Publication Number Publication Date
WO2021162017A1 true WO2021162017A1 (ja) 2021-08-19

Family

ID=77292326

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/004851 Ceased WO2021162017A1 (ja) 2020-02-14 2021-02-09 固体撮像装置

Country Status (4)

Country Link
US (1) US11711637B2 (ja)
JP (1) JP7624427B2 (ja)
CN (1) CN115004687B (ja)
WO (1) WO2021162017A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243527A1 (en) * 2022-06-15 2023-12-21 Sony Semiconductor Solutions Corporation Solid-state image-capturing device, and image-capturing apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000253320A (ja) * 1999-02-25 2000-09-14 Nippon Hoso Kyokai <Nhk> 固体撮像装置
JP2001054022A (ja) * 1999-08-13 2001-02-23 Nippon Hoso Kyokai <Nhk> 固体撮像装置
WO2012105259A1 (ja) * 2011-02-04 2012-08-09 パナソニック株式会社 固体撮像装置およびその駆動方法
WO2016056394A1 (ja) * 2014-10-06 2016-04-14 ソニー株式会社 信号処理装置および方法、撮像素子、並びに電子機器
JP2018050319A (ja) * 2017-11-02 2018-03-29 株式会社ニコン 撮像素子および撮像装置
JP2018186478A (ja) * 2017-04-25 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3878613B2 (ja) 2004-03-05 2007-02-07 国立大学法人 奈良先端科学技術大学院大学 イメージセンサ及び該センサを用いた画像信号処理装置
JP5269456B2 (ja) * 2008-03-26 2013-08-21 株式会社東芝 イメージセンサおよびその駆動方法
JP5275911B2 (ja) 2009-06-15 2013-08-28 浜松ホトニクス株式会社 信号処理装置および光検出装置
JP6175651B2 (ja) * 2012-12-05 2017-08-09 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP2017183563A (ja) 2016-03-31 2017-10-05 ソニー株式会社 撮像装置、駆動方法、および、電子機器
JP6762806B2 (ja) 2016-08-26 2020-09-30 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
CN108337409B (zh) 2017-01-19 2021-06-22 松下知识产权经营株式会社 摄像装置及照相机系统
CN110393007B (zh) * 2017-01-31 2021-11-26 株式会社尼康 摄像元件以及摄像装置
JP7043284B2 (ja) 2018-02-15 2022-03-29 キヤノン株式会社 撮像装置および撮像システム、および移動体
CN111656511B (zh) 2018-04-04 2024-08-27 松下知识产权经营株式会社 电子设备
JP6796776B2 (ja) 2019-07-10 2020-12-09 パナソニックＩｐマネジメント株式会社 電圧供給回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000253320A (ja) * 1999-02-25 2000-09-14 Nippon Hoso Kyokai <Nhk> 固体撮像装置
JP2001054022A (ja) * 1999-08-13 2001-02-23 Nippon Hoso Kyokai <Nhk> 固体撮像装置
WO2012105259A1 (ja) * 2011-02-04 2012-08-09 パナソニック株式会社 固体撮像装置およびその駆動方法
WO2016056394A1 (ja) * 2014-10-06 2016-04-14 ソニー株式会社 信号処理装置および方法、撮像素子、並びに電子機器
JP2018186478A (ja) * 2017-04-25 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2018050319A (ja) * 2017-11-02 2018-03-29 株式会社ニコン 撮像素子および撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243527A1 (en) * 2022-06-15 2023-12-21 Sony Semiconductor Solutions Corporation Solid-state image-capturing device, and image-capturing apparatus

Also Published As

Publication number Publication date
JP7624427B2 (ja) 2025-01-30
CN115004687A (zh) 2022-09-02
US11711637B2 (en) 2023-07-25
CN115004687B (zh) 2026-03-31
US20220353453A1 (en) 2022-11-03
JPWO2021162017A1 (ja) 2021-08-19

Similar Documents

Publication Publication Date Title
US10681294B2 (en) Solid-state imaging device and camera system
CN102165763B (zh) 固态成像器件、固态成像器件驱动方法和相机系统
US8810704B2 (en) Solid state image capture device and camera system
JP7086613B2 (ja) イメージセンサー
US8259196B2 (en) Comparator, method of calibrating comparator, solid-state imaging device, and camera system
JP5266884B2 (ja) 固体撮像装置、撮像装置、画素駆動方法
JP4179719B2 (ja) 固体撮像装置
US8598506B2 (en) Solid-state image pickup apparatus and driving method therefor
JP7339779B2 (ja) 撮像装置
US20100052965A1 (en) Digital-analog converter circuit, solid-state imaging device, and imaging apparatus
US10811448B2 (en) Solid-state imaging device
US12563318B2 (en) Analog-to-digital converting circuit for optimizing power consumption of dual conversion gain operation, operation method thereof, and image sensor including the same
KR20160121996A (ko) 전류 제어 기능을 가지는 픽셀 바이어싱 장치 및 그에 따른 씨모스 이미지 센서
US11711637B2 (en) Solid-state imaging device
KR102345809B1 (ko) 이미지 센서
JP4833010B2 (ja) 固体撮像装置
US20250280211A1 (en) Imaging device
JP2008131385A (ja) 固体撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21753871

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022500433

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21753871

Country of ref document: EP

Kind code of ref document: A1