WO2024252628A1 - 電力変換装置および電力変換装置の制御方法 - Google Patents

電力変換装置および電力変換装置の制御方法 Download PDF

Info

Publication number
WO2024252628A1
WO2024252628A1 PCT/JP2023/021394 JP2023021394W WO2024252628A1 WO 2024252628 A1 WO2024252628 A1 WO 2024252628A1 JP 2023021394 W JP2023021394 W JP 2023021394W WO 2024252628 A1 WO2024252628 A1 WO 2024252628A1
Authority
WO
WIPO (PCT)
Prior art keywords
cells
state
cell
voltage
semiconductor switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/021394
Other languages
English (en)
French (fr)
Inventor
浩毅 石原
拓志 地道
利明 岡
和秀 金子
拓巳 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
TMEIC Corp
Original Assignee
Mitsubishi Electric Corp
TMEIC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, TMEIC Corp filed Critical Mitsubishi Electric Corp
Priority to JP2025525873A priority Critical patent/JPWO2024252628A1/ja
Priority to PCT/JP2023/021394 priority patent/WO2024252628A1/ja
Priority to CN202380099194.2A priority patent/CN121263754A/zh
Publication of WO2024252628A1 publication Critical patent/WO2024252628A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/70—Regulating power factor; Regulating reactive current or power
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/49—Combination of the output voltage waveforms of a plurality of converters

Definitions

  • This disclosure relates to a power conversion device that is connected to a power grid.
  • Power conversion equipment is connected to power systems to adjust the voltage of the power system, adjust the power factor, and improve stability.
  • Power conversion equipment controls multiple semiconductor switches, and inputs and outputs active power and reactive power to and from the power system, helping to stabilize the system's frequency and voltage.
  • the present disclosure is intended to solve the above problems and aims to provide a power conversion device and a control method thereof that can prevent surges and damage.
  • a power conversion device includes an arm section and a control device that controls the arm section.
  • the arm section includes a plurality of cells connected in series.
  • the plurality of cells includes a pair of connection terminals, a plurality of semiconductor switch elements, a storage element connected in parallel to the plurality of semiconductor switch elements, and a voltage detector that detects the voltage of the storage element.
  • the control device is capable of switching the state of a plurality of semiconductor switches included in each of the plurality of cells so that the corresponding cell is in one of two states, including at least a state in which the connection terminal of the corresponding cell outputs at least one of a positive and a negative voltage, and a state in which the connection terminals are electrically connected to each other, and at each predetermined timing, selects one of the plurality of cells whose state is to be switched based on the voltage of the storage element of each of the plurality of cells and the duration of the state of the plurality of cells, and switches the state of the plurality of semiconductor switches included in the selected cell.
  • a control method for a power conversion device is a control method for a power conversion device including an arm section, the arm section including a plurality of cells connected in series, the plurality of cells including a pair of connection terminals, a plurality of semiconductor switch elements, a storage element connected in parallel to the plurality of semiconductor switch elements, and a voltage detector that detects the voltage of the storage element.
  • the control method includes the steps of: selecting, at each predetermined timing, one of a plurality of cells that switches states based on the voltage of the storage element possessed by each of the plurality of cells and the duration of the states of the plurality of cells; and switching the states of the plurality of semiconductor switches included in the selected cell to one of the states including at least a state in which the connection terminal of the cell outputs at least one of a positive and a negative voltage, and a state in which the connection terminals are electrically connected.
  • the power conversion device and control method according to the present disclosure can prevent surges and damage.
  • FIG. 1 is a diagram illustrating a configuration of a power conversion device 1 according to a first embodiment.
  • 1 is a diagram illustrating a configuration of a cell 10 according to a first embodiment.
  • FIG. 5 is a diagram illustrating a function of a control circuit 50 according to the first embodiment.
  • FIG. 1A to 1C are diagrams illustrating the state of a cell 10 according to the first embodiment.
  • 10 is a diagram illustrating combinations of conductive states of semiconductor switch elements Q1 to Q4 according to the first embodiment.
  • FIG. 10A and 10B are diagrams illustrating timing for switching the state of cell 10 according to the first embodiment.
  • 1A and 1B are diagrams illustrating the states of cells 10A and 10B according to a comparative example.
  • FIG. 11 is a flow diagram illustrating a cell selection process of control circuit 50 according to the first embodiment.
  • 13 is a diagram illustrating a function of a control circuit 51 according to the second embodiment.
  • FIG. 11 is a diagram illustrating a cell switching procedure.
  • FIG. 11 is a flow diagram illustrating a cell selection process of a control circuit according to a second embodiment.
  • FIG. 11 is a flow diagram illustrating cell classification according to the second embodiment.
  • FIG. 13 is a flow diagram illustrating cell classification according to the third embodiment.
  • 13A to 13C are diagrams illustrating the capacitor voltages of the cells according to the comparative example and the third embodiment.
  • FIG. 1 is a diagram illustrating a configuration of a power conversion device 1 according to a first embodiment.
  • an example of a power conversion device 1 is provided with arm units 2A to 2C (hereinafter also collectively referred to as arm unit 2) for each of the three phases of a power transmission line 3, and a control circuit 50 that controls the arm units 2A to 2C.
  • arm unit 2 for each phase is the same, so detailed description thereof will not be repeated.
  • the configuration of arm unit 2A will be described as an example.
  • the control circuit 50 will be described as controlling arm unit 2A as an example.
  • the arm section 2A includes a plurality of cells 10A to 10C (collectively referred to as cells 10) and an interconnection reactor 11.
  • FIG. 2 is a diagram illustrating a configuration of cell 10 according to the first embodiment.
  • cell 10 includes a plurality of semiconductor switch elements Q1 to Q4, diodes Q1A to Q4A connected in parallel in the opposite directions to correspond to the plurality of semiconductor switch elements Q1 to Q4, a capacitor 101 which is a storage element, and a voltage detector 104 which detects the voltage of capacitor 101.
  • Semiconductor switch element Q1 and semiconductor switch element Q2 are connected in series between node N1 and node N2.
  • Semiconductor switch element Q3 and semiconductor switch element Q4 are connected in series between node N1 and node N2.
  • Semiconductor switch elements Q1 and Q2, semiconductor switch elements Q3 and Q4, and capacitor 101 are connected in parallel between node N1 and node N2.
  • voltage detector 104 that detects the voltage of capacitor 101 is connected between node N1 and node N2.
  • Node Np which is the connection node between semiconductor switch element Q1 and semiconductor switch element Q2, is connected to node Nn of another cell 10 on the upstream side that is connected in series.
  • Node Nn which is the connection node between semiconductor switch element Q3 and semiconductor switch element Q4, is connected to node Np of another downstream cell 10 connected in series.
  • the node Np of the most upstream cell 10 is connected to an interconnection reactor 11 .
  • This configuration is sometimes called an MMC (Modular Multilevel Converter), and in addition to control for exchanging power with the power grid, it requires balance control for equalizing the voltages of the capacitors of each cell.
  • MMC Modular Multilevel Converter
  • FIG. 3 is a diagram illustrating the function of control circuit 50 according to the first embodiment.
  • the control circuit 50 includes a switching control unit 200 that controls the ON/OFF of the semiconductor switch elements Q1 to Q4 of the cells 10A to 10C, a capacitor voltage acquisition unit 201 that acquires the capacitor voltages of the cells 10A to 10C, and a state duration counting unit 202 that counts the duration of each state of the cells 10A to 10C.
  • the capacitor voltage acquisition unit 201 acquires the voltage value of the capacitor 101 from the voltage detector 104 provided in each cell 10.
  • the switching control unit 200 controls the ON/OFF of the semiconductor switch elements Q1 to Q4 of cells 10A to 10C at a predetermined timing, as described below.
  • the switching control unit 200 executes PWM control to control the ON/OFF of the semiconductor switch elements Q1 to Q4 of the cells 10A to 10C based on the capacitor voltage of each cell 10A to 10C acquired by the capacitor voltage acquisition unit 201, the duration of the state of each cell 10A to 10C as measured by the state duration count unit 202, and the magnitude relationship between the command value and the carrier.
  • cell 10 when semiconductor switch elements Q1 and Q4 are ON (conducting) and semiconductor switch elements Q2 and Q3 are OFF (non-conducting), cell 10 is in a positive output state in which the positive voltage of capacitor 101 is applied to the cell output terminal.
  • the cell 10 is in a zero output state (part 1) in which it outputs zero voltage.
  • the cell 10 is in a negative output state in which a negative voltage is applied.
  • FIG. 6 is a diagram explaining the timing for switching the state of the cell 10 according to the first embodiment.
  • the switching control unit 200 executes PWM control based on the magnitude relationship between the command value and the carrier. Specifically, the timing for switching the state of the cell 10 is determined by the magnitude relationship between the command value and the multiple triangular wave carriers, as shown on the horizontal axis for time and on the vertical axis for voltage or dimensionless quantity. That is, when the command value calculated based on the output current or capacitor voltage is positive, the switching control unit 200 judges to switch the cells 10 to the positive output state by the number of cells that exceed the carrier value.
  • waveforms of carriers CA to CD in this example are merely examples and other waveforms may be used.
  • carriers CC and CD may have waveforms that are linearly symmetrical to carriers CA and CB with the 0 line at the center.
  • This method is sometimes called the sorting method. For example, if a current flows to discharge from the capacitor 101 when the cell 10 is switched from a zero output state to a positive output state, the switching control unit 200 can switch the multiple cells 10 to positive output in order starting with the cell 10 with the highest capacitor voltage, thereby achieving a good balance of the capacitor voltages of each cell 10.
  • the switching control unit 200 can switch the multiple cells 10 to positive output in order starting with the cell 10 with the lowest capacitor voltage, thereby achieving a good balance of the capacitor voltages of each cell 10.
  • the switching control unit 200 switches the cells 10 to the zero output state in order starting with the cell with the lowest capacitor voltage, thereby achieving a good balance of the capacitor voltages of each cell 10.
  • the switching control unit 200 switches the cells 10 to the zero output state in order starting with the cell 10 with the highest capacitor voltage, thereby achieving a good balance of the capacitor voltages of each cell 10.
  • FIG. 7 is a diagram illustrating the states of cells 10A and 10B according to a comparative example. Referring to FIG. 7A, the relationship between the triangular wave carrier and the command value is shown.
  • cell 10A is switched to the zero output state for only a very short time.
  • FIG. 7(B) is a diagram explaining the ON/OFF states of the semiconductor switch elements Q1 to Q4 according to a comparative example.
  • the ON and OFF states of the semiconductor switch elements Q1 to Q4 of the first-stage cell 10A are shown when the state of cell 10A changes, but the semiconductor switch elements Q2 and Q3 are only in the ON state for a very short time.
  • the semiconductor switch elements Q2 and Q3 may not be in the ON state for a sufficient amount of time, which may result in the destruction of the semiconductor switch elements Q2 and Q3.
  • the minimum amount of time that the semiconductor switch elements must be in the ON state is sometimes called the minimum ON time.
  • the minimum ON time is determined, for example, based on the withstand voltage or the upper limit of the switching frequency of the semiconductor switch elements.
  • the predetermined time is a time given based on the characteristics of the semiconductor switch element constituting the cell (e.g., the voltage rating, current rating, upper limit value of the switching frequency, etc.), and is, for example, about several microseconds to several tens of microseconds.
  • the predetermined time is a time longer than the minimum on-time described above, and may be set to any value by the designer. After a predetermined time has elapsed since the first-stage cell 10A entered the zero output state, the first-stage cell 10A again becomes a candidate for selection.
  • cell 10A may be switched to the zero output state for a very short time, but if sufficient time has not passed since the first-stage cell 10A was in the zero output state, the next best candidate, cell 10B in the second stage, is switched to the positive output state.
  • the first-stage cell 10A After a certain amount of time has elapsed, the first-stage cell 10A again becomes the candidate for selection, and in FIG. 8, the first-stage cell 10A is again switched to the positive output state.
  • FIG. 8(B) is a diagram explaining the ON/OFF states of the semiconductor switch elements Q1 to Q4 according to the first embodiment.
  • FIG. 9 is a flow diagram illustrating the cell selection process of the control circuit 50 according to the first embodiment.
  • the switching control unit 200 executes a comparison process between the carrier and the command value (step S1).
  • the switching control unit 200 calculates the number of cells whose state will change according to the comparison process (step S2).
  • step S3 the voltage of the capacitor 101 of each cell 10 is acquired.
  • the capacitor voltage acquisition unit 201 acquires the voltage of the capacitor 101 of each cell 10 and outputs it to the switching control unit 200.
  • the switching control unit 200 extracts candidates for cells that change state according to the acquired voltage of the capacitor 101 (step S4). Specifically, the cell 10 with the high capacitor voltage is extracted as a candidate.
  • step S5 the duration of the state is obtained (step S5). Specifically, the state duration counting unit 202 counts the time that the state of each cell 10 continues and outputs the count to the switching control unit 200.
  • the switching control unit 200 determines the cell whose state is to be changed (step S6). Specifically, as described above, if a predetermined time has passed since the state was switched, the cell 10 with the highest priority is determined from among the extracted cell candidates. On the other hand, if a predetermined time has not passed since the state was switched, the cell with the next highest priority is determined as the cell whose state is to be changed. For the determined cell, the ON/OFF states of the semiconductor switch elements Q1 to Q4 are controlled according to the states described in Figures 4 and 5.
  • step S7 it is determined whether the processing is completed (step S7).
  • step S7 if it is determined that the processing has ended (YES in step S7), the processing ends (END).
  • step S7 determines whether the process has ended (NO in step S7). If it is determined in step S7 that the process has not ended (NO in step S7), the process returns to step S1 and the above process is repeated. This process is executed at a predetermined interval.
  • the number of cells and their states are not limited.
  • the circuit diagram in Figure 1 shows a star-type wiring diagram, a delta-type wiring may also be used, or a double star-type wiring in which two star-type connections are connected may also be used.
  • it may be configured with a single cell rather than multiple cells, and switching of the state of all cells may be prohibited until the duration of the cell state has elapsed for a specified time.
  • a transformer may be installed in place of the interconnection reactor 11.
  • cell 10 in FIG. 2 is described as being configured in a full-bridge configuration, a half-bridge configuration with a reduced number of semiconductor switch elements may also be used, and the semiconductor switch elements may be configured using not only IGBTs but also GCTs, MOSFETs, and other conceivable elements.
  • a storage battery may be installed in place of the capacitor 101 .
  • the carrier is level shifted, but the method is not limited to this. All of the figures are merely examples, and the configurations, components, and methods are not limited thereto.
  • FIG. 10 is a diagram illustrating the function of a control circuit 51 according to the second embodiment.
  • control circuit 51 compared to the control circuit 50, the control circuit 51 further includes a state switching count unit 203 and a classification unit 204.
  • the state switching count unit 203 counts the number of times the state has been switched for each cell 10.
  • the classification unit 204 classifies the cells into groups for which state switching is to be performed preferentially based on the number of state switching times counted by the state switching count unit 203.
  • the loss in the cell will be large, and the cell may generate heat and become too hot, shortening its lifespan.
  • the capacitance of the capacitor 101 of the first-stage cell 10 is small, even if the same current flows through the capacitor 101, the capacitor voltage of the first-stage cell changes more than the capacitor voltage of the other cells 10. Therefore, the number of times the first-stage cell 10 is selected to equalize the capacitor voltages increases.
  • the cells whose states are to be switched are selected mainly in ascending or descending order of the capacitor voltages of the cells, but in the method according to the second embodiment, an increase in the number of switching times of some of the cells 10 is suppressed.
  • the cells 10 whose states are to be switched are selected taking into consideration not only the magnitude of the capacitor voltage but also the number of times each cell 10 switches its state. In other words, the number of times each cell switches its state is counted at each predetermined cycle, and cells that switch states a predetermined number of times or more are subordinated in the selection of the cells.
  • FIG. 11 is a diagram illustrating a cell switching procedure. For example, a case will be described in which a current flows so as to discharge from a capacitor when switching from a zero output state to a positive output state.
  • the cell 10A with the highest capacitor voltage is selected and switched to the positive output state.
  • the number of switching times of the cell 10A is not taken into consideration, and the cell 10 to be switched to the positive output state is determined simply by the magnitude of the capacitor voltage, so there is a possibility that some cells 10 will switch more times than other cells 10.
  • the switching order according to the second embodiment counts the number of cell switching times at a predetermined time interval, and prioritizes cells with a relatively large number of switching times.
  • cells 10B and 10C have a larger number of switching times than cells 10A and 10D, and are therefore prioritized in the selection order.
  • cells 10B and 10C are subordinated in selection, so they are called the subordinate group, while cells 10A and 10D are called the priority group.
  • cells 10 are selected from the priority group in descending order of capacitor voltage and switched to the positive output state. After that, if a cell 10 is required to be switched to the positive output state, cells 10 are selected from the subordinate group in descending order of capacitor voltage. In this way, cells 10B and 10C, which have a relatively high number of switching times, are not given priority regardless of the magnitude of their capacitor voltages, and the number of switching times can be reduced.
  • step S4 has been replaced with step S4A.
  • the switching control unit 200 extracts candidates for cells that will change state from the priority group according to the acquired voltage of the capacitor 101 (step S4A). Specifically, cells 10 with high capacitor voltages are extracted as candidates from the pre-classified priority group. Note that if a cell 10 cannot be extracted from the priority group, a cell 10 is extracted as a candidate from the subordinate group.
  • FIG. 13 is a flow diagram illustrating cell classification according to the second embodiment.
  • state switching count unit 203 counts the state switching numbers N1 to Nk of the first to k-th cells (step S10).
  • the classification unit 204 determines whether a predetermined period of time has elapsed (step S11).
  • step S11 the classification unit 204 determines that the predetermined period has not elapsed (NO in step S11), the process returns to step S10 and continues the above counting.
  • the classification unit 204 determines in step S11 that the predetermined period has elapsed (YES in step S11), it calculates the average value Navr of the state switching counts N1 to Nk (step S12). Specifically, the classification unit 204 calculates the average value Navr of the state switching counts N1 to Nk counted by the state switching counting unit 203.
  • the classification unit 204 calculates the threshold value Nth (step S13).
  • the threshold value Nth is calculated by Nvar ⁇ ⁇ ( ⁇ >1).
  • the classification unit 204 determines in step S15 that the number of state switches Ni is greater than the threshold value Nth, it sets the i-th cell to the subordinate group (step S16).
  • the classification unit 204 proceeds to step S18. Next, the classification unit 204 determines whether or not the condition i>k is satisfied (step S19).
  • step S19 the classification unit 204 determines that the condition i>k is met (YES in step S19), it proceeds to the next step S20.
  • step S20 the classification unit 204 instructs the state switching count unit 203 to reset the count and return to step S10.
  • step S19 the classification unit 204 determines that the condition i>k is not satisfied (NO in step S19), the process returns to step S15 and repeats the above process.
  • the classification unit 204 sets cells with a state switching count exceeding the threshold to a subordinate group, and sets cells with a state switching count below the threshold to a prioritized group.
  • the above cells are determined according to the priority group and the subordinate group. The above operations are repeated at predetermined intervals.
  • the number of switching events can be reduced by lowering the selection order in the present disclosure.
  • Embodiment 3 In the second embodiment, the selection order of cells is explained taking into consideration the number of switching times, but using this method may make it difficult to balance the capacitor voltages. In the third embodiment, a method of classifying cells into a prioritized group and a subordinate group so as to balance the capacitor voltages will be explained.
  • FIG. 14 is a flow diagram illustrating cell classification according to the third embodiment.
  • the classification unit 204 detects the capacitor voltages Vdc1 to Vdck of the cells and calculates the average value Vavr (step S30).
  • the classification unit 204 determines whether the capacitor voltage Vdcj is between the first threshold value Vthu and the second threshold value Vthl (step S33).
  • step S33 If the classification unit 204 determines in step S33 that the capacitor voltage Vdcj is between the first threshold value Vthu and the second threshold value Vthl (YES in step S33), the jth cell maintains the current group (step S34). That is, if it is a subordinate group, it maintains the subordinate group. If it is a priority group, it maintains the priority group.
  • step S33 if the classification unit 204 determines that the capacitor voltage Vdcj is not between the first threshold value Vthu and the second threshold value Vthl (NO in step S33), the j-th cell is set to the priority group (step S36). Then, the process proceeds to step S35.
  • step S37 determines whether or not the condition j>k is satisfied (step S37). In step S37, if the classification unit 204 determines that the condition j>k is satisfied (YES in step S37), the processing ends (END).
  • step S37 determines that the condition j>k is not satisfied (NO in step S37), the process returns to step S33 and repeats the above process.
  • This process allows the classification unit 204 to reclassify cells that were once classified according to their capacitor voltages.
  • the classification unit 204 executes the process at predetermined time intervals. Specifically, the process is repeatedly executed at an earlier timing than the initial classification.
  • the capacitor voltage is within the range of Vthl to Vthu, the group to which it belongs is maintained as it is. In other words, the cells in the priority group are classified into the priority group, and the cells in the subordinate group are classified into the subordinate group. The above operations are repeated at regular intervals.
  • FIG. 15 is a diagram explaining the capacitor voltage of a cell according to the comparative example and embodiment 3.
  • the capacitor voltage of a cell according to the comparative example is shown to vary.
  • 1 Power conversion device 2, 2A to 2C Arm section, 3 Power transmission line, 10, 10A, 10B, 10C, 10D Cell, 11 Interconnection reactor, 50, 51 Control circuit, 101 Capacitor, 104 Voltage detector, 200 Switching control section, 201 Capacitor voltage acquisition section, 202 State duration count section, 203 State switching count section, 204 Classification section.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Inverter Devices (AREA)

Abstract

電力変換装置は、アーム部と、アーム部を制御する制御装置とを備える。アーム部は、直列に接続された複数のセルを含む。複数のセルは、一対の接続端子と、複数の半導体スイッチ素子と、複数の半導体スイッチ素子に対して並列に接続された蓄電素子と、蓄電素子の電圧を検出する電圧検出器とを含む。制御装置は、複数のセルのそれぞれに対応して、対応するセルの接続端子が正および負の少なくとも一方の電圧を出力する状態と、当該接続端子間を導通する状態とを少なくとも含む、いずれかの状態になるよう対応するセルに含まれる複数の半導体スイッチ素子の状態を切り替え可能であり、所定のタイミングごとに、複数のセルがそれぞれ有する蓄電素子の電圧と、複数のセルの状態の継続時間とに基づいて状態を切り替える複数のセルのいずれか１つを選択し、選択されたセルに含まれる複数の半導体スイッチ素子の状態を切り替える。

Description

電力変換装置および電力変換装置の制御方法
　本開示は、電力系統に連系する電力変換装置に関する。
　電力系統の電圧の調整、力率の調整、安定性の向上を目的として、電力変換装置が電力系統に連系されている。電力変換装置は複数の半導体スイッチを制御し、電力系統と有効電力や無効電力を入力、出力することで、系統の周波数や電圧の安定化の一助を担っている。
　電力変換装置の構成は様々あるが、近年は特に、セルと呼ばれる構成単位を複数接続した電力変換装置が系統に連系される事例が増えている。このような複数のセルを持つ電力変換装置の制御については、系統に直接寄与する制御のみならず、セルの持つコンデンサ電圧を均等にすることが求められ、各時限ごとにどのセルのコンデンサから電力を放電するか、どのセルのコンデンサに電力を充電するか、またはそのいずれもしないかといった選択が求められる。そしてセルの選択と動作の指令はセルの有する半導体スイッチに与えられ、ＯＮ状態とＯＦＦ状態を切り替えることで、制御の出力に応じた動作をする。(特許文献１参照)
特開２０２２－９９８４５号公報
　セルが有する半導体スイッチは電気的特性に起因し、一度ＯＮ状態に切り替えたのち、極めて短時間で再度ＯＦＦ状態に切り替えた場合、サージの発生や半導体スイッチの破壊を招く恐れがある。特許文献１の構成では、ＯＮ状態になってから再度ＯＦＦ状態になるまでの時間が保証されておらず、同一セルが極めて短時間にスイッチング状態を切り替える恐れがある。すなわち半導体スイッチにおけるサージの発生や破壊を防ぐことができない。
　本開示は、上記の課題を解決するためのものであって、サージの発生や破壊を防ぐことが可能な電力変換装置およびその制御方法を提供することを目的とする。
　ある実施の形態に従う電力変換装置は、アーム部と、アーム部を制御する制御装置とを備える。アーム部は、直列に接続された複数のセルを含む。複数のセルは、一対の接続端子と、複数の半導体スイッチ素子と、複数の半導体スイッチ素子に対して並列に接続された蓄電素子と、蓄電素子の電圧を検出する電圧検出器とを含む。制御装置は、複数のセルのそれぞれに対応して、対応するセルの接続端子が正および負の少なくとも一方の電圧を出力する状態と、当該接続端子間を導通する状態とを少なくとも含む、いずれかの状態になるよう対応するセルに含まれる複数の半導体スイッチの状態を切り替え可能であり、所定のタイミングごとに、複数のセルがそれぞれ有する蓄電素子の電圧と、複数のセルの状態の継続時間とに基づいて状態を切り替える複数のセルのいずれか１つを選択し、選択されたセルに含まれる複数の半導体スイッチの状態を切り替える。
　ある実施の形態に従う電力変換装置の制御方法は、アーム部を含む電力変換装置の制御方法であって、アーム部は、直列に接続された複数のセルを含み、複数のセルは、一対の接続端子と、複数の半導体スイッチ素子と、複数の半導体スイッチ素子に対して並列に接続された蓄電素子と、蓄電素子の電圧を検出する電圧検出器とを含む。当該制御方法は、所定のタイミングごとに、複数のセルがそれぞれ有する蓄電素子の電圧と、複数のセルの状態の継続時間とに基づいて状態を切り替える複数のセルのいずれか１つを選択するステップと、選択されたセルに含まれる複数の半導体スイッチの状態を、当該セルの接続端子が正および負の少なくとも一方の電圧を出力する状態と、当該接続端子間を導通する状態とを少なくとも含む、いずれかの状態になるよう切り替えるステップとを備える。
　本開示に従う電力変換装置およびその制御方法は、サージの発生や破壊を防ぐことが可能である。
実施の形態１に従う電力変換装置１の構成について説明する図である。 実施の形態１に従うセル１０の構成について説明する図である。 実施の形態１に従う制御回路５０の機能について説明する図である。 実施の形態１に従うセル１０の状態について説明する図である。 実施の形態１に従う半導体スイッチ素子Ｑ１～Ｑ４の導通状態の組み合わせについて説明する図である。 実施の形態１に従うセル１０の状態を切り替えるタイミングについて説明する図である。 比較例に従うセル１０Ａおよび１０Ｂの状態について説明する図である。 実施形態１に従うセル１０Ａおよび１０Ｂの状態について説明する図である。 実施の形態１に従う制御回路５０のセルの選択の処理について説明するフロー図である。 実施の形態２に従う制御回路５１の機能について説明する図である。 セルの切替手順について説明する図である。 実施の形態２に従う制御回路５０のセルの選択の処理について説明するフロー図である。 実施の形態２に従うセルの分類について説明するフロー図である。 実施の形態３に従うセルの分類について説明するフロー図である。 比較例および実施の形態３に従うセルのコンデンサ電圧について説明する図である。
　実施の形態１．
　図１は、実施の形態１に従う電力変換装置１の構成について説明する図である。
　図１を参照して、実施の形態１に従う電力変換装置１の例は、送電線３の３相の各相に対してアーム部２Ａ～２Ｃ（以下、総称してアーム部２とも称する）と、アーム部２Ａ～２Ｃを制御する制御回路５０とが設けられている。各相におけるアーム部２の構成については同様であるのでその詳細な説明については繰り返さない。本例においては、一例としてアーム部２Ａの構成について説明する。また、制御回路５０は、一例としてアーム部２Ａを制御する場合について説明する。
　アーム部２Ａは、複数のセル１０Ａ～１０Ｃ（総称してセル１０とも称する）と連系リアクトル１１とを含む。
　複数のセル１０Ａ～１０Ｃは、互いに直列接続されて連系リアクトル１１と接続されている。
　各セル１０の構成については同様である。
　図２は、実施の形態１に従うセル１０の構成について説明する図である。
　図２を参照して、セル１０は、複数の半導体スイッチ素子Ｑ１～Ｑ４と、複数の半導体スイッチ素子Ｑ１～Ｑ４に対応してそれぞれ逆向きに並列に接続されたダイオードＱ１Ａ～Ｑ４Ａと、蓄電素子であるコンデンサ１０１と、コンデンサ１０１の電圧を検出する電圧検出器１０４とを含む。
　半導体スイッチ素子Ｑ１と半導体スイッチ素子Ｑ２とは直列にノードＮ１とノードＮ２との間に接続される。半導体スイッチ素子Ｑ３および半導体スイッチ素子Ｑ４とは直列にノードＮ１とノードＮ２との間に接続される。半導体スイッチ素子Ｑ１およびＱ２と、半導体スイッチ素子Ｑ３およびＱ４と、コンデンサ１０１とは互いに並列にノードＮ１とノードＮ２との間に接続される。また、コンデンサ１０１の電圧を検出する電圧検出器１０４がノードＮ１とノードＮ２との間に接続される。
　半導体スイッチ素子Ｑ１および半導体スイッチ素子Ｑ２の接続ノードであるノードＮｐは、直列に接続された上流側の他のセル１０のノードＮｎと接続される。
　半導体スイッチ素子Ｑ３および半導体スイッチ素子Ｑ４の接続ノードであるノードＮｎは、直列に接続された下流側の他のセル１０のノードＮｐと接続される。
　なお、最も上流側のセル１０のノードＮｐは、連系リアクトル１１と接続される。
　当該構成は、ＭＭＣ（Ｍｏｄｕｌａｒ　Ｍｕｌｔｉｌｅｖｅｌ　Ｃｏｎｖｅｒｔｅｒ）と呼ばれることもあり、電力系統と電力をやり取りするための制御のほかに、各セルのコンデンサの電圧を均等化するバランス制御が必要である。
　図３は、実施の形態１に従う制御回路５０の機能について説明する図である。
　図３を参照して、制御回路５０は、セル１０Ａ～１０Ｃの半導体スイッチ素子Ｑ１～Ｑ４のＯＮ／ＯＦＦを制御するスイッチング制御部２００と、セル１０Ａ～１０Ｃのコンデンサ電圧を取得するコンデンサ電圧取得部２０１と、セル１０Ａ～１０Ｃのそれぞれの状態の継続時間をカウントする状態継続時間カウント部２０２とを含む。
　コンデンサ電圧取得部２０１は、各セル１０に設けられた電圧検出器１０４からのコンデンサ１０１の電圧値を取得する。
　状態継続時間カウント部２０２は、セル１０Ａ～１０Ｃのそれぞれの状態が変化した場合に当該変化した状態が継続している時間をカウントする。
　スイッチング制御部２００は、後述するが所定のタイミングでセル１０Ａ～１０Ｃの半導体スイッチ素子Ｑ１～Ｑ４のＯＮ／ＯＦＦを制御する。
　具体的には、スイッチング制御部２００は、コンデンサ電圧取得部２０１で取得した各セル１０Ａ～１０Ｃのコンデンサ電圧と、状態継続時間カウント部２０２における各セル１０Ａ～１０Ｃの状態が継続している時間と、指令値とキャリアとの大小関係に基づいてセル１０Ａ～１０Ｃの半導体スイッチ素子Ｑ１～Ｑ４のＯＮ／ＯＦＦを制御するＰＷＭ制御を実行する。
　図４は、実施の形態１に従うセル１０の状態について説明する図である。
　図５は、実施の形態１に従う半導体スイッチ素子Ｑ１～Ｑ４の導通状態の組み合わせについて説明する図である。
　図４および図５を参照して、半導体スイッチ素子Ｑ１およびＱ４がＯＮ（導通）であり、半導体スイッチ素子Ｑ２およびＱ３がＯＦＦ（非導通）の場合は、セル１０は、セルの出力端子にコンデンサ１０１の正の電圧を印加する正出力状態となる。
　また、半導体スイッチ素子Ｑ１およびＱ３がＯＮ（導通）であり、半導体スイッチ素子Ｑ２およびＱ４がＯＦＦ（非導通）の場合は、セル１０は、零電圧を出力する零出力状態（その１）となる。
　また、半導体スイッチ素子Ｑ２およびＱ４がＯＮ（導通）であり、半導体スイッチ素子Ｑ１およびＱ３がＯＦＦ（非導通）の場合は、セル１０は、零電圧を出力する零出力状態（その２）となる。
　また、半導体スイッチ素子Ｑ２およびＱ３がＯＮ（導通）であり、半導体スイッチ素子Ｑ１およびＱ４がＯＦＦ（非導通）の場合は、セル１０は、負の電圧を印加する負出力状態となる。
　図４に示されるように、図５に従って半導体スイッチ素子Ｑ１～Ｑ４のＯＮとＯＦＦを切り替えることで、正出力状態、負出力状態、零電圧を出力する零出力状態を順次切り替えることができる。
　図４に示されるように、零電圧を出力する零出力状態は、２種類存在する。以下の説明で単に零出力状態と記載する場合は、２種類の状態のいずれであっても構わない。
　図６は、実施の形態１に従うセル１０の状態を切り替えるタイミングについて説明する図である。
　図６を参照して、レベルシフトＰＷＭ制御を適用する場合について説明する。
　具体的には、図６（Ａ）を参照して、スイッチング制御部２００は、指令値とキャリアとの大小関係に基づいてＰＷＭ制御を実行する。具体的には、セル１０の状態を切り替えるタイミングは、横軸は時間、縦軸は電圧または無次元量に示すように、複数の三角波キャリアと指令値との大小関係によって定める。すなわち、スイッチング制御部２００は、出力する電流やコンデンサ電圧によって算出された指令値が正の場合は、キャリアの値を上回った個数分だけ、セル１０を正出力状態に切り替える判断を行う。また、スイッチング制御部２００は、指令値が負の場合は、キャリアの値を下回った個数分だけ、セル１０を負出力状態に切り替える判断を行う。その後、コンデンサ電圧、指令値の正負、電流の向きに応じて、どのセル１０を出力状態にするか、あるいは零出力状態にするかの判断を行う。本例においては、キャリアＣＡ～ＣＤのうちキャリアＣＡ，ＣＢは正側に設けられており、キャリアＣＣ，ＣＤは負側に設けられている。キャリアＣＡ，ＣＢは常に０以上、キャリアＣＣ，ＣＤは常に０以下の領域となる。
　なお、本例におけるキャリアＣＡ～ＣＤの波形は一例であり他の波形としてもよい。また、０のラインを中心にキャリアＣＣ，ＣＤは、キャリアＣＡ，ＣＢの線対称の波形としてもよい。
　図６（Ｂ）を参照して、指令値とキャリアとの関係に基づくセル出力状態について説明する。
　指令値がキャリアＣＡよりも大きい場合にはセル１０Ａ～１０Ｃのうち正出力状態のセルを２つ選択する。また、指令値がキャリアＣＡとキャリアＣＢとの間の場合にはセル１０Ａ～１０Ｃのうち正出力状態のセルを１つ選択する。また、指令値がキャリアＣＢとキャリアＣＣとの間の場合にはセル１０Ａ～１０Ｃを全て零状態とする。また、指令値がキャリアＣＣとキャリアＣＤとの間の場合にはセル１０Ａ～１０Ｃのうち負出力状態のセルを１つ選択する。また、指令値がキャリアＣＤよりも小さい場合にはセル１０Ａ～１０Ｃのうち負出力状態のセルを２つ選択する。
　各セル１０のコンデンサ１０１の電圧をなるべく均等にするためには、コンデンサ１０１の電圧の大小に従って、状態を切り替えるセルを選択する方法がある。
　この方法はソーティング方式と呼ばれることもある。
　例えば、スイッチング制御部２００は、セル１０を零出力状態から正出力状態に切り替えたときにコンデンサ１０１から放電するように電流が流れている場合は、複数のセル１０のうちコンデンサ電圧が高いセル１０から順に正出力に切り替えると、各セル１０のコンデンサ電圧のバランスがよく取れる。
　スイッチング制御部２００は、セル１０を零出力状態から正出力状態に切り替えたときにコンデンサ１０１に充電するように電流が流れている場合は、複数のセル１０のうちコンデンサ電圧が低いセル１０から順に正出力に切り替えると、各セル１０のコンデンサ電圧のバランスがよく取れる。
　スイッチング制御部２００は、放電状態に電流が流れているなかでセル１０を正出力状態から零出力状態に切り替える場合は、複数のセル１０のうちコンデンサ電圧が低いセルから順に零出力状態に切り替えると各セル１０のコンデンサ電圧のバランスがよく取れる。
　スイッチング制御部２００は、充電方向に電流が流れているなかでセル１０を正出力状態から零出力状態に切り替える場合はコンデンサ電圧が高いセル１０から順に零出力状態に切り替えると、各セル１０のコンデンサ電圧のバランスがよく取れる。
　零出力状態と負出力状態との間で切り替える場合も同様に、コンデンサ電圧の大小に従って降順または昇順にセル１０を選択することが可能である。
　次に、例を挙げて具体的に説明する。
　図１のある相で複数のセル１０Ａ～１０Ｃが直列に接続されており、キャリアと指令値との大小関係から、「すべてのセルが零出力状態」と「１つのセルのみが正出力状態」との間を行き来する場合について考える。
　このとき指令値の正負と電流の向きから、正出力状態となったセル１０のコンデンサ電圧が放電する場合を考え、１段目のセル１０Ａのコンデンサ電圧が最も高く、２段目のセル１０Ｂのコンデンサ電圧が次点で高い場合について説明する。
　図７は、比較例に従うセル１０Ａおよび１０Ｂの状態について説明する図である。
　図７（Ａ）を参照して、三角波キャリアと指令値との関係が示される。
　ここで「すべてのセルが零出力状態」の時間が非常に短い場合、セル１０Ａが非常に短い時間だけ零出力状態に切り替えられる。
　図７（Ｂ）は、比較例に従う半導体スイッチ素子Ｑ１～Ｑ４のＯＮ／ＯＦＦ状態について説明する図である。
　図７（Ｂ）を参照して、セル１０Ａの状態が変化した場合の、１段目のセル１０Ａの各半導体スイッチ素子Ｑ１～Ｑ４のＯＮ状態とＯＦＦ状態を表しているが、半導体スイッチ素子Ｑ２およびＱ３は非常に短い時間だけＯＮ状態となる。
　この点で、ＩＧＢＴ等のバイポーラタイプの半導体スイッチ素子は少数キャリアの注入または排出によりＯＮ状態またはＯＦＦ状態を切り替えるが、ＯＮ状態の時間が短すぎる場合、つまり少数キャリアの注入量が少なすぎると、次にＯＦＦ状態に切り替えた際に少数キャリアの排出が瞬時に完了する。そのことにより半導体スイッチ素子内部の電界層が急激に広がるため、大きな電圧発振現象が発生し、素子破損に至る可能性がある。
　したがって、半導体スイッチ素子Ｑ２およびＱ３はＯＮ状態での十分な時間が満たされず、半導体スイッチ素子Ｑ２およびＱ３の破壊に至る恐れがある。なお、半導体スイッチ素子のＯＮ状態で満たすべき十分な時間の最小値は、最小オン時間と呼称されることもある。最小オン時間は、例えば、半導体スイッチ素子の耐圧またはスイッチング周波数の上限値に基づいて定められる。
　本実施形態１に従う方式では、コンデンサ電圧のみならず、各セル１０の状態継続時間に基づいて、状態を切り替えるセル１０を選択する。すなわち、１段目のセル１０Ａが零出力状態になってから所定の時間が経過していない場合は、１段目のセル１０Ａの状態を切り替えることを禁止する。そして１段目のセル１０Ａを除いたセルのなかから、コンデンサ電圧の大小に基づいて状態を切り替えるセル１０を選択する。ここで所定の時間とは、セルを構成する半導体スイッチ素子の特性（例えば、電圧定格・電流定格・スイッチング周波数の上限値など）に基づいて与えられる時間であり、例えば数マイクロ秒から数十マイクロ秒程度である。所定の時間は、上記の最小オン時間よりも長い時間であり、設計者によって任意の値に与えてよい。１段目のセル１０Ａが零出力状態になってから所定の時間が経過したのち、再び１段目のセル１０Ａが選択の候補となる。
　図８は、実施形態１に従うセル１０Ａおよび１０Ｂの状態について説明する図である。
　図８（Ａ）を参照して、三角波キャリアと指令値との関係が示される。
　ここで「すべてのセルが零出力状態」と「１つのセルのみが正出力状態」との間を行き来する場合について考える。
　比較例で説明したように、セル１０Ａが非常に短い時間だけ零出力状態に切り替えられる可能性があるが、１段目のセル１０Ａが零出力状態になって十分な時間が経過していない場合は、次点の候補である２段目のセル１０Ｂを正出力状態に切り替える。
　そして所定の時間が経過すると、再び１段目のセル１０Ａが選択の候補となり、図８では再び１段目のセル１０Ａが正出力状態に切り替えられている。
　図８（Ｂ）は、実施形態１に従う半導体スイッチ素子Ｑ１～Ｑ４のＯＮ／ＯＦＦ状態について説明する図である。
　図８（Ｂ）を参照して、１段目のセルの各半導体スイッチのＯＮ状態とＯＦＦ状態を表しているが、非常に短い時間だけＯＮ状態になる状況を回避できていることがわかる。
　図９は、実施の形態１に従う制御回路５０のセルの選択の処理について説明するフロー図である。
　図９を参照して、スイッチング制御部２００は、キャリアと指令値との比較処理を実行する（ステップＳ１）。
　スイッチング制御部２００は、比較処理にしたがって状態を変化させるセルの個数を算出する（ステップＳ２）。
　次に、各セル１０のコンデンサ１０１の電圧を取得する（ステップＳ３）。具体的には、コンデンサ電圧取得部２０１は、各セル１０のコンデンサ１０１の電圧を取得して、スイッチング制御部２００に出力する。
　スイッチング制御部２００は、取得したコンデンサ１０１の電圧に従って状態を変化させるセルの候補を抽出する（ステップＳ４）。具体的には、コンデンサ電圧の高いセル１０を候補として抽出する。
　次に、状態の継続時間を取得する（ステップＳ５）。具体的には、状態継続時間カウント部２０２は、各セル１０の状態が継続している時間をカウントしてスイッチング制御部２００に出力する。
　次に、スイッチング制御部２００は、状態を変化させるセルを決定する（ステップＳ６）。具体的には、上記で説明したように、状態が切り替わってから所定の時間が経過している場合には、抽出したセルの候補の中から優先度の高いセル１０に決定する。一方で、状態が切り替わってから所定の時間が経過していない場合は、次の優先度の高い候補のセルについて状態を変化させるセルとして決定する。当該決定されたセルに対して、図４および図５で説明した状態に従って半導体スイッチ素子Ｑ１～Ｑ４のＯＮ／ＯＦＦ状態を制御する。
　次に、処理が終了したか否かを判断する（ステップＳ７）。
　ステップＳ７において、処理が終了したと判断した場合（ステップＳ７においてＹＥＳ）には、処理を終了する（エンド）。
　一方、ステップＳ７において、処理が終了していないと判断した場合（ステップＳ７においてＮＯ）には、ステップＳ１に戻り、上記処理を繰り返す。当該処理は所定周期毎に実行する。
　以上により本発明の動作例を説明したが、セルの個数や状態を限定するものではない。　図１の回路図においてはスター型の結線図を表しているが、デルタ型の結線でもよく、またスター型の結線を２つ接続したダブルスター型の結線であってもよい。さらには複数でなく単体のセルによって構成してもよく、セルの状態継続時間が所定の時間を経過するまですべてのセルの状態の切り替えを禁止してもよい。また、連系リアクトル１１に代えて変圧器を設置してもよい。
　なお、図２のセル１０の構成については、フルブリッジ構成でセルを構成した場合について説明しているが、半導体スイッチ素子の個数を減らしたハーフブリッジ構成でも良く、半導体スイッチ素子はＩＧＢＴのみならずＧＣＴ、ＭＯＳＦＥＴなど想定されうる素子を用いた構成でもよい。
　また、コンデンサ１０１に代えて蓄電池を設置してもよい。
　また、図６のレベルシフトＰＷＭ制御に関して、キャリアをレベルシフトさせているが、方式はこれに限定されない。いずれの図も例示であり、その構成、構成要素、方式を限定するものではない。
　実施の形態２．
　図１０は、実施の形態２に従う制御回路５１の機能について説明する図である。
　図１０を参照して、制御回路５１は、制御回路５０と比較して、さらに、状態切替回数カウント部２０３と、分類部２０４とを含む。
　状態切替回数カウント部２０３は、各セル１０について状態の切替がなされた回数をカウントする。
　分類部２０４は、状態切替回数カウント部２０３でカウントされた状態の切替回数に基づいて複数のセルについて優先的に状態の切替を実行するグループに分類する。
　実施の形態２においては複数のセルのうち一部のセルの特性が異なっている場合について説明する。
　セルの特性が異なっている場合、当該セルの損失が大きくなり、発熱して高温化し、当該セルの寿命を縮める可能性がある。
　例えばある相に対応するアーム部２について、当該アーム部２が複数のセル１０を有しており、１段目のセル１０のコンデンサ１０１の容量が他のセル１０のコンデンサ１０１よりも小さい場合について考える。
　この場合、１段目のセル１０のコンデンサ１０１の容量が小さいため、同じ電流がコンデンサ１０１に流れていても、１段目のセルのコンデンサ電圧が他のセル１０のコンデンサ電圧よりも大きく変化する。よってコンデンサ電圧を均等化するために１段目のセル１０が選択される回数が増加する。
　すなわち、１段目のセル１０の半導体スイッチ素子のＯＮ状態とＯＦＦ状態とが切り替わる回数が増加する。そのため、スイッチング損失が増加する。
　これにより１段目のセル１０は高温化し、寿命を縮める可能性がある。
　状態が切り替わるセルは主にセルのコンデンサ電圧の降順または昇順により選択されるが、実施の形態２に従う方式では一部のセル１０のスイッチング回数の増加を抑制する。
　具体的には、コンデンサ電圧の大小のみならず、各セル１０の状態の切替回数を考慮して状態を切り替えるセル１０を選択する。すなわち、所定の周期ごとに各セルの状態の切替回数をカウントし、所定の回数以上であるセルはセルの選択を劣後する。
　例を挙げて具体的に説明する。例えばある相のセル１０Ａ～１０Ｄが４つある場合について説明する。
　図１１は、セルの切替手順について説明する図である。
　例えば、零出力状態から正出力状態に切り替えたときにコンデンサから放電するように電流が流れている場合について説明する。
　図１１（Ａ）を参照して、比較例に従う切替順はコンデンサ電圧の高いセル１０Ａから順から選択され、正出力状態に切り替えられる。このときセル１０Ａのスイッチング回数は考慮されておらず、単にコンデンサ電圧の大きさによって正出力状態に切り替えるセル１０が決定されるので、他のセル１０よりも比較的、切替回数の多いセルが発生する可能性がある。
　図１１（Ｂ）を参照して、実施の形態２に従う切替順は、所定時間ごとにセルの切替回数をカウントし、比較的スイッチング回数の多いセルを劣後する。この場合には、セル１０Ｂとセル１０Ｃの切替回数が、セル１０Ａとセル１０Ｄよりも多く、選択順を劣後する場合について説明する。
　ここでセル１０Ｂとセル１０Ｃは選択を劣後されることから劣後群、対してセル１０Ａとセル１０Ｄは優先群と呼ぶこととする。
　まず、優先群の中から、コンデンサ電圧の高い順にセル１０を選択し、正出力状態に切り替える。その後、さらに正出力状態に切り替えるセル１０が必要な場合は、劣後群の中からコンデンサ電圧の高い順にセル１０を選択する。このようにすることで、切替回数の比較的多いセル１０Ｂとセル１０Ｃとはコンデンサ電圧の大小に関わらず優先的に選ばれないため、切替回数を減少させることができる。
　優先群と劣後群に分類するために切替回数と閾値とを比較するのが有効である。
　図１２は、実施の形態２に従う制御回路５０のセルの選択の処理について説明するフロー図である。
　図１２を参照して、図９のフロー図と比較して、ステップＳ４をステップＳ４Ａに置換した点が異なる。
　具体的には、スイッチング制御部２００は、取得したコンデンサ１０１の電圧に従って優先群の中から状態を変化させるセルの候補を抽出する（ステップＳ４Ａ）。具体的には、予め分類された優先群の中からコンデンサ電圧の高いセル１０を候補として抽出する。なお、優先群の中から抽出できない場合には、劣後群の中からセル１０を候補として抽出する。
　以降の処理については図９のフロー図で説明したのと同様であるのでその詳細な説明については繰り返さない。
　図１３は、実施の形態２に従うセルの分類について説明するフロー図である。
　図１３を参照して、状態切替回数カウント部２０３は、１～ｋ番目のセルの状態切替回数Ｎ１～Ｎｋをカウントする（ステップＳ１０）。
　次に、分類部２０４は、所定期間が経過するか否かを判断する（ステップＳ１１）。
　ステップＳ１１において、分類部２０４は、所定期間が経過しないと判断した場合（ステップＳ１１においてＮＯ）には、ステップＳ１０に戻り、上記カウントを継続する。
　一方、ステップＳ１１において、分類部２０４は、所定期間が経過したと判断した場合（ステップＳ１１においてＹＥＳ）には、状態切替回数Ｎ１～Ｎｋの平均値Ｎａｖｒを算出する（ステップＳ１２）。具体的には、分類部２０４は、状態切替回数カウント部２０３でカウントされた状態切替回数Ｎ１～Ｎｋの平均値Ｎａｖｒを算出する。
　次に、分類部２０４は、しきい値Ｎｔｈを算出する（ステップＳ１３）。しきい値Ｎｔｈは、Ｎｖａｒ×α（α＞１）により算出される。
　次に、分類部２０４は、初期値ｉ＝１に設定する。
　次に、分類部２０４は、状態切替回数Ｎｉがしきい値Ｎｔｈよりも大きいか否かを判断する（ステップＳ１５）。
　ステップＳ１５において、分類部２０４は、状態切替回数Ｎｉがしきい値Ｎｔｈよりも大きいと判断した場合には、ｉ番目のセルを劣後群に設定する（ステップＳ１６）。
　次に、分類部２０４は、ｉ＝ｉ＋１に設定する（ステップＳ１８）。
　一方、ステップＳ１５において、分類部２０４は、状態切替回数Ｎｉがしきい値Ｎｔｈよりも小さいと判断した場合には、ｉ番目のセルを優先群に設定する（ステップＳ１６）。
　次に、分類部２０４は、ステップＳ１８に進む。
　次に、分類部２０４は、ｉ＞ｋの条件を満たすか否かを判断する（ステップＳ１９）。
　ステップＳ１９において、分類部２０４は、ｉ＞ｋの条件を満たすと判断した場合（ステップＳ１９においてＹＥＳ）には、次のステップＳ２０に進む。
　ステップＳ２０において、分類部２０４は、状態切替回数カウント部２０３に指示し、カウントをリセットし、ステップＳ１０に戻る。
　一方、ステップＳ１９において、分類部２０４は、ｉ＞ｋの条件を満たさないと判断した場合（ステップＳ１９においてＮＯ）には、ステップＳ１５に戻り、上記処理を繰り返す。
　当該処理により、分類部２０４は、しきい値を超える状態切替回数のセルは劣後群に設定し、しきい値未満の状態切替回数のセルは優先群に設定する。
　当該優先群と劣後群にしたがって、上記のセルを決定する。
　以上の操作を所定期間ごとに繰り返す。
　以上により、従来の方法では切替回数が比較的多くなるセルが、本開示においては選択順を劣後されることで切替回数を抑制することが可能である。
　実施の形態３．
　実施の形態２において、切替回数を考慮したセルの選択順について説明したが、この方法を用いることでコンデンサ電圧のバランスが取りにくくなる場合がある。実施の形態３では、さらにコンデンサ電圧のバランスが取れるような優先群と劣後群の分類の仕方を説明する。
　図１４は、実施の形態３に従うセルの分類について説明するフロー図である。
　図１４を参照して、分類部２０４は、セルのコンデンサ電圧Ｖｄｃ１～Ｖｄｃｋを検出し、平均値Ｖａｖｒを算出する（ステップＳ３０）。
　次に、第１のしきい値Ｖｔｈｕ（＝Ｖａｖｒ×（１＋β））および第２のしきい値Ｖｔｈｌ（＝Ｖａｖｒ×（１－β）））を算出する（ステップＳ３１）。（１＞β＞０）
　次に、分類部２０４は、初期値ｊ＝１に設定する。
　次に、分類部２０４は、コンデンサ電圧Ｖｄｃｊが第１のしきい値Ｖｔｈｕと、第２のしきい値Ｖｔｈｌとの間に入っているか否かを判断する（ステップＳ３３）。
　分類部２０４は、ステップＳ３３において、コンデンサ電圧Ｖｄｃｊが第１のしきい値Ｖｔｈｕと、第２のしきい値Ｖｔｈｌとの間に入っていると判断した場合（ステップＳ３３においてＹＥＳ）には、ｊ番目のセルは現在の群を維持する（ステップＳ３４）。すなわち、劣後群の場合には、劣後群を維持する。優先群の場合には優先群を維持する。
　次に、分類部２０４は、ｊ＝ｊ＋１に設定する（ステップＳ３５）。
　一方、ステップＳ３３において、分類部２０４は、コンデンサ電圧Ｖｄｃｊが第１のしきい値Ｖｔｈｕと、第２のしきい値Ｖｔｈｌとの間に入っていないと判断した場合（ステップＳ３３においてＮＯ）には、ｊ番目のセルを優先群に設定する（ステップＳ３６）。そして、ステップＳ３５に進む。
　次に、分類部２０４は、ｊ＞ｋの条件を満たすか否かを判断する（ステップＳ３７）。
　ステップＳ３７において、分類部２０４は、ｊ＞ｋの条件を満たすと判断した場合（ステップＳ３７においてＹＥＳ）には、処理を終了する（エンド）。
　一方、ステップＳ３７において、分類部２０４は、ｊ＞ｋの条件を満たさないと判断した場合（ステップＳ３７においてＮＯ）には、ステップＳ３３に戻り、上記処理を繰り返す。
　当該処理により、分類部２０４は、コンデンサ電圧に従って一旦分類したセルを再分類することが可能である。
　分類部２０４は、所定時間毎に当該処理を実行する。具体的には、最初の分類よりも早いタイミングで当該処理を繰り返し実行する。
　コンデンサ電圧がＶｔｈｌからＶｔｈｕの範囲内である場合は、所属する群をそのまま維持する。すなわち優先群のセルは優先群に、劣後群のセルは劣後群に分類する。以上の操作を所定時間ごとに繰り返す。
　以上により、コンデンサ電圧が所定の範囲内にあるセルに限って、劣後群への分類を許可することで、コンデンサ電圧のバランスを取りつつ、切替回数の均等化を図ることができる。
　図１５は、比較例および実施の形態３に従うセルのコンデンサ電圧について説明する図である。
　図１５（Ａ）を参照して、比較例に従うセルのコンデンサ電圧は、ばらつきが発生している場合が示されている。
　一方、図１５（Ｂ）を参照して、実施の形態３に従うセルのコンデンサ電圧のばらつきは抑制される。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。さらに、複数の実施の形態を好適に組み合わせることも問題無いことは言うまでもなく、実施の形態ごとの効果をより高めることで効率的かつ、経済的な活用をするのが望ましい。
　本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１　電力変換装置、２，２Ａ～２Ｃ　アーム部、３　送電線、１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ　セル、１１　連系リアクトル、５０，５１　制御回路、１０１　コンデンサ、１０４　電圧検出器、２００　スイッチング制御部、２０１　コンデンサ電圧取得部、２０２　状態継続時間カウント部、２０３　状態切替回数カウント部、２０４　分類部。

Claims (6)

  1. 　アーム部と、
    　前記アーム部を制御する制御装置とを備え、
    　前記アーム部は、直列に接続された複数のセルを含み、
    　前記複数のセルは、
    　一対の接続端子と、
    　複数の半導体スイッチ素子と、
    　前記複数の半導体スイッチ素子に対して並列に接続された蓄電素子と、
    　前記蓄電素子の電圧を検出する電圧検出器とを含み、
    　前記制御装置は、
    　前記複数のセルのそれぞれに対応して、対応するセルの接続端子が正および負の少なくとも一方の電圧を出力する状態と、当該接続端子間を導通する状態とを少なくとも含む、いずれかの状態になるよう対応するセルに含まれる前記複数の半導体スイッチ素子の状態を切り替え可能であり、
    　所定のタイミングごとに、前記複数のセルがそれぞれ有する蓄電素子の電圧と、前記複数のセルの状態の継続時間とに基づいて状態を切り替える前記複数のセルのいずれか１つを選択し、
    　選択されたセルに含まれる前記複数の半導体スイッチ素子の状態を切り替える、電力変換装置。
  2. 　前記制御装置は、前記選択されたセルの状態が切り替わってから所定の時間が経過するまで、当該セルが他の状態へ切り替えることを禁止する、請求項１に記載の電力変換装置。
  3. 　前記制御装置は、前記所定のタイミングごとに、前記複数のセルがそれぞれ有する蓄電素子の電圧と、前記複数のセルの状態の継続時間と、前記複数のセルの状態の切り替え回数とに基づいて状態を切り替える前記複数のセルのいずれか１つを選択する、請求項１あるいは２に記載の電力変換装置。
  4. 　前記制御装置は、
    　所定の周期ごとに状態を切り替えた回数を各セルごとにカウントし、
    　前記複数のセルのうち状態を切り替えた回数が所定の値以下であるセルを第１セル群、前記複数のセルのうち状態を切り替えた回数が所定の値を越えたセルを第２セル群に分類し、
    　前記所定のタイミングごとに状態を切り替えるセルを前記第１セル群の中から優先的に選択する、請求項３に記載の電力変換装置。
  5. 　前記制御装置は、前記複数のセルのうち状態を切り替えた回数が所定の値を越え、かつ蓄電素子の電圧が所定の範囲内であるセルを第２セル群に分類する、請求項４に記載の電力変換装置。
  6. 　アーム部を含む電力変換装置の制御方法であって、
    　前記アーム部は、直列に接続された複数のセルを含み、前記複数のセルは、
    　一対の接続端子と、複数の半導体スイッチ素子と、前記複数の半導体スイッチ素子に対して並列に接続された蓄電素子と、前記蓄電素子の電圧を検出する電圧検出器とを含み、
    　所定のタイミングごとに、前記複数のセルがそれぞれ有する蓄電素子の電圧と、前記複数のセルの状態の継続時間とに基づいて状態を切り替える前記複数のセルのいずれか１つを選択するステップと、
    　選択されたセルに含まれる前記複数の半導体スイッチ素子の状態を、当該セルの接続端子が正および負の少なくとも一方の電圧を出力する状態と、当該接続端子間を導通する状態とを少なくとも含む、いずれかの状態になるよう切り替えるステップとを備える、電力変換装置の制御方法。
PCT/JP2023/021394 2023-06-08 2023-06-08 電力変換装置および電力変換装置の制御方法 Ceased WO2024252628A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2025525873A JPWO2024252628A1 (ja) 2023-06-08 2023-06-08
PCT/JP2023/021394 WO2024252628A1 (ja) 2023-06-08 2023-06-08 電力変換装置および電力変換装置の制御方法
CN202380099194.2A CN121263754A (zh) 2023-06-08 2023-06-08 电力转换装置以及电力转换装置的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/021394 WO2024252628A1 (ja) 2023-06-08 2023-06-08 電力変換装置および電力変換装置の制御方法

Publications (1)

Publication Number Publication Date
WO2024252628A1 true WO2024252628A1 (ja) 2024-12-12

Family

ID=93795686

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/021394 Ceased WO2024252628A1 (ja) 2023-06-08 2023-06-08 電力変換装置および電力変換装置の制御方法

Country Status (3)

Country Link
JP (1) JPWO2024252628A1 (ja)
CN (1) CN121263754A (ja)
WO (1) WO2024252628A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016207976A1 (ja) * 2015-06-23 2016-12-29 三菱電機株式会社 電力変換装置および直流送電システム
JP7275414B1 (ja) * 2022-09-14 2023-05-17 三菱電機株式会社 電力変換装置および洋上風力発電システム
JP2023077915A (ja) * 2021-11-25 2023-06-06 株式会社東芝 電力変換装置、電力変換装置の制御方法、およびプログラム
JP2023077976A (ja) * 2021-11-25 2023-06-06 株式会社東芝 電力変換装置、電力変換装置の制御方法、およびプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016207976A1 (ja) * 2015-06-23 2016-12-29 三菱電機株式会社 電力変換装置および直流送電システム
JP2023077915A (ja) * 2021-11-25 2023-06-06 株式会社東芝 電力変換装置、電力変換装置の制御方法、およびプログラム
JP2023077976A (ja) * 2021-11-25 2023-06-06 株式会社東芝 電力変換装置、電力変換装置の制御方法、およびプログラム
JP7275414B1 (ja) * 2022-09-14 2023-05-17 三菱電機株式会社 電力変換装置および洋上風力発電システム

Also Published As

Publication number Publication date
JPWO2024252628A1 (ja) 2024-12-12
CN121263754A (zh) 2026-01-02

Similar Documents

Publication Publication Date Title
CN112994494B (zh) 适用于飞跨电容多电平变换电路的电压平衡控制方法
Halamicek et al. Cross-coupled series-capacitor quadruple step-down buck converter
CN109039136B (zh) 一种基于模块化多电平变流器的动力总成系统
Li et al. Distributed balancing control for modular multilevel series/parallel converter with capability of sensorless operation
CN106575928B (zh) 模块化能量存储器直接转换器系统
Dam et al. Low-frequency selection switch based cell-to-cell battery voltage equalizer with reduced switch count
CN115065082B (zh) 一种电池储能电站主回路构建方法、系统、设备和介质
TW201125259A (en) Storage device with a balance circuit
US10193446B2 (en) Multi-module DC-to-DC power transformation system
JP4643117B2 (ja) マルチセル・エネルギー変換装置
CN113794373B (zh) 多电平直流转换器及供电系统
Dahono et al. A family of modular multilevel bidirectional DC-DC converters for high voltage-ratio and low-ripple applications
US20180013290A1 (en) Control circuit
CN108736501A (zh) 一种全桥型mmc的预充电方法
WO2024252628A1 (ja) 電力変換装置および電力変換装置の制御方法
CN117996805A (zh) 一种多级式储能变流器及其控制方法
JP5424337B2 (ja) 時比率制御が可能な直列接続蓄電セル用均一充電器
CN112087134B (zh) 一种储能型直接耦合式直流变压器及控制方法
CN108462482A (zh) 一种产生双极性高压脉冲的装置和方法
WO2017027681A1 (en) Column-switched multi-module dc-to-dc power transformation system
CN114094833B (zh) 开关电容接入式直流变压器及直流变压器的控制方法
Yue et al. Investigation of control and applications of modular multilevel converter with sub-modular series igbts
Kim et al. Preventing voltage divergence in series-stacked bidirectional battery energy storage DC-DC converter under asymmetrical operating conditions
JP6892996B2 (ja) 直列接続された太陽電池又はその他の電源用の動作点制御のためのバランス回路装置
CN112187029A (zh) 一种直流耗能装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23940726

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2025525873

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202517119118

Country of ref document: IN

WWP Wipo information: published in national office

Ref document number: 202517119118

Country of ref document: IN

NENP Non-entry into the national phase

Ref country code: DE