WO2026115995A1 - Dispositif à semi-conducteurs et procédé de fabrication de dispositif à semi-conducteurs - Google Patents

Dispositif à semi-conducteurs et procédé de fabrication de dispositif à semi-conducteurs

Info

Publication number
WO2026115995A1
WO2026115995A1 PCT/JP2025/038039 JP2025038039W WO2026115995A1 WO 2026115995 A1 WO2026115995 A1 WO 2026115995A1 JP 2025038039 W JP2025038039 W JP 2025038039W WO 2026115995 A1 WO2026115995 A1 WO 2026115995A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating substrate
circuit board
semiconductor element
printed circuit
resin plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/038039
Other languages
English (en)
Japanese (ja)
Inventor
昌也 野々村
康平 薮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of WO2026115995A1 publication Critical patent/WO2026115995A1/fr
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

L'invention concerne un dispositif à semi-conducteurs dans lequel un espace entre une carte isolante et une carte imprimée peut être maintenu aussi uniformément que possible en utilisant aussi peu de composants que possible. Une carte imprimée 130 a une surface inférieure qui fait face à la surface supérieure d'une carte isolante 120 et sur laquelle un motif de circuit pour pilote un élément semi-conducteur 110 est formé, et est disposée au-dessus de la carte isolante 120 et de l'élément à semi-conducteur 110. Une pluralité de plaques en résine 140 est disposée dans un espace entre la carte imprimée 130 et la carte isolante 120 ou l'élément semi-conducteur 110, et maintient l'espace. Dans une vue en plan, une ou plusieurs plaques en résine 140 parmi la pluralité de plaques en résine 140 sont disposées dans chacune d'au moins deux régions parmi quatre régions de la carte isolante 120. La pluralité de plaques en résine 140 comprend une ou plusieurs premières plaques en résine 141, chacune ayant un trou traversant 143 s'étendant dans la direction verticale.
PCT/JP2025/038039 2024-11-28 2025-10-29 Dispositif à semi-conducteurs et procédé de fabrication de dispositif à semi-conducteurs Pending WO2026115995A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024-206952 2024-11-28
JP2024206952 2024-11-28

Publications (1)

Publication Number Publication Date
WO2026115995A1 true WO2026115995A1 (fr) 2026-06-04

Family

ID=99971168

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/038039 Pending WO2026115995A1 (fr) 2024-11-28 2025-10-29 Dispositif à semi-conducteurs et procédé de fabrication de dispositif à semi-conducteurs

Country Status (1)

Country Link
WO (1) WO2026115995A1 (fr)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59142787U (ja) * 1983-03-15 1984-09-25 セイコーエプソン株式会社 時計の回路構造
JPS6214498A (ja) * 1985-07-12 1987-01-23 キヤノン株式会社 フレキシブルプリント基板の固定構造
JPS62200788A (ja) * 1986-02-28 1987-09-04 株式会社フジクラ 多層プリント板
JPH09246685A (ja) * 1996-03-07 1997-09-19 Fujitsu I Network Syst Ltd プリント基板の連結システム
JP2005158360A (ja) * 2003-11-21 2005-06-16 Nec Saitama Ltd 三次元基板間接続部品および三次元基板間接続構造
JP2011151348A (ja) * 2009-07-06 2011-08-04 Fujikura Ltd 積層配線基板及びその製造方法
JP2013026238A (ja) * 2011-07-14 2013-02-04 Ibiden Co Ltd 実装用基板、及び電子デバイス
JP2016504775A (ja) * 2013-01-29 2016-02-12 タイコ・エレクトロニクス・コーポレイションＴｙｃｏ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎ 回路ボード・アッセンブリ
WO2019053840A1 (fr) * 2017-09-14 2019-03-21 新電元工業株式会社 Module électronique et procédé de fabrication de module électronique
WO2019146252A1 (fr) * 2018-01-23 2019-08-01 株式会社村田製作所 Structure de liaison de substrat et procédé de liaison de substrat

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59142787U (ja) * 1983-03-15 1984-09-25 セイコーエプソン株式会社 時計の回路構造
JPS6214498A (ja) * 1985-07-12 1987-01-23 キヤノン株式会社 フレキシブルプリント基板の固定構造
JPS62200788A (ja) * 1986-02-28 1987-09-04 株式会社フジクラ 多層プリント板
JPH09246685A (ja) * 1996-03-07 1997-09-19 Fujitsu I Network Syst Ltd プリント基板の連結システム
JP2005158360A (ja) * 2003-11-21 2005-06-16 Nec Saitama Ltd 三次元基板間接続部品および三次元基板間接続構造
JP2011151348A (ja) * 2009-07-06 2011-08-04 Fujikura Ltd 積層配線基板及びその製造方法
JP2013026238A (ja) * 2011-07-14 2013-02-04 Ibiden Co Ltd 実装用基板、及び電子デバイス
JP2016504775A (ja) * 2013-01-29 2016-02-12 タイコ・エレクトロニクス・コーポレイションＴｙｃｏ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎ 回路ボード・アッセンブリ
WO2019053840A1 (fr) * 2017-09-14 2019-03-21 新電元工業株式会社 Module électronique et procédé de fabrication de module électronique
WO2019146252A1 (fr) * 2018-01-23 2019-08-01 株式会社村田製作所 Structure de liaison de substrat et procédé de liaison de substrat