ATE333145T1 - Verfahren zur vertauschung von eingangs-/ausgangs-leiterbahnen mit parallelen zweigen in einer integrierten schaltung und somit erhaltenen integrierte schaltung - Google Patents

Verfahren zur vertauschung von eingangs-/ausgangs-leiterbahnen mit parallelen zweigen in einer integrierten schaltung und somit erhaltenen integrierte schaltung

Info

Publication number
ATE333145T1
ATE333145T1 AT01947499T AT01947499T ATE333145T1 AT E333145 T1 ATE333145 T1 AT E333145T1 AT 01947499 T AT01947499 T AT 01947499T AT 01947499 T AT01947499 T AT 01947499T AT E333145 T1 ATE333145 T1 AT E333145T1
Authority
AT
Austria
Prior art keywords
integrated circuit
parallel branches
conductor tracks
output conductor
input
Prior art date
Application number
AT01947499T
Other languages
English (en)
Inventor
Romain Desplats
Bruno Benteo
Original Assignee
Centre Nat Etd Spatiales
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre Nat Etd Spatiales filed Critical Centre Nat Etd Spatiales
Application granted granted Critical
Publication of ATE333145T1 publication Critical patent/ATE333145T1/de

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/092—Adapting interconnections, e.g. making engineering charges, repairing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/641—Adaptable interconnections, e.g. fuses or antifuses

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
AT01947499T 2000-06-09 2001-06-06 Verfahren zur vertauschung von eingangs-/ausgangs-leiterbahnen mit parallelen zweigen in einer integrierten schaltung und somit erhaltenen integrierte schaltung ATE333145T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0007400A FR2810158B1 (fr) 2000-06-09 2000-06-09 Procede pour realiser une permutation d'entrees/sorties de plusieurs pistes a branches paralleles d'un circuit integre et circuit obtenu

Publications (1)

Publication Number Publication Date
ATE333145T1 true ATE333145T1 (de) 2006-08-15

Family

ID=8851136

Family Applications (1)

Application Number Title Priority Date Filing Date
AT01947499T ATE333145T1 (de) 2000-06-09 2001-06-06 Verfahren zur vertauschung von eingangs-/ausgangs-leiterbahnen mit parallelen zweigen in einer integrierten schaltung und somit erhaltenen integrierte schaltung

Country Status (6)

Country Link
US (1) US6844625B2 (de)
EP (1) EP1290730B1 (de)
AT (1) ATE333145T1 (de)
DE (1) DE60121442T2 (de)
FR (1) FR2810158B1 (de)
WO (1) WO2001095394A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2810158B1 (fr) * 2000-06-09 2002-08-30 Centre Nat Etd Spatiales Procede pour realiser une permutation d'entrees/sorties de plusieurs pistes a branches paralleles d'un circuit integre et circuit obtenu

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652974A (en) * 1985-10-28 1987-03-24 International Business Machines Corporation Method and structure for effecting engineering changes in a multiple device module package
US4974048A (en) * 1989-03-10 1990-11-27 The Boeing Company Integrated circuit having reroutable conductive paths
DE4032801C2 (de) * 1990-10-16 1993-10-14 Triumph Adler Ag Steckverbindungsanordnung zur mechanischen und elektrischen Steckverbindung von elektronischen Geräteeinheiten
US5652974A (en) * 1995-09-21 1997-08-05 Demar; Charles J. Device for improving the flushability of toilets and conserving water
US5815374A (en) * 1996-09-30 1998-09-29 International Business Machines Corporation Method and apparatus for redirecting certain input/output connections of integrated circuit chip configurations
FR2810158B1 (fr) * 2000-06-09 2002-08-30 Centre Nat Etd Spatiales Procede pour realiser une permutation d'entrees/sorties de plusieurs pistes a branches paralleles d'un circuit integre et circuit obtenu

Also Published As

Publication number Publication date
FR2810158A1 (fr) 2001-12-14
EP1290730A1 (de) 2003-03-12
EP1290730B1 (de) 2006-07-12
FR2810158B1 (fr) 2002-08-30
US6844625B2 (en) 2005-01-18
US20040022019A1 (en) 2004-02-05
WO2001095394A1 (fr) 2001-12-13
DE60121442T2 (de) 2007-03-01
DE60121442D1 (de) 2006-08-24

Similar Documents

Publication Publication Date Title
DE69842001D1 (de) Galvanisches verfahren zur herstellung einer mehrlagenstruktur
ATE254783T1 (de) Kryptographisches verfahren und mikroschaltung für chipkarte
DE69936493D1 (de) Verbindungsstruktur für Leiterplatte, elektro-optische Vorrichtung, damit versehenes elektronisches Gerät und Herstellungsverfahren für elektro-optische Vorrichtung
DE69822331D1 (de) Vieladriges mikrokabel insbesondere für gefässverschliessende vorrichtung zur behandlung von aneurismen
DE3687409D1 (de) Verfahren zur herstellung von schmalen, leitenden linien, von mustern und von verbindern.
DE69833902D1 (de) Integrierte Schaltung für Einbettung in Chipkarten, und Verfahren zur Herstellung von Chipkarten
ATE521026T1 (de) Tertiäres echtzeit-betriebssystem zur lösung von unregelmässigkeiten im betrieb eines flugzeuges
DE69701462D1 (de) Verfahren zur metathese von alkanen
ATE367674T1 (de) Verfahren zur projektierung einer elektrischen anlage und projektierungsvorrichtung
MY128471A (en) Insulated bond wire assembly for integrated circuits
ATE209286T1 (de) Vorrichtung zum verbinden von armierten betonteilen
DE69130513D1 (de) Verfahren zur Durchführung boolescher Operationen zwischen zwei beliebigen Bits von zwei beliebigen Registern
TW346640B (en) Substrate processing device and method
DK1006200T3 (da) Fremgangsmåde til fremstilling af udvalgte interstreng-tværbindinger i nukleinsyrer og anvendelser deraf
DE59901657D1 (de) Kontaktiervorrichtung, insbesondere zum ankontaktieren von elektrischen bauelementen und schaltungsträgern, sowie verfahren zu deren herstellung
DE60121442D1 (de) Verfahren zur vertauschung von eingangs-/ausgangs-leiterbahnen mit parallelen zweigen in einer integrierten schaltung und somit erhaltenen integrierte schaltung
EP1411496A3 (de) Verfahren und Vorrichtung zur Mustererkennung
DE60238140D1 (de) Verfahren und system zur ermittlung der durch ein fahrzeug zurückgelegten wegstrecke
BR9913590A (pt) Fio supercondutor
DE60135212D1 (de) Gegenmassnahmeverfahren in einer mikroschaltung und ic-karte mit einer solchen schaltung
ATE254803T1 (de) Verdrahtungsverfahren für halbleiter-bauelemente zur verhinderung von produktpiraterie und produktmanipulation, durch das verfahren hergestelltes halbleiter-bauelement und verwendung des halbleiter-bauelements in einer chipkarte
ATE334448T1 (de) Verfahren und schaltungsanordnung zur durchführung einer fast fourier transformation sowie anwendung derselben
TW369636B (en) Semiconductor integrated circuit and its testing method
DE60121820D1 (de) Verfahren zur Herstellung integrierter Schaltungen mit verbesserten Leiterbahnen in sogenannter "Sägebügel"-Form
ATE291569T1 (de) Verfahren zur herstellung von dnda

Legal Events

Date Code Title Description
RER Ceased as to paragraph 5 lit. 3 law introducing patent treaties