<Desc/Clms Page number 1>
Unit de synchronisation pour un circuit d'analyse de données A multiplexage dans le temps.
Fondement de l'Invention
La présente invention concerne des systèmes de transmission numériques et, plus particulièrement, le maintien de la synchronisation entre des exemplaires multiples dun équlpement d'analyse de donnees ä multiplexage dans le temps.
Les systèmes modernes de télécommunications transmettent rapidement d'importantes quantités de données entre des systemes. On utilise des champs de mesure numériques pour raccorder ces systèmes et pour transmettre ces données. Le système de commutation comporte habituellement un certain nombre de champs de mesure numériques. chacun d'eux transmettant des données ä grande vitesse entre des systèmes de commutation.
Pour des raisons d'ordre public, ces systèmes de commutation doivent etre hautement fiables. Afin d'obtenir cette fiabilite, ces systemes sont souvent mis en oeuvre avec un équipement redondant. Ce schéma redondant est une façon de conferer, au système, une insensibi- 11 té aux défaillances. En d'autres mots,. pi une partie du système vient ä défaillir, une seconde partie de ce Systeme execute exactement le même processus. Ce système fonctionne correctement, mais dans un mode simplex.
<Desc/Clms Page number 2>
L'équipement redondant fonctionne spéci- fiquement dans un mode synchrone. empêchant ainsi le temps de panne total du système suite au passage d'un exemplaire de l'equipement ä l'autre. On prevoit également un moyen de détection de defail- lances si les deux exemplaires different l'un de l'autre.
Dans les brevets des Etats-Unis d'Amérique na 4.531.210 et 4.507. 780, on décrit des unités de contrôle ä champs de mesure numériques duplex pour un système de ce type. Ce système est le système GTD-5 EAX fabrique par"GTE Communication
Systems Corporation", à savoir la Demanderesse de la presente demande. Ces brevets révèlent des unités de contrôle numériques en duplex fonc- tionnant en synchronisme. Toutefols, ces unités de contrôle numériques desservent un certain nombre de champs de mesure numériques et, par conséquent, elles nécessitent une opération de multiplexage. En raison des données transmises ä grande vitesse et de la nature de l'analyse, les temps de propagation des signaux à travers des circuits semblables peuvent-varier.
En d'autres mots, à un moment particulier, un exemplaire d'un circuit peut apercevoir un bit- positionne, tandis que l'autre exemplaire en duplex de ce circuit'ne peut apercevoir le bit cor- respondant positionne. En consequence, il. est difficile de maintenir une synchronisation dans une analyse multiplexee de donnees...
Dès lors, un objet de la presente inven- tion est de fournir une unité en vue de maintenir une synchronisation entre des exemplaires multiples d'un circuit d'analyse de données ä multiplexage dans le temps.
<Desc/Clms Page number 3>
Sommaire de I'Invention
Plusieurs champs de mesure numériques sont raccordes entre un système de télécommunication et un autre système de télécommunication.
Dans chaque système de télécommunication, est prévue une paire en duplex d'unites de controle numériques fonctionnant en synchronisme. Une des unités de contrôle numériques intervient pour analyser les différents champs de mesure numériques pour des données en tant qu'unité active, tandis que l'autre unité de. la paire en duplex. fonctionne pour analyser le meme groupe de champs de mesure numériques pour des données en tant qutunités de réserve. Chacune des unités de contrôle numériques comprend une unité de synchronisation.
Chaque unité de synchronisation comporte un circuit d'horloge intervenant pour émettre des signaux périodiques detranche de temps.
Un circuit d'adressage est raccordé au circuit d'horloge. Le circuit d'adressage intervient pour fournir une adresse de tranche de temps qui est incrementele d'un décalage predetermine vis vis des signaux de tranche de temps. Un circuit "pipeline" est raccordé au circuit d'horloge, aux différents champs de mesure numériques et ä l'autre unité de controle numérique de la paire en duplex. Le circuit "pipeline" intervient pour retarder les données analystes fournies par chacun des différents champs de mesure numériques suite au décalage prédéterminé de tranche de temps. Enfin, l'unite de synchronisation comprend une machine d'état.
La machine d'état est raccordée au circuit"pipeline", ä une unité de controle numérique correspondante et au circuit "pipeline" de l'autre unité de controle numerique.
<Desc/Clms Page number 4>
La machine d'état fonctionne en réponse ä l'absence d'un signal tampon complet de l'autre unite de controle nume- rique et elle fonctionne en réponse ä un signal tampon complet de l'unité correspondante de contrôle numerique afin de retarder la des deux signaux tampons complets pour un'nombre predetermine de signaux de tranche de temps.
En conséquence, les signaux tampons complets des deux unites de contrôle numériques sont synchronisés.
BREVE DESCRIPTION DES DESSINS
La figure 1 est un Schema bloc d'un système de commutation illustrant l'interconnexion de champs de mesure numériques avec le système de commutation via des unités de contrôle numériques ; la figure 2 est une structure de bits et de séquences de transmission Tl pour les champs de mesure numériques illustrés en figure 1 ; la figure 3 est un schéma bloc d'une partie de l'unite de contrôle numérique assurant la conversion série/parallèle des données de champs de mesure numériques et tamponnant les données jusqu'à 8 champs de mesure numeriques ; la figure 4 est un schéma d'une partie du circuit LCFD de la figure 3, faisant appel aux principes de fonctionnement de la présente invention.
En figure 1, on représente un réseau de commutation numérique temps-espace-temps conjointement avec l'unite de controle commune correspondante. Comme le montre cette. figure, des postes d'abonnés téléphoniques tels que les postes d'abonnés 1 et 2 sont raccordes à l'unite de ligne analog ! que 13. L'unite de ligne analogique 13 est raccordée aux deux exemplaires de l'unite de contrôle analogique 14 et 14'. Des minuteries
<Desc/Clms Page number 5>
de départ 20 et 20'sont raccordées à la paire en duplex d'unites de commutateurs d'espace 30 et 30', lesquels sont, ä leur tour, raccordés aux minuteries de terminaison 21 et 21'.
Les unités de minuteries et de contrôle 21 et 21'
EMI5.1
sont raccordées aux unités de controle analogiques 14 et 14'et, aux postes d'abonnés téléphoniques 1 et 2 via le circuit de ligne finalement,analogique 13.
Les unités de contrôle numériques 15 et 15' raccordent les champs de mesure numériques au réseau de commutation. L'équipement à champs de mesure numériques peut être réalisé en utilisant un equipement ä champs de mesure numériques T1 habituellement disponible dans le commerce, tel que le modèle 9004 fabriqué par"Siemens Transmission Systems Inc.". De la même manière, une unité interurbaine analogique 16 raccorde des circuits interurbains au reseau de commutation numérique via des unites de controle analogiques 17 et 17'.
Un processeur périphérique CPU 70 contrôle le réseau de commutation numérique et des unités de controle numériques et analogiques. L'unité de ligne analogique 13 et une paire en duplex d'unites de contr8le analogiques 14 et 14' sont connectées directement aux postes d'abonnés telephoniques. Une paire double d'unités de controle numériques 15 et 151 contrôle les données PCM entrantes provenant des champs de mesure numériques,
EMI5.2
De la même analogique 16 et une paire en duplex d'unites de controle manière, 1'unité interurbaineanalogiques 17 et 11'sont connectées à des circuits interurbains. Les unités de contrôle analogiques et numériques sont chacune en double pour des
<Desc/Clms Page number 6>
raisons de fiabilité.
La nature d'un équipement de transmission de données de champs de mesure numériques Ti et sa structure sont représentées en figure 2.
Chaque échantillon vocal est constitue de huit bits, PCMO-PCM7. PCMO est un bit de signe. Les bits PCM1-PCM7 indiquent l'amplitude de 116chan- tillon vocal. Le bit PCM1 peut également être utilisé pour transmettre des indications d'alarme.
Le bit PCM7 est utilisé pour transmettre des informations de supervision au cours des séquences 6 et 12.
Vingt-quatre échantillons vocaux sont
EMI6.1
organises ensemble avec un bit S pour former une sequence. Chaque échantillon de la voca1séquence est associé à un canal de voix (ou de donnees). Les canaux sont numérotés de 0 ä 23.
Le bit S est doté d'une configuration périodique qui, lorsqu'elle est détectée, est utilisée pour identifier le début de chaque séquence de données.
Douze séquences de données sont organisées pour former une "superséquence". Au cours des séquences 6 et 12 de la superséquence, le-bit PCM7 est utilise pour transmettre des informations de supervision associées ä chacun des 24 canaux.
La configuration périodique des données transmises par le bit S lui permet également d'identifier les séquences individuelles faisant partie d'une supersequence.,
La configuration que comporte le bit S, est la suivante (le premier bit est associé à la sequence 0) :"100011011100". On peut constater qu'au cours des séquences impaires, le bit S forme une configuration alternée de "111 et de "0", soit "101010". Cette configuration alternée
<Desc/Clms Page number 7>
est appelée"configuration TS"et elle est utilisée pour identifier la position de depart des séquences.
Au cours des séquences paires, le bit S a la configuration"001110", dans laquelle le premier "1" indique le début de la séquence 6. Cette configuration est appelée"configuration FS" et elle est utilisée pour identifier la position ä l'intérieur d'une supersequence.
Chaque fois qu'apparaît un bit TS, un détecteur de séquences le compare avec la valeur qu'il escompte apercevoir (des "1" au cours des sequences l, 5 et 9 ; des "0" au cours des séquences 3,7 et 11). Si le bit TS est en discordance avec la valeur escomptées il est considéré comme une erreur. Si deux erreurs apparaissent au cours de cinq examens consécutifs quelconques de bits TS pour un champ de mesure numérique (support T), on considère alors que le champ de mesure numérique est hors séquence.
EMI7.1
Alors, intervient un état d'alarme. En fin de compte, une tentative sera entreprise pour remettre ce support T en sequence.
L'examen de bits FS est un procédé analogue ä celui des bits TS.
Lorsqu'on tente d'effeotuer une remise en séquence pour un champ de mesure numérique, le détecteur de sequence examine chaque position de bit pour une période de 16 sequences. Si n'importe quelle position de bit a été logiquement introduite au cours de séquences alternees, on supposera alors que cette position de bit est la position de bit correcte de remise en sequence, tandisquelecontenud'unvecteurd'écriture sera remis ä jour pour refléter la nouvelle position de bit S.
<Desc/Clms Page number 8>
Si la configuration TS est correctement alignée, mais si la configuration FS est erronée, le détecteur de séquence incrementera un vecteur d'écriture de quatre positions de séquence. Tel sera le cas chaque fois que la configuration FS est erronée jusqu'à ce que finalement, le vecteur d'écriture soit correctement aligne avec
EMI8.1
la configuration FS entrante.
La figure 3 représente une partie du circuit intervenant dans chacune des unités de contrôle numériques 15 et 15'. Chaque unite de contrôle numérique contrôle jusqu'à 8 champs de mesure numériques. Des unités de contrôle numériques 15 et 15'du type représenté en figure 1 sont des unités de contrôle numériques en duplex.
Ceci signifie que chaque unité de contrôle numérique 15 et 15'intervient pour la transmission de données entre le système de commutation et les mêmes 8 champs de mesure numériques. De plus, les unites de controle numériques 15 et 15' fonctionnent en synchronisme. En d'autres mots, elles jouent le même rôle au même moment afin de former ainsi un système insensible aux défaillances. Ce système permet qu'une défaillance se produise dans une des unites de controle numériques 15 ou 15'et il permet également, au système de commutation, de fonctionner à l'intervention de l'autre unité de la paire en duplex.
On représente le raccordement de 8 champs de mesure numériques & une unité de. contrôle numérique telle que 15 ou 151. Comme le montre cette figure, les champs de mesure numeri- quels 1 sont raccordes au circuit QSIC-1 (circuit d'interface de champs de mesure quadratiques). Cette figure montre également que les
<Desc/Clms Page number 9>
champs de mesure numeriques Sass sont raccordés au circuit QSIC-2. Les champs. de mesure numµri-
EMI9.1
ques 1 à 4 et 5 ä 8 sont également raccordés aux circuits QSIC-1'et QSIC-21 respectivement.
Ces circuits QSIC et les connexions ne sont pas représentés en figure 3. Chaque circuit QSIC assure la conversion série/parallèle ou vice versa des champs de mesure numériques et il fournit une signalisation (signal tampon complet) lorsque
8 bits de données ont été recueillis pour un champ de mesure numérique particulier. Chaque circuit QSIC assure ces fonctions pour les quatre champs de mesure numériques auxquels 11 est raccordé.
Les circuits QSIC-1 et QSIC-2 sont raccordés au LCFD (compensateur de ligne et détec- teur de mise en séquence). Le LCFD analyse chacune des 8 signalisations représentant les 8 champs de mesure numériques à une vitesse deux fois plus rapide que la vitesse de transmission des données d'un champ de mesure numérique. Les données d'un champ de mesure numérique particulier sont relevées lorsque la signalisation est posi- tisonnée. Lorsqu'un exemplaire des LCFD en duplex aperçoit la signalisation pour les données posi- tionnées pour un champ de mesure numerique parti-, culier, l'autre exemplaire ne peut apercevoir à ce moment exact la signalisation positionnées.
Toutefois, cet exemplaire du LCFD doit apercevoir la signalisation positionnée sur son analyse suivante.
Bien que les LCFD en duplex fonctionnent en synchronisme, ils ne peuvent apercevoir la signalisation positionnée au cours de la même analyse en raison des retards de propagation des
<Desc/Clms Page number 10>
signaux à travers différents circuits logiques.
En conséquence, afin d'assurer la synchronisation entre les deux LCFD en duplex et, de manière correspondante, entre les deux unités de controle numériques en duplex 15 et 15', on prévoit le circuit de synchronisation de la figure 4.
La figure 4 illustre le circuit d'un exemplaire de l'unite de controle numerique en vue de maintenir la synchronisation au cours de l'analyse. Au cours d'un cycle d'horloge, le LCDF analyse un des 8 champs de mesure nume- riques y associés. Au cours de ce cycle d'horloge ou de cette tranche de temps, un signal-BFEM (tampon non vide ou tampon complet) et un signal FS/TSX est transmis du circuit QSIC corresppndant au registre ä decalage 109 via la ligne -BFEM@ Le signal FS/TSX transmis sur la ligne correspondante indique
EMI10.1
le bitFS ou a été reçu. Le -BFEM
TSindique que le champ de mesure correspondant ä cette tranche de temps particuliere a rassemblé 8 bits de donnees.
Les signaux-BFEM et FS/TSX sont transmis par le registre à decalage 109 et leur sortie correspondante est ä nouveau raccordée. ä une autre entree, au registre ä decca- lage. Ces signaux sont alors émirs une seconde fois à la sortie du registre ä decalage 109.
On peut alors dire qüe ces signaux sont"canalisés" ("pipeline") ou retardés dans le temps. Le signal FS/TSX est émis comme signal PLSBIT.'Le signal
EMI10.2
'-BFEM est émis ä la fois comme signal MBF et comme signal MYBF, Les signaux MBF et MYBF sont exactement les mêmes, avec cette exception qu'. ils sont tamponnés séparément, Le signal MBF est transmis ä l'autre exemplaire de ce circuit dans l'autre unité de contrôle numérique. Le signal
<Desc/Clms Page number 11>
MYBF est transmis à la Mémoire morte programmable 102 à 32 x 8 bits.
Le signal HBF est le signal MBF correspondant de l'autre exemplaire de ce circuit, situE sur l'unité de contrôle numérique 15'.
Les deux exemplaires sont en connexion transversale, leur signal MBF etant raccordé ä la porte ET 120 de l'autre exemplaire via la ligne HBF correspondante. La ligne MSBY comporte un signal qui lndique que l'exemplaire est en reserve, s'il est égal à un "1" logique. En d'autres mots, un exemplaire des unites de contrôle numériques en duplex est opérant, tandis que l'autre exemplaire est en réserve. La ligne de signaux MLOOP est raccordée ä la Mémoire morte programmable 102. Ce signal indique que l'exemplaire particulier de l'unité de contrôle numérique exécute un essai diagnostique et que, partant, il opère en un mode simplex. La ligne MSBY est également raccordée à la porte ET 120.
La porte ET 120 est raccordée ä une des entrees d'adressage de la Mémoire morte programmable 102. Une sortie de la Mémoire morte programmable 102 est le signal tampon complet (BF), indiquant ainsi que le champ de mesure numérique correspondant à cette tranche de temps particuliere comporte 8 bits de données prêtes et tamponnées dans le circuit QSIC. Deux autres sorties. de la Mémoire morte programmable 102 sont raccordées a la bascule J-K 107.
La sortie-Q de la bascule J-K 107 est transmise ä la Mémoire à accès sélectif 110 via la ligne moins NWAIT. Ce signal indique que cet exemplaire du LCFD doit attendre un cycle d'analyse. pour l'exemplaire en duplex
<Desc/Clms Page number 12>
de la paire avant d'intervenir avec le signal tampon complet.
L'adresse du vecteur de lecture est constituée des signaux de vecteur de lecture RDVO et RDV1 conjointement avec le signal SCAN (= analyse). Ensemble, ces trois signaux valident le circuit pour adresser un des 8 champs de mesure numériques, Le signal SCAN est le bit de poids faible de l'adresse ; le signal RDVO est le bit suivant de poids fort de l'adresse ; et le signal RDV1 est le bit de poids fort de l'adresse.
La valeur de la ligne -NWAIT est memorisee dans la Mémoire ä accès sélectif 110 en fonction de l'adresse du champ de mesure numero- que qu'indique l'horloge (non représentée).
Lorsque la Mémoire ä accès sélectif 110 accede au cycle d'horloge suivant, la ligne WAIT transmet la valeur préalablement mémorisée. La Mémoire ä accès sélectif 110 est raccordée à la Mémoire morte programmable 102 via la ligne WAIT.
Le bit de poids fort de l'adresse de champ de mesure numérique RDV1 est mis en Operation OU exclusif avec -RDVO par la porte OU exclusif 118 pour former le signal -PLA1 (bit "un" d'adresse "pipeline"). De la même manière, le signal RDVO est mis en opération OU exclusif avec un signal d'horloge CT192 par la porte OU exclusif 111 pour former le signal-PLAO (bit d'adresse 0 "pipeline"), Le signal -SCAN, le signal -PLA1 et le signal PLAO constituent une nouvelle adresse qui est utilisée pour adresser les 8 signalisations d'état tampon contenues dans le circuit QSIC.
<Desc/Clms Page number 13>
Les bus d'adressage "pipeline" cons- titués des lignes-PLAO,-PLA1 et-SCAN, sont utilisés pour adresser l'état tampon du circuit
QSIC. Cette adresse est toujours plus grande de deux tranches de temps que la valeur présente de l'adresse de champ de mesure numérique, cons- tituée des signaux RDVO, RDV1 et SCAN. L'adresse fournie au circuit QSIC est toujours en avance de deux tranches de temps par rapport à l'adresse réelle en cours de champ de mesure numérique que l'on doit analyser. Le retard "pipeline" du registre a decalage 109 est de deux tranches de temps. En conséquence, le signal BFEM est retardé de deux tranches de temps. Toutefois, le signal BFEM a adresse deux tranches de temps prealablement A l'adresse en cours.
En consequence, le signal de sortie (signal tampon complet (BF)) est émis à la tranche de temps voulue correspondant au champ de mesure numérique à analyser.
Si un exemplaire du circuit illustré en figure 4 est en réserve, c'est-à-dire si MSBY = "1" logique et si le signal MLOOP = "1" logique, ce circuit fonctionne alors en un mode simplex et 11 est validé pour effectuer un essai diagnostique. Le signal MYBF contr81e le. fonction- nement'de ce circuit dans le cas du mode simplex d'essai diagnostique : Le signal MBF, qui est transmis ä l'autre exemplaire de ce circuit, y est ignore par cet exemplaire. Dans ce cas, l'autre exemplaire devrait fonctionner dans le mode simplex, mais il, devrait également être
1 exemplaire opérant en ligne. Le signal de sortie BF (signal tampon complet) suivra alors le signal MYBF pour une opération d'essai en mode simplex.
<Desc/Clms Page number 14>
Dans le cas où les deux exemplaires fonctionnent en synchronisme, un exemplaire est l'exemplaire opérant, tandis que l'autre exemplaire est l'exemplaire de reserve. Dans ce mode de fonctionnement synchrone en duplex, les deux exemplaires suivent le processus de l'exem- plaire opérant. Par exemple, on supposera que cet exemplaire de circuit (celui représente en figure 4) est en réserve et que l'autre exemplaire de circuit est opérant. En conséquence, le signal MSBY de cet exemplaire est = "1" logique et le signal MLOOP est ="0"logique. Lorsque le signal tampon complet de l'exemplaire opérant est = "1" logique, le signal HBF (son signal tampon complet) transmettra cette valeur logique "l"via la porte ET 120. Etant donne que ce circuit est l'exemplaire de réserve, le signal
MSBY sera égal à un "1" logique.
L'adresse utilisée pour accéder ä la Mémoire morte program- mable 102 sera alors contrôl par 1e signal HBF pour emettre le signal de sortie BF. De la sorte, l'exemplaire de réserve suivra l'exemplaire opérant. Les identités des exemplaires opérant et de réserve peuvent changer de manière dynamique.
Dans le cas suivant, cet exemplaire de circuit est l'exemplaire opérant, tandis'que l'autre exemplaire est l'exemplaire de reserve.
Dans ce cas, le signal MSBY est ä un 11011 logique, puisqu'aussi bien il s'agit, de l'exemplaire opérant. Dans ce cas, le signal tampon complet del'autre exemplaire.. (HBF) sera bloqué en empechant l'adressage de la Mémoire morte program- mable 102 par porte ET 120. Le signal MYBF de cet exemplaire de circuit contrôlera l'adressage de la Mémoire morte programmable 102. De plus,
<Desc/Clms Page number 15>
le signal MBF émis par cet exemplaire de circuit sera transmis ä l'autre exemplaire de circuit dont 11 contrôlera le fonctionnement.
Dans ce dernier cas, cet exemplaire de circuit est l'. exemplaire de circuit de reserve (MSBY = "1" logique) et cet exemplaire voit apparaître le signal tampon complet pour le champ de mesure numérique particulier examiné, (MYBF = "1"), tandis que le-signal'. tampon complet de l'autre exemplaire n'a pas été détecté par l'exem- plaire opérant. Cette caractéristique peut être due à de légers retards dans la propagation des signaux dans le circuit d'analyse. Dans ce cas, cet exemplaire verra apparaitre le signal HBF = "0" logique.
Etant donné que les deux exemplaires tentent de fonctionner en synchronisme et que l'un a aperçu le signal tampon complet, au contraire de l'autre, la Mémoire morte programmable 102 émettra des signaux sur ses deux sorties raccordées aux entrées J et K de la bascule 107 afin de positionner cette dernière. En conséquence, le signal -NWAIT sera à un "0" logique et il
EMI15.1
amènera la Mémoire accès 110 ä émettre sélectifle signal WAIT.
Au cours du cycle d'analyse suivant, ce signal WAIT informera l'exemplaire de réserve qu'il a attendu au cours du cycle d'analyse précédent et il l'amènera à lire les données (PCM provenant du circuit Normale- ment, au cours de ce second cycle d'analyse, l'exemplaire opérant verra également apparattre le signal tampon complet et il lira également les données PCM provenant deson circuit QSIC.
La dissymétrie de temps pour la detection de ce signal lors du premier cycle d'analyse est due aux variations et aux retards de propagation
<Desc/Clms Page number 16>
EMI16.1
du signal travers le circuit logique des deux exemplaires.
Des lors, ce signal WAIT constitue un contrSle pour éviter défaillance survenant dans l'exemplaire opérant provoque des erreurs dans les deux exemplaires.
En conséquence, lors du second cycle d'analyse pour ce champ de mesure numérique le signal tampon complet (BF sera émis en synchronisme pour les deux exemplaires de ce circuit.
Bien que l'on forme de réalisation de l'invention et que cette forme de réalisation ait été en detail, l'homme de metier comprendra aisément que diverses modifications peuvent y être apport6es se départir de l'esprit de l'invention ou du cadre des revendications ci-après.