BE1001459A3 - Selecteur programmable d'options. - Google Patents

Selecteur programmable d'options. Download PDF

Info

Publication number
BE1001459A3
BE1001459A3 BE8800026A BE8800026A BE1001459A3 BE 1001459 A3 BE1001459 A3 BE 1001459A3 BE 8800026 A BE8800026 A BE 8800026A BE 8800026 A BE8800026 A BE 8800026A BE 1001459 A3 BE1001459 A3 BE 1001459A3
Authority
BE
Belgium
Prior art keywords
card
slot
slots
identity
information
Prior art date
Application number
BE8800026A
Other languages
English (en)
Inventor
Chester Asbury Heath
Ronald Eugene Valli
John Kennedy Langgood
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of BE1001459A3 publication Critical patent/BE1001459A3/fr

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/183Internal mounting support structures, e.g. for supporting printed circuit boards
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177Initialisation or configuration control
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4411Configuring for operating with peripheral devices; Loading of device drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Hardware Redundancy (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Communication Control (AREA)
  • Stored Programmes (AREA)
  • Circuits Of Receivers In General (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Control Of Position, Course, Altitude, Or Attitude Of Moving Bodies (AREA)
  • Complex Calculations (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Telephonic Communication Services (AREA)
  • Debugging And Monitoring (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
  • Telephone Function (AREA)

Abstract

Méthode utilisée dans un système de traitement de données dans lequel des données opérationnelles sont récupérées et/ou crées à la mise sous tension initiale pour chaune de plusieurs cartes comprenant l'établissement d'une mémoire non volatile pour emmagasiner les données opérationnelles lorsque l'alimentation du système est coupée, la détermination à la montée en puissance ultérieure, du fait que les données opérationnelles dans la mémoire non volatile sont toujours valides pour toutes les cartes connectées au système, et le transfert des données opérationnlles valides de la mémoire non volatile aux cartes respectives.

Description


   <Desc/Clms Page number 1> 
 



   SELECTEUR PROGRAMMABLE D'OPTIONS 
ART ANTERIEUR Les utilisateurs des petits systemes d'ordinateur (ordinateurs personnels) ne possèdent pas en général de connaissances de programmation approfondies et   l'on   a suggere l'utilisation de commutateurs de paramètres 
 EMI1.1 
 programmables transparents a l'utilisateur afin de simplifier la configuration des systemes aux besoins des utilisateurs. Cependant, les routines requises pour configurer ainsi ces systèmes, sont complexes, sujettes ä erreurs et prennent du temps.

   Un objectif des la presente invention est de reduire substantiellement la durée de l'attente rencontrée par un utilisateur avant de pouvoir effectuer un travail productif sur le système ä une nouvelle mise en route ou ä la restauration du système après un arrêt de celui ci aussi longtemps qu'aucune carte n'est changee dans, ajoutée ä ou retiree des fentes. 



   RESUME DE L'INVENTION Dans le système amélioré de la presente invention, chaque type de carte comporte une unique information d'identification qui est   cablee.   Un registre est aussi prévu sur la carte pour emmagasiner des donnees de paramètres comme un facteur d'adresse (afin'de modifier par programme le volume d'adressage E/S de la carte lorsque cela est nécessaire), une priorité, un statut et autres informations du système permettant le transfert efficace des données entre le processeur du système et la carte et entre les cartes. 



  Lorsque deux cartes ou plus du même type sont utilisées dans le système, des donnees de paramètres peuvent être   utilisees   pour permettre l'utilisation des cartes ä des 

 <Desc/Clms Page number 2> 

 niveaux de priorité différents ou rendre redondantes les cartes inactives. 



  Une partie de la mémoire principale est prevue avec un renfort de batterie pour alimenter ladite partie lorsque l'alimentation du système est defaillante ou est   coupee.   Des emplacements dans cette partie non volatile de la   memoire   sont prevus (un pour chaque fente   E/S)   pour emmagasiner les valeurs ID des cartes   inserees   dans les fentes respectives ensemble ainsi que les donnees de paramètres des cartes respectives. 



  Lorsque le système est dans sa première configuration et mis en route, une routine complexe est exécutée pour creer et/ou extraire toutes les données de paramètres requises par les cartes   rattachees   au systeme, afin de resoudre les conflits de ressource du systeme et d'emmagasiner les données dans les registres de cartes appropries et les emplacements des fentes de memoir. 



  Cependant, si après une reduction de l'alimentation, aucun changement n'est apporte aux cartes rattachées aux fentes ou aux emplacements des fentes des cartes, une routine de conditionnement simplifiee determine qu'aucun changement n'a été fait en comparant chaque 
 EMI2.1 
 indicateur ID de carte ä la valeur ID emmagasinee dans l'emplacement de carte respectif. Puis, la routine transfert les données de paramètres des emplacements de fentes de memoires aux registres de cartes respectifs et le systeme est prêt pour un fonctionnement normal. 



  Après que le   Systeme   ait été configure et initialise, une ligne de réinjection est prevue pour signaler l'utilisation du mécanisme de sélection pendant le fonctionnement normal. Des routines sont appelees pour vérifier la réponse de chaque carte ä des ressources de 

 <Desc/Clms Page number 3> 

 selection données afin de détecter une double utilisation d'une ressource de selection. 



  Ces caracteristiques de la   presente   invention ainsi que d'autres ressortiront mieux de la description détaillée qui va suivre et des dessins ci joints dans lesquels : La figure 1 est une representation schématique partielle du   Systeme   ameliore de la presente invention. 



  La figure 2 est une illustration de la structure du bus. 



  La figure 3 represente une partie de la logique utilisee par les routines de conditionnement. 



  La figure 4 est une representation de la chronologie de certaines parties de la logique de la figure 3. 



  La figure 5 est une representation de la logique utilisée par les routines de test pour verifier la selection appropriee d'une carte E/S. 



  Les figures 6 et 7 sont des organigrammes illustrant brievement les routines de conditionnement utilisees dans le   Systeme   de la presente invention. 



   DESCRIPTION DETAILLEE La figure 1 est une representation d'une réalisation préférée de la présente amelioration sous la forme d'un   Systeme   d'ordinateur du   type "sur bureau" à   circuits intégrées caracterise par   l'etablissement   transparent ä l'utilisateur de l'adressage et d'autres   parametres   de ressources du systeme variables pour des options périphériques rattachées. Ainsi, l'utilisateur n'a pas à s'occuper d'enfoncer des boutons poussoirs, de suivre 

 <Desc/Clms Page number 4> 

 des procedures de conditionnement complexes, etc.

   Les conflits de ressources du système sont reduits ou éliminés par la re-attribution des   parametres.   D'autres paramètres comprennent des niveaux de priorite et un bit d'état qui permet la coexistence de deux adjonctions optionnelles identiques. 



  Le tableau de Systeme 1 contient plusieurs fentes 2-0 ä 2-7 dans lesquelles des cartes de peripherique E/S 5-0 ä 5-7 peuvent être engagees de   maniere   interchangeable. Ces cartes commandent divers types de dispositifs peripheriques (unite de disques, imprimantes, etc...) et de la memoire supplementaire qui sont soit   integralement   contenus sur des cartes respectives ou fixes ä celles ci par des connecteurs externes qui ne sont pas representes.

   Le tableau 1 contient aussi des elements du système de traitement central, comprenant une unité centrale de traitement (CPU) 8, une memoire ä accès aléatoire (RAM), des modules de. memoire principale 9, 10, 11, des commandes d'accès de memoire direct (DMA) 12, des commandes de chronologie 13, un decodeur d'adressage de fente 14 dont la fonction sera decrite ci dessous, d'autres elements logiques non concernes par la presente discussion indiques collectivement en 15, l'alimentation de puissance 16 et le bus 17 qui relie les éléments de traitement central les uns aux autres et aux périphériques rattaches. Des parties sombres du bus représentent plusieurs lignes d'adressage 17b, des lignes de donnees 17c et des lignes de commande 17a (Figure 2). 



  Une   caracteristique   de ce système est que les fentes 
 EMI4.1 
 2-0 à 2-7 peuvent être adressees par des signaux "adresse de fente" sur les lignes d'adressage du bus 17 pendant l'execution des routines de conditionnement, et des cartes se trouvant dans les fentes peuvent être adressees   separement   par les signaux"adresse E/S"sur 

 <Desc/Clms Page number 5> 

 
 EMI5.1 
 les lignes d'adressage pendant l'execution du programme normal, où les adresses de fente et les adresses EIS sont des valeurs distinctement differentes associees respectivement ä des emplacements physiques des fentes et aux types de dispositifs generalement rattaches. Beaucoup de types différents de dispositifs sont chacun potentiellement rattachables a l'une quelconque des quelques fentes du système. 



  L'un des modules de mémoire, le module 10 de la figure, est non-volatile, et emmagasine des informations relatives ä chacune des fentes 2-0 ä 2-7 et sa carte associee lorsque le système a son alimentation reduite. 



  Ce module, par exemple, peut être compose d'un réseau de circuits de   memoire   capacitifs, c'est ä dire de circuits semi-conducteurs du type metal-oxyde-silicium complémentaire (CMOS) configures pour fonctionner sous 
 EMI5.2 
 alimentation système pendant que le systeme est alimente et sous alimentation par batterie 18 en l'absence d'une alimentation système. Dans ce module, un volume   séparément   adressable est attribue chaque fente pour emmagasiner certaines informations relatives à la fente. Comme montre, ces informations comprennent une valeur d'identite ID, un facteur d'adressage AD, une valeur de priorite PR, un bit   d'état   S et d'autres informations 0. 



  Une caractéristique ä décrire est l'utilisation de ces informations dans la memoire non-volatile pour accélérer l'initialisation (Figure 7) du système lorsque la configuration des fentes n'a pas ete changee depuis la dernière reduction de puissance, et ainsi pour reduire le temps passe par l'utilisateur ä attendre le début des applications utiles après l'actionnement du commutateur d'alimentation du système, non represente, ou après la restauration du système ou du canal. Cette difference dans la 

 <Desc/Clms Page number 6> 

 complexité et le nombre des etapes requises, est illustrée par les figures 6 (initialisation) et 7 (POST). 



  On donne des détails des cartes 5-7 comme représentatifs des organisations logiques concernees de toutes les cartes dans la mesure requise par la description de la presente amelioration. Des circuits de commande 20 sont pre-cables ä la fabrication et dans des conditions   decrites   ci dessous, transmettent un ensemble de signaux d'identité ID qui identifient de manière caractéristique ce type de carte et son dispositif peripherique respectif. 



  Le registre 21 emmagasine des informations de paramètre pour commander les communications entre la carte et le système, comprenant le facteur d'adresse AD, la valeur de   priorite   PR, le bit d'etat S et d'autres informations 0   decrites   par rapport au module. 10. Ces informations sont etablies par le système central pendant l'initialisation de l'alimentation (Figure 6). 



  Une caracteristique du système est que, si les états des fentes n'ont pas ete modifies depuis la dernière baisse d'alimentation du systeme, les informations sont simplement transferees au registre 21 depuis la mémoire non-volatile 10 en une opération relativement rapide (Figure 7), attendu que si les états des fentes ont ete changes, on requiert du système qu'il execute un programme plus long (Figure 6) pour   récupérer   et/ou developper quelques unes ou toutes les informations et ensuite les transferer ä la fois ä la mémoire 10 et au registre de carte 21. 



  La logique de commande 22 et la logique de décodage 23 commandent la   reponse   de la carte 5-7 aux adresses E/S apparaissant sur le bus 17. Lorsque la puissance est   appliquee   au système, les cartes ne sont initialement 

 <Desc/Clms Page number 7> 

 
 EMI7.1 
 adressables qu'au travers de leurs fentes et d'une partie du bus d'adressage. Mais apres le deroulement du procede d'alimentation, la valeur AD dans le registre 21 commande le décodeur 23 pour détecter un defaut ou une adresse E/S pouvant être associee uniquement au type de la carte et sans rapport avec l'emplacement de la fente. Lors de cette detection, la valeur de priorité PR et le bit d'etat S en conjonction avec la logique de commande 22 determinent le moment où les donnees peuvent   tre   échangées entre la carte et le bus 17.

   Une maniere suivant laquelle une valeur AD, le   decodeur   23 et la logique 22 détectent une adresse EIS est presentee et décrite dans l'ouvrage   intitule"IBM   Personal Computer" de L. Eggebrecht publie en 1983 aux pages 130,131. 



  En exploitation, pendant sa sequence de montee en puissance, le systeme central adresse individuellement les fentes de périphérique en envoyant des-signaux "adresse de fente" respectifs sur le bus, qui sont uniquement détectés par le décodeur 14 et provoquent l'activation separee des lignes de conditionnement (ou carte de conditionnement) ECO-EC7 allant aux fentes respectives 2-0 ä 2-7 et au travers des fentes, aux cartes rattachees 5-0 ä 5-7. A l'activation d'une telle ligne, si la fente respective est vacante, la valeur hexadecimale de FFFF est renvoyée au système, ce qui termine toute autre opération effectuée relativement ä cette fente.

   Cependant, si la fente contient une carte, la ligne activée en conjonction avec des signaux d'adressage supplémentaires sur le bus 17 conditionne la logique 22 sur la carte respective afin de provoquer la transmission par les commandes 20 des signaux ID indiqués ci dessus qui identifient la carte respective et le type du dispositif. L'unité CPU du système compare les signaux ID renvoyés aux valeurs ID emmagasinees dans l'emplacement de la mémoire 10 

 <Desc/Clms Page number 8> 

 attribue ä la fente respective et établi une indication indiquant si les valeurs   comparees   sont les mêmes ou différentes. Cette indication sert effectivement de condition de branchement pour des procédés de programmes ultérieurs qui détermineront l'action ä effectuer relativement ä la fente respective. 



  Si l'indication donnee   ä   l'instant représente une comparaison correspondante et si les   etats   de toutes les autres fentes n'ont pas change, un procédé programme ultérieur transferera simplement les valeurs de AD, PR, S et 0 qui sont généralement emmagasinées dans l'emplacement associé de la memoire 10, ä la carte respective pour emmagasinage dans son registre 21. Si l'indication représente une comparaison non correspondante et si la valeur ID transmise indique que la fente respective contient une carte, le processeur 8 utilise la valeur ID transmise et des informations glanées des autres fentes pour récupérer et/ou développer de nouvelles valeurs AD, PR, S et 0 pour la carte respective en utilisant des fichiers decrivant des exigences de ressources de cartes et autres possibilités.

   Apres l'etablissement de toutes les valeurs des cartes, les valeurs pour chaque carte sont transférées en séquence tout d'abord ä l'emplacement de fente respectif en mémoire 10 et ensuite au registre de carte respectif 21. 



  Des comparaisons non correspondantes apparaissent lorsque l'état de la fente interrogee a été modifie. La 
 EMI8.1 
 valeur ID emmagasinee dans la memoire 10 relativement ä une fente qui etait vacante   ä   la dernière baisse d'alimentation est FFFF et la valeur ID emmagasinge relativement ä une fente précédemment occupee est celle de la carte qui la dernière a occupe cette fente. Ainsi, si une carte est   installee   dans une fente 

 <Desc/Clms Page number 9> 

 précédemment vacante ou remplace une carte ayant un indicateur ID different, une comparaison non correspondante   apparaltra   et provoquera la recuperation et/ou le développement par le systeme de nouvelles valeurs AD, PR, S et 0 pour la carte correspondante. 



  Comme indiqué ci dessus, le systeme ne peut pas considérer des indications non correspondantes tant que les   etats   de toutes les fentes n'ont pas été verifies. 



  Ceci est dû au fait que le niveau de priori té et en certains cas, les valeurs d'adressage et d'état attribués ä toute carte, sont fonctions des cartes dans les autres fentes. Les valeurs d'adressage et d'état sont relatives lorsque deux cartes avec la même   identite   ID sont   généralement     installees   soit pour faire fonction de support redondant en cas de panne du dispositif, soit pour donner une capacité supplementaire au dispositif.

   Dans ces derniers cas, la valeur d'etat peut être utilisee pour placer un dispositif de support dans un etat inactif pendant le fonctionnement normal du système ou les valeurs de   priorite   peuvent etre   utilisees   pour permettre aux deux dispositifs de fonctionner complètement mais ä des niveaux de   priorite   differents. 



  Dans la réalisation   préférée,   les informations du systeme sont emmagasinées dans les huit emplacements de fentes (dont trois seulement-30, 31, 32 - sont representees) du module 10 afin de pouvoir recevoir jusqu'à huit cartes de peripheriques 5-0 ä 5-7. Chaque emplacement de fente a une largeur de quatre multiplets, vingt huit multiplets pour sept cartes de périphériques. L'indicateur ID de carte reside dans les deux premiers multiplets et les reglages de commutation (paramètre) dans les deux derniers multiplets. Les donnees ID et de paramètres correspondantes sur chaque 

 <Desc/Clms Page number 10> 

 carte resident dans les commandes 20 et le registre 21, respectivement. 



  La figure 3 est une représentation schematique de certaines parties de la logique du tableau 1 et des cartes de   peripheriques   5-7 utilisées pendant l'execution des routines de conditionnement pour lire en sortie un indicateur ID de carte et emmagasiner des parametres dans le registre 21.

   Par rapport ä la figure 3, les valeurs d'adressage   Eis     hexadecimales     attribuees     ä   certains des composants sur chacune des cartes de   périphériques   sont les suivantes : 
096-valeur selection fente (un multiplet)
100,   101-commandes ID   20 (deux multiplets)
102, 103 - registre paramètres 21 (deux multiplets) Ce sont des adresses"factices"puisqu'elles sont   utilisees   par le processeur 8 pour l'acces des cartes et des composants EIS au travers des fentes pendant les operations de conditionnement.

   L'adresse 096 selectionne la logique (portes 38,39) du   decodeur   d'adressage de fente 14 pour emmagasiner la valeur de selection de carte dans le registre de fente 40 et aussi pour lire la valeur en sortie, c'est   ä   dire pendant le diagnostique. Les lignes d'adressage AO et Al de la figure 3 forment les valeurs d'adressage   inferieures   00, 01, 02 et 03 pour sélectionner les composants 20 et 21 tandis qu'un signal 1 logique sur la ligne d'adressage A2 donne la valeur du digit le plus significatif de 1. AO, Al et A2 sont accouples aux lignes de bits appropriees du bus d'adressage 17b, Figure 2. 



  La figure 3 montre de maniere plus detaillee une certaine partie de la logique du   decodeur   d'adressage de fentes 14 et de la logique de commande 22 de la 

 <Desc/Clms Page number 11> 

 carte 7 qui sont utilisés dans les routines de conditionnement des figures 6 et 7. On supposera pour des raisons de   simplicite,   que l'adressage de deux multiplets ä la fois, c'est ä dire un cycle, est disponible et que des transferts de donnees de deux multiplets se déroulent sur les bus. Donc, l'adresse de decodage 101 conditionne les deux multiplets pour les adresses 101 et 100. 



  Le registre de fente 40 est commandé par programme pour emmagasiner une valeur de trois bits (000-111) correspondant ä une fente (2-0 ä 2-7) ä laquelle on doit accéder. Un circuit de decodage 41 change cette valeur binaire de trois bits en une sortie sur l'une de huit lignes de sortie mais seulement lorsqu'il y a conditionnement par un signal sur la ligne d'entree 42. 



  Chaque ligne de sortie comme EC7 est connectee par la fente respective à la carte retenue dans la fente. 



  Lorsqu'un circuit de décodage 43 decode une. adresse dans la plage 0100-0103 pendant une routine de conditionnement, il produit une sortie sur la ligne 42 pour conditionner la valeur en 40 afin de générer une sortie (voir la figure 4) sur une ligne de conditionnement de carte comme EC7, l'une des lignes de commande 17a du bus 17. 



  Cette sortie sur EC7 est appliquee aux portes ET 44 et 45. La ligne d'adressage A2 est reliée aux portes 44 et 45. Une ligne de lecture EIS IOR et une ligne d'écriture EIS IOW (décodées par les lignes de commande 17a) sont reliees respectivement aux portes 44 et 45. 



  Une sortie 46 de la porte 44 est reliee ä une paire de circuits. de decodage 47 et 48. Une sortie 49 de la porte 45 est reliée ä un circuit de decodage 50. Une sortie 51 du circuit de décodage 48 est reliee au circuit de commande ID 20 et la sortie 52 du circuit de   decodage   50 est   reliee   au registre de paramètres 21. 

 <Desc/Clms Page number 12> 

 Pendant la routine de post conditionnement de la figure 7, lorsqu'un indicateur ID est en cours de retrait de la carte 7, le processeur 8 passe A2 en   negatif (l   
 EMI12.1 
 logique) et Al, AO ä 01 logique (adresse 101). EC7 est negatif (Figure 4). Lorsque IOR devient ndgatif, la porte 44 delivre une sortie en 46 pour produire une sortie en 51 qui transfert la valeur ID de la carte en 20 au bus de données 17c.

   Le processeur 8 compare cet indicateur ID ä l'indicateur ID dans l'emplacement de fente respectif dans le module de   memoire   10. Si les valeurs ID sont egales, le processeur 8 transfert les valeurs des parametres dans l'emplacement de fente 32 
 EMI12.2 
 (Figure 1) au bus de donnees 17C et passe A2 ? Al ? AO ä 111 logique (adresse 103). Peu de temps après, le processeur 8 delivre un signal IOW pour provoquer la production par la porte 45 d'une sortie sur 49. Cette operation transfert une sortie de 50 au registre 21 par la ligne 52 pour transférer les valeurs des paramètres sur le bus 17c dans le registre 21. La sortie 53 du circuit de décodage 47 est utilisee pendant les routines de diagnostique pour transferer la sortie du registre de paramètres 21 au bus 17c par. la porte 54. 



  Comme indique ci dessus en ce qui concerne une routine de conditionnement, un indicateur ID de valeur hexadecimale FFFF est   renvoye   pendant une operation de retrait ID lorsque la fente adressee est vide. Une methode permettant d'obtenir ce resultat est representee ä la figure 3. Un circuit pre-cable 60 est conditionne pour passer tout le bus 17   ä"l"pendant le   cycle IOR par un signal d'allure negative sur l'une quelconque des lignes de conditionnement de cartes ECl ä EC7 par le circuit OU 61 et le signal d'allure negative sur IOR. Si une carte se trouve dans la fente qui a ete adressee, sa valeur ID est transférée au bus 17c en même temps et tous les 0 logiques dans la valeur 

 <Desc/Clms Page number 13> 

 ID surpassent les 1 logiques issus de 60 pour reproduire correctement la valeur ID sur le bus 17c. 



  La logique de la figure 3 est utilisée d'une manière similaire pendant le conditionnement d'initialisation et les routines de POST conditionnement des figures 6 et 7. 



  Lorsque deux cartes identiques (meme indicateur ID) 
 EMI13.1 
 sont connectees ä deux des fentes E/S et que l'on desire rendre les deux actives, ä la premiere carte est attribuée l'adresse par défaut E/S classique ä un niveau de   priorite   et ä l'autre carte est attribuee une autre adresse E/S possible ä un niveau de priorité different. 



  La logique de la figure 5 est alors utilisée pendant une routine de diagnostique pour s'assurer que chaque carte répond de maniere appropriee ä son   adresse E/S   respective. La logique de décodage d'adressage 23 decode l'adresse sur le bus 17b s'il correspond   ä   l'adresse d'alternative lorsque le facteur d'adresse alternative approprié AD est emmagasine dans le registre de paramètres 21 et que le bit le moins significatif est conditionne (la carte est active). De maniere similaire, un circuit de   decodage   de priorité 55 produit une sortie si la valeur de priorité sur le bus 17a est egale ä PR dans le registre 21 et si le bit de carte active est conditionne.

   Si des sorties sont produites par les logiques 23 et 55, une porte ET 56 produit un signal de   réinjection   sur la ligne 57 pour conditionner un bit dans un registre 58 sur le tableau 1. L'unite CPU 8 commandée par programme lira le registre 58 pour determiner qu'une seule carte a répondu de maniere appropriee ä l'adresse d'alternative E/S et restauré le registre 58. Des circuits similaires sur l'autre carte identique   repondront   ä l'adresse E/S 

 <Desc/Clms Page number 14> 

 ä défaut et au niveau de priorite approprie pour conditionner un autre bit dans le registre 58 ä des fins de diagnostique. 



  Bien que l'on ait decrit jusqu'à maintenant une réalisation préférée de la präsente invention, il est évident pour l'homme de l'art que divers changements et modifications de formes et de details peuvent y etre apportées sans pour autant sortir du cadre de la présente invention et que cette description est donc destinee   val   couvrir tous ces changements et modifications qui restent dans le cadre et l'esprit de la présente invention.

Claims (7)

REVENDICATIONS 1. Méthode utilisée dans un Systeme de traitement de donnees du type dans lequel des donnees operationnelles sont recuperees et/ou crées ä la mise sous tension initiale du systeme pour chacune de plusieurs cartes reliées au systeme au moyen de prises E/S et dans lequel les donnees operationnelles sont alors transferees ä chaque carte respective connectee au système, ladite methode qui étant caracterisee en ce qu'elle comprend les étapes suivantes : l'etablissement d'une memoire non volatile pour emmagasiner les donnees opérationnelles lorsque l'alimentation du système est coupée, la determination ä la montée en puissance EMI15.1 ulterieure, du fait que les. donnees operationnelles dans la memoire non volatile sont toujours valides pour toutes les cartes connectees au système, et le transfert des donnees operationnelles valides de la mémoire non volatile aux cartes respectives.
1'emmagasinage, dans des emplacemnts d'une memoire non volatile attribues ä des prise E/S respectives, des valeurs d'identité et des donnees de parametre des cartes connectees aux prises respectives tandis que le système n'est pas alimente, des moyens effectifs ä la montee en puissance ulterieure du systeme pour comparer la valeur EMI17.1 d'identite emmagasinee sur chaque carte ä la valeur d'identite emmagasinee dans l'emplacement de memoire non volatile correspondant ä la prise E/S ä laquelle la carte est rattachee, et des moyens qui en reponse ä la comparaison reussie de toutes les valeurs d'identite, ecrivent dans chaque carte respective des données de paramètre emmagasinees dans son emplacement de memoire non volatile correspondant,
ce qui supprime ainsi la nécessité d'appeler la recuperation et/ou la création programmée des donnees de parametre.
2. La methode de la revendication 1 dans laquelle l'etape de determination comprend : l'attribution d'une valeur d'identite ä chaque type de carte E/S, l'emmagasinage permanent de la valeur d'identité respective sur chaque carte, l'emmagasinage des valeurs d'identite des cartes rattachées aux prises E/S dans des emplacements de <Desc/Clms Page number 16> la mémoire non volatile attribués ä des prises EIS respectives, pendant la montée en puissance ultérieure, la comparaison de la valeur d'identite de chaque carte connectee au système ä la valeur d'identite située dans l'emplacement de mémoire non volatile attribue ä la prise EIS rattachée ä la carte pour confirmer la validité des données opérationnelles.
3. Méthode utilisee dans un système de traitement de donnees du type dans lequel chacune de plusieurs cartes est rattachee au système au moyen d'une prise EIS respective et dans lequel des moyens sur chaque carte emmagasinent en permanence une valeur d'identite correspondant au type de carte, ladite méthode étant caracterisee en ce qu'elle comprend :
l'emmagasinage, dans des emplacements d'une mémoire non volatile attribués aux prises EIS respectives, des valeurs d'identité des cartes connectees aux prises respectives pendant que le systeme n'est pas alimenté, et des moyens effectifs ä la mise sous tension ulterieure du système pour comparer la valeur d'identite sur chaque carte connectée ä une prise EMI16.1 EIS ä la valeur d'identite emmagasinee dans l'emplacement de memoire correspondant pour déterminer si des cartes ont été changees ou deplacees depuis la dernière coupure de l'alimentation du Systeme.
4. Methode utilisée dans un système de traitement de donnees du type dans lequel le système, pendant la montee en puissance initiale et ulterieure, récupère et/ou cree des données de parametre pour <Desc/Clms Page number 17> chacune de plusieurs cartes rattachées au système au moyen d'une prise E/S respective, et emmagasine lesdites donnees dans lesdites cartes respectives, et dans lequel des moyens sont prevus sur chaque carte pour emmagasiner en permanence une valeur d'identité correspondant au type de carte, ladite methode etant caracterisee en ce qu'elle comprend :
5. La methode de la revendication 4 caracterisee en ce que, en outre : lesdits moyens de comparaison comprennent des moyens interrogeant chaque prise E/S pour retirer la valeur d'identite de la carte rattachée ä la prise et produisant alternativement une valeur <Desc/Clms Page number 18> d'identite unique lorsqu'une prise interrogee est vide, la dite memoire non volatile emmagasine la valeur d'identite unique dans tous les emplacements correspondant aux prises E/S trouvees vides,
et en ce que lesdits moyens de comparaison sont en outre effectifs ä la montee en puissance ulterieure du système pour comparer la valeur d'identite unique crée ä l'interrogation d'une prise vide ä la valeur d'identité dans l'emplacement de memoire non volatile correspondant ä ladite dernière prise vide.
6. La methode de la revendication 4 comprenant en outre : une ligne de reinjection sur chaque carte, des moyens sur chaque carte sous la commande de certaines des donnees de paramètre ernmagasinées dans celle ci, repondant aux signaux d'entree de selection de carte unique pour envoyer un signal sélectionné par la carte au système au moyen de ladite ligne de reinjection.
7. Un systeme d'ordinateur ayant des fentes de connexion dans lesquelles des cartes de commande de périphérique peuvent être inserees et retirées, dans lequel une methode permet de configurer automatiquement ce système d'une manière transparente aux utilisateurs, caracterisee en ce qu'elle comprend :
l'emmagasinage central d'informations associées ä leurs fentes sous forme non volatile, ces <Desc/Clms Page number 19> informations comprenant au moins des informations d'identité (10) représentant l'identité du type de carte rattachee ä la fente respective lorsque l'alimentation de puissance du système a été coupee en dernier et des informations d'adressage EMI19.1 associees ä une adresse E/S attribuee uniquement ä ladite carte rattachee en dernier, ä chaque montée en puissance du Systeme, l'interrogation successive desdites fentes et la reception en retour de chacune d'elles, d'un signalID représentant soit un etat vide, soit l'identité d'une carte généralement rattachee ä la fente respective, la comparaison dudit signal ID ä la valeur associee emmagasinee sous forme non volatile,
le transfert des informations d'adressage associees de la memoire non volatile ä un registre sur la carte si les valeurs ID comparees correspondent et si les valeurs ID comparees ne correspondent pas, le développement de nouvelles informations d'adressage, l'emmagasinage de ces nouvelles informations avec le signal ID dans l'espace associé dans la memoire non volatile, et le transfert desdites nouvelles informations d'adressage audit registre sur ladite carte respective.
Un système d'ordinateur dans lequel des cartes de dispositifs périphériques peuvent être insérées et retirées dans l'une quelconque d'une pluralité de fentes E/S, soumis ä une opération d'initiation <Desc/Clms Page number 20> par une unité centrale de traitement, pour établir l'adressage et autres paramètres pour determiner l'ordre des communications entre des dispositifs périphériques et le système central, l'amélioration étant caractérisée en ce qu'elle comprend :
des moyens a mémoire non volatile dans ladite unite centrale pour fonctionner sous alimentation par batterie après que l'alimentation du système ait été coupée afin d'emmagasiner des informations relatives ä chacune desdites fentes et indiquant le statut desdites fentes immediatement que ladite alimentation du système ait ete coupee, lesdites informations comprenant des informations d'identite et des informations d'adressage sans rapport avec l'emplacement physique de la fente respective, des moyens ä registre sur chacune desdites cartes pour emmagasiner lesdites informations d'adressage dans un mode volatile,
des moyens en fonctionnement lorsque la puissance est appliquee audit système pour provoquer l'interrogation individuelle par ledit Systeme desdites fentes et pour recevoir en retour de chacune desdites fentes des informations d'identité si la fente est occupée par une carte et si c'est le cas, l'identification du type de la carte reellement installée dans la fente, des moyens pour comparer lesdites informations d'identité reçues à des informations d'identité généralement emmagasinées dans lesdits moyens ä mémoire non volatile par rapport ä la fente respectivement interrogée, <Desc/Clms Page number 21> des moyens repondant auxdites informations d'identité reçues pour determiner si la fente interrogée est vacante ou occupée par une carte,
des moyens repondant au fonctionnement desdits moyens de comparaison pour indiquer une correspondance entre lesdites identités comparées et au fonctionnement desdits moyens de détermination pour indiquer qu'une carte est dans la fente respective pour provoquer le transfert des informations d'adressage emmagasinees dans lesdits moyens ä mémoire non volatile au registre sur la carte respective, des moyens répondant au fonctionnement desdits moyens de comparaison pour indiquer une non correspondance entre des identités comparées afin d'appeler des operations programmées dudit systeme pour provoquer le retrait sélectif et l'emmagasinage temporaire par ledit systeme d'informations d'adressage associees ä ladite identité revue d'une source externe audit système,
et des moyens répondant au fonctionnement desdits moyens de retrait pour provoquer tout d'abord le transfert desdites informations emmagasinees temporairement dans l'emplacement desdits moyens ä mémoire non volatile associes ä la fente respectivement interrogée et ensuite au registre sur la carte respective.
Un système selon la revendication 8 dans lequel lesdits moyens ä registre sur lesdites cartes et lesdits moyens ä memoire non volatile peuvent être adaptés pour emmagasiner des informations de <Desc/Clms Page number 22> priorite pouvant être déterminées par programme par ledit système et comprenant :
des moyens répondant au fonctionnement desdits moyens de comparaison relativement ä toutes lesdites fentes pour indiquer si l'etat d'une fente quelconque a ete modifie depuis la derniere coupure d'alimentation du système, des moyens repondant ä des operations desdits moyens de comparaison et de determination d'occupation pour indiquer une correspondance entre des identites comparées associees avec n'importe quelle fente occupée desdites fentes, et au fonctionnement desdits moyens d'indication d'état pour indiquer que les etats de toutes lesdites fentes sont inchangés, pour provoquer le transfert des informations de priorite contenues dans l'emplacement desdits moyens ä mémoire non volatile associés ä ladite fente quelconque occupee des dites fentes,
au registre de la carte respectivement rattachee ä ladite fente, et des moyens répondant aux operations desdits moyens de comparaison et de détermination d'occupation pour indiquer une non correspondance entre des identités comparees associées avec une fente quelconque occupée desdites fentes et/ou au fonctionnement desdits moyens d'indication d'état pour indiquer que l'état d'au moins l'une desdites fentes a été modifie,
pour développer de nouvelles informations de priorité pour ladite fente quelconque occupee en se basant sur les identites des cartes dans toutes les fentes occupées et pour provoquer le transfert successif desdites nouvelles informations de priorité ä l'emplacement dans lesdits moyens ä memoire non volatile <Desc/Clms Page number 23> associes ä ladite fente quelconque occupée et au registre de la carte rattachee ä cette fente.
Un système selon la revendication 8 dans lequel lesdits moyens ä registre sur lesdites cartes et lesdits moyens ä memoire non volatile peuvent etre adaptes pour emmagasiner une information d'etat pouvant être déterminée par programme par ledit système, et comprenant :
des moyens repondant au fonctionnement desdits moyens de comparaison relativement ä toutes lesdites fentes pour indiquer si l'etat d'une fente quelconque a été modifie depuis la dernière EMI23.1 coupure d'alimentation du système, des moyens repondant à des operations desdits moyens de comparaison et de determination d'occupation pour indiquer une correspondance entre des identites comparees ä n'importe quelle fente occupee desdites fentes et au fonctionnement desdits moyens d'indication d'etat pour indiquer que les etats de toutes les fentes n'ont pas été modifiees pour provoquer le transfert des informations d'etat dans l'emplacement desdits moyens ä memoire non volatile associes ä une fente quelconque occupee
desdites fentes, aux moyens à registre sur la carte rattachée ä cette fente, et des moyens repondant à des operations desdits moyens de comparaison et de détermination d'occupation pour indiquer une non correspondance EMI23.2 entre des identites comparees associees ä une fente quelconque occupee desdites fentes et/ou au fonctionnement desdits moyens d'indication d'etat pour indiquer que l'état d'au moins l'une desdites fentes a été modifié,
pour développer de nouvelles <Desc/Clms Page number 24> informations d'etat pour ladite quelconque fente occupee desdites fentes en se basant sur l'identité de la carte rattachee ä cette fente et sur les identités des cartes dans les autres fentes et pour provoquer le transfert desdites nouvelles informations d'etat en succession ä l'emplacement dans lesdits moyens ä memoire non volatile associes ä ladite fente quelconque occupee desdites fentes et au registre sur la carte rattachee ä cette fente.
BE8800026A 1987-03-13 1988-01-11 Selecteur programmable d'options. BE1001459A3 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US2139187A 1987-03-13 1987-03-13

Publications (1)

Publication Number Publication Date
BE1001459A3 true BE1001459A3 (fr) 1989-11-07

Family

ID=21803937

Family Applications (1)

Application Number Title Priority Date Filing Date
BE8800026A BE1001459A3 (fr) 1987-03-13 1988-01-11 Selecteur programmable d'options.

Country Status (24)

Country Link
EP (1) EP0281999B1 (fr)
JP (3) JPS63231560A (fr)
KR (1) KR950008223B1 (fr)
CN (1) CN1016291B (fr)
AT (1) ATE90162T1 (fr)
AU (1) AU602388B2 (fr)
BE (1) BE1001459A3 (fr)
BR (1) BR8801091A (fr)
CA (1) CA1335843C (fr)
DE (3) DE3881414T2 (fr)
DK (1) DK169366B1 (fr)
ES (1) ES2041715T3 (fr)
FI (1) FI93585C (fr)
FR (1) FR2612313A1 (fr)
GB (2) GB8725111D0 (fr)
HK (2) HK33292A (fr)
IL (1) IL85146A (fr)
IT (1) IT1216768B (fr)
MX (1) MX167373B (fr)
MY (2) MY103559A (fr)
NL (1) NL189101C (fr)
NO (1) NO175879C (fr)
NZ (1) NZ223454A (fr)
SG (1) SG5492G (fr)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8725111D0 (en) * 1987-03-13 1987-12-02 Ibm Data processing system
GB2204163B (en) * 1987-04-11 1991-10-16 Apple Computer Self-identifying scheme for memory
US5450570A (en) * 1988-09-09 1995-09-12 Compaq Computer Corp. Computer implemented method and apparatus for dynamic configuration of a computer system and circuit boards including computer resource allocation conflict resolution
US5353432A (en) * 1988-09-09 1994-10-04 Compaq Computer Corporation Interactive method for configuration of computer system and circuit boards with user specification of system resources and computer resolution of resource conflicts
US5263148A (en) * 1988-09-09 1993-11-16 Compaq Computer Corporation Method and apparatus for configuration of computer system and circuit boards
US5257387A (en) * 1988-09-09 1993-10-26 Compaq Computer Corporation Computer implemented method and apparatus for dynamic and automatic configuration of a computer system and circuit boards including computer resource allocation conflict resolution
US5319770A (en) * 1989-10-03 1994-06-07 International Business Machines Corporation Data processing method and apparatus for verifying adapter description file choices
EP0429780B1 (fr) * 1989-11-29 1997-11-12 Kabushiki Kaisha Toshiba Système ordinateur pouvant connecter une unité d'expansion
JPH03171310A (ja) * 1989-11-30 1991-07-24 Toshiba Corp パーソナルコンピュータ
US5056001A (en) * 1989-12-20 1991-10-08 Ge Fanuc Automation North America, Inc. Method for configuring an input/output module coupled to a programmable logic controller
JPH0776952B2 (ja) * 1990-02-02 1995-08-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 追加デバイスのコンピュータ・モニタリング・システム
EP0443876A3 (en) * 1990-02-23 1992-01-02 Kabushiki Kaisha Toshiba Computer system capable of connecting expansion unit
JP2785998B2 (ja) * 1990-05-18 1998-08-13 富士通株式会社 計算機システム
US5237690A (en) * 1990-07-06 1993-08-17 International Business Machines Corporation System for testing adaptor card upon power up and having disablement, enablement, and reconfiguration options
US5410712A (en) * 1990-10-16 1995-04-25 Kabushiki Kaisha Toshiba Computer system equipped with extended unit including power supply
US5265238A (en) * 1991-01-25 1993-11-23 International Business Machines Corporation Automatic device configuration for dockable portable computers
IT1252789B (it) * 1991-08-09 1995-06-28 Tower Tech Srl Sistema per definire dinamicamente la configurazione di schede di espansione per calcolatori personali con bus standard
JPH0736175B2 (ja) * 1991-10-11 1995-04-19 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理システムのシステム構成設定方法、データ処理システム、及びデータ処理システム用拡張ユニット
WO1993008532A2 (fr) * 1991-10-18 1993-04-29 Epson Portland, Inc. Stockage de programmes d'un systeme d'entree/sortie de base sur une carte mere pour une variete de types d'unites centrales d'ordinateur
US5307320A (en) * 1992-09-23 1994-04-26 Intel Corporation High integration DRAM controller
FI99238C (fi) * 1994-02-14 1997-11-10 Nokia Telecommunications Oy Menetelmä laiteasetusten varmentamiseksi
FR2719402B1 (fr) * 1994-05-02 1996-07-05 Rs Automation Ind Sa Calculateur industriel.
US6567904B1 (en) 1995-12-29 2003-05-20 Intel Corporation Method and apparatus for automatically detecting whether a memory unit location is unpopulated or populated with synchronous or asynchronous memory devices
US5790890A (en) * 1996-02-29 1998-08-04 Sun Microsystems, Inc. Identification interface
GB9712799D0 (en) * 1997-06-19 1997-08-20 Int Computers Ltd Initial program load
JP3663846B2 (ja) * 1997-08-26 2005-06-22 松下電工株式会社 ベースボード及びそれに装着される電源ユニット並びにcpuユニット
US5930496A (en) * 1997-09-26 1999-07-27 Compaq Computer Corporation Computer expansion slot and associated logic for automatically detecting compatibility with an expansion card
JPH11184806A (ja) * 1997-12-18 1999-07-09 Fujitsu Ltd バス制御装置
EP0933711B1 (fr) * 1998-01-29 2006-12-20 Infineon Technologies AG Méthode et dispositif de fourniture de données pour caractériser différentes unités dans un système de bus
US6161151A (en) * 1998-01-30 2000-12-12 Object Technology Licensing Corporation Object-oriented global resource conflict resolver formatting resource requirements into a predetermined standard format and iteratively computing a resource assignment for each I/O function
US6901457B1 (en) * 1998-11-04 2005-05-31 Sandisk Corporation Multiple mode communications system
KR100319870B1 (ko) * 1999-08-23 2002-01-10 윤종용 비휘발성 메모리에 저장된 데이터의 안전 처리방법
KR100367588B1 (ko) * 2000-01-24 2003-01-10 엘지전자 주식회사 디지털데이터 플레이어의 상대주소 할당 장치 및 방법
KR100690601B1 (ko) * 2000-05-23 2007-03-09 엘지전자 주식회사 데이터 관리 시스템 및 그 방법
JP3585816B2 (ja) * 2000-07-26 2004-11-04 Tdk株式会社 ディジタル式記録再生装置
JP4190789B2 (ja) 2002-04-05 2008-12-03 日本電気株式会社 コンピュータシステムにおけるpci拡張カードの自動隠蔽方法、およびそのシステム
US7035945B2 (en) * 2003-03-27 2006-04-25 Sun Microsystems Inc. Method and apparatus for identifying computer expansion cards
DE102006045715A1 (de) * 2006-09-27 2008-04-10 Nokia Siemens Networks Gmbh & Co.Kg Verfahren und Anordnung zur Konfiguration zumindest einer einem Netzknoten zugeordneten Netzeinheit
US8959253B2 (en) 2009-12-23 2015-02-17 Intel Corporation Virtualizing a powered down input/output device
JP5136593B2 (ja) * 2010-05-21 2013-02-06 横河電機株式会社 分析装置
KR102217920B1 (ko) 2014-12-15 2021-02-22 삼성디스플레이 주식회사 표시 장치
JP6923255B2 (ja) * 2019-02-14 2021-08-18 Necプラットフォームズ株式会社 オプションカード、制御方法及びプログラム
CN120723483B (zh) * 2025-08-29 2025-11-21 浪潮电子信息产业股份有限公司 内存资源的分配方法和电子设备
CN120743817B (zh) * 2025-08-29 2025-11-21 浪潮电子信息产业股份有限公司 丝印信息的匹配方法、装置、电子设备、扩展卡

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0136178A2 (fr) * 1983-09-29 1985-04-03 Tandem Computers Incorporated Reconfiguration automatique de cartes de mémoire
EP0171073A2 (fr) * 1984-08-07 1986-02-12 Kontron Instruments Holding N.V. Appareil modulaire
EP0179981A2 (fr) * 1984-10-26 1986-05-07 International Business Machines Corporation Appareil de traitement de données à espace d'adressage fixe et à mémoire variable
EP0182044A2 (fr) * 1984-11-13 1986-05-28 International Business Machines Corporation Appareil d'initialisation pour un système de traitement de données avec une pluralité d'entrées/sorties et un contrôleur d'emmagasinage lié à un bus commun

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2842372A1 (de) * 1978-09-28 1980-04-10 Siemens Ag Speicherprogrammierbare steuerung
JPS5690316A (en) * 1979-12-22 1981-07-22 Toshiba Corp Apparatus address setting system
GB2101370A (en) * 1981-06-26 1983-01-12 Philips Electronic Associated Digital data apparatus with memory interrogation
US4545010A (en) * 1983-03-31 1985-10-01 Honeywell Information Systems Inc. Memory identification apparatus and method
JPS59218570A (ja) * 1983-05-25 1984-12-08 Sharp Corp コンピユ−タネツトワ−クシステム
GB2137382B (en) * 1983-08-20 1985-12-04 Christopher John Favero Jordan Computer memories
DE3347357A1 (de) * 1983-12-28 1985-07-11 Siemens AG, 1000 Berlin und 8000 München Einrichtung zum vergeben von adressen an steckbare baugruppen
GB2166893B (en) * 1984-10-05 1988-03-23 Sharp Kk Checking memory at system power-up
JPS61105659A (ja) * 1984-10-29 1986-05-23 Oki Electric Ind Co Ltd 情報処理システム
DE3508648C2 (de) * 1985-03-12 1987-01-02 Thermotechnik G. Bauknecht GmbH, 7012 Fellbach Einrichtung zur Sicherung von Daten in einem RAM eines Microcomputers
AU579725B2 (en) * 1985-05-02 1988-12-08 Digital Equipment Corporation Arrangement for expanding memory capacity
CA1234224A (fr) * 1985-05-28 1988-03-15 Boleslav Sykora Systeme de gestion de memoire d'ordinateur
JPS6219904A (ja) * 1985-07-18 1987-01-28 Diesel Kiki Co Ltd マイクロプロセツサを用いた制御装置
GB8725111D0 (en) * 1987-03-13 1987-12-02 Ibm Data processing system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0136178A2 (fr) * 1983-09-29 1985-04-03 Tandem Computers Incorporated Reconfiguration automatique de cartes de mémoire
EP0171073A2 (fr) * 1984-08-07 1986-02-12 Kontron Instruments Holding N.V. Appareil modulaire
EP0179981A2 (fr) * 1984-10-26 1986-05-07 International Business Machines Corporation Appareil de traitement de données à espace d'adressage fixe et à mémoire variable
EP0182044A2 (fr) * 1984-11-13 1986-05-28 International Business Machines Corporation Appareil d'initialisation pour un système de traitement de données avec une pluralité d'entrées/sorties et un contrôleur d'emmagasinage lié à un bus commun

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
EDN MAGAZINE, vol. 26, no. 3, février 1981, page 88, Boston, US; N. MACKINTOSH: "Interrogation tells mumP which boards are present" *
NEW ELECTRONICS, vol. 19, no. 14, 8 juillet 1986, pages 27-28, Londres, GB; M. BUDZINSKI: "Geographic addressing with multibus II" *

Also Published As

Publication number Publication date
GB2202350B (en) 1991-07-24
NL8800598A (nl) 1988-10-03
NZ223454A (en) 1992-09-25
GB8805328D0 (en) 1988-04-07
FI880656A7 (fi) 1988-09-14
DE3881414T2 (de) 1993-12-23
IL85146A (en) 1992-12-01
SG5492G (en) 1992-03-20
MY103559A (en) 1993-08-28
FI93585B (fi) 1995-01-13
BR8801091A (pt) 1988-10-18
MX167373B (es) 1993-03-19
JPH0583941B2 (fr) 1993-11-30
JPH09330151A (ja) 1997-12-22
CN1016291B (zh) 1992-04-15
JPH07113907B2 (ja) 1995-12-06
GB8725111D0 (en) 1987-12-02
IT8819553A0 (it) 1988-02-26
CA1335843C (fr) 1995-06-06
JPH06187283A (ja) 1994-07-08
FI93585C (fi) 1995-04-25
DE8803316U1 (de) 1988-06-30
EP0281999A3 (en) 1989-08-23
MY134225A (en) 2007-11-30
KR880011649A (ko) 1988-10-29
DK169366B1 (da) 1994-10-10
NO880605L (no) 1988-09-14
HK33292A (en) 1992-05-15
NL189101B (nl) 1992-08-03
DE3881414D1 (de) 1993-07-08
CN88100762A (zh) 1988-11-23
IL85146A0 (en) 1988-06-30
JPS63231560A (ja) 1988-09-27
FI880656A0 (fi) 1988-02-12
GB2202350A (en) 1988-09-21
HK1004298A1 (en) 1998-11-20
JP3030342B2 (ja) 2000-04-10
DK135888A (da) 1988-09-14
AU602388B2 (en) 1990-10-11
ATE90162T1 (de) 1993-06-15
IT1216768B (it) 1990-03-08
DE3808168A1 (de) 1988-09-22
KR950008223B1 (en) 1995-07-26
NL189101C (nl) 1993-01-04
EP0281999B1 (fr) 1993-06-02
EP0281999A2 (fr) 1988-09-14
DK135888D0 (da) 1988-03-11
FR2612313A1 (fr) 1988-09-16
NO175879B (fr) 1994-09-12
NO175879C (no) 1994-12-21
ES2041715T3 (es) 1993-12-01
DE3808168C2 (de) 1988-12-22
NO880605D0 (no) 1988-02-11
AU1273888A (en) 1988-09-15

Similar Documents

Publication Publication Date Title
FR2612313A1 (fr) Selecteur programmable d&#39;options
CA2046356C (fr) Methode et dispositif pour ameliorer l&#39;initialisation des fonctions d&#39;un ordinateur
EP0461971B1 (fr) Dispositif électronique de connexion
FR2766942A1 (fr) Lecteur de carte a puce avec microcontroleur et composant de securite
FR2646942A1 (fr) Carte a circuit integre
CN1545654A (zh) 计算机快速启动方法
FR2683924A1 (fr) Memoire integree, son procede de gestion et systeme informatique en resultant.
EP0394114A1 (fr) Coupleur multifonctions entre une unité centrale d&#39;ordinateur et les différents organes périphériques de ce dernier
US20060224874A1 (en) Method for updating system management basic input output system (SMBIOS) data
FR2594984A1 (fr) Element a carte de circuits integres pour dispositif de traitement de donnees
EP0540427A1 (fr) Circuit d&#39;interface pour carte à circuit intégré
FR2744539A1 (fr) Systeme et procede de traitement par augmentation du nombre d&#39;entrees de donnees
CN116504292B (zh) nor flash的读取方法、装置、存储芯片及设备
WO2002052414A1 (fr) Architecture electronique parallele comportant une pluralite d&#39;unites de traitement connectees a un bus de communication, et adressables par leurs fonctionnalites
JP2001331340A (ja) コードチェックによるモード切替方式および方法
CN113626821A (zh) 服务器mac地址无线刷录方法、系统、终端及存储介质
WO2022113747A1 (fr) Dispositif et procédé de traitement d&#39;informations à bord d&#39;un véhicule
JP2859184B2 (ja) フィールドプログラマブルゲートアレイ
CN213934852U (zh) 一种嵌入式系统多线程配置下载装置
CN100395723C (zh) 单一内存自动开机后备系统及方法
EP2031503A1 (fr) Procédé et système de chargement de logiciels constructeur dans un PLC
EP0831408A1 (fr) Procédé de développement d&#39;un circuit intégré spécifique d&#39;une application (ASIC) et émulateur correspondant
FR2684465A1 (fr) Carte a microprocesseur avec debogueur deporte.
EP0297964A1 (fr) Procédé de pilotage d&#39;équipements par l&#39;intermédiaire d&#39;un réseau local, notamment pour l&#39;automatisation d&#39;un atelier
FR2808100A1 (fr) Interface de connexion entre des lecteurs de cartes a puce et systeme de connexion entre des lecteurs comprenant une telle interface

Legal Events

Date Code Title Description
RE Patent lapsed

Owner name: INTERNATIONAL BUSINESS MACHINES CORP.

Effective date: 19940131