BE781538A - Dispositif semiconducteur et son procede de fabrication - Google Patents

Dispositif semiconducteur et son procede de fabrication

Info

Publication number
BE781538A
BE781538A BE781538A BE781538A BE781538A BE 781538 A BE781538 A BE 781538A BE 781538 A BE781538 A BE 781538A BE 781538 A BE781538 A BE 781538A BE 781538 A BE781538 A BE 781538A
Authority
BE
Belgium
Prior art keywords
emi
conduction
type
layer
region
Prior art date
Application number
BE781538A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NLAANVRAGE7104496,A external-priority patent/NL170901C/xx
Application filed by Philips Nv filed Critical Philips Nv
Publication of BE781538A publication Critical patent/BE781538A/fr

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
    • H10W10/0126—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics introducing electrical active impurities in local oxidation regions to create channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/43—Encapsulations, e.g. protective coatings characterised by their materials comprising oxides, nitrides or carbides, e.g. ceramics or glasses

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description


  Dispositif semiconducteur et son procédé de fabrication. 

  
 <EMI ID=1.1> 

  
dont le corps comporte au moins un composant muni d'au moins

  
trois régions, dont deux régions présentent un premier type de

  
conduction et sont.séparées par une région de type de conduction

  
opposé, corps dans lequel est enfoncée une configuration en maté-

  
 <EMI ID=2.1> 

  
dans ledit corps, qui présente au moins une partie en forme de

  
couche confinant à la. surface principale sur toute sa péri- <EMI ID=3.1>  <EMI ID=4.1> 

  
 <EMI ID=5.1> 

  
tion est séparée, au moins partiellement.. par ladite première . 1 ' 

  
 <EMI ID=6.1> 

  
L'invention concerne en outre un procédé permettant 

  
 <EMI ID=7.1> 

  
 <EMI ID=8.1> 

  
 <EMI ID=9.1> 

  
 <EMI ID=10.1> 

  
 <EMI ID=11.1>  

  
 <EMI ID=12.1> 

  
ceci afin d'obtenir une couche collectrice dite enterrée. 

  
Ensuite, la configuration enfoncée en matériau isolent

  
 <EMI ID=13.1> 

  
quoi sont formées successivement des réglons des types-de con- 

  
 <EMI ID=14.1> 

  
tourée de la configuration. 

  
L'expérience a montré que, lors de la formation de la..  configuration enfoncée par oxydation de la couche épitaxiale,, là

  
 <EMI ID=15.1> 

  
type de conduction n est en général insuffisamment absorbée par 

  
 <EMI ID=16.1> 

  
effet un surdopage, local et la formation-de canaux entre les com-  posants dans les parties en forme de couche voisines séparées par 

  
la configuration enfoncée. 

  
De plus, une concentration de la substance de dopage 

  
 <EMI ID=17.1> 

  
foncée a pour effet que, dans le cas de diffusion d'une base confinant sur toute sa périphérie à la configuration, une zone marginale de la base présente moins intensément le type de conduction p qu'une partie centrale de ladite base.

  
De plus, d'une façon générale, les substances de do-  page provoquant dans le matériau semiconducteur le type de con-  duction p sont facilement absorbées par la configuration enfoncée, 

  
 <EMI ID=18.1> 

  
fusé dans la partie en forme de couche s'étendant également jusqu'   <EMI ID=19.1>  à la configuration, la zone marginale de la base est assez souvent surdopée, ce qui se'traduit par un court-circuit entre l'émetteur et le collecteur. 

  
Un tel court-circuit se produit facilement dans certains processus permettant d'obtenir la configuration enfoncée,  comme il sera expliqué en détail ci-après. 

  
Les problèmes décrits ci-dessus concernant la formation de canaux et le court-circuit se présentent par exemple également lorsqu'on part d'une couche épitaxlale de type de conduction p appliquée sur un substrat de type de conduction p. 

  
Dans ce cas, la formation de canaux et le court-circuit peuvent se produire du fait que des charges positives se présen-

  
 <EMI ID=20.1> 

  
 <EMI ID=21.1> 

  
régions de type de conduction p confinant à l'oxyde.

  
Ladite formation de canaux est facilitée du fait qu'au lieu de l'introduction de la substance de dopage dans la couche

  
 <EMI ID=22.1> 

  
de la couche épitaxiale est fortement absorbée par l'oxyde en formation.

  
L'invention vise entre autres à éviter, au moins dans  une grande mesure, les problèmes concernant la formation de canaux et le court-circuit. 

  
Elle est basée sur l'idée que les effets décrits cidessus concernant la concentration des substances de dopage pro-

  
 <EMI ID=23.1> 

  
substances de dopage provoquant le type de conduction p et des

  
 <EMI ID=24.1> 

  
par une augmentation de la teneur des dernières substances de  dopage dans une zone confinant à la configuration enfoncée. 

  
 <EMI ID=25.1> 

  
mentionné dans le préambule est caractérisé en ce que dans le corps semiconducteur, la configuration enfoncée est noyée entière-

  
 <EMI ID=26.1> 

  
dans une zone contiguë présentant une certaine teneur en substan-  ce de dopage pouvant provoquer le second type dé conduction, te- neur qui est inférieure à la teneur maximale de la substance de dopage provoquant le premier type de conduction dans 1* autre des deux régions du premier type de conduction et qui suffit pour enpêcher dans des régions du second type de conduction à l'endroit de la zone, une connexion électrique entre des régions du premier

  
 <EMI ID=27.1> 

  
 <EMI ID=28.1> 

  
épitaxiale et 1-"autre des deux régions, présentant le premier type  de conduction une couche enterrée et que la teneur en substance 

  
 <EMI ID=29.1> 

  
celle confinant auxdites régions coïncident partiellement"  Dans une formé de réalisation préférée importante du 

  
 <EMI ID=30.1>  substance de dopage provoquant le second type de conduction '  dans la zone contiguë est inférieure à la teneur maximale en  substance de dopage provoquant le premier type de conduction 

  
 <EMI ID=31.1>  circuit entre les deux régions du premier type de conduction. 

  
La réalisation de ladite forme de réalisation prêté-  rée est assez simple du fait que Inapplication de la première  région ne nécessite pas un alignement rigoureux par rapport 

  
 <EMI ID=32.1>   <EMI ID=33.1> 

  
 <EMI ID=34.1> 

  
Dans une autre forme de réalisation^, les parties en  forme de couche contiguës ont une région commune présentant une 

  
 <EMI ID=35.1> 

  
médiaire de laquelle peuvent être connectés des composants situés dans les parties en forme de couche voisines. 

  
Afin d'obtenir certains circuits, la région commune -  peut faire office d'émetteur dans une partie en forme de couche  et.de collecteur dans l'autre partie en forme de couche. 

  
 <EMI ID=36.1> 

  
confine sur toute sa périphérie à la configuration enfoncée* il  faut en général , réserver de l'espace sur la surface principale  afin de permettre la connexion de la région au second type de 

  
 <EMI ID=37.1>  . Si la teneur en substance de dopage provoquant le  second type de conduction dans la zone contiguë dépasse la teneuy  maximale de la substance de dopage provoquant le premier type de  conduction dans la première des deux régions du premier type de  <EMI ID=38.1>  

  
 <EMI ID=39.1> 

  
autre.partie en forme de couche confinant à la surface principale  et.,-.sur au moins une partie-de sa périphérie et sur toute son  épaisseur, à une partie de la configuration enfoncée qui, elle, 

  
 <EMI ID=40.1> 

  
contiguë présentant une certaine teneur en substance de dopage provoquant le second type de conduction, au moins dans la partie

  
 <EMI ID=41.1> 

  
partie en forme de couche. 

  
L'invention concerne également un procédé pour la 

  
 <EMI ID=42.1> 

  
 <EMI ID=43.1> 

  
surface principale du corps semiconducteur dans;ledit corps, qui 

  
 <EMI ID=44.1> 

  
surface principale et, sur toute sa périphérie et sur toute son  épaisseur à la configuration enfoncée, partie en forme de couche  dans laquelle une première des deux régions présentant le preniez  type de conduction et la région présentant le second type de ces- 

  
 <EMI ID=45.1> 

  
appliquée dans la partie en torse de couche,, confine sur toute  sa périphérie et la région du second type de conduction au moins sur une partie de sa périphérie, à la configuration enfoncée et

  
 <EMI ID=46.1> 

  
sur laquelle est appliquée une couche de masquage résistant à l'oxydation présentant des ouvertures aux endroits où doit être  formée la configuration par oxydation, après quoi la configuration

  
 <EMI ID=47.1> 

  
ducteur est soumis à un traitement au cours duquel une substance de dopage pouvant provoquer le second type de conduction est diffusée dans le corps semiconducteur, dans une zone confinant à la configuration, et que la teneur en substance de dopage dans la zone est inférieure à la teneur maximale en substance de dopage provoquant le premier type de conduction dans l'autre des deux  régions du premier type de conduction et que la teneur dans la  sone suffit pour empêcher, dans des régions du second type de 

  
 <EMI ID=48.1> 

  
 <EMI ID=49.1> 

  
 <EMI ID=50.1> 

  
effectué de façon que la couche de masquage soit d'abord utilisée pendant la diffusion de la substance de dopage pouvant provoquer

  
le second type de conduction dans le corps semiconducteur, en vue d'obtenir une configuration de dopage, après quoi la couche de 

  
 <EMI ID=51.1> 

  
 <EMI ID=52.1> 

  
contiguë du second type de conduction. 

  
Dans ce procéder la configuration enfoncée est en oxyde

  
 <EMI ID=53.1> 

  
exemple par du nitrure de silicium ou par une couche double en  <EMI ID=54.1>  <EMI ID=55.1>  <EMI ID=56.1> 

  
 <EMI ID=57.1>  <EMI ID=58.1> 

  
comme substance de dopage pouvant provoquer le second type de  conduction, on peut se servir de la couche de masquage résistant 

  
 <EMI ID=59.1>  après la formation. de la première région du premier type de  conduction dans le corps semiconducteurs 

  
 <EMI ID=60.1> 

  
prendre, comment l'invention peut être réalisée. 

  
La figure 1 représente partiellement  <EMI ID=61.1> 

  
 <EMI ID=62.1> 

  
 <EMI ID=63.1> 

  
en section transversale, partiellement en perspective, une partie 

  
 <EMI ID=64.1>  transversale d'une autre partie d'un dispositif semiconducteur 

  
 <EMI ID=65.1> 

  
 <EMI ID=66.1>  transversale d'un détail de la partie représentée sur la figure 3  dans un stade plus avancé de la réalisation, 

  
Les figures 5 et 6 représentent schématiquement en  coupe., respectivement la partie représentée sur la figure 3 et- 

  
 <EMI ID=67.1> 

  
Les figures 7 et 8 représentent en coupe transversale 

  
 <EMI ID=68.1> 

  
 <EMI ID=69.1>  

  
 <EMI ID=70.1> 

  
semiconducteur, un circuit intégré, dont une partie a été repré-  sentée sur la figure 1. Sur cette figure, 'le corps semiconducteur ! 1 du type de conduction p comporte comme composant un transistor 

  
 <EMI ID=71.1> 

  
par une région 3 du type de conduction p.' .

  
Dans le corps semiconducteur 1 est présente une con-  <EMI ID=72.1>  partir d'une surface principale 9 du corps semiconducteur 1 dans ledit corps. De plus, le corps semiconducteur présente une partie en forme de couche 10 confinant à la surface principale 9 et sur toute sa périphérie et sur toute son épaisseur à la configuration 

  
 <EMI ID=73.1> 

  
 <EMI ID=74.1> 

  
 <EMI ID=75.1> 

  
et la région 3 présentant le type de conduction p et 1* autre des  deux régions présentant le type de conduction n, notamment la 

  
 <EMI ID=76.1> 

  
 <EMI ID=77.1> 

  
toute sa périphérie à la configuration enfoncée 6, 7, tout conne 

  
la région 3 du type de conduction p. La région 3 est partiellement 

  
 <EMI ID=78.1> 

  
 <EMI ID=79.1> 

  
 <EMI ID=80.1> 

  
 <EMI ID=81.1> 

  
il 

  
 <EMI ID=82.1> 

  
 <EMI ID=83.1> 

  
 <EMI ID=84.1>   <EMI ID=85.1> 

  
dans le corps semiconducteur est indiquée, partiellement en traits  pleins, partiellement par une ligne pointillés. Près d'une ligne 

  
 <EMI ID=86.1> 

  
la présence de la zone, ceci à l'opposé des traits pleins. Dans cet exemple de réalisation, la zone 3 du type de conduction p est

  
 <EMI ID=87.1> 

  
 <EMI ID=88.1> 

  
 <EMI ID=89.1> 

  
 <EMI ID=90.1> 

  
forme de couche voisine". De tels interrupteurs.de canaux permet-  tent d'isoler des parties en forme de couche. 

  
 <EMI ID=91.1> 

  
 <EMI ID=92.1> 

  
 <EMI ID=93.1> 

  
la substance de dopage provoquant le type de conduction n dans la 

  
 <EMI ID=94.1> 

  
 <EMI ID=95.1> 

  
 <EMI ID=96.1> 

  
 <EMI ID=97.1> 

  
 <EMI ID=98.1>   <EMI ID=99.1> 

  
fine, sur au moins une partie de sa périphérie et sur toute son 

  
 <EMI ID=100.1> 

  
 <EMI ID=101.1> 

  
une zone contiguë 13' La zone 13. présente une teneur en substance  de dopage provoquant le type de conduction p dans la partie 16  de la zone contiguë 13" Le corps semiconducteur 1 est contacté,. 

  
 <EMI ID=102.1> 

  
 <EMI ID=103.1> 

  
 <EMI ID=104.1> 

  
 <EMI ID=105.1> 

  
 <EMI ID=106.1> 

  
Pour réaliser le dispositif semiconducteur décrit ci-  dessus, on applique sur la surface principale 35 (voir la figure 

  
 <EMI ID=107.1> 

  
 <EMI ID=108.1> 

  
la couche de masquage, on applique,, par décapage, des parties 

  
 <EMI ID=109.1> 

  
 <EMI ID=110.1> 

  
est diffusée de façon usuelle par 1" intermédiaire de la surface  principale 35 dans la partie en forme de couche de type de con- 

  
 <EMI ID=111.1> 

  
 <EMI ID=112.1>   <EMI ID=113.1> 

  
un court'-circuit entre cette région et la partie en forcée de coucha initiale 44. 

  
 <EMI ID=114.1> 

  
 <EMI ID=115.1> 

  
est soumis à un traitement au cours duquel une substance de dopage pouvant provoquer le second type de conduction dans le  corps semiconducteur est diffusée dans une zone 61 confinant à

  
 <EMI ID=116.1> 

  
Dans une variante du procédé conforme à ^invention*

  
 <EMI ID=117.1> 

  
le masquage pendant la diffusion de la substance de dopage pou-

  
 <EMI ID=118.1> 

  
 <EMI ID=119.1>  la figure -5), après quoi la couche de masquage est utilisée pour <EMI ID=120.1> 

  
la configuration enfoncée 41 et la zone contiguë 61 de type de

  
 <EMI ID=121.1> 

  
Dans ce procédé, la jonction pn 46 n'est plus mise à

  
 <EMI ID=122.1> 

  
court-circuit du fait qu'après la formation de la configuration  enfoncée 41 par* oxydation, par diffusion d'aluminium ou de gai- 

  
 <EMI ID=123.1> 

  
Les détails de la forme de la configuration enfoncée 

  
 <EMI ID=124.1> 

  
 <EMI ID=125.1> 

  
 <EMI ID=126.1>  

  
 <EMI ID=127.1> 

  
d'un corps semiconducteur 1 de type de conduction p sous forme 

  
 <EMI ID=128.1> 

  
 <EMI ID=129.1>   <EMI ID=130.1> 

  
Le dispositif semiconducteur représente sur la figure 

  
 <EMI ID=131.1>  <EMI ID=132.1> 

  
dispositif semiconducteur comme celui représenté sur la figure 2. 

  
 <EMI ID=133.1>  

  
 <EMI ID=134.1> 

  
La structure représentée sur la figure 8 se réalise 

  
 <EMI ID=135.1> 

  
configuration. Pour les deux processus de diffusion^ la teneur  maximale en substance de dopage contenue dans la zone est de <EMI ID=136.1> 

  
offre l'avantage de pouvoir obtenir., par diffusion, d'abord la 

  
 <EMI ID=137.1> 

  
second type de conduction. Ces deux derniers processus de diffu- 

  
sion pourraient affecter un profil de diffusion déjà obtenu de 

  
 <EMI ID=138.1>  

  
 <EMI ID=139.1> 

  
diffusion de gallium ou d'aluminium après la formation de la première région du premier type de conduction dans le corps semiconducteur.. 

  
Dans une autre forme de réalisation, la zone contiguë et la région de l'autre type de conduction se forcent simultané- ' 

  
 <EMI ID=140.1>  figure 2.  Il est évident que l'invention n'est pas limitée aux exemples décrits ci-dessus. C&#65533;est ainsi qu'on peut partir d'un corps semiconducteur de type de conduction n au lieu des corps..  semiconducteurs de type de conduction p décrits dans les exem- <EMI ID=141.1> 

  
 <EMI ID=142.1> 

  
 <EMI ID=143.1> 

  
 <EMI ID=144.1> 

  
d'effectuer l'oxydation en deux étapes., au cours de la première  desquelles on enlève l'oxyde formé. Le composant peut être un  transistor pnpn par exemple. De plus, la configuration enfoncée 

  
 <EMI ID=145.1> 

  
déjà formé est enlevé ou pour laquelle on n'effectue pas préalable-  ment un décapage. 

  
Au lieu d'une couche de nitrure de silicium* la couche  de masquage peut également contenir une couche d'oxyde drainai- 

  
 <EMI ID=146.1>

Claims (1)

  1. <EMI ID=147.1>
    structures fournissant une économie d'espace, réalisation pour
    <EMI ID=148.1>
    corps, qui présente au moins une partie en forme de couche con-
    <EMI ID=149.1>
    <EMI ID=150.1>
    forme de couche dans laquelle une première des deux régions pré-
    . sentant le preniez? type de conduction et la région présentant le second type de conduction du composant sont disposées entière- <EMI ID=151.1>
    couche, confine sur toute sa périphérie et la région du second
    <EMI ID=152.1>
    <EMI ID=153.1>
    duction est séparée^ au moins partiellement; par ladite première région de la surface principale; caractérisé en ce que dans le . -
    <EMI ID=154.1> <EMI ID=155.1>
    tion à l'endroit de la zone^ une connexion électrique entre des régions du premier type de conduction.
    <EMI ID=156.1>
    enterrée et que la ' teneur en substance de. dopage de la zone con-
    figue est inférieure à celle en substance de dopage provoquant <EMI ID=157.1>
    <EMI ID=158.1>
    leur présente une autre partie en forme de couche confinant à la surface principale et.. sur au soins une partie de sa périphérie
    <EMI ID=159.1>
    conducteur, dans une zona contigue présentant une teneur en substance de' dopage provoquant le second type de conduction, au moins dans la partie de la zone contiguë située dans l'autre par-
    <EMI ID=160.1>
    moins trois régions, dont deux régions présentent un premier type de conduction et sont séparées par une région de type de conduc- tion opposé, corps dans lequel est enfoncée une configuration en
    <EMI ID=161.1>
    dans ledit corps, qui présente au moins une partie en -forme de
    couche confinant à la surface principale et, sur toute sa péri- ' phérie et sur toute son épaisseur à la configuration enfoncée,
    partie en forme de couche dans laquelle une première des deux régions présentant le premier type de conduction et la région présentant le second type de conduction du composant sont dis-
    <EMI ID=162.1>
    type de conduction au moins partiellement, alors que cette der-
    niera région, pour autant quelle soit appliquée dans la partie
    en forme de couche, confine sur toute sa périphérie et la région
    <EMI ID=163.1>
    riphérie&#65533; à la configuration enfoncée et la région du second type
    de conduction est séparée, au moins partiellement, par ladite première région de la surface principale sur laquelle est appli-
    <EMI ID=164.1>
    des ouvertures aux endroits où. doit être formée la configuration
    par oxydation, après quoi la configuration est formée par oxyda-
    <EMI ID=165.1> <EMI ID=166.1>
    provoquer le second type de conduction est diffusée dans le corps semiconducteur, dans une zone confinant à la configuration, et que la teneur en substance de dopage dans la zone est inférieure
    à la teneur maximale en substance de dopage provoquant le premier type de conduction dans l'autre des deux régions du premier type de conduction et que la teneur dans la zone suffit pour empêcher,
    <EMI ID=167.1>
    zone, une connexion électrique entre des régions du premier type
    de conduction.
    <EMI ID=168.1>
    conducteur selon la revendication 5, caractérisé en ce que la couche de masquage est d'abord utilisée pendant la diffusion de la substance de dopage pouvant provoquer le second type de con- duction dans le corps serai conducteur^, en vue d'obtenir une con- <EMI ID=169.1>
    <EMI ID=170.1>
    figuration est d'abord formée par oxydation et qu'ensuite la zone d'un second type de conduction confinant à la configuration <EMI ID=171.1>
    ce de dopage pouvant provoquer le second type de conduction.
    <EMI ID=172.1>
    <EMI ID=173.1>
    la couche de masquage.
    <EMI ID=174.1>
    <EMI ID=175.1> <EMI ID=176.1>
    semiconducteur..' :
    '10.- Procédé selon la revendication 8 ou 9, caractéri-
    <EMI ID=177.1>
    conduction se forment simultanément dans le corps semiconducteur.
BE781538A 1971-04-03 1972-03-31 Dispositif semiconducteur et son procede de fabrication BE781538A (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE7104496,A NL170901C (nl) 1971-04-03 1971-04-03 Werkwijze voor het vervaardigen van een halfgeleiderinrichting.

Publications (1)

Publication Number Publication Date
BE781538A true BE781538A (fr) 1972-10-02

Family

ID=19812845

Family Applications (1)

Application Number Title Priority Date Filing Date
BE781538A BE781538A (fr) 1971-04-03 1972-03-31 Dispositif semiconducteur et son procede de fabrication

Country Status (8)

Country Link
JP (1) JPS51438B1 (fr)
AR (1) AR192354A1 (fr)
BE (1) BE781538A (fr)
BR (1) BR7201920D0 (fr)
ES (2) ES401405A1 (fr)
HK (1) HK59776A (fr)
IT (1) IT954586B (fr)
SE (1) SE381955B (fr)

Also Published As

Publication number Publication date
BR7201920D0 (pt) 1973-06-07
JPS51438B1 (fr) 1976-01-08
IT954586B (it) 1973-09-15
ES401405A1 (es) 1975-09-01
AR192354A1 (es) 1973-02-14
SE381955B (sv) 1975-12-22
ES428726A1 (es) 1976-09-01
HK59776A (en) 1976-10-01

Similar Documents

Publication Publication Date Title
KR970067977A (ko) 전극의 제조방법
FR2825834A1 (fr) Procede de fabrication d&#39;un disositif a semi-conducteur
KR890003038A (ko) 페데스탈 구조를 가지는 반도체 제조 공정
FR2494499A1 (fr) Structure plane pour dispositifs semi-conducteurs a haute tension
EP0005720A1 (fr) Procédé de fabrication de transistors à effet de champ et à porte isolée à canal efficace très court
FR2823010A1 (fr) Procede de fabrication d&#39;un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor
FR2656737A1 (fr) Procede de fabrication d&#39;un dispositif semi-conducteur du type a canal entre deux portes isolees notamment de sit.
JPS6143864B2 (fr)
FR2461360A1 (fr) Procede de fabrication d&#39;un transistor a effet de champ du type dmos a fonctionnement vertical et transistor obtenu par ce procede
JPH05206451A (ja) Ｍｏｓｆｅｔおよびその製造方法
KR930018738A (ko) 층간절연막과 그것을 사용한 반도체장치와 고체촬상장치 및 그 제조방법
DE3706278A1 (de) Halbleitervorrichtung und herstellungsverfahren hierfuer
KR950012642A (ko) 반도체장치 및 그 제조방법
EP0503731B1 (fr) Procédé de réalisation d&#39;un transistor à haute mobilité électronique intégré
JPH0349234A (ja) 半導体装置の製造方法
JPH04348053A (ja) 半導体装置の製造方法
BE781538A (fr) Dispositif semiconducteur et son procede de fabrication
FR2764733A1 (fr) Transistor hyperfrequence a structure quasi-autoalignee et son procede de fabrication
EP0414618A1 (fr) Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication
FR2490405A1 (fr) Dispositif a circuit integre semi-conducteur
EP0096625B1 (fr) Structure de doigt d&#39;émetteur dans un transistor de commutation et procédé de fabrication
FR2784801A1 (fr) Composant de puissance portant des interconnexions
EP0026686B1 (fr) Procédé de fabrication de couches de silicium polycristallin localisées sur des zones recouvertes de silice d&#39;une plaquette de silicium, et application à la fabrication d&#39;un transistor MOS non plan auto-aligné
JPS6237547B2 (fr)
FR2497404A1 (fr) Transistor mos a fonctionnement bipolaire en saturation

Legal Events

Date Code Title Description
RE Patent lapsed

Owner name: N.V. PHILIPS GLOEILAMPENFABRIEKEN

Effective date: 19910331