BRPI0307204B1 - método para aprimorar a redundância incremental com base em código turbo em acesso de pacote de enlace descendente de alta velocidade (hsdpa) - Google Patents

Abstract

"redundância incremental com base em código turbo aprimorado". uma redundância incremental aprimorada com base em código turbo inclui uma primeira etapa (102) de perfurar um fluxo de dados para uma primeira transmissão e fornecer um conjunto de primeira seção de treliça não perfurada. uma etapa seguinte (104) inclui perfurar um fluxo de dados para uma segunda transmissão para fornecer um conjunto de segundas seções de treliça não perfuradas. a etapa seguinte (106) inclui a redundância incremental combinando a primeira e a segunda transmissões das treliças para fornecer a primeira e segunda seções de treliça não perfuradas e não adjacentes. a disposição acima resulta em uma distribuição uniforme de bits perfurados e não perfurados para fornecer erros mais baixos.

Description

MÉTODO PARA APRIMORAR A REDUNDÂNCIA INCREMENTAL COM BASE EM CÓDIGO TURBO EM ACESSO DE PACOTE DE ENLACE DESCENDENTE DE ALTA VELOCIDADE (HSDPA) CAMPO DA INVENÇÃO: [001] A invenção relaciona-se genericamente a sistemas de comunicação e, mais particularmente à codificação em um sistema de comunicação codificado por turbo. HISTÓRICO DA INVENÇÃO: [002] Códigos convolucionais são muitas vezes utilizados em sistemas de comunicação digital para proteger a informação transmitida de erro. Tais sistemas de comunicação incluem a norma IS-95 (Acesso Múltiplo de Divisão por Código de Seqüência Direta (DS-CDMA), o Sistema Global para Comunicação Móvel (GSM), e sistemas de comunicação de banda larga da próxima geração. Tipicamente nesses sistemas, um sinal é codificado convolucionalmente em um vetor de código de saida que é transmitido. No receptor, o decodificador, como o decodificador Viterbi como é conhecido na técnica, utiliza uma estrutura de treliça para efetuar uma busca ótima pelos bits de sinal transmitidos com base no critério da probabilidade máxima. [003] Mais recentemente, códigos turbo foram desenvolvidos que desempenham acima das técnicas de codificação convencionais. Códigos turbo são geralmente compostos de dois ou mais códigos convolucionais sistemáticos recursivos e entrelaçadores turbo. Correspondentemente, a decodificação turbo é iterativa e utiliza um decodificador de saida suave para decodificar os códigos convolucionais individuais. As saídas suave dos decodificadores são utilizadas no procedimento de decodificação para abordar iterativamente os resultados finais convergidos. [004] A Figura 1 mostra uma visão geral do codificador turbo típico que é construído com um entrelaçador e dois códigos constituintes, que são códigos convolucionais sistemáticos recursivos (RSC), mas também podem ser códigos de bloco. É mostrado um codificador turbo que é uma concatenação paralela de dois RSCs com um entrelaçador, π, entre eles. A saída do codificador turbo é gerada pela multiplexação (concatenação) dos bits de informação sistemáticos xs, e bits de paridade, pi e P2, dos dois codificadores. Tipicamente, os bits de paridade são perfurados de alguma maneira para a primeira transmissão e combinados para aumentar a velocidade de código. O mecanismo de perfuração ocorre no bloco de Casamento de Velocidade. No caso de transmissões subseqüentes serem permitidas e transmissões com perfurações diferentes podem ser combinadas no receptor, a perfuração também poderá ser efetuada nos bits sistemáticos. [005] Tipicamente, os dados codificados são transmitidos para um receptor, que utiliza correção de erro tipicamente fornecida pelo código turbo, seguida por detecção de erro tipicamente fornecida por um código CRC. Se um erro for detectado, o receptor pode solicitar que o transmissor, como a estação base, por exemplo, retransmita os dados utilizando uma Solicitação de Repetição Automática (ARQ) . Em outras palavras, se o receptor não é capaz de resolver os bits de dados a tempo, o rádio pode solicitar ao transmissor para reenviar seja uma transmissão idêntica à primeira, ou uma perfurada diferente da primeira transmissão, mas codificada com base na mesma mensagem (isto é, com base na mesma seqüência de bits de informação entradas no codificador turbo). Como este processo é uma forma hibrida de correção de erro acoplado à realimentação de detecção de erro através do mecanismo ARQ, ele é comumente referido como a Solicitação de Repetição Automática Hibrida (HARQ). [00 6] Duas formas conhecidas de HARQ são a combinação Chase e a Redundância Incrementai (IR) . Além disso, o esquema IR pode ser integral ou parcial. A combinação Chase é uma forma simplificada de HARQ em que o receptor simplesmente solicita a retransmissão da palavra de código original novamente. O IR é mais complicado, pois ele provê a retransmissão da palavra de código utilizando mais ou diferentes bits de paridade (do que estavam presentes durante a transmissão anterior), baixando a velocidade de código combinada conjunta. A repetição ou o padrão de perfuração nos bits de paridade podem ser definidos utilizando uma matriz de perfuração de código clássica, como é conhecido na técnica, ou um algoritmo de casamento de velocidade para manter a velocidade de código do canal fisico. No entanto, os algoritmos de casamento de velocidade anteriores não mantêm um padrão de perfuração homogêneo após a redundância incrementai mesmo se a ortogonalidade for mantida (isto é, mesmo se cada transmissão contiver bits singulares não contidos em outras transmissões), assim apresentando uma taxa de erro de quadro (FER) mais alta do que necessária. Em particular, os algoritmos de casamento de velocidade existentes fornecem degradações de erro diferentes dependendo da versão de redundância que estiver sendo utilizada. Ademais, não há nenhum método para determinar parâmetros de redundância para HARQ. [007] O que é necessário é um codificador turbo aprimorado que utiliza um esquema de perfuração unificado, que fornece uma taxa de erro de quadro aprimorada utilizando uma técnica de redundância incrementai pela qual as versões de redundância ortogonal estão disponíveis para transmissão, a combinação das quais resulta em um padrão de perfuração uniforme por toda a treliça do decodificador. Também seria vantajoso fornecer este melhoramento utilizando qualquer uma das versões de redundância disponíveis. Também seria de benefício, fornecer uma técnica para determinar os parâmetros de redundância para fornecer um codificador turbo com complexidade computacional minimizada. DESCRIÇÃO SUCINTA DOS DESENHOS; [008] Os recursos da presente invenção, que se acredita serem nóveis, são apresentados com particularidade nas reivindicações apensas. A invenção, juntamente com outros objetos e vantagens da mesma, poderá ser melhor compreendida por referência à descrição seguinte, tomada em conjunto com os desenhos acompanhantes, nas várias Figuras das quais os números de referência iguais identificam elementos iguais, e em que: A Figura 1 mostra um diagrama de blocos simplificado para um codificador turbo como é conhecido no estado da técnica; A Figura 2 mostra um fluxograma simplificado para uma estrutura de codificação do estado da técnica; A Figura 3 mostra um fluxograma simplificado para um aparelho de codificação, de acordo com a presente invenção; A Figura 4 mostra um diagrama de blocos simplificado para o casamento de velocidade da Figura 3; A Figura 5 mostra uma representação gráfica simplificada para a perfuração do estado da técnica; A Figura 6 mostra uma representação gráfica simplificada para a perfuração, de acordo com a presente invenção; A Figura 7 mostra uma representação gráfica do aprimoramento fornecido pela presente invenção; A Figura 8 mostra um quadro para o mapeamento de prioridade de bit, de acordo com a presente invenção; A Figura 9 mostra um quadro para o gerenciamento do entrelaçador de bloco, de acordo com a presente invenção; A Figura 10 mostra um fluxograma simplificado de um método, de acordo com a presente invenção. DESCRIÇÃO DETALHADA DA VERSÃO PREFERIDA; [009] A presente invenção fornece um método e aparelho para um codificador turbo que suporta Chase e redundância incrementai (IR) como forma de combinação ARQ, utilizando um único sistema de perfuração unificado. Em particular, a presente invenção utiliza uma técnica de casamento de velocidade aprimorado para perfurar. A natureza do casamento de velocidade assegura uma perfuração regular distribuída por toda a treliça codificada o que assegura um bom desempenho de código. A abordagem de perfuração da presente invenção tem a vantagem de facilidade de implementação bem como reter a ortogonalidade ao adaptar-se a qualquer versão de redundância selecionada sem um aumento nos erros de quadro. [0010] Na aplicação, o recurso Acesso de Pacote de Enlace Descendente de Alta Velocidade (HSDPA) do UTRA Projeto de Parceria de Terceira Geração (3GPP) (Acesso de Rádio Terrestre UMTS) ou do sistema de Acesso Múltiplo de Divisão por Código de Banda Larga (WCDMA) destaca a modulação adaptativa e a codificação e detalhes de um esquema ARQ hibrido com base em métodos de Redundância Incrementai (IR) aplicados a uma velocidade de 1/3 de código turbo. A presente invenção define a modulação de codificação de Canal Partilhado de Enlace Descendente de Alta Velocidade (HS-DSCH) utilizando a redundância incrementai no equipamento do usuário (UE), como um dispositivo de comunicação de rádio celular. A presente invenção descreve um método especifico para aplicar IR ao HSDPA. [0011] Métodos IR são conhecidos na técnica, e foram aplicados antes em sistemas como Dados Aprimorados para Avaliação GMS (EDGE). No entanto, o problema HSDPA é nóvel, pois todas as velocidades de codificação possíveis precisam ser suportadas e apenas sob certas condições, como em alguns casos, retransmissões de tamanho igual, há o potencial para transmissões ortogonais. Ademais, a presente invenção permite uma troca na velocidade de codificação final de acordo com a memória de símbolo codificado disponível ou Locais de Métrica Suave (SAMLs) disponíveis para o processo HARQ. Outrossim, diferentemente da presente invenção, os sistemas anteriores, como o EDGE, utilizaram códigos convolucionais em vez de códigos turbo, e suportaram um número diferente de versões de redundância. [0012] A presente invenção fornece um esquema de perfuração IR flexível especificamente aplicável ao HSDPA. Em particular, o esquema de perfuração da presente invenção suporta um conjunto variável de versões de redundância possíveis utilizando uma implementação nóvel de uma técnica de perfuração de casamento de velocidade. As implementações do estado da técnica para o casamento de velocidade, embora forneça padrões de perfuração ortogonal nos fluxos de bit de paridade individuais, não resultam em um esquema de perfuração uniformemente padronizado (e ortogonal) no composto das transmissões de paridade. Isto resulta em aumentar o FER para as diferentes versões de redundância utilizadas. A presente invenção dá conta desses problemas ao reter a ortogonalidade entre versões de redundância e fornece espaçamento uniforme (isto é, seções de treliça não perfurada igualmente espaçada) por toda treliça combinação IR composta. Isto pode incluir a perfuração de bits de paridade e sistemáticos. Ademais, a presente invenção fornece um método de selecionar parâmetros de redundância como será descrito abaixo. [0013] A Figura 2 mostra o modelo de codificação de canal de referência existente para o Acesso de Pacote de Enlace Descendente em Alta Velocidade (HSDPA) de acordo com os protocolos de especificação 3GPP da seção 4,2, "Technical Specification Group Radio Access Network; Multiplexing and Channel Coding (FDD) (Release 1999)" (Especificação Técnica do Grupo de Rede; Multiplexação e Codificação de Canal (FDD) (Versão de 1999), TS 25.212 ν3.5.0 (2000-12), que é aqui incorporada por referência. Dados são entrados de um único bloco de transporte. A este fluxo, a verificação de redundância cíclica (CRC) é acrescentada 202, e então o fluxo é segmentado 204 para produzir NCb blocos de código 206. A funcionalidade detalhada desses blocos 200-206 é apresentada em TS 25-212. Neste ponto, cada um dos blocos de códigos são submetidos individualmente à codificação de canal 208 e ao casamento de velocidade 210 de acordo com a perfuração e a redundância incrementai utilizados. Os blocos são então submetidos à segmentação do canal físico 212, entrelaçamento 214, e mapeamento do canal físico 216, quando os canais físicos 1 a K são emitidos. [0014] A Figura 3 mostra um modelo de codificação de canal para o codificador turbo HSDPA de acordo com a presente invenção. As quatro primeiras operações (concatenação do bloco de transporte 200, afixação de CRC 202, segmentação dos códigos de bloco 204, e codificação de canal 208) prosseguem de acordo com os protocolos 3GPP anteriormente descritos. Preferivelmente, a codificação de canal 208 prossegue de acordo com um codificador de canal operado para codificar um fluxo de dados de entrada em bits sistemáticos e bits de paridade em uma função de codificação turbo de velocidade de 1/3. Além disso, os três últimos estágios (segmentação do canal físico 312, entrelaçador (de símbolo) 314, e mapeamento do canal físico 316) também prosseguem de modo similar aos protocolos 3GPP com a exceção da operação nos símbolos em vez de bits. A presente invenção ocorre no seletor de versão de redundância 309, no casamento de velocidade/bloco de redundância incrementai 310, e o mapeador de prioridade de bit/entrelaçador opcional 311, como é detalhado na Figura 4. [0015] A funcionalidade do HARQ utiliza dois estágios de casamento de velocidade. O bloco de casamento 310 casa o número de bits na saida do codificador de canal 208 com o número total de bits dos canais físicos HS-DSCH por toda a perfuração ou repete os bits de entrada sistemática de entrada, bits de paridade 1 e 2, e é controlada pela versão de redundância (RV). O algoritmo de casamento de velocidade é aplicado diferentemente aos diferentes conjuntos de bits de entrada sistemáticos e de paridade, dependendo dos parâmetros da versão de redundância. O bloco de casamento de redundância 310 perfura um fluxo de dados (que pode incluir bits de paridade e sistemáticos) para uma primeira transmissão para fornecer um conjunto de primeiras seções da primeira treliça não perfurada e perfura um fluxo de dados. O seletor de versão de redundância 309 é acoplado ao bloco de casamento de velocidade 310 e fornece, a ele, parâmetros de casamento de velocidade. O bloco de casamento de velocidade 310 fornece redundância incrementai para combinar a primeira e a segunda transmissões das treliças do fluxo de dados para fornecer primeira e segunda seções de treliça não perfuradas não adjacentes. [0016] O estágio do primeiro casamento de velocidade 316 casa o número de bits de entrada ao número de bits suave disponíveis no equipamento do usuário. Se o número de bits suave disponíveis no equipamento do usuário for maior ou igual ao número de bits emitidos do codificador de canal 208 então todos os bits podem ser armazenados e o primeiro estágio de casamento de velocidade é transparente. Entretanto, se o número de bits suaves disponiveis no equipamento do usuário for inferior ao número de bits emitidos do codificador de canal 208, como é tipico, então a perfuração ocorre de modo que o número de bits de saida do decodificador casa com a capacidade de memória provisória suave disponível do equipamento do usuário, representado pelo estágio de memória provisória 317. [0017] O segundo estágio de casamento de velocidade 318 casa o número de bits emitidos do primeiro estágio de casamento de velocidade 316 ao número de bits disponível no canal físico HS-DSCH. A mesma técnica básica é utilizada para o primeiro estágio de casamento de velocidade. Entretanto, comparado com o casamento de velocidade do primeiro estágio, o algoritmo de casamento de velocidade poderá utilizar valores diferentes para os parâmetros de casamento de velocidade, dependendo dos parâmetros RV: s, que pode tomar o valor 0 ou 1 para distinguir transmissões auto-decodifiçadas (1) e transmissões não auto-decodifiçadas (0) , e o parâmetro RV r (faixa 0 a rmax que é o número máximo de versões de redundância suportada pelo sistema de comunicação) que muda a variável de erro inicial ®ini · [0018] Por exemplo, o número de bits antes do segundo casamento de velocidade poder ser denotado como Nsys para os bits sistemáticos, Npi para os bits de paridade 1, e NP2 para os bits de paridade 2, respectivamente. O número de bits de canal físico disponíveis por intervalo de tempo de transmissão (TTI) é Ndata· A separação de bits é utilizada e os parâmetros de casamento de velocidade são determinados conforme segue. Para Naata í Nsys + Npl + Np2, a perfuração é efetuada no segundo estágio de casamento de velocidade 318. O número de bits sistemáticos transmitidos em uma retransmissão é: para uma transmissão do tipo auto-decodificãvel (s = 1) e no caso não auto-decodificãvel, isto é, s=0. [0019] repetição é efetuada no segundo estágio de casamento de velocidade, Uma velocidade de repetição similar em todos os fluxos de bit é alcançada pela fixação do número de bits sistemáticos transmitidos para: [0020] O espaço disponível para os bits de paridade em uma transmissão é: 0 respectivamente, para os bits paridade 1 e os bits de paridade 2, [0021] A Tabela 1 resume a escolha do parâmetro resultante para o segundo estágio de casamento de velocidade 318. O parâmetro "a" na Tabela 1 é escolhido tal que a = 2 para a paridade 1 e a = 1 para a paridade 2.

Tabela 1: Parâmetros para o segundo- estágio de casamento de velocidade: era que Nüyü é o número de bits sistemáticos, NPi é o número de bits de paridade 1, Np2 ê o número de bits de paridade 2, NtrSya é o número de bits sistemáticos transmitidos, Nt,pl é o· número de bits de paridade 1 transmitidos, e Nt>p? é o número de bits de paridade 2 transmitidos. [0022] No estado da técnica, o parâmetro de casamento de velocidade eini é calculado para cada fluxo de bits de acordo com o parâmetro de variação eirii r, r e {0,1} utilizando: no caso de perfuração, isto é, para a repetição, isto é, Embora a variação de "r" de fato resulta em padrões de perfuração mutuamente ortogonais, seu composto nâo resulta em um esquema de perfuração uniformemente padronizado como é mostrado no exemplo da Figura 5. No cenário mostrado na Figura 5, ambas as transmissões são auto-decodificãveis com bits de palavra de código de Paridade 1 da primeira transmissão que consiste da 4a, 10a, 16a, seções de treliça e aqueles da segunda transmissão que consistem da 3a, 9a, 15a, . . ., seções. A treliça combinada IR com base nas duas primeiras transmissões, portanto, está relacionada com os 3o, 4o, 9o, 10°, 15°, 16°, ... estágios na treliça.

Na prática este agrupamento não uniforme de bits perfurados e não perfurados resulta em um FER mais alto. [0023] Em contraste, na presente invenção, eini é calculado para fluxo de bits de acordo com o parâmetro de variação eini r, r e {0,1}, utilizando: no caso de perfuração, isto para repetição, isto é, [0024] Em sua forma mais geral em que r e {0,...,rmax-1}, e rmax é o número total de versões de redundância permitido pela variação de "r", então eini é calculado para fluxo de bits de acordo com o parâmetro de variação eini . utilizando: no caso de perfuração e/ou de repetição, e também no caso de perfuração e/ou de repetição. Em outras palavras, as equações de casamento de velocidade podem ser escolhidas tal que qualquer uma das equações seja utilizada para casar a velocidade tanto para o caso de perfuração (isto é, Ndata ^ Nsys + Npi + Np2) e como o caso de repetição (isto é, Ndata > Nsys + Npi + Np2) , ou uma das equações é escolhida para casar a velocidade para perfuração e a outra equação para o casamento de velocidade para a repetição.

[0025] O padrão de perfuração resultante tanto retém a ortogonalidade entre versões de redundância do mesmo valor "s", mas é agora espaçada uniformemente por toda a treliça combinada IR composta como é mostrado no exemplo de treliças de paridade da Figura 6, que resulta em um FER aprimorado sobre aquele da treliça da Figura 5. A invenção é aplicada tanto para os bits de paridade como os bits sistemáticos. [0026] A Figura 7 mostra o aprimoramento fornecido pela técnica de perfuração melhorada da presente invenção. Tanto o estado da técnica como os esquemas de variação de casamento de velocidade propostos eini foram simulados, utilizando técnicas conhecidas, por um canal de ruido gaussiano branco aditivo (AWGN) utilizando a modulação BPSK com um comprimento de palavra de código de 960 e Ninfo = 720 e utilizando duas transmissões. As curvas 60 e 62 representam o FER para o método de perfuração do estado da técnica após a primeira e a segunda transmissões, respectivamente. As curvas 64 e 66 representam o FER para o método de perfuração da presente invenção após a primeira e a segunda transmissões, respectivamente. Como pode ser observado dos resultados da simulação, há um melhoramento de cerca de 0,2-0,3 dB no desempenho FER da presente invenção sobre o estado da técnica após duas transmissões. Tendo em vista o que antecede, a presente invenção fornece um melhoramento útil sobre o estado da técnica com nenhum aumento na complexidade. [0027] Em uma versão preferida, a presente invenção também fornece um método e aparelho para selecionar os parâmetros "s" e "r" otimizados com base no esquema de redundância escolhido, (Chase, IR parcial, ou IR integral), com referência de volta ao seletor de versão de redundância 309 da Figura 3. A seleção da versão de redundância depende do esquema de redundância que está sendo utilizado. Atualmente, espera-se que três esquemas sejam suportados no HSDPA: Chase, Redundância Incrementai Parcial {IR) e IR Integral. Para cada esquema de redundância, os métodos seguintes são utilizados para calcular " s ", s € {0,1} e "r", re {0, 1, 2, rmajt -1} . [0028] Se o esquema de redundância Chase for utilizado, s=l e r=l para todas as transmissões. [0029] Se um esquema de redundância IR Parcial for utilizado, a primeira etapa inclui calcular o número possível de versões de redundância singulares como: em que Np ; representa o número· de bits de paridade na sarda do· codificador turbo do íe£ll,"° fluxo de paridade, Nr. p_i representa o número de bits de paridade a serem transmitidos do ieí;imü fluxo de paridade, e P é o número de fluxos de paridade. Outrossim, se rN > rmax então rN = rraax. Em uma etapa seguinte, para o índice de transmissão, n, de 1, 2, ..., rN, fixe s=l e r=n-l. Se n > rN, refixe n para 1 e repita a etapa anterior, [0030] Se um esquema de redundância IR Integral for utilizado, a primeira etapa inclui calcular o número possível de versões de redundância singulares como: em que BR é a velocidade de código base, R é a velocidade de código de transmissão, e k e i são integrais positivas. Observe que k e i, são escolhidas tais que exatamente k transmissões serão iguais a i blocos de saida (sistemáticos e de paridade) do codificador turbo. Outrossim, se rN > rmax então rN = rmax. Em uma próxima etapa de fixação de parâmetro, para o indice de transmissão n = 1, fixe s = 1, r = 0 e Nt = Ntrans#· ou para o indice de transmissão n de 2, rN, repita as subetapas restantes de: a) uma primeira subetapa fixa Nt = Nt + Ntransf b) em uma subetapa seguinte, se (Nt ^ 1/BR x Nsys) então fixar sinalizador = 1 e (Nt = Nt - 1/BR x Nsys) em que Nsys é o número de bits sistemáticos gerados pelo codificador turbo. Caso contrário fixe sinalizador = 0 em uma subetapa seguinte, se ( (Nt > Nsys) e (sinalizador = 1) então fixe s = 1. Caso contrário, fixe s = 0, d) em uma subetapa seguinte fixe r = r+1, e) em uma próxima subetapa, se n > rN, refixe n para 1 e repita a etapa de fixação do parâmetro. [0031] Os esquemas acima selecionam automaticamente o parâmetro auto-decodificável (s) e a versão de redundância (r) para o esquema de Redundância Incrementai adotado pelo 3GPP. Os valores são escolhidos com base no esquema de redundância pré-selecionado, que inclui Chase, IR Parcial e IR Integral, e pode ser utilizado em conjunto com qualquer esquema de modulação adaptativa e de codificação (AMCS) supondo a sincronização entre o Nó B e o UE. Caso contrário, os parâmetros (s) e (r) podem ser transmitidos para o UE utilizando um dos dois esquemas seguintes: a) especificar explicitamente o valor de "s" e "r" e transmitir esses valores utilizando o Canal de Controle Partilhado de Alta Velocidade (HS-SCCH) ou (b) montar uma tabela de valores "s" e "r" e comunicar a tabela na iniciação da chamada para o UE através de sinalização de nivel mais alto. A entrada específica na tabela é então sinalizada pelo HS-SCCH em cada transmissão. [0032] Em uma versão separada, em que rmax não é necessariamente conhecido então eini pode ser definido conforme segue: em que: em que 'bin2dec' denota a conversão binário para decimal, 'dec2bin' denota a conversão decimal para binário, e 'fliplr' denota a reversão da ordem de bit da seqüência binária. [0033] Em uma versão preferida, a presente invenção fornece um mapeador de prioridade de bit (311 com referência de volta à Figura 3) acoplado ao bloco de casamento de velocidade. O mapeador de prioridade de bit é para o mapeamento para bits sistemáticos para a posição de confiabilidade mais alta na constelação de modulação, que ainda melhora o desempenho de IR. O mapeamento de prioridade de bit (BPM) tem por base a utilização de confiabilidade de bit diferentes oferecidas pelas constelações de ordem mais altas (16-QAM ou mais alto). É bem conhecido que partes sistemáticas de uma palavra de código turbo são de maior importância para o desempenho do decodificador que as partes de paridade. Segue naturalmente que o desempenho do sistema pode ser ainda mais aprimorado ao colocar os bits sistemáticos em posições de alta confiabilidade se uma constelação de ordem mais alta for utilizada. Para alcançar isto, um entrelaçador simples (referência 311 na Figura 3) de tamanho Nrow x Ncoi é utilizado. Os números de linhas e de colunas são determinados de: em que M é o tamanho de modulação (ordem de constelação) e Ntrans é o número de bits codificados e com velocidade casada a ser transmitido. Por exemplo, Nrow = log2(16) = 4 no caso de 16-QAM. No caso do codificador turbo geral uma palavra de código é separada em um fluxo sistemático e fluxos de paridade denotados por xs,k/ Pi,k#· P2,k em que k e {1, . .., Ntrans)/· ou, no caso preferido um fluxo sistemático e um fluxo de paridade combinados denotado por xSfk e xp,k (ver a Figura 1). Os dados são lidos no entrelaçador linha a linha, e saldo do entrelaçador coluna a coluna. Para efetuar o mapeamento de prioridade, o fluxo inteiro de bits sistemáticos do codificador turbo é lido primeiro (em termos de bloco de código e depois da esquerda para a direita), seguido pelos bits alternativos combinados dos dois fluxos de paridade. Os bits de palavra de código sistemáticos 700 são lidos em termos de bloco de código e depois da esquerda para a direita dentro da malha BPM. Uma vez lidos todos os bits de palavra de código sistemáticas, os bits alternativos combinados dos dois fluxos de paridade são lidos, continuando de onde os bits de palavra de código sistemáticas foram deixados, mais uma vez em termos de bloco de código e depois da esquerda para a direito. No caso de IR integral em que nenhum bit sistemático forma parte da palavra de código de transmissão, apenas os bits de palavras de código de paridade preenchem a malha. A malha BPM é uma seqüência de símbolos QAM ou vetores de bit (um vetor de quatro bits no caso de 16-QAM e um vetor de dois bits no caso de QPSK) dados pelas colunas da malha BPM, lidos em seqüência da esquerda para a direita. Como vantagem, isto resulta nos bits sistemáticos sendo mapeados dentro das primeiras linhas do mapeador de bits seguido pelo mapeamento subseqüente dos bits de paridade. [0034] O entrelaçamento é determinado da mesma maneira que os entrelaçadores internos do código turbo, conforme é descrito na seção 4.2.3.2.3.1 de "Technical Specification Group Radio Access Network; Multiplexing and Channel Coding (FDD) (Release 1999)", (Especificação Técnica do Grupo de Rede de Acesso de Rádio; Multiplexação e Codificação de Canal (FDD) (Versão 1999), TS 25.212 v3.5.0(2000-12), que é aqui incorporada por referência. [0035] O mapeamento de símbolo é dependente do tipo de modulação e do número de bits sistemáticos e de paridade utilizados na transmissão. Como um exemplo, se uma velocidade de código efetiva de H e modulação 16-QAM forem utilizadas, cada símbolo QAM compreende três bits sistemáticos e um bit de paridade, enquanto se a mesma versão for utilizada com uma velocidade de código de ½ e modulação 16-QAM, cada símbolo QAM então compreende dois bits sistemáticos e dois bits de paridade. A Figura 8 ilustra o processo de distribuição de bits para 16-QAM e velocidade de em que S representa os bits sistemáticos e P representa os bits de paridade. [0036] Na prática, o entrelaçador da presente invenção é um entrelaçador de bloco de símbolo de tamanho 16 x 30. A operação de entrelaçamento prossegue pela leitura da seqüência de símbolos de entrada {Yp,i} dentro do entrelaçador linha a linha começando com a coluna 0 da linha 0 e continuando até a coluna 30 da linha 16, como é mostrado na Figura 9. A etapa seguinte inclui efetuar uma permutação inter-coluna utilizando o seguinte padrão de permutação {0, 20, 10, 5, 15, 25, 3, 13, 23, 8, 18, 28, 1, 11, 21, 6, 16, 26, 4, 14, 24, 19, 9, 29, 12, 2, 7, 22, 27, 17}, que fornece uma distribuição mais homogênea e, portanto, mais desejável. Ao permutar as colunas, é assegurado que nenhuma seção de sub-bloco da treliça seja negligenciada quando apenas uma parte de uma linha é lida para formar a palavra de código transmitida. A última etapa é ler os símbolos de saída, coluna a coluna. [0037] Com referência de volta à Figura 3, a segmentação do canal físico 312 prossegue de acordo com o protocolo 3GPP da seção 4.2.10 da TS 25.212, incorporada, por referência, mas com uma modificação. Em vez de aplicar o algoritmo em bits como na seção 4.2.10, ele é aplicado nos símbolos QAM/vetores de bit emitidos do BPM descrito acima. [0038] Após a segmentação de canal 312 o (segundo) entrelaçamento 314, conforme descrito na seção 4.2.11 na TS 25.212 é aplicado, mais uma vez com uma modificação. Neste caso, em vez de aplicar o entrelaçador nos bits que compreendem cada canal físico, ele é aplicado nos valores de símbolos QAM ou índices de símbolo de cada um dos canais físicos que são emitidos da segmentação de canal físico 312. [0039] Finalmente, e de modo similar, o mapeamento de canal físico 314 descrito na seção 4.2.12 da TS 25.212 é aplicado, novamente com a substituição dos símbolos de dados QAM por bits. [0040] A Figura 10 mostra um fluxograma que resume o método 100 de perfuração aprimorada para código turbo com base na redundância incrementai, de acordo com a presente invenção. A primeira etapa 102 do método inclui perfurar um fluxo de dados para uma primeira transmissão e fornecer um conjunto de primeira seções de treliça não perfurada. A etapa seguinte 104 inclui a perfuração de um fluxo de dados para uma segunda transmissão e fornecer um conjunto de segunda seções de treliça não perfuradas. Isto pode ser aplicado aos bits de paridade e sistemáticos. A etapa seguinte 106 inclui a redundância incrementai que combina a primeira e a segunda transmissão das treliças para fornecer a primeira e segunda seção de treliça não perfurada não adjacentes. Preferivelmente, isto fornece seções de treliça perfurada e não perfurada uniformemente padronizada para fornecer a primeira e segunda seção de treliça não perfurada não adjacentes. Preferivelmente, isto fornece seções de treliça perfurada e não perfurada uniformemente padronizadas na treliça combinada. A etapa seguinte inclui emitir as transmissões do código turbo para decodificar em um decodificador turbo, para obter a informação contida dentro do código turbo, e fornecer a informação para o usuário por uma interface de usuário como um alto-falante, tela, e assemelhado, ou para armazenamento em um dispositivo de armazenamento de dados. [0041] Embora a invenção tenha sido descrita e ilustrada na descrição e nos desenhos acima, é compreendido que esta descrição é apenas por meio de exemplo e que numerosas mudanças e modificações podem ser feitas por aqueles habilitados na tecnologia sem desviar do escopo amplo da invenção. Embora a presente invenção encontra utilização particular em radiotelefones celulares portáteis, a invenção podería ser aplicada a qualquer dispositivo de comunicação sem fio bilateral, incluindo aparelhos de radiochamada, organizadores eletrônicos, e computadores. A invenção dos solicitantes deve ser limitada apenas pelas reivindicações seguintes.

Claims (8)

1. Método para aprimorar a redundância incrementai com base em código turbo em Acesso· de Pacote de Enlace Descendente de Alta Velocidade (HSDPA), sendo o método, caracterizado pelo fato de compreender as etapas de: perfurar (102) um fluxo de dados para uma primeira transmissão para fornecer um conjunto de primeira seção de treliça não perfurada; perfurar (104) um fluxo de dados para uma segunda transmissão para fornecer um conjunto de segunda seção de treliça não perfurada; e Combinar a redundância incrementai dá primeira e da segunda transmissões de treliças para fornecer a primeira e segunda seções de treliça não perfuradas não adj aeentes; as etapas de perfuração incluem, cada uma, uma subetapa de casamento de velocidade de cada fluxo de bits utilizando um parâmetro de casamento de velocidade definido pelas equações: em que o· número total de versões de redundância permitidas pela variação de r, em que eir,i é calculada para cada fluxo de bit de acordo com o parâmetro de variação de eini, r, s é 0 ou 1 dependendo de se a transmissão é não auto-decodif icável ou auto-decodif icãvel, respectivamente, epl:JS e eminus são escolhidas de acordo com a tabela: em que a = 2 para paridade 1 e a = 1 para paridade 2, Nsys é o número de bits sistemáticos, 1½ é o número de bits de paridade 1, Np;> é o número de bits de paridade 2, Nt,svs é o número de bits sistemáticos transmitidos, Nt,si é o número de bits de paridade 1 transmitidos, e N-,p2 é o número de bits de paridade 2 transmitidos, e em que as equações de casamento de velocidade são selecionadas de uma do grupo que consiste em: escolher qualquer uma das equações para casar a velocidade tanto para o caso de perfuração (isto é, Nduid < NSya + Npi + Np2) como o caso de repetição (isto ê, Ndaiá > Msya + NpX + Np2) , e escolher uma das equações para casar a velocidade para perfurar e a outra equação para o casamento da velocidade para repetição; as etapas de perfuração incluírem, cada uma, a subetapa de casamento de velocidade de cada fluxo de bits utilizando um parâmetro de casamento de velocidade definido pelas equações: no caso de perfuração, isto é, para repetição, isto é, em que r é o parâmetro de variação de eiru, s é 0 ou 1 dependendo de se a transmissão ê não auto-decodificâvel ou auto-decodificável, respectivamente, e r varia de 0 a rnàX para variar a variável de erro inicial eir,í# e Xi, epiUs e e™ mis sâo escolhidas de acordo com a tabela: em que a = 2 para paridade 1 e a = 1 para paridade 2, Nsvs é o número de bits sistemáticos, Npi é o número de bits de paridade 1, Np? é o número de bits de paridade 2, Nt,syE é o número de bits sistemáticos transmitidos, NtrPi é o número de bits de paridade 1 transmitidos, e N-,P2 é o número de bits de paridade 2 transmitidos,

2, Método, de acordo com a reivindicação 1, caracterizado pelo fato de a etapa de combinação fornecer um padrão de perfuração composto que é padronizado uniformemente com seções de treliça não perfuradas.

3. Método, de acordo com a reivindicação 1, caracterizado pelo fato de as etapas de perfuração fornecem, cada uma, um conjunto- de respectivas primeira e segunda seções de treliça nâo perfuradas ortogonais.

4. Método, de acordo com a reivindicação 1, caracterizado pelo fato de ainda compreender a etapa de selecionar um esquema de redundância, em que: se for escolhida a redundância de Chase, fixar s = 1 e r = 1 para todas as transmissões; se for escolhida uma redundância IR parcial, efetuar as subetapas de: calcular o número possível de versões de redundância singulares como em que Np_i representa o número de bits de paridade na saída do codificador turbo do fluxo de paridade, Nc_p_i representa o número de bits de paridade a serem transmitidos do it:S!rXJ fluxo de paridade, e P é o número de fluxos de paridade, em que se ra > rMJÍ então rH = rMX; e para o índice de transmissão n, de 1, 2, . . ., rti, fixar s = 1 e r = n-1, e em que se n > rti, refixar n para 1 e repetir esta subetapa; e se for escolhida uma redundância IR integral, efetuar as subetapas de: a) calcular o número possível de versões de redundância singulares como: em que BR é a velocidade de código base, R é a velocidade de código de transmissão, e k e i são integrais positivas escolhidas tal que exatamente k transmissões é igual a i blocos de saída sistemáticos e de paridade, em que se rN > rmax então rN = rraax; b) para o índice de transmissão n = 1, fixar s = 1, r - 0, e Nt — Ntrans, 6 c) para o índice de transmissão n de 2, rN/ repetir as subetapas de: fixar Nt = Nt + NtranS; fixar flag (sinalizador) = 0; se (Nt > 1/BR x Nsys) então fixar flag = 1 e (Nt = Nt -1/BR x Nsys) em que: Nsys é o número de bits sistemáticos gerados pelo codificador turbo; fixar s=0; se ( (Nt > Ν3γ3) e (flag = 1)) então fixar s = 1; fixar r = r + 1; e se n > rN, refixar n para 1 e repetir a etapa b).

5. Método, de acordo com a reivindicação 1, caracterizado pelo fato de ainda compreender a etapa de mapeamento de prioridade de bit dos bits sistemáticos para posição de confiabilidade mais alta em uma constelação de modulação.

6. Método, de acordo com a reivindicação 5, caracterizado pelo fato de a etapa de mapeamento incluir o fornecimento de um entrelaçador de tamanho Nrow x Ncoi, em que Nrow = log2 (M) e Ncoi = Ntrans/Nrow/· em que M é o tamanho de modulação e Ntrans é o número de bits codificados e casados na velocidade a serem transmitidos e as linhas superiores da malha têm uma prioridade mais alta que as linhas mais inferiores da malha, e em que dados são lidos dentro do entrelaçador linha a linha começando na linha mais superior, preenchendo o entrelaçador com todos os bits sistemáticos primeiro, seguidos pelos bits de paridade, e lendo dados para a saida do entrelaçador coluna a coluna.

7. Método, de acordo com a reivindicação 6, caracterizado pelo fato de o entrelaçador ser do tamanho 16x30, e em que a etapa de mapeamento inclui a efetuação de permutação entre colunas utilizando o seguinte padrão de permutação {0, 20, 10, 5, 15, 25, 3, 13, 23, 8, 18, 28, 1, 11, 21, 6, 16, 26, 4, 14, 24, 19, 9, 29, 12, 2, 7, 22, 27, 17} .

8. Método, de acordo com a reivindicação 1, caracterizado pelo fato de ainda compreender a etapa de transmitir um conjunto de parâmetros que governam uma seqüência de versão de redundância incrementai selecionada operada nas etapas de perfuração, a etapa de transmitir incluindo uma do grupo que consiste em: especificar explicitamente os parâmetros da versão de redundância e transmitir esses parâmetros utilizando um canal de controle, e transmitir inicialmente uma tabela de parâmetros de versão de redundância e depois selecionar uma entrada da tabela como um meio de identificar os parâmetros da versão de redundância.