BRPI0406082B1 - sistema de proteção de armazenamento de dados em uma memória eletrônica - Google Patents

Abstract

"sistema de proteção de armazenamento de dados em uma memória eletrônica". incluindo um processador principal operativamente associado a pelo menos uma memória eletrônica (1) na qual são armazenados dados recebidos do processador principal, dito sistema compreendendo um controlador adjunto (10) operando segundo uma determinada programação e operativamente associado ao processador principal e à memória eletrônica (1), de modo a verificar se uma posição de memória da memória eletrônica (1) a ser gravada com um determinado dado proveniente do processador principal é um endereço vazio e a gravar dito dado no dito endereço de memória, se for verificada a condição de endereço vazio.

Description

"SISTEMA DE PROTEÇÃO DE ARMAZENAMENTO DE DADOS EM UMA MEMÓRIA ELETRÔNICA" Campo da Invenção [001] Refere-se a presente invenção a um sistema e a um processo de proteção de dados armazenados ou a serem armazenados em uma memória eletrônica e ainda a proteção dos dados já armazenados, particularmente para sistemas de informação contendo circuitos eletrônicos, onde existe a necessidade de armazenamento de dados em memória, tais como equipamentos emissores de cupom fiscal, do tipo: IF, PDV, MR e/ou efetuam transações comerciais ou de registro de vendas, onde a qualidade ou fidelidade das informações armazenadas é uma condição imprescindível para operação adequada de tais sistemas. Histórico da invenção [002] 0 Emissor de Cupom Fiscal (ECF) é o equipamento de automação comercial com capacidade para emitir documentos fiscais e realizar controles de natureza fiscal, referentes a operações de circulação de mercadorias ou a prestações de serviços, e compreende três tipos: [003] I - Emissor de Cupom Fiscal - Máquina Registradora (ECF-MR): ECF com funcionamento independente de programa aplicativo externo, de uso específico, dotado de teclado e mostrador próprios;

[004] II - Emissor de Cupom Fiscal - Impressora Fiscal (ECF-IF): ECF implementado na forma de impressora com finalidade especifica, que recebe comandos de computador externo;

[005] III - Emissor de Cupom Fiscal - Terminal Ponto de Venda (ECF-PDV) ; ECF que reúne era ura sistema único o equivalente a um ECF-IF e o computador que lhe envia comandos.

[006] A legislação vigente que determina as regras para desenvolvimento de um ECF é o convênio ICMS 85/01, nele são estabelecidos requisitos de hardware, de software e gerais para desenvolvimento deste equipamento, além de estabelecer os procedimentos aplicáveis ao contribuinte usuário de ECF e às empresas credenciadas.

[007] Estes equipamentos sâo responsáveis por todo controle fiscal de emissão de documentos relativos a toda e qualquer operação de venda, que tenha ocorrido no estabelecimento possibilitando ao fisco uma forma de auditoria automatizada.

[008] A legislação que antecede o convênio ICMS 85/01, é o convênio ICMS 156/94, A principal diferença entre os equipamentos fabricados sob a vigência do convênio ICMS156/94 é a armazenagem da Fita Detalhe.

[009] Por definição fita detalhe de um ECF é a segunda via de todos os documentos emitidos no equipamento.

[0010] Os equipamentos do convênio 156/94 armazenavam os dados dos documentos emitidos pelo equipamento de duas formas: Uma era a segunda via do documento, chamada de fita detalhe. Era implementada de maneira simples, bastando que o papel utilizado para impressão dos documentos fosse auto-copiativo. Os estabelecimentos comerciais são obrigados a armazenar essa segunda via pelo prazo de 5 anos a partir da sua emissão. Isso gera ura transtorno significativo para estabelecimentos como supermercados que emitem uma quantidade grande de cupons por dia. Alguns são obrigados a manter galpões dedicados exclusivamente ao armazenamento desses documentos. Isso também é inconveniente para o Fisco, que tem grande dificuldade para recuperar as informações dessa massa de documentos, que também estão sujeitos à deterioração por conta de diversos agentes como umidade, fungos, e incêndios. A outra forma de armazenagem dos dados ainda é utilizada pelos equipamentos do convênio 85/01. Trata-se de um resumo diário dos dados das operações de vendas realizadas no equipamento, armazenadas em um dispositivo de memória eletrônica, denominada Memória Fiscal definida na legislação por conjunto de dados, internos ao ECF, que contém a identificação do equipamento, a identificação do contribuinte usuário e, se for o caso, a identificação do prestador do serviço de transporte quando este não for o usuário do ECF, o Logotipo Fiscal, o controle de intervenção técnica e os valores acumulados que representam as operações e prestações registradas diariamente no equipamento.

[0011] O convênio 85/01 traz a novidade da implementação da fita detalhe eletrônica, a qual nada mais é do que uma memória eletrônica capaz de armazenar e reproduzir integralmente todos os documentos emitidos no ECF. Com a utilização da memória de fita detalhe eletrônica os equipamentos ficam dispensados da emissão da segunda via dos documentos a cada operação: agora a emissão da segunda via passa a ser uma vez por dia, ao término da jornada fiscal.

[0012] Com esta inovação, os usuários de ECF ganham em não mais terem de reservar espaços em seus estabelecimentos para a guarda das bobinas de segunda via de cada documento emitido. A inovação também traz benefícios para o fisco que agora pode fazer uma auditoria mais rápida nos estabelecimentos, já que os dados passam a serem capturados eletronicamente.

[0013] Considerando que com a implementação da Memória de fita detalhe eletrônica, a segunda via passa a ser eletrônica e por tanto, susceptível a fraudes por meio de alteração dos dados fiscais ainda antes destes serem impressos; Considerando ainda que a outra forma de armazenamento dos dados fiscais também é em meio eletrônico, estando sujeita às mesmas alterações por adulteração de dados; tem-se que, diante da possibilidade de fraude e, consequentemente, da evasão de receita, o fisco utiliza-se do dispositivo legal da legislação de ECF para obrigar os fabricantes e importadores de equipamentos emissores de cupom fiscal, a implementar no referido equipamento, além dos outros requisitos contemplados no convênio de requisitos para desenvolvimento de ECF, recursos de hardware que impeçam o apagamento e a modificação de dados, nas duas entidades responsáveis pelo armazenamento: a Memória fiscal e a Memória de Fita Detalhe Eletrônica.

[0014] O Equipamento que possui armazenagem eletrônica da fita detalhe passa a ser um grande desafio para o agente fraudador, pois atualmente existem diversas técnicas conhecidas de fraude para o equipamento com fita detalhe em papel. Estas técnicas e procedimentos de fraude alimentam um mercado paralelo de venda e disponibilidade de ECF muito rentável, visto que o usuário do ECF com fraude deixa de recolher parte ou a totalidade dos impostos devidos e com isso, pode investir em concorrência desleal contra quem recolhe e paga corretamente os impostos.

[0015] Em função de o fisco concentrar toda a segurança dos dados basicamente nos módulos que implementam a memória fiscal e a memória de fita detalhe e ainda por existir uma relação direta entre estes dados, o fisco possui atualmente uma grande preocupação em relação à mídia onde são implementadas as duas entidades. Esta preocupação é expressa na legislação pela especificação da tecnologia do componente que armazena a memória fiscal.

[0016] Na legislação vigente, o fisco especifica que o dispositivo de armazenamento da memória fiscal deve ser um semicondutor de memória não volátil, sem recursos de apagamento por sinais elétricos, com capacidade para armazenagem de, no mínimo, dados referentes a 1825 (mil oitocentos e vinte e cinco) Resumos de vendas diárias; deve possuir recursos associados de hardware semicondutor que não permitam a modificação dos dados; deve estar fixado internamente, em receptáculo indissociável da estrutura do equipamento, mediante aplicação de resina; deve permitir acesso ao seu conteúdo por equipamento leitor externo; no caso de esgotamento possibilitar a sua leitura; no caso de dano ser mantido inacessível de forma a não possibilitar o seu uso para gravação; deve possuir sistema de lacre que, com instalação de até dois lacres na parte externa do ECF, impeça o acesso físico ao dispositivo de armazenamento da Memória Fiscal, [0017] Além da possibilidade de auditoria do dispositivo de memória fiscal instalado no equipamento, com o mesmo ligado, a legislação especifica ainda que o dispositivo deve estar implementado de tal forma que seja possível uma auditoria via leitura física direta do dispositivo com o equipamento desligado, através de um equipamento leitor de EPROM.

[0018] Na prática esses requisitos descrevem uma tecnologia de memória conhecida como EPROM (Erasable Programmable Read-Only Memory). Esses componentes se caracterizam por uma massa de células de memória arranjadas num esquema de endereçamento, cada qual pode assumir dois estados: um e zero (1 e 0) . Cada célula é utilizada, portanto, para representar um bit, ou dígito binário, a menor unidade possível de informação, No estado nativo, os estado de tais bits representa o valor 1 {um) . O processo de gravação muda o valor dos bits selecionados para 0 (zero). Para se retornar o valor de um bit para 1 é necessário fazer incidir sobre o dispositivo uma forte luz ultravioleta por um período da ordem de 10 minutos, Esse procedimento apaga o dispositivo inteiro, ou seja, todos os bits retornam ao estado 1.

[0019] Essa tecnologia também se caracteriza por exigir tensões diferentes para leitura e gravação das células. Em geral a alimentação para leitura é de 5 volts, enquanto a de escrita é típícamente em torno de 12 volts.

[0020] A tecnologia EPROM, apesar de não permitir o apagamento das células por sinais elétricos, não oferece proteção contra a re-gravaçâo de valores já escritos. Um valor numérico é gravado no componente como um conjunto de bits, uns com valor 1 e outros com valor 0. Nada inerente à tecnologia EPROM impede que, após a escrita desse valor por parte do software do ECF, alguns bits 1 do conjunto possam ser convertidos para zero mediante uma nova escrita, o que resultará num valor para o conjunto que é numericamente inferior ao escrito originalmente. Se esse valor descrevia um tributo a pagar, por exemplo, está feita uma fraude.

[0021] Em função do risco da sobrescrita dos dados gravados na memória fiscal o Pisco implementou na legislação a exigência de um dispositivo capaz de fazer a proteção contra a sobrescrita destes dados.

[0022] Atualmente, os fabricantes de ECF convivem com um dilema: de um lado implementar os requisitos de segurança exigidos pela legislação, utilizando os componentes que o Fisco indica com clara preferência e de out ro lado utilizar soluções de alta tecnologia que possam ser confiáveis do ponto de vista fabril e até mesmo quanto à sua permanência ou continuidade no mercado.

[0023] O caso da EPROM, dispositivo de armazenamento da memória em questão é o melhor exemplo. Desenvolvido na década de 70, a tecnologia evoluiu com dispositivos de capacidade cada vez maior até ser substituída pela tecnologia Flash, que atualmente domina o mercado. Era função dessa obsolescência, os componentes EPROM se estagnaram em termos de evolução. Isso tem dois efeitos problemáticos para a indústria, que refletem em problemas tanto para o Fisco quanto para os usuários dos equipamentos: a) as capacidades dos componentes não crescem mais, enquanto a necessidade de armazenamento de informações continua crescendo a cada dia, o que exige mais componentes para atingir a capacidade exigida pelo Fisco e b) os componentes estão caindo em desuso no mercado mundial, sendo cada vez mais difíceis de encontrar e a preços cada vez mais abusivos. Enxerga-se claramente que num futuro próximo não seja mais possível encontrar tais componentes.

[ 0024] Ainda do ponto de vista da evolução tecnológica, a grande maioria dos equipamentos eletrônicos são projetados com o uso de componentes de ultima geração, os quais trabalham com tensões em torno de 3,3 volts, enquanto a maioria das EPROMs são alimentadas por 5 volts para leitura e 12 volts para escrita. A necessidade de tensões diferentes nos circuitos gera custos adicionais em componentes e espaço físico nos módulos dos ECFs.

[0025] Solução para o fabricante: usar Flash, a tecnologia atual que domina o mercado. Alimentadas por uma tensão única, compatível com os outros componentes de alta tecnologia (geralmente 3,3 volts), as memórias Flash aparecem com capacidades cada vez maiores, em encapsulamentos e a preços cada vez menores. Além disso, suas aplicações são voltadas para múltiplas escritas, não sofrendo assim o desgaste característico das EPROMs expostas a escritas frequentes, [0026] Porém, de acordo com as especificações da legislação a memória Flash não se enquadra no disposto por esta, já que está especificado que o componente não deve contemplar o apagamento por meio de sinais elétricos.

[ 0027] Para solucionar esse impasse é necessário avaliar o motivo pelo qual o fisco impõe exigências que excluem a Flash. Sabe-se que uma EPROM imersa numa resina não é apagãvel, pois não se consegue fazer incidir sobre ela a luz ultravioleta, necessária ao apagamento. Se além disso tiver uma proteção contra sobre-escrita conforme rege a legislação, ela passa a constituir uma solução segura contra fraudes. Já uma Flash pode ser apagada por comandos de software, ainda que protegida por resina. Mas, e se for acrescentada a eia uma proteção contra apagamento, além daquela contra sobrescrita, exigida no caso da EPROM?

[0028] A EPROM só permite o apagamento através de luz ultravioleta. A PROM é uma memória que permite a gravação do dado uma única vez, e não possui recursos de apagamento. A memória flash permite seu apagamento por sinais elétricos- Porém, este componente pode ter o mesmo comportamento de uma memória PROM, bastando desabilitar os "sinais" de apagamento, através da indisponibilidade dos terminais de recebimento destes "sinais". Esta implementação pode ser feita com arranjos de circuitos relativamente simples.

[0029] A seguir é apresentado o processo de gravação de dados no dispositivo de armazenamento da memória que se deseja proteger;

[0030] Dados apagados -> gravação -> dados gravados [0031] Para modificã-lo: [0032] Dados gravados -> apagamento -> gravação -> dados gravados [0033] Se o processo de gravação for controlado, os dados não poderão ser modificados livremente.

[0034] Todos os fabricantes de ECF desenvolveram e desenvolvem atualmente seus equipamentos utilizando para armazenamento da memória fiscal, o componente EPROM ou PROM, fundamentados na visão de que estes são os únicos dispositivos capazes de garantir que os dados gravados não podem ser adulterados livremente. Esta condição tem gerado um entrave tecnológico para o desenvolvimento de equipamentos emissores de cupom fiscal, confinando o ECF em suas características atuais, [0035] Por outro lado, em detrimento da busca e desenvolvimento de novas soluções de componentes e dispositivos eletrônicos modernos que possam gerar desconfiança por parte do fisco, os fabricantes de ECF têm implementado soluções de proteção contra sobrescrita e apagamento da memória fiscal e da memória de f ita detalhe por meio de dispositivos lógicos programãveis, a EPLD que atualmente é um componente aceitável pela legislação.

[0036] Os dispositivos EPLD (Eraseable Programmable Logic Device) são componentes que reúnem no seu interior um conjunto de circuitos lógicos que podem ser interligados, através de um procedimento de gravação, para criar circuitos de grande complexidade, contidos num só componente físico, Essa técnica apresenta diversas vantagens como a redução do tamanho do produto, aumento de confiabilidade pela redução do número de componentes utilizados e redução de inventário do fabricante, uma vez que um mesmo dispositivo pode ser programado de diversas maneiras, para utilização em produtos diferentes. Por ser um aglomerado de circuitos lógicos, a EPLD é considerada pelo fisco um componente de hardware, portanto um circuito de proteção de sobrescrita na Memória Fiscal ou na Memória de Fita Detalhe Eletrônica implementado com um EPLD atende aos requisitos do Fisco. Com isso, diversos fabricantes tem usado essa tecnologia nos seus ECFs para esse fim.

[0037] A EPLD utiliza células de memória para armazenar a configuração do circuito lógico. Essa configuração é legível no momento da sua programação, mas para preservar a propriedade industrial do fabricante do produto, o fabricante da EPLD disponibiliza nele células que, uma vez gravadas, impedem a sua leitura. Isso impossibilita a cópia não autorizada do componente. Para que o dispositivo possa ser atualizado, porém, é possível apagar totalmente o componente, quando então não se tem nem a proteção e nem o conteúdo original e pode-se proceder a uma nova gravação. Esse apagamento é feito por sinais elétricos na tensão normal de utilização do componente.

[0038] O reflexo dessa característica para o Fisco é que ele não tem como saber se o circuito lógico configurado no componente é de fato aquele que foi homologado.

[0039] A presente invenção foi concebida com base no princípio de que o ECF ê uma ferramenta de auditoria fiscal, [00-30] São conhecidos da técnica contra apagamento e modificação de dados da Memória Fiscal e da Memória de Fita Detalhe, sistemas de proteção os quais incluem em seu circuito eletrônico um ou mais dispositivos lógicos programãveis (EPLDs) com capacidade para proteger as referidas memórias conforme requerido no convênio 85/01. Entretanto, além destes dispositivos serem caros, não permitem a verificação de modificações da programação homologada, nem a verificação da tentativa de fraude nas Memórias.

Objetivos da invenção [0041] Assim, é um objetivo da presente invenção prover um sistema de baixo custo, capaz realizar a proteção de dados no momento da sua gravação em memórias eletrônicas, e que evite fraude de dados já gravados, com adulteração de registros armazenados em uma ou mais memórias eletrônicas.

[0042] Um outro objetivo da presente invenção é prover um sistema, tal como acima citado e que permita uma fácil verificação de substituição de componentes, de alterações de programação e de armazenamento de dados nestes e de sua desprogramação e reprogramação, [0043] Um objetivo adicional da presente invenção é prover um processo de proteção de dados de armazenamento em uma memória eletrônica, o qual permite a gravação de dados em endereços determinados pelo firmware fiscal homologado e a crítica de tentativas de novas gravações nestes mesmos endereços e ainda a verificação de tentativa e de alteração de programação e/ou substituição de componentes por outros não autorizados pelo fisco.

[0044] Outro objetivo da presente invenção é prover ao Fisco um sistema de tal forma seguro que permita a utilização de memórias de tecnologia atualizada, inclusive os de tecnologia Flash.

Sumário da invenção [0045] Estes e outros objetivos são alcançados através de um sistema de proteção de armazenamento de dados em uma memória eletrônica, incluindo um processador principal operativamente associado a pelo menos uma memória eletrônica na qual são armazenados dados recebidos do processador principal, dito sistema compreendendo: um controlador adjunto operando segundo uma determinada programação e operativamente associado ao processador principal e à memória eletrônica, de modo a verificar se uma posição de memória da memória eletrônica a ser gravada com um determinado dado proveniente do processador principal é um endereço vazio e a gravar dito dado no dito endereço de memória, se for verificada a condição de endereço vazio.

Breve descrição dos desenhos [0046] A invenção será a seguir descrita com referência aos desenhos anexos, dados a título de exemplo de uma configuração da invenção e nos quais: [0047] A figura 1 representa, esquematieamente e em diagrama de blocos, o controlador adjunto e a memória eletrônica do sistema da presente solução e suas interligações;

[0048] A figura 2 representa, esquematicarnente, o diagrama de blocos da figura 1, exemplificando uma construção para o sistema da presente invenção; e [004 9] A figura 3 representa, esquemat icamente, uma sequência de operação de leitura pelo processador principal no sistema de armazenamento de dados da presente invenção.

Descrição da configuração ilustrada [0050] A presente invenção é aplicável para sistema de proteção de armazenamento de dados em memória eletrônica. O sistema de proteção de armazenamento de dados ilustrado na figura 1 inclui um processador principal, não ilustrado, operativamente associado a pelo menos uma memória eletrônica 1 na qual são armazenados dados recebidos do processador principal, [0051] O sistema de armazenamento de dados da presente invenção compreende um controlador adjunto 10 operando segundo uma determinada programação e operativamente associado ao processador principal e à memória eletrônica 1, de modo a verificar se uma posição de memória da memória eletrônica 1 a ser gravada com um determinado dado proveniente do processador principal é um endereço vazio e a gravar dito dado no dito endereço de memória, se for verificada a condição de endereço vazio.

[0052] A principal função do controlador adjunto 10 é impedir a adulteração de dados já armazenados na memória eletrônica 1, através da verificação prévia de um determinado endereço nesta última, onde se deseja gravar dados, Esta verificação é um processo totalmente independente de qualquer outro dispositivo eletrônico que não faça parte do sistema em questão, cujos elementos integrantes estão lacrados formando um único bloco.

[0053] De acordo com a presente invenção, o controlador adjunto 10 opera segundo a dita programação, e conforme exemplificado na figura 3, de modo a permitir a leitura dos ditos dados gravados na memória eletrônica 1 e a verificação externa das características da programação sendo praticada pelo controlador adjunto 10 e a impedir o acesso direto aos dados e endereçamento da memória eletrônica 1.

[0054] O sistema da presente invenção compreende também um buffer 60, operativamente associado ao controlador adjunto 10 e à memória eletrônica 1, dito controlador adjunto 10 operando de modo a bloquear o acesso direto externo, através do buffer 60, aos dados e endereçamentos da memória eletrônica 1, durante o processo de gravação dos dados.

[0055] São características do sistema: [0056] A escrita na memória é controlada de maneira a não permitir que áreas já escritas possam ser modificadas. 0 algoritmo que define o critério de descrita ou não numa posição específica é realizado no programa que é executado pelo controlador adjunto 10. Os terminais da memória estão disponíveis para leitura via um programador de EPROM.

[0057] O software que configura o Controlador Adjunto 10 é legível também pelos mesmos pinos, para permitir auditoria por parte do Fisco, [0058] Após a configuração do controlador adjunto 10 e também configurados os bits de proteção, o controlador adjunto 10 não pode ser reconfigurado ou apagado, porém pode ser lido.

[0059] O conjunto todo é encapsulado com um revestimento externo evidenciador de tentat iva de violação de pelo menos uma das partes de memória eletrônica 1 e de controlador adjunto 10, dito revestimento sendo, por exemplo, na forma de uma resina para evitar e evidenciar tentativas de fraude.

[0060] O sistema de armazenamento de dados da presente invenção compreende também um primeiro meio de comunicação de dados 20 operativamente conectando o processador principal ao controlador adjunto 10 e à memória eletrônica 1, através do buffer 60, de modo a informar ao controlador adjunto 10 que determinados dados estão sendo encaminhados a um determinado endereço na memória eletrônica 1, [0061] De acordo com uma forma de realização da presente invenção, o primeiro meio de comunicação de dados 20 compreende um barramento externo operativamente conectado à memória eletrônica 1 e ao controlador adjunto 10, através do buffer 60, de modo a indicar um determinado endereço para a gravação de um respectivo dado, em uma condição de endereço disponível indicada pelo controlador adjunto 10.

[0062] No exemplo construtivo ilustrado na figura 2, o barramento externo compreende um barramento do tipo hostaddress 21 e um barramento do tipo hostdata 22, operativamente conectados à memória eletrônica 1 e ao controlador adjunto 10, de modo a respectivamente indicar um determinado endereço para a gravação de um respectivo dado e encaminhar à memória eletrônica 1, um determinado dado a ser nela gravado, em uma condição de endereço disponível indicada pelo controlador adjunto 10.

[0063] 0 sistema de armazenamento da presente invenção compreende também um segundo meio de comunicação de dados 30 operativamente conectado ao controlador adjunto 10, de modo a informar a este último que ditos dados foram gravados em um determinado endereço na memória eletrônica 1.

[0064] O segundo meio de comunicação de dados 30 compreende terminais de conexão operativamente definidos no controlador adjunto 10, de modo a permitir o engate de terminais complementares para permitir a dita verificação externa do controlador adjunto 10.

[0065] Em uma forma de realização da presente invenção, o segundo meio de comunicação de dados 30 compreende ainda: um barramento do tipo hostwrite 33, operativamente conectado à memória eletrônica 1 e ao controlador adjunto 10, através do buffer 60, de modo a efetivar a gravação de um determinado dado em um determinado endereço, na condição de endereço disponível indicada pelo controlador adjunto 10; e um barramento do tipo hostread 34, operativamente conectado à memória eletrônica 1, de modo a verificar a efetivação de gravação de dado em um determinado endereço indicado pelo controlador adjunto 10.

[0066] Em uma forma de realização da presente invenção, o controlador adjunto 10 compreende: um meio comparador de sinais 12 operativamente conectado à memória eletrônica 1 e ao barramento externo do primeiro meio de comunicação 20, de modo a comparar as informações recebidas deste último com informações armazenadas na memória eletrônica 1, informando a condição de disponibilidade de cada endereço de posição de memória da memória eletrônica 1; uma memória programável 13, operativamente conectãvel aos segundos meios de comunicação de dados 30, de modo a permitir a verificação, por estes, da operação de dito controlador adjunto 10 gravada na memória programável 13 deste último; e um meio registrador de operações 14, operativamente conectado à memória eletrônica 1, de modo a registrar todas as operações de gravação efetuadas nesta, e a terminais de conexão 11 do controlador adjunto 10, de modo a permitir a verificação de ditas operações.

[0067] O controlador adjunto 10 compreende também um meio bloqueador de operação 15, operativâmente conectado ao meio comparador de sinais 12 e ao meio registrador 13, de modo a evitar alteração de gravação na condição de endereço não disponível pelo controlador adjunto 10, [0068] Em uma forma de realização da presente invenção, o controlador adjunto 10 é um microprocessador ou microcontrolador que controla o acesso à memória eletrônica 1.

[0069] O processo de escrita na memória eletrônica 1 é feito exclusivamente por bytes.

[0070] Quando o processador principal deseja escrever ura byte na memória eletrônica, ele fornece o endereço e o dado ao controlador adjunto 10 através do barramento externo do primeiro meio de comunicação 20, sincronizados ao sinal HostWrite 31. Q controlador adjunto 10 sinaliza ao processador principal que leu o endereço e o byte desativando o sinal PAReady 32. Em seguida o controlador adjunto 10 desabilita o buffer 60 através de um sinal BufEnable 41, para que o processo de escrita nâo possa ser prejudicado por uma entidade externa. Num primeiro momento o controlador adjunto 10 executa o algoritmo de validação da escrita naquele endereço. Se a escrita for permitida pelo algoritmo, ele passa a escrever o byte na memória eletrônica 1 através de um barramento interno 50 do sistema de armazenamento de dados em descrição, operativamente conectando o buffer 60 ao controlador adjunto 10 e à memória eletrônica 1, dito barramento interno 50, estando sincronizado ao sinal MemWrite 43. O controlador adjunto 10 sinaliza o término do processo de escrita ativando a linha PAReady 32. Nesse momento o processador principal pode retirar as informações dos barramentos de dados e endereços. Se a escrita não for permitida pelo algoritmo, o controlador adjunto 10 abandona o processo de escrita sem ativar a linha MemWrite 43 e desativa a linha PAReady 32, encerrando o processo de maneira semelhante àquela onde a escrita de fato acontece.

[0071] De fundamental importância para a presente invenção é a atuação do sinal MemWrite 43. A ativação desse sinal é o comando para que a memória eletrônica 1 grave o byte no endereço presente sobre o barrairento interno 50 no endereço especificado no mesmo barramento. Todo o conceito de proteção do sistema reside no fato de que esse sinal é controlado exclusivamente pelo controlador adjunto 10, não sendo o sinal accessível ao mundo externo, tanto pela sua ausência em qualquer dos conectores do módulo que fazem a interface com o resto do sistema, quanto pela proteção mecânica oferecida pela resina. Fica então a escrita inteiramente subordinada ao algoritmo executado pelo controlador adjunto 10, que é validado durante o processo de certificação do ECF.

[0072] A transferência de cada byte do processador principal ao controlador adjunto 10 é descrita na figura 2. Os passos são os seguintes: PAReady 32 é ativo alto (em 1) e HostWrite 31 é ativo baixo (em 0).

[0073] 0 processador principal verifica que PAReady 32 está inativo. O processador principal coloca o endereço e o dado a ser escrito nos respectivos barramentos. O processador principal ativa HostWrite 31. Ao sentir a ativação de HostWrite, o controlador adjunto 10 lê o endereço e o dado e desativa PAReady 32. Ao sentir a desativação de PAReady 32, o PP destiva HostWrite 31. 0 controlador adjunto 10 executa o algoritmo de validação de escrita. Se não for habilitada a escrita, o controlador adjunto 10 ativa a linha PAReady 32 indicando o fim do ciclo. Se a escrita pode ser feita, o controlador adjunto 10 escreve o byte na posição endereçada, ativando PAReady 32 em seguida.

[0074 ] Ao sentir a ativação de PAReady 32, o host está livre para desativar ou mudar o conteúdo dos barramentos, [0075] Com essa sequência, garante-se que não haja condições críticas de tempo no intercâmbio dos dados, [0076] No modo de leitura, tudo se passa como se o controlador adjunto 10 não existisse. O processador principal deve apenas verificar que a linha PAReady está ativa para então ler livremente da memória eletrônica 1 ativando o barramento de endereço e a linha HostRead 30.

[0077] A estrutura de hardware permite que as mesmas leituras disponíveis ao Fisco estejam também disponíveis ao processador principal, que pode realizá-las para identificar e validar o módulo antes de entrar em operação.

[0078] A legislação exige que a memória seja legível através de ura cabo e um gravador de EPROM comercial.

[0079] 0 módulo é plenamente auditável. São permitidos a leitura da configuração do controlador adjunto 10 e dos seus bits de proteção contra escrita e o apagamento da sua memória interna de programa.

[0080] Para tanto existe um conjunto de dois jumpers no cabo de leitura que permitirão selecionar a operação desejada, conforme apresentado na figura 3: ler a memória eletrônica 1; ler configuração do controlador adjunto 10 (FCA) e bits de proteção do controlador adjunto 10 (BP).

[0081] Esse caso assemelha-se à leitura pelo processador principal. O gravador desconhece a linha PAReady, mas como ele também não terá escrito nada na memória, essa linha estará ativa e a leitura se farã de maneira transparente.

[0082] A leitura do controlador adjunto 10 é efetuada via o- mesmo programador utilizado para ler a memória eletrônica 1, apenas com o jumper colocado na posição adequada para esse procedimento. Os bits de proteção são lidos todos de uma vez, num endereço especifico acima dos endereços de código executável.

REIVINDICAÇÕES

Claims (12)

1- Sistema de proteção de armazenamento de dados em uma memória eletrônica, incluindo um processador principal operativamente associado a pelo menos uma memória eletrônica (1) na qual são armazenados dados recebidos do processador principal, dito sistema de proteção compreendendo um controlador adjunto (10) operando segundo uma determinada programação e operativamente associado ao processador principal e à memória eletrônica (1) , sendo o sistema de proteção caracterizado pelo fato de o controlador adjunto (10) verificar se uma posição de memória da memória eletrônica (1) a ser gravada com um determinado dado proveniente do processador principal é um endereço vazio, gravar dito dado no dito endereço de memória, se for verificada a condição de endereço vazio, permitir a leitura dos dados gravados na memória eletrônica (1) e a verificação externa das características da programação e impedir o acesso direto aos dados e endereçamento da memória eletrônica (1) , sendo que o controlador adjunto (10) compreende: - um meio comparador de sinais (12) operativamente conectado à memória eletrônica (1), de modo a comparar as informações recebidas deste último com informações armazenadas na memória eletrônica (1) , informando a condição de disponibilidade de cada endereço de posição de memória da memória eletrônica (D; - uma memória programável (13), permitindo a verificação, por estes, da operação de dito controlador adjunto (10) gravada na memória programável (13) deste último; - um meio registrador de operações (14), operativamente conectado à memória eletrônica (1), de modo a registrar todas as operações de gravação efetuadas nesta, e a terminais de conexão (11) do controlador adjunto (10), de modo a permitir a verificação de ditas operações; e - um meio bloqueador de operação (15) , operativamente conectado ao meio comparador de sinais (12) e ao meio registrador (13), de modo a evitar alteração de gravação na condição de endereço não disponível pelo controlador adjunto (10) .

2- Sistema, de acordo com a reivindicação 1, caracterizado pelo fato de compreender um buffer (60) operativamente associado ao controlador adjunto (10) e à memória eletrônica (1), dito controlador adjunto (10) operando de modo a bloquear o acesso direto externo, através do buffer (60), aos dados e endereçamentos da memória eletrônica (1), durante o processo de gravação dos dados.

3- Sistema, de acordo com a reivindicação 2, caracterizado pelo fato de compreender um barramento interno (50) operativamente conectando o buffer (60) ao controlador adjunto (10) e à memória eletrônica (1) .

4- Sistema, de acordo com a reivindicação 2, caracterizado pelo fato de compreender um primeiro meio de comunicação de dados (20) operativamente conectando o processador principal ao controlador adjunto (10) e à memória eletrônica (1) , através do buffer (60), de modo a informar ao controlador adjunto (10) que determinados dados estão sendo encaminhados a um determinado endereço na memória eletrônica (1).

5- Sistema, de acordo com a reivindicação 4, caracterizado pelo fato de compreender um segundo meio de comunicação de dados (30) operativamente conectado ao controlador adjunto (10) , de modo a informar a este último que ditos dados foram gravados em um determinado endereço na memória eletrônica (D ·

6- Sistema, de acordo com a reivindicação 4, caracterizado pelo fato de o primeiro meio de comunicação de dados (20) compreender um barramento externo operativamente conectado à memória eletrônica (1) e ao controlador adjunto (10), através do buffer (60), de modo a indicar um determinado endereço para a gravação de um respectivo dado, em uma condição de endereço disponível indicada pelo controlador adjunto (10).

7- Sistema, de acordo com a reivindicação 6, caracterizado pelo fato de o barramento externo compreender um barramento do tipo hostaddress (21) e um barramento do tipo hostdata (22), operativamente conectados à memória eletrônica (1) e ao controlador adjunto (10), de modo a respectivamente indicar um determinado endereço para a gravação de um respectivo dado e encaminhar à memória eletrônica (1), um determinado dado a ser nela gravado, em uma condição de endereço disponível indicada pelo controlador adjunto (10).

8- Sistema, de acordo com a reivindicação 5, caracterizado pelo fato de o segundo meio de comunicação de dados (30) compreender terminais de conexão operativamente definidos no controlador adjunto (10), de modo a permitir o engate de terminais complementares para permitir a dita verificação externa do controlador adjunto (10).

9- Sistema, de acordo com a reivindicação 8, caracterizado pelo fato de o segundo meio de comunicação de dados (30) compreender ainda: um barramento do tipo hostwrite (33), operativamente conectado à memória eletrônica (1) e ao controlador adjunto (10), através do buffer (60), de modo a efetivar a gravação de um determinado dado em um determinado endereço, na condição de endereço disponível indicada pelo controlador adjunto (10); e um barramento do tipo hostread (34) , operativamente conectado à memória eletrônica (1) , de modo a verificar a efetivação de gravação de dado em um determinado endereço indicado pelo controlador adjunto (10).

10- Sistema, de acordo com a reivindicação 1, caracterizado pelo fato de o meio comparador de sinais (12) ser operativamente conectado ainda ao barramento externo do primeiro meio de comunicação (20) e a memória programável (13) ser operativamente conectável aos segundos meios de comunicação de dados (30).

11- Sistema, de acordo com a reivindicação 1, caracterizado pelo fato de compreender um revestimento externo, evidenciador de tentativa de violação de pelo menos uma das partes de memória eletrônica (1) e de controlador adjunto (10) .

12- Sistema, de acordo com a reivindicação 11, caracterizado pelo fato de o revestimento ser na forma de uma resina.