BRPI0609896A2

BRPI0609896A2 - dispositivo de memória de semicondutor

Info

Publication number: BRPI0609896A2
Application number: BRPI0609896-7A
Authority: BR
Inventors: Noboru Asauchi; Eitaro Otsuka
Original assignee: Seiko Epson Corp
Priority date: 2005-05-30
Filing date: 2006-05-26
Publication date: 2010-05-11
Also published as: TWI305357B; JPWO2006129779A1; US20080144382A1; MX2007014846A; US7522470B2; CA2610061A1; KR20080022135A; WO2006129779A1; JP5024042B2; CN101189682A; RU2007149036A; EP1898424A1; AU2006253347A1; US7791979B2; TW200713283A; AU2006253347B2; RU2391722C2; EP1898424A4; CN101189682B; US20090225609A1

Abstract

DISPOSITIVO DE MEMóRIA DE SEMICONDUTOR. é descrito um dispositivo em que, quando os dados gravados de entrada têm um valor maior que o valor dos dados existentes do arranjo de memória (100), o dispositivo de memória de semicondutor habilita a gravação dos dados de gravação de entrada no arranjo de memória (100) Em termos específicos, o controlador de incremento (150) lê os dados existentes provenientes do arranjo de memória (100) e compara-os com os dados gravados finalizados com o registro de finalização de 8 bits (170) Quando o valor dos dados de gravação for maior que o valor dos dados existentes, o controlador de incremento (150) transmite o sinal de habilitação de acesso WEN1 para o controlador de gravação / leitura (140) e executa a gravação dos dados de gravação finalizados no registro de finalização de 8 bits (170) do arranjo de memória (100)

Description

"DISPOSITIVO SEMICONDUTOR DE MEMÓRIA"CAMPO TÉCNICO

A presente invenção diz respeito a um dispositivosemicondutor de memória acessado seqüencialmente e a um mé-todo para controlar gravação de dados em um dispositivo se-micondutor de memória acessado seqüencialmente.

TECNOLOGIA ANTERIOR

Dispositivos de memória semicondutora regraváveis,tais como EEPROMs, ROM de acesso rápido e semelhantes, sãoamplamente usados como dispositivos de memória em uma varie-dade de equipamentos eletrônicos. Em dispositivos eletrôni-cos , este tipo de dispositivo semicondutor de memória não élimitado em termos de sobregravação de dados inseridos quesatisfazem as condições de dados estabelecidas com antece-dência . Entretanto, em alguns casos, seria desej ável usareste dispositivo semicondutor de memória em condições querestringem a sobregravação com dados de entrada que não sa-tisfazem estas condições de dados. Por exemplo, tais condi-ções podem incluir, por exemplo, "realizar gravação somentese os dados gravados forem maiores que os dados que estãogravados no dispositivo semicondutor de memória (doravantedenominados os "dados a ser sobregravados")" ou a condiçãode "realizar gravação somente se os dados gravados forem me-nores que os dados a ser sobregravados".

Entretanto, dispositivos de memória semicondutoraregraváveis convencionais não têm um sistema que limite asobregravação dos dados e, em virtude de ser possivel sobre-gravar dados que foram armazenados se a seqüência prescritapara a gravação de dados for realizada, não foi possivel a-plicar as condições de dados supradescritos na sobregrava-ção.

Note que, como as tecnologias para o controle dagravação de dados em um dispositivo de memória, é conhecidauma tecnologia para a provisão de um dispositivo de impedi-mento de gravação em um dispositivo de memória externo aodito dispositivo de memória, e é conhecida uma tecnologiapara impedir a gravação em uma área de armazenamento de da-dos quando o dispositivo de memória é usado como pela grava-ção de dados indicando a proibição da gravação em uma áreade armazenamento de dados com um endereço além de uma áreade armazenamento de dados particular no dispositivo de memó-ria .

Além do mais, são conhecidos dispositivos de' memó-ria semicondutora que permitem somente acesso seqüencial àscélulas de dados de um arranjo de memória, por exemplo, EE-PROMs. Este tipo de dispositivo semicondutor de memória érelativamente barato, e assim é usado como um dispositivo dearmazenamento para manter dados relacionados ao volume res-tante ou ao volume consumido de bens de consumo. Aqui, bensde consumo diminuem com o uso, e assim, quando os dados usa-dos para a atualização, especificamente de dados gravados noarranjo de memória, forem dados relacionados ao volume deconsumo, o valor dos dados de gravação deve ser um valor queseja maior que o valor dos dados já existentes armazenadosno arranjo de memória. Nesse Ínterim, quando os dados grava-dos no arranjo de memória forem dados relacionados ao volumerestante, o valor dos dados de gravação deve ser um valorque é menor que o valor dos dados já existentes armazenadosno arranj o de memória.

DIVULGAÇÃO DA INVENÇÃO

Entretanto, por exemplo, há casos em que a mudançade dados ocorre durante a transferência de entrada de dadosno dispositivo semicondutor de memória e, neste caso, mesmoquando é realizada regravação correta de dados no dispositi-vo semicondutor de memória, haverá dados errados gravados nodispositivo semicondutor de memória. Especificamente, porexemplo, quando os dados são CARACTERIZADOS pelo aumento, háo risco de que os dados de um valor menor que os dados exis-tentes sejam gravados no dispositivo semicondutor de memó-ria. Aqui, quando dados relacionados ao volume restante ouvolume de consumo das mercadorias de consumo são usados parasuprimir ou impedir danos ou problemas no dispositivo queusa as mercadorias de consumo, e quando os dados relaciona-dos ao volume restante ou volume de consumo das mercadoriasde consumo que foram originalmente caracterizadas pelas mu-danças de aumento ou diminuição na direção oposta, há casosem que ocorrem problemas com o dispositivo que usa as merca-dorias de consumo.

A presente invenção foi criada para abordar osproblemas supracitados e com o propósito de limitar a grava-ção de dados de valores opostos às características de aumen-to ou diminuição mantidas pela gravação de dados em um dis-positivo semicondutor de memória.-Um outro objetivo da pre-sente invenção é proibir a gravação de dados de entrada quenão satisfazem exigências especificas de dados no dispositi-vo semicondutor de memória.

Um primeiro aspecto da presente invenção para a-bordar os problemas supracitados prove um dispositivo semi-condutor de memória. 0 dispositivo semicondutor de memóriado primeiro aspecto da presente invenção tem um arranjo dememória não volátil acessado seqüencialmente que tem um en-dereço de armazenamento de gravação restrita de uma unidadede endereço pré-determinada que armazena dados caracteriza-dos pelo aumento de valor, pelo módulo de manutenção de da-dos gravados que mantém dados de gravação a ser gravados noendereço de armazenamento de gravação restrita usando umaunidade de endereço pré-determinada, pelo módulo de gravaçãode dados que grava os dados gravados mantidos no endereço dearmazenamento de gravação restrita usando a unidade de ende-reço pré-determinada, pelo módulo de leitura que lê dadosexistentes armazenados no endereço de armazenamento de gra-vação restrita do arranjo de memória, pelo módulo de deter-minação que determina se o valor dos dados de gravação man-tidos é ou não maior ou igual ao valor dos dados existenteslidos e por uma unidade de controle que, quando o valor dosdados de gravação é maior ou igual ao valor dos dados exis-tentes, executa a gravação dos dados de gravação no endereçode armazenamento de gravação restrita do arranjo de memóriausando o módulo de gravação.

No dispositivo semicondutor de memória do primeiroaspecto da presente invenção, quando o valor dos dados degravação for menor que o valor dos dados existentes, a uni-dade de controle não pode executar a gravação dos dados degravação no endereço de armazenamento de gravação restrita.

De acordo com o dispositivo semicondutor de memó-ria do primeiro aspecto da presente invenção, usando o módu-lo de determinação, determina-se se o valor dos dados degravação armazenados é ou não um valor que é maior ou igualao valor dos dados existentes lidos e, quando o valor dosdados de gravação for maior ou igual ao valor dos dados e-xistentes, a unidade de controle executa a gravação dos da-dos de gravação no endereço de armazenamento de gravaçãorestrita do arranjo de memória usando o módulo de gravação.Portanto, é possivel limitar a gravação de dados de um valoroposto às características dos dados de gravação para osquais o valor aumenta.

De acordo com o dispositivo semicondutor de memó-ria do primeiro aspecto da presente invenção, quando a con-tagem do endereço de armazenamento de gravação restrita forn vezes (n é um número natural) a unidade de endereço pre-determinada, o módulo de determinação pode determinar se ovalor dos dados de gravação é ou não maior ou igual ao valordos dados existentes para cada uma das unidades de endereçopré-determinadas e, para todos os endereços de armazenamentode gravação restrita, quando o valor dos dados existentesfor maior ou igual ao valor dos dados de gravação, a unidadede controle pode executar a gravação dos dados de gravaçãousando o módulo de gravação em todos os endereços de armaze-namento de gravação restrita do arranjo de memória.

De acordo com o dispositivo semicondutor de memó-ria do primeiro aspecto da presente invenção, para qualquerdos endereços dos endereços de armazenamento de gravaçãorestrita, quando o valor dos dados de gravação for menor queo valor dos dados existentes, a unidade de controle não podeexecutar a gravação dos dados de gravação em todos os ende-reços de armazenamento de gravação restrita.

No caso supracitado, quando o dispositivo semicon-dutor de memória tem uma pluralidade de endereços de armaze-namento de gravação restrita, é possível limitar a gravaçãode dados de valores opostos às características dos dados degravação para os quais o valor aumenta em todos os endereçosde armazenamento de gravação restrita.

De acordo com o dispositivo semicondutor de memó-ria do primeiro aspecto da presente invenção, o módulo dedeterminação pode ler, para cada 1 endereço, os dados grava-dos provenientes do módulo de manutenção de dados gravadostoda vez que os dados existentes forem lidos para cada 1 en-dereço pelo módulo de leitura e determinar se o valor dosdados de gravação é ou não um valor que é maior ou igual aovalor dos dados existentes lidos. Neste arranjo, é possíveldeterminar se o valor dos dados de gravação é ou não um va-lor que é maior ou igual ao valor dos dados existentes lidossem exigir uma estrutura para o armazenamento dos dados e-xistentes lidos.

De acordo com o dispositivo semicondutor de memó-ria do primeiro aspecto da presente invenção, o módulo dedeterminação pode usar os dados existentes da unidade de en-dereço pré-determinada lidos para cada 1 endereço pelo módu-lo de leitura e os dados gravados da unidade de endereçopré-determinada mantidos no módulo de manutenção de dadosgravados e determinar se o valor dos dados de gravação é ounão um valor que é maior ou igual ao valor dos dados exis-tentes lidos. Neste arranjo, é possivel determinar se o va-lor dos dados de gravação é um valor que é ou não maior ouigual ao valor dos dados existentes lidos consolidados comuma unidade de endereço pré-determinada.

De acordo com o dispositivo semicondutor de memó-ria do primeiro aspecto da presente invenção, dados podemser armazenados na ordem a partir do mais significativo noendereço de armazenamento de gravação restrita do arranjo dememória e o módulo de gravação de dados pode executar a gra-vação de dados na ordem a partir do bit mais significativono arranjo de memória. Neste arranjo, é possivel determinarmais rapidamente se o valor dos dados de gravação é ou nãoum valor que é maior ou igual ao valor dos dados existenteslidos.

: Quando as características dos dados de gravaçãotêm a característica da diminuição de valor, o dispositivosemicondutor de memória do primeiro aspecto da presente in-venção também pode ser de maneira tal que ele tenha um ar-ranjo de memória não volátil acessado seqüencialmente quetem um endereço de armazenamento de gravação restrita de umaunidade de endereço pré-determinada que armazena dados ca-racterizados pela diminuição de valor, pelo módulo de manu-tenção de dados gravados que mantém dados de gravação a sergravados no endereço de armazenamento de gravação restritausando uma unidade de endereço pré-determinada, pelo módulode gravação de dados que grava os dados gravados mantidos noendereço de armazenamento de gravação restrita usando a uni-dade de endereço pré-determinada, pelo módulo de leitura quelê dados existentes armazenados no endereço de armazenamentode gravação restrita para cada 1 endereço do arranjo de me-mória, pelo módulo de determinação que determina se o valordos dados de gravação mantidos é ou não menor ou igual aovalor dos dados existentes lidos e por uma unidade de con-trole que, quando o valor dos dados de gravação for menor ouigual ao valor dos dados existentes, executa a gravação dosdados de gravação no endereço de armazenamento de gravaçãorestrita do arranjo de memória usando o módulo de gravação.

Quando o valor dos dados de gravação for maior queo valor dos dados existentes, a unidade de controle não podeexecutar a gravação dos dados de gravação no endereço de ar-mazenamento de gravação restrita.

Quando as características dos dados de gravaçãotêm a característica da diminuição de valor, o dispositivosemicondutor de memória do primeiro aspecto da presente in-venção pode ser de maneira tal que o módulo de determinaçãopossa determinar se o valor dos dados de gravação mantidos éum valor que é ou não menor ou igual ao valor dos dados e-xistentes lidos e, quando o valor dos dados de gravação formenor ou igual ao valor dos dados existentes, a unidade decontrole pode executar a gravação dos dados de gravação noendereço de armazenamento de gravação restrita do arranjo dememória usando o módulo de gravação. Também, quando o valordos dados de gravação for maior que o valor dos dados exis-tentes, a gravação dos dados de gravação no endereço de ar-mazenamento de gravação restrita não pode ser executada, eassim é possível limitar a gravação de dados do valor que éoposto à característica dos dados gravados para os quais ovalor diminui.

Um segundo aspecto da presente invenção prove umdispositivo semicondutor de memória que armazena dados ca-racterizados pela diminuição de valor como dados regrava-veis. 0 dispositivo semicondutor de memória do segundo as-pecto da presente invenção tem um arranjo de memória não vo-látil que é acessado seqüencialmente e para o qual há 8 cé-lulas de dados que armazenam um bit de dados por 1 linha eque tem uma linha de gravação restrita que armazena os dadosregraváveis, módulo de recepção de dados que recebe dadosgravados em múltiplos de 8 bits a ser gravados na linha degravação restrita do arranjo de memória, módulo de manuten-ção de dados gravados que mantém 8 bits de dados de gravaçãodos dados de gravação recebidos, módulo de gravação de dadosque grava os 8 bits mantidos dos dados gravados em unidadesde 8 bits na linha de gravação restrita, módulo de leituraque lê dados existentes armazenados na célula de dados dalinha de gravação restrita em unidades de 1 bit do arranjode memória, um módulo de determinação que determina, paracada unidade de 8 bits de dados de gravação, se o valor dosdados de gravação é ou não um valor que é maior ou igual aovalor dos dados existentes lidos, e uma unidade de controleque, quando o valor dos dados de gravação for menor que ovalor dos dados existentes para algumas das unidades de 8bits de dados de gravação, a unidade de controle não executaa gravação dos dados de gravação em todas as células de da-dos em questão da linha de gravação restrita usando o módulode gravação.

No dispositivo semicondutor de memória do segundoaspecto da presente invenção, quando o valor dos dados degravação for maior ou igual ao valor dos dados existentespara todas as unidades de 8 bits de dados de gravação, pode-se executar a gravação dos dados de gravação em todas as cé-lulas de dados em questão da linha de gravação restrita.

De acordo com o dispositivo semicondutor de memó-ria do segundo aspecto da presente invenção, determina-se seo valor dos dados de gravação é ou não um valor que é maiorou igual ao valor dos dados existentes lidos usando o módulode determinação para cada unidade de 8 bits de dados de gra-vação e quando o valor dos dados de gravação for maior ouigual ao valor dos dados existentes para todas as unidadesde 8 bits de dados de gravação, a gravação dos dados de gra-vação é executada em todas as células de dados em questão dalinha de gravação restrita usando o módulo de gravação. Tam-bém, quando o valor dos dados de gravação for menor que ovalor dos dados existentes para alguma das unidades de 8bits dos dados de gravação, a unidade de controle não execu-ta a gravação dos dados de gravação em todas as células dedados em questão da linha de gravação restrita. Portanto, épossível limitar a gravação de dados dos valores opostos àscaracterísticas dos dados de gravação para os quais o valoraumenta.

De acordo com o dispositivo semicondutor de memó-ria do segundo aspecto da presente invenção, o módulo de de-terminação pode ler os dados gravados provenientes do módulode manutenção de dados gravados para cada 1 bit a cada vezque os dados existentes forem lidos para cada 1 bit pelo mó-dulo de leitura e pode determinar se o valor dos dados degravação é ou não um valor que é maior ou igual ao valor dosdados existentes lidos. Neste caso, é possivel determinar seo valor dos dados de gravação é ou não um valor que é maiorou igual ao valor dos dados existentes lidos sem exigir umaestrutura para o armazenamento dos dados existentes lidos.

De acordo com o dispositivo semicondutor de memória do segundo aspecto da presente invenção, o módulo de de-terminação pode determinar se o valor dos dados de gravaçãoé ou não um valor que é maior ou igual ao valor dos dadosexistentes lidos usando os dados existentes em múltiplos de8 bits lidos para cada 1 endereço pelo módulo de leitura eos dados gravados em múltiplos de 8 bits mantidos no módulode manutenção de dados gravados. Neste arranjo, é possiveldeterminar se o valor dos dados de gravação é ou não um va-lor que é maior ou igual ao valor dos dados existentes lidosconsolidados como unidades de 8 bits.

De acordo com o dispositivo semicondutor de memó-ria do segundo aspecto da presente invenção, dados podem serarmazenados na seqüência a partir do bit mais significativonas células de dados da linha de gravação restrita, e o mó-dulo de gravação de dados pode executar a gravação de dadosna seqüência a partir do bit mais significativo no arranjode memória.

Quando as características dos dados de gravaçãotêm a característica da diminuição de valor, o dispositivosemicondutor de memória do segundo aspecto da presente in-venção pode ter um arranjo de memória não volátil que é a-cessado seqüencialmente e para o qual há 8 células de dadosque armazenam um bit de dados por 1 linha e que tem uma li-nha de gravação restrita que armazena os dados regraváveis,módulo de recepção de dados que recebe dados gravados emmúltiplos de 8 bits a ser gravados na linha de gravação res-trita do arranjo de memória, módulo de manutenção de dadosgravados que mantém 8 bits de dados de gravação dos dados degravação recebidos, módulo de gravação de dados que grava os8 bits mantidos de dados gravados em unidades de 8 bits nalinha de gravação restrita, módulo de leitura que lê dadosexistentes armazenados na célula de dados da linha de grava-ção restrita em unidades de 1 bit no arranjo de memória, ummódulo de determinação que determina, para cada unidade de 8bits de dados de gravação, se o valor dos dados de gravaçãoé um valor que é ou não menor ou igual ao valor dos dadosexistentes lidos e uma unidade de controle que, quando o va-lor dos dados de gravação for maior que o valor dos dadosexistentes para qualquer uma das unidades de 8 bits de dadosde gravação, a unidade de controle não executa a gravaçãodos dados de gravação em todas as células de dados em ques-tão da linha de gravação restrita usando o módulo de grava-ção .Quando o valor dos dados de gravação for menor ouigual ao valor dos dados existentes para todas as unidadesde 8 bits de dados de gravação, executa-se a gravação dosdados de gravação para todas as células de dados em questãoda linha de gravação restrita.

Quando as características dos dados de gravaçãotêm a característica da diminuição de valor, o dispositivosemicondutor de memória do segundo aspecto da presente in-venção pode usar o módulo de determinação para determinar seo valor dos dados de gravação é ou não um valor que é maiorou igual ao valor dos dados existentes lidos e, quando forfeita uma determinação para cada unidade de 8 bits dos dadosde gravação e for determinado que o valor dos dados de gra-vação é menor ou igual ao valor dos dados existentes paratodas as unidades de 8 bits dos dados de gravação, a grava-ção dos dados de gravação é executada em toda as células dedados em questão da linha de gravação restrita pelo módulode gravação. Também, quando o valor dos dados de gravaçãofor um valor maior que o valor dos dados existentes para to-das as unidades de 8 bits de dados de gravação, a gravaçãodos dados de gravação não é executada para todas as célulasde dados em questão da linha de gravação restrita. Portanto,é possível limitar a gravação de dados de valores opostos àscaracterísticas dos dados de gravação para os quais o valordiminui.

Um terceiro aspecto da presente invenção prove ummétodo para controlar a gravação dos dados em um dispositivosemicondutor de memória que tem um arranjo de memória nãovolátil que tem um endereço de armazenamento de gravaçãorestrita de uma unidade de endereço pré-determinada que ar-mazena dados caracterizados pelo aumento de valor e na qualdados são gravados em unidades de endereço pré-determinadasno arranjo de memória. 0 método de acordo com o terceiro as-pecto da presente invenção lê os dados existentes armazena-dos no endereço de armazenamento de gravação restrita paracada 1 endereço do arranjo de memória, determina se os dadosde gravação gravados no endereço de armazenamento de grava-ção restrita têm ou não um valor que é menor ou igual ao va-lor dos dados existentes lidos, e não executa a gravação dosdados de gravação no endereço de armazenamento de gravaçãorestrita nas unidades de endereço pré-determinadas quando ovalor dos dados de gravação for menor ou igual ao valor dosdados existentes.

Quando as características dos dados de gravaçãotêm a característica de diminuição de valor, o método doterceiro aspecto da presente invenção também pode incluir aleitura de dados existentes armazenados no endereço de arma-zenamento de gravação restrita para cada 1 endereço do ar-ranjo de memória, determinar se o valor dos dados de grava-ção gravados no endereço de armazenamento de gravação res-trita é ou não um valor que é maior ou igual ao valor dosdados existentes lidos, e a não gravação dos dados de grava-ção no endereço de armazenamento de gravação restrita nasunidades de endereço pré-determinadas quando o valor dos da-dos de gravação for maior ou igual ao valor dos dados existentes .De acordo com o método para controlar a gravaçãode dados do terceiro aspecto da presente invenção, é possí-vel obter os mesmos efeitos do dispositivo semicondutor dememória do primeiro aspecto da presente invenção, e o métodopara controlar a gravação de dados do terceiro aspecto dapresente invenção pode ser realizado, em vários aspectos, damesma forma que é feita no dispositivo semicondutor de memó-ria do primeiro aspecto da presente invenção.

Um quarto aspecto da presente invenção prove ummétodo para controlar a gravação dos dados em um dispositivosemicondutor de memória que tem um arranjo de memória nãovolátil que tem uma linha de gravação restrita para armaze-nar dados regraváveis caracterizados pelo aumento de valor,sendo acessados seqüencialmente e tendo 8 células de dadosque armazenam 1 bit de dados por 1 linha e nas quais dadossão gravados em unidades de 8 bits no arranj o de memória. 0método do quarto aspecto da presente invenção inclui receberos dados de gravação em múltiplos de 8 bits a ser gravadosno arranjo de memória, manter 8 bits de dados de gravaçãodos dados de gravação recebidos, ler os dados existentes ar-mazenados na célula de dados da linha de gravação restritaem unidades de 1 bit no arranjo de memória, determinar se ovalor dos dados de gravação é um valor que é ou não menor ouigual ao valor dos dados existentes lidos para cada unidadede 8 bits de dados de gravação e, quando o valor dos dadosde gravação for menor ou igual ao valor dos dados existentespara todas as unidades de 8 bits de dados de gravação, nãofazer a gravação dos dados de gravação em todas as célulasde dados da linha de gravação restrita.

Quando as características dos dados de gravaçãotêm a característica da diminuição de valor, o método doquarto aspecto da presente invenção também pode incluir re-ceber os dados gravados em múltiplos de 8 bits a ser grava-dos no arranjo de memória, manter 8 bits de dados de grava-ção dos dados de gravação recebidos, ler os dados existentesarmazenados na célula de dados da linha de gravação restritaem unidades de 1 bit do arranjo de memória, determinar se ovalor dos dados de gravação é um valor que é ou não maior ouigual ao valor dos dados existentes lidos para cada unidadede 8 bits de dados de gravação e, quando o valor dos dadosde gravação for maior ou igual ao valor dos dados existentespara todas as unidades de 8 bits de dados de gravação, fazera gravação dos dados de gravação em todas as células de da-dos da linha de gravação restrita.

De acordo com o método para controlar a gravaçãode dados do quarto aspecto da presente invenção, é possívelobter o mesmo efeito de operação.do dispositivo semicondutorde memória do segundo aspecto da presente invenção, e o mé-todo para controlar a gravação de dados do quarto aspecto dapresente invenção também pode ser realizado, em vários as-pectos, da mesma forma que é feita no dispositivo semicondu-tor de memória do segundo aspecto da presente invenção.

0 método dos terceiro e quarto aspectos da presen-te invenção pode adicionalmente ser realizado como um-pro-grama e uma midia legivel por computador no qual o programa é gravado.Um quinto aspecto da presente invenção prove umdispositivo semicondutor de memória. 0 dispositivo semicon-dutor de memória de acordo com o quinto aspecto da presenteinvenção é provido com um arranjo de memória não volátil eum controlador de leitura / gravação para controlar a grava-ção de dados no dito arranjo de memória e ler dados do ditoarranjo de memória, onde, quando a gravação de dados no ditoarranjo de memória foi solicitada, o dito controlador deleitura / gravação compara o valor dos dados de gravaçãomultibits inseridos com o valor de dados multibits armazena-dos que são armazenados em uma área de memória multibits naqual os ditos dados de gravação multibits devem ser gravadose, para os ditos dados de gravação multibits que satisfazemum relacionamento de grandeza especifico, realiza a gravaçãona dita área de memória multibits, mas, para os ditos dadosde gravação multibits que não satisfazem o dito relaciona-mento de grandeza, proibe a gravação na dita área de memóriamultibits.

De acordo com o dispositivo semicondutor de memó-ria de acordo com o quinto aspecto da presente invenção, épossivel proibir a gravação dos dados de gravação que nãosatisfazem um relacionamento de grandeza especifico com da-dos armazenados.

0 dispositivo semicondutor de memória de acordocom o quinto aspecto da presente invenção pode ser arranjadoda seguinte maneira. 0 dispositivo semicondutor de memóriade acordo com o quinto aspecto da presente invenção pode serprovido com um arranjo de memória não volátil e um controla-dor de leitura / gravação para controlar a gravação dos da-dos no dito arranjo de memória e a leitura dos dados do ditoarranjo de memória, onde, quando há uma solicitação paragravar dados no dito arranjo de memória, o dito controladorde leitura / gravação compara o valor dos dados de gravaçãomultibits inseridos com o valor dos dados multibits armaze-nados que estão armazenados em uma área de memória multibitsna qual os ditos dados de gravação multibits devem ser gra-vados, fazendo-o seqüencialmente por uma unidade de bit úni-co iniciando com o bit mais significativo dos ditos dados degravação multibits, em que se houver um bit que julga-se sa-tisfazer um relacionamento de grandeza especifico em relaçãoa cada valor de bit dos ditos dados armazenados, a gravaçãoé realizada para os dados gravados daquele bit em diante,mas, se houver um bit para o qual o dito relacionamento degrandeza especifico não é satisfeito, a gravação é proibidapara os dados gravados daquele bit em diante.

De acordo com o dispositivo semicondutor de memó-ria de acordo com o quinto aspecto da presente invenção pro-vido com a estrutura supramencionada, em um dispositivo se-micondutor de memória em que o acesso aos dados é realizadopela unidade de bit único, a gravação de dados de gravaçãoque não satisfazem um relacionamento de grandeza especificoem relação aos dados armazenados pode ser facilmente proibida.

Note que o dispositivo semicondutor de memória deacordo com o quinto aspecto da presente invenção também podeser incorporado como um método de gravar em um dispositivosemicondutor de memória um programa de computador ou uma mi-dia legivel por computador na qual um programa como este égravado.

Um sexto aspecto da presente invenção prove umdispositivo semicondutor de memória. 0 dispositivo semicon-dutor de memória de acordo com o sexto aspecto da presenteinvenção é provido com um arranjo de memória não volátil pa-ra o armazenamento de dados de quantidade de material consu-mido, que são dados que dizem respeito à quantidade de mate-rial consumido, tendo uma característica que aumenta um va-lor, módulo de gravação de dados que grava novos dados dequantidade de material consumidos a ser armazenados no ditoarranjo de memória, módulo de leitura que lê dados existen-tes de quantidade de material consumido que já foram armaze-nados provenientes do dito arranjo de memória; e uma unidadede controle para realizar a gravação dos ditos novos dadosde quantidade de material consumido por meio do dito dispo-sitivo de gravação de dados quando o valor dos ditos novosdados de quantidade de material consumido for maior ou igualao valor dos ditos dados existentes de quantidade de materi-al consumido, mas não realiza a gravação dos ditos novos da-dos de quantidade de material consumido usando o dito dispo-sitivo de gravação de dados quando o valor dos ditos novosdados de quantidade de material consumido for menor que ovalor dos ditos dados existentes de quantidade de materialconsumido.

De acordo com o dispositivo semicondutor de memó-ria do sexto aspecto da presente invenção, é possível obtero mesmo efeito de operação do dispositivo semicondutor dememória do primeiro e segundo aspectos da presente invenção.

O dispositivo semicondutor de memória apresentadonas primeira, segunda, quinta e sexta formas de acordo com apresente invenção pode ser usado instalado em um recipientede material de gravação de impressão para conter um materialde gravação de impressão montado de forma separavel sobre umdispositivo de impressão a fim de armazenar dados que dizemrespeito à quantidade do dito material de gravação de im-pressão . Neste caso, é possivel melhorar a confiabilidade dainformação que diz respeito à quantidade de material de gra-vação de impressão.

O sétimo aspecto da presente invenção prove umsistema de impressão compreendendo um dispositivo de impres-são e um receptor de material de gravação de impressão quetem um dispositivo semicondutor de memória de acordo com osprimeiro, segundo, quinto e sexto aspectos da presente in-venção montado de forma separavel sobre o dispositivo de im-pressão. No sistema de impressão de acordo com o sexto as-pecto da presente invenção, o. dispositivo de impressão in-clui um computador anfitrião, em que o computador anfitriãoestá conectado em um dispositivo semicondutor de memória doreceptor de material de gravação de impressão por meio deuma linha de sinal de dados, de uma linha de sinal de reló-gio, de uma linha de sinal de reinicialização, de uma linhade suprimento de energia positiva e de uma linha de supri-mento de energia negativa, e -transmite dados de quantidadede material de gravação de impressão consumido no dispositi-vo de impressão para o dispositivo semicondutor de memória.E o dispositivo semicondutor de memória anexado no dito re-ceptor de material de gravação de impressão armazena, no di-to arranjo de memória, os dados de quantidade em relação aomaterial de gravação de impressão que foram recebidos. Deacordo com o sétimo aspecto da presente invenção, é possivelmelhorar a confiabilidade da gravação de dados que são maio-res que o comprimento de dados que podem ser armazenados emuma única linha do arranjo de memória provido no dispositivosemicondutor de memória durante o armazenamento da informa-ção em relação à quantidade do material de gravação de im-pressão que é consumido durante a impressão.

DESCRIÇÃO RESUMIDA DOS DESENHOS

A Figura 1 é um diagrama em blocos mostrando aconfiguração funcional interna do dispositivo semicondutorde memória de uma primeira modalidade.

A Figura 2 é um desenho explicativo mostrando ti-picamente o mapa de configuração interna do arranjo de memó-ria equipado no dispositivo semicondutor de memória da pri-meira modalidade.

A Figura 3 é um cronograma mostrando o relaciona-mento de tempo entre o sinal de reinicialização RST, o sinalde relógio externo SCK, o sinal de dados SDA e o valor docontador de endereço durante a execução da operação de lei-tura .

A Figura 4 é um cronograma mostrando o relaciona-mento de tempo entre o sinal de reinicialização RST, o sinalde relógio externo SCK, o sinal de dados SDA e o valor docontador de endereço durante a execução da operação de gra-vação .

A Figura 5 é um fluxograma mostrando a rotina deprocessamento do processo de confirmação de incremento parao processo de gravação executado pelo dispositivo semicondu-tor de memória da primeira modalidade.

A Figura 6 é um fluxograma mostrando a rotina deprocessamento do processo de confirmação de incremento doprocesso de gravação executado pelo dispositivo semicondutorde memória da primeira modalidade.

A Figura 7 é um fluxograma mostrando a rotina deprocessamento do processo de verificação de dados do proces-so de gravação executado pelo dispositivo semicondutor dememória 10 da primeira modalidade.

A Figura 8 é um desenho explicativo mostrando umexemplo dos resultados do processo de confirmação de incre-mento da primeira modalidade.

A Figura 9 é um desenho explicativo mostrando umexemplo de aplicação do dispositivo semicondutor de memóriada primeira modalidade.

A Figura 10 é um diagrama em blocos ilustrando aestrutura de circuito interno de um dispositivo semicondutorde memória de acordo com uma segunda modalidade.

A Figura 11 é um fluxograma ilustrando o procedi-mento na operação de gravação de dados de acordo com a se-gunda modalidade.

A Figura 12 é um diagrama em blocos ilustrando aestrutura de circuito interno de um dispositivo semicondutorde memória de acordo com uma terceira modalidade.

A Figura 13 é um fluxograma ilustrando o procedi-mento na operação de gravação de dados de acordo com a ter-ceira modalidade.

A Figura 14 é um fluxograma ilustrando o procedi-mento da operação de gravação de dados em um exemplo modifi-cado da terceira modalidade.

A Figura 15 é um fluxograma ilustrando o procedi-mento da operação de gravação de dados em um exemplo modifi-cado da terceira modalidade.

DESCRIÇÃO DAS MODALIDADES PREFERIDAS

A seguir, o dispositivo semicondutor de memória eo método para controlar a gravação de dados no dispositivosemicondutor da presente invenção são descritos com base emmodalidades em relação aos desenhos,

Constituição do Dispositivo semicondutor de me-mória

A- constituição do dispositivo semicondutor de me-mória da primeira modalidade será descrita em relação à Fi-gura 1 e à Figura 2. A Figura 1 é um diagrama em blocos mos-trando a estrutura funcional interna do dispositivo semicon-dutor de memória da primeira modalidade. A Figura 2 é um de-senho explicativo mostrando tipicamente o mapa da estruturainterna do arranjo de memória que o dispositivo semicondutorde memória da primeira modalidade tem.

0- dispositivo semicondutor de memória desta moda-lidade é um dispositivo de memória com método de acesso se-qüencial que não exige a entrada dos dados de endereço queespecificou o endereço do destino de acesso a partir do ladode fora. 0 dispositivo semicondutor de memória 10 tem um ar-ranjo de memória 100, um contador de endereço 110, um con-trolador de entrada / saida 120 e um comparador de ID 130,um controlador de gravação / leitura 140, um controlador deincremento 150, um circuito de bomba de carga 160 e um re-gistro de finalização de 8 bits 170. Cada um destes circui-tos está conectado por uma linha de sinal tipo barramento.

O arranjo de memória 100 tem um arranjo EEPROM 101e um arranjo ROM máscara 102. 0 arranjo EEPROM 101 é uma á-rea de armazenamento com as características EEPROM de sercapaz de apagar e gravar dados eletricamente e, durante agravação de dados, o arranjo EEPROM 101 usado por esta moda-lidade pode gravar dados diretamente sem apagar dados exis-tentes. O arranjo ROM máscara 102 é uma área de armazenamen-to que tem as características ROM máscara poder apagar ouregravar dados gravados durante o processo de fabricação.

Há uma pluralidade de células de dados (células dememória) que armazenam 1 bit de informação, tipicamente mos-trada na Figura 2 no arranjo EEPROM e no arranjo ROM máscara102 do arranjo de memória 100. Com esta modalidade, mostradana Figura 2, o arranjo de memória 100 tem 8 endereços porlinha (um endereço de 8 bits de dados) como a unidade de en-dereço pré-determinada e, por exemplo, é possível arranjar 9células de dados (8 bits) em uma linha e 16 células de dados(16 palavras) em uma linha para armazenar 16 palavras x 8bits - (128 bits) de dados no arranjo EEPROM 101. É possivelarranjar 8 células de dados (8 bits) em uma linha e 8 célu-Ias de dados (8 palavras) em uma linha para armazenar 8 pa-lavras x 8 bits (64 bits) de dados no arranjo ROM máscara102 .

0 mapa de endereços do arranjo de memória 100 serádescrito em relação à Figura 2. 0 arranjo de memória 100desta modalidade inclui o arranjo EEPROM 101 e o arranjo ROMmáscara 102 supracitado. Informação de identificação (infor-mação de ID) para identificar cada dispositivo semicondutorde memória é armazenada nos 3 primeiros endereços (colunasAO até A2 da primeira linha, 3 bits) do arranjo EEPROM 101.

A gravação na primeira linha, incluindo os 3 primeiros ende-reços, é proibida e, por exemplo, não é possivel regravardepois da remessa da fábrica.

Com o exemplo da Figura 2, 16 bits de informação que podem ser regravadas sob condições fixas são armazenadasdo 9o endereço (08H) até o 16° endereço (0FH) e do 17° ende-reço (10H) até o 24° endereço (07H) do arranjo EEPROM 101.

Note que com esta modalidade, a linha constituída por este; 9o endereço até o 16° endereço e pelo 17° endereço até o 24°endereço algumas vezes é denominada uma linha de gravaçãorestrita ou cada um dos 8 endereços deste 9o endereço até o16° endereço e do 17° endereço até o 24° endereço é denomi-nado um endereço de armazenamento de gravação restrita deuma unidade de endereço pré-determinada. Também, condiçõesfixas ocorrem, por exemplo, quando o valor dos dados de gra-

• vação é maior que o valor dos dados existentes nos casos em

• que a informação armazenada é informação relacionada ao vo-lume do consumo de tinta ou quanto o valor dos dados de gra-vação é menor que o valor dos dados existentes quando a in-formação armazenada é informação relacionada com o volume detinta restante.

Do 25° endereço da EEPROM 101 em diante é uma áreaexclusiva de leitura na qual a gravação é proibida e a gra-vação não é possivel depois da remessa da fábrica, por exem-plo .

O arranjo ROM máscara 102 tem informação (dados)gravação quando o arranj o de memória é manufaturado e, de-pois que o arranj o de memória é manufaturado, não é possivelexecutar gravação mesmo antes da remessa da fábrica.

O arranjo de memória 100 desta modalidade tem apluralidade de linhas usando 8 bis como uma unidade supra-descrita, mas cada linha não é uma linha de células de dadosindependente mas, em vez disto, é realizada por uma linha decélulas de dados que é dobrada usando unidades de 8 bits.Especificamente, com propósitos descritivos, isto não é nadamais que chamar a linha incluindo o 9o bit de segundo byte echamar a linha incluindo o 17° bit de terceiro byte. Em de-corrência disto, para acessar um endereço desejado no arran-jo de memória 100, é necessário acessar em seqüência a par-tir do inicio para fazer o acesso usando o assim denominadométodo de acesso seqüencial e direcionar o acesso a um ende-reço desejado que é possivel com o método de acesso randômi-co se torna impossível.

Uma linha de palavra e uma linha de bit (dados)são conectadas a cada células de dados no arranjo de memória100 e selecionando (aplicando uma tensão de seleção) a linhade palavra correspondente (linha) e aplicando uma tensão degravação na linha de bit correspondente, dados são gravadosnas células de dados. Também, selecionando a linha de pala-vra correspondente (linha) e conectando a linha de bit cor-respondente e o controlador de entrada / saída 120, os dados(1 ou 0) das células de dados são lidos dependendo se a cor-rente é ou não detectada. Note que pode-se dizer que a uni-dade de endereço pré-determinada desta modalidade pode ser onúmero de endereços (número de células de dados) para osquais a gravação é possível aplicando uma tensão de gravaçãoem uma linha de palavra.

O circuito de seleção de coluna 103 tem as colunas(linhas de bit)' conectadas no controlador de entrada / saída120 em seqüência de acordo com a contagem de pulsos do reló-gio externo feita pelo contador de endereço 110. O circuitode seleção de linha 104 aplica uma tensão de seleção nas li-nhas (linhas de palavras) em seqüência de acordo com a con-tagem de pulso de relógio externo feita pelo contador de en-dereço 110. Especificamente, com o dispositivo semicondutorde memória 10 desta modalidade, o acesso ao arranjo de memó-ria 100 usando os dados de endereço não é executado e o a-cesso ao endereço desejado é executado de acordo com a con-tagem de pulso do relógio feita pelo contador de endereçoexclusivo 110.

O contador de endereço 110 é conectado em um ter-minal de sinal de reinicialização RSTT, em um terminal desinal de relógio SCKT, em um circuito de seleção de coluna103 e em um circuito de seleção de linha 104. O contador deendereço 110 é reinicializado no valor inicial ajustando a entrada de sinal de inicialização por meio do terminal de sinal de inicialização RSTT em 0 (ou baixo) e, depois que o sinal de reinicialização é ajustado em 1, a sincronização é feita para a queda da entrada do pulso do relógio por meio de um terminal de sinal de relógio externo SCKT e a contagem de pulso do relógio é feita (o valor de contagem é incrementado) . O contador de endereço 110 usado por esta modalidade é um contador de endereço de 9 bits que armazena contagens de pulso de 8 relógios correspondentes à contagem de células de dados de uma linha (contagem de bit) do arranjo de memória 100. Note que o valor inicial pode ser qualquer valor desde que ele esteja associado com a primeira posição do arranjo de memória 100 e, tipicamente, 0 é usado como o valor inicial.

O controlador de entrada / saida 120 é um circuito para a transferência de entrada de dados gravados no terminal de sinal de dados SDAT no arranjo de memória 100 ou para a recepção de dados lidos a partir do arranjo de memória 100e para a sua transmissão para o terminal de sinal de dados SDAT. O controlador de entrada / saida 120 é conectado no terminal de sinal de dados SDAT, no terminal de sinal de reinicialização RSTT, no arranjo de memória 100 e no controlador de gravação / leitura 140 e controla a comutação da direção da transferência de dados para o arranjo de memória 100 e a direção da transferência de dados (da linha de sinal conectada no terminal de sinal de dados SDAT) para o terminal de sinal de dados SDAT de acordo com a solicitação docontrolador de gravação / leitura 140. Um registro de finalização de 8 bits 170 que armazena temporariamente a entrada de dados gravados do terminal de sinal de dados SDAT é conectado na linha de sinal de entrada do terminal de sinal de dados SDAT até o controlador de entrada / saida 120.

A entrada de coluna de dados (MSB) por meio da linha de sinal de entrada do terminal de sinal de dados SDAT para o registro de finalização de 8 bits 170 é mantida até que ela alcance 8 bits e quando 8 bits são acumulados, os 8bits de dados mantidos são gravados no arranjo EEPROM 101. O registro de finalização de 8 bits 170 é um assim denominado registro de mudança tipo FIFO e, quando ele é recém-finalizado no 9o bit dos dados de entrada, o Io bit de dados já finalizado é liberado.

O controlador de entrada / saida 120 proibe a entrada de dados no terminal de sinal de dados SDAT ajustando a direção da transferência de dados no arranjo de memória 100 para a direção de leitura quando a energia está ligada e durante a reinicialização e usando alta impedância para a linha de sinal de entrada entre o registro de finalização de 8 bits 170 e o controlador de entrada / saida 120. Este estado é mantido até que o controlador de gravação / leitura 140 entre com uma solicitação de processo de gravação. Portanto, os primeiros dados de 4 bits da entrada de coluna dedados por meio do terminal de sinal de dados SDAT depois da entrada de sinal de reinicialização não são gravados no arranjo de memória 100 e, nesse Ínterim, os dados armazenados nos primeiros 4 bits (destes, o 4o bit é irrelevante) do ar-ranjo de memória 100 são transmitidos para o comparador de ID 130. Em decorrência disto, os primeiros 4 bits do arranjo de memória 100 estão em um estado somente-leitura.

O comparador de ID 130 é conectado no terminal de sinal de relógio SCKT, no terminal de sinal de dados SDAT e no terminal de sinal de reinicialização RSTT e é feita uma determinação se a identificação dos dados contidos na entrada da coluna de dados de entrada por meio do terminal de sinal de dados SDAT e os dados de informação armazenados no arranjo de memória 100 (arranjo EEPROM 101) casam ou não. Para descrever isto com detalhes, o comparador de ID 100 busca os 3 primeiros bits de dados da entrada do código de operação depois que o sinal de inicialização RST é inserido, especificamente, os dados de identificação. O comparador de

ID 130 tem um registro de 3 bits (não ilustrado) que armazena dados de identificação contidos na coluna de dados de entrada e um registro de 3 bits (não ilustrado) que armazena os 3 bits mais significativos dos dados de identificação buscados do arranjo de memória 100 por meio do controlador de entrada / saida 120 e determina se os dados de identificação casam ou não determinando se os valores de ambos registros casam ou não. O comparador de ID 130 transmite o sinal de habilitação de acesso EM para o controlador de gravação / leitura 140 quando ambos dados de identificação casam.

O comparador de ID 130 limpa o valor do registro quando o sinal de reinicialização RST é inserido (RST = 0 ou baixo).

O controlador de gravação / leitura 140 é conectado no controlador de entrada / saida 120, no comparador deID 130, no controlador de incremento 150, no circuito de bomba de carga 160, no terminal de sinal de relógio SCKT, no terminal de sinal de dados SDAT e no terminal de sinal de reinicialização RSTT. O controlador de gravação / leitura 140 é um circuito que sincroniza com o 4o sinal de relógio depois que o sinal de reinicialização RST é inserido, que confirma a entrada de informação de controle de gravação / leitura (informação do 4o bit subseqüente à informação de ID de 3 bits) por meio de do terminal de sinal de dados SDAT e que comuta a operação interna do dispositivo semicondutor de memória para gravação ou leitura. Em termos específicos, o controlador de gravação / leitura 140 analisa o comando de gravação / leitura buscado quando o sinal de habilitação de acesso AEN proveniente do comparador de ID 130 e o sinal de habilitação de gravação WEN1 proveniente do controlador de incremento WEN1 são inseridos. Se este for um comando de gravação, o controlador de gravação / leitura 140 comuta a direção da transferência dos dados da linha de sinal de bar-ramento para a direção de gravação para o controlador de entrada / saida 120, transmite um sinal de habilitação de gravação WEN2 que habilita a gravação e solicita a geração de uma tensão de gravação para o circuito da bomba de carga 160.

Com esta modalidade, quando os dados gravados Dl gravados na linha de gravação restrita são dados que têm a característica do aumento de valor (incremento), determina-se se os dados gravados Dl têm ou não um valor maior que os dados existentes DE já armazenados na linha de gravação res-trita e, quando os dados gravados Dl são dados com a característica da diminuição de valor (decremento) , determina-se se os dados gravados Dl têm ou não um valor menor que os dados existentes DE já armazenados na linha de gravação restrita e, fazendo isto, a mudança de dados dos dados gravados Dl e a inserção de dados errôneos é diminuída ou impedida. Esta função é provida por um controlador de incremento no primeiro caso e por um controlador de decremento no segundo caso. Com esta modalidade, é descrito um exemplo do primeiro caso com a seguinte descrição.

O controlador de incremento 150 é conectado no terminal de sinal de reinicialização (RSTT), no controlador de gravação / leitura 140 e no circuito de bomba de carga 160 por meio da linha de sinal. O controlador de incremento150 tem um contador de 4 bits interno 151 e registros de 8 bits internos 152 e 153. O controlador de incremento 150 determina se os dados gravados Dl gravados na linha de gravação restrita têm ou não um valor maior que os dados existentes DE já armazenados na linha de gravação restrita e executa adicionalmente uma determinação (verificação, prova) .se os dados gravados no arranjo EEPROM 101 foram ou não corretamente gravados.

O controlador de incremento 150 lê os dados existentes DE provenientes da linha de gravação restrita do ar-ranjo EEPROM 101 em sincronia quando os dados gravados Dl são finalizados pelo registro de finalização de 8 bits 170- e os armazena no registro interno de 8 bits mantido internamente 152. O controlador de incremento 150 compara os dadosexistentes lidos ED e a entrada dos dados gravados Dl no registro de finalização de 8 bits 170 em unidades de 1 bit e determina se os dados gravados Dl são ou não dados de um valor maior que os dados existentes DE. Note que, para acelerar o processamento, é preferível que a entrada de dados gravados seja a partir do MSB.

O controlador de incremento 150 transmite o sinal de habilitação de gravação WEN1 para o controlador de gravação / leitura 140 quando os dados gravados Dl têm um valor maior que os dados existentes DE. Note que quando a linha de gravação restrita estende-se por uma pluralidade de linhas, o controlador de incremento 150 transmite o sinal de habilitação de gravação WEN1 somente quando os dados gravados Dl são dados de um valor maior que o dos dados existentes DE para todas as linhas de gravação restritas.

Depois da gravação dos dados de gravação, o controlador de incremento 150 verifica se os dados foram ou não gravados corretamente e, quando os dados gravados não forem gravados corretamente, regrava os dados existentes;DE armazenados no registro interno de 8 bits internamente. equipado 152 no arranjo de memória 100. Durante a verificação dos dados gravados, o contador de 4 bits 151 equipado no controlador de incremento 150 recebe o sinal de relógio interno de um oscilador interno 162 equipado no circuito de bomba de carga 160 em um atraso de 8 bits em relação ao sinal de relógio externo do estado de reserva para gravação e•começa a incrementar. O valor de contagem incrementado pelo•contador de 4 bits 151 é inserido no circuito de seleção de coluna103 e no circuito de seleção de linha 104 e os dados existentes DE recém-gravados são lidos.

Da forma descrita anteriormente, o circuito de bomba de carga 160 é um circuito para o suprimento, por meio do circuito de seleção de coluna 103 para linha de bit selecionada, da tensão de gravação necessária durante a gravação de dados no arranjo EEPROM com base no sinal de solicitação proveniente do controlador de gravação / leitura 140. O circuito de bomba de carga 160 é equipado com o oscilador 162 que gera a freqüência operacional necessária durante o estimulo de tensão e, estimulando a tensão obtida por meio do terminal de suprimento de energia com eletrodo positivo (VDDT), gera a tensão de gravação necessária. *

Processo de Leitura

A operação de leitura do dispositivo semicondutor

de memória 10 desta modalidade será descrita em relação à Figura 3. A Figura 3 é um cronograma mostrando o relacionamento de tempo entre o sinal de reinicialização RST, o sinal de relógio externo SCK, o sinal de dados SDA e o valor docontador de endereço durante a execução da operação de leitura .

Aqui são descritos a confirmação de informação de identificação e o processo de confirmação de comando de leitura / gravação com base no código de operação antes da operação de leitura. Quando o estão de reinicialização (RST = 0 ou baixo) é cancelado (RST = 1 ou alto) por um computador anfitrião que não está ilustrado, o sinal de dados DAS que contém o código de operação de 4 bits é sincronizado com osinal de relógio externo e é inserido no terminal de sinal de dados SDAT. Conforme mostrado na Figura 3, o código de operação contém os primeiros 3 bits de informação de identificação IDO, ID1 e ID2 e no 4o bit, a partir do início, está contido um bit de comando para a decisão sobre gravação ou leitura. A comparação da informação de identificação é executada da seguinte maneira.

0 comparador de ID 130 busca os dados sincronizados com a borda ascendente dos três sinais de relógio SCKdepois que o sinal de reinicialização RST comuta de baixo para alto e insere no terminal de sinal de dados SDAT, especificamente, a informação de identificação de 3 bits e a armazena no Io registro de 3 bits. Simultaneamente, o comparador de ID 130 busca dados do endereço do arranjo de memória 100 especificado pelos valores do contador 00, 01 e 02 do contador de endereço 110, busca a informação de identificação armazenada no arranjo de memória 100 e a armazena nos 2o e 3o registros de bit.

O comparador de ID 130 determina se a informação de identificação armazenada nos Io e 2o registro casam ou não e, quando a informação de identificação não casa, o estado de alta impedância para a linha de sinal de entrada entre o registro de finalização de 8 bits 170 e o controlador de entrada / saída 120 é mantido pelo controlador de entrada/ saída 120. Nesse ínterim, quando a informação de identificação armazenada nos Io e 2o registros casa, o comparador de ID 130 transmite um sinal de habilitação de acesso AEN para o controlador de gravação / leitura 140. O controlador degravação / leitura 140 que recebeu o sinal de habilitação de acesso AEN busca o bit de comando sincronizado com a borda ascendente do 4o sinal de relógio SCK depois da comutação do sinal de reinicialização RST de baixo para alto e transmitido para a linha de sinal de barramento e determina se ele é ou não um comando de gravação. Quando o bit de comando buscado não é um comando de gravação, o controlador de gravação / leitura 140 transmite um comando de leitura para o controlador de entrada / saida 120.

O controlador de entrada / saida 120 que recebeu o comando de leitura muda a direção da transferência de dados em relação ao arranjo de memória 100 para a direção de leitura e habilita a transferência de dados. O contador de endereço 110 sincroniza com a borda descendente do sinal de relógio SCK e incrementa, então, o valor do contador do contador de endereço 110 depois da entrada do código de operação é 04 e é feita a leitura a partir dos dados existentes DE armazenados em 04H do arranjo de memória 100. Os dados existentes DE armazenados no arranjo de memória são sincronizados com a borda descendente, do sinal de relógio SCK e transmitidos em seqüência para o terminal de sinal de dados SDAT por meio do controlador de entrada / saida 120 e os dados existentes DE transmitidos são mantidos pelo periodo até a próxima queda do sinal de relógio SCK. Quando o sinal derelógio SCK cai, o valor de contagem para o contador de endereço 110 é incrementado em 1 e, em decorrência disto, os dados existentes DE armazenados no próximo endereço (células de dados) para o arranjo de memória 100 são transmitidos pa-ra o terminal de sinal de dados SDAT. A repetição desta operação é executada em sincronia com o sinal de relógio SCK até que o endereço desejado seja alcançado. Especificamente, uma vez que o dispositivo semicondutor de memória 10 desta modalidade é um tipo de acesso seqüencial, o computador anfitrião deve emitir inúmeros pulsos de sinal de relógio correspondentes ao endereço solicitando leitura ou gravação e incrementa o valor do contador do contador de endereço 110 até que o valor do contador corresponda ao endereço especificado. Em decorrência disto, os dados existentes DE são sincronizados com o sinal de relógio SCK e lidos seqüencialmente a partir do endereço especificado pelo valor do contador do contador de endereço seqüencialmente incrementado 110.

O arranjo de memória 100 do dispositivo semicondutor de memória 10 desta modalidade somente tem endereços de 00H até BFH, mas o contador de endereço 110 executa incremento para o endereço FFH: Os endereços de C0H até FFh são uma área simulada e os endereços correspondentes não existem no arranjo de memória 100 .e, durante o tempo em que esta á-rea simulada é acessada, o valor 0 é transmitido para o terminal de sinal de dados SDAT. Quando o incremento é feito no endereço FFH pelo contador de endereço 110, o endereço retorna para o endereço 00H. Depois que a operação de leitura termina, o sinal de reinicialização RST 0 ou baixo é inserido a partir do computador anfitrião e o dispositivo semicondutor de memória 10 está em um estado de reserva de recepção de código de operação.Quando o sinal de reinicialização RST ( = 0 ou baixo) é inserido, o contador de endereço 110, o controlador de entrada / saida 120, o comparador de ID 130, o controlador de gravação / leitura 140 e o controlador de incremento 150 são inicializados.

* Processo de Gravação

A operação de gravação do dispositivo semicondutor de memória 10 desta modalidade será descrita em relação à Figura 4. A Figura 4 é um cronograma mostrando o relacionamento de tempo entre o sinal de reinicialização RST, o sinal de relógio externo SCK, o sinal de dados SDA e o valor do contador de endereço durante a execução da operação de gravação. Com o dispositivo semicondutor de memória 10 desta modalidade, a gravação é executada em unidades de linha (unidades de 8 bits), especificamente, em uma unidade de endereço pré-determinada (8 unidades de endereço).

Depois que o casamento da informação de identificação é confirmado pelo comparador de ID 130 supracitado, quando o bit de comando buscado é um comando de gravação e um sinal de habilitação de gravação WEN1 é recebido do controlador de incremento 150, o controlador de gravação / leitura 140 transmite o sinal de habilitação de gravação WEN2 para o controlador de entrada / saida 120.

Da forma mostrada na Figura 4, depois que o código de operação é inserido, 4 sinais de relógio são inseridos no terminal de sinal de relógio SCKT como relógios de gravação simulados e ocorre :um estado de reserva para gravação. O contador de endereço 110 incrementa em sincronia com a quedado sinal de relógio SCK, então, o valor do contador do contador de endereço 110 depois do estado de reserva para gravação é 08 e dados são gravados a partir do endereço 08H do arranjo de memória 100.

Com esta modalidade, dados gravados com comprimento de 16 bits são gravados no arranjo de memória de 8 bits de uma linha. Durante o processo de gravação, primeiro, 8 bits de dados a partir do bit mais significativo (MSB) dos dados gravados Dl são sincronizados com o aumento do sinal de relógio SCK e finalizados seqüencialmente com o registro de finalização de 8 bits 170. Também, até que o sinal de habilitação de gravação WEN2 seja transmitido para o controlador de entrada / saida 120, dados existentes sincronizados com a queda do sinal de relógio SCK depois do 8o endereço doarranjo de memória 100 são transmitidos seqüencialmente na linha de sinal de transmissão de dados (terminal de sinal de dados SDA) . Os dados existentes DE transmitidos na linha de sinal de transmissão de dados são inseridos no controlador de incremento;150 e, junto com os dados gravados Dl finalizados no registro de finalização de 8 bits 170 supracitado, são usados para determinar se os dados gravados Dl no controlador de incremento 150 têm ou não um valor maior que os dados existentes DE. Este processo de determinação é executado depois do aumento do sinal de relógio SCK (= 1 ou alto)do 8o ciclo depois do estado de reserva para gravação.

O controlador de entrada / saída 120 que recebeu o sinal de habilitação de gravação WEN2 muda a direção de transferência de dados em relação ao arranjo de memória 100para a direção de gravação, cancela o ajuste de alta impe-dância da linha de sinal entre o registro de finalização de 8 bits 170 e o controlador de entrada / saida e habilita a transferência de dados. Em decorrência disto, o valor (0 ou 1) dos dados gravados Dl é transferido para cada linha de bit do arranjo de memória 100. O controlador de gravação / leitura 140 solicita a geração da tensão de gravação no circuito de bomba de carga 160 depois da queda do sinal de relógio SCK depois do 8o ciclo depois do estado de reserva para gravação, a tensão de gravação gerada é aplicada na linha de bit selecionada pelo circuito de seleção de coluna 103, nesta modalidade todas as linhas de bit, e, em decorrência disto, os 8 bits de dados 1 e 0 armazenados no registro de finalização de 8 bits 170 são gravados uma vez na linha de gravação restrita.

Quando o sinal de relógio SCK do 8o ciclo cai, o valor de contagem do contador de endereço 110 é incrementado em um e- a finalização dos dados gravados Dl (2o byte de dados) a ser gravados no próximo endereço (8 endereços) é executada..Também, durante o período baixo do relógio depois que o sinal de relógio SCK do 8o ciclo cai, é executado o processo para verificar se os dados existentes DE recém-gravados e os dados gravados Dl usados para a gravação casam ou não. Especificamente, durante o momento em que o relógio está baixo, o valor de contagem para a especificação do endereço dos 8 bits dos dados existentes DE recém-gravados pelo contador de 4 bits 151 equipado no controlador de incremento 150 é inserido no circuito de seleção de coluna 103 eno circuito de seleção de linha 104. Em decorrência disto, os 8 bits de dados existentes DE recém-gravados são transmitidos do controlador de entrada / saida 120 e armazenados no registro interno de 8 bits 153 equipado no controlador de incremento 150 por meio do controlador de entrada / saida 120. O controlador de incremento 150 verifica se os 8 bits de dados existentes DE armazenados no registro interno de 8 bits 153 e os 8 bits de dados de gravação Dl armazenados no registro de finalização de 8 bits 170 casam ou não.

Com esta modalidade, os dados gravados Dl são dados de 16 bits de comprimento e, uma desde que haja duas linhas de linhas de gravação restrita (8 endereços x 2), quando o processo supracitado for executado duas vezes, a gravação dos dados de gravação Dl é completada. Depois da conclusão da gravação dos dados de gravação Dl, o sinal de reini-cialização RST (= 0 ou baixo) é inserido do computador anfitrião para o terminal de sinal de reinicialização RSTT.

Note que os dados gravados enviados do computador anfitrião, exceto os dados correspondentes ao endereço soli-citando regravação, têm o mesmo valor (0 ou 1) atualmente armazenado no arranjo de memória 100. Especificamente, os dados do endereço que não podem ser regravados no arranjo de memória 100 são sobregravados pelo mesmo valor.

Quando o sinal de reinicialização RST (= 0 ou baixo) é inserido, o contador de endereço 110, o controlador de entrada / saida 120, o comparador de ID 130, o controlador de gravação / leitura 140 e o controlador de incremento 150 são inicializados.* Processo de Conformação de Incremento 0 processo de confirmação de incremento e o processo de verificação de dados para o processo de gravação executado pelo dispositivo semicondutor de memória 10 desta modalidade serão descritos em relação às Figura 5 até à Figura 8. A Figura 5 e a Figura 6 são f luxogramas mostrando a rotina de processamento do processo de confirmação de incremento para o processo de gravação executado pelo dispositivo semicondutor de memória da primeira modalidade. A Figura 7 é um fluxograma mostrando a rotina de processamento do processo de verificação de dados para o processo de gravação executado pelo dispositivo semicondutor de memória da primeira modalidade. A Figura 8 é um desenho explicativo mostrando um exemplo dos resultados do processo de confirmação de incremento para a primeira modalidade.

Quando o processo de gravação inicia, dos dados gravados Dl de 16 bits (2 bytes) de comprimento, no momento em que o Io byte de dados gravados DI1 e finalizado no registro de finalização de 8 bits 170, o controlador de incremento 150 lê em unidades de 1 bit os dados existentes DEI correspondentes armazenados na primeira linha de gravação restrita do arranjo de memória 100 (etapa S100). Posteriormente, cada 1 bit de dados existentes DEI que constitui os 8 bits de dados existentes DEI armazenados na primeira linha de gravação restrita é considerado como o dado existente DEln (n = 1 até 8). Também, cada 1 bit de dados gravados DI1 que constitui os 8 bits de dados de gravação DI1 é considerado como o dado gravado Dlln (n = 1 até 8) .Especificamente, o controlador de incremento 150 lê em unidades de 1 bit os dados existentes DEI correspondentes armazenados na primeira linha de gravação restrita do arranjo de memória 100 transmitidos do controlador de entrada / saida 120 em sincronia com a queda do sinal de relógio SCK usado durante a finalização de cada um do 2° byte de dados gravados Dl2n no registro de finalização de 8 bits 170. Note que os endereços do arranjo de memória 100 nos quais o Io byte de dados gravados deve ser gravado são 8 endereços correspondentes à Ia linha de gravação restrita e os 8 endereços são endereços de uma unidade especificada.

O controlador de incremento 150 lê o 1 bit de dados gravados DIl finalizado no registro de finalização de 8 bits 170 no momento atual (etapa S102) . Note que com esta modalidade, os dados gravados Dl são inseridos no dispositivo semicondutor de memória 10 em seqüência a partir do bit mais significativo (MSB) , e os dados gravados DIl são finalizados seqüencialmente usando o MSB no registro de finalização de 8 bits 170.

O controlador de incremento 150 determina se o valor dos dados de gravação Dlln lidos a partir do registro de finalização de 8 bits 170 é ou não maior ou igual ao valor dos dados existentes DEln lidos a partir da Ia linha de gravação restrita do arranjo de memória 100, especificamente, se Dlln > DEln (etapa S104). Esta rotina de processamento termina quando o controlador de incremento 150 determina que Dlln < DEln (etapa S104: Não). Especificamente, a gravação dos dados de gravação DIl não é executada.Quando o controlador de incremento 150 determina que Dlln ^ DEln (etapa S106: Sim), os dados existentes DEI lidos a partir da Ia linha de gravação restrita são armazenados no registro interno de 8 bits 152 internamente equipa-5 do (etapa S106) .

Quando o controlador de incremento 150 determina se a comparação dos dados existentes DEln de 8 bits armazenados na Ia linha de gravação restrita e dos 8 bits de dados de gravação Dlln armazenados no registro de finalização de 8bits 170 está ou não completa (etapa S108), quando determina-se que ela não está completa (etapa S108: Não), a execução das etapas S100 até S106 é repetida.

Quando o controlador de incremento 150 determina que a comparação dos 8 bits de dados existentes DEln armaze-nados na Ia linha de gravação restrita e dos 8 bits de dados de gravação Dlln armazenados no registro de finalização de 8 bits 170 está completa (etapa S108: Sim), ele grava os dados gravados DI1 armazenados no registro de finalização de 8 bits 170 na Ia linha de gravação restrita do arranjo de memória 100 (etapa S112). Especificamente, o resultado é DEI <- DIl e os dados gravados DI1 tornam-se os novos dados e-xistentes DEI. Com mais detalhes, conforme descrito anteriormente, o controlador de incremento 150 não executa diretamente a gravação dos dados de gravação DIl no arranjo de memória 100 mas, em vez disto, ele transmite para o controlador de gravação / leitura 140 o sinal de habilitação de gravação WEN1 que habilita a gravação dos dados de gravação DIl armazenados no registro de finalização de 8 bits 170 na Ialinha de gravação restrita do arranjo de memória 100, e a gravação é executada pelo controlador de gravação / leitura 140 que recebeu o sinal de habilitação de gravação WEN1.

O controlador de incremento 150 executa o processo de verificação de dados (etapa S112) e quando a gravação é corretamente completada (etapa S114: Sim) as etapas depois de A na Figura 6 são executadas. Nesse Ínterim, o controlador de incremento 150 executa o processo de verificação de dados (etapa S112) e quando a gravação não é normalmente completada (etapa S114: Não) o processo de gravação termina.

O processo de verificação de dados será descrito em relação à Figura 7. O controlador de incremento 150 lê os dados existentes DEI recém-gravados a partir da Ia linha de gravação restrita do arranjo de memória 100 (etapa S200) eos compara com os dados gravados DI1 armazenados no registro de finalização de 8 bits 170 (etapa S210). Em termos específicos, o controlador de incremento 150 recebe o incremento no contador de 4 bits 151 usando o sinal do relógio interno gerado pelo oscilador interno 162 do circuito de bomba de carga 160 durante o momento em que o relógio está baixo depois que a gravação do primeiro byte terminou. O controlador de incremento 150 insere o valor de contagem do contador de 4 bits 151 no circuito de seleção de coluna 104 e no circuito de seleção de linha 104, lê os 8 bits de dados existentes DEI recém-gravados na seqüência de endereço da Ia linha de gravação restrita do arranjo de memória 100 por meio do controlador de entrada / saída 120 e finaliza-os no registro interno de 8 bits 153. Especificamente, o sinal de relógiointerno é transmitido em um atraso de 8 bits (8 relógios) a partir do estado de reserva para gravação.

0 controlador de incremento 150 determina se os dados existentes DEI finalizados no registro interno de 8 bits 153 e os dados gravados DI1 usados para a gravação na Ia linha de gravação restrita finalizaram ou não no registro de finalização de 8 bits 170 (etapa S204). Quando os dados existentes DEI armazenados no registro interno de 8 bits 153 lidos a partir da Ia linha de gravação restrita casa com os dados gravados DI1 armazenados no registro de finalização de 8 bits 170 (etapa S204: Sim), o controlador de incremento 150 determina que a gravação foi corretamente completada (e-tapa S206) e esta rotina de processamento termina.

Quando os dados existentes DEI armazenados no registro interno de 8 bits 153 lidos a partir da Ia linha de gravação restrita não casam com os dados gravados DI1 finalizados no registro de finalização de 8 bits 170 (etapa S204: Não) o controlador de incremento 150 determina que a gravação não foi corretamente completada, especificamente,que a gravação foi anormal (etapa S208). O controlador de incremento 150 determina se os dados existentes DEI finalizados no registro interno de 8 bits 153 lidos a partir da Ia linha de gravação restrita casa ou não com os dados existentes DEloia antes da gravação armazenada no registro interno de 8 bits 152 (etapa S210) e, quando ele determina que DEI = DElold (etapa S210: Sim), termina esta rotina de processamento. Nesse Ínterim, quando o controlador de incremento 150 determina que DEI # DEl0id (etapa S210: Não) ele regrava osdados existentes DEl0id antes da gravação armazenada no registro interno de 8 bits 152 na Ia linha de gravação restrita da célula de memória 100 (etapa S212) e termina esta rotina de processamento. Quando determina-se que a gravação é anormal, o processo de gravação dos dados de gravação restantes DI2 na 2a linha de gravação restrita não é executado.

O processo de regravação é executado em ciclos de processamento de gravação na 2a linha de gravação restrita. Especificamente, durante o ciclo de gravação do 2° byte de dados gravados DI2, os dados existentes DEl0id armazenados no registro de finalização de 8 bits são inseridos no controlador de entrada / saida 120 e, como na entrada de dados por meio do terminal de sinal de dados SDAT, o processo de gravação na Ia linha de gravação restrita do arranjo de memória 100 é executado. Em decorrência disto, os dados nas Ia e 2a linhas de gravação restritas do arranjo de memória 100 retornam ao valor anterior à execução do processo de gravado.

De volta à Figura 6, o processo de confirmação de incremento será descrito. Quando, dos dados gravados Dl de16 bits de comprimento, a gravação do Io byte de dados gravados DI1 é corretamente completada no momento em que o 2° byte restante dos dados gravados DI2 é finalizado no registro de finalização de 8 bits 170, o controlador de incremento 150 lê em unidades de 1 bit os dados existentes DE2 correspondentes armazenados na 2a linha de gravação restrita do arranjo de memória 100 (etapa S116). Posteriormente, cada 1 bit de dados existentes DE2 que constitui os 8 bits de dados existentes DE2 armazenados na 2a linha de gravação restritaé considerado como dados existentes DE2n (n = 1 até 8) .

Especificamente, o controlador de incremento 150 lê os dados existentes correspondentes DE2n armazenados na 2a linha de gravação restrita do arranjo de memória 100 que são transmitidos do controlador de entrada / saida 120 em sincronia com a queda do sinal de relógio SCK usado durante a finalização de cada 2 bytes de dados gravados DI2n no registro de finalização de 8 bits 170. Note que os endereços do arranjo de memória 100 nos quais o Io byte de dados gravados deve ser gravado são os 8 endereços correspondentes à 2a linha de gravação restrita, e os 8 endereços são endereços da unidade especificada.

O controlador de incremento 150 lê os dados gravados DI2n finalizados no registro de finalização de 8 bits170 no momento atual (etapa S118). Note que com esta modalidade, os dados gravados Dl são inseridos no dispositivo semicondutor de memória 10 em seqüência a partir do bit mais significativo (MSB) e os dados gravados Dl2n são seqüencialmente finalizados usando MSB no registro de finalização de 8 bits 170.

O controlador de incremento 150 determina se o valor dos dados de gravação DI2n lidos a partir do registro de finalização de 8 bits 170 é ou não um valor maior que o valor dos dados existentes DE2n lidos a partir da Ia linha de gravação restrita do arranjo de memória 100, especificamente, se DI2n > DE2n (etapa S120). Quando o controlador de incremento 150 determina que Dl2n ^ DE2n (etapa S120: Não) ele termina esta rotina de processamento. Especificamente, agravação dos dados de gravação DI2 não é executada.

Quando o controlador de incremento 150 determina que DI2n > DE2n (etapa S120: Sim) ele determina se a comparação dos 8 bits de dados existentes DE2n armazenados na 2a linha de gravação restrita e dos 8 bits de dados de gravação DI2n armazenados no registro de finalização de 8 bits 170 foi ou não completada (etapa S122) e, quando ele determina que ela não foi completada (etapa S122: Não), a repetição das etapas S116 até S120 é executada.

Quando o controlador de incremento 150 determina que a comparação dos 8 bits de dados existentes DE2n armazenados na 2a linha de gravação restrita e dos 8 bits de dados de gravação DI2n armazenados no registro de finalização de 8 bits 170 foi completada (etapa S122: Sim), ele grava os dados gravados DI2 armazenados no registro de finalização de 8 bits 170 na 2a linha de gravação restrita do arranjo de memória 100 (etapa S124) e termina esta rotina de processamento. Especificamente, isto resulta em DE2 <- DI2 e os dados gravados DI2 tornam-se os novos dados existentes DE2. Com mais detalhes, conforme descrito anteriormente, o controlador de incremento 150 não executa diretamente a gravação dos dados de gravação DI1 no arranjo de memória 100, mas em vez disto, habilita a gravação dos dados de gravação DI2 armazenados no registro de finalização de 8 bits 170 na 2a linha de gravação restrita do arranjo de memória 100, transmite o sinal de habilitação de gravação WEN1 para o controlador de gravação / leitura 140 e a gravação é executada pelo controlador de gravação / leitura 140 que recebeu o sinal de habi-litação de gravação WENl.

Um caso da gravação no arranjo de memória 100 sendo habilitada e um caso da gravação não sendo habilitada serão descritos para mostrar exemplos em relação à Figura 8.

Na Figura 8, o eixo geométrico horizontal é usado para os endereços do arranjo de memória 100, com a borda esquerda sendo o bit mais significativo (MSB) e a borda direita sendo o bit menos significativo (LSB). Os endereços 08 até 0F correlacionam-se com a Ia linha de gravação restrita e os enderecos 10 até 17 correlacionam-se com a 2a linha de gravação restrita.

* Com o primeiro exemplo, os dados gravados DI1 correspondentes à Ia linha de gravação restrita e os dados existentes DEI casam, e os dados gravados DI2 correspondentes à 2a linha de gravação restrita são maiores que os dados existentes DE2, então a gravação é habilitada.

* Com o segundo exemplo, os dados gravados DI1 correspondentes à Ia linha de gravação restrita e os dados existentes DEI casam, e os dados gravados DI2 correspondentes à 2a linha de gravação restrita são menores .que os dados existentes DEI, então a gravação não é habilitada.

* Com o terceiro exemplo, os dados gravados DI1 correspondentes à Ia linha de gravação restrita são maiores que os dados existentes DEI, mas os dados gravados DI2 correspondentes à 2a linha de gravação restrita é menor que os dados existentes DE2, então a gravação não é habilitada.

* Com o quarto exemplo, os dados gravados DI1 correspondentes à Ia linha de gravação restrita são menores queos dados existentes DEI, então, independente do relacionamento de tamanho entre os dados gravados DI2 correspondentes à 2a linha de gravação restrita e os dados existentes DE2, a gravação não é habilitada.

Um exemplo de aplicação do•dispositivo semicondutor de memória 10 desta modalidade é descrito em relação à Figura 10. A Figura 10 é um desenho explicativo mostrando um exemplo de aplicação do dispositivo semicondutor de memória desta modalidade. 0 dispositivo semicondutor de memória 10 desta modalidade inclui recipientes de armazenamento que armazenam as mercadorias consumidas, por exemplo, receptores de tinta 310, 311 e 312 que alojam tintas como o material de gravação de impressão. Quando cada receptor de tinta 310, 311 e 312 é montado no dispositivo de impressão, há uma conexão de barramento no computador anfitrião 300 equipado no dispositivo de impressão. Especificamente, a linha de sinal de dados DAS, a linha de sinal de relógio SCK, a linha de sinal de reinicialização RST, a linha de suprimento de energia com eletrodo positivo VDD e a linha de suprimento de energia com eletrodo negativo VSS do computador anfitrião 300 são conectadas no dispositivo semicondutor de memória 10 e-quipado com cada receptor de tinta 310, 311 e 312.

Da forma descrita anteriormente, com o dispositivo semicondutor de memória 10 desta modalidade, somente os da-dos gravados Dl de um valor maior que os dados existentes DE são gravados no dispositivo semicondutor de memória 10. Portanto, é possível aumentar a precisão de atualização dos dados que têm a característica de aumento de valor. Especifi-camente, nos casos em que dos dados gravados Dl enviados docomputador anfitrião mudam para um valor menor que o valoranterior em função de ruido ou quando um valor menor que ovalor anterior é transmitido de forma errada a partir docomputador anfitrião, a gravação no dispositivo semicondutorde memória 10 não é executada. Portanto, quando o controledo dispositivo é realizado usando o volume de consumo dasmercadorias de consumo, por exemplo, quando o impedimento dedisparo vazio de cabeça de impressão para uma impressora ti-po jato de tinta é monitorado usando o volume de consumo detinta, é possível suprimir ou impedir o dano à cabeça de im-pressão em função de disparos vazio por meio de maior preci-são.

Outras modalidades em troca da primeira modalidade

(1) Com a modalidade supramencionada, quando osdados gravados Dl2 têm um valor maior que d dos dados exis-tentes DE2, a gravação na 2a linha de gravação restrita éhabilitada, mas também é possível ter a gravação habilitadaquando os dados gravados Dl2 e os :dados existentes DE2 sãoiguais. Neste caso, é possível pelo menos diminuir ou impe-dir problemas que surgem com a diminuição de dados sem dimi-nuir os dados relacionados com o volume de consumo das mer-cadorias de consumo armazenadas no arranj o de memória 100.Neste caso, os dados existentes DE2 são sobregravados pelosdados gravados DI2 de mesmo valor.

(2) Com a modalidade supramencionada, foi descritoum caso em que armazenam-se dados com a característica devalor crescente no dispositivo semicondutor de memória, es-pecificamente, um caso em que grava-se o volume de consumode mercadorias de consumo, mas também é possível usufruir domesmo beneficio em um que caso armazena-se dados com a ca-racterística de valor decrescente, especificamente, o casoem que o volume restante das mercadorias de consumo é grava-do. Neste caso, em vez do controlador de incremento 150,também é possível prover um controlador de decremento quedetermina se os dados gravados Dl são ou não dados de um va-lor menor que os dados existentes DE.

(3) Com a modalidade supramencionada, um cartuchode tinta foi usado como o exemplo da aplicação mas, alémdisso, também é possivel obter os mesmos efeitos com um car-tucho de toner. Também é possivel obter o mesmo efeito du-rante o uso em uma midia que armazena informação equivalentea dinheiro, tal como um cartão pré-pago ou semelhante.

(4) Com a modalidade supramencionada, o contadorde 4 bits e o oscilador interno 162 foram usados para o pro-cesso de verificação, mas também é possivel executar o pro-cesso de verificação sem usar estes circuitos. Especifica-mente, com a modalidade supramencionada, o processo de veri-ficação foi executado com unidades de 8 bits usando os dadosexistentes DEI finalizados no registro interno de 8 bits 153e os [dados] gravados Dl1 finalizados no registro de finali-zação de 8 bits 17 0, mas também é possivel fazer esta execu-ção em unidades de 1 bit. Neste caso, o controlador de in-cremento 150 não tem que ser equipado com o contador de 4bits 151 e com o registro interno de 8 bits 153.

Em termos específicos, no momento em que cada bitdo 2° byte de dados gravados DI2 é finalizado no registro definalização de 8 bits 170, o controlador de incremento 150lê, em unidades de 1 bit a partir do MSB, os dados existen-tes DEI recém-gravados provenientes da Ia linha de gravaçãorestrita do arranjo de memória 100. Pela leitura destes da-dos existentes DEI, é possível, por exemplo, durante o pro-cesso de verificação (durante a finalização do 2° byte dedados gravados DI2), para o circuito de seleção de coluna103 e para o circuito de seleção de linha 104 diminuir poruma contagem de 8 a partir da entrada do valor de contagemproveniente do contador de endereço 110, e selecionar os da-dos lidos do arranjo de memória 100 usando o valor de conta-gem decrementado. Alternativamente, também é possivel que ocircuito de seleção de coluna 103 e o circuito de seleção delinha 104 armazenem os endereços de leitura de um ciclo an-terior e selecionem seqüencialmente os endereços armazenadoscom base na entrada do valor de contagem proveniente do con-tador de endereço 110. •

Neste Ínterim, uma vez que o registro de finaliza-ção de 8 bits 170 é um.registro tipo FIFO, os dados gravadosjá finalizados DI1 são liberados em unidades de 1 bit comcada finalização do 2° byte de dados gravados DI2 em unida-des de 1 bit. Comparando o Io byte de dados gravados DI1 li-berados em unidades de 1 bit usando o MSB proveniente do re-gistro de finalização de 8 bits 170 e os dados existentesDEI lidos em unidades de 1 bit usando o MSB proveniente daIa linha de gravação restrita do arranjo de memória 100 ocontrolador de incremento 150 é capaz de determinar se osdados gravados DI1 a ser gravados estão ou não corretamentegravados na Ia linha de gravação restrita do arranjo de me-mória 100, especificamente, se os valores de cada bit casamou não. Repetindo este processo de comparação de unidades debit 8 vezes é possível determinar se o Io byte de dados gra-vados DI1 está ou não gravado corretamente. Quando todos osdados existentes DEI de 8 bits gravados na Ia linha de gra-vação restrita estão gravados corretamente, depois que oprocesso de confirmação de incremento é executado no 2° bytede dados gravados DI2, a gravação dos dados de gravação DI2na 2a linha de gravação restrita do arranjo de memória 100 éexecutada.

(5) Com a modalidade supramencionada, quando emdecorrência do processo de verificação, o Io byte de dadosgravados DI1 não é corretamente gravado na Ia linha de gra-vação restrita, os dados existentes DEl0id antes da gravaçãoser finalizada no registro interno de 8 bits 152 são regra-vados na Ia linha de gravação restrita, mas também é possí-vel não reescreyê-los. Também neste caso, a gravação do 2°byte de dados gravados DI2 na 2a linha de gravação restritanão é executada e garante-se que os menores valores de 8bits são valores corretamente gravados. Neste Ínterim, paraos valores de 8 bits superiores, no geral, estes não são va-lores que mudam muito durante um curto tempo, então, verifi-cando a certeza com os valores anteriores no computador an-fitrião, é possível evitar problemas.

(6) Com a modalidade supramencionada, exemplos dedados gravados de 16 bits de comprimento foram descritos,mas, além disto, também é possivel fazer esta aplicação domesmo modo também em dados com um comprimento de dados demúltiplos do comprimento de bit da linha do arranjo de memó-ria 100, tal como 24 bits de comprimento ou 32 bits de com-primento, e também é possivel obter os mesmos efeitos.

Segunda Modalidade

Estrutura do Dispositivo semicondutor de memóriaUm dispositivo semicondutor de memória de acordocom uma segunda modalidade é uma EEPROM que armazena infor-mação de uma maneira não volátil e que é acessada seqüenci-almente a partir de um endereço de inicio em unidades de 1bit.

A Figura 10 é um diagrama em blocos ilustrando aestrutura de circuito interno de um dispositivo semicondutorde memória de acordo com a segunda modalidade. Este disposi-tivo semicondutor de memória 10A tem um controlador de aces-so 1110, um controlador de leitura / gravação 1120, um con-tador de endereço 1130 e um arranjo de memória 1140.

O arranjo de memória 1150 tem uma área de memóriade uma capacidade de memória especifica, por exemplo, 25 6bits.

O contador de endereço 1130 é um circuito que in-crementa o valor do contador sincronizado com um sinal derelógio CLK que é inserido em um terminal de sinal de reló-gio CKT. Mais especificamente, o contador de endereço 1130 éum circuito que incrementa (conta para cima) o valor do con-tador sincronizado com o sinal de contagem para cima CP queé transmitido para o controlador de leitura / gravação 1120.Note que o sinal de contagem para cima CP é um sinal de re-lógio que é transmitido a partir do controlador de leitura /gravação 1120 e corresponde ao sinal de relógio interno ICK.Além do mais, o sinal de relógio interno ICK é um sinal derelógio que é transmitido a partir do controlador 1110 cor-respondente ao sinal de relógio CLK. Conseqüentemente, o si-nal de contagem para cima CP é um sinal de relógio corres-pondente ao sinal de relógio CLK, em que o contador de ende-reço 1130 conta para cima o valor do contador sincronizadocom o sinal de relógio CLK.

O valor do contador do contador de endereço 1130 éinserido no arranjo de memória 1140 como o endereço ADD in-dicando uma área de memória de 256 bits do arranjo de memó-ria 1140, em que o local de gravação ou o local de leiturano arranjo de memória 1140 é especificado pelo valor do con-tador do contador de endereço 1130.

O contador de endereço 1130 é reinicializado. parao valor do contador inicial quando o sinal de reinicializa-ção:do contador CRST é inserido. Aqui, o valor inicial nãoprecisa ser um valor com algum relacionamento especifico coma posição inicial do arranjo de memória 1140 e, tipicamente,"0" é usado como o valor inicial. Note que o sinal de reini-cialização do contador CRST é transmitido a partir do con-trolador de leitura / gravação 1120 no inicio ou no fim doacesso (isto é, no inicio ou no fim da leitura ou gravaçãodos dados), ou durante a inicialização do dispositivo.

Conseqüentemente, o contador de endereço 1130 écapaz de especificar locais de gravação ou locais de leituraseqüenciais no arranjo de memória 1140 por meio do valor docontador que conta para cima seqüencialmente a partir do va-lor inicial.

O controlador de acesso 1110 é conectado a um ter-minai de seleção de chipe CST, a um terminal de sinal de re-lógio CKT e a um terminal de sinal de dados IO, em que o si-nal de seleção de chipe CS# é inserido por meio do terminalde seleção de chipe CKT, um sinal de relógio CLK é inseridopor meio do terminal de sinal de relógio CKT, e um sinal dedados DA é inserido ou transmitido por meio de um terminalde sinal de dados IO. O sinal de relógio CLK que foi inseri-do é transmitido para o controlador de leitura / gravação1120 como o sinal de relógio interno ICK. O sinal de dadosDA, se for um sinal de dados inseridos, é transmitido para ocontrolador de leitura / gravação 1120 como o sinal de dadosinseridos IDA e transmitido para o arranjo de memória 1140como um sinal de dados gravados WDA. Se o sinal de dados DAfor um sinal de dados transmitidos, então o sinal de dadoslidos RDA que é transmitido a partir do arranjo de memória1140 é transmitido como o sinal de dados DA.

Além do mais, o controlador de acesso 1110 contro-la o inicio e o término do acesso com base no sinal de sele-ção de chipe CS# e o sinal de dados DA que é inserido sin-cronizado com o sinal de relógio CLK. Especificamente, quan-do o sinal de seleção de chipe CS# é inserido e os dados decomando que especificam tanto os dados de leitura quanto osdados de gravação são inseridos como o sinal de dados DA comsincronização que foi estabelecida antecipadamente, o con-trolador de acesso 1110 transmite o sinal de habilitação deacesso AEN para o controlador de leitura / gravação 1120 epara o contador de endereço 1130 e, se o acesso que é espe-cificado for acesso de gravação, o controlador de acesso1110 controla o inicio do acesso transmitindo um sinal deinicio de acesso WRS para o controlador de leitura / grava-ção 1120. Além do mais, quando a entrada do sinal de seleçãode chipe CS# termina, o controlador de acesso 1110 termina atransmissão do sinal de controle de acesso AEN e se um sinalde inicio de acesso de gravação WRS for transmitido, o aces-so é transmitido pela terminação da transmissão deste sinal.

O controlador de leitura / gravação 1120 é providocom uma unidade de controle de leitura 1122 que controla aleitura de dados, uma unidade de controle de gravação 1124que controla a gravação de dados e uma unidade de execuçãode leitura / gravação 1126 que transmite para o arranjo dememória 1140 um sinal de execução de leitura RD de acordocom a instrução proveniente da unidade de controle de leitu-ra 1122 e que transmite para o arranjo de memória 1140 umainstrução de execução de leitura RD e uma instrução de exe-cução de gravação WR depois das instruções recebidas da uni-dade de controle de gravação 1124, e executa o controlequando dados são lidos ou gravados. Especificamente, sobre osinal de habilitação de acesso AEN e o sinal de inicio degravação WRS proveniente do controlador de acesso 1110, sesomente o AEN for recebido, então a unidade de controle deleitura 1122 e a unidade de execução de leitura / gravação1126 são atuadas, e um sinal de execução de leitura RD étransmitido para o arranjo de memória 1140, sincronizado coma borda descendente (borda ascendente) do sinal de relógiointerno ICK para realizar o processo para a leitura dos da-dos. Neste momento, os dados de leitura incluídos no sinalde dados de leitura RDA proveniente do arranjo de memória1140 (chamados simplesmente de "dados de leitura RDA") sãoinseridos no controlador de acesso 1110 e transmitidos pormeio do terminal de sinal de dados IO como o sinal de dadostransmitidos DA. Além do mais, quando um sinal de habilita-ção de acesso AEN e um sinal de gravação de acesso gravadoWRS são inseridos a partir do controlador de acesso 1110, aunidade de controle de gravação 1124 e a unidade de execuçãode leitura / gravação 1126 são atuadas e um sinal de execu-ção de leitura RD é transmitido para o arranjo de memória1140 sincronizado com a borda descendente (borda ascendente)do sinal de relógio interno ICK enquanto um sinal de execu-ção de gravação WR é transmitido para o arranjo de memória1140 sincronizado com a borda ascendente (borda descendente)do sinal de relógio interno ICK, e os processos de leiturade dados e de gravação de dados descritos a seguir são rea-lizados. Neste momento, o sinal de dados DA que são inseri-dos no controlador de acesso 1110 por meio do terminal desinal de dados IO é transmitido para o arranjo de memória1140 como o sinal de dados gravados WDA e os dados que indi-cam o sinal de dados gravados WDA (chamados simplesmente de"dados gravados WDA") são gravados na ordem em que eles fo-ram inseridos no arranjo de memória 1140.

Note que um recurso característico do dispositivosemicondutor de memória de acordo com a presente modalidadeé o aspecto que a operação de gravação de dados é realizadapela unidade de controle de gravação 1124 e, em virtude deque, quando se refere ao aspecto em que a operação de leitu-ra de dados é feita por meio da unidade de controle de lei-tura 1122, é idêntica à forma que é feita no dispositivo se-micondutor de memória convencional e, então, explicações a-dicionais serão feias a seguir em consideração às operaçõesde gravação de dados.

Operação de Gravação

Como pré-requisitos, consideras que dados multi-bits inseridos seqüencialmente por meio do terminal de sinalde dados IO como o sinal de dados DA são inseridos um bit decada vez começando com o bit mais significativo (MSB) , emque o acesso é realizado com a área de memória no arranjo dememória 1140, iniciando com o endereço que está associadocom o bit mais significativo.

A Figura 11 é um fluxograma mostrando a seqüênciade etapas para a realização da operação de gravação de dadosna segunda modalidade. Da forma descrita anteriormente, estaoperação é capaz de inserir o sinal de habilitação de acessoAEN no controlador de leitura / gravação 1120 a partir docontrolador de acesso 1110 e, quando o sinal de inicio deacesso de gravação WRS é inserido, é realizada pela unidadede controle de gravação 1124.

Quando a operação de gravação é iniciada, a unida-de de controle de gravação 1124 realiza a leitura de dadosna unidade de execução de leitura / gravação 1126 (EtapaS1102). Por exemplo, a unidade de execução de leitura / gra-vação 1126 transmite um sinal de execução de leitura RD parao arranjo de memória 1140 sincronizado com a borda descen-dente do sinal de relógio interno ICK. Neste momento, os da-dos armazenados (dados armazenados) são lidos a partir doarranjo de memória no local de área de memória corresponden-te ao valor de endereço expresso pelo sinal de endereço ADDque é transmitido a partir do contador de endereço 1130 doarranjo de memória 1140 em resposta ao sinal de execução deleitura RD. Note que a transmissão do sinal de execução deleitura RD é realizada sincronizada com a borda descendentedo sinal de relógio interno ICK mesmo no outro processo deleitura que será descrito a seguir.

Além do mais, a unidade de controle de gravação1124 compara os dados que expressam o sinal de dados de lei-tura RDA (doravante chamados de "dados de leitura") que sãotransmitidos do arranjo de memória 1140 e lidos da formadescrita anteriormente com os dados que expressam o sinal dedados inseridos IDA (chamados simplesmente de "dados inseri-dos") que são transmitidos a partir do controlador de acesso1110 e inseridos por meio do terminal de sinal de dados IO(na Etapa S1104), e determina se os dados lidos casam ou nãocom os dados inseridos (Etapa S1106).

Se o valor dos dados lidos casar com o valor dosdados inseridos (Etapa S1106: Sim), então a unidade de con-trole de gravação 1124 incrementa o valor do contador docontador de endereço 1130 em um (Etapa S1108) e, então, jul-ga se a operação de acesso foi ou não completada (EtapaS1110) e, se a operação de acesso deve continuar (EtapaS1110: Não), então, novamente, a leitura de dados é novamen-te realizada na unidade de execução de leitura / gravação1126 (Etapa S1102). Por exemplo, o controlador de leitura /gravação 1120 transmite o sinal da contagem para cima CP pa-ra o contador 1130 sincronizado com a próxima borda descen-dente do relógio interno ICK depois que a unidade de execu-ção de leitura / gravação 1126 transmite o sinal de execuçãode leitura RD. Neste momento, o valor do contador do conta-dor 1130 é incrementado em 1 depois do sinal de contagem pa-ra cima CP. Note que o contador 1130 incrementa o valor docontador a cada ciclo com cada borda descendente do sinal decontagem para cima CP, que corresponde ao sinal de relógiointerno ICK (sincronização de contagem para cima).

Conseqüentemente, a unidade de controle de grava-ção 1124 repete o processo de leitura de dados (Etapa S1102)e o processo de comparação com os dados inseridos (EtapaS1104) até que os dados lidos e os dados de entrada parem decasar (Etapa S1106: Não).

Note que a unidade de controle de gravação 1124,na determinação do fim da operação de acesso supramencionada(Etapa S1110), reinicializa o valor do contador do contadorde endereço 1130 (Etapa S1124) quando determina-se que a o-peração de acesso deve ser finalizada (Etapa S1110: Sim),completando, assim, a operação de gravação. A decisão se aoperação de acesso foi ou não completada pode ser feita combase em se o sinal de seleção de chipe #CS ou o sinal de ha-bilitação de acesso AEN foi ou não inserido. Especificamen-te, pode-se determinar que a operação de acesso foi comple-tada quando o sinal que é usado como a base para a decisão,por exemplo, o sinal de habilitação de acesso AEN está em umestado não ativo.

Por outro lado, na decisão se o valor dos dadoslidos supramencionados casam ou não com o valor dos dadosinseridos (Etapa S1106), se o valor dos dados lidos não casacomo valor dos dados inseridos (Etapa S1106: Não), então aunidade de controle de gravação 1124 determina se o valor dedados inseridos é "1" ou não (Etapa 1112).

Se o valor dos dados inseridos for "1" (EtapaS1112: Sim), então o identificador de habilitação de grava-ção é ajustado (Etapa S1114) e a gravação é realizada paraos dados de entrada como os dados gravados na unidade de e-xecução de leitura / gravação 1126 (Etapa S1116). Por exem-plo, a unidade de execução de leitura / gravação 1126 trans-mite o sinal de execução de gravação WR para o arranjo dememória 1140 sincronizado com o sinal de relógio internoICK. Neste momento, os dados de entrada (os dados gravados)são gravados na área de memória na posição da área de memó-ria que corresponde ao valor de endereço que é indicado pelosinal de endereço ADD que é transmitido do contador de ende-reço 1130 no arranjo de memória 1140.

Além do mais, a unidade de controle de gravação1124 incrementa em um o valor do contador do contador de en-dereço 1130 com a próxima sincronização de contagem para ci-ma (Etapa S1118) e, então, determina se a operação de acessofoi ou não completada (Etapa 1120).Quando a operação de acesso deve ser continuada(Etapa S1120: Não) então o processo de gravação de dados (E-tapa S1116) e o processo de contagem para cima do endereço(Etapa S1118) são executados novamente. Por outro lado,quando a operação de acesso é completada (Etapa S1120: Sim),o ajuste do identificador de habilitação de gravação é limpo(Etapa S1122) e o valor do contador para o contador de ende-reço 1130 é reinicializado (Etapa S1124) para terminar a o-peração de gravação.

Além do mais, na decisão se o valor dos dados deentrada supramencionados é "1" ou não (Etapa S1110), se adeterminação é que o valor dos dados de entrada não é "1"(Etapa S1110: Não), então a unidade de controle de gravação1124 proibe a gravação dos dados de entrada (Etapa S1126) epára a operação da unidade de execução de leitura / gravação1126 até que a operação de acesso seja completada (EtapaS1128: Não) . Por outro lado, se a operação de acesso foicompletada (Etapa S1128: Sim), então o valor do contador docontador de endereço 1130 é reinicializado (Etapa S1124) :e aoperação de gravação é terminada.

A seguir, um exemplo especifico da operação degravação supramencionada será explicado. O caso de gravardados binários de 4 bits em uma área de memória de 4 bitsserá considerado por conveniência de explicação. Por exem-pio, os dados (1010b) serão armazenados em cada uma das á-reas de memória de 4 bits. Note que o "b" neste valor indicaque o valor é um dado binário, em que dos quatro números "1"ou "0", aquele mais à esquerda é o "MSB" (bit mais signifi-cativo) e aquela mais à direita é o "LSB" (bit menos signi-ficativo) .

Por exemplo, quando os dados de entrada (os dadosgravados) "1010b" são inseridos seqüencialmente, começandocom o bit mais significativo do lado esquerdo, os bits dememória correspondentes àqueles bits são comparados seqüen-cialmente. Neste momento, os dados de entrada e os dados ar-mazenados casam para cada bit, então o processo de gravaçãode dados não é realizado.

Além do mais, quando os dados inseridos "1100b"são inseridos, ao contrário dos dados armazenados "1010b", osegundo bit a partir da esquerda nos dados de entrada é um"1" enquanto que o valor dos dados armazenados é "0" e, en-tão, há uma divergência e o valor dos dados de entrada é"1", então o valor dos dados de entrada é maior que o valordos dados armazenados. 0 resultado é que o identificador dehabilitação de gravação é ajustado e é gravado "1" para osegundo bit a partir da esquerda, "0" para o terceiro bit e"0" para o quarto bit, seqüencialmente, em que- os dados"1010b" que são armazenados em cada uma das regiões de memó-ria de quatro bits são sobregravados com os dados de entrada"1100b".

Além do mais, quando os dados de entrada "1001b"são inseridos, então, em relação aos dados armazenados"1010b", o "0" é o valor dos dados de entrada que é o ter-ceiro bit a partir da esquerda, e "i" é o valor correspon-dente nos dados armazenados e, então, há uma divergência.Entretanto, o valor dos dados de entrada é "0", então o va-lor dos dados de entrada é menor que o valor dos dados arma-zenados. 0 resultado é que o identificador de habilitação degravação não é ajustado, mas em vez disto, a gravação dosdados de entrada "1001b" é proibida.

Da forma explicada anteriormente, na operação degravação de acordo com a segunda modalidade, os dados sãosobregravados somente quando o valor dos dados de entrada,como os dados gravados, é maior que o valor dos dados arma-zenados e, se os dados gravados forem menores que os dadosarmazenados, então a gravação é proibida. Isto torna possí-vel impedir a gravação exceto quando a gravação está em con-formidade com as condições de dados que foram ajustadas comantecedência.

Note que, embora na operação de gravação na segun-da modalidade supradescrita os dados de entrada não tenhamsido gravados quando os dados gravados casaram com os dadosarmazenados, em vez disto, o identificador de habilitação degravação pode ser ajustado para gravar os dados de entradapara que a gravação de dados se j a proibida; somente no casoem que os dados gravados são menores que os. dados armazena-dos .

Além do mais, embora na operação de gravação dasegunda modalidade supradescrita a explicação tenha sido pa-ra a gravação de dados seqüencialmente em unidades de bitúnico, inversamente, os dados podem ser gravados em unidadesde n bits. Entretanto, em um caso como este,- há uma necessi-dade de um armazenamento temporário de dados para manter osdados de entrada para cada um dos bits até que todos os nbits de dados tenham sido inseridos.

Entretanto, na operação de gravação da segunda mo-dalidade, os dados podem ser sobregravados somente quando acondição de dados dos "dados de gravação for maior que osdados armazenados" dor satisfeita. Entretanto, a fim de re-duzir o tempo de geração do sinal de execução de gravação WRquando, por exemplo, a sincronização do sinal de relógioCLK, que serve como a referência para a geração do sinal deexecução de gravação WR, muda e a operação é realizada, e-xiste a possibilidade dos dados serem gravados mesmo se osdados não satisfizerem as condições dos dados. Assim, umdispositivo semicondutor de memória de acordo com a presenteinvenção que trata desta situação será agora descrito.

Terceira Modalidade

Estrutura do Dispositivo semicondutor de memória0 dispositivo semicondutor de memória de acordocom a terceira modalidade é uma EEPROM em que o acesso é re-alizado seqüencialmente, começando em um endereço de inicio,bit a bit, junto com o armazenamento do conteúdo de memóriade uma maneira não volátil similar ao. caso da segunda moda-lidade .

A Figura 12 é um diagrama em blocos ilustrando aestrutura de circuito interno do dispositivo semicondutor dememória de acordo com a terceira modalidade. Este dispositi-vo semicondutor de memória 20A é provido não somente com umcontrolador de acesso 1210, um controlador de leitura / gra-vação 1220, um contador de endereço 12-30 e um arranjo de me-mória 124 0, mas também com um armazenamento temporário dedados 1228 e um subtrator 1232.

0 controlador de acesso 1210, o contador de ende-reço 1230 e o arranjo de memória 1240 são os mesmos que ocontrolador de acesso 1110, o contador de endereço 1130 e oarranjo de memória 1140 do dispositivo semicondutor de memó-ria da segunda modalidade (ver Figura 10).

O armazenamento temporário de dados 1228 finalizao sinal de dados de entrada IDA proveniente do controladorde acesso 1210 dependendo do sinal de finalização DLT que éinserido a partir do controlador de leitura / gravação 1220,e transmite para o arranjo de memória 1140 os dados finali-zados como o sinal de dados gravados WDA.

O subtrator 1232 transmite para o arranjo de memó-ria 1140 um endereço que indica o valor em que o valor docontador foi decrementado (doravante chamado de "endereçodecrementado") ou o endereço que é expressado pelo valor docontador do contador de endereço 1230 (doravante chamado de"endereço não decrementado") como o sinal de endereço ADD deacordo como sinal de decremento :DEC proveniente do controla-dor de leitura / gravação 1220. .

O controlador de leitura / gravação 1220 é providocom uma unidade de controle de leitura 1222, uma unidade decontrole de gravação 1224 e uma unidade de execução de lei-tura / gravação 1226 e realmente controla o acesso (leiturade dados ou gravação de dados) fundamentalmente da mesma ma-neira que o controlador de leitura / gravação 1120 da segun-da modalidade. A unidade de controle de leitura 1222 e a u-nidade de execução de leitura / gravação 1226 são as mesmasque a unidade de controle de leitura 1222 e a unidade de e-xecução de leitura / gravação 1126 da segunda modalidade.

A unidade de controle de gravação 1224 controla aoperação do contador de endereço 1230, da unidade de execu-ção de leitura / gravação 1226, do armazenamento temporáriode dados 1228 e do subtrator 1232 para controlar a operaçãode gravação de dados da forma descrita a seguir.

Note que a parte da operação de gravação de dadospor meio do controle da unidade de controle de gravação 1224também é um recurso característico do dispositivo semicondu-tor de memória da presente modalidade em que, quando se re-fere ao aspecto da operação de leitura de dados sendo reali-zada pela unidade de controle de leitura 1122, este aspectoé o mesmo que em um dispositivo semicondutor de memória con-vencional, então, a seguir, a explicação será sobre a opera-ção de gravação de dados feita pela unidade de controle degravação 12.

Operações de Gravação

Como no caso das operações de gravação da segundamodalidade, considera-se .que dados multibits inseridos se-qüencialmente por meio do terminal de sinal de dados IO comoo sinal de dados DA são inseridos em unidades de bit únicoseqüencialmente começando com o bit mais significativo (oMSB) onde a posição da área de memória no arranjo de memória1240 é acessada em um endereço proveniente de um endereçopara o qual há um relacionamento definido com o bit maissignificativo.

A Figura 13 é um fluxograma ilustrando o processona operação para gravar dados da terceira modalidade. Comona segunda modalidade, nesta operação, quando um sinal dehabilitação de acesso AEN é inserido no controlador de lei-tura / gravação 1220 a partir do controlador de acesso 1210e um sinal de inicio de acesso WRS é inserido, então estaoperação é executada pela unidade de controle de gravação1224.

Quando a operação de gravação é iniciada, a unida-de de controle de gravação 1224 executa a leitura dos dadosna unidade de execução de leitura / gravação 1226 (EtapaS1202). Por exemplo, a unidade de execução de leitura / gra-vação 1226 transmite um sinal de execução de leitura ED parao arranjo de memória 1240 sincronizado com a borda descen-dente do sinal de relógio interno ICK. Neste momento, de a-cordo como sinal de execução de leitura RD, os dados que sãoarmazenados ("dados armazenados") são lidos a partir da áreade memória no arranjo de memória 1240 na posição de arranjode memória que corresponde ao valor de endereço que expressao sinal de endereço ADD que é transmitido a partir do conta-dor de endereço 1230. Note que a transmissão do sinal de e-xecução de leitura RD é realizada em sincronia com a bordadescendente do sinal de relógio interno ICK, tanto aquiquando em outros processos de leitura descritos a seguir.

Além do mais, a unidade de controle de gravação1224 determina se o valor dos dados lidos casam ou não com ovalor dos dados inseridos (Etapa S1206) comparando os dadosinseridos com os dados que são lidos a partir do arranjo dememória 1240, lidos da forma supradescrita (Etapa S1204).Quando o valor dos dados lidos casa com o valordos dados de entrada (Etapa S1206: Sim), então a unidade decontrole de gravação 1224, depois de finalizar os dados deentrada no armazenamento temporário de dados 1228 (EtapaS1208) incrementa o valor do contador do contador de endere-ço 1230 em 1 (Etapa 1210) e, então, determina se a operaçãode acesso foi ou não completada (Etapa S1212) e, se a opera-ção de acesso estiver continuando (Etapa S1212: Não), entãofaz com que a leitura de dados seja realizada novamente pelaunidade de execução de leitura / gravação 1126 (EtapaS1202) . Por exemplo, o controlador de leitura / gravação1220 transmite um sinal de finalização DLT para o armazena-mento temporário de dados 1228 em sincronia com a borda as-cendente do sinal de relógio interno ICK depois que a unida-de de execução de leitura / gravação 1226 transmitiu o. sinalde execução de leitura RD. Neste momento, os dados (dados deentrada) que expressam o sinal de dados de entrada IDA que étransmitido do controlador de acesso 1110 são finalizados noarmazenamento temporário de dados 1228 de acordo com o sinalde finalização DLT. Além do mais, o controlador de leitura /gravação 1220 transmite para o contador 1230 um sinal decontagem para cima CP em sincronia com a próxima borda des-cendente do sinal de relógio interno ICK depois que a unida-de de execução de leitura / gravação 1226 transmitiu um si-nal de finalização DLT para o armazenamento temporário dedados 1228. Neste momento, o valor do contador do contador1230 é incrementado em um de acordo com o sinal de contagempara cima CP. Note que o armazenamento temporário de dados1228 finaliza os dados de entrada para cada ciclo com umasincronização (a sincronização de finalização) da borda as-cendente de cada sinal de relógio interno ICK. Além do mais,o contador 1230 incrementa o valor do contador com cada ci-cio com a sincronização (a sincronização de contagem paracima) da borda descendente de cada um dos sinais de contagempara cima CP que correspondem ao sinal de relógio interno ICK.

Conseqüentemente, a unidade de controle de grava-ção 1224 repete o processo de leitura de dados (Etapa S1202)e o processo de comparação de dados de entrada (Etapa S1204)até que os dados lidos e os dados de entrada não casem mais(Etapa S1206: Não).

Note que a unidade de sinal de gravação 1224, de-terminando a conclusão da supramencionada operação de acesso(Etapa S1212), reinicializa o valor do contador do contadorde endereço 1230 (Etapa S1250) se for determinado que a ope-ração de acesso está completa (Etapa S1212: Sim) para con-cluir ;a operação de gravação. Quando a operação de acessoestá concluída, a decisão pode ser feita com base em se umsinal de seleção de chipe #CS ou um sinal de habilitação deacesso AEN é ou não inserido. Especificamente, a operação deacesso pode ser determinada completa se o sinal que é a basepara esta decisão, por exemplo, o sinal de habilitação deacesso AEN, estiver em um estado inativo.

Por outro lado, quando a unidade de controle degravação 1224, ao determinar se o valor dos dados lidos ca-sam ou não com o valor dos dados de entrada (Etapa S1206),se a decisão for que o valor dos dados lidos não casam com ovalor dos dados de entrada (Etapa S1206: Não), então decide-se se o valor dos dados de entrada é "1" ou não (EtapaS1214) .

Se o valor dos dados de entrada for "1" (EtapaS1214: Sim), então o identificador de habilitação de grava-ção é ajustado (Etapa S1216) e os dados de entrada são fina-lizados no armazenamento temporário de dados 1228 na próximasincronização de finalização (Etapa S1218) e a gravação dedados é executada pela unidade de execução de leitura / gra-vação 1226 (Etapa S1220). Por exemplo, o controlador de lei-tura / gravação 1220 transmite o sinal de finalização DLTpara o armazenamento temporário de dados 1228 em sincroniacom a próxima borda ascendente do sinal de relógio internoICK depois que a unidade de execução de leitura / gravação1226 transmitiu o sinal de execução de leitura RD. Neste mo-mento, os dados de entrada são finalizados no armazenamentotemporário de dados 1228 de acordo com o sinal de finaliza-rão DLT. Além do mais, depois que o sinal de execução deleitura RD foi transmitido, a unidade de execução de leitura/ gravação transmite um sinal de execução de gravação WR pa-ra o arranjo de memória 1240 em sincronia com a próxima bor-da ascendente do sinal de relógio interno ICK. Neste momen-to, os dados de entrada (dados gravados) são gravados na á-rea de memória da posição da área de memória no arranjo dememória 1240 que corresponde ao valor do endereço que ex-pressa o sinal de endereço ADD que é transmitido a partir docontador de endereço 1230.Além do mais, a unidade de controle de gravação1224 incrementa em 1 o valor do contador do contador de en-dereço 1230 na próxima sincronização de contagem para cimado endereço (Etapa S1220).

A seguir, a unidade de controle de gravação 1224ajusta (na Etapa S1124) como um endereço de leitura um ende-reço (o endereço decrementado) que tem um valor em que o va-lor do contador (o valor do endereço) do contador de endere-ço 1230 foi decrementado em "1" em um subtrator 1232, e fazcom que a unidade de execução de leitura / gravação 1226 e-xecute a leitura de dados (Etapa S1226).

Além do mais, a unidade de controle de gravação1224 correlaciona os dados lidos e os dados gravados paracomparar os dados (os dados finalizados) que estão finaliza-dos no armazenamento temporário de dados 1228 (Etapa S1228)para determinar se o valor dos dados lidos casa ou não com ovalor dos dados finalizados (Etapa S1230).

Se o valor dos dados lidos casa com o valor dosdados finalizados (Etapa S1230: Sim), então os primeiros da-dos de entrada são finalizados (Etapa S1232) no armazenamen-to temporário de dados 1228 na próxima sincronização de fi-nalização, e o endereço no valor do contador do contador deendereço 1230 (o endereço não decrementado) é ajustado comoo endereço gravado no subtrator 1232 (Etapa 1234) para fazercom que os dados de entrada sejam gravados na unidade de e-xecução de leitura / gravação 1126 como os dados gravados(Etapa S1236).

Além do mais, a unidade de controle de gravação1224 incrementa o valor do contador do contador de endereço1230 em 1 na próxima sincronização de contagem para cima (E-tapa S1238) para determinar se a operação de acesso foi ounão completada (Etapa S1240).

Se a operação de acesso estiver continuando (EtapaS1240: Não), então novamente os processos do processo de fi-nalização de dados de entrada (Etapa 1232) até o processo decontagem para cima de endereço (Etapa 1238) são executados.Por outro lado, se a operação de acesso deve ser finalizada(Etapa 1240: Sim), então o ajuste do identificador de habi-litação de gravação é limpo (Etapa S1242) para reinicializaro valor do contador do contador de endereço 1230 (EtapaS1250) para concluir a operação de gravação.

Além do mais, a unidade de controle de gravação1224, determinando se o valor dos dados lidos supramenciona-dos casam ou não com o valor dos dados finalizados (EtapaS1230), limpa o ajuste do identificador de habilitação degravação (Etapa S1233) se o valor dos dados lidos não casarcom o valor dos dados finalizados (Etapa S1230: Não) e proi-be a gravação dos dados de entrada (Etapa S1246) até que aoperação de acesso tenha sido completada (Etapa S1248: Não),impedindo a operação da unidade de execução de leitura /gravação 1226. Por outro lado, quando a operação de acessoestiver concluída (Etapa S1248: Sim), então o valor do con-tador do contador de endereço 1230 é reinicializado (EtapaS1250), concluindo a operação de gravação.

A seguir, um exemplo especifico das operações su-pramencionadas será explicado. Para conveniência de explica-ção, considera-se que quatro bits de dados serão gravados emuma área de memória de quatro bits. Por exemplo, considera-se que os dados "1010b" foram gravados em cada área de memó-ria de 4 bits. Note que o "b" neste valor indica que o valoré um dado binário, em que destes quatro 1 ou 0, aquele à es-querda é o bit mais significativo (MSB) e aquele à direita éo bit menos significativo (LSB).

Por exemplo, os dados de entrada (os dados grava-dos) são inseridos seqüencialmente começando com o bit maissignificativo na borda esquerda, e comparados seqüencialmen-te com os bits correspondentes nos dados armazenados"1010b". Neste momento, o valor dos dados de entrada no se-gundo bit a partir da esquerda é "1" e o valor dos dados ar-mazenados "0" não casa e o valor dos dados de entrada é "1",então, o valor dos dados de entrada é maior que o valor dosdados armazenados. O resultado é que o identificador de ha-bilitação de gravação é ajustado e os dados de entrada pro-venientes de cada bit do segundo bit até o quarto bit sãolidos seqüencialmente. Aqui, depois que os dados de entradapara o segundo bit da esquerda foram gravados, os dados queforam gravados são lidos e o valor dos dados lidos é "0",então o valor dos dados de gravação de "1" não foi gravado,então a gravação do terceiro bit e do quarto bit é proibida.

Da forma explicada anteriormente, na operação degravação da terceira modalidade, os dados de entrada, comoos dados gravados, e os dados armazenados, como os dados ar-mazenados, são comparados bit a bit seqüencialmente do bitmais significativo até o bit menos significativo e, quandoos dados de entrada são os maiores, então a gravação é habi-litada e, depois que os dados foram gravados para aquelebit, é realizada uma verificação se os dados foram ou nãogravados corretamente. Além do mais, se a gravação não foirealizada corretamente, então a habilitação da gravação écancelada, tornando possível proibir gravação adicional. Is-to torna possivel reforçar a proteção de gravação além doque é feito na segunda modalidade, impedindo a gravação ex-ceto sob as condições de dados prescritos.

Exemplos Modificados da Operação de Gravação

Embora na operação de gravação da terceira modali-dade supramencionada tenha sido explicado que a operação degravação é realizada seqüencialmente bit a bit, em vez dis-to, a gravação pode ser realizada combinando dados de unida-des de n bits (onde n é um número inteiro não menor qué 2).

As Figuras 14 e 15 são fluxogramas ilustrando aseqüência para as operações de gravação de dados em uma ter-ceira modalidade modificada. Nestas operações, a Etapa S1228até a Etapa S1244 na operação de gravação mostrada na Figura13 são modificações das Etapas S1302 até S1340, em que osprocessos são os mesmos à parte destes pontos que foram mo-dificados. Explicações em relação a estes processos modifi-cados serão descritas a seguir.

Quando o identificador de habilitação de gravaçãoé ajustado (Etapa S1216) em cada sincronização de finaliza-ção, a unidade de controle de gravação 1224 finaliza (na E-tapa S1302) os dados de entrada que foram inseridos seqüen-cialmente no armazenamento temporário de dados 1228 até quecada um dos valores dos menores n bits (AO, A2, ... An-1) doendereço que é transmitido a partir do contador de endereço1230 seja "1" (Etapa S1304: Não) e o valor de contador docontador de endereço 1230 seja incrementado seqüencialmente(Etapa 1306) em cada sincronização de contagem para cima doendereço. Além do mais, quando todos os valores do endereçodos menores n bits são todos "1" (etapa S1304: Sim), faz-secom que a unidade de execução de leitura / gravação 1224 e-xecute, todos de uma vez, a gravação dos dados finalizadospara os n bits que são finalizados no armazenamento temporá-rio de dados 1228 (Etapa S1308) e, então, na próxima sincro-nização de contagem para cima do endereço, o valor do conta-dor do contador de endereço 1230 é incrementado em um (EtapaS1310) .

A seguir, a unidade de controle de gravação 1224ajusta como o endereço de leitura um endereço decrementado(Etapa S1312) em que o valor de contador (o valor do endere-ço) do contador de endereço 1230 é decrementado em n no sub-trator 1232 e faz com que a unidade de execução de leitura /gravação 1226 realize a leitura dos dados (Etapa S1314).

Além do mais, a unidade de controle de gravação1224 correlaciona os dados lidos e os dados gravados e oscompara com os dados (dados finalizados) que são finalizadosno armazenamento temporário de dados 1228 (Etapa S1316) paradeterminar se o valor dos dados lidos casa ou não com o va-lor dos dados finalizados (Etapa S1318).

Se o valor dos dados lidos não casar com o valordos dados finalizados (Etapa S1318: Não), o ajuste do iden-tificador de habilitação de gravação é limpo (Etapa 1326)para proibir a gravação dos dados de entrada (Etapa S1246).Por outro lado, se o valor dos dados lidos casa com o valordos dados finalizados (Etapa S1318: Sim), então o processode incremento do endereço (Etapa S1322) , o processo de fina-lização de dados de entrada (Etapa S1324), o processo de a-juste de endereço lido (Etapa S1312), o processo de leiturade dados (Etapa S1314), o processo de comparação de dadosfinalizados (Etapa S1316) e o processo de decisão (Etapa1318) são repetidos até que todos os valores para os menoresn bits do endereço lido transmitidos a partir do contador deendereço sejam "1" (Etapa S1320: Não). Por outro lado, quan-do todos os valores dos menores n bits do endereço lido ti-verem ido para "1" (Etapa S1320: Sim), então um endereço de-crementado expressando o valor de contador do contador deendereço 1230 é ajustado como o endereço gravado no subtra-tor 1232 (Etapa S1328) para fazer com que a unidade de exe-cução de leitura / gravação 1126 escreva, todos de uma vez,os n bits dos dados finalizados que são finalizados no arma-zenamento temporário de dados 1228 (Etapa S1330).

A seguir, a unidade de controle de gravação 1224incrementa o valor do contador do contador de endereço 1230em 1 em cada sincronização de contagem para cima de endereço(Etapa S1334) até que cada um dos valores de bit para os me-nores n bits do endereço gravado seja "1" (Etapa S1332: Não)e, então, se a operação de acesso não estiver completa (Eta-pa S1336: Não), finaliza os dados de entrada na sincroniza-ção de finalização correspondente (Etapa S1338). Quando ovalor para cada bit nos menores n bits do endereço gravadosão todos "1" (Etapa S132: Sim), então faz-se com que a uni-dade de execução de leitura / gravação 1126 escreva simulta-neamente os n bits dos dados finalizados que são finalizadosno armazenamento temporário de dados 1228 (Etapa S1330).

Se a operação de acesso for completada (EtapaS1336: Sim), então o ajuste de identificador de habilitaçãode gravação é limpo (Etapa S134 0), proibindo a gravação dosdados de entrada (Etapa S1246).

Na operação de gravação supradescrita, os n bitsde dados podem ser todos gravados juntos.

Outras Modalidades em troca da Segunda e TerceiraModalidades

(1) Embora no segundo e terceiro exemplos de moda-lidade supramencionados tenha sido dada uma explicação emrelação à capacidade do arranjo de memória ter 256 bits, apresente invenção não está limitada a isto, mas, em vez dis-to, a capacidade da memória pode ser modificada conforme a^propriado de acordo com a quantidade de dados que devem sergravados.

(2) Embora na segunda e terceira modalidades su-pradescritas tenha sido dada uma explicação do caso em que agravação é habilitada quando os dados gravados são maioresque os dados armazenados e a gravação é proibida quando osdados gravados são menores que os dados armazenados, em vezdisto, a gravação pode ser habilitada quando os dados grava-dos são menores que os dados armazenados e a gravação podeser proibida quando os dados gravados forem menores que osdados armazenados.

(3) Embora no segundo e terceiro exemplos da moda-lidade tenha sido dada uma explicação em relação ao uso deuma EEPROM como o dispositivo semicondutor de memória, namedida em que o dispositivo de memória é regravável e podemanter os dados em um estado não volátil, a presente inven-ção não é limitada às EEPROMs, mas pode ser um outro dispo-sitivo de memória em que a memória é lida ou gravação em umaunidade multibits.

Da forma mencionada anteriormente, o dispositivosemicondutor de memória da presente invenção e o método paracontrolar a gravação no dispositivo semicondutor de memóriaforam descritos com base em diversas modalidades, mas as mo-dalidades supramencionadas da invenção são para tornar apresente invenção fácil de entender e não limitam a presenteinvenção. É óbvio que a presente invenção pode ser modifica-da ou melhorada sem perde o foco dos pontos chave e do esco-po das reivindicações e que a presente invenção inclui itensequivalentes. ;

Claims

1. Dispositivo semicondutor de memória,CARACTERIZADO pelo fato de que compreende:um arranjo de memória não volátil acessado seqüen-cialmente que tem um endereço de armazenamento de gravaçãorestrita de uma unidade de endereço pré-determinada que ar-mazena dados com a característica de aumento de valor;módulo de manutenção de dados gravados que mantémdados de gravação a ser gravados no endereço de armazenamen-to de gravação restrita usando uma unidade de endereço pre-determinada;módulo de gravação de dados que grava os dadosgravados mantidos no endereço de armazenamento de gravaçãorestrita usando a unidade de endereço pré-determinada;módulo de leitura que lê dados existentes armaze-nados no endereço de armazenamento de gravação restrita doarranjo de memória;módulo de determinação que determina se o valordos dados de gravação mantidos é ou não maior ou igual aovalor dos dados existentes lidos; euma unidade de controle que, quando o valor dosdados de gravação é maior ou igual ao valor dos dados exis-tentes, executa a gravação dos dados de gravação no endereçode armazenamento de gravação restrita do arranjo de memóriausando o módulo de gravação.

2. Dispositivo semicondutor de memória, de acordocom a reivindicação 1, CARACTERIZADO pelo fato -de quequando o valor dos dados de gravação é menor que ovalor dos dados existentes a unidade de controle não executaa gravação dos dados de gravação no endereço de armazenamen-to de gravação restrita.

3. Dispositivo semicondutor de memória, de acordocom a reivindicação 1, CARACTERIZADO pelo fato de que,quando a contagem do endereço de armazenamento degravação restrita é n vezes (n é um número natural), a uni-dade de endereço pré-determinada,o módulo de determinação determina se o valor dosdados de gravação é ou não maior ou igual ao valor dos dadosexistentes para cada uma das unidades de endereço pre-determinadas, e,para todos os endereços de armazenamento de grava-ção restrita, quando o valor dos dados existentes é maior ouigual ao valor dos dados de gravação, a unidade de controleexecuta a gravação dos dados de gravação usando o módulo degravação em todos os endereços de armazenamento de gravaçãorestrita do arranjo de memória.

4. Dispositivo semicondutor de memória, de acordocom a reivindicação 3, CARACTERIZADO pelo fato de que,para todos os endereços dos endereços de armazena-mento de gravação restrita, quando o valor dos dados de gra-vação é menor que o valor dos dados existentes, a unidade decontrole não executa a gravação dos dados de gravação em to-dos os endereços de armazenamento de gravação restrita.

5. Dispositivo semicondutor de memória, de acordocom qualquer uma das reivindicações 1 a 4, CARACTERIZADO pelo fato de queo módulo de determinação lê para cada 1 endereçoos dados gravados provenientes do módulo de manutenção dedados gravados cada vez que os dados existentes são lidospara cada 1 endereço pelo módulo de leitura e determina se ovalor dos dados de gravação é ou não um valor maior ou igualao valor dos dados existentes lidos.

6. Dispositivo semicondutor de memória, de acordocom qualquer uma das reivindicações 1 a 4, CARACTERIZADO pe-lo fato de queo módulo de determinação usa os dados existentesda unidade de endereço pré-determinada lidos para cada 1 en-dereço pelo módulo de leitura e os dados gravados da unidadede endereço pré-determinada mantidos no módulo de manutençãode dados gravados, e determina se o valor dos dados de gra-vação é ou não um valor maior ou igual ao valor dos dadosexistentes lidos.

7. Dispositivo semicondutor de memória, de acordocom qualquer uma das reivindicações 1 a 6, CARACTERIZADO pe-lo fato de que :dados são armazenados na ordem a partir do bitmais significativo no endereço de armazenamento de gravaçãorestrita do arranjo de memória, eo módulo de gravação de dados executa a gravaçãodos dados na ordem a partir do bit mais significativo no ar-ranjo de memória.

8. Dispositivo semicondutor de memória,CARACTERIZADO pelo fato de que compreende:um arranjo de memória não volátil acessado seqüen-cialmente que tem um endereço de armazenamento de gravaçãorestrita de uma unidade de endereço pré-determinada que ar-mazena dados com a característica de diminuição de valor;módulo de manutenção de dados gravados que mantémdados de gravação a ser gravados no endereço de armazenamen-to de gravação restrita usando uma unidade de endereço pré-determinada;módulo de gravação de dados que grava os dadosgravados mantidos no endereço de armazenamento de gravaçãorestrita usando a unidade de endereço pré-determinada;módulo de leitura que lê dados existentes armaze-nados no endereço de armazenamento de gravação restrita doarranj o de memória;módulo de determinação que determina se o valordos dados de gravação mantidos é ou não menor ou igual aovalor dos dados existentes lidos; euma unidade de controle que, quando o valor dosdados de gravação é menor ou igual ao valor dos dados exis-tentes, executa a gravação dos dados de gravação no endereçode armazenamento de gravação restrita do arranjo de memóriausando o módulo de gravação.

9. Dispositivo semicondutor de memória, de acordocom a reivindicação 8, CARACTERIZADO pelo fato de que,quando o valor dos dados de gravação é maior que ovalor dos dados existentes, a unidade de controle não execu-ta a gravação dos dados de gravação no endereço de armazena-mento de gravação restrita.

10. Dispositivo semicondutor de memória que arma-zena dados com a característica do aumento de valor como da-dos regraváveis, CARACTERIZADO pelo fato de que compreende:um arranjo de memória não volátil que é acessadoseqüencialmente e para o qual há 8 células de dados que ar-mazenam um bit de dados por 1 linha e que tem uma linha degravação restrita que armazena os dados regraváveis;módulo de recepção de dados que recebe dados gra-vados em múltiplos de 8 bits a ser gravados na linha de gra-vação restrita do arranjo de memória;módulo de manutenção de dados gravados que mantém-8 bits de dados de gravação dos dados de gravação recebidos;módulo de gravação de dados que grava os 8 bitsmantidos de dados gravados em unidades de 8 bits na linha degravação restrita;módulo de leitura que lê dados existentes armaze-nados na célula de dados da linha de gravação restrita doarranjo de memória;um módulo de determinação que determina para cadaunidade de 8 bits de dados de gravação se o valor dos dadosde gravação é ou não. um valor maior ou igual ao valor dosdados existentes lidos; euma unidade de controle que, quando o valor dosdados de gravação é maior ou igual ao valor dos dados exis-tentes para todos os dados gravados em unidades de 8 bits,executa a gravação dos dados de gravação em todas as célulasde dados em questão da linha de gravação restrita usando omódulo de gravação.

11. Dispositivo semicondutor de memória, de acordocom a reivindicação 10, CARACTERIZADO pelo fato de que,quando o valor dos dados de gravação é menor que ovalor dos dados existentes para todos os dados gravados emunidades de 8 bits, a unidade de controle não executa a gra-vação dos dados de gravação para todas as células de dadosem questão da linha de gravação restrita.

12. Dispositivo semicondutor de memória, de acordocom as reivindicações 10 ou 11, CARACTERIZADO pelo fato dequeo módulo de determinação lê os dados gravados pro-venientes do módulo de manutenção de dados gravados para ca-da 1 bit cada vez que os dados existentes são lidos para ca-da 1 bit pelo módulo de leitura e determina se o valor dosdados de gravação é ou não um valor maior ou igual ao valordos dados existentes lidos.

13. Dispositivo semicondutor de memória, de acordocom as reivindicações 10 ou 11, CARACTERIZADO pelo fato dequeo módulo de determinação usa os múltiplos de 8bits de dados existentes lidos para cada 1 bit pelo módulode leitura e os múltiplos de 8 bits de dados de gravaçãomantidos no módulo de manutenção de dados gravados, e deter-mina se o valor dos dados de gravação é ou não um valor queé maior ou igual ao valor dos dados existentes lidos.

14. Dispositivo semicondutor de memória, de acordocom qualquer uma das reivindicações 10 a 13, CARACTERIZADOpelo fato de quedados são armazenados em seqüência a partir do bitmais significativo na célula de dados da linha de gravaçãorestrita, eo módulo de gravação de dados executa a gravaçãode dados na seqüência a partir do bit mais significativo noarranjo de memória.

15. Dispositivo semicondutor de memória que arma-zena dados com a característica da diminuição de valor comodados regraváveis, CARACTERIZADO pelo fato de que compreen-de :um arranjo de memória não volátil que é acessadoseqüencialmente e para o qual há 8 células de dados que ar-mazenam um bit de dados por 1 linha e que tem uma linha degravação restrita que armazena os dados regraváveis;módulo de recepção de dados que recebe dados gra-vados em múltiplos de 8 bits a ser gravados na linha de gra-vação restrita do arranjo de memória;módulo de manutenção de dados gravados que mantém-8 bits de dados de gravação dos dados de gravação recebidos;: módulo de gravação de dados que grava os 8 bitsmantidos.de dados gravados em unidades de 8 bits na linha degravação restrita;módulo de leitura que lê dados existentes armaze-nados na célula de dados da linha de gravação restrita doarranjo de memória;um módulo de determinação que determina para cadaunidade de 8 bits de dados de gravação se o valor dos dadosde gravação é ou não um valor menor ou igual ao valor dosdados existentes lidos; euma unidade de controle que, quando o valor dosdados de gravação é menor ou igual ao valor dos dados exis-tentes para todos os dados gravados em unidades de 8 bits,executa a gravação dos dados de gravação em todas as célulasde dados em questão da linha de gravação restrita usando omódulo de gravação.

16. Dispositivo semicondutor de memória, de acordocom a reivindicação 15, CARACTERIZADO pelo fato de que,quando o valor dos dados de gravação for maior queo valor dos dados existentes para qualquer um dos dados gra-vados em unidades de 8 bits, a unidade de controle não exe-cuta a gravação dos dados de gravação em todas as células dedados em questão da linha de gravação restrita.

17. Método para controlar a gravação de dados emum dispositivo semicondutor de memória que compreende um ar-ranjo de memória não volátil que tem um endereço de armaze-namento de gravação restrita de uma unidade de endereço pre-determinada que armazena dados com a característica de au-mento de valor e no qual dados são gravados em unidades deendereço pré-determinadas do arranj o de memória,CARACTERIZADO pelo fato de que o método compreende:ler os dados existentes armazenados no endereço dearmazenamento de gravação restrita do arranjo de memória;determinar se os dados de gravação gravados no en-dereço de armazenamento de gravação restrita têm um valorque é ou não maior ou igual ao valor dos dados existenteslidos; egravar os dados gravados no endereço de armazena-mento de gravação restrita nas unidades de endereço pre-determinadas quando o valor dos dados de gravação for maiorou igual ao valor dos dados existentes.

18. Método para controlar a gravação de dados emum dispositivo semicondutor de memória que compreende um ar-ranjo de memória não volátil que tem endereços de armazena-mento de gravação restrita de uma unidade de endereço pre-determinada que armazena dados com a característica da dimi-nuição de valor e no qual dados são gravados em unidades deendereço pré-determinadas do arranjo de memória,CARACTERIZADO pelo fato de que o método compreende:ler os dados existentes armazenados no endereço dearmazenamento de gravação restrita do arranjo de memória;determinar se o valor dos dados de gravação grava-dos no endereço de armazenamento de gravação restrita é ounão menor ou igual ao valor dos dados existentes lidos; egravar os dados gravados no endereço de armazena-mento de gravação restrita nas unidades de endereço pré-determinadas quando o valor dos dados de gravação for menorou igual ao valor dos dados existentes.

19. Método para controlar a gravação de dados emum dispositivo semicondutor de memória que compreende um ar-ranjo de memória não volátil que tem uma linha de gravaçãorestrita para armazenar dados regraváveis com a caracterís-tica do aumento de valor, esta sendo acessada seqüencialmen-te e tendo 8 células de dados que armazenam 1 bit de dadospor 1 linha, e na qual os dados são gravados em unidades de-8 bits no arranjo de memória, CARACTERIZADO pelo fato de queo método compreende:receber os dados gravados em múltiplos de 8 bits aser gravados no arranjo de memória;manter 8 bits de dados de gravação dos dados degravação recebidos;ler os dados existentes armazenados na célula dedados da linha de gravação restrita do arranjo de memória;determinar se o valor dos dados de gravação é umvalor que é ou não maior ou igual ao valor dos dados exis-tentes lidos para cada dados gravados em unidades de 8 bits; e,quando o valor dos dados de gravação for maior ouigual ao valor dos dados existentes para todos os dados gra-vados em unidades de 8 bits, gravar os dados gravados em to-das as células de dados da linha de gravação restrita.

20. Método para controlar a gravação de dados emum dispositivo semicondutor de memória que compreende um ar-ranjo de memória não volátil que tem uma linha de gravaçãorestrita para armazenar dados regraváveis com a caracterís-tica da diminuição de valor, esta sendo acessada seqüencial-mente e tendo 8 células de dados que armazenam 1 bit de da-dos por 1 linha, CARACTERIZADO pelo fato de que o método compreende:receber os dados gravados em múltiplos de 8 bits aser gravados no arranjo de memória;manter 8 bits de dados de gravação dos dados degravação recebidos;ler os dados existentes armazenados na célula dedados da linha de gravação restrita do arranjo de memória;determinar se o valor dos dados de gravação é ounão um valor menor ou igual ao valor dos dados existenteslidos para cada dados gravados em unidades de 8 bits; e,quando o valor dos dados de gravação for menor ouigual ao valor dos dados existentes para todos os dados gra-vados em unidades de 8 bits, gravar os dados gravados em to-das as células de dados da linha de gravação restrita.

21. Dispositivo semicondutor de memória,CARACTERIZADO pelo fato de que compreende:um arranjo de memória não volátil; eum controlador de leitura / gravação que controlaa gravação de dados no dito arranjo de memória e a leiturade dados do dito arranj o de memóriaem que o dito controlador de leitura / gravação,quando é recebida uma solicitação de gravação de dados nodito arranj o de memória, compara o valor dos dados de grava-ção multibits que foram inseridos com o valor dos dados ar-mazenados multibits que são armazenados em uma área de memó-ria multibits na qual os ditos dados de gravação multibitsdevem ser gravados,então, se, para o valor de cada bit dos ditos da-dos armazenados, houver um bit que é determinado para satis-fazer um relacionamento de grandeza especifico, grava os da-dos gravados no bit que foi assim determinado, depois doque, verifica se os dados armazenados que foram armazenadosno arranjo de memória no qual a gravação foi realizada casaou não com os ditos dados gravados no dito bit que foi de-terminado, se houver um casamento, grava os dados gravadosem um bit que está depois do dito bit que foi determinado,mas, se não houver um casamento, proibe a gravação dos dadosde gravação em todos os bits que estão depois do dito bitque foi determinado.

22. Dispositivo semicondutor de memória,CARACTERIZADO pelo fato de que compreende:um arranjo de memória não volátil; eum controlador de leitura / gravação que controlaa gravação de dados no dito arranjo de memória e a leiturade dados do dito arranjo de memória,em que o dito controlador de leitura / gravação,quando é recebida uma solicitação de gravação de dados nodito arranjo de memória, compara o valor dos dados de grava-ção multibits que foram inseridos no valor dos dados armaze-nados multibits que estão armazenados em uma área de memóriamultibits na qual os ditos dados de gravação multibits devemser gravados, com a dita comparação sendo realizada de umamaneira bit a bit começando com o maior bit dos ditos dadosde gravação multibits, se para o valor de cada bit dos ditosdados armazenados houver um bit que é determinado para sa-tisfazer um relacionamento de grandeza especifico, grava to-dos os dados gravados de uma vez para os n bits (onde n é umnúmero inteiro de 2m, onde m é um número inteiro positivo)começando com o dito bit que foi assim determinado, depoisdo que, verifica se os dados armazenados que foram armazena-dos no arranjo de memória no qual a gravação foi realizadacasam ou não com os ditos dados gravados nos ditos bits queforam determinados, em que, se houver um casamento, grava emunidades de n bits os dados gravados nos bits começando nbits depois dos ditos bits que foram determinados, mas, senão houver um casamento, proibe a gravação dos dados de gra-vação de bits começando n bits depois do dito bit que foideterminado.

23. Método para controlar a gravação em um dispo-sitivo semicondutor com um arranjo de memória não volátil,CARACTERIZADO pelo fato de que o método compreende:receber a solicitação para a gravação de dados nodito arranjo de memória;comparar o valor dos dados de gravação multibitscom o valor dos dados armazenados multibits, em que os dadosde gravação multibits são os dados a ser inseridos, e em queo valor dos dados armazenados multibits é armazenado em umaárea de memória multibits na qual os ditos dados de gravaçãomultibits devem ser gravados; eimplementar a gravação dos ditos dados de gravaçãomultibits que satisfazem um relacionamento de grandeza espe-cifico com o valor dos ditos dados armazenados, proibindo agravação dos ditos dados de gravação multibits que não sa-tisfazem o dito relacionamento de grandeza.

24 . Método para controlar a gravação em um dispo-sitivo semicondutor com um arranjo de memória não volátil,CARACTERIZADO pelo fato de que o método compreende:receber a solicitação para a gravação de dados nodito arranjo de memória;comparar o valor dos dados de gravação multibitscom o valor dos dados armazenados multibits de uma maneirabit a bit a partir do maior bit dos dados de gravação multi-bits, em que os dados de gravação multibits são os dados aser inseridos e em que o valor dos dados armazenados multi-bits é armazenado em uma área de memória multibits na qualos ditos dados de gravação multibits devem ser gravados; ese, para o valor de cada bit dos ditos dados arma-zenados houver um bit que é determinado para satisfazer umrelacionamento de grandeza especifico, gravar os dados gra-vados em um(s) bit(s) depois do bit que foi assim determina-do, se não houver um bit que é determinado para satisfazerum relacionamento de grandeza especifico, proibir a gravaçãodos dados de gravação em um (s) bit (s) depois do bit que foiassim determinado.

25. Midia legível por computador armazenando umprograma de computador que controla a gravação em um dispo-sitivo semicondutor de memória com um arranjo de memória nãovolátil, CARACTERIZADO pelo fato de que o programa de compu-tador é implementado em um computador e implementa:função de receber a solicitação de gravação de da-dos no dito arranjo de memória;função de comparar o valor dos dados de gravaçãomultibits como valor dos dados armazenados multibits, em queos dados de gravação multibits são dados a ser inseridos eem que o valor dos dados armazenados multibits são armazena-dos em uma área de memória multibits na qual os ditos dadosde gravação multibits devem ser gravados; efunção de implementar a gravação dos ditos dadosde gravação multibits que satisfazem um relacionamento degrandeza especifico com o valor dos ditos dados armazenados,e a função de proibir a gravação dos ditos dados de gravaçãomultibits que não satisfazem o dito relacionamento de gran-deza .

26. Midia legível por computador armazenando umprograma de computador que controla a gravação em um dispo-sitivo semicondutor de memória com um arranj o de memória nãovolátil, CARACTERIZADO pelo fato de que o programa de compu-tador é implementado em um computador e implementa:função de receber a solicitação de gravação de da-dos no dito arranjo de memória;função de comparar o valor dos dados de gravaçãomultibits com o valor dos dados armazenados multibits de umamaneira bit a bit a partir do maior bit dos dados de grava-ção multibits, em que os dados de gravação multibits são osdados a ser inseridos e em que o valor dos dados armazenadosmultibits é armazenado em uma área de memória multibits naqual os ditos dados de gravação multibits devem ser grava-dos; ese, para o valor de cada bit dos ditos dados arma-zenados houver um bit que é determinado para satisfazer umrelacionamento de magnitude especifico, a função de gravaros dados gravados em um (s) bit (s) depois do bit que foi as-sim determinado e, se não houver um bit que é determinadopara satisfazer um relacionamento de grandeza especifico, afunção de proibir a gravação dos dados de gravação em um(s)bit(s) depois do bit que foi assim determinado.

27. Recipiente de material de gravação de impres-são para conter um material de gravação de impressão montadode forma separável em um dispositivo de impressão,CARACTERIZADO pelo fato de que compreende:uma parte de recipiente para conter o dito material de gravação de impressão; eum dispositivo semicondutor de memória conformeapresentado em qualquer uma das reivindicações 1 a 16 ou 21ou 22 para armazenar informação que diz respeito à quantida-de do dito material de gravação de impressão.

28. Dispositivo semicondutor de memória,CARACTERIZADO pelo fato de que compreende:um arranjo de memória não volátil para armazenardados de quantidade de material consumivel que são dados quedizem respeito às quantidades de materiais consumiveis e quetêm uma característica que aumenta o valor;módulo de gravação de dados que grava novos dadosde quantidade de material consumivel que devem ser armazena-dos no dito arranjo de memória;;módulo de leitura que lê, a partir do arranj.o dememória, dados de quantidade de material consumivel que jáforam armazenados; euma unidade de controle que executa a gravação denovos dados de quantidade de material consumivel por meio dodito módulo de gravação de dados quando os ditos novos dadosde quantidade de material consumivel são iguais ou maioresque os ditos dados existentes de quantidade de material con-sumivel, sem gravar os ditos novos dados de quantidade dematerial consumivel usando o dito módulo de gravação de da-dos quando o valor dos ditos novos dados de quantidade dematerial consumivel for menor que o valor dos ditos dadosexistentes de quantidade de material consumivel.

29. Recipiente de material de gravação de impres-são para conter um material de gravação de impressão montadode forma separável sobre um dispositivo de impressão,CARACTERIZADO pelo fato de que compreende:uma parte de recipiente para conter o dito materi-al de gravação de impressão; eum dispositivo semicondutor de memória conformeapresentado na reivindicação 28 para armazenar informaçãoque diz respeito à quantidade do dito material de gravaçãode impressão.

30. Sistema de impressão compreendendo um disposi-tivo de impressão e um recipiente de material de gravação deimpressão conforme apresentado, de acordo com a reivindica-ção 27 ou 29, que é montado de forma separável sobre o ditodispositivo de impressão, CARACTERIZADO pelo fato :de que:o dito dispositivo de impressão inclui um computa-dor anfitrião, em que o computador anfitrião é conectado emum dispositivo semicondutor de memória do receptor de mate-rial de gravação de impressão por meio de uma linha de sinalde dados, de uma linha de sinal de relógio, de uma linha desinal de reinicialização, de uma linha de suprimento de e-nergia positiva e de uma linha de suprimento de energia ne-gativa, e transmite dados sobre a quantidade de material degravação de impressão consumido no dispositivo de impressãono dispositivo semicondutor de memória; eo dito dispositivo semicondutor de memória anexadono dito receptor de material de gravação de impressão arma-zena, no dito arranjo de memória, a quantidade de dados con-siderando o material de gravação de impressão que foi rece-bido .