BRPI0712521A2 - método de processamento por diagnóstico de arbitragem de recurso, circuito de diagnóstico de arbitragem, e, método de diagnóstico de arbitragem - Google Patents
método de processamento por diagnóstico de arbitragem de recurso, circuito de diagnóstico de arbitragem, e, método de diagnóstico de arbitragem Download PDFInfo
- Publication number
- BRPI0712521A2 BRPI0712521A2 BRPI0712521-6A BRPI0712521A BRPI0712521A2 BR PI0712521 A2 BRPI0712521 A2 BR PI0712521A2 BR PI0712521 A BRPI0712521 A BR PI0712521A BR PI0712521 A2 BRPI0712521 A2 BR PI0712521A2
- Authority
- BR
- Brazil
- Prior art keywords
- arbitration
- resource
- events
- delay
- diagnostic
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/372—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a time-dependent priority, e.g. individually loaded time counters or time slot
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
- G06F11/3433—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment for load management
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3476—Data logging
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/376—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a contention resolving method, e.g. collision detection, collision avoidance
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/805—Real-time
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/86—Event-based monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
MéTODO DE PROCESSAMENTO POR DIAGNóSTIVO DE ARBITRAGEM DE RECURSO, CIRCUITO DE DIAGNóSTICO DE ARBITRAGEM, E, MéTODO DE DIAGNóSTICO DE ARBITRAGEM. Um circuito e método de diagnóstico de arbitragem provêem informação de diagnóstico em sistemas baseados em arbitragem e/ou provêem detecção e resposta a atrasos de arbitragem execessivos. Por exemplo, em uma concretização, um circuito de diagnóstico de arbitragem mantém um traço de memória cronológica de eventos de arbitragem, incluindo eventos de pedido de recurso e eventos de concessão de recurso correspondentes para duas ou mais entidades tendo acesso arbitrado a um recurso compartilhado. O traço, que pode ser considerado como uma lista ordenada, pode incluir identificadores de evento marcados em tempo, que ajudam a análise de erros ou falhas relacionadas à arbitragem. Realmente, em uma ou mais concretizações, um circuito de diagnóstico de arbitragem é configurado para rastrear tempos decorridos para pedidos de recurso, e detectar violações de atraso de concessão de recurso. Violações de atraso podem ser registradas, junto com a outra informação de estado de arbitragem, e o circuito de diagnóstico de arbitragem pode ser configurado para congelar sistemas ou sub-sistemas responsivo a detectar violações de atraso e/ou capturar várias informações de estado.
Description
"MÉTODO DE PROCESSAMENTO POR DIAGNÓSTICO DE ARBITRAGEM DE RECURSO, CIRCUITO DE DIAGNÓSTICO DE ARBITRAGEM, E, MÉTODO DE DIAGNÓSTICO DE ARBITRAGEM"
FUNDAMENTO
A presente invenção relaciona-se geralmente à arbitragem de recursos de sistema compartilhados, tal como um barramento ou memória, e particularmente relaciona-se a diagnósticos de arbitragem.
Dispositivos eletrônicos contemporâneos incorporam sistemas de processamento crescentemente sofisticados para operar várias funções operacionais. Por exemplo, monofones de comunicação móveis, sistemas de jogo segurado à mão, assistentes digitais portáteis, etc., provêem uma riqueza crescente de funções de multimídia suportadas por gráficos, áudio, comunicação e subsistemas de processamento de exibição. Os subsistemas diferentes geralmente incluem elementos de processamento de hardware e software dedicados, mas eles compartilham comumente recursos de sistema selecionados, tais como memória, barramentos, etc. Em tais sistemas, "árbitros" coordenam acessos de recurso compartilhados através de entidades competidoras, baseado em conceder, negar e deferir pedidos de acesso feitos pelas individuais das entidades competidoras. Por exemplo, um árbitro de barramento administra acesso a um barramento de sistema compartilhado por dois ou mais subsistemas de processamento, cada um precisando de acesso independente ao barramento. Neste papel, o árbitro concede acesso de barramento temporariamente a um subsistema, enquanto bloqueando acessos a barramento para os outros subsistemas.
Arbitragem de recurso assim provê um mecanismo para compartilhamento coordenado de recursos, mas também complica diagnósticos de sistema. Por exemplo, em um sistema de processamento distribuído usando arbitragem de recurso, processamento de arbitragem pode bloquear um dado subsistema de acesso de recurso compartilhado por mais tempo que pode ser tolerado, conduzindo a uma falha de sistema global. Diagnosticar falhas induzidas por arbitragem apresenta desafios significantes por causa dos estados de processamento complexos envolvidos com os vários subsistemas, as "inter-relações" destes estados de subsistema, e a indisponibilidade geral de informação de estado de arbitragem compreensiva no ponto e tempo de falha. SUMÁRIO
Em uma concretização, um método de processamento por diagnóstico de arbitragem de recurso inclui detectar eventos de arbitragem para duas ou mais entidades tendo acesso arbitrado a um recurso compartilhado, e manter um traço de memória cronológica dos eventos de arbitragem. Por exemplo, um circuito de diagnóstico de arbitragem pode ser configurado para se conectar com um controlador de arbitragem, detectar pedido de recurso e conceder eventos administrados pelo controlador. Opcionalmente, rastreamento de evento inclui eventos de liberação de recurso, denotando tempos de liberação de recurso associados com as operações de pedido e concessão de recurso.
Em uma ou mais concretizações, o traço de memória cronológica dos eventos de arbitragem inclui uma lista corrente de eventos de arbitragem marcados em tempo. Informação de marca de tempo pode ser gerada localmente por um circuito de arbitragem associado, pelo circuito de diagnóstico de arbitragem, ou pode ser gerada em outro lugar no sistema e provida como um sinal de referência para o circuito de diagnóstico de arbitragem. Em qualquer caso, marcação de tempo provê uma base para determinar atrasos de concessão de recurso, isto é, os atrasos entre pedidos de recurso individuais e as concessões de recurso correspondentes. Estes tempos podem ser importantes, por exemplo, em sistemas onde atrasos de concessão de recurso de excesso podem causar a entidade pedinte falhar, protelar, ou caso contrário operar erroneamente. Assim, o método de diagnóstico de arbitragem ademais inclui, em uma ou mais concretizações, detectar atrasos de concessão de recurso excessivos. Tal detecção pode ser baseada em comparar atrasos de concessão de recurso para dados eventos de pedido de recurso contra limites de atraso correspondentes. Os limites de atraso, que podem ser armazenados em uma ou mais memórias acessíveis a um circuito de diagnóstico de arbitragem, podem ser definidos individualmente para as entidades diferentes para quais rastreamento de evento de arbitragem está ativo.
Efetivamente, então, o circuito de diagnóstico de arbitragem pode ser configurado para calcular os atrasos de concessão de recurso rastreando tempos decorridos depois de detectar eventos de pedido de recurso, e comparar os tempos decorridos a limites de atraso máximos de concessão definidos para as duas ou mais entidades. Rastreamento de tempo decorrido usa, por exemplo, a informação de marca de tempo capturada para eventos de pedido de recurso, e uma ou mais funções de temporização de hardware ou software, que podem ser dirigidas por um relógio de sistema, por exemplo. Em uma ou mais concretizações, o método de diagnóstico de arbitragem inclui executar uma ou mais ações responsiva a detectar um atraso de concessão de recurso excessivo. Tais ações incluem um ou mais de armazenar informação de violação de atraso de concessão de recurso na lista corrente, congelar a lista corrente, declarar um sinal de parada de sistema, declarar um sinal de alerta de violação de atraso, capturar informação de estado de arbitragem, e capturar informação de estado de entidade para uma ou mais das duas ou mais entidades tendo acesso arbitrado ao recurso compartilhado. Assim, em pelo menos uma concretização, um método de diagnóstico de arbitragem inclui rastrear tempos de atraso entre pedidos de recurso e concessões de recurso correspondentes para as respectivas de duas ou mais entidades tendo acesso arbitrado a um recurso compartilhado, e detectar violações de atraso de concessão de recurso comparando os tempos de atraso a um ou mais limites de atraso definidos. O método ademais inclui declarar um sinal de violação de atraso de concessão de recurso responsivo a detectar uma violação de atraso de concessão de recurso, e pode incluir capturar informação de estado de arbitragem responsivo a detectar uma violação de atraso de concessão de recurso. Certamente, tal processamento pode incluir manter um traço de memória cronológica de eventos de arbitragem para as duas ou mais entidades, incluindo eventos de pedido de recurso e eventos de concessão de recurso correspondentes.
Certamente, a presente invenção não está limitada às características e vantagens anteriores. Realmente, aqueles qualificados na arte reconhecerão características e vantagens adicionais ao ler a descrição detalhada seguinte, e ao ver os desenhos acompanhantes. BREVE DESCRIÇÃO DOS DESENHOS
Figura 1 é um diagrama de bloco de uma concretização de um circuito de diagnóstico de arbitragem, ilustrado no contexto de uma ou mais entidades tendo acesso arbitrado a um recurso compartilhado.
Figura 2 é um diagrama de bloco de uma concretização de um circuito de diagnóstico de arbitragem.
Figura 3 é um fluxograma lógico de uma concretização de processamento por diagnóstico de arbitragem.
Figura 4 é uma tabela ilustrando uma concretização de um traço de memória cronológica contendo informação de diagnóstico de arbitragem.
Figura 5 é um fluxograma lógico de outra concretização de processamento por diagnóstico de arbitragem.
Figura 6 é um diagrama de bloco de outra concretização de um circuito de diagnóstico de arbitragem.
Figura 7 é uma tabela ilustrando outra concretização de um traço de memória cronológica contendo informação de diagnóstico de arbitragem.
Figura 8 é um diagrama de bloco de detalhes de circuito para uma concretização do circuito de diagnóstico de arbitragem da Figura 6.
Figura 9 é um fluxograma lógico de uma concretização de lógica de processamento por diagnóstico de arbitragem.
DESCRIÇÃO DETALHADA
Figura 1 ilustra um sistema 10 que inclui uma concretização de um circuito de diagnóstico de arbitragem 12, que é configurado para detectar eventos de arbitragem para duas ou mais entidades tendo acesso arbitrado a um recurso compartilhado, para manter um traço de memória cronológica dos eventos de arbitragem. Por exemplo, o sistema ilustrado 10 inclui um circuito de arbitragem (árbitro 14), um barramento de memória comum 16, e múltiplas entidades de processamento 18-1 por 18-4, que estão acopladas individualmente ao árbitro 14 e ao barramento de memória comum 16 por respectivas das múltiplas unidades de interface de barramento 20-1 por 20- .4. Ademais, as respectivas das entidades de processamento 18-1 por 18-4 tem barramentos de memória locais 22-1 por 22-4, acoplando-as a RAMs 24-1 por .24-4 e ROMs 26-1 por 26-4.
No contexto anterior, os processadores 18-1 por 18-4 tem acesso arbitrado ao barramento de memória comum 16, que representa um tipo de recurso compartilhado contemplado aqui. Outros exemplos não limitantes de recursos compartilhados incluem controladores de Acesso de Memória Direta (DMA), co-processadores gráficos e numéricos, hardware de processamento de sinal, e outros subsistemas de hardware ou software que podem ser usados comumente por mais de uma entidade de sistema.
Em operação, os individuais dos processadores 18 submetem pedidos de recurso ao árbitro 14 pelas correspondentes das unidades de interface de barramento. O árbitro 14 responde aos individuais destes pedidos pelas respectivas das unidades de interface de barramento 20, concedendo acesso ao barramento de memória comum 16 se estiver disponível para nomeação, ou negando/deferindo o acesso pedido se o barramento de memória comum 16 estiver indisponível.
O circuito de diagnóstico de arbitragem 12 "monitora" pelo menos alguns dos eventos de arbitragem anteriores, para o propósito de manter um traço de memória cronológica, que provê uma lista corrente de eventos de arbitragem em andamento. Por exemplo, Figura 2 ilustra que uma concretização do circuito de diagnóstico de arbitragem 12 inclui um circuito de controle 30 e um circuito de interface 32, e pode ademais incluir, ou pelo menos estar associado com um ou mais circuitos de memória (traço) 34 e um circuito de relógio 36, que pode ser uma fonte de sinal de temporização global ou local.
Aqueles qualificados na arte apreciarão que os circuitos de controle e interface 30 e 32 podem incluir circuitos físicos ou funcionais, e podem ser implementados em hardware, software ou qualquer combinação disso. Assim, o circuito de diagnóstico de arbitragem 12 pode incluir hardware dedicado, tal como um circuito de microprocessador dedicado ou lógica de programa dedicada em um ASIC, FPGA ou outro dispositivo lógico programável, ou pode incluir parte dos recursos de processamento incluídos no árbitro 14, por exemplo.
Indiferente de se o circuito de diagnóstico de arbitragem 12 é implementado funcionalmente ou fisicamente como um circuito independente, ou é implementado dentro de outro circuito, Figura 3 ilustra uma concretização de um método de processamento por diagnóstico de arbitragem. O método ilustrado pode ser implementado, por exemplo, como um produto de computador ou como hardware de processamento lógico. Indiferentemente, o processamento ilustrado assume arbitragem em andamento, e assim o processamento "começa" com detectar eventos de arbitragem para duas ou mais entidades tendo acesso arbitrado a um recurso Compartilhado (Etapa 100). Por exemplo, o circuito de interface 32 está acoplado comunicativamente ao árbitro 14, tal que o circuito de diagnóstico de arbitragem 12 detecte eventos de arbitragem baseado em receber informação de evento de arbitragem para pelo menos alguns tipos de eventos de arbitragem, tais como eventos de pedido de recurso, eventos de concessão de recurso, e eventos de liberação de recurso.
Processamento continua com o circuito de diagnóstico de arbitragem 12 mantendo um traço de memória cronológica de (pelo menos alguns) dos eventos de arbitragem. Por exemplo, em uma ou mais concretizações, o circuito de interface 32 recebe notificação do árbitro 14 de pedidos de recurso e concessões de recurso, e provê tais notificações ao circuito de controle 30. Por sua vez, o circuito de controle 30 usa as notificações de evento de arbitragem para manter um traço de memória cronológica 40, tal como a concretização mostrada na Figura 4. O número de eventos mantidos na lista corrente, junto com a riqueza de dados de entrada de lista mantidos para os eventos listados, define o "tamanho" do traço de memória cronológica 40. Geralmente, listas maiores são mais úteis para diagnosticar erros de sistema relacionados à arbitragem, mas o número de entradas e/ou o formato e quantidade de informação de evento armazenadas para cada entrada pode ser adaptada como precisado ou desejado para um projeto particular.
Com a Figura 4 como um exemplo não limitante, alguém vê que o circuito de diagnóstico de arbitragem 12 pode ser configurado para manter o traço de memória cronológica como uma lista ordenada de eventos de arbitragem marcados em tempo. Por exemplo, entidade "A" pediu o recurso compartilhado na marca de tempo "123456", e o árbitro 14 concedeu esse pedido na marca de tempo "123457". Continuando, entidade "C" pediu o recurso compartilhado na marca de tempo "123465", e entidade C foi negada na marca de tempo "123465". Outras entradas na lista de exemplo são auto- explicativas.
Amplamente, o circuito de diagnóstico de arbitragem 12 é configurado para detectar pedidos de recurso e concessões de recurso correspondentes como eventos de arbitragem, e, opcionalmente, é ademais configurado para detectar liberações de recurso como eventos de arbitragem. Indiferente dos eventos de arbitragem particulares detectados e registrados pelo circuito de diagnóstico de arbitragem 12, uma ou mais concretizações do circuito de interface 32 incluem uma interface de sinalização acoplada comunicativãmente (ou incluída dentro) ao árbitro 14, em que o circuito de interface 32 é configurado para receber sinais de evento de arbitragem do árbitro 14.
Comunicação de informação de evento para o circuito de controle 30 pelo circuito de interface 32 habilita o circuito de diagnóstico de arbitragem 12 manter o traço de memória cronológica 40 dos eventos de arbitragem como uma lista corrente de eventos de arbitragem marcados em tempo. Por exemplo, como visto na Figura 4, manter a lista corrente inclui armazenar identificadores de evento marcados em tempo para eventos de pedido de recurso e eventos de liberação de recurso. Eventos de liberação de recurso marcados em tempo também podem ser rastreados e registrados pelo circuito de diagnóstico de arbitragem 12. Em qualquer caso, o circuito de diagnóstico de arbitragem 12 registra eventos de arbitragem como identificadores de evento marcados em tempo, tal que o traço de memória cronológica 40 descreva um "quadro" em movimento de atividade de arbitragem em andamento. O traço de memória cronológica 40 pode ser salvo para análise manual ou automatizada. Em uma concretização, a memória 34 inclui um ou mais circuitos de memória não volátil, tais como EEPROM, FLASH, SRAM apoiada por bateria, ou similar. Neste ponto, deveria ser notado que o circuito de memória 34 pode incluir circuitos de memória distribuídos ou centralizados, dependendo de detalhes de implementação de sistema, e deveria ser ademais entendido que uma ou mais concretizações de memória 34 podem ser baseadas em memória volátil.
Identificar atrasos de concessão de recurso excessivos representa uma de numerosas análises de diagnóstico úteis suportadas tendo eventos de pedido de recurso e concessão de recurso marcados em tempo armazenados no traço de memória cronológica 40. Quer dizer, a habilidade de uma dada entidade para continuar operações em andamento nominais depende geralmente da habilidade dessa entidade para ganhar acesso oportuno a recursos compartilhados, significando que um adiamento excessivamente longo do pedido de recurso da entidade pelo árbitro 14 pode resultar em operação errônea ou falhada.
Assim, em uma concretização do circuito de diagnóstico de arbitragem 12, o circuito de controle 30 é configurado para detectar atrasos de concessão de recurso excessivos baseado em comparar atrasos de concessão de recurso para dados eventos de pedido de recurso contra limites de atraso correspondentes. Tal operação inclui, em uma ou mais concretizações, calcular os atrasos de concessão de recurso rastreando tempos decorridos depois de detectar eventos de pedido de recurso, e comparar os tempos decorridos a limites de atraso de concessão máximos definidos para as duas ou mais entidades tendo acesso arbitrado a um recurso compartilhado.
Figura 5 ilustra uma concretização de lógica de processamento que pode ser implementada pelo circuito de diagnóstico de arbitragem 12 em hardware ou software, para detectar e responder a atrasos de concessão de recurso excessivos. O processamento ilustrado assume arbitragem de recurso compartilhado em andamento, e "começa" com o circuito de controle 30 monitorando por atrasos de concessão de excesso (Etapa 110). Por exemplo, em uma concretização, o circuito de controle 30 detecta atrasos de concessão de recurso de excesso comparando atrasos de concessão de recurso para dados eventos de pedido de recurso contra limites de atraso correspondentes. Os atrasos de concessão máximos permissíveis que podem ser tolerados pelas dadas das entidades tendo acesso arbitrado a um recurso compartilhado, por exemplo, por um dado dos processadores 18 ilustrados na Figura 1, podem ser armazenados em memória 34, ou em memória em outro lugar no sistema 10. Onde quer que seja armazenada, o circuito de controle 30 pode usar tal informação de limite de atraso em determinar violações de atraso de concessão.
Se uma violação de atraso de concessão ocorrer (Etapa 112), o processamento continua com o circuito de controle 30 executando uma ou mais ações (Etapa 114). As ações tomadas pelo circuito de diagnóstico de arbitragem 12 podem ser configuradas de acordo com as necessidades ou desejos do sistema 10, e podem variar baseadas em qual limite de atraso de concessão da entidade era violado. Quer dizer, uma violação de atraso de concessão pode ser não crítica, mas ainda de interesse de nível de sistema por um dos processadores 18, mas, para outro dos processadores 18, qualquer violação de atraso de concessão pode ser crítica. Assim, o circuito de controle .30 pode, em resposta a detectar uma violação de atraso de concessão, executar qualquer uma ou mais das ações seguintes: armazenar informação de violação de atraso de concessão de recurso na lista corrente (de eventos de arbitragem), congelar a lista corrente, declarar um sinal de parada de sistema, declarar um sinal de alerta de violação de atraso, capturar informação de estado de arbitragem, e capturar informação de estado de entidade para uma ou mais dos duas ou mais entidades tendo acesso arbitrado ao recurso compartilhado.
Novamente, as ações particulares tomadas pelo circuito de diagnóstico de arbitragem 12 em resposta a detectar uma violação de atraso de concessão de recurso pode ser uniforme, indiferente de qual entidade sofre a violação, ou pode variar de acordo com lógica fixa ou programável, tal que o circuito de controle 30 proveja respostas diferentes, dependendo de qual entidade sofre a violação. Em uma ou mais concretizações, a memória de traço 34, ou outra memória acessível ao circuito de diagnóstico de arbitragem .12, armazena informação de limite de atraso e qualquer informação de configuração de resposta de atraso.
Com operações de violação de atraso em mente, Figura 6 ilustra uma concretização do circuito de controle 30, em que inclui um ou mais circuitos de temporizador de hardware ou software 50, um ou mais circuitos de comparador 52, e um ou mais circuitos de sinalização 54. Com o traço de memória cronológica 40 correspondente da Figura 7 como um exemplo, os circuitos de temporizador 50 são configurados para rastrear tempo decorrido relativo a detectar novos eventos de pedido de recurso, usando a mesma fonte de relógio usada para marcação de tempo, ou usando qualquer fonte de relógio local ou global. A fonte de relógio de temporizador decorrido deveria ter uma resolução adequada em relação à resolução de marcação de tempo. Assim, o circuito de controle 30 detecta um novo evento de pedido de recurso, registra um identificador de evento marcado em tempo correspondente na lista corrente que inclui o traço de memória cronológica .40, e inicia um temporizador de atraso alocando hardware ou software de temporização correspondente nos circuitos de temporizador 50. Dentro dos limites de seus recursos de software ou hardware, o circuito de controle 30 pode repetir este processo como precisado para rastrear tempos decorridos para múltiplos eventos de pedido de recurso simultâneos.
Indiferentemente, para um dado evento de pedido de recurso, o valor de tempo decorrido pode ser provido como uma entrada a um circuito de comparador de software ou hardware incluído nos circuitos de comparador .52, com a outra entrada sendo o limite de atraso correspondente definido para a entidade pedinte. Se o tempo decorrido satisfizer ou exceder o limite de atraso definido, os circuitos de comparador 52 indicam uma violação de atraso para a entidade envolvida. Em resposta, os circuitos de sinalização 54 empreendem uma ou mais ações desejadas. Por exemplo, os circuitos de sinalização 54 podem sinalizar memórias de captura distribuídas 60-1 por 60-N para capturar informação de estado de sistema. Tal informação de estado pode, por exemplo, ser coletada para as entidades individuais e/ou ser coletada ao nível de sistema. Como tal, as memórias de captura podem ser co-localizadas com, ou integradas com várias das entidades, e com outros elementos de sistema (não mostrados). Certamente, o traço de memória cronológica 40 representa um conjunto relativamente detalhado de arbitragem ordenados e, independente de se outra informação de estado de sistema ou entidade é capturada, o circuito de diagnóstico de arbitragem 12 pode capturar sua informação de estado de arbitragem atual. Note, também, que em concretizações onde o circuito de diagnóstico de arbitragem 12 é configurado para congelar o traço de memória cronológica 40 e/ou congelar operação de sistema, os últimos dois eventos marcados em tempo não ocorreriam - isto é, a lista corrente seria congelada ao detectar que o atraso máximo de concessão de recurso para entidade "C" foi violado. Com a lógica de processo anterior em mente, Figura 8 ilustra detalhes de circuito funcionais para uma concretização do circuito de diagnóstico de arbitragem 12 ilustrado na Figura 6. Os circuitos de tempo 50 ilustrados incluem registradores 70, 72, e 74, um circuito de somador 76, um circuito de atraso 78, e circuitos de ativação 80 e 82, que juntos provêem rastreamento de atraso de concessão de recurso para acionar os circuitos de comparador e sinalização 52 e 54, para sinalização de erro de atraso de concessão.
Figura 9 ilustra uma concretização de lógica de processamento implementada pelos circuitos funcionais da Figura 8, e deveria ser entendido que tal processamento pode ser implementado pelo circuito de diagnóstico de arbitragem 12 por hardware, software, ou qualquer combinação disso. Ademais, deveria ser entendido que tal processamento pode ser implementado para cada entidade 18 competindo por acesso ao recurso compartilhado 16, tal que processamento de atraso de concessão possa ser executado simultaneamente para múltiplas entidades.
Para suportar isso, pelo menos os circuitos de tempo 50 ilustrados na Figura 8 podem ser duplicados dentro do circuito de diagnóstico de arbitragem 12. Por exemplo, alguns ou todos dos circuitos ilustrados na Figura 8 podem ser duplicados para cada entidade 18, para qual rastreamento de atraso de concessão de pedido é desejado. Em particular, em pelo menos uma concretização, um registrador 70 é instanciado para cada entidade 18 sendo monitorada e os registradores 72 e 74 podem ser implementados como uma memória temporária circular para cada tal entidade 18. Com os registradores 72 e 74 implementados como memórias temporárias circulares, informação de traço de marca de tempo pode ser mantida nelas, em que as entradas mais antigas são sobrescritas com as entradas mais novas. Com os pontos anteriores em mente, e assumindo operações de sistema em andamento, o processamento ilustrado "começa" com carregar o valor de atraso de concessão máximo permitido no registrador 70 (Etapa 120). Por exemplo, assumindo que Figura 9 relaciona-se a rastreamento de atraso de concessão para uma particular das entidades 18, a memória 34, que pode ser uma memória não volátil, armazena um valor de atraso de máximo que pode ser transferido no registrador 70 na reinicilização ou início de sistema.
Com o valor de atraso de máximo, que pode ser expresso como contagens de marca de tempo (TS), carregadas no registrador 70, processamento continua com monitoração para um evento de pedido para a entidade 18 sendo monitorada (Etapa 122). Em resposta a detectar o evento de pedido, o valor de marca de tempo (TSV) atualmente no barramento de marca de tempo 84 é retido no registrador 72 pela porta 80 (Etapa 124). Simultâneo, ou quase simultâneo com isto, o somador 76 é habilitado, os resultados são retidos em registrador 74, e o comparador 52 é habilitado, usando uma versão atrasada do sinal de evento de pedido (Etapas 126 e 128). Assim, o somador .76 adiciona o evento de pedido TSV como capturado no registrador 72 e o valor de atraso máximo de concessão como armazenado no registrador 70, e a soma é transferida ao registrador 74, para uso pelo comparador 52.
Uma atraso elemento 78 pode ser usado para gerar uma versão atrasada do sinal de evento de pedido, isto é, REQ', onde a versão não atrasada é identificada como REQ. Geralmente, a duração de tempo de atraso precisada dependerá dos detalhes de implementação, e será fixada como um assunto de tempo. E suficiente atrasar tempo suficiente para satisfazer a instalação de dados e manter exigências de temporização para o somador 76 relativo à declaração atual do sinal de REQ.
Em qualquer caso, processamento continua com monitoração para o evento de concessão de pedido correspondente (Etapa 130). Se o evento de concessão de pedido não for detectado, processamento continua com o comparador 52 comparando a atualização corrente (dinamicamente) TSV no barramento de marca de tempo 84 com os conteúdos do registrador .74 (Etapa 132), quais conteúdos são a soma de registradores 70 e 72. Se o TSV atual for maior do que a soma contida no registrador 74 - isto é, o valor de somador 76, o comparador 52 detecta essa condição como uma violação de atraso de concessão e declara um sinal de erro, que pode ser propagado como precisado pelos circuitos de sinalização 54 (Etapas 134 e 136). Note que os conteúdos dos conteúdos de registradores 72 e 74 podem ser congelados como parte de tal processamento, para uso de diagnóstico.
Por outro lado, se o TSV atual não exceder a soma contida no registrador 74, a atraso de concessão máximo ainda não está violado e processamento retorna para monitoração para o evento de concessão de pedido (Etapa 130). Assim, se um evento de concessão de pedido ocorrer antes que uma violação de atraso de concessão ocorra, processamento continua com capturar o TSV no barramento de marca de tempo 84 ocorrendo no evento de concessão de pedido no registrador 74, por esse meio sobrescrevendo o valor de soma de somador 76 (Etapa 138) e preservando informação de marca de tempo de concessão de pedido atual para gravação de diagnóstico. O sinal de concessão de pedido também é usado para desabilitar o comparador e por esse meio prevenir falsa declaração de erro (Etapa 140).
Aqueles qualificados na arte apreciarão que o processo anterior é repetido para detecções de evento de pedido subseqüentes. Ademais, como notado, todo tal processamento pode ser executado em uma base simultânea para múltiplas entidades pedintes 18.
Assim, até mesmo sem capturar uma lista corrente de eventos de arbitragem, o circuito de diagnóstico de arbitragem 12 pode ser configurado para prover funções de detecção e resposta de violação de atraso de concessão de recurso. Amplamente, em uma ou mais concretizações, o circuito de diagnóstico de arbitragem 12 implementa um método de rastrear tempos de atraso entre pedidos de recurso e concessões de recurso correspondentes para as respectivas de duas ou mais entidades tendo acesso arbitrado a um recurso compartilhado. Em tais concretizações, o circuito de diagnóstico de arbitragem 12 detecta violações de atraso de concessão de recurso comparando os tempos de atraso a um ou mais limites de atraso definidos.
Certamente, a presente invenção não está limitada pela discussão precedente, nem está limitada pelos desenhos acompanhantes. Realmente, a presente invenção só está limitada pelas reivindicações seguintes, e seus equivalentes legais.
Claims (26)
1. Método de processamento por diagnóstico de arbitragem de recurso, caracterizado pelo fato de compreender: detectar eventos de arbitragem para duas ou mais entidades tendo acesso arbitrado a um recurso compartilhado; e manter um traço de memória cronológica dos eventos de arbitragem.
2. Método de acordo com reivindicação 1, caracterizado pelo fato de que detectar eventos de arbitragem inclui detectar pedidos de recurso e concessões de recurso correspondentes.
3. Método de acordo com reivindicação 2, caracterizado pelo fato de que detectar eventos de arbitragem ademais inclui detectar liberações de recurso.
4. Método de acordo com reivindicação 1, caracterizado pelo fato de que manter um traço de memória cronológica dos eventos de arbitragem inclui manter uma lista corrente de eventos de arbitragem marcados em tempo.
5. Método de acordo com reivindicação 4, caracterizado pelo fato de que manter uma lista corrente de eventos de arbitragem marcados em tempo inclui armazenar identificadores de evento marcados em tempo para eventos de pedido de recurso e eventos de concessão de recurso.
6. Método de acordo com reivindicação 5, caracterizado pelo fato de que compreende adicionalmente armazenar identificadores de evento marcados em tempo para eventos de liberação de recurso.
7. Método de acordo com reivindicação 5, caracterizado pelo fato de que compreende adicionalmente detectar atrasos de concessão de recurso excessivos baseado em comparar atrasos de concessão de recurso para dados eventos de pedido de recurso contra limites de atraso correspondentes.
8. Método de acordo com reivindicação 7, caracterizado pelo fato de compreender adicionalmente calcular os atrasos de concessão de recurso rastreando tempos decorridos depois de detectar eventos de pedido de recurso, e comparar os tempos decorridos a limites máximos de concessão de atraso definidos para os duas ou mais entidades.
9. Método de acordo com reivindicação 7, caracterizado pelo fato de adicionalmente compreender executar uma ou mais das ações seguintes responsivo a detectar um atraso de concessão de recurso excessivo: armazenar informação de violação de atraso de concessão de recurso na lista corrente, congelar a lista corrente, declarar um sinal de parada de sistema, declarar um sinal de alerta de violação de atraso, capturar alerta informação de estado de arbitragem, e capturar informação de estado de entidade para um ou mais das duas ou mais entidades tendo acesso arbitrado ao recurso compartilhado.
10. Circuito de diagnóstico de arbitragem, caracterizado pelo fato de compreender: um circuito de interface configurado para detectar eventos de arbitragem para duas ou mais entidades tendo acesso arbitrado a um recurso compartilhado; e um circuito de controle configurado para manter um traço de memória cronológica dos eventos de arbitragem.
11. Circuito de diagnóstico de arbitragem de acordo com reivindicação 10, caracterizado pelo fato de que o circuito de diagnóstico de arbitragem é configurado para detectar pedidos de recurso e concessões de recurso correspondentes como eventos de arbitragem.
12. Circuito de diagnóstico de arbitragem de acordo com reivindicação 11, caracterizado pelo fato de que o circuito de diagnóstico de arbitragem ademais é configurado para detectar liberações de recurso como eventos de arbitragem.
13. Circuito de diagnóstico de arbitragem de acordo com reivindicação 12, caracterizado pelo fato de que o circuito de interface inclui uma interface de sinalização acoplada comunicativamente a um circuito de arbitragem, e em que o circuito de interface é configurado para receber sinais de evento de arbitragem do circuito de arbitragem.
14. Circuito de diagnóstico de arbitragem de acordo com reivindicação 10, caracterizado pelo fato de que o circuito de controle é configurado para manter um traço de memória cronológica dos eventos de arbitragem mantendo uma lista corrente de eventos de arbitragem marcados em tempo.
15. Circuito de diagnóstico de arbitragem de acordo com reivindicação 14, caracterizado pelo fato de que o circuito de controle é configurado para manter uma lista corrente de eventos de arbitragem marcados em tempo armazenando identificadores de evento marcados em tempo para eventos de pedido de recurso e eventos de liberação de recurso.
16. Circuito de diagnóstico de arbitragem de acordo com reivindicação 15, caracterizado pelo fato de que o circuito de controle é ademais configurado para armazenar identificadores de evento marcados em tempo para eventos de liberação de recurso.
17. Circuito de diagnóstico de arbitragem de acordo com reivindicação 15, caracterizado pelo fato de que o circuito de controle ademais é configurado para detectar atrasos de concessão de recurso excessivos baseado em comparar atrasos de concessão de recurso para dados eventos de pedido de recurso contra limites de atraso correspondentes.
18. Circuito de diagnóstico de arbitragem de acordo com reivindicação 17, caracterizado pelo fato de que o circuito de controle ademais é configurado para calcular os atrasos de concessão de recurso rastreando tempos decorridos depois de detectar eventos de pedido de recurso, e comparar os tempos decorridos a limites máximos de concessão atraso definidos para as duas ou mais entidades.
19. Circuito de diagnóstico de arbitragem de acordo com reivindicação 17, caracterizado pelo fato de que o circuito de controle ademais é configurado para executar uma ou mais das ações seguintes responsivo a detectar um atraso de concessão de recurso excessivo: armazenar informação de violação de atraso de concessão de recurso na lista corrente, congelar a lista corrente, declarar um sinal de parada de sistema, declarar um sinal de alerta de violação de atraso, capturar alerta informação de estado de arbitragem, e capturar informação de estado de entidade para uma ou mais das duas ou mais entidades tendo acesso arbitrado ao recurso compartilhado.
20. Circuito de diagnóstico de arbitragem de acordo com reivindicação 10, caracterizado pelo fato de que o circuito de controle ademais inclui memória de traço configurada para armazenar o traço de memória cronológica de eventos de arbitragem.
21. Circuito de diagnóstico de arbitragem de acordo com reivindicação 20, caracterizado pelo fato de que pelo menos uma porção da memória de traço inclui memória não volátil.
22. Método de diagnóstico de arbitragem, caracterizado pelo fato de compreender: rastrear tempos de atraso entre pedidos de recurso e concessões de recurso correspondentes para as respectivas de duas ou mais entidades tendo acesso arbitrado a um recurso compartilhado; e detectar violações de atraso de concessão de recurso comparando os tempos de atraso a um ou mais limites de atraso definidos.
23. Método de acordo com reivindicação 22, caracterizado pelo fato de compreender adicionalmente declarar um sinal de violação de atraso de concessão de recurso responsivo a detectar uma violação de atraso de pedido.
24. Método de acordo com reivindicação 22, caracterizado pelo fato de que compreende capturar informação de estado de arbitragem responsivo a detectar uma violação de atraso de concessão de recurso.
25. Método de acordo com reivindicação 22, caracterizado pelo fato de compreender adicionalmente manter um traço de memória cronológica de eventos de arbitragem para as duas ou mais entidades, incluindo eventos de pedido de recurso e eventos de concessão de recurso correspondentes.
26. Método de acordo com reivindicação 25, caracterizado pelo fato de compreender adicionalmente congelar o traço de memória cronológica de eventos de arbitragem responsivo a detectar uma violação de atraso de concessão de recurso.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/445,064 US8468283B2 (en) | 2006-06-01 | 2006-06-01 | Arbiter diagnostic apparatus and method |
| US11/445064 | 2006-06-01 | ||
| PCT/EP2007/055291 WO2008052812A1 (en) | 2006-06-01 | 2007-05-31 | Arbiter diagnostic apparatus and method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| BRPI0712521A2 true BRPI0712521A2 (pt) | 2012-10-16 |
Family
ID=37453010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BRPI0712521-6A BRPI0712521A2 (pt) | 2006-06-01 | 2007-05-31 | método de processamento por diagnóstico de arbitragem de recurso, circuito de diagnóstico de arbitragem, e, método de diagnóstico de arbitragem |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US8468283B2 (pt) |
| EP (1) | EP2021925B1 (pt) |
| JP (1) | JP2009539159A (pt) |
| KR (1) | KR20090028575A (pt) |
| CN (1) | CN101460929A (pt) |
| AT (1) | ATE516544T1 (pt) |
| BR (1) | BRPI0712521A2 (pt) |
| TW (1) | TW200807247A (pt) |
| WO (1) | WO2008052812A1 (pt) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7545165B2 (en) * | 2007-01-09 | 2009-06-09 | International Business Machines Corporation | System architectures for and methods of scheduling on-chip and across-chip noise events in an integrated circuit |
| US7949978B2 (en) * | 2007-11-05 | 2011-05-24 | International Business Machines Corporation | Structure for system architectures for and methods of scheduling on-chip and across-chip noise events in an integrated circuit |
| US8505438B2 (en) | 2008-12-29 | 2013-08-13 | Yoosung Enterprise Co., Ltd. | Cylinder liner and method of manufacturing the same |
| CN102110120B (zh) * | 2009-12-23 | 2015-01-14 | Sap欧洲公司 | 冻结数据的系统和方法 |
| DE102010003530A1 (de) * | 2010-03-31 | 2011-10-06 | Robert Bosch Gmbh | Hardware-Datenverarbeitungseinheit und Verfahren zur Überwachung einer Rundendauer einer Routingeinheit |
| CN102549510B (zh) * | 2010-07-20 | 2014-09-03 | 西门子公司 | 用于检查操作系统的实时特性的方法 |
| JP2013191162A (ja) * | 2012-03-15 | 2013-09-26 | Ricoh Co Ltd | 動作解析装置、画像形成装置、動作解析方法およびプログラム |
| JP2017188072A (ja) * | 2016-04-05 | 2017-10-12 | ルネサスエレクトロニクス株式会社 | 半導体装置及びアクセス管理方法 |
| JP7292872B2 (ja) * | 2018-12-25 | 2023-06-19 | キヤノン株式会社 | 情報処理装置および情報処理装置の制御方法 |
| US11637739B2 (en) * | 2021-01-10 | 2023-04-25 | Mellanox Technologies, Ltd. | Direct memory access (DMA) engine for diagnostic data |
| CN115220969B (zh) * | 2021-04-20 | 2026-04-28 | 迈络思科技有限公司 | 基于高频事件的硬件诊断 |
| CN120892215B (zh) * | 2025-09-30 | 2025-12-02 | 上海壁仞科技股份有限公司 | 处理器以及用于处理器的多路仲裁方法 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01233643A (ja) | 1988-03-15 | 1989-09-19 | Nec Corp | データ転送制御装置 |
| JPH0223445A (ja) | 1988-07-13 | 1990-01-25 | Pfu Ltd | バス監視制御方式 |
| JPH0258149A (ja) | 1988-08-24 | 1990-02-27 | Mitsubishi Electric Corp | アクセス許可制御装置 |
| JP2993694B2 (ja) | 1990-02-16 | 1999-12-20 | 株式会社日立製作所 | 情報処理装置 |
| US5052675A (en) | 1990-06-21 | 1991-10-01 | Xerox Corporation | Top vacuum corrugation feeder with aerodynamic drag separation |
| JPH08305641A (ja) | 1995-05-08 | 1996-11-22 | Hitachi Ltd | バス制御装置 |
| US5754803A (en) * | 1996-06-27 | 1998-05-19 | Interdigital Technology Corporation | Parallel packetized intermodule arbitrated high speed control and data bus |
| US5781449A (en) * | 1995-08-10 | 1998-07-14 | Advanced System Technologies, Inc. | Response time measurement apparatus and method |
| US5778200A (en) * | 1995-11-21 | 1998-07-07 | Advanced Micro Devices, Inc. | Bus arbiter including aging factor counters to dynamically vary arbitration priority |
| US5956493A (en) * | 1996-03-08 | 1999-09-21 | Advanced Micro Devices, Inc. | Bus arbiter including programmable request latency counters for varying arbitration priority |
| US5961623A (en) * | 1996-08-29 | 1999-10-05 | Apple Computer, Inc. | Method and system for avoiding starvation and deadlocks in a split-response interconnect of a computer system |
| KR100213187B1 (ko) * | 1997-03-20 | 1999-08-02 | 윤종용 | 에러 마스터 검출장치 |
| JPH11250005A (ja) * | 1998-03-05 | 1999-09-17 | Nec Corp | バス制御方法、バス制御装置及びバス制御プログラムを記憶した記憶媒体 |
| JPH11296412A (ja) | 1998-04-08 | 1999-10-29 | Nec Corp | バストレース装置及びバストレース方法並びにその方法のプログラムを記録した記録媒体 |
| US6304923B1 (en) * | 1998-10-14 | 2001-10-16 | Micron Technology, Inc. | Method for prioritizing data transfer request by comparing a latency identifier value received from an I/O device with a predetermined range of values |
| JP3202700B2 (ja) | 1998-10-20 | 2001-08-27 | 松下電器産業株式会社 | 信号処理装置 |
| JP2992284B1 (ja) | 1998-10-20 | 1999-12-20 | 松下電器産業株式会社 | 信号処理装置 |
| JP3545642B2 (ja) * | 1999-05-17 | 2004-07-21 | 松下電器産業株式会社 | 監視システム及び方法 |
| US6513082B1 (en) * | 1999-09-29 | 2003-01-28 | Agere Systems Inc. | Adaptive bus arbitration using history buffer |
| US20020007422A1 (en) * | 2000-07-06 | 2002-01-17 | Bennett Keith E. | Providing equipment access to supply chain members |
| US7039916B2 (en) * | 2001-09-24 | 2006-05-02 | Intel Corporation | Data delivery system for adjusting assignment of connection requests to nodes based upon the tracked duration |
| US6848015B2 (en) * | 2001-11-30 | 2005-01-25 | Hewlett-Packard Development Company, L.P. | Arbitration technique based on processor task priority |
| JP2004078508A (ja) | 2002-08-16 | 2004-03-11 | Nec Micro Systems Ltd | バス調停回路、バス調停方法およびそのプログラム |
| US7093256B2 (en) * | 2002-12-13 | 2006-08-15 | Equator Technologies, Inc. | Method and apparatus for scheduling real-time and non-real-time access to a shared resource |
| US7516209B2 (en) * | 2003-06-27 | 2009-04-07 | Microsoft Corporation | Method and framework for tracking/logging completion of requests in a computer system |
| JP2005018640A (ja) | 2003-06-27 | 2005-01-20 | Seiko Epson Corp | 文書閲覧端末、動作モード制御方法及び動作モード制御プログラム |
| US20050091554A1 (en) | 2003-08-07 | 2005-04-28 | Dmitrii Loukianov | Event time-stamping |
| JP4661066B2 (ja) | 2004-03-22 | 2011-03-30 | 富士ゼロックス株式会社 | 情報処理装置 |
| JP2005032267A (ja) | 2004-08-04 | 2005-02-03 | Mitsubishi Electric Corp | 計算機および計算機システム |
| US7263566B2 (en) * | 2004-12-30 | 2007-08-28 | Qualcomm Incorporated | Method and apparatus of reducing transfer latency in an SOC interconnect |
| JP4303209B2 (ja) * | 2005-02-04 | 2009-07-29 | 富士通株式会社 | 強誘電体素子及び強誘電体素子の製造方法 |
-
2006
- 2006-06-01 US US11/445,064 patent/US8468283B2/en active Active
-
2007
- 2007-05-30 TW TW096119365A patent/TW200807247A/zh unknown
- 2007-05-31 AT AT07866277T patent/ATE516544T1/de not_active IP Right Cessation
- 2007-05-31 KR KR1020087032179A patent/KR20090028575A/ko not_active Withdrawn
- 2007-05-31 CN CNA2007800202548A patent/CN101460929A/zh active Pending
- 2007-05-31 BR BRPI0712521-6A patent/BRPI0712521A2/pt not_active IP Right Cessation
- 2007-05-31 JP JP2009512596A patent/JP2009539159A/ja active Pending
- 2007-05-31 EP EP07866277A patent/EP2021925B1/en active Active
- 2007-05-31 WO PCT/EP2007/055291 patent/WO2008052812A1/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| EP2021925A1 (en) | 2009-02-11 |
| CN101460929A (zh) | 2009-06-17 |
| WO2008052812A1 (en) | 2008-05-08 |
| EP2021925B1 (en) | 2011-07-13 |
| TW200807247A (en) | 2008-02-01 |
| JP2009539159A (ja) | 2009-11-12 |
| US8468283B2 (en) | 2013-06-18 |
| US20070283066A1 (en) | 2007-12-06 |
| ATE516544T1 (de) | 2011-07-15 |
| KR20090028575A (ko) | 2009-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BRPI0712521A2 (pt) | método de processamento por diagnóstico de arbitragem de recurso, circuito de diagnóstico de arbitragem, e, método de diagnóstico de arbitragem | |
| Leners et al. | Detecting failures in distributed systems with the falcon spy network | |
| US9052887B2 (en) | Fault tolerance of data processing steps operating in either a parallel operation mode or a non-synchronous redundant operation mode | |
| US7770064B2 (en) | Recovery of application faults in a mirrored application environment | |
| CN103458036B (zh) | 一种集群文件系统的访问装置和方法 | |
| US9298524B2 (en) | Virtual baseboard management controller | |
| US10146653B2 (en) | Automated system-level failure and recovery | |
| US6757769B1 (en) | Cooperative lock override procedure | |
| JP2003506788A (ja) | 冗長システム・コントローラを試験する診断ケージ・モード | |
| US11392441B2 (en) | Error reporting for non-volatile memory modules | |
| US10911259B1 (en) | Server with master-slave architecture and method for reading and writing information thereof | |
| JP2015530679A (ja) | 高効率アトミック演算を使用した方法および装置 | |
| US20190057000A1 (en) | Technologies for headless server manageability and autonomous logging | |
| WO2012164257A1 (en) | Store-exclusive instruction conflict resolution | |
| CN113496732A (zh) | 用于分布式读/写锁定的系统和方法 | |
| US7430683B2 (en) | Method and apparatus for enabling run-time recovery of a failed platform | |
| US6609178B1 (en) | Selective validation for queued multimodal locking services | |
| US7418367B2 (en) | System and method for testing a cell | |
| JP4299634B2 (ja) | 情報処理装置及び情報処理装置の時計異常検出プログラム | |
| GB2609696A (en) | Error information processing method and device, and storage medium | |
| TW200537307A (en) | An apparatus and method for maintaining data integrity following parity error detection | |
| CN108415788B (zh) | 用于对无响应处理电路作出响应的数据处理设备和方法 | |
| WO2014158161A1 (en) | Error coordination message for a blade device having a logical processor in another system firmware domain | |
| JP2004302731A (ja) | 情報処理装置および障害診断方法 | |
| JP2008041036A (ja) | メモリアクセス監視装置およびその方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B08F | Application dismissed because of non-payment of annual fees [chapter 8.6 patent gazette] |
Free format text: REFERENTE A 8A ANUIDADE. |
|
| B08K | Patent lapsed as no evidence of payment of the annual fee has been furnished to inpi [chapter 8.11 patent gazette] |
Free format text: EM VIRTUDE DO ARQUIVAMENTO PUBLICADO NA RPI 2310 DE 14-04-2015 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDO O ARQUIVAMENTO DO PEDIDO DE PATENTE, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013. |