BRPI0722011B1

BRPI0722011B1 - sistema para sincronização de relógios e método para a arquitetura avançada de computação de telecomunicações

Info

Publication number: BRPI0722011B1
Application number: BRPI0722011A
Authority: BR
Inventors: Sun Guohua; Tian Jun; Wang Yun
Original assignee: Zte Corp
Priority date: 2007-09-14
Filing date: 2007-12-25
Publication date: 2019-12-24
Also published as: CN101119171A; CN101119171B; WO2009033342A1; BRPI0722011A2

Abstract

sistema para sincronização de relógios e método para a arquitetura avançada de computação de telecomunicações a presente invenção fornece um sistema de sincronização de relógios e um método para uma instalação de computação avançada de telecomunicações. o sistema fica localizado em um registro do mainframe que inclui uma placa de nó (5) e uma backboard, e o sistema compreende um subcartão de relógio (1}, um módulo de encaixe traseiro de relógio (14), e um para receber e processar a referência de relógio externo, selecionar um relógio de referência, e depois processá-lo em três tipos de relógios, distribuí-los respectivamente para três barramentos de relógios na backboard, produzir um relógio síncrono em cascata e enviá-lo para o módulo de encaixe traseiro de relógio (14) por intermédio do módulo da backboard pequena na camada do meio; o módulo da backboard pequena na camada do meio é usado para interligar interfaces de acesso para referência de relógio de cada subcartão de relógio e interligar interfaces de saída de relógios em cascata. a presente invenção economiza recursos de relógios e reduz custos, e ao mesmo tempo, reduz a complexidade e aumenta a confiabilidade do sistema, pois o sistema apenas requer um cartão de encaixe traseiro de relógio e um cabo para produzir relógios síncronos em cascata.

Description

SISTEMA PARA SINCRONIZAÇÃO DE RELÓGIOS E MÉTODO PARA A ARQUITETURA AVANÇADA DE COMPUTAÇÃO DE TELECOMUNICAÇÕES

CAMPO TÉCNICO DA INVENÇÃO [001] A presente invenção refere-se ao campo de plataforma de ATCA (arquitetura avançada de computação de telecomunicações), e particularmente, um sistema de sincronização de relógios, e o método na instalação.

ANTECEDENTES DA INVENÇÃO [002] No campo de comunicações modernas, a transmissão e a comutação de informações são conduzidas através da multiplexação por divisão de tempo. Para obter freqüências e sinais de cronometragem precisos, as informações úteis podem ser desmultiplexadas corretamente apenas dependendo da técnica de sincronização do relógio, de modo a fazer com que a taxa da codificação de saída dos dados seja consistente com a taxa da codificação de entrada dos dados, evitando assim dano prejudicial aos dados durante os processos de transmissão e comutação devido a um assincronismo, senão causaria um aumento da taxa de erro de bit, um decréscimo da eficiência e qualidade da comunicação, e mesmo interrupção da comunicação. Quando uma plataforma de ATCA é aplicada a um domínio de comutação de circuito, ela precisa também assegurar que os relógios do registro do mainframe inteiro e dos registros do mainframe em cascata estejam síncronos. As especificações 3.0 fornecidas por PICMG (PCI Industrial Computer Manufacturers Group) especificam as características elétricas, meio de distribuição e método de administração inteligente para o relógio síncrono. A interface de relógios síncronos adota uma estrutura de barramento (bus) de MLVDS (sinal diferencial multiponto de baixa voltagem) para assegurar uma transmissão confiável do relógio. A ATCA suporta três pares de barramentos (buses) de relógios: CLK1A/B, CLK2A/B e CLK3A/B, e as especificações especificam que CLK1A/B e CLK2A/B são 8K e 19,44M, respectivamente, e CLK3A/B é um barramento de relógio definido pelo usuário, cada tipo de relógio tem um grupo

Petição 870190090606, de 12/09/2019, pág. 14/32

2/18 de relógios de reserva, e há no total seis pares de linhas diferenciais, todas elas localizadas em uma tomada Zona2. Dois conjuntos de fontes de relógios ativos/reservas acionam um conjunto de barramentos, respectivamente, e quanto à seleção de dois conjuntos de relógios, as especificações da ATCA especificam que um método de processamento distribuído é adotado para uma placa de recepção, que monitora a validade dos barramentos de relógios A, B por si só e decide qual conjunto de barramento deve ser tomado por si só; caso o relógio correntemente selecionado esteja em falha ou seus índices deteriorados, outro conjunto de relógios é selecionado de acordo com uma estratégia de transferência, e o relógio ativo e o relógio reserva não são estritamente distinguidos um do outro. Adicionalmente, as especificações da ATCA não especificam espaços fixos para um fim de acionamento e fim de recepção, e os espaços são totalmente decididos através de negociação de cada placa de nó com um módulo de administração do registro do mainframe por intermédio do IPMC (controlador da administração da plataforma inteligente) para decidir qual placa de nó aciona qual conjunto de relógios, de modo a impedir um conflito de acionar um relógio com mais placas de nós.

[003] Para realizar a sincronização de relógios de um sistema ATCA, duas soluções são fornecidas nas técnicas anteriores:

[004] Solução 1: A função de relógio de um sistema ATCA é incorporada dentro de uma placa de comutação, e a função de sincronização de relógios é implementada por meio de AMC (Advanced Mezzanine Card) ou um subcartão não-padrão. A placa de comutação, sendo como sua placa-mãe transportadora, atua como uma fonte diretora do barramento de relógio da ATCA. Como ilustrado na Figura 1, uma placa comutadora é saída para um barramento de relógio da backboard A, outra placa comutadora é saída para um barramento de relógio da backboard B, e cartões de encaixe traseiro das duas placas comutadoras produzem um cabo de relógio em cascata, respectivamente. As placas de relógio são diferentes dos produtos convencionais pelo fato de que elas não podem ser distinguidas como uma

Petição 870190090606, de 12/09/2019, pág. 15/32

3/18 ativa e outra de reserva e formam uma estrutura de topologia com uma superfície de estrelas duplas, tal como uma placa comutadora. Além de ser saída para os barramentos da backboard A, B, o relógio síncrono do sistema tem também múltiplas linhas de saída de sinais do relógio do painel de cartões de encaixe da Zona3 a ser usado para mensuração do relógio ou para sincronizar os registros do mainframe em cascata. Os dois barramentos A e B de cada tipo de relógio na backboard da ATCA correspondem à saída de uma placa de relógio, respectivamente, e transferência da referência do relógio em uma placa de nó é julgada por cada placa de nó em si. Quando uma plataforma de ATCA é aplicada em uma situação de domínio de comutação de circuito, um subcartão AMC com uma interface de linhas pode ser inserido na placa de nó para extrair relógios síncronos de uma linha de 8K, que é então dividida em duas linhas para serem emitidas no cartão de encaixe traseiro da Zona3 da placa de nó e são ligadas a cartões de encaixe traseiro do relógio da Zona3 de duas placas de comutação individuais, respectivamente, por intermédio de cabos. O cartão de encaixe traseiro da Zona3 da placa comutadora suporta também a entrada convencional da referência de relógios, tais como 2 Mbps, 2 Mbits, e 5 MHz, além da entrada de relógio de linhas com 2 linhas. Quando a plataforma de ATCA precisa de uma cascata multi-frame, uma certa estrutura é estabelecida como um nó de raiz, e a placa comutadora na qual a estrutura fica localizada é configurada com um subcartão de relógio para receber relógios extraídos das linhas ou entrada de referência de relógios tais como 2 Mbps e 2Mbits; o relógio síncrono do sistema de saída é distribuído para os terminais de entrada de cartão de encaixe traseiro de placas comutadoras de outras estruturas por intermédio de um cabo, e depois distribuído para cada placa de nó nas estruturas pelas placas comutadoras por intermédio de barramentos de relógios; as placas comutadoras de outras estruturas não têm necessariamente subcartões de relógios inseridos.

[005] Solução 2: Todas as funções em termos do relógio descrito na Solução 1 são conduzidas disponibilizando independentemente uma placa de nó de relógio e um módulo com encaixe traseiro de relógio. Como ilustrado na Figura

Petição 870190090606, de 12/09/2019, pág. 16/32

4/18

2, uma placa de nó de relógio produz um relógio para ambos barramentos de relógio da backboard A e B, e cada um dos cartões de encaixe traseiro das duas placas de nós de relógios fornece um cabo de relógio em cascata. As duas placas de nós de relógio ficam localizadas em espaços adjacentes, e usam canais de UPDATE definidos pela ATCA como canais ativo e de reserva.

[006] Com relação às características de uma estrutura de ATCA, pode-se observar que a Solução 2 pode usar UPDATE da ATCA para concretizar placas de nós de relógios ativo e de reserva, e assim sendo, pode impedir falha unipontual de placa de nó de relógio, mas ela tem de usar dois espaços adjacentes, o que é obviamente um desperdício de recursos de espaços preciosos e reduz a capacidade de processamento do sistema. Além disso, quanto à produção de relógios em cascata pelos módulos de encaixe traseiro das duas placas de nós de relógios, eles dificilmente podem ser produzidos por um único cabo, e assim sendo, não é fácil conseguir sincronização de relógios de registros do mainframe em cascata. As desvantagens da Solução 1 também são evidentes, como ilustrado na Figura 1, há duas linhas de cabos de relógios em cascata, e eles devem ser ligados ponto a ponto aos cartões de encaixe traseiro da placa comutadora no registro do mainframe de ATCA oposto, aumentando a complexidade da estratégia de transferência para a placa, tornando difícil assegurar que duas placas comutadoras usem a referência de relógio da mesma linha, e entrementes afetando o número de interfaces para produzir a partir de uma placa comutadora até um módulo de encaixe traseiro. Em ambas soluções, a referência de relógio externa do mesmo tipo tem de fornecer pelo menos duas linhas a serem distribuídas uniformemente para duas placas de nós de relógios, o que desperdiça preciosos recursos de relógios de provedores de serviços.

SUMÁRIO DA INVENÇÃO [007] O problema técnico a ser solucionado pela presente invenção é fornecer um sistema de sincronização de relógios e um método para uma arquitetura de computação avançada de telecomunicações, de tal modo que apenas uma

Petição 870190090606, de 12/09/2019, pág. 17/32

5/18 ligação seja necessária ao acessar uma referência de relógio externa, e ao mesmo tempo, fornecer um cabo em cascata singular ou saída de fibra de um registro do mainframe de ATCA.

[008] Para solucionar o problema técnico acima, a presente invenção é conduzida através da seguinte solução técnica:

um sistema de sincronização de relógios para uma instalação de computação avançada de telecomunicações, sendo o sistema localizado em um registro de mainframe, sendo que o registro de mainframe inclui uma placa de nó e uma backboard, e o sistema compreende: um módulo de encaixe traseiro de relógio, um módulo de backboard pequena em uma camada do meio e um subcartão de relógio;

sendo o módulo de encaixe traseiro de relógio usado para acessar uma referência de relógio externa e transferi-la para o subcartão de relógio por intermédio do módulo de backboard pequena na camada do meio;

estando o subcartão de relógio localizado na placa de nó para receber e processar a referência de relógio externa, selecionando um canal de relógio referencial, e depois de processá-lo em um relógio conforme requerido pelo sistema, transmitir o relógio para os barramentos de relógio na backboard;

estando o módulo da backboard pequena na camada do meio localizado em uma zona Zona3 da placa de nó, usado para interligar interfaces que acessam a referência de relógio do subcartão de relógio na placa de nó em cada espaço.

[009] Além disso, o subcartão de relógio é usado também para produzir um relógio síncrono em cascata e transferi-lo para o módulo de encaixe traseiro de relógio por intermédio do módulo da backboard pequena na camada do meio;

o módulo de encaixe traseiro de relógio é usado também para

Petição 870190090606, de 12/09/2019, pág. 18/32

6/18 receber e processar um sinal do relógio síncrono em cascata a partir do subcartão de relógio, e para fornecer uma interface de saída de relógio em cascata e uma interface de acesso de relógio;

o módulo de backboard pequena na camada do meio é usado também para interligar interfaces de saída de relógios em cascata do subcartão de relógio na placa de nó em cada espaço.

[010] Além disso, duas fileiras de tomadas estão disponíveis nos lados da frente e de trás do módulo da backboard pequena na camada do meio: uma fileira é uma primeira tomada da Zona3 usada para ligar a interface que acessa a referência de relógio do subcartão de relógio a uma interface de saída da referência de relógio do módulo de encaixe traseiro de relógio; a outra fileira é uma segunda tomada da Zona3 usada para ligar a interface de saída de relógio em cascata do subcartão de relógio à interface de acesso de relógio em cascata do módulo de encaixe traseiro de relógio.

[011] Além disso, todas as primeiras tomadas da Zona3 no módulo da backboard pequena na camada do meio são interligadas entre si, e todas as segundas tomadas da Zona3 são interligadas entre si.

[012] Além disso, o sistema de sincronização de relógios compreende também um módulo de administração do registro do mainframe, usado para configurar a referência de relógio externa, fornecendo-a para o subcartão de relógio e relatando a condição corrente de seleção de referência e condição de sincronização de relógios para um administrador da rede.

[013] Além disso, o sistema de sincronização de relógios compreende também um módulo de subcartões de um controlador da administração de plataformas inteligentes, e o módulo fica localizado na placa de nós e é usado para implementar funções de administração de placa única, incluindo a medição e monitoramento da condição da placa de nó, registrando eventos anormais, e relatando um alarme ou informações sobre a condição para o módulo de administração do registro do mainframe quando uma anormalidade ocorreu.

Petição 870190090606, de 12/09/2019, pág. 19/32

7/18 [014] Além disso, o subcartão do relógio fica localizado independentemente da placa de nó em uma forma de um cartão de um “advanced mezzanine card’, e o módulo de encaixe traseiro de relógio fica localizado na parte de trás do registro do mainframe na forma de um módulo de cartão de encaixe traseiro.

[015] Um método para sincronização de relógios para uma instalação de computação avançada de telecomunicações fornecido pela presente invenção compreende as seguintes etapas de:

a: inserir dois subcartões de relógios em duas placas de nós, respectivamente, e conectar um cartão de encaixe traseiro de relógio com cada placa de nó por intermédio de um módulo de backboard pequena em uma placa do meio;

b: energizar um registro de mainframe para ativar um módulo de administração do registro de mainframe, obtendo o número de um espaço físico em um terminal de acionamento de um barramento de relógio, sendo que o terminal de acionamento de um barramento de relógio é a placa de nó inserida com o subcartão de relógio;

c: o módulo de administração do registro do mainframe configura as duas placas de nós para usar uma mesma referência de relógio de acordo com o número do espaço físico; e d: um módulo de encaixe traseiro de relógio envia uma referência de relógio externa para as duas placas de nós acima por intermédio do módulo da backboard pequena em uma placa do meio, sendo que uma das duas placas de nós processa a referência de relógio externa, seleciona um canal de relógio referencial, e depois de processá-la em um relógio com a frequência requerida pelo sistema, envia-a para o barramento de relógio na backboard;

[016] Além disso, na dita etapa b, uma maneira para obter o número de um espaço físico em um terminal de acionamento de um barramento de relógio é a

Petição 870190090606, de 12/09/2019, pág. 20/32

8/18 seguinte: o módulo de administração do registro do mainframe se comunica com um módulo de subcartão de um controlador da administração de plataforma inteligente em cada placa de nó, para obter a condição em posição do subcartão de relógio na placa de nó, e depois obtém o número de um espaço físico no terminal de acionamento do barramento de relógio, de acordo com o endereço da placa de nó no hardware.

[017] Além disso, na dita etapa d, a placa de nó que tem uma melhor condição de robustez dentre as duas placas de nós processa a referência de relógio externa, e seleciona um canal de relógio referencial de acordo com níveis de prioridade.

[018] Além disso, o método compreende também a seguinte etapa depois da dita etapa d:

e: o módulo de administração do registro do mainframe monitora a condição de robustez das duas placas de nós em tempo real, seleciona a placa de nó para emitir sinais de relógio de acordo com sua condição de robustez ou um comando selecionador compulsivo de um administrador da rede, e um hardware da placa de nó controla a transferência da saída de relógio das duas placas de nós e os timings de transferência.

[019] Além disso, o método compreende também as seguintes etapas depois da dita etapa d:

f: a placa de nó obtém sinais de relógio em cascata e envia-os para o módulo de encaixe traseiro de relógio; e g: um registro do mainframe em cascata seleciona um relógio em cascata apropriado de acordo com a condição de um relógio de entrada em cascata monitorado pela placa de nó que acessa o relógio em cascata.

[020] Além disso, a dita etapa d compreende também: a outra placa de nó

Petição 870190090606, de 12/09/2019, pág. 21/32

9/18 entre as duas placas de nós apenas processa uma referência de entrada e não permite a saída para o barramento de relógio da backboard ou para o módulo de encaixe traseiro.

[021] Além disso, no método, o espaço de cada placa de nó é qualquer espaço.

[022] A presente invenção tem os seguintes efeitos benéficos:

(1) O requisito mais baixo é que o operador apenas precisa disponibilizar um canal de referência de relógio, economizando assim os recursos de relógios do operador e reduzindo o custo.

(2) Apenas um cartão de encaixe traseiro de relógio é necessário, e ele pode ficar localizado em qualquer espaço; for exemplo, ele pode ser inserido dentro de um espaço que não precisa qualquer cartão de encaixe traseiro funcional, e os espaços de encaixe traseiro economizados podem ser usados para outras placas de nós que precisam portas externas ou de saída.

(3) Há apenas um cabo para uma saída de relógio síncrono em cascata, cada registro do mainframe não precisa interagir para obter informações, reduzindo assim a complexidade de selecionar uma estratégia de referência de relógio com um software de administração, e aumentando a confiabilidade do sistema.

BREVE DESCRIÇÃO DOS DESENHOS [023] A Figura 1 é uma ilustração de um método da modalidade um nas técnicas anteriores;

[024] A Figura 2 é uma ilustração de um método da modalidade dois nas técnicas anteriores;

[025] A Figura 3 é uma ilustração da estrutura de um sistema integral de

Petição 870190090606, de 12/09/2019, pág. 22/32

10/18 sincronização de relógios da presente invenção;

[026] A Figura 4 é uma ilustração da função de um módulo de administração do registro do mainframe da presente invenção;

[027] A Figura 5 é um esquema de princípios do hardware do módulo de administração do registro do mainframe da presente invenção;

[028] A Figura 6 é uma ilustração da estrutura de um subcartão IPMC;

[029] A Figura 7 é um esquema de princípios de um subcartão de relógio;

[030] A Figura 8 é uma ilustração de um módulo de encaixe traseiro de relógio;

[031] A Figura 9 é uma ilustração de uma backboard pequena em uma camada do meio de acordo com a presente invenção.

MODALIDADES PREFERIDAS DA INVENÇÃO [032] O sistema de sincronização de relógios da presente invenção compreende um módulo de administração do registro do mainframe, um módulo de subcartão IPMC (controlador da administração de plataforma inteligente); e compreende ainda um subcartão de relógio, um módulo de encaixe traseiro de relógio e um módulo de backboard pequena em uma camada do meio.

[033] Cada módulo será apresentado respectivamente na parte que se segue. Um subcartão de IPMC fica localizado independentemente na placa de nó de cada ATCA para implementar a função de administração de placa única especificada pelas especificações PICMG3.0, mensurando e monitorando o estado de uma placa de nó, registrando um log em eventos anormais, e relatando um alarme ou informações de estado para o módulo de administração do registro do mainframe por intermédio de uma interface de IPMB (barramento de administração de plataforma inteligente) quando a placa

Petição 870190090606, de 12/09/2019, pág. 23/32

11/18 de nó está anormal. Um administrador da rede pode configurar e inquirir uma referência de relógio externa com o módulo de administração de registro do mainframe, e o módulo de administração do registro do mainframe relata a situação corrente de seleção da referência e se o relógio está ou não síncrono com o administrador da rede.

[034] Um subcartão e relógio fica localizado independentemente na placa de nó de cada ATCA na forma de um AMC, ou um subcartão não-padrão para satisfazer aos requisitos de uma rede de sincronização de relógios, recebendo e processando sinais de relógios síncronos, incluindo circuitos de extração e recepção de referência de relógios, circuitos divisores de frequência, circuitos de detecção em fase digital, circuitos de regeneração de relógios, e circuitos de monitoramento cíclico da qualidade de relógios.

[035] Um módulo de encaixe traseiro de relógio fica localizado na parte de trás de um registro do mainframe da ATCA na forma de um RTM ( módulo de cartão de encaixe traseiro); diferentemente de outros casos de uma superfície em estrelas duplas, apenas um módulo de encaixe traseiro é usado para implementar equiparação de acesso e impedância de uma referência de relógio externa e a translação, direcionamento, distribuição, monitoramente nivelado de relógios em cascata, e produzindo os relógios em cascata por intermédio de um cabo ou uma fibra.

[036] Um dispositivo de backboard pequena em uma camada do meio fica localizado na zona Zona3 de uma única placa e pode conectar zonas Zona3 em todos os espaços, e ele pode ser simplificado para conectar apenas zonas Zona3 em dois espaços adjacentes para implementar distribuição de interconexão de referências de relógios de entrada externa em um único canal entre uma pluralidade de placas de nós da ATCA, e interconexão de saída de um relógio para extração de linhas e um relógio em cascata em cada espaço.

[037] O método para implementar o sistema de sincronização de relógios acima compreende as seguintes etapas de:

Petição 870190090606, de 12/09/2019, pág. 24/32

12/18

Etapa um: inserir subcartões de relógios em placas de nós de dois espaços aleatórios, respectivamente, e conectar um módulo de encaixe traseiro de relógio a um certo espaço aleatoriamente através de um módulo de backboard pequena em uma camada do meio;

Etapa dois: energizar um registro de mainframe, um módulo de administração de registros de mainframe, que se comunica com um subcartão IPMC em cada placa de nó através de uma interface de IPMB depois de ser ativada normalmente, e obter a condição em posição do subcartão de relógio na placa de nó, obtendo o número de um espaço físico em uma extremidade de acionamento de um barramento de relógio, de acordo com o endereço no hardware da placa de nó, e relatálo para um administrador da rede, exibindo o espaço e o estado de um relógio síncrono por meio de um diagrama em tempo real;

Etapa três: o módulo de administração de registro do mainframe consulta a condição de robustez das duas placas de nós, de acordo com o número do espaço físico na extremidade de acionamento do barramento de relógio obtido na Etapa dois, configurando duas placas de nós para usar uma mesma referência de relógio através de uma interface de IPMB (barramento de administração de plataforma inteligente), o módulo de encaixe traseiro de relógio envia uma referência de relógio externa para as duas placas de nós através do módulo da backboard pequena na camada do meio, depois o registro de relógio se comunica com a placa de nó na melhor condição de robustez e ordena que ela produza um relógio processado para o barramento de relógio de uma backboard da ATCA e produz um relógio síncrono em cascata para o módulo de encaixe traseiro de relógio, e a outra placa de nó apenas processa um relógio de referência de entrada e não permite saída para o barramento de relógio da backboard ou módulo de encaixe traseiro;

Etapa quatro: o módulo de administração de registro do mainframe

Petição 870190090606, de 12/09/2019, pág. 25/32

13/18 monitora a condição de robustez das duas placas de nós em tempo real, e seleciona a placa de nó para emitir sinais de relógio de acordo com sua condição de robustez ou um comando selecionador compulsivo de um administrador da rede, e um hardware da placa de nó controla a transferência da saída de relógio das duas placas de nós e os timings de transferência;

Etapa cinco: um registro de mainframe em cascata apenas seleciona separadamente um relógio em cascata apropriado de acordo com a condição de um relógio de entrada em cascata monitorado pela placa de nó que acessa o relógio em cascata sem qualquer processamento adicional, pois um ponto de transferência apropriado para produzir o relógio em cascata é selecionado e a sincronização de relógios do registro do mainframe em cascata não é afetada.

[038] A presente invenção será descrita ainda mais detalhadamente em conjunto com os desenhos anexos e modalidades na seção que se segue.

[039] Como ilustrado na Figura 3, a Figura 3 é uma ilustração da estrutura de um sistema de sincronização integral de relógios da presente invenção, onde uma parte do módulo do hardware compreende:

A, um módulo de administração de registro do mainframe;

B, um módulo de subcartão IPMC (controlador de administração da plataforma inteligente);

estes dois módulos são módulos-padrão definidos pelas especificações PICMG3.0 que compreendem o protocolo IPMI para implementar comunicação entre os dois módulos, e principalmente realizar funções de administração de uma única placa, incluindo a administração e monitoramento do relatório da informações sobre a placa de nó e implementação do comando do administrador da rede entre a placa de nó e o registro do mainframe.

Petição 870190090606, de 12/09/2019, pág. 26/32

14/18

C, um subcartão de relógio;

D, um módulo de encaixe traseiro de relógio;

E, um dispositivo de backboard pequena em uma camada do meio;

estes três módulos são o cerne da presente invenção, e o método para conduzir a sincronização de relógios é o seguinte: primeiramente, uma referência de relógio externa do operador de um relógio com linha de interface externa extraída por uma placa de nó do presente sistema é acessada dentro do cartão de encaixe traseiro de relógio por intermédio de um cabo, e depois é enviada para a backboard pequena em uma camada do meio pelo cartão de encaixe traseiro, as tomadas 1 (uma tomada da primeira Zona3) de todas as zonas Zona3 na backboard pequena em uma camada do meio são interconectadas, e as tomadas 2 (uma tomada de segunda Zona3) porporcionam interconexão de saídas de relógios em cascata para assegurar que um módulo de encaixe traseiro de relógio, quando inserido em qualquer espaço aleatoriamente, possa alimentar o relógio de referência para a placa de nó e produzir o relógio em cascata para o cartão de encaixe traseiro. Os plugues e tomadas da Zona3 da placa de nó e o cartão de encaixe traseiro são conectados por intermédio da backboard pequena em uma camada do meio, o plugue 1 é conectado à tomada 1 e o plugue 2 é conectado à tomada 2. A referência de relógio é acessada dentro do subcartão de relógio da placa de nó através do plugue 1, a qualidade da referência é monitorada, e um canal de relógio de referência é selecionado para divisão de frequência e detecção de fase, um OCXO (Oscilador de Cristal em Estufa Controlada) no subcartão de relógio é controlado para produzir relógios que têm a mesma frequência e fase com o relógio de referência, e depois o acionamento e distribuição do relógio para o barramento de relógio da backboard A/B são controlados de acordo com um resultado negociado pelo IPMC e módulo de administração do

Petição 870190090606, de 12/09/2019, pág. 27/32

15/18 registro do mainframe da presente placa, os relógios com outras frequências requeridas pelo sistema são gerados através de conversão de frequências, e depois convertidos em níveis apropriados e emitidos para o cartão de encaixe traseiro de relógio. Deve-se assegurar que o sistema inteiro tenha apenas uma extremidade de acionamento de relógio em qualquer momento.

[040] A Figura 4 e a Figura 5 são ilustrações da função e hardware do módulo de administração do registro do mainframe da presente invenção, respectivamente. O cerne do hardware é que um aparelho lógico realiza uma interface I2C, e um software de módulo realiza várias interfaces de administração da rede que se comunicam com o IPMC para monitorar e controlar placas de nós e outros módulos funcionais no registro do mainframe, e relata as anormalidades do sistema e realiza operações básicas de recuperação.

1) administração de “troca quente” (hot-swap);

2) administração da distribuição de potência;

3) administração da dissipação de calor do registro do mainframe;

4) uma chave eletrônica abre-fecha controlada de uma porta que conecta a placa de nó e a backboard;

5) detecção de falhas, administração e recuperação de um barramento IPMB da backboard.

[041] Como ilustrado na Figura 6, o software e o hardware do subcartão IPMC implementam principalmente as seguintes funções:

1) disponibilizar uma interface de IPMB definida por especificações da ATCA, que é fisicamente a interface I2C na Figura 6, comunicando-se com o módulo de administração do registro do mainframe, de acordo com o protocolo IPMI existente, e realizando

Petição 870190090606, de 12/09/2019, pág. 28/32

16/18 funções de energização e desenergização controlável de uma única placa, armazenamento temporário (buffer), “troca quente” hot-swap e controle de isolamento;

2) tendo funções de registro de dados de sensores e armazenamento não-volátil de outros dados de chaves, armazenando os dados em FLASH ou NV-SRAM no subcartão através da medição da voltagem uploaded por um sensor instalado por uma placa transportadora onde o subcartão está localizado, de acordo com o formato do registro de dados do sensor (SDR) requerido pelas especificações da ATCA;

3) disponibilizar uma interface de administração da potência para uma única placa de ATCA, onde há uma conexão direta do hardware entre o subcartão e a única placa de ATCA, de modo a controlar diretamente a chave de potência da placa única, controlar e obter a condição da CPU da placa única,e controlar a potência de carga útil da única placa;

4) disponibilizar uma interface de controle da luz indicadora no painel frontal da placa única da ATCA, onde a luz indicadora e os sinais de uma chave pé-de-galinha são conectados para as portas de entrada e saída de um chip EPLD, e são integrados no interior como um registro de 8 bits e um número de registro correspondente, e um computador de chip único W83910F escreve diretamente dentro do EPLD e lê a partir da luz indicadora da condição off-line do EPLD, luz indicadora de hotswap, estado da lâmpada de alarme e estado da chave pé-de-galinha do painel frontal através de um barramento de dados;

5) disponibilizar uma interface de monitoramento do hardware, usando um chip de monitoramento existente para implementar o monitoramento da voltagem e temperatura da placa única, medição da velocidade de rotação do ventilador e controle da velocidade de rotação.

Petição 870190090606, de 12/09/2019, pág. 29/32

17/18 [042] O diagrama esquemático da estrutura de um subcartão de relógio está ilustrado na Figura 7. Um subcartão de relógio é usado para realizar o monitoramento da conversão, divisão de frequência e qualidade de uma referência externa, um canal de relógio é selecionado por um computador de chip único de acordo com o nível de prioridade e condição de qualidade da referência de relógio, e depois a comparação de fases é realizada entre o relógio selecionado com a uma saída por um OCXO (Oscilador de Cristal em Estufa Controlada) no subcartão, e a diferença de fases é convertida em uma voltagem analógica através de um dispositivo D/A (conversão digital/analógica), e ao mesmo tempo, a fase do relógio OCXO é controlada para ser consistente com o relógio de referência. Neste momento, a produção do relógio pelo OCXO é dividida em frequência novamente para gerar relógios síncronos com várias frequências requeridas pelo sistema. O subcartão de relógio pode adotar subcartões-padrão de AMC, e pode adotar também subcartões autodefinidos.

[043] A estrutura do módulo de encaixe traseiro de relógio está ilustrada na Figura 7; a estrutura do módulo da backboard pequena em uma camada do meio está ilustrada na Figura 8. Há duas fileiras de tomadas nos lados frontal e posterior do módulo da backboard pequena em uma camada do meio: uma fileira é a tomada da primeira Zona3 usada para ligar a interface de acesso do subcartão de relógio à interface de saída da referência de relógio do módulo de encaixe traseiro de relógio; outra fileira é uma tomada da segunda Zona3 usada para ligar a interface de saída de relógios em cascata do subcartão de relógio à interface de acesso a relógios em cascata do módulo de encaixe traseiro de relógios; todas as tomadas da primeira Zona3 no módulo da backboard pequena em uma camada do meio são interligadas entre si, e todas as tomadas da segunda Zona3 são interligadas entre si. O módulo de encaixe traseiro de relógio e a backboard pequena em uma camada do meio são usados em conjunto para realizar o acesso do relógio de referência externa a cada placa de nó que possivelmente tem um subcartão de relógio inserido, realizar a conversão nivelada para o relógio usado para sincronização de

Petição 870190090606, de 12/09/2019, pág. 30/32

18/18 registros do mainframe em cascata produzidos pela placa de nó de acordo com uma distância entre os registros do mainframe em cascata e o ambiente de uso e enviá-lo para a tomada no painel frontal do cartão de encaixe traseiro ou convertê-lo em um sinal óptico através de um módulo óptico, de modo a ligar os registros do mainframe em cascata a um cabo ou uma fibra, ou ambos.

[044] O teor descrito acima representa apenas modalidades preferidas da presente invenção, e não pretende limitar a presente invenção. Quaisquer modificações, substituições equivalentes e aperfeiçoamentos realizados dentro do espírito e do princípio da presente invenção devem cair dentro do âmbito de proteção da presente invenção.

Claims

1. Sistema para sincronização de relógios para uma instalação de computação avançada de telecomunicações, estando o sistema localizado em um registro de mainframe, sendo que o registro do mainframe inclui uma placa de nó e uma backboard, caracterizado pelo fato de que o sistema compreende: um módulo de encaixe traseiro de relógio, um módulo de backboard pequena em uma camada do meio, e um subcartão de relógio; onde, o módulo de encaixe traseiro do relógio é usado para acessar uma referência de relógio externo e transferir a referência de relógio externo para o subcartão de relógio por intermédio do módulo de backboard pequena na camada do meio;

o subcartão de relógio fica localizado na placa de nó para receber e processar a referência de relógio externo, selecionar um canal de relógio de referência, e depois processar o canal do relógio de referência em um relógio conforme requerido pelo sistema, transmitir o relógio para barramentos de relógios na backboard;

o módulo da backboard pequena na camada do meio fica localizado em uma zona Zona3 da placa de nó, e é usado para interligar interfaces de acesso a referências de relógios do subcartão de relógio na placa de nó em cada espaço.

2. Sistema de sincronização de relógios, de acordo com a reivindicação 1, caracterizado pelo fato de que, o subcartão de relógio é usado também para produzir um relógio síncrono em cascata e transferir o relógio síncrono em cascata para o módulo de encaixe traseiro de relógio por intermédio do módulo da backboard pequena na camada do meio;

Petição 870190090606, de 12/09/2019, pág. 9/32

2/5 o módulo de encaixe traseiro de relógio é usado também para receber e processar um sinal do relógio síncrono em cascata a partir do subcartão de relógio, e para fornecer uma interface de saída de relógio em cascata e uma interface de acesso de relógio em cascata;

o módulo de backboard pequena na camada do meio é usado também para interligar interfaces de saída de relógios em cascata do subcartão de relógio na placa de nó em cada espaço;

3. Sistema de sincronização de relógios, de acordo com a reivindicação 2, caracterizado pelo fato de que duas fileiras de tomadas estão instaladas nos lados da frente e de trás do módulo da backboard pequena na camada do meio: uma fileira é uma primeira tomada da Zona3 usada para ligar a interface que acessa a referência de relógio do subcartão de relógio a uma interface de saída da referência de relógio do módulo de encaixe traseiro de relógio; a outra fileira é uma segunda tomada da Zona3 usada para ligar a interface de saída de relógio em cascata do subcartão de relógio à interface de acesso de relógio em cascata do módulo de encaixe traseiro de relógio.

4. Sistema de sincronização de relógios, de acordo com a reivindicação 3, caracterizado pelo fato de que todas as primeiras tomadas da Zona3 no módulo da backboard pequena na camada do meio são interligadas entre si, e todas as segundas tomadas da Zona3 são interligadas entre si.

5. Sistema de sincronização de relógios, de acordo com a reivindicação 1, caracterizado pelo fato de que compreende ainda um módulo de administração do registro do mainframe, usado para configurar a referência de relógio externa, fornecendo a referência de relógio externa para o subcartão de relógio e relatando a condição corrente de seleção de referência e condição de sincronização de relógios para um administrador da rede.

6. Sistema de sincronização de relógios, de acordo com a reivindicação 5, caracterizado pelo fato de que compreende ainda um módulo de subcartões de um controlador da administração de plataforma inteligente, localizado na

Petição 870190090606, de 12/09/2019, pág. 10/32

3/5 placa de nós e é usado para implementar funções de administração de placa única, incluindo a medição e monitoramento da condição da placa de nó, registrando logs para eventos anormais, e relatando um alarme ou informações sobre a condição para o módulo de administração do registro do mainframe quando uma anormalidade ocorreu.

7. Sistema de sincronização de relógios, de acordo com a reivindicação 1, caracterizado pelo fato de que o subcartão do relógio fica localizado independentemente da placa de nó em uma forma de um cartão de um “advanced mezzanine card”, e o módulo de encaixe traseiro de relógio fica localizado na parte de trás do registro do mainframe na forma de um módulo de cartão de encaixe traseiro.

8. Método de sincronização de relógios para uma instalação de computação avançada de telecomunicações, caracterizado pelo fato de que compreende:

a: inserir dois subcartões de relógios em duas placas de nós, respectivamente, e conectar um módulo de encaixe traseiro de relógio com cada placa de nó por intermédio de um módulo de backboard pequena em uma placa do meio;

c: o módulo de administração do registro do mainframe configura as duas placas de nós para usar uma mesma referência de relógio de acordo com o número do espaço físico; e d: o módulo de encaixe traseiro de relógio envia uma referência de relógio externa para as duas placas de nós acima por intermédio do

Petição 870190090606, de 12/09/2019, pág. 11/32

4/5 módulo da backboard pequena em uma placa do meio, sendo que uma das duas placas de nós processa a referência de relógio externa, seleciona um canal de relógio referencial, e depois de processá-la em um relógio com a frequência requerida pelo sistema, envia-a para o barramento de relógio na backboard.

9. Método de sincronização de relógios, de acordo com a reivindicação 8, caracterizado pelo fato de que na dita etapa b, uma maneira para obter o número de um espaço físico em um terminal de acionamento de um barramento de relógio é a seguinte: o módulo de administração do registro do mainframe se comunica com um módulo de subcartão de um controlador da administração de plataforma inteligente em cada placa de nó, para obter a condição em posição do subcartão de relógio na placa de nó, e depois obtém o número de um espaço físico no terminal de acionamento do barramento de relógio, de acordo com o endereço da placa de nó no hardware.

10. Método de sincronização de relógios, de acordo com a reivindicação 8, caracterizado pelo fato de que na dita etapa d, a placa de nó que tem uma melhor condição de robustez dentre as duas placas de nós processa a referência de relógio externa, e seleciona um canal de relógio referencial de acordo com níveis de prioridade.

11. Método de sincronização de relógios, de acordo com a reivindicação 10, caracterizado pelo fato de que compreende ainda a seguinte etapa depois da dita etapa d:

Petição 870190090606, de 12/09/2019, pág. 12/32

5/5

12. Método de sincronização de relógios, de acordo com qualquer uma das reivindicações 8 ou 11, caracterizado pelo fato de que compreende ainda as seguintes etapas depois da dita etapa d:

13. Método de sincronização de relógios, de acordo com a reivindicação 8, caracterizado pelo fato de que a dita etapa d compreende também: a outra placa de nó entre as duas placas de nós apenas processa uma referência de entrada e não permite a saída para o barramento de relógio da backboard ou para o módulo de encaixe traseiro.

14. Método de sincronização de relógios, de acordo com a reivindicação 8, caracterizado pelo fato de que no método, o espaço de cada placa de nó é qualquer espaço.