BRPI0904654A2 - pacote semicondutor - Google Patents

pacote semicondutor Download PDF

Info

Publication number
BRPI0904654A2
BRPI0904654A2 BRPI0904654-2A BRPI0904654A BRPI0904654A2 BR PI0904654 A2 BRPI0904654 A2 BR PI0904654A2 BR PI0904654 A BRPI0904654 A BR PI0904654A BR PI0904654 A2 BRPI0904654 A2 BR PI0904654A2
Authority
BR
Brazil
Prior art keywords
substrate
semiconductor wafer
semiconductor
interconnect arrangement
interconnect
Prior art date
Application number
BRPI0904654-2A
Other languages
English (en)
Inventor
Jae Kim Hyo
Won Kim Jong
Jin Kim Dae
Original Assignee
Hana Micron Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hana Micron Co., Ltd. filed Critical Hana Micron Co., Ltd.
Publication of BRPI0904654A2 publication Critical patent/BRPI0904654A2/pt

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

PACOTE SEMICONDUTOR. A presente invenção provê um pacote semicondutor incluindo um primeiro arranjo de interconexão, um segundo arranjo de interconexão, uma primeira pastilha semicondutora, conectada a uma superfície superior do substrato por um filme condutivo anisotrópico, e tendo primeiros blocos de colar, eletricamente conectados ao primeiro arranjo de interconexão, e segundos blocos de colar, um fio condutivo, que conecta eletricamente os segundos blocos de colar e o primeiro arranjo de interconexão, um encapsulante, que encapsula o substrato, a primeira pastilha semicondutora, a segunda pastilha semicondutora, e o fio condutivo.

Description

"PACOTE SEMICONDUTOR".
Histórico da Invenção
Campo da Invenção
A invenção se relaciona a um pacote semicondutor, maisparticularmente a um pacote semicondutor, no qual umsubstrato e uma pastilha semicondutora são eletricamenteligados com um filme condutivo anisotrópico, dairesultando uma conexão elétrica compacta entre osubstrato e a pastilha semicondutora.
Descrição da Técnica Relacionada
Enquanto a indústria eletrônica avança e os aparelhoseletrônicos vêm sendo produzidos com desempenho cada vezmelhor e tamanhos cada vez menores, o pacote semicondutor- dispositivo chave de aparelhos eletrônicos - tem queser cada vez mais integrado e miniaturizado, e entregaralto rendimento. Assim, utiliza-se um pacote multichip,no qual uma pluralidade de pastilhas semicondutoras éempilhada ou arranjada em um plano em um pacote. Ademais,utiliza-se a construção "Placa-em-Chip" ("Board-on-Chip")("BOC"), onde a pastilha semicondutora encapsuladaé montada na placa, dai reduzindo o tamanho do pacote.
Nesta, o pacote BOC é provido com uma ranhura central,através da qual um substrato e uma pastilha semicondutorasão eletricamente conectados entre si por fioscondutivos. Ou seja, em tais pacotes BOC, a região deconexão dos fios condutivos corresponde à região daranhura central. Por conseguinte, o pacote BOC tem umalimitação na região de conexão com respeito à conexãoelétrica entre o substrato e a pastilha semicondutora.
Ademais, uma vez que os arranjos de interconexão não sãoformados na região em que a pastilha semicondutoraé afixada, quando as pastilhas semicondutoras sãoempilhadas no substrato para formar um pacotesemicondutor de alta capacidade, os arranjos deinterconexão do substrato não podem ser obtidos.
Ademais, quando os arranjos de interconexão são feitos emum arranjo compacto integrado em alto grau de altacapacidade em um pacote semicondutor, é difícil fazeruma metalização separada para prover uma conexão elétricaentre o substrato e a pastilha semicondutora e, ademais,os respectivos arranjos de interconexão são curto-circuitados no processo de metalização.
As informações constantes da seção "Histórico daInvenção" visam apenas facilitar o entendimento da mesma,e não devem ser tomadas como recomendação ou sugestãoàqueles habilitados na técnica.
Sumário da Invenção
Vários aspectos da presente invenção provêem um pacotesemicondutor, no qual substrato e pastilha semicondutorasão eletricamente conectados por um filme condutivoanisotrópico, daí obtendo uma conexão elétrica compactaentre o substrato e a pastilha semicondutora.
Em um aspecto da presente invenção, o pacote semicondutorinclui: um substrato tendo um primeiro arranjo deinterconexão na superfície superior e um segundo arranjode interconexão na superfície inferior, sendo que osprimeiro e segundo arranjos de interconexão são compostosde uma pluralidade de linhas condutivas; uma primeirapastilha semicondutora fixada à superfície superior dosubstrato através de um filme condutivo anisotrópico etendo na superfície inferior uma pluralidade de blocos decolar, eletricamente conectada ao primeiro arranjo deinterconexão do substrato por um filme condutivoanisotrópico; uma segunda pastilha semicondutora fixadaà superfície superior da primeira pastilha semicondutorana superfície superior, uma pluralidade de segundosblocos de colar; um fio condutivo que conectaeletricamente os segundos blocos de colar da segundapastilha semicondutora e os primeiros arranjos deinterconexão; e um encapsulante encapsulando o substrato,a primeira pastilha semicondutora, a segunda pastilhasemicondutora, e o fio condutivo.
Em uma configuração exemplar, o filme condutivoanisotrópico é um adesivo, incluindo uma pluralidade deesferas condutivas, através das quais os primeiros blocosde colar da primeira pastilha semicondutora eos primeiros arranjos de interconexão do substrato sãoeletricamente conectados.
Em uma configuração exemplar, o substrato podeadicionalmente incluir uma ranhura central que passaatravés da superfície inferior e superfície inferiordo substrato, sendo que uma pluralidade de dedos de colaré formada na circunferência externa da ranhura centralna superfície inferior do substrato.
Em uma configuração exemplar, o pacote semicondutor podeadicionalmente incluir um fio condutivo central queconecta eletricamente os dedos de colar do substratoe primeiros blocos de colar da primeira pastilhasemicondutora, que são expostos à superfície inferiordo substrato via ranhura central.
Em uma configuração exemplar, o pacote semicondutor podeadicionalmente incluir um encapsulante central, queencapsula a ranhura central do substrato, os primeirosblocos de colar da primeira pastilha semicondutora, quesão conectados eletricamente aos dedos de colar, e o fiocondutivo central.
Em uma configuração exemplar, o pacote semicondutor podeadicionalmente incluir esferas de soldar que sãoconectadas eletricamente aos segundos arranjos deinterconexão do substrato.
De acordo com uma configuração exemplar da invenção,como dado acima, o pacote semicondutor vantajosamenteé adaptável a um arranjo compacto, e facilita a conexãoelétrica entre o substrato altamente integrado ea pastilha semicondutora, em razão de a conexão elétricaser feita por um filme condutivo anisotrópico.
Adicionalmente, uma vez que o substrato e a pastilhasemicondutora são conectados eletricamente por um filmecondutivo anisotrópico, é desnecessário um processo demetalização separado. Ademais, uma vez que, mesmona região em que se afixa a pastilha semicondutora,os blocos de colar da pastilha são conectadoseletricamente com os arranjos de interconexão dosubstrato, superando a questão da ineficiência espacial.Os métodos e aparelhos da presente invenção acrescentamoutros aspectos e vantagens que serão aparentes atravésde uma leitura minuciosa desta especificação, e mostradosem detalhes nos desenhos anexos, e que em conjunto coma "Descrição Detalhada", que se segue, explicam certosprincípios da presente invenção.
Descrição Resumida dos Desenhos
A figura 1 é uma vista em corte transversal ilustrandoum pacote semicondutor, de acordo com uma configuraçãoexemplar da presente invenção;
A figura 2 é uma vista em corte transversal ilustrandoum pacote semicondutor, de acordo com uma outraconfiguração exemplar da presente invenção; eA figura 3 é uma vista em corte transversal ilustrandoum pacote semicondutor, de acordo com uma configuraçãoexemplar adicional da presente invenção.
Descrição Detalhada da Invenção
Agora será feita referência em detalhes a váriasconfigurações da presente invenção, quais exemplos estãoilustrados nos desenhos anexos e descritos abaixo.Conquanto a invenção venha a ser descrita em conexão comconfigurações exemplares, deve ser entendido que a mesmanão limita a invenção àquelas configurações exemplares.Muito pelo contrário, a presente invenção pretende cobrirnão apenas as configurações exemplares, mas também asdiversas alternativas, modificações, e equivalentes,incluídas em seu escopo e espírito, como definido pelasreivindicações anexas.
A figura 1 é uma vista em corte transversal ilustrandopacote semicondutor, de acordo com uma configuraçãoexemplar da presente invenção.
Como na figura 1, o pacote semicondutor 100 incluisubstrato 110, uma primeira pastilha semicondutora 120,fio condutivo central 130, encapsulante central 140,segunda pastilha semicondutora 150, fios condutivos 160,encapsulante 170, e esferas de soldar 180.
O substrato 110 tem uma superfície superior 110a esuperfície inferior 110b, a superfície inferior 110b5disposta oposta à superfície superior 110a. Qualsubstrato 110 também tem uma ranhura central 110c,através da qual uma superfície inferior 120b da primeirapastilha semicondutora 120 conectada à superfíciesuperior 110a do substrato é exposta pela parte de baixopara o lado de fora. O substrato 110 tem uma pluralidadede dedos de colar 111 formada na circunferência externada ranhura central 110c na superfície inferior 110b.
O primeiro arranjo de interconexão 112 e segundo arranjode interconexão 113 são compostos de uma pluralidade delinhas condutivas. O primeiro arranjo de interconexão 112do substrato 110 é provido se estendendo a partir dasuperfície superior 110a do substrato 110.
O substrato 110 é adicionalmente provido com viascondutivas 114 eletricamente conectadas entre os dedos decolar 111 e o segundo arranjo de interconexão 113, eentre o primeiro arranjo de interconexão 112 e o segundoarranjo de interconexão 113. Ou seja, os dedos de colar111 e o primeiro arranjo de interconexão 112 do substrato110 são eletricamente conectados ao segundo arranjo deinterconexão 113 pelas respectivas vias condutivas 114.
O primeiro arranjo de interconexão 112 e o segundoarranjo de interconexão 113 podem ser compostos deCu, Ti, Ni, Pd, ou um metal equivalente, mas não selimitando a estes.
Adicionalmente, o substrato 110 pode ser adicionalmenteprovido na superfície superior 110a e superfície inferior110b com mascaras de soldar (não mostradas) que cobrema circunferência externa do primeiro arranjo deinterconexão 112 e segundo arranjo de interconexão 112,em uma certa espessura, daí protegendo o primeiro arranjode interconexão 112 e segundo arranjo de interconexão1113 do ambiente externo, mas não se limitando a isto.A primeira pastilha semicondutora 120 inclui superfíciesuperior 120a e superfície inferior 120b, sendo que asuperfície inferior 120b é disposta oposta à superfíciesuperior 120a, sendo que uma pluralidade de blocos decolar 121 é formada na superfície inferior 120b.
A superfície inferior 120b da primeira pastilhasemicondutora 120 é conectada à superfície superior 110ado substrato 110 por um filme condutivo anisotrópico 122.Aqui, provêem-se os primeiros blocos de colar da primeirapastilha 120 se estendendo da superfície inferior 120bda primeira pastilha semicondutora 120.
O filme condutivo anisotrópico 122 é um adesivocompreendendo uma pluralidade de esferas condutivas 122aque pode ser curado por tratamento térmico. Assim,a primeira pastilha semicondutora 120 é colada nosubstrato com pressão e tratamento térmico, de modo queos primeiros blocos de colar 121 da primeira pastilhasemicondutora 120 conectam eletricamente o primeiroarranjo de interconexão 122 do substrato 110 pelasesferas condutivas 122a do filme condutivo anisotrópico122. Ou seja, os primeiros blocos de colar 121 dapastilha semicondutora 120 e o primeiro arranjo deinterconexão 112 do substrato 110 são eletricamenteconectados pelas esferas condutivas 122a, e as demaisporções do substrato 110 e a primeira pastilhasemicondutora 120 são coladas com o adesivo do filmecondutivo.
Pelo menos um dos primeiros blocos de colar 121da primeira pastilha semicondutora 120 é exposto a partirda superfície inferior 110b do substrato 110 através daranhura central 110c do substrato 110. 0 primeiro blocode colar 121, exposto pela ranhura central 110cé conectado eletricamente ao dedo de colar 111, formadona superfície inferior 110b do substrato 110 pelo fiocondutivo central 130.
O fio condutivo central 130 conecta eletricamenteos blocos de colar 121, que são expostos a partir dasuperfície inferior IlOb do substrato 110 através daranhura central 110c, aos dedos 111 do substrato. O fiocondutivo central 130 pode ser composto, sem limitação,de qualquer um de Au, Al, Cu, ou uma liga destes. O fiocondutivo central 130 deve ser composto preferivelmentede Ouro (Au) . Isto em razão de o Ouro ter mais dutilidadee condutividade elétrica que outros metais, o fiocondutivo central 130 feito de Ouro pode ser mais fino, emesmo assim sua condutividade elétrica é maior, quefacilita a ligação dos fios.
O encapsulante central 140 encapsula, em uma cápsula,o substrato 110, a primeira pastilha semicondutora 120, eo fio condutivo central 130, para protegê-los do ambienteexterno. Ou seja, o encapsulante central 140 encapsulaa ranhura central 110c do substrato 110. Portanto,o encapsulante central 140 também encapsula o bloco decolar 121 da primeira pastilha semicondutora 120.
A segunda pastilha semicondutora 150 tem uma superfíciesuperior 150a e uma superfície inferior 150b, asuperfície inferior 150b disposta oposta à superfíciesuperior 150a, sendo que uma pluralidade de segundosblocos de colar 151 é formada na superfície superior150a. A superfície inferior 150b da segunda pastilhasemicondutora 150 é colada à superfície superior 120a da primeira pastilha semicondutora 120 com adesivo 152.
O segundo bloco de colar 151 da segunda pastilhasemicondutora 150 é conectado eletricamente ao primeiroarranjo de interconexão 112, formado na superfíciesuperior 110a do substrato 110, pelo fio condutivo 160.
O adesivo 152 pode incluir, mas sem limitação, um de:pasta de soldar, adesivo epóxi comum, filme adesivo,fita adesiva, e equivalentes destes.
Os fios condutivos 160 conectam eletricamente os segundosblocos de colar 151 da segunda pastilha 150 como primeiro arranjo de interconexão 112 do substrato 110.Os fios condutivos 160 podem ser compostos, mas semlimitação, a um de: Au, Al, Cu, ou uma liga destes.Os fios condutivos 160 devem ser compostospreferivelmente de Ouro (Au) . Isto em razão de o Ouroter mais dutilidade e condutividade elétrica que outrosmetais, o fio condutivo central 130 feito de Ouro podeser mais fino, e mesmo assim sua condutividade elétrica émaior, que facilita a ligação dos fios.
O encapsulante 170 encapsula, como em uma cápsula,o substrato 110, a primeira pastilha semicondutora 120,a segunda pastilha semicondutora 150, e os fioscondutivos 160, para protegê-los do ambiente externo.
Ou seja, o encapsulante 170 encapsula completamentea superfície externa 110a do substrato 110, da primeirapastilha semicondutora 120, da segunda pastilhasemicondutora 150, e dos fios condutivos 160.
As esferas de soldar 180 são soldadas no segundo arranjode interconexão 113, formado na superfície inferior 110bdo substrato 110, de modo a conectar eletricamentea primeira pastilha semicondutora 120 pela via condutiva114, dedo de fixar 11, e fio condutivo central 130.
Em adição, a esfera de soldar 180 é soldada no segundoarranjo de interconexão 113, de modo a conectareletricamente a segunda pastilha semicondutora 150 pelavia condutiva 114, primeiro arranjo de interconexão 112,e fio condutivo 160. A esfera de soldar 180 pode sercomposta, sem limitação, de qualquer um do grupo queconsiste de Pb/Sn, Sn sem chumbo, e equivalentes. A soldadas esferas de soldar 180 no segundo arranjo deinterconexão 113 é executada, aplicando um fluxo viscosode volátil ao segundo arranjo de interconexão 113,sendo que as esferas de soldar 180 se assentamtemporariamente no segundo arranjo de interconexão, eo pacote semicondutor 100 recebe tratamento térmico emum forno em uma temperatura entre IOO0C e 300°C, formandoum acoplamento forte entre as esferas de soldar 180 eo segundo arranjo de interconexão 113, de maneiraelétrica ou mecânica. O fluxo é removido naturalmente porvolatilização. As esferas de soldar 180 são eletricamenteconectadas à primeira pastilha semicondutora 120ou segunda pastilha semicondutora 150 pelo substrato 110.Assim, a primeira pastilha semicondutora 120 e a segundapastilha semicondutora 150 são montadas sobre umdispositivo externo (não mostrado) com a esfera de soldar180, formando uma conexão elétrica com o dispositivoexterno.
No pacote semicondutor 100 a primeira pastilhasemicondutora 120 pode ser eletricamente conectada aosubstrato 110 pelo fio condutivo central 130 ou filmecondutivo anisotrópico 122. Ou seja, além de o primeiroarranjo de interconexão 112 do substrato 110 e deos primeiros blocos de colar 121 do substrato 110 eprimeiros blocos de colar 121 da primeira pastilhasemicondutora 120 serem eletricamente conectados entre sipelos fios condutivos 130, entre o primeiro arranjo deinterconexão e os primeiros blocos de colar através daranhura central 110c do substrato 110, o primeiro arranjode interconexão 112 e os primeiros blocos de colar 121são conectados eletricamente pelas esferas de soldar 122ado filme condutivo anisotrópico 122. Por conseguinte, umaquantidade maior de primeiros blocos de colar pode serconectada eletricamente ao substrato 110, de modo queo pacote semicondutor 100 seja aplicável a um arranjocompacto.
Adicionalmente, uma vez que o substrato 110 e a primeirapastilha semicondutora 120 podem ser eletricamenteconectados com o filme condutivo anisotrópico 122,é possível prover uma conexão elétrica entre o substratoainda mais integrado 110 e a primeira pastilhasemicondutora sem um processo de metalização separado.Adicionalmente, uma vez que, mesmo na região em queé colada a primeira pastilha semicondutora 120,os primeiros blocos de colar 121 da primeira pastilhasemicondutora 120 são conectados eletricamente aoprimeiro arranjo de interconexão 112 do substrato 110,superando a questão de ineficiência espacial.A figura 2 é uma vista em corte transversal ilustrandoum pacote semicondutor, de acordo com uma outraconfiguração exemplar da invenção.
Como ilustrado na figura 2, o pacote semicondutor 200pode incluir um substrato 210, uma primeira pastilhasemicondutora 220, segunda pastilha semicondutora 150,fios condutivos 160, e encapsulante 170.
A segunda pastilha semicondutora 150, fios condutivos160, e encapsulante 170 do pacote semicondutor 200são construídos similarmente ao pacote semicondutor 100da figura 1. Assim, serão descritos o substrato 210 ea primeira pastilha semicondutora 220 tendo construçãodiferente daquela do pacote semicondutor 100.O substrato 210 inclui uma superfície superior 210a esuperfície inferior 210b, a superfície inferior 210bdisposta oposta à superfície superior 210a. Ademais,o substrato 210 inclui um primeiro arranjo deinterconexão 212 na superfície superior 210a e um segundoarranjo de interconexão 213 na superfície inferior 210b.O primeiro arranjo de interconexão 212 e o segundoarranjo de interconexão 213 são compostos de umapluralidade de linhas condutivas. O primeiro arranjo deinterconexão 212 é provido se estendendo a partir dasuperfície superior 210a do substrato 210.O primeiro arranjo de interconexão 212 e o segundoarranjo de interconexão 213 podem ser compostos, semlimitação, de Cu, Ni, Ti, Pd, ou um metal equivalente.O substrato 210 é adicionalmente provido com uma viacondutiva 214 que se estende entre a superfície superior210a e a superfície inferior 210b do substrato 210, demodo a conectar eletricamente o primeiro arranjo deinterconexão 112 na superfície superior 210a do substrato210 ao segundo arranjo de interconexão 113 da superfícieinferior 210b do substrato 210.
Ademais, o substrato pode ser provido adicionalmentena superfície superior 210a e superfície inferior 210bcom mascaras de soldar (não mostradas) , cobrindo ascircunferências externas do primeiro arranjo deinterconexão 212 e segundo arranjo de interconexão 213,em uma certa espessura, dai protegendo os primeiro esegundo arranjos 212 e 213 do ambiente externo, mas semlimitar a invenção a isto.
A primeira pastilha semicondutora 220 tem superfíciesuperior 220a e superfície inferior 220b, sendo quea superfície inferior 220b é disposta oposta à superfíciesuperior 220a, e formada uma pluralidade de primeirosblocos de colar 221 na superfície inferior 220b.A superfície inferior 220b da primeira pastilhasemicondutora 220 é colada à superfície superior 210ado substrato 210 por um filme condutivo anisotrópico 222.
Aqui, os primeiros blocos de colar 221 na primeirapastilha semicondutora 220 são providos se estendendoa partir da superfície inferior 220b da primeira pastilhasemicondutora 220.
O filme condutivo anisotrópico 222 é um adesivo incluindouma pluralidade de esferas de soldar 222a, que pode sercurado por tratamento térmico. Assim, a primeira pastilhasemicondutora 220 é colada ao substrato 210 por pressão etratamento térmico, de modo que os primeiros blocos decolar 221 da primeira pastilha semicondutora 220 conectameletricamente o primeiro arranjo de interconexão 212do substrato 210 com as esferas de soldar 222a do filmecondutivo anisotrópico 222. Ou seja, os primeiros blocosde colar 221 da primeira pastilha semicondutora 220 eo primeiro arranjo de interconexão 212 do substrato sãoconectados eletricamente pelas esferas de soldar 222a, eas outras porções do substrato 210 e a primeira pastilhasemicondutora 220 são coladas pelo componente adesivo dofilme condutivo.
No pacote semicondutor 200, o segundo arranjo deinterconexão 212 do substrato 210 pode ser conectado a umdispositivo externo por um filme condutivo anisotrópico,ou os pacotes semicondutores podem ser empilhadosuns sobre os outros em um esquema multi-nível.No pacote semicondutor 200, a primeira pastilha 220pode ser eletricamente conectada ao substrato 210 atravésde um filme condutivo anisotrópico 222. Ou seja, uma vezque os primeiros blocos de colar 221 da primeira pastilhasemicondutora 220 estejam conectados eletricamente como primeiro arranjo de interconexão 212 do substrato 210pelas esferas condutivas 222a do filme condutivoanisotrópico 222, os primeiros blocos de colar 221 podemser conectados eletricamente ao substrato 210 semutilizar um processo de metalização separado, de modo queo pacote semicondutor 200 seja aplicável a um arranjocompacto. Ademais, também sendo possível a conexãoelétrica entre um substrato altamente integrado 210 ea primeira pastilha semicondutora 220.
Adicionalmente, uma vez que, mesmo na região em queé colada a primeira pastilha semicondutora 220,os primeiros blocos de colar 221 da primeira pastilhasemicondutora 220 são conectados eletricamente aoprimeiro arranjo de interconexão 212 do substrato 210,superando a questão de ineficiência espacial.
A figura 3 é uma vista em corte transversal, ilustrandoum pacote semicondutor, de acordo com uma configuraçãoexemplar da presente invenção.
Como na figura 3, o pacote semicondutor 300 inclui umsubstrato 210, uma primeira pastilha semicondutora 220,segunda pastilha semicondutora 150, fios condutivos 160,encapsulante 170, e esferas de soldar 380.
O substrato 210, a primeira pastilha semicondutora 220,segunda pastilha semicondutora 150, fios condutivos 160,e o encapsulante 170 do pacote semicondutor 300,são construídos similarmente àqueles do pacotesemicondutor 200 da figura 2. Assim, será descritaa esfera de soldar 380 que tem construção diferentedaquela do pacote semicondutor 100.
As esferas de soldar 380 são soldadas no segundo arranjode interconexão 213 formado na superfície inferior 210bdo substrato 210, de modo a conectar eletricamentea primeira pastilha semicondutora 220, pela via condutiva214 do primeiro arranjo de interconexão 212 e filmecondutivo anisotrópico 122. Em adição, a esfera de soldar380 é soldada no segundo arranjo de interconexão 313,conectando eletricamente a segunda pastilha semicondutora150 pela via condutiva 314, do primeiro arranjo deinterconexão 312 e fio condutivo 160. A esfera de soldar380 pode ser composta, sem limitação, de qualquer um de:Sn/Pb, Sn sem chumbo, e equivalentes. Um processo desolda para soldar as esferas de soldar 380 no segundoarranjo de interconexão 313 é provido aplicando um fluxoviscoso e volátil ao segundo arranjo de interconexão 213.
As esferas de soldar 380 estando temporariamenteassentadas no segundo arranjo de interconexão, o pacotesemicondutor 300 recebe um tratamento térmico em um fornoem temperaturas entre IOO0C e 300°C, formando umacoplamento muito forte entre a esfera de soldar 380 e osegundo arranjo de interconexão, de maneira elétrica oumecânica. O fluxo é removido naturalmente, porvolatilização. As esferas de soldar 380 são eletricamenteconectadas às primeira e segunda pastilhas semicondutoras220 e 150 pelo substrato 210. Assim, as primeira esegunda pastilhas semicondutoras 220 e 150 são montadassobre um dispositivo externo (não mostrado) com asesferas de soldar 380, dai provendo conexão elétricacom o dispositivo externo.
No pacote semicondutor 300, a primeira pastilha 220pode ser eletricamente conectada ao substrato 210 porum filme condutivo anisotrópico 222. Ou seja, uma vezos primeiros blocos de colar 221 da primeira pastilhasemicondutora 220 conectados eletricamente com o primeiroarranjo de interconexão 222a do filme condutivoanisotrópico 222, os primeiros blocos de colar 221 podemser conectados eletricamente com o substrato 210,sem utilizar um processo de metalização separado, de modoque o pacote semicondutor 300 também seja aplicável aum arranjo compacto. Ademais, também sendo possívela conexão elétrica entre o substrato altamente integrado210 e a primeira pastilha semicondutora 220.Adicionalmente, uma vez que, mesmo na região em queé colada a primeira pastilha semicondutora 220,os primeiros blocos de colar 221 da primeira pastilhasemicondutora 220 conectam eletricamente o primeiroarranjo de interconexão 212 do substrato, superandoa questão de ineficiência espacial.
A descrição acima de configurações exemplares especificasda presente invenção foi provida com propósito meramenteilustrativo e descritivo. Tal descrição não pretendeesgotá-la ou limitá-la às formas precisas descritas, esendo aparente àqueles habilitados na técnica que muitasmodificações e variações ainda serão possíveis à luzdos ensinamentos ministrados. As configurações exemplaresforam escolhidas e descritas para explicar certosprincípios da presente invenção, e suas aplicaçõespráticas, para permitir àqueles habilitados na técnicaexecutar utilizarem as várias configurações exemplaresda presente invenção, assim como as várias alternativas emodificações da mesma. Ademais, pretende-se que o escopoda mesma seja definido apenas pelas reivindicações quese seguem, e seus equivalentes.

Claims (6)

1. - Pacote semicondutor, caracterizado pelo fato decompreender:um substrato tendo um primeiro arranjo deinterconexão na superfície superior e um segundo arranjode interconexão na sua superfície inferior, sendo quecada um dos primeiro e segundo arranjos de interconexãosão compostos de uma pluralidade de linhas condutivas;uma primeira pastilha semicondutora colada àsuperfície superior do substrato por um filme condutivoanisotrópico, e tendo na superfície inferior umapluralidade de primeiros blocos de colar conectadaeletricamente ao primeiro arranjo de interconexão dosubstrato pelo filme condutivo anisotrópico;- uma segunda pastilha semicondutora colada àsuperfície superior da primeira pastilha semicondutora etendo, na superfície superior, uma pluralidade desegundos blocos de colar;um fio condutivo conectando eletricamente ossegundos blocos de colar da segunda pastilhasemicondutora e o primeiro arranjo de interconexãoentre si; eum encapsulante encapsulando o substrato, a primeirapastilha semicondutora, a segunda pastilha semicondutora,e o fio condutivo.
2. - Pacote, de acordo com a reivindicação 1,caracterizado pelo fato de o filme condutivo anisotrópicoser um adesivo, incluindo uma pluralidade de esferascondutivas, através da qual os primeiros blocos de colarda primeira pastilha e o primeiro arranjo de interconexãodo substrato são eletricamente conectados entre si.
3. - Pacote, de acordo com a reivindicação 2,caracterizado pelo fato de o substrato adicionalmentecompreender uma ranhura central, que passa através dasuperfície superior e da superfície inferior dosubstrato, sendo que uma pluralidade de dedos de colaré formada na circunferência externa da ranhura centralna superfície inferior do substrato.
4.- Pacote, de acordo com a reivindicação 3,caracterizado pelo fato de adicionalmente compreenderum fio condutivo central, que conecta eletricamenteos dedos de colar do substrato e os primeiros blocos decolar da primeira pastilha semicondutora, que sãoexpostos à superfície inferior do substrato atravésda ranhura central.
5.- Pacote, de acordo com a reivindicação 4,caracterizado pelo fato de adicionalmente compreenderum encapsulante central encapsulando a ranhura centraldo substrato, sendo que os primeiros blocos de colar daprimeira pastilha semicondutora são conectadoseletricamente aos dedos de colar e fio condutivo central.
6.- Pacote, de acordo com a reivindicação 1,caracterizado pelo fato de adicionalmente compreenderesferas de soldar, conectadas eletricamente ao segundoarranjo de interconexão do substrato.
BRPI0904654-2A 2008-12-15 2009-11-06 pacote semicondutor BRPI0904654A2 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0127530 2008-12-15
KR1020080127530A KR20100069001A (ko) 2008-12-15 2008-12-15 반도체 패키지

Publications (1)

Publication Number Publication Date
BRPI0904654A2 true BRPI0904654A2 (pt) 2011-06-14

Family

ID=42367168

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0904654-2A BRPI0904654A2 (pt) 2008-12-15 2009-11-06 pacote semicondutor

Country Status (2)

Country Link
KR (1) KR20100069001A (pt)
BR (1) BRPI0904654A2 (pt)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102161173B1 (ko) 2013-08-29 2020-09-29 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
KR101494371B1 (ko) * 2013-10-22 2015-02-23 앰코 테크놀로지 코리아 주식회사 이종의 서브스트레이트를 가지는 반도체 패키지 및 방법

Also Published As

Publication number Publication date
KR20100069001A (ko) 2010-06-24

Similar Documents

Publication Publication Date Title
US5973395A (en) IC package having a single wiring sheet with a lead pattern disposed thereon
US9362187B2 (en) Chip package having terminal pads of different form factors
US7667338B2 (en) Package with solder-filled via holes in molding layers
US7116001B2 (en) Bumped die and wire bonded board-on-chip package
TWI886258B (zh) 半導體封裝
JP2735509B2 (ja) 改善された熱放散を備えたicパッケージ
US20090095503A1 (en) Composite conductive film and semiconductor package using such film
TW557556B (en) Window-type multi-chip semiconductor package
JP2005150478A (ja) マルチチップモジュール
KR20160122022A (ko) 인터포저를 갖는 반도체 패키지 및 제조 방법
KR102750896B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20100069589A (ko) 반도체 디바이스
US20160307878A1 (en) Reconstituted wafer-level package dram
CN102270619B (zh) 用于电子封装组件的焊盘配置
TWI843176B (zh) 半導體封裝組件
US7993975B2 (en) Method of manufacturing semiconductor device including mounting and dicing chips
US7030489B2 (en) Multi-chip module having bonding wires and method of fabricating the same
BRPI0904647A2 (pt) pacote semicondutor e método de fabricação de pacote semicondutor
TW200421587A (en) Multi-chip module
BRPI0904654A2 (pt) pacote semicondutor
TWI252567B (en) Package structure
BRPI0904648A2 (pt) dispositivo semicondutor tridimensional
BRPI0904595A2 (pt) pacote semicondutor
US8754513B1 (en) Lead frame apparatus and method for improved wire bonding
CN100514633C (zh) 系统级封装结构

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]
B08F Application dismissed because of non-payment of annual fees [chapter 8.6 patent gazette]

Free format text: REFERENTE A 7A ANUIDADE.

B08K Patent lapsed as no evidence of payment of the annual fee has been furnished to inpi [chapter 8.11 patent gazette]

Free format text: EM VIRTUDE DO ARQUIVAMENTO PUBLICADO NA RPI 2386 DE 27-09-2016 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDO O ARQUIVAMENTO DO PEDIDO DE PATENTE, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013.