BRPI1004846A2 - elemento de formaÇço de imagem, e, sistema de cÂmera - Google Patents

Abstract

ELEMENTO DE FORMAÇçO DE IMAGEM, E, SISTEMA DE CÂMERA. Um elemento de formação de imagem inclui um transistor de amplificação. Uma carga de sinal a partir do foto-diodo é transferível para porta do transistor de amplificação, o foto-diodo estando dentro de um substrato semicondutor. A fonte e o dreno do transistor de amplificação estão eletricamente isolados de um substrato semicondutor, onde a fonte está dentro de um poço ou a fonte e o dreno estão dentro de uma camada de isolamento sobre silício.

Description

"ELEMENTO DE FORMAÇÃO DE IMAGEM, E, SISTEMA DE CAMERA"

O presente pedido contêm assunto relacionado àquele divulgado no Pedido de Patente de Prioridade Japonesa JP 2009-275332 depositado no Escritório de Patente do Japão em 3 de Dezembro de 2009, da qual o conteúdo inteiro é aqui incorporado para referência. CONHECIMENTO DA INVENÇÃO

1. Campo da Invenção

A presente invenção se refere a um elemento de formação de imagem tal como sensor de formação de imagem de CMOS (Semicondutor de Oxido de Metal Complementar) e um sistema de câmera.

2. Descrição da arte relacionada

Nos anos recentes, medição vigorosa e luz de formação de imagem microscópica e fluorescência emitida a partir de corpos biológicos foram conduzidos nos campos da medica e biotecnologia.

Tal formação de imagem requer maior sensitividade e menor ruído do que dispositivos de captura de imagem ordinários disponíveis. Um EM-CCD (Dispositivo Acoplado de Carga de Multiplicação de Elétron) é, por exemplo, usado que é capaz de multiplicar carga analógica.

Enquanto isso, Patente Aberta Japonesa de Nr. 1995-67043 propõe um elemento de formação de imagem usando contagem de fóton por divisão no tempo.

Esta técnica é designada para determinar a presença ou ausência de um fóton incidente em um foto-diodo para cada determinado período como um valor binário e compila os resultados obtidos repetindo este processo uma pluralidade de vezes para obter dados de formação de imagem em duas dimensões.

Isto é, este elemento de formação de imagem detecta um sinal proveniente do foto-diodo a cada determinado período. Enquanto um ou mais fótons são incidentes durante aquele período, to contador conectado a cada um dos pixéis é incrementado de um independente do número de fótons incidentes.

Quando a freqüência de incidência dos fótons no foto-diodo é aleatória ao longo do eixo do tempo, o número efetivo de fótons incidentes e a contagem são consistentes com a distribuição de Poisson. Por conseguinte, quando a freqüência de incidência de fótons é baixa, o número efetivo de fótons incidentes e a contagem estão em uma relação aproximadamente linear. Por outro lado, quando a freqüência de incidência de fótons é alta, a relação pode ser corrigida em uma maneira generalizada.

Tal um elemento de formação de imagem é particularmente adequado para luz de formação de imagem microscópica graças a sua capacidade de completamente eliminar o ruído de leitura.

Tal contagem de fóton é geralmente implementado por multiplicação de carga.

Por exemplo, Patente Aberta Japonesa de Nr. 1995-67043 assumes que um diodo avalanche é usado para multiplicar a carga. Um diodo avalanche converte um fóton incidente na recepção de fóton em um fotoelétron e ainda acelera o fotoelétron através de uma alta voltagem para repetir a geração de elétrons secundários por colisão, assim sendo multiplicando a carga de sinal.

Isto fornece um sinal cujo nível é suficientemente grande para detecção de um fóton incidente.

Um elemento de formação de imagem usando contagem de fóton é duramente sujeito às variações em sensitividade de um dispositivo para um outro. Por conseguinte, uma superfície de formação de imagem pode ser formada arrumando tais elementos de tratamento de imagens.

Tal um elemento de formação de imagem é esperado ser usado em uma variedade de aplicações incluindo exposição ultra baixa à radiografia de raio X usando-o em combinação com um dispositivo de cintilação. SUMÁRIO DA INVENÇÃO

A propósito, normalmente realizado através de aceleração de elétrons, multiplicação de carga requer uma voltagem extremamente alta, e assim sendo requerendo um processo especial na fabricação de semicondutor.

Adicionalmente se multiplicação de carga é efetuada para cada pixel com, por exemplo, um diodo avalanche, usando uma voltagem alta se torna difícil eletricamente isolar um pixel de seus pixéis adjacentes. Como um resultado, esta técnica é desvantajosa em fazer miniaturas dos pixéis. Por outro lado, a multiplicação de um sinal analógico durante

transferência leva em si um ruído novo. Isto também conduz, de forma significativa, às grandes variações entre dispositivos.

Uma possível solução para o problema acima seria fornecer um amplificador em cada pixel mais propriamente do que multiplicar a carga tal que um sinal de grande nível possa ser obtido a partir de um único fotoelétron reduzindo a capacitância de entrada do amplificador para o nível mais baixo possível.

Fig. 1 é um diagrama ilustrando um exemplo de configuração de circuito de um pixel tendo um amplificador. Um circuito de pixel unitário PXl inclui um foto-diodo 1, um

transistor de transferência 2, um transistor de reconfiguração 3, um transistor de amplificação 4, um nó de armazenamento 5 e um nó de difusão flutuante (FD) 6.

O transistor de transferência 2 tem seu eletrodo de porta conectado a uma linha de transferência 7, e o transistor de reconfiguração 3 tem seu eletrodo de porta conectado a uma linha de reconfiguração 8. O transistor de amplificação 4 tem seu eletrodo de porta conectado ao nó de FD 6.

No circuito de pixel PX1, luz incidente no substrato de silício do pixel gera pares de elétron-próton. Os elétrons nesses pares são armazenados no nó de armazenamento 5 pelo foto-diodo 1.

Os elétrons são transferidos para o nó de FD 6 conforme o transistor de transferência 2 é ligado em um determinado momento, assim sendo operando a porta do transistor de amplificação 4.

Isto permite à carga de sinal ser lida como um sinal para uma saída de pixel 9 que é a fonte do transistor de amplificação 4. A saída de pixel 9 atua como um seguidor de fonte quando aterrado através de um circuito de corrente constante ou elemento resistivo (não mostrado).

Quando ligado concorrentemente e em paralelo com o

transistor de transferência 2, o transistor de reconfiguração 3 extrai os elétrons do foto-diodo 1 e os injeta na fonte de energia, assim sendo configurando o pixel para um estado escuro antes do armazenamento dos elétrons, i.e., um estado com nenhum fóton incidente.

De modo a reduzir a capacitância do nó de FD 6, tem sido um

prática comum reduzir a capacitância da camada de difusão do nó de FD 6, ou a capacitância do fio conectando a camada de difusão do transistor de transferência e da porta do transistor de amplificação 4 graças a novas idéias introduzida nos passos de projeto e fabricação.

Contudo, essas reduções de capacitância sozinhas falham em

alcançar efeitos dramáticos e não são bastante para permitir detecção de um único fotoelétron.

A capacitância do nó de FD inclui a capacitância do fio e capacitância da camada de difusão conforme descrito anteriormente.

Contudo, assumindo que essas capacitâncias são reduzidas

pelas novas idéias introduzida no projeto e o progresso das técnicas de micro padronização de semicondutor, o que finalmente permanece é a capacitância da porta do próprio transistor de amplificação 4. Esta capacitância considera a maioria das capacitâncias parasíticas do nó de FD. Quanto mais o transistor de amplificação é reduzido em tamanho, maior ruído aleatório emitido se torna, e assim sendo limitando na medida em que esta porção possa ser reduzida em miniatura.

A presente invenção fornece um elemento de formação de imagem e sistema de câmera que pode drasticamente reduzir a capacitância efetiva da porta de um transistor de amplificação sem mudar a área da porta dele para, de forma significativa, reduzida capacitância parasítica global.

Um elemento de formação de imagem inclui um transistor de amplificação. Uma carga de sinal a partir do foto-diodo é transferível para a porta do transistor de amplificação, o foto-diodo estando dentro de um substrato semicondutor. A fonte e dreno do transistor de amplificação estão eletricamente isolados de um substrato semicondutor, onde a fonte está dentro de um poço ou a fonte e dreno estão dentro de uma camada de isolamento de silício.

A presente invenção fornece drasticamente reduzida capacitância da porta de um transistor de amplificação sem mudar a área da porta dele para, de forma significativa, reduzida capacitância parasítica global.

DESCRIÇÃO BREVE DOS DESENHOS

Fig. 1 é um diagrama ilustrando um exemplo de configuração de circuito de um pixel tendo um amplificador;

Fig. 2 é um diagrama ilustrando um exemplo de configuração de um sensor de formação de imagem de CMOS (elemento de formação de imagem) de acordo com uma primeira modalidade da presente invenção;

Fig. 3 é um diagrama ilustrando um exemplo de uma configuração de circuito de pixel de acordo com a primeira modalidade;

Figs. 4A à 4D são cartas de tempo para re-configurar, armazenar carga e ler carga a partir do circuito de pixel mostrado na Fig. 3;

Fig. 5 é um diagrama ilustrando um exemplo da estrutura seccional do circuito de pixel de acordo com a primeira modalidade; Fig. 6 é um diagrama ilustrando um exemplo de projeto de uma seção de pixel tendo do circuito de pixel de acordo com a primeira modalidade mostrado nas Figs. 3 e 4;

Figs. 7 A e 7B são primeiros diagramas para descrever o método de fabricação do circuito de pixel de acordo com a primeira modalidade;

Figs. 8A e 8B são segundos diagramas para descrever o método de fabricação do circuito de pixel de acordo com a primeira modalidade;

Fig. 9 é um terceiro diagrama para descrever o método de fabricação do circuito de pixel de acordo com a primeira modalidade;

Fig. 10 é um diagrama de circuito ilustrando um exemplo de um circuito de sensoriamento tendo uma capacidade de auto-referência;

Figs. IlA à IlD são cartas de tempo para descrever um exemplo de operação de leitura usando o circuito de sensoriamento tendo a capacidade de auto referência mostrada na Fig. 10 tomando, como um exemplo, o pixel mostrado na Fig. 3;

Fig. 12 é um diagrama ilustrando um exemplo de uma configuração de circuito de pixel de acordo com uma segunda modalidade;

Fig. 13 é um diagrama ilustrando um exemplo de estrutura seccional do circuito de pixel de acordo com a segunda modalidade;

Fig. 14 é um diagrama ilustrando um exemplo de uma configuração de circuito de pixel de acordo com uma terceira modalidade;

Fig. 15 é um diagrama ilustrando um exemplo de uma configuração de circuito de pixel de acordo com uma quarta modalidade; e

Fig. 16 é um diagrama ilustrando um exemplo de um sistema de câmera para o qual o elemento de formação de imagem em estado sólido de acordo com as modalidades da presente invenção é aplicado. DESCRIÇÃO DETALHADA DAS MODALIDADES PREFERIDAS A descrição será dada abaixo das modalidades da presente invenção com referência aos desenhos anexos.

Deve ser notado que a descrição será dada na descrição a seguir descrita na seguinte ordem:

1. Esboço dos recursos do elemento de formação de imagem de acordo com as presentes modalidades

2. Primeira modalidade (primeiro exemplo de configuração do o elemento de formação de imagem)

3. Segunda modalidade (segundo exemplo de configuração do elemento de formação de imagem)

4. Terceira modalidade (terceiro exemplo de configuração do elemento de formação de imagem)

5. Quarta modalidade (quarto exemplo de configuração do elemento de formação de imagem)

6. Quinta modalidade (sistema de câmera)

<1. Esboço dos Recursos do Elemento de Formação de imagem de acordo com as Presentes Modalidades>

Nas presentes modalidades, a configuração ótima de um elemento de formação de imagem (sensor de imagem de CMOS) como um sensor de imagem digital completa usando contagem de fóton é materializada com uma vista em direção a alcançar leitura em paralelo rápida.

Primeiro, cada pixel emite a presença ou ausência de um fóton incidente durante um período específico como um sinal elétrico. O circuito de sensoriamento recebe o resultado dele uma pluralidade de vezes dentro de um período de quadro e determina cada resultado como um de dois valores binários. O elemento de formação de imagem compila os resultados para gerar, por exemplo, dados de nível cinza para cada pixel.

Com base nesta configuração básica, o elemento de formação de imagem de acordo com as presentes modalidades tem a configuração característica descrito a seguir.

O elemento de formação de imagem de acordo com as presentes modalidades tem uma configuração que permite redução drástica da capacitância da porta do transistor de amplificação formado com um transistor de efeito de campo (FET) sem mudar a área da porta dele com base nos componentes constituintes da capacitância do pixel do nó de FD.

Nas presentes modalidades, as seguintes modalidades são implementadas focando atenção no fato que esta capacitância é dependente do ganho do seguidor de fonte e do comportamento dos substratos.

Em uma primeira modalidade, a saída do seguidor de fonte e substrato do transistor de amplificação estão conectados em um pixel usando um foto-diodo enterrado, assim sendo suprimindo o efeito de polarização do substrato e trazendo o ganho mais próximo de um. Então, os potenciais da porta do transistor de amplificação e substrato são modulados juntos.

Isto assegura efetua redução drástica da capacitância da porta do transistor de amplificação.

Adicionalmente um circuito é materializado na primeira modalidade que mantém o aumento na área para um mínimo enquanto ao mesmo tempo considerando a configuração acima.

Em uma segunda modalidade, o transistor de amplificação tem uma estrutura de SOI (isolamento em silício) em um pixel usando um foto- diodo enterrado, assim sendo trazendo o substrato dele em um estado flutuante.

Em tal uma estrutura, o substrato é completamente esgotado. Como um resultado, o potencial dele é modulado como com aquele da fonte.

Ao mesmo tempo, o efeito de polarização de substrato é suprimido, trazendo o ganho para perto de um. A capacitância da porta do transistor de amplificação pode ser eficazmente e drasticamente reduzida com base no mesmo princípio.

A presente modalidades tendo a configuração acima contribui para drasticamente reduzida capacitância de entrada do transistor de amplificação do pixel, assim sendo fornecendo saída do pixel detectável mesmo com um único fóton.

Isto torna possível implementar um dispositivo de captura de imagem usando contagem de fóton por divisão no tempo, e assim sendo permitir formação de imagem de um feixe de luz microscópica e formação de imagem em grande escala com uma pluralidade de dispositivos de captura de imagem arrumados lado a lado.

Mais ainda, o aumento na área ocupada por um grupo de circuitos excluindo o foto-diodo é mantido em um mínimo graças à configuração de circuito mínimo ótimo, assim sendo mantendo a proporção de abertura alta.

Adicionalmente a presente invenção pode fornecer, de forma

significativa, sensitividade melhorada mesmo quando aplicada a um dispositivo de captura de imagem de CMOS comum.

Uma descrição detalhada será dada abaixo de um sensor de imagem de CMOS, i.e., um elemento de formação de imagem de acordo com a presente modalidades tendo os recursos acima.

<2. Primeira modalidade>

Fig. 2 é um diagrama ilustrando um exemplo de configuração de um sensor de imagem de CMOS (elemento de formação de imagem) de acordo com uma primeira modalidade da presente invenção. [Esboço da Configuração Global]

Um presente sensor de imagem de CMOS 100 inclui uma seção de matriz de pixel 110, uma seção de circuito de sensoriamento 120, um grupo de linha de sinal de saída 130, um grupo de linha de transferência 140 e uma seção de circuito de compilação de resultado de determinação 150. No presente sensor de imagem de CMOS 100, um circuito de sensoriamento é compartilhado dentre uma pluralidade de pixéis como descrito mais tarde.

Por conseguinte, blocos de pixéis 160 são formados no presente sensor de imagem de CMOS 100, cada um com uma pluralidade de pixéis DPX na mesma coluna conectada por uma linha de sinal de saída 131 para um circuito de seleção 121. Embora blocos de elementos mínimo de imagem 160-0 a 160-3 estejam representados na Fig. 2, blocos de elementos mínimo de imagem 160 podem estar presentes dentro da seção de matriz de pixel 110.

Adicionalmente o sensor de imagem de CMOS 100 inclui um circuito de operação de fileira 170 em grupo de linha de controle de fileira 180 adaptado para operar o pixéis DPX da seção de matriz de elementos mínimo de imagem 110 tal que sinais elétricos são emitido a partir dos pixéis DPX para o sinais de linha de saída 131.

Na seção de matriz de pixel 110, a pluralidade de pixéis digitais DPX são arrumados em uma matriz em forma de fileiras e colunas.

Cada um dos pixéis digitais DPX tem um elemento conversão fotoelétrica e é capaz de emitir um sinal elétrico em resposta a um fóton incidente.

Então, os blocos de pixéis 160 são formados, cada um com a pluralidade de pixéis DPX na mesma coluna e um circuito de seleção, conforme descrito anteriormente.

O sensor de imagem de CMOS 100 inclui um bloco de circuito CBLK. O mesmo bloco CBLK determina um sinal elétrico transmitido através de cada um dos sinais de linha de saída 131 como um valor binário a cada determinado período e compila os resultados para cada pixel uma pluralidade de vezes para gerar dados de formação de imagem em duas dimensões. O sensor de imagem de CMOS 100 compila os resultados da determinação uma pluralidade de vezes para uma pluralidade de pixéis, e para cada um da pluralidade de blocos de pixéis 160 nas presentes modalidades, e assim sendo derivando o número de fótons incidentes na seção de matriz de pixel 110 servindo como uma seção de recepção de fóton.

O sensor de imagem de CMOS 100 é ainda capaz de expandir o intervalo dinâmico de contagem de fóton adicionado os resultados da contagem da pluralidade de pixéis.

A seção de matriz de pixel 110, a seção de circuito de sensoriamento 120 e a seção de circuito de compilação de resultado de determinação 150 são arrumados no bloco de circuito CBLK.

A seção de circuito de sensoriamento 120 inclui circuitos de sensoriamento 121. Um circuito de sensoriamento 121 da seção de circuito de sensoriamento 120 é associado com um bloco de pixéis 160. Embora circuitos de sensoriamento 121-0 a 121-3 sejam representados na Fig. 2, circuitos de sensoriamento 121 adicionais estando dentro da seção de circuito de sensoriamento 120 estão dentro do escopo da invenção.

Conforme mostrado com a Fig. 2, o circuito de sensoriamento 121-0 tem sua entrada conectada à linha de sinal de saída 131-0 ao qual as saídas de todos os pixéis compondo o bloco de pixéis 160-0, i.e., os pixéis DPX-0:0 à DPX-p:0, estão conectados.

Isto é, os pixéis DPX-0:0 à DPX-p:0 compartilham o único circuito de sensoriamento 121-0.

Deve ser notado que um pré-determinado número de pixéis DPX estão em cada um dos blocos de pixéis 160 é configurado, por exemplo, para 128. Neste caso, ρ é qualquer de 0 a 127, e o bloco de pixéis 160-0 inclui os pixéis DPX-0:0 à DPX-127:0.

O circuito de sensoriamento 121-1 tem sua entrada conectada à linha de sinal de saída 131-1 ao qual as saídas de todos os pixéis compondo o bloco de pixéis 160-1, i.e., os pixéis DPX-0:1 à DPX-p:l, estão conectadas.

Isto é, os pixéis DPX-0:1 à DPX-p:l compartilhar o único circuito de sensoriamento 121-1.

O bloco de pixéis 160-1 inclui, por exemplo, 128 pixéis DPX- 0:1 à DPX-127:1.

O circuito de sensoriamento 121-2 tem sua entrada conectada à linha de sinal de saída 131-2 à qual as saídas de todos os pixéis compondo o bloco de pixéis 160-2, i.e., os pixéis DPX-0:2 à DPX-p:2, estão conectadas

Isto é, os pixéis DPX-0:2 à DPX-p:2 compartilham o único circuito de sensoriamento 121-2.

O bloco de pixéis 160-2 inclui, por exemplo, 128 pixéis DPX- 0:2 àDPX-127:2.

O circuito de sensoriamento 121-3 tem sua entrada conectada à linha de sinal de saída 131-3 à qual as saídas de todos os pixéis compondo o bloco de pixéis 160-3, i.e., os pixéis DPX-0:3 à DPX-p:3, estão conectadas.

Isto é, o pixéis DPX-0:3 à DPX-p:3 compartilham o único circuito de sensoriamento 121-3.

O bloco de pixéis 160-3 inclui, por exemplo, 128 pixéis DPX- 0:3 à DPX-127:3.

Na seção de circuito de sensoriamento 120, circuitos de sensoriamento são arrumados tal que uma pluralidade de pixéis compartilham um circuito de sensoriamento em outros blocos de pixéis (não mostrados).

A seção de circuito de compilação de resultado de determinação 150 é capaz de compilar os resultados da determinação dos circuitos de sensoriamento 121-0 à 121-3 uma pluralidade de vezes para gerar, por exemplo, dados de formação de imagem em duas dimensões tendo um nível cinza. Alternativamente, a seção de circuito de compilação de resultado de determinação 150 adiciona uns resultados de contagem da pluralidade de pixéis, assim sendo permitindo formação de imagem com um intervalo dinâmico amplo tratando o grupo desses pixéis como uma superfície de recepção de fóton unitária. Isto é, a seção de circuito de compilação de resultado de determinação 150 é capaz de derivar o número de fótons incidentes da seção de matriz de pixel 110 servindo como uma seção de recepção de fóton compilando os resultados da determinação uma pluralidade de vezes para a pluralidade de pixéis, e para cada um da pluralidade de blocos de pixéis 160-0 a 160-3 e mais nas presentes modalidades.

A seção de circuito de compilação de resultado de determinação 150 inclui registros 151-0 a 151-3, circuito de seleção 152, circuito de conta 153 e memória 154.

Os registros 151-0 a 151-3 mantém valores de determinação dos circuitos de sensoriamento 121-0 a 121-3 transferidos através das linhas de transferências 141-0 a 141-3.

O circuito de seleção 152 seqüencialmente seleciona as saídas dos registros 151-0 a 151-3 para fornecer os valores de determinação, mantidos pelos registros 151-0 a 151-3, para um circuito de contagem 153.

Um circuito de contagem 153 conta os valores de determinação da pluralidade de pixéis (quatro pixéis neste exemplo,) que são lidos através de seleção fileira a fileira e transferido através do circuito de seleção 152, armazenando uns resultados da contagem para cada pixel na memória 154.

Alternativamente, um circuito de contagem 153 adiciona os resultados da contagem da pluralidade de pixéis e armazena os resultados da adição na memória 154. Um circuito de contagem 153 carrega os dados do pixel dados

anteriormente lido a partir da memória 154.

A seção de circuito de compilação de resultado de determinação 150 de acordo com a presente primeira modalidade inclui o único circuito de conta 153 que é compartilhado dentre uma pluralidade de registros 152-0 a 152-3.

Em outras palavras, um circuito de contagem 153 é compartilhado dentre a pluralidade de circuitos de sensoriamento 121-0 a 121-3 no sensor de imagem de CMOS 100 de acordo com a presente primeira modalidade.

O sensor de imagem de CMOS 100 de acordo com a presente modalidade é configurado para incluir as configurações características descritas anteriormente.

Isto é, o sensor de imagem de CMOS 100 é configurado tal que cada circuito de sensoriamento é compartilhado dentre e ciclicamente acessado por uma pluralidade de pixéis, assim sendo permitindo usar os menores pixéis enquanto ao mesmo tempo assegurando tempo de exposição.

Adicionalmente o sensor de imagem de CMOS 100 é configurado tal que um circuito de contagem é compartilhado dentre a pluralidade de circuitos de sensoriamento, assim sendo permitindo otimização flexível entre o dimensionamento do circuito e velocidade de processamento.

Ainda adicionalmente o sensor de imagem de CMOS 100 é capaz de expandir o intervalo dinâmico de contagem de fóton adicionando uns resultados da contagem da pluralidade de pixéis. [Capacidades Relacionando ao Pixel Digital]

A descrição será dada aqui de um exemplo de configuração do pixel digital DPX.

Os pixéis digitais (daqui em diante podem ser simplesmente referidos como o pixel) DPX cada um tem uma elemento de conversão fotoelétrica e emite um sinal elétrico em resposta à incidência de um fóton.

O sensor de imagem de CMOS 100 como um elemento de formação de imagem é capaz de não somente re-configurar mas também ler os pixéis DPX. Como um resultado, o mesmo sensor 100 pode re-configurar set e ler os pixéis DPX em momentos arbitrários. Os pixéis DPX são re-configurados para um estado com nenhum fóton incidente. Cada um dos pixéis DPX deve preferencialmente incluir uma lente e, conforme necessário, um filtro de cor em sua superfície de recepção de fóton.

Embora essas capacidades básicas dos pixéis sejam similares àquelas dos pixéis ordinários, sua saída não necessita ser precisa ou linear como uma saída analógica deve ser.

A descrição será dada aqui de um exemplo de uma configuração de pixel digital.

Fig. 3 é um diagrama ilustrando um exemplo de uma configuração de circuito de pixel de acordo com a primeira modalidade.

Fig. 3 ilustra um exemplo de um circuito de pixel no qual o pixel unitário DPX inclui três transistores.

No pixel unitário de acordo com a presente primeira modalidade, o transistor de amplificação é formado com um FET (Transistor de Efeito de Campo) do tipo ρ (transistor de PMOS (Semicondutor de Óxido de Metal de Canal Positivo)).

Um pixel unitário DPXA inclui um foto-diodo 111, transistor NMOS de transferência 112, transistor NMOS de reconfiguração 113, transistor PMOS de amplificação 114, nó de armazenamento 115 e nó de FD (Difusão Flutuante) 116.

O transistor NMOS (Semicondutor de Óxido de Metal de Canal Negativo) de transferência 112 tem seu eletrodo de porta conectado a uma linha de transferência 181 servindo como uma linha de controle de fileira. O transistor NMOS de reconfiguração 113 tem seu eletrodo de porta conectado a uma linha de reconfiguração 182 servindo como a linha de controle de fileira.

O transistor PMOS de amplificação 114 tem seu eletrodo de porta conectado ao nó de FD 116. Uma linha de sinal de saída de sinal 131 é conectada à fonte 114S e à região de contato 214 do transistor de PMOS 114.

Na presente primeira modalidade, o transistor PMOS de amplificação 114 tem sua fonte 114S conectado através da região de contato 214 para o Poço do tipo n206. O transistor PMOS de amplificação 114 tem seu dreno 114D conectado a um potencial de referência VSS (e.g., a terra GND).

Em um pixel unitário DPX 10, luz incidente no substrato de silício do pixel gera pares de elétron e prótons. Os elétrons nesses pares são armazenados no nó de armazenamento 115 pelo foto-diodo 111.

Os elétrons são transferidos para o nó de FD 116 conforme o transistor NMOS de transferência 112 é ligado em um determinado momento, assim sendo operando a porta do transistor PMOS de amplificação 114.

Por outro lado, o transistor NMOS de reconfiguração 113 que tem seu dreno conectado a um potencial de fonte VDD é usado para re- configurar o pixel.

O transistor PMOS de amplificação 114 tem seu dreno 114D aterrado e sua fonte 114S conectado através da região de contato 214 ao Poço do tipo η 206. A fonte 114S é ainda conectada à linha de sinal de saída 131.

A linha de sinal de saída 131 é compartilhada dentre a pluralidade de pixéis arrumados na direção da coluna. A linha de sinal de saída 131 está conectada à fonte de energia através um circuito de corrente constante 190. Isto permite ao transistor PMOS de amplificação 114 atuar como um seguidor de fonte.

Isto é, a carga de sinal transferida para o nó de FD 116 é emitida como um sinal para a linha de sinal de saída 131.

Uma descrição específica será dada abaixo da armazenagem da carga e leitura da carga a partir do circuito de pixel de acordo com a presente modalidade.

Figs. 4A à 4D são cartas de tempo para re-configurar, armazenar carga e ler carga a partir do circuito de pixel mostrado na Fig. 3.

Fig. 4A ilustra um potencial de sinal da linha de reconfiguração 182, Fig. 4B aquele da linha de transferência 181, Fig. 4C um potencial do nó de FD 116, e Fig. 4D aquele da fonte 114S do transistor PMOS de amplificação 114.

Antes do armazenamento de carga, primeiro o pixel é re-

configurado.

Quando o pixel é re-configurado, a linha de reconfiguração 182 e a linha de transferência 181 são elevadas para nível alto. Isto liga o transistor NMOS de reconfiguração 113 e o transistor NMOS de transferência 112.

Esta operação transmite a voltagem da fonte de 1,8 V para o nó de armazenamento 115.

Como um resultado, o potencial do nó de armazenamento 115 aumenta, forçando os elétrons armazenados nele a serem extraídos.

Em uma estrutura de HAD (Diodo de Acúmulo de Próton) em particular, o nó de armazenamento 115 é formado com uma camada fina do tipo η imprensada entre camadas do tipo p. Seus elétrons são completamente descarregados, assim sendo completamente esgotando o nó de armazenamento 115.

Então, a linha de transferência 181 é baixada para nível baixo, Isto desliga o transistor NMOS de transferência 112, trazendo o nó de armazenamento 115 em um estado flutuante e iniciando um novo ciclo de armazenamento de carga.

Durante para armazenamento de carga, por outro lado, a linha de reconfiguração 182 é mantida em nível alto, mantendo ligado os transistores NMOS de reconfiguração 113 dos pixéis não selecionados.

Como um resultado, o nó de FD 116 conectado à porta do transistor PMOS de amplificação 114 é mantido na voltagem da fonte. Isto mantém os transistores PMOS de amplificação 114 dos pixéis não selecionados desligado.

Uma descrição será dada a seguir da leitura da carga

armazenada.

Primeiro, a linha de reconfiguração 182 na fileira selecionada é baixada para nível, desligando os transistores NMOS de reconfiguração 113.

Neste momento, o nó de FD 116 é acoplado à porta dos transistores NMOS de reconfiguração 113. Isto força o nó de FD 116 a mudar em potencial, por exemplo, de 1,8 V para 0.8 V, trazendo o mesmo nó 116 em um estado flutuante. Como um resultado, os transistores PMOS de amplificação 114 desligam.

Aqui, os transistores PMOS de amplificação 114 e a linha de sinal de saída 131 conectados ao circuito de corrente constante 190 compõem um circuito de seguidor de fonte. Um potencial Vfd do nó de FD 116 servindo como a entrada do circuito de seguidor de fonte e um potencial Vsl da linha de sinal de saída 131 servindo como a saída da linha de sinal de saída 131 estão em uma relação estreita para linear com uma proporção de variação perto de um.

Isto é, deixe a corrente do circuito de corrente constante 190 ser denotada de i, idealmente surge a seguinte equação:

[Equação 1]

i= (1 / 2)* β *(Vfd - Vth - Vsl)2 // β é uma constante

Aqui, (Vfd - Vth - Vsl) é constante. Por conseguinte, a variação no potencial Vfd do nó de FD 116 é refletida no potencial Vsl da linha de sinal de saída 131 com um ganho perto de um.

Isto é, quando os transistores PMOS de amplificação 114 ligam, a variação no potencial do nó de FD 116 é refletido na variação em potencial da linha de sinal de saída 131.

Aqui, a carga é lida a primeira vez (READ 1). O potencial aparecendo na linha de sinal de saída 131 é temporariamente mantido pelo circuito de sensoriamento 121.

A seguir, a linha de transferência 181 é elevada para nível alto, ligando o transistor NMOS de transferência 112. Como um resultado, o nó de FD 116 é acoplado ao nó de armazenamento 115, causando o potencial do nó de FD 116 a aumentar. Isto força os elétrons armazenados no nó de armazenamento 115a fluir no nó de FD 116.

Neste momento, se o potencial do nó de FD 116 é suficientemente alto, todos os elétrons armazenados no nó de armazenamento

115 fluem no nó de FD, assim sendo completamente esgotando o nó de armazenamento 115.

Então, a linha de transferência 181 é baixada para nível baixo, desligando o transistor NMOS de transferência 112. Como um resultado, o potencial do nó de FD 116 cai pela carga do sinal quando comparado com aquele antes da linha de transferência ser operada.

Isto é, na ausência de um fóton incidente, o potencial do nó de FD 116 cai de volta para em torno de 0,8 V. Contudo, se fotoelétrons forma gerados como um resultado de incidência de fótons, o potencial do nó de FD

116 cai de acordo com o número de fotoelétrons. Como um resultado, o potencial cai, por exemplo, para 0,7 V. Isto é refletido na linha de sinal de saída 131 servindo como a saída do seguidor de fonte.

Aqui, a carga é lida a segunda vez (READ 2). O sinal mantido pelo circuito de sensoriamento 121 é comparado contra o sinal lido corrente para determinar a presença ou ausência de um fóton incidente.

O período de exposição de cada pixel é o período entre as operações de reconfiguração e leitura. Mais precisamente, o tempo de exposição começa quando o transistor NMOS de transferência 112 desliga após a operação de reconfiguração e termina quando o transistor NMOS de transferência 112 liga para a operação de leitura (T3). Durante este período, se carga se desenvolve como um resultado de incidência de um fóton no foto-diodo 111, esta carga é detectada pelo circuito de sensoriamento 121 como a diferença a partir do sinal lido a segunda vez.

Na configuração do pixel conforme descrito acima, o Poço do tipo η 206 dos transistores PMOS de amplificação 114 compondo o seguidor de fonte é conectado à fonte 114S dos transistores de amplificação 114. Isto assegura que o substrato é livre a partir do efeito de polarização do substrato, assim sendo trazendo o ganho próximo a um.

Ao mesmo tempo, os potenciais da porta e substrato do transistor PMOS de amplificação 114 são modulados juntos, assim sendo trazendo a capacitância efetiva da porta do transistor PMOS de amplificação 114 no nó de FD 116 perto de zero e contribuindo para, de forma significativa, reduzida capacitância parasítica global dele.

Isto é, a transferência do menor número de fotoelétrons para o nó de FD 116 fornece o pixel com uma grande amplitude de saída.

Deve ser notado que, em um seguidor de fonte simples, a conexão da saída da fonte do transistor de amplificação para o substrato dele por si só tem sido prática comum para aumentar o ganho de saída.

Contudo, a conexão é feita na presente modalidade para reduzir a capacitância do nó de FD do pixel para um extremo mínimo a fim de detectar cargas extremamente microscópicas, por exemplo, tão pequena quanto aquela de um fóton.

De modo a fazer isso, o foto-diodo 111 tendo uma grande capacitância parasítica não é capacitância acoplada ao nó de FD 116.

Mais especificamente, o foto-diodo 111 e o nó de FD 116 são isolados pelo transistor de transferência 112. Adicionalmente o foto-diodo 111 é, por exemplo, um foto-diodo enterrado como estabelecido por uma estrutura de HAD. Em tal uma estrutura, a operação de reconfiguração descarrega todos os elétrons a partir do nó de armazenamento 115 do foto-diodo 111, assim sendo completamente esgotando o nó de armazenamento 115. Como um resultado, o potencial dele aumenta, por exemplo, somente para 0,4 V.

O mesmo é verdadeiro durante a operação de leitura. Quando toda a carga é transferida para o nó de FD 116 como um resultado do transistor de transferência 112 ligando, uma diferença de potencial é mantida entre o foto-diodo 111 e nó de FD 116, assim sendo prevenindo os dois de serem acoplados por capacitância cada um com o outro.

A redução da capacitância do nó de FD para um mínimo extremo conforme descrito acima conduz a uma grande variação de fabricação na capacitância em si.

Por conseguinte, se a saída do pixel é tratada como dados analógicos, esta variação traduz como é em uma variação de sinal.

Contudo, se a presença ou ausência de um fóton incidente para um período específico é determinada como um valor binário, e se esses resultados são compilados para obter um nível cinza de formação de imagem, a variação na capacitância do nó de FD não é refletida no sinal resultante enquanto um nível de sinal suficiente para determinação é assegurado.

Isto é, a saída total do pixel diretamente reflete a contagem de fóton incidente que não vai variar devido ao processo de fabricação.

No exemplo descrito acima, as operações on / off do transistor de amplificação 114 são controladas pelo acoplamento com a porta do transistor de reconfiguração 113.

Embora isto seja eficaz para simplificar a fiação, o dreno 113D do transistor de reconfiguração 113 pode ser, se necessário, operado como apropriado.

Por exemplo, quando o pixel não é selecionado, o potencial do dreno 113D pode ser levantado, e aquele do nó de FD 116 também levantado para um nível maior.

Isto completamente previne qualquer fuga de corrente proveniente do transistor de amplificação 114 quando o pixel não está selecionado, assim sendo suprimir ruído indesejado gerado em uma linha de sinal de saída pelo pixel não selecionado.

Fig. 5 é um diagrama ilustrando um exemplo da estrutura seccional do circuito de pixel de acordo com a primeira modalidade.

Um circuito de pixel 200 mostrado na Fig. 5 inclui uma fina camada do tipo η 201 de modo epitaxial formado em uma pastilha. Uma região de Poço do tipo ρ 202 para um pixel é formada na camada do tipo η 201. Os elementos compondo o pixel são formados na região do Poço do tipo ρ 202.

No foto-diodo 111, uma camada do tipo ρ 204 é formada na superfície de uma camada do tipo η de armazenamento 203. Como um resultado, o foto-diodo 111 é a assim chamado "foto-diodo enterrado" com sua camada de armazenamento de carga de sinal imprensada entre duas camadas de tipo oposto de condutividades na direção ao longo da profundidade do substrato.

Na presente exemplo, o foto-diodo 111 tem uma estrutura de HAD na qual a camada do tipo η de armazenamento 203 é imprensada entre a camada do tipo ρ 204 na superfície e o Poço do tipo ρ 202 do substrato.

O transistor de transferência 112 é um transistor NMOS usando o Poço do tipo ρ 202 como seu substrato. O transistor de transferência 112 transfere a carga armazenada no foto-diodo 111 para a porta do transistor de amplificação 114 e o nó de FD 116 que inclui uma camada do tipo η de difusão 205.

O transistor de amplificação 114 é um transistor PMOS usando um Poço do tipo η 206, formado no Poço do tipo ρ 202, como seu substrato.

O Poço do tipo ρ 202 é aterrado ao passo que o Poço do tipo η 206 é polarizado para frente sempre. Por conseguinte, os dois poços são eletricamente isolados cada um do outro.

O transistor de amplificação 114 tem seu dreno 114D aterrado e sua fonte 114S conectado ao Poço do tipo η 206. Como um resultado, a fonte 114S forma uma saída de pixel.

Adicionalmente o transistor NMOS de reconfiguração 113 é formado no circuito do pixel 200. O transistor NMOS de reconfiguração 113 usa o Poço do tipo ρ 202 como seu substrato. O transistor de reconfiguração 113 tem seu dreno 113D conectado à fonte de energia, ou operado, conforme apropriado, por um circuito periférico dependendo se o pixel é ou não selecionado.

Uma película de óxido enterrada 207 serve como uma camada de isolamento de elemento a elemento adaptado para prevenis fuga de sinal entre o Poço do tipo η 206 e a camada do tipo η de armazenamento 203 do foto-diodo 111. A película de óxido enterrada 207 é coberta com uma camada do tipo ρ de alta concentração 208 no fundo e na lateral.

Conforme descrito acima, o foto-diodo Ille transistor NMOS de transferência 112 são formados usando o Poço do tipo ρ 202 como um substrato.

Adicionalmente o transistor PMOS de amplificação 114 é formado usando a camada do Poço do tipo η 206, fornecido no Poço do tipo ρ 202, como um substrato.

A estrutura do pixel conforme descrito acima é designado para isolar o substrato do transistor de amplificação 114 de outros elementos com uma área mínima ocupada. Isto permite conexão entre a saída de fonte e substrato do transistor de amplificação 114, assim sendo contribuindo para, de forma significativa, reduzida capacitância parasítica eficaz do nó de FD.

Fig. 6 é um diagrama ilustrando um exemplo de projeto de uma seção de pixel tendo o circuito de pixel de acordo com a primeira modalidade mostrado nas Figs. 3 e 4A à 4D.

Cada um dos circuitos de pixel 200A inclui o foto-diodo 111, o transistor de transferência 112, o transistor de reconfiguração 113 e o transistor de amplificação 114.

Uma região ativa do transistor de amplificação 114 é formada no Poço do tipo η 206, assim sendo eletricamente isolando a região ativa dos substratos de outros elementos.

Uma descrição será dada a seguir do método de fabricação do circuito de pixel de acordo com a presente primeira modalidade com referência às Figs. 7 A e 7B, 8A e 8B e 9.

De modo a eletricamente isolar o transistor de amplificação 114 do foto-diodo 111 e do transistor de transferência 112, a camada de difusão enterrada de isolamento elemento a elemento 208 e seção de isolamento em trincheira / película de óxido enterrada 207 são formadas no substrato.

Mais especificamente, como ilustrado na Fig. 7A, a camada de difusão enterrada de isolamento elemento a elemento enterrada tipo ρ 208 e seção de isolamento em trincheira / película de óxido enterrada 207 são formadas na borda direita na figura em um lado principal 211 de um substrato fino epitaxial do tipo η 210.

A seguir, como ilustrado na Fig. 7B, boro para o poço do tipo ρ 202 é injetado (implantado) três vezes em diferentes profundidades.

Na primeira implantação, boro é implantado profundamente para formar um poção de fundo 202-1 do poço do tipo ρ 202.

Na segunda implantação, boro é implantado menos profundamente e de forma seletiva para formar um poço do tipo ρ de porção periférica 202-2 em torno do foto-diodo 111. Nesta hora, nenhum boro é injetado na região do foto-diodo 111.

Na terceira implantação, boro é de forma seletiva implantado na região perto da superfície do principal lado 211 para formar o poço do tipo ρ 203. Nesta hora, nenhum boro é injetado no foto-diodo 111 ou no poço do tipo η 206.

A seguir, como ilustrado na Fig. 8A, fósforo para o poço do tipo η 206 é implantado na região entre acamada de difusão enterrada de isolamento elemento a elemento 208 e seção de isolamento em trincheira/ película de óxido enterrada 207.

Adicionalmente um íon do tipo η (fósforo) para ajuste de concentração é implantado na região do foto-diodo 111 conforme necessário.

A seguir, como ilustrado na Fig. 8B, os íons são difusos e ativados por tratamento térmico para formar o poço do tipo ρ 202, o poço do tipo η 206 e o foto-diodo 111.

Então, como ilustrado na Fig. 9, as fontes (S), drenos (D) e portas lógicas (G) do transistor de amplificação 114, transistor de reconfiguração 113 e transistor de transferência 112 e a camada do tipo ρ de difusão para a estrutura de HAD são formados como elementos superiores.

O circuito de pixel de acordo com a presente modalidade é fabricado conforme descrito acima.

A descrição será dada a seguir do esboço geral da operação do sensor de imagem de CMOS 100 de acordo com a primeira modalidade.

Conforme descrito anteriormente, cada um dos blocos de pixéis 160 (um de 160-0 à 160-3 e mais) inclui os 128 pixéis digitais DPX e um circuito de seleção. O circuito de seleção seleciona um dos 128 pixéis digitais DPX para prosseguir com as operações de reconfiguração e leitura.

No presente exemplo, um dos pixéis no bloco de pixéis 160 é selecionado de acordo com a linha de controle de fileiras 181 e 182 operado pelo circuito de operação de fileira 170.

Durante a operação de leitura, a presença ou ausência de um fóton incidente no pixel selecionado é emitida como um sinal elétrico para uma linha de sinal de saída 131 (131-0 à 131-0 e mais) tal que o sinal é determinado como um valor binário. O circuito de sensoriamento 121 (121-0 a 121-3) confirma "1" na presença de um fóton incidente e "0" na ausência dele como um valor de valor de determinação e trava aquele valor.

O valor de determinação do circuito de sensoriamento 121 (121-0 a 121-3) primeiro é transferido para o registro 151 (151-0 à 151-3).

Um circuito de contagem 153 é compartilhado dentre os quatro blocos de pixéis 160-0 a 160-3. O mesmo circuito 153 seqüencialmente apura, através do circuito de seleção 152, os valores de determinação que são lidos a partir dos quatro pixéis através de seleção de fileira por fileira.

Então, um resultado de apuração ara cada um dos pixéis é armazenado na memória 154.

Isto é, os dados de pixel anteriormente lidos são carregados a partir da memória 154 em um circuito de contagem 153.

Aqui, quando "1" é armazenado no registro 151 (151-0 à 151- 3), "1" é adicionado a um circuito de contagem 153. Por outro lado, quando "0" é armazenada no registro 151, um valor de contagem de um circuito de contagem 153 não é atualizado.

Então, o valor de um circuito de contagem 153 é escrito de volta para a memória 154, assim sendo completando uma contagem para um pixel. Este processo é seqüencialmente repetido para os quatro pixéis.

Durante a contagem, o bloco de pixéis 160 (um de 160-0 à 160-3) e circuito de sensoriamento 121 (um de 121-0 à 121-3) podem concorrentemente prosseguir com as operações de leitura e determinação para a próxima fileira.

Tal leitura digital é conduzida, por exemplo, 1023 vezes por período de quadro, assim sendo gerando dados de nível cinza de 10 bit para cada pixel.

Neste momento, um circuito de contagem 153 suporta 10-bit. Por outro lado, a memória 154 suporta 512 bits porque cada um dos (128 por 4) pixéis tem dados de 10-bit.

Isto é, o presente sensor de imagem de CMOS 100 funciona como um contador de fóton em matriz em uma configuração única.

Se o intervalo dinâmico é expandido adicionando um resultado de contagem da pluralidade de pixéis, o seguinte controle é efetuado. Por exemplo, quando uma unidade de formação de imagem inclui quatro por quatro pixéis, os dados do pixel em cada uma das unidades de formação de imagem são armazenados no mesmo endereço da memória 154.

Isto permite uns valores de contagem de fótons incidentes para os 16 pixéis a serem adicionados em um circuito de contagem 153 através da memória 154.

Neste momento, a contagem tal aumenta 16 vezes. Como um resultado, um circuito de contagem 153 requer 14 bits.

Por outro lado, o número de endereços da memória 154 é reduzido a um to um dezesseis avos ou 32, com cada endereço armazenando um valor de 14-bit. Por conseguinte, a memória 154 requer 448 bits no total.

Alternativamente, se somente o número total de fótons incidentes na inteira superfície de recepção de fóton é contado, uma memória não é necessariamente requerida porque um circuito de contagem 153 necessita somente manter os dados.

Neste caso, um contador requer 19 bits para tratar dados de 10 bit para 512 pixéis. Assim sendo, o tamanho requerido de um circuito de contagem 153 e de uma memória 154 variam dependendo da aplicação.

Alternativamente, se capacidades variando de formação de imagem de duas dimensões de todos os pixéis para adição de todos os pixéis são comutadas de acordo com a aplicação, um circuito de contagem 153 deve suportar 14 bit, com 14 bits torna disponível na memória 154 para cada um dos (128 por 4) pixéis. Adicionalmente o bloco de circuito CBLK deve ser capaz de tratar adições até quatro por quatro pixéis.

De modo a adicionar todos os pixéis, o bloco de circuito CBLK necessita primeiro somente adicionar quatro por quatro pixéis, com um adicionador separado fornecido no circuito de saída tal que o adicionador some a pluralidade de valores de saída a partir da memória 154. Neste caso, o adicionador na seção de saída necessita somente ter um dezesseis avos da capacidade de processamento requerida quando nenhuma adição avançada é feita, e assim sendo requerendo nenhum processamento em alta velocidade.

Incidentalmente, quando dados são lidos dos pixéis digitais usados na presente modalidade, a capacidade de auto referência deve preferencialmente ser usada durante sensoriamento a fim de cancelar as variações na saída de um pixel para um outro.

Por exemplo, quando dados são lidos dos pixéis, um circuito de sensoriamento conforme mostrado na Fig. 10 deve ser usado para detectar a presença ou ausência de diferença entre dois pedaços de dados lidos mostrado na Fig. 4 a fim de determinar a presença ou ausência de um único fóton incidente.

Fig. 10 é um diagrama de circuito ilustrando um exemplo de um circuito de sensoriamento tendo uma capacidade de auto referência.

Um circuito de sensoriamento 121A ilustrado na Fig. 10 inclui comutadores SW121, SW122, SW123 e SW124, capacitores C121, C122 e C123, inversores IV121, IV122 e IV123 e um linha de fornecimento de energia L121 de um sinal de offset, OFFSET.

O comutador SWl21 tem seu terminal 'a' conectado aos primeiros terminais dos capacitores C121 e Cl22 e tem seu terminal 'b' conectado a um terminal SIG que é conectado a uma linha de sinal de saída.

O capacitor C121 tem seu segundo terminal conectado ao terminal de entrada do inversor inverter IVl21 e ao terminal 'a' do comutador SW122. O capacitor C122 tem seu segundo terminal conectado à linha de fornecimento de energia Ll21 do sinal de offset, OFFSET.

O inversor IVl21 tem seu terminal de saída conectado ao primeiro terminal do capacitor C123 e o terminal 'b' do comutador SW122.

O capacitor C123 tem seu segundo terminal conectado ao terminal de entrada do inversor IV122 e aos terminais 'a' dos comutadores SW123 e SW124.

O inversor IV122 tem seu terminal de saída conectado ao terminal de entrada do inversor IV123 e ao terminal 'b' do comutador SW123.

O inversor IV123 tem seu terminal de saída conectado ao terminal 'b' do comutador SWl24 e um terminal de saída SAOUT.

A descrição será dada aqui de uma operação de leitura usando o circuito de sensoriamento tendo a função de auto referência ilustrado na Fig. tomando, como um exemplo, o pixel mostrado na Fig. 3.

Figs. IlA a IlD são cartas de tempo para descrever um exemplo de operação de leitura usando o circuito de sensoriamento tendo a capacidade de auto referência mostrando na Fig. 10 tomando, como um exemplo, o pixel mostrado na Fig. 3.

Fig. IlAilustra o estado de on / off do comutador SW121, Fig. IlB os estados on / off dos comutadores SW122 e SW123, Fig. IlC os estados on / off dos comutadores SW124, e Fig. IlD o sinal de offset, OFFSET.

Primeiro, os comutadores SW121, SW122 e SW123 são ligados, após o que o primeiro sinal lido é alimentado para o terminal de entrada SIG.

A seguir, os comutadores SWl22 e SWl23 são desligados para manter o nível de sinal.

A seguir, o segundo sinal de leitura é alimentado ao terminal de entrada SIQ após o que o comutador SWl21 é desligado.

Durante este período, o sinal de offset, OFFSET é mantido em OV.

A seguir, o sinal de offset, OFFSET é aumentado ligeiramente em potencial, assim sendo adicionando o potencial de offset ao sinal lido através do capacitor C122.

Isto permite comparação entre a saída no estado de reconfiguração e aquele obtido quando um ligeiro offset é adicionado ao sinal lido.

Na presença de um fóton incidente no pixel mostrado na Fig.

3, o segundo sinal lido é inferior em potencial do que o primeiro, causando "1" a ser emitido para o terminal de saída SAOUT.

Na ausência de um fóton incidente no pixel, o segundo sinal lido é maior em potencial do que o primeiro, causando "0" a ser emitido para o terminal de saída SAOUT.

Finalmente, o comutador SWl24 ligado trava o resultado da

determinação.

Conforme descrito acima, o sensoriamento de auto referência cancela o ruído fixo em cada pixel forçada pelas variações em limite no transistor de amplificação de cada pixel, assim sendo permitindo determinação precisa de um sinal como um valor binário mesmo quando o sinal é extremamente pequeno em nível. Adicionalmente a seqüência acima cancela o ruído de KTC de reconfiguração.

O circuito não é limitado a esses exemplos. Em vez disso, o sinal de reconfiguração adicionado com um offset pode ser lido e comparado contra o sinal lido para determinação.

Deve ser notado que o exemplo acima de circuito de sensoriamento assume contagem de fóton por divisão no tempo detectando um único fóton. Contudo, a configuração do pixel de acordo com as modalidades da presente invenção é também aplicável para um sensor de imagem ordinário designado para tratar uma saída de pixel como um sinal analógico. Neste caso, de forma significativa, uma sensitividade alta pode ser alcançada

Um sensor de imagem ordinário precisa detectar a diferença entre o primeiro e segundo sinais lidos como um sinal analógico e converter o sinal analógico em um sinal digital. De modo a fazer isso, a linha de offset mostrada na Fig. 10 é varrida ao longo de um determinado intervalo para medir o tempo no qual a saída SAOUT é invertida.

Neste momento, o circuito de sensoriamento serve como um conversor AD mais propriamente do que como um circuito binário de sensoriamento.

<3. Segunda Modalidade>

Fig. 12 é um diagrama ilustrando um exemplo de um circuito de configuração do pixel de acordo com a presente segunda modalidade.

Um pixel unitário IlC de acordo com a presente segunda modalidade difere do pixel unitário A de acordo com a primeira modalidade pelo fato que um transistor de amplificação 114B é formado com um transistor de NMOS que é um FET do tipo η mais propriamente do que um FET do tipo ρ (transistor de PMOS).

O transistor de amplificação 114B tem seu dreno conectado para o potencial da fonte VDD e sua fonte conectada à linha de sinal de saída 131.

Na presente segundo modalidade, o transistor de NMOS de amplificação 114B tem seu substrato de NMOS em um estado flutuante porque de sua estrutura de SOI (Isolamento em silício).

Em um único pixel unitário DPXB, fótons incidentes no substrato de silício do pixel geram pares de elétron e prótons. Os elétrons nesses pares são armazenados no nó de armazenamento 115 pelo foto-diodo 111.

Os elétrons são transferidos para o nó de FD 116 conforme o transistor NMOS de transferência 112 é ligado em um determinado momento, assim sendo operando a porta do transistor de NMOS de amplificação 114B.

Por outro lado, o transistor NMOS de reconfiguração 113 opera uma linha de controle 183 conectado a seu dreno, e assim sendo descarregando os elétrons a partir do foto-diodo 111 e re-configurando o pixel. Quando o pixel não está selecionado, o transistor NMOS de reconfiguração 113 desliga o transistor de NMOS de amplificação 114B, assim sendo isolando o pixel de uma linha de sinal de saída 131.

O transistor de NMOS de amplificação 114B tem seu dreno conectado ao potencial de fonte VDD e sua fonte conectada a uma linha de sinal de saída 131 como uma saída do pixel. Aqui, o transistor de NMOS de amplificação 114B tem uma

estrutura de SOI. O substrato dele esta em um estado flutuante com uma capacitância parasítica VD extremamente pequena.

Em um transistor tal como o transistor de amplificação 114B, o canal é completamente esgotado. Como um resultado, o potencial de substrato do substrato de e SOI 232 muda com mudança no potencial de fonte, e assim sendo suprimindo o efeito de polarização de substrato e trazendo o ganho para próximo de um.

Isto fornece, de forma significativa , capacitância efetiva menor da porta do transistor de NMOS de amplificação 114B. A linha de sinal de saída 131 é compartilhada dentre a

pluralidade de pixéis arrumados lado a lado na direção da fileira e conectado à terra GND através do circuito de corrente constante 190. Isto permite ao transistor de NMOS de amplificação 114B atuar como um seguidor de fonte.

Isto é, a carga de sinal transferida para o nó de FD 116 é emitido como um sinal para a linha de sinal de saída 131.

Fig. 13 é um diagrama ilustrando um exemplo de estrutura seccional do circuito de pixel de acordo com a presente segunda modalidade.

Em um circuito de pixel 200B mostrado na Fig. 13, a região do poço do tipo ρ 202 é formada na fina camada do tipo η 201, e os elementos compondo o pixel são formados na região do poço do tipo ρ 202, como com a primeira modalidade mostrada na Fig. 5.

No foto-diodo 111, a camada do tipo ρ 204 é formada na superfície da camada do tipo η de armazenamento 203. Como um resultado, o foto-diodo 111 é um assim chamado "foto-diodo enterrado."

O transistor de transferência 112 é um transistor de NMOS usando o poço do tipo ρ 202 do substrato 210. O transistor de transferência 112 transfere a carga armazenada no foto-diodo 111 para o nó de FD.

O transistor de amplificação 114B é um transistor de NMOS usando uma camada de SOI 232, eletricamente isolada a partir do poço do tipo ρ 202 por uma película de isolamento de óxido 231, como seu substrato.

A película de isolamento de óxido 231 é formada, por exemplo, injetando íons de oxigênio no substrato seguido de tratamento térmico. O transistor de amplificação 114 tem seu dreno conectado à fonte de energia e sua fonte formando uma saída de pixel.

Adicionalmente o transistor NMOS de reconfiguração 113 é formado no circuito de pixel 200A. O transistor NMOS de reconfiguração 113 usa o poço do tipo ρ 202 como seu substrato. O transistor NMOS de reconfiguração 113 tem seu dreno 113D operado por um circuito periférico dependendo se o pixel é selecionado.

A película de óxido enterrada 207 isola uma camada de SOI 132 do substrato do poço do tipo ρ 202 junto com a película de isolamento de óxido 231. A película de óxido enterrada 207 é coberto com uma camada do tipo ρ de alta concentração 208 no fundo e na lateral. Como um resultado, a camada de SOI 232 é está em um estado flutuante. Por causa da capacitância parasítica dele ser extremamente pequena, o potencial da camada de SOI 232 muda com mudança na saída da fonte.

Isto fornece, de forma significativa , menor capacitância eficaz da porta do transistor de NMOS de amplificação 114B, assim sendo contribuindo para , de forma significativa , reduzida capacitância parasítica eficaz do nó de FD 116.

Deve ser notado que um transistor de SOI usado para o transistor de amplificação 114B pode estar disponível em várias estruturas e fabricadas pelos vários métodos de fabricação.

Isto é, enquanto o transistor de SOI transistor está isolado do poço do tipo ρ 202, servindo como o substrato do foto-diodo Ille transistor de transferência 112, através de uma película de isolamento, com o substrato em um estado flutuante, o transistor de SOI é aplicável à presente invenção independente de sua estrutura e método de fabricação.

<4. Terceira Modalidade>

Fig. 14 é um diagrama ilustrando um exemplo de um circuito de configuração do pixel de acordo com a presente terceira modalidade.

Um pixel unitário DPXC de acordo com a presente terceira modalidade difere do pixel unitário DPXA de acordo com a primeira modalidade pelo fato que um transistor de amplificação 114C é formado com um transistor de NMOS que é um FET do tipo η mais propriamente do que um FET do p-tipo (transistor de PMOS).

O transistor de NMOS de amplificação 114C tem seu dreno conectado ao potencial de source VDD e sua fonte conectada à linha de sinal de saída 131.

Mesmo com o transistor de NMOS de amplificação 114C, o substrato dele é eletricamente isolado do substrato de outros elementos e conectado à linha de sinal de saída 131 no lado da saída do seguidor de fonte.

Adicionalmente o transistor NMOS de reconfiguração 113 tem seu dreno conectado à linha de controle 183.

A terceira modalidade fornece os mesmos efeitos vantajoso que a primeira modalidade.

<5. Quarta Modalidade>

Fig. 15 é um diagrama ilustrando um exemplo de um circuito de configuração do pixel de acordo com a quarta modalidade.

Um pixel unitário DPXD de acordo com a presente quarta modalidade difere do pixel unitário DPXA de acordo com a primeira modalidade em que um transistor de seleção 117 é adicionado entre o transistor de amplificação 114 e a linha de sinal de saída 131.

O transistor de seleção 117 tem sua porta conectado a uma linha de seleção 184.

Esta adição de um transistor de seleção é vantajoso pelo fato

de que ele pode isolar o pixel não selecionado da linha de sinal de saída 131, assim sendo fornecendo reduzida carga capacitiva dele.

Deve ser notado que os elementos de formação de imagem descritos acima de acordo com a primeiro à quarta modalidades são aplicáveis como dispositivos de formação de imagem para uso em câmeras digitais e camcorders de vídeo.

<6. Quinta Modalidade>

Fig. 16 é um diagrama ilustrando um exemplo de um sistema de câmera no qual o elemento de formação de imagem de acordo com as modalidades da presente invenção é aplicado.

Conforme ilustrado na Fig. 16, um presente sistema de câmera 300 inclui um dispositivo de formação de imagem 310 ao qual o sensor de imagem de CMOS (elemento de formação de imagem) 100 de acordo com as presentes modalidades é aplicável. O sistema de câmera 300 inclui circuitos ópticos para guiar a luz incidente á região do pixel região do dispositivo de formação de imagem 310 (forma uma imagem tema) tal como uma lente 320 adaptada para focar luz incidente (luz de imagem) na superfície de formação de imagem a fim de formar uma imagem.

Adicionalmente o sistema de câmera 300 inclui um circuito de operação (DRV) 330 e processador de sinal (PRC) 340. O circuito de operação 330 opera o dispositivo de formação de imagem 310. O processador de sinal 340 processa uma saída de sinal a partir do dispositivo de formação de imagem 310.

O circuito de operação 330 inclui um gerador de tempo (não mostrado) adaptados para gera uma variedade de sinais de sincronismo ta com pulsos de início e de sincronismo usados para operar os circuitos fornecidos no dispositivo de formação de imagem 310, assim sendo operando o dispositivo de formação de imagem 310 em um determinado tempo.

Adicionalmente o processador de sinal 340 processa um determinado processo de sinal no sinal de saída do dispositivo de formação de imagem 310.

Por outro lado, um sinal de imagem processado pelo processador de sinal 340 é gravado em um meio de gravação tal como memória. Informação de formação de imagem gravada em um meio de gravação é impressa, por exemplo, por uma impressora. Adicionalmente um sinal de imagem processado pelo processador de sinal 340 é exibido como uma imagem em movimento em um mostrador de cristal líquido ou outro tipo de monitor.

Conforme descrito anteriormente, incorporando o elemento de formação de imagem 100 descrito acima como o dispositivo de formação de imagem 310 em um aparelho de formação de imagem tal como câmera fixa digital fornece uma câmera de alta precisão com baixo consumo de energia. Incidentalmente, a configuração mostrada na Fig. 1 na qual um circuito de sensoriamento é compartilhado dentre uma pluralidade de pixéis, é requerida quando os pixéis e circuitos de sensoriamento são arrumados no mesmo substrato semicondutor. Nos anos recentes, contudo, surgiram novas técnicas usando vínculo de pastilha, que são projetadas para fornecer múltiplas camadas de semicondutor.

Em tal um caso, pode haver uma opção para arrumar circuitos de sensoriamento para pixéis nas camadas adjacentes dos pixéis.

Mesmo neste caso, os pixéis podem ser adicionados tendo um circuito integrado composto de um contador e outros circuitos compartilhados por uma pluralidade de circuitos de sensoriamento, assim sendo fornecendo gama dinâmica de formação de imagem melhorada.

Deve ser entendido por aqueles com qualificação na arte que várias modificações, combinações, sub-combinações e alterações podem ocorrer dependendo dos requisitos de projeto e outros fatores na medida que eles estejam dentro do escopo das reivindicações anexas ou dos equivalentes delas.

Claims (40)

1. Elemento de formação de imagem caracterizado pelo fato de compreender: - um transistor de amplificação tendo uma porta e uma fonte, uma região de contato dentro de um poço estando eletricamente conectado à fonte mencionada; - um foto-diodo dentro de um substrato semicondutor, uma carga de sinal a partir do substrato, uma carga de sinal a partir do foto-diodo mencionado sendo transferível para a porta mencionada, - onde como fontes mencionadas estão dentro do poço, o poço mencionado sendo eletricamente isolado do foto-diodo mencionado.

2. Elemento de formação de imagem de acordo com a reivindicação 1, caracterizado pelo fato de que uma camada de alta concentração está entre o foto-diodo mencionado e uma camada de isolamento, a camada de isolamento mencionada estando entre a camada de alta concentração mencionada e o poço mencionado.

3. Elemento de formação de imagem de acordo com a reivindicação 2, caracterizado pelo fato de que camada de alta concentração mencionada e o substrato semicondutor mencionado são do mesmo tipo de condutividade.

4. Elemento de formação de imagem de acordo com a reivindicação 1, caracterizado pelo fato de que a tipo de condutividade do poço mencionado é oposto a um tipo de condutividade do substrato semicondutor mencionado.

5. Elemento de formação de imagem de acordo com a reivindicação 1, caracterizado pelo fato de que um dreno do transistor de amplificação mencionado está dentro do poço mencionado, o substrato semicondutor mencionado e o dreno mencionado estando em um potencial de referência.

6. Elemento de formação de imagem de acordo com a reivindicação 5, caracterizado pelo fato de que potencial de referência mencionado é a terra.

7. Elemento de formação de imagem de acordo com a reivindicação 1, caracterizado pelo fato de que a porta mencionada está eletricamente conectada a uma camada de difusão, a camada de difusão mencionada estando dentro do substrato semicondutor mencionado.

8. Elemento de formação de imagem de acordo com a reivindicação 7, caracterizado pelo fato de que um tipo de condutividade da camada de difusão mencionada é oposto a um tipo de condutividade do substrato semicondutor mencionado.

9. Elemento de formação de imagem de acordo com a reivindicação 7, caracterizado pelo fato de que uma fonte para um transistor de reconfiguração é a camada de difusão mencionada, a camada de difusão mencionada sendo uma fonte para um transistor de transferência.

10. Elemento de formação de imagem de acordo com a reivindicação 9, caracterizado pelo fato de que o transistor de transferência mencionado efetua uma transferência da carga de sinal, a transferência da carga de sinal mencionada sendo a partir do foto-diodo mencionado para a camada de difusão mencionada.

11. Elemento de formação de imagem de acordo com a reivindicação 10, caracterizado pelo fato de que uma porta para o transistor de transferência mencionado está eletricamente conectada a uma linha de transferência, um potencial de sinal na linha de transferência mencionada controlando a transferência da carga de sinal mencionada.

12. Elemento de formação de imagem de acordo com a reivindicação 9, caracterizado pelo fato de que o transistor de reconfiguração mencionado efetua uma transferência de potencial da fonte, a transferência do potencial da fonte sendo a partir de um dreno do transistor de reconfiguração mencionado para a camada de difusão mencionada.

13. Elemento de formação de imagem de acordo com a reivindicação 12, caracterizado pelo fato de que uma porta para o transistor de reconfiguração mencionado está eletricamente conectada a uma linha de reconfiguração, um potencial de sinal na linha de reconfiguração mencionada controlando a transferência do potencial da fonte mencionada.

14. Elemento de formação de imagem de acordo com a reivindicação 1, caracterizado pelo fato de que uma camada de armazenamento para o foto-diodo mencionado é uma porção do substrato semicondutor mencionado, um tipo de condutividade da camada de armazenamento mencionado sendo oposto a um tipo de condutividade do substrato semicondutor mencionado.

15. Elemento de formação de imagem de acordo com a reivindicação 14, caracterizado pelo fato de que a camada de armazenamento mencionada está entre uma outra porção do substrato semicondutor mencionado e uma superfície de recepção de fóton do foto-diodo mencionado, a uma outra porção e a superfície de recepção de fóton mencionada tendo o mesmo tipo de condutividade.

16. Elemento de formação de imagem de acordo com a reivindicação 15, caracterizado pelo fato de que a uma outra porção está entre a camada de difusão mencionada e a camada de armazenamento mencionada, a uma outra porção mencionada sendo uma região de canal para o transistor de transferência mencionado.

17. Elemento de formação de imagem de acordo com a reivindicação 1, caracterizado pelo fato de que um fóton incidente no foto- diodo mencionado é convertido na carga de sina mencionada, uma presença ou ausência do fóton do foto-diodo mencionado sendo emitida a partir da fonte mencionada como um sinal elétrico.

18. Elemento de formação de imagem de acordo com a reivindicação 17, caracterizado pelo fato de que um circuito de sensoriamento recebe o sinal elétrico mencionado, uma seção de compilação de resultado de determinação contando a presença do fóton durante um período de tempo.

19. Sistema de câmera caracterizado pelo fato de compreender: - circuitos ópticos configurados para guiar a luz incidente no elemento de formação de imagem de acordo com a reivindicação 1, o elemento de formação de imagem emitindo um sinal de imagem; - um processador de sinal configurado para processar o sinal de imagem mencionado, o sinal de imagem mencionado após processamento se tornando um sinal de vídeo.

20. Elemento de formação de imagem caracterizado pelo fato de compreender: - um transistor de amplificação tendo uma porta, uma fonte e um dreno; - um foto-diodo dentro de um substrato semicondutor, uma carga de sinal a partir do foto-diodo mencionado sendo transferível para a porta mencionada, - onde a fonte mencionada e o dreno mencionado estão dentro de uma camada de isolamento de silício, uma película de isolamento eletricamente isolando a camada de isolamento de silício mencionada do substrato semicondutor mencionado.

21. Elemento de formação de imagem de acordo com a reivindicação 20, caracterizado pelo fato de que a película de isolamento está entre a camada de isolamento de silício e o substrato semicondutor mencionado.

22. Elemento de formação de imagem de acordo com a reivindicação 20, caracterizado pelo fato de que a camada de alta concentração está entre o foto-diodo mencionado e uma camada de isolamento, a camada de isolamento mencionada estando entre a camada de alta concentração mencionada e a camada de isolamento de silício mencionado.

23. Elemento de formação de imagem de acordo com a reivindicação 22, caracterizado pelo fato de que a camada de alta concentração mencionada e o substrato semicondutor mencionado são do mesmo tipo de tipo de condutividade.

24. Elemento de formação de imagem de acordo com a reivindicação 20, caracterizado pelo fato de que a camada de isolamento de silício e o substrato semicondutor mencionado são do mesmo tipo de condutividade.

25. Elemento de formação de imagem de acordo com a reivindicação 20, caracterizado pelo fato de que o foto-diodo mencionado converte um fóton na carga de sinal mencionada, o fóton sendo incidente no foto-diodo mencionado.

26. Elemento de formação de imagem de acordo com a reivindicação 20, caracterizado pelo fato de que o substrato semicondutor mencionado está em um potencial de referência.

27. Elemento de formação de imagem de acordo com a reivindicação 26, caracterizado pelo fato de que o potencial de referência mencionado é a terra.

28. Elemento de formação de imagem de acordo com a reivindicação 20, caracterizado pelo fato de que a porta mencionada está eletricamente conectada a uma camada de difusão, a camada de difusão mencionada estando dentro do substrato semicondutor mencionado.

29. Elemento de formação de imagem de acordo com a reivindicação 28, caracterizado pelo fato de que um tipo de condutividade da camada de difusão mencionada é oposto a um tipo de condutividade do substrato semicondutor mencionado.

30. Elemento de formação de imagem de acordo com a reivindicação 28, caracterizado pelo fato de que uma fonte para um transistor de reconfiguração é a camada de difusão mencionada, a camada de difusão mencionada sendo uma fonte para um transistor de transferência.

31. Elemento de formação de imagem de acordo com a reivindicação 30, caracterizado pelo fato de que o transistor de transferência mencionado efetua a transferência da carga de sinal, a transferência da carga de sinal mencionada sendo a partir do foto-diodo mencionado para a camada de difusão mencionada.

32. Elemento de formação de imagem de acordo com a reivindicação 31, caracterizado pelo fato de que uma porta para o transistor de transferência mencionado está eletricamente conectada a uma linha de transferência, um potencial de sinal na linha de transferência mencionada controlando a transferência da carga de sinal mencionada.

33. Elemento de formação de imagem de acordo com a reivindicação 30, caracterizado pelo fato de que o transistor de reconfiguração mencionado efetua uma transferência de potencial da fonte, a transferência do potencial da fonte sendo a partir de um dreno do transistor de reconfiguração para uma camada de difusão mencionada.

34. Elemento de formação de imagem de acordo com a reivindicação 33, caracterizado pelo fato de que uma porta para o transistor de reconfiguração mencionado está eletricamente conectada a uma linha de reconfiguração, um potencial de sinal na linha de reconfiguração mencionada controlando a transferência mencionada do potencial da fonte.

35. Elemento de formação de imagem de acordo com a reivindicação 20, caracterizado pelo fato de que a camada de armazenamento para o foto-diodo mencionado é uma porção do substrato semicondutor mencionado, um tipo de condutividade da camada de armazenamento mencionada sendo oposto a um tipo de condutividade do substrato semicondutor mencionado.

36. Elemento de formação de imagem de acordo com a reivindicação 35, caracterizado pelo fato de que a camada de armazenamento mencionada está entre uma outra porção do substrato semicondutor mencionado e uma superfície de recepção de fóton do foto-diodo mencionado, a uma outra porção mencionada e a superfície de recepção de fóton mencionada tendo o mesmo tipo de condutividade.

37. Elemento de formação de imagem de acordo com a reivindicação 36, caracterizado pelo fato de que a uma outra porção mencionada está entre a camada de difusão mencionada e a camada de armazenamento mencionada, a uma outra porção mencionada sendo uma região de canal para o transistor de transferência mencionado.

38. Elemento de formação de imagem de acordo com a reivindicação 20, caracterizado pelo fato de que um fóton incidente no foto- diodo mencionado é convertido na carga de sinal mencionada, uma presença ou ausência do fóton no foto-diodo mencionado sendo emitido a partir da fonte mencionada como um sinal elétrico.

39. Elemento de formação de imagem de acordo com a reivindicação 38, caracterizado pelo fato de que um circuito de sensoriamento recebe o sinal elétrico mencionado, uma seção de circuito de compilação de resultado de determinação contando a presença mencionada do fóton durante um período de tempo.

40. Sistema de câmera caracterizado pelo fato de compreender: - circuitos ópticos configurados para guiar a luz incidente no elemento de formação de imagem de acordo com a reivindicação 20, o elemento de formação de imagem emitindo um sinal de imagem; - um processador de sinal configurado para processar o sinal de imagem mencionado, o sinal de imagem após processamento se tornando um sinal de vídeo.