Appareil électrique de conversion de codes La présente invention se rapporte à un appareil électrique de conversion de codes pour transformer une information codée de l'un quelconque de plu sieurs codes d'entrée en un code de sortie désiré.
Dans la technique des calculatrices, des carac tères représentés en des codes binaires variés, par exemple emmagasinés sur une bande perforée, peu vent devoir être lus et être transformés en un code commun en vue d'être exploités dans un dispositif central de traitement de données. L'un des problè mes de la conversion des caractères d'un code à l'autre consiste dans le fait que les divers codes de mise en mémoire, tels qu'ils sont lus à partir de la bande, peuvent varier grandement de l'un à l'autre, par exemple du fait qu'ils comportent des nombres différents d'éléments binaires d'information dans des codes différents, pour représenter des caractères ou que certains des codes utilisent un caractère séparé pour déterminer si les caractères emmagasinés dans la suite sont des majuscules ou des minuscules.
Dans la technique connue, on a déjà utilisé des matrices de diodes pour transformer les caractères représentés dans un certain code d'entrée en un cer tain code de sortie à utiliser, par exemple dans un dispositif central de traitement de données. Par exemple, selon un dispositif connu, les signaux binai res représentant les caractères d'un code d'entrée, sont transmis dans une matrice à diodes, qui les décode de manière à sélectionner ainsi une certaine ligne pour chaque caractère d'entrée sur laquelle un signal sera transmis. Après cette sélection, le signal est transmis, par cette ligne sélectionnée, à une matrice de codage comprenant des diodes montées de façon que le signal provoque la formation de signaux de sortie binaires sur les lignes de sortie, ces signaux de sortie représentant les caractères dési rés dans le code de sortie.
Un inconvénient de ce dis- positif est qu'il nécessite un grand nombre de diodes et également une quantité de courant importante pour ces diodes. De même, quand on doit transfor mer plusieurs codes d'entrée en un seul code de sor tie, il est nécessaire d'utiliser des dispositifs d'aiguil lage qui demandent un nombre accru de pièces détachées.
L'invention a pour objet un appareil électrique de conversion de code servant à transformer des caractères représentés chacun par des combinaisons de signaux en l'un quelconque des codes d'un groupe de codes d'entrée reçus sur plusieurs conducteurs d'entrée en un code de sortie commun représenté par différentes combinaisons de signaux existant sur plusieurs conducteurs de sortie,
comprenant une matrice d'éléments magnétiques bistables et un réseau décodeur interconnectant lesdits éléments et les conducteurs d'entrée d'une manière prédétermi née pour effectuer la sélection de l'un quelconque des éléments suivant la combinaison particulière des signaux reçus sur les conducteurs d'entrée et pour exciter l'élément sélectionné dans l'état magnétique opposé à celui où il est maintenu normalement, caractérisé par un jeu séparé de lignes de lecture pour chaque code d'entrée,
chaque jeu ayant une ligne de lecture correspondant à chaque conducteur de sortie et certaines lignes prédéterminées de l'un ou plusieurs desdits jeux étant inductivement cou plées à chaque élément suivant le nombre des carac tères représentés par l'élément en question, lesdites lignes prédéterminées de chaque jeu étant connectées aux lignes de sortie correspondantes suivant les besoins, pour représenter dans le code de sortie le ou les caractères représentés par l'élément sélec tionné,
et un organe sélecteur servant à sélectionner seulement les lignes prédéterminées dudit jeu de lignes de lecture correspondant au code d'entrée dans lequel le caractère d'entrée est représenté, pour produire des signaux sur les lignes de sortie en question correspondant seulement aux lignes de lec ture prédéterminées du jeu sélectionné.
Le dessin annexé représente, à titre d'exemple, une forme d'exécution de l'appareil électrique de conversion de codes faisant l'objet de l'invention. La fig. 1 en est un schéma de principe<B>;</B> la fig. 2 est un schéma de principe d'une matrice à noyaux magnétiques et des réseaux de décodage de sélection des lignes d'excitation des colonnes de rangées ; la fig. 3 est un tableau des états binaires des noyaux sélectionnés pour décoder ces codes d'entrée et des états binaires des codes de sortie ; la fig. 4 est un schéma de circuit de la matrice à noyaux servant à expliquer la disposition des noyaux utilisée dans ce mode de réalisation ;
la fig. 5 est un schéma de circuit destiné à expli quer le montage des amplificateurs de lecture et de leur circuit de polarisation ; la fig. 6 est un schéma détaillé des circuits d'une partie de la matrice de noyaux de la fig. 4 servant à expliquer le montage des lignes de lecture ; la fig. 7 est un schéma du réseau d'entrée logi que du basculeur A1 ; la fig. 8 est un schéma des formes d'ondes ser vant à expliquer le fonctionnement des circuits ; la fig. 9 est un schéma des caractéristiques magnétiques des noyaux servant à expliquer le mon tage de polarisation et d'excitation des noyaux.
Se référant d'abord à la fig. 1, on voit un schéma de principe représentant les lignes d'entrée Il à I$ et Ii à I$ lesquelles véhiculent des signaux d'entrée codés reçus à partir des circuits de lecture, de bande, par exemple, et les lignes de sortie Il" à I$ \ qui véhiculent des signaux de sortie codés vers le dispo sitif central de traitement de données.
La matrice de noyaux 22 comprend des noyaux tels que 00-05 montés de manière à recevoir des lignes d'excitation de colonnes telles C-00 et des lignes d'excitation de rangées telles que R-05. Le décodage d'un caractère d'entrée est représenté par les signaux d'entrée codés de codes F, D ou T (voir fig. 3) est effectué par sélection d'une ligne d'excitation de colonne et de rangée telle que C-00 et R-05 respectivement pour sélectionner et exciter un noyau, comme on l'expli quera dans la suite.
Les signaux d'entrée codés tels que Il, 4,<B>13,</B> etc., et le signal chronologique Cl sont des signaux reçus à partir des têtes de lecture de bande perforée comprenant des photodiodes et sont transmis à travers des circuits de mise en forme et d'amplification d'impulsions (non représentés). Les signaux correspondant aux signaux d'entrée affectés de l'indice prime tels que<B>11</B> ", 12',<B>13',</B> etc., qui sont nécessaires pour décoder les combinai sons binaires sont des signaux reçus de la tête de lecture de bandes perforées et inversés dans les cir cuits de mise en forme et d'amplification d'impul sions.
Les lignes d'excitation de colonnes, telles que C-00, sont sélectionnées par le réseau de décodage 26 agissant par l'intermédiaire des connexions de diode 30 pour sélectionner plusieurs lignes, à raison d'une ligne telle que C-00 dans chacun des quatre groupes de lignes, ces groupes étant sélectionnés dans le réseau de décodage 27. Les lignes d'excita tion de rangées telles que R-05, sont sélectionnées par le réseau de décodage 28 agissant par l'intermé diaire des connexions des diodes 33 pour sélection ner plusieurs lignes, à raison d'une ligne telle que R-05, dans chacun des quatre groupes de ligne, ces groupes étant sélectionnés par le réseau de décodage 29.
Les entrées des réseaux de décodage 26 à 29 sont les signaux codés existant sur les lignes<B>11 ,</B> Il', I,, etc., tels qu'ils sont reçus à partir des circuits de lecture de bande représentant les caractères d'entrée codés et le signal chronologique existant sur la ligne Cl. Pour transformer les différents codes d'entrée des commutateurs<B>SI</B> et S. qui contrôlent le réseau de décodage 28 et des commutateurs S3, S.4 et S5 qui contrôlent le réseau de décodage 26 sont suscep tibles de former entre eux, suivant qu'ils sont fermés ou ouverts, des combinaisons conditionnant l'état des circuits pour chaque code d'entrée F, D ou T, com me on l'expliquera dans la suite.
Après sélection d'un noyau, c'est-à-dire après décodage des signaux d'en trée codés tels que h, Ii, L, etc., représentant un caractère d'entrée, des impulsions de courant en réponse au signal chronologique Cl sont transmises en coïncidence à travers la ligne d'excitation de colonnes et la ligne d'excitation de rangées sélection nées qui sont bobinées autour du noyau sélectionné pour annuler l'effet d'un courant de polarisation transmis dans les noyaux. Ainsi, le noyau sélectionné est excité dans un état opposé de flux magnétique.
Le courant de polarisation est fourni par un circuit de polarisation des noyaux qui conduit le courant de la masse 31, par l'intermédiaire de la ligne 65, dans chacun des noyaux de la matrice et de là, vers la borne 32 de - 12 volts, comme on l'expliquera éga lement dans la suite.
Pour coder le caractère d'entrée tel qu'il est déterminé par le noyau sélectionné de chaque code d'entrée, les lignes de lecture désirées telles que 'FI du jeu de lignes de lecture Irl à ITll sont bobinées sur chaque noyau tel que 00-05, la présence de cha que ligne de lecture dans un noyau sélectionné pro voquant la formation d'un signal dit vrai sur la ligne de lecture quand le noyau est excité dans son état magnétique opposé.
L'ensemble des lignes de lecture telles que Irl, IDl, et ITl servant à coder les codes d'entrée F, D et T respectivement sont con nectées entre la borne 52 de - 20 volts par l'inter médiaire des noyaux tels que 00-05 aux circuits amplificateurs de lecture tels que 41 pour donner naissance à des signaux de sortie sur les lignes de sortie, telles que Il" en réponse à l'existence de signaux sur les lignes de lecture.
Les signaux exis tant sur les lignes de sortie <B>11"</B> à IG' représentent le caractère de sortie dans le code du dispositif de traitement de données et le signal existant sur la ligne de sortie 17" représente l'élément d'information de vérification de parité qui accompagne le caractère de sortie, comme on l'expliquera dans la suite. Le signal existant sur la ligne de sortie<B>18"</B> contrôlé par la ligne de lecture Ir$ connectée au circuit amplifi cateur de lecture 48 sert à distinguer les caractères représentés par les mêmes combinaisons binaires dans le code du dispositif de traitement de données, comme on le verra plus loin.
Un générateur de parité 55 émet un signal d'erreur en réponse à une erreur, comme le déterminent les signaux existant sur les lignes de sortie Il" à<B>17"</B> de la manière qui est bien connue actuellement. D'autres lignes de lecture, tel- les que Il,, , sont connectées aux circuits amplifica- teurs de lecture 49 pour former le signal de con trôle Ic,,, qui est transmis aux circuits de blocage chronologique (non représentés)
de manière à con trôler la réception des caractères par le dispositif central d'exploitation de données. De même, d'autres lignes de lecture telles que IFIO et Il; 1l sont connec tées aux circuits d'amplificateurs de lecture 50 et 51 pour former des signaux de contrôle sur les lignes respectives Iclo et Icll. Le basculeur A1 qui se déclenche par le signal chronologique C., lequel signal résulte du signal chronologique Cl retardé dans le circuit de retard 25, comme on l'expliquera dans la suite,
a ses sorties Al et Al' reliées au réseau de décodage 26 pour contrôler la sélection des noyaux pour le codage de caractères de sortie ma juscules ou minuscules pour certains des codes d'en trée. Un circuit de polarisation 59 des amplificateurs de lecture est contrôlé par les commutateurs<B>SI,,</B> Sls et Sl5 dont l'un est sélectionné et fermé pour chacun des codes d'entrée à transformer en code de sortie, afin de sélectionner les amplificateurs de lecture, tels que 41, dans chaque circuit amplificateur de lecture.
Si l'on se réfère maintenant à la fig. 2, on voit un schéma détaillé du dispositif de conversion de code de la fig. 1 représentant les lignes d'excitation de colonnes et de rangées de la matrice de noyaux et les réseaux de décodage servant à sélectionner les lignes d'excitation de colonnes et de rangées. Com me on l'a indiqué, les lignes d'excitation de colonnes, telles que C-00, sont sélectionnées par les réseaux de décodage 26 et 27 et les lignes d'excitation de rangées, telles que R-05 sont sélectionnées par les réseaux de décodage 28 et 29.
Pour expliquer le fonctionnement des réseaux de décodage, on se réfé rera également à la fig. 3 qui est un tableau des états binaires des caractères représentés dans les codes d'entrée et dans le code de sortie. Les trois codes d'entrée du présent mode de réalisation, à savoir les codes F, D et T, sont composés respectivement de six, sept et cinq éléments binaires d'information par caractère. Ces codes sont des codes typiques qui peuvent être utilisés dans la mise en mémoire de caractères sur une bande perforée, par exemple. Il est bien entendu que des caractères supplémentaires peuvent être utilisés d'une manière similaire dans chaque code.
Pour sélectionner un noyau tel que 00-05 par exemple, lequel est sélectionné pour être excité dans son état de magnétisme opposé pour le décodage du caractère I en code D, les commuta teurs S2 et S3 sont tout d'abord fermés par des relais (non représentés). On notera que les noyaux sont désignés par les colonnes et les rangées, par exemple le noyau 00-05 situé dans la colonne C-00 et dans la rangée R-05. La fermeture du commutateur S2 connecte les émetteurs des transistors 75 et 76, qui sont du type p-n-p, à la masse 67.
Ces transistors sont contrôlés par des signaux d'entrée Ie et IJ res pectivement appliqués à leurs bases. La fermeture du commutateur S3 connecte les émetteurs des trans istors 71 et 72, qui sont du type p-n-p, à la masse 74, ces transistors étant contrôlés par les signaux d'entrée<B>17'</B> et<B>17</B> respectivement appliqués à leur base. Ainsi, comme on l'expliquera dans la suite, les sept signaux d'entrée binaires représentant le carac tère I dans le code D peuvent être décodés pour sélectionner les lignes d'excitation des colonnes et des rangées, telles que C-00 et R-05 respectivement.
On notera que les niveaux de tension logique du présent mode de réalisation sont la masse et - 8 volts pour les signaux vrais et faux respectivement, un signal vrai représentant le un binaire et un signal faux un zéro binaire. Comme on le voit d'après la fig. 3, pour le caractère I du code D, les signaux d'entrée<B>13</B> et 14 sont faux. Par conséquent, les trans istors 88 et 89, qui sont du type n-p-n, sont polarisés à l'état conducteur par les signaux existant sur les lignes I3 et 14' lesquelles sont connectées à la base des transistors 88 et 89 respectivement.
Comme les signaux<B>13'</B> et 14' sont à un potentiel élevé, le groupe de lignes d'excitation de colonnes comprenant la ligne d'excitation C-00 est sélectionné. De même, du fait que le signal<B>17</B> est faux, le transistor 72, qui est du type p-n-p, est polarisé à l'état conducteur du fait que sa base est au potentiel bas du signal 17 pour sélectionner la ligne C-00 du groupe sélectionné par le réseau de décodage 27.
Ainsi, quand le transistor 90, qui est du type n-p-n, est polarisé à l'état con ducteur par l'application d'un signal chronologique positif Cl à sa base, une impulsion de courant passe de la masse 74 à travers le transistor 72, la résis tance de limitation de courant 39, la ligne d'excita tion C-00, les transistors 88, 89 et 90 et l'inductance 96 jusqu'à la borne 91 de - 8 volts.. De même, pour le caractère I du code D, le signal d'entrée Il est vrai et 12 est faux.
Par conséquent, les transistors 77 et 78, qui sont du type n-p-h, sont polarisés à l'état conducteur par les signaux Il et IZ respectivement appliqués à leur base à un potentiel élevé pour sélec tionner le groupe de lignes d'excitation de rangées comprenant la ligne R-05.
Comme le signal d'entrée <B>15</B> est vrai et le signal Is est faux, le transistor 66 qui est du type p-n-p est polarisé par le signal 15' appliqué à sa base à bas potentiel et le transistor 75 qui est du type p-n-p est polarisé par le signal I6 appliqué à sa base à bas potentiel. Ainsi, la ligne d'excitation R-05 est sélectionnée dans le groupe sélectionné par le réseau de décodage 29.
Par consé quent, quand le transistor 79 qui est du type n-p-n est polarisé à l'état conducteur par le signal chrono logique positif Cl, une impulsion de courant est transmise à la masse 67 à travers les transistors 75 et 66, la résistance de limitation de courant 38, la ligne d'excitation R-05, les transistors 77, 78 et 79 et l'inductance 97 jusqu'à la borne 91 de - 8 volts en coïncidence avec l'impulsion de courant transmise par la ligne d'excitation C-00.
Les transistors 92 et 93 qui sont du type p-n-p sont polarisés à l'état con ducteur quand le signal chronologique Cl se trouve à bas potentiel, pour maintenir un courant à partir de la masse à travers les inductances 96 et 97 toutes les fois que les transistors 90 et 79, respectivement, sont polarisés à l'état bloqué. Ainsi, quand les trans istors 90 et 79 sont polarisés à l'état conducteur par le signal chronologique Cl, les inductances 96 et 97 servent à empêcher les changements de courant dans les lignes d'excitation par suite de la force contre- électromotrice induite par le changement d'état des noyaux pour .maintenir une impulsion de courant d'excitation d'amplitude constante dans les noyaux.
Les impulsions d'excitation de courant 57 et 58 (fig. 8), d'amplitude constante, donnent aux signaux résultant, sur les lignes de lecture, d'un changement d'état de noyau, une grande amplitude et ainsi pro duisent des signaux beaucoup plus sûrs à la sortie des amplificateurs de lecture, comme on l'expliquera dans la suite.
Pour la sélection de noyaux dans le code F, les commutateurs SZ et S4 sont fermés pour la conver sion de ce code d'entrée comprenant six éléments d'information par caractère. La fermeture du com mutateur S., connecte les émetteurs des transistors 75 et 76 à la masse 67, ces transistors étant con trôlés par les signaux Is et<B>16'</B> respectivement appli qués à leur base, de manière à comprendre les signaux d'entrée Io et IJ dans le décodage.
La fer meture du commutateur S4 connecte l'émetteur des transistors<B>100</B> et 101 à la masse 74, si bien que lorsque l'un ou l'autre des signaux de sortie A1 ou Al respectivement du basculeur Al se trouve à bas potentiel, l'un ou l'autre des transistors conduit. Le noyau 00-05 qui représente le caractère A dans le code F est sélectionné d'une manière similaire, dans le code F, à celle qui a été expliquée pour la sélec tion du même noyau 00-05 dans le code D, ce noyau représentant le caractère I dans le code D.
Une caractéristique du code F est qu'il comporte un caractère d'entrée de transfert supérieur et inférieur, lequel est décodé par sélection des noyaux provo quant la formation des signaux de contrôle IClo et IC" à un potentiel logique élevé pour déterminer si les caractères d'entrée suivants concernent le trans fert supérieur ou inférieur. Les signaux de contrôle Iclo et<B>le,,</B> établissent le basculeur A1 (fig. 1) soit à l'état vrai,
soit à l'état faux et les sorties servent à sélectionner une certaine colonne des lignes d'exci tation. Les caractères d'entrée qui suivent un carac tère d'entrée de position supérieure ou inférieure sont codés en caractères de sortie majuscules et minus cules respectivement, dans le code du dispositif de traitement de données, comme on l'expliquera dans la suite.
Pour la sélection de noyaux dans le code T, les commutateurs<B>SI</B> et S.l sont fermés pour la représen tation à cinq éléments d'information des caractères d'entrée. Il est donc clair qu'en laissant ouvert le commutateur S., les transistors tels que 75, contrôlés par le signal Ir, appliqué à leur base, sont éliminés du décodage. En fermant le commutateur S4, les transistors 100 et 101 sont connectés à la masse, si bien que les signaux Ai ou Al émanant du bascu- leur Al sélectionnent des noyaux servant à décoder les caractères de positions supérieure ou inférieure.
On notera que les lignes d'excitation de colonnes sont sélectionnées par les signaux d'entrée binaire <B>12,</B> 14, <B>17</B> et Is et par les signaux correspondants affectés de l'indice prime , tandis que les lignes d'excitation de rangées sont sélectionnées par les signaux d'entrée binaire h, L, <B>15</B> et h; et par les signaux correspondants affectés de l'indice prime . Ce montage permet d'obtenir la sélection désirée à la fois des colonnes et des rangées pour les carac tères d'entrée représentés par seulement cinq élé ments d'information aussi bien que par sept élé ments, par exemple.
On notera également que ce montage de décodage permet la substitution à la matrice de noyaux 22 d'une matrice de noyaux mon tée pour d'autres codes d'entrée que celui qui est illustré dans le mode de réalisation considéré, com me on l'expliquera plus en détail dans la suite. Bien que le code d'entrée D du présent mode de réalisa tion soit composé seulement de sept éléments d'in formation, le réseau de décodage 26 peut décoder huit éléments binaires si l'on ferme le commutateur <B>S..</B> Ainsi, la disposition des entrées binaires des réseaux de décodage 26 à 29 pour la sélection des huit lignes d'excitation de colonnes et de rangées permet le décodage avec une matrice de noyaux appropriée d'un code d'entrée allant jusqu'à huit éléments binaires d'information.
En se référant maintenant également à la fig. 8, qui représente les formes d'onde, et à la fig. 9, qui représente un cycle d'hystérésis servant à expliquer l'état magnétique des noyaux, on voit plus en détail le fonctionnement du montage d'excitation et de décodage des noyaux de la fig. 2.
Le cycle de lecture de base au cours duquel on lit un caractère de la bande perforée, va de l'instant t1 à l'instant t7. Au cours de chaque cycle de lecture de base, à l'instant <I>t,,</I> les signaux d'entrée codés h_8 et (h_8)' tels qu'ils sort nécessaires pour chaque code d'entrée sont appliqués par les circuits de lecture de bande per forée, par exemple, aux réseaux de décodage 26 à 29. Les signaux d'entrée codés<B>Il-,</B> et (h_8)' qui peu vent être à un niveau logique élevé ou bas sont figu- rés au niveau logique élevé de 0 volt par la forme d'onde 53.
Ces entrées codées sélectionnent une ligne d'excitation de colonne et de rangée désirée, comme on l'a indiqué précédemment. A un instant t2, le signal chronologique Cl, représenté par la forme d'onde 56 formée par les circuits de lecture de bande à partir de la bande perforée (ces circuits ne sont pas représentés), passe dans les réseaux de décodage 27 et 29 pour polariser les transistors 90 et 79 à l'état de conduction.
Ainsi, des impulsions de cou rant susceptibles de créer une force magnétomotrice de -I- 600 milliampères-tours dans les noyaux (valeur correspondant à leur force coercitive) sont transmises par les lignes d'excitation de colonnes et de rangées sélectionnées comme le montrent les for mes d'ondes 57 et 58 respectivement, de manière à coïncider au noyau sélectionné tel que 00-05. Un courant de polarisation constant créant dans les enroulements une force magnétomotrice de - 600 milliampères-tours traverse chaque noyau de la masse 31, à travers la ligne 65, jusqu'à la borne 32 de - 12 volts, comme le montre la forme d'onde 60.
On notera que les formes d'ondes 57, 58 et 60 représentent la force magnétomotrice qui traverse les noyaux et que l'amplitude du courant dépend du nombre de tours des lignes d'excitation enroulées sur les noyaux. Ainsi, chaque noyau est maintenu au point de polarisation 87 de son cycle d'hystérésis, comme le montre la fig. 9, par le courant de polari sation, excepté lorsque les impulsions de courant sont transmises à travers les lignes d'excitation de colonnes et de rangées.
Seule une coïncidence des impulsions d'excitation produisant une force magné- tomotrice de -i- 600 milliampères-tours d'une ligne d'excitation de colonnes et de rangées, telle qu'elles sont figurées par les formes d'ondes 57 et 58 res pectivement, supprime l'effet de cette force coerci tive de courant de polarisation de forme d'onde 60 et excite le noyau dans son état magnétique opposé représenté par le point 94 du cycle d'hystérésis (fig. 9).
A l'instant t,,, les courants d'excitation de colon nes, et de rangées, de formes d'ondes 57 et 58 respec tivement, tombent à zéro en même temps que la ten sion du signal chronologique Cl de forme d'onde 56 tombe à - 8 volts, permettant le rappel du noyau sélectionné au point de polarisation 87 par l'action du courant de polarisation de forme d'onde 60. Les signaux induits sur les lignes de lecture, tels que le montre la forme d'onde 63 résultant du fait qu'un noyau sélectionné est excité dans un état magnétique opposé, seront expliqués dans la suite.
On se réfère maintenant à la fig. 4 qui représente un schéma de circuit de la matrice à noyaux et éga lement au tableau de la fig. 3, pour expliquer plus en détail la disposition des noyaux dans la matrice. Le ou les noyaux qui sont sélectionnés en réponse aux signaux de caractères d'entrée de chaque code F, D et T sont représentés au tableau de la fig. 3 et à la fig. 4.
Dans les codes, F et T qui ont un caractère d'entrée de positions supérieure et infé- rieure, c'est-à-dire qui comportent certains caractères qui déterminent si certains caractères d'entrée binaire ultérieure appartiennent à une série ou à une autre, ces caractères étant appelés caractères de position supérieure ou inférieure comme cela est bien con nu, c'est l'état binaire du basculeur A1 (fig. 1) qui détermine la sélection des noyaux représentant les caractères de position (ou de transfert) supérieure ou inférieure.
Par exemple, dans le code F, le caractère A qui est un caractère d'entrée de position inférieure et le caractère a qui est un caractère d'entrée de position supérieure ont les mêmes entrées binaires h à Is, et l'état binaire du basculeur A1 détermine si le noyau 00-05 ou 01-05 respectivement est sélectionné.
D'après la fig. 2, on voit que lorsque le basculeur Al est établi à l'état vrai par suite de la réception préalable d'un caractère de position supé rieure, la sortie Al' se trouve à bas potentiel et le transistor 100 est polarisé à l'état conducteur pour sélectionner en combinaison avec les signaux d'en trée binaire les lignes d'excitation C-01, C-05, C-09 ou C-13 qui traversent les colonnes de noyaux repré sentant les caractères minuscules du dispositif de traitement de données.
Quand le basculeur A1 est établi à l'état faux, par suite de la réception préalable d'un caractère d'entrée de position inférieure, la sortie A1 du basculeur A1 se trouve à bas potentiel et le transistor 101 est polarisé dans l'état conduc teur, de manière à sélectionner en combinaison avec les signaux d'entrée binaires les lignes d'excitation de colonnes C-00, C-04, C-08 et C-12 qui traversent les colonnes de noyaux représentant des caractères majuscules dans le code du dispositif d'exploitation de données. Ces caractères d'entrée de position supé rieure et inférieure du code F, par exemple les caractères a et A respectivement, sont donc sélec tionnés par les transistors 100 et 101 répondant aux sorties du basculeur Al (fig. 1).
La sélection de position supérieure et inférieure dans le code T est similaire à celle qu'on a décrite en se rapportant au code F. On notera que pour la sélection d'un noyau du code F, les commutateurs S2 et Sl sont fermés et pour la sélection d'un noyau du code T, les com mutateurs<B>SI</B> et S, sont fermés.
D'autres caractères des codes F et T sont uti lisés en commun, à la fois avec les caractères d'en trée de position supérieure et inférieure et sont repré sentés par une combinaison d'éléments binaires d'in formation qui sont utilisés dans le code d'entrée seulement pour ce caractère. Ainsi, la combinaison un d'éléments d'information d'entrée binaire représente le caractère d'entrée un à la fois pour la position inférieure et la position supérieure. D'au tre part, la combinaison binaire représentant le caractère un , dans le code F, est utilisée seule ment pour le caractère un et doit par conséquent sélectionner un noyau représentant un un pour l'un ou l'autre état du basculeur Al.
Ainsi, deux noyaux tels que 00-04 et 01-04 servent à représenter le caractère un pour la conversion, si bien que la combinaison binaire unique des signaux d'entrée sélectionnera un noyau ou l'autre suivant l'état du basculeur Al. Par conséquent, la sélection soit du noyau 00-04, soit du noyau 01-04 provoque le déco dage du même caractère un . On doit également noter qu'un seul noyau. peut servir à décoder les caractères de plusieurs des codes d'entrée, par exem ple le noyau 04-04 qui, dans les codes F, D et T, est sélectionné pour décoder les caractères 5, G et H respectivement.
La fig. 5 représente un schéma de circuit destiné à expliquer le fonctionnement des amplificateurs de lecture de la fig. 1. Le montage de ces amplificateurs et leurs circuits de polarisation seront expliqués avant qu'on décrive en détail les lignes de lecture combinées sur les noyaux.
Le circuit amplificateur de lecture 41 comprend les transistors amplificateurs 102,<B>103</B> et 104, tous du type n-p-n dont les bases sont connectées aux lignes de lecture respectives <I>'FI</I> ,<B>ID,</B> et ITl. Chaque code d'entrée F, D ou T est sélectionné en fermant soit le commutateur S11, S13 soit le commutateur Sl5 pour connecter la borne 107 de - 20 volts à l'une des lignes 110; 111 et 112 qui relient les émetteurs des transistors amplificateurs 102, 103 et 104 respectivement.
Des commutateurs tels que S11, S13 et Sl5 peuvent être fermés par des relais, par exemple. Chaque ligne de lecture telle que I1.1 est connectée à la base d'un transistor ampli ficateur 102, au moyen de la résistance 108. La base du transistor 102 est connectée à la ligne d'émetteur 110 au moyen du condensateur 114 de sorte que la résistance 108 et le condensateur 114 servent à inté grer un signal sur la ligne de lecture Irl pour la discrimination des impulsions parasites sur la ligne de lecture en question.
Le collecteur des transistors- amplificateurs 102, 103 et 104 est connecté à la ligne commune 115 qui est elle-même reliée à la masse 118 par l'intermédiaire d'une résistance 116 et du condensateur en parallèle<B>117</B> pour former un circuit de retard R-C, comme on l'expliquera dans la suite. La ligne 115 est également connectée à la base du transistor 120 qui est du type n-p-n. L'émet teur de ce dernier transistor est connecté à la borne 123 de - 8 volts et le collecteur est connecté à la base du transistor 126.
Le collecteur du transistor 120 est également relié à la borne 127 de -I- 20 volts par l'intermédiaire de la résistance 128 et est main tenu au potentiel de la masse par la diode de polarité appropriée 130. Le transistor 126, qui est du type n-p-n, a son collecteur connecté au potentiel de la masse et son émetteur à la borne 132 de - 20 volts, par l'intermédiaire de la résistance 133. La ligne de sortie h' est connectée à l'émetteur du transistor 126 et maintenu au potentiel de la borne 123 de - 8 volts par l'intermédiaire de la diode de polarité appropriée 135.
Afin de polariser les transistors amplificateurs tels que 102, 103 et 104, quand ils ne sont pas sélectionnés, de manière à empêcher le passage de courant d'émetteur à collecteur, la borne <B>136</B> de - 8 volts du circuit de polarisation 59 est connectée par l'intermédiaire de la résistance 86 à des lignes telles que 110. On notera que chacun des circuits amplificateurs de lecture 41 à 47 de la fig. 1 est analogue au circuit amplificateur de lecture 41 que l'on a décrit. Le circuit amplificateur de lecture 48 est similaire à l'amplificateur de lecture 41, à l'exception du fait qu'un seul transistor amplificateur, connecté à la ligne de lecture Il;g, est nécessaire.
Les circuits amplificateurs de lecture 49, 50 et 51 sont semblables au circuit amplificateur de lecture 41, à l'exception du fait que seulement deux transistors d'amplificateurs de lecture sont nécessaires dans chaque circuit, pour les lignes de lecture 1,U9, 'T9; <B>410 ></B> 'T10 ; 411 ; ITll e respectivement.
Lorsque l'un des commutateurs, par exemple S11 (fig. 5) est fermé, tous les amplificateurs-transistors 102 qui sont con nectés aux lignes de lecture 'FI à I,ll sont sélection nés dans les circuits amplificateurs de lecture 41 à 51 respectivement.
Après avoir décrit le montage du circuit ampli ficateur de lecture, on se référera maintenant à la fig. 6 qui représente un schéma détaillé des circuits d'une partie de la matrice de noyaux de la fig. 4 pour expliquer la manière dont les lignes d'excitation et les lignes de lecture sont enroulées autour des noyaux. Comme on l'a décrit, les lignes d'excitation de colonnes, telles que C-00 et les lignes d'excitation de rangées telles que R-05 transmettent des impul sions de courant pour annuler l'effet d'un courant de polarisation de noyaux transmis à travers la ligne de polarisation de noyaux 65, de manière à exciter un noyau sélectionné tel que 00-05 dans son état opposé de flux magnétique.
D'après le tableau de la fig. 3, le noyau 00-05 est sélectionné, c'est-à-dire qu'un caractère d'entrée est décodé en réponse aux signaux d'entrée représentant le caractère d'entrée A dans le code F et le caractère d'entrée I dans le code D. Le codage du noyau sélectionné 00-05 dans le code F est effectué quand le commutateur S11 est fermé de manière à sélectionner le transistor désiré du circuit amplificateur de lecture (fig. 5), comme décrit ci-dessus.
La représentation binaire du caractère A dans le code du dispositif de traitement de données comprend les signaux<B>11", 1."</B> et 17" représentés comme des un et 12t', <B>13",</B> I4' ', 161/ et I$' représentés comme des zéros . Par consé quent, afin de convertir le caractère A de code F en code du dispositif de traitement de données, les lignes de lecture I1.1, Il..; et I1,.7 qui relient les ampli ficateurs de lecture 41, 45 et 47 (fig. 1) respective ment, sont bobinés sur le noyau 00-05.
Ce montage provoque seulement le passage au potentiel logique élevé des signaux de sortie h', h' et<B>17"</B> lorsque le noyau 00-05 est sélectionné et excité dans son état magnétique élevé formant ainsi le carac tère A dans le code du dispositif de traitement de données.
Le codage du caractère I, dans le code D, est effectué lorsque le commutateur S13 (fig. 5) est fermé de manière à sélectionner les transistors désirés des amplificateurs de lecture (fig. 1). Le caractère I dans le code du dispositif de traitement de données, com prend des signaux Il", I.' et 15" représentés comme des uns et les signaux L", <B>13",</B> 16", <B>17"</B> et Is" représentés comme des zéros .
Ainsi, les lignes de lecture ID,, ID-, et ID5 sont enroulées sur le noyau 00-05 pour leur connexion aux amplificateurs de lec ture respectifs 41, 44 et 45 (fig. 1). Quand le noyau 00-05 est sélectionné et excité dans son état magné tique opposé pour la conversion à partir du code D, un signal de tension logique élevée est formé sur les lignes de sortie respectives<B>11",</B> 14" et<B>15"</B> pour for mer le caractère I dans le code du dispositif de trai tement de données.
Le caractère a dans le code d'entrée F est décodé par sélection du noyau 0l-05. Le caractère a dans le code dudit dispositif de traitement de données est composé des signaux de sortie<B>11",</B> I"', h' et I8' représentés comme des uns . Ainsi, les lignes de lecture h;1, <B>11,5,</B> Il,., et Ir$ sont bobinées sur le noyau 01-05 de façon que lorsque ce noyau est sélectionné, les signaux Il",<B>15",</B> 17" et 18" soient établis à un potentiel élevé.
On notera que, du fait que la repré sentation binaire de Il" à<B>17"</B> des caractères A et a est la même dans le code du dispositif de traitement de données, le signal de sortie<B>18"</B> est nécessaire dans le mode de réalisation décrit pour distinguer les caractères A et a dans le dispositif central de traite ment de données. Les noyaux 00-04 et 01-04, com me on l'a vu, sont tous deux sélectionnés pour le décodage du caractère un dans le code d'entrée F, du fait que ce caractère un est utilisé à la fois pour les entrées de positions supérieure et inférieure.
Comme le caractère un du code du dispositif de traitement de données est représenté par le signal 11" à l'état vrai (fig. 3), la ligne de lecture IF, est enroulée à la fois sur les noyaux 00-04 et 01-04. Ainsi, la sélection des deux noyaux 00-04 et 01-04 pour le décodage du caractère un dans le code F, produit la formation du caractère un dans le code du dispositif de traitement de données. On notera que le noyau 01-04 est également sélectionné pour le décodage du caractère 5 dans le code T.
Pour compléter l'explication du bobinage des lignes de lecture, on précisera encore ce qui suit en ce qui concerne le noyau 04-04 qui est sélectionné pour le décodage dans l'ensemble des trois codes d'entrée F, D et T par les signaux d'entrée représen tant les caractères 5, G et H respectivement, ainsi qu'on l'a déjà expliqué: sur ledit noyau 04-04, on bobine les lignes de lecture I1,.1, Ira et Ir7 de façon que lorsqu'on transforme le caractère 5 à partir du code d'entrée F, les signaux de sortie I1", 411 et I7" respectivement, se trouvent au potentiel logique élevé pour former le caractère 5 dans le code du- dispositif de traitement de données.
Pour convertir le carac tère G à partir du code d'entrée D, sur le noyau 04-04, on bobine les lignes de lecture<B>'Dl,</B> 42e ID35 I1,5 et ID7 de manière que les signaux de sortie Ii', I', L3 ', I;;" et<B>17"</B> respectivement, se trouvent à un potentiel logique élevé pour former le caractère G dans le code du dispositif de traitement de données.
De même, pour transformer le caractère H à partir du code d'entrée T, on bobine sur le noyau 04-04 les lignes de lecture IT4, IT5 et IT7 de façon telle que les signaux de sortie 14",<B>15"</B> et I7' se trouvent au potentiel logique élevé pour former le caractère H dans le code du dispositif de traitement de données. Par conséquent, un noyau unique peut être sélec tionné pour décoder les caractères d'entrée dans l'en semble des trois codes d'entrée et effectuer le codage des caractères décodés par la combinaison désirée de la présence ou de l'absence des lignes de lecture qui sont bobinées sur le noyau pour chaque code d'entrée.
Ainsi, des signaux sont formés pour cer taines lignes de lecture lorsqu'un noyau est excité dans l'état magnétique opposé, de manière à pola riser les transistors amplificateurs de lecture désirés à l'état de conduction pour former la combinaison des signaux de sortie correspondant à ce caractère, dans le code du dispositif de traitement de données.
On notera que chaque transistor amplificateur, tel que 102 représenté à la fig. 5, de chaque circuit amplificateur de lecture tel que 41 (de la fig. 1), est contrôlé par une seule ligne de lecture telle que I1,.1 qui est bobinée sur tous les noyaux sélectionnés pour des caractères de décodage exigeant que le signal de sortie Il" se trouve à un état de potentiel logique élevé.
Revenant maintenant à la fig. 5 et aux formes d'onde de la fig. 8, on expliquera plus en détail la relation temporelle entre les impulsions d'excitation et les signaux de sortie. Sur chaque ligne de lecture telle que IF, est induit un signal sous forme d'une impulsion 82 d'une forme d'onde 63, quand un noyau sélectionné sur lequel est enroulée la ligne de lecture est excité au point 94 du cycle d'hystérésis du noyau (fig. 9) à partir du point de polarisation 87,
par suite du fait que les impulsions d'excitation 57 et 58 traversent le noyau à l'instant t2. Quand l'impul sion positive 82 de forme d'onde 63 apparait sur la ligne de lecture Irl, le signal est intégré pour le dis criminer des signaux parasites sur la ligne de lecture IF, après passage à travers la résistance 108 et le condensateur 114.
Le signal intégré apparait sur la base du transistor 102 comme étant le signal positif représenté -par l'impulsion 85 de forme d'onde 64, pour polariser le transistor 102 à l'état con ducteur.
Le transistor 120 est normalement conducteur à l'instant t1, de la borne 127 de -I-- 20 volts, à travers la résistance 128 jusqu'à la borne 123 de - 8 volts, par suite du passage du courant de base à partir de la masse 118, à travers la résistance 116 et la base du transistor 120 jusqu'à la borne 123 de - 8 volts. Quand le transistor 120 est normalement conducteur, la ligne<B>115</B> est maintenue à un potentiel de <B>-7,9</B> volts, comme le montre la forme d'onde 80.
Quand le transistor 102 est polarisé à l'état de con- duction de courant, par suite de l'application de l'ira- pulsion positive 85 de forme d'onde 64 émanant d'un noyau excité et appliqué sur sa base un peu après l'instant t, le condensateur 117 se charge de - 7,9 volts à - 20 volts et engendre le signal sur la ligne 115, comme le montre la forme d'onde 80. Après que le condensateur 117 a été chargé, le cou rant qui passe de la masse 118 à travers la résistance 116 et le transistor 102 jusqu'à la borne 107 de -20 volts, maintient la ligne 115 à -20 volts.
Quand le potentiel de l'impulsion 85 de la forme d'onde 64 tombe, le transistor amplificateur 102 est polarisé à l'état non conducteur et interrompt le passage du courant de la masse à travers la résistance 116 et à travers le transistor 102 jusqu'à la borne 107 de - 20 volts.
De même, quand le potentiel existant sur la ligne 115, tel qu'il est représenté par la forme d'onde 80, tombe au-dessous de - 8 volts, peu après l'instant t.,, le transistor 120 est polarisé à l'état non conducteur et le potentiel de son collecteur com mence à croître d'environ - 8 volts vers -i-- 20 volts pour être maintenu au potentiel de la masse par l'action de la diode 130. Quand le transistor 120 est normalement conducteur, le transistor 126 conduit un faible courant, si bien que la ligne de sortie Ii' est maintenue au potentiel logique bas de - 8 volts par l'intermédiaire de la diode de verrouillage 135.
Quand le transistor 120 n'est pas conducteur du fait que le transistor 102, 103 ou 104 est polarisé à l'état de conduction, le transistor 126 conduit avec une chute de tension interne telle que la ligne de sortie <B>11"</B> passe au potentiel logique élevé de la masse, telle que le représente l'impulsion 98 de forme d'onde 91. On notera que le transistor 126 est monté avec la charge dans le circuit émetteur, de manière à donner une impédance de sortie basse sur la ligne de sortie h'.
Quand le potentiel du signal positif sur la ligne de lecture IF, tombe, comme le montre l'impulsion 82 de forme d'onde 63, le transistor 102 est polarisé à l'état bloqué et le condensateur 117 se décharge à travers la résistance 116 avec une constante de temps RC désirée. Le potentiel de la ligne 115 au cours de la décharge est représenté par la forme d'onde 80. A l'instant t1, le condensateur 117 est déchargé, si bien que le potentiel de la ligne 115 a augmenté jusqu'à la valeur de - 7,9 volts et que le transistor 120 est de nouveau polarisé à l'état conducteur, ce qui main tient effectivement le potentiel de la ligne 115 à cette tension.
Le potentiel du collecteur du transistor 120 croit jusqu'à - 8 volts, tension appliquée sur la base du transistor 126 et le courant qui circule à travers le transistor<B>126</B> décroît. Ainsi, le potentiel sur la ligne de sortie Il", comme le montre l'impul sion 98 de forme d'onde 81, tombe vers - 8 volts, valeur à laquelle il est maintenu par la diode 135.
Quand les impulsions d'excitation de colonnes et de rangées de forme d'ondes respectives 57 et 58 tombent à la valeur nulle de courant à un temps t3, le noyau sélectionné retourne au point de polari- sation 87 (fig. 9), un signal négatif étant induit sur la ligne de lecture 'FI comme le montre l'impulsion de forme d'onde 63, ce signal ne polarisant pas le transistor 102 à l'état conducteur.
Bien que l'impul sion positive 82 de forme d'onde 63 apparaisse à l'instant t3, l'impulsion positive peut apparaître à un instant ultérieur comme le montre l'impulsion en pointillés 84 suivant la direction d'enroulement de la ligne de lecture 'FI autour du noyau sélectionné. Dans cet état, le circuit agit d'une manière similaire à celle qu'on a décrite en réponse à l'impulsion 84 pour former un signal de sortie, comme le montre l'impulsion en pointillés 99 de forme d'onde 81.
On notera que -les signaux de sortie sur les lignes de sortie telles que h' à Is' et Icg à Ici,, comme le montrent les impulsions 98 ou 99 de forme d'onde 81, sont à un potentiel élevé en réponse au fait que la ligne de lecture correspondante est bobinée sur un noyau sélectionné. Ce signal à potentiel élevé correspond à un un binaire à la sortie. Le signal existant sur les lignes de sortie telles que h" à I$' reste au niveau de tension logique de - 8 volts, pour une sortie binaire de zéro quand une ligne de lecture correspondante n'est pas enroulée sur un noyau sélectionné.
Le signal chronologique C. qui est le signal chronologique Cl retardé par un circuit de retard 25 (fig. 1), croît tandis que les signaux Iclo et<B>le,,,</B> des impulsions 98 ou 99 de forme d'onde 81 sont à leur potentiel élevé. Ainsi, le basculeur Al (fig. 7) est contrôlé par le signal chronologique G et les signaux Iclo et Ici,, comme on l'expliquera dans la suite, et déclenché dans un état désiré avant la chute de potentiel des impulsions de sortie de contrôle Iclo et Ici,.
A l'aide des fig. 1, 3 et 7, cette dernière étant un schéma des réseaux d'entrée logique du basculeur A1, on peut expliquer le dispositif de contrôle de ce système. Le basculeur Al est disposé intérieure ment sous forme d'un basculeur à couplage croisé, dans lequel les sorties servent à déclencher les entrées logiques, comme cela est bien connu dans la technique. Du fait que le signal chronologique C de forme d'onde 61 a une longue durée, ce montage à couplage croisé est nécessaire pour fournir la sécu rité du fonctionnement du basculeur.
Quand le signal Ic,o, tel qu'il est représenté par la forme d'on de 98, est vrai, c'est-à-dire à un potentiel élevé quand le signal chronologique C. tel qu'il est repré senté par la forme d'onde 61 croît, le basculeur Al est établi à l'état vrai et, par conséquent, la sortie Ai est fausse, de sorte que l'on sélectionne les noyaux représentant les caractères de position supé rieure dans les codes d'entrée qui sont codés comme caractères minuscules du code du dispositif de trai tement de données, comme indiqué précédemment.
De même, quand le signal Ici, est vrai, c'est-à-dire à un potentiel élevé, le basculeur A1 est établi à l'état faux, à la croissance du signal chronologique Cû , ce qui sélectionne ainsi des noyaux qui représen tent les caractères de position inférieure dans les codes du dispositif de traitement de données, comme on l'a déjà expliqué. Les signaux de contrôle IGlo et I.11 sont formés dans l'état vrai, c'est-à-dire à potentiel élevé, quand un caractère d'entrée de posi tion supérieure ou inférieure, respectivement, est reçu par les réseaux de décodage et décodé par sélec tion d'un noyau.
Les noyaux sélectionnés pour le décodage du caractère d'entrée dans la position supé rieure sont soit le noyau 08-13, soit le noyau 09-13 pour les codes F et T, et pour le décodage du carac tère d'entrée de position inférieure, soit le noyau 08-09, soit le noyau 09-09 pour le code F, soit les noyaux 12-13 ou 13-13 pour le code T. Ainsi, le caractère de position supérieure et le caractère de position inférieure sont décodés pour les deux états du basculeur Al.
Le signal de contrôle ICO, tel que le montre la fig. 1, est transmis à des circuits de blocage chrono logique (non figurés). Le signal de contrôle Ic., est un signal vrai pour le décodage du caractère de posi tion supérieure par le bobinage des lignes de lecture Ire et IT3 sur les noyaux 08-13 et 09-13. De même, le signal de contrôle<B>le.,</B> est un signal vrai pour le décodage du caractère de position inférieure par le bobinage de la ligne de lecture IF9 sur les noyaux 08-09 et 09-09 et de la ligne de lecture IT9 sur les noyaux 12-l3 et 13-13.
Le signal de contrôle<B>le,,</B> est transmis auxdits circuits de blocage chronologi que au potentiel logique élevé quand les noyaux de position supérieure ou inférieure sont sélectionnés et excités de manière à empêcher la réception de tout signal par le dispositif de traitement de données, au cours du cycle de base de lecture, quand on décode soit un caractère de position supérieure, soit un caractère de position inférieure.
Le caractère de suppression de code, du code F, est utilisé lorsqu'on désire supprimer un caractère perforé par erreur dans la bande, comme cela est bien connu. Le signal de contrôle le,, est utilisé non seulement avec les caractères d'entrée de position supérieure et inférieure, comme on l'a indiqué, mais avec les caractères d'entrée de suppression de code. Comme on l'a vu, le signal de contrôle IC9 est un signal de blocage chronologique qui est transmis à l'organe de traitement de données au potentiel logi que élevé, en vue d'empêcher l'emploi d'un carac tère par le dispositif de traitement de données.
Du fait que le caractère de suppression de code du code d'entrée F est utilisé quand on transforme à la fois les caractères de position supérieure et inférieure, la sélection soit du noyau 12-15, soit du noyau 13-15, provoque le décodage de ce caractère. Ainsi, la ligne de lecture IFg est enroulée à la fois autour des noyaux 12-15 et 13-15 pour faire croître le signal I,o au potentiel logique élevé par suite de la sélec tion de l'un ou l'autre des noyaux. Par conséquent, un caractère d'entrée est codé en un signal de con trôle de sortie unique ICO par enroulement d'une seule ligne de lecture IF9 autour des noyaux sélec tionnés pour le décodage.
Revenant aux fig. 1 et 3, on expliquera en détail le dispositif de vérification de parité. Le signal de sortie<B>17"</B> représente l'élément d'information de véri fication de parité qui accompagne chaque caractère du code du dispositif de traitement de données, comme on l'a déjà expliqué. Cet élément de parité ,7" grâce auquel la représentation binaire Il" à<B>17"</B> est composée d'un nombre impair de uns , est formé dans chaque noyau dans le code sélectionné F, D ou T par la présence ou l'absence des lignes de lecture respectives IF7, de ID7 ou IT7. Ainsi,
l'élé ment d'information de parité est formé en ajoutant seulement un circuit d'amplificateur de lecture sup plémentaire et une ligne de lecture pour chaque code d'entrée codé. Le générateur de parité 55 répond aux signaux existant sur les lignes de sortie h' à 17" pour détecter une erreur et transmettre un signal d'erreur à l'organe central de traitement de données. Par con séquent, une erreur résultant d'éléments défectueux tels que des circuits amplificateurs de lecture entre un noyau sélectionné et les signaux existant sur les lignes de sortie Ii' à<B>4",</B> est détectée par le généra teur de parité 55.