CH469872A

CH469872A - Vorgefertigtes Falt-Flächentragwerk

Info

Publication number: CH469872A
Application number: CH1854966A
Authority: CH
Inventors: Johannes Silberkuhl Wilhelm
Original assignee: Johannes Silberkuhl Wilhelm
Priority date: 1966-04-28
Filing date: 1966-12-23
Publication date: 1969-03-15

Description

La presente Invention a pour objet une muntre electronique comprenant un circuit de bare de temps fournissant un Signal ä haute frequence, un circuit diviseur de frequence, un circuit de dispositif d'affichage commande par 1e Signal sortant du diviseur de frequence et une source d'energie qui excite lesdits circuits.

0n connait dejä des muntres electroniques de ce genre. En vue de la fabrication en grande Serie des modules electroniques de ces muntres, il est avantageux d'etablir 1e Schema des circuits de comptage et des circuits diviseurs de fa@on que leur realisation sofft aussi simple que possible tout en donnant un circuit integre dont la fiabilite sofft maximale. La production industrielle de ces muntres electroniques pose donc 1e probleme de 1'etablissement des Schemas des circuits et 1e but de la presente Invention est de proposer un Schema de diviseur pour Iequel la realisation des masques de serigraphie sofft simple et dont la realisation sofft stable et par consequent assure un fonctionnement aussi fiable que possible meine au cas oü une des Impulsions d'entree serait legerement dephasee. Le but de I'invention comporte egalement la realisation d'un Schema susceptible d'etre construit en technologie integree en evitant [es risques de court-circuit entre les Bornes positive et negative.

Dann ce but, la muntre electronique selon 1'invention, du genre mentionne au debut, est caracterisee en ce que le circuit diviseur de frequence est forme d'etages de division comprenant chacun un nombre pair d'anneaux de division complementaires dont chaque anneau comprend deux circuits logiques ET-NON positifs et deux circuits logiques ET-NON negatifs, chaque circuit logique etant forme de deux transistors ä effet de champ ä elec- trode de commande isolee branches en Serie par une connexion source-drain, les transistors des circuits logiques negatifs etant ä canal N et ceux des circuits logiques positifs etant ä canal P, en ce que les deux circuits logiques positifs ET-NON de chaque anneau sont connectes en parallele pour former un circuit logique positif ET-NON-ET (ET-OU-NON) tandis que les deux circuits logiques negatifs sont egalement connectes en parallele pour former un circuit logique negatif ET-NON-ET (ET-OU-NON). lesdits circuits ET-NON-ET etant connectes en serie entre les Bornes de la source d'energie, en ce que, dann chaque anneau, une premiere Borne de sortie constituant un point de connexion entre lesdits circuits ET-NON-ET est reliee ä un inverseur qui presente une deuxieme Borne de sortie reliee, dune part aux electrodes de commande de deux transistors appartenant respectivement au premier circuit logique RTI ID="0001.0273" WI="9" HE="4" LX="427" LY="1783"> positif et au premier circuit logique nega- tif, et d'autre part, ä une entree de t'anneau suivant, et en ce qu'une connexion est etablie entre la premiere Borne de sortie du dernier anneau de chaque etage et une entree du premier anneau de 1'etage, cette entree etant reliee aux electrodes de commande de deux transistors du premier anneau, appartenant respectivement au deuxieme circuit logique positif et au deuxieme circuit logique negatif de cet anneau.

Ainsi, une boucle formee d'un certain nombre de compteurs diviseurs par un nombre pair comprend n etages de circuits compteurs binaires et cette boucle diviseuse par 2 n divise une frequence relativement elevee, par exemple un Signal superieur ä 1 KHz fourni par un vibreur ä cristal pour donner un Signal ä frequence relativement basse, par exemple de 1 Hz. Ce Signal entraine par exemple un indicateur avanQant par sauts ä une seconde sous 1'action d'un moteur ä rotation par pas en assurant ainsi t'affichage de la seconde. En outre, l'invention peut s'appli- quer ä un affichage numerique en utilisant des etages de comp- teurs divisant par 6 et par 10 dann la partie relative ä la minute, du Systeme d'affichage et des etages de compteur divisant par 12 dann le Systeme d'affichage de I'heure. Ort realise ainsi facilement un affichage electronique utilisable dann une muntre.

Les circuits electroniques utilises jusqu'ä maintenant dann les montres-bracelets ä quartz ainsi que dann d'autres pieces d'horlo- gerie, consistaient en circuits flip-flop qui produisent une division par 2 ä chaque etage comme 1e muntre la fig. 1. Dann ce flip-flop se produit une division de frequence par asservissement retroactif lorsqu'on a un rapport de division de i (, ou 1 12. afin de sortir la division au rapport optimum. c'est-ä-dire ä un rapport ( !. 2)n. Cette methode d'asservissement retroactif permettait de transfor- mer un compteur diviseur par 16 en un diviseur decimal en utili- sant deux diodes du fait du retard du flip-flop dü aux ele- ments CR comme 1e muntre la fig. 1. Cependant dans un circuit recemment developpe et utilisant des MOST. la division de fre- quence par asservissement retroactif etait obtenue en employant huit MOST dann 1e circuit NI et quatre MOST dann 1'inverseur de la porte prevue pour 1'asservissement; malgre ces resultats dejä acquis, an peut dire que pour un produit tel qu'une muntre, qui necessite divers typen de compteurs diviseurs par 6, des compteurs decimaux et des compteurs diviseurs par 24, qui ne peuvent pas etre realises uniquement par des circuits decimaux, un compteur diviseur par 2n est bien superieur ä un RTI ID="0001.0547" WI="13" HE="3" LX="1559" LY="774"> compteur diviseur par 2n. Quand an utilise des elements de circuits integres ä haute densite. si 1e Schema est choisi de maniere que ]es seuls conducteurs mate- riels ä connecter soient les conducteurs d'asservissement de I'anneau. tous les autres elements de circuit actifs peuvent etre de type usuel et faits Sur le meine modele.

0n va decrire ci-apres, en se referant au dessin annexe, une forme de realisation de l'invention: - la fig. 1 muntre un circuit constitue de resistances Rt-Ra, de condensateurs Ct, C2 et de transistors bipolaires Ti, T2; - la fig. 2 est un schema-bloc dune forme d'execution de l'invention; - la fig. 3 represente une boucle de division constituant un element de la piece d'horlogerie selon t'invention, et - la fig. 4 une construction generale de cette forme d'execu- tion.

L'oscillateur 5 forme la Base de temps de la piece d'horlogerie decrite. Sa frequence, par exemple de 16384 kHz si un oscillateur de quartz en forme de diapason est utilise, est divisee par le diviseur 6 dann lequel. pour reduire la frequence elevee du quartz (plusieurs dizaines de milliers de Hz) ä 1 Hz an a connecte en cascade 7 etages de diviseurs par 4. Les compteurs ä anneaux sont connectes successivement en une pluralite d'etages afin d'operer une division de frequence efficace. Ces anneaux ne servent qu'ä la reduction de frequence. Le decodeur 7 pour 1'affichage electro- nique est compose d'anneaux de comptage divisant par 6, par 12, et de type decimal. Les etages sont regroupes en boucles compo- sees de trois etages dann le cas des diviseurs par 6, de cinq etages pour la partie decimale. Les boucles divisant par 4 ont deux etages et les boucles divisant par 6 en ont trois dans (e cas de diviseurs par 24. En 8, an voit 1'affichage qui s'effectue Sur 24 h et comprend des chiffres formen par des Segments.

A la fig. 3, an voit qu'en connectant deux circuits de retard 9 et 10 en deux etages successivement et en asservissant en retour 1'entree du premier ä la sortie du second etage. de fa@on ä former une boucle an a un compteur qui provoque une division par 4 au moyen de circuits logiques NAND et 0U. 0n voit f'execution de ces circuits ä la fig. 4.

Chacun des deux etages 9 et 10 comprend deux ensembles ou anneaux (9 A, 9B) formen chacun de MOST ä canal P11 ä 14 et de MOST ä canal N 15 ä 18. Le groupe de MOST de type P ou positif comprend deux portes ET-NON 11, 13 et 12, 14, connec- tees en paralleles, et 1e groupe de type N ou negatif comprend deux portes ET-NON 15, 18 et 16, 17 connectees en paralleles. Les deux groupes precites sont connectes en Serie entre les Bor- nes V., et V,, de la source de puissance et la sortie de cet ensemble va ä 1'inverseur 19, 20. Les elements 11, 17 sont commandes par un Signal de temps ss de la meine phase, tandis que 12, 18 sont commandes par un Signal de temps 0 de phase inversee. La connexion 21 est une connexion pour I'asservissement en retour. Les deux etages 9 et 10, formen chacun de deux ensembles com- plementaires tels que decrits ci-dessus, sont commandes par un Signal de phase du compteur. Comme chaque etage tel que 9 ou 10 assure une division par 2. on peut brancher ces étages 9 et 10 en une série d'étages indépendants, ce qui donne un diviseur binaire de type usuel. Mais pour diviser un signal de haute fré quence, de plusieurs dizaines de kHz, il est plus efficace de super poser les anneaux de comptage par paire d'étages ou par boucles. On obtient ainsi un minimum d'étages et chaque boucle, telle que (9, 10) effectue alors une division de fréquence par 4. On peut connecter en suivant une série de telles boucles formées chacune de deux étages.

Pour obtenir un type d'éléments divisant par 6, il suffit de câbler un fil 21 pour l'asservissement en retour après superposi tion du demi-circuit de la fig. 4 par une boucle supplémentaire. Pour la division par 24, un bloc de deux étages et un bloc de trois étages sont prévus avec des asservissements rétroactifs successifs. Dans la partie qui forme un compteur décimal, un fil d'asservisse ment en retour sur cinq étages est prévu alors que dans les autres parties, il suffit de prévoir l'asservissement en retour sur deux ou trois étages. On n'utilise ainsi aucun élément actif.

Les signaux de temps 0 et 0 sont déphasés de 180 l'un par rapport à l'autre et Q ainsi que Q sont les bornes de sortie de ces signaux.

Comme indiqué plus haut, comme l'invention crée des circuits de comptage divisant par un nombre pair, qui ont un très bon rendement, on peut réaliser un circuit actif de bon rendement, tel qu'un circuit électronique de montre avec une haute densité de MOST intégrés.

Claims

REVENDICATION Montre électronique comprenant un circuit de base de temps fournissant un signal à haute fréquence, un circuit diviseur de fréquence, un circuit de dispositif d'affichage commandé par le signal sortant du diviseur de fréquence et une source d'énergie qui excite lesdits circuits, caractérisée en ce que le circuit diviseur de fréquence est formé d'étages de division (9, 10) comprenant chacun un nombre pair d'anneaux de division complémen taires (9A. 9B) dont chaque anneau comprend deux circuits logiques ET-NON positifs(11 13, 121;14) et deux circuits logiques ET-NON négatifs (l5/18, l6/17), chaque circuit logique étant formé de deux transistors à effet de champ à électrode de commande isolée branchés en série par une connexion source drain, les transistors des circuits logiques négatifs (l5/18, l6/ 17) étant à canal N et ceux des circuits logiques positifs (11/13, 12@ 14) étant à canal P, en ce que les deux circuits logiques positifs ET- NON de chaque anneau sont connectés en parallèle pour former un circuit logique positif ET-NON-ET (ET-OU-NON) tandis que les deux circuits logiques négatifs sont également connectés en parallèle pour former un circuit logique négatif ET-NON-ET (ET-OU-NON), lesdits circuits ET-NON-ET étant connectés en série entre les bornes de la source d'énergie, en ce que, dans chaque anneau, une première borne de sortie (Ai, Az, A;, A4) constituant un point de connexion entre lesdits circuits ET-NON- ET est reliée à un inverseur (19, 20) qui présente une deuxième borne de sortie (Bi, B2, 133,B4) reliée d'une part aux électrodes de commande de deux transistors (14, 16) appartenant respective ment au premier circuit logique positif et au premier circuit logique négatif, et d'autre part à une entrée (D2, D3, D4) de l'anneau suivant, et en ce qu'une connexion (21) est établie entre la première borne de sortie (A4) du dernier anneau de chaque étage et une entrée (Di) du premier anneau de l'étage, cette entrée étant reliée aux électrodes de commande de deux transistors (13, 15) du premier anneau. appartenant respectivement au deuxième circuit logique positif et au deuxième circuit logique négatif de cet anneau. SOUS-REVENDICATIONS 1. Montre électronique selon la revendication, caractérisée en ce que, dans chaque étage, les électrodes de commande de deux transistors (11, 17) appartenant respectivement au premier circuit logique positif et au second circuit logique négatif sont reliées à une borne d'entrée (01) qui reçoit un premier signal de com mande, tandis que les électrodes de commande de deux transis tors (12, 18) homologues de ceux qui sont connectés à ladite borne d'entrée et appartenant respectivement au deuxième circuit logique positif et au premier circuit logique négatif, sont reliées à une borne d'entrée (01) qui reçoit un second signal de commande déphasé de 180' par rapport au premier.
2. Montre électronique selon la revendication ou la sous- revendication I, caractérisée en ce que le circuit diviseur de fré quence comporte au moins une boucle constituée de quatre anneaux et constituant un diviseur par quatre.
3. Montre électronique selon la revendication ou la sous- revendication 1, caractérisée en ce que le circuit diviseur de fré quence comporte au moins une boucle constituée de six anneaux et constituant un diviseur par six.
4. Montre électronique selon la revendication, caractérisée en ce que le dispositif d'affichage est du type numérique et en ce que son circuit comprend un décodeur qui comprend lui-même un étage de division à anneaux complémentaires pour chaque posi tion d'affichage.