La présente invention se rapporte à un dispositif semi-conducteur comprenant un substrat et une couche épitaxiale formée sur ledit substrat, ladite couche épitaxiale comprenant en elle des parties monocristallines et des parties polycristallines.
Un tel dispositif semi-conducteur peut être réalisé en utilisant une diffusion polycristalline.
Dans les types conventionnels de dispositifs semi-conducteurs tels que ceux qu'on appelle circuits intégrés, on rencontre de la difficulté à conduire au dehors une électrode des éléments de transistors et similaires formés dans un substrat. Par exemple, lorsqu'une région de collecteur effective du transistor est formée à l'intérieur d'un substrat, la résistance d'une partie pour conduire au dehors le collecteur augmente, ce qui produit une augmentation de la résistance de saturation du collecteur du transistor.
Pour éviter une telle difficulté qui est rencontrée dans les dispositifs antérieurs, on a mis au point diverses inventions jusqu'à présent. Un procédé qui a été proposé consiste par exemple à prévoir une région à conductivité élevée dans une zone choisie du collecteur par exemple d'un transistor, formée à l'intérieur d'un substrat et à former une région atteignant la région à conductivité élevée en diffusant une impureté dans le substrat à partir de sa surface. Cependant, une telle diffusion pose des problémes, car non seulement elle prend beaucoup de temps, mais elle abaisse aussi le rendement en raison d'une diffusion excessive d'autres parties résultant du traitement thermique dans le processus de diffusion et en raison de la formation de couches de diffusion non nécessaires dues aux imperfections d'un masque de diffusion ou à la présence de poussière.
Le dispositif semi-conducteur selon l'invention est caractérisé en ce que les parties polycristallines relient ledit substrat à la surface du semi-conducteur et sont disposées de manière à former des îles monocristallines électriquement isolées entre elles par les jonctions PN qui se forment le long desdites parties polycristallines.
Selon une forme d'exécution de l'invention, le dispositif semiconducteur peut comprendre à l'intérieur des régions monocristallines, des régions polycristallines du même type de conductivité que les régions susmentionnées.
Selon une autre forme d'exécution de l'invention, le dispositif semi-conducteur ayant plusieurs îles monocristallines qui sont électriquement isolées les unes des autres par des jonctions PN pouvant être formées par diffusion a travers certaines régions polycristallines, peut constituer un circuit intégré, dans lequel les transistors présentent, grâce à la disposition particulière des zones monocristallines et polycristallines, une faible résistance de saturation de collecteur.
Selon une forme d'exécution de l'invention, le dispositif semiconducteur est un circuit intégré dans lequel toutes les connexions électriques peuvent être faites dans le même plan.
Les buts, caractéristiques et avantages de l'invention ressortiront de la description qui suit, en regard du dessin annexé, donné à titre d'exemple, dans lequel:
Les fig. 1 à 7 représentent une forme d'exécution de l'objet de l'invention, montrant en coupe une suite d'opérations utilisées pour son obtention.
La fig. 8 montre une distribution de la concentration de l'impureté dans cette forme d'exécution, et
la fig. 9 montre une vue perspective schématique sur une partie d'un dispositif semi-conducteur selon l'invention.
En se référant aux fig. 1 à 7, on va décrire une forme d'exécution de l'objet de l'invention, ainsi que la suite des opérations à effectuer pour la fabriquer. Sur ces figures, le chiffre I désigne un substrat de silicium fait par exemple en une matière ayant une conductivité de type P. Au moins une surface du substrat 1 est revêtue d'une matière servant de masque de diffusion, par exemple un film d'oxyde de silicium 2, comme montré sur la fig. 2. Le film d'oxyde de silicium 2 est éliminé dans des zones choisies pour y former des fenêtres 3 et 4, à travers lesquelles une impureté de type N est diffusée dans le substrat de silicium I pour y former des couches enfouies 5 et 6 de type N+.
Les couches enfouies 5 et 6 de type N + constituent respectivement la région de collecteur d'un transistor et une partie de la région pour isoler une résistance des autres éléments, comme clairement montré sur la fig. 3. Ensuite, le film d'oxyde 2 est éliminé et, par exemple, du silicium est déposé sous forme de vapeur sur la surface de la couche enfouie 5 et sur la surface du substrat de silicium I en des zones prédétermi- nées entourant les couches enfouies S et 6, donnant ainsi des sites d'ensemencement ou noyaux 7 et 8, comme montré sur la fig. 4.
Dans ce cas. on préfère que le second site d'ensemencement 8 entoure complètement les couches enfouies 5 et 6.
Le substrat semi-conducteur I avec les sites d'ensemencement 7 et 8 formés sur lui est ensuite soumis à un processus de croissance en phase vapeur pour former sur lui une couche 9 de croissance en phase vapeur, avec le résultat qu'une couche 10 monocristalline de croissance en phase vapeur et des couches polycristallines 11 et 12 de croissance en phase vapeur sont formées respectivement sur les sites d'ensemencement 7 et 8, comme mon tré sur la fig. 5.
Lorsqu'on emploie un substrat semi-conducteur intrinsèque, un substrat semi-conducteur de type N ou P dont la concentration d'impureté est extrêmement basse, au lieu du substrat de silicium 1 susmentionné de type P, les concentrations d'impureté des îles 19 et 19' (représentées sur la fig. 6) formées dans la couche 9 de croissance en phase vapeur déposée sur le substrat 1 diminuent fortement dans le voisinage de la frontière entre chacune des couches enfouies 5 et 6 dans le substrat et la couche 10 monocristalline de croissance en phase vapeur.
Dans un tel cas, la concentration d'impureté de la région de collecteur constituée par les couches 5 et 10 et dénommée île (19), adjacente à la jonction de collecteur JC (représentée sur la fig. 6) est faible, ce qui sert à augmenter le voltage de résistance de la jonction JC et améliore les caractéristiques haute fréquence du transistor.
La fig. 8 montre la distribution de la concentration d'impureté dans le substrat. Pour obtenir une telle distribution de la concentration d'impureté comme montré sur la fig. 8, la couche de croissance en phase vapeur peut être formée en plusieurs fois avec différentes concentrations d'impureté. Dans ce cas, il est préférable que l'impureté de type N des couches enfouies 5 et 6 à concentration d'impureté élevée soit une impureté ayant un coefficient de diffusion aussi petit que possible.
En raison de la vitesse de diffusion élevée de l'impureté dans les couches polycristallines 11 et 12 de croissance en phase vapeur, les impuretés de type N et P de la couche enfouie 5 et du substrat semi-conducteur 1 sont diffusées dans les couches 11 et 12 à une vitesse extrêmement élevée pour augmenter leur conductivité. Il résulte de ce qui précède que cette diffusion d'impureté peut être achevée dans la croissance en phase vapeur, dans une diffusion de base décrite plus loin ou dans un processus de chauffage pour une simple diffusion des impuretés à partir de la couche enfouie 5 et du substrat semi-conducteur I dans la couche 9 de croissance en phase vapeur.
Ensuite, un film d'oxyde 13 est appliqué sur la surface entière de la couche 9 de croissance en phase vapeur et est ensuite éliminé sélectivement pour y former des fenêtres 14, 15 et 16 comme montré sur la fig. 6, fenêtres à travers lesquelles une impureté de type P, par exemple, est diffusée. L'impureté de type P diffusée dans la couche polycristalline 12 de croissance en phase vapeur à travers la fenêtre 14 diffuse à une vitesse très élevée et augmente fortement la conductivité de la couche 12 en liaison avec l'impureté de type P diffusée à partir du substrat semi-conducteur 1. Dans ce cas, cependant, la diffusion de l'impureté à travers la fenêtre 14 n'est pas toujours nécessaire.
En outre, l'impureté de type P est diffusée à partir de la couche polycristalline 12 de croissance en phase vapeur dans la couche 10 monocristalline de croissance en phase vapeur adjacente à la couche 12, formant des régions à concentration d'impureté élevée dans les couches 10.
La diffusion de l'impureté de type P à travers la fenêtre 15 fournit une région de base 17 du transistor, tandis que l'impureté de type P diffusée à travers la fenêtre 16 fournit une région de résistance 18. De cette manière, il se forme les îles 19 et 19', formées d'une part par les couches enfouies 5 et 6, isolées l'une de l'autre par des jonctions J1 et d'autre part par les couches 10 monocris tallines de croissance en phase vapeur, isolées l'une de l'autre par des jonctions J2, comme montré sur la fig. 6. L'île 19 sert principalement de région de collecteur du transistor.
Comme montré sur la fig. 6, après élimination du film d'oxyde 13, la structure obtenue est revêtue d'un film d'oxyde 20 sur toute sa surface, film qui est sélectivement éliminé pour former des fenêtres 21, 22 et 24. Une impureté de type N est diffusée dans la couche polycristalline 11 de croissance en phase vapeur à travers la fenêtre 21 pour augmenter sa conductivité. Ainsi, la couche enfouie 5 est conduite à l'extérieur sur la surface de la couche 9 de croissance en phase vapeur à travers la couche polycristalline 11 de croissance en phase vapeur à basse résistivité. L'impureté de type N diffusée dans la région de base 17 à travers la fenêtre 22 forme une région d'émetteur 23, tandis que celle diffusée à travers la fenêtre 24 fournit une région de borne 25.
Dans la présente forme d'exécution, même si l'impureté de type P est diffusée dans la couche polycristalline 12 de croissance en phase vapeur simultanément avec la diffusion dans la région de base 17 et la région de résistance 18, l'impureté est bien distribuée dans la couche polycristalline 12 de croissance en phase vapeur dans le temps de diffusion pour les régions 17 et 18, et la couche 12 présente un degré de conductivité extrêmement élevé.
Ensuite, une électrode est formée sur la couche polycristalline 12 de croissance en phase vapeur reliée au substrat semi-conducteur 1 de type P et une électrode est formée sur la région de borne 25. Dans l'isolation électrique de l'île 19' en appliquant des potentiels minimum et maximum à chaque électrode, les jonctions J1 et J2 sont toujours alimentées avec le potentiel minimum pour assurer l'isolation électrique de l'île 19', de sorte que la valeur de la résistance de la région de résistance 18 ne change pas.
La fig. 9 est une vue perspective schématique d'une partie d'un dispositif semi-conducteur, montrant quatre transistors T, dont deux en coupe. On reconnaît le substrat 1, la couche épitaxiale 9, ainsi que les régions 5 d'impureté élevée, les couches monocristallines 10, les couches polycristallines 11 et 12 ainsi que les régions de base de transistor 17.
Bien que la présente invention ait été décrite comme appliquée au transistor et à la diode, l'invention n'est pas spécifiquement limitée à ceux-ci, mais est applicable à un transistor à effet de champ.