CH616276A5 - Integrated injection circuit - Google Patents

Integrated injection circuit Download PDF

Info

Publication number
CH616276A5
CH616276A5 CH9178A CH9178A CH616276A5 CH 616276 A5 CH616276 A5 CH 616276A5 CH 9178 A CH9178 A CH 9178A CH 9178 A CH9178 A CH 9178A CH 616276 A5 CH616276 A5 CH 616276A5
Authority
CH
Switzerland
Prior art keywords
gate
effect transistor
field effect
substrate
integrated injection
Prior art date
Application number
CH9178A
Other languages
English (en)
Inventor
Artashes Rubenovich Nazarian
Vyacheslav Yakovlevich Kremlev
Vilyam Nikolaevich Kokin
Viktor Ivanovich Sladkov
Boris Valentinovich Venkov
Vadim Valerievich Lavrov
Original Assignee
Nazarian Artashes R
Kremlev V J
Vilyam Nikolaevich Kokin
Viktor Ivanovich Sladkov
Boris Valentinovich Venkov
Lavrov Vadim V
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from SU772441385A external-priority patent/SU602055A1/ru
Priority claimed from SU772537101A external-priority patent/SU646391A1/ru
Application filed by Nazarian Artashes R, Kremlev V J, Vilyam Nikolaevich Kokin, Viktor Ivanovich Sladkov, Boris Valentinovich Venkov, Lavrov Vadim V filed Critical Nazarian Artashes R
Publication of CH616276A5 publication Critical patent/CH616276A5/de

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/091—Integrated injection logic or merged transistor logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09403—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors
    • H03K19/09414—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors with gate injection or static induction [STIL]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09403—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors
    • H03K19/09418—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors in combination with bipolar transistors [BIFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H10D84/403—Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
    • H10D84/409—Combinations of FETs or IGBTs with lateral BJTs and with one or more of diodes, resistors or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/211—Design considerations for internal polarisation
    • H10D89/213—Design considerations for internal polarisation in field-effect devices
    • H10D89/217—Design considerations for internal polarisation in field-effect devices comprising arrangements for charge injection in static induction transistor logic [SITL] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung betrifft eine integrierte Injektionsschaltung mit einer Stromquelle und einem normalerweise gesperrten n-Kanal-Feldeffekttransistor, bei dem das Gate mit der Stromquelle und der Eingangselektrode der Schaltung verbunden ist, die Source geerdet ist, und der Drain mit der Ausgangselektrode der Schaltung Verbindung hat.
Es sind integrierte Injektionsschaltungen bekannt, die eine Stromquelle und einen normalerweise gesperrten n-Kanal-Feld-effekttransistor enthalten, bei dem das Gate mit der Stromquelle und der Eingangselektrode der Schaltung verbunden ist, die Source geerdet ist und der Drain mit der Ausgangselektrode der Schaltung Verbindung hat.
Die bekannten integrierten Injektionsschaltungen haben aber eine verhältnismässig niedrige Arbeitsgeschwindigkeit, die eine Folge der Ansammlung von überschüssigen durch den Gate-Source-pn-Übergang injizierten Ladungsträgern im Source-Gebiet ist. Bei Verstärkung des Speisestromes zur Verkürzung der Aufladungszeit von Kapazitäten der Struktur erhöht sich bei diesen Schaltungen die im Source-Gebiet erzeugte Ladung und verlängert sich demzufolge die zu ihrem Abführen erforderliche Zeit, also steigt die Gesamtzeit der Umschaltverzögerung an. Ausserdem weisen die Schaltungen eine relativ grosse Fläche auf, die durch das seitliche Eindringen von Beimengungen unter die maskierende Oxydschicht bei der Bildung des Gates und durch die Notwendigkeit von Dek-kungszugaben bei den Fotoschablonenfenstern bedingt ist, die für die Bildung von Kontakten mit den Gate- und Drain-Gebieten sowie für die Diffusion von Beimengungen in das Gate-Gebiet bei der Bildung des Drain-Gebiets bestimmt sind.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Injektionsschaltung mit einem normalerweise gesperrten n-Kanal-Feldeffekttransistor zu entwickeln, deren Aufbau eine bedeutende Steigerung der Arbeitsgeschwindigkeit und eine kleinere Fläche der Schaltung ergibt, ohne dass die Anforderungen an die Abmessungen der Fotoschablonenfenster und an die Genauigkeit der fotolithografischen Prozesse erhöht werden.
Die Erfindung bezweckt eine Erhöhung der Arbeitsgeschwindigkeit der integrierten Injektionsschaltung.
In einer integrierten Injektionsschaltung mit einer Stromquelle und einem normalerweise gesperrten n-Kanal-Feldeffekttransistor, bei dem das Gate mit der Stromquelle und der Eingangselektrode der Schaltung verbunden ist, die Source geerdet ist und der Drain mit der Ausgangselektrode der Schaltung Verbindung hat, wird dieses Ziel erfindungsgemäss dadurch erreicht, dass das Gate des Feldeffekttransistors als wenigstens ein nichtinjizierender Gleichrichterkontakt ausgeführt wird.
Zur Erweiterung der Funktionsmöglichkeiten der Schaltung kann der Feldeffekttransistor zweckmässigerweise mit zwei nichtinjizierenden Kontakten und einer zusätzlichen Eingangselektrode ausgeführt werden, wobei der zweite Kontakt mit dieser zusätzlichen Eingangselektrode verbunden wird.
Zur Erhöhung der Packungsdichte wird zweckmässig ein Bipolartransistor mit Metallkollektor als Stromquelle verwendet, wobei der Metallkollektor mit dem Gate des Feldeffekttransistors verbunden ist.
Die integrierte Schaltung wird zweckmässigerweise mit einem bipolaren Planartransistor als Stromquelle und mit einem Planar-Feldeffekttransistor ausgeführt, bei dem das Gate-Gebiet auf der Oberfläche des Substrats liegt, während die internen Metalleiterverbindungen auf dem maskierenden Dielektrikum angeordnet sind, wobei die Gate-Gebiete des Feldeffekttransistors zweckmässig als Abschnitte der internen Leiterverbindungen ausgeführt sind, die auf nichtmaskierten Abschnitten der Substratoberfläche liegen und von oben mit einem Dielektrikum geschützt sind, und das Drain-Gebiet über diesem Dielektrikum so angeordnet ist, dass es einen ohmschen Kontakt mit dem Substrat auf einer Fläche bildet, die kleiner als die Raumladungsgebiete der nichtinjizierenden Gleichrichterkontakte der Gate-Gebiete ist.
Im Substrat der integrierten Schaltung, und zwar in einer Entfernung von der Oberfläche, die kleiner als die Dicke der Raumladungsschicht des nichtinjizierenden Gleichrichterkontakts des Gate-Gebiets ist, wird zweckmässigerweise ein zusätzliches Gebiet vom entgegengesetzten Leitungstyp so gebildet, dass dieses Gebiet grösser als die Fläche des ohmschen Kontakts des Drain-Gebiets mit dem Substrat ist.
Die Erfindung wird in der nachstehenden Beschreibung der konkreten Ausführungsvarianten und anhand der beiliegenden Zeichnungen näher erläutert Hierbei zeigen
Fig. 1 ein elektrisches Prinzipschaltbild der als logisches ODER-NICHT-Gatter ausgeführten integrierten Injektionsschaltung;
Fig. 2 eine schematische Darstellung der Halbleiterstruktur desselben Gatters nach Fig. 1, Draufsicht;
Fig. 3 eine schematische Darstellung des Gatters nach Fig. 1 im Querschnitt;
Fig. 4 eine schematische Darstellung der Halbleiterstruktur eines Gatters mit zwei Eingängen und mit einer Stromquelle,
2
5
10
IS
20
25
30
35
40
45
50
55
60
65
616 276
die durch einen Bipolartransistor mit Metallkollektor gebildet wird, welcher mit dem Gate des Feldeffekttransistors verbunden ist (Draufsicht);
Fig. 5 eine schematische Querschnittsdarstellung der Halb-leiter-Planarstruktur des Feldeffekttransistors, dessen Gate- 5 Gebiete als Abschnitte der internen Leiterverbindungen ausgeführt sind;
Fig. 6 eine schematische Querschnittsdarstellung des Feldeffekttransistors mit einem zusätzlichen Gebiet vom entgegengesetzten Leitungstyp. io
In Fig. 1 ist ein elektrisches Prinzipschaltbild einer als logisches Gatter ausgeführten Variante der integrierten Schaltung nach der Erfindung dargestellt.
Das Gatter enthält einen eine Stromquelle bildenden Bipolartransistor 1, bei dem der Emitter 2 mit der Elektrode 3 des in 15 Fig. 1 nicht gezeigten Speisestromkreises verbunden ist, die Basis 4 an die Erdelektrode 5 angeschlossen ist und die Kollektoren 6 und 6' an den Eingangselektroden 7 bzw. T des Gatters liegen. Ausserdem enthält das Gatter einen normalerweise gesperrten n-Kanal-Feldeffekttransistor 8, bei dem das Source- 20 Gebiet 9 mit der Erdelektrode 5, das Drain-Gebiet 10 mit der Ausgangselektrode 11 und die als nichtinjizierende Gleichrichterkontakte ausgeführten Gate-Gebiete 12 und 12' mit den Eingangselektroden 7 bzw. 7' des Gatters verbunden sind.
Also ist das Gate des Feldeffekttransistors 8 in der in Fig. 1 25 dargestellten Schaltungsvariante als zwei nichtinjizierende Gleichrichterkontakte (Gebiete 12 und 12') ausgeführt, wobei der zweite Kontakt mit der zusätzlichen Eingangselektrode T verbunden ist.
In Fig. 2 ist eine schematische nicht massstäbliche Darstel- 30 lung der Halbleiterstruktur desselben logischen Gatters nach Fig. 1 angeführt, wobei die Bezeichnungen der wichtigsten Elemente von Fig. 1 beibehalten sind.
Die aus einem Bipolartransistor 1 bestehende Stromquelle und der Feldeffekttransistor 8 sind im gemeinsamen n-leitenden 35 Halbleitersubstrat 13 ausgeführt, wobei das Basisgebiet 4 des Transistors 1 und das Source-Gebiet 9 des n-Kanal-Feldeffekt-transistors 8 verbunden sind.
Fig. 3 zeigt schematisch die Halbleiterstruktur nach Fig. 2 mit den gleichen Bezeichnungen. Das Drain-Gebiet 10 des Feld- 40 effekttransistors 8 liegt zwischen den nichtinjizierenden Gleichrichterkontakten der Gate-Gebiete 12 und 12', die Strichlinien zeigen die Grenzen von Raumladungsschichten der mit dem Substrat 13 gebildeten Gleichrichterkontakte der Gebiete 12 und 12'. 45
Fig. 4 veranschaulicht schematisch die Halbleiterstruktur eines logischen Gatters mit zwei Eingängen und mit einer mittels eines Bipolartransistors realisierten Stromquelle, deren Metallkollektoren mit den Gates des Feldeffekttransistors verbunden sind. In dieser Struktur sind nämlich die Metallkollekto- 50 ren 6 und 6' des Bipolartransistors 1 mit den Gate-Gebieten 12 und 12' zusammengeführt, die als Metall-Halbleiter-Obergänge von der Art der Schottky-Dioden ausgeführt sind.
Die Erhöhung der Packungsdichte wird bei diesem Schaltungsaufbau durch Vereinigung der erwähnten Kollektoren 6, 55 6' und der Gate-Gebieten 12,12', also durch Beseitigung der Leiterverbindungen zwischen den Kollektoren 6,6' und den Gate-Gebieten 12 und 12' erreicht. Es sei bemerkt, dass diese Vereinigung der Gebiete durch die Ausführung des Stromgenerators in der Art eines Bipolartransistors mit Metallkollektor 6o möglich wurde.
Fig. 5 zeigt schematisch die Halbleiter-Planarstruktur eines normalerweise gesperrten n-Kanal-Feldeffekttransistors 8, der zur integrierten Schaltung des logischen Gatters gehört, dessen Prinzipschaltbild in Fig. 1 angeführt ist. Der übrige Teil der 65 Schaltung kann ebenso wie in Fig. 4 aufgebaut werden.
Die vorgeschlagene Struktur der integrierten Schaltung, die einen Feldeffekttransistor mit den Gate-Gebieten in der Art von nichtinjizierenden Kontakten enthält, ermöglicht die Ausführung der Gate-Gebiete 12 und 12' in Form von Abschnitten der inneren Metalleiterverbindungen 14, die auf den durch das maskierende Dielektrikum 15 nicht abgedeckten Abschnitten des Substrats 13 liegen. Diese Struktur gibt die Möglichkeit, die Gate-Gebiete 12 und 12' gleichzeitig mit der Bildung der ersten Schicht der inneren Leiterverbindungen in der integrierten Schaltung herzustellen. Die Anordnung des Drain-Gebiets 10 über dem Dielektrikum 16, das die inneren Leiterverbindungen 14 schützt, ermöglicht die Herstellung des Drain-Gebiets 10 gleichzeitig mit der Bildung der zweiten Schicht der in Fig. 6 nicht gezeigten internen Leiterverbindungen der integrierten Schaltung.
In Fig. 6 ist die Halbleiterstruktur einer weiteren Ausführungsvariante des Feldeffekttransistors schematisch dargestellt, der ein Teil der Struktur der vorgeschlagenen integrierten Schaltung ist. Diese Struktur unterscheidet sich von der beschriebenen und in Fig. 5 gezeigten Bauart durch das Vorhandensein eines zusätzlichen Gebiets 17, das im Substrat 13 im Abstand a von der Oberfläche liegt, wobei dieser Abstand a nicht grösser als die Dicke der Raumladungsschicht des nichtinjizierenden Gleichrichterkontakts des Gate-Gebiets 12 ist. Das Gebiet 17 weist gegenüber dem Substrat 13 den entgegengesetzten Leitungstyp, gegebenenfalls den p-Leitungstyp auf. Dieses Gebiet 17 ist so angeordnet, dass es grösser als die Fläche des ohmschen Kontakts 18 des Drain-Gebiets mit dem Substrat 13 ist. Die Einführung des zusätzlichen Gebiets 17 ermöglicht eine Vergrösserung des Abstandes der Gate-Gebiete 12 und 12' voneinander und eine Vereinfachung der Herstellungstechnologie der integrierten Schaltung infolge weniger strenger Anforderungen an die zur Bildung der Gate-Gebiete bestimmte Fotoschablone.
Die als logisches Gatter ausgeführte integrierte Injektionsschaltung funktioniert wie folgt. Das Emittergebiet 2 des Bipolartransistors 1 injiziert in das Basisgebiet 4 Löcher, die für das Gebiet 4 als Minoritäts-Ladungsträger auftreten. Diese Ladungsträger werden durch die Kollektorgebiete 6 und 6' gesammelt. Je nach der Spannung an den Eingangselektroden 7 und 7' kann sich im logischen Gatter einer der im folgenden beschriebenen Zustände einstellen.
Liegt an den beiden Eingangselektroden 7 und 7' eine niedrige, dem «Erd»-Potential nahe Spannung an, so fliessen die durch Übergänge der Gebiete 6 und 6' gesammelten Ladungsträger zur «Erde» ab. Dabei hat die Ausgangselektrode 11 keine leitende Verbindung mit der Erdelektrode 5. Wenn das Gatter mit einem ähnlichen in Fig. 1 nicht gezeigten Gatter belastet ist, so baut sich an der Elektrode 11 eine höhere Spannung auf, die der Schwellenspannung des Überganges zwischen den Gebieten 12,12' und 9 entspricht.
Die Unterbrechung der erwähnten leitenden Verbindung erfolgt infolge der Überlappung des zwischen den Elektroden 11 und 5 liegenden Abschnittes des Substrats 13 durch die Raumladungsschichten der gesperrten Übergänge zwischen den Gebieten 12,12' und 9 (die Raumladungsschichten sind in Fig. 3 durch Strichlinien angedeutet).
Wenn die Eingangselektroden 7 und T eine höhere Spannung führen, die höher als die Schwellenspannung der Übergänge zwischen den Gebieten 12,12' und 9 ist, so besteht zwischen den Elektroden 11 und 5 die leitende Verbindung, und die Spannung am Ausgang des logischen Gatters liegt nahe der Spannung an der Erdelektrode 5. Die erwähnte leitende Verbindung entsteht infolge der Verkleinerung von Abmessungen des Raumladungsgebiets der Übergänge zwischen den Gebieten 12,12' und 9 bei der Erhöhung der Spannung an den Eingangselektroden 7 und 7'.
Wenn an eine der Elektroden 7 oder 7' eine niedrigere Spannung angelegt wird, ergeben sich zwei Möglichkeiten. Im ersten Fall, - wenn der spezifische Widerstand des Gebiets 10
616276
und der gegenseitige Abstand L der Gebiete 12 und 12' (Fig. 2) so gewählt werden, dass die Breite der Raumladungsschicht des Überganges zwischen den Gebieten 12 und 9 grösser als der Abstand L oder gleich diesem ist. Der zweite mögliche Zustand ergibt sich, wenn die Breite der Raumladungsschicht des erwähnten Überganges kleiner als der Abstand L ist. Im ersten Fall fehlt die leitende Verbindung zwischen den Elektroden 11 und 5, und im zweiten Fall entsteht die leitende Verbindung zwischen der Elektrode 11 und der «Erde» (der Elektrode 5).
Somit kann das erfindungsgemäss aufgebaute logische Element je nach seinen strukturellen topologischen Parametern (je nach der Grösse L und dem spezifischen Widerstand des Gebiets 10) die logischen Funktionen «ODER-NICHT» sowie «UND-NICHT» erfüllen.
Die Erhöhung der Arbeitsgeschwindigkeit des logischen Elements wird dadurch erreicht, dass für die Gate-Gebiete 12 und 12' sowie für die Kollektorgebiete 6 und 6' die nichtinjizierenden Gleichrichterkontakte (die Metall-Halbleiterüber-gänge) benutzt werden. Das Ausbleiben der Injektion von Minoritätsladungsträgern aus den Gate-Gebieten 12 und 12'
bedingt das Fehlen der Überschussladung im Gebiet 13 und ergibt eine starke Verringerung der Dauer von Übergangsvorgängen im logischen Gatter beim Übergang vom leitenden zum gesperrten Zustand.
5 Die Besonderheit der Arbeit der in Fig. 6 dargestellten integrierten Schaltung mit dem Feldeffekttransistor besteht darin, dass das zusätzliche Gebiet 17 den Stromfluss von der Ausgangselektrode 11 zum Source-Gebiet 9 in der Normalenrichtung zur Oberfläche der integrierten Schaltung verhindert und io den zur Oberfläche parallel gerichteten Stromfluss möglich macht. Beim niedrigeren Potential an den Gate-Gebieten 12 und 12' versperrt die Raumladungsschicht den Stromfluss weg, da die Fläche des ohmschen Kontakts des Drain-Gebiets 10 mit dem Substrat 13 kleiner als das zusätzliche Gebiet 17 ist. Das i s Gebiet 17 kann mit der «Erde» verbunden werden, oder es kann von einer zusätzlichen Spannungsquelle vorgespannt werden.
Die vorgeschlagene integrierte Schaltung ist fertigungsge-20 recht und kann auf der Basis der Planartechnologie mit und ohne Epitaxialschichten hergestellt werden.
G
2 Blatt Zeichnungen

Claims (5)

616276 PATENTANSPRÜCHE
1. Integrierte Injektionsschaltung mit einer Stromquelle und einem normalerweise gesperrten n-Kanal-Feldeffekttransi-stor, bei dem das Gate mit der Stromquelle und der Eingangselektrode der Schaltung verbunden ist, die Source geerdet ist und der Drain mit der Ausgangselektrode der Schaltung Verbindung hat, dadurch gekennzeichnet, dass das Gate (12) des Feldeffekttransistors (8) als wenigstens ein nichtinjizierender Gleichrichterkontakt ausgeführt ist.
2. Integrierte Injektionsschaltung nach Anspruch 1,
dadurch gekennzeichnet, dass der Feldeffekttransistor (8) mit zwei nichtinjizierenden Kontakten und einer zusätzlichen Eingangselektrode (7') ausgeführt ist, wobei der zweite Kontakt als ein Gate (12') mit dieser zusätzlichen Eingangselektrode (7') verbunden ist.
3. Integrierte Injektionsschaltung nach Anspruch 1, gekennzeichnet durch einen Bipolartransistor (1) mit Metallkollektor (6,6') als Stromquelle, wobei der Metallkollektor (6,6') mit dem Gate (12,12') des Feldeffekttransistors (8) verbunden ist.
4. Integrierte Injektionsschaltung nach Anspruch 1 mit einem bipolaren Planartransistor als Stromquelle und mit einem Planar-Feldeffekttransistor, bei dem das Gate-Gebiet auf der Oberfläche des Substrats liegt, sowie mit internen Metalleiterverbindungen, die auf einem maskierenden Dielektrikum angeordnet sind, dadurch gekennzeichnet, dass die Gate-Gebiete (12,120 des Feldeffekttransistors (8) als Abschnitte der internen Leiterverbindungen (14) ausgeführt sind, die auf nicht-maskierten Oberflächenabschnitten des Substrats (13) liegen und von oben mit einem Dielektrikum (16) geschützt sind, und dass das Drain-Gebiet (10) so angeordnet ist, dass es einen ohmschen Kontakt (18) mit dem Substrat (13) auf einer Fläche bildet, die kleiner als die Raumladungsgebiete der Gleichrichterkontakte der Gate-Gebiete (12,12') ist.
5. Integrierte Injektionsschaltung nach Anspruch 4,
dadurch gekennzeichnet, dass im Substrat (13), und zwar in einer Entfernung von der Oberfläche, die kleiner als die Dicke der Raumladungsschicht des nichtinjizierenden Gleichrichterkontakts ist, ein zusätzliches Gebiet (17) mit dem gegenüber dem Substrat (13) entgegengesetzten Leitungstyp so gebildet ist, dass dieses Gebiet (17) grösser als die Fläche des ohmschen Kontakts (18) des Drain-Gebiets (10) mit dem Substrat (13) ist.
CH9178A 1977-01-06 1978-01-04 Integrated injection circuit CH616276A5 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SU772441385A SU602055A1 (ru) 1977-01-06 1977-01-06 Интегральный логический элемент
SU772537101A SU646391A1 (ru) 1977-11-01 1977-11-01 Полевой транзистор
SU2537006 1977-11-11

Publications (1)

Publication Number Publication Date
CH616276A5 true CH616276A5 (en) 1980-03-14

Family

ID=27356306

Family Applications (1)

Application Number Title Priority Date Filing Date
CH9178A CH616276A5 (en) 1977-01-06 1978-01-04 Integrated injection circuit

Country Status (9)

Country Link
JP (1) JPS53108291A (de)
CH (1) CH616276A5 (de)
CS (1) CS199407B1 (de)
DD (1) DD136907A1 (de)
DE (1) DE2800335A1 (de)
FR (1) FR2377123A1 (de)
GB (1) GB1565918A (de)
NL (1) NL7800046A (de)
PL (1) PL119495B1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5540051A (en) * 1978-09-12 1980-03-21 Mitsubishi Electric Corp T-joint and production thereof
JPS573651Y2 (de) * 1979-10-08 1982-01-22
GB2130790B (en) * 1982-10-26 1986-04-16 Plessey Co Plc Integrated injection logic device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2321796C2 (de) * 1973-04-30 1982-07-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Feldeffekttransistor
JPS5811102B2 (ja) * 1975-12-09 1983-03-01 ザイダンホウジン ハンドウタイケンキユウシンコウカイ 半導体集積回路

Also Published As

Publication number Publication date
DD136907A1 (de) 1979-08-01
PL119495B1 (en) 1982-01-30
NL7800046A (nl) 1978-07-10
DE2800335A1 (de) 1978-07-13
PL203827A1 (pl) 1978-10-23
FR2377123B1 (de) 1980-05-16
CS199407B1 (en) 1980-07-31
JPS53108291A (en) 1978-09-20
GB1565918A (en) 1980-04-23
FR2377123A1 (fr) 1978-08-04

Similar Documents

Publication Publication Date Title
DE2266040C2 (de)
DE2945324C2 (de)
DE4110369C2 (de) MOS-Halbleiterbauelement
DE3942640C2 (de) MOS-Halbleitervorrichtung
DE19651247C2 (de) Eingabe/Ausgabeschutzschaltung
DE2706623C2 (de)
DE10101081B4 (de) Schottky-Diode
DE2939193C2 (de)
DE2047166B2 (de) Integrierte Halbleiteranordnung
DE2554296A1 (de) Integrierte schaltung mit komplementaeren feldeffekttransistoren
DE2459562A1 (de) Integrierte schaltungen
DE102004059627B4 (de) Halbleitervorrichtung mit einem Hochpotentialinselbereich
DE1489894A1 (de) In zwei Richtungen schaltbares und steuerbares Halbleiterbauelement
EP0052860B1 (de) Monolithisch integrierte Gleichrichter-Brückenschaltung
DE2953931C2 (de)
DE4310606C2 (de) GTO-Thyristoren
DE19810338A1 (de) Leistungshalbleiterbauteil
DE68916697T2 (de) Gate-gesteuerte Zweirichtungshalbleiterschaltungseinrichtung.
DE2531249A1 (de) Vielschicht-thyristor
DE7141390U (de) Halbleiteranordnung insbesondere feldeffekttransistor mit diffundierten schutzbereichen und/oder isolierenden torbereichen
EP0017980B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen
EP0135136A2 (de) Integrierte RS-Flipflop-Schaltung
DE2800924C2 (de) Logische integrierte Schaltung
DE3622141A1 (de) Treiberelement fuer induktive lasten

Legal Events

Date Code Title Description
PL Patent ceased
PL Patent ceased