DE2800924C2

DE2800924C2 - Logische integrierte Schaltung

Info

Publication number: DE2800924C2
Application number: DE2800924A
Authority: DE
Inventors: Viliam Nikolaevi&ccaron; Moskva Kokin; Vja&ccaron;eslav Jakovlevi&ccaron; Kremlev; Aleksej Vasil'evi&ccaron; Luba&scaron;evskij; Arta&scaron;es Rubenovi&ccaron; Nazarjan
Original assignee: Individual
Current assignee: Individual
Priority date: 1977-01-10
Filing date: 1978-01-10
Publication date: 1982-10-28
Also published as: FR2377094B1; DE2800924A1; PL203794A1; DD134585A1; FR2377094A1; GB1557657A; NL7800133A; US4175240A; PL114678B1; CS201645B1; CH631298A5; JPS53111287A

Description

Die Erfindung bezieht sich auf eine logische integrierte Schaltung der im Oberbegriff des Patentanspruchs 1 beschriebenen, aus der nachveröffentlichlen DE-OS 27 30 373 als bekannt geltenden Art.

Bei der als bekannt geltenden logischen integrierten Schaltung handelt es sich um eine MOS-Struktur, bei der das Gate und die Source oder Quelle miteinander verbunden sein und auf Masse liegen können. Der den Stromgenerator bildende Feldeffekttransistor ist dabei in MOS-Struktur verwirklicht, d. h., zwischen dem Gate und dem eingebauten Kanalbereich liegt eine isolierende Oxydschicht. Bei der Verwendung der MOS-Struktur kann die Gateelektrode als Taktelektrode verwendet werden, was bei der Bildung dynamischer Logiksysteme von Vorteil ist. Dabei ist die Injektionselektrode mit einer Konstantspannungsleitung verbunden, und die Taktimpulse werden der eine hohe Impedanz aufweisenden Gateelektrode zugeführt. Die Taktsleuerung kann dann mit kleiner Leistung erreicht werden.

Bei der als bekannt geltenden logischen integrierten Schaltung sind jedoch ein besonderer Gateanschluß und eine zusätzliche Speisequelle bzw. Speiseschienen für die Ladungsverschiebung netwendig, was eine verhältnismäßig komplizierte Herstellung, einen hohen Schaltungsaufwand und eine unbefriedigende Integrationsdichte zur Folge hat

Der Erfindung liegt daher die Aufgabe zugrunde, eine ίο logische integrierte Schaltung zu schaffen, bei der unter Vermeidung einer zusätzlichen Stromquelle eine hohe Integrationsdichte durch Verringerung der metallischen Verbindungen und eine Vereinfachung der Herstellungstechnologie erzielbar sind.

Diese Aufgabe wird ausgehend von der gattungsgemäßen logischen integrierten Schaltung erfindungsgemäß durch die im Patentanspruch 1 beschriebenen Maßnahmen gelöst

Da bei der erfindungsgemäßen logischen integrierten Schaltung die Notwendigkeit eines zusätzlichen Gate

entfällt, da dieses lediglich aus einem pn-übergang besteht, erübrigen sich eine zusätzliche Speisequelle bzw. Speiseschienen, so daß die erfindungsgemäße Schaltung bei hoher Integrationsdichte mit geringem Aufwand hergestellt und angewendet werden kann.

Bevorzugte Weiterbildungen und Ausgestaltungen der erfindungsgemäßen logischen integrierten Schaltung sind Gegenstand der Patentansprüche 2 bis 4.

Die erfindungsgemäße logische integrierte Schaltung läßt sich beim Aufbau komplizierter digitaler logischer Einrichtungen und Speichereinrichtungen mit direkten Kopplungen verwenden. Am besten läßt sich die erfindungsgemäße Schaltung beim Aufbau integrierter Großschaltkreise, beispielsweise in digitalen Rechnern oder Mikroprozessoren nutzen.

Die erfindungsgemäße logische integrierte Schaltung kann nach einfacher Technologie unter Anwendung zweier Störstellendiffusionen mit Hilfe von drei bis vier Fotoschablonen hergestellt werden. Eine derartige, beispielsweise in einem einkristallinen Substrat ohne Epitaxieschicht mit einem spezifischen Widerstand von ca. 10 Ω cm unter Verwendung konventioneller Photoschablonen mit minimalen Abmessungen der Fenster von etwa 4 bis 5 μΐη erzeugte Schaltung nimmt auf dem Kristall eine Fläche in der Größenordnung von einigen hundert μΐη² ein. Sie hat eine kurze Signal-Verzögerungszeit und eine geringe Verlustleistung (Schaltarbeit) in einer Größenordnung von 10~² p).

Die Erfindung wird anhand der in der Zeichnung so dargestellten Ausführungsbeispiele näher erläutert. Es zeigt

Fi g. 1 das Prinzipschaltbild eines Inverters, F i g. 2 das Prinzipschaltbild eines Gatters, F i g. 3 die Draufsicht des Gatters der F i g. 2, Fig.4 das Prinzipschaltbild eines Gatters mit zwei Eingängen,

Fig.5 Prinzipschaltbild eines Gatters mit drei Eingängen,

F i g. 6 den Vertikalschnitt eines Inverters mit einem Stromgenerator in Form eines Feldeffekttransistors mit einem Horizontalkanal und

F i g. 7 das gleiche wie F i g. 6 mit dem Stromgenerator in Form eines Feldeffekttransistors mit einem Vertikalkanal.

Fig. 1 zeigt das elektrische Prinzipschaltbild der einfachsten Variante einer logischen integrierten Schaltung, eines logischen Inverters. Der Inverter enthält einen Feldeffektschalttransistor 1 (im folgenden

28 OO 924

Schalttransistor) mit einem η-leitenden Kanal, einen in Form eines Feldeffekttransistors (im folgenden Transistor) 2 mit p-Ieitendem Kanal ausgeführten Stromgenerator, dessen Leitungstyp also komplementär zu dem des Transistors 1 ist, eine Eingangselektrode 3, eine Ausgangselektrode 4 und Elektroden 5, 6 in einem Speisestromkreis.

Das Gate 7 des Transistors 2 ist mit der Quelle 8 des Schalttransistors 1 verbunden, die Quelle 9 des Transistors 2 an die Elektrode 5 des Speisestromkreises und die Senke 10 an das Gate 11 des Schalttransistors 1 und an die Eingangselektrode 3, die an Masse gelegte Elektrode 6 des nicht gezeigten Speisestromkreises an das Gate 7 des Transistors 2 und an die Quelle 8 des Schalttransistors ί angeschlossen. Die Senke 12 des Schalttransistors 1 ist mit der Ausgangselektrode 4 verbunden.

In Fig.2 ist das elektrische Prinzipschaltbild einer komplizierten Variante einer logischen integrierten Schaltung, nämlich eines NOR/N AN D-Gatters dargestellt Das logische Gatter enthält im Unterschied zu dem in F i g. 1 wiedergegebenen Inverter ein zusätzliches Gate 11' im Schalttransistors 1, das an eine zusätzliche Eingangselektrode 3' und an eine zusätzliche Senke 10' des Transistors 2 angeschlossen ist

Fig.2 zeigt eine Schaltung mit einem zusätzlichen Gate 11', es können aber auch mehrere Gates 11' vorgesehen sein, die ähnlich wie das Gate 11' angeschlossen werden.

In Fig.3 ist schematisch eine bevorzugte Variante der Halbleiterstruktur eines logischen Gatters dargestellt, dessen elektrisches Prinzipschaltbild in Fig.2 gezeigt ist.

In Fig.3 und in den nachfolgenden, auf die Halbleiterstrukturen Bezug nehmenden Zeichnungen sind die Bezeichnungen die gleichen wie auch in den ihnen entsprechenden elektrischen Schaltungen. Die Quelle 8 und das Gate 7 sind mit dem n-leitenden Substrat der integrierten Schaltung vereinigt.

Im Substrat ist ein p-leitendes Diffusionsgebiet erzeugt, das die Funktion der Quelle 9 erfüllt An dieses Gebiet stoßen zwei p-leitende Gebiete an, die als Kanäle 13 und 13' des Transistors 2 dienen. An jedes dieser Gebiete stößt je ein p-leitendes Gebiet, die als Gates 11 und 11' des Schalttransistors 1 und als Senken 10 und 10' des Transistors 2 dienen. In diesen Gebieten sind Metallkontakte erzeugt, die mit den Eingangselektroden 3 und 3' verbunden sind. Darüber hinaus sind im Substrat zwei η-leitende Gebiete erzeugt, deren eines die p-leitenden Gebiete zum Teil überdeckt, die Funktion der Senke 12 des Schalttransistors 1 erfüllt und mit einem an die Ausgangselektrode 4 gekoppelten Metallkontakt versehen ist, während das zweite einen ohmschen Kontakt mit dem Substrat bildet und mit der an Masse gelegten Elektrode 6 verbunden ist.

Die in Fig.4 dargestellte logische integrierte Schaltung enthält im Unterschied zu der in F i g. 1 wiedergegebenen Variante zwei zusätzliche Feldeffekttransistoren 13 des zum Schalttransistor 1 komplementären Leitungstyps, die hintereinander zwischen die Senke 10 des Transistors 2 und das Gate 11 des Schalttransistors 1 geschaltet sind. Die Quelle des zweiten zusätzlichen Transistors 13 ist mit einer zusätzlichen Eingangselektrode 3" verbunden.

Die in Fig. 5 dargestellte integrierte Schaltung enthält zum Unterschied von der in F i g. 4 wiedergegebenen Variante einen Transistor 2' mit zwei Senken 10 und 10'. zwischen die einerseits und das Gate 11 andererseits zwei zusätzliche Feldeffekttransistoren 13 des zum Schalttransistor 1 komplementären LeitFähigkeitstyps zueinander parallel geschaltot sind. An das Gate 11 ist eine zusätzliche Eingangselektrode 3'" angeschlossen.

F i g. 6 zeigt schematisch die Hrübleiterstmktur einer logischen Schaltung, eines Inverters, dessen Prinzipschaltbild in F i g. 1 dargestellt ist Der Schalttransistor 1 ist in Form einer Planarstruktur mit einem steuerbaren

ίο pn-Obergang 14, mit einem n-leitendei. Vertikalkanal 15, einem p-leitenden Gate 11 und einer mit einem n(p)-leitenden Substrat der integrierten Schaltung vereinigten Quelle 8 ausgeführt Der Stromgenerator ist in Form einer Feldeffekstruktur mit einem steuerbaren pn-übergang 16 und einem p-leitenden Horizontalkanal 17 ausgeführt Das Draingebiet (Senke 10) ist mit dem Gategebiet (Gate 11) des Schalttransistors 1 und das Gategebiet (Gate 7) ist mit dem Quellengebiet (Quelle 8) des Schalttransistors 1 und mit dem Substrat der integrierten Schaltung verbunden.

Diese Schaltungsvariante kann auch auf einem nicht gezeigten η+-leitenden Substrat mit einer darauf angeordneten η-leitenden hochohmigen Schicht realisiert werden. In diesem Fall stellt das Schaltelement einen Parallelkreis aus einem Feldeffekttransistor und einem Bipolartransistor in inverser Schaltung dar.

Die in F i g. 7 dargestellte Halbleiterstruktur realisiert denselben Inverter wie die Struktur in Fig.6, nur daß sie sich durch eine größere Packungsdichte auszeichnet Im Unterschied zu der vorhergehenden Variante ist das Substrat mit der Struktur nach F i g. 7 p-leitend, also entgegengesetzt dem Leitfähigkeitstyp des mit dem Gategebiet 7 vereinigten Quellengebiets 8 des Schalttransistors 1.

Der Stromgenerator ist in Form einer Feldeffektstruktur mit einem Vertikalkanal 18 und einer mit dem p(n)-leitenden Substrat der integrierten Schaltung vereinigten Quelle 9 ausgeführt. Die Anordnung der Quelle 9 im Substrat gestattet es, die Elektrode 5 des Speisestromkreises auf der entgegengesetzten Oberfläche der Struktur herauszuführen, was es wiederum erlaubt, den Flächenbedarf der integrierten Schaltung zu verringern.

Die in F i g. 1,6 und 7 dargestellte logische integrierte Schaltung arbeitet wie folgt.

Auf die Elektrode 6 und also auf die Quelle 8 des Schalttransistors 1 und auf das Gate des Transistors 2 wird ein Potential gleich 0 V, auf die Elektrode 5 und also auf die Quelle 9 des Transistors 2 eine geringe positive Spannung 0,2 bis 0,5 V gegeben. Hierbei fließt über den Kanal 17 von der Quelle 9 zur Senke 10 des Schalttransistors 1 der Struktur in F i g. 6 ein Speisestrom. Der Transistor 2 arbeitet als Stromgenerator. Liegt an der Eingangselektrode 3 eine einer logischen 0 entsprechende Spannung gleich Null an, wird der Speisestrom über einen äußeren (an die Elektrode 3 angeschlossenen und in F i g. 1 nicht gezeigten) Stromkreis auf Masse geschaltet. Hierbei liegt am Gate 11 des Schalttransistors 1 eine Spannung gleich C V, und der

steuerbare pn-übergang 14 sperrt, während der Kanal 15 durch eine Raumladungsschicht dieses pn-Überganges 14 gesperrt ist. In diesem Fall ist der Schalttransistor 1 gesperrt, und an der Ausgangselektrode 4 der integrierten Schaltung liegt eine etwas kleinere Spannung (0,1 bis 0,4 V) als an der Elektrode 5 (falls an den Ausgang 4 der Eingang eines ähnlichen Elements angeschlossen ist), d. h. eine einer L entsprechende Spannung, an. Liegt an der Eingangselektrode 3 eine

28 OO 924

L-Spannung an, so fließt der über den Kanal 17 des Transistors 2 fließende Strom auch über den steuerbaren pn-Übergang 14 des Schalttransistors I. Hierbei iiegt am Gate 11 eine L-Spannung an, und der Schalttransistor 1 leitet, während an der Ausgangselektrode 4 der integrierten Schaltung eine O-Spannung anliegt.

Die einfachste Variante der vorgeschlagenen integrierten Schaltung führt also eine logische Inversion aus. Die im gegebenen Beispiel beschriebene integrierte Schaltung stellt das einfachste Element zum Aufbau integrierter Großschaltkreise für logische Einrichtungen und Speichereinrichtungen dar, wobei sämtliche Quellen der einfachsten Elemente auf einem gemeinsamen Substrat vereinigt werden. Bei derartigen Einrichtungen erübrigen sich spezielle Maßnahmen zur Isolierung einzelner Elemente. Die aus einer Vielzahl von zum oben beschriebenen ähnlichen Invertoren aufgebauten integrierten Großschaltkreis können auf einem einkristallinen Halbleitersubstrat ohne eine Epitaxieschicht realisiert werden

In der Halbleiterstruktur nach Fig. 7 ist der Transistor 2 (Stromgenerator) mit einem Vertikalkanal 18 ausgeführt, was es gestattet, den Speisestrom der integrierten Schaltung der unteren Plattenoberfläche zuzuführen und von der oberen Plattenoberfläche die Metallisation des Stromkreises abzutragen, wodurch die Herstellung von Reibungskopplungen in einem integrierten Großschaltkreis erleichtert und im Endeffekt die Packungsdichte erhöht wird.

Die kompliziertere Variante der logischen integrierten Schaltung, das in F i g. 2, 3 dargestellte logische Gatter, arbeitet wie folgt. Eebenso wie beim Inverter werden im logischen Gatter auf die Elektroden 5 und 6 ein positives Potential (von ca. 0,2 bis 0,5 V) bzw. ein Nullpotential gegeben. Hierbei fließen über die Kanäle 13 und 13' von der Quelle 9 zu den Senken 10 und 10' Speiseströme. Liegt an den Eingangselektroden 3 und 3' eine 0-Spannung an, so schließen sich die über die Kanäle 13 und 13' fließenden Speiseströme über die an die Eingänge 3 und 3' geschalteten (in F i g. 2, 3 nicht gezeigten) äußeren Stromkreise an Masse. Hierbei liegt an den Gates 11 und XY eine Spannung nahe Null, und das zwischen den Gategebieten 11 und 11' liegende η-leitende Gebiet ist durch die Raumladungsschichten vollständig überdeckt. Im gegebenen Fall ist der Schalttransistor 1 gesperrt, und an der Ausgangselektrode 4 der integrierten Schaltung liegt eine L-Spannung an.

Wenn an einer der Eingangselektroden 3, 4 beispielsweise an der Elektrode 3, eine L-Spannung vorliegt, so fließt der über den Kanal 13 des Stromgenerators fließende Speisestrom auch über den steuerbaren pn-Übergang des Gategebietes 11. Hierbei wird ein zwischen den Gategebieten 11 und 11' liegendes und an das Gategebiet 11 anstoßendes Teilgebiet von der Raumladung frei, der Schalttransistor 1 wird leitend, und an der Ausgangselektrode 5 liegt eine 0-Spannung vor. Falls also der Abstand zwischen den Gategebieten 11 und 11' gleich der doppelten Dicke der Raumladungsschicht des steuerbaren pn-überganges Gate-Quelle ist, erfüllt das logische Gatter eine logische NOR-Funktion.

ίο Wenn der Abstand zwischen den Gategebieten 11 und W kleiner oder gleich der Dicke der Raumladungsschicht des pn-Überganges Gate-Quelle ist, führt das logische Gatter eine logische NAND-Funktion aus. Der Schalttransistor 1 leitet, und an der Ausgangselektrode 4 der Schaltung liegt eine 0-Spannung erst dann vor, wenn an den beiden Eingangselektroden 3 und 3' eine L-Spannung anliegt. Bei beliebigen anderen Spannungskombinationen von 0 und L an den Eingangselektroden 3 und 3' wird das zwischen den Gategebieten 11 und 11' liegende η-leitende Gebiet durch eine Raumladungsschicht überdeckt.

Die in Fig.4 dargestellte Variante des logischen Gatters führt eine logische NAND-Funktion für zwei Eingangsvariablen aus. Eine 0-Spannung tritt am Ausgang 4 des betreffenden Gatters nur auf, wenn an den beiden Eingängen 3 und 3" eine L-Spannung vorliegt. Bei beliebigen anderen Spannungskombinationen an den Eingängen 3 und 3" liegt am Ausgang des Gatters (an der Elektrode 4) eine L-Spannung an. Wenn beispielsweise am Eingang 3 eine 0-Spannung und am Eingang 3" eine L-Spannung anliegt, so fließt der über das Draingebiet 10 des Transistors 2 fließende Speisestrom über die (in F i g. 4 nicht gezeigten) äußeren Stromkreise nach Masse und erreicht das Gate 11 des Schalttransistors 1 nicht. Im Ergebnis ist der Schalttransistor 1 gesperrt, und an dessen Draingebiet 12 und folglich an der Ausgangselektrode 4 liegt eine L-Spannung vor. Der Speisestrom erreicht das Gategebiet 11 des Schalttransistors 1 auch bei Vorhandensein der 0-Spannung entweder nur am Eingang 3" oder an den beiden Eingängen 3 und 3" nicht.

Die in Fig.5 dargestellte Variante des logischen Gatters führt eine logische Funktion c = a(b + d) aus, wobei c eine logische Variable der Ausgangselektrode 4 des Gatters und a, b, rfdie jeweilige logische Variable an den Eingängen 3'", 3' und 3 sind. Eine 0-Spannung tritt an der Elektrode 4 auf, d. h. die logische Variable c nimmt einen Wert 0 erst dann an, wenn erstens die logische Variable a einen Wert L und zweitens mindestens eine der logischen Variablen b oder deinen Wert L annimmt. Bei anderen Kombinationen der Werte der Variablen a, bund cfhat die Variable ceinen Wert L

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche: 28 OO 924

1. Logische integrierte Schaltung mit einem Feldeffektschalttransistor (1), einem an diesen angeschlossenen Stromgenerator in Form eines Feldeffekttransistors (2) komplementären Leitungstyps, einer Eingangs- und einer Ausgangselektrode (3,4), die an das Gate (11) bzw. an die Senke (12) des Feldeffektschalttransistois (1) angeschlossen sind, und Elektroden (5, 6) eines Speisestromkreises, von denen die eine (6) an die Quelle (8) des Feldeffektschalttransistors (1) und die andere (5) an den Stromgenerator angeschlossen ist, wobei der Gatebereich (7) des Feldeffekttransistors (2) komplementären Leitungstyps mit dem Quellenbereich (8) des Feldeffekttransistors (1) und mit Masse verbunden ist, dadurch gekennzeichnet, daß der Gatebereich (7) des Feldeffektransistors (2) mit dem Quellenbereich (8) des Feldeffektsehalttransistors (1) vereinigt ist, und daß zwischen dem Gatebereich (7) und dem eingebauten Kanal (13,17, 18) des Feldeffekttransistors (2) ein pn-übergang (16) ausgebildet ist.

2. Logische integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen der Senke (10) des Feldeffekttransistors (2) komplementären Leitungstyps und dem Gate (11) des Feldeffektschalttransistors (1) wenigstens ein zusätzlicher Feldeffekttransistor (13) komplementären Leitungstyps liegt, dessen Gate mit der Quelle (8) des Feldeffektschalttransistors (1) verbunden ist.

3. Logische integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der eingebaute Kanal ein Vertikalkanal (18) ist und das Quellengebiet (9) des Feldeffekttransistors (2) mit dem Substrat der integrierten Schaltung verbunden ist.

4. Logische integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Feldeffektschalttransistor (1) mit wenigstens einem an eine zusätzliche Eingangselektrode (3') angeschlossenen zusätzlichen Gate (1Γ) und der Feldeffekttransistor (2) komplementären Leitungstyps mit zusätzlichen Senken (10') entsprechend der Zahl der zusätzlichen Gates (H') des Feldeffektschalttransistors (1) versehen ist.