CH623183A5 - Circuit board and method for its production - Google Patents

Circuit board and method for its production Download PDF

Info

Publication number
CH623183A5
CH623183A5 CH1449077A CH1449077A CH623183A5 CH 623183 A5 CH623183 A5 CH 623183A5 CH 1449077 A CH1449077 A CH 1449077A CH 1449077 A CH1449077 A CH 1449077A CH 623183 A5 CH623183 A5 CH 623183A5
Authority
CH
Switzerland
Prior art keywords
substrate
recess
layer
depression
circuit board
Prior art date
Application number
CH1449077A
Other languages
German (de)
Inventor
Masahiro Fujimori
Sanenobu Sonoda
Original Assignee
Nitto Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP14257476A external-priority patent/JPS5366372A/en
Priority claimed from JP15675176A external-priority patent/JPS5379464A/en
Application filed by Nitto Electric Ind Co filed Critical Nitto Electric Ind Co
Publication of CH623183A5 publication Critical patent/CH623183A5/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

The circuit board comprises a substrate consisting of an electrically insulating material. On its top, the substrate has an inwardly tapering depression (10') and a recess (10''') which extends from the base (10'') of the depression into the substrate. Arranged in the recess is a semiconductor element (A) which is electrically connected to leads (20) on the top of the substrate. The leads extend over the inclined wall of the depression to the edge of the recess. The semiconductor element is surrounded by synthetic resin (P) which fills the recess and the depression. The free surface of the plastic is coplanar with the top of the substrate. The lead pattern (20) is produced with the aid of a photomask and of a photoresist layer which is applied onto the substrate. The photomask is in this case arranged at a distance from the substrate and is imaged on the photoresist layer of the substrate with the aid of an objective lens which is arranged between the photomask and the substrate. If the inclination and depth of the depression in the substrate are not too large, the lead pattern can be printed on the substrate with the aid of an elastic rubber roller. <IMAGE>

Description

         

  
 

**WARNUNG** Anfang DESC Feld konnte Ende CLMS uberlappen **.

 ren, Ablagern von Metalldampf oder Aufstäuben von Metall, b) Übertragen eines aus ätzmittelfestem Material bestehenden Musters, das dem Negativbild eines gewünschten elektrischen Leitungsmusters entspricht, von einer Gummiwalze auf die dünne Schicht (21), c) Aufbringen einer dicken Schicht (22) aus elektrisch leitendem Material auf diejenigen Bereiche der dünnen Schicht, die nicht vom Muster bedeckt sind, durch elektrolytisches Plattieren, d) Entfernen des Musters aus ätzmittelfestem Material, und e) Entfernen der freigelegten Teile der dünnen Schicht mit einem flüssigen Ätzmittel.



   Die vorliegende Erfindung bezieht sich auf eine Schaltplatte und ein Verfahren zu deren Herstellung.



   Die Fig. 1 zeigt eine bekannte Schaltplatte, auf der ein Halb.



  leiterelement oder eine integrierte Schaltung angeordnet ist.



  Die Schaltplatte besitzt ein aus elektrisch isolierendem Material bestehendes Substrat 1, in dessen mittleren Teil das Halbleiterelement A fest montiert ist. Wie die Schnittansicht nach der   Fig. 2    zeigt, sind die Enden 2' von elektrischen Leitern 2 über Verbindungsdrähte B mit den Anschlüssen des Halbleiterelements verbunden. Die Verbindungsdrähte und das Haltleiterelement sind von einem Kunstharztropfen P bedeckt, der auf das Substrat aufgebracht ist.



   Bei einem elektronischen Rechner muss eine Schaltplatte im Gehäuse untergebracht werden, wobei zur Verringerung der Gesamtdicke des Gehäuses die Schaltplatte so dünn als möglich sein muss. Die beschriebene bekannte Schaltplatte hat an der Stelle, an der sich der runde Kunststofftropfen befindet, eine beträchtliche Dicke, so dass sie für flache elektronische Rechner nicht mit Vorteil verwendet werden kann.



   Zur Behebung dieses Nachteils hat die in der   Fig. 3    dargestellte bekannte Schaltplatte eine Ausnehmung   1 S    in der das Halbleiterelement A angeordnet ist. Bei der Schaltplatte nach der   Fig. 3    erstrecken sich jedoch in Enden B' der Verbindungsdrähte B über die Ausnehmung   1 S    so dass der Kunstharztropfen über die Oberfläche   1"    des Substrats ragt, wodurch die Dicke des Gehäuses nicht genügend verringert werden kann.



   Bei den Schaltplatten nach den   Fig. 1    bis 3 besteht zudem die Gefahr, dass die Verbindungsdrähte B infolge der Oberflächenspannung des Kunstharzes bei der Herstellung des Tropfens P nicht vollständig eingebettet werden, so dass zur Isolierung und zum Schutz der Verbindungsdrähte eine zusätzliche Kunstharzschicht auf dem Tropfen P aufgebracht werden muss.



   Aufgabe der vorliegenden Erfindung ist die Schaffung einer Schaltplatte, welche die Nachteile der bekannten Schaltplatten nicht aufweist
Die Schaltplatte nach der Erfindung ist gekennzeichnet durch: a) ein elektrisch isolierendes Substrat, b) eine sich verjüngende Vertiefung im Substrat, c) eine im Grund der Vertiefung gebildete Ausnehmung mit ebenen Boden, und d) eine Mehrzahl auf der Oberfläche des Substrats angeordnete elektrische Leiter, die sich über die geneigte Wand der Vertiefung erstrecken und am Rand der Ausnehmung enden, so dass ein Halbleiterbauelement in der Ausnehmung angeordnet, die Anschlüsse des Halbleiterelements mit den Leitern verbunden und die Ausnehmung sowie die Vertiefung mit Kunstharz derart gefüllt werden können,

   dass dessen freie Oberfläche mit der des Substrats koplanar ist
Nachfolgend wird die Erfindung anhand der beiliegenden Zeichnungen beispielsweise beschrieben. In den Zeichnungen zeigt:    Fig. 1    eine Draufsicht auf eine bekannte Schaltplatte,
Fig. 2 eine Schnittansicht der Schaltplatte nach der   Fig. 1    mit einem Halbleiterelement,    Fig. 3    eine Schnittansicht einer anderen bekannten Schalt.



  platte mit einer Ausnehmung, die ein Halbleiterelement enthält,    Fig. 4    eine Schnittansicht eines ersten Ausführungsbeispiels der Schaltplatte nach der Erfindung,    Fig. 5    eine Schnittansicht der Schaltplatte nach der   Fig. 4    mit montiertem Halbleiterelement,    Fig. 6A    bis 6D Stufen eines Verfahrens zur Herstellung einer Schaltplatte nach der Erfindung,    Fig. 7    eine Schnittansicht eines zweiten Ausführungsbeispiels der Schaltplatte nach der Erfindung, bei dem der obere und untere Randbereich der Vertiefung abgerundet ist, und    Fig. 8    eine Schnittansicht eines dritten Ausführungsbeispiels der Schaltplatte nach der Erfindung.



   Die   Fig. 1    bis 3 zeigen die bereits beschriebenen, bekannten Schaltplatten. Die   Fig. 4    zeigt ein erstes Ausführungsbeipiel der Schaltplatte nach der Erfindung. Die Schaltplatte nach der Fig.



  4 umfasst ein elektrisch isolierendes Substrat 10, das in seiner Mitte eine sich verjüngende Vertiefung   10    und im Grund   10tut    der Vertiefung eine Ausnehmung 10' mit ebenem Boden besitzt Auf die ebene Oberseite f des Substrats, die geneigte Wand der Vertiefung   10    und den Grund   10tut    der Vertiefung sind elektrische Leitungen 20 aufgedruckt.



   Die Dicke des Substrats 10 beträgt 0,6 bis 5 mm, vorzugsweise   1    bis 2 mm, und die Tiefe d der Vertiefung 0,2 bis 0,6 D, wobei D die Dicke des Substrats ist, so dass die in der   Fig. 5    dargestellten Verbindungsdrähte B in der Vertiefung angeordnet werden können. Die Tiefe d kann 0,2 bis   1    mm, vorzugsweise 0,3 bis 0,5 mm betragen.



   Der Neigungswinkel a der geneigten Wand der Vertiefung liegt im Bereich von 30 bis   800    und ist vorzugsweise kleiner als   80#,    so dass die elektrischen Leitungen mit hoher Genauigkeit auf die Wand der Vertiefung gedruckt werden können. Die   Tiefe der Ausnehmung 10t hängt von der Dicke des Halblei-    terelements ab und beträgt 0,2 bis 0,5 mm.



   Durch diese Ausbildung der erfindungsgemässen Schaltplatte können das Halbleiterelement A und die Verbindungsdrähte B völlig in Kunstharz eingebettet werden, wobei die freie Oberfläche des Kunstharzes P in der gleiche Ebene liegt wie die Oberseite f des Substrats (Fig.5). Ferner befinden sich die Enden   20t    der elektrischen Leitungen auf dem ebenen Grund der Vertiefung, so dass diese Enden leicht mit den Verbindungsdrähten B verbunden werden können. Da die Oberfläche des Kunstharzes P mit der Oberseite des Substrats koplanar ist, kann das ganze Substrat, wenn gewünscht, auf einfache Weise mit einem Überzug versehen werden.



   Bei der Herstellung von erfindungsgemässen Schaltplatten müssen die elektrischen Leitungen infolge der Form der Vertiefung   10t    auf eine relativ komplizierte oder unebene Oberfläche erzeugt werden. Mit den bekannten Verfahren, bei denen eine Photomaske belichtet wird, ist es jedoch schwierig die elektrischen Leitungen mit hoher Genauigkeit zu erzeugen. Mit den nachstehend beschriebenen Verfahren können jedoch auch die erfindungsgemässen Schaltplatten auf einfache Weise hergestellt werden.



   Zur Herstellung einer erfindungsgemässen Schaltplatte wird ein elektrisch isolierendes Substrat, welches eine sich verjüngende Vertiefung und eine Ausdehnung in der Vertiefung zur Aufnahme eines Halbleiterelements besitzt, mit einer Schicht aus elektrisch leitendem Material überzogen und auf diese Schicht eine Photolackschicht aufgebracht. Dann wird eine Photomaske mit dem gewünschten Leitungsmuster mit Hilfe einer Linse auf die Oberfläche des Substrats abgebildet, so dass die Photolackschicht mit dem Leitungsmuster belichtet wird. Die Photolackschicht wird dann entwickelt und die belichteten Teile der Photolackschicht zusammen mit dem darunter liegenden Teil der Metallschicht durch Ätzen entfernt,  wodurch auf dem Substrat die gewünschten elektrischen Leitungen erhalten werden.



   Obgleich zum Abbilden der Photomaske auf dem Substrat eine einfache Kondensorlinse verwendet werden kann, ist es vorteilhaft ein aus mehreren Linsen zusammengesetztes Objektiv zu verwenden, z.B. die Objektive Elnikkor 50 mm, F 2,8,50 mm F 4 und 75 mm F 4 von der Firma Nippon   Kogake    Co.   Ltdr    welche im Handel erhältlich sind.



   Nachstehend wird ein Ausführungsbeispiel des oben beschriebenen Verfahrens anhand der   Fig. 6A    bis 6D ausführlich beschrieben.



   Zuerst wird nach einem bekannten Verfahren ein elektrisch isolierendes Substrat mit einer sich verjüngenden Vertiefung und einer Ausnehmung im Grund der Vertiefung hergestellt.



  Dieses Substrat kann eine durch Pressen geformte Kunststoffplatte, z. B. Kunstharzplatte, eine durch Druckguss hergestellte Platte oder eine Kermikplatte sein. Wenn eine genaue Dicke eingehalten werden soll, ist eine durch Druckguss hergestellte Platte zu bevorzugen.



   Das Substrat wird zuerst mit einer Schicht aus einem elektrisch leitenden Material und dann mit einer Photolackschicht überzogen. Die elektrisch leitende Schicht wird gewöhnlich durch chemisches Plattieren (stromloses Plattieren) erzeugt.



  Sie kann jedoch auch durch Ablagern von Metalldampf oder Aufstäuben von Metall erzeugt werden. Die Dicke der leitenden Schicht beträgt 0,2 bis 2 Mikron, vorzugsweise 0,3 bis 0,5 Mikron.



   Nach dem Aufbringen der elektrisch leitenden Schicht 21 und der Photolackschicht R auf dem Substrat werden, wie in der Fig. 6A dargestellt, über dem Substrat eine Lichtquelle C, eine Photomaske D und eine Linse E angeordnet.



   Die Lichtquelle, die Photomaske und die Linse sind in einem geschlossenen Kasten angeordnet, der eine   Belichtungs.   



  kammer für das Substrat besitzt Die Photomaske besitzt ein lichtdurchlässiges Muster, das der gewünschten Leiteranordnung entspricht. Je nach der Art des Photolacks kann ein negatives oder positives Bild verwendet werden. Die Abstände zwischen der Photomaske D und der Linse E sowie zwischen der Linse und dem Substrat 1 sind einstellbar, so dass ein scharfes Bild der Photomaske auf der Oberseite des Substrats, der geneigten Oberfläche t der Vertiefung und auf dem Grund der Vertiefung erzeugt werden kann.



   Nach der richtigen Einstellung der genannten Abstände wird die Photolackschicht belichtet, entwickelt und geätzt, so dass auf der leitenden Schicht 21 das gewünschte Leitungsmuster   21 t      (Fig. 6B)    freigelegt wird. Dann wird der freigelegte   Tei      21'    der Schicht 21 mit einem elektrisch leitenden Material 22 bis zu einer Dicke von 2 bis 30 Mikron elektrolytisch plattiert, wie in der Fig. 6C dargestellt. Anschliessend wird der restliche Photolack R durch Waschen des Substrats in Wasser entfernt Dieser Zustand des Substrats ist in Fig. 6D dargestellt.

  Der Teil der dünnen leitenden Schicht, der durch Entfernen des restlichen Photolacks freigelegt wurde, ist in der   Fig. 6D    mit   21"    bezeichnet
Die leitende Schicht 21 besteht gewöhnlich aus Nickel   odet    Kupfer, das durch stromloses Plattieren auf das Substrat   aufge    bracht wurde. Die leitende Schicht 22 besteht, wie in der Fig.



  6C gezeigt, aus mehreren Schichten, nämlich einer dicken Schicht 22a aus Kupfer, die auf den freigelegten Teil   21'    der Schicht 21 plattiert ist, und eine durch elektrisches Plattieren auf der Schicht 22a erzeugte Schicht 22b aus einem Metall, das durch Ätzmittel zum Ätzen von Kupfer oder Nickel praktisch nicht angegriffen wird. Beispielsweise kann die Schicht 22 aus Schichten aus Kupfer, Nickel und Gold bestehen.



   Bei einem bevorzugten Ausführungsbeispiel der Erfindung wird durch stromloses Plattieren eine dünne Schicht aus Cu oder Ni auf einem elektrisch isolierenden Substrat erzeugt. Die Schicht wird anschliessend mit einem Abdecklack mit Ausnahme der Stellen, die dem gewünschten Leitungsmuster entsprechen, abgedeckt. Dann wird das freiliegende Leitungsmuster zuerst mit einer dicken Schicht aus Cu oder Ni und dann mit einem ätzfesten Metall wie Gold plattiert. Anschliessend wird der Abdecklack entfernt und die dadurch freigelegten Stellen   21"    der Schicht 21 weggeätzt, wodurch die in der   Fig. 5    dargestellte Schaltplatte erhalten wird.



   Für die Schicht 21 wird ein leicht ätzbares Metall bevorzugt, wobei dann gegebenenfalls die Schicht aus Gold weggelassen werden kann. Beispielsweise kann eine dünne Kupferschicht 21 durch stromloses Plattieren erzeugt werden und auf dieser eine dicke Schicht 22 aus Kupfer in Form des gewünschten Leitungsmusters aufgebracht werden. Wenn das Substrat dann dem Ätzmittel ausgesetzt wird, werden die freiliegenden Teile der dünnen Kupferschicht in relativ kurzer Zeit vollständig entfernt während die dicke Kupferschicht nur etwas dünner wird.



   Besitzt das Substrat durchgehende Löcher   undloder    Vorsprünge, so kann die elektrisch leitende Schicht 21 auch auf diese Bereiche des Substrats aufgebracht werden, welche dann gleichzeitig mit dem Leitungsmuster freigelegt und elektrolytisch plattiert werden können. Dadurch kann das sonst notwendige Metallisieren der Löcher und Vorsprünge entfallen.



   Mit dem vorstehend beschriebenen Verfahren können unter Verwendung eines Objektives mit 50 mm Brennweite Leitungen mit einer Breite von 0,2 mm genau auf der Wand einer Vertiefung erzeugt werden, die eine Tiefe von 0,3 mm und einen Neigungswinkel von   450    besitzt
Im Gegensatz zu keramischen Schaltplatten, die einer Sinterung unterworfen werden müssen, sind bei dem oben beschriebenen Verfahren keine hohen Temperaturen erforderlich. Dadurch können grosse Schaltplatten   (10cm    lang und 10 cm breit) hergestellt werden, die genaue Abmessungen   besit    zen. Für das Substrat können auch Kunststoffe verwendet wer den, die eine grosse Affinität für das Kunstharz besitzen und leicht verformt werden können. Schaltplatten mit solchen   Sul >     straten können leicht montiert werden.



   Das erfindungsgemässe Verfahren kann auch bei einem elektrisch isolierenden Substrat mit einer sich verjüngenden Vertiefung und einer Ausnehmung zur Aufnahme eines   Hall >     leiterelements angewendet werden, welches eine durch stromloses Plattieren, Ablagern von Metalldampf oder Metallaufstäubung erzeugte dünne Schicht aus Kupfer oder Nickel besitzt, auf der eine dicke Schicht aus Kupfer oder Nickel durch Elektroplattierung aufgebracht ist In diesem Fall soll entweder die Photolackschicht oder die Photomaske die umgekehrte Funktion bzw. das umgekehrte Muster besitzen wie bei dem oben beschriebenen Ausführungsbeispiel.



   Die Schaltplatte nach der Erfindung kann auch nach dem nachstehend beschriebenen Verfahren hergestellt werden,   welJ    ches besonders vorteilhaft ist, wenn der Neigungswinkel der Vertiefung relativ klein ist (kleiner als   45 ,    vorzugsweise 30 bis   45o).   



   Bei diesem Verfahren wird zuerst das gewünschte elektrische Leitungsmuster mit elektrisch leitender Druckfarbe auf einer Druckvorlage gebildet Dann wird das Muster auf eine Gummirolle übertragen und diese auf der Oberfläche 10 eines elektrisch isolierenden Substrats abgerollt, welches eine sich verjüngende Vertiefung und in dieser eine Ausnehmung zur Montage eines Halbleiterelements besitzt
Die Rolle kann aus Polyurethangummi, Silikongummi oder Gelatinegummi bestehen und einen Durchmesser von 10 bis 30 mm aufweisen. Da die Rolle leicht verformbar und der Neigungswinkel der Vertiefung relativ klein ist, kann das aus elektrisch leitender Druckfarbe bestehende Muster mit hoher Genauigkeit auf die Wand der Vertiefung übertragen werden.



   Bei diesem Verfahren kann ein Substrat aus anorganischem Material, das elektrisch isolierend ist, z. B. Keramik, verwendet  werden, welches nach der Übertragung des Musters auf das Substrat gebrannt wird. Wenn eine nicht hitzbeständige leitende Druckfarbe verwendet werden soll, kann das Substrat aus Kunststoff oder einem anorganischen Material bestehen, das keiner Wärmebehandlung unterworfen werden muss.



   Zur Herstellung der Schaltplatte kann auch eine dünne Schicht elektrisch leitenden Materials auf die Oberseite eines mit einer Vertiefung und einer Ausnehmung versehenen Substrats durch stromloses Plattieren, Ablagern von Metalldampf oder Metallaufstäubung aufgebracht werden. Auf diese dünne Schicht wird dann mit Hilfe einer Gummirolle ein aus Abdecklack bestehendes negatives Muster der gewünschten Leitungsanordnung aufgedruckt und auf die nicht abgedeckten Teile der dünnen Metallschicht durch elektrolytisches Plattieren eine dicke Schicht aus elektrisch leitendem Material aufgebracht, das durch das Ätzmittel zum Ätzen der dünnen Schicht praktisch nicht angegriffen wird.

  Der Abdecklack wird dann entfernt und die freigelegte dünne Schicht durch Ätzen entferne
Es kann auch eine dicke Schicht aus einem elektrisch leitenden Material aufgebracht werden, das durch das Ätzmittel für die dünne leitende Schicht angegriffen wird. In diesem Fall wird beim Abätzen der freigelegten dünnen Schicht auch die dicke Schicht etwas abgeätzt.

   Dabei kann jedoch die Ätzgeschwindigkeit und die ätzzeit so gewählt werden, dass die dünne Schicht vollständig angeätzt wird und die verbleibende dicke Schicht ein genügend stabiles Leitungsmuster bildet
In der Fig. 7 ist ein elektrisch isolierendes Substrat dargestellt, bei dem der obere und untere Randbereich der Vertiefung abgerundet ist Ein solches Substrat ist besonders vorteilhaft, wenn der Photolack oder Abdecklack mit Hilfe eine Gummirolle auf das Substrat gedruckt wird. Ähnlich vorteilhaft ist das in der   Fig. 8    dargestellte Substrat, bei dem die geneigten Wände t der Vertiefung direkt in die Ausnehmung 10"' übergehen. 



  
 

** WARNING ** beginning of DESC field could overlap end of CLMS **.

 Ren, deposition of metal vapor or dusting of metal, b) transfer of a pattern consisting of etch-resistant material, which corresponds to the negative image of a desired electrical wiring pattern, from a rubber roller onto the thin layer (21), c) application of a thick layer (22) electrically conductive material on those areas of the thin layer that are not covered by the pattern, by electrolytic plating, d) removing the pattern of etch resistant material, and e) removing the exposed parts of the thin layer with a liquid etchant.



   The present invention relates to a circuit board and a method for its production.



   Fig. 1 shows a known circuit board on which a half.



  conductor element or an integrated circuit is arranged.



  The circuit board has a substrate 1 made of electrically insulating material, in the middle part of which the semiconductor element A is fixedly mounted. As the sectional view according to FIG. 2 shows, the ends 2 ′ of electrical conductors 2 are connected to the connections of the semiconductor element via connecting wires B. The connecting wires and the semiconductor element are covered by a drop of synthetic resin P which is applied to the substrate.



   In the case of an electronic computer, a circuit board must be accommodated in the housing, the circuit board having to be as thin as possible in order to reduce the overall thickness of the housing. The known circuit board described has a considerable thickness at the point where the round plastic drop is located, so that it cannot be used with advantage for flat electronic computers.



   To remedy this disadvantage, the known circuit board shown in FIG. 3 has a recess 1 S in which the semiconductor element A is arranged. 3, however, the ends B 'of the connecting wires B extend over the recess 1 S in the ends B', so that the synthetic resin drop projects over the surface 1 "of the substrate, as a result of which the thickness of the housing cannot be reduced sufficiently.



   1 to 3 there is also the risk that the connecting wires B will not be completely embedded due to the surface tension of the synthetic resin in the manufacture of the drop P, so that an additional synthetic resin layer on the drop for insulation and protection of the connecting wires P must be applied.



   The object of the present invention is to provide a circuit board which does not have the disadvantages of the known circuit boards
The circuit board according to the invention is characterized by: a) an electrically insulating substrate, b) a tapering depression in the substrate, c) a recess formed in the base of the depression with a flat bottom, and d) a plurality of electrical ones arranged on the surface of the substrate Conductors which extend over the inclined wall of the depression and end at the edge of the recess, so that a semiconductor component is arranged in the recess, the connections of the semiconductor element can be connected to the conductors, and the recess and the depression can be filled with synthetic resin in this way,

   that its free surface is coplanar with that of the substrate
The invention is described below with reference to the accompanying drawings, for example. 1 shows a plan view of a known circuit board,
Fig. 2 is a sectional view of the circuit board of FIG. 1 with a semiconductor element, Fig. 3 is a sectional view of another known circuit.



  4 a sectional view of a first exemplary embodiment of the circuit board according to the invention, FIG. 5 a sectional view of the circuit board according to FIG. 4 with the semiconductor element mounted, FIGS. 6A to 6D stages of a method for manufacturing 7 is a sectional view of a second embodiment of the circuit board according to the invention, in which the upper and lower edge region of the recess is rounded, and FIG. 8 is a sectional view of a third embodiment of the circuit board according to the invention.



   1 to 3 show the known circuit boards already described. Fig. 4 shows a first exemplary embodiment of the circuit board according to the invention. The circuit board according to Fig.



  4 comprises an electrically insulating substrate 10, which has a tapering depression 10 in its center and a recess 10 ′ with a flat bottom in the bottom 10 of the depression. On the flat top f of the substrate, the inclined wall of the depression 10 and the bottom 10 of the bottom Electrical lines 20 are printed on the recess.



   The thickness of the substrate 10 is 0.6 to 5 mm, preferably 1 to 2 mm, and the depth d of the depression is 0.2 to 0.6 D, where D is the thickness of the substrate, so that that in FIG. 5 connecting wires B shown can be arranged in the recess. The depth d can be 0.2 to 1 mm, preferably 0.3 to 0.5 mm.



   The angle of inclination a of the inclined wall of the depression is in the range from 30 to 800 and is preferably less than 80 #, so that the electrical lines can be printed on the wall of the depression with high accuracy. The depth of the recess 10t depends on the thickness of the semiconductor element and is 0.2 to 0.5 mm.



   This configuration of the circuit board according to the invention allows the semiconductor element A and the connecting wires B to be completely embedded in synthetic resin, the free surface of the synthetic resin P lying in the same plane as the upper side f of the substrate (FIG. 5). Furthermore, the ends 20t of the electrical leads are on the flat bottom of the recess, so that these ends can be easily connected to the connecting wires B. Since the surface of the synthetic resin P is coplanar with the upper side of the substrate, the entire substrate can, if desired, be provided with a coating in a simple manner.



   When manufacturing circuit boards according to the invention, the electrical lines have to be produced on a relatively complicated or uneven surface due to the shape of the recess 10t. However, with the known methods in which a photomask is exposed, it is difficult to produce the electrical lines with high accuracy. However, the circuit boards according to the invention can also be produced in a simple manner using the methods described below.



   To produce a circuit board according to the invention, an electrically insulating substrate, which has a tapering depression and an expansion in the depression for receiving a semiconductor element, is coated with a layer of electrically conductive material and a photoresist layer is applied to this layer. A photomask with the desired line pattern is then imaged on the surface of the substrate with the aid of a lens, so that the photoresist layer is exposed to the line pattern. The photoresist layer is then developed and the exposed parts of the photoresist layer together with the underlying part of the metal layer are removed by etching, whereby the desired electrical lines are obtained on the substrate.



   Although a simple condenser lens can be used to image the photomask on the substrate, it is advantageous to use a lens composed of several lenses, e.g. the lenses Elnikkor 50 mm, F 2.8.50 mm F 4 and 75 mm F 4 from Nippon Kogake Co. Ltdr which are commercially available.



   An exemplary embodiment of the method described above is described in detail below with reference to FIGS. 6A to 6D.



   First, an electrically insulating substrate with a tapered depression and a recess in the base of the depression is produced according to a known method.



  This substrate can be a molded plastic plate, e.g. B. synthetic resin plate, a plate made by die casting or a ceramic plate. If a precise thickness is to be maintained, a die-cast plate is preferred.



   The substrate is first coated with a layer of an electrically conductive material and then with a photoresist layer. The electrically conductive layer is usually produced by chemical plating (electroless plating).



  However, it can also be produced by depositing metal vapor or sputtering metal. The thickness of the conductive layer is 0.2 to 2 microns, preferably 0.3 to 0.5 microns.



   After the application of the electrically conductive layer 21 and the photoresist layer R to the substrate, as shown in FIG. 6A, a light source C, a photomask D and a lens E are arranged over the substrate.



   The light source, the photomask and the lens are arranged in a closed box, which is an exposure.



  has chamber for the substrate The photomask has a translucent pattern that corresponds to the desired conductor arrangement. Depending on the type of photoresist, a negative or positive image can be used. The distances between the photomask D and the lens E and between the lens and the substrate 1 are adjustable, so that a sharp image of the photomask can be produced on the top of the substrate, the inclined surface t of the depression and on the base of the depression.



   After the correct setting of the distances mentioned, the photoresist layer is exposed, developed and etched, so that the desired line pattern 21 t (FIG. 6B) is exposed on the conductive layer 21. Then, the exposed portion 21 'of the layer 21 is electrolytically plated with an electrically conductive material 22 to a thickness of 2 to 30 microns, as shown in Fig. 6C. The remaining photoresist R is then removed by washing the substrate in water. This state of the substrate is shown in FIG. 6D.

  The part of the thin conductive layer which was exposed by removing the remaining photoresist is designated by 21 "in FIG. 6D
The conductive layer 21 is usually made of nickel or copper, which was brought up by electroless plating on the substrate. The conductive layer 22 consists, as in FIG.



  6C, consisting of multiple layers, namely a thick layer 22a of copper plated on the exposed portion 21 'of layer 21, and a layer 22b of a metal created by electrical plating on layer 22a made by etch to etch Copper or nickel is practically not attacked. For example, layer 22 can consist of layers of copper, nickel and gold.



   In a preferred embodiment of the invention, a thin layer of Cu or Ni is produced on an electrically insulating substrate by electroless plating. The layer is then covered with a masking lacquer with the exception of the locations that correspond to the desired line pattern. Then the exposed wiring pattern is first plated with a thick layer of Cu or Ni and then with an etch-resistant metal such as gold. The masking lacquer is then removed and the areas 21 ″ of the layer 21 which are thereby exposed are etched away, as a result of which the circuit board shown in FIG. 5 is obtained.



   An easily etchable metal is preferred for layer 21, in which case the layer of gold can then optionally be omitted. For example, a thin copper layer 21 can be produced by electroless plating and a thick layer 22 made of copper in the form of the desired line pattern can be applied thereon. When the substrate is then exposed to the etchant, the exposed parts of the thin copper layer are completely removed in a relatively short time, while the thick copper layer only becomes a little thinner.



   If the substrate has through holes and / or projections, then the electrically conductive layer 21 can also be applied to these areas of the substrate, which can then be exposed and electrolytically plated at the same time as the line pattern. This eliminates the otherwise necessary metallization of the holes and projections.



   With the method described above, using a lens with a focal length of 50 mm, lines with a width of 0.2 mm can be produced exactly on the wall of a depression which has a depth of 0.3 mm and an inclination angle of 450
In contrast to ceramic circuit boards, which have to be subjected to sintering, high temperatures are not required in the method described above. This means that large circuit boards (10 cm long and 10 cm wide) can be manufactured with the exact dimensions. For the substrate, plastics can also be used who have a high affinity for the synthetic resin and can be easily deformed. Switchboards with such sul> strates can be easily installed.



   The method according to the invention can also be applied to an electrically insulating substrate with a tapering depression and a recess for receiving a Hall conductor element, which has a thin layer of copper or nickel, which is produced by electroless plating, deposition of metal vapor or metal sputtering, on which a thick layer of copper or nickel is applied by electroplating In this case, either the photoresist layer or the photomask should have the opposite function or pattern as in the exemplary embodiment described above.



   The circuit board according to the invention can also be produced by the method described below, which is particularly advantageous if the angle of inclination of the depression is relatively small (less than 45, preferably 30 to 45 °).



   In this method, the desired electrical wiring pattern is first formed with an electrically conductive printing ink on a printing template. Then the pattern is transferred to a rubber roller and this is rolled onto the surface 10 of an electrically insulating substrate, which has a tapered depression and a recess in this for mounting a Has semiconductor element
The roll can be made of polyurethane rubber, silicone rubber or gelatin rubber and have a diameter of 10 to 30 mm. Since the roll is easily deformable and the angle of inclination of the depression is relatively small, the pattern consisting of electrically conductive printing ink can be transferred to the wall of the depression with high accuracy.



   In this method, a substrate made of inorganic material that is electrically insulating, e.g. As ceramic, can be used, which is fired after the transfer of the pattern to the substrate. If a non-heat resistant conductive ink is to be used, the substrate can be made of plastic or an inorganic material that does not need to be heat treated.



   To produce the circuit board, a thin layer of electrically conductive material can also be applied to the top of a substrate provided with a recess and a recess by electroless plating, deposition of metal vapor or metal sputtering. On this thin layer, a negative pattern of the desired line arrangement consisting of masking lacquer is then printed with the aid of a rubber roller and a thick layer of electrically conductive material is applied to the uncovered parts of the thin metal layer by electrolytic plating, which is caused by the etchant for etching the thin layer is practically not attacked.

  The masking varnish is then removed and the exposed thin layer is removed by etching
A thick layer of an electrically conductive material, which is attacked by the etchant for the thin conductive layer, can also be applied. In this case, the thick layer is also slightly etched off when the exposed thin layer is etched away.

   However, the etching speed and the etching time can be selected so that the thin layer is completely etched and the remaining thick layer forms a sufficiently stable line pattern
7 shows an electrically insulating substrate in which the upper and lower edge region of the depression is rounded. Such a substrate is particularly advantageous if the photoresist or masking varnish is printed onto the substrate with the aid of a rubber roller. The substrate shown in FIG. 8, in which the inclined walls t of the depression merge directly into the recess 10 ″ ', is similarly advantageous.

Claims (20)

PATENTANSPRÜCHE 1. Schaltplatte, gekennzeichnet durch a) ein elektrisch isolierendes Substrat (10), b) eine sich verjüngende Vertiefung (10') im Substrat, c) eine im Grund (10") der Vertiefung gebildete Ausnehmung (10"') mit ebenem Boden, und d) eine Mehrzahl auf der Oberfläche des Substrats angeordnete elektrische Leiter (20), die sich über die geneigte Wand der Vertiefung erstrecken und am Rand der Ausnehmung enden, so dass ein Halbleiterelement (A) in der Ausnehmung angeordnet, die Anschlüsse des Halbleiterelementes mit den Leitern verbunden und die Ausnehmung sowie die Vertiefung derart mit Kunstharz gefüllt werden können, dass dessen freie Oberfläche mit der des Substrats koplanar ist  PATENT CLAIMS 1. Circuit board, characterized by a) an electrically insulating substrate (10), b) a tapered depression (10 ') in the substrate, c) a recess (10 "') formed in the base (10") of the depression with a flat bottom , and d) a plurality of electrical conductors (20) arranged on the surface of the substrate, which extend over the inclined wall of the depression and end at the edge of the recess, so that a semiconductor element (A) is arranged in the recess, the connections of the semiconductor element connected to the conductors and the recess and the depression can be filled with synthetic resin in such a way that its free surface is coplanar with that of the substrate 2. 2nd Schaltplatte nach Anspruch 1, dadurch gekennzeichnet, dass die Vertiefung (10') eine geradlinig nach abwärts geneigte Wand und einen ebenen Grund (10") besitzt, d.h. die Form eines Kegel- oder Pyramidenstumpfes besitzt Circuit board according to claim 1, characterized in that the recess (10 ') has a straight downward inclined wall and a flat base (10 "), i.e. has the shape of a truncated cone or pyramid 3. Schaltplatte nach Anspruch 1, dadurch gekennzeichnet, dass die Vertiefung einen ebenen Grund besitzt und die an die Oberseite des Substrats und den ebenen Grund angrenzenden Teile (W) der Wand der Vertiefung abgerundet sind. 3. Circuit board according to claim 1, characterized in that the recess has a flat base and the parts (W) of the wall of the recess which are adjacent to the top of the substrate and the flat base are rounded. 4. Schaltplatte nach Anspruch 1, dadurch gekennzeichnet, dass der Rand der Ausnehmung direkt an die Wand (t) der Vertiefung grenzt.  4. Switch plate according to claim 1, characterized in that the edge of the recess borders directly on the wall (t) of the recess. 5. Verfahren zum Herstellen der Schaltplatte nach Anspruch 1, dadurch gekennzeichnet, dass die zum Anschluss des Halbleiterelements (A) dienenden Leitungen (21) auf der Oberseite des Substrats durch Drucken oder photographisches Abbilden eines entsprechenden Leitungsmusters (21') auf die Oberseite des Substrats erzeugt werden.  5. The method for producing the circuit board according to claim 1, characterized in that the lines (21) used to connect the semiconductor element (A) on the top of the substrate by printing or photographically imaging a corresponding line pattern (21 ') on the top of the substrate be generated. 6. Verfahren nach Anspruch 5, gekennzeichnet durch: a) Überziehen der einen Hauptseite des plattenförmigen, elektrisch isolierenden Substrats (10), welches eine sich verjüngende Vertiefung enthält (10'), in der sich eine Ausnehmung (10"') befindet, mit einer Schicht (20) aus einem elektrisch leitenden Material und Aufbringen einer Photolackschicht (R) auf dieser Schicht, b) Anordnen einer Photomaske (D) mit einem Muster, das dem auf dem Substrat zu erzeugenden Leitungsmu ster entspricht, im Abstand von der einen Hauptseite des Substrats und eines Objektives (E) zwischen Photomaske und Substrat, c) Einstellen des Objektives zum scharfen Abbilden des Musters der Photomaske auf der einen Hauptseite des Substrats und der Wand (t) der Vertiefung, d) Belichten der Photolackschicht mit Licht durch die Photomaske und das Objektiv,  6. The method according to claim 5, characterized by: a) covering the one main side of the plate-shaped, electrically insulating substrate (10), which contains a tapering depression (10 ') in which there is a recess (10 "') a layer (20) of an electrically conductive material and applying a photoresist layer (R) on this layer, b) arranging a photomask (D) with a pattern which corresponds to the line pattern to be produced on the substrate, at a distance from the one main side the substrate and an objective (E) between the photomask and the substrate, c) adjusting the objective to sharply image the pattern of the photomask on one main side of the substrate and the wall (t) of the depression, d) exposing the photoresist layer to light through the photomask and the lens, e) Entwickeln der Photolackschicht, und f) Entfernen der Bereiche der elektrisch leitenden Schicht ausserhalb des entwickelten Photolackmusters durch Ätzen der einen Hauptseite des Substrats.  e) developing the photoresist layer, and f) removing the regions of the electrically conductive layer outside the developed photoresist pattern by etching the one main side of the substrate. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Dicke der elektrisch leitenden Schicht (211)2 bis 30 Mikron beträgt  7. The method according to claim 6, characterized in that the thickness of the electrically conductive layer (211) is 2 to 30 microns 8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass zur Erzeugung der Schicht aus elektrisch leitendem Material zuerst eine dünne Schicht (21) aus elektrisch leitendem Material durch stromloses Plattieren, Ablagern von Metalldampf oder Aufstäuben von Metall auf dem Substrat erzeugt wird und auf der dünnen Schicht durch Elektroplattieren eine dicke Schicht (22) aus elektrisch leitendem Material aufgebracht wird. 8. The method according to claim 6, characterized in that to produce the layer of electrically conductive material, a thin layer (21) of electrically conductive material is first generated by electroless plating, deposition of metal vapor or sputtering of metal on the substrate and on the thin Layer is applied by electroplating a thick layer (22) of electrically conductive material. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die dünne und die dicke Schicht aus Kupfer oder Nickel bestehen.  9. The method according to claim 8, characterized in that the thin and the thick layer consist of copper or nickel. 10. Verfahren nach den Ansprüchen 8 und 9, dadurch gekennzeichnet, dass die Dicke der dünnen Schicht (21)0,2 bis 2 Mikron beträgt  10. The method according to claims 8 and 9, characterized in that the thickness of the thin layer (21) is 0.2 to 2 microns 11. Verfahren nach Anspruch 5, gekennzeichnet durch: a) Erzeugen einer dünnen Schicht (21') aus elektrisch leitendem Material auf einer Hauptseite des plattenförmigen elektrisch isolierenden Substrats (10) durch stromloses Plattieren, welches Substrat auf der eine Hauptweise eine sich verjüngende Vertiefung (10") besitzt, in deren Boden eine Ausnehmung (10"') ausgebildet ist, b) Überziehen der dünnen Schicht (21') mit einer Photolackschicht (R), c) Anordnen einer Photomaske (D) mit einem Muster, das dem auf der einen Hauptseite des Substrats zu erzeugenden Leitungsmuster entspricht, 11. The method according to claim 5, characterized by: a) producing a thin layer (21 ') of electrically conductive material on a main side of the plate-shaped electrically insulating substrate (10) by electroless plating, which substrate has a tapered depression on one of the main ways ( 10 "), in the bottom of which a recess (10" ') is formed, b) coating the thin layer (21') with a photoresist layer (R), c) arranging a photomask (D) with a pattern corresponding to that corresponds to a line pattern to be generated on one main side of the substrate, im Abstand von der einen Hauptseite des Substrats und Anordnen eines Objektives (E) zwischen Photomaske und Substrat, d) Einstellen des Objektives zum scharfen Abbilden des Musters der Photomaske auf der einen Hauptseite des Substrats und der geneigten Wand (t) der Vertiefung, e) Belichten der Photolackschicht mit Licht durch die Photomaske und das Objektiv, f) Entwickeln der Photolackschicht, und g) Aufbringen einer dikken Schicht (22) aus elektrisch leitendem Material auf die Bereiche der dünnen Schicht ausserhalb des entwickelten Photolackmusters.  at a distance from the one main side of the substrate and arranging an objective (E) between the photomask and the substrate, d) adjusting the objective to sharply image the pattern of the photomask on the one main side of the substrate and the inclined wall (t) of the depression, e) Exposing the photoresist layer to light through the photomask and the lens, f) developing the photoresist layer, and g) applying a thick layer (22) of electrically conductive material to the areas of the thin layer outside the developed photoresist pattern. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Dicke der dünnen Schicht (21)0,2 bis 2 Mikron und die Dicke der dicken Schicht (22)2 bis 30 Mikron beträgt.  12. The method according to claim 11, characterized in that the thickness of the thin layer (21) is 0.2 to 2 microns and the thickness of the thick layer (22) is 2 to 30 microns. 13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die dicke Schicht (22) ein elektrisch leitendes Material umfasst, das vom zum Abätzen der dünnen Schicht (21) verwendeten flüssigen Ätzmittel praktisch nicht angegriffen wird.  13. The method according to claim 11, characterized in that the thick layer (22) comprises an electrically conductive material which is practically not attacked by the liquid etchant used for etching off the thin layer (21). 14. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die dünne Schicht (21) aus Kupfer besteht.  14. The method according to claim 11, characterized in that the thin layer (21) consists of copper. 15. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die dicke Schicht (22) aus mehreren Teilschichten (22a, 22b) aus verschiedenen, elektrisch leitenden Materialien besteht.  15. The method according to claim 11, characterized in that the thick layer (22) consists of several partial layers (22a, 22b) made of different, electrically conductive materials. 16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die äusserste Teilschicht (22a) der dicken Schicht vom zum Abätzen der dünnen Schicht verwendeten flüssigen Ätzmittel praktisch nicht angegriffen wird.  16. The method according to claim 15, characterized in that the outermost partial layer (22a) of the thick layer is practically not attacked by the liquid etchant used for etching off the thin layer. 17. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die dünne Schicht (21) durch stromloses Plattieren von Kupfer oder Nickel und die dicke Schicht (22) durch elektrolytisches Plattieren von Kupfer, Nickel und Gold erzeugt wird.  17. The method according to claim 11, characterized in that the thin layer (21) is produced by electroless plating of copper or nickel and the thick layer (22) by electrolytic plating of copper, nickel and gold. 18. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass mit Hilfe einer Gummiwalze ein dem gewünschten elektrischen Leitungsmuster entsprechendes Muster aus elektrisch leitender Druckfarbe auf die eine Hauptseite eines plattenförmi gen, elektrisch isolierenden Substrats (10) gedruckt wird, das auf dieser Hauptseite eine sich verjüngende Vertiefung (10') und eine im Grund der Vertiefung ausgebildete Ausnehmung (10") aufweist, so dass sich ein Teil des Musters aus elektrisch leitender Druckfarbe über die geneigte Wand (t) der Vertiefung bis zum Rand der Ausnehmung erstreckt.  18. The method according to claim 5, characterized in that with the aid of a rubber roller, a pattern corresponding to the desired electrical line pattern made of electrically conductive printing ink is printed on the one main side of a plate-shaped, electrically insulating substrate (10) which has a tapering on this main side Has recess (10 ') and a recess (10 ") formed in the base of the recess, so that part of the pattern of electrically conductive printing ink extends over the inclined wall (t) of the recess to the edge of the recess. 19. Verfahren nach Anspruch 5, gekennzeichnet durch: a) Ablagern einer Schicht (21) aus elektrisch leitendem Material auf die eine Hauptseite eines plattenförmigen, elektrisch isolierenden Substrats (10), welche Hauptseite eine sich verjüngende Vertiefung (10') aufweist, in deren Grund eine Ausnehmung (10"') ausgebildet ist, durch stromloses Plattieren, Ablagern von Metalldampf oder Aufstäuben von Metall, b) Übertragen eines aus ätzmittelfestem Material bestehenden Musters, das einem gewünschten Leitungsmuster entspricht, von einer Gummiwalze auf die genannte Schicht (21), sodass sich ein Teil des Musters längs der geneigten Wand (t) der Vertiefung bis zum Rand der Ausnehmung erstreckt, und c) Entfernen des nicht vom Muster bedeckten elektrisch leitenden Materials durch Ätzen.  19. The method according to claim 5, characterized by: a) depositing a layer (21) of electrically conductive material on the one main side of a plate-shaped, electrically insulating substrate (10), which main side has a tapered depression (10 '), in the A recess (10 "') is formed by electroless plating, deposition of metal vapor or sputtering of metal, b) transferring a pattern consisting of etch-resistant material, which corresponds to a desired line pattern, from a rubber roller onto said layer (21), so that a part of the pattern extends along the inclined wall (t) of the recess to the edge of the recess, and c) removing the electrically conductive material not covered by the pattern by etching. 20. Verfahren nach Anspruch 5, gekennzeichnet durch: a) Ablagern einer dünnen Schicht (21) aus elektrisch leitendem Material auf die eine Hauptseite eines plattenförmigen, elektrisch isolierenden Substrats (10), welche Hauptseite eine sich verjüngende Vertiefung (10') aufweist, in deren Grund eine Ausnehmung (10"') ausgebildet ist, durch stromloses Plattie ren, Ablagern von Metalldampf oder Aufstäuben von Metall, b) Übertragen eines aus ätzmittelfestem Material bestehenden Musters, das dem Negativbild eines gewünschten elektrischen Leitungsmusters entspricht, von einer Gummiwalze auf die dünne Schicht (21), c) Aufbringen einer dicken Schicht (22) aus elektrisch leitendem Material auf diejenigen Bereiche der dünnen Schicht, die nicht vom Muster bedeckt sind, durch elektrolytisches Plattieren, d) Entfernen des Musters aus ätzmittelfestem Material,  20. The method according to claim 5, characterized by: a) depositing a thin layer (21) of electrically conductive material on the one main side of a plate-shaped, electrically insulating substrate (10), which main side has a tapered depression (10 '), in the bottom of which is formed a recess (10 "') by electroless plating, deposition of metal vapor or sputtering of metal, b) transferring a pattern made of caustic material, which corresponds to the negative image of a desired electrical wiring pattern, from a rubber roller to the thin one Layer (21), c) applying a thick layer (22) of electrically conductive material to those areas of the thin layer which are not covered by the pattern, by electrolytic plating, d) removing the pattern from etchant-resistant material, und e) Entfernen der freigelegten Teile der dünnen Schicht mit einem flüssigen Ätzmittel.  and e) removing the exposed parts of the thin layer with a liquid etchant. Die vorliegende Erfindung bezieht sich auf eine Schaltplatte und ein Verfahren zu deren Herstellung.  The present invention relates to a circuit board and a method for its production. Die Fig. 1 zeigt eine bekannte Schaltplatte, auf der ein Halb.  Fig. 1 shows a known circuit board on which a half. leiterelement oder eine integrierte Schaltung angeordnet ist. conductor element or an integrated circuit is arranged. Die Schaltplatte besitzt ein aus elektrisch isolierendem Material bestehendes Substrat 1, in dessen mittleren Teil das Halbleiterelement A fest montiert ist. Wie die Schnittansicht nach der Fig. 2 zeigt, sind die Enden 2' von elektrischen Leitern 2 über Verbindungsdrähte B mit den Anschlüssen des Halbleiterelements verbunden. Die Verbindungsdrähte und das Haltleiterelement sind von einem Kunstharztropfen P bedeckt, der auf das Substrat aufgebracht ist. The circuit board has a substrate 1 made of electrically insulating material, in the middle part of which the semiconductor element A is fixedly mounted. As the sectional view according to FIG. 2 shows, the ends 2 ′ of electrical conductors 2 are connected to the connections of the semiconductor element via connecting wires B. The connecting wires and the semiconductor element are covered by a drop of synthetic resin P which is applied to the substrate. Bei einem elektronischen Rechner muss eine Schaltplatte im Gehäuse untergebracht werden, wobei zur Verringerung der Gesamtdicke des Gehäuses die Schaltplatte so dünn als möglich sein muss. Die beschriebene bekannte Schaltplatte hat an der Stelle, an der sich der runde Kunststofftropfen befindet, eine beträchtliche Dicke, so dass sie für flache elektronische Rechner nicht mit Vorteil verwendet werden kann.  In the case of an electronic computer, a circuit board must be accommodated in the housing, the circuit board having to be as thin as possible in order to reduce the overall thickness of the housing. The known circuit board described has a considerable thickness at the point where the round plastic drop is located, so that it cannot be used with advantage for flat electronic computers. Zur Behebung dieses Nachteils hat die in der Fig. 3 dargestellte bekannte Schaltplatte eine Ausnehmung 1 S in der das Halbleiterelement A angeordnet ist. Bei der Schaltplatte nach der Fig. 3 erstrecken sich jedoch in Enden B' der Verbindungsdrähte B über die Ausnehmung 1 S so dass der Kunstharztropfen über die Oberfläche 1" des Substrats ragt, wodurch die Dicke des Gehäuses nicht genügend verringert werden kann.  To remedy this disadvantage, the known circuit board shown in FIG. 3 has a recess 1 S in which the semiconductor element A is arranged. 3, however, the ends B 'of the connecting wires B extend over the recess 1 S in the ends B', so that the synthetic resin drop projects over the surface 1 "of the substrate, as a result of which the thickness of the housing cannot be reduced sufficiently. Bei den Schaltplatten nach den Fig. 1 bis 3 besteht zudem die Gefahr, dass die Verbindungsdrähte B infolge der Oberflächenspannung des Kunstharzes bei der Herstellung des Tropfens P nicht vollständig eingebettet werden, so dass zur Isolierung und zum Schutz der Verbindungsdrähte eine zusätzliche Kunstharzschicht auf dem Tropfen P aufgebracht werden muss.  1 to 3 there is also the risk that the connecting wires B will not be completely embedded due to the surface tension of the synthetic resin in the manufacture of the drop P, so that an additional synthetic resin layer on the drop for insulation and protection of the connecting wires P must be applied. Aufgabe der vorliegenden Erfindung ist die Schaffung einer Schaltplatte, welche die Nachteile der bekannten Schaltplatten nicht aufweist Die Schaltplatte nach der Erfindung ist gekennzeichnet durch: a) ein elektrisch isolierendes Substrat, b) eine sich verjüngende Vertiefung im Substrat, c) eine im Grund der Vertiefung gebildete Ausnehmung mit ebenen Boden, und d) eine Mehrzahl auf der Oberfläche des Substrats angeordnete elektrische Leiter, die sich über die geneigte Wand der Vertiefung erstrecken und am Rand der Ausnehmung enden, so dass ein Halbleiterbauelement in der Ausnehmung angeordnet, die Anschlüsse des Halbleiterelements mit den Leitern verbunden und die Ausnehmung sowie die Vertiefung mit Kunstharz derart gefüllt werden können,  The object of the present invention is to provide a circuit board which does not have the disadvantages of the known circuit boards The circuit board according to the invention is characterized by: a) an electrically insulating substrate, b) a tapered depression in the substrate, c) a recess formed in the base of the depression with a flat bottom, and d) a plurality of electrical ones arranged on the surface of the substrate Conductors which extend over the inclined wall of the depression and end at the edge of the recess, so that a semiconductor component is arranged in the recess, the connections of the semiconductor element can be connected to the conductors, and the recess and the depression can be filled with synthetic resin in this way, dass dessen freie Oberfläche mit der des Substrats koplanar ist Nachfolgend wird die Erfindung anhand der beiliegenden Zeichnungen beispielsweise beschrieben. In den Zeichnungen zeigt: Fig. 1 eine Draufsicht auf eine bekannte Schaltplatte, Fig. 2 eine Schnittansicht der Schaltplatte nach der Fig. 1 mit einem Halbleiterelement, Fig. 3 eine Schnittansicht einer anderen bekannten Schalt.  that its free surface is coplanar with that of the substrate The invention is described below with reference to the accompanying drawings, for example. 1 shows a plan view of a known circuit board, Fig. 2 is a sectional view of the circuit board of FIG. 1 with a semiconductor element, Fig. 3 is a sectional view of another known circuit. platte mit einer Ausnehmung, die ein Halbleiterelement enthält, Fig. 4 eine Schnittansicht eines ersten Ausführungsbeispiels der Schaltplatte nach der Erfindung, Fig. 5 eine Schnittansicht der Schaltplatte nach der Fig. 4 mit montiertem Halbleiterelement, Fig. 6A bis 6D Stufen eines Verfahrens zur Herstellung einer Schaltplatte nach der Erfindung, Fig. 7 eine Schnittansicht eines zweiten Ausführungsbeispiels der Schaltplatte nach der Erfindung, bei dem der obere und untere Randbereich der Vertiefung abgerundet ist, und Fig. 8 eine Schnittansicht eines dritten Ausführungsbeispiels der Schaltplatte nach der Erfindung. 4 shows a sectional view of a first exemplary embodiment of the circuit board according to the invention, FIG. 5 shows a sectional view of the circuit board according to FIG. 4 with the semiconductor element mounted, FIGS. 6A to 6D show steps of a method for manufacturing 7 is a sectional view of a second embodiment of the circuit board according to the invention, in which the upper and lower edge region of the recess is rounded, and FIG. 8 is a sectional view of a third embodiment of the circuit board according to the invention. Die Fig. 1 bis 3 zeigen die bereits beschriebenen, bekannten Schaltplatten. Die Fig. 4 zeigt ein erstes Ausführungsbeipiel der Schaltplatte nach der Erfindung. Die Schaltplatte nach der Fig.  1 to 3 show the known circuit boards already described. Fig. 4 shows a first exemplary embodiment of the circuit board according to the invention. The circuit board according to Fig. 4 umfasst ein elektrisch isolierendes Substrat 10, das in seiner Mitte eine sich verjüngende Vertiefung 10 und im Grund 10tut der Vertiefung eine Ausnehmung 10' mit ebenem Boden besitzt Auf die ebene Oberseite f des Substrats, die geneigte Wand der Vertiefung 10 und den Grund 10tut der Vertiefung sind elektrische Leitungen 20 aufgedruckt. 4 comprises an electrically insulating substrate 10, which has a tapering depression 10 in its center and a recess 10 'with a flat bottom in the bottom 10tut of the depression Electrical lines 20 are printed on the recess. Die Dicke des Substrats 10 beträgt 0,6 bis 5 mm, vorzugsweise 1 bis 2 mm, und die Tiefe d der Vertiefung 0,2 bis 0,6 D, wobei D die Dicke des Substrats ist, so dass die in der Fig. 5 dargestellten Verbindungsdrähte B in der Vertiefung angeordnet werden können. Die Tiefe d kann 0,2 bis 1 mm, vorzugsweise 0,3 bis 0,5 mm betragen.  The thickness of the substrate 10 is 0.6 to 5 mm, preferably 1 to 2 mm, and the depth d of the depression is 0.2 to 0.6 D, where D is the thickness of the substrate, so that that in FIG. 5 connecting wires B shown can be arranged in the recess. The depth d can be 0.2 to 1 mm, preferably 0.3 to 0.5 mm. Der Neigungswinkel a der geneigten Wand der Vertiefung liegt im Bereich von 30 bis 800 und ist vorzugsweise kleiner als 80#, so dass die elektrischen Leitungen mit hoher Genauigkeit auf die Wand der Vertiefung gedruckt werden können. Die Tiefe der Ausnehmung 10t hängt von der Dicke des Halblei- terelements ab und beträgt 0,2 bis 0,5 mm.  The angle of inclination a of the inclined wall of the depression is in the range from 30 to 800 and is preferably less than 80 #, so that the electrical lines can be printed on the wall of the depression with high accuracy. The depth of the recess 10t depends on the thickness of the semiconductor element and is 0.2 to 0.5 mm. Durch diese Ausbildung der erfindungsgemässen Schaltplatte können das Halbleiterelement A und die Verbindungsdrähte B völlig in Kunstharz eingebettet werden, wobei die freie Oberfläche des Kunstharzes P in der gleiche Ebene liegt wie die Oberseite f des Substrats (Fig.5). Ferner befinden sich die Enden 20t der elektrischen Leitungen auf dem ebenen Grund der Vertiefung, so dass diese Enden leicht mit den Verbindungsdrähten B verbunden werden können. Da die Oberfläche des Kunstharzes P mit der Oberseite des Substrats koplanar ist, kann das ganze Substrat, wenn gewünscht, auf einfache Weise mit einem Überzug versehen werden.  This configuration of the circuit board according to the invention allows the semiconductor element A and the connecting wires B to be completely embedded in synthetic resin, the free surface of the synthetic resin P lying in the same plane as the upper side f of the substrate (FIG. 5). Furthermore, the ends 20t of the electrical leads are on the flat bottom of the recess, so that these ends can be easily connected to the connecting wires B. Since the surface of the synthetic resin P is coplanar with the upper side of the substrate, the entire substrate can, if desired, be provided with a coating in a simple manner. Bei der Herstellung von erfindungsgemässen Schaltplatten müssen die elektrischen Leitungen infolge der Form der Vertiefung 10t auf eine relativ komplizierte oder unebene Oberfläche erzeugt werden. Mit den bekannten Verfahren, bei denen eine Photomaske belichtet wird, ist es jedoch schwierig die elektrischen Leitungen mit hoher Genauigkeit zu erzeugen. Mit den nachstehend beschriebenen Verfahren können jedoch auch die erfindungsgemässen Schaltplatten auf einfache Weise hergestellt werden.  When manufacturing circuit boards according to the invention, the electrical lines have to be produced on a relatively complicated or uneven surface due to the shape of the recess 10t. However, with the known methods in which a photomask is exposed, it is difficult to produce the electrical lines with high accuracy. However, the circuit boards according to the invention can also be produced in a simple manner using the methods described below. Zur Herstellung einer erfindungsgemässen Schaltplatte wird ein elektrisch isolierendes Substrat, welches eine sich verjüngende Vertiefung und eine Ausdehnung in der Vertiefung zur Aufnahme eines Halbleiterelements besitzt, mit einer Schicht aus elektrisch leitendem Material überzogen und auf diese Schicht eine Photolackschicht aufgebracht. Dann wird eine Photomaske mit dem gewünschten Leitungsmuster mit Hilfe einer Linse auf die Oberfläche des Substrats abgebildet, so dass die Photolackschicht mit dem Leitungsmuster belichtet wird. Die Photolackschicht wird dann entwickelt und die belichteten Teile der Photolackschicht zusammen mit dem darunter liegenden Teil der Metallschicht durch Ätzen entfernt, **WARNUNG** Ende CLMS Feld konnte Anfang DESC uberlappen**.  To produce a circuit board according to the invention, an electrically insulating substrate, which has a tapering depression and an expansion in the depression for receiving a semiconductor element, is coated with a layer of electrically conductive material and a photoresist layer is applied to this layer. A photomask with the desired line pattern is then imaged onto the surface of the substrate with the aid of a lens, so that the photoresist layer is exposed to the line pattern. The photoresist layer is then developed and the exposed parts of the photoresist layer together with the underlying part of the metal layer are removed by etching, ** WARNING ** End of CLMS field could overlap beginning of DESC **.
CH1449077A 1976-11-26 1977-11-25 Circuit board and method for its production CH623183A5 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14257476A JPS5366372A (en) 1976-11-26 1976-11-26 Circuit and method of producing circuit
JP15675176A JPS5379464A (en) 1976-12-24 1976-12-24 Method of producing circuit

Publications (1)

Publication Number Publication Date
CH623183A5 true CH623183A5 (en) 1981-05-15

Family

ID=26474531

Family Applications (1)

Application Number Title Priority Date Filing Date
CH1449077A CH623183A5 (en) 1976-11-26 1977-11-25 Circuit board and method for its production

Country Status (1)

Country Link
CH (1) CH623183A5 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3326968A1 (en) * 1982-06-12 1985-02-14 IVO Irion & Vosseler, Zählerfabrik GmbH & Co, 7730 Villingen-Schwenningen Support member made of thermoplastic material having metallic conductors applied by hot embossing
US4567545A (en) * 1983-05-18 1986-01-28 Mettler Rollin W Jun Integrated circuit module and method of making same
US5384689A (en) * 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
DE29515521U1 (en) * 1995-09-28 1996-01-18 TELBUS Gesellschaft für elektronische Kommunikations-Systeme mbH, 85391 Allershausen Multi-chip module
EP0980096A4 (en) * 1997-04-30 2005-03-09 Hitachi Chemical Co Ltd PLATE FOR ASSEMBLING A SEMICONDUCTOR ELEMENT, PROCESS FOR PRODUCING THE SAME, AND SEMICONDUCTOR DEVICE

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3326968A1 (en) * 1982-06-12 1985-02-14 IVO Irion & Vosseler, Zählerfabrik GmbH & Co, 7730 Villingen-Schwenningen Support member made of thermoplastic material having metallic conductors applied by hot embossing
US4567545A (en) * 1983-05-18 1986-01-28 Mettler Rollin W Jun Integrated circuit module and method of making same
US5384689A (en) * 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
DE29515521U1 (en) * 1995-09-28 1996-01-18 TELBUS Gesellschaft für elektronische Kommunikations-Systeme mbH, 85391 Allershausen Multi-chip module
EP0980096A4 (en) * 1997-04-30 2005-03-09 Hitachi Chemical Co Ltd PLATE FOR ASSEMBLING A SEMICONDUCTOR ELEMENT, PROCESS FOR PRODUCING THE SAME, AND SEMICONDUCTOR DEVICE

Similar Documents

Publication Publication Date Title
DE69111890T2 (en) Method of manufacturing a multilayer printed circuit board.
DE69728234T2 (en) METHOD FOR PRODUCING INCREASED METALLIC CONTACTS ON ELECTRICAL CIRCUITS
DE2847356C2 (en) Process for the production of a printed circuit with resistance elements
DE102006050890B4 (en) Process for the production of a printed circuit board with fine conductor structures and padless vias
DE19636735B4 (en) Multilayer circuit substrate and method for its production
DE69030867T2 (en) Process for producing an anisotropically conductive film
DE4134617A1 (en) CONNECTING DEVICE WITH CONTACT Bumps Lying in the Same Plane, and the Method for Producing Such a Device
DE1271235B (en) Process for making conductive connections between the conductive layers of an electrical circuit board
DE2215906A1 (en) Process for the manufacture of conductive precision mesh
DE2514176A1 (en) CURVED RIGID CIRCUIT BOARD AND METHOD OF MAKING THE SAME
DE69005225T2 (en) Method for producing a multilayer line network of a connection plate for at least one highly integrated circuit.
EP0968631B1 (en) Method for forming metal conductor models on electrically insulating supports
DE19628264A1 (en) Formation of finely-detailed printed circuits esp. for semiconductor component mounting plates
CH623183A5 (en) Circuit board and method for its production
DE69207996T2 (en) Semi-additive electrical circuits with increased detail using molded matrices
DE2015643A1 (en) Process for the production of multilayer electrical circuit panels
DE19625386A1 (en) Multilayer, double-sided, flexible or rigid electrical and optical circuit board production avoiding chemicals recovery
DE2526553C3 (en) Multilayer electronic circuit and method for its manufacture
EP0249834A2 (en) Production of fine structures for the establishment of contacts on semi-conductors
EP0931439B1 (en) Method for building at least two wiring levels on electrically insulated supports
DE60005354T2 (en) CIRCUIT BOARD PRODUCTION
DE1765341B1 (en) METHOD OF MANUFACTURING A MULTI-LAYER PRINTED CIRCUIT
DE102009023629B4 (en) Printed circuit board and manufacturing process
DE2247977B2 (en) Process for making double-sided plated through printed circuit boards
DE19512272C2 (en) Method for producing a multilayer printed circuit board for a chassis of a consumer electronic device and printed circuit board produced according to this method

Legal Events

Date Code Title Description
PL Patent ceased
PL Patent ceased