CH625066A5 - Circuit arrangement for preventing sequence errors in a data processing system. - Google Patents

Circuit arrangement for preventing sequence errors in a data processing system. Download PDF

Info

Publication number
CH625066A5
CH625066A5 CH1564077A CH1564077A CH625066A5 CH 625066 A5 CH625066 A5 CH 625066A5 CH 1564077 A CH1564077 A CH 1564077A CH 1564077 A CH1564077 A CH 1564077A CH 625066 A5 CH625066 A5 CH 625066A5
Authority
CH
Switzerland
Prior art keywords
error
data processing
input
clock
generator
Prior art date
Application number
CH1564077A
Other languages
German (de)
English (en)
Inventor
Rudolf Dipl Ing Kern
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Publication of CH625066A5 publication Critical patent/CH625066A5/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)
  • Retry When Errors Occur (AREA)
CH1564077A 1977-08-17 1977-12-20 Circuit arrangement for preventing sequence errors in a data processing system. CH625066A5 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2737133A DE2737133C2 (de) 1977-08-17 1977-08-17 Schaltungsanordnung zum Verhindern von Doppelfehlern in einer Datenverarbeitungsanlage

Publications (1)

Publication Number Publication Date
CH625066A5 true CH625066A5 (en) 1981-08-31

Family

ID=6016643

Family Applications (1)

Application Number Title Priority Date Filing Date
CH1564077A CH625066A5 (en) 1977-08-17 1977-12-20 Circuit arrangement for preventing sequence errors in a data processing system.

Country Status (8)

Country Link
AT (1) AT372531B (fr)
BE (1) BE869812A (fr)
CH (1) CH625066A5 (fr)
DE (1) DE2737133C2 (fr)
FR (1) FR2400730A1 (fr)
GB (1) GB1597198A (fr)
IT (1) IT1098095B (fr)
NL (1) NL7806709A (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3036926C2 (de) * 1980-09-30 1984-07-26 Siemens AG, 1000 Berlin und 8000 München Verfahren und Anordnung zur Steuerung des Arbeitsablaufes in Datenverarbeitungsanlagen mit Mikroprogrammsteuerung
EP0342261B1 (fr) * 1988-05-20 1995-03-29 International Business Machines Corporation Dispositif de reprise d'erreur dans un système de traitement de données auto-surveillé

Also Published As

Publication number Publication date
DE2737133C2 (de) 1979-07-26
BE869812A (fr) 1979-02-19
IT1098095B (it) 1985-08-31
IT7826706A0 (it) 1978-08-11
ATA516778A (de) 1983-02-15
GB1597198A (en) 1981-09-03
AT372531B (de) 1983-10-25
NL7806709A (nl) 1979-02-20
DE2737133B1 (de) 1978-11-30
FR2400730A1 (fr) 1979-03-16

Similar Documents

Publication Publication Date Title
DE2413401A1 (de) Einrichtung zur synchronisierung dreier rechner
DE102009059852B4 (de) Impulsverzögerungs-Vorrichtung mit gerader Stufenanzahl
EP0048991B1 (fr) Méthode et dispositif pour le traitement des conditions d'interruption pendant le déroulement des opérations dans les systèmes de traitement de données à commande microprogrammée
DE3926377C2 (de) Elektronisches Steuergerät für eine Brennkraftmaschine
EP1854007A2 (fr) Procede, systeme d'exploitation et dispositif de calcul pour executer un programme informatique
EP1025501B1 (fr) Procede et dispositif pour controler une procedure de surveillance d'erreurs d'un circuit
DE102004051991A1 (de) Verfahren, Betriebssystem und Rechengerät zum Abarbeiten eines Computerprogramms
DE2737133C2 (de) Schaltungsanordnung zum Verhindern von Doppelfehlern in einer Datenverarbeitungsanlage
EP1807760B1 (fr) Systeme de traitement de donnees a frequence d'horloge variable
EP0547259B1 (fr) Circuit pour la sûreté de fonctionnement d'un appareil à commande par calculateur
DE2161994A1 (de) Fehlerfeststellungsschaltung bei einer Datenverarbeitungsanlage
DE3751374T2 (de) Verfahren und Mechanismus zum unabhängigen Sicherstellungsmodustransfer für digitale Steuerprozessoren.
DE3731097A1 (de) Schaltungsanordnung zur ueberwachung einer einrichtung mit zwei mikroprozessoren, insbesondere einer kraftfahrzeug-elektronik
DE10347196B4 (de) Vorrichtung zur Überprüfung einer Schnittstelle
EP0479806A1 (fr) Circuit microprocesseur avec circuit de controle de sequence (watchdog) et methode pour celui ci.
DE4111947A1 (de) Schaltungsanordnung und verfahren zum ueberwachen eines brennstoffbeheizten geraetes
DE2715983C2 (de) Schaltungsanordnung in einem Digitalrechner zur Überwachung und Prüfung des ordnungsgemäßen Betriebs des Digitalrechners
EP1812853A2 (fr) Procede, système d'exploitation et ordinateur pour l'execution d'un programme informatique
DE19805518B4 (de) Verfahren und Vorrichtung zur Analyse von Schutzsignalen für eine Anzahl von sicherheitsrelevanten Anlagenteilen einer technischen Anlage
DE2616186C3 (de) Verfahren zur Prüfung des Speicherteiles einer Steuereinrichtung für eine Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage
DE112023005694T5 (de) Gateway-vorrichtung, relaisverfahren, relaisprogramm
EP4502739A1 (fr) Procédé de contrôle d'une fonctionnalité d'un circuit de commande d'une machine au moyen du circuit, produit programme informatique, support de stockage lisible par ordinateur et circuit
EP4502738A1 (fr) Circuit pour la commande d'une machine, système de machine, ainsi que procédé de production d'un signal de commande
DE102006020793A1 (de) Schaltungsanordnung und Verfahren zum Betrieb einer Schaltungsanordnung
DD210775A1 (de) Verfahren und schaltungsanordnung zur zeitlichen programmueberwachung von mikroprozessorgesteuerten einrichtungen

Legal Events

Date Code Title Description
PL Patent ceased
PL Patent ceased